JP2023112315A - 電気光学装置および電子機器 - Google Patents

Abstract

【課題】電気光学装置の微細化に対応する。【解決手段】電気光学装置１０は、トランジスターが設けられる基板１１と、Ｚ方向において、基板と画素電極との間の複数の配線層２３０、２４０、２５０、２６０に設けられ、トランジスターが前記発光素子に電流を供給するための複数の配線と、配線層２３０に設けられてＸ方向に延在する走査線と、配線層２４０に設けられてＹ方向に延在するデータ線と、を有し、配線層２３０に設けられる配線２３１は、Ｘ方向に延在し、配線層２５０に設けられる配線２５１は、Ｙ方向に延在する。【選択図】図１３

Description

本発明は、電気光学装置および電子機器に関する。

発光素子として例えばＯＬＥＤ（Organic Light Emitting Diode）を用いた電気光学装置が知られている。電気光学装置では、当該発光素子に電流を流すためのトランジスターなどを含む画素回路が、表示すべき画像の各画素に対応して設けられる。
高解像度および高精細化によって、隣り合う画素回路や各種配線の間隔が狭くなる。例えば二つ配線の間隔が狭くなると、一方の配線による電圧変化が他方の配線に影響を与えやすくなる、すなわち干渉が生じやすくなる。

そこで、発光素子に電流を供給するための電源配線を走査線と同一配線層に、かつ、走査線と同一方向に延在するように設けて、走査線と直交する方向の干渉を抑える技術が提案されている（例えば特許文献１参照）。

特開２０１８－１２４５４０号公報

近年では、電気光学装置では、さらなる高解像度および高精細化が要求されている。このため、走査線と直交する方向の干渉を抑えるだけでは、電気光学装置の微細化に十分に対応できない、という課題がある。

本開示の一態様に係る電気光学装置は、第１トランジスターが設けられる基板と、画素電極を有する発光素子と、前記基板の厚み方向において、前記基板と前記画素電極との間の複数の配線層に設けられ、前記第１トランジスターが前記発光素子に電流を供給するための複数の電源配線と、前記複数の配線層のうち、第１配線層に設けられて第１方向に延在する走査線と、前記複数の配線層のうち、第２配線層に設けられて第２方向に延在するデータ線と、を有し、前記複数の電源配線は、第１電源配線および第２電源配線を含み、前記第１電源配線は、前記第１配線層に設けられて前記第１方向に延在し、前記第２電源配線は、前記第２配線層に設けられて前記第２方向に延在する。

実施形態に係る電気光学装置を示す斜視図である。 電気光学装置の要部の構成を示すブロック図である。 電気光学装置における要部の構成を回路図である。 表示領域における画素回路の構成を示す図である。 電気光学装置の動作を示すタイミングチャートである。 電気光学装置の動作を示すタイミングチャートである。 電気光学装置の動作を説明するための図である。 電気光学装置の動作を説明するための図である。 電気光学装置の動作を説明するための図である。 電気光学装置の動作を説明するための図である。 電気光学装置の動作を説明するための図である。 電気光学装置の動作を説明するための図である。 電気光学装置の要部断面図である。 電気光学装置のうち、半導体層等を示す平面図である。 電気光学装置のうち、第１配線層からなる配線等を示す平面図である。 電気光学装置のうち、第２配線層からなる配線等を示す平面図である。 電気光学装置のうち、第３配線層からなる配線等を示す平面図である。 電気光学装置のうち、第４配線層からなる配線等を示す平面図である。 電気光学装置のうち、画素電極を示す平面図である。 電気光学装置のうち、発光領域を示す平面図である。 電気光学装置のうち、赤の発光領域の要部断面図である。 電気光学装置のうち、緑の発光領域の要部断面図である。 電気光学装置のうち、青の発光領域の要部断面図である。 変形例において第４配線層からなる配線等を示す平面図である。 変形例における画素電極を示す平面図である。 変形例における発光領域を示す平面図である。 実施形態における第４配線層について変形例と比較して示す平面図である。 電気光学装置を用いたヘッドマウントディスプレイを示す斜視図である。 ヘッドマウントディスプレイの光学構成を示す図である。

以下、本発明の実施形態に係る電気光学装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。

図１は、電気光学装置１０を示す斜視図である。電気光学装置１０は、例えばヘッドマウントディスプレイなどにおいて画像を表示するマイクロ・ディスプレイ・パネルである。電気光学装置１０は、複数の画素回路や当該画素回路を駆動する駆動回路などを含む。当該画素回路および当該駆動回路は半導体基板に集積化される。半導体基板は、典型的にはシリコン基板であるが、他の半導体基板であってもよい。

この図に示されるように、電気光学装置１０は、開口部１９１を有する枠状のケース１９２に収納される。電気光学装置１０には、ＦＰＣ（Flexible Printed Circuits）基板１９４の一端が接続される。ＦＰＣ基板１９４の他端には、複数の端子１９６が設けられる。複数の端子１９６は、図示省略されたホスト装置に接続される。ホスト装置は、映像データを電気光学装置１０に供給する。映像データは、電気光学装置１０で表示させる映像を示すデータである。

なお、図において、Ｘ方向は、電気光学装置１０における表示画像の横方向を示し、Ｙ方向は、表示画像の縦方向を示す。また、Ｘ方向およびＹ方向で定まる二次元平面が半導体基板の基板面である。Ｚ方向は、Ｘ方向およびＹ方向に垂直であって、後述する発光素子から発せられる光の出射方向を示す。

図２は、電気光学装置１０の電気的な構成を示すブロック図であり、図３は電気光学装置１０における要部の構成を示す図である。
図２に示されるように、電気光学装置１０は、制御回路２０、データ信号出力回路３０、スイッチ群４０、容量素子群５０、初期化回路６０、補助回路７０、表示領域１００および走査線駆動回路１２０を含む。

電気光学装置１０では、図３に示されるように、例えば１０８０行の走査線１２が図においてＸ方向に延在して設けられ、５７６０（＝１９２０×３）列のデータ線１４が、Ｙ方向に延在して設けられ、かつ、各走査線１２と互いに電気的に絶縁を保つように設けられる。

走査線１２における行（ロウ）を区別するために、図において上から順に１、２、３、…、１０７９、１０８０行と呼ぶ。なお、走査線１２について、行を特定しないで一般的に説明するために、１以上１０８０以下の整数ｉを用いて、ｉ行目という表記することがある。
また、データ線１４における列（カラム）を区別するために、図において左から順に１、２、３、…、５７５８、５７５９、５７６０列と呼ぶ。なお、データ線１４は、３列毎にグループ化される。グループを一般化して説明するために、１以上１９２０以下の整数ｊを用いると、左から数えてｊ番目のグループには、（３ｊ－２）列目、（３ｊ－１）列目および（３ｊ）列目の計３列のデータ線１４が属している、ということになる。

画素回路１１０Ｒ、１１０Ｇおよび１１０Ｂは、１０８０行で配列する走査線１２と、５７６０列で配列するデータ線１４とに対応して設けられる。詳細には、画素回路１１０Ｒは、ｉ行目の走査線１２と（３ｊ－２）列目のデータ線１４との交差に対応して設けられる。画素回路１１０Ｇは、ｉ行目の走査線１２と（３ｊ－１）列目のデータ線１４との交差に対応して設けられる。画素回路１１０Ｂは、ｉ行目の走査線１２と（３ｊ）列目のデータ線１４との交差に対応して設けられる。

画素回路１１０Ｒは、出射される光に赤色成分を含む発光素子を含み、画素回路１１０Ｇは、出射される光に緑色成分を含む発光素子を含み、画素回路１１０Ｂは、出射される光に青色成分を含む発光素子を含む。行が同一であって互いに隣り合う画素回路１１０Ｒ、１１０Ｂおよび１１０Ｇから出射する光の加法混色によって１つのカラーが表現される。したがって、本実施形態は、カラーの１画素が縦１０８０行×横１９２０列でマトリクス配列する画像を表示することになる。

画素回路１１０Ｒ、１１０Ｇおよび１１０Ｇは、カラーの１画素のうち、赤色成分、緑色成分、青色成分を順に表現するので、厳密にいえばサブ画素回路と呼ぶべきものであるが、本説明では便宜的に画素回路と呼ぶことにする。
実施形態において、画素回路１１０Ｒ、１１０Ｇおよび１１０Ｇで表現されるカラー画素の配列（１０８０行×１９２０列）と、表示すべき画像におけるカラー画素の配列とは一致する。

なお、画素回路１１０Ｒ、１１０Ｇおよび１１０Ｂで表現されるカラー画素の配列と表示すべき画像におけるカラー画素の配列とが一致しなくてもよい。
また、画素回路１１０Ｒ、１１０Ｇおよび１１０Ｂについて色を特定しないで一般的に説明する場合には、画素回路の符号を単に１１０として説明する。なお、画素回路１１０Ｒ、１１０Ｇおよび１１０Ｂが配列する領域が表示領域１００の一例である。
なお、ある対象物が「Ｘ方向またはＹ方向に延在して」とは、当該対象物が、単に１つの画素回路１１０にとどまらず、列または行方向に沿って複数の画素回路１１０に跨がって、という意味で用いられる。

図２において、制御回路２０は、ホスト装置から供給された映像データＶidおよび制御信号Ｃtrlに基づいて各部を制御する。
映像データＶidは、同期信号に同期して供給され、電気光学装置１０で表示すべき画像における画素の階調レベルを、例えばＲＧＢ毎に８ビットで指定する。なお、同期信号には、映像データＶidの垂直走査開始を指示する垂直同期信号や、水平走査開始を指示する水平同期信号、および、映像データＶidの１画素分のタイミングを示すドットクロック信号が含まれる。

制御回路２０は、各部を制御するために、制御信号Ｇref、Ｇcp、／Ｄrst、／Ｇorst、／Ｇini、Ｌ_Ｃtr、Ｓel(1)～Ｓel(1920)およびクロック信号Ｃlkを、論理信号として生成する。また、制御回路２０は、制御信号Ｃtrlに含まれる垂直同期信号に基づいて走査線駆動回路１２０を制御する。
なお、図２では、省略されているが、制御回路２０は、制御信号Ｇcpとは論理反転の関係にある制御信号／Ｇcpと、制御信号Ｇrefとは論理反転の関係にある制御信号／Ｇrefと、Ｓel(1)～Ｓel(1920)とは論理反転の関係にある制御信号／Ｓel(1)～／Ｓel(1920)とを出力する。

これらの論理信号においてＬレベルは電圧ゼロの基準である０Ｖであり、Ｈレベルは例えば６．０Ｖである。また、後述する制御信号／Ｇel(1)～／Ｇel(1080)は、ＬレベルおよびＨレベルにＭレベルを加えた３レベルをとる。Ｍレベルは、ＬレベルとＨレベルとの中間の値のレベルであり、例えば４～５Ｖである。

走査線駆動回路１２０は、１９２０行５７６０列で配列する画素回路１１０Ｒ、１１０Ｇおよび１１０Ｂを、１行を単位として駆動するための回路であり、走査信号のほか、図３では省略されているが、当該走査信号に同期した各種の制御信号を出力する。

データ信号出力回路３０は、データ線１４に向けてデータ信号を出力する。詳細には、データ信号出力回路３０は、各画素の階調レベルに応じた電圧のデータ信号を出力する。
なお、本実施形態では、データ信号出力回路３０から出力されるデータ信号の電圧振幅が圧縮されて、データ線１４に供給される。したがって、圧縮後のデータ信号も、画素の階調レベルに応じた電圧となる。
また、データ信号出力回路３０は、シリアルで供給される映像データＶdatを、複数相（この例では、グループを構成するデータ線１４の列数に相当する「３」相）にパラレル変換して出力する機能も有する。簡略化のために、以降について「３」相として説明する。

データ信号出力回路３０は、シフトレジスタ３１、ラッチ回路３２、Ｄ／Ａ変換回路群３３およびアンプ群３４を含む。
シフトレジスタ３１は、クロック信号Ｃlkに同期してシリアルで供給される映像データＶdatを順次転送して、１行分、すなわち画素回路１１０の個数でいえば５７６０個分、格納する。なお、本実施形態では、映像データＶdatを３相にパラレル変換して出力するために、シフトレジスタ３１は、映像データＶdatを３相ずつ（３画素ずつ）順次格納する。

ラッチ回路３２は、シフトレジスタ３１に３相ずつ格納された映像データＶdatを制御信号Ｌ_Ｃtrにしたがってラッチし、ラッチした映像データＶdatを制御信号Ｌ_Ｃtrにしたがって３相にパラレル変換して出力する。

Ｄ／Ａ変換回路群３３は、３つのＤ／Ａ（Digital to Analog）変換器を含む。３つのＤ／Ａ変換器によって、ラッチ回路３２から出力される３相の映像データＶdatがアナログ信号に変換される。
アンプ群３４は３つの増幅器を含む。３つの増幅器によって、Ｄ／Ａ変換回路群３３から出力される３相のアナログ信号が増幅され、データ信号Ｖd(1)、Ｖd(2)、Ｖd(3)として出力される。

なお、Ｄ／Ａ変換回路の構成として、例えば、各ビットに対応してスイッチおよび容量素子を設けて、各ビットの“０”または“１”に応じて容量素子の充放電をスイッチにより制御する構成であってもよい。また、データ信号出力回路３０の構成によっては、アンプ群３４は必ずしも備える必要はなく、例えば、Ｄ／Ａ変換回路の構成として、例えば、各ビットに対応してスイッチおよび容量素子を設けて、各ビットに応じて容量素子の充放電をスイッチにより制御する構成であれば、アンプ群３４は備えなくてもよい。

制御回路２０は、後述するように書込期間に先立つ補償期間において順次排他的にＨレベルとなる制御信号Ｓel(1)～Ｓel(1920)を出力する。

図３において、走査線駆動回路１２０は、１、２、３、…、１０７９、１０８０行目の走査線１２に、この順に走査信号／Ｇwr(1)、／Ｇwr(2)、…、／Ｇwr(1079)、／Ｇwr(1080)を供給する。

電気光学装置１０には、データ線１４に一対一に対応してデータ転送線１４ａが設けられる。
スイッチ群４０は、データ転送線１４ａ毎に設けられたトランスミッションゲート４５の集合体である。
このうち、１、４、７、…、５７５８列のデータ転送線１４ａに対応する１９２０個のトランスミッションゲート４５の入力端は共通接続される。なお、この入力端には、データ信号Ｖd(1)が画素毎に時系列で供給される。
また、２、５、８、…、５７５９列のデータ転送線１４ａに対応する１９２０個のトランスミッションゲート４５の入力端は共通接続され、データ信号Ｖd(2)が画素毎に時系列で供給される。
同様に、３、６、９、…、５７６０列のデータ転送線１４ａに対応する１９２０個のトランスミッションゲート４５の入力端は共通接続されデータ信号Ｖd(3)が画素毎に時系列で供給される。
ある１列のトランスミッションゲート４５の出力端は、当該列のデータ転送線１４ａの一端に接続される。

ｊ番目のグループに属する（３ｊ－２）、（３ｊ－１）、（３ｊ）列に対応した３つのトランスミッションゲート４５は、制御信号Ｓel(j)がＨレベルのとき（制御信号／Ｓel(j)がＬレベルのとき）に、入力端および出力端の間でオン状態になる。
なお、図３では、紙面の制約のため、１番目のグループおよび１９２０番目のグループのみ図示され、他のグループは省略されている。また、図３のトランスミッションゲート４５は、図２では、単なるスイッチとして簡略化されて表記されている。

本説明において、スイッチ、トランジスターまたはトランスミッションゲートの「オン状態」とは、スイッチの両端、トランジスターにおけるソースノード・ドレインノードの間、または、トランスミッションゲートの両端が電気的に接続されて低インピーダンス状態になることをいう。また、スイッチ、トランジスターまたはトランスミッションゲートの「オフ状態」とは、スイッチングの両端、ソースノード・ドレインノードの間、または、トランスミッションゲートの両端が電気的に非接続になって高インピーダンス状態になることをいう。
また、本説明において「電気的に接続」される、または、単に「接続」される、とは、２以上の要素間の直接的または間接的な接続または結合を意味する。

容量素子群５０は、データ転送線１４ａ毎に設けられた容量素子５１の集合体である。ここで、ある１列のデータ転送線１４ａに対応する容量素子４１の一端は、当該データ転送線１４ａの一端に接続され、当該容量素子４１の他端は、一定電位、例えば電圧ゼロの基準となる電位に接地されている。

補助回路７０は、列毎に設けられたトランスミッションゲート７２、７３と、列毎に設けられた容量素子７４、７５との集合体である。
ここで、ある列に対応するトランスミッションゲート７２は、制御信号ＧcpがＨレベルのとき（制御信号／ＧcpがＬレベルのとき）に、入力端および出力端の間でオン状態になる。ある列に対応するトランスミッションゲート７２の入力端は、当該列のデータ転送線１４ａの他端に接続され、当該列に対応するトランスミッションゲート７２の出力端は、当該列に対応するトランスミッションゲート７３の出力端、当該列に対応する容量素子７４の一端、および、当該列に対応する容量素子７５の一端に接続される。

ある１列に対応するトランスミッションゲート７３は、制御信号ＧrefがＨレベルのとき（制御信号／ＧrefがＬレベルのとき）に、入力端および出力端の間でオン状態になる。ある１列に対応するトランスミッションゲート７３の入力端には、電圧Ｖrefが印加される。
また、ある１列に対応する容量素子７５の他端は、一定電位、例えば電圧ゼロの基準となる電位に接地されている。
ある１列に対応する容量素子７４の他端は、当該列に対応するデータ線１４の一端に接続される。

初期化回路６０は、データ線１４毎に設けられたＰチャネルＭＯＳ型のトランジスター６６、６８およびＮチャネルＭＯＳ型のトランジスター６７の集合体である。
ある１列のデータ線１４に対応するトランジスター６６のゲート電極には制御信号／Ｄrstが供給され、当該トランジスター６６のソースノードには電圧Ｖelが印加され、当該トランジスター６６のドレインノードは、当該列のデータ線１４に接続される。
また、ある１列のデータ線１４に対応するトランジスター６７のゲート電極には制御信号／Ｇorstが供給され、当該トランジスター６７のソースノードには電圧Ｖorstが印加され、当該トランジスター６７のドレインノードは、当該列のデータ線１４に接続される。
ある１列のデータ線１４に対応するトランジスター６８のゲート電極には制御信号／Ｇiniが供給され、当該トランジスター６８のソースノードには電圧Ｖiniが印加され、当該トランジスター６８のドレインノードは、当該列のデータ線１４に接続される。

図４は、画素回路１１０の構成を示す図である。１０８０行５７６０列で配列する画素回路１１０Ｒ、１１０Ｇおよび１１０Ｂの構成は電気的にみれば互いに同一である。このため、画素回路１１０については、ｉ行目であって、（３ｊ－２）列に対応する画素回路１１０で代表させて説明する。

図に示されるように、画素回路１１０は、ＰチャネルＭＯＳ型のトランジスター１２１～１２４と、ＯＬＥＤ１３０と、容量素子１４０とを含む。
また、ｉ行目の画素回路１１０には、走査信号／Ｇwr(i)のほか、制御信号／Ｇcmp(i)、／Ｇel(i)が、走査線駆動回路１２０から供給される。

ＯＬＥＤ１３０は、発光素子の一例であり、画素電極１３１と共通電極１３３とで発光層１３２を挟持する。画素電極１３１はアノードとして機能し、共通電極１３３はカソードとして機能する。なお、共通電極１３３は光反射性および光透過性を有していてもよい。ＯＬＥＤ１３０において、アノードからカソードに向かって電流が流れると、アノードから注入された正孔とカソードから注入された電子とが発光層１３２で再結合して励起子が生成され、白色光が発生する。

本実施形態のようにカラー表示とする場合、発生した白色光が、例えば図示省略された反射層と半反射半透過層とで構成された光共振器にて共振し、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの色に対応して設定された共振波長で出射する。光共振器から光の出射側には後述するように当該色に対応したカラーフィルターが設けられる。したがって、ＯＬＥＤ１３０からの出射光は、光共振器およびカラーフィルターによる着色を経て、観察者に視認される。
なお、電気光学装置１０が単に明暗のみの単色画像を表示する場合には、上記カラーフィルターが省略される。

ｉ行（３ｊ－２）列における画素回路１１０のトランジスター１２１にあっては、ゲート電極ｇがトランジスター１２２のドレインノードおよび容量素子１４０の一端に接続され、ソースノードｓが電圧Ｖelの配線１１６に接続され、ドレインノードｄがトランジスター１２３のソースノードおよびトランジスター１２４のソースノードに接続される。
容量素子１４０の他端は、一定の電圧、例えば電圧Ｖelの配線１１６に接続される。このため、容量素子１４０は、トランジスター１２１におけるゲート電極ｇおよびソースノードｓの間の電圧を保持することになる。
なお、容量素子１４０は、後述するように半導体基板において互いに異なる配線層からなる電極で絶縁膜を挟持することによって形成されるが、トランジスター１２１のゲート電極ｇに寄生する容量を用いてもよい。

ｉ行（３ｊ－２）列における画素回路１１０のトランジスター１２２にあっては、ゲート電極がｉ行目の走査線１２に接続され、ソースノードが当該（３ｊ－２）列目のデータ線１４に接続される。
ｉ行（３ｊ－２）列における画素回路１１０のトランジスター１２３にあっては、ゲート電極に制御信号／Ｇcmp(i)が供給され、ドレインノードが当該（３ｊ－２）列目のデータ線１４に接続される。なお、制御信号／Ｇcmp(i)は、走査線駆動回路１２０からｉ行目の制御線１１７を介して供給される。
ｉ行（３ｊ－２）列における画素回路１１０のトランジスター１２４にあっては、ゲート電極に制御信号／Ｇel(i)が供給され、ドレインノードがＯＬＥＤ１３０のアノードである画素電極１３１に接続される。なお、制御信号／Ｇel(i)は、走査線駆動回路１２０からｉ行目の制御線１１８を介して供給される。
ＯＬＥＤ１３０のカソードとして機能する共通電極１３３は、電圧Ｖctの給電線に接続される。また、電気光学装置１０は半導体基板に形成されるので、当該Ｐチャネル型のトランジスター１２１～１２４の基板電位については例えば電圧Ｖelとしている。

図５は、電気光学装置１０の動作を説明するためのタイミングチャートであり、図６は、走査信号と発光用の制御信号との関係の一例を示す図である。

電気光学装置１０では、１フレーム（Ｖ）の期間に１、２、３、…、ｍ行目という順番で水平走査される。
なお、本説明において１フレーム（Ｖ）の期間とは、映像データＶidで指定される画像の１コマを表示するのに要する期間をいう。１フレームの期間の長さは、垂直同期期間と同じ場合、例えば同期信号Ｓyncに含まれる垂直同期信号の周波数が６０Ｈｚであれば、当該垂直同期信号の１周期分に相当する１６．７ミリ秒である。また、１行分の水平走査に要する期間が水平走査期間（Ｈ）である。なお、図５および図６において、電圧を示す縦スケールは、各信号にわたって必ずしも揃っていない。

各行における水平走査期間（Ｈ）での動作は、画素回路１１０においてほぼ共通である。また、ある水平走査期間（Ｈ）において走査される行の１～５７６０列目の画素回路１１０の動作についても、ほぼ共通である。そこで以下については、ｉ行目であって（３ｊ－２）列における画素回路１１０について着目して説明する。

電気光学装置１０において、水平走査期間（Ｈ）は、時間の順で、初期化期間（Ａ）、（Ｂ）、（Ｃ）、補償期間（Ｄ）および書込期間（Ｅ）の５つの期間に分けられる。また、画素回路１１０の動作としては、上記５つの期間に、さらに発光期間（Ｆ）が加わる。ｉ行目における発光期間（Ｆ）とは、図６に示されるように制御信号／Ｇel(i)がＭレベルになる期間である。

初期化期間（Ａ）、（Ｂ）、（Ｃ）のうち、初期化期間（Ａ）は、トランジスター１２１をオフ状態に設定するための期間であり、初期化期間（Ｃ）の事前準備的な処理のための期間である。初期化期間（Ｂ）は、ＯＬＥＤ１３０のアノードにおける電位をリセットするための期間であり、初期化期間（Ｃ）は、補償期間（Ｅ）の始期においてトランジスター１２１をオンさせるための電圧を、トランジスター１２１のゲート電極ｇに印加するための期間である。

水平走査期間（Ｈ）において初期化期間（Ａ）では、制御信号／ＧiniがＨレベルであり、制御信号／ＧorstがＨレベルであり、制御信号／ＤrstがＬレベルであり、制御信号ＧrefがＨレベルであり、制御信号ＧcpがＬレベルである。このため、トランジスター６８がオフ状態であり、トランジスター６７がオフ状態であり、トランジスター６６がオン状態であり、トランスミッションゲート７３がオン状態であり、トランスミッションゲート７２がオフ状態である。
また、ｉ行目が選択される水平走査期間（Ｈ）の初期化期間（Ａ）では、走査信号／Ｇwr(i)がＬレベルであり、制御信号／Ｇcmp(i)がＨレベルであり、制御信号／Ｇel(i)がＨレベルである。このため、当該画素回路１１０においてトランジスター１２２がオン状態であり、トランジスター１２３および１２４がオフ状態である。

したがって、初期化期間（Ａ）では、図７に示されるように、電圧Ｖrefが、トランスミッションゲート７３を介して、容量素子７４の一端、容量素子７５の一端およびトランスミッションゲート７２の出力端に印加される。また、当該画素回路１１０では、電圧Ｖelが、トランジスター６６、データ線１４およびトランジスター１２２を順に介して、容量素子１４０の一端、および、トランジスター１２１のゲート電極ｇに印加される。電圧Ｖelがゲート電極ｇに印加されると、ゲート電極ｇおよびソースノードｓの間の電圧がゼロになるので、トランジスター１２１は強制的にオフ状態になり、ＯＬＥＤ１３０に流れる電流が遮断される。また、電圧Ｖelがデータ線１４を介して容量素子７４の他端に印加されるので、当該容量素子７４は電圧｜Ｖel－Ｖref｜に充電される。

水平走査期間（Ｈ）において初期化期間（Ｂ）では、制御信号／ＧiniがＨレベルであり、制御信号／ＧorstがＬレベルになり、制御信号／ＤrstがＨレベルになり、制御信号ＧrefがＨレベルであり、制御信号ＧcpがＬレベルである。このため、トランジスター６８がオフ状態を維持し、トランジスター６７がオン状態に変化し、トランジスター６６がオフ状態に変化し、トランスミッションゲート７３がオン状態を維持し、トランスミッションゲート７２がオフ状態を維持する。
また、ｉ行目が選択される水平走査期間（Ｈ）の初期化期間（Ｂ）では、走査信号／Ｇwr(i)がＨレベルになり、制御信号／Ｇcmp(i)がＬレベルになり、制御信号／Ｇel(i)がＬになる。このため、当該画素回路１１０においてトランジスター１２２がオフ状態になり、トランジスター１２３および１２４がオン状態になる。

したがって、初期化期間（Ｂ）では、図８に示されるように、容量素子７４の一端、容量素子７５の一端およびトランスミッションゲート７２の出力端は、電圧Ｖrefに維持される。また、当該画素回路１１０では、電圧Ｖorstが、トランジスター６７、データ線１４、トランジスター１２３および１２４を順に介して、ＯＬＥＤ１３０のアノードである画素電極１３１に印加される。ＯＬＥＤ１３０は、画素電極１３１と共通電極１３３とで発光層１３２を挟持するので、容量成分が寄生する。初期化期間（Ｂ）では、画素電極１３１への電圧Ｖorstの印加によって、当該容量成分に保持された電圧が、詳細には、発光期間（Ｆ）において当該ＯＬＥＤ１３０に流れていた電流に応じた電圧が、リセットされる。なお、電圧Ｖorstは、ＯＬＥＤ１３０を非発光とさせる電圧であり、具体的には、Ｌレベルに相当するゼロボルト、もしくは当該ゼロボルトに近い電圧（０～１ボルト）である。また、電圧Ｖorstがデータ線１４を介して容量素子７４の他端に印加されるので、当該容量素子７４は電圧｜Ｖorst－Ｖref｜に充電される。

水平走査期間（Ｈ）において初期化期間（Ｃ）では、制御信号／ＧiniがＬレベルになり、制御信号／ＧorstがＨレベルになり、制御信号／ＤrstがＨレベルであり、制御信号ＧrefがＨレベルであり、制御信号ＧcpがＬレベルである。このため、トランジスター６８がオン状態に変化し、トランジスター６７がオフ状態に変化し、トランジスター６６がオフ状態を維持し、トランスミッションゲート７３がオン状態を維持し、トランスミッションゲート７２がオフ状態を維持する。
また、ｉ行目が選択される水平走査期間（Ｈ）の初期化期間（Ｃ）では、走査信号／Ｇwr(i)がＬレベルになり、制御信号／Ｇcmp(i)がＨレベルになり、制御信号／Ｇel(i)がＨレベルになる。このため、当該画素回路１１０においてトランジスター１２２がオン状態になり、トランジスター１２３および１２４がオフ状態になる。

したがって、初期化期間（Ｃ）では、図９に示されるように、容量素子７４の一端、容量素子７５の一端およびトランスミッションゲート７２の出力端は、電圧Ｖrefに維持される。また、当該画素回路１１０では、電圧Ｖiniが、トランジスター６８、データ線１４およびトランジスター１２２を順に介して、容量素子１４０の一端、および、トランジスター１２１のゲート電極ｇに印加される。また、電圧Ｖiniがデータ線１４を介して容量素子７４の他端に印加されるので、当該容量素子７４は電圧｜Ｖini－Ｖref｜に充電される。

水平走査期間（Ｈ）において補償期間（Ｄ）では、制御信号／ＧiniがＨレベルになり、制御信号／ＧorstがＨレベルであり、制御信号／ＤrstがＨレベルであり、制御信号ＧrefがＨレベルであり、制御信号ＧcpがＬレベルである。このため、トランジスター６８がオフ状態に変化し、トランジスター６７がオフ状態を維持し、トランジスター６６がオフ状態を維持し、トランスミッションゲート７３がオン状態を維持し、トランスミッションゲート７２がオフ状態を維持する。
また、ｉ行目が選択される水平走査期間（Ｈ）の補償期間（Ｄ）では、走査信号／Ｇwr(i)がＬレベルを維持し、制御信号／Ｇcmp(i)がＬレベルに変化し、制御信号／Ｇel(i)がＨレベルを維持する。このため、当該画素回路１１０においてトランジスター１２２がオン状態を維持し、トランジスター１２３がオン状態になり、トランジスター１２４がオフ状態になる。

したがって、補償期間（Ｄ）では、図１０に示されるように、容量素子７４の一端、容量素子７５の一端およびトランスミッションゲート７２の出力端は、電圧Ｖrefに維持される。
当該画素回路１１０では、容量素子１４０の一端が、直前の初期化期間（Ｃ）において、電圧Ｖiniに保持されているため、トランジスター１２１のゲート電極ｇおよびソースノードｓの間の電圧として（Ｖel－Ｖini）を保持した状態となっている。
この状態において、トランジスター１２３がオン状態になると、トランジスター１２１は、ゲート電極およびドレインノードが接続された状態、すなわち、ダイオード接続状態になる。したがって、当該トランジスター１２１においてゲート電極ｇおよびソースノードｓの間の電圧Ｖgsが当該トランジスター１２１の閾値電圧に近づくように収束する。ここで、閾値電圧を便宜的にＶthと表記すると、トランジスター１２１のゲート電極ｇは、閾値電圧Ｖthに対応した電圧（Ｖel－Ｖth）に近づくように収束する。

なお、補償期間（Ｄ）の始期では、ダイオード接続となったトランジスター１２１においてソースノードからドレインノードに向かって電流が流れることが必要である。このため、補償期間（Ｄ）の前の初期化期間（Ｃ）においてゲート電極ｇに印加される電圧Ｖiniは、
Ｖini＜Ｖel－Ｖth
という関係にある。

また、補償期間（Ｄ）では、トランジスター１２１のゲート電極ｇがトランジスター１２２を介してデータ線１４に接続され、トランジスター１２１のドレインノードｄがトランジスター１２３を介してデータ線１４に接続される。このため、当該データ線１４および容量素子７４の他端についても、電圧（Ｖel－Ｖth）に近づくように収束する。したがって、当該容量素子７４はほぼ電圧｜Ｖel－Ｖth－Ｖref｜に充電される。

一方、補償期間（Ｄ）において制御信号Ｓel(1)～Ｓel(1920)は、順次排他的にＨレベルになる。なお、図５では省略されているが、補償期間（Ｄ）においては、制御信号／Ｓel(1)～／Ｓel(1920)が、制御信号Ｓel(1)～Ｓel(1920)に同期して、順次排他的にＬレベルとなる。
また、データ信号出力回路３０は、制御信号Ｓel(1)～Ｓel(1920)のうち、例えば制御信号Ｓel(j)がＨレベルとなったときに、ｉ行目の走査線１２とｊ番目のグループに属するデータ線１４との交差に対応するカラー画素におけるＲＧＢ成分のデータ信号Ｖd(1)～Ｖd(3)を出力する。
より詳細には、データ信号出力回路３０は、制御信号Ｓel(j)がＨレベルとなる期間において、ｉ行ｊ列のカラー画素のうち、Ｒ成分をデータ信号Ｖd(1)として出力し、Ｇ成分をデータ信号Ｖd(2)として出力し、Ｂ成分をデータ信号Ｖd(3)として出力する。

制御信号Ｓel(1)～Ｓel(1920)が順次排他的にＨレベルになると、１列目から５７６０列目までに対応する容量素子５１に、それぞれの画素に対応するデータ信号の電圧が保持される。
なお、図１０は、画素回路１１０が属するｊ番目のグループに対応する制御信号Ｓel(j)が補償期間（Ｄ）においてＨレベルとなって、データ信号Ｖd(1)の電圧Ｖdataが容量素子５１に保持される状態を示している。

水平走査期間（Ｈ）において書込期間（Ｅ）では、制御信号／ＧiniがＨレベルであり、制御信号／ＧorstがＨレベルであり、制御信号／ＤrstがＨレベルであり、制御信号ＧrefがＬレベルになり、制御信号ＧcpがＨレベルになる。このため、トランジスター６８、６７、６６がオフ状態を維持し、トランスミッションゲート７３がオフ状態に変化し、トランスミッションゲート７２がオン状態に変化する。また、ｉ行目が選択される水平走査期間（Ｈ）の書込期間（Ｅ）では、走査信号／Ｇwr(i)がＬレベルを維持し、制御信号／Ｇcmp(i)がＨレベルに変化し、制御信号／Ｇel(i)がＨレベルを維持する。このため、当該画素回路１１０においてトランジスター１２２がオン状態であり、トランジスター１２３および１２４がオフ状態になる。

したがって、ｉ行目が選択される水平走査期間（Ｈ）の書込期間（Ｅ）では、図１１に示されるように、トランスミッションゲート７３のオフ状態、および、トランスミッションゲート７２のオン状態により、容量素子７４の一端が、電圧Ｖrefから容量素子５１に保持された電圧に応じて変化する。当該電圧変化は、当該容量素子７４を介して、データ線１４およびトランジスター１２２を順に介してゲート電極ｇに伝播する。当該変化後のゲート電極ｇの電圧が容量素子１４０に保持される。

図１１に示されるように、容量素子５１の容量をＣrefと表記し、容量素子７４の容量サイズをＣblkと表記し、容量素子７５の容量サイズをＣdtと表記し、容量素子１４０の容量サイズをＣpixと表記する。また、補償期間（Ｄ）において容量素子５１に保持されたデータ信号Ｖd(1)の電圧をＶdataと表記する。
補償期間（Ｄ）から書込期間（Ｅ）までにおけるゲート電極ｇの電圧変化分ΔＶは次式（１）で示される。

すなわち、式（１）で示されるように、ゲート電極ｇは、容量素子７４の一端における電圧変化分（Ｖdata－Ｖref）に、係数Ｋaを乗じた値に変化する。なお、係数Ｋaは、「１」未満の係数であり、容量サイズＣref、Ｃblk、ＣdtおよびＣpixによって定まる。換言すれば、容量サイズＣref、Ｃblk、ＣdtおよびＣpixが適切な値となるように設計されて、係数Ｋaが「１」未満にされる。係数Ｋaが「１」未満であれば、データ信号の電圧Ｖdataの最低値から最高値までの電圧振幅が、係数Ｋaに応じて圧縮されて、ゲート電極ｇに伝播することになる。
画素回路１１０が微小化されると、トランジスター１２１におけるゲート電極ｇおよびソースノードｓの間の電圧Ｖgsのごくわずかな変化に対してＯＬＥＤ１３０の流れる電流が大きく変化する場合がある。
この場合であっても、本実施形態では、データ信号の電圧Ｖdataの電圧振幅が係数Ｋaに応じて圧縮されて、ゲート電極ｇに伝播するので、ＯＬＥＤ１３０の流れる電流を精度良く制御することができる。

書込期間（Ｅ）の終了後、発光期間（Ｆ）になる。本実施形態では、ｉ行目が選択される水平走査期間（Ｈ）から、１フレーム（Ｖ）の期間経過して、ｉ行目が再び選択される水平走査期間（Ｈ）までにおいて、当該ｉ行目の発光期間（Ｆ）は、図６に示されるように例えば４回発生する。詳細には、ｉ行目が選択される水平走査期間（Ｈ）の後、制御信号／Ｇel(i)がＭレベルになる発光期間（Ｆ）がほぼ等間隔で４回発生し、Ｍレベルとなる期間の時間的長さもほぼ同じ長さに設定される。
なお、ｉ行目が選択される水平走査期間（Ｈ）から、１フレーム（Ｖ）の期間経過して、ｉ行目が再び選択される水平走査期間（Ｈ）までにおいて、当該ｉ行目の発光期間（Ｆ）を継続させる、すなわち、制御信号／Ｇel(i)がＭレベルで継続させてもよい。

発光期間（Ｆ）において制御信号／Ｇel(i)がＭレベルになると、図１２に示されるように、トランジスター１２１は、電圧Ｖgsに応じた電流Ｉelであって、トランジスター１２４におけるソースノードおよびドレインノードの間の抵抗で制限を受ける電流Ｉelを、ＯＬＥＤ１３０に流す。したがって、当該ＯＬＥＤ１３０が、当該電流Ｉelに応じた輝度で発光する。

なお、図７乃至図１２では、容量素子群５０および初期化回路６０が設けられる領域が特に区別されていない。

本実施形態では、データ信号出力回路３０から出力されるデータ信号の電圧Ｖdataの振幅を、容量素子７４を介することによって圧縮して、データ信号として画素回路１１０におけるゲート電極ｇに供給する構成としている。
一方で、補償期間（Ｄ）において、トランジスター１２１の閾値電圧Ｖthを補償する構成としている。
そこで次に、補償期間（Ｄ）の有用性について説明する。なお、この有用性の説明に際し、数式が複雑化するのを避けるために、データ信号の電圧Ｖdataの圧縮比が「１」である場合、すなわち補償期間（Ｄ）後の書込期間（Ｅ）においてデータ信号の電圧Ｖdataがそのままデータ線１４に供給される場合を想定する。また、発光期間（Ｆ）においてトランジスター１２４のゲート電極にＭレベルではなく、Ｌレベルが印加されて、当該トランジスター１２４がオンして、ソースノードおよびドレインノードの間の抵抗が理想的にゼロである場合を想定する。

まず、発光期間（Ｆ）においてＯＬＥＤ１３０に流れる電流Ｉelは、次式（２）のように表すことができる。

なお、式（２）における係数ｋ1は、次式（３）で表される。

式（３）において、Ｗはトランジスター１２１のチャネル幅であり、Ｌはトランジスター１２１のチャネル長であり、μはキャリアの移動度であり、Ｃoxはトランジスター１２１における（ゲート）酸化膜の単位面積あたりの容量である。

データ信号の電圧Ｖdataを圧縮せず、かつ、トランジスター１２１の閾値電圧を補償しない構成において、当該トランジスター１２１のゲート電極ｇに、直接、データ信号の電圧Ｖdataが印加されたときに、当該トランジスター１２１におけるゲート電極ｇおよびソースノードｓの間の電圧Ｖgsは、次式（４）のように表すことができる。

このときに、ＯＬＥＤ１３０に流れる電流Ｉelは、次式（５）のように表すことができる。

式（５）に表されるように、電流Ｉelは、閾値電圧Ｖthの影響を受ける。ここで、半導体プロセスの関係で、トランジスター１２１における閾値電圧Ｖthのばらつきは、数ｍＶ～数十ｍＶの範囲となる。トランジスター１２１における閾値電圧Ｖthが数ｍＶ～数十ｍＶの範囲でばらつく場合、電流Ｉelは、隣り合う画素回路１１０同士で、最大で４０％の差が発生する虞がある。

ＯＬＥＤ１３０における電流－輝度の特性は概ね線形である。このため、閾値電圧Ｖthを補償しない構成では、２つのＯＬＥＤ１３０を同じ輝度で発光させるために、当該２つの画素回路１１０に、たとえ同じ電圧Ｖdataのデータ信号を供給しても、実際にはＯＬＥＤ１３０に流れる電流が相違する。したがって、閾値電圧Ｖthを補償しない構成では、輝度がばらついて、表示品位を大きく損なうことになる。

補償期間（Ｄ）において、トランジスター１２１におけるゲート電極ｇを、電圧（Ｖel－Ｖth）に近づくように収束させた後、電圧Ｖdataに変化させた場合、当該トランジスター１２１におけるゲート電極ｇおよびソースノードｓの間の電圧Ｖgsは、次式（６）のように表すことができる。

なお、式（６）における係数ｋ2は、データ信号の電圧Ｖdataを圧縮しない構成（容量素子７４を有さない構成）における容量サイズＣblkおよびＣpixで定まる係数である。
式（６）のように電圧Ｖgsが表される場合、ＯＬＥＤ１３０に流れる電流Ｉelは、次式（７）のように表すことができる。

式（７）では、閾値電圧Ｖthの項が除去されており、電流Ｉelは、データ信号の電圧Ｖdataによって定められる。これにより、トランジスター１２１の閾値電圧Ｖthに起因する表示品位の低下を抑えることが可能となる。
なお、実施形態では、実際には式（１）に示されるように、データ信号の電圧Ｖdataの最低値から最高値までの電圧振幅が、係数Ｋaに応じて圧縮されて、ゲート電極ｇに伝播することになる。
また、本実施形態では、発光期間（Ｆ）においてトランジスター１２４のゲート電極にＭレベルが供給されて、電流Ｉelが制限されるが、閾値電圧Ｖthに起因する表示品位の低下が抑えられることには変わりはない。

次に、本実施形態において発光期間（Ｆ）において、トランジスター１２４のゲート電極にＭレベルを印加することの有用性について説明する。
トランジスター１２４のゲート電極にＭレベルを印加する理由は、当該トランジスター１２４を飽和領域で動作させることによって、ＯＬＥＤ１３０における電流電圧特性の経年変化に依らずに、トランジスター１２１による定電流性を維持するためである。

詳細には、電流Ｉelが流れると、ＯＬＥＤ１３０は、当該電流Ｉelに応じた輝度で発光する。本実施形態において画素回路１１０では、トランジスター１２１におけるゲート電極ｇの電圧を容量素子１４０により保持することで、配線１１６からＯＬＥＤ１３０に流れる電流Ｉelの定電流性が確保されている。

しかしながら、ＯＬＥＤ１３０では、発光時間の経過によって素子特性が変化し、一定の電流を流すために必要なアノード（画素電極１３１）の電位が次第に高くなる特性を有する。ＯＬＥＤ１３０におけるアノードの電位が高くなると、配線１１６から共通電極１３３に至るまでの経路における電位の平衡点が変化し、トランジスター１２４のソースノード、すなわちトランジスター１２１のドレインノードｄの電位が上昇する。トランジスター１２１のドレインノードｄの電位が上昇すると、トランジスター１２１におけるソースノードｓおよびドレインノードｄの間の電圧も変動して、トランジスター１２１のドレインノードに流れる電流も変動するので、結果的に、ＯＬＥＤ１３０の定電流性が損なわれる。

そこで本実施形態では、ＯＬＥＤ１３０の素子特性の経年変化に伴う定電流性が損なわれることの対策として、トランジスター１２４を飽和領域で動作させている。
トランジスター１２４を飽和領域で動作させると、ＯＬＥＤ１３０におけるアノードの電位が変化しても、その影響を直接受けるのは、トランジスター１２４になる。トランジスター１２１は、当該トランジスター１２４のドレインノードにおける電位変動の影響を受けるが、飽和領域におけるドレイン電流の変動は微小である。このため、トランジスター１２４に接続されるトランジスター１２１におけるドレインノードの電位変動、ひいては電流リークによるゲート電極の電位変動による影響が緩和される。

図１３は、電気光学装置１０の要部断面図であって、配線の構造を示す図である。なお、図１３は、電気光学装置１０の配線層を簡易的に説明するための図にであって、電気光学装置１０における特定の部位を破断して示す図ではない。
電気光学装置１０を構成する半導体基板において、導電層として用いられる層は、図１３に示されるようにＺ方向に向かって順に半導体層２１０、ゲート電極層２２０、第１配線層２３０、第２配線層２４０、第３配線層２５０、第４配線層２６０および画素電極層２７０である。
第１配線層２３０、第２配線層２４０、第３配線層２５０および第４配線層２６０としては、例えばアルミニウムまたはアルミニウムを含む合金等が用いられ、画素電極層２７０としては、透過性および導電性を有する例えば酸化インジウムスズが用いられる。

なお、発明の詳細な説明における配線層の序数（第１、第２、第３、第４）は、半導体基板における成膜の順序を示しているのに対し、請求項における配線層の序数は、配線層を区別するために用いられている。このため、発明の詳細な説明における配線層の序数と、請求項における配線層の序数は、必ずしも一致しない。

半導体層２１０では、例えばｐウエル領域Ｗellに不純物イオンの注入によって、配線や、トランジスター領域、電極等が設けられる。Ｚ方向において半導体層２１０とゲート電極層２２０との間には、ゲート絶縁膜２８０が設けられる。
ゲート電極層２２０のパターニングよってトランジスター１２１～１２４のゲート電極および容量素子１４０の他端となる電極が設けられる。半導体層２１０の電極等とゲート電極層２２０の電極とは、ゲート絶縁膜２８０を開孔したコンタクトホールによって導通が図られる。

半導体基板では、Ｚ方向に向かってゲート電極層２２０までの要素によりトランジスター１２１～１２４が機能する。このため、図１３に示されるように、電気光学装置１０のうち、ゲート電極層２２０までを便宜的に基板１１と称することがある。なお、基板１１の厚み方向とは、Ｚ方向（またはＺ方向の反対方向）である。

第１配線層２３０、第２配線層２４０、第３配線層２５０および第４配線層２６０では、各層のパターニングにより配線や電極等が設けられる。画素電極層２７０では、当該画素電極層２７０のパターニングにより画素電極１３１が設けられる。

ゲート電極層２２０と第１配線層２３０との間には、第１層間絶縁膜２８１が設けられる。ゲート電極層２２０からなる電極と第１配線層２３０からなる配線等とは、第１層間絶縁膜２８１を開孔したコンタクトホールによって導通が図られる。
第１配線層２３０と第２配線層２４０との間には、第２層間絶縁膜２８２が設けられる。第１配線層２３０からなる配線等と第２配線層２４０からなる配線等とは、第２層間絶縁膜２８２を開孔したコンタクトホールによって導通が図られる。
第２配線層２４０と第３配線層２５０との間には、第３層間絶縁膜２８３が設けられる。第２配線層２４０からなる配線等と第３配線層２５０からなる配線等とは、第３層間絶縁膜２８３を開孔したコンタクトホールによって導通が図られる。
第３配線層２５０と第４配線層２６０との間には、第４層間絶縁膜２８４が設けられる。第３配線層２５０からなる配線等と第４配線層２６０からなる配線等とは、第４層間絶縁膜２８４を開孔したコンタクトホールによって導通が図られる。
第４配線層２６０と画素電極層２７０との間には、第５層間絶縁膜２８５が設けられる。第４配線層２６０からなる配線等と画素電極層２７０からなる画素電極１３１とは、第５層間絶縁膜２８５を開孔したコンタクトホールによって導通が図られる。

図１４乃至図１９は、電気光学装置１０における具体的な配線構造を説明するための平面図である。
詳細には、図１４は、半導体層２１０で形成されるトランジスター領域、配線等と、ゲート電極層２２０のパターニングによる電極等と、を示す平面図である。図１５は、第１配線層２３０のパターニングにより形成された配線等を示す平面図である。図１６は、第２配線層２４０のパターニングにより形成された配線等を示す平面図である。図１７は、第３配線層２５０のパターニングにより形成された配線等を示す平面図である。図１８は、第４配線層２６０のパターニングにより形成された配線等を示す平面図である。図１９は、画素電極層２７０のパターニングにより形成された画素電極１３１を示す平面図である。

なお、図１４乃至図１９において単なる四角枠（×印なし）は、コンタクトホールによって接続される二つの配線層のうち、下層の配線、電極等の位置を示し、×印が付された四角枠は、コンタクトホールによって接続される二つの配線層のうち、上層の配線、電極等の位置を示す。
各部の名称については、…層とは、成膜後であってパターニング前の導電層、または、パターニング前の導電層が同じである配線、電極等を総称した層をいう。…線、…電極、…中継部材とは、…層のパターニングにより形成されたものをいい、走査線１２、データ線１４、制御線１１７、１１８を含む。

図１４に示されるように、半導体層２１０には、領域２１１、２１２が設けられ、ゲート電極層２２０には電極２２１～２２４が設けられる。
領域２１１は、例えばｐウエル領域Ｗellへの不純物イオンの注入によって、配線１１６の一部とトランジスター１２１の半導体領域と容量素子１４０の他端とを含む。
詳細には、領域２１１のうち、Ｘ方向に延在する部分が配線１１６およびトランジスター１２１のソースノードとして機能する。また、領域２１１のうち、Ｙ方向に分岐する２つの領域のうち、一方が、トランジスター１２１のチャネル領域およびドレインノードとして機能し、他方が、容量素子１４０の他端として機能する。
領域２１２は、領域２１１と同様に不純物イオンの注入によってトランジスター１２２～１２４において共通の半導体領域である。

電極２２１は、トランジスター１２１のゲート電極と容量素子１４０の一端とを兼用する。図において当該電極２２１と領域２１１とが平面視で重なる領域がトランジスター１２１のチャネル領域および容量素子１４０になる。
なお、本説明において平面視とは、Ｚ方向の反対方向から電気光学装置１０を眺めた場合を示す。

電極２２２は、トランジスター１２２のゲート電極である。当該電極２２２と領域２１２とが平面視で重なる領域がトランジスター１２２のチャネル領域である。電極２２３は、トランジスター１２３のゲート電極である。当該電極２２３と領域２１２とが平面視で重なる領域がトランジスター１２３のチャネル領域である。電極２２４は、トランジスター１２４のゲート電極である。当該電極２２４と領域２１２とが平面視で重なる領域がトランジスター１２４のチャネル領域である。
電極２２５は、基板電位を電圧Ｖelとするためのパッドである。

図１５に示されるように、第１配線層２３０のパターニングによって配線２３１、走査線１２、制御線１１７、１１８、中継部材２３２～２３７が設けられる。
配線２３１、走査線１２、制御線１１７および１１８の各々は、それぞれＸ方向に延在して、行毎に設けられる。このため、配線２３１、走査線１２、制御線１１７および１１８の各々は、それぞれ１行分（５７６０個分）の画素回路１１０で共通に設けられる。
なお、配線２３１は、図に示されるようにＹ方向で隣り合う走査線１２との間に位置することになる。

配線２３１は、図１４における領域２１１のうち、Ｘ方向に延在する部分に、コンタクトホールを介して電気的に接続される。配線２３１には後述するように直接的または間接的に電圧Ｖelが印加される。このため、配線２３１は、配線抵抗を低減するために、同じくＸ方向に延在する走査線１２、制御線１１７および１１８と比較して、Ｙ方向の幅が広くなっている。
なお、走査線１２は、コンタクトホールを介して電極２２２に電気的に接続される。また、制御線１１７は、コンタクトホールを介して電極２２３に電気的に接続され、制御線１１８は、コンタクトホールを介して電極２２４に電気的に接続される。

中継部材２３２は、図１４における電極２２１と、領域２１２のうち、トランジスター１２２のドレインノードになる部分とを、コンタクトホールを介して中継する。これにより、トランジスター１２２のドレインノードは、トランジスター１２１のゲート電極ｇと容量素子１４０の一端とに電気的に接続される。
中継部材２３３は、図１４における領域２１２のうち、トランジスター１２１のドレインノードになる部分に、コンタクトホールを介して電気的に接続される。
中継部材２３４は、図１４における領域２１２のうち、トランジスター１２２のソースノードとトランジスター１２３のドレインノードとの接続点に、コンタクトホールを介して電気的に接続される。
中継部材２３５は、図１４における電極２２５に、コンタクトホールを介して電気的に接続される。
中継部材２３６は、図１４における領域２１２のうち、トランジスター１２３のソースノードとトランジスター１２４のソースノードとの接続点に、コンタクトホールを介して電気的に接続される。
中継部材２３７は、図１４における領域２１２のうち、トランジスター１２４のドレインノードになる部分に、コンタクトホールを介して電気的に接続される。

図１６に示されるように、第２配線層２４０のパターニングによって配線２４１および中継部材２４２～２４４が設けられる。
配線２４１は、Ｘ方向およびＹ方向に延在し、１０８０行×５７６０列で配列する画素回路１１０において共通に設けられ、複数のコンタクトホールを介して、図１５における配線２３１に電気的に接続される。配線２４１には、画素回路１１０と一対一に対応して、開口した領域２４１ａが設けられる。換言すれば、配線２４１は、平面視でＸ方向およびＹ方向に延在して格子状に設けられる。

中継部材２４２～２４４は、平面視で領域２４１ａに設けられる。換言すれば、中継部材２４２～２４４は、それぞれ第２配線層２４０において配線２４１によって囲まれる。
中継部材２４２は、ほぼＹ方向に延在し、その一端は、図１５における中継部材２３３にコンタクトホールを介して電気的に接続され、その他端は、図１５における中継部材２３６にコンタクトホールを介して電気的に接続される。これにより、トランジスター１２１のドレインノードｄは、中継部材２３３、２４２、２３６を順に介して、トランジスター１２３のソースノードとトランジスター１２４のソースノードとに電気的に接続される。
中継部材２４３は、図１５における中継部材２３４に、コンタクトホールを介して電気的に接続される。
中継部材２４４は、図１５における中継部材２３７に、コンタクトホールを介して電気的に接続される。

図１７に示されるように、第３配線層２５０のパターニングによって配線２５１、中継部材２５２、データ線１４_R、１４_Gおよび１４_Bが設けられる。
データ線１４_R、１４_Gおよび１４_Gの各々は、それぞれＹ方向に延在して、列毎に設けられる。詳細には、データ線１４_Rは、データ線１４のうち、画素回路１１０Ｒの列に対応したデータ線であり、一般的にいえば（３ｊ－２）列目に対応するデータ線である。データ線１４_Gは、画素回路１１０Ｇの列に対応したデータ線であり、一般的にいえば（３ｊ－１）列目に対応するデータ線である。データ線１４_Bは、画素回路１１０Ｂの列に対応したデータ線であり、一般的にいえば（３ｊ）列目に対応するデータ線である。

なお、データ線１４_R、１４_Gおよび１４_Bについては、構造上同一であるが、第４配線層２６０以降において色毎に構造に差異が生じるので、色別に符号を異ならせている。ただし、データ線１４_R、１４_Gおよび１４_Bについて色を特定しないで一般的に説明する場合には、従前通りに符号を１４として説明する。
データ線１４は、図１６における中継部材２４３に、コンタクトホールを介して電気的に接続される。これにより、データ線１４は、中継部材２４３、２３４を順に介して、トランジスター１２２のソースノードとトランジスター１２３のドレインノードとに電気的に接続される。

配線２５１は、隣り合うデータ線１４の間において、Ｙ方向に延在して列毎に設けられる。このため、配線２５１は、１列分（１０８０個分）の画素回路１１０で共通に設けられる。配線２５１は、コンタクトホールを介して、図１６における配線２４１に接続される。
中継部材２５２は、隣り合うデータ線１４の間において、画素回路１１０毎に設けられ、図１６における中継部材２４４に、コンタクトホールを介して電気的に接続される。

図１８に示されるように、第４配線層２６０のパターニングによって配線２６１、中継部材２６２_R、２６２_Gおよび２６２_Bが設けられる。

配線２６１は、Ｘ方向およびＹ方向に延在し、１０８０行×５７６０列で配列する画素回路１１０について共通に設けられ、複数のコンタクトホールを介して、図１７における配線２５１に電気的に接続される。このため、配線２３１、２４１、２５１、２６１は互いに電気的に接続された共通接続体になる。したがって、配線２３１、２４１、２５１、２６１の少なくとも１つに図示省略した外部端子を介して電圧Ｖelが印加されると、当該電圧Ｖelは、共通接続体の配線２４１から、中継部材２３５、電極２２５を順に介して、基板電位として印加される。
また、電圧Ｖelは、共通接続体の配線２３１を介して、領域２１１のうち、Ｘ方向に延在する部分と容量素子１４０の他端として機能する部分とに印加される。これにより、トランジスター１２１のソースノードおよび容量素子１４０の他端に電圧Ｖelが印加される。

配線２６１には、画素回路１１０Ｒに対応して開口した領域２６１ａ_Rが設けられる。同様に、配線２６１には、画素回路１１０Ｇ、１１０Ｂに対応して開口した領域２６１ａ_G、領域２６１ａ_Bが設けられる。
中継部材２６２_Rは、画素回路１１０Ｒに対応して、平面視で領域２６１ａ_Rに設けられた中継配線である。中継部材２６２_Rは、図１７における中継部材２５２にコンタクトホールを介して電気的に接続される。
中継部材２６２_Gは、画素回路１１０Ｇに対応して、平面視で領域２６１ａ_Gに設けられた中継配線である。中継部材２６２_Gは、図１７における中継部材２５２にコンタクトホールを介して電気的に接続される。
中継部材２６２_Bは、画素回路１１０Ｂに対応して、平面視で領域２６１ａ_Bに設けられた中継配線である。中継部材２６２_Bは、図１７における中継部材２５２にコンタクトホールを介して電気的に接続される。
換言すれば、平面視で、配線２６１は、Ｘ方向およびＹ方向に延在して格子状に設けられ、中継部材２６２_R、２６２_Gおよび２６２_Bは、それぞれ第４配線層２６０において配線２６１によって囲まれる。
なお、中継部材２６２_R、２６２_Gおよび２６２_Bについて色を特定せずに一般的に説明する場合には、符号を２６２として説明する。すなわち、中継部材２６２は、第４配線層２６０において配線２６１によって囲まれる。

図１９に示されるように、画素電極層２７０のパターニングによって画素電極１３１_R、１３１_Gおよび１３１_Bが設けられる。
画素電極１３１_Rは、図１８における中継部材２６２_Rにコンタクトホールを介して電気的に接続される。これにより、画素電極１３１_Rは、中継部材２６２_R、２５２、２４４、２３７を順に介して、画素回路１１０Ｒにおけるトランジスター１２４のドレインノードに電気的に接続される。
画素電極１３１_Gは、図１８における中継部材２６２_Gにコンタクトホールを介して電気的に接続される。これにより、画素電極１３１_Gは、中継部材２６２_G、２５２、２４４、２３７を順に介して、画素回路１１０Ｇにおけるトランジスター１２４のドレインノードに電気的に接続される。
画素電極１３１_Bは、図１８における中継部材２６２_Bにコンタクトホールを介して電気的に接続される。これにより、画素電極１３１_Bは、中継部材２６２_B、２５２、２４４、２３７を順に介して、画素回路１１０Ｂにおけるトランジスター１２４のドレインノードに電気的に接続される。

図２０は、表示領域１００において、発光領域Ｒ、Ｇ１、Ｇ２およびＢの配置を平面図である。赤の発光領域Ｒとは、画素電極１３１_Rのうち、発光層１３２と接する領域である。緑の発光領域はＧ１およびＧ２に分かれている。発光領域Ｇ１、Ｇ２は、画素電極１３１_Gのうち、発光層１３２と接する領域である。発光領域Ｂは、画素電極１３１_Bのうち、発光層１３２と接する領域である。

発光領域Ｒ、Ｇ１、Ｇ２およびＢは、順に開口部Ａp_R、Ａp_G1、Ａp_G2およびＡp_Bによって規定される。開口部Ａp_R、Ａp_G1、Ａp_G2およびＡp_Bは、後述するように画素電極１３１_R、１３１_Gおよび１３１_Bを覆うように設けられた画素分離層のパターニングによって形成される。
なお、図において、枠Ｐixに囲まれた発光領域Ｒ、Ｇ１、Ｇ２およびＢから発生する光の加法混色によって、カラーの１ドットが表現される。

平面視で、発光領域Ｂの面積は、発光領域Ｒの面積よりも大きい。また、発光領域Ｒの面積は、発光領域Ｇ１とほぼ等しく、発光領域Ｂの面積は、発光領域Ｇ２とほぼ等しい。
したがって、発光領域Ｇ１の面積および発光領域Ｇ２の面積の和は、発光領域Ｂの面積よりも大きい。
発光効率からいえば、赤緑青のうち赤が最も高いので、発光領域Ｒの面積は三色のなかで最小になっている。視認性からいえば、赤緑青のうち緑が最も高く、また、寿命を確保するためにも、緑の発光領域の面積は、すなわち、発光領域Ｇ１の面積および発光領域Ｇ２の面積の和は、三色のなかで最大になっている。

図２１乃至図２３は、第４配線層２６０よりも上層に形成される電気光学装置１０の構成を示す要部断面図である。このうち、図２１は、電気光学装置１０における発光領域Ｒを、画素電極１３１_Rを中継部材２６２_Rに接続するコンタクトホールを含んでＸ方向に沿って破断した場合の断面図である。

画素電極１３１_Rは、光透過性を有し、第５層間絶縁膜２８５に積層される。
画素分離膜１３４は、第５層間絶縁膜２８５または画素電極１３１_Rに積層され、画素電極１３１_Rの周縁部を覆うように設けられた絶縁膜である。画素分離膜１３４は、発光領域Ｒでいえば、平面視でみれば図２０に示されるような形状の開口部Ａp_Rで開口する。画素分離膜１３４としては、例えば酸化シリコンが用いられる。

発光層１３２は、画素電極１３１_Rまたは画素分離膜１３４に積層される。発光層１３２は、特に図示しないが、正孔注入層、正孔輸送層、有機発光層および電子輸送層を備え、Ｒ、ＧおよびＢにおける全ての示領域で共通である。

共通電極１３３は、光透過性および反射性を有する導電層である。共通電極１３３は、発光層１３２を覆うように設けられ、発光領域Ｒ、ＧおよびＢにおける全ての領域で共通である。共通電極１３３としては、例えばＭｇおよびＡｇの合金等が用いられる。
発光層１３２は、画素電極１３１_Rのうち、画素分離膜１３４により覆われていない、すなわち画素電極１３１_Rと接する領域であって、開口部Ａp_Rで規定される領域から正孔が供給され、白色に発光する。

なお、図２１では、省略されているが、画素電極１３１_Rと第４配線層２６０との間には、Ｚ方向の反対方向に出射した光をＺ方向に反射する反射層が設けられる。当該反射層と共通電極１３３との間における光学的距離が赤の光の波長に対応して調整されることによって、光共振器として機能する。詳細には、発光層１３２から発せられた白色光が、反射層と共通電極１３３_Rとの間で繰り返し反射し、光学的距離に対応する波長の光の強度が強められて、Ｚ方向に出射する。一例として、発光領域Ｒに相当する光共振器では、６１０ｎｍの波長の光の強度が強められる。当該強められた光は、共通電極１３３を通過し、着色層Ｃf_Rを経てＺ方向に赤色で出射する。
このようにして、平面視で発光領域Ｒから赤色成分を含む光がＺ方向に出射する。

第１封止層８１は、光透過性を有する絶縁膜であり、共通電極１３３を覆うように設けられる。
平坦化層８２は、光透過性を有する絶縁膜であり、段差をなくして観察面が平坦となるように第１封止層８１を覆うように設けられる。平坦化層８２としては、例えばエポキシ樹脂などの有機材料が用いられる。
第２封止層８３は、光透過性を有する絶縁膜であり、平坦化層８２を覆うように設けられる。第１封止層８１および第２封止層８３は、発光層１３２に水分や酸素等が侵入するのを防止するために設けられる。第１封止層８１および第２封止層８３としては、例えば酸化窒化シリコン（ＳｉＯＮ）が用いられる。

平面視で発光領域Ｒを含んだ領域では、着色層Ｃf_Rが、第２封止層８３を覆うように設けられる。着色層Ｃf_Rは、赤の光を透過させる顔料を含む感光性樹脂を、フォトリソグラフィー技術を用いたパターニングにより設けられる。

図２２は、電気光学装置１０における発光領域Ｇ１を、Ｙ方向において図２１と位置でＸ方向に沿って破断した場合の断面図である。
なお、画素電極１３１_Gを中継部材２６２_Gに接続するコンタクトホールは、図２０に示されるように平面視で発光領域Ｇ１およびＧ２のいずれにも含まれないので、図２２では示されていない。

また、図２２では、省略されているが、画素電極１３１_Gと第４配線層２６０との間には、Ｚ方向の反対方向に出射した光をＺ方向に反射する反射層が設けられて、光共振器として機能する。なお、発光領域Ｒに対応して設けられる反射層と共通電極１３３との間における光学的距離は、緑の光の波長に対応して調整される。一例として、発光領域Ｇに相当する光共振器では、５４０ｎｍの波長の光の強度が強められる。当該強められた光は、共通電極１３３を通過し、着色層Ｃf_Gを経てＺ方向に緑色で出射する。
発光領域Ｇ２の構造については、発光領域Ｇ１とほぼ共通である。

図２３は、電気光学装置１０における発光領域Ｂを、画素電極１３１_Bを中継部材２６２_Bに接続するコンタクトホールを含んでＸ方向に沿って破断した場合の断面図である。

図２３では、省略されているが、画素電極１３１_Bと第４配線層２６０との間には、Ｚ方向の反対方向に出射した光をＺ方向に反射する反射層が設けられて、光共振器として機能する。発光領域Ｂに対応して設けられる反射層と共通電極１３３との間における光学的距離は、青の光の波長に対応して調整される。一例として、発光領域Ｂに相当する光共振器では、４７０ｎｍの波長の光の強度が強められる。当該強められた光は、共通電極１３３を通過し、着色層Ｃf_Bを経てＺ方向に青色で出射する。
なお、着色層Ｃf_R、Ｃf_G、Ｃf_Bには、充填層や保護カラスなどが設けられるが、本件において重要ではないので説明を省略する。

実施形態では、図１５に示されるように、平面視で隣り合う走査線１２の間に配線２３１が設けられ、図１７に示されるように、平面視で隣り合うデータ線１４の間に配線２５１が設けられる。このため、第１配線層２３０においてＹ方向の干渉は、電圧Ｖelが印加される配線２３１によって抑えられ、第２配線層２４０においてＸ方向の干渉は、電圧Ｖelが印加される配線２５１によって抑えられる。配線２３１は、第１配線層２３０において、走査線１２とともに設けられ、配線２５１は、第３配線層２５０において、データ線１４とともに設けられるので、別途の配線層を必要としない。

実施形態では、図１６に示されるように、電圧Ｖelが印加される配線２４１が格子状に形成される。このため、第２配線層２４０において、配線２４１に囲まれる中継部材２４２～２４４は、Ｘ方向およびＹ方向の双方の干渉を受けにくい。
同様に、図１８に示されるように、電圧Ｖelが印加される配線２６１が格子状に形成されるので、第４配線層２６０において、配線２６１に囲まれる中継部材２６２は、Ｘ方向およびＹ方向の双方の干渉を受けにくい。

このように、実施形態では、第１配線層２３０では、Ｙ方向の干渉が配線２３１によって抑えられ、第２配線層２４０では、Ｘ方向およびＹ方向の干渉が配線２４１によって抑えられ、第３配線層２５０では、Ｘ方向の干渉が配線２５１によって抑えられ、第４配線層２６０では、Ｘ方向およびＹ方向の干渉が配線２６１によって抑えられる。
また、コンタクトホールを介して電気的に接続される配線２３１、２４１、２５１および２６１は、並列接続された共通接続体になる。このため、電圧Ｖelが印加される共通接続体の配線抵抗を低減することができる。

トランジスター１２１のドレインノードｄから画素電極１３１までの経路には、ＯＬＥＤ１３０への電流が流れるので、この経路で干渉を受けると、電流が正しく流れず表示品位に悪影響を及ぼす。実施形態では、トランジスター１２１のドレインノードから画素電極１３１まで、中継部材２３７、２４４、２５２を順に介して電気的に接続される。中継部材２３７は、平面視で制御線１１８と配線２３１との間に設けられ、中継部材２４４は、平面視で配線２４１によって囲まれるので、干渉が抑えられて、表示品位への悪影響が低減される。

ｉ行目の制御線１１７には制御信号／Ｇcmp(i)が供給されるが、当該制御信号／Ｇcmp(i)は、ｉ行目が選択される水平走査期間（Ｈ）を除き、Ｈレベルで一定である。
また、ｉ行目の制御線１１８には制御信号／Ｇel(i)が供給される。当該制御信号／Ｇel(i)は、図６に示されるように、ｉ行目が非選択となる期間において電圧変化するが、その電圧変化の頻度は、データ線１４と比べて少ない。
このため、制御線１１７および１１８は、電圧が一定である期間においてシールド配線として機能するので、第１配線層２３０に設けられる中継部材２３２～２３７はＹ方向の干渉を受けにくくなる。
なお、ｉ行目の非選択期間において、制御信号／Ｇel(i)の電圧振幅は、他の制御信号や走査信号等の論理信号と比べてと小さいので、制御信号／Ｇel(i)の電圧変化に起因する干渉の程度は、他の論理信号と比べてと小さい。

実施形態では、カラーの１画素における発光領域Ｒ、Ｇ１、Ｇ２およびＢが、平面視で図２０に示されるように配置された構成、すなわち、発光領域Ｇ１およびＧ２がＹ方向に対して斜めに配置された構成であったが、このような配置に限られない。例えば図２６に示される変形例のように、発光領域Ｇ１およびＧ２がＹ方向に沿って配置された構成でもよい。
なお、この変形例では、第４配線層２６０のパターニングにより設けられる配線２６１、中継部材２６２_R、２６２_Gおよび２６２_Bが、図２４に示されるようなものとなる。また、画素電極層２７０のパターニングにより設けられる画素電極１３１_R、１３１_Gおよび１３１_Bが、図２５に示されるようなものとなる。
また、データ線１４の配列順が、Ｘ方向で沿ってみて、実施形態ではＲＧＢであるが、変形例ではＲＢＧになる。

実施形態では、中継部材２６２_Rおよび２６２_Gがほぼ同じ形状であり、中継部材２６２_Bが中継部材２６２_Rおよび２６２_Gよりも短い形状であったが、変形例では、中継部材２６２_R、２６２_Gおよび２６２_Bの形状が、ほぼ同じである。このため、配線２６１において開孔する領域２６１ａ_R、２６１ａ_B、２６１ａ_Gの形状について、ほぼ同じである。
なお、変形例では、中継部材２６２_Rにおいて画素電極１３１_Rに電気的に接続されるコンタクトホールの位置と、中継部材２６２_Gにおいて画素電極１３１_Gに電気的に接続されるコンタクトホールの位置とは、ほぼ同じであるが、中継部材２６２_Bにおいて画素電極１３１_Bに電気的に接続されるコンタクトホールの位置は、中継部材２６２_R、２６２_Gと比較してＹ方向にシフトしている。

配線２６１について、実施形態と変形例とを比較すると、実施形態では、図２７に示されるように、配線２６１においてハッチングで示される領域Ｍskが残され、変形例では、配線２６１において領域Ｍskに相当する部分が存在しない。このため、実施形態では、変形例と比較して、配線２６１において開口する領域の面積が狭まるので、トランジスター１２１～１２４に対する遮光性が高まる。このため、実施形態では、変形例と比較して、光リーク電流が低減されるので、表示品位への悪影響を抑えることができる。

実施形態や変形例（以下「実施形態等」という）では、発光素子の一例としてＯＬＥＤ１３０を例示して説明したが、他の発光素子を用いてもよい。例えば発光素子として、ＬＥＤ、ミニＬＥＤ、マイクロＬＥＤ等を用いてもよい。

トランジスター１２１、１２２、１２３および１２４のチャネル型は、実施形態等に限定されない。また、これらのトランジスターは、トランジスター１２１を除き、適宜トランスミッションゲートに置き換えてもよい。
また、トランスミッションゲート４５、７２、７３は、片チャネルのトランジスターに置き換えてもよい。

＜電子機器＞
次に、実施形態等に係る電気光学装置１０を適用した電子機器について説明する。電気光学装置１０は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウントディスプレイを例に挙げて説明する。

図２８は、ヘッドマウントディスプレイの外観を示す図であり、図２９は、その光学的な構成を示す図である。
まず、図２８に示されるように、ヘッドマウントディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウントディスプレイ３００は、図２９に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図２９において左になるように配置している。これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右になるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。

この構成において、ヘッドマウントディスプレイ３００の装着者は、電気光学装置１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウントディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌが表示し、右眼用画像を電気光学装置１０Ｒが表示すると、装着者に、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。

なお、電気光学装置１０を含む電子機器については、ヘッドマウントディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダー、携帯情報端末、腕時計の表示部、投写式プロジェクターのライトバルブなどにも適用可能である。

＜付記＞
以上の記載から、例えば以下のように本開示の好適な態様が把握される。なお、各態様の理解を容易にするために、以下では、図面の符号を便宜的に括弧書で併記するが、本発明を図示の態様に限定する趣旨ではない。

＜付記１＞
ひとつの態様（態様１）に係る電気光学装置（１０）は、第１トランジスター（１２１）が設けられる基板（１１）と、画素電極（１３１）を有する発光素子（１３０）と、基板（１１）の厚み方向（Ｚ方向）において、基板（１１）と画素電極（１３１）との間の複数の配線層（２３０、２４０、２５０、２６０）に設けられ、第１トランジスター（１２１）が発光素子（１３０）に電流を供給するための複数の電源配線（２３１、２４１、２５１、２６１）と、複数の配線層（２３０、２４０、２５０、２６０）のうち、第１配線層（２３０）に設けられて第１方向（Ｘ方向）に延在する走査線（１２）と、複数の配線層（２３０、２４０、２５０、２６０）のうち、第２配線層（２５０）に設けられて第２方向（Ｙ方向）に延在するデータ線（１４）と、を有し、複数の電源配線（２３１、２４１、２５１、２６１）は、第１電源配線（２３１）および第２電源配線（２５１）を含み、第１電源配線（２３１）は、第１配線層（２３０）に設けられて第１方向（Ｘ方向）に延在し、第２電源配線（２５１）は、第２配線層（２５０）に設けられて第２方向（Ｙ方向）に延在する。

態様１によれば、第１配線層（２３０）において第１方向と直交する方向の干渉は、第１電源配線（２３１）によって抑えられ、第２配線層（２５０）において第２方向と直交する干渉は、第２電源配線（２５１）によって抑えられる。
また、態様１において、第１電源配線（２３１）は、第１配線層（２３０）から、走査線（１２）とともに設けられ、第２電源配線（２５１）は、第２配線層（２５０）から、データ線（１４）とともに設けられるので、別途の配線層を必要としない。

＜付記２＞
態様１の具体的な態様２に係る電気光学装置（１０）では、平面視で、第１電源配線（２３１）が、隣り合う２本の走査線（１２）の間に設けられ、第２電源配線（２５１）が、隣り合う２本のデータ線（１４）の間に設けられる。
態様２によれば、隣り合う２本の走査線（１２）に起因する干渉が抑えられ、隣り合う２本のデータ線（１２）に起因する干渉が抑えられる。

＜付記３＞
態様１または２の具体的な態様３に係る電気光学装置（１０）では、複数の電源配線（２３１、２４１、２５１、２６１）が、複数の配線層（２３０、２４０、２５０、２６０）のそれぞれにおいて、第１方向（Ｘ方向）または第２方向（Ｙ方向）の少なくとも一方に延在して設けられる。
態様３によれば、複数の配線層（２３０、２４０、２５０、２６０）のそれぞれにおいて、第１方向（Ｘ方向）と直交する方向の干渉または第２方向（Ｙ方向）と直交する方向の干渉が抑えられる。

＜付記４＞
態様１乃至３のいずれかの具体的な態様４に係る電気光学装置（１０）では、複数の電源配線（２３１、２４１、２５１、２６１）が、複数の配線層（２３０、２４０、２５０、２６０）のうち、第３配線層（２４０または２６０）に設けられた第３電源配線（２４１または２６１）を含み、第３電源配線（２４１または２６１）が、第１方向（Ｘ方向）および第２方向（Ｙ方向）に延在する格子状に設けられる。
態様４によれば、第３配線層（２４０または２６０）において、第１方向（Ｘ方向）と直交する方向の干渉だけでなく第２方向（Ｙ方向）と直交する方向の干渉が抑えられる。

＜付記５＞
態様４の具体的な態様５に係る電気光学装置（１０）では、第３配線層（２４０または２６０）に設けられ、第１トランジスター（１２１）と画素電極（１３１）とを電気的に接続するために設けられた中継部材（２４４または２６２）と、平面視で、中継部材（２４４または２６２）は、第３電源配線（２４１または２６１）に囲まれる。
第１トランジスター（１２１）から画素電極（１３１）までの経路には、発光素子１３０への電流が流れるので、干渉を受けると、表示品位に悪影響を及ぼすが、態様５によれば、第３配線層（２４０または２６０）において、第１方向（Ｘ方向）と直交する方向の干渉だけでなく第２方向（Ｙ方向）と直交する方向の干渉が抑えられるので、表示品位への悪影響が低減される。

＜付記６＞
態様４または５の具体的な態様６に係る電気光学装置（１０）では、第１電源配線（２３１）、第２電源配線（２５１）および第３電源配線（２４１または２６１）が、１乃至２以上のコンタクトホールを介して電気的に接続される。
態様６によれば、第１電源配線（２３１）、第２電源配線（２５１）および第３電源配線（２４１または２６１）の並列接続により配線抵抗が低減される。

＜付記７＞
態様１乃至５のいずれかの具体的な態様７に係る電気光学装置（１０）では、基板（１１）には、第２トランジスター（１２２）、第３トランジスター（１２３）および第４トランジスター（１２４）が設けられ、第２トランジスターのゲート電極は、走査線（１２）に接続され、第３トランジスターのゲート電極は、第１制御線（１１７）に接続され、第４トランジスターのゲート電極は、第２制御線（１１８）に接続され、第１制御線（１１７）は、第１配線層（２３０）に設けられて第１方向（Ｘ方向）に延在し、第２制御線（１１８）は、第１配線層（２３０）に設けられて第１方向（Ｘ方向）に延在する。
第１制御線（１１７）および第２制御線（１１８）は、電源配線とは異なり、電圧が変化するが、その変化の頻度は、データ線（１４）の電圧変化の頻度と比較して少なく、複数の水平走査期間（Ｈ）にまたがって電圧が一定である。このため、電圧が一定である期間では、第１制御線（１１７）および第２制御線（１１８）は、一種のシールド配線として機能するので、第１方向（Ｘ方向）と直交する方向の干渉が抑えられる。

＜付記８＞
態様８に係る電子機器（３００）は、態様１乃至７のいずれかに係る電気光学装置（１０）を含む。

１０…電気光学装置、１２…走査線、１４…データ線、１００…表示領域、１１０…画素回路、１１７…制御線（第１制御線）、１１８…制御線（第２制御線）、１２１…トランジスター（第１トランジスター）、１２２…トランジスター（第２トランジスター）、１２３…トランジスター（第３トランジスター）、１２４…トランジスター（第４トランジスター）、１３０…ＯＬＥＤ（発光素子）、１３１…画素電極、２３０…第１配線層、２３１…配線（第１電源配線）、２４０…第２配線層（第３配線層）、２４１…配線（第３電源配線）、２５０…第３配線層（第２配線層）、２５１…配線（第２電源配線）。

Claims (8)

1. 第１トランジスターが設けられる基板と、
   画素電極を有する発光素子と、
   前記基板の厚み方向において、前記基板と前記画素電極との間の複数の配線層に設けられ、前記第１トランジスターが前記発光素子に電流を供給するための複数の電源配線と、
   前記複数の配線層のうち、第１配線層に設けられて第１方向に延在する走査線と、
   前記複数の配線層のうち、第２配線層に設けられて第２方向に延在するデータ線と、
   を有し、
   前記複数の電源配線は、第１電源配線および第２電源配線を含み、
   前記第１電源配線は、前記第１配線層に設けられて前記第１方向に延在し、
   前記第２電源配線は、前記第２配線層に設けられて前記第２方向に延在する
   ことを特徴とする電気光学装置。
   
2. 平面視で
   前記第１電源配線は、隣り合う２本の走査線の間に設けられ、
   前記第２電源配線は、隣り合う２本のデータ線の間に設けられる
   ことを特徴とする請求項１に記載の電気光学装置。
   
3. 前記複数の電源配線は、
   前記複数の配線層のそれぞれにおいて、前記第１方向または前記第２方向の少なくとも一方に延在して設けられる
   ことを特徴とする請求項１または２に記載の電気光学装置。
   
4. 前記複数の電源配線は、
   前記複数の配線層のうち、第３配線層に設けられた第３電源配線を含み、
   前記第３電源配線は、前記第１方向および前記第２方向に延在する格子状に設けられる
   ことを特徴とする請求項１乃至３のいずれかに記載の電気光学装置。
   
5. 前記第３配線層に設けられ、前記第１トランジスターと前記画素電極とを電気的に接続するために設けられた中継部材と、
   平面視で、前記中継部材は、前記第３電源配線に囲まれる
   ことを特徴とする請求項４に記載の電気光学装置。
   
6. 前記第１電源配線、前記第２電源配線および前記第３電源配線は、１乃至２以上のコンタクトホールを介して電気的に接続される
   ことを特徴とする請求項４または５に記載の電気光学装置。
   
7. 前記基板には、第２トランジスター、第３トランジスターおよび第４トランジスターが設けられ、
   前記第２トランジスターのゲート電極は、前記走査線に接続され、
   前記第３トランジスターのゲート電極は、第１制御線に接続され、
   前記第４トランジスターのゲート電極は、第２制御線に接続され、
   前記第１制御線は、前記第１配線層に設けられて前記第１方向に延在し、
   前記第２制御線は、前記第１配線層に設けられて前記第１方向に延在する
   ことを特徴とする請求項１乃至６のいずれかに記載の電気光学装置。
   
8. 請求項１乃至７のいずれかの電気光学装置を有する電子機器。

Images