JP5929087B2 - 電気光学装置および電子機器 - Google Patents
電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP5929087B2 JP5929087B2 JP2011229469A JP2011229469A JP5929087B2 JP 5929087 B2 JP5929087 B2 JP 5929087B2 JP 2011229469 A JP2011229469 A JP 2011229469A JP 2011229469 A JP2011229469 A JP 2011229469A JP 5929087 B2 JP5929087 B2 JP 5929087B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- switch
- electro
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
一方、電気光学装置に対しては、表示サイズの小型化や表示の高精細化が要求されることが多い。表示サイズの小型化と表示の高精細化とを両立するためには、画素回路を微細化する必要があるので、電気光学装置を例えばシリコン集積回路に集積する技術も提案されている(例えば特許文献2参照)。
一方、データ信号を出力する回路は、データ線を短時間で充電するために、その駆動能力が高められている。このように高い駆動能力を有する回路において、非常に細かい精度でデータ信号を出力させることは困難である。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、細かい精度のデータ信号を必要としない一方で、電気光学素子の輝度を精度良く制御することが可能な電気光学装置および電子機器を提供することにある。
本発明では、第1スイッチおよび第2スイッチがオンしていたときに、前記データ線および第1保持容量の一端が初期電位となり、前記第1保持容量の他端が所定電位となる。第1スイッチおよび第2スイッチがオフした後、階調レベルに応じた電位のデータ信号が第1保持容量の他端に供給されたとき、データ線の電位は、当該第1保持容量の他端における電位変動を第1保持容量および第2保持容量の容量比で分圧した分だけシフトする。このため、本発明によれば、第1トランジスターのゲートにおける電位範囲は、データ信号の電位範囲に対し狭められる。ここで、第1スイッチおよび第2スイッチは互いに導電型が異なるトランジスターであるので、第1スイッチおよび第2スイッチがオフしたときにおけるフィードスルーの影響が相殺される。このため、データ信号が供給されるまでの変動が抑えられるので、データ線の電位がシフトする際に悪影響が及ばない。したがって、本発明によれば、データ線の電位変化に対して、画素回路の輝度が大きく変化する場合にも、正確に輝度を制御することができる。
本発明において、前記第1スイッチを構成するトランジスターのサイズと、前記第2スイッチを構成するトランジスターのサイズとが揃えられている構成が好ましい。この構成によれば、第1スイッチおよび第2スイッチがオフしたときにおけるデータ線の電位変動をほぼゼロとすることができる。
なお、本発明は、電気光学装置のほか、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ(HMD)や電子ビューファイダーのなどの表示装置が挙げられる。
図1は、実施形態に係る電気光学装置10の構成を示す斜視図である。電気光学装置10は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。電気光学装置10の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機EL装置であり、画素回路には、電気光学素子の一例であるOLEDが用いられている。
電気光学装置10は、表示部で開口する枠状のケース72に収納されるとともに、FPC(Flexible Printed Circuits)基板74の一端が接続されている。FPC基板74には、半導体チップの制御回路5が、COF(Chip On Film)技術によって実装されるとともに、複数の端子76が設けられて、図示省略された上位回路に接続される。当該上位回路からは、複数の端子76を介して画像データが同期信号に同期して供給される。同期信号には、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、画像データは、表示すべき画像の画素の階調レベルを例えば8ビットで規定する。
制御回路5は、電気光学装置10の電源回路とデータ信号出力回路との機能を兼用するものである。すなわち、制御回路5は、同期信号にしたがって生成した各種の制御信号や各種電位を電気光学装置10に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置10に供給する。
図2は、第1実施形態に係る電気光学装置10の構成を示す図である。この図に示されるように、電気光学装置10は、走査線駆動回路20と、デマルチプレクサ30と、レベルシフト回路40と、表示部100とに大別される。
このうち、表示部100には、表示すべき画像の画素に対応した画素回路110がマトリクス状に配列されている。詳細には、表示部100において、m行の走査線12が図において横方向に延在して設けられ、また、3列毎にグループ化された(3n)列のデータ線14が図において縦方向に延在し、かつ、各走査線12と互いに電気的な絶縁を保って設けられている。そして、m行の走査線12と(3n)列のデータ線14との交差部に対応して画素回路110が設けられている。このため、本実施形態において画素回路110は、縦m行×横(3n)列でマトリクス状に配列されている。
なお、同一行の走査線12と同一グループに属する3列のデータ線14との交差に対応した3つの画素回路110は、それぞれR(赤)、G(緑)、B(青)の画素に対応して、これらの3画素が表示すべきカラー画像の1ドットを表現する。すなわち、本実施形態では、RGBに対応したOLEDの発光によって1ドットのカラーを加法混色で表現する構成となっている。
また、電気光学装置10には、デマルチプレクサ30での選択タイミングに合わせてデータ信号Vd(1)、Vd(2)、…、Vd(n)が、1、2、…、n番目のグループに対応して制御回路5によって供給される。なお、データ信号Vd(1)〜Vd(n)が取り得る電位の最高値をVmaxとし、最低値をVminとする。
なお、走査線駆動回路20は、走査信号Gwr(1)〜Gwr(m)のほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部100に供給するが、図2においては図示を省略している。また、フレームの期間とは、電気光学装置10が1カット(コマ)分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が120Hzであれば、その1周期分の8.3ミリ秒の期間である。
ここで、j番目のグループに属する(3j−2)、(3j−1)、(3j)列に対応したトランスミッションゲート34の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Vd(j)が供給される。
j番目のグループにおいて左端列である(3j−2)列に設けられたトランスミッションゲート34は、制御信号Sel(1)がHレベルであるとき(制御信号/Sel(1)がLレベルであるとき)にオン(導通)する。同様に、j番目のグループにおいて中央列である(3j−1)列に設けられたトランスミッションゲート34は、制御信号Sel(2)がHレベルであるとき(制御信号/Sel(2)がLレベルであるとき)にオンし、j番目のグループにおいて右端列である(3j)列に設けられたトランスミッションゲート34は、制御信号Sel(3)がHレベルであるとき(制御信号/Sel(3)がLレベルであるとき)にオンする。
また、各列のトランジスター46のソースノードは、所定電位として電位Vrefを給電する給電線62に各列にわたって共通に接続され、ゲートノードには、制御信号/GiniをNOT回路18によって論理反転した信号Giniが各列にわたって共通に供給される。このため、トランジスター46は、保持容量44の他端と給電線62とを、制御信号/GiniがLレベル(制御信号GiniがHレベル)のときに電気的に接続し、制御信号/GiniがHレベル(制御信号GiniがLレベル)のときに電気的に非接続とする第2スイッチとして機能する。
なお、保持容量50については、図2では表示部100の外側に設けられているが、これはあくまでも等価回路であり、表示部100の内側、あるいは、内側から外側にわたって設けられも良いのはもちろんである。また、図2では省略しているが、保持容量50の容量をCdtとする。電位Vssは、論理信号である走査信号や制御信号のLレベルに相当する。
図3を参照して画素回路110について説明する。各画素回路110については電気的にみれば互いに同一構成なので、ここでは、i行目であって、j番目のグループのうち左端列の(3j−2)列目に位置するi行(3j−2)列の画素回路110を例にとって説明する。
なお、iは、画素回路110が配列する行を一般的に示す場合の記号であって、1以上m以下の整数である。
この画素回路110には、走査信号Gwr(i)、制御信号Gel(i)が供給される。ここで、走査信号Gwr(i)、制御信号Gel(i)は、それぞれi行目に対応して走査線駆動回路20によって供給されるものである。このため、走査信号Gwr(i)、制御信号Gel(i)は、i行目であれば、着目している(3j−2)列以外の他の列の画素回路にも共通に供給される。
トランジスター121にあっては、ソースノードが給電線116に接続され、ドレインノードがトランジスター124のソースノードに接続されている。ここで、給電線116には、画素回路110において電源の高位側となる電位Velが給電される。
トランジスター124にあって、ゲートノードにはi行目に対応した制御信号Gel(i)が供給され、ドレインノードがOLED130のアノードに接続されている。
ここで、トランジスター121が第1トランジスターに相当し、トランジスター122が第2トランジスターに相当する。
Cdt>Crf1>>Cpix
となるように設定される。
すなわち、CdtはCrf1よりも大きく、CpixはCdtおよびCrf1よりも十分に小さくなるように設定される。
なお、保持容量132としては、トランジスター121のゲートノードgに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。
OLED130は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色有機EL層を挟持した素子である。そして、OLED130の出射側(カソード側)にはRGBのいずれかに対応したカラーフィルターが重ねられる。
このようなOLED130において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機EL層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板(アノード)とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。
図4を参照して電気光学装置10の動作について説明する。図4は、電気光学装置10における各部の動作を説明するためのタイミングチャートである。なお、この図において、電位を示す縦スケールについては、走査信号および制御信号と、データの信号およびゲートとにおいて説明便宜のために異ならせている。
1水平走査期間(H)での動作は、各行の画素回路110にわたって共通である。そこで以下については、i行目が水平走査される走査期間において、特にi行(3j−2)列の画素回路110について着目して動作を説明する。
なお、図4において、i行目に対し1行前の(i−1)行目に対応する走査信号Gwr(i-1)、制御信号Gel(i-1)の各々については、i行目に対応する走査信号Gwr(i)、制御信号Gel(i)よりも、それぞれ時間的に1水平走査期間(H)だけ時間的に先行した波形となる。
説明の便宜上、初期化期間の前提となる発光期間から説明する。図4に示されるように、i行目の発光期間では、走査信号Gwr(i)がHレベルであり、制御信号Gel(i)はLレベルである。
このため、図5に示されるようにi行(3j−2)列の画素回路110においては、トランジスター124がオンする一方、トランジスター122がオフする。したがって、トランジスター121は、保持容量132によって保持された電圧、すなわちゲート・ソース間の電圧Vgsに応じた電流IdsをOLED130に供給する。後述するように発光期間におけるゲートノードgの電位は、初期電位Viniから階調レベルに応じた電位のデータ信号への電位変化分を、保持容量44、50の容量比に応じてレベルシフトした値であるので、電圧Vgsについては、階調に応じた電圧ということになる。このため、トランジスター121は、階調レベルに応じた電流を供給するので、OLED130は、当該電流に応じた輝度で発光することになる。
また、図5においては、動作説明で重要となる経路を太線で示している(以下の図6〜図9においても同様である)。
次にi行目の走査期間に至ると、初期化期間が開始する。初期化期間では、まず、発光期間と比較して、制御信号Gel(i)がHレベルになる。
このため、図6に示されるように、i行(3j−2)列の画素回路110においてはトランジスター124がオフする。これによってOLED130に供給される電流の経路が遮断されるので、OLED130は、オフ(非発光)状態となる。
一方、初期化期間においては制御信号/GiniがLレベルになるので、レベルシフト回路40においては、図6に示されるようにトランジスター45、46がそれぞれオンする。このため、保持容量44の一端であるノードNa(データ線14)は電位Viniに、保持容量44の他端であるノードNbは電位Vrefに、それぞれ初期化される。
初期化期間の後、第2期間として(c)の書込期間に至る。まず、書込期間では、走査信号Gwr(i)がLレベルの状態で制御信号/GiniがHレベルになるので、レベルシフト回路40ではトランジスター45、46がそれぞれオフする。このとき、本実施形態では、フィードスルーの影響が次のようにして相殺される。
詳細には、Pチャネル型のトランジスター45がオフしたときのフィードスルーは、図4において、ノードNaをオン時における電位Viniから「↑」で示される上昇方向に変動させる働きである。ここで、トランジスター45のオフによるフィードスルーは、ノードNaにととまらず、保持容量44を介し、ノードNbを同図において「△」で示される上昇方向に変動させようとする。
一方、Nチャネル型のトランジスター46がオフしたときのフィードスルーは、同図において、ノードNbをオン時における電位Vrefから「↓」で示される下降方向に変動させる働きである。ここで、トランジスター46のオフによるフィードスルーは、ノードNbにととまらず、保持容量44を介し、ノードNaを同図において「▽」で示される下降方向に変動させようとする。
このため、ノードNaでは、トランジスター45のオフによる電位上昇「↑」と、トランジスター46のオフによる電位下降▽とが互いに相殺し合い、ノードNbでも、トランジスター46のオフによる電位下降「↓」と、トランジスター45のオフによる電位上昇△とが互いに相殺し合うことになる。
トランジスター45、46がオフしたときに、図8に示されるようにノードNaからデータ線14を経由してゲートノードgに至るまでの経路がフローティング状態になるものの、フィードスルーが相殺し合うので、ノードNaは電位Viniに、ノードNbは電位Vrefに、それぞれ維持される。
また、制御回路5は、データ信号の電位の切り替えに合わせて制御信号Sel(1)、Sel(2)、Sel(3)を順番に排他的にHレベルとする。なお、図4では省略されているが、制御回路5は、制御信号Sel(1)、Sel(2)、Sel(3)とは論理反転の関係にある制御信号/Sel(1)、/Sel(2)、/Sel(3)についても出力している。これによって、デマルチプレクサ30では、各グループにおいてトランスミッションゲート34がそれぞれ左端列、中央列、右端列の順番でオンする。
一方、ゲートノードgは、保持容量44の一端であるノードNaにデータ線14を介して電気的に接続された状態にあるので、電位Viniから、ノードNbの電位変化分ΔVに容量比k1を乗じた値だけ、ノードNbの変化方向にシフトした値となる。ここで、容量比k1は、Crf1/(Cdt+Crf1)である。厳密にいえば、保持容量132の容量Cpixも考慮しなければならないが、容量Cpixは、容量Crf1、Cdtに比較して十分に小さくなるように設定しているので、無視している。
このとき、ゲートノードgの電位範囲ΔVgateは、データ信号の電位範囲ΔVdata(=Vmax−Vmin)に容量比k1を乗じた値に圧縮される。例えば、Crf1:Cdt=1:9となるように保持容量44、50の容量を設定したとき、ゲートノードgの電位範囲ΔVgateをデータ信号の電位範囲ΔVdataの1/10に圧縮される。
また、ゲートノードgの電位範囲ΔVgateを、データ信号の電位範囲ΔVdataに対してどの方向にどれだけシフトさせるかについては、電位Vini、Vrefで定めることができる。これは、データ信号の電位範囲ΔVdataが、電位Vrefを基準にして容量比k1で圧縮されるとともに、その圧縮範囲が電位Viniを基準にシフトされたものが、ゲートノードgの電位範囲ΔVgateとなるためである。
したがって、トランジスター45、46がオフしたときに、ノードNaがフィードスルーによって電位Viniから変動してしまうと、電位シフトの前提が崩れてしまうが、本実施形態では、上述したようにフィードスルーが相殺し合うので、ノードNaが電位Viniから変動してしまうことが防止されている。
やがて走査信号Gwr(i)がHレベルになり、トランジスター122がオフする。これによって書込期間が終了して、ゲートノードgの電位は、シフトされた値に確定する。
i行目の書込期間の終了した後、間をおいて発光期間に至る。この発光期間では、上述したように制御信号Gel(i)がLレベルになるので、i行(3j−2)列の画素回路110においては、トランジスター124がオンする。このため、先の図5に示したように、ゲート・ソース間の電圧Vgsに応じた電流Idsがトランジスター121によってOLED130に供給されるので、当該OLED130は、当該電流に応じた輝度で発光することになる。
ここで、i行(3j−2)列の画素に対応するデータ信号が電位V(i,3j-2)である場合、当レベルシフト後における当該画素のゲートノードの電位は、同図に示されるようにVini+k1{V(i,3j-2)−Vref}となる。
また、同図には、i行(3j−2)列と同列であって1行前の(i−1)行(3j−2)列のゲートノードが、電位Viniからレベルシフトしている点も示されている。
ここで、i行(3j−2)列の画素に対応するデータ信号が電位V(i-1,3j-2)である場合、レベルシフト後における当該画素のゲートノードの電位は、同図に示されるようにVini+k1{V(i-1,3j-2)−Vref}となる。
これに対して、本実施形態においては、データ線14の電位変化範囲についても、データ信号の電位範囲ΔVdataに対し狭められるので、容量Cprsを介した影響を抑えることができる。
トランジスター45、46の周辺については、図11に示されるような等価回路で表すことができる。なお、容量Ciniは、トランジスター45におけるゲートノードと、ソースノードまたはドレインノードの一方との間の寄生容量であり、容量Crefは、トランジスター46におけるゲートノードと、ソースノードまたはドレインノードの一方との間の寄生容量である。
ΔVa_ini
=ΔVsw_ini・Cini/{Cdt+(Crf1・Cref)/(Crf1+Cref)+Cini}
容量Cini、Crefは、データ線14に付加された容量Cdtやレベルシフトに用いる容量Crf1と比較して十分に小さいので、次式のように近似することができる。
ΔVa_ini≒ΔVsw_ini・Cini/Cdt …(1)
なお、電位変化分は、上昇方向に変化する方向を正としている。
ΔVa_ref
=ΔVsw_ref・1/(Cdt+Cini)・{1/(Cdt+Cini)+1/Crf1+1/Cref}−1
で、容量Cini、Crefは容量Cdt、Crf1と比較して十分に小さいので、次式のように近似することができる。
ΔVa_ref≒ΔVsw_ref・Cref/Cdt …(2)
ΔVa_ini+ΔVa_ref=(ΔVsw_ini・Cini+ΔVsw_ref・Cref)/Cdt …(3)
このため、ノードNaの電位変動をゼロとするには次の条件(A)、(B)が導かれる。
(A)ΔVsw_ini、ΔVsw_refは、互いに正負であり、その絶対値が等しい。
このためには、実施形態のように、トランジスター45、46のチャネル型(導電型)を互いに異ならせるとともに、トランジスター45、36への論理信号の振幅を互いに同一とすれば良い。
(B)Cini、Crefは互い等しい。
このためには、トランジスター45、46のサイズを揃えて同じとすれば良い。
また、電気光学装置10の簡易化を図る上では、使用する電位数についてはできるだけ減らすべきである。このためには、論理信号の高位側であるHレベルは、画素回路110において電源の高位側となる電位Velと共通化される。
一方、データ信号の圧縮範囲のシフト基準が電位Viniであるので、トランジスター121がPチャネル型である場合には、当該電位Viniは、高位側の電位Velの半分よりも高いことが好ましいとされる。
このため、電位Viniは、Vel>Vini>Vel/2の範囲に設定されるので、このような電位Viniを、データ線14を介しゲートノードgに供給するトランジスター45については、トランジスター121のチャネル型と同じPチャネル型である構成が望ましい。
また、トランジスター46への制御信号Giniは、トランジスター45への制御信号/GiniをNOT回路18によって論理反転したものとしたが、これに限られないことはいうまでもない。
本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
実施形態等では、電気光学素子として発光素子であるOLED130を例示したが、例えば無機発光ダイオードやLED(Light Emitting Diode)など、電流に応じた輝度で発光するタイプが適用可能である。また、電流に応じた輝度で発光する発光素子に限られず、液晶素子や電気泳動素子にも適用可能である。要するに、データ信号が保持容量44のカップリングを介してデータ線14に供給される構成において、当該データ線の電位を、走査線に供給される走査信号に応じて保持するとともに、当該保持電位に応じた輝度(反射率、透過率)となる電気光学素子が適用可能である。
実施形態において、データ信号を供給する制御回路5については電気光学装置10とは別体としたが、制御回路5についても、走査線駆動回路20やデマルチプレクサ30、レベルシフト回路40とともに、シリコン基板に集積化しても良い。
実施形態においては、電気光学装置10をシリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。いずれにしても、画素回路110が微細化して、トランジスター121において、ゲート電圧Vgsの変化に対しドレイン電流が指数関数的に大きく変化する構成に有効である。
実施形態等では、データ線14を3列毎にグループ化するとともに、各グループにおいてデータ線14を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数については「2」であっても良いし、「4」以上であっても良い。
また、グループ化せずに、すなわちデマルチプレクサ30を用いないで各列のデータ線14にデータ信号を一斉に線順次で供給する構成でも良い。
上述した実施形態等では、画素回路110におけるトランジスター121、122、124をPチャネル型で統一したが、Nチャネル型で統一しても良い。また、Pチャネル型およびNチャネル型を適宜組み合わせても良い。
次に、実施形態等や応用例に係る電気光学装置10を適用した電子機器について説明する。電気光学装置10は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。
まず、図12に示されるように、ヘッドマウント・ディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル310や、ブリッジ320、レンズ301L、301Rを有する。また、ヘッドマウント・ディスプレイ300は、図13に示されるように、ブリッジ320近傍であってレンズ301L、301Rの奥側(図において下側)には、左眼用の電気光学装置10Lと右眼用の電気光学装置10Rとが設けられる。
電気光学装置10Lの画像表示面は、図13において左側となるように配置している。これによって電気光学装置10Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、電気光学装置10Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。
電気光学装置10Rの画像表示面は、電気光学装置10Lとは反対の右側となるように配置している。これによって電気光学装置10Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、電気光学装置10Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。
また、このヘッドマウント・ディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置10Lに表示させ、右眼用画像を電気光学装置10Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる(3D表示)。
Claims (6)
- 複数の走査線と、
複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、前記走査線に供給される走査信号に応じて前記データ線の電位を保持するための回路と、保持した当該電位に応じた輝度となる電気光学素子とを含む画素回路と、
一端が前記データ線に電気的に接続された第1保持容量と、
前記複数のデータ線の各々の電位をそれぞれ保持する第2保持容量と、
前記データ線と初期電位を給電する第1給電線との間でオンまたはオフする第1スイッチと、
前記第1保持容量の他端と所定電位を給電する第2給電線との間でオンまたはオフする第2スイッチと、
を有し、
前記第1スイッチは、第1の導電型のトランジスターのみからなり、
前記第2スイッチは、前記第1の導電型とは異なる第2の導電型のトランジスターのみからなり、
前記第1スイッチおよび前記第2スイッチがオンからオフに転じた後に、前記第1保持容量の他端に階調に応じた電位のデータ信号が供給される
ことを特徴とする電気光学装置。 - 駆動回路を有し、
前記画素回路は、
ゲート・ソース間の電圧に応じた電流を供給する第1トランジスターと、
前記データ線と前記第1トランジスターのゲートとの間でオンまたはオフする第2トランジスターと、
を含み、
前記電気光学素子は、前記第1トランジスターにより供給された電流に応じた輝度で発光する発光素子であり、
前記駆動回路は、
第1期間に、前記第1スイッチ、前記第2スイッチおよび前記第2トランジスターをオンさせ、
前記第1期間に続く第2期間に、
前記第2トランジスターをオンさせた状態で、前記第1スイッチおよび前記第2スイッチをオフさせて、前記データ信号を前記第1保持容量の他端に供給し、
前記第2期間の終了時に、前記第2トランジスターをオフさせる
ことを特徴とする請求項1に記載の電気光学装置。 - 前記第1スイッチを構成するトランジスターの導電型は、前記第1トランジスターの導電型である
ことを特徴とする請求項2に記載の電気光学装置。 - 前記第1スイッチを構成するトランジスターのサイズと、前記第2スイッチを構成するトランジスターのサイズとが揃えられている
ことを特徴とする請求項1乃至3のいずれかに記載の電気光学装置。 - 前記第1スイッチを制御する第1制御信号及び前記第2スイッチを制御する第2制御信号の一方は、他方をNOT回路によって論理反転した信号である
ことを特徴とする請求項1乃至4のいずれかに記載の電気光学装置。 - 請求項1乃至5のいずれかに記載の電気光学装置を備える
ことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011229469A JP5929087B2 (ja) | 2011-10-19 | 2011-10-19 | 電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011229469A JP5929087B2 (ja) | 2011-10-19 | 2011-10-19 | 電気光学装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013088638A JP2013088638A (ja) | 2013-05-13 |
JP5929087B2 true JP5929087B2 (ja) | 2016-06-01 |
Family
ID=48532598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011229469A Active JP5929087B2 (ja) | 2011-10-19 | 2011-10-19 | 電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5929087B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5929121B2 (ja) * | 2011-11-25 | 2016-06-01 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JPWO2019224655A1 (ja) | 2018-05-25 | 2021-07-26 | 株式会社半導体エネルギー研究所 | 表示装置および電子機器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59117318A (ja) * | 1982-12-24 | 1984-07-06 | Hitachi Ltd | 半導体スイツチング回路 |
JPS6057722A (ja) * | 1983-09-09 | 1985-04-03 | Hitachi Micro Comput Eng Ltd | GaAs疑似CMOSトランスフア−ゲ−ト |
JP2003330412A (ja) * | 2002-05-10 | 2003-11-19 | Canon Inc | アクティブマトリックス型ディスプレイ及びスイッチ回路 |
JP2006243176A (ja) * | 2005-03-01 | 2006-09-14 | Sony Corp | 表示装置、信号線駆動方法 |
KR101082283B1 (ko) * | 2009-09-02 | 2011-11-09 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
JP6064313B2 (ja) * | 2011-10-18 | 2017-01-25 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
JP6141590B2 (ja) * | 2011-10-18 | 2017-06-07 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
-
2011
- 2011-10-19 JP JP2011229469A patent/JP5929087B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013088638A (ja) | 2013-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11335259B2 (en) | Electro-optical device, electronic apparatus, and method of driving electro-optical device | |
JP6064313B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP6141590B2 (ja) | 電気光学装置および電子機器 | |
JP5853614B2 (ja) | 電気光学装置および電子機器 | |
KR101979716B1 (ko) | 전기 광학 장치 및 전자 기기 | |
JP5821685B2 (ja) | 電気光学装置および電子機器 | |
JP5887973B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP5879944B2 (ja) | 電気光学装置、および電子機器 | |
JP5929121B2 (ja) | 電気光学装置および電子機器 | |
JP2013228531A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP5929087B2 (ja) | 電気光学装置および電子機器 | |
JP6079859B2 (ja) | 電気光学装置および電子機器 | |
JP6152902B2 (ja) | 電気光学装置、および電子機器 | |
JP6822595B2 (ja) | 電気光学装置及び電子機器 | |
JP5845963B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP6581951B2 (ja) | 電気光学装置の駆動方法 | |
JP6583464B2 (ja) | 電気光学装置及び電子機器 | |
JP6052365B2 (ja) | 電気光学装置および電子機器 | |
JP6626802B2 (ja) | 電気光学装置および電子機器 | |
JP6673406B2 (ja) | 電気光学装置および電子機器 | |
JP2019008325A (ja) | 電気光学装置および電子機器 | |
JP6299090B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2015152775A (ja) | 電気光学装置および電子機器 | |
JP2017076136A (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140918 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5929087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |