JP5845963B2 - 電気光学装置、電気光学装置の駆動方法および電子機器 - Google Patents
電気光学装置、電気光学装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP5845963B2 JP5845963B2 JP2012036133A JP2012036133A JP5845963B2 JP 5845963 B2 JP5845963 B2 JP 5845963B2 JP 2012036133 A JP2012036133 A JP 2012036133A JP 2012036133 A JP2012036133 A JP 2012036133A JP 5845963 B2 JP5845963 B2 JP 5845963B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- data line
- pixel circuit
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Description
このような背景のもと、近年では、デマルチプレクサを用いつつ、画素回路におけるトランジスターの特性を補償する技術が提案されている(例えば特許文献1参照)。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、トランジスターの特性を補償しつつ、発光素子に電流を精度良く供給することが可能な電気光学装置、電気光学装置の駆動方法および電子機器を提供することにある。
なお、本発明は、電気光学装置のほか、電気光学装置の駆動方法や、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ(HMD)や電子ビューファイダーのなどの表示装置が挙げられる。
この電気光学装置10は、例えばHMD(Head Mount Display)などにおいて画像を表示するマイクロ・ディスプレイである。電気光学装置10の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機EL装置であり、画素回路には、発光素子の一例であるOLEDが用いられている。
制御回路5は、電気光学装置10の電源回路とデータ信号出力回路との機能を兼用するものである。すなわち、制御回路5は、同期信号にしたがって生成した各種の制御信号や各種電位を電気光学装置10に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置10に供給する。
このうち、表示部100には、表示すべき画像の画素に対応した画素回路110がマトリクス状に配列されている。詳細には、表示部100において、m行の走査線12が図において横方向に延在して設けられ、また、3列毎にグループ化された(3n)列のデータ線14が図において縦方向に延在し、かつ、各走査線12と互いに電気的な絶縁を保ちつつ交差するように設けられている。そして、m行の走査線12と(3n)列のデータ線14との交差部に対応する位置に画素回路110が設けられている。このため、本実施形態において画素回路110は、縦m行×横(3n)列でマトリクス状に配列されている。
なお、同一行の走査線12と同一グループに属する3列のデータ線14との交差に対応した3つの画素回路110は、それぞれR(赤)、G(緑)、B(青)の画素に対応して、これらの3画素が表示すべきカラー画像の1ドットを表現する。すなわち、本実施形態では、RGBに対応したOLEDの発光によって1ドットのカラーを加法混色で表現する構成となっている。
また、同一グループに属する3列のデータ線14のうち、いずれかの1列が第1データ線となり、他の一列が第2データ線となる。
また、電気光学装置10には、デマルチプレクサ30での選択タイミングに合わせてデータ信号Vd_1、Vd_2、…、Vd_nが、1、2、…、n番目のグループに対応して制御回路5によって共通端子78を介して供給される。
なお、走査線駆動回路20は、走査信号Gwr(1)〜Gwr(m)のほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部100に供給するが、図2においては図示を省略している。また、フレームの期間とは、電気光学装置10が1カット(コマ)分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が120Hzであれば、その1周期分の8.3ミリ秒の期間である。
ここで、j番目のグループに属する(3j−2)列、(3j−1)列、(3j)列に対応したトランスミッションゲート34の入力端は互いに共通接続されて、その共通端子78にデータ信号Vd_jが供給される。
j番目のグループにおいて左端列である(3j−2)列に設けられたトランスミッションゲート34は、制御信号Sel(1)がHレベルであるとき(制御信号/Sel(1)がLレベルであるとき)にオン(導通)する。同様に、j番目のグループにおいて中央列である(3j−1)列に設けられたトランスミッションゲート34は、制御信号Sel(2)がHレベルであるとき(制御信号/Sel(2)がLレベルであるとき)にオンし、j番目のグループにおいて右端列である(3j)列に設けられたトランスミッションゲート34は、制御信号Sel(3)がHレベルであるとき(制御信号/Sel(3)がLレベルであるとき)にオンする。
ここで、説明の便宜上、保持容量44の容量をCrf1とし、保持容量44の他端をノードhとする。
また、例えば(3j−2)列目のデータ線14を第1データ線とし、(3j−1)列目のデータ線14を第2データ線としたときに、(3j−2)列目の保持容量44は第1保持容量となり、(3j−1)列目の保持容量44は第2保持容量となる。
このため、データ線14と給電線61とは、制御信号GiniがHレベルのときにトランジスター45のオンによって電気的に接続される一方、制御信号GiniがLレベルのときにトランジスター45のオフによって電気的に非接続とされる構成になっている。
なお、説明の便宜上、保持容量41の容量をCrf2とする。
また、例えば(3j−2)列目のデータ線14を第1データ線とし、(3j−1)列目のデータ線14を第2データ線としたときに、(3j−2)列目のトランスミッションゲート42および保持容量44は、それぞれ第1スイッチおよび第1保持部となり、(3j−1)列目のトランスミッションゲート42および保持容量44は、それぞれ第2スイッチおよび第2保持部となる。
なお、iは、画素回路110が配列する行を一般的に示す場合の記号であって、1以上m以下の整数である。
駆動トランジスターに相当するトランジスター121にあっては、ソースノードが給電線116に接続され、ドレインノードがトランジスター123のソースノードと、トランジスター124のソースノードとにそれぞれ接続されている。ここで、給電線116には、画素回路110において電源の高位側となる電位Velが給電される。
トランジスター121〜125において、ドレインノード又はソースノードが他の構成要素と電気的に接続されると説明したが、電位関係が変わる場合に、ドレインノードとして説明したノードがソースノードとなり、ソースノードとして説明したノードがドレインノードとなることもあり得る。いずれにしても、例えば、トランジスター121のソースノード及びドレインノードのいずれか一方は、給電線116に電気的に接続される。そして、トランジスター121のソースノード及びドレインノードのいずれか他方は、トランジスター123を介してOLED130に電気的に接続されている。また、図3では、トランジスター121のソースノード及びドレインノードのいずれか他方は、トランジスター123を介してOLED130のアノードに電気的に接続されている。トランジスター121が飽和領域で動作する場合には、トランジスター121のゲート・ソース間の電圧に応じた導通状態が制御され、この導通状態に応じた電流をOLED130に供給する。トランジスター123にあって、ゲートノードには制御信号Gcmp(i)が供給される。
トランジスター124にあって、ゲートノードには制御信号Gel(i)が供給され、ドレインノードがトランジスター125のソースノードとOLED130のアノードとにそれぞれ接続されている。
トランジスター125にあって、ゲートノードにはi行目に対応した制御信号Gorst(i)が供給され、ドレインノードは電位Vorstを給電する給電線に接続されている。
Cdt>Crf1(Crf2)>>Cpix
のような関係にある。
すなわち、CdtはCrf1(Crf2)よりも大きく、Cpixは、CdtおよびCrf1(Crf2)と比較して十分に小さい関係にある。
なお、保持容量132としては、トランジスター121のゲートノードgに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。
OLED130は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色有機EL層を挟持した素子である。そして、OLED130の出射側(カソード側)にはRGBのいずれかに対応したカラーフィルターが重ねられる。
このようなOLED130において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機EL層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板(アノード)とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認されるトップエミッション構造となっている。
図4を参照して電気光学装置10の動作について説明する。図4は、電気光学装置10における各部の動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Gwr(1)〜Gwr(m)が順次Lレベルに切り替えられて、1フレームの期間において1〜m行目の走査線12が1水平走査期間(H)毎に順番に走査される。
1水平走査期間(H)での動作は、各行の画素回路110にわたって共通である。そこで以下については、i行目が水平走査される走査期間において、特にi行(3j−2)列の画素回路110について着目して動作を説明することにする。
なお、図4において、i行目に対し1行前の(i−1)行目に対応する走査信号Gwr(i-1)、制御信号Gel(i-1)、Gcmp(i-1)、Gorst(i-1)の各々については、i行目に対応する走査信号Gwr(i)、制御信号Gel(i)、Gcmp(i)、Gorst(i)よりも、それぞれ時間的に1水平走査期間(H)だけ時間的に先行した波形となる。
説明の便宜上、初期化期間の前提となる発光期間から説明する。図4に示されるように、i行目の発光期間では、走査信号Gwr(i)がHレベルである。また、論理信号である制御信号Gel(i)、Gcmp(i)、Gorst(i)のうち、制御信号Gel(i)がLレベルであり、制御信号Gcmp(i)、Gorst(i)がHレベルである。
このため、図5に示されるようにi行(3j−2)列の画素回路110においては、トランジスター124がオンする一方、トランジスター122、123、125がオフする。したがって、トランジスター121は、ゲート・ソース間の電圧Vgsに応じた電流IdsをOLED130に供給する。後述するように本実施形態では、発光期間における電圧Vgsは、トランジスター121の閾値電圧から、データ信号の電位に応じてレベルシフトした値である。このため、OLED130には、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。
また、図5においては、動作説明で重要となる経路を太線で示している(以下の図6〜図8においても同様である)。
次にi行目の走査期間に至ると、まず、第1期間としての初期化期間が開始する。初期化期間では、発光期間と比較して、制御信号Gel(i)がHレベルに、制御信号Gorst(i)がLレベルに、それぞれ変化する。
このため、図6に示されるように、i行(3j−2)列の画素回路110においてはトランジスター124がオフし、トランジスター125がオンする。これによってOLED130に供給される電流の経路が遮断されるとともに、OLED130のアノードが電位Vorstにリセットされる。
上述したようにOLED130は、アノードとカソードとで有機EL層を挟持した構成であるので、アノード・カソードの間には、図において破線で示されるように容量Coledが並列に寄生する。発光期間においてOLED130に電流が流れていたときに、当該OLED130のアノード・カソード間の両端電圧は当該容量Coledによって保持されるが、この保持電圧は、トランジスター125のオンによってリセットされる。このため、本実施形態では、後の発光期間においてOLED130に再び電流が流れるときに、当該容量Coledで保持されている電圧の影響を受けにくくなる。
なお、本実施形態において、電位Vorstについては、当該電位Vorstと共通電極118の電位Vctとの差がOLED130の発光閾値電圧を下回るように設定される。このため、初期化期間(次に説明する補償期間および書込期間)において、OLED130はオフ(非発光)状態である。
なお、本実施形態では、電位Vrefについては、データ信号の最高電位である電位V(0)以下となるように、すなわち図9の式(1)を満たすように設定される。
ここで、初期化期間において、j番目のグループに属する左端列のトランスミッションゲート34が制御信号Sel(1)によってオンする場合、図6に示されるように、データ信号Vd_jが保持容量41の一端に供給されるので、当該データ信号の電位は、保持容量41によって保持される。
なお、初期化期間および補償期間では、制御信号GcplがLレベルであり、各列におけるトランスミッションゲート42はオフしているので、データ信号の供給はノードhの電位に影響を与えない。
i行目の走査期間では、次に第2期間としての補償期間となる。補償期間では初期化期間と比較して、走査信号Gwr(i)および制御信号Gcmp(i)がLレベルとなる。一方、補償期間では、制御信号GrefがHレベルに維持された状態で制御信号GiniがLレベルになる。このため、図7に示されるように、レベルシフト回路40においては、トランジスター43がオンすることによって、ノードhが電位Vrefに固定される。
一方、トランジスター45がオフし、i行(3j−2)列の画素回路110ではトランジスター122がオンすることによって、ゲートノードgがデータ線14に電気的に接続されるので、当該データ線14からゲートノードgに至る経路までは、補償期間の開始当初において電位Viniとなる。
ただし、上記経路に流れる電流は、ゲートノードgが電位(Vel−|Vth|)に近づくにつれて流れにくくなるので、補償期間の終了に至るまでに、データ線14およびゲートノードgは電位(Vel−|Vth|)で飽和する。したがって、保持容量132は、補償期間の終了に至るまでにトランジスター121の閾値電圧|Vth|を保持することになる。
(c)の補償期間の後に、第3期間としての書込期間に至る。書込期間においてレベルシフト回路40では、制御信号GrefがLレベルになるので、トランジスター43がオフになる。一方で、制御信号GcplがHレベルとなる(制御信号/GcplがLレベルとなる)ので、各列におけるトランスミッションゲート42が一斉にオンする。このため、図8に示されるように、保持容量41に保持されたデータ信号が保持容量44の他端であるノードhに供給されるので、ノードhは、補償期間における電位Vrefからシフトする。
なお、本実施形態では、書込期間において制御信号Sel(1)、Sel(2)、Sel(3)がHレベルになることはない(制御信号/Sel(1)、/Sel(2)、/Sel(3)がLレベルになることはない)ので、各列のトランスミッションゲート34はオフ状態に保たれる。
このとき、トランジスター121の電圧Vgsで絶対値で表現すると、閾値電圧|Vth|からゲートノードgの電位シフト分だけ減じた値(|Vth|−Q・ΔV)となる。
i行目の書込期間の終了した後、1水平走査期間の間をおいて発光期間に至る。この発光期間では、上述したように制御信号Gel(i)がLレベルになるので、i行(3j−2)列の画素回路110においては、トランジスター124がオンする。
ゲート・ソース間の電圧Vgsは(|Vth|−Q・ΔV)であり、トランジスター121の閾値電圧から、データ信号の電位に応じた分だけシフトした値である。このため、OLED130には、先の図5に示したように、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。
さらに、このようなi行目の動作は、実際には、1フレームの期間において1、2、3、…、(m−1)、m行目の順番で実行されるとともに、フレーム毎に繰り返される。
したがって、本実施形態によれば、微細な画素回路110においてトランジスター121のゲート・ソース間の電圧Vgsの変化に対しOLED130に流れる微小電流が相対的に大きく変化する場合に、データ信号を細かい精度で刻まなくても、階調レベルを反映した電圧をトランジスター121のゲート・ソース間に印加することができるので、OLED130に供給する電流を精度良く制御することが可能になるのである。
これに対して、本実施形態においては、データ線14の電位変化範囲についても、データ信号の電位範囲ΔVdataに対し狭められるので、容量Cprsを介した影響を抑えることができる。
したがって、0レベルに対応するデータ信号が供給された場合、その書込期間におけるゲートノードgの電位Vpixは、図10の式(6)に示されるように、電位(Vel−|Vth|)以上となるので、その後の発光期間においてOLED130への電流をほぼゼロとすることができる。これにより、階調レベルが0レベルのときに、OLED130を非発光とすることができるので、黒が浮いてしまう、いわゆる黒浮きを抑えることが可能になる。
図において、Aは閾値電圧|Vth|が大きいトランジスターを、Bは閾値電圧|Vth|が小さいトランジスターを、それぞれ示している。なお、図12において、ゲート・ソース間の電圧Vgsは、実線で示される特性と電位Velとの差である。また、図12において、縦スケールの電流は、ソースからドレインに向かう方向を正(上)とした対数で示されている。
次に、2つのトランジスターが属する画素回路110へのデータ信号の電位が同じ場合、つまり同じ階調レベルが指定された場合に、書込期間においては、動作点Aa、Baからの電位シフト量は、ともに同じQ・ΔVである。このため、トランジスターAについては動作点がAaからAbに移動し、トランジスターBについては動作点がBaからBbに移動するが、電位シフト後の動作点における電流は、トランジスターA、Bともに、ほぼ同じIdsで揃うことになる。
本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
実施形態において、データ信号を供給する制御回路5については電気光学装置10とは別体としたが、制御回路5についても、走査線駆動回路20やデマルチプレクサ30、レベルシフト回路40とともに、シリコン基板に集積化しても良い。
実施形態においては、電気光学装置10をシリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。例えば、SOI基板であっても良い。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。いずれにしても、画素回路110が微細化して、トランジスター121において、ゲート電圧Vgsの変化に対しドレイン電流が指数関数的に大きく変化する構成に有効である。
また、画素回路の微細化を必要としない場合に、本発明を適用しても良い。
実施形態において、i行目でいえば書込期間において制御信号Gcmp(i)をHレベルとしたが、Lレベルとしても良い。すなわち、トランジスター123をオンさせることによる閾値補償とノードゲートgへの書き込みとを並行して実行する構成としても良い。
実施形態等では、データ線14を3列毎にグループ化するとともに、各グループにおいてデータ線14を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数については「2」であっても良いし、「4」以上であっても良い。
上述した実施形態等では、画素回路110におけるトランジスター121〜125をPチャネル型で統一したが、Nチャネル型で統一しても良い。また、Pチャネル型およびNチャネル型を適宜組み合わせても良い。
実施形態等では、電気光学素子として発光素子であるOLEDを例示したが、例えば無機発光ダイオードやLED(Light Emitting Diode)など、電流に応じた輝度で発光するものであれば良い。
次に、実施形態等や応用例に係る電気光学装置10を適用した電子機器について説明する。電気光学装置10は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、HMDを例に挙げて説明する。
まず、図13に示されるように、HMD300は、外観的には、一般的な眼鏡と同様にテンプル310や、ブリッジ320、レンズ301L、301Rを有する。また、HMD300は、図14に示されるように、ブリッジ320近傍であってレンズ301L、301Rの奥側(図において下側)には、左眼用の電気光学装置10Lと右眼用の電気光学装置10Rとが設けられる。
電気光学装置10Lの画像表示面は、図14において左側となるように配置している。これによって電気光学装置10Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、電気光学装置10Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。
電気光学装置10Rの画像表示面は、電気光学装置10Lとは反対の右側となるように配置している。これによって電気光学装置10Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、電気光学装置10Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。
また、このHMD300において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置10Lに表示させ、右眼用画像を電気光学装置10Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる(3D表示)。
Claims (9)
- 第1データ線と、
第2データ線と、
一端が前記第1データ線に接続された第1保持容量と、
一端が前記第2データ線に接続された第2保持容量と、
前記第1データ線に対応して設けられた第1画素回路と、
前記第2データ線に対応して設けられた第2画素回路と、
前記第1データ線に対応して設けられ、入力端と前記第1保持容量の他端に電気的に接続された出力端との間でオンまたはオフする第1スイッチと、
前記第2データ線に対応して設けられ、入力端と前記第2保持容量の他端に電気的に接続された出力端との間をオンまたはオフする第2スイッチと、
共通端子に供給されたデータ信号を、前記第1スイッチの入力端と前記第2スイッチの入力端とに供給するデマルチプレクサと、
前記第1スイッチの入力端の電位を保持する第1保持部と、
前記第2スイッチの入力端の電位を保持する第2保持部と、
駆動回路と、
を有し、
前記第1画素回路および第2画素回路の各々は、
発光素子と、
前記発光素子に電流を供給する第1トランジスターと、
前記第1データ線または前記第2データ線のうち対応するデータ線と前記第1トランジスターのゲートとの間でオンまたはオフする第2トランジスターと、
前記第1トランジスターにおけるゲートとドレインとの間でオンまたはオフする第3トランジスターと、
を含み、
前記駆動回路は、
第1期間において、
前記第1保持容量の一端および前記第2保持容量の一端に、それぞれ初期電位を印加するとともに、前記第1保持容量の他端および前記第2保持容量の他端に、それぞれ所定の基準電位を印加し、
前記第1期間の後の第2期間において、
前記初期電位の印加を解除する一方、前記基準電位の印加を維持した状態で、前記第2トランジスターおよび前記第3トランジスターをそれぞれオンさせ、
前記第1期間の開始から前記第2期間の終了までに至るまでに、
前記デマルチプレクサを制御して、前記第1画素回路に対応するデータ信号の電位を前記第1保持部によって保持させるとともに、前記第2画素回路に対応するデータ信号の電位を前記第2保持部によって保持させ、
前記第2期間の後の第3期間において、
前記基準電位の印加を解除した状態で、前記第1スイッチおよび前記第2スイッチをそれぞれオンさせる
ことを特徴とする電気光学装置。 - 前記第1トランジスターがPチャンネル型であるとき、
階調レベルが最も暗いレベルに相当するデータ信号の電位を、前記基準電位以上とする
ことを特徴とする請求項1に記載の電気光学装置。 - 前記第1トランジスターがNチャンネル型であるとき、
階調レベルが最も暗いレベルに相当するデータ信号の電位を、前記基準電位以下とする
ことを特徴とする請求項1に記載の電気光学装置。 - 前記駆動回路は、
前記第2期間の後において前記第1画素回路の第3トランジスターをオフさせてから前記第3期間において前記第1スイッチをオンさせるまでの時間と、
前記第2期間の後において前記第2画素回路の第3トランジスターをオフさせてから前記第3期間において前記第2スイッチをオンさせるまでの時間と、
が同じとなるように制御する
ことを特徴とする請求項1乃至3のいずれかに記載の電気光学装置。 - 第1データ線と、第2データ線と、
一端が前記第1データ線に接続された第1保持容量と、
一端が前記第2データ線に接続された第2保持容量と、
前記第1データ線に対応して設けられた第1画素回路と、
前記第2データ線に対応して設けられた第2画素回路と、
前記第1データ線に対応して設けられ、入力端と前記第1保持容量の他端に電気的に接続された出力端との間でオンまたはオフする第1スイッチと、
前記第2データ線に対応して設けられ、入力端と前記第2保持容量の他端に電気的に接続された出力端との間をオンまたはオフする第2スイッチと、
共通端子に供給されたデータ信号を、前記第1スイッチの入力端と前記第2スイッチの入力端とに供給するデマルチプレクサと、
前記第1スイッチの入力端の電位を保持する第1保持部と、
前記第2スイッチの入力端の電位を保持する第2保持部と、
を有し
前記第1画素回路および第2画素回路の各々は、
発光素子と、
前記発光素子に電流を供給する第1トランジスターと、
前記第1データ線または前記第2データ線のうち対応するデータ線と前記第1トランジスターのゲートとの間でオンまたはオフする第2トランジスターと、
前記第1トランジスターにおけるゲートとドレインとの間でオンまたはオフする第3トランジスターと、
を含む電気光学装置の駆動方法であって、
第1期間において、
前記第1保持容量の一端および前記第2保持容量の一端に、それぞれ初期電位を印加するとともに、前記第1保持容量の他端および前記第2保持容量の他端に、それぞれ所定の基準電位を印加し、
前記第1期間の後の第2期間において、
前記初期電位の印加を解除する一方、前記基準電位の印加を維持した状態で、前記第2トランジスターおよび前記第3トランジスターをそれぞれオンさせ、
前記第1期間から前記第2期間までに至るまでに、
前記デマルチプレクサを制御して、前記第1画素回路に対応するデータ信号の電位を前記第1保持部によって保持させるとともに、前記第2画素回路に対応するデータ信号の電位を前記第2保持部によって保持させ、
前記第2期間の後の第3期間において、
前記基準電位の印加を解除した状態で、前記第1スイッチおよび前記第2スイッチをそれぞれオンさせる
ことを特徴とする電気光学装置の駆動方法。 - 第1データ線と、
第2データ線と、
一端が前記第1データ線に接続された第1保持容量と、
一端が前記第2データ線に接続された第2保持容量と、
前記第1データ線に対応して設けられた第1画素回路と、
前記第2データ線に対応して設けられた第2画素回路と、
前記第1スイッチの入力端の電位を保持する第1保持部と、
前記第2スイッチの入力端の電位を保持する第2保持部と、
を有し
前記第1画素回路および第2画素回路の各々は、
発光素子と、
前記発光素子に電流を供給する第1トランジスターと、
前記第1データ線または前記第2データ線のうち対応するデータ線と前記第1トランジスターのゲートとの間でオンまたはオフする第2トランジスターと、
前記第1トランジスターにおけるゲートとドレインとの間でオンまたはオフする第3トランジスターと、
を含む電気光学装置の駆動方法であって、
前記第1保持容量の一端および前記第2保持容量の一端に、それぞれ初期電位を印加するとともに、前記第1保持容量の他端および前記第2保持容量の他端に、それぞれ所定の基準電位を印加する第1ステップと、
前記初期電位の印加を解除するとともに、前記基準電位の印加を維持した状態で、前記第2トランジスターおよび前記第3トランジスターをそれぞれオンさせる第2ステップと、
前記第1画素回路に対応する第1データ信号の電位を前記第1保持部によって保持させるとともに、前記第2画素回路に対応する第2データ信号の電位を前記第2保持部によって保持させる第3ステップと、
前記基準電位の印加を解除した状態で、前記第1保持部によって保持された前記第1データ信号を前記第1保持容量の他端に供給し、前記第2保持部によって保持された前記第2データ信号を前記第1保持容量の他端に供給する第4ステップと、
を有し、
前記第3ステップは、前記第1ステップ及び前記第2ステップの少なくともいずれかと同時に実行される
ことを特徴とする電気光学装置の駆動方法。 - 前記第1画素回路における前記第2ステップの終了から前記第4ステップの開始までの時間は、前記第2画素回路における前記第2ステップの終了から前記第4ステップの開始までの時間は、同じである
ことを特徴とする請求項6に記載の電気光学装置の駆動方法。 - 前記第4ステップにおける、前記第1データ信号を前記第1保持容量の他端への供給は、前記第2データ信号を前記第2保持容量の他端への供給と同時に行われる
ことを特徴とする請求項6又は請求項7に記載の電気光学装置の駆動方法。 - 請求項1乃至4のいずれかに記載の電気光学装置を備える
ことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012036133A JP5845963B2 (ja) | 2012-02-22 | 2012-02-22 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012036133A JP5845963B2 (ja) | 2012-02-22 | 2012-02-22 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013171233A JP2013171233A (ja) | 2013-09-02 |
JP5845963B2 true JP5845963B2 (ja) | 2016-01-20 |
Family
ID=49265171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012036133A Active JP5845963B2 (ja) | 2012-02-22 | 2012-02-22 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5845963B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6535441B2 (ja) | 2014-08-06 | 2019-06-26 | セイコーエプソン株式会社 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
JP7396038B2 (ja) * | 2019-12-26 | 2023-12-12 | セイコーエプソン株式会社 | 表示装置および電子機器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101082283B1 (ko) * | 2009-09-02 | 2011-11-09 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
JP2011253087A (ja) * | 2010-06-03 | 2011-12-15 | Seiko Epson Corp | 発光装置、電子機器および発光装置の駆動方法 |
-
2012
- 2012-02-22 JP JP2012036133A patent/JP5845963B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013171233A (ja) | 2013-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200234643A1 (en) | Electro-optical device, driving method of electro-optical device and electronic apparatus | |
US10002563B2 (en) | Electro-optical device having pixel circuit and driving circuit, driving method of electro-optical device and electronic apparatus | |
JP5821685B2 (ja) | 電気光学装置および電子機器 | |
JP5853614B2 (ja) | 電気光学装置および電子機器 | |
JP5887973B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP6111531B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2013213979A (ja) | 電気光学装置及び電子機器 | |
JP5929121B2 (ja) | 電気光学装置および電子機器 | |
JP6492447B2 (ja) | 電気光学装置、電子機器、及び電気光学装置の駆動方法 | |
JP5845963B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP6052365B2 (ja) | 電気光学装置および電子機器 | |
JP6079859B2 (ja) | 電気光学装置および電子機器 | |
JP6581951B2 (ja) | 電気光学装置の駆動方法 | |
JP5929087B2 (ja) | 電気光学装置および電子機器 | |
JP6626802B2 (ja) | 電気光学装置および電子機器 | |
JP6269799B2 (ja) | 電気光学装置および電子機器 | |
JP2019008325A (ja) | 電気光学装置および電子機器 | |
JP6299090B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2015152775A (ja) | 電気光学装置および電子機器 | |
JP2017076136A (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140730 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5845963 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |