JP6111531B2 - 電気光学装置、電気光学装置の駆動方法および電子機器 - Google Patents

電気光学装置、電気光学装置の駆動方法および電子機器 Download PDF

Info

Publication number
JP6111531B2
JP6111531B2 JP2012099994A JP2012099994A JP6111531B2 JP 6111531 B2 JP6111531 B2 JP 6111531B2 JP 2012099994 A JP2012099994 A JP 2012099994A JP 2012099994 A JP2012099994 A JP 2012099994A JP 6111531 B2 JP6111531 B2 JP 6111531B2
Authority
JP
Japan
Prior art keywords
potential
data
data line
data signal
pixel circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012099994A
Other languages
English (en)
Other versions
JP2013228531A (ja
JP2013228531A5 (ja
Inventor
一馬 北谷
一馬 北谷
藤田 伸
伸 藤田
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーエプソン株式会社 filed Critical セイコーエプソン株式会社
Priority to JP2012099994A priority Critical patent/JP6111531B2/ja
Publication of JP2013228531A publication Critical patent/JP2013228531A/ja
Publication of JP2013228531A5 publication Critical patent/JP2013228531A5/ja
Application granted granted Critical
Publication of JP6111531B2 publication Critical patent/JP6111531B2/ja
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • G09G3/3291Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H05B47/10
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing

Description

本発明のいくつかの態様は、例えば複数の電気光学素子でカラー画像を表示する際の技術に関する。

近年、有機発光ダイオード(Organic Light Emitting Diode、以下「OLED」という)素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置では、走査線とデータ線との交差に対応して、上記発光素子やトランジスターなどを含む画素回路が、表示すべき画像の画素に対応して設けられる構成が一般的である。このような構成において、画素の階調レベルに応じた電位のデータ信号が当該トランジスターのゲートに印加されると、当該トランジスターは、ゲート・ソース間の電圧に応じた電流を発光素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。このとき、トランジスターの閾値電圧などの特性が画素回路毎にばらついていると、表示画面の一様性を損なうような表示ムラが発生する。
このため、画素回路におけるトランジスターの特性を補償する技術が提案されている(例えば特許文献1参照)。

特開2011−53635号公報

ところで、電気光学装置でカラー画像を表示する場合、電気光学素子を例えばRGBのいずれかに対応させるとともに、RGBに対応した3つ電気光学素子の発光によって1ドットのカラーを表現する構成となる。
本発明のいくつかの態様の目的の一つは、カラー画像を表示する際の問題点を解決することができる技術を提供することにある。

上記目的を達成するために本発明の当該態様に係る電気光学装置にあっては、複数の走査線と、複数のデータ線と、前記複数の走査線のうち、一の走査線と、前記複数のデータのうち、第1データ線とが交差する位置に対応して設けられた第1画素回路と、前記一の走査線と、前記複数のデータのうち、第2データ線とが交差する位置に対応して設けられた第2画素回路と、前記第1データ線に対応した第1入力端子に供給された第1データ信号の電位振幅が第1圧縮率で圧縮されるように、当該第1データ信号の電位をシフトして、前記一の走査線が選択されたときに前記第1データ線に供給する第1レベルシフト単位回路と、前記第2データ線に対応した第2入力端子に供給された第2データ信号の電位振幅が前記第1圧縮率とは異なる第2圧縮率で圧縮されるように、当該第2データ信号の電位をシフトして、前記一の走査線が選択されたときに前記第2データ線に供給する第2レベルシフト単位回路と、を有し、前記第1画素回路および第2画素回路の各々は、発光素子と、前記一の走査線が選択されたときのゲート・ソース間の電圧に応じた電流を前記発光素子に供給する駆動トランジスターと、を含むことを特徴とする。
本発明の態様によれば、第1データ信号の電位振幅と第2データ信号の電位振幅とが同じであっても、第1データ線に供給されたときの電位振幅と、第2データ線に供給されたときの電位振幅とを互いに異ならせることができる。

上記態様において、前記第1データ線の電位を保持する第1保持部と、前記第2データ線の電位を保持する第2保持部と、前記第1レベルシフト回路は、前記第1入力端子と前記第1データ線との間に電気的に介挿された第1容量素子と、前記第1入力端子の電位を保持する第3保持部と、を含み、前記第2レベルシフト回路は、前記第2入力端子と前記第2データ線との間に電気的に介挿された第2容量素子と、前記第2入力端子の電位を保持する第4保持部と、を含む第1の構成としても良い。
また、上記態様において、前記第1データ線の電位を保持する第1保持部と、前記第2データ線の電位を保持する第2保持部と、前記第1レベルシフト回路は、前記第1入力端子と前記第1データ線との間に電気的に介挿された第1容量素子を含み、前記第2レベルシフト回路は、前記第2入力端子と前記第2データ線との間に電気的に介挿された第2容量素子を含む第2の構成としても良い。

また、上記態様において、共通端子に供給されたデータ信号を、第1期間に前記第1入力端子に前記第1データ信号として供給し、前記第1期間とは異なる第2期間に前記第2入力端子に前記第2データ信号として供給するデマルチプレクサを有し、前記第1画素回路と第2画素回路とは、互いに異なる色に対応する構成としても良い。
この構成によれば、第1画素回路と第2画素回路とに対して互いに異なる色に対応させて、第1データ線の電位振幅と第2データ線の電位振幅とが異なる場合であっても、共通端子に供給されたデータ信号をデマルチプレクサで分配する構成で済む。

上記構成において、前記第1データ信号と前記第2データ信号とは、互いに同一ビット数のデジタルデータをアナログ信号に変換したものであることが好ましい。
このようにすると、第1データ線の電位振幅と第2データ線の電位振幅とが異なる場合であっても、デジタルデータをアナログ信号に変換するD/A変換器を共用することができる。

なお、本発明の態様にあっては、電気光学装置のほか、電気光学装置の駆動方法や、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ(HMD)や電子ビューファイダーのなどの表示装置が挙げられる。

本発明の実施形態に係る電気光学装置の構成を示す斜視図である。 同電気光学装置の構成を示す図である。 同電気光学装置における画素回路を示す図である。 同電気光学装置の動作を示すタイミングチャートである。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置におけるデータ線周辺の等価回路を示す図である。 同等価回路における各種容量を示す図である。 同等価回路における各種容量での動作を簡易的に示す図である。 同各種容量における各部の電位等を示す図である。 同電気光学装置におけるレベルシフトの設定状況を示す図である。 同電気光学装置におけるトランジスターの特性を示す図である。 実施形態等に係る電気光学装置を用いたHMDを示す斜視図である。 HMDの光学構成を示す図である。 OLEDで必要な電圧をRGB毎に示す図である。

以下、本発明を実施するための形態について図面を参照して説明する。

図1は、本発明の実施形態に係る電気光学装置10の構成を示す斜視図である。
この電気光学装置10は、例えばHMD(Head Mount Display)などにおいてカラー画像を表示するマイクロ・ディスプレイである。電気光学装置10の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えば半導体シリコン基板に形成された有機EL装置であり、画素回路には、発光素子の一例であるOLEDが用いられる。

電気光学装置10は、表示領域で開口する枠状のケース72に収納されるとともに、FPC(Flexible Printed Circuits)基板74の一端が接続されている。FPC基板74の他端には、複数の端子76が設けられて、図示省略された上位回路に接続される。FPC基板には、半導体チップの制御回路5が、COF(Chip On Film)技術によって実装されるとともに、当該上位回路から複数の端子76を介して画像(映像)データが同期信号に同期して供給される。同期信号には、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、画像データは、表示すべき画像の画素の階調レベルをRGB毎に例えば8ビットで規定する。
制御回路5は、電気光学装置10の電源回路とデータ信号出力回路との機能を兼用するものである。すなわち、制御回路5は、同期信号にしたがって生成した各種の制御信号や各種電位(電圧)を電気光学装置10に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置10に供給する。

OLEDは、R(赤)、G(緑)、B(青)のいずれかに対応しており、互いに隣り合う3画素によって表示すべきカラー画像の1ドットを表現する。すなわち、本実施形態では、RGBに対応したOLEDの発光によって1ドットのカラーを加法混色で表現する構成となっている。
OLEDについての詳細な構造の説明は省略するが、概略すれば、画素回路毎に個別に設けられる画素電極(アノード)と、画素回路のすべてにわたって共通で光透過性を有する共通電極(カソード)とで白色有機EL層を挟持した構成である。そして、OLEDの出射側(カソード側)にはRGBのいずれかに対応したカラーフィルターが重ねられる。このようなOLEDにおいて、アノードからカソードに電流が流れると、有機EL層において白色光が発生する。このときに発生した白色光は、カソードを透過し、カラーフィルターによる着色を経て観察者側に視認される。

このような構造において、OLEDのアノード・カソードの間に、RGBにわたって均一な電圧を印加して互いに同じ電流を流しても白色(灰色)を表現することができない。その理由は、主に、RGBの波長域毎に比視感度が異なっているためである。詳細には、RGBの物理的な明るさが一定であっても、ヒトが明るいと感じる比視感度が、
G>R>B
の順で異なっているためである。このため、OLEDの発光によって白色を表現する場合には、OLEDを最高輝度で発光させるときの印加電圧を、比視感度とは逆に、
B>R>G
の順に高める必要がある。
なお、OLEDへの印加電圧がRGB毎に相違する理由としては、比視感度のほかにも、適用されるカラーフィルターの光学特性(波長/透過率特性や、当該特性におけるカットオフ周波数など)がRGB毎に相違することなども挙げられる。

OLEDへの印加電圧、換言すればOLEDに流れる電流は、周知のように、走査線が選択されたときのデータ線の電位、詳細には、OLEDに電流を供給するトランジスターのゲート・ソース間の電圧によって決定される。このため、OLEDを最高輝度で発光させるときの印加電圧をB>R>Gの順に高める場合、データ線の電位振幅、詳細には最も暗い状態のデータ線の電位から最も明るい状態のデータ線の電位までの振幅についてもB>R>Gの順の大きさとなる。
ここで、表示すべき画像の画素の階調レベルをRGB毎に例えば8ビットで規定して256階調(1ドットでみたときに1677万色)を表現する場合、データ線への電位、すなわち上記トランジスターのゲート電位を、RGB毎に256階調で刻む必要がある。
上述したように、データ線の電位振幅はRGBで互いに異なっている。このため、RGBの画像データをアナログ信号に変換するD/AコンバーターについてRGBで共用する場合、データ線の電位が最小振幅においても256階調で刻まれるように、最大振幅を8ビットよりも多い例えば10ビットで規定する構成となる。

詳細には、図17に示されるように、データ線の電位(トランジスターのゲート電位)については、最小振幅のG(緑)でも256階調で刻まれるようにするために、最大振幅のB(青)を8ビットよりも多い例えば10ビット(1024階調)で規定するとともに、そのうち、階調レベルに対応した256階調を選択した構成となる。R(赤)、G(緑)については、10ビット(1024階調)で規定されるもののなかから、階調レベルに対応した256階調が適宜選択される。

なお、図17においては、階調レベルの「0」(最小輝度)に対応するデータ線の電位を、RGB毎にそれぞれR(min)、G(min)、B(min)と表記している。また、階調レベルの「255」(最大輝度)に対応するデータ線の電位を、RGB毎にそれぞれR(max)、G(max)、B(max)と表記している。ここで、電位でみたときにR(min)>R(max)、G(min)>G(max)、B(min)>B(max)となっている理由は、後述するようにOLEDに流す電流を制御するトランジスターをPチャンネル型としているためである。

ところで、このような構成においては、RGBの階調レベルを規定する8ビットのデジタルデータを、D/Aコンバーターによるアナログ変換前にそれぞれ10ビットに変換しておく必要がある。このビット変換については、変換前後の対応関係を予め記憶したルックアップテーブル(Look Up Table)を参照する構成が一般的である。
しかしながら、このような構成では、ルックアップテーブルとしてRGBの3種類が必要となるだけでなく、10ビットの伝送経路も必要となり、構成がそれだけ複雑化する。 そこで、本実施形態では、RGBの階調レベルについては8ビットで共通とし、当該8ビットのデジタルデータを変換したデータ信号の電位振幅を、RGB毎のOLEDへの印加電圧に合わせて異なる比率で圧縮されるようにシフトしてデータ線に供給する構成とした。

図2は、実施形態に係る電気光学装置10の構成を示す図である。この図に示されるように、電気光学装置10は、走査線駆動回路20と、デマルチプレクサ30と、レベルシフト回路40と、表示部100とに大別される。
このうち、表示部100には、表示すべき画像の画素に対応した画素回路110がマトリクス状に配列されている。詳細には、表示部100において、m行の走査線12が図において横方向に延在して設けられ、また、例えば3列毎にグループ化された(3n)列のデータ線14が図において縦方向に延在し、かつ、各走査線12と互いに電気的な絶縁を保ちつつ交差するように設けられている。そして、m行の走査線12と(3n)列のデータ線14との交差に対応する位置に画素回路110が設けられている。

ここで、m、nは、いずれも自然数である。走査線12および画素回路110のマトリクスのうち、行(ロウ)を区別するために、図において上から順に1、2、3、…、(m−1)、m行と呼ぶ場合がある。同様にデータ線14および画素回路110のマトリクスの列(カラム)を区別するために、図において左から順に1、2、3、…、(3n−1)、(3n)列と呼ぶ場合がある。また、データ線14のグループを一般化して説明するために、1以上n以下の整数jを用いると、左から数えてj番目のグループには、(3j−2)列目、(3j−1)列目および(3j)列目のデータ線14が属している、ということになる。

なお、同一行の走査線12と同一グループに属する3列のデータ線14との交差に対応した3つの画素回路110は、それぞれR、G、Bの画素に対応している。このため、本実施形態において、画素回路110のマトリクス配列は縦m行×横(3n)列となり、表示画像のドット配列でみれば縦m行×横n列となる。
便宜的に、例えばRに対応する(3j−2)列目のデータ線14を第1データ線としたときに、Gに対応する(3j−1)列目のデータ線14を第2データ線と呼ぶ場合がある。画素回路110については、Rのデータ線14(第1データ線)に対応するものが第1画素回路となり、Gのデータ線14(第2データ線)に対応するものが第2画素回路となる。

さて、電気光学装置10には、次のような制御信号が制御回路5によって供給される。詳細には、電気光学装置10には、走査線駆動回路20を制御するための制御信号Ctrと、デマルチプレクサ30での選択を制御するための制御信号Sel(1)、Sel(2)、Sel(3)と、これらの信号に対して論理反転の関係にある制御信号/Sel(1)、/Sel(2)、/Sel(3)と、レベルシフト回路40を制御するための制御信号/Gini、Gref、Gcplと、制御信号Gcplの論理反転の関係にある制御信号/Gcplとが供給される。なお、制御信号Ctrには、実際にはパルス信号や、クロック信号、イネーブル信号など、複数の信号が含まれる。
また、電気光学装置10には、デマルチプレクサ30での選択タイミングに合わせてデータ信号Vd_1、Vd_2、…、Vd_nが、制御回路5から1、2、…、n番目のグループに対応した共通端子78を介し供給される。

ここで、本実施形態において、表示すべき画素の階調を規定する階調レベルが、例えば最も暗い0レベルから最も明るい255レベルまでの範囲で指定されるとき、データ信号Vd_1〜Vd_nは、0レベルに相当する電位V(0)から255レベルに相当する電位V(255)までの範囲で段階的に取り得る。ここで、OLEDへの電流を制御するトランジスターをPチャンネル型としているので、明るい階調レベルが指定されるほど、データ信号が電位V(0)から低下する。なお、説明の便宜上、階調レベル「s」が指定された場合のデータ信号の電位をV(s)と表記する。ここで、sは、0、1、2、3、…、255のいずれかである。

また、データ線14の各々には保持容量50が設けられる。保持容量50の一端は、データ線14に接続され、保持容量50の他端は互いに固定の電位の、例えば電位Vorstの給電線16に共通接続されている。このため、保持容量50は、データ線14の電位を保持する保持部として機能することになる。
なお、列で区別する場合、Rのデータ線14(第1データ線)に対応する保持容量50が第1保持部となり、Gのデータ線14(第2データ線)に対応する保持容量50が第2保持部となる。
保持容量50としては、データ線14に寄生する容量を用いても良いし、この寄生容量と、データ線14を構成する配線と別途の配線とで絶縁体(誘電体)を挟持することによって形成した容量素子との合成容量を用いて良い。ここで、保持容量50の容量をCdtとする。

走査線駆動回路20は、フレームの期間にわたって走査線12を1行毎に順番に走査するための走査信号を、制御信号Ctrにしたがって生成するものである。ここで、1、2、3、…、(m−1)、m行目の走査線12に供給される走査信号を、それぞれGwr(1)、Gwr(2)、Gwr(3)、…、Gwr(m-1)、Gwr(m)と表記している。
なお、走査線駆動回路20は、走査信号Gwr(1)〜Gwr(m)のほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部100に供給するが、図2においては図示を省略している。また、フレームの期間とは、電気光学装置10が1カット(コマ)分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が120Hzであれば、その1周期分の8.3ミリ秒の期間である。

デマルチプレクサ30は、列毎に設けられたトランスミッションゲート34の集合体である。j番目のグループに属する(3j−2)列、(3j−1)列、(3j)列に対応したトランスミッションゲート34の入力端は互いに共通端子78に接続されるとともに、データ信号Vd_jが時分割で供給される。
j番目のグループにおいて左端列である(3j−2)列に設けられたトランスミッションゲート34は、制御信号Sel(1)がHレベルである(制御信号/Sel(1)がLレベルである)第1期間のときにオン(導通)する。同様に、j番目のグループにおいて中央列である(3j−1)列に設けられたトランスミッションゲート34は、制御信号Sel(2)がHレベルである(制御信号/Sel(2)がLレベルである)第2期間のときにオンし、j番目のグループにおいて右端列である(3j)列に設けられたトランスミッションゲート34は、制御信号Sel(3)がHレベルであるとき(制御信号/Sel(3)がLレベルであるとき)にオンする。

レベルシフト回路40は、各列のトランスミッションゲート34の出力端から出力されるデータ信号の電位振幅を圧縮する方向に、当該データ信号の電位をシフトするものである。このため、レベルシフト回路40は、保持容量41とトランスミッションゲート42とNチャンネル型のトランジスター43と保持容量44とPチャンネル型のトランジスター45との組を列毎に有する。
なお、レベルシフト回路40について列で区別する場合、Rの列に対応した保持容量41、トランスミッションゲート42、トランジスター43、保持容量44およびトランジスター45が、第1レベルシフト単位回路となり、Gの列に対応したものが、第2レベルシフト単位回路となる。

さて、各列においてデマルチプレクサ30のトランスミッションゲート34の出力端は、レベルシフト回路40の各列におけるノードnに接続されている。ここで、ノードnは、保持容量41の一端と、レベルシフト回路40におけるトランスミッションゲート42の入力端との接続点である。
なお、ノードnについて列で区別する場合、Rの列に対応したものが第1入力端子となり、Gの列に対応したものが第2入力端子となる。

保持容量41の他端は、各列において互いに固定電位であるGndに共通接地されている。列で区別する場合、Rのデータ線14(第1データ線)に対応する保持容量41が第3保持部となり、Gのデータ線14(第2データ線)に対応する保持容量41が第4保持部となる。説明の便宜上、保持容量41の容量をCref2とする。
なお、電圧については、保持容量の両端電圧や、ゲート・ソース間の電圧、OLED130におけるアノード・カソード間の電圧のように特に断らない限り、電位Gndをゼロボルトの基準とする。

各列のトランスミッションゲート42は、制御信号GcplがHレベルであるとき(制御信号/GcplがLレベルであるとき)にオンする。トランスミッションゲート42の出力端は、保持容量44を介してデータ線14に接続されている。
ここで、保持容量44について、便宜的に一端をデータ線14の側とし、他端をトランスミッションゲート42の側とする。このとき、保持容量44の一端は、データ線14のほか、トランジスター45のドレインノードにも接続される一方、保持容量44の他端は、トランジスター43のドレインノードにも接続されている。ここで、説明の便宜上、保持容量44の容量をCref1とし、保持容量44の他端をノードhとする。また、保持容量44について列で区別する場合、Rの列に対応したものが第1容量素子となり、Gの列に対応したものが第2容量素子となる。

トランジスター43については、ソースノードが、所定の基準電位として電位Vrefを給電する給電線62に各列にわたって共通に接続され、ゲートノードが、制御信号Grefが供給される制御線64に各列にわたって共通に接続される。このため、ノードhと給電線62とは、制御信号GrefがHレベルのときにトランジスター45のオンによって電気的に接続される一方、制御信号GrefがLレベルのときにトランジスター45のオフによって電気的に非接続になる。

また、トランジスター45については、ソースノードが、初期電位として電位Viniを給電する給電線61に各列にわたって共通に接続され、ゲートノードが、制御信号/Giniが供給される制御線63に各列にわたって共通に接続される。このため、データ線14と給電線61とは、制御信号/GiniがLレベルのときにトランジスター45のオンによって電気的に接続される一方、制御信号/GiniがHレベルのときにトランジスター45のオフによって電気的に非接続になる。

本実施形態では、便宜的に走査線駆動回路20、デマルチプレクサ30およびレベルシフト回路40に分けているが、これらについては、画素回路110を駆動する駆動回路としてまとめて概念することが可能である。

図3を参照して画素回路110について説明する。各画素回路110については電気的にみれば互いに同一構成なので、ここでは、i行目であって、j番目のグループのうち左端列の(3j−2)列目に位置するi行(3j−2)列の画素回路110を例にとって説明する。
なお、iは、画素回路110が配列する行を一般的に示す場合の記号であって、1以上m以下の整数である。

図3に示されるように、画素回路110は、Pチャンネル型のトランジスター121〜125と、OLED130と、保持容量132とを含む。この画素回路110には、走査信号Gwr(i)、制御信号Gel(i)、Gcmp(i)、Gorst(i)が供給される。ここで、走査信号Gwr(i)、制御信号Gel(i)、Gcmp(i)、Gorst(i)は、それぞれi行目に対応して走査線駆動回路20によって供給される。このため、走査信号Gwr(i)、制御信号Gel(i)、Gcmp(i)、Gorst(i)は、i行目であれば、着目している(3j−2)列以外の他の列の画素回路にも共通に供給される。また、i行目以外の行の画素回路110には、当該行に対応した走査信号、制御信号が供給される。

さて、i行(3j−2)列の画素回路110において、トランジスター122は選択トランジスターに相当し、そのゲートノードがi行目の走査線12に接続され、ドレインまたはソースノードの一方が(3j−2)列目のデータ線14に接続され、他方がトランジスター121におけるゲートノードと、保持容量132の一端と、トランジスター123のドレインノードとにそれぞれ接続されている。ここで、トランジスター121のゲートノードについては、他のノードと区別するためにgと表記する。

トランジスター121にあっては、ソースノードが給電線116に接続され、ドレインノードがトランジスター123のソースノードと、トランジスター124のソースノードとにそれぞれ接続されている。ここで、給電線116には、画素回路110において電源の高位側となる電位Velが給電される。
また、トランジスター121のドレインノードは、トランジスター123を介してOLED130のアノードAdに電気的に接続されている。トランジスター121が飽和領域で動作する場合、当該トランジスター121は、ゲート・ソース間の電圧に応じた電流をOLED130に供給する。
このため、トランジスター121が駆動トランジスターに相当している。

トランジスター123のゲートノードには制御信号Gcmp(i)が供給される。
トランジスター124にあっては、ゲートノードには制御信号Gel(i)が供給され、ドレインノードがトランジスター125のソースノードとOLED130のアノードAdとにそれぞれ接続されている。
トランジスター125にあって、ゲートノードにはi行目に対応した制御信号Gorst(i)が供給され、ドレインノードは電位Vorstを給電する給電線16に接続されている。

なお、トランジスター121〜125において、ドレインノードまたはソースノードが他の構成要素と電気的に接続されると説明しているが、電位関係が変わる場合に、ドレインノードとして説明したノードがソースノードとなり、ソースノードとして説明したノードがドレインノードとなることもあり得る。例えば、トランジスター121のソースノードおよびドレインノードのいずれか一方が給電線116に電気的に接続され、いずれか他方がトランジスター123を介してOLED130のアノードAdに電気的に接続されることもあり得る。

保持容量132の他端は、給電線116に接続される。このため、保持容量132は、トランジスター121のゲート・ソース間の電圧を保持することになる。ここで、保持容量132の容量をCpixと表記する。
なお、保持容量132としては、トランジスター121のゲートノードgに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。
また、本実施形態において電気光学装置10はシリコン基板に形成されるので、トランジスター121〜125の基板電位については、図3において省略されているが、電位Velとしている。

さて、画素回路110において、OLED130のアノードAdは、画素回路110毎に個別に設けられる画素電極である。これに対して、OLED130のカソードは、画素回路110のすべてにわたって共通の共通電極118であり、画素回路110において電源の低位側となる電位Vctに保たれている。
OLED130は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色有機EL層を挟持した素子であり、OLED130の出射側(カソード側)にはRGBのうち、対応する色のカラーフィルターが重ねられる。このようなOLED130において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機EL層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板(アノード)とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。

ここで、データ信号の電位シフトを説明する前の段階として、レベルシフト回路40におけるノードnから、データ線14、ゲートノードgまでに至る等価回路について説明する。

図9は、(3j−2)列目のトランスミッションゲート34(図2参照)がオフし、i行(3j−2)列の画素回路110におけるトランジスター122がオンする期間、すなわち後述する補償期間におけるレベルシフト回路40、データ線14および当該画素回路110の等価回路を示す図である。
この図に示されるように、当該画素回路110における保持容量132と、(3j−2)列目の保持容量44、50とは合成容量C1で表すことができる。ここで、合成容量C1は、保持容量44の容量Cref1と、保持容量50の容量Cdtと、保持容量132の容量Cpixとを用いて図10における式(1)のように表すことができる。
なお、容量Cpixは、容量Cref1、Cdtに対して無視できるほどに小さい場合がある。この場合、式(1)で示される容量C1については、Cref1・Cdt/(Cref1+Cdt)に近似することができる。
また、便宜上、レベルシフト回路40における保持容量41の容量Cref2を、図10における式(2)のようにイコールC2とする。
本実施形態では、kを次式(3)のように、合成容量C1と容量C2との和に対する容量C2の比で表すことにする。
k=C2/(C1+C2) …(3)

<実施形態の動作>
図4を参照して電気光学装置10の動作について説明する。図4は、電気光学装置10における各部の動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Gwr(1)〜Gwr(m)が順次Lレベルに切り替えられて、1フレームの期間において1〜m行目の走査線12が1水平走査期間(H)毎に順番に走査される。
1水平走査期間(H)での動作は、各行の画素回路110にわたって共通である。そこで以下については、i行目が水平走査される走査期間において、特にi行(3j−2)列の画素回路110について着目して動作を説明することにする。

本実施形態ではi行目の走査期間は、大別すると、図4に示されるように、(b)で示される初期化期間と、(c)で示される補償期間と、(d)で示される書込期間と、に分けられる。そして、(d)の書込期間の後、間をおいて(a)で示される発光期間となり、1フレームの期間経過後に再びi行目の走査期間に至る。このため、時間の順でいえば、(発光期間)→初期化期間→補償期間→書込期間→(発光期間)というサイクルの繰り返しとなる。
なお、図4において、i行目に対し1行前の(i−1)行目に対応する走査信号Gwr(i-1)、制御信号Gel(i-1)、Gcmp(i-1)、Gorst(i-1)の各々については、i行目に対応する走査信号Gwr(i)、制御信号Gel(i)、Gcmp(i)、Gorst(i)よりも、それぞれ時間的に1水平走査期間(H)だけ時間的に先行した波形となる。

<発光期間>
説明の便宜上、初期化期間の前提となる発光期間から説明する。図4に示されるように、i行目の発光期間では、走査信号Gwr(i)がHレベルである。また、論理信号である制御信号Gel(i)、Gcmp(i)、Gorst(i)のうち、制御信号Gel(i)がLレベルであり、制御信号Gcmp(i)、Gorst(i)がHレベルである。
このため、図5に示されるようにi行(3j−2)列の画素回路110においては、トランジスター124がオンする一方、トランジスター122、123、125がオフする。したがって、トランジスター121におけるゲート・ソース間の電圧Vgsに応じた電流Idsが、OLED130に供給される。後述するように本実施形態では、発光期間における電圧Vgsは、トランジスター121の閾値電圧から、ノードhの電位シフト量に応じた分だけシフトした値であり、ノードhの電位シフト量は、データ信号の電位および一定の電位Vrefによって定まる。このため、OLED130には、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。

なお、i行目の発光期間は、i行目以外が水平走査される期間であるから、データ線14の電位は適宜変動している。ただし、i行目の画素回路110においては、トランジスター122がオフしているので、ここでは、データ線14の電位変動を考慮する必要がない。
また、図5においては、動作説明で重要となる経路を太線で示している(以下の図6〜図8においても同様である)。

<初期化期間>
次にi行目の走査期間に至ると、(b)の初期化期間が開始する。図4に示されるように、(a)の発光期間と比較して(b)の初期化期間では、制御信号Gel(i)がHレベルに、制御信号Gorst(i)がLレベルに、それぞれ変化する。
このため、図6に示されるように、i行(3j−2)列の画素回路110においてはトランジスター124がオフし、トランジスター125がオンする。これによってOLED130に供給されていた電流Idsの経路が遮断されるとともに、OLED130のアノードAdが電位Vorstにリセットされる。
上述したようにOLED130は、アノードAdとカソードとで有機EL層を挟持した構成であるので、アノード・カソードの間には、図において破線で示されるように容量Coledが並列に寄生する。発光期間においてOLED130に電流が流れていたときに、当該OLED130のアノード・カソード間の両端電圧は当該容量Coledによって保持されるが、この保持電圧は、トランジスター125のオンによってリセットされる。このため、本実施形態では、後の発光期間においてOLED130に再び電流が流れるときに、当該容量Coledで保持されている電圧の影響を受けにくくなる。

詳細には、例えば高輝度の表示状態から低輝度の表示状態に転じるときに、リセットしない構成であると、輝度が高いとき、すなわち大電流が流れたときの高電圧が容量Coledによって保持されてしまうので、次に、小電流を流そうとしても、過剰な電流が流れてしまって、目的とする低輝度の表示状態にさせにくくなる。これに対して、本実施形態では、トランジスター125のオンによってOLED130のアノードAdの電位がリセットされるので、目的とする低輝度の表示状態にさせやすくなる。
なお、本実施形態において、電位Vorstについては、当該電位Vorstと共通電極118の電位Vctとの差がOLED130の発光閾値電圧を下回るように設定される。このため、初期化期間(次に説明する補償期間および書込期間)において、OLED130はオフ(非発光)状態である。

一方、初期化期間では、制御信号/GiniがLレベルに、制御信号GrefがHレベルになるとともに、制御信号GcplがLレベルになる(制御信号/GcplがHレベルになる)。このため、レベルシフト回路40においては、図6に示されるようにトランジスター45、43がそれぞれオンするとともに、トランスミッションゲート42がオフする。したがって、保持容量44の一端であるデータ線14は電位Viniに、保持容量44の他端であるノードhは電位Vrefに、それぞれ初期化される。
なお、本実施形態では、電位Vrefについては、データ信号の最高値である電位V(0)と一致するように、すなわち、
V(0)=Vref …(4)
となるように設定される。

また、本実施形態において制御回路5は、(b)の初期化期間から(c)の補償期間までにわたってデータ信号を次のように供給する。すなわち、制御回路5は、j番目のグループでいえば、データ信号Vd_jを、i行(3j−2)列、i行(3j−1)列、i行(3j)列の画素の階調レベルを規定する8ビットのデジタルデータを変換した電位に順番に切り替える一方、データ信号の電位の切り替えに合わせて制御信号Sel(1)、Sel(2)、Sel(3)を順番に排他的にHレベルとする。これによって、デマルチプレクサ30では、各グループにおいてトランスミッションゲート34がそれぞれ左端列、中央列、右端列の順番でオンする。
ここで、初期化期間において、j番目のグループに属する左端列のトランスミッションゲート34が制御信号Sel(1)によってオンする場合、図6に示されるように、データ信号Vd_jが保持容量41の一端であるノードnに供給されて、保持容量41によって保持される。
なお、初期化期間(および後の補償期間)では、制御信号GcplがLレベルであり、各列におけるトランスミッションゲート42はオフしているので、データ信号の供給はノードhの電位に影響を与えない。

本実施形態において電位Viniについては、例えば電源高位側の電位Velからトランジスター121の閾値電圧|Vth|を減じた値よりも小さくなるように、すなわち、
Vini<Vel−|Vth| …(5)
となるように設定される。
上述したようにトランジスター121はPチャンネル型である。トランジスター121において、ソースノードの電位を基準とした閾値電圧Vthは負であり、高低関係の説明で混乱が生じるのを防ぐために、閾値電圧については、絶対値の|Vth|で表し、大小関係で規定することにする。

<補償期間>
i行目の走査期間では、(b)の初期化期間の後に(c)の補償期間となる。図4に示されるように、(b)の初期化期間と比較して(c)の補償期間では、走査信号Gwr(i)および制御信号Gcmp(i)がLレベルとなり、制御信号GrefがHレベルに維持された状態で制御信号/GiniがHレベルになる。
このため、図7に示されるように、レベルシフト回路40においては、トランジスター43が引き続きオンするので、ノードhが電位Vrefに維持される。
一方、トランジスター45がオフし、i行(3j−2)列の画素回路110ではトランジスター122がオンすることによって、ゲートノードgがデータ線14に電気的に接続されるので、当該データ線14からゲートノードgに至る経路までは、補償期間の開始当初においては電位Viniとなる。

ここで、補償期間においてトランジスター123がオンするので、トランジスター121はダイオード接続となる。また、データ線14からゲートノードgに至る経路までは、補償期間の開始当初は、式(5)を満たす電位Viniである。
このため、トランジスター121にはドレイン電流が流れて、ゲートノードgおよびデータ線14を充電する。詳細には、電流が、給電線116→トランジスター121→トランジスター123→トランジスター122→(3j−2)列目のデータ線14という経路で流れる。このため、トランジスター121のオンによって互いに接続状態にあるデータ線14からゲートノードgに至る経路は、電位Viniから上昇する。
ただし、上記経路に流れる電流は、ゲートノードgが電位(Vel−|Vth|)に近づくにつれて流れにくくなるので、補償期間の終了に至るまでに、データ線14およびゲートノードgは電位(Vel−|Vth|)で飽和する。したがって、保持容量132の両端で保持される電圧、すなわちトランジスター121のゲート・ソース間の電圧は、補償期間の終了に至るまでにトランジスター121の閾値電圧|Vth|となる。

図11は、補償期間と書込期間とにおけるノードn、ノードhおよびゲートノードgの電位を説明するための図である。
補償期間では、初期化期間から引き続いて制御信号GcplがLレベルであるから(制御信号/GcplがHレベルであるから)、トランスミッションゲート42がオフしている。また、デマルチプレクサ30を介して供給されたデータ信号Vd_jは、保持容量41によって保持される。このとき、データ信号Vd_jの電位をVdataとすると、図11(a)に示されるように、保持容量41の一端であるノードnは電位Vdataとなる。
なお、保持容量44の他端、すなわち合成容量C1の一端であるノードhは、トランジスター43のオンによって電位Vrefである。また、補償期間の終了時においては、上述したように、また、図11(b)に示されるようにゲートノードgは電位(Vel−|Vth|)で飽和する。

<書込期間>
i行目の走査期間では、(c)の補償期間の後に(d)の書込期間となる。図4に示されるように、(d)の書込期間では、制御信号GrefがLレベルになる一方で、制御信号GcplがHレベルになる(制御信号/GcplがLレベルになる)。
また、本実施形態では、書込期間において制御信号Sel(1)、Sel(2)、Sel(3)がHレベルになることはない(制御信号/Sel(1)、/Sel(2)、/Sel(3)がLレベルになることはない)。
このため、図8に示されるように、各列においては、トランスミッションゲート34がオフした状態で、トランスミッションゲート42がオンするので、合成容量C1の一端であるノードhは、補償期間における電位Vrefからシフトする。

ここで、ノードhにおける電位シフトについて図11(c)を参照して説明する。書込期間では、トランスミッションゲート42のオンによってノードn、ノードhは互いに同じ電位Vnodeとなる。
このため、保持容量41で蓄積された電荷、詳細には電位Vdataと容量C2との積に相当する電荷は、トランスミッションゲート42のオンによって電位Vrefに対応した電荷を蓄積していた合成容量C1と、自身の容量C2とに再分配されるので、図12における式(6)が成立する。
式(6)を、Vnodeについて解くと、図において式(7)のように表すことができる。
ここで、ノードhにおける初期化期間から書込期間に至る電位シフト量をΔVhとしたとき、Vnodeについては式(8)に示されるように表すことができる。
なお、電位シフト量ΔVhについては、上昇方向を正としたとき、本実施形態では、下降方向に変化するので、負である。

式(7)および式(8)から、電位シフト量ΔVhについて解くと、式(9)が導かれる。式(9)おけるC2/(C1+C2)を式(3)で示したように比kとしたとき、ノードhにおける電位シフト量ΔVhについては、式(10)に示されるように表すことができる。

また、書込期間では、図4に示されるように制御信号Gcmp(i)がHレベルになる。このため、図8に示されるように、トランジスター121のダイオード接続が解除される。一方、ゲートノードgは、保持容量44の一端にデータ線14を介して接続された状態が補償期間から継続している。このため、ゲートノードgは、補償期間における電位(Vel−|Vth|)から、ノードhの電位シフト量ΔVhに係数pを乗じた値だけシフトする。

ここで、ゲートノードgにおける電位シフトについて図11(d)を参照して説明すると、当該電位シフト量ΔVgについては、ノードhの電位シフト量ΔVhを、保持容量50、132の並列容量(Cdt+Cpix)と、保持容量44の容量Cref1とで内分した値となるので、図12の式(11)のように表すことができる。
すなわち、電位シフト量ΔVgについては、式(11)に示されるように、容量Cdt、Cref1、Cpix、および、ノードhの電位シフト量ΔVhで定まる。電位シフト量ΔVhは、式(10)に示したように電位Vdata、Vrefおよび比kで定まる。このうち、電位Vdataはデータ信号の電位であり、階調レベルが「0」に対応するV(0)から階調レベルが「255」に対応するV(255)まで段階的に変化するが、それ以外は一定値であるので、電位シフト量ΔVgは、階調レベルに応じた定まることになる。
式(11)においてΔVhの係数をpとすると、ゲートノードgの電位シフト量ΔVgについては、式(12)のように簡略化して表すことができる。このため、シフト後におけるゲートノードgの電位Vgについては、図11(d)、または、図12の式(14)のように表すことができる。
なお、ゲートノードgにおける電位シフト量ΔVgについては、式(9)および式(11)から、式(13)のように表すことができる。電位シフト量ΔVgについては、上昇方向を正としたとき、本実施形態では、電位シフト量ΔVhと同様に、下降方向に変化するので、負である。
また、補償期間の終了時においてトランジスター121の電圧Vgsは、閾値電圧|Vth|からゲートノードgの電位シフト量だけシフト値(|Vth|−p・ΔVh)となる。

<発光期間>
i行目の書込期間の終了した後、1水平走査期間の間をおいて発光期間に至る。この発光期間では、上述したように制御信号Gel(i)がLレベルになるので、i行(3j−2)列の画素回路110においては、トランジスター124がオンする。
ゲート・ソース間の電圧Vgsは(|Vth|−p・ΔVh)であり、トランジスター121の閾値電圧から、データ信号の電位に応じた分だけシフトした値である。このため、OLED130には、先の図5に示したように、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。

このような初期化期間から発光期間に至るまでの動作は、i行目の走査期間において、(3j−2)列目の画素回路110以外のi行目の他の画素回路110においても時間的に並列して実行される。ただし、デマルチプレクサ30では、選択信号Sel(1)、Sel(2)、Sel(3)の順番でHレベルになるので、データ信号の電位は、保持容量41によって、j番目のグループでいえば3(j−2)列目、3(j−1)列目、(3j)列目の順番で保持される。
さらに、このようなi行目の動作は、実際には、1フレームの期間において1、2、3、…、(m−1)、m行目の順番で実行されるとともに、フレーム毎に繰り返される。

本実施形態において、トランジスター121によってOLED130に供給される電流Idsについては、閾値電圧の影響が相殺されるので、トランジスター121の閾値電圧が画素回路110毎にばらついても、そのばらつきが補償されて、階調レベルに応じた電流がOLED130に供給される。したがって、本実施形態によれば、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。

この相殺について図14を参照して説明する。この図に示されるように、トランジスター121は、OLED130に供給する微小電流を制御するために、弱反転領域(サブスレッショルド領域)で動作する。
図において、Aは閾値電圧|Vth|が大きいトランジスターを、Bは閾値電圧|Vth|が小さいトランジスターを、それぞれ示している。なお、図14において、ゲート・ソース間の電圧Vgsは、実線で示される特性と電位Velとの差である。また、図において、縦スケールの電流は、ソースからドレインに向かう方向を正(上)とした対数で示されている。

補償期間においてゲートノードgは、データ線14の電位Viniから電位(Vel−|Vth|)となる。このため、閾値電圧|Vth|が大きいトランジスターAでは、動作点がSからAaに移動する一方、閾値電圧|Vth|が小さいトランジスターBでは、動作点がSからBaに移動する。
次に、2つのトランジスターが属する画素回路110へのデータ信号の電位が同じ場合、つまり同じ階調レベルが指定された場合に、書込期間においては、動作点Aa、Baからの電位シフト量は、ともに同じ|ΔVg|(=|p・ΔVh|)である。このため、トランジスターAについては動作点がAaからAbに移動し、トランジスターBについては動作点がBaからBbに移動するが、電位シフト後の動作点における電流は、トランジスターA、Bともに、ほぼ同じIdsで揃うことになる。

また、本実施形態では、データ信号の振幅に対して、データ線14(ゲートノードg)の電位の振幅が圧縮される割合(圧縮率)が、RGBの列毎に異なるように設定されている。詳細には、G、R、Bの順で圧縮率が高められている、すなわち、G、R、Bの順で、データ線14(ゲートノードg)の電位の振幅が小さくなる。

図13は、データ信号の電位振幅と、RGB毎のノードh、ゲートノードgの電位振幅との関係を示す図である。なお、図において、ノードhの電位振幅については実線で示し、ゲートノードgの電位振幅については破線で示している。
上述したように制御回路5から電位Vdataのデータ信号Vd_jが供給されたときに、ノードhにおける電位シフト量ΔVhについては、式(10)のように表される。ここで、データ信号の電位Vdataは、V(0)からV(255)までにわたって変化する。ただし、式(4)で示したように電位Vrefについてはデータ信号のV(0)と一致するように設定されているので、データ信号の電位VdataがV(0)であるとき、式(10)の右辺括弧内はゼロになる。このため、データ信号の電位がV(0)であれば、電位シフト量ΔVhについてもゼロになるので、ノードhの電位は、図13に示されるように、RGBの各々について、V(0)(=Vref)からシフトしないことになる。
したがって、式(12)で示される電位シフト量ΔVgについてもゼロであるから、式(13)で示されるゲートノードgの電位Vgは、補償期間の終了時における電位(Vel−|Vth|)から変化しない。このため、データ信号の電位がV(0)であれば、発光期間では、RGBの各色にわたってOLED130に電流が流れないので、良好な黒の表示が可能になる。

一方、データ信号の電位が最低のV(255)であるとき、ノードhにおける電位シフト量ΔVhについては、式(10)または図13に示されるように、{V(255)−Vref}にRGB毎の比kR、kG、kBを乗じた値となる。ここで、V(255)は、V(0)およびVrefよりも低いので、括弧内の値は負になる。このため、データ信号の電位がV(255)であるとき、式(8)の右辺で示されるノードhの電位は、図13に示されるように、比kR、kG、kBの大きさに応じて、B、R、Gの順でVrefに対して低くなる。
ゲートノードgで示される電位シフト量ΔVgについても、式(11)の右辺におけるΔVhに比例するので、図13に示されるようにB、R、Gの順でVrefに対して低くなる。

このため、データ信号の電位振幅である電位V(0)から電位V(255)までの範囲がRGBにわたって共通であっても、ゲートノードgの電位振幅は、V(0)、Vrefを基準にしてRGB毎に異なるように圧縮される。換言すれば、OLEDを最高輝度で発光させるときのゲートノードgの電位に応じて設定すると、データ信号の電位振幅をRGBで共通化することができる。
ここで、ゲートノードgの電位シフト量ΔVgについては、式(13)で示されるので、合成容量C1と容量C2(=Cref2)とで定まる係数部分をRGB毎に設定すれば良いことになる。

例えば階調レベル「255」に対するデータ信号の電位V(255)のときの電位シフト量ΔVhについては、式(9)または図13に示されるように、{V(255)−Vref}に容量の比kR、kG、kBをそれぞれ乗じた値となる。ここで、RGB毎に合成容量C1を揃えた場合に、比が
kG<kR<kB
となるように保持容量41の容量Cref2を、RGB毎に要求されるゲートノードgの電位Vgに合わせて設定すれば良いことになる。

このように、本実施形態によれば、RGBで共通のデータ信号を、RGBで異なる圧縮率でレベルシフトして、データ線14およびゲートノードgに供給するので、階調レベルを規定する8ビットよりも多いビット数で処理する必要がなくなる。したがって、本実施形態によれば、構成の複雑化を回避することができる。

また、画素回路が微細化されたとき、トランジスター121では、ゲート・ソース間の電圧Vgsの変化に対しドレイン電流が指数関数的に大きく変化するが、本実施形態では、データ信号の電位振幅が圧縮されて、データ線14およびゲートノードgに供給されるので、データ信号の電位変化に対して、OLED130に供給する電流を高精度に制御することができる。

また、本実施形態においては、初期化期間、補償期間において制御回路5から供給されたデータ信号を、各グループにおいて3列分の保持容量41によって順に保持させるとともに、各列のデータ線14に対し、書込期間におけるトランスミッションゲート42のオンによって一斉にレベルシフトして供給する構成となっている。このため、本実施形態では、デマルチプレクサ30によってデータ信号を分配する構成であるにもかかわらず、同一グループを構成するデータ線14同士で比較したときに差が生じにくいので、表示のムラが発生しにくい構成となっている。

<応用・変形例>
本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。

<容量Cref2の省略>
実施形態においては、各列において保持容量41(容量Cref2)およびトランスミッションゲート42を設けたが、これらは、必ずしも必要ではない。これは、保持容量44を介したノードhの電位変化によって、データ線14(ゲートノードg)の電位が変化すれば良いからである。
各列において保持容量41およびトランスミッションゲート42を設けない場合であっても、データ線14(ゲートノードg)の電位Vgは、式(14)に示されるように、補償期間の終了時における(Vel−|Vth|)から、ノードhにおける電位シフト量ΔVh、すなわち当該構成では(Vdata−Vref)に係数pを乗じた分だけシフトすることになる。ここで、係数pは、式(11)の右辺においてΔVhの係数部分である。
したがって、当該構成において保持容量132の容量Cpixが無視できるほどに小さい場合、容量Cref1と容量Cdtとの比を適切に設定すれば良いことになる。

なお、保持容量41およびトランスミッションゲート42を設けない場合、書込期間において、各グループにおいてトランスミッションゲート34をそれぞれ左端列、中央列、右端列の順番でオンして、データ信号を分配する供給する構成となる。したがって、この構成では、書込期間でトランスミッションゲート42を一斉オンする実施形態と比較して、書込期間を長く必要とする結果、その分、補償期間が短くなる。

<制御回路>
実施形態において、データ信号を供給する制御回路5については電気光学装置10とは別体としたが、制御回路5についても、走査線駆動回路20やデマルチプレクサ30、レベルシフト回路40とともに、半導体シリコン基板に集積化しても良い。

<基板>
実施形態においては、電気光学装置10を半導体シリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。例えば、SOI基板であっても良い。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。

<制御信号Gcmp(i)>
実施形態において、i行目でいえば書込期間において制御信号Gcmp(i)をHレベルとしたが、Lレベルとしても良い。すなわち、トランジスター123をオンさせることによる閾値補償とノードゲートgへの書き込みとを並行して実行する構成としても良い。

<デマルチプレクサ>
実施形態では、データ線14を3列毎にグループ化するとともに、各グループにおいてデータ線14を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数については「2」であっても良いし、「4」以上であっても良い。
また、データ信号については、デマルチプレクサ30によって分配する構成でなくても、制御回路5から供給されたデータ信号を一旦、保持容量41に保持させ、この後、トランスミッションゲート42のオンによってデータ線14に保持容量44を介して供給する構成であっても良い。また、保持容量41およびトランスミッションゲート42を設けない場合であれば、電位Vrefに初期化したノードhに、書込期間においてデータ信号を供給する構成としても良い。

<トランジスターのチャンネル型>
上述した実施形態等では、画素回路110におけるトランジスター121〜125をPチャンネル型で統一したが、Nチャンネル型で統一しても良い。また、Pチャンネル型およびNチャンネル型を適宜組み合わせても良い。

<その他>
実施形態等では、カラー表示のために、OLEDをRGBの三色に対応させたが、例えばY(黄)を加えた四色としても良いし、RGB以外の色でも良い。また、フルカラーの画像を表示する必要がない場合、例えば電光掲示版のように文字情報を表示する場合、例えばGRの二色に対応させても良い。
実施形態等では、電気光学素子として発光素子であるOLEDを例示したが、例えば無機発光ダイオードやLED(Light Emitting Diode)など、電流に応じた輝度で発光するものであれば良い。

<電子機器>
次に、実施形態等や応用例に係る電気光学装置10を適用した電子機器について説明する。電気光学装置10は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、HMDを例に挙げて説明する。

図15は、HMDの外観を示す図であり、図16は、その光学的な構成を示す図である。まず、図15に示されるように、HMD300は、外観的には、一般的な眼鏡と同様にテンプル310や、ブリッジ320、レンズ301L、301Rを有する。また、HMD300は、図16に示されるように、ブリッジ320近傍であってレンズ301L、301Rの奥側(図において下側)には、左眼用の電気光学装置10Lと右眼用の電気光学装置10Rとが設けられる。
電気光学装置10Lの画像表示面は、図16において左側となるように配置している。これによって電気光学装置10Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、電気光学装置10Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。
電気光学装置10Rの画像表示面は、電気光学装置10Lとは反対の右側となるように配置している。これによって電気光学装置10Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、電気光学装置10Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。

この構成において、HMD300の装着者は、電気光学装置10L、10Rによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このHMD300において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置10Lに表示させ、右眼用画像を電気光学装置10Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる(3D表示)。

なお、電気光学装置10については、HMD300のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。

10…電気光学装置、12…走査線、14…データ線、20…走査線駆動回路、30…デマルチプレクサ、40…レベルシフト回路、41、44、50…保持容量、100…表示部、110…画素回路、116…給電線、118…共通電極、121〜125…トランジスター、130…OLED、132…保持容量、300…HMD。

Claims (5)

  1. 複数の走査線と、
    複数のデータ線と、
    前記複数の走査線のうち、一の走査線と、前記複数のデータのうち、第1データ線とが交差する位置に対応して設けられた第1画素回路と、
    前記一の走査線と、前記複数のデータのうち、第2データ線とが交差する位置に対応して設けられた第2画素回路と、
    前記第1データ線に対応した第1入力端子に供給される第1データ信号の電位振幅が、第1圧縮率で圧縮されるように当該第1データ信号の電位をシフトし、前記第1圧縮率で圧縮された前記第1データ信号を前記第1データ線に供給する第1レベルシフト単位回路と、
    前記第2データ線に対応した第2入力端子に供給される第2データ信号の電位振幅が、前記第1圧縮率とは異なる第2圧縮率で圧縮されるように当該第2データ信号の電位をシフトし、前記第2圧縮率で圧縮された前記第2データ信号を前記第2データ線に供給する第2レベルシフト単位回路と、
    を有し、
    前記第1画素回路および第2画素回路の各々は、
    発光素子と、
    前記一の走査線が選択されたときのゲート・ソース間の電圧に応じた電流を前記発光素子に供給する駆動トランジスターと、
    を含み、
    前記第1レベルシフト単位回路は、前記第1データ線と第1入力端子との間に直列に接続された第1容量を含み、
    前記第2レベルシフト単位回路は、前記第2データ線と第2入力端子との間に直列に接続された、容量値が前記第1容量と異なる第2容量を含み、
    前記第1画素回路の発光素子は、前記第2画素回路の発光素子とは異なる色に対応する発光素子である
    ことを特徴とする電気光学装置。
  2. 共通端子に供給されたデータ信号を、第1期間に前記第1入力端子に前記第1データ信号として供給し、前記第1期間とは異なる第2期間に前記第2入力端子に前記第2データ信号として供給するデマルチプレクサを有する
    ことを特徴とする請求項1に記載の電気光学装置。
  3. 前記第1データ信号と前記第2データ信号とは、互いに同一ビット数のデジタルデータをアナログ信号に変換したものである
    ことを特徴とする請求項2に記載の電気光学装置。
  4. 前記第1レベルシフト単位回路は、前記第1入力端子と固定電位との間に接続された第3容量を含み、
    前記第2レベルシフト単位回路は、前記第2入力端子と固定電位との間に接続された第4容量を含み、
    前記第3容量の容量値は、前記第4容量の容量値と異なる
    ことを特徴とする請求項1乃至3のいずれかに記載の電気光学装置。
  5. 複数の走査線と、
    複数のデータ線と、
    前記複数の走査線のうち、一の走査線と、前記複数のデータのうち、第1データ線とが交差する位置に対応して設けられた第1画素回路と、
    前記一の走査線と、前記複数のデータのうち、第2データ線とが交差する位置に対応して設けられた第2画素回路と、
    前記第1データ線と第1入力端子との間直列に接続された第1容量と、
    前記第2データ線と第2入力端子との間直列に接続された、容量値が前記第1容量と異なる第2容量と、
    前記第1画素回路および第2画素回路の各々は、
    発光素子と、
    前記一の走査線が選択されたときのゲート・ソース間の電圧に応じた電流を前記発光素子に供給する駆動トランジスターと、
    を含む電気光学装置の駆動方法であって、
    前記第1データ線に対応した第1入力端子に供給される第1データ信号の電位振幅が、第1圧縮率で圧縮されるように当該第1データ信号の電位をシフトし、前記第1圧縮率で圧縮された前記第1データ信号を前記第1容量を介して前記第1データ線に供給し、
    前記第2データ線に対応した第2入力端子に供給される第2データ信号の電位振幅が、前記第1圧縮率とは異なる第2圧縮率で圧縮されるように当該第2データ信号の電位をシフトし、前記第2圧縮率で圧縮された前記第2データ信号を前記第2容量を介して前記第2データ線に供給し、
    前記第1画素回路の発光素子は、前記第2画素回路の発光素子とは異なる色に対応する発光素子である
    ことを特徴とする電気光学装置の駆動方法。
JP2012099994A 2012-04-25 2012-04-25 電気光学装置、電気光学装置の駆動方法および電子機器 Active JP6111531B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012099994A JP6111531B2 (ja) 2012-04-25 2012-04-25 電気光学装置、電気光学装置の駆動方法および電子機器

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012099994A JP6111531B2 (ja) 2012-04-25 2012-04-25 電気光学装置、電気光学装置の駆動方法および電子機器
US13/826,533 US9107247B2 (en) 2012-04-25 2013-03-14 Electro-optic device, method of driving electro-optic device, and electronic apparatus
CN201310093783.8A CN103377616B (zh) 2012-04-25 2013-03-22 电光学装置、电光学装置的驱动方法以及电子设备
CN201810734332.0A CN109003578A (zh) 2012-04-25 2013-03-22 电光学装置、电光学装置的驱动方法以及电子设备
US14/695,410 US9478165B2 (en) 2012-04-25 2015-04-24 Electro-optic device, method of driving electro-optic device, and electronic apparatus

Publications (3)

Publication Number Publication Date
JP2013228531A JP2013228531A (ja) 2013-11-07
JP2013228531A5 JP2013228531A5 (ja) 2015-05-21
JP6111531B2 true JP6111531B2 (ja) 2017-04-12

Family

ID=49462659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012099994A Active JP6111531B2 (ja) 2012-04-25 2012-04-25 電気光学装置、電気光学装置の駆動方法および電子機器

Country Status (3)

Country Link
US (2) US9107247B2 (ja)
JP (1) JP6111531B2 (ja)
CN (2) CN109003578A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6111531B2 (ja) * 2012-04-25 2017-04-12 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
CN106910462B (zh) * 2015-12-22 2019-04-05 昆山国显光电有限公司 像素电路及其驱动方法和有源矩阵有机发光显示装置
CN105654901B (zh) * 2016-03-15 2018-05-25 深圳市华星光电技术有限公司 液晶显示装置及其有机发光二极管的补偿电路
CN108112141A (zh) * 2016-11-24 2018-06-01 兰州飞行控制有限责任公司 一种飞控操纵台指示灯供电自动转换电路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909413B2 (en) 2000-10-27 2005-06-21 Matsushita Electric Industrial Co., Ltd. Display device
JP2002333870A (ja) 2000-10-31 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示装置、el表示装置及びその駆動方法、並びに副画素の表示パターン評価方法
KR20070092766A (ko) 2002-04-26 2007-09-13 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 El 표시 장치 및 el 표시 장치의 구동 방법
JP4357413B2 (ja) 2002-04-26 2009-11-04 東芝モバイルディスプレイ株式会社 El表示装置
JP4630884B2 (ja) 2002-04-26 2011-02-09 東芝モバイルディスプレイ株式会社 El表示装置の駆動方法、およびel表示装置
JP4131743B2 (ja) 2002-04-26 2008-08-13 東芝松下ディスプレイテクノロジー株式会社 El表示装置の駆動方法、およびel表示装置
JP2005352411A (ja) 2004-06-14 2005-12-22 Sharp Corp 電流駆動型表示素子の駆動回路およびそれを備えた表示装置
WO2006009038A1 (ja) * 2004-07-21 2006-01-26 Sharp Kabushiki Kaisha アクティブマトリクス型表示装置およびそれに用いられる駆動制御回路
KR100604053B1 (ko) * 2004-10-13 2006-07-24 삼성에스디아이 주식회사 발광 표시장치
KR100604054B1 (ko) 2004-10-13 2006-07-24 삼성에스디아이 주식회사 발광 표시장치
JP4206087B2 (ja) * 2004-10-13 2009-01-07 三星エスディアイ株式会社 発光表示装置
JP2006113162A (ja) * 2004-10-13 2006-04-27 Seiko Epson Corp 電気光学装置、これを駆動する回路および方法、ならびに電子機器
JP4534743B2 (ja) * 2004-12-14 2010-09-01 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2006243176A (ja) * 2005-03-01 2006-09-14 Sony Corp 表示装置、信号線駆動方法
JP4736954B2 (ja) * 2006-05-29 2011-07-27 セイコーエプソン株式会社 単位回路、電気光学装置、及び電子機器
WO2008108024A1 (ja) 2007-03-08 2008-09-12 Sharp Kabushiki Kaisha 表示装置およびその駆動方法
JP2009168849A (ja) * 2008-01-10 2009-07-30 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電子機器
JP2009169071A (ja) * 2008-01-16 2009-07-30 Sony Corp 表示装置
KR101082283B1 (ko) * 2009-09-02 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
JP5493741B2 (ja) * 2009-11-11 2014-05-14 ソニー株式会社 表示装置およびその駆動方法ならびに電子機器
JP2011164425A (ja) 2010-02-10 2011-08-25 Canon Inc 画像表示装置
JP6111531B2 (ja) * 2012-04-25 2017-04-12 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器

Also Published As

Publication number Publication date
US20130285561A1 (en) 2013-10-31
JP2013228531A (ja) 2013-11-07
CN103377616A (zh) 2013-10-30
US9478165B2 (en) 2016-10-25
US20150228222A1 (en) 2015-08-13
CN103377616B (zh) 2018-08-07
CN109003578A (zh) 2018-12-14
US9107247B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
JP3772889B2 (ja) 電気光学装置およびその駆動装置
US20120146886A1 (en) Display apparatus and electronic apparatus
JP2004145280A (ja) 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
US20110050870A1 (en) Organic el display device
EP1531452A1 (en) Pixel circuit for time-divisionally driven subpixels in an OLED display
US8970563B2 (en) Display panel module, semiconductor integrated circuit, driving method of pixel array section, and electronic device
TWI397039B (zh) Display device and its driving method and electronic machine
JP2006047973A (ja) 有機電界発光表示装置及び逆多重化装置
JP2014228863A (ja) 有機電界発光表示装置の画素
TWI413066B (zh) 顯示裝置,佈局發光元件之方法及電子裝置
TW200811816A (en) Display device and pixel circuit layout method
TWI404017B (zh) Display devices and electronic machines
US8325169B2 (en) Pixel circuit, display device, and electronic appliance
TWI407409B (zh) A display device, a driving method of a display device, and an electronic device
KR20140050549A (ko) 표시 장치
US20150294618A1 (en) Organic light-emitting display
JP2006018297A (ja) 逆多重化装置および逆多重化装置を用いる表示装置,逆多重化装置を用いる表示装置の表示パネルとその駆動方法
KR20100051569A (ko) 표시 장치 및 전자 기기
KR102047631B1 (ko) 표시 장치
JP2010266848A (ja) El表示装置及びその駆動方法
CN103065581B (zh) 电光学装置、电光学装置的驱动方法以及电子设备
CN103366674B (zh) 电光装置以及电子设备
JP2011043729A (ja) 表示装置および電子機器
JP5998626B2 (ja) 電気光学装置および電子機器
TWI570689B (zh) Color display device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160427

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160609

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160927

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20161202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161214

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170227

R150 Certificate of patent or registration of utility model

Ref document number: 6111531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150