JP6269799B2 - 電気光学装置および電子機器 - Google Patents

Description

本発明のいくつかの態様は、例えば複数の電気光学素子でカラー画像を表示する際の技術に関する。

近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置では、走査線とデータ線との交差に対応して、上記発光素子やトランジスターなどを含む画素回路が、表示すべき画像の画素に対応して設けられる構成が一般的である。このような構成において、画素の階調レベルに応じた電位のデータ信号が当該トランジスターのゲートに印加されると、当該トランジスターは、ゲート・ソース間の電圧に応じた電流を発光素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。このとき、トランジスターの閾値電圧などの特性が画素回路毎にばらついていると、表示画面の一様性を損なうような表示ムラが発生する。
このため、画素回路におけるトランジスターの特性を補償する技術が提案されている（例えば特許文献１参照）。

特開２０１１−５３６３５号公報

ところで、電気光学装置でカラー画像を表示する場合、電気光学素子を例えばＲＧＢのいずれかに対応させるとともに、ＲＧＢに対応した３つ電気光学素子の発光によって１ドットのカラーを表現する構成となる。
本発明のいくつかの態様の目的の一つは、カラー画像を表示する際の問題点を解決することができる技術を提供することにある。

上記目的を達成するために本発明の当該態様に係る電気光学装置にあっては、複数の走査線と、複数のデータ線と、前記複数の走査線のうち、一の走査線と、前記複数のデータのうち、第１データ線とが交差する位置に対応して設けられた第１画素回路と、前記一の走査線と、前記複数のデータのうち、第２データ線とが交差する位置に対応して設けられた第２画素回路と、前記第１データ線に対応した第１入力端子に供給された第１データ信号の電位振幅が第１圧縮率で圧縮されるように、当該第１データ信号の電位をシフトして、前記一の走査線が選択されたときに前記第１データ線に供給する第１レベルシフト単位回路と、前記第２データ線に対応した第２入力端子に供給された第２データ信号の電位振幅が前記第１圧縮率とは異なる第２圧縮率で圧縮されるように、当該第２データ信号の電位をシフトして、前記一の走査線が選択されたときに前記第２データ線に供給する第２レベルシフト単位回路と、を有し、前記第１画素回路および第２画素回路の各々は、発光素子と、前記一の走査線が選択されたときのゲート・ソース間の電圧に応じた電流を前記発光素子に供給する駆動トランジスターと、を含むことを特徴とする。
本発明の態様によれば、第１データ信号の電位振幅と第２データ信号の電位振幅とが同じであっても、第１データ線に供給されたときの電位振幅と、第２データ線に供給されたときの電位振幅とを互いに異ならせることができる。

上記態様において、前記第１データ線の電位を保持する第１保持部と、前記第２データ線の電位を保持する第２保持部と、前記第１レベルシフト回路は、前記第１入力端子と前記第１データ線との間に電気的に介挿された第１容量素子と、前記第１入力端子の電位を保持する第３保持部と、を含み、前記第２レベルシフト回路は、前記第２入力端子と前記第２データ線との間に電気的に介挿された第２容量素子と、前記第２入力端子の電位を保持する第４保持部と、を含む第１の構成としても良い。
また、上記態様において、前記第１データ線の電位を保持する第１保持部と、前記第２データ線の電位を保持する第２保持部と、前記第１レベルシフト回路は、前記第１入力端子と前記第１データ線との間に電気的に介挿された第１容量素子を含み、前記第２レベルシフト回路は、前記第２入力端子と前記第２データ線との間に電気的に介挿された第２容量素子を含む第２の構成としても良い。

また、上記態様において、共通端子に供給されたデータ信号を、第１期間に前記第１入力端子に前記第１データ信号として供給し、前記第１期間とは異なる第２期間に前記第２入力端子に前記第２データ信号として供給するデマルチプレクサを有し、前記第１画素回路と第２画素回路とは、互いに異なる色に対応する構成としても良い。
この構成によれば、第１画素回路と第２画素回路とに対して互いに異なる色に対応させて、第１データ線の電位振幅と第２データ線の電位振幅とが異なる場合であっても、共通端子に供給されたデータ信号をデマルチプレクサで分配する構成で済む。

上記構成において、前記第１データ信号と前記第２データ信号とは、互いに同一ビット数のデジタルデータをアナログ信号に変換したものであることが好ましい。
このようにすると、第１データ線の電位振幅と第２データ線の電位振幅とが異なる場合であっても、デジタルデータをアナログ信号に変換するＤ／Ａ変換器を共用することができる。

なお、本発明の態様にあっては、電気光学装置のほか、電気光学装置の駆動方法や、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ（ＨＭＤ）や電子ビューファイダーのなどの表示装置が挙げられる。

本発明の実施形態に係る電気光学装置の構成を示す斜視図である。 同電気光学装置の構成を示す図である。 同電気光学装置における画素回路を示す図である。 同電気光学装置の動作を示すタイミングチャートである。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置におけるデータ線周辺の等価回路を示す図である。 同等価回路における各種容量を示す図である。 同等価回路における各種容量での動作を簡易的に示す図である。 同各種容量における各部の電位等を示す図である。 同電気光学装置におけるレベルシフトの設定状況を示す図である。 同電気光学装置におけるトランジスターの特性を示す図である。 実施形態等に係る電気光学装置を用いたＨＭＤを示す斜視図である。 ＨＭＤの光学構成を示す図である。 ＯＬＥＤで必要な電圧をＲＧＢ毎に示す図である。

以下、本発明を実施するための形態について図面を参照して説明する。

図１は、本発明の実施形態に係る電気光学装置１０の構成を示す斜視図である。
この電気光学装置１０は、例えばＨＭＤ（Head Mount Display）などにおいてカラー画像を表示するマイクロ・ディスプレイである。電気光学装置１０の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えば半導体シリコン基板に形成された有機ＥＬ装置であり、画素回路には、発光素子の一例であるＯＬＥＤが用いられる。

電気光学装置１０は、表示領域で開口する枠状のケース７２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板７４の一端が接続されている。ＦＰＣ基板７４の他端には、複数の端子７６が設けられて、図示省略された上位回路に接続される。ＦＰＣ基板には、半導体チップの制御回路５が、ＣＯＦ（Chip On Film）技術によって実装されるとともに、当該上位回路から複数の端子７６を介して画像（映像）データが同期信号に同期して供給される。同期信号には、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、画像データは、表示すべき画像の画素の階調レベルをＲＧＢ毎に例えば８ビットで規定する。
制御回路５は、電気光学装置１０の電源回路とデータ信号出力回路との機能を兼用するものである。すなわち、制御回路５は、同期信号にしたがって生成した各種の制御信号や各種電位（電圧）を電気光学装置１０に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置１０に供給する。

ＯＬＥＤは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかに対応しており、互いに隣り合う３画素によって表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応したＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する構成となっている。
ＯＬＥＤについての詳細な構造の説明は省略するが、概略すれば、画素回路毎に個別に設けられる画素電極（アノード）と、画素回路のすべてにわたって共通で光透過性を有する共通電極（カソード）とで白色有機ＥＬ層を挟持した構成である。そして、ＯＬＥＤの出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。このようなＯＬＥＤにおいて、アノードからカソードに電流が流れると、有機ＥＬ層において白色光が発生する。このときに発生した白色光は、カソードを透過し、カラーフィルターによる着色を経て観察者側に視認される。

このような構造において、ＯＬＥＤのアノード・カソードの間に、ＲＧＢにわたって均一な電圧を印加して互いに同じ電流を流しても白色（灰色）を表現することができない。その理由は、主に、ＲＧＢの波長域毎に比視感度が異なっているためである。詳細には、ＲＧＢの物理的な明るさが一定であっても、ヒトが明るいと感じる比視感度が、
Ｇ＞Ｒ＞Ｂ
の順で異なっているためである。このため、ＯＬＥＤの発光によって白色を表現する場合には、ＯＬＥＤを最高輝度で発光させるときの印加電圧を、比視感度とは逆に、
Ｂ＞Ｒ＞Ｇ
の順に高める必要がある。
なお、ＯＬＥＤへの印加電圧がＲＧＢ毎に相違する理由としては、比視感度のほかにも、適用されるカラーフィルターの光学特性（波長／透過率特性や、当該特性におけるカットオフ周波数など）がＲＧＢ毎に相違することなども挙げられる。

ＯＬＥＤへの印加電圧、換言すればＯＬＥＤに流れる電流は、周知のように、走査線が選択されたときのデータ線の電位、詳細には、ＯＬＥＤに電流を供給するトランジスターのゲート・ソース間の電圧によって決定される。このため、ＯＬＥＤを最高輝度で発光させるときの印加電圧をＢ＞Ｒ＞Ｇの順に高める場合、データ線の電位振幅、詳細には最も暗い状態のデータ線の電位から最も明るい状態のデータ線の電位までの振幅についてもＢ＞Ｒ＞Ｇの順の大きさとなる。
ここで、表示すべき画像の画素の階調レベルをＲＧＢ毎に例えば８ビットで規定して２５６階調（１ドットでみたときに１６７７万色）を表現する場合、データ線への電位、すなわち上記トランジスターのゲート電位を、ＲＧＢ毎に２５６階調で刻む必要がある。
上述したように、データ線の電位振幅はＲＧＢで互いに異なっている。このため、ＲＧＢの画像データをアナログ信号に変換するＤ／ＡコンバーターについてＲＧＢで共用する場合、データ線の電位が最小振幅においても２５６階調で刻まれるように、最大振幅を８ビットよりも多い例えば１０ビットで規定する構成となる。

詳細には、図１７に示されるように、データ線の電位（トランジスターのゲート電位）については、最小振幅のＧ（緑）でも２５６階調で刻まれるようにするために、最大振幅のＢ（青）を８ビットよりも多い例えば１０ビット（１０２４階調）で規定するとともに、そのうち、階調レベルに対応した２５６階調を選択した構成となる。Ｒ（赤）、Ｇ（緑）については、１０ビット（１０２４階調）で規定されるもののなかから、階調レベルに対応した２５６階調が適宜選択される。

なお、図１７においては、階調レベルの「０」（最小輝度）に対応するデータ線の電位を、ＲＧＢ毎にそれぞれＲ(min)、Ｇ(min)、Ｂ(min)と表記している。また、階調レベルの「２５５」（最大輝度）に対応するデータ線の電位を、ＲＧＢ毎にそれぞれＲ(max)、Ｇ(max)、Ｂ(max)と表記している。ここで、電位でみたときにＲ(min)＞Ｒ(max)、Ｇ(min)＞Ｇ(max)、Ｂ(min)＞Ｂ(max)となっている理由は、後述するようにＯＬＥＤに流す電流を制御するトランジスターをＰチャンネル型としているためである。

ところで、このような構成においては、ＲＧＢの階調レベルを規定する８ビットのデジタルデータを、Ｄ／Ａコンバーターによるアナログ変換前にそれぞれ１０ビットに変換しておく必要がある。このビット変換については、変換前後の対応関係を予め記憶したルックアップテーブル（Look Up Table）を参照する構成が一般的である。
しかしながら、このような構成では、ルックアップテーブルとしてＲＧＢの３種類が必要となるだけでなく、１０ビットの伝送経路も必要となり、構成がそれだけ複雑化する。
そこで、本実施形態では、ＲＧＢの階調レベルについては８ビットで共通とし、当該８ビットのデジタルデータを変換したデータ信号の電位振幅を、ＲＧＢ毎のＯＬＥＤへの印加電圧に合わせて異なる比率で圧縮されるようにシフトしてデータ線に供給する構成とした。

図２は、実施形態に係る電気光学装置１０の構成を示す図である。この図に示されるように、電気光学装置１０は、走査線駆動回路２０と、デマルチプレクサ３０と、レベルシフト回路４０と、表示部１００とに大別される。
このうち、表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、表示部１００において、ｍ行の走査線１２が図において横方向に延在して設けられ、また、例えば３列毎にグループ化された（３ｎ）列のデータ線１４が図において縦方向に延在し、かつ、各走査線１２と互いに電気的な絶縁を保ちつつ交差するように設けられている。そして、ｍ行の走査線１２と（３ｎ）列のデータ線１４との交差に対応する位置に画素回路１１０が設けられている。

ここで、ｍ、ｎは、いずれも自然数である。走査線１２および画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３ｎ−１）、（３ｎ）列と呼ぶ場合がある。また、データ線１４のグループを一般化して説明するために、１以上ｎ以下の整数ｊを用いると、左から数えてｊ番目のグループには、（３ｊ−２）列目、（３ｊ−１）列目および（３ｊ）列目のデータ線１４が属している、ということになる。

なお、同一行の走査線１２と同一グループに属する３列のデータ線１４との交差に対応した３つの画素回路１１０は、それぞれＲ、Ｇ、Ｂの画素に対応している。このため、本実施形態において、画素回路１１０のマトリクス配列は縦ｍ行×横（３ｎ）列となり、表示画像のドット配列でみれば縦ｍ行×横ｎ列となる。
便宜的に、例えばＲに対応する（３ｊ−２）列目のデータ線１４を第１データ線としたときに、Ｇに対応する（３ｊ−１）列目のデータ線１４を第２データ線と呼ぶ場合がある。画素回路１１０については、Ｒのデータ線１４（第１データ線）に対応するものが第１画素回路となり、Ｇのデータ線１４（第２データ線）に対応するものが第２画素回路となる。

さて、電気光学装置１０には、次のような制御信号が制御回路５によって供給される。詳細には、電気光学装置１０には、走査線駆動回路２０を制御するための制御信号Ｃtrと、デマルチプレクサ３０での選択を制御するための制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)と、これらの信号に対して論理反転の関係にある制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)と、レベルシフト回路４０を制御するための制御信号／Ｇini、Ｇref、Ｇcplと、制御信号Ｇcplの論理反転の関係にある制御信号／Ｇcplとが供給される。なお、制御信号Ｃtrには、実際にはパルス信号や、クロック信号、イネーブル信号など、複数の信号が含まれる。
また、電気光学装置１０には、デマルチプレクサ３０での選択タイミングに合わせてデータ信号Ｖd_1、Ｖd_2、…、Ｖd_nが、制御回路５から１、２、…、ｎ番目のグループに対応した共通端子７８を介し供給される。

ここで、本実施形態において、表示すべき画素の階調を規定する階調レベルが、例えば最も暗い０レベルから最も明るい２５５レベルまでの範囲で指定されるとき、データ信号Ｖd_1〜Ｖd_nは、０レベルに相当する電位Ｖ(0)から２５５レベルに相当する電位Ｖ(255)までの範囲で段階的に取り得る。ここで、ＯＬＥＤへの電流を制御するトランジスターをＰチャンネル型としているので、明るい階調レベルが指定されるほど、データ信号が電位Ｖ(0)から低下する。なお、説明の便宜上、階調レベル「ｓ」が指定された場合のデータ信号の電位をＶ(s)と表記する。ここで、ｓは、０、１、２、３、…、２５５のいずれかである。

また、データ線１４の各々には保持容量５０が設けられる。保持容量５０の一端は、データ線１４に接続され、保持容量５０の他端は互いに固定の電位の、例えば電位Ｖorstの給電線１６に共通接続されている。このため、保持容量５０は、データ線１４の電位を保持する保持部として機能することになる。
なお、列で区別する場合、Ｒのデータ線１４（第１データ線）に対応する保持容量５０が第１保持部となり、Ｇのデータ線１４（第２データ線）に対応する保持容量５０が第２保持部となる。
保持容量５０としては、データ線１４に寄生する容量を用いても良いし、この寄生容量と、データ線１４を構成する配線と別途の配線とで絶縁体（誘電体）を挟持することによって形成した容量素子との合成容量を用いて良い。ここで、保持容量５０の容量をＣdtとする。

走査線駆動回路２０は、フレームの期間にわたって走査線１２を１行毎に順番に走査するための走査信号を、制御信号Ｃtrにしたがって生成するものである。ここで、１、２、３、…、（ｍ−１）、ｍ行目の走査線１２に供給される走査信号を、それぞれＧwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)と表記している。
なお、走査線駆動回路２０は、走査信号Ｇwr(1)〜Ｇwr(m)のほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部１００に供給するが、図２においては図示を省略している。また、フレームの期間とは、電気光学装置１０が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。

デマルチプレクサ３０は、列毎に設けられたトランスミッションゲート３４の集合体である。ｊ番目のグループに属する（３ｊ−２）列、（３ｊ−１）列、（３ｊ）列に対応したトランスミッションゲート３４の入力端は互いに共通端子７８に接続されるとともに、データ信号Ｖd_jが時分割で供給される。
ｊ番目のグループにおいて左端列である（３ｊ−２）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(1)がＨレベルである（制御信号／Ｓel(1)がＬレベルである）第１期間のときにオン（導通）する。同様に、ｊ番目のグループにおいて中央列である（３ｊ−１）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(2)がＨレベルである（制御信号／Ｓel(2)がＬレベルである）第２期間のときにオンし、ｊ番目のグループにおいて右端列である（３ｊ）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(3)がＨレベルであるとき（制御信号／Ｓel(3)がＬレベルであるとき）にオンする。

レベルシフト回路４０は、各列のトランスミッションゲート３４の出力端から出力されるデータ信号の電位振幅を圧縮する方向に、当該データ信号の電位をシフトするものである。このため、レベルシフト回路４０は、保持容量４１とトランスミッションゲート４２とＮチャンネル型のトランジスター４３と保持容量４４とＰチャンネル型のトランジスター４５との組を列毎に有する。
なお、レベルシフト回路４０について列で区別する場合、Ｒの列に対応した保持容量４１、トランスミッションゲート４２、トランジスター４３、保持容量４４およびトランジスター４５が、第１レベルシフト単位回路となり、Ｇの列に対応したものが、第２レベルシフト単位回路となる。

さて、各列においてデマルチプレクサ３０のトランスミッションゲート３４の出力端は、レベルシフト回路４０の各列におけるノードｎに接続されている。ここで、ノードｎは、保持容量４１の一端と、レベルシフト回路４０におけるトランスミッションゲート４２の入力端との接続点である。
なお、ノードｎについて列で区別する場合、Ｒの列に対応したものが第１入力端子となり、Ｇの列に対応したものが第２入力端子となる。

保持容量４１の他端は、各列において互いに固定電位であるＧndに共通接地されている。列で区別する場合、Ｒのデータ線１４（第１データ線）に対応する保持容量４１が第３保持部となり、Ｇのデータ線１４（第２データ線）に対応する保持容量４１が第４保持部となる。説明の便宜上、保持容量４１の容量をＣref2とする。
なお、電圧については、保持容量の両端電圧や、ゲート・ソース間の電圧、ＯＬＥＤ１３０におけるアノード・カソード間の電圧のように特に断らない限り、電位Ｇndをゼロボルトの基準とする。

各列のトランスミッションゲート４２は、制御信号ＧcplがＨレベルであるとき（制御信号／ＧcplがＬレベルであるとき）にオンする。トランスミッションゲート４２の出力端は、保持容量４４を介してデータ線１４に接続されている。
ここで、保持容量４４について、便宜的に一端をデータ線１４の側とし、他端をトランスミッションゲート４２の側とする。このとき、保持容量４４の一端は、データ線１４のほか、トランジスター４５のドレインノードにも接続される一方、保持容量４４の他端は、トランジスター４３のドレインノードにも接続されている。ここで、説明の便宜上、保持容量４４の容量をＣref1とし、保持容量４４の他端をノードｈとする。また、保持容量４４について列で区別する場合、Ｒの列に対応したものが第１容量素子となり、Ｇの列に対応したものが第２容量素子となる。

トランジスター４３については、ソースノードが、所定の基準電位として電位Ｖrefを給電する給電線６２に各列にわたって共通に接続され、ゲートノードが、制御信号Ｇrefが供給される制御線６４に各列にわたって共通に接続される。このため、ノードｈと給電線６２とは、制御信号ＧrefがＨレベルのときにトランジスター４５のオンによって電気的に接続される一方、制御信号ＧrefがＬレベルのときにトランジスター４５のオフによって電気的に非接続になる。

また、トランジスター４５については、ソースノードが、初期電位として電位Ｖiniを給電する給電線６１に各列にわたって共通に接続され、ゲートノードが、制御信号／Ｇiniが供給される制御線６３に各列にわたって共通に接続される。このため、データ線１４と給電線６１とは、制御信号／ＧiniがＬレベルのときにトランジスター４５のオンによって電気的に接続される一方、制御信号／ＧiniがＨレベルのときにトランジスター４５のオフによって電気的に非接続になる。

本実施形態では、便宜的に走査線駆動回路２０、デマルチプレクサ３０およびレベルシフト回路４０に分けているが、これらについては、画素回路１１０を駆動する駆動回路としてまとめて概念することが可能である。

図３を参照して画素回路１１０について説明する。各画素回路１１０については電気的にみれば互いに同一構成なので、ここでは、ｉ行目であって、ｊ番目のグループのうち左端列の（３ｊ−２）列目に位置するｉ行（３ｊ−２）列の画素回路１１０を例にとって説明する。
なお、ｉは、画素回路１１０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数である。

図３に示されるように、画素回路１１０は、Ｐチャンネル型のトランジスター１２１〜１２５と、ＯＬＥＤ１３０と、保持容量１３２とを含む。この画素回路１１０には、走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)が供給される。ここで、走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)は、それぞれｉ行目に対応して走査線駆動回路２０によって供給される。このため、走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)は、ｉ行目であれば、着目している（３ｊ−２）列以外の他の列の画素回路にも共通に供給される。また、ｉ行目以外の行の画素回路１１０には、当該行に対応した走査信号、制御信号が供給される。

さて、ｉ行（３ｊ−２）列の画素回路１１０において、トランジスター１２２は選択トランジスターに相当し、そのゲートノードがｉ行目の走査線１２に接続され、ドレインまたはソースノードの一方が（３ｊ−２）列目のデータ線１４に接続され、他方がトランジスター１２１におけるゲートノードと、保持容量１３２の一端と、トランジスター１２３のドレインノードとにそれぞれ接続されている。ここで、トランジスター１２１のゲートノードについては、他のノードと区別するためにｇと表記する。

トランジスター１２１にあっては、ソースノードが給電線１１６に接続され、ドレインノードがトランジスター１２３のソースノードと、トランジスター１２４のソースノードとにそれぞれ接続されている。ここで、給電線１１６には、画素回路１１０において電源の高位側となる電位Ｖelが給電される。
また、トランジスター１２１のドレインノードは、トランジスター１２３を介してＯＬＥＤ１３０のアノードＡdに電気的に接続されている。トランジスター１２１が飽和領域で動作する場合、当該トランジスター１２１は、ゲート・ソース間の電圧に応じた電流をＯＬＥＤ１３０に供給する。
このため、トランジスター１２１が駆動トランジスターに相当している。

トランジスター１２３のゲートノードには制御信号Ｇcmp(i)が供給される。
トランジスター１２４にあっては、ゲートノードには制御信号Ｇel(i)が供給され、ドレインノードがトランジスター１２５のソースノードとＯＬＥＤ１３０のアノードＡdとにそれぞれ接続されている。
トランジスター１２５にあって、ゲートノードにはｉ行目に対応した制御信号Ｇorst(i)が供給され、ドレインノードは電位Ｖorstを給電する給電線１６に接続されている。

なお、トランジスター１２１〜１２５において、ドレインノードまたはソースノードが他の構成要素と電気的に接続されると説明しているが、電位関係が変わる場合に、ドレインノードとして説明したノードがソースノードとなり、ソースノードとして説明したノードがドレインノードとなることもあり得る。例えば、トランジスター１２１のソースノードおよびドレインノードのいずれか一方が給電線１１６に電気的に接続され、いずれか他方がトランジスター１２３を介してＯＬＥＤ１３０のアノードＡdに電気的に接続されることもあり得る。

保持容量１３２の他端は、給電線１１６に接続される。このため、保持容量１３２は、トランジスター１２１のゲート・ソース間の電圧を保持することになる。ここで、保持容量１３２の容量をＣpixと表記する。
なお、保持容量１３２としては、トランジスター１２１のゲートノードｇに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。
また、本実施形態において電気光学装置１０はシリコン基板に形成されるので、トランジスター１２１〜１２５の基板電位については、図３において省略されているが、電位Ｖelとしている。

さて、画素回路１１０において、ＯＬＥＤ１３０のアノードＡdは、画素回路１１０毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通の共通電極１１８であり、画素回路１１０において電源の低位側となる電位Ｖctに保たれている。
ＯＬＥＤ１３０は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子であり、ＯＬＥＤ１３０の出射側（カソード側）にはＲＧＢのうち、対応する色のカラーフィルターが重ねられる。このようなＯＬＥＤ１３０において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。

ここで、データ信号の電位シフトを説明する前の段階として、レベルシフト回路４０におけるノードｎから、データ線１４、ゲートノードｇまでに至る等価回路について説明する。

図９は、（３ｊ−２）列目のトランスミッションゲート３４（図２参照）がオフし、ｉ行（３ｊ−２）列の画素回路１１０におけるトランジスター１２２がオンする期間、すなわち後述する補償期間におけるレベルシフト回路４０、データ線１４および当該画素回路１１０の等価回路を示す図である。
この図に示されるように、当該画素回路１１０における保持容量１３２と、（３ｊ−２）列目の保持容量４４、５０とは合成容量Ｃ1で表すことができる。ここで、合成容量Ｃ1は、保持容量４４の容量Ｃref1と、保持容量５０の容量Ｃdtと、保持容量１３２の容量Ｃpixとを用いて図１０における式（１）のように表すことができる。
なお、容量Ｃpixは、容量Ｃref1、Ｃdtに対して無視できるほどに小さい場合がある。この場合、式（１）で示される容量Ｃ1については、Ｃref1・Ｃdt／（Ｃref1＋Ｃdt）に近似することができる。
また、便宜上、レベルシフト回路４０における保持容量４１の容量Ｃref2を、図１０における式（２）のようにイコールＣ2とする。
本実施形態では、ｋを次式（３）のように、合成容量Ｃ1と容量Ｃ2との和に対する容量Ｃ2の比で表すことにする。
ｋ＝Ｃ2／（Ｃ1＋Ｃ2） …（３）

＜実施形態の動作＞
図４を参照して電気光学装置１０の動作について説明する。図４は、電気光学装置１０における各部の動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Ｇwr(1)〜Ｇwr(m)が順次Ｌレベルに切り替えられて、１フレームの期間において１〜ｍ行目の走査線１２が１水平走査期間（Ｈ）毎に順番に走査される。
１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこで以下については、ｉ行目が水平走査される走査期間において、特にｉ行（３ｊ−２）列の画素回路１１０について着目して動作を説明することにする。

本実施形態ではｉ行目の走査期間は、大別すると、図４に示されるように、（ｂ）で示される初期化期間と、（ｃ）で示される補償期間と、（ｄ）で示される書込期間と、に分けられる。そして、（ｄ）の書込期間の後、間をおいて（ａ）で示される発光期間となり、１フレームの期間経過後に再びｉ行目の走査期間に至る。このため、時間の順でいえば、（発光期間）→初期化期間→補償期間→書込期間→（発光期間）というサイクルの繰り返しとなる。
なお、図４において、ｉ行目に対し１行前の（ｉ−１）行目に対応する走査信号Ｇwr(i-1)、制御信号Ｇel(i-1)、Ｇcmp(i-1)、Ｇorst(i-1)の各々については、ｉ行目に対応する走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)よりも、それぞれ時間的に１水平走査期間（Ｈ）だけ時間的に先行した波形となる。

＜発光期間＞
説明の便宜上、初期化期間の前提となる発光期間から説明する。図４に示されるように、ｉ行目の発光期間では、走査信号Ｇwr(i)がＨレベルである。また、論理信号である制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)のうち、制御信号Ｇel(i)がＬレベルであり、制御信号Ｇcmp(i)、Ｇorst(i)がＨレベルである。
このため、図５に示されるようにｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする一方、トランジスター１２２、１２３、１２５がオフする。したがって、トランジスター１２１におけるゲート・ソース間の電圧Ｖgsに応じた電流Ｉdsが、ＯＬＥＤ１３０に供給される。後述するように本実施形態では、発光期間における電圧Ｖgsは、トランジスター１２１の閾値電圧から、ノードｈの電位シフト量に応じた分だけシフトした値であり、ノードｈの電位シフト量は、データ信号の電位および一定の電位Ｖrefによって定まる。このため、ＯＬＥＤ１３０には、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。

なお、ｉ行目の発光期間は、ｉ行目以外が水平走査される期間であるから、データ線１４の電位は適宜変動している。ただし、ｉ行目の画素回路１１０においては、トランジスター１２２がオフしているので、ここでは、データ線１４の電位変動を考慮する必要がない。
また、図５においては、動作説明で重要となる経路を太線で示している（以下の図６〜図８においても同様である）。

＜初期化期間＞
次にｉ行目の走査期間に至ると、（ｂ）の初期化期間が開始する。図４に示されるように、（ａ）の発光期間と比較して（ｂ）の初期化期間では、制御信号Ｇel(i)がＨレベルに、制御信号Ｇorst(i)がＬレベルに、それぞれ変化する。
このため、図６に示されるように、ｉ行（３ｊ−２）列の画素回路１１０においてはトランジスター１２４がオフし、トランジスター１２５がオンする。これによってＯＬＥＤ１３０に供給されていた電流Ｉdsの経路が遮断されるとともに、ＯＬＥＤ１３０のアノードＡdが電位Ｖorstにリセットされる。
上述したようにＯＬＥＤ１３０は、アノードＡdとカソードとで有機ＥＬ層を挟持した構成であるので、アノード・カソードの間には、図において破線で示されるように容量Ｃoledが並列に寄生する。発光期間においてＯＬＥＤ１３０に電流が流れていたときに、当該ＯＬＥＤ１３０のアノード・カソード間の両端電圧は当該容量Ｃoledによって保持されるが、この保持電圧は、トランジスター１２５のオンによってリセットされる。このため、本実施形態では、後の発光期間においてＯＬＥＤ１３０に再び電流が流れるときに、当該容量Ｃoledで保持されている電圧の影響を受けにくくなる。

詳細には、例えば高輝度の表示状態から低輝度の表示状態に転じるときに、リセットしない構成であると、輝度が高いとき、すなわち大電流が流れたときの高電圧が容量Ｃoledによって保持されてしまうので、次に、小電流を流そうとしても、過剰な電流が流れてしまって、目的とする低輝度の表示状態にさせにくくなる。これに対して、本実施形態では、トランジスター１２５のオンによってＯＬＥＤ１３０のアノードＡdの電位がリセットされるので、目的とする低輝度の表示状態にさせやすくなる。
なお、本実施形態において、電位Ｖorstについては、当該電位Ｖorstと共通電極１１８の電位Ｖctとの差がＯＬＥＤ１３０の発光閾値電圧を下回るように設定される。このため、初期化期間（次に説明する補償期間および書込期間）において、ＯＬＥＤ１３０はオフ（非発光）状態である。

一方、初期化期間では、制御信号／ＧiniがＬレベルに、制御信号ＧrefがＨレベルになるとともに、制御信号ＧcplがＬレベルになる（制御信号／ＧcplがＨレベルになる）。このため、レベルシフト回路４０においては、図６に示されるようにトランジスター４５、４３がそれぞれオンするとともに、トランスミッションゲート４２がオフする。したがって、保持容量４４の一端であるデータ線１４は電位Ｖiniに、保持容量４４の他端であるノードｈは電位Ｖrefに、それぞれ初期化される。
なお、本実施形態では、電位Ｖrefについては、データ信号の最高値である電位Ｖ(0)と一致するように、すなわち、
Ｖ(0)＝Ｖref …（４）
となるように設定される。

また、本実施形態において制御回路５は、（ｂ）の初期化期間から（ｃ）の補償期間までにわたってデータ信号を次のように供給する。すなわち、制御回路５は、ｊ番目のグループでいえば、データ信号Ｖd_jを、ｉ行（３ｊ−２）列、ｉ行（３ｊ−１）列、ｉ行（３ｊ）列の画素の階調レベルを規定する８ビットのデジタルデータを変換した電位に順番に切り替える一方、データ信号の電位の切り替えに合わせて制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)を順番に排他的にＨレベルとする。これによって、デマルチプレクサ３０では、各グループにおいてトランスミッションゲート３４がそれぞれ左端列、中央列、右端列の順番でオンする。
ここで、初期化期間において、ｊ番目のグループに属する左端列のトランスミッションゲート３４が制御信号Ｓel(1)によってオンする場合、図６に示されるように、データ信号Ｖd_jが保持容量４１の一端であるノードｎに供給されて、保持容量４１によって保持される。
なお、初期化期間（および後の補償期間）では、制御信号ＧcplがＬレベルであり、各列におけるトランスミッションゲート４２はオフしているので、データ信号の供給はノードｈの電位に影響を与えない。

本実施形態において電位Ｖiniについては、例えば電源高位側の電位Ｖelからトランジスター１２１の閾値電圧｜Ｖth｜を減じた値よりも小さくなるように、すなわち、
Ｖini＜Ｖel−｜Ｖth｜ …（５）
となるように設定される。
上述したようにトランジスター１２１はＰチャンネル型である。トランジスター１２１において、ソースノードの電位を基準とした閾値電圧Ｖthは負であり、高低関係の説明で混乱が生じるのを防ぐために、閾値電圧については、絶対値の｜Ｖth｜で表し、大小関係で規定することにする。

＜補償期間＞
ｉ行目の走査期間では、（ｂ）の初期化期間の後に（ｃ）の補償期間となる。図４に示されるように、（ｂ）の初期化期間と比較して（ｃ）の補償期間では、走査信号Ｇwr(i)および制御信号Ｇcmp(i)がＬレベルとなり、制御信号ＧrefがＨレベルに維持された状態で制御信号／ＧiniがＨレベルになる。
このため、図７に示されるように、レベルシフト回路４０においては、トランジスター４３が引き続きオンするので、ノードｈが電位Ｖrefに維持される。
一方、トランジスター４５がオフし、ｉ行（３ｊ−２）列の画素回路１１０ではトランジスター１２２がオンすることによって、ゲートノードｇがデータ線１４に電気的に接続されるので、当該データ線１４からゲートノードｇに至る経路までは、補償期間の開始当初においては電位Ｖiniとなる。

ここで、補償期間においてトランジスター１２３がオンするので、トランジスター１２１はダイオード接続となる。また、データ線１４からゲートノードｇに至る経路までは、補償期間の開始当初は、式（５）を満たす電位Ｖiniである。
このため、トランジスター１２１にはドレイン電流が流れて、ゲートノードｇおよびデータ線１４を充電する。詳細には、電流が、給電線１１６→トランジスター１２１→トランジスター１２３→トランジスター１２２→（３ｊ−２）列目のデータ線１４という経路で流れる。このため、トランジスター１２１のオンによって互いに接続状態にあるデータ線１４からゲートノードｇに至る経路は、電位Ｖiniから上昇する。
ただし、上記経路に流れる電流は、ゲートノードｇが電位（Ｖel−｜Ｖth｜）に近づくにつれて流れにくくなるので、補償期間の終了に至るまでに、データ線１４およびゲートノードｇは電位（Ｖel−｜Ｖth｜）で飽和する。したがって、保持容量１３２の両端で保持される電圧、すなわちトランジスター１２１のゲート・ソース間の電圧は、補償期間の終了に至るまでにトランジスター１２１の閾値電圧｜Ｖth｜となる。

図１１は、補償期間と書込期間とにおけるノードｎ、ノードｈおよびゲートノードｇの電位を説明するための図である。
補償期間では、初期化期間から引き続いて制御信号ＧcplがＬレベルであるから（制御信号／ＧcplがＨレベルであるから）、トランスミッションゲート４２がオフしている。また、デマルチプレクサ３０を介して供給されたデータ信号Ｖd_jは、保持容量４１によって保持される。このとき、データ信号Ｖd_jの電位をＶdataとすると、図１１（ａ）に示されるように、保持容量４１の一端であるノードｎは電位Ｖdataとなる。
なお、保持容量４４の他端、すなわち合成容量Ｃ1の一端であるノードｈは、トランジスター４３のオンによって電位Ｖrefである。また、補償期間の終了時においては、上述したように、また、図１１（ｂ）に示されるようにゲートノードｇは電位（Ｖel−｜Ｖth｜）で飽和する。

＜書込期間＞
ｉ行目の走査期間では、（ｃ）の補償期間の後に（ｄ）の書込期間となる。図４に示されるように、（ｄ）の書込期間では、制御信号ＧrefがＬレベルになる一方で、制御信号ＧcplがＨレベルになる（制御信号／ＧcplがＬレベルになる）。
また、本実施形態では、書込期間において制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)がＨレベルになることはない（制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)がＬレベルになることはない）。
このため、図８に示されるように、各列においては、トランスミッションゲート３４がオフした状態で、トランスミッションゲート４２がオンするので、合成容量Ｃ1の一端であるノードｈは、補償期間における電位Ｖrefからシフトする。

ここで、ノードｈにおける電位シフトについて図１１（ｃ）を参照して説明する。書込期間では、トランスミッションゲート４２のオンによってノードｎ、ノードｈは互いに同じ電位Ｖnodeとなる。
このため、保持容量４１で蓄積された電荷、詳細には電位Ｖdataと容量Ｃ2との積に相当する電荷は、トランスミッションゲート４２のオンによって電位Ｖrefに対応した電荷を蓄積していた合成容量Ｃ1と、自身の容量Ｃ2とに再分配されるので、図１２における式（６）が成立する。
式（６）を、Ｖnodeについて解くと、図において式（７）のように表すことができる。
ここで、ノードｈにおける初期化期間から書込期間に至る電位シフト量をΔＶhとしたとき、Ｖnodeについては式（８）に示されるように表すことができる。
なお、電位シフト量ΔＶhについては、上昇方向を正としたとき、本実施形態では、下降方向に変化するので、負である。

式（７）および式（８）から、電位シフト量ΔＶhについて解くと、式（９）が導かれる。式（９）おけるＣ2／（Ｃ1＋Ｃ2）を式（３）で示したように比ｋとしたとき、ノードｈにおける電位シフト量ΔＶhについては、式（１０）に示されるように表すことができる。

また、書込期間では、図４に示されるように制御信号Ｇcmp(i)がＨレベルになる。このため、図８に示されるように、トランジスター１２１のダイオード接続が解除される。一方、ゲートノードｇは、保持容量４４の一端にデータ線１４を介して接続された状態が補償期間から継続している。このため、ゲートノードｇは、補償期間における電位（Ｖel−｜Ｖth｜）から、ノードｈの電位シフト量ΔＶhに係数ｐを乗じた値だけシフトする。

ここで、ゲートノードｇにおける電位シフトについて図１１（ｄ）を参照して説明すると、当該電位シフト量ΔＶgについては、ノードｈの電位シフト量ΔＶhを、保持容量５０、１３２の並列容量（Ｃdt＋Ｃpix)と、保持容量４４の容量Ｃref1とで内分した値となるので、図１２の式（１１）のように表すことができる。
すなわち、電位シフト量ΔＶgについては、式（１１）に示されるように、容量Ｃdt、Ｃref1、Ｃpix、および、ノードｈの電位シフト量ΔＶhで定まる。電位シフト量ΔＶhは、式（１０）に示したように電位Ｖdata、Ｖrefおよび比ｋで定まる。このうち、電位Ｖdataはデータ信号の電位であり、階調レベルが「０」に対応するＶ(0)から階調レベルが「２５５」に対応するＶ(255)まで段階的に変化するが、それ以外は一定値であるので、電位シフト量ΔＶgは、階調レベルに応じた定まることになる。
式（１１）においてΔＶhの係数をｐとすると、ゲートノードｇの電位シフト量ΔＶgについては、式（１２）のように簡略化して表すことができる。このため、シフト後におけるゲートノードｇの電位Ｖgについては、図１１（ｄ）、または、図１２の式（１４）のように表すことができる。
なお、ゲートノードｇにおける電位シフト量ΔＶgについては、式（９）および式（１１）から、式（１３）のように表すことができる。電位シフト量ΔＶgについては、上昇方向を正としたとき、本実施形態では、電位シフト量ΔＶhと同様に、下降方向に変化するので、負である。
また、補償期間の終了時においてトランジスター１２１の電圧Ｖgsは、閾値電圧｜Ｖth｜からゲートノードｇの電位シフト量だけシフト値（｜Ｖth｜−ｐ・ΔＶh）となる。

＜発光期間＞
ｉ行目の書込期間の終了した後、１水平走査期間の間をおいて発光期間に至る。この発光期間では、上述したように制御信号Ｇel(i)がＬレベルになるので、ｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする。
ゲート・ソース間の電圧Ｖgsは（｜Ｖth｜−ｐ・ΔＶh）であり、トランジスター１２１の閾値電圧から、データ信号の電位に応じた分だけシフトした値である。このため、ＯＬＥＤ１３０には、先の図５に示したように、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。

このような初期化期間から発光期間に至るまでの動作は、ｉ行目の走査期間において、（３ｊ−２）列目の画素回路１１０以外のｉ行目の他の画素回路１１０においても時間的に並列して実行される。ただし、デマルチプレクサ３０では、選択信号Ｓel(1)、Ｓel(2)、Ｓel(3)の順番でＨレベルになるので、データ信号の電位は、保持容量４１によって、ｊ番目のグループでいえば３（ｊ−２）列目、３（ｊ−１）列目、（３ｊ）列目の順番で保持される。
さらに、このようなｉ行目の動作は、実際には、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。

本実施形態において、トランジスター１２１によってＯＬＥＤ１３０に供給される電流Ｉdsについては、閾値電圧の影響が相殺されるので、トランジスター１２１の閾値電圧が画素回路１１０毎にばらついても、そのばらつきが補償されて、階調レベルに応じた電流がＯＬＥＤ１３０に供給される。したがって、本実施形態によれば、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。

この相殺について図１４を参照して説明する。この図に示されるように、トランジスター１２１は、ＯＬＥＤ１３０に供給する微小電流を制御するために、弱反転領域（サブスレッショルド領域）で動作する。
図において、Ａは閾値電圧｜Ｖth｜が大きいトランジスターを、Ｂは閾値電圧｜Ｖth｜が小さいトランジスターを、それぞれ示している。なお、図１４において、ゲート・ソース間の電圧Ｖgsは、実線で示される特性と電位Ｖelとの差である。また、図において、縦スケールの電流は、ソースからドレインに向かう方向を正（上）とした対数で示されている。

補償期間においてゲートノードｇは、データ線１４の電位Ｖiniから電位（Ｖel−｜Ｖth｜）となる。このため、閾値電圧｜Ｖth｜が大きいトランジスターＡでは、動作点がＳからＡａに移動する一方、閾値電圧｜Ｖth｜が小さいトランジスターＢでは、動作点がＳからＢａに移動する。
次に、２つのトランジスターが属する画素回路１１０へのデータ信号の電位が同じ場合、つまり同じ階調レベルが指定された場合に、書込期間においては、動作点Ａａ、Ｂａからの電位シフト量は、ともに同じ｜ΔＶg｜（＝｜ｐ・ΔＶh｜）である。このため、トランジスターＡについては動作点がＡａからＡｂに移動し、トランジスターＢについては動作点がＢａからＢｂに移動するが、電位シフト後の動作点における電流は、トランジスターＡ、Ｂともに、ほぼ同じＩdsで揃うことになる。

また、本実施形態では、データ信号の振幅に対して、データ線１４（ゲートノードｇ）の電位の振幅が圧縮される割合（圧縮率）が、ＲＧＢの列毎に異なるように設定されている。詳細には、Ｇ、Ｒ、Ｂの順で圧縮率が高められている、すなわち、Ｇ、Ｒ、Ｂの順で、データ線１４（ゲートノードｇ）の電位の振幅が小さくなる。

図１３は、データ信号の電位振幅と、ＲＧＢ毎のノードｈ、ゲートノードｇの電位振幅との関係を示す図である。なお、図において、ノードｈの電位振幅については実線で示し、ゲートノードｇの電位振幅については破線で示している。
上述したように制御回路５から電位Ｖdataのデータ信号Ｖd_jが供給されたときに、ノードｈにおける電位シフト量ΔＶhについては、式（１０）のように表される。ここで、データ信号の電位Ｖdataは、Ｖ(0)からＶ(255)までにわたって変化する。ただし、式（４）で示したように電位Ｖrefについてはデータ信号のＶ(0)と一致するように設定されているので、データ信号の電位ＶdataがＶ(0)であるとき、式（１０）の右辺括弧内はゼロになる。このため、データ信号の電位がＶ(0)であれば、電位シフト量ΔＶhについてもゼロになるので、ノードｈの電位は、図１３に示されるように、ＲＧＢの各々について、Ｖ(0)（＝Ｖref）からシフトしないことになる。
したがって、式（１２）で示される電位シフト量ΔＶgについてもゼロであるから、式（１３）で示されるゲートノードｇの電位Ｖgは、補償期間の終了時における電位（Ｖel−｜Ｖth｜）から変化しない。このため、データ信号の電位がＶ(0)であれば、発光期間では、ＲＧＢの各色にわたってＯＬＥＤ１３０に電流が流れないので、良好な黒の表示が可能になる。

一方、データ信号の電位が最低のＶ(255)であるとき、ノードｈにおける電位シフト量ΔＶhについては、式（１０）または図１３に示されるように、｛Ｖ(255)−Ｖref｝にＲＧＢ毎の比ｋR、ｋG、ｋBを乗じた値となる。ここで、Ｖ(255)は、Ｖ(0)およびＶrefよりも低いので、括弧内の値は負になる。このため、データ信号の電位がＶ(255)であるとき、式（８）の右辺で示されるノードｈの電位は、図１３に示されるように、比ｋR、ｋG、ｋBの大きさに応じて、Ｂ、Ｒ、Ｇの順でＶrefに対して低くなる。
ゲートノードｇで示される電位シフト量ΔＶgについても、式（１１）の右辺におけるΔＶhに比例するので、図１３に示されるようにＢ、Ｒ、Ｇの順でＶrefに対して低くなる。

このため、データ信号の電位振幅である電位Ｖ(0)から電位Ｖ(255)までの範囲がＲＧＢにわたって共通であっても、ゲートノードｇの電位振幅は、Ｖ(0)、Ｖrefを基準にしてＲＧＢ毎に異なるように圧縮される。換言すれば、ＯＬＥＤを最高輝度で発光させるときのゲートノードｇの電位に応じて設定すると、データ信号の電位振幅をＲＧＢで共通化することができる。
ここで、ゲートノードｇの電位シフト量ΔＶgについては、式（１３）で示されるので、合成容量Ｃ1と容量Ｃ2（＝Ｃref2）とで定まる係数部分をＲＧＢ毎に設定すれば良いことになる。

例えば階調レベル「２５５」に対するデータ信号の電位Ｖ(255)のときの電位シフト量ΔＶhについては、式（９）または図１３に示されるように、｛Ｖ(255)−Ｖref｝に容量の比ｋR、ｋG、ｋBをそれぞれ乗じた値となる。ここで、ＲＧＢ毎に合成容量Ｃ1を揃えた場合に、比が
ｋG＜ｋR＜ｋB
となるように保持容量４１の容量Ｃref2を、ＲＧＢ毎に要求されるゲートノードｇの電位Ｖgに合わせて設定すれば良いことになる。

このように、本実施形態によれば、ＲＧＢで共通のデータ信号を、ＲＧＢで異なる圧縮率でレベルシフトして、データ線１４およびゲートノードｇに供給するので、階調レベルを規定する８ビットよりも多いビット数で処理する必要がなくなる。したがって、本実施形態によれば、構成の複雑化を回避することができる。

また、画素回路が微細化されたとき、トランジスター１２１では、ゲート・ソース間の電圧Ｖgsの変化に対しドレイン電流が指数関数的に大きく変化するが、本実施形態では、データ信号の電位振幅が圧縮されて、データ線１４およびゲートノードｇに供給されるので、データ信号の電位変化に対して、ＯＬＥＤ１３０に供給する電流を高精度に制御することができる。

また、本実施形態においては、初期化期間、補償期間において制御回路５から供給されたデータ信号を、各グループにおいて３列分の保持容量４１によって順に保持させるとともに、各列のデータ線１４に対し、書込期間におけるトランスミッションゲート４２のオンによって一斉にレベルシフトして供給する構成となっている。このため、本実施形態では、デマルチプレクサ３０によってデータ信号を分配する構成であるにもかかわらず、同一グループを構成するデータ線１４同士で比較したときに差が生じにくいので、表示のムラが発生しにくい構成となっている。

＜応用・変形例＞
本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。

＜容量Ｃref2の省略＞
実施形態においては、各列において保持容量４１（容量Ｃref2）およびトランスミッションゲート４２を設けたが、これらは、必ずしも必要ではない。これは、保持容量４４を介したノードｈの電位変化によって、データ線１４（ゲートノードｇ）の電位が変化すれば良いからである。
各列において保持容量４１およびトランスミッションゲート４２を設けない場合であっても、データ線１４（ゲートノードｇ）の電位Ｖgは、式（１４）に示されるように、補償期間の終了時における（Ｖel−｜Ｖth｜）から、ノードｈにおける電位シフト量ΔＶh、すなわち当該構成では（Ｖdata−Ｖref）に係数ｐを乗じた分だけシフトすることになる。ここで、係数ｐは、式（１１）の右辺においてΔＶhの係数部分である。
したがって、当該構成において保持容量１３２の容量Ｃpixが無視できるほどに小さい場合、容量Ｃref1と容量Ｃdtとの比を適切に設定すれば良いことになる。

なお、保持容量４１およびトランスミッションゲート４２を設けない場合、書込期間において、各グループにおいてトランスミッションゲート３４をそれぞれ左端列、中央列、右端列の順番でオンして、データ信号を分配する供給する構成となる。したがって、この構成では、書込期間でトランスミッションゲート４２を一斉オンする実施形態と比較して、書込期間を長く必要とする結果、その分、補償期間が短くなる。

＜制御回路＞
実施形態において、データ信号を供給する制御回路５については電気光学装置１０とは別体としたが、制御回路５についても、走査線駆動回路２０やデマルチプレクサ３０、レベルシフト回路４０とともに、半導体シリコン基板に集積化しても良い。

＜基板＞
実施形態においては、電気光学装置１０を半導体シリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。例えば、ＳＯＩ基板であっても良い。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。

＜制御信号Ｇcmp(i)＞
実施形態において、ｉ行目でいえば書込期間において制御信号Ｇcmp(i)をＨレベルとしたが、Ｌレベルとしても良い。すなわち、トランジスター１２３をオンさせることによる閾値補償とノードゲートｇへの書き込みとを並行して実行する構成としても良い。

＜デマルチプレクサ＞
実施形態では、データ線１４を３列毎にグループ化するとともに、各グループにおいてデータ線１４を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数については「２」であっても良いし、「４」以上であっても良い。
また、データ信号については、デマルチプレクサ３０によって分配する構成でなくても、制御回路５から供給されたデータ信号を一旦、保持容量４１に保持させ、この後、トランスミッションゲート４２のオンによってデータ線１４に保持容量４４を介して供給する構成であっても良い。また、保持容量４１およびトランスミッションゲート４２を設けない場合であれば、電位Ｖrefに初期化したノードｈに、書込期間においてデータ信号を供給する構成としても良い。

＜トランジスターのチャンネル型＞
上述した実施形態等では、画素回路１１０におけるトランジスター１２１〜１２５をＰチャンネル型で統一したが、Ｎチャンネル型で統一しても良い。また、Ｐチャンネル型およびＮチャンネル型を適宜組み合わせても良い。

＜その他＞
実施形態等では、カラー表示のために、ＯＬＥＤをＲＧＢの三色に対応させたが、例えばＹ（黄）を加えた四色としても良いし、ＲＧＢ以外の色でも良い。また、フルカラーの画像を表示する必要がない場合、例えば電光掲示版のように文字情報を表示する場合、例えばＧＲの二色に対応させても良い。
実施形態等では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じた輝度で発光するものであれば良い。

＜電子機器＞
次に、実施形態等や応用例に係る電気光学装置１０を適用した電子機器について説明する。電気光学装置１０は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ＨＭＤを例に挙げて説明する。

図１５は、ＨＭＤの外観を示す図であり、図１６は、その光学的な構成を示す図である。まず、図１５に示されるように、ＨＭＤ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ＨＭＤ３００は、図１６に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図１６において左側となるように配置している。これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。
電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右側となるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。

この構成において、ＨＭＤ３００の装着者は、電気光学装置１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このＨＭＤ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌに表示させ、右眼用画像を電気光学装置１０Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる（３Ｄ表示）。

なお、電気光学装置１０については、ＨＭＤ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。

１０…電気光学装置、１２…走査線、１４…データ線、２０…走査線駆動回路、３０…デマルチプレクサ、４０…レベルシフト回路、４１、４４、５０…保持容量、１００…表示部、１１０…画素回路、１１６…給電線、１１８…共通電極、１２１〜１２５…トランジスター、１３０…ＯＬＥＤ、１３２…保持容量、３００…ＨＭＤ。

Claims (9)

1. デジタルの画像データをアナログのデータ信号に変換し、前記データ信号を出力する制御回路と、
   前記制御回路に電気的に接続された第１入力端と、第１出力端と、を備えた第１スイッチと、
   前記制御回路に電気的に接続された第２入力端と、第２出力端と、を備えた第２スイッチと、
   前記第１スイッチの前記第１出力端に電気的に接続された第１端を備えた第１容量と、
   前記第２スイッチの前記第２出力端に電気的に接続された第２端を備えた第２容量と、
   前記第１容量の前記第１端に電気的に接続された第３入力端と、第３出力端と、を備えた第３スイッチと、
   前記第２容量の前記第２端に電気的に接続された第４入力端と、第４出力端と、を備えた第４スイッチと、
   前記第３スイッチの前記第３出力端に電気的に接続された第３端と、第４端と、を備えた第３容量と、
   前記第４スイッチの前記第４出力端に電気的に接続された第５端と、第６端と、を備えた第４容量と、
   前記第３容量の前記第４端に電気的に接続された第１配線と、
   前記第４容量の前記第６端に電気的に接続された第２配線と、
   前記第１配線に電気的に接続された第７端を備えた第５容量と、
   前記第２配線に電気的に接続された第８端を備えた第６容量と、
   第３配線と、
   前記第１配線と前記第３配線とが交差する第１位置に対応して設けられた第１画素回路と、
   前記第２配線と前記第３配線とが交差する第２位置に対応して設けられた第２画素回路と、を有し、
   前記第１画素回路および前記第２画素回路の各々は、
   発光素子と、
   前記発光素子に電気的に接続されたときに前記発光素子に供給する電流を制御する第１トランジスターと、
   前記第１配線または前記第２配線と前記第１トランジスターのゲートとの間に配置され、前記第１配線または前記第２配線と前記第１トランジスターの前記ゲートとのオンおよびオフを制御する第２トランジスターと、
   前記第１トランジスターの前記ゲートに電気的に接続された画素容量と、を含むことを特徴とする電気光学装置。
2. 前記第５容量の容量値に対する前記第３容量の容量値の比は、前記第６容量の容量値に対する前記第４容量の容量値の比と異なる比であることを特徴とする請求項１に記載の電気光学装置。
3. 前記第１容量に供給する前記データ信号は、前記第１容量、前記第３スイッチ、前記第３容量、前記第１配線及び前記第５容量により第１圧縮率で圧縮されて第１圧縮信号となり、
   前記第１圧縮信号が前記第３容量の前記第３端に供給されることを特徴とする請求項１または２に記載の電気光学装置。
4. 前記第２容量に供給する前記データ信号は、前記第２容量、前記第４スイッチ、前記第４容量、前記第２配線及び前記第６容量により、前記第１圧縮率とは異なる第２圧縮率で圧縮されて第２圧縮信号となり、
   前記第２圧縮信号が前記第４容量の前記第５端に供給されることを特徴とする請求項３に記載の電気光学装置。
5. 前記第１圧縮信号は、前記第３容量、前記第１配線及び前記第５容量により、第３圧縮率で圧縮されて第３圧縮信号となり、
   前記第３圧縮信号は、前記第１画素回路の前記第１トランジスターの前記ゲートに供給されることを特徴とする請求項３または４に記載の電気光学装置。
6. 前記第２圧縮信号は、前記第４容量、前記第２配線及び前記第６容量により、第４圧縮率で圧縮されて第４圧縮信号となり、
   前記第４圧縮信号は、前記第２画素回路の前記第１トランジスターの前記ゲートに供給されることを特徴とする請求項４に記載の電気光学装置。
7. 前記第１画素回路における前記第１トランジスターの前記ゲートの電位シフト量は、前記第３容量の前記第３端の電位シフト量を、前記第１画素回路の前記画素容量と前記第５容量との並列容量と、前記第３容量と、で内分したシフト量となることを特徴とする請求項１乃至６の何れか一項に記載の電気光学装置。
8. 前記制御回路は、前記第３スイッチをオンにし、前記第３容量の前記第３端に蓄積していた第１電荷と、前記第１容量の前記第１端に蓄積していた前記データ信号に相当する第２電荷と、を前記第１容量、前記第３容量、前記第５容量及び前記第１画素回路の前記画素容量に再分配することを特徴とする請求項１乃至７の何れか一項に記載の電気光学装置。
9. 請求項１乃至８の何れかに記載の電気光学装置を備えることを特徴とする電子機器。

Images