CN116544237A - 电光装置和电子设备 - Google Patents

电光装置和电子设备 Download PDF

Info

Publication number
CN116544237A
CN116544237A CN202310077427.0A CN202310077427A CN116544237A CN 116544237 A CN116544237 A CN 116544237A CN 202310077427 A CN202310077427 A CN 202310077427A CN 116544237 A CN116544237 A CN 116544237A
Authority
CN
China
Prior art keywords
wiring
transistor
electro
optical device
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310077427.0A
Other languages
English (en)
Inventor
儿玉拓海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN116544237A publication Critical patent/CN116544237A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供电光装置和电子设备，应对电光装置的微细化。电光装置(10)具有：基板(11)，其设置有晶体管；多个布线，它们在Z方向上，设置于基板与像素电极之间的多个布线层(230、240、250、260)，用于供第1晶体管向所述发光元件供给电流；扫描线，其设置于布线层(230)并在X方向上延伸；以及数据线，其设置于布线层(240)并在Y方向上延伸，设置于布线层(230)的布线(231)在X方向上延伸，设置于布线层(250)的布线(251)在Y方向上延伸。

Description

电光装置和电子设备
技术领域
本发明涉及电光装置和电子设备。
背景技术
已知有使用例如OLED(Organic Light Emitting Diode：有机发光二极管)作为发光元件的电光装置。在电光装置中，包含用于使电流流过该发光元件的晶体管等的像素电路与应显示的图像的各像素对应地设置。
由于高分辨率以及高精细化，相邻的像素电路、各种布线的间隔变窄。例如当两条布线的间隔变窄时，由一条布线引起的电压变化容易对另一条布线造成影响，即容易产生干扰。
因此，提出了如下技术：将用于向发光元件供给电流的电源布线设置在与扫描线相同的布线层，且设置成在与扫描线相同的方向上延伸，从而抑制与扫描线垂直的方向上的干扰(例如参照专利文献1)。
专利文献1：日本特开2018-124540号公报
近年来，在电光装置中，要求进一步的高分辨率以及高精细化。因此，存在如下课题：仅通过抑制与扫描线垂直的方向上的干扰，无法充分应对电光装置的微细化。
发明内容
本公开一个方式的电光装置具有：基板，其设置有第1晶体管；发光元件，其具有像素电极；多个电源布线，它们在所述基板的厚度方向上，设置于所述基板与所述像素电极之间的多个布线层，用于供所述第1晶体管向所述发光元件供给电流；扫描线，其设置于所述多个布线层中的第1布线层并在第1方向上延伸；以及数据线，其设置于所述多个布线层中的第2布线层并在第2方向上延伸，所述多个电源布线包含第1电源布线和第2电源布线，所述第1电源布线设置于所述第1布线层并在所述第1方向上延伸，所述第2电源布线设置于所述第2布线层并在所述第2方向上延伸。
附图说明
图1是表示实施方式的电光装置的立体图。
图2是表示电光装置的主要部分结构的框图。
图3是表示电光装置中的主要部分结构的电路图。
图4是表示显示区域中的像素电路的结构的图。
图5是表示电光装置的动作的时序图。
图6是表示电光装置的动作的时序图。
图7是用于说明电光装置的动作的图。
图8是用于说明电光装置的动作的图。
图9是用于说明电光装置的动作的图。
图10是用于说明电光装置的动作的图。
图11是用于说明电光装置的动作的图。
图12是用于说明电光装置的动作的图。
图13是电光装置的主要部分剖视图。
图14是表示电光装置中的半导体层等的俯视图。
图15是表示电光装置中的、由第1布线层构成的布线等的俯视图。
图16是表示电光装置中的、由第2布线层构成的布线等的俯视图。
图17是表示电光装置中的、由第3布线层构成的布线等的俯视图。
图18是表示电光装置中的、由第4布线层构成的布线等的俯视图。
图19是表示电光装置中的像素电极的俯视图。
图20是表示电光装置中的发光区域的俯视图。
图21是电光装置中的红色发光区域的主要部分剖视图。
图22是电光装置中的绿色发光区域的主要部分剖视图。
图23是电光装置中的蓝色发光区域的主要部分剖视图。
图24是表示变形例中的由第4布线层构成的布线等的俯视图。
图25是表示变形例中的像素电极的俯视图。
图26是表示变形例中的发光区域的俯视图。
图27是与变形例相比较地示出实施方式中的第4布线层的俯视图。
图28是表示使用了电光装置的头戴式显示器的立体图。
图29是表示头戴式显示器的光学结构的图。
标号说明
10：电光装置；12：扫描线；14：数据线；100：显示区域；110：像素电路；117：控制线(第1控制线)；118：控制线(第2控制线)；121：晶体管(第1晶体管)；122：晶体管(第2晶体管)；123：晶体管(第3晶体管)；124：晶体管(第4晶体管)；130：OLED(发光元件)；131：像素电极；230：第1布线层；231：布线(第1电源布线)；240：第2布线层(第3布线层)；241：布线(第3电源布线)；250：第3布线层(第2布线层)；251：布线(第2电源布线)。
具体实施方式
以下，参照附图对本发明实施方式的电光装置进行说明。另外，在各图中，使各部分的大小以及比例尺与实际适当不同。另外，以下所述的实施方式是优选具体例，因此附加了技术上优选的各种限定，但只要在以下的说明中没有特别限定本发明的意思的记载，则本发明的范围并不限定于这些方式。
图1是表示电光装置10的立体图。电光装置10例如是在头戴式显示器等中显示图像的微型显示面板。电光装置10包含多个像素电路、驱动该像素电路的驱动电路等。该像素电路和该驱动电路集成在半导体基板上。半导体基板典型的是硅基板，但也可以是其他半导体基板。
如该图所示，电光装置10收纳于具有开口部191的框状的壳体192。电光装置10与FPC(Flexible Printed Circuits：柔性印刷电路)基板194的一端连接。在FPC基板194的另一端设置有多个端子196。多个端子196与省略了图示的主机装置连接。主机装置将影像数据提供给电光装置10。影像数据是表示由电光装置10显示的影像的数据。
另外，在图中，X方向表示电光装置10中的显示图像的横向，Y方向表示显示图像的纵向。此外，由X方向和Y方向确定的二维平面是半导体基板的基板面。Z方向表示与X方向以及Y方向垂直且从后述的发光元件发出的光的射出方向。
图2是表示电光装置10的电气结构的框图，图3是表示电光装置10中的主要部分结构的图。
如图2所示，电光装置10包含控制电路20、数据信号输出电路30、开关组40、电容元件组50、初始化电路60、辅助电路70、显示区域100以及扫描线驱动电路120。
在电光装置10中，如图3所示，例如1080行的扫描线12在图中的X方向上延伸设置，5760(＝1920×3)列的数据线14在Y方向上延伸设置，并且以与各扫描线12相互保持电绝缘的方式设置。
为了区分扫描线12中的行(row)，在图中从上起依次称为1、2、3、……、1079、1080行。另外，关于扫描线12，为了不确定行而进行一般说明，有时使用1以上1080以下的整数i来表述为第i行。
另外，为了区别数据线14中的列(column)，在图中从左起依次称为1、2、3、……、5758、5759、5760列。此外，数据线14按每3列进行分组。在为了对组进行一般说明而使用1以上1920以下的整数j时，第(3j-2)列、第(3j-1)列以及第(3j)列的共计3列的数据线14属于从左数第j个组。
像素电路110R、110G以及110B与以1080行排列的扫描线12和以5760列排列的数据线14对应地设置。详细而言，像素电路110R与第i行的扫描线12和第(3j-2)列的数据线14的交叉处对应地设置。像素电路110G与第i行的扫描线12和第(3j-1)列的数据线14的交叉处对应地设置。像素电路110B与第i行的扫描线12和第(3j)列的数据线14的交叉处对应地设置。
像素电路110R包含在射出的光中包含红色成分的发光元件，像素电路110G包含在射出的光中包含绿色成分的发光元件，像素电路110B包含在射出的光中包含蓝色成分的发光元件。通过从行相同且彼此相邻的像素电路110R、110B以及110G射出的光的加法混色来表现1个颜色。因此，本实施方式显示彩色的1个像素以纵1080行×横1920列矩阵排列的图像。
像素电路110R、110G以及110B依次表现彩色的1个像素中的红色成分、绿色成分、蓝色成分，因此严格来说应该称为子像素电路，但在本说明中为了方便而称为像素电路。
在实施方式中，由像素电路110R、110G以及110B表现的彩色像素的排列(1080行×1920列)与应显示的图像中的彩色像素的排列一致。
此外，由像素电路110R、110G以及110B表现的彩色像素的排列与应显示的图像中的彩色像素的排列也可以不一致。
另外，在不确定颜色而对像素电路110R、110G以及110B进行一般说明的情况下，将像素电路的标号仅设为110来进行说明。此外，像素电路110R、110G以及110B排列的区域是显示区域100的一例。
另外，某个对象物“在X方向或Y方向上延伸”是指，该对象物不仅限于1个像素电路110，而是沿着列或行方向跨越多个像素电路110。
在图2中，控制电路20基于从主机装置供给的影像数据Vid以及控制信号Ctrl来控制各部分。
影像数据Vid与同步信号同步地被供给，例如按每个RGB用8比特指定应由电光装置10显示的图像中的像素的灰度等级。另外，同步信号包含指示影像数据Vid的垂直扫描开始的垂直同步信号、指示水平扫描开始的水平同步信号、以及表示影像数据Vid的1个像素的定时的点时钟信号。
控制电路20为了控制各部分，生成控制信号Gref、Gcp、/Drst、/Gorst、/Gini、L_Ctr、Sel(1)～Sel(1920)以及时钟信号Clk作为逻辑信号。另外，控制电路20基于控制信号Ctrl所包含的垂直同步信号来控制扫描线驱动电路120。
此外，虽然在图2中省略，但控制电路20输出与控制信号Gcp处于逻辑反转关系的控制信号/Gcp、与控制信号Gref处于逻辑反转关系的控制信号/Gref、与Sel(1)～Sel(1920)处于逻辑反转关系的控制信号/Sel(1)～/Sel(1920)。
在这些逻辑信号中，L电平是作为电压零的基准的0V，H电平例如是6.0V。另外，后述的控制信号/Gel(1)～/Gel(1080)取L电平、H电平且加上了M电平的3个电平。M电平是L电平与H电平的中间值的电平，例如为4～5V。
扫描线驱动电路120是用于以1行为单位驱动以1920行5760列排列的像素电路110R、110G以及110B的电路，除了扫描信号以外，还输出在图3中省略的与该扫描信号同步的各种控制信号。
数据信号输出电路30向数据线14输出数据信号。详细而言，数据信号输出电路30输出与各像素的灰度等级对应的电压的数据信号。另外，在本实施方式中，从数据信号输出电路30输出的数据信号的电压振幅被压缩，并被供给至数据线14。因此，压缩后的数据信号也成为与像素的灰度等级对应的电压。
此外，数据信号输出电路30还具有将串行供给的影像数据Vdat并行转换为多相(在该例子中，相当于构成组的数据线14的列数的“3”相)并输出的功能。为了简化，以下作为“3”相进行说明。
数据信号输出电路30包含移位寄存器31、锁存电路32、D/A转换电路组33以及放大器组34。
移位寄存器31与时钟信号Clk同步地依次传送串行供给的影像数据Vdat，存储1行的量、即以像素电路110的个数来说5760个的量。另外，在本实施方式中，为了将影像数据Vdat并行转换为3相并输出，移位寄存器31将影像数据Vdat按每3相(每3个像素)依次存储。
锁存电路32根据控制信号L_Ctr对移位寄存器31中每3相地进行存储的影像数据Vdat进行锁存，根据控制信号L_Ctr将锁存的影像数据Vdat并行转换为3相并输出。
D/A转换电路组33包含3个D/A(Digital to Analog：数模)转换器。通过3个D/A转换器，从锁存电路32输出的3相的影像数据Vdat被转换为模拟信号。
放大器组34包含3个放大器。通过3个放大器，从D/A转换电路组33输出的3相的模拟信号被放大，作为数据信号Vd(1)、Vd(2)、Vd(3)输出。
另外，作为D/A转换电路的结构，例如也可以是如下结构：与各比特对应地设置开关和电容元件，通过开关根据各比特的“0”或“1”来控制电容元件的充放电。另外，根据数据信号输出电路30的结构，不一定需要具有放大器组34，例如，作为D/A转换电路的结构，例如，只要是与各比特对应地设置开关以及电容元件，并通过开关根据各比特来控制电容元件的充放电的结构，则也可以不具有放大器组34。
如后所述，控制电路20输出在写入期间之前的补偿期间依次排他地成为H电平的控制信号Sel(1)～Sel(1920)。
在图3中，扫描线驱动电路120依次向第1、2、3、……、1079、1080行的扫描线12供给扫描信号/Gwr(1)、/Gwr(2)、……、/Gwr(1079)、/Gwr(1080)。
在电光装置10中，与数据线14一对一地对应设置有数据传输线14a。
开关组40是按每个数据传输线14a设置的传输门45的集合体。
其中，与1、4、7、……、5758列的数据传输线14a对应的1920个传输门45的输入端被公共连接。另外，数据信号Vd(1)按每个像素以时间序列供给到该输入端。
另外，与2、5、8、……、5759列的数据传输线14a对应的1920个传输门45的输入端被公共连接，数据信号Vd(2)按每个像素以时间序列被供给。
同样地，与3、6、9、……、5760列的数据传输线14a对应的1920个传输门45的输入端被公共连接，数据信号Vd(3)按每个像素以时间序列被供给。
某1列的传输门45的输出端与该列的数据传输线14a的一端连接。
与属于第j组的(3j-2)、(3j-1)、(3j)列对应的3个传输门45在控制信号Sel(j)为H电平时(控制信号/Sel(j)为L电平时)，输入端与输出端之间成为导通状态。
另外，在图3中，由于纸面的制约，仅图示了第1组和第1920组，省略了其他组。另外，图3的传输门45在图2中简化表示为简单的开关。
在本说明中，开关、晶体管或传输门的“接通/导通状态”是指开关的两端、晶体管中的源极节点/漏极节点之间、或传输门的两端电连接而成为低阻抗状态。另外，开关、晶体管或者传输门的“断开/截止状态”是指开关的两端、源极节点/漏极节点之间、或者传输门的两端成为非电连接而成为高阻抗状态。
另外，在本说明中，“电连接”或者单纯的“连接”是指2个以上的要素间的直接或者间接的连接或者结合。
电容元件组50是按照每个数据传输线14a设置的电容元件51的集合体。在此，与某1列的数据传输线14a对应的电容元件51的一端与该数据传输线14a的一端连接，该电容元件51的另一端接地为恒定电位、例如成为电压零的基准的电位。
辅助电路70是按每列设置的传输门72、73和按每列设置的电容元件74、75的集合体。
在此，在控制信号Gcp为H电平时(控制信号/Gcp为L电平时)，与某个列对应的传输门72的输入端与输出端之间成为导通状态。与某个列对应的传输门72的输入端连接于该列的数据传输线14a的另一端，与该列对应的传输门72的输出端连接于与该列对应的传输门73的输出端、与该列对应的电容元件74的一端、以及与该列对应的电容元件75的一端。
在控制信号Gref为H电平时(控制信号/Gref为L电平时)，与某1列对应的传输门73的输入端与输出端之间成为导通状态。对与某1列对应的传输门73的输入端施加电压Vref。
另外，与某1列对应的电容元件75的另一端接地为恒定电位、例如成为电压零的基准的电位。
与某1列对应的电容元件74的另一端连接于与该列对应的数据线14的一端。
初始化电路60是按照每个数据线14设置的P沟道MOS型的晶体管66、68以及N沟道MOS型的晶体管67的集合体。
对与某1列的数据线14对应的晶体管66的栅电极供给控制信号/Drst，对该晶体管66的源极节点施加电压Vel，该晶体管66的漏极节点与该列的数据线14连接。
另外，对与某1列的数据线14对应的晶体管67的栅电极供给控制信号/Gorst，对该晶体管67的源极节点施加电压Vorst，该晶体管67的漏极节点与该列的数据线14连接。
对与某1列的数据线14对应的晶体管68的栅电极供给控制信号/Gini，对该晶体管68的源极节点施加电压Vini，该晶体管68的漏极节点与该列的数据线14连接。
图4是表示像素电路110的结构的图。以1080行5760列排列的像素电路110R、110G以及110B在电气方面彼此相同。因此，对于像素电路110，以与第i行且(3j-2)列对应的像素电路110为代表进行说明。
如图所示，像素电路110包含P沟道MOS型的晶体管121～124、OLED 130以及电容元件140。
另外，除了扫描信号/Gwr(i)之外，还从扫描线驱动电路120向第i行的像素电路110供给控制信号/Gcmp(i)、/Gel(i)。
OLED 130是发光元件的一例，由像素电极131和公共电极133夹持发光层132。像素电极131作为阳极发挥功能，公共电极133作为阴极发挥功能。另外，公共电极133也可以具有光反射性及透光性。在OLED 130中，当电流从阳极朝向阴极流动时，从阳极注入的空穴和从阴极注入的电子在发光层132复合而生成激子，产生白色光。
在如本实施方式那样进行彩色显示的情况下，所产生的白色光例如在由省略图示的反射层和半反射半透射层构成的光谐振器中谐振，以与R(红)、G(绿)、B(蓝)中的任意一个颜色对应地设定的谐振波长射出。如后所述，在来自光谐振器的光的射出侧设置有与该颜色对应的滤色器。因此，来自OLED 130的射出光经过基于光谐振器以及滤色器的着色而被观察者看到。
另外，在电光装置10显示只有明暗的单色图像的情况下，省略上述滤色器。
在i行(3j-2)列的像素电路110的晶体管121中，栅电极g与晶体管122的漏极节点以及电容元件140的一端连接，源极节点s与电压Vel的布线116连接，漏极节点d与晶体管123的源极节点以及晶体管124的源极节点连接。
电容元件140的另一端与恒定的电压、例如电压Vel的布线116连接。因此，电容元件140保持晶体管121中的栅电极g和源极节点s之间的电压。
此外，电容元件140如后述那样通过在半导体基板中利用由互不相同的布线层构成的电极夹持绝缘膜而形成，但也可以使用寄生于晶体管121的栅电极g的电容。
在i行(3j-2)列的像素电路110的晶体管122中，栅电极与第i行的扫描线12连接，源极节点与该第(3j-2)列的数据线14连接。
在i行(3j-2)列的像素电路110的晶体管123中，栅电极被供给控制信号/Gcmp(i)，漏极节点与该第(3j-2)列的数据线14连接。此外，控制信号/Gcmp(i)从扫描线驱动电路120经由第i行的控制线117供给。
在i行(3j-2)列的像素电路110的晶体管124中，栅电极被供给控制信号/Gel(i)，漏极节点与作为OLED 130的阳极的像素电极131连接。此外，控制信号/Gel(i)从扫描线驱动电路120经由第i行的控制线118供给。
作为OLED 130的阴极发挥功能的公共电极133与电压Vct的供电线连接。另外，电光装置10形成于半导体基板，因此，该P沟道型的晶体管121～124的基板电位例如为电压Vel。
图5是用于说明电光装置10的动作的时序图，图6是表示扫描信号与发光用的控制信号的关系的一例的图。
电光装置10中，在1帧(V)的期间以第1、2、3、……、m行的顺序进行水平扫描。
另外，在本说明中，1帧(V)的期间是指显示由影像数据Vid指定的图像的1帧所需的期间。对于1帧的期间的长度，在与垂直同步期间相同的情况下，例如如果同步信号Sync所包含的垂直同步信号的频率为60Hz，则为相当于该垂直同步信号的1个周期的16.7毫秒。另外，1行的水平扫描所需的期间是水平扫描期间(H)。另外，在图5以及图6中，表示电压的纵向标度在各信号中未必一直一致。
各行中的水平扫描期间(H)中的动作在像素电路110中几乎相同。此外，在某个水平扫描期间(H)被扫描的行的第1～5760列的像素电路110的动作也是大致相同的。因此以下，着眼于第i行(3j-2)列中的像素电路110进行说明。
在电光装置10中，水平扫描期间(H)按照时间的顺序被分为初始化期间(A)、(B)、(C)、补偿期间(D)以及写入期间(E)这5个期间。另外，作为像素电路110的动作，在上述5个期间中进一步加上发光期间(F)。如图6所示，第i行中的发光期间(F)是控制信号/Gel(i)变为M电平的期间。
初始化期间(A)、(B)、(C)中的初始化期间(A)是用于将晶体管121设定为截止状态的期间，且是用于初始化期间(C)的事先准备处理的期间。初始化期间(B)是用于对OLED130的阳极中的电位进行重置的期间，初始化期间(C)是用于在补偿期间(E)的开始时期将用于使晶体管121导通的电压施加到晶体管121的栅电极g的期间。
在水平扫描期间(H)的初始化期间(A)，控制信号/Gini为H电平，控制信号/Gorst为H电平，控制信号/Drst为L电平，控制信号Gref为H电平，控制信号Gcp为L电平。因此，晶体管68为截止状态，晶体管67为截止状态，晶体管66为导通状态，传输门73为导通状态，传输门72为截止状态。
另外，在选择第i行的水平扫描期间(H)的初始化期间(A)，扫描信号/Gwr(i)为L电平，控制信号/Gcmp(i)为H电平，控制信号/Gel(i)为H电平。因此，在该像素电路110中，晶体管122为导通状态，晶体管123以及124为截止状态。
因此，在初始化期间(A)，如图7所示，电压Vref经由传输门73而被施加于电容元件74的一端、电容元件75的一端以及传输门72的输出端。此外，在该像素电路110中，电压Vel依次经由晶体管66、数据线14以及晶体管122而被施加于电容元件140的一端以及晶体管121的栅电极g。当电压Vel被施加到栅电极g时，栅电极g与源极节点s之间的电压成为零，因此晶体管121强制地成为截止状态，流过OLED 130的电流被切断。另外，由于电压Vel经由数据线14施加于电容元件74的另一端，因此该电容元件74被充电为电压|Vel-Vref|。
在水平扫描期间(H)的初始化期间(B)，控制信号/Gini为H电平，控制信号/Gorst为L电平，控制信号/Drst为H电平，控制信号Gref为H电平，控制信号Gcp为L电平。因此，晶体管68维持截止状态，晶体管67变化为导通状态，晶体管66变化为截止状态，传输门73维持导通状态，传输门72维持截止状态。
另外，在选择第i行的水平扫描期间(H)的初始化期间(B)，扫描信号/Gwr(i)成为H电平，控制信号/Gcmp(i)成为L电平，控制信号/Gel(i)成为L电平。因此，在该像素电路110中，晶体管122成为截止状态，晶体管123以及124成为导通状态。
因此，在初始化期间(B)，如图8所示，电容元件74的一端、电容元件75的一端以及传输门72的输出端被维持为电压Vref。此外，在该像素电路110中，电压Vorst依次经由晶体管67、数据线14、晶体管123以及124而被施加到作为OLED 130的阳极的像素电极131。OLED130通过像素电极131和公共电极133夹持发光层132，因此寄生出电容成分。在初始化期间(B)，通过对像素电极131施加电压Vorst，保持在该电容成分中的电压被重置，详细而言，与在发光期间(F)流过该OLED 130的电流对应的电压被重置。此外，电压Vorst是使OLED 130不发光的电压，具体而言，是相当于L电平的零伏或者接近该零伏的电压(0～1伏)。另外，由于电压Vorst经由数据线14施加于电容元件74的另一端，因此该电容元件74被充电为电压|Vorst-Vref|。
在水平扫描期间(H)的初始化期间(C)，控制信号/Gini成为L电平，控制信号/Gorst成为H电平，控制信号/Drst为H电平，控制信号Gref为H电平，控制信号Gcp为L电平。因此，晶体管68变化为导通状态，晶体管67变化为截止状态，晶体管66维持截止状态，传输门73维持导通状态，传输门72维持截止状态。
另外，在选择第i行的水平扫描期间(H)的初始化期间(C)，扫描信号/Gwr(i)成为L电平，控制信号/Gcmp(i)成为H电平，控制信号/Gel(i)成为H电平。因此，在该像素电路110中，晶体管122成为导通状态，晶体管123以及124成为截止状态。
因此，在初始化期间(C)，如图9所示，电容元件74的一端、电容元件75的一端以及传输门72的输出端被维持为电压Vref。此外，在该像素电路110中，电压Vini依次经由晶体管68、数据线14以及晶体管122而被施加于电容元件140的一端以及晶体管121的栅电极g。另外，由于电压Vini经由数据线14施加于电容元件74的另一端，因此该电容元件74被充电为电压|Vini-Vref|。
在水平扫描期间(H)的补偿期间(D)，控制信号/Gini成为H电平，控制信号/Gorst为H电平，控制信号/Drst为H电平，控制信号Gref为H电平，控制信号Gcp为L电平。因此，晶体管68变化为截止状态，晶体管67维持截止状态，晶体管66维持截止状态，传输门73维持导通状态，传输门72维持截止状态。
另外，在选择第i行的水平扫描期间(H)的补偿期间(D)，扫描信号/Gwr(i)维持L电平，控制信号/Gcmp(i)变化为L电平，控制信号/Gel(i)维持H电平。因此，在该像素电路110中，晶体管122维持导通状态，晶体管123成为导通状态，晶体管124成为截止状态。
因此，在补偿期间(D)，如图10所示，电容元件74的一端、电容元件75的一端以及传输门72的输出端被维持为电压Vref。
在该像素电路110中，电容元件140的一端在之前的初始化期间(C)被保持为电压Vini，因此成为保持(Vel-Vini)作为晶体管121的栅电极g和源极节点s之间的电压的状态。
在该状态下，当晶体管123成为导通状态时，晶体管121成为栅电极和漏极节点被连接的状态、即二极管连接状态。因此，在该晶体管121中，栅电极g和源极节点s之间的电压Vgs收敛为接近该晶体管121的阈值电压。在此，当为了方便而将阈值电压标记为Vth时，晶体管121的栅电极g收敛为接近与阈值电压Vth对应的电压(Vel-Vth)。
此外，在补偿期间(D)的开始时期，需要在成为二极管连接的晶体管121中从源极节点朝向漏极节点流过电流。因此，在补偿期间(D)之前的初始化期间(C)施加于栅电极g的电压Vini具有如下关系：Vini＜Vel-Vth。
另外，在补偿期间(D)，晶体管121的栅电极g经由晶体管122与数据线14连接，晶体管121的漏极节点d经由晶体管123与数据线14连接。因此，数据线14和电容元件74的另一端也以接近电压(Vel-Vth)的方式收敛。因此，该电容元件74被大致充电为电压|Vel-Vth-Vref|。
另一方面，在补偿期间(D)，控制信号Sel(1)～Sel(1920)依次排他地成为H电平。此外，虽然在图5中省略，但在补偿期间(D)，控制信号/Sel(1)～/Sel(1920)与控制信号Sel(1)～Sel(1920)同步地依次排他地成为L电平。
另外，数据信号输出电路30在控制信号Sel(1)～Sel(1920)中的例如控制信号Sel(j)成为H电平时，输出与第i行的扫描线12和属于第j组的数据线14的交叉处对应的彩色像素中的RGB成分的数据信号Vd(1)～Vd(3)。
更详细而言，数据信号输出电路30在控制信号Sel(j)成为H电平的期间，将i行j列的彩色像素中的R成分作为数据信号Vd(1)输出，将G成分作为数据信号Vd(2)输出，将B成分作为数据信号Vd(3)输出。
当控制信号Sel(1)～Sel(1920)依次排他地成为H电平时，在与第1列至第5760列对应的电容元件51中保持与各个像素对应的数据信号的电压。
此外，图10示出了与像素电路110所属的第j组对应的控制信号Sel(j)在补偿期间(D)成为H电平，数据信号Vd(1)的电压Vdata被保持于电容元件51的状态。
在水平扫描期间(H)的写入期间(E)，控制信号/Gini为H电平，控制信号/Gorst为H电平，控制信号/Drst为H电平，控制信号Gref成为L电平，控制信号Gcp成为H电平。因此，晶体管68、67、66维持截止状态，传输门73变化为截止状态，传输门72变化为导通状态。另外，在选择第i行的水平扫描期间(H)的写入期间(E)，扫描信号/Gwr(i)维持L电平，控制信号/Gcmp(i)变化为H电平，控制信号/Gel(i)维持H电平。因此，在该像素电路110中，晶体管122为导通状态，晶体管123以及124成为截止状态。
因此，在选择第i行的水平扫描期间(H)的写入期间(E)，如图11所示，根据传输门73的截止状态以及传输门72的导通状态，电容元件74的一端根据保持于电容元件51的电压而从电压Vref起变化。该电压变化经由该电容元件74，依次经由数据线14以及晶体管122向栅电极g传播。该变化后的栅电极g的电压保持于电容元件140。
如图11所示，将电容元件51的电容大小记为Cref，将电容元件74的电容大小记为Cblk，将电容元件75的电容大小记为Cdt，将电容元件140的电容大小记为Cpix。另外，将在补偿期间(D)保持于电容元件51的数据信号Vd(1)的电压记为Vdata。
从补偿期间(D)到写入期间(E)的栅电极g的电压变化量ΔV由下式(1)表示。
[数式1]
即，如式(1)所示，栅电极g变化为对电容元件74的一端的电压变化量(Vdata-Vref)乘以系数Ka而得到的值。此外，系数Ka是小于“1”的系数，由电容大小Cref、Cblk、Cdt以及Cpix确定。换言之，电容大小Cref、Cblk、Cdt以及Cpix被设计为适当的值，从而使系数Ka小于“1”。如果系数Ka小于“1”，则数据信号的电压Vdata的从最低值到最高值的电压振幅根据系数Ka被压缩，并传播到栅电极g。
当像素电路110被微小化时，存在如下情况：相对于晶体管121的栅电极g与源极节点s之间的电压Vgs的极小的变化，流过OLED 130的电流较大地变化。
该情况下，在本实施方式中，数据信号的电压Vdata的电压振幅也根据系数Ka而被压缩，并向栅电极g传播，因此能够高精度地控制流过OLED 130的电流。
在写入期间(E)结束后，成为发光期间(F)。在本实施方式中，在从选择第i行的水平扫描期间(H)起经过1帧(V)的期间到再次选择第i行的水平扫描期间(H)为止，如图6所示，该第i行的发光期间(F)例如产生4次。详细而言，在选择第i行的水平扫描期间(H)之后，控制信号/Gel(i)成为M电平的发光期间(F)以大致等间隔产生4次，成为M电平的期间的时间长度也被设定为大致相同的长度。
此外，也可以在从选择第i行的水平扫描期间(H)起经过1帧(V)的期间到再次选择第i行的水平扫描期间(H)为止，使该第i行的发光期间(F)持续，即，使控制信号/Gel(i)持续为M电平。
当在发光期间(F)控制信号/Gel(i)成为M电平时，如图12所示，晶体管121使与电压Vgs对应的电流Iel、即受到晶体管124中的源极节点和漏极节点之间的电阻限制的电流Iel流过OLED 130。因此，该OLED 130以与该电流Iel对应的亮度发光。
此外，在图7至图12中，设置电容元件组50以及初始化电路60的区域没有特别区分。
在本实施方式中，构成为从数据信号输出电路30输出的数据信号的电压Vdata的振幅经由电容元件74被压缩，并且作为数据信号被提供给像素电路110中的栅电极g。
另一方面，采用了在补偿期间(D)对晶体管121的阈值电压Vth进行补偿的结构。
因此，接下来，对补偿期间(D)的有用性进行说明。此外，在说明该有用性时，为了避免数学式复杂化，假设数据信号的电压Vdata的压缩比为“1”的情况，即在补偿期间(D)后的写入期间(E)将数据信号的电压Vdata直接供给到数据线14的情况。另外，假设如下情况：在发光期间(F)，晶体管124的栅电极被施加L电平而不是M电平，该晶体管124导通，源极节点与漏极节点之间的电阻理想地为零。
首先，在发光期间(F)流过OLED 130的电流Iel能够如下式(2)那样表示。
[数式2]
Iel＝k1(Vgs-Vth)2...(2)
另外，式(2)中的系数k1由下式(3)表示。
[数式3]
k1＝(W/2L)·μCox …(3)
在式(3)中，W为晶体管121的沟道宽度，L为晶体管121的沟道长度，μ为载流子的迁移率，Cox为晶体管121中的(栅)氧化膜的每单位面积的电容。
在不压缩数据信号的电压Vdata且不补偿晶体管121的阈值电压的结构中，在对该晶体管121的栅电极g直接施加了数据信号的电压Vdata时，该晶体管121中的栅电极g与源极节点s之间的电压Vgs能够如下式(4)那样表示。
[数式4]
Vgs＝|Vel-Vdata| …(4)
此时，流过OLED 130的电流Iel能够如下式(5)那样表示。
[数式5]
Iel＝k1(Vgs-Vth)2＝k1(Vel-Vdata-Vth)2...(5)
如式(5)所示，电流Iel受到阈值电压Vth的影响。在此，由于半导体工艺的关系，晶体管121中的阈值电压Vth的偏差为几mV～几十mV的范围。在晶体管121中的阈值电压Vth在几mV～几十mV的范围内发生偏差的情况下，电流Iel有可能在相邻的像素电路110彼此之间产生最大40％的差。
OLED 130中的电流-亮度的特性大致为线性。因此，在不补偿阈值电压Vth的结构中，为了使2个OLED 130以相同的亮度发光，即使向该2个像素电路110供给例如相同的电压Vdata的数据信号，实际上流过OLED 130的电流也不同。因此，在不补偿阈值电压Vth的结构中，亮度产生偏差，大幅损害显示品质。
在补偿期间(D)，在使晶体管121中的栅电极g以接近电压(Vel-Vth)的方式收敛之后，变化为电压Vdata的情况下，该晶体管121中的栅电极g与源极节点s之间的电压Vgs能够如下式(6)那样表示。
[数式6]
Vgs＝Vth-k2(Vdata-Vref)...(6)
此外，式(6)中的系数k2是由不对数据信号的电压Vdata进行压缩的结构(不具有电容元件74的结构)中的电容大小Cblk以及Cpix确定的系数。在如式(6)那样表示电压Vgs的情况下，流过OLED 130的电流Iel能够如下式(7)那样表示。
[数式7]
Iel＝k1{Vth-k2(Vdata-Vref)-Vth}2＝k1k2(Vref-Vdata)2...(7)
在式(7)中，阈值电压Vth的项被除去，电流Iel由数据信号的电压Vdata确定。由此，能够抑制由晶体管121的阈值电压Vth引起的显示品质的降低。
此外，在实施方式中，实际上如式(1)所示，数据信号的电压Vdata的从最低值到最高值的电压振幅根据系数Ka而被压缩，并传播到栅电极g。
另外，在本实施方式中，在发光期间(F)向晶体管124的栅电极供给M电平，电流Iel被限制，但抑制由阈值电压Vth引起的显示品质降低的情况不变。
接下来，在本实施方式中，对在发光期间(F)向晶体管124的栅电极施加M电平的有用性进行说明。
对晶体管124的栅电极施加M电平的理由是，通过使该晶体管124在饱和区域动作，不依赖于OLED 130中的电流电压特性的时效变化地维持晶体管121的恒流性。
详细而言，当流过电流Iel时，OLED 130以与该电流Iel对应的亮度发光。本实施方式中，在像素电路110中，通过利用电容元件140保持晶体管121中的栅电极g的电压，确保了从布线116流向OLED 130的电流Iel的恒流性。
但是，在OLED 130中，具有如下特性：元件特性随着发光时间的经过而变化，为了流过恒定的电流所需的阳极(像素电极131)的电位逐渐变高。当OLED 130中的阳极的电位变高时，从布线116到公共电极133的路径中的电位的平衡点发生变化，晶体管124的源极节点、即晶体管121的漏极节点d的电位上升。当晶体管121的漏极节点d的电位上升时，晶体管121中的源极节点s与漏极节点d之间的电压也变动，流过晶体管121的漏极节点的电流也变动，因此，结果损害OLED 130的恒流性。
因此，在本实施方式中，作为损害伴随OLED 130的元件特性的时效变化的恒流性的对策，使晶体管124在饱和区域动作。
当使晶体管124在饱和区域动作时，即使OLED 130中的阳极的电位变化，直接受到其影响的也是晶体管124。虽然晶体管121受到该晶体管124的漏极节点中的电位变动的影响，但饱和区域中的漏电流的变动微小。因此，与晶体管124连接的晶体管121中的漏极节点的电位变动、进而由电流泄漏引起的栅电极的电位变动影响被缓和。
图13是电光装置10的主要部分剖视图，是示出布线的构造的图。另外，图13是用于简单地说明电光装置10的布线层的图，不是将电光装置10中的特定部位剖切而示出的图。
在构成电光装置10的半导体基板中，作为导电层使用的层如图13所示那样朝向Z方向依次为半导体层210、栅电极层220、第1布线层230、第2布线层240、第3布线层250、第4布线层260以及像素电极层270。
作为第1布线层230、第2布线层240、第3布线层250以及第4布线层260，例如使用铝或者包含铝的合金等，作为像素电极层270，使用具有透射性以及导电性的例如氧化铟锡。
另外，发明的详细说明中的布线层的序数(第1、第2、第3、第4)表示半导体基板中的成膜的顺序，与此相对，本发明技术方案中的布线层的序数用于区别布线层。因此，发明的详细说明中的布线层的序数与本发明技术方案中的布线层的序数未必一致。
在半导体层210中，例如通过向p阱区域Well注入杂质离子，设置布线、晶体管区域、电极等。在Z方向上，在半导体层210与栅电极层220之间设置有栅绝缘膜280。
通过栅电极层220的构图而设置有晶体管121～124的栅电极以及成为电容元件140的另一端的电极。半导体层210的电极等和栅电极层220的电极通过使栅绝缘膜280开孔的接触孔来实现导通。
在半导体基板中，晶体管121～124通过朝向Z方向直至栅电极层220为止的要素发挥功能。因此，如图13所示，为了方便起见，有时将电光装置10中的到栅电极层220为止的部分称为基板11。另外，基板11的厚度方向是指Z方向(或Z方向的相反方向)。
在第1布线层230、第2布线层240、第3布线层250以及第4布线层260中，通过各层的构图来设置布线、电极等。在像素电极层270中，通过该像素电极层270的构图来设置像素电极131。
在栅电极层220与第1布线层230之间设置有第1层间绝缘膜281。由栅电极层220构成的电极和由第1布线层230构成的布线等通过将第1层间绝缘膜281开孔的接触孔来实现导通。
在第1布线层230与第2布线层240之间设置有第2层间绝缘膜282。由第1布线层230构成的布线等和由第2布线层240构成的布线等通过将第2层间绝缘膜282开孔的接触孔来实现导通。
在第2布线层240与第3布线层250之间设置有第3层间绝缘膜283。由第2布线层240构成的布线等和由第3布线层250构成的布线等通过将第3层间绝缘膜283开孔的接触孔来实现导通。
在第3布线层250与第4布线层260之间设置有第4层间绝缘膜284。由第3布线层250构成的布线等和由第4布线层260构成的布线等通过将第4层间绝缘膜284开孔的接触孔来实现导通。
在第4布线层260与像素电极层270之间设置有第5层间绝缘膜285。由第4布线层260构成的布线等和由像素电极层270构成的像素电极131通过将第5层间绝缘膜285开孔的接触孔来实现导通。
图14至图19是用于说明电光装置10中的具体的布线构造的俯视图。
详细而言，图14是表示由半导体层210形成的晶体管区域、布线等、和通过栅电极层220的构图而形成的电极等的俯视图。图15是表示通过第1布线层230的构图而形成的布线等的俯视图。图16是表示通过第2布线层240的构图而形成的布线等的俯视图。图17是表示通过第3布线层250的构图而形成的布线等的俯视图。图18是表示通过第4布线层260的构图而形成的布线等的俯视图。图19是表示通过像素电极层270的构图而形成的像素电极131的俯视图。
此外，在图14至图19中，简单的四边框(无×标记)表示通过接触孔连接的两个布线层中的下层的布线、电极等的位置，标注有×标记的四边框表示通过接触孔连接的两个布线层中的上层的布线、电极等的位置。
关于各部分的名称，……层是指对成膜后且构图前的导电层、或者构图前的导电层相同的布线、电极等进行统称的层。……线、……电极、……中继部件是指通过……层的构图而形成的部件，包含扫描线12、数据线14、控制线117、118。
如图14所示，在半导体层210设置有区域211、212，在栅电极层220设置有电极221～224。
区域211例如通过向p阱区域Well注入杂质离子而包含布线116的一部分、晶体管121的半导体区域以及电容元件140的另一端。
详细而言，区域211中的在X方向上延伸的部分作为布线116以及晶体管121的源极节点而发挥功能。此外，区域211中的在Y方向上分支的2个区域中的一方作为晶体管121的沟道区域和漏极节点发挥功能，另一方作为电容元件140的另一端发挥功能。
区域212是与区域211同样地通过杂质离子的注入而在晶体管122～124中共用的半导体区域。
电极221兼用作晶体管121的栅电极和电容元件140的一端。在图中，该电极221与区域211在俯视时重叠的区域成为晶体管121的沟道区域以及电容元件140。
另外，在本说明中，俯视是指从Z方向的相反方向观察电光装置10的情况。
电极222是晶体管122的栅电极。该电极222与区域212在俯视时重叠的区域为晶体管122的沟道区域。电极223是晶体管123的栅电极。该电极223与区域212在俯视时重叠的区域为晶体管123的沟道区域。电极224是晶体管124的栅电极。该电极224与区域212在俯视时重叠的区域为晶体管124的沟道区域。
电极225是用于将基板电位设为电压Vel的连接盘。
如图15所示，通过第1布线层230的构图而设置有布线231、扫描线12、控制线117、控制线118、中继部件232～中继部件237。
布线231、扫描线12、控制线117以及118分别在X方向上延伸，按每行设置。因此，布线231、扫描线12、控制线117以及118分别在1行(5760个)的像素电路110中公共地设置。
另外，如图所示，布线231位于在Y方向上相邻的扫描线12之间。
布线231经由接触孔与图14的区域211中的在X方向上延伸的部分电连接。如后所述，对布线231直接或间接地施加电压Vel。因此，布线231为了降低布线电阻，与同样在X方向上延伸的扫描线12、控制线117以及118相比，Y方向的宽度变宽。
此外，扫描线12经由接触孔与电极222电连接。另外，控制线117经由接触孔与电极223电连接，控制线118经由接触孔与电极224电连接。
中继部件232经由接触孔，对图14中的电极221和区域212中的成为晶体管122的漏极节点的部分进行中继。由此，晶体管122的漏极节点与晶体管121的栅电极g以及电容元件140的一端电连接。
中继部件233经由接触孔与图14的区域212中的、成为晶体管121的漏极节点的部分电连接。
中继部件234经由接触孔与图14的区域212中的、晶体管122的源极节点和晶体管123的漏极节点的连接点电连接。
中继部件235经由接触孔与图14中的电极225电连接。
中继部件236经由接触孔与图14的区域212中的、晶体管123的源极节点和晶体管124的源极节点的连接点电连接。
中继部件237经由接触孔与图14的区域212中的、成为晶体管124的漏极节点的部分电连接。
如图16所示，通过第2布线层240的构图，设置有布线241以及中继部件242～244。
布线241在X方向及Y方向上延伸，在以1080行×5760列排列的像素电路110中公共地设置，并经由多个接触孔与图15中的布线231电连接。在布线241上，与像素电路110一对一对应地设置有开口的区域241a。换言之，布线241在俯视时在X方向以及Y方向上延伸并被设置为格子状。
中继部件242～244在俯视时设置于区域241a。换言之，中继部件242～244分别在第2布线层240中被布线241包围。中继部件242在大致Y方向上延伸，其一端经由接触孔与图15中的中继部件233电连接，其另一端经由接触孔与图15中的中继部件236电连接。由此，晶体管121的漏极节点d依次经由中继部件233、242、236与晶体管123的源极节点以及晶体管124的源极节点电连接。
中继部件243经由接触孔与图15中的中继部件234电连接。
中继部件244经由接触孔与图15中的中继部件237电连接。
如图17所示，通过第3布线层250的构图，设置有布线251、中继部件252、数据线14_R、14_G以及14_B。
数据线14_R、14_G以及14_B分别在Y方向上延伸，按每列设置。详细而言，数据线14_R是数据线14中的与像素电路110R的列对应的数据线，一般而言，是与第(3j-2)列对应的数据线。数据线14_G是与像素电路110G的列对应的数据线，一般而言，是与第(3j-1)列对应的数据线。数据线14_B是与像素电路110B的列对应的数据线，一般而言，是与第(3j)列对应的数据线。
此外，关于数据线14_R、14_G以及14_B，虽然在构造上相同，但在第4布线层260以后按颜色在构造上产生差异，因此按颜色使标号不同。但是，在不确定颜色而对数据线14_R、14_G以及14_B进行一般说明的情况下，如之前那样将标号设为14来进行说明。
数据线14经由接触孔与图16中的中继部件243电连接。由此，数据线14依次经由中继部件243、234与晶体管122的源极节点以及晶体管123的漏极节点电连接。
布线251在相邻的数据线14之间沿Y方向延伸而按每列设置。因此，布线251在1列(1080个)的像素电路110中公共地设置。布线251经由接触孔与图16中的布线241连接。
中继部件252在相邻的数据线14之间按每个像素电路110设置，经由接触孔与图16中的中继部件244电连接。
如图18所示，通过第4布线层260的构图，设置有布线261、中继部件262_R、262_G以及262_B。
布线261在X方向和Y方向上延伸，针对以1080行×5760列排列的像素电路110公共地设置，并经由多个接触孔与图17中的布线251电连接。因此，布线231、241、251、261成为相互电连接的公共连接体。因此，当经由省略图示的外部端子对布线231、241、251、261中的至少1个施加电压Vel时，该电压Vel从公共连接体的布线241依次经由中继部件235、电极225作为基板电位而被施加。
另外，电压Vel经由公共连接体的布线231被施加到区域211中的在X方向上延伸的部分和作为电容元件140的另一端发挥功能的部分。由此，对晶体管121的源极节点以及电容元件140的另一端施加电压Vel。
在布线261中，设置有与像素电路110R对应地开口的区域261a_R。同样地，在布线261上设置有与像素电路110G、110B对应地开口的区域261a_G、区域261a_B。
中继部件262_R是与像素电路110R对应地在俯视时设置于区域261a_R的中继布线。中继部件262_R经由接触孔与图17中的中继部件252电连接。
中继部件262_G是与像素电路110G对应地在俯视时设置于区域261a_G的中继布线。中继部件262_G经由接触孔与图17中的中继部件252电连接。
中继部件262_B是与像素电路110B对应地在俯视时设置于区域261a_B的中继布线。中继部件262_B经由接触孔与图17中的中继部件252电连接。
换言之，在俯视时，布线261在X方向和Y方向上延伸并且被设置成格子状，中继部件262_R、262_G和262_B分别在第4布线层260中被布线261包围。
此外，在不确定颜色而对中继部件262_R、262_G以及262_B进行一般说明的情况下，将标号设为262来进行说明。即，中继部件262在第4布线层260中被布线261包围。
如图19所示，通过像素电极层270的构图，设置有像素电极131_R、131_G以及131_B。
像素电极131_R经由接触孔与图18中的中继部件262_R电连接。由此，像素电极131_R依次经由中继部件262_R、252、244、237与像素电路110R中的晶体管124的漏极节点电连接。
像素电极131_G经由接触孔与图18中的中继部件262_G电连接。由此，像素电极131_G依次经由中继部件262_G、252、244、237与像素电路110G中的晶体管124的漏极节点电连接。
像素电极131_B经由接触孔与图18中的中继部件262_B电连接。由此，像素电极131_B依次经由中继部件262_B、252、244、237与像素电路110B中的晶体管124的漏极节点电连接。
图20是表示显示区域100中的发光区域R、G1、G2和B的配置的俯视图。红色发光区域R是像素电极131_R中的与发光层132接触的区域。绿色发光区域被划分为G1和G2。发光区域G1、G2是像素电极131_G中的与发光层132接触的区域。蓝色发光区域B是像素电极131_B中的与发光层132接触的区域。
发光区域R、G1、G2和B依次由开口部Ap_R、Ap_G1、Ap_G2和Ap_B限定出。如后述那样，开口部Ap_R、Ap_G1、Ap_G2以及Ap_B通过以覆盖像素电极131_R、131_G以及131_B的方式设置的像素分离层的构图而形成。
此外，在图中，通过从被框Pix包围的发光区域R、G1、G2以及B产生的光的加法混色，表现彩色的1点。
在俯视时，发光区域B的面积大于发光区域R的面积。另外，发光区域R的面积与发光区域G1大致相等，发光区域B的面积与发光区域G2大致相等。因此，发光区域G1的面积和发光区域G2的面积之和大于发光区域B的面积。
从发光效率来说，由于红绿蓝中的红色最高，因此发光区域R的面积在三种颜色中最小。从可视性来说，红绿蓝中的绿色最高，另外，还为了确保寿命，绿色发光区域的面积、即发光区域G1的面积与发光区域G2的面积之和在三种颜色中最大。
图21至图23是表示电光装置10的、形成于第4布线层260的上层的结构的主要部分剖视图。其中，图21是将电光装置10中的发光区域R以包含将像素电极131_R与中继部件262_R连接的接触孔的方式沿着X方向剖切的情况下的剖视图。
像素电极131_R具有透光性，层叠于第5层间绝缘膜285。
像素分离膜134是层叠在第5层间绝缘膜285或像素电极131_R上并且被设置为覆盖像素电极131_R的外围部分的绝缘膜。就发光区域R而言，像素分离膜134在俯视时如图20所示的形状的开口部Ap_R处开口。作为像素分离膜134，例如使用氧化硅。
发光层132层叠于像素电极131_R或像素分离膜134。虽然没有特别图示，但发光层132具有空穴注入层、空穴输送层、有机发光层和电子输送层，在R、G和B中的全部的显示区域中是公共的。
公共电极133是具有透光性和反射性的导电层。公共电极133以覆盖发光层132的方式设置，在发光区域R、G和B中的全部区域中是公共的。作为公共电极133，例如使用Mg及Ag的合金等。
发光层132从像素电极131_R中未被像素分离膜134覆盖、即与像素电极131_R接触的区域且由开口部Ap_R限定出的区域被供给空穴，发出白色光。
此外，虽然在图21中省略，但在像素电极131_R与第4布线层260之间，设置有将向Z方向的相反方向射出的光向Z方向反射的反射层。通过与红光的波长对应地调整该反射层与公共电极133之间的光学距离，作为光谐振器发挥功能。详细而言，从发光层132发出的白色光在反射层与公共电极133_R之间反复反射，与光学距离对应的波长的光的强度被增强，向Z方向射出。作为一例，在相当于发光区域R的光谐振器中，610nm的波长的光的强度增强。该增强后的光穿过公共电极133，经过着色层Cf_R向Z方向以红色射出。
这样，在俯视时包含红色成分的光从发光区域R向Z方向射出。
第1密封层81是具有透光性的绝缘膜，以覆盖公共电极133的方式设置。
平坦化层82是具有透光性的绝缘膜，以消除阶梯差而使观察面平坦的方式覆盖第1密封层81地设置。作为平坦化层82，例如使用环氧树脂等有机材料。
第2密封层83是具有透光性的绝缘膜，以覆盖平坦化层82的方式设置。第1密封层81以及第2密封层83是为了防止水分、氧等侵入发光层132而设置的。作为第1密封层81以及第2密封层83，例如使用氮氧化硅(SiON)。
在俯视时包含发光区域R的区域中，着色层Cf_R以覆盖第2密封层83的方式设置。着色层Cf_R通过使用光刻技术对包含使红色光透过的颜料的感光性树脂进行构图而设置。
图22是将电光装置10中的发光区域G1在Y方向上在与图21相同的位置处沿着X方向剖切的情况下的剖视图。
此外，如图20所示，将像素电极131_G与中继部件262_G连接的接触孔在俯视时不包含于发光区域G1以及G2中的任意一个，因此在图22中未示出。
另外，虽然在图22中省略，但在像素电极131_G与第4布线层260之间设置有将向Z方向的相反方向射出的光向Z方向反射的反射层，作为光谐振器发挥功能。此外，与发光区域R对应地设置的反射层和公共电极133之间的光学距离与绿色光的波长对应地调整。作为一例，在相当于发光区域G的光谐振器中，540nm波长的光的强度增强。该增强后的光穿过公共电极133，经过着色层Cf_G向Z方向以绿色射出。
发光区域G2的结构与发光区域G1大致相同。
图23是将电光装置10中的发光区域B以包含将像素电极131_B与中继部件262_B连接的接触孔的方式沿着X方向剖切的情况下的剖视图。
在图23中，虽然省略，但在像素电极131_B与第4布线层260之间设置有将向Z方向的相反方向射出的光向Z方向反射的反射层，作为光谐振器发挥功能。与发光区域B对应地设置的反射层和公共电极133之间的光学距离与蓝色的光的波长对应地调整。作为一例，在相当于发光区域B的光谐振器中，470nm波长的光的强度增强。该增强后的光穿过公共电极133，经过着色层Cf_B向Z方向以蓝色射出。
另外，在着色层Cf_R、Cf_G、Cf_B中设置有填充层、保护玻璃等，但在本申请中并不重要，所以省略说明。
在实施方式中，如图15所示，在俯视时相邻的扫描线12之间设置有布线231，如图17所示，在俯视时相邻的数据线14之间设置有布线251。因此，在第1布线层230中，Y方向的干扰通过被施加电压Vel的布线231抑制，在第2布线层240中，X方向的干扰通过被施加电压Vel的布线251抑制。布线231与扫描线12一起设置于第1布线层230，布线251与数据线14一起设置于第3布线层250，因此不需要另外的布线层。
在实施方式中，如图16所示，被施加电压Vel的布线241形成为格子状。因此，在第2布线层240中，被布线241包围的中继部件242～244不易受到X方向和Y方向双方的干扰。
同样地，如图18所示，由于被施加电压Vel的布线261形成为格子状，因此在第4布线层260中，被布线261包围的中继部件262不易受到X方向以及Y方向双方的干扰。
这样，实施方式中，在第1布线层230中，Y方向的干扰被布线231抑制，在第2布线层240中，X方向和Y方向的干扰被布线241抑制，在第3布线层250中，X方向的干扰被布线251抑制，在第4布线层260中，X方向和Y方向的干扰被布线261抑制。
另外，经由接触孔电连接的布线231、241、251以及261成为并联连接的公共连接体。因此，能够降低被施加电压Vel的公共连接体的布线电阻。
在从晶体管121的漏极节点d到像素电极131的路径中，流向OLED 130的电流流过，因此如果在该路径中受到干扰，则电流不正确地流过而对显示品质造成不良影响。在实施方式中，从晶体管121的漏极节点到像素电极131，依次经由中继部件237、244、252电连接。中继部件237在俯视时设置在控制线118与布线231之间，中继部件244在俯视时被布线241包围，因此抑制了干扰，降低了对显示品质的不良影响。
向第i行的控制线117供给控制信号/Gcmp(i)，该控制信号/Gcmp(i)除了选择第i行的水平扫描期间(H)以外，固定为H电平。
另外，向第i行的控制线118供给控制信号/Gel(i)。如图6所示，该控制信号/Gel(i)在第i行成为非选择的期间发生电压变化，但该电压变化的频度比数据线14少。
因此，控制线117和118在电压恒定的期间作为屏蔽布线发挥功能，因此设置于第1布线层230的中继部件232～237不易受到Y方向的干扰。
此外，在第i行的非选择期间，控制信号/Gel(i)的电压振幅比其他控制信号、扫描信号等逻辑信号小，因此，由控制信号/Gel(i)的电压变化引起的干扰的程度比其他逻辑信号小。
在实施方式中，是彩色的1个像素中的发光区域R、G1、G2以及B在俯视时如图20所示那样配置的结构，即，是发光区域G1以及G2相对于Y方向倾斜地配置的结构，但不限于这样的配置。例如图26所示的变形例那样，也可以是发光区域G1和G2沿着Y方向配置的结构。
另外，在该变形例中，通过第4布线层260的构图而设置的布线261、中继部件262_R、262_G以及262_B如图24所示。另外，通过像素电极层270的构图而设置的像素电极131_R、131_G和131_B如图25所示。
此外，数据线14的排列顺序在沿X方向观察时，在实施方式中为RGB，但在变形例中为RBG。
在实施方式中，中继部件262_R和262_G是大致相同的形状，中继部件262_B是比中继部件262_R和262_G短的形状，但在变形例中，中继部件262_R、262_G和262_B的形状大致相同。因此，在布线261中开孔的区域261a_R、261a_B、261a_G的形状大致相同。
此外，在变形例中，在中继部件262_R中与像素电极131_R电连接的接触孔的位置和在中继部件262_G中与像素电极131_G电连接的接触孔的位置大致相同，但在中继部件262_B中与像素电极131_B电连接的接触孔的位置与中继部件262_R、262_G相比在Y方向上偏移。
关于布线261，若将实施方式与变形例进行比较，则在实施方式中，如图27所示，在布线261中残留有由阴影线表示的区域Msk，在变形例中，在布线261中不存在相当于区域Msk的部分。因此，在实施方式中，与变形例相比，在布线261中开口的区域的面积变窄，所以对晶体管121～124的遮光性提高。因此，在实施方式中，与变形例相比，减少了光漏电流，所以能够抑制对显示品质的不良影响。
在实施方式、变形例(以下称作“实施方式等”)中，作为发光元件的一例，例示OLED130进行了说明，但也可以使用其他发光元件。例如，作为发光元件，也可以使用LED、迷你LED、微型LED等。
晶体管121、122、123以及124的沟道型并不限定于实施方式等。此外，这些晶体管除了晶体管121以外，也可以适当地置换为传输门。
此外，传输门45、72、73也可以置换为单沟道的晶体管。
<电子设备>
接着，说明应用了实施方式等的电光装置10的电子设备。电光装置10适合于像素大小较小且高精细的显示用途。因此，作为电子设备，以头戴式显示器为例进行说明。
图28是表示头戴式显示器的外观的图，图29是表示其光学结构的图。
首先，如图28所示，头戴式显示器300在外观上与一般的眼镜同样地具有镜腿310、鼻梁架320、镜片301L、301R。另外，如图29所示，头戴式显示器300在鼻梁架320附近且在镜片301L、301R的里侧(图中下侧)设置有左眼用的电光装置10L和右眼用的电光装置10R。
电光装置10L的图像显示面以在图29中处于左侧的方式配置。由此，电光装置10L的显示图像经由光学透镜302L向图中9点的方向射出。半反射镜303L使电光装置10L的显示图像向6点的方向反射，另一方面，使从12点的方向入射的光透过。电光装置10R的图像显示面以处于与电光装置10L相反的右侧的方式配置。由此，电光装置10R的显示图像经由光学透镜302R向图中3点的方向射出。半反射镜303R使电光装置10R的显示图像向6点方向反射，另一方面，使从12点的方向入射的光透过。
在该结构中，头戴式显示器300的佩戴者能够以与外部的情形重合的透视状态观察电光装置10L、10R的显示图像。
另外，在该头戴式显示器300中，若电光装置10L显示伴随视差的双眼图像中的左眼用图像，电光装置10R显示右眼用图像，则能够使佩戴者感觉到所显示的图像犹如具有进深和立体感。
另外，关于包含电光装置10的电子设备，除了头戴式显示器300以外，还能够应用于摄像机或镜头更换式的数字照相机等中的电子式取景器、便携信息终端、手表的显示部、投射式投影仪的光阀等。
<附记>
根据以上的记载，例如像以下那样掌握本公开的优选的方式。另外，为了容易理解各方式，以下为了方便起见，用括号一并记载附图的标号，但并不是将本发明限定于图示的方式的意思。
<附记1>
一个方式(方式1)的电光装置(10)具有：基板(11)，其设置有第1晶体管(121)；发光元件(130)，其具有像素电极(131)；多个电源布线(231、241、251、261)，它们在基板(11)的厚度方向(Z方向)上，设置于基板(11)与像素电极(131)之间的多个布线层(230、240、250、260)，用于供第1晶体管(121)向发光元件(130)供给电流；扫描线(12)，其设置于多个布线层(230、240、250、260)中的第1布线层(230)并在第1方向(X方向)上延伸；以及数据线(14)，其设置于多个布线层(230、240、250、260)中的第2布线层(250)并在第2方向(Y方向)上延伸，多个电源布线(231、241、251、261)包含第1电源布线(231)和第2电源布线(251)，第1电源布线(231)设置于第1布线层(230)并在第1方向(X方向)上延伸，第2电源布线(251)设置于第2布线层(250)并在第2方向(Y方向)上延伸。
根据方式1，在第1布线层(230)中与第1方向垂直的方向上的干扰被第1电源布线(231)抑制，在第2布线层(250)中与第2方向垂直的方向上的干扰被第2电源布线(251)抑制。
另外，在方式1中，第1电源布线(231)从第1布线层(230)起与扫描线(12)一起设置，第2电源布线(251)从第2布线层(250)起与数据线(14)一起设置，因此不需要另外的布线层。
<附记2>
在作为方式1的具体的方式2的电光装置(10)中，在俯视时，第1电源布线(231)设置在相邻的2条扫描线(12)之间，在俯视时，第2电源布线(251)设置在相邻的2条数据线(14)之间。
根据方式2，由相邻的2条扫描线(12)引起的干扰被抑制，由相邻的2条数据线(14)引起的干扰被抑制。
<附记3>
在作为方式1或2的具体的方式3的电光装置(10)中，多个电源布线(231、241、251、261)在多个布线层(230、240、250、260)中，分别在第1方向(X方向)和第2方向(Y方向)中的至少一方上延伸设置。
根据方式3，在多个布线层(230、240、250、260)中，分别抑制了与第1方向(X方向)垂直的方向上的干扰或者与第2方向(Y方向)垂直的方向上的干扰。
<附记4>
在作为方式1至3中的任意一项的具体的方式4的电光装置(10)中，多个电源布线(231、241、251、261)包含设置于多个布线层(230、240、250、260)中的第3布线层(240或260)的第3电源布线(241或261)，第3电源布线(241或261)设置为在第1方向(X方向)以及第2方向(Y方向)上延伸的格子状。
根据方式4，在第3布线层(240或260)中，不仅抑制与第1方向(X方向)垂直的方向的干扰，而且抑制与第2方向(Y方向)垂直的方向的干扰。
<附记5>
在作为方式4的具体的方式5的电光装置(10)中，该电光装置(10)具有中继部件(244或262)，该中继部件(244或262)设置于第3布线层(240或260)，为了将第1晶体管(121)与像素电极(131)电连接而设置，在俯视时，中继部件(244或262)被第3电源布线(241或261)包围。
在从第1晶体管(121)到像素电极(131)的路径中，流向发光元件130的电流流过，因此，当受到干扰时，对显示品质造成不良影响，但根据方式5，在第3布线层(240或260)中，不仅抑制了与第1方向(X方向)垂直的方向的干扰，还抑制了与第2方向(Y方向)垂直的方向的干扰，因此，降低了对显示品质的不良影响。
<附记6>
在作为方式4或5的具体的方式6的电光装置(10)中，第1电源布线(231)、第2电源布线(251)以及第3电源布线(241或261)经由1个或2个以上的接触孔电连接。
根据方式6，通过第1电源布线(231)、第2电源布线(251)以及第3电源布线(241或261)的并联连接来降低布线电阻。
<附记7>
在作为方式1至5中的任意一项的具体的方式7的电光装置(10)中，在基板(11)上，设置有第2晶体管(122)、第3晶体管(123)以及第4晶体管(124)，第2晶体管的栅电极与扫描线(12)连接，第3晶体管的栅电极与第1控制线(117)连接，第4晶体管的栅电极与第2控制线(118)连接，第1控制线(117)设置于第1布线层(230)并在第1方向(X方向)上延伸，第2控制线(118)设置于第1布线层(230)并在第1方向(X方向)上延伸。
第1控制线(117)和第2控制线(118)与电源布线不同，电压发生变化，但该变化的频度比数据线(14)的电压变化的频度少，电压跨越多个水平扫描期间(H)而恒定。因此，在电压恒定的期间，第1控制线(117)和第2控制线(118)作为一种屏蔽布线发挥功能，因此能够抑制与第1方向(X方向)垂直的方向的干扰。
<附记8>
方式8的电子设备(300)包含方式1至7中的任意一个方式的电光装置(10)。

Claims (8)

1.一种电光装置，其特征在于，该电光装置具有：
基板，其设置有第1晶体管；
发光元件，其具有像素电极；
多个电源布线，它们在所述基板的厚度方向上，设置于所述基板与所述像素电极之间的多个布线层，用于供所述第1晶体管向所述发光元件供给电流；
扫描线，其设置于所述多个布线层中的第1布线层并在第1方向上延伸；以及
数据线，其设置于所述多个布线层中的第2布线层并在第2方向上延伸，
所述多个电源布线包含第1电源布线和第2电源布线，
所述第1电源布线设置于所述第1布线层并在所述第1方向上延伸，
所述第2电源布线设置于所述第2布线层并在所述第2方向上延伸。
2.根据权利要求1所述的电光装置，其特征在于，
在俯视时，所述第1电源布线设置在相邻的2条扫描线之间，
在俯视时，所述第2电源布线设置在相邻的2条数据线之间。
3.根据权利要求1或2所述的电光装置，其特征在于，
所述多个电源布线在所述多个布线层中，分别在所述第1方向和所述第2方向中的至少一方上延伸设置。
4.根据权利要求1或2所述的电光装置，其特征在于，
所述多个电源布线包含设置于所述多个布线层中的第3布线层的第3电源布线，
所述第3电源布线设置为在所述第1方向以及所述第2方向上延伸的格子状。
5.根据权利要求4所述的电光装置，其特征在于，
该电光装置具有中继部件，所述中继部件设置于所述第3布线层，为了将所述第1晶体管与所述像素电极电连接而设置，
在俯视时，所述中继部件被所述第3电源布线包围。
6.根据权利要求4所述的电光装置，其特征在于，
所述第1电源布线、所述第2电源布线以及所述第3电源布线经由1个或2个以上的接触孔电连接。
7.根据权利要求1或2所述的电光装置，其特征在于，
在所述基板上，设置有第2晶体管、第3晶体管以及第4晶体管，
所述第2晶体管的栅电极与所述扫描线连接，
所述第3晶体管的栅电极与第1控制线连接，
所述第4晶体管的栅电极与第2控制线连接，
所述第1控制线设置于所述第1布线层并在所述第1方向上延伸，
所述第2控制线设置于所述第1布线层并在所述第1方向上延伸。
8.一种电子设备，其中，该电子设备具有权利要求1～7中任意一项所述的电光装置。
CN202310077427.0A 2022-02-01 2023-01-19 电光装置和电子设备 Pending CN116544237A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022014030A JP2023112315A (ja) 2022-02-01 2022-02-01 電気光学装置および電子機器
JP2022-014030 2022-02-01

Publications (1)

Publication Number Publication Date
CN116544237A true CN116544237A (zh) 2023-08-04

Family

ID=87432998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310077427.0A Pending CN116544237A (zh) 2022-02-01 2023-01-19 电光装置和电子设备

Country Status (3)

Country Link
US (1) US20230247880A1 (zh)
JP (1) JP2023112315A (zh)
CN (1) CN116544237A (zh)

Also Published As

Publication number Publication date
JP2023112315A (ja) 2023-08-14
US20230247880A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
CN107464523B (zh) 电光学装置以及电子设备
CN107248397B (zh) 电光装置以及电子设备
JP5853614B2 (ja) 電気光学装置および電子機器
JP6141590B2 (ja) 電気光学装置および電子機器
JP5998458B2 (ja) 画素回路、電気光学装置、および電子機器
JP5887973B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2013105118A (ja) 電気光学装置、および電子機器
US11074867B2 (en) Light-emitting device and electronic apparatus
CN115831056A (zh) 电光装置和电子设备
US11107406B2 (en) Light-emitting device and electronic apparatus
US11132950B2 (en) Electro-optical device and electronic apparatus
US11783775B2 (en) Electro-optical device, driving method for electro-optical device, and electronic apparatus
US12080235B2 (en) Electro-optical device, electronic device and method of driving electro-optical device
JP7388409B2 (ja) 表示装置および電子機器
JP6152902B2 (ja) 電気光学装置、および電子機器
JP6079859B2 (ja) 電気光学装置および電子機器
JP6822595B2 (ja) 電気光学装置及び電子機器
CN116544237A (zh) 电光装置和电子设备
JP7248181B2 (ja) 電気光学装置及び電子機器
US20240355298A1 (en) Light-emitting device and electronic apparatus
JP7528436B2 (ja) 表示装置および電子機器
JP6673406B2 (ja) 電気光学装置および電子機器
US20210193053A1 (en) Display device and electronic apparatus
JP2023146728A (ja) 電気光学装置、電気光学装置の制御方法および電子機器
JP2024113225A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination