KR100248034B1 - 전자 발생 장치, 화상 표시 장치, 구동 회로 및 구동 방법 - Google Patents

전자 발생 장치, 화상 표시 장치, 구동 회로 및 구동 방법 Download PDF

Info

Publication number
KR100248034B1
KR100248034B1 KR1019960034823A KR19960034823A KR100248034B1 KR 100248034 B1 KR100248034 B1 KR 100248034B1 KR 1019960034823 A KR1019960034823 A KR 1019960034823A KR 19960034823 A KR19960034823 A KR 19960034823A KR 100248034 B1 KR100248034 B1 KR 100248034B1
Authority
KR
South Korea
Prior art keywords
voltage
electron
wiring layer
emitting
driving
Prior art date
Application number
KR1019960034823A
Other languages
English (en)
Other versions
KR970012902A (ko
Inventor
야스유끼 도도꼬로
히데또시 스즈끼
Original Assignee
미다라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시끼가이샤 filed Critical 미다라이 후지오
Publication of KR970012902A publication Critical patent/KR970012902A/ko
Application granted granted Critical
Publication of KR100248034B1 publication Critical patent/KR100248034B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/304—Field emission cathodes
    • H01J2201/30403—Field emission cathodes characterised by the emitter shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165—Surface conduction emission type cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels

Abstract

매트릭스의 형태로 배선된 전자 방출 소자를 갖는 멀티 전자원이 어떠한 변화도 일으키지 않고 전자를 방출시키도록 하기 위해, 다수의 데이타 배선층(1004)및 다수의 주사 배선층(1003)을 통해 매트릭스의 형태로 배선된 다수의 전자 방출소자(1002)를 갖는 멀티 전자원(601), 멀티 전자원(601)을 구동시키는 구동 회로를 포함하는 전자 발생 장치가 제공되며, 구동 회로는 전자를 방출시키는 전자 방출 소자가 접속되는 주사 배선층에 제1 전압(Vs)을 인가시키며 전자를 방출시키지 않는 전자 방출 소자가 접속되어지는 주사 배선층에 제2 전압(Vns)을 인가시키는 제1 구동 수단(603)과, 전자를 방출시키는 전자 방출 소자가 접속되는 데이타 배선층에 제3 전압(Ve)을 인가시키며 전자를 방출시키지 않는 전자 방출 소자가 접속되는 데이타 배선층에 제4 전압(Vg)을 인가시키는 제2 구동 수단(602)을 포함하며, 제2 전압(Vns)은 거의 제3 전압(Ve)과 동일하다.

Description

전자 발생 장치, 화상 표시 장치, 구동 회로 및 구동 방법
본 발명은 전자 발생 장치, 화상 표시 장치, 구동 회로 및 구동 방법에 관한 것으로, 특히 다수의 표면 전도형 전자 방출 소자를 가진 디스플레이 장치에 관한 것이다.
종래에는, 전자 방출 소자로서 2가지 형태의 장치, 즉 열이온 및 냉음극 장치가 알려져 있었다. 냉음극 장치의 예로는 전계 방출형 전자 방출 소자(이하, 전계 방출 소자라 칭함), 금속/절연체/금속형 전자 방출 소자(이하, MIM형 전자 방출 소자라 칭함) 및 표면 전도형 전자 방출 소자가 있다.
W.P. Dyke 및 W.W. Dolan에 의한 "Field Emission", Advance in Electron Physics, 8, 89(1956) 및 C.A. Spindt에 의한 "Physical Properties of thin-film field emission cathodes with molybdenum cones", J. App1. Phys., 47,5248(1976)에 전계 방출 소자의 공지된 예들이 기술되어 있다. 도 38은 C.A. Spindt등에 따른 장치의 단면도이다. 도 38을 참조하면, 참조 번호(3010)은 기판, 참조 번호(3011)은 도전성 재료로 제조된 방출 소자 배선층, 참조 번호(3012)는 방출 소자 콘, 참조 번호(3013)은 절연층, 그리고 참조 번호(3014)는 게이트 전극을 나타낸다. 이 장치에서는, 방출 소자 콘(3012)와 게이트 전극 (3014) 사이에 적당한 전압이 인가되어 방출소자 콘(3012)의 말단부로부터 전자를 방출시킨다.
C.A. Mead에 의한 "Operation of tunnel-Emission Devices", J. Appl. Phys., 32,646(1961)에는 MIM형 전자 방출 소자의 공지된 예가 설명되어 있다. 도 39는 MIM형 전자 방출 소자의 단면도이다. 도 39를 참조하면, 참조 번호(3020)은 기판, 참조 번호(3021)은 금속으로 제조된 하부 전극, 참조 번호(3022)는 100Å 정도 두께의 박막 절연층, 참조 번호(3023)은 금속으로 제조되었으며 80 내지 300Å 정도의 두께인 상부 전극을 나타낸다. MIM형에서는, 상부 전극(3023)과 하부 전극(3021)사이에 전압이 인가되어 상부 전극(3023)의 표면으로부터 전자를 방출시킨다.
M.I. Elinson에 의한 Radio Eng. Electron Phys., 10, 1290(1965)에 표면 전도형 전자 방출 소자의 공지된 예 및 후술된 다른 예들이 설명되어 있다. 표면 전도형 전자 방출 소자는 기판 상에 형성된 작은 면적의 박막에서 막표면과 평행하게 전류를 흐르게 함으로써 전자가 방출되는 현상을 이용한다. 표면 전도형 전자 방출 소자에는 상술된 Elinson에 의한 SnO2박막 이외에, Au 박막[G, Dittmer, "Thin Solid Films", 9,317(1972)], In2O3/SnO2박막[M. Hartwell 및 C.G. Fonstad, "IEEE Trans. ED Conf.", 519(1975), 탄소 박막[Hisashi Araki 등, "Vaccum", 제26권 제1호, p. 22(1983)]등을 사용하는 전자 방출 소자가 포함된다.
도 37은 이러한 표현 전도형 전자 방출 소자의 구조의 전형적인 예로서, M. Hartwell 등에 의한 표면 전도형 전자 방출 소자의 평면도이다. 도 37을 참조하면, 참조 번호(3001)은 기판, 참조 번호(3004)는 스퍼터링에 의해 형성된 금속 산화물로 제조된 도전성 박막을 나타낸다. 도전성 박막(3004)는 도 37에 도시된 바와 같이 H형 패턴을 가진다. 도전성 박막(3004)에 대해 통전 처리 [energization process(후술될 포밍 처리를 통전 처리라 칭함)]를 수행하여 전자 방출부(3005)가 형성된다. 도 37을 참조하면, 간격 L은 0.5 내지 1mm, 폭 W은 0.1mm로 설정되어 있다. 도시상 편의를 위해, 전자 방출부(3005)는 도전성 박막(3004)의 중앙에 사각형으로 도시되어 있다. 그러나, 이것은 전자 방출부의 실제 위치 및 형태를 정확히 도시하는 것은 아니다.
M. Hartwell 등에 따른 상기 표면 전도형 전자 방출 소자에서는, 일반적으로 전자 방출 이전에 도전성 박막(3004)에 대해 통전 포밍 처리라 불리는 통전 처리를 수행함으로써 전자 방출부(3005)가 형성된다. 통전 포밍 처리에 따르면, 도전성막(3004)의 양단에 극히 작은 비율, 예를 들어 1V/min로 증가하는 일정한 DC 전압을 인가함으로써 통전이 수행되어, 도전성막(3004)를 부분적으로 파괴 및 변형하여, 고저항성의 전자 방출부(3005)를 형성한다. 도전성 박막(3004)에서 파괴되거나 변형된 부분에는 균열이 생긴다. 통전 포밍 처리 후, 도전성 박막(3004)에 적당한 전압을 인가하면, 균열 근처에 전자 방출이 수행된다.
상기 표면 전도형 전자 방출 소자는 단순한 구조를 가지므로 용이하게 제조 될 수 있다는 이점이 있다. 이러한 이유 때문에, 넓은 면적 상에 다수의 장치들이 형성될 수 있다. 본 출원인에 의해 출원된 일본 특허 공개 제64-31332호에 개시되어 있는 바와 같이, 다수의 장치들을 배열하고 구동하는 방법이 연구되고 있다.
예를 들어, 화상 표시 장치 및 화상 기록 장치 등의 화상 형성 장체에 표면 전도형 전자 방출 소자를 응용하는 경우, 하전 빔원 등이 연구되고 있다.
화상 표시 장치에 응용한 것으로서, 특히 본 출원인에 의해 출원된 미국 특허 제5,066,883호 및 일본 특허 공개 제2-257551호에 개시되어 있는 바와 같이, 표면 전도형 전자 방출 소자와 전자 빔 조사시 발광되는 형광체의 조합을 이용하는 화상 표시 장치가 연구되고 있다. 이러한 형태의 화상 표시 장치는 종래의 다른 화상 표시 장치들보다 우수한 특성을 가지리라 기대된다. 예를 들어 최근의 상용 액정 표시 장치와 비교하여, 상기 표시 장치는 자체 발광형이므로 백라이트가 필요 없으며 시야각이 넓다는 점에서 우수하다.
본 발명자는 상술된 것 이외에도 다양한 구조를 가지며, 다양한 방법으로 다양한 재료로 제조된 표면 전도형 전자 방출 소자를 실험하였다. 본 발명자는 또한 다수의 표면 전도형 전자 방출 소자의 배열로 각각 구성된 멀티 전자원 및 이 멀티 전자원을 사용하는 화상 표시 장치를 연구하였다.
본 발명자는 도 40에 도시된 것과 같은 전기적 배선 방법에 의해 형성된 멀티 전자원을 실험적으로 제조하였다. 이러한 멀티 전자원에서, 다수의 표면 전도형 전자 방출 소자가 도 40에 도시된 바와 같이, 2차원적으로 구성되어 매트릭스 형태로 배선된다.
도 40을 참조하면, 참조 번호(1003)은 행 배선층, 참조 번호(1004)는 열 배선층을 나타낸다. 실제로, 행 및 열 배선층(1003 및 1004)는 유한 전기 저항을 가진다. 그러나, 도 40은 배선 저항(4004 및 4005)으로서 이들 저항을 나타낸다. 상기 배선 방법은 단순 매트릭스 배선이라 칭한다.
도시상 편의를 위해, 도 40은 6×6 매트릭스를 보여준다. 그러나, 매트릭스 크기가 이것으로 한정되지는 않는다. 예를 들어, 화상 표시 장치용 멀티 전자원에서, 소망하는 화상 표시 동작을 행하기에 충분한 수의 방출 소자를 배열하여 배선한다.
표면 전도형 전자 방출 소자를 단순 매트릭스 형태로 배선한 멀티 전자원에서, 소망의 전자 빔을 출력하도록, 행 및 열 배선층(1003 및 1004)에 적당한 전기 신호가 인가된다. 예를 들어, 매트릭스 내의 임의의 한 행의 표면 전도형 전자 방출 소자를 구동하기 위해, 선택된 행의 행 배선층(1003)에 선택 전압 Vs가 인가됨과 동시에 비선택 행들의 각 행 배선층(1003)에 비선택 전압 Vns가 인가된다. 선택 전압 Vs와 동기적으로 구동 전압 Ve가 각 열 배선층(1004)에 인가된다. 이러한 방법에 따라, 배선 저항(4004 및 4005)양단의 전압 강하를 무시하면, 선택 행의 각 표면 전도형 전자 방출 소자에 전압 Ve-Vs가 인가되며, 비선택 행의 각 표면 전도형 전자 방출 소자에 전압 Ve-Vns가 인가된다. 그러므로, 전압 Ve, Vs 및 Vns가 적당한 전압으로 설정되면, 선택 행의 표면 전도형 전자 방출 소자로부터 소망 강도의 전자 빔이 출력된다. 또한 각 열 배선층에 상이한 구동 전압 Ve가 인가되면, 선택 행의 각 방출 소자로부터 상이한 강도의 전자 빔이 출력된다. 각 표면 전도형 전자 방출 소자의 응답 속도가 빠르기 때문에, 구동 전압 Ve가 인가되는 시간의 길이가 변경되면 전자 빔이 출력되는 시간이 변경된다.
그러므로, 표면 전도형 전자 방출 소자가 단순 매트릭스 형태로 배선된 멀티 전자원의 다양항 응용이 연구되어 왔다. 예를 들어, 이러한 전자원은 화상 정보에 따라 전압 신호를 인가하는 화상 표시 장치에서 사용되리라 기대된다.
그러나, 실제로, 전자원이 접속된 멀티 전자원이 상기 전압 응용 방법에 의해 구동되면, 배선 저항들 양단에 전압 강하가 발생되어, 각 표면 전도형 전자 방출 소자에 실효적으로 인가된 전압이 변동되는 문제점이 발생한다.
각 방출 소자에 인가된 전압 변동의 제1 원인은 단순 매트릭스 배선 구조에서 각 표면 전도형 전자 방출 소자들이 상이한 배선 길이(즉, 상이한 배선 저항)를 가진다는 것이다.
제2 원인은 각 행 배선층의 배선 저항(4004) 양단의 전압 강하가 변동한다는 것이다. 이것은 선택 행의 행 배선층으로부터 해당 행에 접속된 각 표면 전도형 전자 방출 소자로 전류가 분로되어 각 배선 저항(4004)에 흐르는 전류가 불균일해지기 때문이다.
제3 원인은 배선 저항 양단의 전압 강하의 크기가 구동 패턴(화상 표시 장치의 경우에 표시되는 화상 패턴)에 따라 변한다는 것이다. 이것은 배선 저항에 흐르는 전류가 구동 패턴에 따라 변하기 때문이다.
각 표면 전도형 전자 방출 소자에 인가된 전압이 상기 원인에 따라 변하면, 각 표면 전도형 전자 방출 소자로부터 출력된 전자 빔의 강도가 소망값에서 벗어나므로 실용상문제가 발생된다. 예를들어, 전자원이 화상 표시 장치에 응용되면, 표 시 화상의 휘도가 불균일해지거나 표시 화상 패턴에 따라 휘도 변동이 발생된다.
게다가, 단순 매트릭스의 크기가 증가함에 따라 전압 변동이 증가하는 경향이 있다. 이러한 경향은 화상 표시 장치의 화소수를 제한하는 요인이다.
상기의 문제점들을 고려하여 그러한 기술을 연구하는 과정에서, 본 발명자들은 상기 전압 인가 방법과 상이한 구동 방법으로 실험하였다.
이러한 방법에서, 단순 매트릭스 형태로 배선된 표면 전도형 전자 방출 소자 멀티 전자원이 구동되면, 구동 전압 Ve 인가용의 전압원을 각 열 배선층에 접속하는 대신에, 소망의 전자 빔을 출력하는데 필요한 전류를 공급하는 전류원이 열 배선층에 접속되어, 멀티 전자원을 구동한다. 이러한 방법은 각 표면 전도형 전자 방출 소자에 흐르는 전류(이하, 방출 소자 전류 If라 칭함)와 각 방출 소자로부터 방출 되는 전자 빔(이하, 방출 전류 Ie라 칭함) 사이에 강한 상관 관계를 고려하여 고안되었다. 이 방법에서, 방출 소자 전류 If의 크기를 제한함으로써 방출 전류 Ie의 크기가 제어된다.
즉, 각 표면 전도형 전자 방출 소자의 방출 소자 전류 If 대 방출 전류 Ie의 특성을 참조하여 각 표면 전도형 전자 방출 소자에 인가될 방출 소자 전류 If의 크기가 결정되며, 각 행 배선층에 접속된 전류원으로부터 방출 소자 전류 If가 공급된다. 특히, 메모리 구동 회로는 방출 소자 전류 If 대 방출 소자 전류 Ie의 특성을 저장하는 메모리, 공급될 방출 소자 전류 If를 결정하는 연산부 및 제어 전류원과 같은 전기 회로의 조합으로 구성될 수도 있다. 제어 전류원으로서, 전압 신호로 공급될 방출 소자 전류 If의 크기를 일시적으로 변환하며, 전압/전류 변환 회로를 사용하여 신호를 전류로 변환하는 회로 형태가 사용될 수도 있다.
이러한 방법은 각 열 배선층에 접속된 전압원을 사용하여 멀티 전자원을 구동하는 상기 방법보다 배선 저항 양단의 전압 강하가 감소될 수 있다. 이러한 방법은 출력되는 전자 빔의 강도 변화를 감소시킬 수 있다.
그러나, 접속된 전류원을 사용하여 전자원을 구동하는 이러한 방법에서는 다음과 같은 문제가 제기된다.
도 41 및 도 42를 참조하여 이러한 문제점을 설명하겠다.
도 41은 종래의 구동 방법을 설명하는 도면이다. 도 41은 매트릭스 형태로 배선된 다수의 전자 빔 방출 소자(301) 및 구동 회로를 도시하고 있다. 도 41은 다수의 전자 방출 소자의 제 M번째 행의 전자 방출 소자를 구동함으로써 전자가 방출되는 경우를 보여준다. 후술될 설명에서, 구동되는 전자 방출 소자는 선택 방출 소자라 칭하며, 구동되지 않는 전자 방출 소자는 절반 선택(semi-selected) 소자로 칭하겠다.
도 41에 도시된 바와 같이, 제 M번째 행의 방출 소자가 구동되면, 전압원 Ve(예를 덜어, -7V 전압 출력용)이 제 M번째 행의 행 배선층에 접속되며, 나머지 행 배선층은 접지 레벨(예를 들어, 0V)로 설정된다. 전압원 Vs의 극성에서 분명히 알 수 있듯이, 구동되는 제 M번째 행의 행 배선층은 OV 이하의 저전위(-7V)로 유지된다.
제어 전류원(302)는 각 열 배선층에 접속되며, 제어 전류원(302)로부터 구동전류가 공급된다.
도 42는 제어 전류원의 구성을 상세히 도시한 회로도로서, 전류 미러 구조의 전압/전류 변환 회로이다. 도 42를 참조하면, 참조 번호(311)은 연산 증폭기, 참조 번호(312)는 R Ω 저항을 가진 저항기, 참조 번호(314 및 315)는 pnp 트랜지스터, 참조 번호(313)은 npn 트랜지스터, 참조 번호(316)은 전류원을 각 열 배선층에 접속하는 단자를 나타낸다. 여기서는, 출력 전류 Iout과 입력 전압 Vin 간에 다음 관계가 성입된다.
Iout = Vin/R
즉, 입력 전압 Vin의 크기를 변화시킴으로써 출력 전류 Iout의 크기가 제어 될 수 있다.
전자 방출 소자로부터 소망의 방출 전류 Ie를 구하는데 필요한 방출 소자 전류 Ifo 값은 전자 방출 소자의 방출 전류 Ie와 방출 소자 전류 If의 특성에 기초하여 미리 결정되며, 제어 전류원으로부터의 출력 전류 Iout은 방출 소자 전류 Ifo의 선정 값과 동일하도록 제어된다.
그러나, 제어 전류원으로부터의 출력 전류 Iout의 일부가 절반 선택 방출 소자에 분로된다. 이것은 제어 전류원이 전류 Ifo를 출력하면 단자(316)의 실효 전압이 접지 레벨 이상이 되기 때문이다.
도 41에 도시된 바와 같이, 전류 Iout의 일부가 각 절반 선택 방출 소자에 분로되며, 선택 방출 소자에 흐르는 실효 구동 전류 Is는 전류 Iout보다 상당히 작다. 매트릭스 형태의 전자 방출 소자들의 수가 증가함에 따라, 각 절반 선택 방출 소자로 분로되는 전류 크기는 증가한다. 그 결과, 보다 확실한 문제점이 발생된다. 전류 Iout이 1.5mA이며, 각각의 비선택 방출 소자에 흐르는 전류 Ihs는 0.001mA라 가정한다. 이 경우, 1,000개의 행을 가진 매트릭스에서, 전류 Ihs의 총합은 1mA 정도이다. 즉, Is = 0.5mA 전류만이 각 선택 방출 소자에 공급될 수 있다(Iout = Is +Σ Ihs).
이러한 이유 때문에, 예를 들어, 화상 표시 장치에 이 구동 방법이 적용되면, 표시 화상의 휘도의 정밀도를 확보하기 위해 제어 전류원으로부터의 출력 전류 Iout의 크기가 절반 선택 방출 소자로 흐르는 전류와 전류 Ifo의 합으로 보정되어야 한다. 이러한 동작의 보정 회로가 본 장치에 부가되면, 장치의 규모 및 제조 비용이 상승된다.
또한, 전자를 방출시키지 않는 절반 선택 방출 소자에 전류가 흐르기 때문에 전력이 낭비된다.
상기 구동 회로의 열 배선층에 접속된 전류 제어원이 제어 전압원으로 대체되더라도, 전류가 절반 선택 방출 소자에 흐를 때 배선부 양단에 큰 전압 강하가 발생된다. 그 결과, 각 선택 방출 소자에 인가된 구동 전압이 저하되어, 표시 화상의 휘도가 떨어진다. 이러한 이유 때문에 각 제어 전압원에 보정 회로가 부가되어야 하므로, 장치의 규모 및 제조 비용이 상승된다. 게다가, 각 절반 선택 방출 소자에서 전력이 낭비된다.
본 발명은 상기 종래의 문제점을 고려하여 제조되었으며, 다수의 전자 방출 소자가 매트릭스 형태로 배선되어 어떠한 복잡한 보정 수단도 필요치 않고 소망의 강도를 가진 전자 빔을 정확히 출력하여 각 절반 선택 방출 소자의 전력 소비를 감소시킬 수 있는 구동 방법을 멀티 전자원에 제공하는 것을 목적으로 한다. 즉, 본 발명의 목적은 출력 정밀도가 우수하며 전저력을 소비하는 구동 회로를 사용하는 화상 표시 장치를 저 비용으로 제공하는 것이다.
또한, 상기 전자원은 본 발명의 사상 및 범위 내에서 화상 표시 장치에 적용된다. 본 발명의 또 다른 목적은 소정의 복잡한 보정 수단이 필요 없이, 형성 화상의 휘도가 확실히 유지될 수 있는 저가의 화상 표시 장치를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명자들은 다음과 같은 것을 구하려고 노력 하였다. 즉, 복수의 전자 방출 소자를 매트릭스 형태로 배선한 멀티 전자원을 복수의 데이타 배선층 및 복수의 주사 배선층을 통해 구동하는 구동 회로에 있어서, 전자를 방출시키는 전자 방출 소자가 접속된 주사 배선층에 제1 전압(Vs)을 인가하며, 전자를 방출시키지 않는 전자 방출 소자가 접속된 주사 배선층에 제2 전압(Vns)을 인가하는 제1 구동 수단, 전자를 방출시키는 전자 방출 소자가 접속된 데이타 배선층에 제3 전압(Ve)을 인가하며, 전자를 방출시키지 않는 전자 방출 소자에 접속된 데이타 배선층에 제4 전압(Vg)을 인가하는 제2 구동 수단을 포함하되, 상기 제2 전압(Vns)은 제3 전압(Ve)과 실제로 동일한 구동 회로를 제공하는 것이다. 이 경우, 제2 전압(Vns)은 각 데이타 배선층의 제3 전압(Ve) 변동의 상한 및 하한으로 정의된 범위 내에서 제3 전압(Ve)과 실질적으로 동일한 것이 바람직하다. 주사 배선층에 인가된 제1 및 제2 전압(Vs, Vns)은 양호하게는, 각 행을 선택하는 주사 신호에 기초한다. 구동 회로는 양호하게는, 화상 신호에 기초한 변조 신호를 발생하는 수단을 더 포함한다. 데이타 배선층에 인가된 제3 및 제4 전압(Ve, Vg)은 양호하게는, 각 열에 접속된 전자 방출 소자를 구동하는 변조 신호에 기초된다. 변조는 펄스폭 변조 또는 진폭 변조일 수 있다. 전자 방출 소자는 양호하게는, 한쌍의 전자 방출 소자 전극에 인가된 전압과 대응 전자 방출량 간의 관계에서 전자 방출과 비전자 방출간의 경계점으로서 임계 전압점 Vth를 포함하는 비선형 특성을 갖는 표면 전도형 전자 방출 소자이다. 제2 전압(Vns)과 제4 전압(Vg) 간의 전위차 및 제4 전압(Vg)과 제1 전압(Vs) 간의 전위차는 임계 전압점 Vth의 값보다 작다. 제1 전압 및 제2 전압(Vs, Vns)은 양호하게는, 푸시-풀 구조를 이용하여 발생된다. 제2 구동 수단은 전자 방출 소자에 흐르는 방출 소자 전류와 전자 방출 소자의 입/출력 효율 변동을 보정하기 위한 보정값을 저장하는 저장 수단을 더 포함하며, 저장 수단에 저장된 보정값 및 변조 신호에 기초하여 제3 및 제4 전압(Ve, Vg)을 발생한다. 제2 구동 수단은 양호하게는, 데이타 배선층에 접속된 제어 전류원을 포함하며, 멀티 전자원을 전류 구동한다. 본 발명의 화상 표시 장치는 복수의 전자 방출 소자를 매트릭스 형태로 배선한 멀티 전자원으로부터 복수의 데이타 배선층 및 복수의 주사 배선층을 통해 방출된 전자를 수신할 때 빛을 발하기 위한 발광 수단을 포함한다.
본 발명은 전자 발생 장치 및 화상 표시 장치의 구동 방법을 포함한다. 복수의 데이타 배선층 및 복수의 주사 배선층을 통해 매트릭스 형태로 배선된 복수의 전자 방출 소자를 구비한 멀티 전자원, 및 이 멀티 전자원을 구동하는 구동 회로를 포함하는 전자 방샐 장치의 구동 방법에 있어서, 전자를 방출시키는 전자 방출 소자가 접속된 주사 배선층에 제1 전압(Vs)을 인가하는 단계, 전자를 방출시키지 않는 전자 방출 소자가 접속된 주사 배선층에 제2 전압(Vns)을 인가하는 단계, 전자를 방출시키는 전자 방출 소자가 접속된 데이타 배선층에 제3 전압(Ve)을 인가하는 단계, 및 전자를 방출시키지 않는 전자 방출 소자에 접속된 데이타 배선층에 제4 전압(Vg)을 인가하는 단계를 포함하는데, 여기서 상기 제2 전압(Vns)는 제3 전압(Ve)와 실제로 동일한 구동 방법을 제공한다. 이 경우, 제2 전압(Vns)는 각 데이타 배선층의 제3 전압(Ve) 변동의 상한 및 하한으로 정의된 범위내에서 제3 전압(Ve)과 실질적으로 동일한 것이 바람직하다. 주사 배선층에 인가된 제1 및 제2 전압(Vs,Vns)은 양호하게는, 각 행을 선택하는 주사 신호에 기초한다. 구동 방법은 양호하게는, 화상 신호에 기초한 변조 신호를 발생하는 변조 수단을 더 포함한다. 데이타 배선층에 인가된 제3 및 제4 전압(Ve, Vg)은 양호하게는, 각 열에 접속된 전자 방출 소자를 구동하는 변조 신호에 기초된다. 변조는 펄스폭 변조 또는 진폭 변조 일 수 있다. 본 발명의 화상 표시 장치 구동 방법은 전자 발생 방치로부터 방출된 전자를 수신할 때 빛을 발하기 위한 발광 수단을 갖는 화상 표시 장치용의 전자 발생 장치 구동 방법을 이용하는 것을 특징으로 한다.
동일하거나 유사한 부분은 동일한 참조 번호로 나타낸 첨부된 도면을 참조하여 본 발명의 다른 특징 및 이점들이 상세히 설명될 것이다.
제1도는 본 발명의 제1 실시예에 따른 멀티 전자원 및 구동 회로를 도시한 회로.
제2도는 제1 실시예에 따른 화상 표시 장치의 구동 회로를 도시한 블럭도.
제3도는 주사 회로의 내부 구조를 도시한 회로도.
제4도는 제3도의 회로의 입/출력 특성을 도시한 타이밍도.
제5도는 전류 흐름을 도시한 등가 회로도.
제6도는 제1 실시예에서 사용된 변조 회로의 회로도.
제7a도 내지 제7d도는 신호의 파형을 도시한 타이밍도.
제8도는 표시 패널 구성을 도시한 사시도.
제9a도는 형광체의 구성을 도시한 도면.
제9b도는 형광체의 구성을 도시한 도면.
제10a도는 평면형의 표면 전도형 전자 방출 소자의 구성을 도시한 평면도.
제10b도는 평면형의 표면 전도형 전자 방출 소자의 구성을 도시한 평면도.
제11a도는 표면 전도형 전자 방출 소자의 제조 공정을 도시한 단면도.
제11b도는 표면 전도형 전자 방출 소자의 제조 공정을 도시한 단면도.
제11c도는 표면 전도형 전자 방출 소자의 제조 공정을 도시한 단면도.
제11d도는 표면 전도형 전자 방출 소자의 제조 공정을 도시한 단면도.
제11e도는 표면 전도형 전자 방출 소자의 제조 공정을 도시한 단면도.
제12도는 통전 포밍 처리에서 인가된 전압의 파형을 도시한 그래프.
제13a도는 활성화 처리에서 인가된 전압의 파형을 도시한 그래프.
제13b도는 활성화 처리에서 측정된 방출 전류의 파형을 도시한 그래프.
제14도는 스텝형 표면 전도형 전자 방출 소자의 구성을 도시한 단면도.
제15a도는 스텝형 표면 전도형 전자 방출 소자의 제조 공정을 도시한 단면도.
제15b도는 스텝형 표면 전도형 전자 방출 소자의 제조 공정을 도시한 단면도.
제15c도는 스텝형 표면 전도형 전자 방출 소자의 제조 공정을 도시한 단면도.
제15d도는 스텝형 표면 전도형 전자 방출 소자의 제조 공정을 도시한 단면도.
제15e도는 스텝형 표면 전도형 전자 방출 소자의 제조 공정을 도시한 단면도.
제15f도는 스텝형 표면 전도형 전자 방출 소자의 제조 공정을 도시한 단면도.
제16도는 표면 전도형 전자 방출 소자의 입/출력 특성을 도시한 평면도.
제17도는 표시 패널에 사용된 멀티 전자원을 도시한 평면도.
제18도는 제17도의 A-A'라인을 따라 절취한 단면도.
제19도는 본 발명의 제2 실시예에 따른 전자원의 구동 회로를 도시한 회로도.
제20도는 각 열의 전자 방출 소자에 인가된 전압을 도시한 그래프.
제21도는 제2 실시예에 따른 화상 표시 장치의 구동 회로를 도시한 블럭도.
제22도는 Ve의 최소값을 검출하기 위한 회로를 도시한 블럭도.
제23도는 상이한 구동 패턴에 대응하여 인가 전압들 간의 차를 나타내는 그래프.
제24a도 내지 제24d도는 제2 실시예에서의 신호의 파형을 도시한 타이밍도.
제25도는 본 발명의 제3 실시예에 따른 전자원의 구동 회로를 도시한 회로도.
제26도는 제3 실시예에 따른 화상 표시 장치의 구동 회로를 도시한 블럭도.
제27도는 변조 신호의 전압의 평균값 Veave를 나타내는 그래프.
제28도는 Ve 측정 회로를 가진 전자원을 도시한 블럭도.
제29도는 행 단위로 Ve를 측정하는 순서를 도시한 도면.
제30도는 각 방출 소자의 특성을 측정하여, 행 단위로 평균값 Veave를 검출하기 위한 순서를 도시한 흐름도.
제31a도 내지 제31d도는 제3 실시예에서의 신호의 파형을 도시한 타이밍도.
제32도는 전자원을 전압 구동하기 위한 구동 회로를 도시한 회로도.
제33도는 본 발명의 제4 실시예에 따른 화상 표시 장치를 전압 구동하기 위한 구동 회로를 도시한 블럭도.
제34a도 내지 제34c도는 횡형 필드 방출 소자를 도시한 사시도.
제35도는 횡형 필드 방출 소자를 사용하는 멀티 전자원을 도시한 사시도.
제36도는 멀티 화상 표시 장치의 구성을 도시한 도면.
제37도는 종래의 표면 전도형 전자 방출 소자를 도시한 도면.
제38도는 종래의 필드 방출 소자를 도시한 단면도.
제39도는 종래의 MIM형 전자 방출 소자를 도시한 단면도.
제40도는 단순 매트릭스 배선 구조를 가진 멀티 전자원의 등가 회로도.
제41도는 멀티 전자원의 전류 흐름을 도시한 회로도.
제42도는 종래의 V/I 변환 회로를 도시한 회로도.
〈도면의 주요부분에 대한 부호의 설명〉
101 : 표시 패널 102,603 : 주사 회로
104 : 타이밍 신호 발생 회로 105 : 래치 회로
111 : 펄스폭 변조 회로 112 : 전압/전류 변환 회로
601 : 멀티 전자원
본 발명의 기본 개념은 다수의 전자 방출 소자를 매트릭스 형태로 배선한 멀티 전자원이 구동될 때, 선택 방출 소자가 접속된 각 행의 절반 선택 방출 소자에 흐르는 절반 선택 전류가 크게 감소되어 상술한 종래의 문제점을 해결할 수 있다는 것이다. 특히, 절반 선택 방출 소자 각각에 흐르는 전류를 실제로 무시가능한 값(양호하게는, 0)으로 감소시킴으로써, 각 열 배선층에 접속된 구동 회로로부터 공급된 구동 신호가 거의 손실되지 않고(양호하게는, 손실 없음) 각 선택 방출 소자에 인가된다.
이러한 목적을 위해, 절반 선택 방출 소자가 접속된 행 배선층에 인가된 전압 Vns는 전자를 방출시키는 방출 소자가 접속된 열 배선층에 인가된 전압 Ve과 거의 동일하게 설정된다. 전압 Vns는 전압 Ve와 기본적으로 동일하게 설정되더라도, 여러 경우에 "동일"의 정의가 부적절하기 때문에, "거의 동일"이라는 표현이 사용된다.
예를 들어, 매트릭스 형태로 배선된 다수의 전자 방출 소자가 균일한 특성을 가지므로 매트릭스 배선 구조의 전기 저항이 극히 작다면, 소정의 열 배선층에 동일한 전압 Ve가 인가될 수도 있다. 이 경우, 전압 Vns는 전압 Ve와 동일하게 설정된다.
그러나, 각 전자 방출 소자의 방출 전압(Vg) 대 방출 전류(Ie)의 특성이 큰 변동을 나타내거나, 배선 구조의 전기 저항이 비교적 크다면, 양호하게는, 전압 Ve의 크기가 열 배선층 단위로 변하므로 전자 방출량의 정밀도가 향상된다. 이 경우, 전압 Ve는 각 열 배선층에 대해 변하므로, 전압 Vns를 결정하는 문제가 발생된다. 이러한 경우, 전압 Vns는 모든 열 배선층에 인가된 전압 Ve의 연산 또는 기하 평균값과 동일하도록 설정되거나 행 배선층(즉, Ve의 최소값)에 접속된 구동 회로에 가장 가까운 열의 전압 Ve와 동일하게 설정된다. 모든 경우에, 정확히 말하면, 전압 Ve은 관계있는 열에 따른 전압 Vns와 약간 상이하다. 본 발명은 그러한 형태를 포함하기 때문에 "거의 동일"이라는 표현이 사용된다. 게다가, 제어 전류원이 각 열 배선층이 접속되어 정전류 구동을 수행하면, 각 열 배선층에 인가된 전압 Ve가 자동적으로 변한다. Ve의 이러한 변동 때문에, 상기 방법 또는 다른 방법으로 전압 Vns가 설정될 수 있다. 전압 Vns를 모든 열 배선층에 인가된 전압 Ve의 평균값 또는 Ve의 최소값으로 설정하는 대신, Vns의 전압값은 Ve의 추정값 근방의 전압 Vns를 적당히 이동함으로써 표시 화상의 특성을 모니터하면서 설정될 수 있다. 전류 구동 동작시, 각 열 배선층에 인가된 전압 Ve는 현재 주사되는 행에 따른 시간에 따라 변하기 때문에, 양호한 표시 특성이 얻어질 수 있는 값으로 전압 Vns를 설정하기 위해 전압 Vns를 Ve의 추정값 가까이 변화시키는 상기 방법이 효과적이다.
본 발명에서, 화상 표시 동작은 양호하게는, 소망의 휘도에 대응하는 시간폭으로 각 열 배선층에 정전류 또는 전압을 출력함으로써 수행된다. 즉, 펄스폭 변조가 바람직하다. 그러나 휘도가 일정한 전류 또는 전압을 출력함으로써 진폭 변조가 수행될 수도 있다. 게아가, 진폭 변조에서, 변조될 전압 Ve의 평균값과 동일하게 전압 Vns가 설정될 수 있거나, Vg와 Ve의 최대치 사이에서 적당히 설정될 수 있다.
각 전자 방출 소자의 Vg-Ie 특성이 큰 변동을 나타내거나, 배선 구조의 전기 저항이 비교적 크다면, 전압 Ve의 크기가 선택될 행 단위로 변하므로 전자 방출량의 정밀도가 향상될 수 있다. 이 경우, 선택될 행이 전환될 때마다 선택 행에 인가된 전압 Ve에 따라 전압 Vns이 변경될 수 있다.
요약하면, 양호하게는, 전압 Vns를 설정하는데 다음의 4가지 방법 중 하나가 사용된다.
제1 방법에서는, 전기 회로의 특성을 수치 해석하여 Ve의 크기를 추정하며, 이 추정값에 따라 Vns의 전압값이 설정된다.
제2 방법은 각 열 배선층의 전압 Ve을 모니터링하는 수단 및 전압 Vns의 출력을 제어할 수 있는 가변 전압원을 사용한다. 이 방법에서, 실제 구동 동작 시에 전압 Ve가 측정되면서, Ve의 측정값과 출력 전압 Vns가 일치하도록 피드백 제어가 수행된다.
제3 방법에서, 전자원이 실험적으로 구동되어 각 열 배선층의 전압 Ve를 측정하며, 측정값에 기초하여 Vns의 전압값이 설정된다.
제4 방법에서, 표시 화상이 모니터되면서 Vns의 전압값이 Ve의 측정값 가까이로 적당히 이동되며, 표시 화상이 원화상 신호에 대해 높은 충실성(fidelity)을 나타내는 값으로 Vns의 전압값이 설정된다.
본 발명은 제어 전류원이 각 열 배선층에 접속된 정전류 구동 동작 또는 제어 전압원이 각 열 배선층에 접속된 정전압 구동 동작에 적용될 수 있다. 본 발명에서는 양호하게는, 표면 전도형 전자 방출 소자가 사용된다. 그러나, 도 38을 참조하여 설명된 FE형 방출 소자 또는 도 39를 참조하여 설명된 MIM형 전자 방출 소자가 사용될 수도 있다.
후술될 모든 실시예에서, 구동 회로는 데이타 배선층으로서 각 열 배선층으로 변조 신호를 출력하며, 주사 배선층으로서 각 행 배선층으로 주사 신호를 출력한다. 그러나, 본 발명은 주사 신호가 주사 배선층으로거 각 열 배선층으로 출력되는 형태 및 변조 신호가 데이타 배선층으로서 각 행 배선층으로 출력되는 형태를 포함한다.
후술될 모든 실시예에서, 변조 회로는 양극성을 가지며, 주사 회로는 음극성을 가지므로, 전류가 변조 회로로부터 각 전자 방출 소자로 흐른다. 그러나, 본 발명에서, 변조 회로 주사 회로가 각각 음극성 및 양극성을 가질 수도 있으므로, 전류가 주사 회로로부터 각 전자 방출 소자로 흐를 수도 있다.
본 발명에 따르면, 다수의 전자 방출 소자를 매트릭스 형태로 배선한 멀티 전자원에서 구동되는 전자 방출 소자 이외의 선택 열전자 방출 소자(절반 선택 방출 소자)에 흐르는 전류가 상당히 감소될 수 있다. 이러한 이유 때문에, 열 배선층을 통해 공급된 변조 신호가 거의 손실되지 않고 구동되는 전자 방출 소자에 인가될 수 있다. 그러므로, 각 절반 선택 방출 소자에 흐르는 전류를 보상하기 위해 종래 회로와 같은 복잡한 보정 회로를 사용하지 않고, 소망의 강도를 가진 전자를 쉽고 정확히 출력할 수 있다. 게다가, 각 절반 선택 방출 소자의 전력 소비가 감소된다. 즉, 출력 정밀도가 높은 저전력 소비 전자 발생 장치를 저비용으로 제공할 수 있다.
더우기, 화상 표시 장치에 상기 멀티 전자원을 적용하는 경우, 소정의 복잡한 보정 회로가 필요 없이, 형성 화상의 정밀한 휘도를 유지할 수 있는 저전력 소비의 값싼 화상 표시 장치가 제공될 수 있다.
[제1 실시예]
도 1에 도시된 바와 같이, 멀티 전자 방출원의 구동 방법 및 그것을 사용하는 화상 표시 장치는 다음의 구조를 가진다. 도 1은 매트릭스 형태로 배선된 다수의 전자 방출 소자의 제5 행과 및 제2, 제3 및 제5 열의 교점에서 전자 방출 소자(도 1에서 공동부)가 전자를 방출시키는 경우를 도시한다.
이 장치는 멀티 전자원(601) 및 변조 회로(602)를 포함한다. 멀티 전자원(601)은 교점 근방의 행 및 열 배선층에 접속된 각 표면 전도형 전자 방출 소자의 한 쌍의 방출 소자 전극을 가진 단순 매트릭스 형태의 행 및 열 배선층을 가진다. 변조 회로(602)는 변조 신호를 기초로 하여 소정 전류 신호를 발생하여, 행 배선층을 통해 표면 전도형 전자 방출 소자를 구동한다. 이 장치는 또한 주사 신호 Tsean을 기초로 하여 행 배선층을 순차 선택하기 위한 주사 회로(603)을 포함한다. 주사 회로(603)은 선택 행 배선층(도 1에서, Dx5)에 전위 Vs를 인가하여, 비선택 행 배선층(도 1에서, 행 배선층 Dx5제외)에 전위 Vns를 인가한다. 변조 회로(602)는 전자를 방출시키지 않는 방출 소자에 접속된 열 배선층(도 1에서, Dy1, Dy4및 Dy6)의 전위를 Vg로 고정하여, 전자를 방출시키는 방출 소자에 접속된 열 배선층(도 1에서, Dy2, Dy3, 및 Dy5)에 전위 Ve를 인가한다. 이 경우, 소망의 전자 방출량을 얻도록 전위 Ve와 Vs간의 전위차가 설정되며, 전위 Vns와 Vg 간의 전위차 및 Vg와 Vs 간의 전위차는 전자 방출이 발생되는 임계치 Vth보다 작게 설정된다. 본 발명에서, 전위 Vns 및 Ve는 서로 동일하게 설정된다.
편의를 위해, 도 1은 6×6 방출 소자 매트릭스를 도시한다. 그러나, 본 실시예에서, 50(행)×100(열) 매트릭스가 제조된다. 전위 Vns 인가용의 전압원으로서 가변 전압원이 사용되면, 전압이 미세하게 조정될 수 있다.
이러한 구성에 따르면, 선택 방출 소자가 접속된 열 배선층에 접속된 방출 소자인, 주사 신호가 인가된 행 배선층의 각 선택 방출 소자에 전위 Ve-Vs가 인가되는데 반해, 주사 신호가 인가되지 않은 배선층의 각 절반 선택 방출 소자, 즉 방출 소자에 전압 Ve-Vns가 인가된다. 그 결과, 제2, 제3 및 제5 열 배선층에 주입된 모든 전류가 전자를 방출시키는 방출 소자에 흐르지만, 절반 선택 방출 소자로 분로 되지 않는다. 절반 선택 방출 소자로 분로된 전류에 대해 보정이 필요치 않으므로, 정전류로 각 방출 소자를 구동할 수 있다. 이러한 점은 본 실시예의 이점 중 하나이다.
이하, 본 발명의 실시예에 따른 화상 표시 장치의 구동 방법을 설명하겠다. 먼저, 도 2를 참조하여, 표면 전도형 전자 방출 소자를 포함하는 화상 표시 장치의 구성을 설명하겠다. 도 2를 참조하면, 참조 번호(101)은 단자 Dx1내지 Dx50및 Dy1내지 Dy100을 통해 외부 전기 회로에 접속된 표시 패널을 나타낸다. 전면판(faceplate)의 고압 단자는 외부 고압 전원(513)에 접속된다. 이 고압 단자에 고 전압 Va가 인가되어 방출 전자를 가속한다. 상기 패널 내의 멀티 전자원, 즉 50(행)×100(열) 매트릭스 형태로 배선된 표면 전도형 방출 소자를 행 단위로 순차 구동하기 위한 주사 신호가 각 단자 Dx1내지 Dx50에 인가된다.
그 동안, 주사 신호에 의해 선택 행의 각 표면 전도형 전자 방출 소자로부터의 출력 전자 빔을 제어하기 위한 변조 신호가 각 단자 Dy1내지 Dy100에 인가된다.
이하, 주사 회로(102)를 설명하겠다. 이 회로에는 50개의 스위칭 소자가 구비되어 있다. 각 스위칭 소자는 DC 전압원(도시되지 않음)으로부터 2개의 출력 전압 Vs 및 Vns 중 하나를 선택하며, 표시 패널(101)의 단자 Dx1내지 Dx50에 전기적으로 접속된다. 각 스위칭 소자는 타이밍 신호 발생 회로[104(후술될 것임)]로부터 출력된 제어 신호 Tscan에 기초하여 동작한다. 실제로, 예를 들어, FET 등의 스위칭 소자들의 조합에서, 각 스위칭 소자는 도 3에 도시된 바와 같은 푸시-풀 구성으로 용이하게 실현될 수 있다. 도 4에 도시된 바와 같이, 출력 Dxm은 제어 신호 Tscan으로부터 발생되며 각 행 배선층에 대응하는 타이밍 신호 Txm과 동기하여 2개의 값, 즉 전위 Vs와 Vns 사이에서 전환된다.
상기 DC 전원 전압 Vs는 후술될 도 16의 표면 전도형 전자 방출 소자의 특성(8V의 전자 방출 임계 전압값)에 기초하여 -7V로 설정된다. 소망의 전자 방출 전류가 1.0μA이면, 방출 소자로 공급될 전류는 0.5mA이다. 5 도는 주목하는 열 배선층으로서 각 구동 전원과 소정의 열 배선층의 등가 회로도를 도시한다. 제어 전류원(604)로부터의 출력 전류 Itot는 다음과 같이 주어진다.
Itot = Is + Il ···(1)
여기서, Il은 각 절반 선택 방출 소자에 흐르는 전류이다. 또한.
Ve = Vs + Is·Rs
= Vns + Il·Rns ···(2)
여기서, Rns는 각 절반 선택 방출 소자의 병렬 저항값이다. 이 경우, 전위 Vns는 관계식(1)에서 Itot = Is, 즉 Il = 0이도록 결정된다. 관계식(2)에 따르면,
Vns = Vs + Is·Rs ···(3)
이 경우, 전위 Vs가 -7V이고 방출 소자 저항 Rs가 29kΩ이며 전류 Is가 0.5mA이면, 전위 Vns는 7.5V이다. 그러므로, 선택 방출 소자에 14.5V 전압이 인가된다. 이러한 설정으로, 선택 방출 소자가 접속된 열 배선층의 각 절반 선택 방출 소자에 0V의 전압이 인가되며, 비선택 방출 소자에 접속된 각 열 배선층에 7V 또는 7.5V의 전압이 인가된다. 양 인가 전압은 전자 방출 임계 전압값 이하이다.
도 2를 참조하여, 입력 화상 신호의 흐름을 설명하겠다. 입력 복합 화상 신호는 디코더에 의해 주요 색상의 회도 신호 및 수평 및 수직 동기 신호(HSYNC 및 VSYNC)로 분리된다. 타이밍 신호 발생 회로(104)는 수평 동기 및 수직 동기 신호(HSYNC 및 VSYNC)와 동기되는 다양한 타이밍 신호를 발생한다. R, G 및 B휘도 신호는 S/H 회로 등에 의해 적당한 때에 샘플된다. 보유된 신호는 시프트 레지스터 회로(106)에 의해 화상 형상 패널의 각각의 형광체 구성에 대응하여 순서대로 구성된 병렬 화상 신호로 행 단위로 변환된다. 그 후, 병렬 화상 신호는 래치 회로(105)에 저장된다.
이 신호는 펄스폭 변조 회로(111)에 의해 화상 신호 강도에 대응하는 펄스폭을 각각 가진 펄스 신호로 변환된다. 각 펄스 신호는 전압/전류 변환 회로(112)에 의해 전압량으로부터 전류량으로 변환된다. 화상 형성시에, 표시 패널의 단자 Dy1내지 Dy100중 하나를 통해 화상 패널(101) 내의 대응하는 표면 전도형 전자 방출 소자에 각 전류 출력이 공급된다. 전류 출력 펄스가 공급된 패널에서, 주사 회로(102)에 의해 선택 행에 접속된 표면 전도형 전자 방출 소자만이 공급된 펄스 신호의 펄스폭에 대응하는 시간동안 전자를 방출시키므로, 해당 형광체를 발광시킨다. 주사 회로(102)가 선택 행을 순차 주사하면, 2차원 화상이 형성된다.
이하, 전압/전류 변환 회로(112)를 설명하겠다. 전압/전류 변환 회로(112)는 입력 전압 신호의 크기에 따라 각 표면 전도형 전자 방출 소자로 흐르는 전류 제어용의 회로이다. 전압/전류 변환 회로(112)는 열 배선층의 수와 동일한 전압/전류변환기를 가진다. 전압/전류 변환기의 출력은 표시 패널의 단자에 각각 접속된다. 각 전압/전류 변환기는 도 6에 도시된 것과 같은 전류 미러 회로에 기초한 정전류 회로로 구성된다. 도 6을 참조하면, 참조 번호(2002)는 연산 증폭기, 참조 번호(2005)는 npn 트랜지스터, 참조 번호(2003)은 pnp 트랜지스터, 참조 번호(2006)은 MOSFET, 참조 번호(2004)는 pnp 저항기(저항값 R)를 나타낸다. 도 6에서의 전원 전압 +V는 열 배선층에 인가된 최대 전압에 pnp 트랜지스터(2003)의 전위 Vce를 가산함으로써 구해진 전위로 설정된다고 가정한다. 이 실시예에서는, +V = 10V이다. 도 6에 도시된 회로에 따르면, 출력될 전류 Iout는 입력 전압 신호 Vin의 크기에 따라 결정되며, 그 크기 및 전류는 다음 관계식을 따른다.
Iout=Vin/R ···(4)
전압/전류 변환 회로의 설계 파라미터를 적당히 설정함으로써, 각 표면 전도형 전자 방출 소자에 흐르는 전류 Iout가 전압 신호에 따라 제어될 수 있다.
도 6에 도시된 회로에서, 입력 전압이 Vref 이하이면, MOSFET(2006)은 턴온되며, 출력 전압이 Vg, 즉 접지 레벨로 설정된다. 이 동작으로, 전자를 방출시키지 않는 각 열의 방출 소자들은 방출 소자가 선택 또는 비선택 행에 접속되어 있는지에 관계 없이 절반 선택 상태로 설정된다. 이 실시예에서, 전자를 방출시키지 않는 각 열 배선층에 인가된 전압 Vg는 접지 레벨(OV)로 설정된다. 그러나, 일반적으로, 전압 Vg는 전압 Vs와 Vns 사이에서 설정될 수 있다.
도 7a 내지 7d는 변조 회로로부터의 입력 파형이 전류 파형으로 실제로 변환되는 방법을 도시한다. 표시 패널의 열 배선층 Dy1을 주목하라, 행 배선층 Dx1, Dx2, Dx3, Dx4, ...에 접속된 방출 소자를 구동하도록 도 7a에 도시된 것과 같은 전압 Vin이 도 6의 회로에 입력된다. 이 경우, 이 전압 펄스의 각 펄스폭은 휘도 데이타를 반영하며, 전압의 피크치는 관계식(1)에 따라 출력 전류 Iout이 0.5mA이도록 설정된다. 도 7b에 도시된 바와 같이, 전압/전류 변환 회로로부터의 출력 Iout의 파형은 0.5mA의 피크치를 나타낸다. 도 7b를 참조하면, 참조 부호 A는 패널의 용량 성분에 의해 발생된 링잉(ringing)을 나타낸다. 전압/전류 변환 뢰로로부터의 출력 전압 Vout은 도 7c에 도시된 것과 같은 파형을 가진다. 출력 전압 Vout의 파형은 패널의 용량 성분 때문에 완만한(blunt) 상승 및 하강 에지를 가지며, 도 7b에 도시된 바와 같이, 유도 성분에 의해 링잉이 발생된다. 각 펄스들의 최종 피크치의 평균값은 Ve, 즉 7.5V가 된다. 전압 파형의 완만한 부분 및 링잉은 이 실시예의 요지와 관련이 없으므로, 이후 무시한다. 도 7d는 변조 회로가 상기 조건하에서 구동될 때 구해진 방출 전류 Ie의 파형을 나타낸다. 도 7d에 도시된 바와 같이, 모든 방출 소자로부터의 방출 전류가 1μA로 설정된다.
이 실시예에 따르면, 각 절반 선택 방출 소자로 분로된 전류량이 감소되며, 변조 회로로부터의 출력 전류는 선택 방출 소자에 흐르는 전류와 일치될 수 있다. 이러한 이유 때문에, 표시 화면 전체가 원화상 신호에 매우 충실한 휘도로 표시될 수 있다. 게다기, 각 절반 선택 방출 소자에 의해 소비된 전력이 감소될 수 있다.
이 실시예에서, 전압/전류 변환 회로로서, 도 6에 도시된 구성을 가진 회로가 사용된다. 그러나, 본 발명은 이러한 회로 구성에 한정되지 않고, 입력 신호에 따라 각 표면 전도형 전자 방출 소자에 공급될 전류를 변조할 수 있기만 하면 어떠한 회로도 사용될 수 있다. 예를 들어, 큰 출력 전류가 필요한 경우, 트랜지스터부는 달링턴 증폭기 형태로 접속될 수도 있다.
[표시 패널의 구성 및 그 제조 방법]
이하, 본 실시예가 적용된 화상 표시 장치의 표시 패널의 구성 및 그 제조 방법이 상세히 설명될 것이다.
도 8은 패널의 내부 구조를 도시하는, 본 실시예에 사용된 표시 패널의 부분 절단 사시도이다.
도 8에서 부호(1005)는 배면판, 부호(1006)은 측벽, 그리고 부호(1007)은 전면판이다. 이들 부품은 표시 패널 내부를 진공으로 유지하기 위한 기밀 용기를 형성한다. 기밀 용기를 조립하기 위해서는 그 접합부가 충분한 강도와 기밀성을 유지하도록 각 부품을 밀봉시킬 필요가 있다. 예를 들면, 프릿 유리는 접합부에 도포되어 대기 또는 질소 분위기 하에서 10분 또는 그 이상의 시간 동안 400 내지 500℃에서 소성됨으로써 부품을 밀봉한다. 기밀 용기의 내부를 배기하는 방법은 후술된다.
배면판(1005)에는 기판(1001)이 고정되어 있는데, 그 기판 상에는 표면 전도형 전자 방출 소자(1002)가 N×M개가 형성되어 있다(M, N은 2 이상의 정수로서 목적하는 표시 화소수에 따라 적절하게 설정된다. 예컨대, 고품위 TV의 표시를 목적으로 한 표시 장치에서는 양호하게는 N=3,000, M=1,000 이상이다). N×M개의 표면 전도형 전자 방출 소자는 M개의 행 배선층(1003)과 N개의 열 배선층(1004)에 의해 단순 매트릭스 형태로 배선되어 있다. 이 들 부품(1001 내지 1004)로 구성된 부분을 멀티 전자원이라 한다. 멀티 전자원의 제조 방법 및 구조에 대해서는 상세히 후술 한다.
본 실시예에서 멀티 전자원의 기판(1001)은 기밀 용기의 배면판(1005)에 고정되어 있다. 그러나, 기판(1001)의 강도가 충분하면 멀티 전자원의 기판(1001) 자체는 기밀 용기의 배면판으로서 사용될 수 있다.
또, 전면판(1007)의 하면에는 형광막(1008)이 형성되어 있다. 본 실시예는 컬러 표시 장치이므로 형광막(1008)은 적, 녹, 청의 형광체 즉 CRT 분야에서 이용되는 3원색의 형광체로 코팅되어 있다. 도 9a에 도시된 바와 같이 RGB 형광체는 스트라이프 형태로 배치되어 있다. 흑색의 도전재(1010)는 형광체의 스트라이프 사이에 형성되어 있다. 흑색 도전재(1010)의 형성 목적은 전자 빔의 조사 위치가 다소 이동해도 표시 색의 어긋남을 방지하고, 외광의 반사를 차단하여 표시 콘트라스트의 저하를 방지하며 전자 빔에 의한 형광막의 대전을 방지하는 것 등이다. 흑색 도전재(1010)는 흑연을 주성분으로 하지만, 상기 목적이 달성되는 한 다른 재료가 사용될 수도 있다.
3원색 형광체의 배치는 도 9a에 도시된 스프라이트형 배치에 국한되는 것은 아니다. 예를 들면, 도 9b에 도시된 것과 같은 델타 배치나 다른 배치가 사용될 수 있다.
모노크롬 표시 패널의 형성시 단색의 형광채 재료를 형광막(1008)에 사용할 수 있으며 흑색의 도전 재료가 항상 사용될 필요는 없다.
도, CRT 분야에 공지된 메탈 백(1009)이 형광막(1008)의 배면판측 표면상에 형성되어 있다. 메탈 백(1009)의 형성 목적은 형광막(1008)이 방출시키는 빛의 일부를 거울 반사하여 광이용률을 향상시키는 것, 음이온 충동로부터 형광막(1008)을 보호하는 것, 전자 빔 가속 전압을 인가하기 위한 전극으로서 메탈 백(1009)을 사용하는 것, 형광막(1008)을 여기시키는 전자의 도전 경로로서 메탈 백(1009)을 사용하는 것 등이다. 메탈 백(1009)은 전면판(1007) 상에 형광막(1008)을 형성하고 이 형광막의 표면을 평활 처리하여 그 위에 A1을 진공 피착하는 방법에 의해 형성했다. 또, 형광막(1008)에 저전압용 형광 재료가 사용되는 경우에는 메탈 백(1009)은 사용되지 않는다.
또, 가속 전압의 인가용 또는 형광막의 도전성 향상을 위해 예컨대 ITO로 이루어진 투명 전극을 전면판(1007)과 형광막(1008) 사이에 형성할 수 있다.
도 8에서 참조 부호인 Dx1내지 Dxm, Dy1내지 Dyn및 Hv는 표시 패널을 전기 회로(도시되지 않음)에 전기 접속시키도록 제공된 기밀 구조의 전기 접속 단자를 나타낸다. 단자 Dx1내지 Dxm은 멀티 전자원의 행 배선층(1003); 단자 Dy1내지 DyN은 열 배선층(1004); 및 단자 Hv는 전면판(1007)의 메탈 백(1009)에 전기 접속된다.
기밀 용기의 내부를 배기시키기 위해서는 기밀 용기의 형성 후 도시되지 않은 배기관과 진공 펌프를 접속하고 기밀 용기를 약 10-7Torr까지 배기한다. 그 후, 배기관을 밀봉한다. 기밀 용기 내의 진공도를 유지하기 위해 게터막(도시되지 않음)을 밀봉 전후에 즉시 기밀 용기의 소정 위치에 형성한다. 게터막은 예컨대 Ba를 주성분으로 하는 게터 재료를 히터 또는 고주파 가열에 의해 가열하고 피착하여 형성된 막이다. 이 게터막의 흡착 작용에 의해 용기 안은 1×10-5또는 1×10-7Torr의 진공도가 유지된다.
본 실시예의 표시 패널의 기본 구성과 제조 방법을 설명했다.
본 실시예의 다른 표시 패널에 사용된 멀티 전자원의 제조 방법은 후술된다.
본 실시예의 화상 표시 장치에 사용된 멀티 전자원은 표면 전도형 전자 방출 소자를 단순 매트릭스 형상으로 배선한 전자원이면, 표면 전도형 전자 방출 소자의 재료나 형상 또는 제법에 제한은 없다. 그러나, 발명자들은 표면 전도형 전자 방출 소자 중에서 전자 방출부 또는 그 주변부를 미립자막으로 형성한 것이 전자 방출 특성에 우수하며 더우기 제조가 용이할 수 있다. 따라서, 이러한 방출 소자는 고휘도의 대화면 화상 표시 장치의 멀티 전자원에 이용되기에 가장 적합하다. 본 실시예의 표시 패널에서는 전자 방출부 또는 그 주변부를 미립자막으로 형성한 표면 전도형 전자 방출 소자를 사용했다. 우선, 양호한 표면 전도형 전자 방출 소자의 기본 구조, 제조 방법 및 특성이 설명된 후, 단순 매트릭스 배선의 다수의 방출 소자를 구비한 멀티 전자원의 구조가 후술된다.
[표면 전도형 전자 방출 소자에 적합한 구조 및 그 제조 방법]
전자 방출부 또는 그 주변부가 미립자막으로 형성된 표면 전도형 전자 방출 소자의 대표적 구성에는 평면형과 스텝형이 있다.
[평면형의 표면 전도형 전자 방출 소자]
먼저, 평면형의 표면 전도형 전자 방출 소자의 구성과 그 제조 방법이 설명된다. 도 10a는 평면형의 표면 전도형 전자 방출 소자의 구조를 설명하는 평면도 이고, 도 10b는 그 방출 소자의 횡단면도이다. 도 10a 및 10b에서 부호(1101)은 기판, 부호(1102, 1103)은 소자 전극, 부호(1104)는 도전성 박막, 부호(1105)는 통전 포밍 처리에 의해 형성된 전자 방출부, 부호(1113)은 활성화 처리에 의해 형성된 박막이다.
기판(1101)으로서는 석영 유리와 소다-석회 유리 등의 여러가지 유리 기판, 알루미나 등의 여러가지 세라믹 기판 또는 상술한 각종 기판 상에 예컨대 SiO2를 재료로 하는 절연층이 있는 기판 등을 이용할 수 있다.
기판(1101) 상에 기판면과 평행하게 대향 설치된 소자 전극(1102, 1103)은 도전성 재료로 형성되어 있다. 예를 들면, 다음과 같은 재료들 중에 하나를 선택할 수 있다: Ni, Cr, Au, Mo, W, Pt, Ti, Cu, Pd 및 Ag 등의 금속, 이들 재료의 합금, In2O3-SnO2등의 금속 산화물, 및 폴리실리콘 같은 반도체가 그것이다. 이들 전극은 진공 피착 같은 막형성 기법 및 포토리소그래피 또는 에칭 같은 패터닝 기법의 조합에 의해 용이하게 형성될 수 있으나, 다른 방법(예컨대, 프린팅 기법)이 채택될 수도 있다.
전극(1102, 1103)의 형태는 방출 소자의 응용 목적에 따라 적절하게 설계된다. 일반적으로, 그 형태는 수백 Å 내지 수백 ㎛의 범위에서 적정값으로 전극들 사이의 간격 L을 설정함으로써 설계된다. 표시 장치에 대해 가장 양호한 범위는 수 ㎛ 내지 수십 ㎛이다. 전극 두께 d에 대해 적정값은 일반적으로 수백 Å 내지 수 ㎛의 범위에서 선택된다.
도전성 박막(1104)는 미립자막으로 이루어진다. 여기서 "미립자막"은 많은 미립자(구성 요소로서 아일런드형 집합체를 포함함)를 내포하는 막이다. 미립자막을 미시적으로 관찰하면, 막 내의 개개의 미립자가 서로 떨어져 있거나 서로 인접하거나 또는 서로 중첩되어 있는 것이 관찰된다.
입자는 수 Å 내지 수천 Å 범위의 직경을 갖는다. 양호하게는 10Å 내지 200Å의 범위에 있다. 막의 두께는 다음 조건을 고려하여 적절하게 설정된다. 소자 전극(1102 또는 1103)에의 전기 접속에 필요한 조건, 후술되는 통전 포밍 처리에 대한 조건, 미립자막 자체의 전기 저항을 후술될 적정값으로 설정하기 위한 조건 등이다.
특히, 막 두께는 수 Å 내지 수천 Å, 양호하게는 10Å 내지 500Å의 범위에 있다.
예를 들면, 미립자막 형성에 사용된 재료는 Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W 및 Pd 등의 금속류, PdO, SnO2, In2O3, PdO 및 Sd2O3등의 산화물류, HfB2, ZrB2, LaB6, CeB6, YB4및 GdB4등의 붕화물류, TiC, ZrC, HfC, TaC, SiC 및 WC 등의 탄화물류, TiN, ZrN 및 HfN 등의 질화물류, Si 및 Ge 등의 반도체, 및 탄소 등이다. 이들 중에서 적정 재료를 선택한다.
상술한 바와 같아, 미립자막을 사용하여 도전성 박막(1104)이 형성되는데, 이 막의 시트 저항은 103내지 107Ω/sq의 범위에서 설정된다.
도전성 박막(1104)이 전기적으로 양호하게 소자 전극(1102, 1103)에 접속되는 것이 바람직하므로 이들은 서로 부분 중첩되도록 배치된다. 도 10a 및 10b를 참고하면, 각 부분은 하부로부터 다음 순서로 적층된다: 기판, 소자 전극, 및 도전성 박막 순이다. 이 중첩 순서는 하부로부터 기판, 도전성 박막, 소자 전극 순일 수도 있다.
전자 방출부(1105)는 도전성 박막(1104)의 일부에 형성된 균열부이다. 전자 방출부(1105)는 주변의 도전성 박막보다 저항이 더 높다. 균열부는 도전성 박막(1104)에 대한 후술되는 통전 포밍 처리에 의해 형성된다. 일부 경우에 수 Å 내지 수백 Å의 직경을 갖는 입자는 균열부 내에 배치된다. 전자 방출부의 실제 위치와 모양을 정확하게 도시하는 것이 곤란하므로 도 10a 및 10b는 이 균열부를 개략적으로 도시한다.
탄소 또는 탄소 화합물 재료로 이루어진 박막(1113)은 전자 방출부(1105)와 그 주변부를 덮는다. 통전 포밍 처리 후의 후술되는 활성화 처리를 통해 박막(1113)을 형성한다.
박막(1113)은 양호하게는 단결정 흑연, 다결정 흑연, 비정질 탄소 또는 그 혼합물로 이루어지며 그 두께는 500Å 또는 그 이하, 보다 양호하게는 300Å 또는 그 이하이다.
박막(1113)의 실제 위치 또는 모양을 정확하게 도시하기가 곤란하므로 도 10a 및 10b는 막을 개략적으로 도시한다. 도 10a는 박막(1113)의 일부를 제거한 방출 소자를 도시하는 평면도이다.
방출 소자의 양호한 기본 구조는 상술되었다. 이 실시예에서는 다음의 방출 소자가 사용된다.
즉, 기판(1101)은 소다-석회 유리로 이루어지고 방출 소자 전극(1102, 1103)은 Ni 박막으로 이루어진다. 방출 소자 전극의 두께 d는 1,000Å이고 전극의 간격 L은 2㎛이다.
미립자막의 주요 재료료서는 Pd 또는 PdO가 사용된다. 미립자막의 두께 및 폭 W는 각각 약 100Å 및 100㎛로 설정된다.
이제, 양호한 평면형의 표면 전도형 전자 방출 소자의 제조 방법에 대해 설명한다. 도 11a 내지 11e는 표면 전도형 전자 방출 소자의 제조 공정을 도시하는 단면도들이다. 여기서, 동일 참조 부호는 도 10a와 같은 부품들을 나타낸다.
1) 먼저, 도 11a에 도시한 바와 같이 기판(1101) 상에는 방출 소자 전극(1102, 1103)이 형성된다.
이들 전극의 형성에서 기판(1101)은 세정제, 순수물 및 유기 용매로 완전 세정되어 방출 소자의 전극용 재료가 그 기판(1101) 상에 피착된다(피착 방법으로서는 피착 및 스퍼터링 같은 진공막 형성 기술이 사용될 수 있다). 그 후, 포토리소그래피 에칭 기술을 사용하여 피착된 전극 재료를 패터닝한다. 그래서, 도 11a에서 방출 소자의 전극(1102, 1103) 쌍이 형성된다.
2) 다음에, 도 11b에 도시한 바와 같이 도전성 박막(1104)를 형성한다. 도전성 박막의 형성시 먼저 기판에 유기 금속 용액을 도포하고나서 도포된 용액을 건조 및 소성시킴으로서 미립자막을 형성한다. 그 후, 미립자막을 포토리소그래피 에칭에 의해 소정 모양으로 패터닝한다. 여기서, 유기 금속 용액은 도전성 박막용으로 사용된 미립자용의 재료를 주성분으로 포함하는 유기 금속 화합물 용액을 뜻한다(특히, 본 실시예에서는 Pd가 주성분으로서 사용된다. 본 실시예에서는 침수 방법에 의해 유기 금속 용액을 도포하지만, 스피너 방법 또는 스프레이 방법이 사용될 수도 있다).
미립자로 이루어진 도전성 박막의 형성 방법으로서 본 실시예에 사용된 유기 금속 용액의 도포는 진공 피착 방법, 스퍼터링 방법 또는 화학적 기상 증착 방법 등 다른 방법들로 대체될 수 있다.
3) 도 11c에 도시한 바와 같이, 통전 포밍 처리를 위해 적정 전압을 전원 장치(1110)으로부터 방출 소자(1102, 1103) 사이로 인가하는데, 통전 포밍 처리는 전자 방출부(1105)를 형성하기 위해 수행된다.
포밍 처리는 도전성 박막의 일부를 적절하게 파괴, 변형 또는 변성시키기 위해 미립자막으로 이루어진 도전성 박막(1104)의 통전을 수행함으로써 막을 전자 방출에 적합한 구조로 바꾸는 공정이다. 도전성 박막에서 전자 방출에 적합한 구조로 바뀐 부분(즉, 전자 방출부)는 박막 내에 적절하게 균열이 있다. 전자 방출부(1105)가 있는 박막을 통전 포밍 처리 전의 박막과 비교하면, 방출 소자 전극(1102, 1103)사이에서 측정된 전기 저항은 상당히 증가한다.
통전 방법은 전원 장치(1110)로부터 인가된 적절한 전압의 파형의 예를 도시하는 도 12를 참조로 상세히 설명될 것이다. 미립자막으로 이루어진 도전성 박막의 형성시 양호하게는 펄스형 전압을 사용한다. 본 실시예에서 도 12에 도시한 바와 같이 펄스폭 T1의 삼각 펄스는 펄스 간격 T2로 연속 인가된다. 이 경우에, 삼각 펄스의 피크값 Vpf는 계속 증가한다. 더구나, 모니터 펄스 Pm은 전자 방출부(1105)의 형성된 상태를 모니터하기 위해 적절한 간격으로 삼각 펄스들 사이에 삽입되며 포니터 펄스의 삽입시 흐르는 전류는 전류계(1111)로 측정한다.
본 실시예에서, 예컨대 10-5토르의 진공도 하에서 펄스폭 T1은 1msec, 펄스 간격 T2는 10msec로 설정된다. 피크값 Vpf는 펄스당 0.1V씩 증가된다. 5개의 삼각파가 인가되는 시점마다 하나의 모니터 펄스 Pm을 삽입한다. 통전 포밍 처리에 대한 역효과를 방지하기 위해서는 모니터 펄스 Pm의 전압 Vpm이 0.1V로 설정된다. 방출 소자 전극(1102, 1103) 사이의 전기 저항이 1×10-6Ω, 즉 모니터 펄스의 인가시 전류계(1111)가 측정한 전류가 1×10-7A 또는 그 이하일 때, 포밍 처리에 대한 통전이 종료된다.
상술한 방법은 양호하게는 본 실시예의 표면 전도형 전자 방출 소자에 대한 것이다. 예컨대 미립자막의 재료나 두께 또는 방출 소자 전극의 간격 L과 관련하여 표면 전도형 전자 방출 소자의 설계 변경시 통전화 조건은 양호하게는 방출 소자의 설계 변경에 따라 변화된다.
4) 도 11d에 도시한 바와 같이, 다음에 방출 소자 전극(1102, 1103) 사이의 활성화 전원 장치(1112)로부터 적정 전압을 인가하여 전자 방출 특성을 향상시키도록 활성화 처리가 수행된다.
여기서, 활성화 처리는 전자 방출부(1105) 주위에 탄소 또는 탄소 화합물을 피착시키도록 적정 조건하에서, 통전 포밍 처리에 의해 형성된 전자 방출부(1105)의 통전을 수행하는 처리이다[도 11d는 재료(1113)로서 탄소 또는 탄소 화합물의 피착 재료를 도시한다]. 전자 방출부를 활성화 처리 이전의 것과 비교하면, 동일 인가 전압에서의 방출 전류는 통상 100배 또는 그 이상 증가될 수 있다.
활성화 처리를 통해 10-4내지 10-5Torr의 진공도에서 전압 펄스를 주기적으로 인가함으로써 이 진공도에서 존재하는 유기 화합물에서 주로 기인하는 탄소 또는 탄소 화합물을 피착하게 된다. 피착 재료(1113)로서는 단결정 흑연, 다결정 흑연, 비정질 탄소, 및 그 혼합물들 중에서 어떤 것이 사용된다. 피착 재료(62)의 두께는 500Å 또는 그 이하이며 더 양호하게는 300Å 이하이다.
도 13a는 활성화 전원 장치(1112)로부터 인가된 적정 전압의 파형의 예를 도시하는데, 이는 이 조작에 사용된 통전화 방법을 설명하기 위한 것이다. 이 경우에 활성화 처리는 일정한 구형파 전압을 주기적으로 인가함으로써 수행된다. 특히, 구형파 전압 Vac는 14V, 펄스폭 T3는 1msec, 그리고 펄스 간격 T4는 10msec로 설정한다.
상술한 통전 조건은 양호하게는 본 실시예의 표면 전도형 전자 방출 소자를 위한 것이다. 표면 전도형 전자 방출 소자의 설계가 바뀌는 경우에, 통전 조건은 방출 소자의 설계에 따라 변화되는 것이 바람직하다.
도 11d를 참고하면, 참조 부호(1114)는 애노드 전극을 나타내는데, 이 전극은 고전압 DC 전원 장치(1115) 및 전류계 (116)에 접속되어 표면 전도형 전자 방출 소자로부터 방출된 방출 전류 Ie를 용이하게 포획한다[기판(1101)이 활성화 처리 전에 표시 패넬에 통합되는 경우에 표시 패널의 형광면은 애노드 전극(1114)로서 사용된다]. 활성화 전원 장치(1112)로부터 전압을 인가하는 동안, 전류계(1116)는 활성화 전원 장치(1112)의 작동을 제어하도록 활성화 처리의 진전 상황을 모니터하기 위해 방출 전극 Ie를 측정한다. 도 13b는 전류계(1116)에 의해 측정된 방출 전류 Ie의 예를 도시한다. 활성화 전원 장치(1112)로부터의 펄스 전압의 인가가 개시될 때, 방출 전류 Ie는 시간 경과와 더불어 증가되어 점차 포화 상태에 이르며 그 후에는 거의 증가하지 않는다. 실질적인 포화 시점에서 활성화 전원 장치(1112)로부터의 전압 인가는 정지되고, 그 후 활성화 처리는 종료된다.
상술한 통전 조건은 양호하게는 본 실시예의 표면 전도형 전자 방출 소자에 대한 것이다. 표면 전도형 전자 방출 소자의 설계가 바뀌면, 그 조건은 방출 소자의 설계 변경에 따라 변경되는 것이 바람직하다.
도 11e에 도시된 평면형의 표면 전도형 전자 방출 소자는 위와 같이 제조된다.
[스탭형의 표면 전도형 전자 방출 소자]
전자 방출부, 즉 미립자막으로 이루어진 주변부를 갖는 표면 전도형 전자 방출 소자의 전형적인 다른 구조, 즉 스텝형의 표면 전도형 전자 방출 소자의 구조가 후술될 것이다.
도 14는 스텝형의 기본 구조를 설명하는 단면도이다. 도 14를 참조하면, 부호(1201)은 기판, 부호(1202, 1203)은 방출 소자 전극, 부호(1206)은 스텝 형성 부재, 부호(1204)는 미립자막으로 구성된 도전성 박막, 부호(1205)는 통전 포밍 처리에 의해 형성된 전자 방출부, 및 부호(1213)은 활성화 처리에 의해 형성된 박막이다.
스텝형은 방출 소자 전극 중의 하나(1202)가 스텝 형성 부재(1206) 상에 형성되고 도전성 박막(1204)의 스텝 형성 부재(1206)의 측면을 덮는다는 점에서 상술한 평면형과는 다르다. 따라서, 도 10a 및 10b의 평면도에서 방출 소자 전극의 간격 L은 스텝형의 스텝 형성 부재(1206)의 스텝 높이 Ls로서 설정된다. 평면형의 설명에서 거론된 재료와 동일 재료가 기판(1201), 방출 소자 전극(1202, 1203), 및 미립자막으로 이루어진 도전성 박막(1204)용으로 사용될 수 있다. SiO2같은 전기 절연 재료가 스텝 형성 부재(1206)용으로 사용된다.
스텝형의 표면 전도형 전자 방출 소자의 제조 방법이 후술될 것이다. 도 15a 내지 15f는 제조 공정을 설명하는 단면도이다. 도 15a 내지 15f에서의 동일 참조 부호는 도 14와 동일 부분을 나타낸다.
1) 도 15a에 도시한 바와 같이 방출 소자 전극(1203)이 기판(1201) 상에 형성된다.
2) 도 15b에 도시한 바와 같이 절연층은 그 결과의 구조상에 적층되어 스텝형성 부재를 형성한다. 예를 들면, 절연층은 스퍼터링 기법을 사용하여 Sio2를 피착함으로써 형성될 수 있다. 그러나, 다른 막-형성 기법 예컨대 진공 피착 기법 및 프린팅 기법이 사용될 수도 있다.
3) 도 15c에 도시한 바와 같이, 방출 소자 전극(1202)은 절연층 상에 형성된다.
4) 도 15d에 도시한 바와 같이, 절연층의 일부가 예컨대 에칭 기법에 의해 제거되어 방출 소자 전극(1203)을 노출시키게 된다.
5) 도 15e에 도시한 바와 같이, 도전성 박막(1204)을 미립자막을 사용하여 형성한다. 이 막은 상술한 평면형의 경우에서와 같은 코팅 방법인 막-형성 기법을 사용하여 형성될 수 있다.
6) 평면형의 경우에서와 같이, 통전 포밍 처리는 전자 방출부를 형성하기 위해 수행된다(이것은 도 11c를 참조로 설명된 평면형에 대한 처리와 동일한 통전 포밍 처리가 수행되는 것으로 충분하다).
7) 평면형의 경우에서와 같이 활성화 처리는 전자 방출부 근방에 탄소 또는 탄소 화합물을 피착하도록 수행된다(이것은 도 11d를 참조로 설명된 평면형에 대한 처리와 동일한 활성화 처리가 수행되는 것으로 충분하다).
도 15f에 도시한 스텝형의 표면 전도형 전자 방출 소자는 상술한 바와 같이 제조된다.
[표시 장치에 사용된 표면 전도형 전자 방출 소자의 특성]
평면형 및 스텝형의 표면 전도형 전자 방출 소자의 구조 및 그 제조 방법이 상술되었다. 표시 장치에 사용된 이러한 방출 소자의 특성은 후술될 것이다.
도 16은 표시 장치에 사용된 방출 소자의 방출 전류 Ie 대 방출 소자 전압 Vf의 특성 및 방출 소자 전류 If 대 방출 소자 인가 전압 Vf의 특성의 전형적인 예를 도시한다. 방출 소자 전류 If와 비교하면, 방출 소자 전류 Ie는 매우 작으며 따라서 방출 소자 전류 If의 경우와 같은 측정 방법을 통해 방출 전류 Ie를 도시하기는 어렵다. 더우기, 이들 특성은 방출 소자의 크기 및 모양과 같은 설계 파라미터를 바꿈에 따라 변화한다. 이러한 이유로 도 16에서의 두 곡선은 각각 임의의 단위로 구성된다.
방출 전류 Ie와 관련하여 표시 장치에 사용된 방출 소자는 다음의 3가지 특성이 있다:
첫째, 소정 전압(임계 전압 Vth로서 일컬어짐) 또는 그 이상의 전압이 방출 소자에 인가될 때, 방출 전류 Ie는 급격하게 증가한다. 그러나, 임계 전압 Vth보다 전압이 더 낮으면 방출 전류가 거의 검출되지 않는다.
즉, 방출 전류 Ie와 관련하여 방출 소자는 임계 전압 Vth를 나타내는 비선형 특성을 갖는다.
둘째, 방출 전류 Ie는 방출 소자에 인가된 전압 Vf에 따라 변화한다. 따라서, 방출 전류 Ie의 크기는 전압 Vf를 바꿈으로써 제어될 수 있다.
셋째, 방출 전류 Ie는 방출 소자로 방출 소자 전압 Vf를 인가함에 따라 곧 출력된다. 따라서, 방출 소자로부터 방출될 전자의 방출량은 방출 소자 전압 Vf의 인가 기간을 변화시킴으로써 제어될 수 있다.
상술한 3가지 특성의 표면 전도형 전자 방출 소자는 표시 장치에 용이하게 제공된다. 예를 들면, 표시 화면의 화소에 대응하여 배치된 다수의 방출 소자가 있는 표시 장치에서는 첫번째 특성이 유용한 경우에 표시 화면을 순차 주사함으로써 표시 조작을 수행할 수 있다. 이것이 의미하는 바는 임계 전압 Vth와 같거나 높은 전압이 구동 방출 소자로 적절하게 인가되는 반면 임계 전압 Vth보다 낮은 전압은 비선택의 방출 소자로 인가된다는 것이다. 이와 같이, 구동 방출 소자를 순차적으로 변경하는 것은 표시 화면의 순차 주사를 통해 표시를 가능하게 한다.
더구나, 방출 휘도는 둘째 및 셋째 특성을 이용함으로써 제어될 수 있다. 따라서, 순차 표시를 실현할 수 있다.
[단순 매트릭스 형상으로 배선된 다수의 방출 소자를 갖는 멀티 전자원의 구조]
이제, 후술되는 것은 기판 상에 배치되며 단순 매트릭스 형상으로 배선된 상기 표면 전도형 전자 방출 소자를 구비한 멀티 전자 빔원의 구조이다.
도 17은 도 8의 표시 패널용으로 사용된 멀티 전자원을 도시하는 평면도이다. 도 10a 및 10b에 도시한 방출 소자와 일치하는 각각의 방출 소자들은 기판 상에 배치되며 단순 매트릭스 형상으로 배선될 행 및 열의 배선층(1003, 1004)에 접속된다. 절연층(도시되지 않음)은 배선층들을 서로 전기 절연하도록 행 및 열 배선층 사이의 각 삽입부에서 전극들 사이에 형성된다.
도 18은 도 17에서 선 A-A'를 따라 절취한 단면도이다.
상기 구조의 멀티 전자원은 행 배선층(1003), 열 배선층(1004), 행 배선층과 열 배선층 사이의 절연층(도시되지 않음), 표면 전도형 전자 방출 소자의 방출 소자 전극, 및 도전성 박막을 미리 기판 상에 형성함으로써, 제조되며, 각 방출 소자는 통전 포밍 처리와 활성화 처리를 수행하기 위해 행 및 열 배선층(1003, 1004)을 통해 통전된다.
[제2 실시예]
이제, 본 발명의 제2 실시예가 후술될 것이다.
본 실시예에 따른 멀티 전자원의 구동 방법과 이를 이용한 화상 표시 장치는 도 19에 도시한 바와 같은 다음의 구조를 취한다.
이 장치는 제1 실시예에서와 같이 단순 매트릭스 형태로 배치된 표면 전도형 전자 방출 소자를 갖는 멀티 전자원(605), 전류 신호를 발생하여 열 배선층을 통해 표면 전도형 전자 방출 소자를 구동하는 변조 회로(606), 및 행 배선층을 순차 선택 하는 주사 회로(607)을 포함한다. 주사 회로(607)는 선택된 행 배선층(도 19에서 Dx5)를 전위 Vs로 고정하여 (행 배선층 Dx5와는 다른) 비선택 행 배선층의 각각을 전위 Vns로 고정한다. 변조 회로(606)은 전자를 방출시키지 않는 방출 소자가 접속되어 있는 열 배선층(도 19의 Dy1, Dy4및 Dy6)용의 구동 전위를 전위 Vg로 고정하고, 전자를 방출시키는 각 방출 소자용의 변조 신호가 인가되는 각 열 배선층(도 19의 Dy2, Dy3및 Dy5)에 전압 Ve를 인가한다. 도 19에는 6×6 매트릭스의 방출 소자만을 도시하지만, 본 실시예에서는 500×1,000 매트릭스의 방출 소자를 형성한다. 본 실시예에서는 배선 저항이 높으므로 배선 저항을 가로지르는 전압 강하는 무시될 수 있다. 도 20은 선택된 배선층을 통해 모든 방출 소자로부터 전자가 방출될 경우에 선택된 행 배선층의 전압 Vs1의 분포를 도시한다. 전류 신호 구동 회로로부터의 출력 전압 Ve가 열 배선층의 단위로 바뀌어서 선택된 각 방출 소자로 인가된 전압은 1μA의 소망의 전자 방출량이 얻어질 수 있는 전압에서 일정하게 된다. 결국, 열 배선층 즉 주사 회로(607)로부터 멀리 위치된 역 배선층(Dy1000)에 인가된 전압은 열 배선층 즉 주사 회로(607)로부터 가까이 위치된 열 배선층(Dy1)에 인가된 전압보다 높다. 더우기, 동일 열 배선층에 인가된 전압 Ve는 동시에 선택된 방출 소자의 수에 따라 변화된다. 이 경우에, 전위 Vns와 Vg 사이의 전위차 및 전위 Vg와 Vs 사이의 전위차 모두는 전자 방출이 방출 소자로부터 발생하는 임계치보다 작게 설정되고, 전위 Vns는 전위 Ve의 최소값 Vemin과 같도록 설정된다.
이러한 구조에 따르면, 전위 Ve-Vs1은 주사 신호가 인가되는 선택된 행 배선층 상의 각 방출 소자, 즉 전자를 방출시키는 방출 소자들이 접속되어 있는 열 배선층에 접속된 방출 소자들 중의 각 방출 소자에 인가된다. 그 사이에, 전위 Ve-Vns 즉 0 근처의 전위는 비선택된 행 배선층, 즉 주사 신호가 인가되지 않는 비선택 행 배선층 상에 있는 각 방출 소자에 인가되고 따라서 각 방출 소자로 흐르는 전류의 크기는 무시될 수 있다. 그 결과, 표면 전도형 전자 방출 소자를 구동시키기 위해 열 배선층으로 주입되는 전류 전체는 전자를 방출시키는 방출 소자로 흐르지만, 절반 선택의 방출 소자로 분로되지는 않는다. 절반 선택의 방출 소자로 분로된 전류에 대해 어떠한 보정도 필요하지 않으므로 단순 회로로 일정 전류의 각 방출 소자를 구동시킬 수 있다. 이것은 본 실시예의 장점 중의 하나이다.
이제, 화상 표시 장치의 구동 방법을 후술한다.
먼저, 표면 전도형 전자 방출 소자를 포함하는 화상 표시 장치의 구조가 도 21을 참고로 설명될 것이다. 도 21에서 참조 부호(401)은 단자 Dy1내지 Dy500및 Dy1내지 Dy1000을 경유하여 외부 전기 회로에 접속된 표시 패널을 나타낸다. 면판상의 고전압 단자는 외부 고전압원(513)에 접속된다. 고전압 Va는 방출 전자를 가속시키기 위해 이 고전압 단자에 인가된다. 상기 패널, 즉 500(행) ×1,000(열) 매트릭스 형상으로 배선된 표면 전도형 전자 방출 소자에서 멀티 전자원을 행 단위로 순차 구동시키는 주사 신호는 각 단자 Dx1내지 D1x500으로 인가된다.
그 동안, 주사 신호에 의해 선택된 행에 대해 각 표면 전도형 전자 방출소자로부터의 출력 전자 빔을 제어하는 변조 신호를 각 단자 Dx1내지 Dy1000으로 인가된다.
주사 회로(402)가 후술된다. 이 회로는 500개의 스위칭 소자를 포함한다. 각 스위칭 소자는 전압원(도시되지 않음)으로부터의 출력 전압 Vs 또는 Vns 발생 회로(414)로부터의 출력 전압 Vns를 선택하며, 표시 패널(401)의 단자 Dy1내지 Dx500에 전기 접속된다. 각 스위칭 소자는 제1 실시예에서와 같이 도 3에 도시된 회로를 구비한다. 도 4에 도시한 바와 같이, 각 스위칭 소자로부터의 출력 Vxm은 제어 신호 Tscan으로부터 발생되며 각 행 배선층에 대응하는 타이밍 신호 Txm과 동시에 2개의 전위 Vs 및 Vns 사이에서 스위치된다. Ve 선택 회로(413)은 전위 Ve가 인가되는 열 배선층들 중에서 주사 회로(402)에 가장 근접하게 위치한 열 배선층을 선택하고, 선택된 열 배선층의 전위를 전위 Vemin으로서 Vns 발생 회로(414)로 보낸다. 도 22에 도시한 바와 같이, Ve 선택 회로(413)에서 FET들로 구성된 아날로그 스위치(502)는 각 열 배선층에 접속되며 FET들의 게이트는 전위 Ve가 인가되는 열 배선층들 중에서 한 열 배선층에 대응하고 주사 회로(402)에 가장 근접하게 위치한 단 하나의 스위치가 온되는 우선 순위 회로(501)에 접속된다. 전위 Vg가 모든 열 배선층에 인가될 때, Ve 선택 회로(413)는 OV를 출력한다. Vns 발생 회로(414)는 전위 Vemin과 같은 전위를 전위 Vns로서 주사 회로(402)에 보낸다. 본 실시예에서 전자 방출과 관련되는 열 배선층의 전압의 최소값이 실제로 모니터되어 전압 Vns의 값은 이 모니터된 값을 기초로 설정된다.
본 실시예에서, DC 전원 장치의 전압 Vs는 -7.5V로 설정된다. 선택된 행 배선층의 전위 Vs1은 도 23에 도시한 바와 같이 행 배선층에서의 상기 전압 강하로 인해 선택된 방출 소자의 수에 따라 가변적으로 변화한다. 제1 실시예와 마찬가지로, 소망의 전자 방출 전류가 1μA일 때 각 방출 소자로 인가된 전압이 14.5V로 일정 하므로 열 배선층에 인가된 전압 Ve는 주사 회로(402)의 측면 근처에서 7.0V; 선택된 방출 소자의 수가 작으면 원격측에서 7.0V;및 선택된 방출 소자의 수가 크면 원격측에서 8.0V로 바뀐다. 각각의 비선택의 행 배선층에 인가된 전압 Vns, 즉 각 열 배선층에 인가된 전위 Ve의 최소값 Vemin은 선택된 방출 소자의 수와 그 위치에 따라 바뀐다. 본 실시예에서 전압 Vns는 7.0V 내지 7.5V의 범위에서 바뀐다.
이들 값의 설정으로, 선택된 방출 소자가 접속되는 열 배선층 상에 있는 절반 선택된 각 방출 소자로 인가된 전압의 범위는 OV 내지 0.5V이다. 비선택 방출 소자가 접속되는 열 배선층 상에 있는 각 방출 소자로 인가된 전압의 범위는 7V 내지 7.5V이다. 두 전압 모두 전자 방출 임계 전압 Vth보다 낮다.
이 경우에, 각 방출 소자로 0.5V를 인가할 때 각 방출 소자로 흐르는 전류는 수십 nA 정도로 작아서 절반 선택된 방출 소자로 흐르는 전류의 전체 합 Ifn은 수십 μA정도로 작은데, 이 값은 선택된 각 방출 소자로 흐르는 전류 값인 0.5mA 보다 충분히 작은 값이다. 이 때문에, 어떠한 보정도 필요없다.
이제, 입력 화상 신호의 흐름을 설명한다. 입력된 합성 화상 신호는 화상 신호 강도에 대응하는 펄스폭의 펄스 신호로 변환되고 또 제1 실시예에서와 같은 방법으로 전기 신호로 변환된다.
도 24a 내지 24d는 변조 회로로부터의 입력 파형이 전류 파형으로 실제로 변환되는 방법을 도시한다. 표시 패널의 열 배선층 Dy1및 Dy1000을 고려하자. 도 24a에 도시된 전압 같은 전압 Vin이 행 배선층 Dx1, Dx2, Dx3, Dx4, ···에 접속된 방출 소자를 구동시키기 위해 도 6의 회로로 입력된다고 가정한다. 이 경우에, 이 전압 펄스의 각 펄스폭은 휘도 데이타를 반영하며 이 전압의 피크값은 그 출력 전류 Iout이 0.5mA가 되도록 설정된다. 도 24b에 도시한 바와 같이 전압/전류 변환 회로로부터의 출력 Iout의 파형의 모든 피크값은 0.5mA로 설정된다. 도 24c는 이 경우에 전압/전류 변환 회로로부터의 출력 전압 Vout을 도시한다. 행 배선층의 저항을 가로지르는 전압 강하로 인해 전압 피크값은 주사 회로(402)로부터의 거리의 증가와 더불어 증가하는데, 즉 열 배선층 Dy1000으로 인가된 전압은 열 배선층 Dy1으로 인가된 전압보다 커진다. 또, 열 배선층의 저항을 가로지르는 전압 강하로 인해 구동 전압은 각 열 배선층에 대한 구동 회로로부터의 거리 증가와 더불어 증가, 즉 행 배선층 Dx500에 대한 구동 전압은 전압차가 아주 작아도 행 배선층 Dx1에 대한 전압보다 크다. 더우기, 다른 폭의 펄스가 동일 행 배선층 상의 각 방출 소자로 인가되어 동시에 선택된 방출 소자의 수는 한 펄스 내에서 시간에 따라 감소된다. 이 때문에, 도 24c에서 "A"로 도시한 바와 같이 인가 전압은 한 펄스 내에서 점차 감소한다, 도 24d는 이러한 조건하의 구동 조작에서의 각 방출 전류 Ie의 상태를 도시한다. 모든 방출 소자로부터의 방출 전류는 명백히 1μA이다.
본 실시예에 따르면, 절반 선택의 방출 소자로 분로된 전류는 대부분 제거될 수 있으며, 변조 회로로부터의 출력 전류는 선택된 방출 소자로 흐르는 전류와 일치 될 수 있다. 이 때문에, 화상은 표시 화면을 통해 원래의 화상 신호에 매우 충실한 휘도로 표시될 수 있다.
본 실시예에서, 주사/구동 회로에 가장 근접한 전위 Ve는 비선택의 행 배선 층에 인가된 전압 Vns가 열 배선층에 인가된 전압 Ve의 최소값이 되도록 선택된다. 그러나, 인가 전압 Vns는 이 최소값에 국한되지는 않는다. 절반 선택의 각 방출 소자로 흐르는 전류는 이 값이 전위 Ve가 변화하는 범위 내로 설정되는 한 거의 제거 될 수 있다. 더구나, 인가 전압의 최소값, 예를 들어 이 실시예에서는 7V인데, 이 값은 각 열 배선층에 인가된 전압을 측정하지 않고 전기 회로에서의 컴퓨터 시뮬레이션에 의해 계산되는 값으로 인가 전압 Vns가 고정될 때, 상술한 것과 동일한 효과를 얻을 수 있다.
[제3 실시예]
본 발명은 제3 실시예가 설명된다.
본 실시예에 따른 멀티 전자원이 구동 방법과 이 방법을 사용하는 화상 표시 장치는 도 25에 도시한 바와 같이 다음의 구조를 갖는다.
제1 실시예와 마찬가지로, 이 장치는 단순 매트릭스 형상으로 배치된 표면 전도형 전자 방출 소자를 갖는 멀티 전자원(601), 전류 신호를 발생하고 열 배선층을 통해 표면 전도형 전자 방출 소자를 구동시키는 변조 회로(602), 및 행 배선층을 순차 선택하는 주사 회로(603)을 포함한다. 주사 회로(603)은 선택된 행 배선층(도 25에서의 Dx5)을 전위 Vs로 고정하고, 각각의 비선택 행 배선층(행 배선층 Dx5와는 다른)을 전위 Vns로 고정한다. 변조 회로(602)는 전자를 방출시키지 않는 방출 소자가 접속된 열 배선층( 도 25에서의 Dy1, Dy4및 Dy6)에 대해 구동 전위를 전위 Vg로 고정시키고, 전자를 방출시키는 각 방출 소자용의 변조 신호를 공급하는 각 열 배선층(도 25에서의 Dy2Dy3및 Dy5)에 전압 Ve를 인가한다. 도 25에서는 단지 6×6 매트릭스의 전자 방출 소자만을 도시하였지만, 이 실시예에서는 50×100 매트릭스의 전자 방출 소자가 형성되었다. 이 실시예에서는, 표면 전도형 전자 방출 소자의 전류 방출 효율이 변화된다. 즉, 전자 방출 소자는 전자 방출 소자로 인가된 전류량 대 전자 방출 소자로부터 방출되어 고전압이 인가되는 전면판으로 인가되는 전류량의 비가 다르게 된다. 이러한 이유 때문에, 전류 신호 구동 회로로부터 나온 출력 전압 Ve는 열 배선층 단위마다 자동적으로 변화되어 선택된 각각의 전자 방출소자에 인가되는 전압은 1μA의 소망 전자 방출량을 얻을 수 있는 전압이 된다.
전위 Vns와 Vg 간의 차 몇 전위 Vg와 Vs 간의 차 모두 전자 방출 소자로부터 전자 방출이 일어나는 임계치 Vth보다 작게 되도록 설정되며, 전위 Vns는 각각의 열 배선층에 인가되는 서로 다른 전위 Ve의 산술 평균값 Veave와 동일하도록 설정된다.
이러한 구조에 따르면, 전위 Ve-Vs는 전자를 방출시키는 선택된 열 배선층상의 각각의 전자 방출 소자에 인가된다. 한편, 거의 0인 전위 Ve-Veave는 절반 선택된 전자 방출 소자 각각에 인가되어, 각각의 전자 방출 소자에서 흐르는 전류의 크기가 무시될 수 있다. 그 결과, 표면 전도형 전자 방출 소자를 구동시키기 위해 열 배선층으로 주입되는 모든 전류는 전자를 방출시키는 전자 방출 소자로 유입되지만, 절반 선택된 전자 방출 소자로 분로되지는 않는다. 절반 선택된 전자 방출 소자로 분로되는 전류에 대해 보정이 필요없으므로 단순한 회로에 의해 일정-전류로 각각의 전자 방출 소자를 구동시킬 수 있다. 이것이 이 실시예의 장점 중 하나이다.
화상 표시 장치의 구동 방법에 대해 지금부터 기술한다.
표면 전도형 전자 방출 소자를 포함한 화상 표시 장치의 구조에 대해서 우선 도 26을 참조하여 기술하기로 한다. 도 26을 참조해 보면, 참조 번호(601)는 단자 Dx1내지 Dxm및 Dy1내지 Dyn을 통해 외부 전기 회로에 접속된 표시 패널을 나타낸다. 본 실시예에서는 m은 50이고, n은 100으로 한다. 전면판상의 고전압 단자는 외부 고전압원(513)에 접속된다. 이 고전압 단자에 고전압 Va가 인가되어 전자 방출을 가속화한다. 상기 패널 내의 멀티 전자원 즉 50(행)×100(열) 매트릭스의 형태로 행단위로 배선된 표면 전도형 전자 방출 소자를 순차 구동시키는 주사 신호가 단자 Dx1내지 Dx50각각에 인가된다.
한편, 주사 신호에 의해 선택된 행 상의 각 표면 전도형 전자 방출 소자로부터의 출력 전자 빔을 제어하는 변조 신호는 단자 Dy1내지 Dy100각각에 인가된다.
지금부터 주사 회로(102)에 대해서 기술하고자 한다. 이 회로는 50개의 스위칭 소자를 포함하고 있다. 각 스위칭 소자는 전압원(도시 안됨)으로부터 출력 전압 Vs 또는 Vns 발생 회로(415)로부터 출력 전압 Vns를 선택하여 표시 패널(601)의 단자 Dx1내지 Dx50에 전기 접속시킨다. 각 스위칭 소자는 제1 실시예에서와 같이 도 3의 패턴 회로를 갖고 있다. 도 4에 도시된 바와 같이, 주사 회로(102)는 전위 Vs를 선택된 각각의 행 배선층에 인가하고, 전위 Vns를 제어 신호 Tscan으로부터 발생된 타이밍 신호 Txm과 동기하고, 각 행 배선층에 대응하게 비선택된 행 배선층 각각에 인가한다. Vns 발생 회로(415)는 제어 신호 Tscan에 따라 메모리로부터 후술될 방법에 의해 행 단위로 얻어진 서로 다른 설정값 Vns를 판독 출력하고 대응하는 전위 Vns를 발생시켜 이들을 주사 회로(102)로 전송한다.
이 실시예에서, 선택된 행이 스위치될 때마다, 전위 Vns는 최적값으로 변화 될 수 있다.
다음에는 입력 화상 신호의 흐름에 대해서 기술하기로 한다. 입력 합성 화상 신호는 화상 신호 강도에 대응하는 펄스폭을 갖는 펄스 신호로 변환되며, 제1 실시예와 동일한 방법으로 전기 신호로 다시 변환된다.
효율 보전 회로(108)은 후술된 방법으로 얻어지는 각 전자 방출 소자의 효율변화 데이타에 따라 얻어진 펄스 신호로부터 구동 펄스를 발생시킨다. 각 펄스의 피크값은 대응하는 전자 방출 소자의 효율을 반영한다. 구동 펄스는 전압/전류 변환 회로(112)에서 전압값에서 전류량으로 변환되어, 표시 패널(601) 내의 대응하는 표면 전도형 전자 방출 소자에 표시 패널(601)의 단자 Dy1내지 Dy100중 하나를 통해 인가된다.
이 실시예에서는, 상기 DC 전원 전압 Vs를 -7.5V로 설정하였다. 소망 전자 방출 소자의 방출 전류가 1μA인 경우, 각각 전자 방출 소자에 인가되는 전압은 14V 내지 15V이다. 따라서, 각각의 열 배선층에 인가되는 전압 Ve는 도 27에 도시된 바와 같이 6.5V 내지 7.5V 사이에서 변화된다. 도 27에 도시된 바와 같이, 각각의 선택된 행에 대한 전압 Ve의 산술 평균 Veave는 변화된다.
변화 데이타에 따라 각 행마다 설정된 전위 Vns와 함께, 각 전자 방출소자의 방출 전류량/통전 전류랑의 효율 변화 데이타에 대해서는 후술하기로 한다. 도 28에서는 데이타 획득 시스템이 도시되어 있다. 고전압원(513)으로부터 각 전자 방출 소자에 대한 방출 전류량을 측정하는 전류계(514)를 통해 표시 패널(511)의 전면판으로 고전압이 인가되며, 측정된 전류량은 제어 회로(104)로 전달된다. 전자 방출 소자는 제어 회로(104)로부터 나온 신호에 따라 표시 패널(511)의 말단부터 하나씩 선택된다. 보다 상술하자면, 전위 Vns 및 Vs는 행 배선층 Dx1내지 Dx50각각에 선택적으로 인가된다. 도 29에 도시된 바와 같이, 행 배선층이 표시 패널(511)의 말단부터 하나씩 순차로 선택되어 각각 선택된 행 배선층에 전위 Vs가 인가된다. 상기 전압/전류 변환 회로(112)와 각각 동일한 회로는 열 배선층 Dy1내지 Dy100각각에 접속되어 특정 출력 전류를 주입하는 동작과 전위 Vg를 인가하는 동작을 스위치시킨다. 도 19에 도시된 바와 같이, 열 배선층이 패널의 말단부터 하나씩 선택되어, 전위 Ve가 선택된 각 열 배선층에 인가되어 특정 전류를 주입한다. 이러한 동작에 의해, 매트릭스 형태로 배열된 전자 방출 소자를 선택하여 말단으로부터 하나씩 구동 시킬수 있다. 표준 전자 방출 소자는 1μA의 방출 전자량을 얻는데 0.5mA의 전자 방출 소자 전류를 필요로 한다. 이 경우, 각각의 전자 방출 소자에 인가되는 전압은 14.5V이다. 하나의 전자 방출 소자를 선택하여 구동시킬 때, 주입 전류 If의 초기값은 0.5mA로 설정되며 전위 Vs는 -7.5V로 설정되며, 전위 Vns의 초기값은 7V로 설정된다. 이들 설정값에 따라 선택된 전자 방출 소자가 구동되어, 대응하는 열 배선층에 인가되는 전압 Ve가 Ve 측정 회로(515)에 의해 측정된다. 전위 Vns는 측정된 전위로 변화되어진다. 선택된 각각의 전자 방출 소자로부터 방출된 전류 Ie는 전류계(514)에서 측정된다. 측정된 전류 Ie가 희망 전류값 1μA에 도달하지 않으면, 설정된 전류 If는 0.1mA의 설정된 전류 스텝 폭만큼 증가된다. 전위 Ve가 측정되고, 전위 Vns가 설정된다. 그 후 전류 Ie가 측정된다. 전류 Ie가 희망 전류를 초과할 경우, 설정된 전류는 스텝 폭만큼 감소된다. 다음에 전류 Ie는 동일하게 측정된다. 설정된 전류 스텝 폭은 1/2로 반복적으로 감소되며, 이러한 일련의 동작들은 전류 Ie가 희망 전류값 1μA±0.01μA로 수렴될 때까지 반복된다. 전류 Ie가 희망 전류값으로 수렴될 때 얻어진 설정된 전류 If가 효율 보정 LUT1(룩업 테이블 1)에 보정 데이타로서 기록되며, 대응하는 전위 Ve가 대응하는 어드레스에서 Ve로서 일시적으로 기억된다.
전류 Ie가 희망값으로 수렴하지 않으며, 전위 Ve가 설정된 범위(이 실시예에서는 6V 내지 8V)를 초과하면, 전자 방출 소자가 비정상 전자 방출 소자인 것을 나타내는 대응하는 어드레스에서 효율 보정 LUT1에 "0"이 기록되며, 일시적으로 기억되는 Ve값으로서 7V의 표준값이 기록된다.
선택된 한 전자 방출 소자에 대한 설정값이 정해진 후, 인접한 전자 방출 소자가 순차로 선택된다. 동일한 처리에 따라 대응하는 어드레스에서 보정 데이타 및 Ve의 일시적인 기억이 반복된다.
한 행에 대한 상기 일련의 동작들이 완료된 후, 일시적으로 기억된 전위 Ve의 산술 평균 Veave를 계산하여 계산된 값을 Vns 발생 회로의 LUT2에 행의 Vns설정값으로서 기억시킨다.
도 30은 상기 일련의 동작을 도시하는 흐름도이다.
이와 같이 하여, 표시 패널 내의 모든 전자 방출 소자에 대한 효율 보정값과, 각 행에 대한 Vns 설정값이 얻어진다.
이러한 설정에 따라, 선택된 전자 방출 소자가 접속되는 열 배선층 상에서 절반 선택된 전자 방출 소자에 인가되는 전압은 0V 내지 0.5V 사이이다. 선택된 전자 방출 소자가 접속되지 않는 열 배선층 상의 전자 방출 소자에 인가되는 전압은 7V 내지 7.5V이다. 즉, 인가되는 전압은 전자 방출 임계 전압 이하이다.
각각의 전자 방출 소자에 0.5V가 인가되면, 각각의 전자 방출 소자로 유입되는 전류는 수십 nA 정도로 작으며, 절반 선택된 전자 방출 소자로 유입되는 전류의 총합 1fn은 수십 μA 정도로 작은데, 이것은 각각의 선택된 전자 방출 소자로 유입되는 전류값인 0.5mA보다 상당히 작은 것이다. 이 때문에, 보정을 필요로 하지 않는다.
도 31a 내지 도 31d는 변조 회로로부터의 입력 파형이 사실상 전류 파형으로 변환되어지는 방법에 대해 도시하고 있다. 표시 패널의 열 배선층 Dy1내지 Dy100을 고려한다. 도 31a에 도시된 것과 동일한 전압 Vin이 도 6의 회로에 인가되어 행 배선층 Dx1, Dx2, Dx3, Dx4, ...에 접속된 전자 방출 소자를 구동시키는 것으로 가정한다. 각 전압 펄스의 폭은 휘도 데이타를 반영한다. 각 펄스의 피크값은 출력 전류 Iout이 상기 방법으로 얻어져 LUT1에 기억된 대응하는 보정값에 기초하여 각 전자 방출 소자에 주입되는 전류값으로 되는 전압에 대응하며, 전압/전류 변환 회로로부터의 출력 Iout의 파형은 도 31b에 도시된 바와 같이 LUT1 내에 기억된 보정값과 일치하는 피크값을 갖는다. 도 31c는 이 경우에 전압/전류 변환 회로로부터의 출력 전압을 도시한다. 알 수 있는 바와 같이 열 배선층의 단위마다 서로 다른 전압이 출력된다.
도 31d는 이러한 조건하에게 구동 동작 중의 방출 전류 Ie의 상태를 도시한 것이다. 알 수 있는 바와 같이 각 전자 방출 소자로부터의 방출 전류는 1μA±0.01μA의 범위 내에 속한다.
이 실시예에 따르면, 절반 선택된 전자 방출 소자로 분로되는 전류를 제거시킬 수 있으므로, 변조 회로로부터의 출력을 선택된 전자 방출 소자로 유입되는 전류와 일치시킬 수 있다. 이 때문에, 표시 스크린 전체를 통해 초기의 화상 신호에 매우 충실한 휘도로 화상을 표시할 수 있다.
이 실시예에서는, 비선택된 행 배선층에 인가되는 전압 Vns는 한 행에 대응하는 열 배선층에 인가되는 전압 Ve의 평균으로 설정된다. 그러나, 전압 Vns를 한 행 대신에 모든 행에 대응하는 인가 전압 Ve의 평균으로 설정하더라도 동일한 효과를 얻을 수 있다. 또한, 전압 Vns는 평균으로 항상 설정할 필요는 없지만, 전압 Ve가 변화하는 범위 내의 값, 예를 들어 최소값으로 설정할 수 있다. 이러한 설정에 의해, 각각의 절반 선택된 전자 방출 소자로 유입되는 전류를 감소시킬 수 있다.
[제4 실시예]
본 발명의 제4 실시예에 대해 기술한다. 이 실시예에 따른 멀티 전자원의 구동 방법과 이 전자원을 사용한 화상 표시 장치는 도 32에서 도시된 바와 같이 다음과 같은 구조를 갖는다. 이 장치는 제1 실시예와 동일하게 단순 매트릭스 형태로 배열되는 표면 전도형 전자 방출 소자를 갖는 멀티 전자원(605)과, 행 배선층을 순차로 선택하는 주사/구동부(607)을 포함하고 있다. 전위 Vs는 선택된 행 배선층에 인가되며, 전위 Vns는 비선택된 행 배선층에 인가된다.
이 장치는 또한 변조 신호를 열 배선층을 통해 표면 전도형 전자 방출 소자에 인가시키는 전압 구동부(610)를 포함하고 있다. 전압 구동부(610)는 전자를 방출 시키지 않는 전자 방출 소자에 대응하는 열 배선층의 전위를 전위 Vg로 설정하고, 변조 전압 펄스 신호 Ve를 전자를 방출시키는 전자 방출 소자에 대응한 열 배선층에 인가한다. 이 실시예에서는 변조 회로는 V/I 변환 회로를 갖고 있지 않다. 도 32에서는 단지 6×6 매트릭스의 전자 방출 소자만을 도시하였지만, 이 실시예에서는 1,000(행) × 100(열) 매트릭스의 전자 방출 소자를 형성하였다. 이 실시예에서, 열배선층은 큰 저항을 갖고 있다.
전위 Vns와 Vg 간의 차 및 전위 Vg와 Vs 간의 차 모두는 전자 방출이 전자 방출 소자로부터 일어나는 임계치 이하로 설정되며, 전위 Vns는 각각의 열 배선층에 인가되는 전압 Ve와 동일하게 설정된다.
이러한 구조에 따르면, 전위 Ve-Vs는 선택된 행 배선층에 위치되며 전자를 방출시키는 전자 방출 소자에 대응하는 열 배선층에 접속된 전자 방출 소자 중 하나에 이가된다. 한편, 전위 Ve-Vns, 즉 OV는 비선택된 행 배선층 상의 전자 방출 소자 각각에 인가되므로, 각 전자 방출 소자 내로 유입되는 전류 크기를 무시할 수 있다. 그 결과, 표면 전도형 전자 방출 소자를 구동시키기 위해 열 배선층 내로 유입되는 모든 전류는 전자를 방출시키는 전자 방출 소자로 유입되지만, 절반 선택된 전자 방출 소자로 분로되지 않는다. 절반 선택된 전자 방출 소자로 분로되는 전류로 인한 전압 강하를 보정할 필요가 없으므로, 간단한 회로에 의해 일정한 전압으로 각 전자 방출 소자를 구동시킬 수 있다. 이것이 이 실시예의 장점 중 하나이다.
이하에서는 화상 표시 장치의 구동 방법에 대해 기술하기로 한다.
표면 전도형 전자 방출 소자를 포함한 화상 표시 장치의 구조에 대해서는 우선 도 33을 참조하여 기술하기로 한다. 도 33을 참조해 보면, 참조 번호(601)은 단자 Dx1내지 Dx1000및 Dy1내지 Dy100을 통해 외부 전기 회로에 접속된 표시 패널을 나타낸다. 전면판상의 고전압 단자는 외부 고전압원(513)에 접속된다. 고전압 Va는 이 고전압 단자에 인가되어 방출 전자를 가속화시킨다. 상기 패널 내의 멀티 전자원, 즉 행 단위로 1,000(행) × 100(열) 매트릭스의 형태로 배선된 표면 전도형 전자 방출 소자를 순차로 구동시키는 주사 신호는 단자 Dx1내지 Dx100각각에 인가된다.
한편, 주사 신호에 의해 선택된 행 상의 표면 전도형 전자 방출 소자 각각으로부터의 출력 전자 빔을 제어하는 변조 신호는 단자 Dy1내지 Dy100각각에 인가된다.
지금부터 주사 회로(102)에 대해 기술하고자 한다. 이 회로는 1,000개의 스위칭 소자를 포함하고 있다. 각 스위칭 소자를 전압원(도시안됨)으로부터의 출력 전압 Vs 또는 전압 Vns, 즉 열 배선층에 인가되는 전압 Ve와 동일한 전위를 선택하며, 표시 패널(601)의 단자 Dx1내지 Dx1000에 전기 접속된다. 각 스위칭 소자는 제1 실시예에서와 같이 도 3에서 도시된 회로를 갖고 있다. 도 4에 도시된 바와 같이, 주사 회로(102)는 제어 신호 Tscan으로부터 발생된 타이밍 신호 Txm과 동기하며, 각 행 배선층에 대응하는 출력 Dxm을 Vs 또는 Vns로 스위치한다.
이 실시예에 있어서는, DC 전원 전압 Vs는 -7.5V로 설정하였다. 제1 실시예에서와 같이, 희망 전자 방출 전류가 1μA인 경우, 각 전자 방출 소자에 인가되는 전압은 14.5V로 일정하게 되었다. 이 때문에, 각 열 배선층에 인가되는 전압 Ve는 7.0V로 설정되었다. 각각의 비선택된 행 배선층에 인가되는 전압 Vns는 또한 7.0V로 설정되었다. 이러한 설정에 의해 절반 선택된 각 전자 방출 소자에 인가되는 전압은 OV로 된다.
지금부터 입력 화상 신호의 흐름에 대해 기술하기로 한다. 입력 복합 화상신호는 화상 신호 강도에 대응하는 펄스폭을 갖는 펄스 신호로 변환되며, 제1 실시예에서와 같은 방법으로 전기 신호로 변환된다.
이러한 펄스 신호를 수신함으로써, 구동 전압 발생 회로(612)는 Ve와 동일한 피크값, 즉 7.0V를 갖는 펄스를 발생시킨다. 이 출력은 표시 패널의 열 배선층 Dy1내지 Dy100에 접속된다.
이 실시예에서 사용된 표시 패널은 높은 열 배선층 저항을 갖는다. 이 때문에, 표시 패널이 서두에서 기재된 전압 인가 방법으로 구동 되면, 저항에서의 전압강하는 무시할 수 있다. 보다 상세히 기술하자면, 열 배선층에 접속된 전자 방출 소자 중 절반 선택된 전자 방출 소자로 유입되는 절반 선택 전류로 인해 큰 전압 강하가 발생된다. 이 때문에, 열 배선층에 인가되는 변조 신호가 동일한 전압을 갖더라도, 열 배선층 구동부 근방의 전자 방출 소자가 선택되거나 열 배선층 구동부에서 멀리 떨어진 전자 방출 소자가 선택되는가에 따라 전자 방출 소자에는 서로 다른 전압이 인가되어진다. 즉, 열 배선층 구동부 근방의 전자 방출 소자에 인가되는 전압은 열 배선층 구동부에서 멀리 떨어진 전자 방출 소자에 인가되는 전압보다 높게 된다. 이 실시예의 방법에 따르면, 그러나 절반 선택 전류는 절반 선택된 전자 방출 소자로 유입되지 않으므로, 전자 방출 소자는 상기 구동부로부터의 거리에는 관계없이 일정한 전압으로 구동될 수 있다. 따라서, 표시 스크린 전체를 통해 초기의 화상 신호에 매우 충실한 휘도로 화상을 표시할 수 있다.
[제5 실시예]
제1 내지 제4 실시예에서, 멀티 전자원 및 표시 패널에 대해 설명하였다. 그러나, 이들 장치에 포함되는 표면 전도형 전자 방출 소자를 다른 형의 전자 방출 소자로 대치하였을 때 본 발명의 구동 방법은 동일하게 유효하다는 것이 발견되었다.
본 발명의 발명자들은 전자 방출 소자로서 전계 전자 방출 소자를 사용하여 전자원 및 표시 패널에 대해 제1 내지 제4 실시예의 구동 방법을 실행하였을 때 절반 선택된 전자 방출 소자로 유입되는 전류를 상당히 감소시킬 수 있다.
예를 들면, 표면 전도형 전자 방출 소자 대신에 도 34a, 34b 및 34c에서 도시된 것들과 동일한 측방향형 전계 전자 방출 소자를 사용하였다. 도 34a 내지 도 34c를 참조해 보면, 참조 번호(1101)는 유리 기판을, 참조 번호(701)은 전자 방출부를, 참조 번호(702)는 음극을, 참조 번호(703)은 게이트(양극)을 나타낸다. 이들 축방향형 전계 전자 방출 소자 각각에서, 음극(702)와 게이트(703)간에 적절한 전압을 시키면, 전자 방출부(701)로부터 전자 빔이 방출되어진다.
도 35는 도 34a에 도시된 것과 각각 동일하며 매트릭스의 형태로 배선되어 있는 측방향 전계 전자 방출 소자를 갖는 멀티 전자원을 도시한 평면도이다. 도 35를 참조해 보면, 참조 번호(704)는 측방향형 전계 전자 방출 소자의 음극(702)이 공통으로 접속된 행 배선층을, 참조 번호(705)는 측방향형 전계 전자 방출 소자의 게이트(703)이 공통으로 접속되는 열 배선층을 나타낸다.
본 발명의 구동 방법을 상기 멀티 전자원과 상기 멀티 전자원을 갖는 화상표시 장치에 적용시켰을 때 임의의 복잡한 보상 회로를 사용하지 않고도 소망 강도를 갖는 전자 빔을 정확하게 출력시킬 수 있다. 또한, 절반 선택된 각각의 전자 방출 소자에서 소모되는 전력을 감소시킬 수 있다.
또한, 본 발명은 상술된 것과는 다른 전자 방출 소자를 사용한 전자원과 이 전자원을 사용하는 화상 표시 장치에서도 효과적이다. 예를 들어, 본 발명은 스핀트형(spindt-type) 전계 전자 방출 소자 및 MIM형 전자 방출 소자에도 효과적이다.
[제6 실시예]
도 36은 전자원으로서 상술된 제조 방법으로 제조된 표면 전도형 전자 방출 소자를 사용하는 표시 패널 상에 TV 방송 등과 같은 각종 화상 정보원으로부터 제공되는 화상 정보를 표시하도록 설계된 다기능 표시 장치가 도시되어 있다.
도 36을 참조해 보면, 참조 번호(2100)은 표시 패널을, 참조 번호(2101)은 표시 패널(2100)용 구동 회로를, 참조 번호(2102)는 표시 패널 제어기를, 참조 번호(2103)는 멀티플렉서를, 참조 번호(2104)는 디코더를, 참조 번호(2105)는 입/출력 인터페이스 회로를, 참조 번호(2106)은 CPU를, 참조 번호(2107)은 화상 발생 회로를, 참조 번호(2108, 2109, 2110)은 화상 메모리 인터페이스 회로를, 참조 번호(2112 및 2113)은 TV 신호 수신 회로를, 참조 번호(2114)는 입력부를 나타낸다.
이 표시 장치는 화상과 음성 정보로 구성되는 텔레비젼 신호를 수신할 때, 화상 표시와 동시에 음성을 재생하도록 설계되어 있다. 음성 정보를 수신, 분리, 재생, 처리 및 기억하기 위한 회로, 스피커 등에 대한 설명은 본 발명의 실시예의 특징에 직접 관련되지 않으므로, 이들에 대한 설명은 생략하기로 한다.
지금부터, 화상 신호의 흐름에 따라 각 부의 기능에 대해 설명하기로 한다.
TV 신호 수신 회로(2113)은 무선 또는 공간 광 통신망을 이용한 무선 전송 시스템을 통해 전송되는 TV 화상 신호를 수신하기 위한 회로이다. 수신되는 TV 신호의 방식은 특정 형태에 국한되지 않으며, NTSC 방식, PAL 방식 또는 SECAM 방식을 사용할 수 있다. 예를 들어, MUSE 방식 또는 MPEG Ⅱ방식과 같은 소위 고품위 TV 신호인 대다수의 주사선으로 이루어진 TV 신호의 신호원이 대형 스크린 또는 대다수 픽셀에 상기 표시 패널이 적합하도록 하는데 바람직하게 사용된다. 상기 TV 신호 수신 회로(2113)에서 수신된 TV 신호는 디코더(2104)로 출력된다.
TV 신호 수신 회로(2112)은 동축 케이블이나 광 섬유 등을 사용하는 유선 전송 시스템을 통해 전송되는 TV 화상 신호를 수신하기 위한 회로이다. TV 신호 수신 회로(2113)과 같이, 여기서 수신되는 TV 신호의 방식도 특정 형태로 제한되지 않으며, 이 회로(2112)에 의해 수신되는 TV 신호도 디코더(2104)로 전송된다.
화상 입력 인터페이스 회로(2111)은 TV 카메라 또는 촬상 스캐너(image pick-up scanner) 같은 화상 입력 장치로부터 전송된 화상 신호를 수신하기 위한 회로이다. 이 회로도 또한 수신한 화상 신호를 디코더(2104)로 출력한다.
화상 메모리 인터페이스 회로(2110)은 비디오 테이프 레코더(이후 VTR로 칭함)에 저장된 화상 신호를 수신하기 위한 회로로서, 수신된 화상 신호는 또한 디코더(2104)로 전송된다.
화상 메모리 인터페이스 회로(2109)은 비디오 디스크에 저장된 화상 신호를 수신하기 위한 회로로서, 수신된 화상 신호는 또한 디코더(2104)로 전송된다.
화상 메모리 인터페이스 회로(2108)은 소위 스틸 디스크와 같은 정지 화상 데이타를 저장하는 전자 방출 소자에 저장되어 있는 화상 신호를 수신하는 회로로서, 수신된 화상 신호는 또한 디코더(2104)로 전송된다.
입력/출력 인터페이스 회로(2105)는 본 실시예에 따른 표시 장치를 컴퓨터, 컴퓨터망 또는 프린터 등의 출력 장치에 접속하기 위한 회로이다. 이 회로(2105)는 화상 데이타와 문자 및 그래픽 정보의 입출력 작업과, 경우에 따라 본 실시예에 따른 표시 장치의 CPU(2106)과 외부 장치 사이의 제어 신호와 수치 데이타에 대한 입력/출력 작업을 수행한다.
화상 발생 회로(2107)는 입력/출력 인터페이스 회로(2105)를 통해 외부적으로 입력된 화상 데이타 및 분자 및 그래픽 정보 또는 CPU(2106)로부터의 화상 데이타 및 문자 및 그래픽 데이타에 근거하여 화상 데이타를 발생시키기 위한 회로이다. 예를 들어, 이 회로는 화상 데이타와 문자 및 그래픽 정보를 저장하는 랜덤 액세스 메모리, 문자 코드에 대응하는 화상의 패턴을 저장하는 판독 전용 메모리 및 화상을 처리하는 프로세서 등의 화상 발생에 필요한 회로를 포함하고 있다.
화상 발생 회로(2107)에 의해 발생된 표시를 위한 화상 데이타는 디코더(2104)로 전송된다. 입력/출력 인터페이스 회로(2105)를 통해 외부 컴퓨터망 또는 프린터로부터 입출력될 수 있다.
CPU(2106)은 주로 본 실시예에 따른 표시 장치의 제어, 표시 화면 상에 표시될 화상의 발생, 선택 및 편집에 관한 작업을 수행한다.
예를 들면, CPU(2106)는 제어 신호를 멀티플렉서(2103)으로 전송하여, 표시 패널 상에 표시될 화상에 대한 신호를 적절히 선택하고 조합한다. 이 경우, CPU(2106)은 표시 패널 제어기(2102)에 대한 제어 신호를 표시될 화상 신호에 따라 발생시켜, 표시 장치의 작업을 예를 들어, 스크린 표시 주파수, 주사 방법(예컨대, 비월 주사 또는 비비월 주사 모드), 프레임 당 주사선의 수를 제어한다.
또한, CPU(2106)은 문자 및 그래픽 정보를 화상 발생 회로(2107)로 직접 출력하거나 입력/출력 인터페이스 회로(2105)를 통해 외부 컴퓨터 및 메모리를 액세스 하여 화상 데이타와 문자 및 그래픽 정보를 입력시킨다.
CPU(2106)은 다른 작업에도 관련될 수 있다. 예를 들어 퍼스널 컴퓨터의 CPU 또는 워드 프로세서 같이 데이타를 발생 및 처리하는 작업에도 직접 관련될 수 있다.
또한, CPU(2106)은 입/출력 인터페이스 회로(1205)를 통해 외부의 컴퓨터망에 접속되어 외부 장치와 협력하면서 수치 계산 등의 작업들을 수행할 수 있다.
입력부(2114)는 사용자가 명령어, 프로그램 또는 데이타를 CPU(2106)으로 입력하는데 사용되며, 입력부(2114)로서, 예를 들어 키보드, 마우스, 죠이스틱, 바코드 판독기 및 음성 인식 장치 등의 여러가지 다양한 입력 장치를 사용할 수 있다.
디코더(2104)는 화상 발생 회로(2107) 또는 TV 수신 회로(2112 및 2113)을 통해 입력된 여러 화상 신호를 3원색 신호 중 밝기 신호, 그리고 I 및 Q 신호로 역변환하는 회로이다. 디코더(2104)는 도 35의 점선으로 도시된 바와 같이, 화상 메모리를 포함하는 것이 바람직하다. 이 메모리에 의해, 역변환을 위해 화상 메모리를 필요로 하는 MUSE 방식의 신호와 같은 TV 신호를 처리할 수 있다.
화상 메모리의 제공으로, 정지 화상을 표시할 수 있으며, 화상 처리와 화상의 솎아냄(thinning), 보간, 확대, 축소 및, 합성 등의 화상의 편집 등의 작업이 용이해진다.
멀티플렉서(2103)는 CPU(2106)가 제공되는 제어 신호에 따라 표시될 화상을 적절하게 선택한다. 보다 상세히 기술하자면, 멀티플렉서(2103)은 디코더(2104)로 부터의 역변환된 화상 신호에서 소망 화상 신호를 선택하여 이를 구동 회로(2101)에 출력한다. 상기 경우에, 단일 프레임을 표시하는 시간 주기 내에서 화상 신호를 스위칭 선택함으로써, 소위 멀티스크린 TV 수상기에서와 같이 한 스크린을 다수의 영역으로 분할시켜 분할된 표시 영역 상에 서로 다른 화상을 표시할 수 있다.
표시 패널 제어기(2102)는 CPU(2106)으로부터 전송된 제어 신호에 따라 구동 회로(2101)의 동작을 제어하기 위한 회로이다.
표시 패널의 기본 동작에 있어서, 예를 들어 표시 패널을 구동시키는 전력원(도시되지 않음)의 동작 시퀀스를 제어하기 위한 신호를 구동 회로(2101)에 출력시킨다.
표시 패널의 구동 방법에 관해서, 프레임 표시 주파수와 주사 방식(예컨대, 인터레이스식 주사 또는 비인터레이스식 주사 모드)를 제어하기 위한 신호를 구동회로(2101)에 출력한다.
일부 경우에는 표시될 화상의 품질을 밝기, 콘트라스트, 색조 및 샤프니스(Sharpness)에 대해 제어하기 위한 제어 신호를 구동 회로(2101)에 출력시킬 수 있다.
구동 회로(2101)은 표시 패널(2100)에 인가되는 구동 신호를 발생시키기 위한 회로이다. 구동 회로(2101)은 멀티플렉서(2103)으로부터 입력되는 화상 신호와 표시 패널 제어기(2102)로부터 입력되는 제어 신호에 따라 동작한다.
각 부분의 기능은 상기한 바와 같이 구성된다. 도 36에서 도시된 구성을 갖는 표시 장치에서는, 표시 패널(2100) 상에 각종의 화상 정보원으로부터 제공되는 각종 정보를 표시할 수 있다.
텔레비젼 신호와 같은 각종의 화상 신호는 디코더(2104)에 의해 역변환된 후, 멀티플레서(2103)에 의해 선택되어 구동 회로(2101)에 출력된다. 반면, 표시 패널 제어기(2102)는 표시될 화상 신호에 따라 구동 회로(2101)의 동작을 제어하기 위한 제어 신호를 발생시킨다. 구동 회로(2101)은 상기 화상 신호와 제어 신호에 따라 구동 신호를 패널(2100)으로 인가한다.
그 결과로서, 화상이 표시 패널(2100) 상에 표시된다. 상술한 모든 동작은 CPU (2106)에 의해 총괄적으로 제어된다.
디코더(2104)에 포함된 화상 메모리, 화상 발생 회로(2107) 및 CPU(2106)을 이용함으로써, 본 실시예의 장치는 표시된 화상 정보에 대해 예를 들어, 화상의 확대, 축소, 회전, 이동, 엣지 강조, 솎아냄, 보간, 색 변환 및 종황비의 변경 등을 포함하는 여러가지 화상 처리 작업과, 화상들의 합성, 소거, 접속, 대체 및 부가하는 등의 편집 작업 및 화상 정보 중 선택된 정보를 표시하는 작업을 수행할 수 있다. 비록 이 실시예에서 설명하지는 않았지만, 상기 화상 발생 처리와 화상 편집과 동일하게 음성 정보 처리와 편집 작업 전용의 회로가 제공될 수 있다.
따라서, 이 실시예에 따른 표시 장치는, 텔레비젼 방송용의 표시 장치, 원격지간 화상 회의용 단말 장치, 정지 및 동화상용 화상 편집 장치, 컴퓨터용 단말 장치, 워드 프로세서 같은 사무실용 단말 장치, 게임기 등으로 사용될 수 있다.
도 36은 다수의 표면 전도형 전자 방출 소자로 구성된 전자원이 구비된 표시 패널을 포함하는 표시 장치의 가능한 구성 중 단지 한 예를 도시하는 것으로서 본 발명이 이것에만 제한되는 것이 아니라는 것은 말할 것도 없다. 예를 들면, 용도에 따라 도 36의 회로 구성 소자 중 사용 목적에 부합되지 않는 회로들은 생략할 수도 있다. 반대로, 필요에 따라 다른 회로를 부가시킬 수 있다. 예를 들어, 본 발명에 따른 표시 장치를 TV 전화기에 이용하려면, 텔레비젼 카메라, 마이크로 폰, 발광 장치 및 모뎀을 포함한 송신/수신 회로 같은 부품을 적절하게 부가할 수 있다.
본 발명에 따른 표시 장치에 있어서는 표면 전도형 전자 방출 소자로 구성된 전자원을 구비한 표시 패널의 프로필을 용이하게 감소시킬 수 있다. 따라서, 표시 장치 전체 깊이를 감소시킬 수 있다. 또한, 표면 전도형 전자 방출 소자로 형성된 전자원을 구비한 표시 패널에 의해 스크린의 크기를 증대시킬 수 있고, 고휘도의 우수한 시청각을 가질 수 있다. 따라서, 본 발명에 따른 표시 장치는 매우 생동감있고, 파워풀하고, 양호한 가시도의 화상을 표시할 수 있다.
본 발명은 다수의 소자로 구성된 시스템이나 하나의 소자로 구성된 장치에 적용될 수 있다. 알 수 있는 바와 같이, 본 발명은 시스템 또는 장치에 프로그램을 제공하여 본 발명의 효과를 얻는 경우에도 적용시킬 수 있다.
상술된 바와 같이, 본 발명의 각 실시예에 따르면, 표면 전도형 전자 방출 소자가 매트릭스의 형태로 배선되며 배선층 상의 전압 분포에 의한 전자 방출 분포를 보상시킬 수 있는 구동 방법에 있어서는, 절반 선택된 각각의 전자 방출 소자로 분로되는 전류량을 배선층에 인가되는 전압의 조합을 적절히 선택함으로써 감소시킬 수 있다.
따라서 멀티 전자원 전체를 저가로 전자 방출량이 초기 신호 레벨을 충실히 반영하도록 구동시킬 수 있다.
본 발명의 사상 및 범주를 벗어남이 없이 여러 실시예들을 실행할 수 있으므로, 본 발명은 상기 기술된 실시예에만 국한되는 것은 아니다.

Claims (59)

  1. 복수의 데이타 배선층 및 복수의 주사 배선층을 통해 매트릭스 형태로 배선된 복수의 전자 방출 소자를 구비한 멀티 전자원, 및 상기 멀티 전자원을 구동하기 위한 구동 회로를 포함하는 전자 발생 장치에 있어서, 상기 구동 회로는 전자를 방출할 전자 방출 소자가 접속된 주사 배선층으로 제1 전압을 인가하고, 전자를 방출하지 않을 전자 방출 소자가 접속된 잔여 주사 배선층으로 제2 전압을 인가하기 위한 제1 구동 수단; 및 제3 및 제4 전압 중 하나를 선택적으로 인가하기 위한 제2 구동 수단 - 상기 제3 전압은 전자를 방출할 전자 방출 소자가 접속된 데이타 배선층으로 인가되며, 상기 제4 전압은 전자를 방출하지 않을 전자 방출 소자가 접속된 데이타 배선층으로 인가됨- 을 포함하고, 상기 제2 전압은 상기 제3 전압과 실질적으로 동일한 전자 발생 장치.
  2. 제1항에 있어서, 상기 주사 배선층에 인가되는 상기 제1 및 제2 전압은 상기 메트릭스의 로우(row)의 각각을 선택하기 위한 주사 신호에 기초하는 전자 발생 장치.
  3. 제1항에 있어서, 화상 신호에 기초하는 변조 신호를 발생시키기 위한 변조 수단을 더 포함하는 전자 발생 장치.
  4. 제3항에 있어서, 상기 데이타 배선층에 인가되는 상기 제3 및 제4 전압은 상기 변조 신호에 기초하는 전자 발생 장치.
  5. 제3항에 있어서, 상기 변조 신호는 펄스폭 변조 신호인 전자 발생 장치.
  6. 제3항에 있어서, 상기 변조 신호는 진폭 변조 신호인 전자 발생 장치.
  7. 제1항에 있어서, 상기 전자 방출 소자는 한 쌍의 전자 방출 소자 전극에 인가되는 전압과 이에 대응하는 전자 방출량 사이의 관계에서 전자 방출과 비전자 방출 사이의 경계점인 임계 전압점을 포함하는 비선형 특성을 갖는 표면 전도형 전자 방출 소자인 전자 발생 장치.
  8. 제1항에 있어서, 상기 제2 전압과 상기 제4 전압간의 전위차 및 상기 제4 전압과 상기 제1 전압간의 전위차 모두는 상기 임계 전압점의 값보다 작은 전자 발생 장치.
  9. 제1항에 있어서, 상기 구동 회로는 푸시-풀 구조를 사용하여 상기 제1 전압 및 상기 제2 전압을 발생시키는 전자 발생 장치.
  10. 제1항에 있어서, 상기 제2 구동 수단은 상기 전자 방출 소자들에 흐르는 전자 방출 소자 전류 및 상기 전자 방출 소자들의 입/출력 효율에서의 변화를 측정하기 위한 측정 수단; 및 상기 측정 수단에 의해 측정된 상기 입/출력 효율 변화를 보정하기 위한 보정값을 저장하기 위한 저장 수단을 더 포함하고, 상기 제2 구동 수단은 상기 저장 수단에 저장된 상기 보정 값들 및 상기 변조 신호에 기초하여 상기 제3 및 제4 전압을 발생시키는 전자 발생 장치.
  11. 제1항에 있어서, 상기 제2 구동 수단은 상기 데이타 배선층에 접속되는 제어 가능한 전류원을 포함하는 전자 발생 장치.
  12. 제1항 내지 제11항 중 어느 한 항의 상기 전자 발생 장치, 및 상기 전자 발생 장치로부터 방출된 전자의 수신시에 빛을 발하기 위한 발광 수단을 포함하는 화상 표시 장치.
  13. 제1항에 있어서, 상기 제2 전압은 상기 데이타 배선층 각각에서의 상기 제3 전압의 변화의 상한과 하한으로 정의되는 범위 내에서 상기 제3 전압과 실질적으로 동일한 전자 발생 장치.
  14. 복수의 데이타 배선층 및 복수의 주사 배선층을 통해 메트릭스 형태로 배선된 복수의 전자 방출 소자를 구비한 멀티 전자원을 구동하기 위한 구동 회로에 있어서, 전자를 방출할 전자 방출 소자가 접속된 주사 배선층으로 제1 전압을 인가하고, 전자를 방출하지 않을 전자 방출 소자가 접속된 잔여 주사 배선층으로 제2 전압을 인가하기 위한 제1 구동 수단; 및 제3 및 제4 전압 중 하나를 선택적으로 인가하기 위한 제2 구동 수단 - 상기 제3 전압은 전자를 방출할 전자 방출 소자가 접속된 데이타 배선층으로 인가되며, 상기 제4 전압은 전자를 방출하지 않을 전자 방출 소자가 접속된 데이타 배선층으로 인가됨- 을 포함하고, 상기 제2 전압은 상기 제3 전압과 실질적으로 동일한 구동 회로.
  15. 제14항에 있어서, 상기 주사 배선층에 인가되는 상기 제1 및 제2 전압은 메트릭스의 로우의 각각을 선택하기 위한 주사 신호에 기초하는 구동 회로.
  16. 제14항에 있어서, 화상 신호에 기초하는 변조 신호를 발생시키기 위한 변조 수단을 더 포함하는 구동 회로.
  17. 제16항에 있어서, 상기 데이타 배선층에 인가되는 상기 제3 및 제4 전압은 상기 변조 신호에 기초하는 구동 회로.
  18. 제16항에 있어서, 상기 변조 신호는 펄스폭 변조 신호인 구동 회로.
  19. 제16항에 있어서, 상기 변조 신호는 진폭 변조 신호인 구동 회로.
  20. 제14항에 있어서, 상기 제2 전압은 상기 데이타 배선층 각각에서 상기 제3 전압 변화의 상한과 하한으로 정의되는 범위 내에서 상기 제3 전압과 실질적으로 동일한 구동 회로.
  21. 복수의 데이타 배선층 및 복수의 주가 배선층을 통해 메트릭스 형태로 배선된 복수의 전자 방출 소자를 구비한 멀티 전자원, 및 상기 멀티 전자원을 구동하기 위한 구동 회로를 포함하는 전자 발생 장치를 구동하는 방법에 있어서, 전자를 방출할 전자 방출 소자가 접속된 주사 배선층으로 제1 전압을 인가하는 단계; 전자를 방출하지 않을 전자 방출 소자가 접속된 잔여 주사 배선층으로 제2 전압을 인가하는 단계; 제3 및 제4 전압 중 하나를 선택적으로 인가하기 위한 단계 - 상기 제3 전압은 전자를 방출할 전자 방출 소자가 접속된 데이타 배선층으로 인가되며, 상기 제4 전압은 전자를 방출하지 않을 전자 방출 소자가 접속된 데이타 배선층으로 인가됨- 을 포함하고, 상기 제2 전압은 상기 제3 전압과 실질적으로 동일하게 하는 전자 발생 장치 구동 방법.
  22. 제21항에 있어서, 상기 주사 배선층에 인가된 상기 제1 및 제2 전압은 메트릭스의 로우의 각각을 선택하기 위한 주사 신호에 기초하는 전자 발생 장치 구동 방법.
  23. 제21항에 있어서, 화상 신호에 기초하는 변조 신호를 발생시키는 단계를 더 포함하는 전자 발생 장치 구동 방법.
  24. 제23항에 있어서, 상기 데이타 배선층에 인가된 상기 제3 및 제4 전압은 상기 변조 신호에 기초하는 전자 발생 장치 구동 방법.
  25. 제23항에 있어서, 상기 변조 신호는 펄스폭 변조 신호인 전자 발생 장치 구동 방법.
  26. 제23항에 있어서, 상기 변조 신호는 진폭 변조 신호인 전자 발생 장치 구동 방법.
  27. 제21항에 있어서, 상기 제2 전압은 상기 데이타 배선층 각각에서 상기 제3 전압 변화의 상한과 하한으로 정의되는 범위 내에서 제3 전압과 실질적으로 동일한 전자 발생 장치 구동 방법.
  28. 제1항에 있어서, 상기 제2 전압은 상기 제3 전압의 최소값과 실질적으로 동일한 전자 발생 장치.
  29. 제1항에 있어서, 상기 제2 전압은 주사 회로에 가장 근접하게 위치한 상기 데이타 배선층으로 인가되는 상기 제3 전압과 실질적으로 동일한 전자 발생 장치.
  30. 제1항에 있어서, 상기 제3 전압은 미리 결정되는 전자 발생 장치.
  31. 제1항에 있어서, 상기 제3 전압은 시뮬레이션에 의해 결정되는 전자 발생 장치.
  32. 제1항에 있어서, 상기 제2 전압은 상기 데이타 배선층들로 인가되는 상의 제3 전압들의 평균값과 실질적으로 동일한 전자 발생 장치.
  33. 제14항에 있어서, 상기 제2 전압은 상기 제3 전압의 최소값과 실질적으로 동일한 구동 회로.
  34. 제14항에 있어서, 상기 제2 전압은 주사 회로에 가장 근접하게 위치한 상기 데이타 배선층으로 인가되는 상기 제3 전압과 실질적으로 동일한 구동 회로.
  35. 제14항에 있어서, 상기 제3 전압은 미리 결정되는 구동 회로.
  36. 제14항에 있어서, 상기 제3 전압은 시뮬레이션에 의해 결정되는 구동 회로.
  37. 제14항에 있어서, 상기 제2 전압은 상기 데이타 배선층들로 인가되는 상기 제3 전압들의 평균값과 실질적으로 동일한 구동 회로.
  38. 제21항에 있어서, 상기 제2 전압은 상기 제3 전압의 최소값과 실질적으로 동일한 전자 발생 장치 구동 방법.
  39. 제21항에 있어서, 상기 제2 전압은 주사 회로에 가장 근접하게 위치한 상기 데이타 배선층으로 인가되는 상기 제3 전압과 실질적으로 동일한 전자 발생 장치 구동 방법.
  40. 제21항에 있어서, 상기 제3 전압은 미리 결정되는 전자 발생 장치 구동 방법.
  41. 제21항에 있어서, 상기 제3 전압은 시뮬레이션에 의해 결정되는 전자 발생 장치 구동 방법.
  42. 제21항에 있어서, 상기 제2 전압은 상기 데이타 배선층들로 인가되는 상기 제3 전압들의 평균값과 실질적으로 동일한 전자 발생 장치 구동 방법.
  43. 복수의 데이타 배선층 및 복수의 주사 배선층을 통해 메트릭스 형태로 배선된 복수의 전자 방출 소자를 구비한 전자원을 구동하기 위하 구동 회로에 있어서, 전자를 방출할 전자 방출 소자가 접속된 주사 배선층으로 제1 전압을 인가하고, 전자를 방출하지 않을 전자 방출 소자가 접속된, 복수의 주사 배선층들 중의 잔여 주사 배선층으로 제2 전압을 인가하기 위한 제1 구동 수단; 및 전자를 방출할 전자 방출 소자가 접속된 데이타 배선층으로 제3 전압을 인가하기 위한 제2 구동 수단을 포함하고, 상기 제1 전압의 극성은 상기 제2 전압의 극성과 반대이고, 상기 제2 전압의 극성은 상기 제3 전압의 극성과 동일한 구동 회로.
  44. 제43항에 있어서, 상기 제2 구동 수단은 상기 데이타 배선에 접속된 제어 가능한 전류원을 구비하는 구동 회로.
  45. 제44항에 있어서, 상기 제3 전압은 상기 제어 가능한 전류원으로부터 전류가 흐르는 동안 인가되는 전압과 동일한 구동 회로.
  46. 제43항에 있어서, 전자를 방출하지 않을 전자 방출 소자가 접속된 데이타 배선으로 제4 전압을 인가하기 위한 수단을 더 포함하는 구동 회로.
  47. 복수의 데이타 배선층 및 복수의 주사 배선층을 통해 메트릭스 형태로 배선된 복수의 전자 방출 소자를 구비한 멀티 전자원을 구동하기 위한 구동 회로에 있어서, 전자를 방출할 전자 방출 소자가 접속된 주사 배선층으로 제1 전압을 인가하고, 전자를 방출하지 않을 전자 방출 소자가 접속된, 복수의 주사 배선층들 중의 잔여 주사 배선층으로 제2 전압을 인가하기 위한 제1 구동 수단; 및 전자를 방출할 전자 방출 소자가 접속된 데이타 배선층으로 전류를 공급하기 위한 전류원을 포함하고, 상기 제2 전압은, 전자를 방출하기 위하여 상기 전류원이 상기 전자 방출 소자로 전류를 공급하는 동안 인가되는 전압과 실질적으로 동일한 구동 회로.
  48. 제47항에 있어서, 전자를 방출하지 않을 전자 방출 소자가 접속된 데이타 배선으로 제4 접압을 인가하기 위한 수단을 더 포함하는 구동 회로.
  49. 전자 발생 장치에 있어서, 복수의 데이타 배선층 및 복수의 주사 배선층을 통해 메트릭스 형태로 배선된 복수의 전자 방출 소자를 구비한 전자원; 및 상기 전자원을 구동하기 위한 구동 회로를 포함하고, 상기 구동 회로는 전자를 방출할 전자 방출 소자가 접속된 주사 배선층으로 제1 전압을 인가하고, 전자를 방출하지 않을 전자 방출 소자가 접속된, 복수의 주사 배선층들 중의 잔여 주사 배선층으로 제2 전압을 인가하기 위한 제1 구동 수단; 및 전자를 방출할 전자 방출 소자가 접속된 데이타 배선층으로 제3 전압을 인가하기 위한 제2 구동 수단을 포함하고, 상기 제1 전압의 극성은 상기 제2 전압의 극성과 반대이고, 상기 제2 전압의 극성은 상기 제3 전압의 극성과 동일한 전자 발생 장치.
  50. 제49항에 있어서, 상기 제2 구동 수단은 상기 데이타 배선에 접속된 제어 가능한 전류원을 구비하는 전자 발생 장치.
  51. 제50항에 있어서, 상기 제3 전압은 전류가 상기 제어 가능한 전류원으로부터 흐를 때의 전압인 전자 발생 장치.
  52. 제49항에 있어서, 전자를 방출하지 않을 전자 방출 소자가 접속된 데이타 배선으로 제4 전압을 인가하기 위한 수단을 더 포함하는 전자 발생 장치.
  53. 전자 발생 장치에 있어서, 복수의 데이타 배선층 및 복수의 주사 배선층을 통해 매트릭스 형태로 배선된 복수의 전자 방출 소자를 구비한 전자원; 상기 전자원을 구동하기 위한 구동 회로; 전자를 방출할 전자 방출 소자가 접속된 주사 배선층으로 제1 전압을 인가하고, 전자를 방출하지 않을 전자 방출 소자가 접속된, 복수의 주사 배선층 중의 잔여 주사 배선층으로 제2 전압을 인가하기 위한 제1 구동 수단; 및 전자를 방출할 전자 방출 소자가 접속된 데이타 배선층으로 전류를 공급하기 위한 전류원을 포함하고, 상기 제2 전압은 전자를 방출하기 위해 상기 전류원이 상기 전자 방출 소자로 전류를 공급하는 동안의 전압과 실질적으로 동일한 전자 발생 장치.
  54. 제53항에 있어서, 전자를 방출하지 않을 전자 방출 소자가 접속된 데이타 배선층으로 제4 전압을 인가하기 위한 수단을 더 포함하는 전자 발생 장치.
  55. 복수의 데이타 배선층 및 복수의 주사 배선층을 통해 매트릭스 형태로 배선된 복수의 전자 방출 소자를 구비한 전자원을 구동하기 위한 구동 방법에 있어서, 전자를 방출할 전자 방출 소자가 접속된 주사 배선층으로 제1 전압을 인가하는 단계; 전자를 방출하지 않을 전자 방출 소자가 접속된 복수의 주사 배선층 중의 잔여 주사 배선층으로 그 극성이 상기 제1 전압의 극성과 반대인 제2 전압을 인가하는 단계; 전자를 방출할 전자 방출 소자가 접속된 데이타 배선층으로 그 극성이 상기 제2 전압과 동일한 제3 전압을 인가하는 단계를 포함하는 구동 방법.
  56. 제55항에 있어서, 상기 제3 전압은 제어 가능한 전류원으로부터 전류가 흐르는 동안에 인가된 전압인 구동 방법.
  57. 제55항에 있어서, 전자를 방출할 전자 방출 소자가 접속된 데이타 배선층으로 제3 전압이 인가되는 동안, 전자를 방출하지 않을 전자 방출 소자가 접속된 데이타 배선층으로 제4 전압을 인가하는 단계를 더 포함하는 구동 방법.
  58. 복수의 데이타 배선층 및 복수의 주사 배선층을 통해 매트릭스 형태로 배선된 복수의 전자 방출 소자를 구비한 전자원을 구동하기 위한 구동 방법에 있어서, 전자를 방출할 전자 방출 소자가 접속된 주사 배선층으로 제1 전압을 인가하고, 전자를 방출하지 않을 전자 방출 소자가 접속된 복수의 주사 배선층 중의 잔여 주사 배선층으로 제2 전압을 인가하는 단계; 및 전자를 방출할 전자 방출 소자가 접속된 데이타 배선층으로 전류를 공급하는 단계를 포함하고, 상기 제2 전압은 전자를 방출하기 위하여 상기 전류원이 상기 전자 방출 소자로 전류를 공급하는 동안에 인가된 전압과 실질적으로 동일한 구동 방법.
  59. 제58항에 있어서, 전자를 방출할 전자 방출 소자가 접속된 데이타 배선층으로 제3 전압이 인가되는 동안, 전자를 방출하지 않을 전자 방출 소자가 접속된 데이타 배선층으로 제4 전압을 인가하는 단계를 더 포함하는 구동 방법.
KR1019960034823A 1995-08-23 1996-08-22 전자 발생 장치, 화상 표시 장치, 구동 회로 및 구동 방법 KR100248034B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-214555 1995-08-23
JP21455595 1995-08-23
JP96-209667 1996-08-08
JP20966796A JP3219185B2 (ja) 1995-08-23 1996-08-08 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法

Publications (2)

Publication Number Publication Date
KR970012902A KR970012902A (ko) 1997-03-29
KR100248034B1 true KR100248034B1 (ko) 2000-03-15

Family

ID=26517591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960034823A KR100248034B1 (ko) 1995-08-23 1996-08-22 전자 발생 장치, 화상 표시 장치, 구동 회로 및 구동 방법

Country Status (8)

Country Link
US (1) US6339414B1 (ko)
EP (1) EP0762372B1 (ko)
JP (1) JP3219185B2 (ko)
KR (1) KR100248034B1 (ko)
CN (1) CN1106631C (ko)
AU (1) AU715254B2 (ko)
CA (1) CA2183828C (ko)
DE (1) DE69637963D1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3025249B2 (ja) 1997-12-03 2000-03-27 キヤノン株式会社 素子の駆動装置及び素子の駆動方法及び画像形成装置
JP3049061B1 (ja) * 1999-02-26 2000-06-05 キヤノン株式会社 画像表示装置及び画像表示方法
US6897855B1 (en) * 1998-02-17 2005-05-24 Sarnoff Corporation Tiled electronic display structure
US6476783B2 (en) 1998-02-17 2002-11-05 Sarnoff Corporation Contrast enhancement for an electronic display device by using a black matrix and lens array on outer surface of display
JP2000056730A (ja) 1998-06-05 2000-02-25 Canon Inc 画像形成装置及び画像形成方法
US6498592B1 (en) * 1999-02-16 2002-12-24 Sarnoff Corp. Display tile structure using organic light emitting materials
WO2000060569A1 (fr) 1999-04-05 2000-10-12 Canon Kabushiki Kaisha Source d'electrons et dispositif de formation d'images
WO2000060568A1 (fr) * 1999-04-05 2000-10-12 Canon Kabushiki Kaisha Source d'électrons et dispositif de formation d'images
JP3969981B2 (ja) * 2000-09-22 2007-09-05 キヤノン株式会社 電子源の駆動方法、駆動回路、電子源および画像形成装置
JP3969985B2 (ja) 2000-10-04 2007-09-05 キヤノン株式会社 電子源及び画像形成装置の駆動方法、並びに画像形成装置
US7088052B2 (en) * 2001-09-07 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the same
CN107230450A (zh) * 2001-09-21 2017-10-03 株式会社半导体能源研究所 显示装置及其驱动方法
US7224333B2 (en) * 2002-01-18 2007-05-29 Semiconductor Energy Laboratory Co. Ltd. Display device and driving method thereof
JP3854173B2 (ja) * 2002-02-27 2006-12-06 東北パイオニア株式会社 発光表示パネルの駆動方法および有機ｅｌ表示装置
JP4115330B2 (ja) * 2002-05-08 2008-07-09 キヤノン株式会社 画像形成装置の製造方法
TWI345211B (en) * 2002-05-17 2011-07-11 Semiconductor Energy Lab Display apparatus and driving method thereof
US7184034B2 (en) 2002-05-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Display device
US7474285B2 (en) * 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and driving method thereof
US7170479B2 (en) * 2002-05-17 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
TWI360098B (en) * 2002-05-17 2012-03-11 Semiconductor Energy Lab Display apparatus and driving method thereof
JP2004170774A (ja) * 2002-11-21 2004-06-17 Canon Inc 表示装置及びその駆動制御方法
JP5021884B2 (ja) * 2003-08-06 2012-09-12 日本電気株式会社 表示駆動回路及びそれを用いた表示装置
US7202842B2 (en) * 2003-09-17 2007-04-10 Hitachi Displays, Ltd. Display apparatus
KR100997477B1 (ko) * 2004-04-29 2010-11-30 삼성에스디아이 주식회사 가변의 계조 표현력을 가진 전계 방출 디스플레이 장치
KR101022658B1 (ko) * 2004-05-31 2011-03-22 삼성에스디아이 주식회사 신호 지연 저감형 전자 방출 장치 구동방법
KR100724157B1 (ko) * 2004-09-09 2007-06-04 (주)케이디티 절연막 패터닝에 의한 유기 전계 발광 소자의 제작 방법
US8887655B2 (en) 2012-01-25 2014-11-18 Honeywell International Inc. Valve actuator with position indicator extension
US10119721B2 (en) 2012-06-14 2018-11-06 Honeywell International Inc. Standoff for use with an insulated HVAC duct
US10302207B2 (en) 2012-06-14 2019-05-28 Honeywell International Inc. Spring loaded HVAC damper
US9664409B2 (en) 2012-06-14 2017-05-30 Honeywell International Inc. HVAC damper system
CN103941935B (zh) * 2013-11-14 2018-12-11 上海中航光电子有限公司 一种电容触摸屏及其驱动方法、显示装置
US9568207B2 (en) 2013-12-18 2017-02-14 Honeywell International Inc. HVAC actuator with removable wire blocking tab
US9732980B2 (en) 2013-12-18 2017-08-15 Honeywell International Inc. HVAC actuator with range adjustment
US9623523B2 (en) 2013-12-18 2017-04-18 Honeywell International Inc. HVAC actuator with taping flange
US9423143B2 (en) 2013-12-18 2016-08-23 Honeywell International Inc. HVAC actuator with light indicator
USD728071S1 (en) 2013-12-27 2015-04-28 Honeywell International Inc. HVAC actuator
US9818338B2 (en) * 2015-03-04 2017-11-14 Texas Instruments Incorporated Pre-charge driver for light emitting devices (LEDs)
JP7253332B2 (ja) * 2018-06-26 2023-04-06 ラピスセミコンダクタ株式会社 表示装置及び表示コントローラ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936815A (en) 1973-08-06 1976-02-03 Nippon Telegraph And Telephone Public Corporation Apparatus and method for writing storable images into a matrix-addressed image-storing liquid crystal display device
JPS56138792A (en) 1980-03-31 1981-10-29 Matsushita Electric Ind Co Ltd Display unit
JPS56162794A (en) 1980-05-19 1981-12-14 Tokyo Shibaura Electric Co Liquid crystal display unit
JPS59181880A (ja) 1983-03-31 1984-10-16 Toshiba Electric Equip Corp 映像表示装置
JPS63150387A (ja) 1986-12-12 1988-06-23 東レ株式会社 界面活性剤
DE3853744T2 (de) 1987-07-15 1996-01-25 Canon Kk Elektronenemittierende Vorrichtung.
JPS6431332A (en) 1987-07-28 1989-02-01 Canon Kk Electron beam generating apparatus and its driving method
JPH0748142B2 (ja) 1988-08-26 1995-05-24 シャープ株式会社 表示装置の駆動方法
JPH02257551A (ja) 1989-03-30 1990-10-18 Canon Inc 画像形成装置
US5157309A (en) 1990-09-13 1992-10-20 Motorola Inc. Cold-cathode field emission device employing a current source means
US5300862A (en) 1992-06-11 1994-04-05 Motorola, Inc. Row activating method for fed cathodoluminescent display assembly
JP3167072B2 (ja) 1992-12-29 2001-05-14 キヤノン株式会社 画像形成装置
CA2112431C (en) 1992-12-29 2000-05-09 Masato Yamanobe Electron source, and image-forming apparatus and method of driving the same
US5455597A (en) 1992-12-29 1995-10-03 Canon Kabushiki Kaisha Image-forming apparatus, and designation of electron beam diameter at image-forming member in image-forming apparatus
CA2112733C (en) 1993-01-07 1999-03-30 Naoto Nakamura Electron beam-generating apparatus, image-forming apparatus, and driving methods thereof
US5313140A (en) 1993-01-22 1994-05-17 Motorola, Inc. Field emission device with integral charge storage element and method for operation
JPH06289814A (ja) 1993-04-05 1994-10-18 Canon Inc 電子源及びこれを用いた画像形成装置の駆動方法
JP3063453B2 (ja) 1993-04-16 2000-07-12 凸版印刷株式会社 有機薄膜ｅｌ素子の駆動方法
CA2138363C (en) 1993-12-22 1999-06-22 Yasuyuki Todokoro Electron beam generating apparatus, image display apparatus, and method of driving the apparatuses
US6121942A (en) 1993-12-22 2000-09-19 Canon Kabushiki Kaisha Image-forming apparatus with correction in accordance with positional deviations between electron-emitting devices and image-forming members

Also Published As

Publication number Publication date
KR970012902A (ko) 1997-03-29
JP3219185B2 (ja) 2001-10-15
CA2183828C (en) 2002-01-01
EP0762372A3 (en) 1997-07-30
AU715254B2 (en) 2000-01-20
DE69637963D1 (de) 2009-08-20
CN1106631C (zh) 2003-04-23
EP0762372B1 (en) 2009-07-08
EP0762372A2 (en) 1997-03-12
CA2183828A1 (en) 1997-02-24
US6339414B1 (en) 2002-01-15
AU6420896A (en) 1997-02-27
JPH09120268A (ja) 1997-05-06
CN1150700A (zh) 1997-05-28

Similar Documents

Publication Publication Date Title
KR100248034B1 (ko) 전자 발생 장치, 화상 표시 장치, 구동 회로 및 구동 방법
JP3311246B2 (ja) 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法
KR100220215B1 (ko) 전자-빔 생성 장치 및 화상 생성 장치와 이들 장치의 구동 방법
JP3840027B2 (ja) 画像表示装置及び表示制御方法
JP3278375B2 (ja) 電子線発生装置、それを備える画像表示装置、およびそれらの駆動方法
KR100537399B1 (ko) 화상 디스플레이 장치 및 그 제어 방법
EP0921516B1 (en) Driving circuit for a display having a multi-electron source
JP3416529B2 (ja) 画像表示装置
JP2000250478A (ja) 電子源駆動装置と方法及び画像形成装置
JPH11288246A (ja) 画像表示装置及び該装置における表示制御方法
JPH09251276A (ja) 画像形成装置及びその電子放出特性の補正方法
JP2000250471A (ja) マルチ電子源の駆動装置と方法及び画像形成装置
JPH11352923A (ja) 画像表示方法及び装置
JPH09199006A (ja) 電子源とその製造方法及びその通電活性化装置と前記電子源を用いた画像形成装置
JP3423600B2 (ja) 画像表示方法及び装置
JP4194176B2 (ja) 画像表示装置及び画像表示方法
JP2000250469A (ja) 電子源駆動方法および装置および画像形成装置
JPH09258687A (ja) 画像形成装置及びその発光特性の変化防止方法
JPH09297556A (ja) 画像形成装置及びその駆動回路及び電子ビーム発生装置及びその電子放出源の駆動方法
JPH11338413A (ja) 電子発生装置およびその駆動方法
JPH09134147A (ja) マルチ電子ビーム源及びそれを用いた表示装置
JP3392050B2 (ja) 画像表示装置
JPH11109913A (ja) 画像形成方法及び装置
JP2000098967A (ja) 画像表示パネルの駆動回路
JPH0997033A (ja) 画像形成装置及びその方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee