KR100537399B1

KR100537399B1 - 화상 디스플레이 장치 및 그 제어 방법

Info

Publication number: KR100537399B1
Application number: KR10-2003-7010995A
Authority: KR
Inventors: 아오지 이소노; 다쯔로 야마자끼
Original assignee: 캐논 가부시끼가이샤
Priority date: 1998-10-06
Filing date: 1999-10-05
Publication date: 2005-12-19
Also published as: EP1139321A1; US20060007069A1; EP1139321A4; WO2000021063A1; KR20010053303A; US7268750B2; US6972741B1; KR20030076699A; JP3679712B2

Abstract

전원 투입시, 전원 정지시, 콘센트가 뽑히거나 정전했을 때, 불량 표시를 억제하고 또한, 화상 디스플레이 장치의 손상을 억제하는 구성을 개시한다. 특히, 전원 ON시에 디스플레이 패널로의 주사 신호, 변조 신호의 입력 또는 가속 전위의 인가를 소정 시간 정지하는 구성을 개시한다. 또한, 특히 전원 OFF시에 디스플레이 패널로의 주사 신호, 변조 신호의 입력을 정지하고 나서 전력 공급을 정지하는 구성을 개시한다.

Description

화상 디스플레이 장치 및 그 제어 방법{IMAGE DISPLAY DEVICE AND METHOD OF CONTROLLING THE SAME}

본 발명은, 화상 디스플레이 장치의 제어 방법에 관한 것으로, 특히, 복수의 냉음극 소자를 매트릭스 배선한 멀티 전자원과, 각 냉음극 소자로부터의 전자선 조사를 받아 발광하는 형광체를 구비한 화상 디스플레이 패널을 사용한 화상 디스플레이 장치의 전원 온/오프 제어 방법 및 긴급 정지 제어 방법에 관한 것이다.

종래, 전자 방출소자로서는 열음극 소자와 냉음극 소자의 2 종류가 알려져 있다. 그 중 냉음극 소자로는 예를 들면 표면 전도형 방출소자나, 전계 방출소자(이하 FE형이라 한다)나, 금속/절연층/금속형 방출소자(이하 MIM형이라 한다), 등이 알려져 있다.

표면 전도형 방출소자로서는 예를 들면, M. I. Elinson, Radio Eng. Electron Phys.,10,1290,(1965)나, 후술하는 다른 예가 알려져 있다.

표면 전도형 방출소자는 기판 상에 형성된 소면적의 박막에 막면에 평행하게 전류를 흘림으로써 전자 방출이 발생하는 현상을 사용하는 것이다. 이 표면 전도형 방출소자로서는 상기 에린슨 등에 의한 SnO₂ 박막을 사용한 것 외에 Au 박막에 의한 것[G. Dittmer: "Thin Solid Films", 9,317(1972)], In₂O₃/SnO₂ 박막에 의한 것[M. Hartwell and C.G. Fonstad: "IEEE Trans. ED Conf.", 519(1975)], 카본 박막에 의한 것[아라키 히사시 외(진공, 제26권, 제1호, 22(1983)] 등이 있다.

도 28에 이들 표면 전도형 방출소자의 소자 구성의 전형적인 예로서, 전술한 M. Hartwell 등에 의한 소자의 평면도를 도시한다. 도면에 있어서, 3001은 기판, 3004는 스퍼터로 형성된 금속 산화물로 이루어지는 도전성 박막이다. 도전성 박막(3004)은 도시한 바와 같이 H 자형의 평면 형상으로 형성되어 있다. 상기 도전성 박막(3004)에 후술하는 통전 포밍으로 불리는 통전처리를 실시함으로써, 전자 방출부(3005)가 형성된다. 도면의 간격 L은 0.5∼1[mm], W는 0.1[mm]로 설정되어 있다. 또한, 편의상, 전자 방출부(3005)는 도전성 박막(3004)의 중앙에 직사각형의 형상으로 도시하였으나, 이것은 모식적인 것으로, 실제 전자 방출부의 위치나 형상을 충실히 표현하고 있는 것은 아니다.

M. Hartwell 등에 의한 소자를 비롯하여 상술한 표면 전도형 방출소자에 있어서는 전자 방출을 행하기 전에 도전성 박막(3004)을 통전 포밍이라고 불리는 통전처리를 실시함으로써 전자 방출부(3005)를 형성하는 것이 일반적이었다. 즉, 통전 포밍이란, 상기 도전성 박막(3004)의 양단에 일정한 직류 전압, 혹은, 예를 들면 1V/분 정도의 매우 느린 레이트로 승압하는 직류 전압을 인가하여 통전하여 도전성 박막(3004)을 국소적으로 파괴 혹은 변형 또는 변질시켜서, 전기적으로 고저항 상태의 전자 방출부(3005)를 형성하는 것이다. 또한, 국소적으로 파괴 혹은 변형 또는 변질된 도전성 박막(3004)의 일부에는 균열이 발생한다. 상기 통전 포밍 후에 도전성 박막(3004)에 적절한 전압을 인가한 경우에는 상기 균열 부근에서 전자 방출이 행해진다.

또한, FE형의 예는 예를 들면, W. P. Dyke & W. W. Dolan, "Field emission", Advance in Electron Physics, 8, 89(1956)이나, 혹은, C.A. Spindt, "Physical properties of thin-film field emission cathodes with molybdenium cones", J. Appl. Phys., 47, 5248(1976) 등이 알려져 있다.

도 29에 FE형 소자 구성의 전형적인 예로서, 전술한 C. A. Spindt 등에 의한 소자의 단면도를 도시한다. 도면에 있어서, 3010은 기판, 3011은 도전 재료로 이루어지는 에미터 배선, 3012는 에미터콘, 3013은 절연층, 3014는 게이트 전극이다. 본 소자는 에미터콘(3012)과 게이트 전극(3014) 사이에 적절한 전압을 인가함으로써, 에미터콘(3012)의 선단부로부터 전계 방출을 일으키게 하는 것이다.

또한, FE형의 다른 소자 구성으로서, 도 29와 같은 적층 구조가 아니고, 기판 상에 기판평면과 거의 평행하게 에미터와 게이트 전극을 배치한 예도 있다.

또한, MIM형의 예로서는 예를 들면, C. A. Mead, "Operation of tunnel-emission Devices, J. Appl. Phys., 32, 646(1961) 등이 알려져 있다.

도 30에 MIM형 소자 구성의 전형적인 예를 도시한다. 도면은 단면도로서, 3020은 기판, 3021은 금속으로 이루어지는 하부 전극, 3022는 두께 100Å 정도의 얇은 절연층, 3023은 두께 80∼300Å 정도의 금속으로 이루어지는 상부 전극이다. MIM형에 있어서는 상부 전극(3023)과 하부 전극(3021) 사이에 적절한 전압을 인가함으로써, 상부 전극(3023)의 표면으로부터 전자 방출을 일으키게 하는 것이다.

상술한 냉음극 소자는 열음극 소자와 비교하여 저온이며 전자 방출을 얻을 수 있으므로, 가열용 히터를 필요로 하지 않는다. 따라서, 열음극 소자보다도 구조가 단순하고, 미세한 소자를 작성할 수 있다. 또한, 기판 상에 다수의 소자를 고밀도로 배치하더라도, 기판의 열용융 등의 문제가 발생하기 어렵다. 또한, 열음극 소자가 히터의 가열에 의해 동작하기 때문에 응답 속도가 느린 것과는 달리, 냉음극 소자의 경우에는 응답 속도가 빠르다고 하는 이점도 있다.

이 때문에 냉음극 소자를 응용하기 위한 연구가 활발히 행해지고 있다. 예를 들면, 표면 전도형 방출소자는 냉음극 소자 중에서도 특히 구조가 단순하고 제조도 용이하다는 점에서, 넓은 면적에 걸쳐 다수의 소자를 형성할 수 있는 이점이 있다. 따라서, 예를 들면 본 출원인에 의한 특개소64-31332호 공보에 개시되어 있는 바와 같이, 다수의 소자를 배열하고 구동하기 위한 방법이 연구되고 있다.

또한, 표면 전도형 방출소자의 응용에 대해서는 예를 들면, 화상 디스플레이 장치, 화상 기록 장치 등의 화상 형성 장치나, 하전 빔원 등이 연구되고 있다.

특히, 화상 디스플레이 장치에의 응용으로서는 예를 들면 본 출원인에 의한 USP 5,066,883, 특개평2-257551호 공보, 특개평4-28137호 공보에 개시되어 있는 바와 같이 표면 전도형 방출소자와 전자 빔의 조사에 의해 발광하는 형광체를 조합하여 사용한 화상 디스플레이 장치가 연구되고 있다. 표면 전도형 방출소자와 형광체를 조합하여 사용한 화상 디스플레이 장치는 종래의 다른 방식의 화상 디스플레이 장치보다도 우수한 특성이 기대되고 있다. 예를 들면, 최근 보급되기 시작한 액정 표시 장치와 비교하더라도, 자발광형이기 때문에 백 라이트를 필요로 하지 않는 점이나, 시야각이 넓은 점이 우수하다고 말할 수 있다.

또한, FE형을 다수개 배열하여 구동하는 방법은, 예를 들면 본 출원인에 의한 USP 4,904,895에 개시되어 있다. 또한, FE형을 화상 디스플레이장치에 응용한 예로서, 예를 들면, R. Meyer 등에 의해 보고된 평판형 표시 장치가 알려져 있다[R. Meyer: "Recent Development on Microtips Display at LETI", Tech. Digest of 4th Int. Vacuum Microelectronics Conf., Nagahama, pp. 6∼9(1991)].

또한, MIM형을 다수개 배열하여 화상 디스플레이 장치에 응용한 예는 예를 들면 본 출원인에 의한 특개평3-55738호 공보에 개시되어 있다.

발명자 등은, 상기 종래 기술에 기재한 것을 비롯하여 각종 재료, 제법, 구조의 냉음극 소자를 시도해 왔다. 또한, 다수의 냉음극 소자를 배열한 멀티 전자 빔원, 및 이 멀티 전자 빔원을 응용한 화상 디스플레이 장치에 관해서 연구를 행하여 왔다.

도 31은, 발명자 등이 시도한 전기적인 배선 방법에 의한 멀티 전자 빔원이다. 즉, 냉음극 소자를 2차원적으로 다수개 배열하고, 이들 소자를 도시한 바와 같이 매트릭스 형상으로 배선한 멀티 전자 빔원이다. 도면에 있어서, 4001은 냉음극 소자를 모식적으로 도시한 것이고, 4002는 행방향 배선, 4003은 열방향 배선이다. 행방향 배선(4002) 및 열방향 배선(4003)은 실제로는 유한한 전기 저항을 가지나, 도면에서는 배선 저항(4004, 4005)으로서 나타내져 있다. 상술한 바와 같은 배선 방법을 단순 매트릭스 배선이라고 부른다.

또, 도면에서는 편의상, 6×6의 매트릭스로 나타내고 있으나, 매트릭스의 규모는 이에 한정되는 것이 아님은 물론이며, 예를 들면 화상 디스플레이 장치용의 멀티 전자 빔원의 경우에는 원하는 화상 디스플레이를 행하는 데 만족할 만큼의 소자를 배열하여 배선하는 것이다.

냉음극 소자를 단순 매트릭스 배선한 멀티 전자 빔원에서는 원하는 전자 빔을 출력시키기 위해서, 행방향 배선(4002) 및 열방향 배선(4003)에 적절한 전기 신호를 인가한다. 예를 들면, 매트릭스 중의 임의의 1행의 냉음극 소자를 구동하기 위해서는 선택하는 행의 행방향 배선(4002)에는 선택 전압 Vs를 인가하고, 동시에 비선택 행의 행방향 배선(4002)에는 비선택 전압 Vns를 인가한다. 이에 동기하여 열방향 배선(4003)에 전자 빔을 출력하기 위한 구동 전압 Ve를 인가한다. 이 방법에 따르면, 배선 저항(4004) 및(4005)에 의한 전압 강하를 무시하면, 선택하는 행의 냉음극 소자에는 Ve-Vs의 전압이 인가되고, 또한 비선택 행의 냉음극 소자에는 Ve-Vns의 전압이 인가된다. Ve, Vs, Vns를 적절한 크기의 전압으로 하면 선택하는 행의 냉음극 소자만으로부터 원하는 강도의 전자 빔이 출력될 것이며, 또한 열방향 배선의 각각에 다른 구동 전압 Ve를 인가하면, 선택하는 행의 소자의 각각으로부터 다른 강도의 전자 빔이 출력될 것이다. 또한, 구동 전압 Ve를 인가하는 시간의 길이를 변화시키면, 전자 빔이 출력되는 시간의 길이도 변화시킬 수 있을 것이다.

따라서, 냉음극 소자를 단순 매트릭스 배선한 멀티 전자 빔원은 다양한 응용 가능성이 있어, 예를 들면 화상 정보에 따른 전기 신호를 적절하게 인가하면, 화상 디스플레이 장치용의 전자원으로서 최적으로 사용할 수 있다.

그러나, 냉음극 소자를 단순 매트릭스 배선한 멀티 전자 빔원에는 실제로는 이하에 진술하는 것 같은 문제점이 있었다.

즉, 상기 화상 디스플레이 장치의 전원을 투입했을 경우, 행방향 배선 및 열방향 배선에 인가하는 전압 전원의 출력이 안정되기 전에 그 전원의 출력이 멀티 전자 빔원에 인가되어, 냉음극 소자에 손상을 제공하여 버리는 경우가 발생하였다.

마찬가지로, 전원을 정지했을 경우도 마찬가지의 현상이 발생하였다.

또한, 특히 전자원으로부터의 전자를 가속하는 가속 전위와 전자 방출을 위하여 전자원에 공급되는 전위의 전위차가 클 경우, 특히, 전자 방출을 위한 전위와 가속 전위의 전위차가 500V 이상, 나아가서는 3 kV 이상, 또는 5kV 이상이 되는 그러한 경우에는 고가속 전위가 인가되어 있는 상태에서 예기하지 않은 전자원의 동작이 발생했을 경우에는 불쾌한 표시 상태가 발생하거나, 형광체의 특성 등, 디스플레이 패널의 성능에 영향을 미칠 우려도 있었다.

따라서, 본원에 의한 발명은, 전원을 투입했을 경우나 전원을 정지했을 경우, 콘센트가 빠졌거나 정전되었을 경우의 표시 상태를 개선하고, 화상 디스플레이 장치에의 손상을 감소하는 것을 과제로 하고 있다.

상기 목적을 달성하기 위한 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 변조 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 상기 변조 회로로부터 상기 디스플레이 패널로 출력하는 신호가 확정될 때까지는 상기 변조 회로로부터 상기 디스플레이 패널로의 출력을 정지하는 것을 특징으로 한다.

또한 상기 목적을 달성하기 위한 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 변조 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 전원이 ON된 후, 상기 변조 회로로부터 상기 디스플레이 패널로의 신호의 출력을 지연시키고, 그 지연 시간에 있어서, 상기 변조 회로로부터 상기 디스플레이 패널로 출력되는 신호를 확정하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 변조 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 상기 변조 회로로부터 상기 디스플레이 패널로 출력하는 신호가 확정될 때까지는 상기 전자원으로부터의 전자를 가속하는 가속 전위의 인가를 정지하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 변조 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 전원이 ON된 후, 상기 전자원으로부터의 전자를 가속하는 가속 전위의 인가를 지연시키고, 그 지연 시간에 있어서, 상기 변조 회로로부터 상기 디스플레이 패널로 출력하는 신호를 확정하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 주사 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 상기 주사 회로로부터 상기 디스플레이 패널로 출력하는 신호가 확정될 때까지는 상기 주사 회로로부터 상기 디스플레이 패널로의 출력을 정지하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 주사 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 전원이 ON된 후, 상기 주사회로로부터 상기 디스플레이 패널로의 신호의 출력을 지연시키고, 그 지연 시간에 있어서, 상기 주사 회로로부터 상기 디스플레이 패널로 출력하는 신호를 확정하는 것을 특징으로 한다.

또한, 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 주사 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 상기 주사 회로로부터 상기 디스플레이 패널로 출력하는 신호가 확정될 때까지는 상기 전자원으로부터의 전자를 가속하는 가속 전위의 인가를 정지하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 주사 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 전원이 ON된 후, 상기 전자원으로부터의 전자를 가속하는 가속 전위의 인가를 지연시키고, 그 지연 시간에 있어서, 상기 주사 회로로부터 상기 디스플레이 패널로 출력하는 신호를 확정하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 변조 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 상기 변조 회로의 전원 전압이 원하는 값으로 될 때까지는 상기 변조 회로로부터 상기 디스플레이 패널로의 출력을 정지하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 변조 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 전원이 ON된 후, 상기 변조 회로로부터 상기 디스플레이 패널로의 신호의 출력을 지연시키고, 그 지연 시간에 있어서, 상기 변조 회로의 전원 전압이 원하는 값으로 되는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 변조 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 상기 변조 회로의 전원 전압이 원하는 값으로 될 때까지는 상기 전자원로부터의 전자를 가속하는 가속 전위의 인가를 정지하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 변조 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 전원이 ON된 후, 상기 전자원로부터의 전자를 가속하는 가속 전위의 인가를 지연시키고, 그 지연 시간에 있어서, 상기 변조 회로의 전원 전압이 원하는 값으로 되는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의하여 화상을 디스플레이하는 디스플레이 패널에 주사회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 상기 주사 회로의 전원 전압이 원하는 값으로 될 때까지는 상기 주사 회로로부터 상기 디스플레이 패널로의 출력을 정지하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의하여 화상을 디스플레이하는 디스플레이 패널에 주사회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 전원이 ON된 후, 상기 주사회로로부터 상기 디스플레이 패널로의 신호의 출력을 지연시키고, 그 지연시간에 있어서 상기 주사 회로의 전원 전압이 원하는 값으로 되는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치의 제어 방법이고, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 주사 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 상기 주사 회로의 전원 전압이 원하는 값으로 될 때까지는 상기 전자원으로부터의 전자를 가속하는 가속 전위의 인가를 정지하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 주사 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 전원이 ON된 후, 상기 전자원으로부터의 전자를 가속하는 가속 전위의 인가를 지연시키고, 그 지연 시간에 있어서, 상기 주사 회로의 전원 전압이 원하는 값으로 되는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 변조 회로로부터 신호를 출력하여 화상 디스플레이하고 있는 상태에서 전원을 OFF 할 때에, 상기 변조 회로로부터 상기 디스플레이 패널로의 신호의 출력을 정지하고, 그 후 변조 회로로의 전력의 공급을 정지하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 주사 회로로부터 신호를 출력하여 화상 디스플레이하고 있는 상태에서 전원을 OFF 할 때에, 상기 주사 회로로부터 상기 디스플레이 패널로의 신호의 출력을 정지하고, 그 후 주사 회로로의 전력의 공급을 정지하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 변조 회로로부터 신호를 출력하여 화상 디스플레이하고 있는 상태에서 긴급 정지할 때에, 상기 변조 회로로부터 상기 디스플레이 패널로의 신호의 출력을 정지하고, 그 후 변조 회로로의 전력의 공급을 정지하는 것을 특징으로 한다.

또한, 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 주사 회로로부터 신호를 출력하여 화상 디스플레이하고 있는 상태에서 긴급 정지할 때에, 상기 주사 회로로부터 상기 디스플레이 패널로의 신호의 출력을 정지하고, 그 후 주사 회로로의 전력의 공급을. 정지하는 것을 특징으로 한다.

또한, 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 변조 회로로부터 신호를 출력하여 화상 디스플레이하고 있는 상태에서 전압 이상이 관측되었을 때에 상기 변조 회로로부터 상기 디스플레이 패널로의 신호의 출력을 정지하고, 그 후 변조 회로에의 전력의 공급을 정지하는 것을 특징으로 한다.

또한, 본 발명은, 화상 디스플레이 장치의 제어 방법에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널에 주사 회로로부터 신호를 출력하여 화상 디스플레이하고 있는 상태에서 전압 이상이 관측되었을 때에 상기 주사 회로로부터 상기 디스플레이 패널로의 신호의 출력을 정지하고, 그 후 주사 회로로의 전력의 공급을 정지하는 것을 특징으로 한다.

여기서, 상기 전압 이상이 관측되었을 때의 제어를 행할 때에, 보조 전원으로부터 전원공급을 행하면 최적이다.

또한, 상술한 각 발명에 있어서, 상기 디스플레이 패널로 출력하는 신호를 정지하고 있는 시간 혹은 가속 전위의 인가를 정지하고 있는 시간 또는 상기 지연 시간은, 미리 결정된 시간이라도 무방하다. 미리 결정된 시간이란, 동기 신호를 소정수 카운트함으로써 얻어지는 것이거나, 소정 시간을 타이머로 계시함으로써 얻어지는 것이다.

또한, 상기 각 발명은, 상기 전자원이 주사 신호가 공급되는 복수의 행방향 배선과, 변조 신호가 공급되는 복수의 열방향 배선과, 행방향 배선 및 열방향 배선과 접속되는 복수의 전자 방출소자를 구비하고 있는 경우에 특히 적합하게 채용할 수 있다.

또한, 상기 각 발명은, 상기 전자원으로부터의 전자를 가속하는 가속 전위가, 상기 전자원에 있어서 전자 방출을 위해 인가되는 전위보다도 500V 이상 높은 전위인 경우에 최적으로 채용할 수 있다. 여기서, 전자원에 있어서 전자 방출을 위해 인가되는 전위란, 구체적으로는 전자 방출부에 대하여 인가되는 전위일 수 있다. 예를 들면, 전극 사이에 전위차가 주어져 전자를 방출하는 전자 방출소자에 있어서는 전자 방출을 위해 인가되는 전위란, 상기 전위차가 주어지는 전극중에서 보다 저전위인 쪽을 말한다.

본 발명은, 화상 디스플레이 장치에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널과, 상기 디스플레이 패널에 주사 신호를 공급하는 주사 회로와, 상기 디스플레이 패널에 변조 신호를 공급하는 변조 회로와, 상기 디스플레이 패널에 주사 회로 및/또는 변조 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 상기 주사 회로 및/또는 변조 회로로부터 상기 디스플레이 패널로 출력하는 신호가 확정될 때까지는 상기 주사 회로 및/또는 변조 회로로부터 상기 디스플레이 패널로의 출력을 정지하는 제어 회로를 구비하는 것을 특징으로 한다.

본 발명은, 화상 디스플레이 장치에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널과, 상기 디스플레이 패널에 주사 신호를 공급하는 주사 회로와, 상기 디스플레이 패널에 변조 신호를 공급하는 변조 회로와, 상기 디스플레이 패널에 주사 회로 및/또는 변조 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 전원이 ON된 후, 상기 주사 회로 및/또는 변조 회로로부터 상기 디스플레이 패널로의 신호의 출력을 지연시키는 제어 회로를 구비하고 있고, 상기 지연 시간에 있어서, 상기 주사 회로 및/또는 변조 회로로부터 상기 디스플레이 패널로 출력하는 신호를 확정하는 것을 특징으로 한다.

본 발명은, 화상 디스플레이 장치에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널과, 상기 전자원으로부터의 전자를 가속하는 가속 전위를 상기 디스플레이 패널에 공급하기 위한 가속 전위 공급 회로와, 상기 디스플레이 패널에 주사 신호를 공급하는 주사 회로와, 상기 디스플레이 패널에 변조 신호를 공급하는 변조 회로와, 상기 디스플레이 패널에 주사 회로 및/또는 변조 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 상기 주사 회로 및/또는 변조 회로로부터 상기 디스플레이 패널로 출력하는 신호가 확정할 때까지는 상기 가속 전위의 공급을 정지하는 제어 회로를 구비하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널과, 상기 전자원으로부터의 전자를 가속하는 가속 전위를 상기 디스플레이 패널에 공급하기 위한 가속 전위 공급 회로와, 상기 디스플레이 패널에 주사 신호를 공급하는 주사 회로와, 상기 디스플레이 패널에 변조 신호를 공급하는 변조 회로와, 상기 디스플레이 패널에 주사 회로 및/또는 변조 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 전원이 ON된 후, 상기 가속 전위의 공급을 지연시키는 제어 회로를 구비하고 있고, 상기 지연 시간에 있어서, 상기 주사 회로 및/또는 변조 회로로부터 상기 디스플레이 패널로 출력하는 신호를 확정하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널과, 상기 디스플레이 패널에 주사 신호를 공급하는 주사 회로와, 상기 디스플레이 패널에 변조 신호를 공급하는 변조 회로와, 상기 디스플레이 패널에 주사 회로 및/또는 변조 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 상기 주사 회로 및/또는 변조 회로의 전원 전압이 원하는 값으로 될 때까지는 상기 주사 회로 및/또는 변조 회로로부터 상기 디스플레이 패널로의 출력을 정지하는 제어 회로를 구비하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널과, 상기 디스플레이 패널에 주사 신호를 공급하는 주사 회로와, 상기 디스플레이 패널에 변조 신호를 공급하는 변조 회로와, 상기 디스플레이 패널에 주사 회로 및/또는 변조 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 전원이 ON된 후, 상기 주사 회로 및/또는 변조 회로로부터 상기 디스플레이 패널로의 신호의 출력을 지연시키는 제어 회로를 구비하고 있고, 상기 지연 시간에 있어서, 상기 주사 회로 및/또는 변조 회로의 전원 전압이 원하는 값으로 되는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널과, 상기 전자원으로부터의 전자를 가속하는 가속 전위를 상기 디스플레이 패널에 공급하기 위한 가속 전위 공급 회로와, 상기 디스플레이 패널에 주사 신호를 공급하는 주사 회로와, 상기 디스플레이 패널에 변조 신호를 공급하는 변조 회로와, 상기 디스플레이 패널에 주사 회로 및/또는 변조 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 상기 주사 회로 및/또는 변조 회로의 전원 전압이 원하는 값으로 될 때까지는 상기 가속 전위의 공급을 정지하는 제어 회로를 구비하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널과, 상기 전자원으로부터의 전자를 가속하는 가속 전위를 상기 디스플레이 패널에 공급하기 위한 가속 전위 공급 회로와, 상기 디스플레이 패널에 주사 신호를 공급하는 주사 회로와, 상기 디스플레이 패널에 변조 신호를 공급하는 변조 회로와, 상기 디스플레이 패널에 주사 회로 및/또는 변조 회로로부터 신호를 출력하여 화상 디스플레이를 시작할 때에, 전원이 ON된 후, 상기 가속 전위의 공급을 지연시키는 제어 회로를 구비하고 있고, 상기 지연 시간에 있어서, 상기 주사 회로 및/또는 변조 회로의 전원 전압이 원하는 값으로 되는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널과, 상기 전자원으로부터의 전자를 가속하는 가속 전위를 상기 디스플레이 패널에 공급하기 위한 가속 전위 공급 회로와, 상기 디스플레이 패널에 주사 신호를 공급하는 주사 회로와, 상기 디스플레이 패널에 변조 신호를 공급하는 변조 회로와, 상기 디스플레이 패널에 주사 회로 및/또는 변조 회로로부터 신호를 출력하여 화상을 표시하고 있는 상태에서 전원을 OFF 할 때에, 상기 주사 회로 및/또는 변조 회로로부터 상기 디스플레이 패널로의 신호의 출력을 정지한 후에 상기 주사 회로 및/또는 변조 회로로의 전력의 공급을 정지하는 제어 회로를 갖는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널과, 상기 전자원으로부터의 전자를 가속하는 가속 전위를 상기 디스플레이 패널에 공급하기 위한 가속 전위 공급 회로와, 상기 디스플레이 패널에 주사 신호를 공급하는 주사 회로와, 상기 디스플레이 패널에 변조 신호를 공급하는 변조 회로와, 상기 디스플레이 패널에 주사 회로 및/또는 변조 회로로부터 신호를 출력하여 화상을 표시하고 있는 상태에서 긴급 정지할 때에, 상기 주사 회로 및/또는 변조 회로로부터 상기 디스플레이 패널로의 신호의 출력을 정지한 후에 상기 주사 회로 및/또는 변조 회로로의 전력의 공급을 정지하는 제어 회로를 구비하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널과, 상기 전자원으로부터의 전자를 가속하는 가속 전위를 상기 디스플레이 패널에 공급하기 위한 가속 전위 공급 회로와, 상기 디스플레이 패널에 주사 신호를 공급하는 주사 회로와, 상기 디스플레이 패널에 변조 신호를 공급하는 변조 회로와, 상기 디스플레이 패널에 주사 회로 및/또는 변조 회로로부터 신호를 출력하여 화상을 표시하고 있는 상태에서 전압 이상이 관측되었을 때에 상기 주사 회로 및/또는 변조 회로로부터 상기 디스플레이 패널로의 신호의 출력을 정지한 후에 상기 주사 회로 및/또는 변조 회로에의 전력의 공급을 정지하는 제어 회로를 구비하는 것을 특징으로 한다.

또한 본 발명은, 화상 디스플레이 장치에 있어서, 전자원으로부터 형광체로의 전자 조사에 의해 화상을 디스플레이하는 디스플레이 패널과, 상기 전자원으로부터의 전자를 가속하는 가속 전위를 상기 디스플레이 패널에 공급하기 위한 가속 전위 공급 회로와, 상기 디스플레이 패널에 주사 신호를 공급하는 주사 회로와, 상기 디스플레이 패널에 변조 신호를 공급, 하는 변조 회로와, 상기 가속 전위 공급 회로 및/또는 상기 주사 회로 및/또는 상기 변조 회로에 전력을 공급하는 제1의 전원과, 이상시에 상기 주사 회로 및/또는 상기 변조 회로에 전력을 공급하는 제2의 전원을 구비하는 것을 특징으로 한다. 여기서, 상기 이상시는 긴급 정지시이며, 상기 제2의 전원은, 컨덴서 또는 전지로 이루어지는 것이다.

이상에서 진술한 각 발명은, 상기 주사 회로 및/또는 상기 변조 회로 및/또는 상기 가속 전위 공급 회로가 상기 제어 회로를 겸하는 구성을 배제하는 것은 아니다.

<실시예>

이하, 도면을 참조하여 본 발명을 실시하기 위한 최량의 형태에 대하여 설명한다.

<제1 실시예>

도 1에 본 실시예의 SED(Surface Electron emitter Display) 패널의 구동 회로의 블럭도를 도시한다. P2000은 디스플레이 패널로서, 본 실시예에 있어서는 240*720개의 표면 전도형 소자 P2001이 수직 240행의 행 배선과 수평 720열의 열 배선에 의해 매트릭스 배선되고, 각 표면 전도형 소자 P2001로부터의 방출 전자 빔이 고전압 전원부 P30으로부터 인가되는 고압 전압에 의해 가속되어 미도시한 형광체에 조사됨으로써 발광을 얻는 것이다. 이 도시되지 않은 형광체는 용도에 따라서 다양한 색 배열을 취하는 것이 가능하나, 일례로서 RGB 세로 스트라이프 형상의 색 배열로 한다.

본 실시예에 있어서는 이하 상기 수평 240(RGB 트리오) * 수직 240 라인의 화소수를 갖는 디스플레이 패널에 NTSC 상당의 텔레비전 화상을 디스플레이하는 응용예를 도시하나, NTSC에 한하지 않고 HDTV와 같은 고정밀 화상이나 컴퓨터의 출력 화상 등, 해상도나 프레임 레이트가 다른 화상 신호에 대하여도 거의 동일한 구성으로 용이하게 대응할 수 있다.

SED(Surface Electron emitter Display) 패널의 구동 회로는 비디오 회로부와 시스템 제어부, 구동 회로부로 구성되어 있다.

도 2에 도시하는 P1은 NTSC의 복합 비디오 입력을 받아 RGB 성분을 출력하는 NTSC-RGB 디코더부이다. 이 디코더부내에서 입력 비디오 신호에 중첩되어 있는 동기 신호(SYNC)를 분리하여 출력한다. 동일하게 입력 비디오 신호에 중첩되어 있는 컬러버스트 신호를 분리하여 컬러버스트 신호에 동기한 CLK 신호(CLK1)를 생성하여 출력한다.

도 3에 도시하는 P2는 P1에서 디코드된 아날로그 RGB 신호를 SED 패널을 휘도 변조하기 위한 디지털 계조 신호로 변환하기 위해서 필요한 타이밍 신호를 발생하기 위한 타이밍 발생부이다. 상술한 타이밍 신호는 P1으로부터의 RGB 아날로그 신호를 아날로그 처리부 P3에서 직류 재생하기 위한 클램프 펄스, P1으로부터의 RGB 아날로그 신호에 아날로그 처리부 P3에서 블랭크 기간을 부가하기 위한 블랭킹 펄스(BLK 펄스), RGB 아날로그 신호의 레벨을 비디오 검출부 P4에서 검출하기 위한 검출 펄스, 아날로그 RGB 신호를 A/D부 P6에서 디지털 신호로 변환하기 위한 샘플 펄스(미도시), RAM 제어기 P12가 RAM P8을 제어하기 위해서 필요한 RAM 제어기 제어 신호, P2내에서 생성되어 CLK1 입력시에는 P2내의 PLL 회로에 의해 CLK1에 동기하는 자주(自走) CLK 신호(CLK2), P2내에서 CLK2를 기초로 생성되는 동기 신호(SYNC2)이다. 자주 CLK2 발생 수단을 구비함으로써, 입력 비디오 신호가 존재하지 않을 때도 기준 신호인 CLK2, SYNC2를 발생할 수 있기 때문에 RAM 수단 P8의 화상 데이터를 판독하는 것에 의한 화상 디스플레이가 가능하다.

도 4에 도시한 P3은 P1으로부터의 출력 원색 신호의 각각에 구비되는 아날로그 처리부로서, 주로 이하의 동작을 한다. 우선, P2로부터 클램프 펄스를 받아 직류 재생을 행한다. 또한, P2로부터 BLK 펄스를 받아 블랭킹 기간을 부가한다. 또한, MPU(P11)을 중심으로 구성되는 시스템 제어부의 제어 출력의 하나인 D/A부(P14)의 게인 조정 신호를 받아 P1으로부터 입력된 원색 신호의 진폭 제어를 행한다. 또한, MPU(P11)를 중심으로 구성되는 시스템 제어부의 제어 출력의 하나인 D/A부(P14)의 오프셋 조정 신호를 받아, P1으로부터 입력된 원색 신호의 흑 레벨 제어를 행한다.

또한, P4는 입력되는 화상 신호 레벨 혹은 아날로그 처리부(P3)에서 제어된 후의 화상 신호 레벨을 검출하기 위한 비디오 검출부로서, P2로부터 검출 펄스를 받아, MPU(P11)를 중심으로 구성되는 시스템 제어부의 제어 입력의 하나인 A/D부(P15)에 의해 검출 결과가 판독된다.

P2로부터의 검출 펄스는 예를 들면 게이트 펄스, 리셋 펄스, 샘플 & 홀드(이하 S/H라 한다) 펄스의 3종으로 이루어지고, 비디오 검출부는 예를 들면 적분 회로와 S/H 회로로 이루어진다.

예를 들면 게이트 펄스에 의해 입력 비디오 신호의 유효기간 중, 전술한 적분 회로에서 비디오 신호를 적분하여 수직 귀선 기간에 발생하는 S/H 펄스에 의해 S/H 회로에서 적분 회로의 출력을 샘플링한다. 동 수직 귀선 기간에 A/D부(P15)에 의해 검출 결과가 판독된 후 리셋 펄스에서 적분 회로와 S/H 회로가 초기화된다.

이러한 동작으로 필드마다의 평균 비디오 레벨을 검출할 수 있다.

FPE(P5)는 A/D부(P6)의 전단에 놓이는 프리필터 수단이다.

A/D부(P6)는 P2로부터의 샘플 CLK을 받아, LPF(P5)를 통과한 아날로그 원색 신호를 필요 계조수(階調數)로 양자화하는 A/D 컨버터 수단이다.

역감마(γ) 테이블(P7)은 입력되는 비디오 신호를 디스플레이 패널이 갖는 발광 특성에 적합한 신호로 변환하기 위해서 구비된 계조 특성 변환 수단이다. 본 실시예와 같이 펄스 폭 변조에 의해 휘도 계조를 표현하는 경우, 휘도 데이터의 크기에 발광량이 거의 비례하는 선형 특성을 나타내는 일이 많다. 한편 비디오 신호는 CRT를 사용한 TV 수상기를 대상으로 하고 있기 때문에 CRT의 비선형인 발광 특성을 보정하기 위해서 감마(γ) 처리를 실시하고 있다. 이 때문에 본 실시예와 같이 선형인 발광 특성을 갖는 패널에 TV 화상을 표시시키는 경우, P7과 같은 계조 특성 변환 수단으로 감마(γ) 처리 효과를 상쇄할 필요가 있다.

MPU(P11)를 중심으로 구성되는 시스템 제어부의 제어 입출력의 하나인 I/O 제어부(P13)의 출력에 의해 이 테이블 데이터를 전환하여 발광 특성을 기호에 맞게 변화시킬 수 있다.

P8은 R/G/B 처리 회로마다 구비된 화상 메모리로서, 패널의 총 표시 화소수분의 어드레스를 갖는다(이 경우 수평 240 * 수직 240 라인 * 3개). 이 메모리에 패널 각 화소가 발광하여야 할 휘도 데이터를 저장하고 놓고, 점순서대로 휘도 데이터를 판독함으로써, 패널에 메모리내에 저장된 화상의 디스플레이를 행한다.

휘도 데이터인 P8로부터의 출력은 RAM 제어기(P12)로부터의 어드레스 제어를 받아 행한다.

P8로의 데이터의 기입은 MPU(P11)을 중심으로 구성되는 시스템 제어부의 관리하에 행해진다. 간단한 테스트 패턴 등이라면, MPU(P11)가 P8 각 어드레스에 저장하는 휘도 데이터를 연산하여 발생하여 기입한다. 자연 정지 화상과 같은 패턴이면, 예를 들면 외부 컴퓨터 등에 저장한 화상 파일을 MPU(P11)를 중심으로 구성되는 시스템 제어부의 입출력부의 하나인 직렬 통신 I/F(P16)를 통해 판독하여 화상 메모리(P8)에 기입한다.

P9는 데이터 선택기로서, 출력하는 화상 데이터를 화상 메모리(P8)로부터의 데이터로 할지, A/D부(P6)(입력 비디오 신호계)로부터의 데이터로 할지를 MPU(P11)를 중심으로 구성되는 시스템 제어부의 제어 입출력의 하나인 I/O제어부(P13)의 출력에 의해 결정한다.

이 2계통의 입력 선택 외에 P9로부터 고정치를 발생하는 모드를 가지고 P13에 의해 이 모드를 선택하여 출력할 수도 있다. 이 모드에 의해, 예를 들면 전백(全白) 패턴 등의 조정 신호를 외부 입력없이 고속으로 표시할 수가 있다.

P10은 각 원색 신호마다 구비되는 수평 1라인 메모리 수단으로서, 라인 메모리 제어부(P21)의 제어 신호에 의해, RGB의 3계통 병렬로 입력되는 휘도 데이터를 패널색 배열에 따른 순서대로 재배열하여 1계통의 직렬 신호로 변환하여 래치 수단(P22)을 통해 X 구동부로 출력한다.

시스템 제어부는 주로 MPU(P11), 직렬 통신 I/F(P16), I/O 제어부(P13), D/A부(P14), A/D부(P15), 데이터 메모리(P17), 사용자 SW 수단(P18)으로 구성된다.

시스템 제어부는 사용자 SW 수단(P18)이나 직렬 통신 I/F(P16)로부터의 사용자 요구를 받아, 대응하는 제어 신호를 I/O 제어부(P13)나 D/A부(P14)로부터 출력함으로써 그 요구를 실현한다.

또한, A/D부(P15)로부터의 시스템 감시 신호를 받아 대응하는 제어 신호를 I/O 제어부(P13)나 D/A부(P14)로부터 출력함으로써 최적의 자동제어를 행한다.

본 실시예에 있어서는 사용자 요구에 따라서, 테스트 패턴 발생이나 계조성의 가변, 밝기, 색 제어 등의 표시 제어를 실현할 수 있다. 또한 상술한 바와 같이 비디오 검출부(P4)로부터의 평균 비디오 레벨을 A/D부(P15)로 모니터함으로써 ABL 등의 자동제어를 행할 수도 있다.

또한 데이터 메모리(P17)를 구비함으로써, 사용자 조정량을 보존할 수가 있다.

구동기 회로는 도 3에 도시한 바와 같이, Y 구동기 제어 타이밍 발생부(P19), X 구동기 제어 타이밍 발생부(P20)를 구비하고 있다. Y 구동기 제어 타이밍 발생부(P19), X 구동기 제어 타이밍 발생부(P20)는 함께 CLK1, CLK2, SYNC2 신호를 받아 Y 구동기 제어, X 구동기 제어 신호를 발생한다. 또한, P21은 라인 메모리(P10)의 타이밍 제어를 행하기 위한 제어부로서, CLK1, CLK2, SYNC2 신호를 받아 휘도 데이터를 라인 메모리에 기입하기 위한 R, G, B_WR.T제어 신호 및 라인 메모리로부터 패널색 배열에 따른 순서로 휘도 데이터를 판독하기 위한 R, G, B_RD 제어 신호를 발생한다.

도 5는 이상 설명한 디스플레이 패널 구동장치의 동작을 도시한 타이밍차트이다. 신호 T104는 RGB 각 색 중의 1색을 예로서 나타낸 색 샘플 데이터 열의 파형으로, 1수평 기간에 240개의 데이터 열로 구성된다. 이 데이터 열을 1 수평 기간에 상기 제어 신호에 의해 라인 메모리(P10)에 기입한다. 다음 수평 기간에 각 색마다의 라인 메모리(P10)를 기입일 경우의 3배의 주파수로 판독하여 유효하게 함으로써 T105와 같은 1수평 기간 당 720개의 휘도 데이터 열을 얻는다.

X,Y 구동기 타이밍 발생부(P1001)는 MPU(P11)로부터 구동기 출력 제어 신호를 Y 구동기 제어 타이밍 발생부(P19)와 X 구동기 제어 타이밍 발생부로부터의 제어 신호를 받아 X 구동기 제어를 위해 필요한 신호를 출력한다. 상기 필요한 신호란, P22로부터의 휘도 데이터를 시프트 레지스터(P1101)에 읽어들이기 위한 PWM 데이터 시프트 제어 신호로서의 시프트 클럭과, P1201로부터의 보정 데이터를 시프트 레지스터(P1107)에 읽어들이기 위한 보정 데이터 시프트 제어 신호로서의 시프트 클럭, 시프트 레지스터(P1101,1107)에 읽어들인 데이터를 PWM 발생부(P1102)와 D/A부(P1103)내에 미도시한 메모리 수단에 패치하기 위하여 및 PWM 발생부(P1102)와 D/A부(P1103)에 PWM 제어 신호, D/A 제어 신호로서, 수평 주기의 트리거 및, PWM의 스타트 트리거로서 작용하는 ∼LD/ST 펄스이다.

또한, X,Y 구동기 타이밍 발생부(P1001)로부터는 P1102의 PWM 발생기의 PWM 출력부의 게이트를 제어하는 PWM 제어 신호와, P1103의 D/A의 D/A 출력부의 게이트를 제어하는 D/A 제어 신호가 출력된다. 여기서, PWM 제어 신호 및 D/A 제어 신호는 ON 되지 않으면, P1102의 PWM 발생기 및 P1103의 D/A에서는 신호가 출력되지 않는다.

또한, 보정 테이블 ROM 제어 신호가 출력된다.

또한, X,Y 구동기 타이밍 발생부(P1001)로부터 프리 구동부의, 행 배선을 선택할 때 FET수단에 신호를 출력하는 부분의 게이트를 제어하는 Yout 제어 신호를 출력한다. Yout 제어 신호가 OFF일 경우에는 행 배선은 전부 비선택 시의 전위가 인가된 채로 있다.

시프트 레지스터(P1101)는 래치 수단(P22)으로부터의 수평 주기마다의 720개의 열 배선수의 휘도 데이터 열을 X,Y 구동기 타이밍 발생부(P1001)로부터의 도 5의 T107과 같은 휘도 데이터에 동기한 시프트 클럭에 의해 읽어들여 T108과 같은∼LD/ST 펄스의 "L" 레벨에 의해 PWM 발생부(P1102)에 720개의 1수평 열분의 데이터를 한번에 전송한다.

시프트 레지스터(P1107)는 데이터 선택기 수단(P1201)으로부터의 수평 주기마다의 720개의 열 배선수의 열배선 구동 전류 데이터 열을 휘도 데이터와 마찬가지로 시프트 클럭에 의해 읽어들여 T108과 같은∼LD/ST 펄스의 "L" 레벨에 의해 D/A부(P1103)에 720개의 1수평 열분의 데이터를 한번에 전송한다.

X,Y 구동기 타이밍 발생부(P1001)로부터 P1102의 PWMGEN에 PWM 제어 신호가 ON 되지 않은 때에는 P1102의 PWM 발생기로부터는 신호가 출력되지 않으며, PWM 제어 신호가 ON 되면, P1102의 PWM 발생기로부터 PWM 출력이, 스위치 수단(P1104)에 출력된다. 또한, X,Y 구동기 타이밍 발생부(P1001)로부터 P1103의 D/A에 D/A 제어 신호가 ON 되지 않은 때에는 P1103의 R/A부에서는 전류 출력이 되지 않고, D/A 제어 신호가 ON 되면, P1103의 D/A에서 전류 출력이, 스위치 수단(P1104)에 출력된다.

보정 테이블 ROM(P1202)은 디스플레이 패널(P2000)의 720 * 240개의 각 표면 전도형 소자에 흘려야 할 전류 진폭치의 데이터를 R, G, B 마다 기억하기 위한 메모리 수단으로, X,Y 구동기 타이밍 발생부(P1001)로부터의 보정 테이블 ROM 제어 신호에 의해 판독 어드레스 제어를 받아, 수평 주기마다 도 5에 도시하여 T105와 같이 주사되는 1행분의 720개의 전류 진폭치의 데이터를 출력한다.

보정 테이블 ROM(P1202)을 사용하여 이 열 배선(즉 표면 전도형 소자)을 구동하는 전류치를 각 소자마다 최적인 값으로 설정함으로써, 휘도의 균일성을 매우 좋게 할 수 있다.

또한, 저비용화 등의 목적으로 보정 테이블 ROM(P1202)을 사용하지 않은 경우를 위해 데이터 선택기 수단(P1201)이 구비되어 있고, MPU(P11)를 중심으로 구성되는 시스템 제어부의 제어 입출력의 하나인 I/O 제어부(P13)로부터 출력되는 보정 설정 데이터를 동 I/O 제어부(P13)로부터의 전환 신호에 의해 시프트 레지스터(P1107)에 출력한다.

여기서는 보정 데이터에 대하여 전류 진폭으로 제어하도록 하고 있으나, 물론, 전압 진폭으로 제어하는 회로이더라도 무방하다.

각 열 배선마다 구비되는 PWM 발생부(P1102)는 도 5의 T108의 ∼LD/ST 펄스의 "L" 레벨에 시프트 레지스터(P1101)로부터의 휘도 데이터를 받아, ∼LD/ST 펄스의 상승 후에 도 5의 T110에 도시하는 파형과 같이 수평 주기마다 데이터의 크기에 비례한 펄스 폭을 갖는 펄스 신호를 발생한다.

각 열 배선마다 구비되는 D/A부(P1103)는 전류 출력의 디지털 아날로그 변환기로서 시프트 레지스터(P1107)로부터의 전류 진폭치의 데이터를 받아, 도 5의 T111에 도시하는 파형과 같이 수평 주기마다 데이터의 크기에 비례한 전류 진폭을 갖는 구동 전류를 발생한다.

P1104는 트랜지스터 등으로 구성되는 스위치 수단으로, D/A부(P1103)로부터의 전류 출력을 PWM 발생부(P1102)로부터의 출력이 유효한 기간 열 배선에 인가하고, PWM 발생부(P1102)로부터의 출력이 무효한 기간은 열 배선을 접지한다. 도 5의 T111에 열 배선 구동 파형의 일례를 나타낸다.

열 배선마다 구비되는 다이오드 수단(P1105)은 공통측이 Vmax 레귤레이터(P1106)에 접속된다. Vmax 레귤레이터(P1106)는 전류흡입이 가능한 정전압원으로 다이오드 수단(P1105)과 함께, 디스플레이 패널(P2000)의 720 * 240개의 각 표면 전도형 소자에 과전압이 인가되는 것을 방지하는 보호 회로를 형성한다.

이 보호 전압(Vmax와 행 배선의 주사 선택시에 인가되는 -Vss에서 규정되는 전위)은 MPU(P11)를 중심으로 구성되는 시스템 제어부의 제어 입출력의 하나인 D/A부(P14)에 의해 주어진다. 따라서 소자 과전압 방지 외에 휘도제어의 목적으로 Vmax 전위(혹은-Vss 전위)를 변화시키는 것도 가능하다.

Y 시프트 레지스터부는 X,Y 구동기 타이밍 발생부(P1001)로부터의 수평 주기의 시프트 클럭 및 행 주사 개시 트리거를 제공하기 위한 수직 주기의 트리거 신호를 받아 행 배선을 주사하기 위한 선택 신호를 각 행 배선마다 구비되는 프리 구동부에 순서대로 출력한다.

X,Y 구동기 타이밍 발생부(P1001)에서 프리 구동부에 OFF 신호가 입력된 상태에서는 FET수단에 신호를 출력하는 부분의 게이트가 OFF 상태가 되어, 전부 비선택 시의 전위가 인가된 채로 있다. X,Y 구동기 타이밍 발생부(P1001)로부터 프리 구동부에 ON 신호가 입력되면, FET수단에 신호를 출력하는 부분의 게이트가 ON 상태로 되어, 행 선택이 개시된다.

각 행 배선을 구동하는 출력부는 예를 들면 트랜지스터 수단, FET수단, 다이오드 수단으로 구성된다. 프리 구동부는 이 출력부를 응답이 좋게 구동하기 위한 것으로, 주사 신호의 인가를 제어하는 회로로서 기능한다. 또한, 프리 구동부에는 FET수단에의 출력을 제어하는 게이트 회로가 설치되어 있다. FET수단은 행 선택시에 도통하는 스위치 수단으로 선택시에 정전압 레귤레이터부에서의 -Vss 전위를 행 배선에 인가한다. 트랜지스터 수단은 행 비선택시에 도통하는 스위치 수단으로 비선택시에 정전압 레귤레이터부에서의 Vuso 전위를 행 배선에 인가한다. 도 5에 도시한 T112는 행 배선 구동 파형의 일례이다.

도 6은 이상에서 설명한 화상 디스플레이 장치의 전원공급 라인 배치도이다. 도 6에 도시한 바와 같이, 비디오·제어 회로용 전원은 라인(L1)에 의해, 제어 회로(P11) 및 비디오 회로에 급전한다. 여기서, 비디오 회로는 상술한 바와 같이, 화상 신호 입력(Video In)에 기초하여 X,Y 구동기 타이밍 발생 회로(P1001)로 제어 신호를 송출함과 동시에 래치 수단(P22)에 화상 데이터를 송출하는 회로이다. 또한, 구동기 회로용 전원은 라인(L2)에 의해, 변조 회로에 급전한다. 여기서, 변조 회로는 상술한 바와 같이, X,Y 구동기 타이밍 발생 회로(P1001)의 출력, 래치 수단(P22)의 출력 및 데이터 선택기(P1201)의 출력을 입력하여 디스플레이 패널(P2000)의 열방향 데이터에 병렬로 출력하는 회로이다.

또한, 고전압 전원은 라인 L3에 의해, 디스플레이 패널(P2000)에 고전압 Va를 공급한다. 또한, 컨덴서나 전지 등의 보조 전원은 라인 L4에 의해, 제어 회로(P11) 및 비디오 회로에 급전한다. 또한, 전원 회로(P24)에는 전원 감시 회로(P25)가 접속되어 있다.

또한, 도 7은 이상에서 설명한 화상 디스플레이 장치의 전원공급을 제어하는 제어 신호계통도이다. 도 7에 도시한 바와 같이 제어 회로(P11)는 비디오 회로, 전원 회로, 주사 회로, 및 변조 회로를 제어한다.

또한, 도 8은 전원 회로(P24) 및 전원 감시 회로(P25)의 회로도이다. 도 8에 도시하는 회로는 전원 회로(P24)에 긴급 정지 기능을 갖게 하기 위한 회로로서, 외부 AC 전원을 각 회로에 필요한 DC 전원으로 변환하는 전원(P24)과, 전원(P24)의 전압을 측정하여 규정 전위 외로 되었을 경우에 전원 리셋 신호를 MPU(P11)에 출력하는 전원 감시 회로(P25)와, 전원이 절단되었을 경우, 하기의 긴급 정지 순서가 완료하는 동안, 각 회로에 전원을 공급하기 위한 보조 전원(P26)을 포함하고 있다.

여기서는 보조 전원(P26)은 컨덴서로 구성되어 있으나, 전지로 구성하더라도 상관없다. 또한, 여기서는 전원 감시 회로(P25)는 저항으로, 전압 분할하여 전형적인 값으로서 5V가 되도록 저항이 구성되어 3.5V 이하 혹은 6V 이상으로 되면 전원 리셋 신호가 MPU(P11)로 출력되도록 설정되어 있다.

-Vss와 Vuso 전위를 발생하는 미도시의 정전압 레귤레이터부는 MPU(P11)를 중심으로 구성되는 시스템 제어부의 제어 입출력의 하나인 D/A부(P14)에 의해 제어된다.

또한 도시하지 않은 고전압 전원부도 마찬가지로 MPU(P11)를 중심으로 구성되는 시스템 제어부의 제어 입출력의 하나인 D/A부(P14)에 의해 제어된다.

여기서, Vuso 전위는 0V라도 무방하며, 그 경우는 Vuso 전위를 발생하는 정전압·레귤레이터부는 GND 회로로 치환할 수 있다.

다음으로, 본 실시예의, 전원 ON 시의 순서를 도 9의 플로우차트를 참조하여 설명한다.

단계 S1에 있어서, 사용자 SW 수단(P18)의 하나인 전원 스위치가 ON 되면, 단계 S2에 있어서, 각 회로의 전원이 ON 되어 각 회로가 기동하기 시작한다.

이어, 단계 S3에 있어서, 전원이 ON된 직후는 X,Y 구동기 타이밍 발생부(P1001)의 PWM의 생성부에 출력되는 PWM 제어 신호는 OFF 인 채로 있고, (P1102)의 PWM 발생기의 출력은 게이트가 OFF 인 채로 있으므로, PWM 신호가 패널에 인가되는 일은 없다. 이에 따라, 전원 ON시에는 시프트 레지스터내의 데이터가 확정되어 있지는 않으나, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)에 구동 신호가 인가되는 일은 없어, 전원 ON 시의 불확정된 신호에 의해 발생하는 소자의 열화·파괴를 막을 수 있다.

한편, 단계 S2에 있어서, 시스템 제어부가 기동하기 시작하면, 단계 S5에 있어서, 시스템 제어부의 MPU(P11)가 화상의 수직 동기 신호를 카운트하기 시작한다. 이것은 전원 ON 직후에는 시프트 레지스터내의 데이터가 확정되어 있지 않아, MPU(P11)가 시프트 레지스터의 데이터가 안정되는 시간까지 수직 동기 신호를 카운트한다.

여기서는 카운트수가 3회에서 시프트 레지스터가 충분히 안정된다. 즉, 카운트수가 3이 되어 시프트 레지스터가 안정된 상태로 되어 있는 시간에 도달하면, 단계 S6에 있어서 P1102의 PWM 발생기의 제어를 온하고, 단계 S7에 있어서, X,Y 구동기 타이밍 발생부(P1001)로부터, P1102의 PWM 발생기에 PWM 제어 신호로서 ON 신호가 출력되어, PWM 발생기의 게이트가 ON 되고, PWM 출력이 스위치 수단(P1104)을 통해, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)에 인가된다.

또한, 단계 S5에 있어서, 카운트수가 3인 시프트 레지스터가 안정된 상태로 되어 있는 시간에 도달하면, 단계 S8에 있어서, MPU(P11)로부터 P14의 D/A부에 고압 전위를 0V에서 설정치(여기서는 5∼10kV)로 제어하는 신호가 고전압 전원부(P30)에 입력되고, 단계 S9에 있어서, 그에 따라 고전압 전원부(P30)의 출력이 설정치(여기서는 5∼10kV)로 된다.

전원 스위치가 ON 되면, 이상의 순서에 의해, 디스플레이 패널(P2000의 표면 전도형 소자(P2001)에 불확정된 신호로 소자를 열화·파괴하지 않고, 각 신호가 인가된다.

본 실시예에 있어서는 시프트 레지스터의 데이터가 안정되는 것을, 미리 측정하여 수직 동기 신호를 카운트하여 그 카운트치가 3에 도달하면, 다음 수단을 실행하도록 하고 있으나, 이 지연 시간은 시프트 레지스터의 데이터가 안정되는 시간에 의존하며, 반드시 이 시간에 제한을 받는 것은 아니다. 또한, 본 실시예에 있어서는 수직 동기 신호를 기준으로 지연 시간을 계산하였으나, 수평 동기 신호를 바탕으로 계산하더라도, 지연용의 타이머를 부착하더라도 좋으며, 지연의 방법에 대해서는 한정되는 것은 아니다. 또한, 본 실시예에 있어서는 구동 회로부의 출력 제어를 X,Y 구동기 타이밍 발생부(P1001)에서 게이트 신호가 출력되고 있으나, 이에 제한되는 일 없이 예를 들면, 시스템 제어부의 MPU(P11)를 사용하여도 좋고, 또한, 그 밖의 제어계를 사용하여도 좋다.

또한, 단계 S7에 있어서의 휘도 데이터의 PWM 출력 대신에 휘도 데이터를 진폭 변조하여 보정 데이터를 PWM 출력하는 회로 구성에 있어서도, 마찬가지의 순서로 전원 ON을 행할 수 있다.

<제2 실시예>

본 실시예는 제1 실시예와 동일한 구성으로, 전원 ON 시의 순서가 다른 것이다. 제2 실시예의 전원 ON 시의 순서를 도 10의 플로우차트를 참조하여 설명한다.

사용자 SW 수단(P18)의 하나인 전원 스위치가 ON 되면(단계 S11), 각 회로의 전원이 ON 되어 각 회로가 기동하기 시작한다(단계 S12). 전원이 ON된 직후는 X,Y 구동기 타이밍 발생부(P1001)로부터 P1103의 D/A부에 출력되는 D/A 제어 신호는 OFF인 채로 있으며(단계 S3), P1103의 D/A부의 출력은 게이트가 OFF인 채이기 때문에 보정 데이터에 따른 설정 전류치가 패널에 인가되는 일은 없다. 이에 따라, 전원 ON시에는 시프트 레지스터내의 데이터가 확정되지 않으나, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)에 구동 신호가 인가되는 일은 없어, 전원 ON 시의 불확정된 신호에 의해 생기는 소자의 열화·파괴를 방지할 수 있다.

또한, 시스템 제어부가 기동하기 시작하면(단계 S12), 시스템 제어부의 MPU(P11)가 화상의 수직 동기 신호를 카운트하기 시작한다. 이것은 전원 ON 직후에는 시프트 레지스터내의 데이터가 확정되어 있지 않아, MPU(P11)가 시프트 레지스터의 데이터가 안정되는 시간까지, 수직 동기 신호를 카운트한다. 여기서는 카운트수가 3회에 시프트 레지스터가 충분히 안정된다.

즉, 카운트수가 3인 시프트 레지스터가 안정된 상태로 되어 있는 시간에 도달하면(단계 S15), X,Y 구동기 타이밍 발생부(P1001)로부터, P1103의 D/A부에 D/A 제어 신호로서 ON 신호가 출력되고(단계 S16), D/A부(P1103)의 게이트가 ON되어, 설정 전류치가 스위치 수단(1104)을 통해, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)에 인가된다.

또한, 카운트수가 3인 시프트 레지스터가 안정된 상태로 되어 있는 시간에 도달하면(단계 S15), MPU(P11)로부터 P14의 D/A부에 고압 전위를 0V에서 설정치(여기서는 5∼10kV)로 제어하는 신호가 고전압 전원부(P30)에 입력되어(단계 S18), 이에 따라 고전압 전원부(P30)의 출력이 설정치(여기서는 5∼10 kV)로 된다(단계 S19).

전원 스위치가 ON 되면, 이상의 순서에 의해, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)로 불확정된 신호로 소자를 열화·파괴하는 일 없이 각 신호가 인가된다.

본 실시예에 있어서는 시프트 레지스터의 데이터가 안정되는 것을, 미리 측정하여 수직 동기 신호를 카운트하여 그 카운트치가 3에 도달하면, 다음 순서를 실행하도록 하고 있으나, 이 지연 시간은 시프트 레지스터의 데이터가 안정되는 시간에 의존하는 것으로, 반드시, 이 시간에 제한을 받는 것은 아니다. 또한, 본 실시예에 있어서는 수직 동기 신호를 기준으로 지연 시간을 계산하였으나, 수평 동기 신호를 기준으로 계산하더라도, 지연용의 타이머를 부착하더라도 좋으며, 지연의 방법에 대해서는 한정되는 것은 아니다. 또한, 본 실시예에 있어서는 구동 회로부의 출력 제어를 X,Y 구동기 타이밍 발생부(P1001)로부터 게이트 신호가 출력되고 있으나, 이에 제한되는 것은 아니며 예를 들면, 시스템 제어부의 MPU(P11)를 사용하여도 좋고, 또한, 그 밖의 제어계를 사용하여도 좋다.

또한, 단계 S17에 있어서의 보정치의 D/A 출력 대신에 휘도 데이터를 진폭 변조하여 보정 데이터를 PWM 출력하는 회로 구성에 있어서도, 마찬가지 순서로 전원 ON을 행할 수 있다.

<제3 실시예>

본 실시예는 제1 실시예와 동일 구성으로, 전원 ON 시의 순서가 다른 것이다. 제3 실시예의 전원 ON 시의 순서를 도 11을 참조하여 설명한다.

사용자 SW 수단(P18)의 하나인 전원 스위치가 ON 되면(단계 S21), 각 회로의 전원이 ON 되어 각 회로가 기동하기 시작한다(단계 S22). 전원이 ON된 직후는 X,Y 구동기 타이밍 발생부(P1001)로부터 P1102의 PWM의 생성부에 출력되는 PWM제어신호와 X,Y 구동기 타이밍 발생부(P1001)로부터 P1103의 D/A부에 출력되는 D/A 제어 신호는 각각 OFF인 채로 있고(단계 S23), P1102의 PWM 발생기의 출력은 게이트가 OFF인 채이기 때문에, PWM 신호가 패널에 인가되는 일은 없고, P1103의 D/A부의 출력은 게이트가 OFF인 채이기 때문에, 보정 데이터에 따른 설정 전류치가 패널에 인가되는 일은 없다. 이에 따라, 전원 ON시에는 시프트 레지스터내의 데이터가 확정되어 있지 않으나, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)에 구동 신호가 인가되는 일은 없어, 전원 ON 시의 불확정된 신호에 의해 생기는 소자의 열화 파괴를 막을 수 있다.

또한, 시스템 제어부가 기동하기 시작하면(단계 S22), 시스템 제어부의 MPU(P11)가 화상의 수직 동기 신호를 카운트하기 시작한다. 이것은 전원 ON 직후에는 시프트 레지스터내의 데이터가 확정되어 있지 않아, MPU(P11)가 시프트 레지스터의 데이터가 안정되는 시간까지, 수직 동기 신호를 카운트한다. 여기서는 카운트수가 3회에 시프트 레지스터가 충분히 안정된다.

즉, 카운트수가 3인 시프트 레지스터가 안정된 상태로 되어 있는 시간에 도달하면(단계 S25), X,Y 구동기 타이밍 발생부(P1001)에서 P1102의 PWM 발생기에 PWM 제어 신호로서 ON 신호가 출력됨과 동시에 X,Y 구동기 타이밍 발생부(P1101)로부터, P1103의 D/A부에 D/A 제어 신호로서 ON 신호가 출력되고(단계 S26), PWM 발생기의 게이트가 ON 됨 과 동시에 D/A부(P1103)의 게이트가 ON 되어, PWM 출력과 설정 전류치가 스위치 수단(1104)을 통해, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)에 인가된다.

또한, 카운트수가 3인 시프트 레지스터가 안정된 상태로 되어 있는 시간에 도달하면(단계 S25), MPU(P11)로부터 P14의 D/A부에 고압 전위를 0V에서 설정치(여기서는 5∼10kV)로 제어하는 신호가 고전압 전원부(P30)에 입력되고(단계 S28), 이에 따라 고전압 전원부(P30)의 출력이 설정치(여기서는 5∼10kV)로 된다(단계 S29).

전원 스위치가 ON 되면, 이상의 순서에 의해, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)에 불확정된 신호로 소자를 열화·파괴하지 않고, 각 신호가 인가된다.

본 실시예에 있어서는 시프트 레지스터의 데이터가 안정되는 것을, 미리 측정하여 수직 동기 신호를 카운트하여 그 카운트치가 3에 달하면, 다음 수순을 실행하도록 하고 있으나, 이 지연 시간은 시프트 레지스터의 데이터가 안정되는 시간에 의존하며 반드시, 이 시간에 제한을 받는 것은 아니다.

또한, 본 실시예에 있어서는 수직 동기 신호를 기준으로 지연 시간을 계산하였으나, 수평 동기 신호를 기준으로 계산하더라도 좋고, 지연용의 타이머를 부착하더라도 좋으며, 지연의 방법에 대해서는 한정되는 것은 아니다. 또한, 본 실시예에 있어서는 구동 회로부의 출력 제어를 X,Y 구동기 타이밍 발생부(P1001)로부터, 게이트 신호가 출력되고 있으나, 이것에 제한되는 일 없이 예를 들면, 시스템 제어부의 MPU(P11)를 사용하여도 좋고, 또한, 그 밖의 제어계를 사용하여도 좋다.

또한, 단계 S27에 있어서의 보정치의 D/A 출력 대신에 휘도 데이터를 진폭 변조하여 보정 데이터를 PWM 출력하는 회로 구성에 있어서도, 마찬가지의 순서로 전원 ON을 행할 수 있다.

<제4 실시예>

본 실시예는 제1 실시예와 동일 구성으로, 전원 ON 시의 순서가 다른 것이다. 제4 실시예의 전원 ON 시의 순서를 도 12를 참조하여 설명한다.

사용자 SW 수단(P18)의 하나인 전원 스위치가 ON 되면(단계 S31), 각 회로의 전원이 ON 되어 각 회로가 기동하기 시작한다(단계 S32). 전원이 ON된 직후는 X,Y 구동기 타이밍 발생부(P1001)로부터 프리 구동기에 출력되는 Yout 제어 신호는 OFF인 채로 있고(단계 S33), 프리 구동기의 FET수단에의 출력은 게이트가 OFF인 채이기 때문에, 행 배선측은 비선택 상태인 채로 되어 선택 전압이 패널에 인가되는 일은 없다. 이에 따라, 전원 ON시에는 시프트 레지스터내의 데이터가 확정되어 있지 않으나, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)에 주사 시의 선택 전위가 인가되는 일은 없어, 전원 ON 시의 불확정된 신호에 의해 생기는 소자의 열화 파괴를 막을 수 있다.

또한, 시스템 제어부가 기동하기 시작하면(단계 S32), 시스템 제어부의 MPU(P11)가 화상의 수직 동기 신호를 카운트하기 시작한다. 이것은 전원 ON 직후에는 시프트 레지스터내의 데이터가 확정되지 않아, MPU(P11)가 시프트 레지스터의 데이터가 안정되는 시간까지, 수직 동기 신호를 카운트한다. 여기서는 카운트수가 3회에 시프트 레지스터가 충분히 안정된다.

즉, 카운트수가 3인 시프트 레지스터가 안정된 상태로 되어 있는 시간에 도달하면(단계 S35), X,Y 구동기 타이밍 발생부(P1001)로부터, 프리 구동기에 Yout 제어 신호로서 ON 신호가 출력되고(단계 S36), FET수단에 신호를 출력하는 부분의 게이트가 ON 상태로 되어, 행 선택이 개시된다. 또한, 카운트수가 3인 시프트 레지스터가 안정된 상태로 되어 있는 시간에 도달하면(단계 S35), MPU(P11)로부터 P14의 D/A부에 고압 전위를 0V에서 설정치(여기서는 5∼10 kV)로 제어하는 신호가 고전압 전원부(P30)에 입력되고(단계 S38), 이에 따라 고전압 전원부(P30)의 출력이 설정치(여기서는 5∼10 kV)로 된다(단계 S39).

전원 스위치가 ON 되면, 이상의 순서에 따라, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)에 불확정된 신호로 소자를 열화·파괴하지 않고, 각 신호가 인가된다.

본 실시예에 있어서는 시프트 레지스터의 데이터가 안정되는 것을, 미리 측정하여 수직 동기 신호를 카운트하여 그 카운트치가 3에 달하면, 다음 수순을 실행하도록 하고 있으나, 이 지연 시간은 시프트 레지스터의 데이터가 안정되는 시간에 의존하며 반드시, 이 시간에 제한을 받는 것이 아니다. 또한, 본 실시예에 있어서는 수직 동기 신호를 기준으로 지연 시간을 계산하였으나, 수평 동기 신호를 바탕으로 계산하더라도 좋고, 지연용의 타이머를 부착하더라도 좋으며, 지연의 방법에 대해서는 한정되는 것은 아니다. 또한, 본 실시예에 있어서는 구동 회로부의 출력 제어를 X,Y 구동기 타이밍 발생부(P1001)로부터, 게이트 신호가 출력되고 있으나, 이것에 제한되는 일 없이 예를 들면, 시스템 제어부의 MPU(P11)를 사용하여도 좋고, 또한, 그 밖의 제어계를 사용하여도 좋다.

또한, 단계 S37에 있어서의 Y 출력 대신에 휘도 데이터를 진폭 변조하여 보정 데이터를 PWM 출력하는 회로 구성에 있어서도, 마찬가지 순서로 전원 ON을 행할 수 있다.

전원 ON시에 제1 실시예 ∼ 제3 실시예에서 변조 신호측을, 제4 실시예에서 주사 신호측을 시프트 레지스터의 데이터가 안정되는 출력을 정지하는 설명을 행하였으나, 변조 신호측과 주사 신호측의 양쪽 모두 정지하더라도 좋다.

<제5 실시예>

본 실시예는 제1 실시예와 동일 구성으로, 전원 ON 시의 순서가 다른 것이다. 본 실시예는 전원 ON시에 주사 회로와 변조 회로의 전원 전압이 원하는 값으로 될 때까지, 주사 회로의 출력 혹은 변조 회로의 출력 중 어느 한 쪽을 멈추는 순서를 나타낸 것이다. 제5 실시예의 전원 ON 시의 순서를 도 13을 참조하여 설명한다.

사용자 SW 수단(P18)의 하나인 전원 스위치가 ON 되면(단계 S41), 각 회로의 전원이 ON 되어 각 회로가 기동하기 시작한다(단계 S42). 전원이 ON된 직후는 X,Y 구동기 타이밍 발생부(P1001)로부터 P1102의 PWM 생성부에 출력되는 PWM 제어 신호는 OFF인 채로 있고(단계 S43), P1102의 PWM 발생기의 출력은 게이트가 OFF인 채이기 때문에, PWM 신호가 패널에 인가되는 일은 없다.

이에 따라, 전원 ON시에는 행 배선(P2002)측의 주사 회로의 전원 전압(Vuso 레귤레이터와 -Vss 레귤레이터의 출력 전압)과 열 배선(P2003)측의 변조 회로의 전원 전압(Vmax 레귤레이터(P1106)의 출력 전압)이 원하는 값에 도달하여 있지 않으나, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)에 구동 신호가 인가되는 일은 없어, 전원 ON 시의 불확정된 전원 전압에 의해 생기는 소자의 열화 파괴를 방지할 수 있다.

또한, 시스템 제어부가 기동하기 시작하면(단계 S42), 시스템 제어부의 MPU(P11)가 화상의 수직 동기 신호를 카운트하기 시작한다. 이것은 전원 ON 직후에는 행 배선(P2002)측의 주사 회로의 전원 전압(Vuso 레귤레이터와 -Vss 레귤레이터의 출력 전압)과 열 배선(P2003)측의 변조 회로의 전원 전압(Vmax 레귤레이터(P1106)의 출력 전압)이 원하는 값에 도달하지 않아, MPU(P11)가 주사 회로와 변조 회로의 전원 전압이 원하는 값에 달하는 시간까지 수직 동기 신호를 카운트한다. 여기서는 카운트수가 3회에 주사 회로와 변조 회로의 전원 전압이 원하는 값에 도달한다.

즉, 카운트수가 3인, 행 배선(P2002)측의 주사 회로의 전원 전압(Vuso 레귤레이터와 -Vss 레귤레이터 출력 전압)과 열 배선(P2003)측의 변조 회로의 전원 전압(Vmax 레귤레이터(P1106)의 출력 전압)이 원하는 값에 달하는 시간이 되면(단계 S45), X,Y 구동기 타이밍 발생부(P1001)로부터, P1102의 PWM 발생기에 PWM 제어 신호로서 ON 신호가 출력되고(단계 S46), PWM 발생기의 게이트가 ON되어, PWM 출력이 스위치 수단(1104)을 통해, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)에 인가된다.

또한, 카운트수가 3인 행 배선(P2002)측의 주사 회로의 전원 전압(Vuso 레귤레이터와 -Vss 레귤레이터의 출력 전압)과 열 배선(P2003)측의 변조 회로의 전원 전압(Vmax 레귤레이터(P1106)의 출력 전압)이 원하는 값에 달하는 시간이 되면(단계 S45), MPU(P11)로부터 P14의 D/A부에 고압 전위를 0V에서 설정치(여기서는 5∼10kV)로 제어하는 신호가 고전압 전원부(P30)에 입력되고(단계 S48), 이에 따라 고전압 전원부(P30)의 출력이 설정치(여기서는 5∼10 kV)로 된다(단계 S49).

전원 스위치가 ON 되면, 이상의 순서에 따라, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)에 불확정된 전원 전압으로 소자를 열화·파괴하지 않고, 각 신호가 인가된다.

본 실시예에서는 행 배선(P2002)측의 주사 회로의 전원 전압(Vuso 레귤레이터와 -Vss 레귤레이터의 출력 전압)과 열 배선(P2003)측의 변조 회로의 전원 전압(Vmax 레귤레이터(P1106)의 출력 전압)이 원하는 값에 도달할 때까지 PWM 출력부(P1102)의 게이트를 OFF 함으로써 제어하였으나, 전류 진폭을 제어하는 D/A부(P1103)의 게이트를 OFF 함으로써 제어해도 좋고, 행 배선(P2002)측의 프리 구동기의 게이트를 OFF 함으로써 제어해도 좋다.

본 실시예에 있어서는 행 배선(P2002)측의 주사 회로의 전원 전압(Vuso 레귤레이터와 -Vss 레귤레이터의 출력 전압)과 열 배선(P2003)측의 변조 회로의 전원 전압(Vmax 레귤레이터(P1106)의 출력 전압)이 원하는 값에 달하는 시간을, 미리 측정하여 수직 동기 신호를 카운트하여 그 카운트치가 3에 달하면, 다음 수순을 실행하도록 하고 있으나, 이 지연 시간은 행 배선(P2002)측의 주사 회로의 전원 전압(Vuso 레귤레이터와 -Vss 레귤레이터의 출력 전압)과 열 배선(P2003)측의 변조 회로의 전원 전압(Vmax 레귤레이터(P1106)의 출력 전압)이 원하는 값에 달하는 시간에 의존하며 반드시, 이 시간에 제한을 받는 것이 아니다. 또한, 본 실시예에 있어서는 수직 동기 신호를 기준으로 지연 시간을 계산하였으나, 수평 동기 신호를 기준으로 계산하더라도 좋고, 지연용의 타이머를 부착하더라도 좋으며, 지연의 방법에 대해서는 한정되는 것이 아니다. 또한, 본 실시예에 있어서는 구동 회로부의 출력 제어를 X,Y 구동기 타이밍 발생부(P1001)로부터, 게이트 신호가 출력되고 있으나, 이것에 제한되는 일 없이 예를 들면, 시스템 제어부의 MPU(P11)를 사용하여도 좋고, 또한, 그 밖의 제어계를 사용하여도 좋다.

또한, 단계 S47에 있어서의 휘도 데이터의 PWM 출력 대신에 휘도 데이터를 진폭 변조하여 보정 데이터를 PWM 출력하는 회로 구성에 있어서도, 마찬가지의 순서로 전원 ON을 행할 수 있다.

<제6 실시예>

본 실시예는 제1 실시예와 동일 구성으로, 전원 OFF 시의 순서를 나타낸 것이다. 제6 실시예의 전원 OFF 시의 순서를 도 14를 사용하여 설명한다.

사용자 SW 수단(P18)의 하나인 전원 스위치가 OFF 되면(단계 S51), I/O 제어부(P13)를 통해, MPU(P11)에 전원 정지 신호가 입력된다(단계 S52).

MPU(P11)에 전원 정지 신호가 입력되면, MPU(P11)로부터 X,Y 구동기 타이밍 발생부(P1001)에 구동기 출력 제어 신호의 정지 신호가 출력되어, 바로, X,Y 구동기 타이밍 발생부(P1001)에서 PWM 발생기(P1102)의 게이트를 OFF 하는 신호가 출력된다(단계 S53).

그 게이트 OFF 신호에 의해 바로 PWM 출력이 정지한다(단계 S54). 이 상태가 되면, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)에 구동 신호가 인가되는 일은 없어, 전원 정지시에 행 배선(P2002)측의 주사 회로의 전원 전압(Vuso 레귤레이터와 -Vss 레귤레이터의 출력 전압)과 열 배선(P2003)측의 변조 회로의 전원 전압(Vmax 레귤레이터(P1106)의 출력 전압)이 어떠한 불안정한 전압을 출력하더라도, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)를 열화·파괴시키는 일은 없다.

X,Y 구동기 타이밍 발생부(P1001)로부터, PWM 발생기(P1102)의 게이트를 OFF 하는 신호가 출력된(단계 S53) 후에 구동 회로부와 비디오 회로부의 전원공급을 정지하고(단계 S55), 계속해서, 시스템 제어부의 전원공급을 정지한다(단계 S5 6).

전원 스위치가 OFF 되면, 이상의 순서에 의해, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)에 불확정된 전원 전압으로 소자를 열화·파괴하지 않고, 전원공급이 정지된다.

본 실시예에서는 전원이 OFF 되면, 바로 PWM 출력부(P1102)의 게이트를 OFF 함으로써 제어하였으나, 전류 진폭을 제어하는 D/A부(P1103)의 게이트를 OFF 함으로써 제어하더라도 좋고, 또한, 행 배선(P2002)측의 프리 구동기의 게이트를 OFF 함으로써 제어하더라도 좋다.

본 실시예에 있어서는 구동 회로부의 출력 제어를 X,Y 구동기 타이밍 발생부(P1001)로부터, 게이트 신호가 출력되고 있으나, 이것에 제한되는 일 없이 예를 들면, 시스템 제어부의 MPU(P11)를 사용하여도 좋고, 또한, 그 밖의 제어계를 사용하여도 좋다.

또한, 휘도 데이터를 진폭 변조하여 보정 데이터를 PWM 출력하는 회로 구성에 있어서도, 마찬가지의 순서로 전원 OFF를 행할 수 있다.

<제7 실시예>

본 실시예는 제1 실시예와 동일 구성으로, 콘센트가 뽑히거나, 정전시간 등의 전원 긴급 정지시의 순서를 나타낸 것이다. 제1 실시예의 구성에 있어서, 콘센트가 뽑히거나, 정전시에 전원을 긴급 정지하기 위해서는 도 8에 도시한 바와 같은 긴급 정지 회로가 필요하다. 제7 실시예의 전원 정지시의 순서를 도 15를 사용하여 설명한다.

콘센트가 뽑히거나, 정전되거나(단계 S61)하면, 전원 감시 회로(P25)로 전압 이상이 관측되어(단계 S62), 전원 감시 회로(P25)로부터 MPU(P11)에 전원 리셋 신호가 출력된다(단계 S63).

전원 감시 회로(P25)로부터 MPU(P11)에 전원 리셋 신호가 입력되면, MPU(P11)로부터 X,Y 구동기 타이밍 발생부(P1001)에 구동기 출력 제어 신호의 정지 신호가 출력되어, 바로, X,Y 구동기 타이밍 발생부(P1001)로부터, PWM 발생기(P1102)의 게이트를 OFF 하는 신호가 출력된다(단계 S64).

그 게이트 OFF 신호에 의해 바로 PWM 출력이 정지한다(단계. S65). 이 상태가 되면, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)에 구동 신호가 인가되는 일은 없어, 전원 정지시에 행 배선(P2002)측의 주사 회로의 전원 전압(Vuso 레귤레이터와 -Vss 레귤레이터의 출력 전압)과 열 배선(P2003)측의 변조 회로의 전원 전압(Vmax 레귤레이터(P1106)의 출력 전압)이 어떠한 불안정한 전압을 출력하더라도, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001을 열화·파괴시키는 일은 없다.

X,Y 구동기 타이밍 발생부(P1001)로부터 PWM 발생기(P1102)의 게이트를 OFF 하는 신호가 출력된(단계 S64) 후에 모든 회로의 전원공급을 정지한다(단계 S67).

상기한 순서 중, 적어도 단계 S65가 완료하는 동안 보조 전원(P26)은 전원공급을 행하고 있다.

전원이 긴급 정지되면, 이상의 순서에 의해, 디스플레이 패널(P2000)의 표면 전도형 소자(P2001)에 불확정된 전원 전압으로 소자를 열화·파괴하지 않고, 전원공급이 정지된다.

본 실시예에서는 전원이 OFF 되면, 바로 PWM 출력부(P1102)의 게이트를 OFF 함으로써 제어하였으나, 전류 진폭을 제어하는 D/A부(P1103)의 게이트를 OFF 함으로써 제어해도 좋고 또한, 행 배선(P2002)측의 프리 구동기의 게이트를 OFF 함으로써 제어해도 좋다.

본 실시예에 있어서는 구동 회로부의 출력 제어를 X,Y 구동기 타이밍 발생부(P1001)로부터, 게이트 신호가 출력되고 있으나, 이것에 제한되는 일없이 예를 들면, 시스템 제어부의 MPU(P11)를 사용하여도 좋고, 또한, 그 밖의 제어계를 사용하여도 좋다.

이상, 본 발명의 화상 디스플레이 장치의 제어 방법에 관해서 설명하였다. 다음으로 화상 디스플레이 장치에 관해서 설명한다.

(디스플레이 패널의 구성과 제조법)

먼저, 본 발명을 적용한 화상 디스플레이 장치의 디스플레이 패널의 구성과 제조법에 관해서 설명한다.

도 16은 실시예에 사용한 디스플레이 패널의 사시도로서 내부구조를 나타내기 위해서 패널의 일부를 절개하여 도시하고 있다. 도 16에 있어서, 1005는 리어 플레이트, 1006은 측벽, 1007은 페이스 플레이트로서, 1005∼1007에 의해 디스플레이 패널의 내부를 진공으로 유지하기 위한 기밀 용기를 형성하고 있다. 기밀 용기를 조립하는데 있어서는 각 부재의 접합부에 충분한 강도와 기밀성을 유지시키기 위해서 밀봉 부착할 필요가 있는데, 예를 들면 분말 유리를 접합부에 도포하여 대기 중 혹은 질소 분위기 속에서, 섭씨 400∼500도로 10분 이상 소성함으로써 밀봉부착을 달성하였다. 기밀 용기 내부를 진공으로 배기하는 방법에 대해서는 후술한다.

리어 플레이트(1005)에는 기판(1001)이 고정되어 있는데, 상기 기판 상에는 냉음극 소자(1002)가 n×m 개 형성되어 있다(n, m은 2 이상의 양의 정수로서, 목적으로 하는 표시 화소수에 따라서 적절히 설정된다. 예를 들어 고 품위 텔레비전의 표시를 목적으로 한 표시 장치에 있어서는 n=3000, m=1000 이상의 수를 설정하는 것이 바람직하다. 본 실시예에 있어서는 n=3072, m=1024로 하였다). 상기 n×m 개의 냉음극 소자는 m개의 행방향 배선(1003)과 n개의 열방향 배선(1004)에 의해 단순 매트릭스 배선되어 있다. 상기 1001∼1004에 의해 구성되는 부분을 멀티 전자 빔원이라고 부른다. 또, 멀티 전자 빔원의 제조 방법이나 구조에 대해서는 후에 자세히 진술한다.

도 16에 있어서는 기밀 용기의 리어 플레이트(1005)에 멀티 전자 빔원의 기판(1001)을 고정하는 구성으로 하였으나, 멀티 전자 빔원의 기판(1001)이 충분한 강도를 갖는 것일 경우에는 기밀 용기의 리어 플레이트로서 멀티 전자 빔원의 기판(1001) 자체를 사용하여도 좋다.

또한, 페이스 플레이트(1007)의 하면에는 형광막(1008)이 형성되어 있다. 형광막(1008)에 의해 컬러 화상을 표시하기 위해서, 형광막(1008) 부분에는 CRT 분야에서 사용되는 적, 녹, 청의 3원색의 형광체가 분할 도포되어 있다. 각 색의 형광체는 예를 들면 도 17(a)에 도시한 바와 같이 스트라이프형으로 분할 도포되고, 형광체의 스트라이프의 사이에는 흑색의 도전체(1010)가 설치되어 있다. 흑색의 도전체(1010)를 설치하는 목적은 전자 빔의 조사 위치에 다소의 편차가 발생하더라도 표시색에 편차가 생기지 않도록 하는 것이나, 외광의 반사를 방지하여 표시 콘트라스트의 저하를 막는 일, 전자 빔에 의한 형광막의 차지 업을 방지하는 일등이다. 흑색의 도전체(1010)에는 흑연을 주성분으로 사용하였으나, 상기한 목적에 적합한 것이면 이것 이외의 재료를 사용하여도 좋다.

또한, 3원색의 형광체의 도포분별 방법은 상기 도면 17(a)에 도시한 스트라이프형의 배열에 한정되는 것이 아니며, 예를 들면 도 17(b)에 도시한 바와 같은 델타형 배열이나, 그 이외의 배열이더라도 좋다.

또한, 모노크롬의 디스플레이 패널을 작성하는 경우에는 단색의 형광체 재료를 형광막(1008)에 사용하면 좋고, 또한 흑색 도전 재료는 반드시 사용하지 않더라도 좋다.

또한, 형광막(1008)의 리어 플레이트측의 면에는 CRT의 분야에서는 공지의 메탈백(1009)이 설치되어 있다. 메탈백(1009)을 설치한 목적은 형광막(1008)이 발하는 광의 일부를 경면 반사하여 광 사용율을 향상시키는 것, 마이너스 이온의 충돌로부터 형광막(1008)을 보호하는 것, 전자 빔가속 전압을 인가하기 위한 전극으로서 작용시키는 것, 형광막(1008)을 여기한 전자의 도전로로서 작용시키는 것 등이다. 메탈백(1009)은 형광막(1008)을 페이스 플레이트 기판(1007) 상에 형성한 후, 형광막 표면을 평활화 처리하고 그 위에 A1을 진공 증착하는 방법에 의해 형성하였다. 또, 형광막(1008)에 저전압용의 형광체 재료를 사용한 경우에는 메탈백(1009)은 사용하지 않는다.

또한, 가속 전압 인가용이나 형광막의 도전성 향상을 목적으로 하여, 페이스 플레이트 기판(1007)과 형광막(1008) 사이에 예를 들면 ITO를 재료로 하는 투명 전극을 설치하더라도 좋다.

또한, Dx1∼Dxm 및 Dy1∼Dyn 및 Hv는 해당 디스플레이 패널과 미도시의 전기 회로를 전기적으로 접속하기 위해서 설치한 기밀 구조의 전기 접속용 단자이다. Dx1∼Dxm은 멀티 전자 빔원의 행방향 배선(1003)과 Dy1∼Dyn은 멀티 전자 빔원의 열방향 배선(1004)과 Hv는 페이스 플레이트의 메탈백(1009)과 전기적으로 접속하고 있다.

또한, 기밀 용기 내부를 진공으로 배기하기 위해서는 기밀 용기를 조립한 뒤, 미도시한 배기관과 진공 펌프를 접속하여 기밀 용기내를 10^-7torr 정도의 진공도까지 배기한다. 그 후, 배기관을 봉지하는데 기밀 용기내의 진공도를 유지하기 위해서, 봉지 직전 혹은 봉지 후에 기밀 용기내의 소정의 위치에 게터막(미도시)을 형성한다. 게터막이란, 예를 들면 Ba를 주성분으로 하는 게터재료를 히터 혹은 고주파 가열에 의해 가열하고 증착하여 형성한 막으로, 상기 게터막의 흡착 작용에 의해 기밀 용기내는 1×10^-5내지는 1x10^-7 torr의 진공도로 유지된다.

(멀티 전자 빔원의 제조 방법)

다음으로 상기 실시예의 디스플레이 패널에 사용한 멀티 전자 빔원의 제조 방법에 관해서 설명한다. 본 발명의 화상 디스플레이 장치에 사용하는 멀티 전자 빔원은 냉음극 소자를 단순 매트릭스 배선한 전자원이라면, 냉음극 소자의 재료나 형상 혹은 제법에 제한은 없다. 따라서, 예를 들면 표면 전도형 방출소자나 FE형, 혹은 MIM형 등의 냉음극 소자를 사용할 수 있다.

다만, 디스플레이 화면이 크고 그와 같이 염가인 표시 장치가 요구되는 상황하에서는 이들 냉음극 소자 중에서도, 표면 전도형 방출소자가 특히 바람직하다. 즉, FE형에서는 에미터콘과 게이트 전극의 상대 위치나 형상이 전자 방출 특성을 크게 좌우하기 때문에, 매우 고 정밀도의 제조 기술을 필요로 하나, 이것은 대면적화나 제조 비용의 저감을 달성하기 위해서는 불리한 요인이 된다. 또한, MIM형에서는 절연층과 상부 전극의 막 두께를 얇고 더욱이 균일하게 할 필요가 있으나, 이것도 대면적화나 제조 비용의 저감을 달성하기 위해서는 불리한 요인이 된다.

그 점에서, 표면 전도형 방출소자는 비교적 제조 방법이 단순하기 때문에 대면적화나 제조 비용의 저감이 용이하다. 또한, 발명자들은 표면 전도형 방출소자 중에서도, 전자 방출부 혹은 그 주변부를 미립자막으로 형성한 것이 특히 전자 방출 특성이 뛰어나고, 또한 제조를 용이하게 행할 수 있다는 것을 발견하였다. 따라서, 고휘도로 대화면의 화상 디스플레이 장치의 멀티 전자 빔원에 사용하기 위해서는 가장 적합하다고 말할 수 있다.

따라서, 본 발명에 적합한 표면 전도형 방출소자에 관해서 기본적인 구성과 제조 및 특성을 설명하고 그 후에 다수의 소자를 단순 매트릭스 배선한 멀티 전자 빔원의 구조에 관해서 설명한다. 또한, 이하에서는 표면 전도형 방출소자를 사용한 상술한 화상 디스플레이 장치를 SED(Surface conduction electron Emitter Display)라고 부르기로 한다.

(표면 전도형 방출소자의 적합한 소자 구성과 제법)

전자 방출부 혹은 그 주변부를 미립자막으로부터 형성하는 표면 전도형 방출소자의 대표적인 구성에는 평면형과 수직형의 2종류를 들 수 있다.

<평면형 표면 전도형 방출소자>

먼저 평면형 표면 전도형 방출소자의 소자 구성과 제법에 관해서 설명한다.

도 18에 도시한 것은 평면형 표면 전도형 방출소자의 구성을 설명하기 위한 평면도(a) 및 단면도(b)이다. 도 18에 있어서, 1101은 기판, 1102와 1103은 소자 전극, 1104는 도전성 박막, 1105는 통전 포밍 처리에 의해 형성한 전자 방출부, 1113은 통전 활성화 처리에 의해 형성한 박막이다.

기판(1101)으로서는 예를 들면, 석영 유리나 청판 유리를 비롯한 각종 유리 기판이나, 알루미나를 비롯한 각종 세라믹스 기판, 혹은 상술한 각종 기판 상에 예를 들면 SiO₂ 을 재료로 하는 절연층을 적층한 기판, 등을 사용할 수 있다.

또한, 기판(1101)상에 기판면과 평행하게 대향하여 설치된 소자 전극(1102, 1103)은 도전성을 갖는 재료에 의해서 형성되어 있다. 예를 들면, Ni, Cr, Au, Mo, W, Pt, Ti, Cu, Pd, Ag 등을 비롯한 금속, 혹은 이들 금속의 합금, 혹은 In₂O₃_ SnO₂를 비롯한 금속 산화물, 폴리실리콘 등의 반도체 중에서 적절하게 재료를 선택하여 사용하면 좋다. 전극을 형성하기 위해서는 예를 들면 진공 증착 등의 제막 기술과 포토리소그래피, 에칭 등의 패터닝 기술을 조합하여 사용하면 용이하게 형성할 수 있으나, 그 이외의 방법(예를 들면 인쇄 기술)을 사용하여 형성하더라도 지장은 없다.

소자 전극(1102, 1103)의 형상은 해당 전자 방출소자의 응용목적에 맞추어 적절하게 설계된다. 일반적으로는 전극 간격 L은 통상은 수백Å에서 수백 마이크로미터의 범위에서 적당한 수치를 선택하여 설계되는데, 그 중에서도 표시 장치에 응용하기 위해서 바람직한 것은 수 내지 수십 마이크로미터의 범위이다. 또한, 소자 전극의 두께 d에 대해서는 통상은 수백Å에서 수 마이크로미터의 범위에서 적당한 수치가 선택된다.

또한, 도전성 박막(1104)의 부분에는 미립자막을 사용한다. 여기서 진술한 미립자막이란, 구성 요소로서 다수의 미립자를 포함한 막(섬 형상의 집합체도 포함한다)의 것을 가리킨다. 미립자막을 미시적으로 조사하면, 통상은 개개의 미립자가 이격하여 배치된 구조이거나, 혹은 미립자가 상호 인접한 구조, 또는 미립자가 상호 중첩한 구조가 관측된다.

미립자막으로 사용한 미립자의 입자 직경은 수Å에서 수천Å의 범위에 포함되는 것이나, 그 중에서도 바람직한 것은 10Å에서 200Å의 범위의 것이다. 또한, 미립자막의 막 두께는 이하에 진술하는 바와 같은 여러가지 조건을 고려하여 적절히 설정된다. 즉, 소자 전극(1102, 1103)과 전기적으로 양호하게 접속하는 데 필요한 조건, 후술하는 통전 포밍을 양호하게 행하는 데 필요한 조건, 미립자막 자신의 전기 저항을 후술하는 적절한 값으로 하기 위해서 필요한 조건 등이다. 구체적으로는 수Å에서 수천Å의 범위의 안에서 설정하나, 그 중에서도 바람직한 것은 10Å에서 500Å의 사이이다.

또한, 미립자막을 형성하는 데 사용될 수 있는 재료로서는 예를 들면, Pd, Pt, Ru, Ag, Au, Ti, In, Cn, Cr, Fe, Zn, Sn, Ta, W, Pb, 등을 비롯한 금속이나, PdO, SnO₂, In₂O₃, PbO. Sb₂O₃ 등을 비롯한 산화물, HfB₂, ZrB₂, LaB₆, CeB₆, YB₄, GdB₄, 등을 비롯한 붕화물, TiC, ZrC, HfC, TaC, SiC, WC 등을 비롯한 탄화물, TiN, ZrN, HfN 등을 비롯한 질화물, Si, Ge, 등을 비롯한 반도체나, 카본, 등을 들을 수 있으며, 이들 중에서 적절하게 선택된다.

이상에서 설명한 바와 같이 도전성 박막(1104)을 미립자막으로 형성하였으나, 그 시트 저항치에 대해서는 10³에서 10⁷ [오옴/Sq]의 범위에 포함되도록 설정하였다.

또, 도전성 박막(1104)과 소자 전극(1102, 1103)은 전기적으로 양호하게 접속되는 것이 바람직하기 때문에, 상호간의 일부가 중첩하는 바와 같은 구조를 취하고 있다. 그 중첩방법은 도 18에서는 하부로부터, 기판, 소자 전극, 도전성 박막의 순서로 적층하였으나, 경우에 따라서는 하부로부터 기판, 도전성 박막, 소자 전극의 순서로 적층하더라도 지장은 없다.

또한, 전자 방출부(1105)는 도전성 박막(1104)의 일부에 형성된 균열형상의 부분으로, 전기적으로는 주위의 도전성 박막보다도 고저항인 성질을 갖고 있다. 균열은 도전성 박막(1104)에 대하여 후술하는 통전 포밍 처리를 행함으로써 형성한다. 균열내에는 수Å에서 수백Å의 입자 직경의 미립자를 배치하는 경우가 있다. 또, 실제의 전자 방출부의 위치나 형상 그리고 정밀하고 또한 정확하게 도시하는 것은 곤란하기 때문에 도 3에서는 모식적으로 도시하였다.

또한, 박막(1113)은 탄소 혹은 탄소 화합물로 이루어지는 박막으로, 전자 방출부(1105) 및 그 근방을 피복하고 있다. 박막(1113)은 통전 포밍 처리 후에 후술하는 통전 활성화의 처리를 행함으로써 형성한다.

박막(1113)은 단결정 그래파이트, 다결정 그래파이트, 비정질 카본 중의 어느 하나이거나, 혹은 그 혼합물로서, 막 두께는 500 Å 이하로 하고 있으나, 300Å 이상으로 하는 것이 보다 바람직하다.

또한, 실제의 박막(1113)의 위치나 형상을 정밀히 도시하는 것은 곤란하기 때문에, 도 3에서는 모식적으로 도시하였다. 또한, 도 3(a)에 있어서는 박막(1113)의 일부를 제거한 소자를 도시하였다.

이상, 바람직한 소자의 기본 구성을 진술하였다.

이 전자 방출소자에 있어서는 예를 들면, 기판(1101)에는 청판 유리를 사용하고, 소자 전극(1102, 1103)에는 Ni 박막을 사용한다. 소자 전극의 두께 d는 1000Å, 전극 간격 L은 2㎛로 한다.

미립자막의 주요 재료로서 Pd 혹은 PdO를 사용하고 미립자막의 두께는 약 100Å, 폭 W는 100Å으로 한다.

다음으로 적합한 평면형 표면 전도형 방출소자의 제조 방법에 관해서 설명한다. 도 19의 (a)∼(d)는 표면 전도형 방출소자의 제조 공정을 설명하기 위한 단면도로, 각 부재의 표기는 상기 도면18과 동일하다.

우선, 도 19의 (a)에 도시한 바와 같이 기판(1101)상에 소자 전극 (1102, 1103)을 형성한다. 형성하는 데 있어서는 미리 기판(1101)을 세제, 순수, 유기 용매를 사용하여 충분히 세정한 후, 소자 전극의 재료를 퇴적시킨다(퇴적하는 방법으로서는 예를 들면, 증착법이나 스퍼터법 등의 진공 성막 기술을 사용하면 된다). 그 후, 퇴적한 전극 재료를 포토리소그래피·에칭 기술을 사용하여 패터닝하여 (a)에 도시한 한쌍의 소자 전극(1102, 1103)을 형성한다.

다음으로 동일한 도면의 (b)에 도시한 바와 같이 도전성 박막(1104)을 형성한다. 형성하는 데 있어서는 우선 상기(a)의 기판에 유기 금속 용액을 도포하여 건조하고 가열소성 처리하여 미립자막을 성막한 후, 포토리소그래피·에칭에 의해 소정의 형상으로 패터닝한다. 여기서, 유기 금속 용액이란, 도전성 박막에 사용하는 미립자의 재료를 주요 원소로 하는 유기 금속 화합물의 용액이다(구체적으로는 본 실시예로서는 주요 원소로서 Pd를 사용하였다. 또한, 실시예로서는 도포 방법으로서, 딥핑법을 사용하였으나, 그 이외의 예를 들면 스피너법이나 스프레이법을 사용하여도 좋다). 또한, 미립자막으로 만들어지는 도전성 박막의 성막 방법으로서는 본 실시예에서 사용한 유기 금속 용액의 도포에 의한 방법 이외의, 예를 들면 진공 증착법이나 스퍼터법, 혹은 화학적 기상 퇴적법 등을 사용하는 경우도 있다.

다음으로 동일한 도면의 (c)에 도시한 바와 같이 포밍용 전원(1110)으로부터 소자 전극(1102, 1103) 사이에 적절한 전압을 인가하여 통전 포밍 처리를 행하여 전자 방출부(1105)를 형성한다.

통전 포밍 처리란, 미립자막으로 만들어진 도전성 박막(1104)에 통전을 행하여 그 일부를 적절히 파괴, 변형, 혹은 변질시켜, 전자 방출을 행하는 데. 적합한 구조로 변화하게 하는 처리이다. 미립자막으로 만들어진 도전성 박막중 전자 방출을 행하는 데 적합한 구조로 변화한 부분, 즉 전자 방출부(1105)에 있어서는 박막에 적당한 균열이 형성되어 있다. 또, 전자 방출부 (1105)가 형성되기 전과 비교하면, 형성된 후는 소자 전극(1102, 1103)의 사이에서 계측되는 전기 저항은 대폭 증가한다.

도 21에는 통전 방법을 보다 자세히 설명하기 위해서, 포밍용 전원(1110)으로부터 인가하는 적절한 전압 파형의 일례를 나타낸다. 미립자막으로 만들어진 도전성 박막을 포밍하는 경우에는 펄스형의 전압이 바람직하여, 동일한 도면에 도시한 바와 같이 펄스 폭 T1의 삼각파 펄스를 펄스 간격 T2로 연속적으로 인가하였다. 이 때에는 삼각파 펄스의 파고치(Vpf)를 순차로 승압하였다. 또한, 전자 방출부(1105)의 형성 상황을 모니터하기 위한 모니터펄스(Pm)을 적절한 간격으로 삼각파 펄스의 사이에 삽입하여 그 때에 흐르는 전류를 전류계(1111)에서 계측하였다.

구체적으로는 예를 들면 10^-5torr 정도의 진공 분위기 하에서, 예를 들면 펄스 폭 T1을 1msec, 펄스 간격 T2를 10msec로 하고, 파고치(VPf)를 1펄스마다 0.1V씩 승압하였다. 그리고, 삼각파를 5 펄스 인가할 때마다 1회의 주기로 모니터 펄스(Pm)을 삽입하였다. 포밍 처리에 악영향을 미치게 하는 일이 없도록 모니터 펄스의 전압(Vpm)은 0.1V로 설정하였다. 그리고, 소자 전극(1102, 1103) 사이의 전기 저항이 1×10⁶Ω이 된 단계, 즉 모니터 펄스 인가시에 전류계(1111)로 계측되는 전류가 1×10^-7A 이하로 된 단계에서, 포밍 처리에 관계되는 통전을 종료하였다.

또, 상기한 방법은 본 실시예의 표면 전도형 방출소자에 관한 바람직한 방법에 있어서, 예를 들면 미립자막의 재료나 막 두께, 혹은 소자 전극 간격 L 등 표면 전도형 방출소자의 설계를 변경한 경우에는 이에 따라서 통전의 조건을 적절하게 변경하는 것이 바람직하다.

다음으로 도 19의 (d)에 도시한 바와 같이 활성화용 전원(1112)으로부터 소자 전극(1102, 1103) 사이에 적절한 전압을 인가하여 통전 활성화 처리를 행하여 전자 방출 특성의 개선을 행한다.

통전 활성화 처리란, 상기 통전 포밍 처리에 의해 형성된 전자 방출부(1105)에 적절한 조건으로 통전을 행하여 그 근방에 탄소 혹은 탄소 화합물을 퇴적시키는 처리를 말한다(도면에서는 탄소 혹은 탄소 화합물로 이루어지는 퇴적물을 부재(1113)로서 모식적으로 도시하였다).

또, 통전 활성화 처리를 행함으로써, 행하기 전과 비교하여 동일 인가 전압에 있어서의 방출 전류를 전형적으로는 100배 이상으로 증가시킬 수 있다.

구체적으로는 10^-4내지 10^-5torr의 범위내의 진공 분위기 중에서, 전압 펄스를 정기적으로 인가함으로써, 진공 분위기 중에 존재하는 유기 화합물을 기원으로 하는 탄소 혹은 탄소 화합물을 퇴적시킨다. 퇴적물(1113)은 단결정 그래파이트, 다결정 그래파이트, 비정질 카본 중의 어느 하나이거나, 혹은 그 혼합물로서, 막 두께는 500Å 이하, 보다 바람직하게는 300 Å 이하이다.

도 21의 (a)에는 통전 방법을 보다 자세히 설명하기 위해서, 활성화용 전원(1112)으로부터 인가하는 적절한 전압 파형의 일례를 나타낸다. 구체적으로는 예를 들면, 구형파 전압(Vac)은 14V, 펄스 폭 T3은 1msec, 펄스 간격 T4는 10 msec로 하였다. 또, 상술한 통전 조건은 본 실시예의 표면 전도형 방출소자에 관한 바람직한 조건으로, 표면 전도형 방출소자의 설계를 변경한 경우에는 이에 따라서 조건을 적절하게 변경하는 것이 바람직하다.

도 19의 (d)에 도시하는 1114는 상기 표면 전도형 방출소자로부터 방출되는 방출 전류 Ie를 포착하기 위한 애노드 전극으로, 직류 고전압 전원(1115) 및 전류계(1116)가 접속되어 있다(또, 기판(1101)을, 디스플레이 패널 속에 조립하고 나서 활성화 처리를 행하는 경우에는 디스플레이 패널의 형광면을 애노드 전극(1114)으로서 사용한다). 활성화용 전원(1112)으로부터 전압을 인가하는 동안 전류계(1116)로 방출 전류 Ie를 계측하여 통전 활성화 처리의 진행 상황을 모니터하여 활성화용 전원(1112)의 동작을 제어한다. 전류계(1116)로 계측된 방출 전류 Ie의 일례를 도 6(b)에 도시하나, 활성화 전원(1112)으로부터 펄스 전압을 인가하기 시작하면, 시간의 경과와 동시에 방출 전류 Ie는 증가하나, 이윽고 포화하여 거의 증가하지 않게 된다. 이와 같이 방출 전류 Ie가 거의 포화한 시점에 활성화용 전원(1112)으로부터의 전압 인가를 정지하여 통전 활성화 처리를 종료한다.

또, 상술한 통전 조건은 본 실시예의 표면 전도형 방출소자에 관한 바람직한 조건으로, 표면 전도형 방출소자의 설계를 변경한 경우에는 이에 따라서 조건을 적절하게 변경하는 것이 바람직하다.

이상과 같이 하여 도 19의 (e)에 도시하는 평면형 표면 전도형 방출소자를 제조하였다.

<수직형의 표면 전도형 방출소자>

다음으로 전자 방출부 혹은 그 주변을 미립자막으로 형성한 표면 전도형 방출소자의 또 하나의 대표적인 구성, 즉 수직형의 표면 전도형 방출소자의 구성에 관해서 설명한다.

도 22는 수직형의 기본 구성을 설명하기 위한 모식적인 단면도로서, 도면 중의 1201은 기판, 1202와 1203은 소자 전극, 1206은 단차 형성부재, 1204는 미립자막을 사용한 도전성 박막, 1205는 통전 포밍 처리에 의해 형성한 전자 방출부, 1213은 통전 활성화 처리에 의해 형성한 박막이다.

수직형이 먼저 설명한 평면형과 다른 점은 소자 전극중의 한 쪽(1202)이 단차 형성부재(1206) 상에 설치되어 있고, 도전성 박막(1204)이 단차 형성부재(1206)의 측면을 피복하고 있는 점에 있다. 따라서, 상기 도면18의 평면형에 있어서의 소자 전극 간격 L은 수직형에 있어서는 단차 형성부재(1206)의 단차고(Ls)로서 설정된다. 또, 기판(1201), 소자 전극(1202, 1203), 미립자막을 사용한 도전성 박막(1204),에 대해서는 상기 평면형의 설명 중에 열거한 재료를 마찬가지로 사용하는 것이 가능하다. 또한, 단차 형성부재(1206)에는 예를 들면 SiO₂와 같은 전기적으로 절연성 재료를 사용한다.

다음으로 도 23을 참조하여 수직형 표면 전도형 방출소자의 제법에 관해서 설명한다. 도 23의 (a) ∼(f)는 제조공정을 설명하기 위한 단면도로서 각 부재의 표기는 도 22와 동일하다.

먼저 도 23의 (a)에 도시한 바와 같이 기판(1201)상에 소자 전극(1203)을 형성한다.

다음으로 동일한 도면의 (b)에 도시한 바와 같이 단차 형성부재를 형성하기 위한 절연층을 적층한다. 절연층은 예를 들면 SiO₂를 스퍼터법으로 적층하면 되나, 예를 들면 진공 증착법이나 인쇄법 등의 다른 성막 방법을 사용하여도 좋다. 다음으로 동일한 도면의 (c)에 도시한 바와 같이 절연층 상에 소자 전극(1202)을 형성한다.

다음으로 동일한 도면의 (d)에 도시한 바와 같이 절연층의 일부를 예를 들면 에칭법을 사용하여 제거하여 소자 전극(1203)을 노출시킨다.

다음으로 동일한 도면의 (e)에 도시한 바와 같이 미립자막을 사용한 도전성 박막(1204)을 형성한다. 형성하기 위해서는 상기 평면형의 경우와 동일하게, 예를 들면 도포법 등의 성막기술을 사용하면 좋다.

다음으로 상기 평면형의 경우와 동일하게, 통전 포밍 처리를 행하여 전자방출부를 형성한다(도 4(c)를 사용하여 설명한 평면형 통전 포밍 처리와 마찬가지 처리를 행하면 좋다).

다음으로 상기 평면형의 경우와 동일하게, 통전 활성화 처리를 행하여 전자 방출부 근방에 탄소 혹은 탄소 화합물을 퇴적시킨다(도 4(d)를 사용하여 설명한 평면형의 통전 활성화 처리와 마찬가지 처리를 행하면 좋다).

이상과 같이 하여 도 23의 (f)에 도시하는 수직형 표면 전도형 방출소자를 제조하였다.

<표시 장치에 사용한 표면 전도형 전자 방출소자의 특성>

다음으로 표시 장치에 사용한 표면 전도형 전자 방출소자의 특성에 관해서 진술한다. 도 24에 표시 장치에 사용한 소자의, (방출 전류 Ie) 대 (소자인가전압 Vf) 특성, 및 (소자 전류 If) 대 (소자 인가 전압 Vf) 특성의 전형적인 예를 도시한다. 또, 방출 전류 Ie는 소자 전류 If에 비교하여 현저히 작아 동일 척도로 도시하는 것이 곤란한데다가, 이들 특성은 소자의 크기나 형상 등의 설계 파라미터를 변경함으로써 변화하는 것이기 때문에 2개의 그래프는 각각 임의 단위로 도시하였다.

표시 장치에 사용한 소자는 방출 전류 Ie에 관하여 이하에 진술하는 3개의 특성을 갖고 있다.

첫째로, 어떤 전압(이것을 임계치 전압 Vth라 부른다) 이상의 크기의 전압을 소자에 인가하면 급격히 방출 전류 Ie가 증가하는 한편, 임계치 전압 Vth 미만의 전압에서는 방출 전류 Ie는 거의 검출되지 않는다.

즉, 방출 전류 Ie에 관하여 명확한 임계치 전압 Vth를 갖는 비선형 소자이다.

둘째로, 방출 전류 Ie는 소자에 인가하는 전압 Vf에 의존하여 변화하기 때문에 전압 Vf에서 방출 전류 Ie의 크기를 제어할 수 있다.

셋째로, 소자에 인가하는 전압 Vf에 대하여 소자로부터 방출되는 전류 Ie의 응답 속도가 빠르기 때문에, 전압 Vf를 인가하는 시간의 길이에 따라 소자로부터 방출되는 전자의 전하량을 제어할 수 있다.

이상과 같은 특성을 갖기 때문에, 표면 전도형 방출소자를 표시 장치에 적합하게 사용할 수 있었다. 예를 들면 다수의 소자를 디스플레이 화면의 화소에 대응하여 설치한 표시 장치에 있어서, 제1 특성을 사용하면, 디스플레이 화면을 순차로 주사하여 디스플레이를 행하는 것이 가능하다. 즉, 구동 중의 소자에는 원하는 발광 휘도에 따라서 임계치 전압 Vth 이상의 전압을 적절하게 인가하고, 비선택 상태의 소자에는 임계치 전압 Vth 미만의 전압을 인가한다. 구동하는 소자를 순차로 전환해 나감으로써, 디스플레이 화면을 순차로 주사하여 디스플레이를 행하는 것이 가능하다.

또한, 제2 특성이나 또는 제3 특성을 사용함으로써, 발광 휘도를 제어할 수가 있기 때문에, 계조 디스플레이를 행하는 것이 가능하다.

또한 동일한 도면의 보충으로서 소자 전류 If는 방출 전류와 마찬가지로 밑으로 볼록한 비선형 특성을 갖고 있으나, 임계치 전류 Vth 미만이라도 다소 전류는 흐르는 특성으로 되어있다.

<다수 소자를 단순 매트릭스 배선한 멀티 전자 빔원의 구조>

다음으로 상술한 표면 전도형 방출소자를 기판 상에 배열하여 단순 매트릭스 배선한 멀티 전자 빔원의 구조에 관해서 진술한다.

도 25에 도시된 것은 도 16의 디스플레이 패널에 사용한 멀티 전자 빔원의 평면도이다. 기판 상에는 상기 도면18에서 도시한 것과 마찬가지의 표면 전도형 방출소자가 배열되고, 이들 소자는 행방향 배선 전극(1003)과 열방향 배선 전극(1004)에 의해 단순 매트릭스형으로 배선되어 있다. 행방향 배선 전극(1003)과 열방향 배선 전극(1004)의 교차하는 부분에는 전극 사이에 절연층(미도시)이 형성되어 있어 전기적인 절연이 유지되고 있다.

도 26은 도 25의 B-B'에 따른 단면도이다.

또, 이러한 구조의 멀티 전자원은 미리 기판 상에 행방향 배선 전극(1003), 열방향 배선 전극(1004), 전극간 절연층(미도시), 및 표면 전도형 방출소자의 소자 전극과 도전성 박막을 형성한 후, 행방향 배선 전극(1003) 및 열방향 배선 전극(1004)을 통해 각 소자에 급전하여 통전 포밍 처리와 통전 활성화 처리를 행함으로써 제조하였다.

도 27은 상기한 표면 전도형 방출소자를 전자 빔원으로서 사용한 디스플레이 패널의 블록도이다.

도면 중 2100은 디스플레이 패널, 2101은 디스플레이 패널의 구동 회로, 2102는 디스플레이 제어기, 2103은 멀티플렉서, 2104는 디코더, 2105는 입출력 인터페이스 회로, 2106은 CPU, 2107은 화상 생성 회로, 2108, 2109 및 2110은 화상메모리 인터페이스 회로, 2111은 화상 입력 인터페이스 회로, 2112 및 2113은 TV 신호 수신 회로, 2114는 입력부이다(또한, 본 표시 장치는 예를 들면 텔레비전 신호와 같이 화상 정보와 음성 정보의 양방을 포함하는 신호를 수신하는 경우에는 당연히 화상의 표시와 동시에 음성을 재생하는 것이나 본 발명의 특징과 직접 관계가 없는 음성 정보의 수신, 분리, 재생, 처리, 기억 등에 관한 회로나 스피커 등에 대해서는 설명을 생략한다).

이하, 화상 신호의 흐름에 따라 각부의 기능을 설명한다.

먼저, TV 신호 수신 회로(2113)는 예를 들면 전파나 공간 광통신 등과 같은 무선 전송계를 사용하여 전송되는 TV 화상 신호를 수신하기 위한 회로이다. 수신하는 TV 신호의 방식은 특히 한정되는 것은 아니고, 예를 들면, NTSC 방식, PAL방식, SECAM 방식 등의 여러 방식이라도 좋다. 또한, 이들보다 더욱 다수의 주사선으로 이루어지는 TV 신호(예를 들면 MUSE 방식을 비롯한 소위 고 품위 TV)는 대면적화나 대화소수화에 적합한 상기 디스플레이 패널의 이점을 살리는 데 적합한 신호원이다. TV 신호 수신 회로(2113)로 수신된 TV 신호는 디코더(2104)로 출력된다.

또한, TV 신호 수신 회로(2112)는 예를 들면 동축 케이블이나 광 파이버 등과 같은 유선 전송계를 사용하여 전송되는 TV 화상 신호를 수신하기 위한 회로이다. 상기 TV 신호 수신 회로(2113)와 마찬가지로, 수신하는 TV 신호의 방식은 특히 한정되는 것은 아니며, 또한 본 회로로부터 수신된 TV 신호도 디코더(2104)로 출력된다.

또한, 화상 입력 인터페이스 회로(2111)는 예를 들면 TV 카메라나 화상 판독 스캐너 등의 화상 입력 장치로부터 공급되는 화상 신호를 읽어들이기 위한 회로로서 읽어들인 화상 신호는 디코더(2104)에 출력된다.

또한, 화상메모리 인터페이스 회로(2110)는 비디오 테이프 레코더(이하 VTR이라 한다)에 기억되어 있는 화상 신호를 수신하기 위한 회로로부터, 읽어들인 화상 신호는 디코더(2104)에 출력된다.

또한. 화상메모리 인터페이스 회로(2109)는 비디오 디스크에 기억되어 있는 화상 신호를 수신하기 위한 회로로부터 읽어들인 화상 신호는 디코더(2104)에 출력된다.

또한, 화상메모리 인터페이스 회로(2108)는 소위 정지화상 디스크와 같이 정지 화상 데이터를 기억하고 있는 장치로부터 화상 신호를 수신하기 위한 회로로부터, 받아들인 정지 화상 데이터는 디코더(2104)에 출력된다.

또한, 입출력 인터페이스 회로(2105)는 본 표시 장치와, 외부 컴퓨터 혹은 컴퓨터 네트워크 혹은 프린터 등의 출력 장치를 접속하기 위한 회로이다. 화상 데이터나 문자·도형 정보의 입출력을 행하는 것은 물론 경우에 따라서는 본 표시 장치가 구비하는 CPU(2106)와 외부 사이에서 제어 신호나 수치 데이터의 입출력 등을 행하는 것도 가능하다.

또한, 화상 생성 회로(2107)는 상기 입출력 인터페이스 회로(2105)를 통해 외부로부터 입력되는 화상 데이터나 문자·도형 정보, 혹은 CPU(2106)로부터 출력되는 화상 데이터나 문자·도형 정보에 기초하여 표시용 화상 데이터를 생성하기 위한 회로이다. 본 회로의 내부에는 예를 들면 화상 데이터나 문자·도형 정보를 축적하기 위한 개서가능 메모리나 문자 코드에 대응하는 화상 패턴이 기억되어 있는 판독 전용메모리, 화상 처리를 행하기 위한 프로세서 등을 비롯하여 화상의 생성에 필요한 회로가 세트되어 있다. 본 회로에 의해 생성된 표시용 화상 데이터는 디코더(2104)에 출력되나, 경우에 따라서는 상기 입출력 인터페이스 회로(2105)를 통해 외부의 컴퓨터 네트워크나 프린터에 출력하는 것도 가능하다.

또한, CPU(2106)는 주로 본 표시 장치의 동작 제어나, 표시 화상의 생성이나 선택, 편집에 관한 작업을 행한다.

예를 들면, 멀티플렉서(2103)에 제어 신호를 출력하여 디스플레이 패널에 표시하는 화상 신호를 적절하게 선택하거나 조합하기도 한다. 또한, 그 때에는 표시하는 화상 신호에 따라서 디스플레이 패널 제어기(2102)에 대하여 제어 신호를 발생하여 화면 표시 주파수나 주사 방법(예를 들면 인터레이스나 논 인터레이스), 한 화면의 주사선의 수 등, 표시 장치의 동작을 적절하게 제어한다. 또한, 상기 화상 생성 회로(2107)에 대하여 화상 데이터나 문자·도형 정보를 직접 출력하거나, 혹은 상기 입출력 인터페이스 회로(2105)를 통해 외부의 컴퓨터나 메모리를 액세스하여 화상 데이터나 문자·도형 정보를 입력한다.

또, CPU(2106)는 물론 그 이외의 목적의 작업에도 관계하는 것이라도 좋다. 예를 들면, 퍼스널 컴퓨터나 워드 프로세서 등과 같이 정보를 생성하거나 처리하는 기능에 직접 관여해도 좋다.

혹은 상술한 바와 같이 입출력 인터페이스 회로(2105)를 통해 외부의 컴퓨터 네트워크와 접속하여 예를 들면 수치 계산 등의 작업을 외부 기기와 협동하여 행하더라도 좋다.

또한, 입력부(2114)는 상기 CPU(2106)에 사용자가 명령이나 프로그램, 혹은 데이터 등을 입력하기 위한 것으로, 예를 들면 키보드나 마우스 외에 죠이스틱, 바코드 리더, 음성 인식 장치 등 다양한 입력 기기를 사용하는 일이 가능하다.

또한, 디코더(2104)는 상기 2107 내지 2113으로부터 입력되는 각종 화상 신호를 3원색 신호, 또는 휘도신호와 I신호, Q 신호로 역변환하기 위한 회로이다. 또, 동일한 도면 중에 점선으로 도시한 바와 같이 디코더(2104)는 내부에 화상 메모리를 구비하는 것이 바람직하다. 이것은 예를 들면 MUSE 방식을 비롯하여 역변환할 때에, 화상메모리를 필요로 하는 바와 같은 텔레비전 신호를 취급하기 때문이다. 또한, 화상메모리를 구비함으로써, 정지화상의 표시가 용이해진다, 혹은 상기 화상 생성 회로(2107) 및 CPU(2106)와 협동하여 화상의 추출, 보간, 확대, 축소, 합성을 비롯한 화상 처리나 편집을 용이하게 행할 수 있게 된다고 하는 이점이 생성되기 때문이다.

또한, 멀티플렉서(2103)는 상기 CPU(2106)로부터 입력되는 제어 신호에 기초하여 표시 화상을 적절하게 선택하는 것이다. 즉, 멀티플렉서(2103)는 디코더(2104)로부터 입력되는 역변환된 화상 신호 중에서 원하는 화상 신호를 선택하여 구동 회로(2101)에 출력한다. 그 경우에는 일화면 표시 시간 내에 화상 신호를 전환하여 선택함으로써, 소위 다화면 텔레비전과 같이 일화면을 복수의 영역으로 나누어 영역에 따라 다른 화상을 디스플레이하는 것도 가능하다.

또한, 디스플레이 패널 제어기(2102)는 상기 CPU(2106)로부터 입력되는 제어 신호에 기초하여 구동 회로(2101)의 동작을 제어하기 위한 회로이다.

먼저 디스플레이 패널의 기본적인 동작에 관련되는 것으로서 예를 들면 디스플레이 패널의 구동용 전원(미도시)의 동작 시퀀스를 제어하기 위한 신호를 구동 회로(2101)에 대하여 출력한다.

또한, 디스플레이 패널의 구동방법에 관련되는 것으로서 예를 들면 화면 표시 주파수나 주사 방법(예를 들면 인터레이스나 논 인터레이스)을 제어하기 위한 신호를 구동 회로(2101)에 대하여 출력한다.

또한, 경우에 따라서는 표시 화상의 휘도나 콘트라스트, 색조, 선명성 등과 같은 화질의 조정에 관한 제어 신호를 구동 회로(2101)에 대하여 출력하는 경우도 있다.

또한, 구동 회로(2101)는 디스플레이 패널(2100)에 인가하는 구동 신호를 발생하기 위한 회로로서, 상기 멀티플렉서(2103)로부터 입력되는 화상 신호와, 상기 디스플레이 패널 제어기(2102)로부터 입력되는 제어 신호에 기초하여 동작하는 것이다.

이상, 각부의 기능을 설명하였으나, 도 12에 예시한 구성에 의해, 본 표시 장치에 있어서는 다양한 화상 정보원으로부터 입력되는 화상 정보를 디스플레이 패널(2100)에 표시하는 일이 가능하다.

즉, 텔레비전 방송을 비롯한 각종의 화상 신호는 디코더(2104)에 있어서 역변환된 후, 멀티플렉서(2103)에서 적절하게 선택되어, 구동 회로(2101)에 입력된다. 한편, 디스플레이 제어기(2102)는 표시하는 화상 신호에 따라서 구동 회로(2101)의 동작을 제어하기 위한 제어 신호를 발생한다. 구동 회로(2101)는 상기 화상 신호와 제어 신호에 기초하여 디스플레이 패널(2100)에 구동 신호를 인가한다.

이에 따라, 디스플레이 패널(2100)에 있어서 화상이 표시된다. 이것들의 일련의 동작은 CPU(2106)에 의해 통괄적으로 제어된다.

또한, 본 표시 장치에 있어서는 상기 디코더(2104)에 내장하는 화상 메모리나 화상 생성 회로(2107) 및 CPU(2106)가 관여함으로써, 단순히 복수의 화상 정보 중에서 선택한 것을 표시할 뿐만 아니라, 표시하는 화상 정보에 대하여 예를 들면 확대, 축소, 회전, 이동, 엣지 강조, 추출, 보간, 색변환, 화상의 종횡비 변환 등을 비롯한 화상 처리나, 합성, 소거, 접속, 교체, 끼워 맞춤 등을 비롯한 화상 편집을 행하는 일도 가능하다. 또한, 본 실시예의 설명에서는 특별히 언급하지 않았으나, 상기 화상 처리나 화상 편집과 마찬가지로, 음성 정보에 관해서도 처리나 편집을 행하기 위한 전용 회로를 설치해도 좋다.

따라서, 본 표시 장치는 텔레비전 방송의 표시 기기, 텔레비전 회의의 단말 기기, 정지 화상 및 동화상을 취급하는 화상 편집 기기, 컴퓨터의 단말 기기, 워드 프로세서를 비롯한 사무용 단말 기기, 게임기 등의 기능을 한대로 겸비하는 것이 가능하여, 산업용 혹은 민간용으로서 매우 응용범위가 넓다.

또, 상기 도 27은 표면 전도형 방출소자를 전자 빔원으로 하는 디스플레이 패널을 사용한 표시 장치의 구성의 일례를 도시한 것에 지나지 않은 것으로, 본 발명이 이에만 한정되는 것이 아닌 것은 물론이다. 예를 들면, 도 27의 구성 요소중 사용 목적상 필요가 없는 기능에 관한 회로는 생략해도 지장이 없다. 또한 이것과는 반대로, 사용목적에 따라서는 더욱 구성 요소를 추가해도 좋다. 예를 들면, 본 표시 장치를 텔레비전 전화기로서 응용하는 경우에는 텔레비전 카메라, 음성 마이크, 조명기, 모뎀을 포함하는 송수신 회로 등을 구성 요소에 추가하는 것이 최적이다.

전술한 바와 같이, 본 표시 장치에 있어서는 특히 표면 전도형 방출소자를 전자 빔원으로 하는 디스플레이 패널을 용이하게 박형화 할 수 있기 때문에 표시 장치 전체의 깊이를 작게 하는 것이 가능하다. 그 외에도 표면 전도형 방출소자를 전자 빔원으로 하는 디스플레이 패널은 대화면화가 용이하고 휘도가 높으며, 시야각 특성에도 우수하기 때문에, 본 표시 장치는 현장감이 넘치고 박진감 넘치는 화상을 시인성 좋게 표시하는 것이 가능하다.

또한, 본 발명에 따르면, 화상 디스플레이 장치의 전원 투입, 전원 정지, 전원긴급 정지 순서를 실행할 때에, 불량 표시를 억제하거나, 특성 열화를 억제하거나 할 수가 있다.

도 1은 화상 디스플레이 장치의 구동 회로의 블록도이다.

도 2는 NTSC-RGB 디코더부의 블록도이다.

도 3은 아날로그 처리부의 블록도이다.

도 4는 제1 실시예의 다른 구성도이다.

도 5는 디스플레이 패널 구동 회로의 동작을 설명하는 타이밍차트이다.

도 6은 전원공급 라인 배치도이다.

도 7은 전원공급을 제어하는 제어 신호계통도이다.

도 8은 전원 회로 및 전원 감시 회로의 회로도이다.

도 9는 제1 실시예의 플로우차트이다.

도 10은 제2 실시예의 플로우차트이다.

도 11은 제3 실시예의 플로우차트이다.

도 12는 제4 실시예의 플로우차트이다.

도 13은 제5 실시예의 플로우차트이다.

도 14는 제6 실시예의 플로우차트이다.

도 15는 제7 실시예의 플로우차트이다.

도 16은 디스플레이 패널의 사시도이다.

도 17은 형광체의 배치도이다.

도 18은 평면형의 표면 전도형 전자 방출소자의 평면도 및 단면도이다.

도 19는 평면형의 표면 전도형 전자 방출소자의 제조 공정도이다.

도 20은 포밍 전압 파형도이다.

도 21은 통전 활성화 처리를 위한 인가 전압 파형도이다.

도 22는 수직형의 표면 전도형 전자 방출소자의 단면도이다.

도 23은 수직형의 표면 전도형 전자 방출소자의 제조 공정도이다.

도 24는 전자 방출소자의 특성을 나타낸 그래프이다.

도 25는 멀티 전자 빔원의 평면도이다.

도 26은 멀티 전자 빔원의 B-B' 단면도이다.

도 27은 다기능 디스플레이 패널의 블록도이다.

도 28은 종래의 표면 전도형 전자 방출소자의 평면도이다.

도 29는 종래의 전계 방출형 전자 방출소자의 단면도이다.

도 30은 종래의 MIM형 전자 방출소자의 단면도이다.

도 31은 발명자가 시도하였으나 과제가 발생한 전자 방출소자의 배선도이다.

Claims

화상 표시 장치의 제어 방법으로서,

전자원으로부터 형광체로의 전자 조사에 의해 화상을 표시하는 표시 패널에 변조 회로로부터 신호를 출력하여 화상 표시를 시작할 때에, 상기 변조 회로로부터 상기 표시 패널에 출력하는 신호가 확정되고 나서, 상기 전자원으로부터의 전자를 가속하는 소정의 가속 전위를 인가하는 것을 특징으로 하는 화상 표시 장치의 제어 방법.
화상 표시 장치의 제어 방법으로서,

전자원으로부터 형광체로의 전자 조사에 의해 화상을 표시하는 표시 패널에 변조 회로로부터 신호를 출력하여 화상 표시를 시작할 때에, 전원이 ON된 후, 상기 전자원으로부터의 전자를 가속하는 소정의 가속 전위의 인가를 지연시키고, 상기 지연 시간에 있어서, 상기 변조 회로로부터 상기 표시 패널에 출력하는 신호를 확정하는 것을 특징으로 하는 화상 표시 장치의 제어 방법.
화상 표시 장치의 제어 방법으로서,

전자원으로부터 형광체로의 전자 조사에 의해 화상을 표시하는 표시 패널에 주사 회로로부터 신호를 출력하여 화상 표시를 시작할 때에, 상기 주사 회로로부터 상기 표시 패널에 출력하는 신호가 확정되고 나서, 상기 전자원으로부터의 전자를 가속하는 소정의 가속 전위를 인가하는 것을 특징으로 하는 화상 표시 장치의 제어 방법.
화상 표시 장치의 제어 방법으로서,

전자원으로부터 형광체로의 전자 조사에 의해 화상을 표시하는 표시 패널에 주사 회로로부터 신호를 출력하여 화상 표시를 시작할 때에, 전원이 ON된 후, 상기 전자원으로부터의 전자를 가속하는 소정의 가속 전위의 인가를 지연시키고, 상기 지연시간에 있어서, 상기 주사 회로로부터 상기 표시 패널에 출력하는 신호를 확정하는 것을 특징으로 하는 화상 표시 장치의 제어 방법.
전자원으로부터 형광체로의 전자 조사에 의해 화상을 표시하는 표시 패널을 갖는 화상 표시 장치의 제어 방법으로서,

전원이 ON된 후, 소정시간을 계시하고 나서, 상기 전자원으로부터의 전자를 가속하는 소정의 가속 전위를 인가하는 것을 특징으로 하는 화상 표시 장치의 제어 방법
전자원으로부터 형광체로의 전자 조사에 의해 화상을 표시하는 표시 패널을 갖는 화상 표시 장치의 제어 방법으로서,

구동하는 전원이 ON된 후, 상기 전자원으로부터의 전자를 가속하는 소정의 가속 전위의 인가를 지연시키고, 상기 지연 시간에 있어서, 상기 표시 패널에 변조 신호를 인가하는 변조 회로의 전원 전압이 원하는 값이 되는 것을 특징으로 하는 화상 표시 장치의 제어 방법.
전자원으로부터 형광체로의 전자 조사에 의해 화상을 표시하는 표시 패널을 갖는 화상 표시 장치의 제어 방법으로서,

전원이 ON된 후, 상기 전자원으로부터의 전자를 가속하는 소정의 가속 전위의 인가를 지연시키고, 상기 지연 시간에 있어서, 상기 표시 패널에 주사 신호를 인가하는 주사 회로의 전원 전압이 원하는 값이 되는 것을 특징으로 하는 화상 표시 장치의 제어 방법.
제1항 내지 제7항 중 어느 한 항에 있어서,

상기 전자원은, 주사 신호가 공급되는 복수의 행 방향 배선과, 변조 신호가 공급되는 복수의 열 방향 배선과, 행 방향 배선 및 열 방향 배선과 접속되는 복수의 전자 방출 소자를 포함하는 것을 특징으로 하는 화상 표시 장치의 제어 방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
화상 표시 장치로서,

전자원으로부터 형광체로의 전자 조사에 의해 화상을 표시하는 표시 패널과,

상기 전자원으로부터의 전자를 가속하기 위한 소정의 가속 전위를 상기 표시 패널에 공급하기 위한 가속 전위 공급 회로와,

상기 표시 패널에 주사 신호를 공급하는 주사 회로와,

상기 표시 패널에 변조 신호를 공급하는 변조 회로와,

제어 회로

를 포함하고,

상기 제어 회로는, 전원이 ON되고 나서 시간이 경과한 후에 상기 소정의 가속 전위가 상기 표시 패널에 공급되도록 제어하는 회로이며,

상기 시간이 경과하는 사이에, 상기 변조 회로가 갖는 시프트 레지스터 내의 데이터를 확정하는 것을 특징으로 하는 화상 표시 장치.
화상 표시 장치로서,

전자원으로부터 형광체로의 전자 조사에 의해 화상을 표시하는 표시 패널과,

상기 전자원으로부터의 전자를 가속하기 위한 소정의 가속 전위를 상기 표시 패널에 공급하기 위한 가속 전위 공급 회로와,

상기 표시 패널에 주사 신호를 공급하는 주사 회로와,

상기 표시 패널에 변조 신호를 공급하는 변조 회로와,

제어 회로

를 포함하고,

상기 제어 회로는, 전원이 ON되고 나서 시간이 경과한 후에 상기 소정의 가속 전위가 상기 표시 패널에 공급되도록 제어하는 회로이며,

상기 시간이 경과하는 사이에, 상기 주사 회로가 갖는 시프트 레지스터 내의 데이터를 확정하는 것을 특징으로 하는 화상 표시 장치.
화상 표시 장치로서,

냉음극 소자로부터 형광체로의 전자 조사에 의해 화상을 표시하는 표시 패널과,

상기 냉음극 소자로부터의 전자를 가속하기 위한 소정의 가속 전위를 상기 표시 패널에 공급하기 위한 가속 전위 공급 회로와,

소정의 값의 전원 전압이 공급되어, 상기 표시 패널에 주사 신호를 공급하는 주사 회로와,

소정의 값의 전원 전압이 공급되어, 상기 표시 패널에 변조 신호를 공급하는 변조 회로와,

제어 회로

를 포함하고,

상기 제어 회로는, 전원이 ON되고 나서 시간이 경과한 후에 상기 소정의 가속 전위가 상기 표시 패널에 공급되도록 제어하는 회로이며,

상기 주사 회로 또는 상기 변조 회로에 공급되는 전원 전압이, 상기 시간이 경과하는 사이에 상기 소정의 값이 되는 것을 특징으로 하는 화상 표시 장치.
화상 표시 장치로서,

전자원으로부터 형광체로의 전자 조사에 의해 화상을 표시하는 표시 패널과,

상기 전자원으로부터의 전자를 가속하는 소정의 가속 전위를 상기 표시 패널에 공급하기 위한 가속 전위 공급 회로와,

상기 표시 패널에 주사 신호를 공급하는 주사 회로와,

상기 표시 패널에 변조 신호를 공급하는 변조 회로와,

상기 표시 패널에 주사 회로 및/또는 변조 회로로부터 신호를 출력하여 화상 표시를 시작할 때에, 상기 주사 회로 및/또는 변조 회로로부터 상기 표시 패널에 출력하는 신호를 확정하고 나서 상기 소정의 가속 전위를 공급하는 제어 회로

를 포함하는 것을 특징으로 하는 화상 표시 장치.
화상 표시 장치로서,

전자원으로부터 형광체로의 전자 조사에 의해 화상을 표시하는 표시 패널과,

상기 전자원으로부터의 전자를 가속하는 소정의 가속 전위를 상기 표시 패널에 공급하기 위한 가속 전위 공급 회로와,

상기 표시 패널에 주사 신호를 공급하는 주사 회로와,

상기 표시 패널에 변조 신호를 공급하는 변조 회로와,

상기 표시 패널에 주사 회로 및/또는 변조 회로로부터 신호를 출력하여 화상 표시를 시작할 때에, 전원이 ON된 후, 상기 소정의 가속 전위의 공급을 지연시키는 제어 회로

를 포함하고,

상기 지연 시간에 있어서, 상기 주사 회로 및/또는 변조 회로로부터 상기 표시 패널에 출력하는 신호를 확정하는 것을 특징으로 하는 화상 표시 장치.
제25항 내지 제29항 중 어느 한 항에 있어서,

상기 소정의 가속 전위가 상기 표시 패널에 공급되는 타이밍을 얻기 위한 카운터 또는 타이머를 더 포함하는 것을 특징으로 하는 화상 표시 장치.
제25항 내지 제29항 중 어느 한 항에 있어서,

상기 표시 패널은, 형광체와, 상기 가속 전위가 인가되는 메탈백(metal back)을 포함하는 것을 특징으로 하는 화상 표시 장치.
제25항 내지 제29항 중 어느 한 항에 있어서,

상기 전자원은, 주사 신호가 공급되는 복수의 행 방향 배선과, 변조 신호가 공급되는 복수의 열 방향 배선과, 행 방향 배선 및 열 방향 배선과 접속되는 복수의 전자 방출 소자를 포함하는 것을 특징으로 하는 화상 표시 장치.
제25항 내지 제29항 중 어느 한 항에 있어서,

상기 소정의 가속 전위는, 상기 전자원에 있어서 전자 방출을 위하여 인가되는 전위보다도 500 V 이상 높은 전위인 것을 특징으로 하는 화상 표시 장치.
제25항 내지 제29항 중 어느 한 항에 있어서,

상기 소정의 가속 전위는, 상기 전자원에 있어서 전자 방출을 위하여 인가되는 전위보다도 3000 V 이상 높은 전위인 것을 특징으로 하는 화상 표시 장치.
제25항 내지 제29항 중 어느 한 항에 있어서,

상기 소정의 가속 전위는, 상기 전자원에 있어서 전자 방출을 위하여 인가되는 전위보다도 5000 V 이상 높은 전위인 것을 특징으로 하는 화상 표시 장치.