JP3800816B2 - 表示素子の駆動回路及び駆動方法 - Google Patents
表示素子の駆動回路及び駆動方法 Download PDFInfo
- Publication number
- JP3800816B2 JP3800816B2 JP21867798A JP21867798A JP3800816B2 JP 3800816 B2 JP3800816 B2 JP 3800816B2 JP 21867798 A JP21867798 A JP 21867798A JP 21867798 A JP21867798 A JP 21867798A JP 3800816 B2 JP3800816 B2 JP 3800816B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power
- display element
- power supply
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表示素子の駆動回路と駆動方法に関し、特に、電源切断（オフ）時に、本来表示されるべきでない輝線、輝点などの不適切な表示を防止することができる駆動回路及び駆動方法に関する。
【０００２】
【従来の技術】
表示素子は、電池等の電源から供給された電源電圧より高い電圧で駆動される。そのため、表示素子の駆動回路は、電池等の電源電圧を予め定めた高い電圧に昇圧するための昇圧回路を備えている。又、表示素子を時分割駆動するために、走査電極と信号電極に供給する走査電圧と信号電圧とは、異なる電圧値を持った複数の電圧で形成される。そのため、前記駆動回路には、電圧値の異なる複数の出力電圧を持った電源回路が用いられている。
複数の出力を持った前記電源回路としては、電源電圧を異なる電圧値の複数の電圧に昇圧して出力する昇圧回路、或いは、予め昇圧された高い電圧を異なる電圧値の複数の電圧に分圧して出力する分圧回路が用いられている。これらの昇圧回路としては、複数のコンデンサを用い、これらのコンデンサに充電された電圧を加算するようにそれらの接続を切り換えることにより昇圧するものが知られている。また、分圧回路としては、抵抗機或いはコンデンサの直列回路により電源電圧を分圧するもの等が知られている。
表示素子の駆動回路に用いられる上記昇圧回路、或いは分圧回路は、消費電力を低減するために、コンデンサを用いたものが適している。
又、前記電源回路の各出力線には出力する電圧の安定などのため、複数のコンデンサを備えている。
【０００３】
【発明が解決しようとする課題】
従来の駆動回路では、電源が切断された場合に、上述した駆動回路に設けられたコンデンサに残っている電荷が、表示素子に供給され、表示部が異常点灯するという問題がある。
例えば、電源オフ直後は、各種スイッチが不安定な状態になるため、各コンデンサに蓄積されている電荷が、不安定にオンしたスイッチを介して表示素子に印加され、表示素子に輝線や輝点を表示させ、この不要表示は前記コンデンサに蓄積された電荷が放電するまで維持されるという問題があった。
【０００４】
本発明は、上記従来技術の問題点を解消するためになされたものであり、電源の切断に起因する異常表示を防止することを目的とする。
また、本発明は、電源オフ時に、表示素子の表示を適切に終了させることを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点にかかる表示素子の駆動回路は、複数のスイッチ手段と、これらの複数のスイッチ手段の開閉によって接続が切り替えられる複数の昇圧用コンデンサ及び電荷運搬用コンデンサを有し、予め定めた順序に従って前記複数のスイッチ手段の開閉を制御することにより、供給された電源電圧を昇圧して前記複数の昇圧用コンデンサに充電し、これらの複数の昇圧用コンデンサに充電された電圧を用いて前記表示素子を動作させるための複数の駆動電圧を生成する電源供給手段と、前記電源供給手段が生成した複数の駆動電圧を選択的に前記表示素子に供給する駆動電圧供給手段とを備えた駆動手段と、
前記駆動手段を動作させる動作電力を発生して前記駆動手段に供給し、この動作電力の蓄積手段を備えた電源手段と、
前記駆動手段への電源電圧の供給の停止を検出する電源切断検出手段と、
前記電源切断検出手段の検出に応答し、前記蓄積手段に蓄積されている電力により前記駆動手段を動作させて、前記電源供給手段の前記複数のスイッチ手段を閉成し、予め定めた電源切断処理動作を実行させる電源切断時処理手段と、
を備えることを特徴とする。
【０００６】
この発明によれば、表示素子の駆動回路は蓄積手段により蓄積された電力を用いて、複数の昇圧用コンデンサ及び電荷運搬用コンデンサの接続を切り替えるための前記複数のスイッチ手段を閉成し、予め定めた電源切断処理を行うので、電源がオフされた後、表示素子への異常な輝線、輝点などの発生を防止することができる。さらに、蓄積手段により蓄積された電力を用いて所定の処理を実行する動作により、蓄積電荷を消費して、蓄積電荷による異常表示を防止できる。また、蓄積手段自体は、表示素子の駆動に本来必要なものであり、蓄積手段を新たに設ける必要もない。
【０００７】
また、上記構成の表示素子の駆動回路は、電力の供給停止時に、前記表示素子の表示をオフすることにより異常表示を防止できる。
【０００８】
電源切断時処理手段は、昇圧用コンデンサの両端を短絡することにより放電させてもよい。これにより、異常表示の原因となる蓄積電荷自体を除去できる。また、昇圧用コンデンサの少なくとも一端の電圧を固定電圧に固定するなどしてもよい。
【０００９】
また、表示を非点灯状態にするような電圧の信号を、前記表示素子に供給するようにしてもよい。例えば、前記表示素子が、２つの電極（液晶表示素子の場合、例えば、走査電極と信号電極）の間に印加される電圧が所定レベルの閾値以上の時に表示を行うものである場合、前記２つの電極に印加される電圧を、同一又はそれらの電位差が前記閾値未満の電圧となる信号を前記表示素子に供給すればよい。
【００１０】
前記電源供給手段は、前記昇圧電圧の出力を停止又は低下させてもよい。
【００１１】
前記電源切断検出手段は、電源供給の停止の検出に応答して、外部より供給される電圧を、プルダウンする等して低下させてもよい。
【００１２】
また、この発明の第２の観点にかかる表示素子の駆動方法は、複数のスイッチ手段の開閉によって接続が切り替えられる複数の昇圧用コンデンサ及び電荷運搬用コンデンサを、前記複数のスイッチ手段の予め定めた順序の開閉制御による接続の切り替えによって、供給された電源電圧を昇圧して前記複数の昇圧用コンデンサに充電し、これらの複数の昇圧用コンデンサに充電された電圧を用いて前記表示素子を動作させるための複数の駆動電圧を生成して、前記表示素子に選択的に供給することにより前記表示素子を駆動する駆動方法において、
電源電力の供給が断たれたことを検出した時に、前記昇圧用コンデンサ及び電荷運搬用コンデンサとは異なるコンデンサに蓄積された電気エネルギーを用いて、前記複数のスイッチ手段を閉成し、予め定めた電源切断処理動作を実行させるための終了処理を実行する、
ことを特徴とする。
これにより、異常表示の原因となる電源供給手段のコンデンサに蓄積された電荷を放電させたり、表示素子を非点灯状態にするための駆動電圧を印加する等の、終了処理を行い、表示素子の表示動作を正常に終了させることができる。
さらに、この発明の表示素子の駆動回路は、複数のスイッチ手段と、これらの複数のスイッチ手段の開閉によって接続が切り替えられる複数の電荷蓄積用コンデンサ及び電荷運搬コンデンサを有し、予め定めた順序に従って前記複数のスイッチ手段の開閉を制御することにより、電源電圧が昇圧されて供給された昇圧電圧を分圧して前記複数の電荷蓄積用コンデンサに充電し、これらの複数の電荷蓄積用コンデンサに充電された電圧を用いて前記表示素子を動作させるための複数の駆動電圧を生成する電源供給手段と、前記電源供給手段が生成した複数の駆動電圧を選択的に前記表示素子に供給する駆動電圧供給手段とを備えた駆動手段と、
前記駆動手段を動作させる動作電力を発生して前記駆動手段に供給し、この動作電力の蓄積手段を備えた電源手段と、
前記駆動手段への電源電圧の供給の停止を検出する電源切断検出手段と、
前記電源切断検出手段の検出に応答し、前記蓄積手段に蓄積されている電力により前記駆動手段を動作させて、前記電源供給手段の前記複数のスイッチ手段を閉成し、予め定めた電源切断処理動作を実行させる電源切断時処理手段と、
を備えることを特徴とする。
この発明によれば、表示素子の駆動回路は蓄積手段により蓄積された電力を用いて、複数の電荷蓄積用コンデンサ及び電荷運搬コンデンサの接続を切り替えるための前記複数のスイッチ手段を閉成し、予め定めた電源切断処理を行うので、昇圧された昇圧電圧を分圧して複数の駆動電圧を生成する駆動回路であっても、電源がオフされた後、表示素子への異常な輝線、輝点などの発生を防止することができる。
【００１３】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態にかかる液晶表示装置について説明する。
【００１４】
この液晶表示装置は、図１に示すように、液晶表示素子１０と、この液晶表示素子１０駆動する駆動回路２０と、この駆動回路に供給される電源電圧を検出し、前記駆動回路の動作を制御する電源電圧検出回路３０とから構成されている。
【００１５】
液晶表示素子１０は、図１に模式的に示すように、複数の信号電極（セグメント電極）１１と信号電極１１に直交して配置された複数の走査電極（コモンライン）１３と、信号電極１１と走査電極１３との間に配置された液晶層１５とを備え、信号電極１１と走査電極１３との間に印加される電圧に応じた表示を行う。
【００１６】
駆動回路２０は、液晶表示素子１０を制御及び駆動するための回路であり、図１に模式的に示すように、複数の電圧を発生して出力する電源回路２１と、電源回路２１から出力された複数の電圧を選択して、液晶表示素子１０の複数の信号電極１１に信号電圧を供給する信号駆動回路２３と、電源回路２１から出力された複数の電圧を選択して、複数の走査電極１３に走査電圧を供給する走査駆動回路２５と、前述の各回路に複数のクロック信号を供給するタイミング回路２７とより構成され、例えば、ＬＳＩ化されている。
【００１７】
電源回路２１は、図２に示すように、供給された電源電圧を昇圧した複数の電圧を発生する昇圧回路２１０と、信号駆動回路２３と、走査駆動回路２５と、電源回路２１等の論理回路を動作させるための動作電圧を発生する低電圧回路２２０とより構成される。
【００１８】
昇圧回路２１０は、電力の供給を受け、液晶表示素子１０を駆動するための電圧を生成するためのものであり、図２に示すように、予め定められた順序に従って複数のスイッチの開閉を制御するための信号を出力するスイッチ制御回路２１３と、スイッチ制御回路２１３からの信号電極により開閉制御されるスイッチ群ＳＷ１〜ＳＷ９と、スイッチ群ＳＷ１〜ＳＷ９の開閉によって接続が切り替えられる昇圧用コンデンサＣ１〜Ｃ４、電荷運搬用ＣＣと、外部から供給される基準電圧ＶREFが入力され、前記コンデンサＣ１〜Ｃ４、ＣＣに充電するための電圧Ｖ0を出力するボルテージフォロワ増幅器２１５とから構成され、外部から供給される基準電圧ＶREFに等しい電圧Ｖ1と、電源電圧ＶDDを昇圧した電圧Ｖ2〜Ｖ4（Ｖ4＞Ｖ3＞Ｖ2＞ＶDD＞Ｖ1）を出力する。
【００１９】
電源電圧検出回路３０は、外部より供給される電源電圧ＶDDと接地電圧ＶSSとの電位差を検出し、電源切断信号を出力する。この電源電圧検出回路３０は、例えば図３に示すように構成され、外部から供給される直流電源電圧ＶDD（正確にはＶDD−ＶSS）が基準レベル以下となった時にハイレベルの電源切断信号Ｓoffを出力する。
図３に示す回路構成の場合、ＶDD−ＶSSがＮチャネルMOSトランジスタＮ１のしきい値電圧より高い時は、ＮチャネルMOSトランジスタＮ１がオンする。従って、抵抗Ｒ１とＮチャネルMOSトランジスタＮ１のドレインとのノードＡ１の電圧はほぼ接地電圧ＶSSであり、ＰチャネルMOSトランジスタＰ１がオンし、ＮチャネルMOSトランジスタＮ２がオフし、ＰチャネルMOSトランジスタＰ１とＮチャネルMOSトランジスタＮ２とのノードＡ２の電圧はハイレベルとなる。従って、インバータINVの出力は、ローレベルとなり、これがレベルシフタＬＳによりレベルシフトされて出力される。
【００２０】
一方、電源の供給の停止等により、電源電圧ＶDDが低下すると、ＶDD−ＶSSが低下し、ＮチャネルMOSトランジスタＮ１のしきい値電圧より低くなると、ＮチャネルMOSトランジスタＮ１がオフする。従って、ノードＡ１の電圧がほぼＶDDになり、ＰチャネルMOSトランジスタＰ１がオフし、ＮチャネルMOSトランジスタＮ２がオンし、ノードＡ１の電圧はローレベルとなる。従って、インバータINVの出力はハイレベルとなり、これがレベルシフタＬＳによりレベルシフトされて出力される。
【００２１】
従って、図３の電源電圧検出回路３０は、通常時は、ローレベルの電源切断信号Ｓoffを出力し、電源切断時等に、ハイレベルの電源切断信号Ｓoffを出力する電源切断検出回路として機能する。
【００２２】
ボルテージフォロワ増幅器２１５は、外部より供給される基準電圧ＶREFをボルテージフォロワ増幅し、電圧Ｖ0として出力する。この電圧Ｖ0は、後述する昇圧出力の基準電圧となる。
スイッチＳＷ９は、ＮチャネルＭＯＳトランジスタなどから構成され、電源電圧検出回路３０が出力するハイレベルの電源切断信号Ｓoffに応答してオンし、電圧Ｖ0を接地電圧ＶSSにプルダウンする。
【００２３】
スイッチ制御回路２１３は、通常時は、タイミング回路２７からの基準クロックに従って、半導体スイッチ等から構成されるスイッチＳＷ１〜ＳＷ８を、図４に示す通常動作期間Ｔｏｎのタイムシーケンスでオン・オフし、コンデンサＣＣ、Ｃ１〜Ｃ４の接続関係を切り替えて昇圧電圧Ｖ2〜Ｖ4を生成して出力する。
また、スイッチ制御回路２１３は、電源電圧検出回路３０が電源切断を示すハイレベルの電源切断信号Ｓoffを出力すると、図４に示す終了処理期間ＴｏｆｆのタイムシーケンスでスイッチＳＷ１〜ＳＷ８をオンさせる信号を出力する。
【００２４】
スイッチ制御回路２１３の動作電圧は、低電圧回路２２０の後述する安定化コンデンサＣＧの両端の電圧（充電電圧）から供給され、スイッチ制御回路２１３は、電源電圧ＶDDが断たれても、安定化コンデンサＣＧに充電されている電気エネルギーによりしばらくの間動作する。
【００２５】
低電圧回路２２０は、電源電圧ＶDDを一定電圧ＶCHに降圧して出力するスイッチングレギュレータ等の定電圧回路２２１と、定電圧回路２２１の出力端と接地電圧ＶSSとの間に接続された安定化コンデンサＣＧとから構成される。
低電圧回路２２０は、高電圧を必要としない論理回路等に低電圧の駆動電圧を供給するものであり、この駆動回路２０の消費電力を低減している。
また、低電圧回路２２０の安定化コンデンサＣＧは電荷を蓄積し、電源切断時に、液晶表示素子１０を非点灯状態にするための終了動作を行うための電源として機能する。
【００２６】
図１のタイミング回路２７は、駆動回路２０全体の動作タイミングを制御するものであり、低電圧ＶCHで動作し、基準クロックをスイッチ制御回路２１３に供給すると共に、２ビットの電圧切替信号ＳｃとＳｄを生成して走査駆動回路２５に供給する。
【００２７】
次に、このように構成された液晶表示装置の動作を説明する。
通常動作時は、駆動回路２０には、電源電圧ＶDDが供給され、電源電圧検出回路３０は、ローレベルの電源切断信号Ｓoffを出力する。スイッチ制御回路２１３は、このローレベルの電源切断信号Ｓoffとタイミング回路２７から供給されるクロック信号に従って、図４の通常動作期間Ｔｏｎに示すように、まず、スイッチＳＷ１とＳＷ２をオンする。すると、電源電圧ＶDDと基準電圧Ｖ1（＝Ｖ0）が電荷運搬用コンデンサＣＣに印加され、電荷運搬用コンデンサＣＣがほぼ電圧ＶDD−Ｖ1に充電される。
【００２８】
次に、スイッチ制御回路２１３は、スイッチＳＷ１とＳＷ２をオフし、スイッチＳＷ３とＳＷ４をオンする。これより、電荷運搬用コンデンサＣＣと昇圧用コンデンサＣ１の直列回路に、昇圧用コンデンサＣ２が並列に接続される。昇圧用コンデンサＣ１の両端の電圧はＶDD−Ｖ1であり、昇圧用コンデンサＣ２は、ほぼ電圧２・（ＶDD−Ｖ1）で充電される。
【００２９】
次に、スイッチ制御回路２１３は、スイッチＳＷ３とＳＷ４をオフし、スイッチＳＷ５とＳＷ６をオンする。これにより、電荷運搬用コンデンサＣＣと昇圧用コンデンサＣ２の直列回路に、昇圧用コンデンサＣ３が並列に接続される。従って、昇圧用コンデンサＣ３は、ほぼ電圧３・（ＶDD−Ｖ1）で充電される。
【００３０】
次に、スイッチ制御回路２１３は、スイッチＳＷ５とＳＷ６をオフし、スイッチＳＷ７とＳＷ８をオンする。これにより、電荷運搬用コンデンサＣＣと昇圧用コンデンサＣ３の直列回路に、昇圧用コンデンサＣ４が並列に接続される。従って、昇圧用コンデンサＣ４は、ほぼ電圧４・（ＶDD−Ｖ1）で充電される。
【００３１】
このような動作を繰り返すことにより、スイッチＳＷ１とＳＷ２をオンした時に、電圧ＶDD−Ｖ1で電荷運搬用コンデンサＣＣに蓄積した電荷を昇圧用コンデンサＣ２〜Ｃ４に順次分配する。
この動作を繰り返して行うことにより、昇圧用コンデンサＣ２〜Ｃ４に電荷が蓄積され、電源電圧ＶDDが昇圧された電圧Ｖ2（ ２・ＶDD−Ｖ0）、Ｖ3（ ３・ＶDD−２・Ｖ0）、Ｖ4（ ４・ＶDD−３・Ｖ0）が出力される。
【００３２】
信号駆動回路２３は、供給された画像信号Ｓａ，Ｓｂに従って電圧ＶDD、Ｖ2，Ｖ4のいずれかを選択し、各信号電極１１に印加する。
【００３３】
また、走査駆動回路２５は、電圧切替信号Ｓｃ，Ｓｄに従って電圧ＶDD、Ｖ3，Ｖ4，Ｖ1のいずれかを選択し、選択状態の走査電極１３に予め定められた波形の選択信号を、非選択状態の走査電極１３に予め定められた波形の非選択信号を、それぞれ印加する。
【００３４】
このようにして、通常動作時には、駆動回路２０は、電荷運搬用コンデンサＣＣ、昇圧用Ｃ１〜Ｃ４及びＣＧに充電した電圧を用いて、画像信号Ｓａ、Ｓｂにより定義される画像を液晶表示素子１０に表示する。
【００３５】
電源電圧ＶDDが遮断（オフ）された場合、電源ラインの電圧はＶDDから低下する。電源ラインの電圧が基準レベルまで低下すると、電源電圧検出回路３０はこれを検出し、ハイレベルの電源切断信号Ｓoffを出力する。
【００３６】
ハイレベルの電源切断信号Ｓoffに応答して、スイッチＳＷ９がオンし、電圧Ｖ0及びＶ1は接地電位ＶSSに短絡される。
【００３７】
スイッチ制御回路２１３は、電源電圧ＶDDが遮断されても、安定化コンデンサＣＧに蓄積された電荷（電気エネルギー）により動作しすぐには動作を停止しない。従って、スイッチ制御回路２１３は、ハイレベルの電源切断信号Ｓoffに応答して、図４の終了処理期間Ｔｏｆｆに示すように、スイッチＳＷ１〜ＳＷ８をオンする。
このスイッチＳＷ１〜ＳＷ８がオンの状態は、安定化コンデンサＣＧに蓄積された電荷がスイッチ制御回路２１３等の動作により放電されて、スイッチ制御回路２１３の動作電圧より低下するまでの間保持される。この間、スイッチＳＷ１〜ＳＷ９が全てオンするため、電圧ＶDD、Ｖ0〜Ｖ4は接地電位ＶSSに短絡され、電荷運搬用コンデンサＣ１〜Ｃ４、昇圧用ＣＣの蓄積電荷はほとんど全て放電される。
【００３８】
以上説明したように、この実施の形態における液晶表示装置においては、通常時は、コンデンサＣ１〜Ｃ４，ＣＣ、ＣＧを用いて動作を行い、電源遮断時には、コンデンサＣＧに蓄積された電荷（電気エネルギー）を用いて、液晶表示素子１０の表示を適切に終了させるための終了処理を行う。
即ち、コンデンサＣＧを電源として、コンデンサＣＣ、Ｃ１〜Ｃ４の蓄積電荷を放電させることにより、異常表示（輝線・輝点等）の原因となる電荷自体を除去し、さらに、昇圧回路２１０の昇圧動作を停止させて出力電圧を接地電圧ＶSSに固定し、高電圧が液晶表示素子１０に印加される可能性を低減する。従って、表示画面に輝点や輝線が表示される等の、コンデンサの蓄積電荷や昇圧電圧による不適切な表示を防止できる。
【００３９】
なお、上記実施の形態では、電源回路２１は、電源電圧ＶDDをコンデンサを用いて複数の段階の電圧に昇圧することにより駆動電圧Ｖ1〜Ｖ4を出力した。しかし、この発明は、電源電圧ＶDDを昇圧して昇圧電圧を生成し、生成した昇圧電圧をコンデンサを用いて分圧し、分圧した電圧を駆動電圧として出力する電源回路に適用してもよい。
この場合、電源回路は、例えば、図５に示すように、電源電圧検出回路３０と、昇圧部２１２と、低電圧回路２２０と、分圧回路２３０から構成され、駆動電圧Ｖ14、Ｖ13、Ｖ12、Ｖ11（Ｖ14＞Ｖ13＞Ｖ12＞Ｖ11）と、基準電圧Ｖ0（Ｖ11＞Ｖ0）を出力する。
【００４０】
図５に示す電源電圧検出回路３０と低電圧回路２２０の構成は、第１の実施の形態で説明した電源電圧検出回路３０と低電圧回路２２０の構成とほぼ同一である。
【００４１】
昇圧部２１２は、通常知られた構成を有し、外部から供給される電源電圧ＶDDを昇圧し、昇圧電圧Ｖprを分圧回路２３０に供給する。
分圧回路２３０は、昇圧部２１２から供給される昇圧電圧Ｖprから駆動電圧Ｖ14、Ｖ13、Ｖ12、Ｖ11を生成し、さらに駆動電圧の基準となる基準電圧Ｖ0を生成し、出力する。この分圧回路２３０は、図５に示すように、分圧用スイッチ制御回路２３５と、電荷搬送コンデンサＣＣ１と、電荷蓄積用コンデンサＣ１１〜Ｃ１３と、ボルテージフォロア回路ＶＦ１〜ＶＦ４と、スイッチ群ＳＷ１１〜ＳＷ２２から構成される。
【００４２】
分圧用スイッチ制御回路２３５は、通常時は、外部からのクロック信号に従って、半導体スイッチ等から構成されるスイッチ群ＳＷ１１〜ＳＷ１８を図６の通常動作期間Ｔｏｎに示すタイミングシーケンスでオン・オフし、コンデンサＣＣ１、Ｃ１１〜Ｃ１３の接続関係を切り替える。
また、分圧用スイッチ制御回路２３５は、電源電圧検出回路３０が電源切断を示すハイレベルの電源切断信号Ｓoffを出力すると、図６の終了処理期間Ｔｏｆｆに示すタイミングシーケンスでスイッチＳＷ１１〜ＳＷ１８をオンさせる信号を出力する。
【００４３】
なお、分圧用スイッチ制御回路２３５は、電源電圧ＶDDが断たれても、安定化コンデンサＣＧに充電されている電気エネルギーによりしばらくの間動作する。
【００４４】
電荷搬送コンデンサＣＣ１は、スイッチ群ＳＷ１１〜ＳＷ１８の開閉により、電荷蓄積用コンデンサＣ１１〜Ｃ１３との接続を順次切り替えられ、電荷蓄積用コンデンサＣ１１〜Ｃ１３に電荷を供給する。
電荷蓄積用コンデンサＣ１１〜Ｃ１３は、電荷搬送コンデンサＣＣ１から供給された電荷を蓄積し、対応するボルテージフォロア回路ＶＦ１〜ＶＦ３に供給する。
例えば、各コンデンサの静電容量が等しいとすると、各電荷蓄積用コンデンサＣ１１、Ｃ１２、Ｃ１３は、約１：２：３の電圧比で電荷を蓄積し、対応するボルテージフォロア回路ＶＦ１〜ＶＦ３に供給する。
【００４５】
ボルテージフォロア回路ＶＦ１〜ＶＦ３は、それぞれ対応する電荷蓄積用コンデンサＣ１１〜Ｃ１３からの出力電圧を１倍で増幅（インピーダンス変換）し、駆動電圧Ｖ11〜Ｖ13として出力する。また、ボルテージフォロア回路ＶＦ４は、昇圧部２１２からの昇圧電圧Ｖprを１倍で増幅（インピーダンス変換）し、駆動電圧Ｖ14として出力する。
【００４６】
スイッチＳＷ１９〜ＳＷ２２は、ＮチャネルＭＯＳトランジスタなどから構成され、電源電圧検出回路３０が出力するハイレベルの電源切断信号Ｓoffに応答してオンし、電圧Ｖ11，Ｖ12，Ｖ13を基準電圧Ｖ0にプルダウンする。
【００４７】
次に、このように構成された電源回路の動作を説明する。
通常動作時は、電源回路に電源電圧ＶDDが供給される。供給された電源電圧ＶDDは、昇圧部２１２により昇圧され、昇圧電圧Ｖprとして分圧回路２３０に供給される。
電源電圧検出回路３０は、ローレベルの電源切断信号Ｓoffを出力する。分圧用スイッチ制御回路２３５は、このローレベルの電源切断信号Ｓoffと外部から供給されるクロック信号に従って、図６の通常動作期間Ｔｏｎに示すように、まず、スイッチＳＷ１１とＳＷ１２をオンする。すると、電荷搬送コンデンサＣＣ１と電荷蓄積用コンデンサＣ１３が直列に接続される。従って、電荷蓄積用コンデンサＣ１３は、昇圧電圧Ｖprを電荷搬送コンデンサＣＣ１と電荷蓄積用コンデンサＣ１３との容量比に応じて分割した電圧で充電される。
【００４８】
次に、分圧用スイッチ制御回路２３５は、スイッチＳＷ１１とＳＷ１２をオフし、スイッチＳＷ１７とＳＷ１８をオンする。これにより、電荷搬送コンデンサＣＣ１に電荷蓄積用コンデンサＣ１１が並列に接続される。従って、電荷蓄積用コンデンサＣ１１は、電荷搬送コンデンサＣＣ１と電荷蓄積用コンデンサＣ１１との容量の和に対する電荷搬送コンデンサＣＣ１の容量に応じて、前記電荷搬送コンデンサＣＣ１の電圧より低い電圧に充電される。
【００４９】
次に、分圧用スイッチ制御回路２３５は、スイッチＳＷ１７とＳＷ１８をオフし、スイッチＳＷ１５とＳＷ１６をオンする。これにより、電荷搬送コンデンサＣＣ１と電荷蓄積用コンデンサＣ１１の直列回路に、電荷蓄積用コンデンサＣ１２が並列に接続される。従って、電荷蓄積用コンデンサＣ１２は、電荷蓄積用コンデンサＣ１１の充電電圧に電荷搬送コンデンサＣＣ１の充電電圧が加算された高い電圧で充電され、電荷蓄積用コンデンサＣ１１より高い電圧に充電される。
【００５０】
次に、分圧用スイッチ制御回路２３５は、スイッチＳＷ１５とＳＷ１６をオフし、スイッチＳＷ１３とＳＷ１４をオンする。これにより、電荷搬送コンデンサＣＣ１と電荷蓄積用コンデンサＣ１２の直列回路に、電荷蓄積用コンデンサＣ１３が並列に接続される。従って、電荷蓄積用コンデンサＣ１３は、電荷蓄積用コンデンサＣ１２の充電電圧に電荷搬送コンデンサＣＣ１の充電電圧が加算された高い電圧で充電され、電荷蓄積用コンデンサＣ１２の充電電圧より高い電圧に充電される。
【００５１】
即ち、分圧用スイッチ制御回路２３５は、図６の通常動作期間Ｔｏｎにおけるタイムシーケンスに従って、スイッチ群ＳＷ１１〜ＳＷ１８を制御して、先ず電荷搬送コンデンサＣＣ１と電荷蓄積用コンデンサＣ１３とを直列に接続して電荷搬送コンデンサＣＣ１を昇圧電圧Ｖprより低い電圧に充電し、この電荷搬送コンデンサＣＣ１に受電された電圧で電荷蓄積用コンデンサＣ１１を充電し、既に充電された電荷蓄積用コンデンサＣ１１，Ｃ１２の充電電圧に電荷搬送コンデンサＣＣ１の電圧を順次加算した電圧により次段の電荷蓄積用コンデンサＣ１２，Ｃ１３を順次充電するものである。
【００５２】
このようなスイッチ群ＳＷ１１〜ＳＷ１８の切り替え動作を高速に、且つ、複数回繰り返すことにより、電荷蓄積用コンデンサＣ１１，Ｃ１２，Ｃ１３は、次第に充電され安定した電位に保たれる。そして、これらの電荷蓄積用コンデンサＣ１１，Ｃ１２，Ｃ１３に充電される電圧は、電荷蓄積用コンデンサＣ１１，Ｃ１２，Ｃ１３及び電荷搬送コンデンサＣＣ１の各容量を適宜設定することにより選択することができる。例えば、電荷蓄積用コンデンサＣ１，Ｃ２，Ｃ３の各容量を等しくし、電荷搬送コンデンサＣＣ１の容量と電荷蓄積用コンデンサＣ１３の容量との比を３：１に設定することにより、前記スイッチの切替の繰り返しによって最終的には、電荷蓄積用コンデンサＣ１１は、ほぼＶpr／４の電圧で充電され、電荷蓄積用コンデンサＣ１２は、ほぼ２Ｖpr／４の電圧で充電され、電荷蓄積用コンデンサＣ１３は、ほぼ３Ｖpr／４の電圧で充電される。即ち、昇圧電圧Ｖprは４分割される。
【００５３】
そして、各電荷蓄積用コンデンサＣ１１〜Ｃ１３に充電された電圧は、ボルテージフォロア回路ＶＦ１〜ＶＦ３によりインピーダンス変換され、駆動電圧Ｖ11（Ｖpr／４）、駆動電圧Ｖ12（２・Ｖpr／４）、駆動電圧Ｖ13（３・Ｖpr／４）として出力される。又、昇圧部２１２からの昇圧電圧Ｖprは、ボルテージフォロア回路ＶＦ４によりインピーダンス変換され、駆動電圧Ｖ14（４・Ｖpr／４）として出力される。
【００５４】
電源電圧ＶDDが遮断（オフ）された場合、電源ラインの電圧はＶDDから低下する。電源ラインの電圧が基準レベルまで低下すると、電源電圧検出回路３０はこれを検出し、ハイレベルの電源切断信号Ｓoffを出力する。
【００５５】
ハイレベルの電源切断信号Ｓoffに応答して、スイッチＳＷ１９〜ＳＷ２２がオンし、電圧Ｖ14、Ｖ13、Ｖ12、Ｖ11は基準電位Ｖ0に短絡される。
【００５６】
分圧用スイッチ制御回路２３５は、電源電圧ＶDDが遮断されても、安定化コンデンサＣＧに蓄積された電荷（電気エネルギー）により動作しすぐには動作を停止しない。従って、分圧用スイッチ制御回路２３５は、ハイレベルの電源切断信号Ｓoffに応答して、図６の終了処理期間のタイムシーケンス示すように、スイッチＳＷ１１〜ＳＷ１８をオンする。
このスイッチＳＷ１１〜ＳＷ１８がオンの状態は、安定化コンデンサＣＧに蓄積された電荷が分圧用スイッチ制御回路２３５等の動作により放電されて、分圧用スイッチ制御回路２３５の動作電圧より低下するまでの間保持される。この間、スイッチＳＷ１１〜ＳＷ２２が全てオンするため、電圧Ｖ11〜Ｖ14は基準電位Ｖ0に短絡され、コンデンサＣ１１〜Ｃ１３、ＣＣ１の蓄積電荷はほとんど全て放電される。
【００５７】
以上説明した電源回路は、通常時には、コンデンサＣ１１〜Ｃ１３，ＣＣ１、ＣＧを用いて動作を行い、電源遮断時には、コンデンサＣＧに蓄積された電荷（電気エネルギー）を用いて、液晶表示素子１０の表示を適切に終了させるための終了処理を行う。
これにより、表示画面に輝点や輝線が表示される等の、コンデンサの蓄積電荷や分圧電圧による不適切な表示を防止できる。
【００５８】
なお、この発明は上記実施の形態に限定されず、種々の変形及び応用が可能である。
例えば、上記実施の形態では、電源切断時の異常表示を防止し、表示を適切に終了させるため、コンデンサの蓄積電荷を放電し、昇圧動作を停止し、印加電圧として非昇圧電圧を選択しているが、これらのいずれかのみを行ってもよい。例えば、コンデンサの蓄積電荷を放電する処理だけを行ってもよい。また、昇圧動作のみを停止してもよく、或いは、印加電圧として非昇圧電圧を選択するようにしてもよい。
【００５９】
さらに、この発明は、上述した実施例の異常表示防止手段の他に、液晶層１５に印加される電圧を実質的に０とするか、あるいは液晶層１５が応答しない電圧を印加するようにしても良い。
この場合、信号駆動回路２３は、図７（ａ）に示すようにゲート回路Ｇ１、Ｇ２と信号電極駆動ブロック２３１を備え、２ビットの画像信号ＳａとＳｂと、電源切断信号Ｓoffと、電源電圧ＶDDと、低電圧ＶCHと、昇圧電圧Ｖ2、Ｖ4とが入力される。この前記信号駆動回路２３は、低電圧ＶCHで動作し、図７（ｂ）に示す論理に従って電圧ＶDD、Ｖ2、Ｖ4のいずれかを選択して対応する信号電極１１に印加する。
【００６０】
また、走査駆動回路２５は、図８（ａ）に示すように、ゲート回路Ｇ３、Ｇ４と走査電極駆動ブロック２５１を備え、２ビットの電圧切替信号ＳｃとＳｄと、電源切断信号Ｓoffと、電源電圧ＶDDと、低電圧ＶCHと、昇圧電圧Ｖ1、Ｖ3、Ｖ4とが入力され、低電圧ＶCHで動作し、図８（ｂ）に示す論理に従って、電圧ＶDD、Ｖ1、Ｖ3、Ｖ4のいずれかを対応する走査電極１３に印加する。
【００６１】
このような、信号駆動回路２３は、電源切断信号Ｓoffがローレベルのため、信号駆動回路２３のゲートＧ１、Ｇ２が開き、信号電極駆動ブロック２３１には、画像信号Ｓａ，Ｓｂが供給される。信号電極駆動ブロック２３１は、画像信号Ｓａ，Ｓｂに従って電圧ＶDD、Ｖ2，Ｖ4のいずれかを選択し、各信号電極１１に印加する。
【００６２】
そして、走査駆動回路２５は、そのゲートＧ３、Ｇ４が開き、走査電極駆動ブロック２５１には、電圧切替信号Ｓｃ，Ｓｄが供給される。走査電極駆動ブロック２５１は、電圧切替信号Ｓｃ，Ｓｄに従って電圧ＶDD、Ｖ3，Ｖ4，Ｖ1のいずれかを選択し、選択状態の走査電極１３に予め定められた波形の選択信号を、非選択状態の走査電極１３に予め定められた波形の非選択信号を、それぞれ印加する。
【００６３】
電源電圧が遮断されたときは、ハイレベルの電源切断信号Ｓoffにより、ゲートＧ１〜Ｇ４は閉じる。従って、ゲートＧ１〜Ｇ４の出力は全てローレベルとなり、信号駆動回路２３及び走査駆動回路２５は共に電源電圧ＶDDを信号電極１１及び走査電極１３に印加する。即ち、表示画像を制御するための対向する２つの電極１１、１３は同一の電圧に固定される。従って、液晶層１５には実効的に０Ｖが印加され、表示はオフされる。
【００６４】
上述したように、この発明の上記実施の形態では、信号駆動回路２３と走査駆動回路２５に、非昇圧電圧である電源電圧ＶDDを選択させ、しかも、信号電極１１と走査電極１３に等しい電圧を印加し、液晶層１５への印加電圧を実質的に０ｖとしている。従って、表示がオフされ、異常表示を防止できる。
なお、信号電極１１と走査電極１３に印加する電圧は固定値である必要はなく、液晶層１５の実効印加電圧が０となるような波形の電圧を印加してもよい。
【００６５】
また、上述した表示素子の異常表示防止手段のうちの２又は３つの組み合わせを行ってもよい。
【００６６】
なお、上記実施の形態においては、コンデンサＣＣ、Ｃ１〜Ｃ４に蓄積されている電荷を放電させるために、コンデンサＣＣ、Ｃ１〜Ｃ４の両端を短絡した。しかし、この発明はこの方法に限定されず、種々の方法でコンデンサの蓄積電荷を低減できる。
例えば、充電されていたエネルギーを消費するための抵抗性負荷を介してコンデンサの両端を短絡してもよい。
【００６７】
また、電源切断後も、昇圧回路２１０を動作させた状態で、電源電圧ＶDDを低下若しくは停止させれば、コンデンサＣＣ、Ｃ１〜Ｃ４の電荷が徐々に消費され、昇圧電圧も低下する。従って、上記実施の形態と同様の効果を得ることができる。例えば、図９に示すように、電源ラインＶDDと接地ラインＶSSとの間に抵抗Ｒ２とスイッチＳＷ10とを直列に接続し、電源電圧検出回路３０が出力するハイレベルの電源切断信号ＳoffでスイッチＳＷ10をオンし、電源ラインＶDDの電圧を徐々に低下させても良い。この場合、スイッチ制御回路２１３は、電源切断検出信号offのレベルにかかわらず、低電圧ＶCHによりスイッチＳＷ１〜ＳＷ８の切換動作を続ける。
【００６８】
また、上記実施の形態では、電源遮断時に、信号電極１１と走査電極１３とを同一の電圧に固定したが、液晶層１５が応答しない（液晶表示素子１０が点灯しない）程度の電位差の電圧を印加してもよい。液晶表示素子１０が点灯しない電圧は、素子毎に異なる。従って、液晶表示素子の仕様に応じて、実験等により印加電圧を選択する。
例えば、液晶が応答する電圧（しきい値）が「ＶDD−Ｖ1」より大きい場合に、信号電極１１に昇圧電圧Ｖ2を印加し、走査電極に昇圧電圧Ｖ3を印加すれば、液晶層１５に印加される電圧は、Ｖ3−Ｖ2（ＶDD−Ｖ1にほぼ等しい）となって、液晶表示素子１０の点灯を防止することができる。
【００６９】
また、例えば、図１０（ａ）及び（ｂ）に示すように、スイッチ制御回路２１３に供給するクロック信号ＣＫの周波数を、ハイレベルの電源切断信号Ｓoffに従って、周波数切換回路８１で低周波数に切り替えても良い。この構成とすれば、単位時間当たりに、電荷搬送コンデンサＣＣから昇圧コンデンサＣ１〜Ｃ４に分配される電荷が低減し、昇圧電圧を通常時よりも低くすることができる。
【００７０】
この場合も、時間の経過と共にコンデンサＣＣ、Ｃ１〜Ｃ４に蓄積されている電荷が減少し、適切に表示を終了させることができる。
【００７１】
液晶表示素子駆動用のＬＳＩ（集積回路）は、液晶表示素子１０の表示をオフするための命令（表示オフ命令）をサポートしている。この種のＬＳＩは、表示オフ命令を受信すると、ＬＳＩ内部の表示オン／オフ切換用のレジスタの値を書き換え、レジスタの値に従って表示をオフする。
従って、このようなＬＳＩを使用する場合には、例えば、図１１に示すように、電源切断信号Ｓoffに応答して、表示オフコマンドを発行するコマンド発行部９１を配置してもよい。この場合、電源電圧ＶDDが低下すると、ハイレベルの電源切断信号Ｓoffに従ってコマンド発行部９１が表示オフコマンドを発行する。ＬＳＩ内部の制御部９２は表示オフコマンドに応答し、表示オン／オフ用レジスタ９３の値を表示オフを指示する値に書き換える。表示制御部９４は、レジスタ値に従って、表示をオフ状態とする。このような構成によっても、電源遮断時に適切に表示をオフすることができる。
【００７２】
また、電源電圧検出回路３０の構成も、図３に示す構成に限定されず、任意に変更可能であり、電源電圧が基準レベルより低下したことを、検出できるならば、任意の構成を採用可能である。
【００７３】
さらに、上記実施の形態において、表示素子として、単純マトリクス型の液晶表示素子１０の場合を説明したが、表示素子の構成は任意である。
例えば、表示素子としてＴＦＴ或いはＭＩＭを用いたアクティブマトリクス型の液晶表示素子を使用可能である。この場合にも、電源オフ時に、コンデンサの電荷を放電し、昇圧動作を停止し、非昇圧電圧を選択し、差がしきい値を超えないような波形の電圧を画素電極と共通電極との間に印加する。
【００７４】
また、信号駆動回路２３、走査駆動回路２５、タイミング回路２７の構成等も任意に変更可能であり、画像信号も３ビット以上のディジタル信号でもよく、アナログ信号でもよい。
【００７５】
さらに、この発明の駆動回路は、液晶表示素子の駆動回路に限定されず、ＰＤＰ（プラズマディスプレイパネル）、ＥＬ（エレクトロルミネッセンス）パネル、ＦＥＤ（フィールドエミッションディスプレイ）等の、コンデンサを用いて駆動電圧を生成し、電源切断時に、コンデンサの電荷が表示素子に異常表示を行わせる可能性がある駆動回路に広く適用可能である。
【００７６】
【発明の効果】
以上説明したように、本発明によれば、電源切断時に表示素子に発生する異常表示を防止し、表示を適切に終了させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の液晶表示装置の構成を示すブロック図である。
【図２】図１に示す電源回路の構成を示すブロック図である。
【図３】図１に示す電源電圧検出回路の回路図である。
【図４】図２に示すスイッチＳＷ１〜ＳＷ８のオン・オフのタイミングを示すタイミングチャートである。
【図５】図２に示す電源回路の変形例である。
【図６】図５に示すスイッチＳＷ１〜ＳＷ８のオン・オフのタイミングを示すタイミングチャートである。
【図７】図１に示す信号駆動回路の構成を示すブロック図である。
【図８】図１に示す走査駆動回路の構成を示すブロック図である。
【図９】電源切断時に、電源電圧を低下させるための構成を示す図である。
【図１０】（ａ）は、電源切断時に昇圧回路の昇圧電圧を低下させるためにクロック信号の周波数を低減するための構成を示す回路ブロック図であり、（ｂ）は、電源切断時に、クロック周波数を低減させる様子を示すタイミングチャートである。
【図１１】表示オン／オフ用レジスタを備える駆動用ＬＳＩを使用する場合の構成例を示すブロック図である。
【符号の説明】
１０・・・液晶表示素子、１１・・・信号電極、１３・・・走査電極、１５・・・液晶層、２０・・・駆動回路、２１・・・電源回路、２３・・・信号駆動回路、２５・・・走査駆動回路、２７・・・タイミング回路、３０・・・電源電圧検出回路、２１０・・・昇圧回路、２１２・・・昇圧部、２１３・・・スイッチ制御回路、２１５・・・ボルテージフォロア増幅器、２２０・・・低電圧回路、２２１・・・定電圧回路、２３０・・・分圧回路、２３５・・・分圧用スイッチ制御回路
【発明の属する技術分野】
本発明は、表示素子の駆動回路と駆動方法に関し、特に、電源切断（オフ）時に、本来表示されるべきでない輝線、輝点などの不適切な表示を防止することができる駆動回路及び駆動方法に関する。
【０００２】
【従来の技術】
表示素子は、電池等の電源から供給された電源電圧より高い電圧で駆動される。そのため、表示素子の駆動回路は、電池等の電源電圧を予め定めた高い電圧に昇圧するための昇圧回路を備えている。又、表示素子を時分割駆動するために、走査電極と信号電極に供給する走査電圧と信号電圧とは、異なる電圧値を持った複数の電圧で形成される。そのため、前記駆動回路には、電圧値の異なる複数の出力電圧を持った電源回路が用いられている。
複数の出力を持った前記電源回路としては、電源電圧を異なる電圧値の複数の電圧に昇圧して出力する昇圧回路、或いは、予め昇圧された高い電圧を異なる電圧値の複数の電圧に分圧して出力する分圧回路が用いられている。これらの昇圧回路としては、複数のコンデンサを用い、これらのコンデンサに充電された電圧を加算するようにそれらの接続を切り換えることにより昇圧するものが知られている。また、分圧回路としては、抵抗機或いはコンデンサの直列回路により電源電圧を分圧するもの等が知られている。
表示素子の駆動回路に用いられる上記昇圧回路、或いは分圧回路は、消費電力を低減するために、コンデンサを用いたものが適している。
又、前記電源回路の各出力線には出力する電圧の安定などのため、複数のコンデンサを備えている。
【０００３】
【発明が解決しようとする課題】
従来の駆動回路では、電源が切断された場合に、上述した駆動回路に設けられたコンデンサに残っている電荷が、表示素子に供給され、表示部が異常点灯するという問題がある。
例えば、電源オフ直後は、各種スイッチが不安定な状態になるため、各コンデンサに蓄積されている電荷が、不安定にオンしたスイッチを介して表示素子に印加され、表示素子に輝線や輝点を表示させ、この不要表示は前記コンデンサに蓄積された電荷が放電するまで維持されるという問題があった。
【０００４】
本発明は、上記従来技術の問題点を解消するためになされたものであり、電源の切断に起因する異常表示を防止することを目的とする。
また、本発明は、電源オフ時に、表示素子の表示を適切に終了させることを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点にかかる表示素子の駆動回路は、複数のスイッチ手段と、これらの複数のスイッチ手段の開閉によって接続が切り替えられる複数の昇圧用コンデンサ及び電荷運搬用コンデンサを有し、予め定めた順序に従って前記複数のスイッチ手段の開閉を制御することにより、供給された電源電圧を昇圧して前記複数の昇圧用コンデンサに充電し、これらの複数の昇圧用コンデンサに充電された電圧を用いて前記表示素子を動作させるための複数の駆動電圧を生成する電源供給手段と、前記電源供給手段が生成した複数の駆動電圧を選択的に前記表示素子に供給する駆動電圧供給手段とを備えた駆動手段と、
前記駆動手段を動作させる動作電力を発生して前記駆動手段に供給し、この動作電力の蓄積手段を備えた電源手段と、
前記駆動手段への電源電圧の供給の停止を検出する電源切断検出手段と、
前記電源切断検出手段の検出に応答し、前記蓄積手段に蓄積されている電力により前記駆動手段を動作させて、前記電源供給手段の前記複数のスイッチ手段を閉成し、予め定めた電源切断処理動作を実行させる電源切断時処理手段と、
を備えることを特徴とする。
【０００６】
この発明によれば、表示素子の駆動回路は蓄積手段により蓄積された電力を用いて、複数の昇圧用コンデンサ及び電荷運搬用コンデンサの接続を切り替えるための前記複数のスイッチ手段を閉成し、予め定めた電源切断処理を行うので、電源がオフされた後、表示素子への異常な輝線、輝点などの発生を防止することができる。さらに、蓄積手段により蓄積された電力を用いて所定の処理を実行する動作により、蓄積電荷を消費して、蓄積電荷による異常表示を防止できる。また、蓄積手段自体は、表示素子の駆動に本来必要なものであり、蓄積手段を新たに設ける必要もない。
【０００７】
また、上記構成の表示素子の駆動回路は、電力の供給停止時に、前記表示素子の表示をオフすることにより異常表示を防止できる。
【０００８】
電源切断時処理手段は、昇圧用コンデンサの両端を短絡することにより放電させてもよい。これにより、異常表示の原因となる蓄積電荷自体を除去できる。また、昇圧用コンデンサの少なくとも一端の電圧を固定電圧に固定するなどしてもよい。
【０００９】
また、表示を非点灯状態にするような電圧の信号を、前記表示素子に供給するようにしてもよい。例えば、前記表示素子が、２つの電極（液晶表示素子の場合、例えば、走査電極と信号電極）の間に印加される電圧が所定レベルの閾値以上の時に表示を行うものである場合、前記２つの電極に印加される電圧を、同一又はそれらの電位差が前記閾値未満の電圧となる信号を前記表示素子に供給すればよい。
【００１０】
前記電源供給手段は、前記昇圧電圧の出力を停止又は低下させてもよい。
【００１１】
前記電源切断検出手段は、電源供給の停止の検出に応答して、外部より供給される電圧を、プルダウンする等して低下させてもよい。
【００１２】
また、この発明の第２の観点にかかる表示素子の駆動方法は、複数のスイッチ手段の開閉によって接続が切り替えられる複数の昇圧用コンデンサ及び電荷運搬用コンデンサを、前記複数のスイッチ手段の予め定めた順序の開閉制御による接続の切り替えによって、供給された電源電圧を昇圧して前記複数の昇圧用コンデンサに充電し、これらの複数の昇圧用コンデンサに充電された電圧を用いて前記表示素子を動作させるための複数の駆動電圧を生成して、前記表示素子に選択的に供給することにより前記表示素子を駆動する駆動方法において、
電源電力の供給が断たれたことを検出した時に、前記昇圧用コンデンサ及び電荷運搬用コンデンサとは異なるコンデンサに蓄積された電気エネルギーを用いて、前記複数のスイッチ手段を閉成し、予め定めた電源切断処理動作を実行させるための終了処理を実行する、
ことを特徴とする。
これにより、異常表示の原因となる電源供給手段のコンデンサに蓄積された電荷を放電させたり、表示素子を非点灯状態にするための駆動電圧を印加する等の、終了処理を行い、表示素子の表示動作を正常に終了させることができる。
さらに、この発明の表示素子の駆動回路は、複数のスイッチ手段と、これらの複数のスイッチ手段の開閉によって接続が切り替えられる複数の電荷蓄積用コンデンサ及び電荷運搬コンデンサを有し、予め定めた順序に従って前記複数のスイッチ手段の開閉を制御することにより、電源電圧が昇圧されて供給された昇圧電圧を分圧して前記複数の電荷蓄積用コンデンサに充電し、これらの複数の電荷蓄積用コンデンサに充電された電圧を用いて前記表示素子を動作させるための複数の駆動電圧を生成する電源供給手段と、前記電源供給手段が生成した複数の駆動電圧を選択的に前記表示素子に供給する駆動電圧供給手段とを備えた駆動手段と、
前記駆動手段を動作させる動作電力を発生して前記駆動手段に供給し、この動作電力の蓄積手段を備えた電源手段と、
前記駆動手段への電源電圧の供給の停止を検出する電源切断検出手段と、
前記電源切断検出手段の検出に応答し、前記蓄積手段に蓄積されている電力により前記駆動手段を動作させて、前記電源供給手段の前記複数のスイッチ手段を閉成し、予め定めた電源切断処理動作を実行させる電源切断時処理手段と、
を備えることを特徴とする。
この発明によれば、表示素子の駆動回路は蓄積手段により蓄積された電力を用いて、複数の電荷蓄積用コンデンサ及び電荷運搬コンデンサの接続を切り替えるための前記複数のスイッチ手段を閉成し、予め定めた電源切断処理を行うので、昇圧された昇圧電圧を分圧して複数の駆動電圧を生成する駆動回路であっても、電源がオフされた後、表示素子への異常な輝線、輝点などの発生を防止することができる。
【００１３】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態にかかる液晶表示装置について説明する。
【００１４】
この液晶表示装置は、図１に示すように、液晶表示素子１０と、この液晶表示素子１０駆動する駆動回路２０と、この駆動回路に供給される電源電圧を検出し、前記駆動回路の動作を制御する電源電圧検出回路３０とから構成されている。
【００１５】
液晶表示素子１０は、図１に模式的に示すように、複数の信号電極（セグメント電極）１１と信号電極１１に直交して配置された複数の走査電極（コモンライン）１３と、信号電極１１と走査電極１３との間に配置された液晶層１５とを備え、信号電極１１と走査電極１３との間に印加される電圧に応じた表示を行う。
【００１６】
駆動回路２０は、液晶表示素子１０を制御及び駆動するための回路であり、図１に模式的に示すように、複数の電圧を発生して出力する電源回路２１と、電源回路２１から出力された複数の電圧を選択して、液晶表示素子１０の複数の信号電極１１に信号電圧を供給する信号駆動回路２３と、電源回路２１から出力された複数の電圧を選択して、複数の走査電極１３に走査電圧を供給する走査駆動回路２５と、前述の各回路に複数のクロック信号を供給するタイミング回路２７とより構成され、例えば、ＬＳＩ化されている。
【００１７】
電源回路２１は、図２に示すように、供給された電源電圧を昇圧した複数の電圧を発生する昇圧回路２１０と、信号駆動回路２３と、走査駆動回路２５と、電源回路２１等の論理回路を動作させるための動作電圧を発生する低電圧回路２２０とより構成される。
【００１８】
昇圧回路２１０は、電力の供給を受け、液晶表示素子１０を駆動するための電圧を生成するためのものであり、図２に示すように、予め定められた順序に従って複数のスイッチの開閉を制御するための信号を出力するスイッチ制御回路２１３と、スイッチ制御回路２１３からの信号電極により開閉制御されるスイッチ群ＳＷ１〜ＳＷ９と、スイッチ群ＳＷ１〜ＳＷ９の開閉によって接続が切り替えられる昇圧用コンデンサＣ１〜Ｃ４、電荷運搬用ＣＣと、外部から供給される基準電圧ＶREFが入力され、前記コンデンサＣ１〜Ｃ４、ＣＣに充電するための電圧Ｖ0を出力するボルテージフォロワ増幅器２１５とから構成され、外部から供給される基準電圧ＶREFに等しい電圧Ｖ1と、電源電圧ＶDDを昇圧した電圧Ｖ2〜Ｖ4（Ｖ4＞Ｖ3＞Ｖ2＞ＶDD＞Ｖ1）を出力する。
【００１９】
電源電圧検出回路３０は、外部より供給される電源電圧ＶDDと接地電圧ＶSSとの電位差を検出し、電源切断信号を出力する。この電源電圧検出回路３０は、例えば図３に示すように構成され、外部から供給される直流電源電圧ＶDD（正確にはＶDD−ＶSS）が基準レベル以下となった時にハイレベルの電源切断信号Ｓoffを出力する。
図３に示す回路構成の場合、ＶDD−ＶSSがＮチャネルMOSトランジスタＮ１のしきい値電圧より高い時は、ＮチャネルMOSトランジスタＮ１がオンする。従って、抵抗Ｒ１とＮチャネルMOSトランジスタＮ１のドレインとのノードＡ１の電圧はほぼ接地電圧ＶSSであり、ＰチャネルMOSトランジスタＰ１がオンし、ＮチャネルMOSトランジスタＮ２がオフし、ＰチャネルMOSトランジスタＰ１とＮチャネルMOSトランジスタＮ２とのノードＡ２の電圧はハイレベルとなる。従って、インバータINVの出力は、ローレベルとなり、これがレベルシフタＬＳによりレベルシフトされて出力される。
【００２０】
一方、電源の供給の停止等により、電源電圧ＶDDが低下すると、ＶDD−ＶSSが低下し、ＮチャネルMOSトランジスタＮ１のしきい値電圧より低くなると、ＮチャネルMOSトランジスタＮ１がオフする。従って、ノードＡ１の電圧がほぼＶDDになり、ＰチャネルMOSトランジスタＰ１がオフし、ＮチャネルMOSトランジスタＮ２がオンし、ノードＡ１の電圧はローレベルとなる。従って、インバータINVの出力はハイレベルとなり、これがレベルシフタＬＳによりレベルシフトされて出力される。
【００２１】
従って、図３の電源電圧検出回路３０は、通常時は、ローレベルの電源切断信号Ｓoffを出力し、電源切断時等に、ハイレベルの電源切断信号Ｓoffを出力する電源切断検出回路として機能する。
【００２２】
ボルテージフォロワ増幅器２１５は、外部より供給される基準電圧ＶREFをボルテージフォロワ増幅し、電圧Ｖ0として出力する。この電圧Ｖ0は、後述する昇圧出力の基準電圧となる。
スイッチＳＷ９は、ＮチャネルＭＯＳトランジスタなどから構成され、電源電圧検出回路３０が出力するハイレベルの電源切断信号Ｓoffに応答してオンし、電圧Ｖ0を接地電圧ＶSSにプルダウンする。
【００２３】
スイッチ制御回路２１３は、通常時は、タイミング回路２７からの基準クロックに従って、半導体スイッチ等から構成されるスイッチＳＷ１〜ＳＷ８を、図４に示す通常動作期間Ｔｏｎのタイムシーケンスでオン・オフし、コンデンサＣＣ、Ｃ１〜Ｃ４の接続関係を切り替えて昇圧電圧Ｖ2〜Ｖ4を生成して出力する。
また、スイッチ制御回路２１３は、電源電圧検出回路３０が電源切断を示すハイレベルの電源切断信号Ｓoffを出力すると、図４に示す終了処理期間ＴｏｆｆのタイムシーケンスでスイッチＳＷ１〜ＳＷ８をオンさせる信号を出力する。
【００２４】
スイッチ制御回路２１３の動作電圧は、低電圧回路２２０の後述する安定化コンデンサＣＧの両端の電圧（充電電圧）から供給され、スイッチ制御回路２１３は、電源電圧ＶDDが断たれても、安定化コンデンサＣＧに充電されている電気エネルギーによりしばらくの間動作する。
【００２５】
低電圧回路２２０は、電源電圧ＶDDを一定電圧ＶCHに降圧して出力するスイッチングレギュレータ等の定電圧回路２２１と、定電圧回路２２１の出力端と接地電圧ＶSSとの間に接続された安定化コンデンサＣＧとから構成される。
低電圧回路２２０は、高電圧を必要としない論理回路等に低電圧の駆動電圧を供給するものであり、この駆動回路２０の消費電力を低減している。
また、低電圧回路２２０の安定化コンデンサＣＧは電荷を蓄積し、電源切断時に、液晶表示素子１０を非点灯状態にするための終了動作を行うための電源として機能する。
【００２６】
図１のタイミング回路２７は、駆動回路２０全体の動作タイミングを制御するものであり、低電圧ＶCHで動作し、基準クロックをスイッチ制御回路２１３に供給すると共に、２ビットの電圧切替信号ＳｃとＳｄを生成して走査駆動回路２５に供給する。
【００２７】
次に、このように構成された液晶表示装置の動作を説明する。
通常動作時は、駆動回路２０には、電源電圧ＶDDが供給され、電源電圧検出回路３０は、ローレベルの電源切断信号Ｓoffを出力する。スイッチ制御回路２１３は、このローレベルの電源切断信号Ｓoffとタイミング回路２７から供給されるクロック信号に従って、図４の通常動作期間Ｔｏｎに示すように、まず、スイッチＳＷ１とＳＷ２をオンする。すると、電源電圧ＶDDと基準電圧Ｖ1（＝Ｖ0）が電荷運搬用コンデンサＣＣに印加され、電荷運搬用コンデンサＣＣがほぼ電圧ＶDD−Ｖ1に充電される。
【００２８】
次に、スイッチ制御回路２１３は、スイッチＳＷ１とＳＷ２をオフし、スイッチＳＷ３とＳＷ４をオンする。これより、電荷運搬用コンデンサＣＣと昇圧用コンデンサＣ１の直列回路に、昇圧用コンデンサＣ２が並列に接続される。昇圧用コンデンサＣ１の両端の電圧はＶDD−Ｖ1であり、昇圧用コンデンサＣ２は、ほぼ電圧２・（ＶDD−Ｖ1）で充電される。
【００２９】
次に、スイッチ制御回路２１３は、スイッチＳＷ３とＳＷ４をオフし、スイッチＳＷ５とＳＷ６をオンする。これにより、電荷運搬用コンデンサＣＣと昇圧用コンデンサＣ２の直列回路に、昇圧用コンデンサＣ３が並列に接続される。従って、昇圧用コンデンサＣ３は、ほぼ電圧３・（ＶDD−Ｖ1）で充電される。
【００３０】
次に、スイッチ制御回路２１３は、スイッチＳＷ５とＳＷ６をオフし、スイッチＳＷ７とＳＷ８をオンする。これにより、電荷運搬用コンデンサＣＣと昇圧用コンデンサＣ３の直列回路に、昇圧用コンデンサＣ４が並列に接続される。従って、昇圧用コンデンサＣ４は、ほぼ電圧４・（ＶDD−Ｖ1）で充電される。
【００３１】
このような動作を繰り返すことにより、スイッチＳＷ１とＳＷ２をオンした時に、電圧ＶDD−Ｖ1で電荷運搬用コンデンサＣＣに蓄積した電荷を昇圧用コンデンサＣ２〜Ｃ４に順次分配する。
この動作を繰り返して行うことにより、昇圧用コンデンサＣ２〜Ｃ４に電荷が蓄積され、電源電圧ＶDDが昇圧された電圧Ｖ2（ ２・ＶDD−Ｖ0）、Ｖ3（ ３・ＶDD−２・Ｖ0）、Ｖ4（ ４・ＶDD−３・Ｖ0）が出力される。
【００３２】
信号駆動回路２３は、供給された画像信号Ｓａ，Ｓｂに従って電圧ＶDD、Ｖ2，Ｖ4のいずれかを選択し、各信号電極１１に印加する。
【００３３】
また、走査駆動回路２５は、電圧切替信号Ｓｃ，Ｓｄに従って電圧ＶDD、Ｖ3，Ｖ4，Ｖ1のいずれかを選択し、選択状態の走査電極１３に予め定められた波形の選択信号を、非選択状態の走査電極１３に予め定められた波形の非選択信号を、それぞれ印加する。
【００３４】
このようにして、通常動作時には、駆動回路２０は、電荷運搬用コンデンサＣＣ、昇圧用Ｃ１〜Ｃ４及びＣＧに充電した電圧を用いて、画像信号Ｓａ、Ｓｂにより定義される画像を液晶表示素子１０に表示する。
【００３５】
電源電圧ＶDDが遮断（オフ）された場合、電源ラインの電圧はＶDDから低下する。電源ラインの電圧が基準レベルまで低下すると、電源電圧検出回路３０はこれを検出し、ハイレベルの電源切断信号Ｓoffを出力する。
【００３６】
ハイレベルの電源切断信号Ｓoffに応答して、スイッチＳＷ９がオンし、電圧Ｖ0及びＶ1は接地電位ＶSSに短絡される。
【００３７】
スイッチ制御回路２１３は、電源電圧ＶDDが遮断されても、安定化コンデンサＣＧに蓄積された電荷（電気エネルギー）により動作しすぐには動作を停止しない。従って、スイッチ制御回路２１３は、ハイレベルの電源切断信号Ｓoffに応答して、図４の終了処理期間Ｔｏｆｆに示すように、スイッチＳＷ１〜ＳＷ８をオンする。
このスイッチＳＷ１〜ＳＷ８がオンの状態は、安定化コンデンサＣＧに蓄積された電荷がスイッチ制御回路２１３等の動作により放電されて、スイッチ制御回路２１３の動作電圧より低下するまでの間保持される。この間、スイッチＳＷ１〜ＳＷ９が全てオンするため、電圧ＶDD、Ｖ0〜Ｖ4は接地電位ＶSSに短絡され、電荷運搬用コンデンサＣ１〜Ｃ４、昇圧用ＣＣの蓄積電荷はほとんど全て放電される。
【００３８】
以上説明したように、この実施の形態における液晶表示装置においては、通常時は、コンデンサＣ１〜Ｃ４，ＣＣ、ＣＧを用いて動作を行い、電源遮断時には、コンデンサＣＧに蓄積された電荷（電気エネルギー）を用いて、液晶表示素子１０の表示を適切に終了させるための終了処理を行う。
即ち、コンデンサＣＧを電源として、コンデンサＣＣ、Ｃ１〜Ｃ４の蓄積電荷を放電させることにより、異常表示（輝線・輝点等）の原因となる電荷自体を除去し、さらに、昇圧回路２１０の昇圧動作を停止させて出力電圧を接地電圧ＶSSに固定し、高電圧が液晶表示素子１０に印加される可能性を低減する。従って、表示画面に輝点や輝線が表示される等の、コンデンサの蓄積電荷や昇圧電圧による不適切な表示を防止できる。
【００３９】
なお、上記実施の形態では、電源回路２１は、電源電圧ＶDDをコンデンサを用いて複数の段階の電圧に昇圧することにより駆動電圧Ｖ1〜Ｖ4を出力した。しかし、この発明は、電源電圧ＶDDを昇圧して昇圧電圧を生成し、生成した昇圧電圧をコンデンサを用いて分圧し、分圧した電圧を駆動電圧として出力する電源回路に適用してもよい。
この場合、電源回路は、例えば、図５に示すように、電源電圧検出回路３０と、昇圧部２１２と、低電圧回路２２０と、分圧回路２３０から構成され、駆動電圧Ｖ14、Ｖ13、Ｖ12、Ｖ11（Ｖ14＞Ｖ13＞Ｖ12＞Ｖ11）と、基準電圧Ｖ0（Ｖ11＞Ｖ0）を出力する。
【００４０】
図５に示す電源電圧検出回路３０と低電圧回路２２０の構成は、第１の実施の形態で説明した電源電圧検出回路３０と低電圧回路２２０の構成とほぼ同一である。
【００４１】
昇圧部２１２は、通常知られた構成を有し、外部から供給される電源電圧ＶDDを昇圧し、昇圧電圧Ｖprを分圧回路２３０に供給する。
分圧回路２３０は、昇圧部２１２から供給される昇圧電圧Ｖprから駆動電圧Ｖ14、Ｖ13、Ｖ12、Ｖ11を生成し、さらに駆動電圧の基準となる基準電圧Ｖ0を生成し、出力する。この分圧回路２３０は、図５に示すように、分圧用スイッチ制御回路２３５と、電荷搬送コンデンサＣＣ１と、電荷蓄積用コンデンサＣ１１〜Ｃ１３と、ボルテージフォロア回路ＶＦ１〜ＶＦ４と、スイッチ群ＳＷ１１〜ＳＷ２２から構成される。
【００４２】
分圧用スイッチ制御回路２３５は、通常時は、外部からのクロック信号に従って、半導体スイッチ等から構成されるスイッチ群ＳＷ１１〜ＳＷ１８を図６の通常動作期間Ｔｏｎに示すタイミングシーケンスでオン・オフし、コンデンサＣＣ１、Ｃ１１〜Ｃ１３の接続関係を切り替える。
また、分圧用スイッチ制御回路２３５は、電源電圧検出回路３０が電源切断を示すハイレベルの電源切断信号Ｓoffを出力すると、図６の終了処理期間Ｔｏｆｆに示すタイミングシーケンスでスイッチＳＷ１１〜ＳＷ１８をオンさせる信号を出力する。
【００４３】
なお、分圧用スイッチ制御回路２３５は、電源電圧ＶDDが断たれても、安定化コンデンサＣＧに充電されている電気エネルギーによりしばらくの間動作する。
【００４４】
電荷搬送コンデンサＣＣ１は、スイッチ群ＳＷ１１〜ＳＷ１８の開閉により、電荷蓄積用コンデンサＣ１１〜Ｃ１３との接続を順次切り替えられ、電荷蓄積用コンデンサＣ１１〜Ｃ１３に電荷を供給する。
電荷蓄積用コンデンサＣ１１〜Ｃ１３は、電荷搬送コンデンサＣＣ１から供給された電荷を蓄積し、対応するボルテージフォロア回路ＶＦ１〜ＶＦ３に供給する。
例えば、各コンデンサの静電容量が等しいとすると、各電荷蓄積用コンデンサＣ１１、Ｃ１２、Ｃ１３は、約１：２：３の電圧比で電荷を蓄積し、対応するボルテージフォロア回路ＶＦ１〜ＶＦ３に供給する。
【００４５】
ボルテージフォロア回路ＶＦ１〜ＶＦ３は、それぞれ対応する電荷蓄積用コンデンサＣ１１〜Ｃ１３からの出力電圧を１倍で増幅（インピーダンス変換）し、駆動電圧Ｖ11〜Ｖ13として出力する。また、ボルテージフォロア回路ＶＦ４は、昇圧部２１２からの昇圧電圧Ｖprを１倍で増幅（インピーダンス変換）し、駆動電圧Ｖ14として出力する。
【００４６】
スイッチＳＷ１９〜ＳＷ２２は、ＮチャネルＭＯＳトランジスタなどから構成され、電源電圧検出回路３０が出力するハイレベルの電源切断信号Ｓoffに応答してオンし、電圧Ｖ11，Ｖ12，Ｖ13を基準電圧Ｖ0にプルダウンする。
【００４７】
次に、このように構成された電源回路の動作を説明する。
通常動作時は、電源回路に電源電圧ＶDDが供給される。供給された電源電圧ＶDDは、昇圧部２１２により昇圧され、昇圧電圧Ｖprとして分圧回路２３０に供給される。
電源電圧検出回路３０は、ローレベルの電源切断信号Ｓoffを出力する。分圧用スイッチ制御回路２３５は、このローレベルの電源切断信号Ｓoffと外部から供給されるクロック信号に従って、図６の通常動作期間Ｔｏｎに示すように、まず、スイッチＳＷ１１とＳＷ１２をオンする。すると、電荷搬送コンデンサＣＣ１と電荷蓄積用コンデンサＣ１３が直列に接続される。従って、電荷蓄積用コンデンサＣ１３は、昇圧電圧Ｖprを電荷搬送コンデンサＣＣ１と電荷蓄積用コンデンサＣ１３との容量比に応じて分割した電圧で充電される。
【００４８】
次に、分圧用スイッチ制御回路２３５は、スイッチＳＷ１１とＳＷ１２をオフし、スイッチＳＷ１７とＳＷ１８をオンする。これにより、電荷搬送コンデンサＣＣ１に電荷蓄積用コンデンサＣ１１が並列に接続される。従って、電荷蓄積用コンデンサＣ１１は、電荷搬送コンデンサＣＣ１と電荷蓄積用コンデンサＣ１１との容量の和に対する電荷搬送コンデンサＣＣ１の容量に応じて、前記電荷搬送コンデンサＣＣ１の電圧より低い電圧に充電される。
【００４９】
次に、分圧用スイッチ制御回路２３５は、スイッチＳＷ１７とＳＷ１８をオフし、スイッチＳＷ１５とＳＷ１６をオンする。これにより、電荷搬送コンデンサＣＣ１と電荷蓄積用コンデンサＣ１１の直列回路に、電荷蓄積用コンデンサＣ１２が並列に接続される。従って、電荷蓄積用コンデンサＣ１２は、電荷蓄積用コンデンサＣ１１の充電電圧に電荷搬送コンデンサＣＣ１の充電電圧が加算された高い電圧で充電され、電荷蓄積用コンデンサＣ１１より高い電圧に充電される。
【００５０】
次に、分圧用スイッチ制御回路２３５は、スイッチＳＷ１５とＳＷ１６をオフし、スイッチＳＷ１３とＳＷ１４をオンする。これにより、電荷搬送コンデンサＣＣ１と電荷蓄積用コンデンサＣ１２の直列回路に、電荷蓄積用コンデンサＣ１３が並列に接続される。従って、電荷蓄積用コンデンサＣ１３は、電荷蓄積用コンデンサＣ１２の充電電圧に電荷搬送コンデンサＣＣ１の充電電圧が加算された高い電圧で充電され、電荷蓄積用コンデンサＣ１２の充電電圧より高い電圧に充電される。
【００５１】
即ち、分圧用スイッチ制御回路２３５は、図６の通常動作期間Ｔｏｎにおけるタイムシーケンスに従って、スイッチ群ＳＷ１１〜ＳＷ１８を制御して、先ず電荷搬送コンデンサＣＣ１と電荷蓄積用コンデンサＣ１３とを直列に接続して電荷搬送コンデンサＣＣ１を昇圧電圧Ｖprより低い電圧に充電し、この電荷搬送コンデンサＣＣ１に受電された電圧で電荷蓄積用コンデンサＣ１１を充電し、既に充電された電荷蓄積用コンデンサＣ１１，Ｃ１２の充電電圧に電荷搬送コンデンサＣＣ１の電圧を順次加算した電圧により次段の電荷蓄積用コンデンサＣ１２，Ｃ１３を順次充電するものである。
【００５２】
このようなスイッチ群ＳＷ１１〜ＳＷ１８の切り替え動作を高速に、且つ、複数回繰り返すことにより、電荷蓄積用コンデンサＣ１１，Ｃ１２，Ｃ１３は、次第に充電され安定した電位に保たれる。そして、これらの電荷蓄積用コンデンサＣ１１，Ｃ１２，Ｃ１３に充電される電圧は、電荷蓄積用コンデンサＣ１１，Ｃ１２，Ｃ１３及び電荷搬送コンデンサＣＣ１の各容量を適宜設定することにより選択することができる。例えば、電荷蓄積用コンデンサＣ１，Ｃ２，Ｃ３の各容量を等しくし、電荷搬送コンデンサＣＣ１の容量と電荷蓄積用コンデンサＣ１３の容量との比を３：１に設定することにより、前記スイッチの切替の繰り返しによって最終的には、電荷蓄積用コンデンサＣ１１は、ほぼＶpr／４の電圧で充電され、電荷蓄積用コンデンサＣ１２は、ほぼ２Ｖpr／４の電圧で充電され、電荷蓄積用コンデンサＣ１３は、ほぼ３Ｖpr／４の電圧で充電される。即ち、昇圧電圧Ｖprは４分割される。
【００５３】
そして、各電荷蓄積用コンデンサＣ１１〜Ｃ１３に充電された電圧は、ボルテージフォロア回路ＶＦ１〜ＶＦ３によりインピーダンス変換され、駆動電圧Ｖ11（Ｖpr／４）、駆動電圧Ｖ12（２・Ｖpr／４）、駆動電圧Ｖ13（３・Ｖpr／４）として出力される。又、昇圧部２１２からの昇圧電圧Ｖprは、ボルテージフォロア回路ＶＦ４によりインピーダンス変換され、駆動電圧Ｖ14（４・Ｖpr／４）として出力される。
【００５４】
電源電圧ＶDDが遮断（オフ）された場合、電源ラインの電圧はＶDDから低下する。電源ラインの電圧が基準レベルまで低下すると、電源電圧検出回路３０はこれを検出し、ハイレベルの電源切断信号Ｓoffを出力する。
【００５５】
ハイレベルの電源切断信号Ｓoffに応答して、スイッチＳＷ１９〜ＳＷ２２がオンし、電圧Ｖ14、Ｖ13、Ｖ12、Ｖ11は基準電位Ｖ0に短絡される。
【００５６】
分圧用スイッチ制御回路２３５は、電源電圧ＶDDが遮断されても、安定化コンデンサＣＧに蓄積された電荷（電気エネルギー）により動作しすぐには動作を停止しない。従って、分圧用スイッチ制御回路２３５は、ハイレベルの電源切断信号Ｓoffに応答して、図６の終了処理期間のタイムシーケンス示すように、スイッチＳＷ１１〜ＳＷ１８をオンする。
このスイッチＳＷ１１〜ＳＷ１８がオンの状態は、安定化コンデンサＣＧに蓄積された電荷が分圧用スイッチ制御回路２３５等の動作により放電されて、分圧用スイッチ制御回路２３５の動作電圧より低下するまでの間保持される。この間、スイッチＳＷ１１〜ＳＷ２２が全てオンするため、電圧Ｖ11〜Ｖ14は基準電位Ｖ0に短絡され、コンデンサＣ１１〜Ｃ１３、ＣＣ１の蓄積電荷はほとんど全て放電される。
【００５７】
以上説明した電源回路は、通常時には、コンデンサＣ１１〜Ｃ１３，ＣＣ１、ＣＧを用いて動作を行い、電源遮断時には、コンデンサＣＧに蓄積された電荷（電気エネルギー）を用いて、液晶表示素子１０の表示を適切に終了させるための終了処理を行う。
これにより、表示画面に輝点や輝線が表示される等の、コンデンサの蓄積電荷や分圧電圧による不適切な表示を防止できる。
【００５８】
なお、この発明は上記実施の形態に限定されず、種々の変形及び応用が可能である。
例えば、上記実施の形態では、電源切断時の異常表示を防止し、表示を適切に終了させるため、コンデンサの蓄積電荷を放電し、昇圧動作を停止し、印加電圧として非昇圧電圧を選択しているが、これらのいずれかのみを行ってもよい。例えば、コンデンサの蓄積電荷を放電する処理だけを行ってもよい。また、昇圧動作のみを停止してもよく、或いは、印加電圧として非昇圧電圧を選択するようにしてもよい。
【００５９】
さらに、この発明は、上述した実施例の異常表示防止手段の他に、液晶層１５に印加される電圧を実質的に０とするか、あるいは液晶層１５が応答しない電圧を印加するようにしても良い。
この場合、信号駆動回路２３は、図７（ａ）に示すようにゲート回路Ｇ１、Ｇ２と信号電極駆動ブロック２３１を備え、２ビットの画像信号ＳａとＳｂと、電源切断信号Ｓoffと、電源電圧ＶDDと、低電圧ＶCHと、昇圧電圧Ｖ2、Ｖ4とが入力される。この前記信号駆動回路２３は、低電圧ＶCHで動作し、図７（ｂ）に示す論理に従って電圧ＶDD、Ｖ2、Ｖ4のいずれかを選択して対応する信号電極１１に印加する。
【００６０】
また、走査駆動回路２５は、図８（ａ）に示すように、ゲート回路Ｇ３、Ｇ４と走査電極駆動ブロック２５１を備え、２ビットの電圧切替信号ＳｃとＳｄと、電源切断信号Ｓoffと、電源電圧ＶDDと、低電圧ＶCHと、昇圧電圧Ｖ1、Ｖ3、Ｖ4とが入力され、低電圧ＶCHで動作し、図８（ｂ）に示す論理に従って、電圧ＶDD、Ｖ1、Ｖ3、Ｖ4のいずれかを対応する走査電極１３に印加する。
【００６１】
このような、信号駆動回路２３は、電源切断信号Ｓoffがローレベルのため、信号駆動回路２３のゲートＧ１、Ｇ２が開き、信号電極駆動ブロック２３１には、画像信号Ｓａ，Ｓｂが供給される。信号電極駆動ブロック２３１は、画像信号Ｓａ，Ｓｂに従って電圧ＶDD、Ｖ2，Ｖ4のいずれかを選択し、各信号電極１１に印加する。
【００６２】
そして、走査駆動回路２５は、そのゲートＧ３、Ｇ４が開き、走査電極駆動ブロック２５１には、電圧切替信号Ｓｃ，Ｓｄが供給される。走査電極駆動ブロック２５１は、電圧切替信号Ｓｃ，Ｓｄに従って電圧ＶDD、Ｖ3，Ｖ4，Ｖ1のいずれかを選択し、選択状態の走査電極１３に予め定められた波形の選択信号を、非選択状態の走査電極１３に予め定められた波形の非選択信号を、それぞれ印加する。
【００６３】
電源電圧が遮断されたときは、ハイレベルの電源切断信号Ｓoffにより、ゲートＧ１〜Ｇ４は閉じる。従って、ゲートＧ１〜Ｇ４の出力は全てローレベルとなり、信号駆動回路２３及び走査駆動回路２５は共に電源電圧ＶDDを信号電極１１及び走査電極１３に印加する。即ち、表示画像を制御するための対向する２つの電極１１、１３は同一の電圧に固定される。従って、液晶層１５には実効的に０Ｖが印加され、表示はオフされる。
【００６４】
上述したように、この発明の上記実施の形態では、信号駆動回路２３と走査駆動回路２５に、非昇圧電圧である電源電圧ＶDDを選択させ、しかも、信号電極１１と走査電極１３に等しい電圧を印加し、液晶層１５への印加電圧を実質的に０ｖとしている。従って、表示がオフされ、異常表示を防止できる。
なお、信号電極１１と走査電極１３に印加する電圧は固定値である必要はなく、液晶層１５の実効印加電圧が０となるような波形の電圧を印加してもよい。
【００６５】
また、上述した表示素子の異常表示防止手段のうちの２又は３つの組み合わせを行ってもよい。
【００６６】
なお、上記実施の形態においては、コンデンサＣＣ、Ｃ１〜Ｃ４に蓄積されている電荷を放電させるために、コンデンサＣＣ、Ｃ１〜Ｃ４の両端を短絡した。しかし、この発明はこの方法に限定されず、種々の方法でコンデンサの蓄積電荷を低減できる。
例えば、充電されていたエネルギーを消費するための抵抗性負荷を介してコンデンサの両端を短絡してもよい。
【００６７】
また、電源切断後も、昇圧回路２１０を動作させた状態で、電源電圧ＶDDを低下若しくは停止させれば、コンデンサＣＣ、Ｃ１〜Ｃ４の電荷が徐々に消費され、昇圧電圧も低下する。従って、上記実施の形態と同様の効果を得ることができる。例えば、図９に示すように、電源ラインＶDDと接地ラインＶSSとの間に抵抗Ｒ２とスイッチＳＷ10とを直列に接続し、電源電圧検出回路３０が出力するハイレベルの電源切断信号ＳoffでスイッチＳＷ10をオンし、電源ラインＶDDの電圧を徐々に低下させても良い。この場合、スイッチ制御回路２１３は、電源切断検出信号offのレベルにかかわらず、低電圧ＶCHによりスイッチＳＷ１〜ＳＷ８の切換動作を続ける。
【００６８】
また、上記実施の形態では、電源遮断時に、信号電極１１と走査電極１３とを同一の電圧に固定したが、液晶層１５が応答しない（液晶表示素子１０が点灯しない）程度の電位差の電圧を印加してもよい。液晶表示素子１０が点灯しない電圧は、素子毎に異なる。従って、液晶表示素子の仕様に応じて、実験等により印加電圧を選択する。
例えば、液晶が応答する電圧（しきい値）が「ＶDD−Ｖ1」より大きい場合に、信号電極１１に昇圧電圧Ｖ2を印加し、走査電極に昇圧電圧Ｖ3を印加すれば、液晶層１５に印加される電圧は、Ｖ3−Ｖ2（ＶDD−Ｖ1にほぼ等しい）となって、液晶表示素子１０の点灯を防止することができる。
【００６９】
また、例えば、図１０（ａ）及び（ｂ）に示すように、スイッチ制御回路２１３に供給するクロック信号ＣＫの周波数を、ハイレベルの電源切断信号Ｓoffに従って、周波数切換回路８１で低周波数に切り替えても良い。この構成とすれば、単位時間当たりに、電荷搬送コンデンサＣＣから昇圧コンデンサＣ１〜Ｃ４に分配される電荷が低減し、昇圧電圧を通常時よりも低くすることができる。
【００７０】
この場合も、時間の経過と共にコンデンサＣＣ、Ｃ１〜Ｃ４に蓄積されている電荷が減少し、適切に表示を終了させることができる。
【００７１】
液晶表示素子駆動用のＬＳＩ（集積回路）は、液晶表示素子１０の表示をオフするための命令（表示オフ命令）をサポートしている。この種のＬＳＩは、表示オフ命令を受信すると、ＬＳＩ内部の表示オン／オフ切換用のレジスタの値を書き換え、レジスタの値に従って表示をオフする。
従って、このようなＬＳＩを使用する場合には、例えば、図１１に示すように、電源切断信号Ｓoffに応答して、表示オフコマンドを発行するコマンド発行部９１を配置してもよい。この場合、電源電圧ＶDDが低下すると、ハイレベルの電源切断信号Ｓoffに従ってコマンド発行部９１が表示オフコマンドを発行する。ＬＳＩ内部の制御部９２は表示オフコマンドに応答し、表示オン／オフ用レジスタ９３の値を表示オフを指示する値に書き換える。表示制御部９４は、レジスタ値に従って、表示をオフ状態とする。このような構成によっても、電源遮断時に適切に表示をオフすることができる。
【００７２】
また、電源電圧検出回路３０の構成も、図３に示す構成に限定されず、任意に変更可能であり、電源電圧が基準レベルより低下したことを、検出できるならば、任意の構成を採用可能である。
【００７３】
さらに、上記実施の形態において、表示素子として、単純マトリクス型の液晶表示素子１０の場合を説明したが、表示素子の構成は任意である。
例えば、表示素子としてＴＦＴ或いはＭＩＭを用いたアクティブマトリクス型の液晶表示素子を使用可能である。この場合にも、電源オフ時に、コンデンサの電荷を放電し、昇圧動作を停止し、非昇圧電圧を選択し、差がしきい値を超えないような波形の電圧を画素電極と共通電極との間に印加する。
【００７４】
また、信号駆動回路２３、走査駆動回路２５、タイミング回路２７の構成等も任意に変更可能であり、画像信号も３ビット以上のディジタル信号でもよく、アナログ信号でもよい。
【００７５】
さらに、この発明の駆動回路は、液晶表示素子の駆動回路に限定されず、ＰＤＰ（プラズマディスプレイパネル）、ＥＬ（エレクトロルミネッセンス）パネル、ＦＥＤ（フィールドエミッションディスプレイ）等の、コンデンサを用いて駆動電圧を生成し、電源切断時に、コンデンサの電荷が表示素子に異常表示を行わせる可能性がある駆動回路に広く適用可能である。
【００７６】
【発明の効果】
以上説明したように、本発明によれば、電源切断時に表示素子に発生する異常表示を防止し、表示を適切に終了させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の液晶表示装置の構成を示すブロック図である。
【図２】図１に示す電源回路の構成を示すブロック図である。
【図３】図１に示す電源電圧検出回路の回路図である。
【図４】図２に示すスイッチＳＷ１〜ＳＷ８のオン・オフのタイミングを示すタイミングチャートである。
【図５】図２に示す電源回路の変形例である。
【図６】図５に示すスイッチＳＷ１〜ＳＷ８のオン・オフのタイミングを示すタイミングチャートである。
【図７】図１に示す信号駆動回路の構成を示すブロック図である。
【図８】図１に示す走査駆動回路の構成を示すブロック図である。
【図９】電源切断時に、電源電圧を低下させるための構成を示す図である。
【図１０】（ａ）は、電源切断時に昇圧回路の昇圧電圧を低下させるためにクロック信号の周波数を低減するための構成を示す回路ブロック図であり、（ｂ）は、電源切断時に、クロック周波数を低減させる様子を示すタイミングチャートである。
【図１１】表示オン／オフ用レジスタを備える駆動用ＬＳＩを使用する場合の構成例を示すブロック図である。
【符号の説明】
１０・・・液晶表示素子、１１・・・信号電極、１３・・・走査電極、１５・・・液晶層、２０・・・駆動回路、２１・・・電源回路、２３・・・信号駆動回路、２５・・・走査駆動回路、２７・・・タイミング回路、３０・・・電源電圧検出回路、２１０・・・昇圧回路、２１２・・・昇圧部、２１３・・・スイッチ制御回路、２１５・・・ボルテージフォロア増幅器、２２０・・・低電圧回路、２２１・・・定電圧回路、２３０・・・分圧回路、２３５・・・分圧用スイッチ制御回路
Claims (12)
- 複数のスイッチ手段と、これらの複数のスイッチ手段の開閉によって接続が切り替えられる複数の昇圧用コンデンサ及び電荷運搬用コンデンサを有し、予め定めた順序に従って前記複数のスイッチ手段の開閉を制御することにより、供給された電源電圧を昇圧して前記複数の昇圧用コンデンサに充電し、これらの複数の昇圧用コンデンサに充電された電圧を用いて前記表示素子を動作させるための複数の駆動電圧を生成する電源供給手段と、前記電源供給手段が生成した複数の駆動電圧を選択的に前記表示素子に供給する駆動電圧供給手段とを備えた駆動手段と、
前記駆動手段を動作させる動作電力を発生して前記駆動手段に供給し、この動作電力の蓄積手段を備えた電源手段と、
前記駆動手段への電源電圧の供給の停止を検出する電源切断検出手段と、
前記電源切断検出手段の検出に応答し、前記蓄積手段に蓄積されている電力により前記駆動手段を動作させて、前記電源供給手段の前記複数のスイッチ手段を閉成し、予め定めた電源切断処理動作を実行させる電源切断時処理手段と、
を備えることを特徴とする表示素子の駆動回路。 - 前記電源切断時処理手段は、前記駆動手段を制御して、前記表示素子の表示をオフする、ことを特徴とする請求項１に記載の表示素子の駆動回路。
- 前記電源切断時処理手段は、前記昇圧用コンデンサの電荷を放電させる放電手段を含む、ことを特徴とする請求項１に記載の表示素子の駆動回路。
- 前記放電手段は、前記昇圧用コンデンサの両端間を短絡又は抵抗性負荷を介して短絡する、ことを特徴とする請求項３に記載の表示素子の駆動回路。
- 前記電源切断時処理手段は、前記昇圧用コンデンサの少なくとも一端の電圧を所定電圧に固定する手段を備える、ことを特徴とする請求項１に記載の表示素子の駆動回路。
- 前記電源切断時処理手段は、前記表示素子を非点灯にする電圧の信号を、前記駆動手段に出力させる、ことを特徴とする請求項１乃至５のいずれか１項に記載の表示素子の駆動回路。
- 前記表示素子は、２つの電極の間に印加される電圧が所定レベル以上の時に表示を行う閾値特性を持ち、
前記駆動手段は、前記電源切断時処理手段の制御に従って、前記表示素子の前記２つの電極に印加される電圧を、同一の電圧の信号又はそれらの電位差が前記閾値未満の電圧の信号を前記表示素子に出力する、ことを特徴とする請求項６に記載の表示素子の駆動回路。 - 前記電源切断時処理手段は、前記電源供給手段を制御して、前記昇圧電圧の出力を停止させる、
ことを特徴とする請求項１乃至７のいずれか１項に記載の表示素子の駆動回路。 - 前記電源切断時処理手段は、前記電源供給手段を制御して、前記昇圧電圧の出力を低下させる、
ことを特徴とする請求項１乃至７のいずれか１項に記載の表示素子の駆動回路。 - 前記電源切断検出手段は、電源供給の停止の検出に応答して、外部より供給される電源電圧を低下させる手段を備える、ことを特徴とする請求項１乃至９のいずれか１項に記載の表示素子の駆動回路。
- 複数のスイッチ手段の開閉によって接続が切り替えられる複数の昇圧用コンデンサ及び電荷運搬用コンデンサを、前記複数のスイッチ手段の予め定めた順序の開閉制御による接続の切り替えによって、供給された電源電圧を昇圧して前記複数の昇圧用コンデンサに充電し、これらの複数の昇圧用コンデンサに充電された電圧を用いて前記表示素子を動作させるための複数の駆動電圧を生成して、前記表示素子に選択的に供給することにより前記表示素子を駆動する駆動方法において、
電源電力の供給が断たれたことを検出した時に、前記昇圧用コンデンサ及び電荷運搬用コンデンサとは異なるコンデンサに蓄積された電気エネルギーを用いて、前記複数のスイッチ手段を閉成し、予め定めた電源切断処理動作を実行させるための終了処理を実行する、
ことを特徴とする表示素子の駆動方法。 - 複数のスイッチ手段と、これらの複数のスイッチ手段の開閉によって接続が切り替えられる複数の電荷蓄積用コンデンサ及び電荷運搬コンデンサを有し、予め定めた順序に従って前記複数のスイッチ手段の開閉を制御することにより、電源電圧が昇圧されて供給された昇圧電圧を分圧して前記複数の電荷蓄積用コンデンサに充電し、これらの複数の電荷蓄積用コンデンサに充電された電圧を用いて前記表示素子を動作させるための複数の駆動電圧を生成する電源供給手段と、前記電源供給手段が生成した複数の駆動電圧を選択的に前記表示素子に供給する駆動電圧供給手段とを備えた駆動手段と、
前記駆動手段を動作させる動作電力を発生して前記駆動手段に供給し、この動作電力の蓄積手段を備えた電源手段と、
前記駆動手段への電源電圧の供給の停止を検出する電源切断検出手段と、
前記電源切断検出手段の検出に応答し、前記蓄積手段に蓄積されている電力により前記駆動手段を動作させて、前記電源供給手段の前記複数のスイッチ手段を閉成し、予め定めた電源切断処理動作を実行させる電源切断時処理手段と、
を備えることを特徴とする表示素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21867798A JP3800816B2 (ja) | 1997-09-30 | 1998-07-17 | 表示素子の駆動回路及び駆動方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-281161 | 1997-09-30 | ||
| JP28116197 | 1997-09-30 | ||
| JP21867798A JP3800816B2 (ja) | 1997-09-30 | 1998-07-17 | 表示素子の駆動回路及び駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11167366A JPH11167366A (ja) | 1999-06-22 |
| JP3800816B2 true JP3800816B2 (ja) | 2006-07-26 |
Family
ID=26522693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21867798A Expired - Fee Related JP3800816B2 (ja) | 1997-09-30 | 1998-07-17 | 表示素子の駆動回路及び駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3800816B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6972741B1 (en) | 1998-10-06 | 2005-12-06 | Canon Kabushiki Kaisha | Method of controlling image display |
| US7068628B2 (en) | 2000-05-22 | 2006-06-27 | At&T Corp. | MIMO OFDM system |
| JP4165989B2 (ja) | 2000-09-26 | 2008-10-15 | ローム株式会社 | Ｌｃｄ駆動装置 |
| JP2003005724A (ja) | 2001-06-25 | 2003-01-08 | Oki Micro Design Co Ltd | 液晶表示パネルの駆動電源回路 |
| JP4634154B2 (ja) * | 2004-01-06 | 2011-02-16 | パナソニック株式会社 | 昇圧回路 |
| US7505035B2 (en) | 2004-04-19 | 2009-03-17 | Oki Semiconductor Co., Ltd. | Power-down circuit for a display device |
| JP4984391B2 (ja) * | 2005-01-07 | 2012-07-25 | カシオ計算機株式会社 | 表示駆動装置及び表示装置並びにその駆動制御方法 |
| JP4905635B2 (ja) * | 2005-09-29 | 2012-03-28 | カシオ計算機株式会社 | 表示駆動装置 |
| JP4909572B2 (ja) * | 2005-11-11 | 2012-04-04 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| JP2007298737A (ja) * | 2006-04-28 | 2007-11-15 | Kyocera Mita Corp | 電源制御装置，情報処理装置 |
-
1998
- 1998-07-17 JP JP21867798A patent/JP3800816B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11167366A (ja) | 1999-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100303684B1 (ko) | 표시소자의 구동회로 및 구동방법 | |
| US5945970A (en) | Liquid crystal display devices having improved screen clearing capability and methods of operating same | |
| US7986131B2 (en) | Booster power supply circuit and control method therefor and driver IC | |
| US5793346A (en) | Liquid crystal display devices having active screen clearing circuits therein | |
| KR100670494B1 (ko) | 액정표시장치의 구동회로 및 구동방법 | |
| KR101579838B1 (ko) | 안정화된 구동전압을 이용하는 장치 및 디스플레이 시스템 | |
| US8736534B2 (en) | Active matrix liquid crystal display device and method of driving the same | |
| US8184086B2 (en) | Liquid crystal display device having a shift register | |
| US5844373A (en) | Power supplying apparatus, a plasma display unit, a method of converting a direct-current voltage and a method of adding two direct-current voltages | |
| JP2655328B2 (ja) | 電源オフ時の液晶表示消去方法 | |
| JP3800816B2 (ja) | 表示素子の駆動回路及び駆動方法 | |
| US6975313B2 (en) | Power supply circuit for display unit, method for controlling same, display unit, and electronic apparatus | |
| KR100218533B1 (ko) | 액정 표시 장치의 파워 오프 방전 회로 | |
| JP2001145335A (ja) | 昇圧回路 | |
| JP2746792B2 (ja) | 交流駆動型プラズマディスプレイパネル用ドライバ及びその制御方法 | |
| US6275425B1 (en) | Ferroelectric voltage boost circuits | |
| US20040095306A1 (en) | Driving circuit for driving capacitive element with reduced power loss in output stage | |
| KR100523649B1 (ko) | 차동증폭장치 | |
| US5185721A (en) | Charge-retaining signal boosting circuit and method | |
| JP2005513537A (ja) | 液晶ディスプレイ用列ドライバ | |
| JPH07235844A (ja) | アナログドライバｉｃの出力バッファ回路 | |
| US6094192A (en) | Common electrode driving device in a liquid crystal display | |
| JP3279704B2 (ja) | フラットパネルディスプレイ装置の駆動方法 | |
| CN105427779A (zh) | 用于升压的装置和方法以及包含该装置的显示面板驱动器 | |
| JP2912498B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060424 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |