JPH11167366A - 表示素子の駆動回路及び駆動方法 - Google Patents
表示素子の駆動回路及び駆動方法Info
- Publication number
- JPH11167366A JPH11167366A JP21867798A JP21867798A JPH11167366A JP H11167366 A JPH11167366 A JP H11167366A JP 21867798 A JP21867798 A JP 21867798A JP 21867798 A JP21867798 A JP 21867798A JP H11167366 A JPH11167366 A JP H11167366A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power
- display element
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
示を防止する。 【解決手段】 スイッチ制御回路213は、電圧VCHで
動作し、通常動作時は、電荷運搬用コンデンサCCの蓄
積電荷を昇圧用コンデンサC2〜C4に分配することに
より、電源電圧VDDより高い昇圧電圧V2〜V4を生成
する。信号駆動回路及び走査駆動回路は、VDD及びV1
〜V4のうちから、適宜選択した電圧を液晶表示素子に
印加して駆動する。電源が切断され、電源電圧VDDが低
下すると、電源電圧検出回路30がこれを検出し、スイ
ッチSW9がオンする。また、スイッチ制御回路213
は、コンデンサCGの蓄積電荷で動作し、スイッチSW
1〜SW8を全てオンする。従って、コンデンサCC及
びC1〜C4の蓄積電荷が放電され、電源回路21の出
力電圧が全て接地電圧VSSになり、輝線等の異常な表示
がなされることを防止できる。
Description
路と駆動方法に関し、特に、電源切断(オフ)時に、本
来表示されるべきでない輝線、輝点などの不適切な表示
を防止することができる駆動回路及び駆動方法に関す
る。
た電源電圧より高い電圧で駆動される。そのため、表示
素子の駆動回路は、電池等の電源電圧を予め定めた高い
電圧に昇圧するための昇圧回路を備えている。又、表示
素子を時分割駆動するために、走査電極と信号電極に供
給する走査電圧と信号電圧とは、異なる電圧値を持った
複数の電圧で形成される。そのため、前記駆動回路に
は、電圧値の異なる複数の出力電圧を持った電源回路が
用いられている。複数の出力を持った前記電源回路とし
ては、電源電圧を異なる電圧値の複数の電圧に昇圧して
出力する昇圧回路、或いは、予め昇圧された高い電圧を
異なる電圧値の複数の電圧に分圧して出力する分圧回路
が用いられている。これらの昇圧回路としては、複数の
コンデンサを用い、これらのコンデンサに充電された電
圧を加算するようにそれらの接続を切り換えることによ
り昇圧するものが知られている。また、分圧回路として
は、抵抗機或いはコンデンサの直列回路により電源電圧
を分圧するもの等が知られている。表示素子の駆動回路
に用いられる上記昇圧回路、或いは分圧回路は、消費電
力を低減するために、コンデンサを用いたものが適して
いる。又、前記電源回路の各出力線には出力する電圧の
安定などのため、複数のコンデンサを備えている。
電源が切断された場合に、上述した駆動回路に設けられ
たコンデンサに残っている電荷が、表示素子に供給さ
れ、表示部が異常点灯するという問題がある。例えば、
電源オフ直後は、各種スイッチが不安定な状態になるた
め、各コンデンサに蓄積されている電荷が、不安定にオ
ンしたスイッチを介して表示素子に印加され、表示素子
に輝線や輝点を表示させ、この不要表示は前記コンデン
サに蓄積された電荷が放電するまで維持されるという問
題があった。
るためになされたものであり、電源の切断に起因する異
常表示を防止することを目的とする。また、本発明は、
電源オフ時に、表示素子の表示を適切に終了させること
を目的とする。
め、本発明の第1の観点にかかる表示素子の駆動回路
は、表示素子と、電力の供給を受け、前記表示素子を駆
動する電圧を該表示素子に供給する駆動手段と、前記駆
動手段を動作させる動作電力を発生して前記駆動手段に
供給し、この駆動電力の蓄積手段を備えた電源手段と、
前記駆動手段への電力の供給の停止を検出する電源切断
検出手段と、前記電源切断検出手段の検出に応答し、前
記蓄積手段に蓄積されている電力により、前記駆動手段
に所定の電源切断処理動作を実行させる電源切断時処理
手段と、を備えることを特徴とする。
蓄積手段により蓄積された電力を用いて所定の処理を行
うので、電源がオフされた後、表示素子への異常な輝
線、輝点などの発生を防止することができる。さらに、
蓄積手段により蓄積された電力を用いて所定の処理を実
行する動作により、蓄積電荷を消費して、蓄積電荷によ
る異常表示を防止できる。また、蓄積手段自体は、表示
素子の駆動に本来必要なものであり、蓄積手段を新たに
設ける必要もない。
電力の供給停止時に、前記表示素子の表示をオフするこ
とにより異常表示を防止できる。
によりコンデンサを充電し、該コンデンサに充電された
電圧を用いて前記表示素子を動作させる駆動電圧を生成
する電源供給手段と、前記電源供給手段が生成した駆動
電圧を選択的に前記表示素子に供給する駆動電圧供給手
段を備えている。電源切断時処理手段は、例えば、コン
デンサの両端を短絡することにより放電させてもよい。
これにより、異常表示の原因となる蓄積電荷自体を除去
できる。また、コンデンサの少なくとも一端の電圧を固
定電圧に固定するなどしてもよい。
の信号を、前記表示素子に供給するようにしてもよい。
例えば、前記表示素子が、2つの電極(液晶表示素子の
場合、例えば、走査電極と信号電極)の間に印加される
電圧が所定レベルの閾値以上の時に表示を行うものであ
る場合、前記2つの電極に印加される電圧を、同一又は
それらの電位差が前記閾値未満の電圧となる信号を前記
表示素子に供給すればよい。
の出力を停止又は低下させてもよい。
の検出に応答して、外部より供給される電圧を、プルダ
ウンする等して低下させてもよい。
素子の駆動方法は、コンデンサに蓄えられた電気エネル
ギーを用いて表示素子を駆動する駆動方法において、電
力の供給が断たれたことを検出した時に、コンデンサに
蓄積された電気エネルギーを用いて前記表示素子の表示
動作を正常に終了させるための所定の終了処理を実行す
る、ことを特徴とする。これにより、例えば、異常表示
の原因となるコンデンサに蓄積された電気エネルギーを
放電させたり、表示素子を非点灯状態にするための駆動
電圧を印加する等の、終了処理を行い、表示素子の表示
動作を正常に終了させることができる。
実施の形態にかかる液晶表示装置について説明する。
液晶表示素子10と、この液晶表示素子10駆動する駆
動回路20と、この駆動回路に供給される電源電圧を検
出し、前記駆動回路の動作を制御する電源電圧検出回路
30とから構成されている。
ように、複数の信号電極(セグメント電極)11と信号
電極11に直交して配置された複数の走査電極(コモン
ライン)13と、信号電極11と走査電極13との間に
配置された液晶層15とを備え、信号電極11と走査電
極13との間に印加される電圧に応じた表示を行う。
及び駆動するための回路であり、図1に模式的に示すよ
うに、複数の電圧を発生して出力する電源回路21と、
電源回路21から出力された複数の電圧を選択して、液
晶表示素子10の複数の信号電極11に信号電圧を供給
する信号駆動回路23と、電源回路21から出力された
複数の電圧を選択して、複数の走査電極13に走査電圧
を供給する走査駆動回路25と、前述の各回路に複数の
クロック信号を供給するタイミング回路27とより構成
され、例えば、LSI化されている。
された電源電圧を昇圧した複数の電圧を発生する昇圧回
路210と、信号駆動回路23と、走査駆動回路25
と、電源回路21等の論理回路を動作させるための動作
電圧を発生する低電圧回路220とより構成される。
晶表示素子10を駆動するための電圧を生成するための
ものであり、図2に示すように、予め定められた順序に
従って複数のスイッチの開閉を制御するための信号を出
力するスイッチ制御回路213と、スイッチ制御回路2
13からの信号電極により開閉制御されるスイッチ群S
W1〜SW9と、スイッチ群SW1〜SW9の開閉によ
って接続が切り替えられる昇圧用コンデンサC1〜C
4、電荷運搬用CCと、外部から供給される基準電圧V
REFが入力され、前記コンデンサC1〜C4、CCに充
電するための電圧V0を出力するボルテージフォロワ増
幅器215とから構成され、外部から供給される基準電
圧VREFに等しい電圧V1と、電源電圧VDDを昇圧した電
圧V2〜V4(V4>V3>V2>VDD>V1)を出力する。
れる電源電圧VDDと接地電圧VSSとの電位差を検出し、
電源切断信号を出力する。この電源電圧検出回路30
は、例えば図3に示すように構成され、外部から供給さ
れる直流電源電圧VDD(正確にはVDD−VSS)が基準レ
ベル以下となった時にハイレベルの電源切断信号Soff
を出力する。図3に示す回路構成の場合、VDD−VSSが
NチャネルMOSトランジスタN1のしきい値電圧より高
い時は、NチャネルMOSトランジスタN1がオンする。
従って、抵抗R1とNチャネルMOSトランジスタN1の
ドレインとのノードA1の電圧はほぼ接地電圧VSSであ
り、PチャネルMOSトランジスタP1がオンし、Nチャ
ネルMOSトランジスタN2がオフし、PチャネルMOSトラ
ンジスタP1とNチャネルMOSトランジスタN2とのノ
ードA2の電圧はハイレベルとなる。従って、インバー
タINVの出力は、ローレベルとなり、これがレベルシフ
タLSによりレベルシフトされて出力される。
圧VDDが低下すると、VDD−VSSが低下し、Nチャネル
MOSトランジスタN1のしきい値電圧より低くなると、
NチャネルMOSトランジスタN1がオフする。従って、
ノードA1の電圧がほぼVDDになり、PチャネルMOSト
ランジスタP1がオフし、NチャネルMOSトランジスタ
N2がオンし、ノードA1の電圧はローレベルとなる。
従って、インバータINVの出力はハイレベルとなり、こ
れがレベルシフタLSによりレベルシフトされて出力さ
れる。
通常時は、ローレベルの電源切断信号Soffを出力し、
電源切断時等に、ハイレベルの電源切断信号Soffを出
力する電源切断検出回路として機能する。
より供給される基準電圧VREFをボルテージフォロワ増
幅し、電圧V0として出力する。この電圧V0は、後述す
る昇圧出力の基準電圧となる。スイッチSW9は、Nチ
ャネルMOSトランジスタなどから構成され、電源電圧
検出回路30が出力するハイレベルの電源切断信号Sof
fに応答してオンし、電圧V0を接地電圧VSSにプルダウ
ンする。
イミング回路27からの基準クロックに従って、半導体
スイッチ等から構成されるスイッチSW1〜SW8を、
図4に示す通常動作期間Tonのタイムシーケンスでオ
ン・オフし、コンデンサCC、C1〜C4の接続関係を
切り替えて昇圧電圧V2〜V4を生成して出力する。ま
た、スイッチ制御回路213は、電源電圧検出回路30
が電源切断を示すハイレベルの電源切断信号Soffを出
力すると、図4に示す終了処理期間Toffのタイムシ
ーケンスでスイッチSW1〜SW8をオンさせる信号を
出力する。
電圧回路220の後述する安定化コンデンサCGの両端
の電圧(充電電圧)から供給され、スイッチ制御回路2
13は、電源電圧VDDが断たれても、安定化コンデンサ
CGに充電されている電気エネルギーによりしばらくの
間動作する。
電圧VCHに降圧して出力するスイッチングレギュレータ
等の定電圧回路221と、定電圧回路221の出力端と
接地電圧VSSとの間に接続された安定化コンデンサCG
とから構成される。低電圧回路220は、高電圧を必要
としない論理回路等に低電圧の駆動電圧を供給するもの
であり、この駆動回路20の消費電力を低減している。
また、低電圧回路220の安定化コンデンサCGは電荷
を蓄積し、電源切断時に、液晶表示素子10を非点灯状
態にするための終了動作を行うための電源として機能す
る。
0全体の動作タイミングを制御するものであり、低電圧
VCHで動作し、基準クロックをスイッチ制御回路213
に供給すると共に、2ビットの電圧切替信号ScとSd
を生成して走査駆動回路25に供給する。
の動作を説明する。通常動作時は、駆動回路20には、
電源電圧VDDが供給され、電源電圧検出回路30は、ロ
ーレベルの電源切断信号Soffを出力する。スイッチ制
御回路213は、このローレベルの電源切断信号Soff
とタイミング回路27から供給されるクロック信号に従
って、図4の通常動作期間Tonに示すように、まず、
スイッチSW1とSW2をオンする。すると、電源電圧
VDDと基準電圧V1(=V0)が電荷運搬用コンデンサC
Cに印加され、電荷運搬用コンデンサCCがほぼ電圧V
DD−V1に充電される。
チSW1とSW2をオフし、スイッチSW3とSW4を
オンする。これより、電荷運搬用コンデンサCCと昇圧
用コンデンサC1の直列回路に、昇圧用コンデンサC2
が並列に接続される。昇圧用コンデンサC1の両端の電
圧はVDD−V1であり、昇圧用コンデンサC2は、ほぼ
電圧2・(VDD−V1)で充電される。
チSW3とSW4をオフし、スイッチSW5とSW6を
オンする。これにより、電荷運搬用コンデンサCCと昇
圧用コンデンサC2の直列回路に、昇圧用コンデンサC
3が並列に接続される。従って、昇圧用コンデンサC3
は、ほぼ電圧3・(VDD−V1)で充電される。
チSW5とSW6をオフし、スイッチSW7とSW8を
オンする。これにより、電荷運搬用コンデンサCCと昇
圧用コンデンサC3の直列回路に、昇圧用コンデンサC
4が並列に接続される。従って、昇圧用コンデンサC4
は、ほぼ電圧4・(VDD−V1)で充電される。
イッチSW1とSW2をオンした時に、電圧VDD−V1
で電荷運搬用コンデンサCCに蓄積した電荷を昇圧用コ
ンデンサC2〜C4に順次分配する。この動作を繰り返
して行うことにより、昇圧用コンデンサC2〜C4に電
荷が蓄積され、電源電圧VDDが昇圧された電圧V2(
2・VDD−V0)、V3( 3・VDD−2・V0)、V4
( 4・VDD−3・V0)が出力される。
Sa,Sbに従って電圧VDD、V2,V4のいずれかを選
択し、各信号電極11に印加する。
Sc,Sdに従って電圧VDD、V3,V4,V1のいずれ
かを選択し、選択状態の走査電極13に予め定められた
波形の選択信号を、非選択状態の走査電極13に予め定
められた波形の非選択信号を、それぞれ印加する。
路20は、電荷運搬用コンデンサCC、昇圧用C1〜C
4及びCGに充電した電圧を用いて、画像信号Sa、S
bにより定義される画像を液晶表示素子10に表示す
る。
電源ラインの電圧はVDDから低下する。電源ラインの電
圧が基準レベルまで低下すると、電源電圧検出回路30
はこれを検出し、ハイレベルの電源切断信号Soffを出
力する。
て、スイッチSW9がオンし、電圧V0及びV1は接地電
位VSSに短絡される。
が遮断されても、安定化コンデンサCGに蓄積された電
荷(電気エネルギー)により動作しすぐには動作を停止
しない。従って、スイッチ制御回路213は、ハイレベ
ルの電源切断信号Soffに応答して、図4の終了処理期
間Toffに示すように、スイッチSW1〜SW8をオ
ンする。このスイッチSW1〜SW8がオンの状態は、
安定化コンデンサCGに蓄積された電荷がスイッチ制御
回路213等の動作により放電されて、スイッチ制御回
路213の動作電圧より低下するまでの間保持される。
この間、スイッチSW1〜SW9が全てオンするため、
電圧VDD、V0〜V4は接地電位VSSに短絡され、電荷運
搬用コンデンサC1〜C4、昇圧用CCの蓄積電荷はほ
とんど全て放電される。
ける液晶表示装置においては、通常時は、コンデンサC
1〜C4,CC、CGを用いて動作を行い、電源遮断時
には、コンデンサCGに蓄積された電荷(電気エネルギ
ー)を用いて、液晶表示素子10の表示を適切に終了さ
せるための終了処理を行う。即ち、コンデンサCGを電
源として、コンデンサCC、C1〜C4の蓄積電荷を放
電させることにより、異常表示(輝線・輝点等)の原因
となる電荷自体を除去し、さらに、昇圧回路210の昇
圧動作を停止させて出力電圧を接地電圧VSSに固定し、
高電圧が液晶表示素子10に印加される可能性を低減す
る。従って、表示画面に輝点や輝線が表示される等の、
コンデンサの蓄積電荷や昇圧電圧による不適切な表示を
防止できる。
は、電源電圧VDDをコンデンサを用いて複数の段階の電
圧に昇圧することにより駆動電圧V1〜V4を出力した。
しかし、この発明は、電源電圧VDDを昇圧して昇圧電圧
を生成し、生成した昇圧電圧をコンデンサを用いて分圧
し、分圧した電圧を駆動電圧として出力する電源回路に
適用してもよい。この場合、電源回路は、例えば、図5
に示すように、電源電圧検出回路30と、昇圧部212
と、低電圧回路220と、分圧回路230から構成さ
れ、駆動電圧V14、V13、V12、V11(V14>V13>V
12>V11)と、基準電圧V0(V11>V0)を出力する。
回路220の構成は、第1の実施の形態で説明した電源
電圧検出回路30と低電圧回路220の構成とほぼ同一
である。
し、外部から供給される電源電圧VDDを昇圧し、昇圧電
圧Vprを分圧回路230に供給する。分圧回路230
は、昇圧部212から供給される昇圧電圧Vprから駆動
電圧V14、V13、V12、V11を生成し、さらに駆動電圧
の基準となる基準電圧V0を生成し、出力する。この分
圧回路230は、図5に示すように、分圧用スイッチ制
御回路235と、電荷搬送コンデンサCC1と、電荷蓄
積用コンデンサC11〜C13と、ボルテージフォロア
回路VF1〜VF4と、スイッチ群SW11〜SW22
から構成される。
は、外部からのクロック信号に従って、半導体スイッチ
等から構成されるスイッチ群SW11〜SW18を図6
の通常動作期間Tonに示すタイミングシーケンスでオ
ン・オフし、コンデンサCC1、C11〜C13の接続
関係を切り替える。また、分圧用スイッチ制御回路23
5は、電源電圧検出回路30が電源切断を示すハイレベ
ルの電源切断信号Soffを出力すると、図6の終了処理
期間Toffに示すタイミングシーケンスでスイッチS
W11〜SW18をオンさせる信号を出力する。
電源電圧VDDが断たれても、安定化コンデンサCGに充
電されている電気エネルギーによりしばらくの間動作す
る。
SW11〜SW18の開閉により、電荷蓄積用コンデン
サC11〜C13との接続を順次切り替えられ、電荷蓄
積用コンデンサC11〜C13に電荷を供給する。電荷
蓄積用コンデンサC11〜C13は、電荷搬送コンデン
サCC1から供給された電荷を蓄積し、対応するボルテ
ージフォロア回路VF1〜VF3に供給する。例えば、
各コンデンサの静電容量が等しいとすると、各電荷蓄積
用コンデンサC11、C12、C13は、約1:2:3
の電圧比で電荷を蓄積し、対応するボルテージフォロア
回路VF1〜VF3に供給する。
は、それぞれ対応する電荷蓄積用コンデンサC11〜C
13からの出力電圧を1倍で増幅(インピーダンス変
換)し、駆動電圧V11〜V13として出力する。また、ボ
ルテージフォロア回路VF4は、昇圧部212からの昇
圧電圧Vprを1倍で増幅(インピーダンス変換)し、駆
動電圧V14として出力する。
ルMOSトランジスタなどから構成され、電源電圧検出
回路30が出力するハイレベルの電源切断信号Soffに
応答してオンし、電圧V11,V12,V13を基準電圧V0
にプルダウンする。
作を説明する。通常動作時は、電源回路に電源電圧VDD
が供給される。供給された電源電圧VDDは、昇圧部21
2により昇圧され、昇圧電圧Vprとして分圧回路230
に供給される。電源電圧検出回路30は、ローレベルの
電源切断信号Soffを出力する。分圧用スイッチ制御回
路235は、このローレベルの電源切断信号Soffと外
部から供給されるクロック信号に従って、図6の通常動
作期間Tonに示すように、まず、スイッチSW11と
SW12をオンする。すると、電荷搬送コンデンサCC
1と電荷蓄積用コンデンサC13が直列に接続される。
従って、電荷蓄積用コンデンサC13は、昇圧電圧Vpr
を電荷搬送コンデンサCC1と電荷蓄積用コンデンサC
13との容量比に応じて分割した電圧で充電される。
スイッチSW11とSW12をオフし、スイッチSW1
7とSW18をオンする。これにより、電荷搬送コンデ
ンサCC1に電荷蓄積用コンデンサC11が並列に接続
される。従って、電荷蓄積用コンデンサC11は、電荷
搬送コンデンサCC1と電荷蓄積用コンデンサC11と
の容量の和に対する電荷搬送コンデンサCC1の容量に
応じて、前記電荷搬送コンデンサCC1の電圧より低い
電圧に充電される。
スイッチSW17とSW18をオフし、スイッチSW1
5とSW16をオンする。これにより、電荷搬送コンデ
ンサCC1と電荷蓄積用コンデンサC11の直列回路
に、電荷蓄積用コンデンサC12が並列に接続される。
従って、電荷蓄積用コンデンサC12は、電荷蓄積用コ
ンデンサC11の充電電圧に電荷搬送コンデンサCC1
の充電電圧が加算された高い電圧で充電され、電荷蓄積
用コンデンサC11より高い電圧に充電される。
スイッチSW15とSW16をオフし、スイッチSW1
3とSW14をオンする。これにより、電荷搬送コンデ
ンサCC1と電荷蓄積用コンデンサC12の直列回路
に、電荷蓄積用コンデンサC13が並列に接続される。
従って、電荷蓄積用コンデンサC13は、電荷蓄積用コ
ンデンサC12の充電電圧に電荷搬送コンデンサCC1
の充電電圧が加算された高い電圧で充電され、電荷蓄積
用コンデンサC12の充電電圧より高い電圧に充電され
る。
図6の通常動作期間Tonにおけるタイムシーケンスに
従って、スイッチ群SW11〜SW18を制御して、先
ず電荷搬送コンデンサCC1と電荷蓄積用コンデンサC
13とを直列に接続して電荷搬送コンデンサCC1を昇
圧電圧Vprより低い電圧に充電し、この電荷搬送コンデ
ンサCC1に受電された電圧で電荷蓄積用コンデンサC
11を充電し、既に充電された電荷蓄積用コンデンサC
11,C12の充電電圧に電荷搬送コンデンサCC1の
電圧を順次加算した電圧により次段の電荷蓄積用コンデ
ンサC12,C13を順次充電するものである。
の切り替え動作を高速に、且つ、複数回繰り返すことに
より、電荷蓄積用コンデンサC11,C12,C13
は、次第に充電され安定した電位に保たれる。そして、
これらの電荷蓄積用コンデンサC11,C12,C13
に充電される電圧は、電荷蓄積用コンデンサC11,C
12,C13及び電荷搬送コンデンサCC1の各容量を
適宜設定することにより選択することができる。例え
ば、電荷蓄積用コンデンサC1,C2,C3の各容量を
等しくし、電荷搬送コンデンサCC1の容量と電荷蓄積
用コンデンサC13の容量との比を3:1に設定するこ
とにより、前記スイッチの切替の繰り返しによって最終
的には、電荷蓄積用コンデンサC11は、ほぼVpr/4
の電圧で充電され、電荷蓄積用コンデンサC12は、ほ
ぼ2Vpr/4の電圧で充電され、電荷蓄積用コンデンサ
C13は、ほぼ3Vpr/4の電圧で充電される。即ち、
昇圧電圧Vprは4分割される。
C13に充電された電圧は、ボルテージフォロア回路V
F1〜VF3によりインピーダンス変換され、駆動電圧
V11(Vpr/4)、駆動電圧V12(2・Vpr/4)、駆
動電圧V13(3・Vpr/4)として出力される。又、昇
圧部212からの昇圧電圧Vprは、ボルテージフォロア
回路VF4によりインピーダンス変換され、駆動電圧V
14(4・Vpr/4)として出力される。
電源ラインの電圧はVDDから低下する。電源ラインの電
圧が基準レベルまで低下すると、電源電圧検出回路30
はこれを検出し、ハイレベルの電源切断信号Soffを出
力する。
て、スイッチSW19〜SW22がオンし、電圧V14、
V13、V12、V11は基準電位V0に短絡される。
圧VDDが遮断されても、安定化コンデンサCGに蓄積さ
れた電荷(電気エネルギー)により動作しすぐには動作
を停止しない。従って、分圧用スイッチ制御回路235
は、ハイレベルの電源切断信号Soffに応答して、図6
の終了処理期間のタイムシーケンス示すように、スイッ
チSW11〜SW18をオンする。このスイッチSW1
1〜SW18がオンの状態は、安定化コンデンサCGに
蓄積された電荷が分圧用スイッチ制御回路235等の動
作により放電されて、分圧用スイッチ制御回路235の
動作電圧より低下するまでの間保持される。この間、ス
イッチSW11〜SW22が全てオンするため、電圧V
11〜V14は基準電位V0に短絡され、コンデンサC11
〜C13、CC1の蓄積電荷はほとんど全て放電され
る。
ンデンサC11〜C13,CC1、CGを用いて動作を
行い、電源遮断時には、コンデンサCGに蓄積された電
荷(電気エネルギー)を用いて、液晶表示素子10の表
示を適切に終了させるための終了処理を行う。これによ
り、表示画面に輝点や輝線が表示される等の、コンデン
サの蓄積電荷や分圧電圧による不適切な表示を防止でき
る。
れず、種々の変形及び応用が可能である。例えば、上記
実施の形態では、電源切断時の異常表示を防止し、表示
を適切に終了させるため、コンデンサの蓄積電荷を放電
し、昇圧動作を停止し、印加電圧として非昇圧電圧を選
択しているが、これらのいずれかのみを行ってもよい。
例えば、コンデンサの蓄積電荷を放電する処理だけを行
ってもよい。また、昇圧動作のみを停止してもよく、或
いは、印加電圧として非昇圧電圧を選択するようにして
もよい。
常表示防止手段の他に、液晶層15に印加される電圧を
実質的に0とするか、あるいは液晶層15が応答しない
電圧を印加するようにしても良い。この場合、信号駆動
回路23は、図7(a)に示すようにゲート回路G1、
G2と信号電極駆動ブロック231を備え、2ビットの
画像信号SaとSbと、電源切断信号Soffと、電源電
圧VDDと、低電圧VCHと、昇圧電圧V2、V4とが入力さ
れる。この前記信号駆動回路23は、低電圧VCHで動作
し、図7(b)に示す論理に従って電圧VDD、V2、V4
のいずれかを選択して対応する信号電極11に印加す
る。
示すように、ゲート回路G3、G4と走査電極駆動ブロ
ック251を備え、2ビットの電圧切替信号ScとSd
と、電源切断信号Soffと、電源電圧VDDと、低電圧VC
Hと、昇圧電圧V1、V3、V4とが入力され、低電圧VCH
で動作し、図8(b)に示す論理に従って、電圧VDD、
V1、V3、V4のいずれかを対応する走査電極13に印
加する。
断信号Soffがローレベルのため、信号駆動回路23の
ゲートG1、G2が開き、信号電極駆動ブロック231
には、画像信号Sa,Sbが供給される。信号電極駆動
ブロック231は、画像信号Sa,Sbに従って電圧V
DD、V2,V4のいずれかを選択し、各信号電極11に印
加する。
G3、G4が開き、走査電極駆動ブロック251には、
電圧切替信号Sc,Sdが供給される。走査電極駆動ブ
ロック251は、電圧切替信号Sc,Sdに従って電圧
VDD、V3,V4,V1のいずれかを選択し、選択状態の
走査電極13に予め定められた波形の選択信号を、非選
択状態の走査電極13に予め定められた波形の非選択信
号を、それぞれ印加する。
の電源切断信号Soffにより、ゲートG1〜G4は閉じ
る。従って、ゲートG1〜G4の出力は全てローレベル
となり、信号駆動回路23及び走査駆動回路25は共に
電源電圧VDDを信号電極11及び走査電極13に印加す
る。即ち、表示画像を制御するための対向する2つの電
極11、13は同一の電圧に固定される。従って、液晶
層15には実効的に0Vが印加され、表示はオフされ
る。
態では、信号駆動回路23と走査駆動回路25に、非昇
圧電圧である電源電圧VDDを選択させ、しかも、信号電
極11と走査電極13に等しい電圧を印加し、液晶層1
5への印加電圧を実質的に0vとしている。従って、表
示がオフされ、異常表示を防止できる。なお、信号電極
11と走査電極13に印加する電圧は固定値である必要
はなく、液晶層15の実効印加電圧が0となるような波
形の電圧を印加してもよい。
段のうちの2又は3つの組み合わせを行ってもよい。
ンサCC、C1〜C4に蓄積されている電荷を放電させ
るために、コンデンサCC、C1〜C4の両端を短絡し
た。しかし、この発明はこの方法に限定されず、種々の
方法でコンデンサの蓄積電荷を低減できる。例えば、充
電されていたエネルギーを消費するための抵抗性負荷を
介してコンデンサの両端を短絡してもよい。
作させた状態で、電源電圧VDDを低下若しくは停止させ
れば、コンデンサCC、C1〜C4の電荷が徐々に消費
され、昇圧電圧も低下する。従って、上記実施の形態と
同様の効果を得ることができる。例えば、図9に示すよ
うに、電源ラインVDDと接地ラインVSSとの間に抵抗R
2とスイッチSW10とを直列に接続し、電源電圧検出回
路30が出力するハイレベルの電源切断信号Soffでス
イッチSW10をオンし、電源ラインVDDの電圧を徐々に
低下させても良い。この場合、スイッチ制御回路213
は、電源切断検出信号offのレベルにかかわらず、低電
圧VCHによりスイッチSW1〜SW8の切換動作を続け
る。
に、信号電極11と走査電極13とを同一の電圧に固定
したが、液晶層15が応答しない(液晶表示素子10が
点灯しない)程度の電位差の電圧を印加してもよい。液
晶表示素子10が点灯しない電圧は、素子毎に異なる。
従って、液晶表示素子の仕様に応じて、実験等により印
加電圧を選択する。例えば、液晶が応答する電圧(しき
い値)が「VDD−V1」より大きい場合に、信号電極1
1に昇圧電圧V2を印加し、走査電極に昇圧電圧V3を印
加すれば、液晶層15に印加される電圧は、V3−V2
(VDD−V1にほぼ等しい)となって、液晶表示素子1
0の点灯を防止することができる。
示すように、スイッチ制御回路213に供給するクロッ
ク信号CKの周波数を、ハイレベルの電源切断信号Sof
fに従って、周波数切換回路81で低周波数に切り替え
ても良い。この構成とすれば、単位時間当たりに、電荷
搬送コンデンサCCから昇圧コンデンサC1〜C4に分
配される電荷が低減し、昇圧電圧を通常時よりも低くす
ることができる。
CC、C1〜C4に蓄積されている電荷が減少し、適切
に表示を終了させることができる。
は、液晶表示素子10の表示をオフするための命令(表
示オフ命令)をサポートしている。この種のLSIは、
表示オフ命令を受信すると、LSI内部の表示オン/オ
フ切換用のレジスタの値を書き換え、レジスタの値に従
って表示をオフする。従って、このようなLSIを使用
する場合には、例えば、図11に示すように、電源切断
信号Soffに応答して、表示オフコマンドを発行するコ
マンド発行部91を配置してもよい。この場合、電源電
圧VDDが低下すると、ハイレベルの電源切断信号Soff
に従ってコマンド発行部91が表示オフコマンドを発行
する。LSI内部の制御部92は表示オフコマンドに応
答し、表示オン/オフ用レジスタ93の値を表示オフを
指示する値に書き換える。表示制御部94は、レジスタ
値に従って、表示をオフ状態とする。このような構成に
よっても、電源遮断時に適切に表示をオフすることがで
きる。
3に示す構成に限定されず、任意に変更可能であり、電
源電圧が基準レベルより低下したことを、検出できるな
らば、任意の構成を採用可能である。
子として、単純マトリクス型の液晶表示素子10の場合
を説明したが、表示素子の構成は任意である。例えば、
表示素子としてTFT或いはMIMを用いたアクティブ
マトリクス型の液晶表示素子を使用可能である。この場
合にも、電源オフ時に、コンデンサの電荷を放電し、昇
圧動作を停止し、非昇圧電圧を選択し、差がしきい値を
超えないような波形の電圧を画素電極と共通電極との間
に印加する。
5、タイミング回路27の構成等も任意に変更可能であ
り、画像信号も3ビット以上のディジタル信号でもよ
く、アナログ信号でもよい。
素子の駆動回路に限定されず、PDP(プラズマディス
プレイパネル)、EL(エレクトロルミネッセンス)パ
ネル、FED(フィールドエミッションディスプレイ)
等の、コンデンサを用いて駆動電圧を生成し、電源切断
時に、コンデンサの電荷が表示素子に異常表示を行わせ
る可能性がある駆動回路に広く適用可能である。
電源切断時に表示素子に発生する異常表示を防止し、表
示を適切に終了させることができる。
すブロック図である。
ある。
フのタイミングを示すタイミングチャートである。
フのタイミングを示すタイミングチャートである。
図である。
図である。
成を示す図である。
を低下させるためにクロック信号の周波数を低減するた
めの構成を示す回路ブロック図であり、(b)は、電源
切断時に、クロック周波数を低減させる様子を示すタイ
ミングチャートである。
SIを使用する場合の構成例を示すブロック図である。
電極、15・・・液晶層、20・・・駆動回路、21・・・電源
回路、23・・・信号駆動回路、25・・・走査駆動回路、2
7・・・タイミング回路、30・・・電源電圧検出回路、21
0・・・昇圧回路、212・・・昇圧部、213・・・スイッチ
制御回路、215・・・ボルテージフォロア増幅器、22
0・・・低電圧回路、221・・・定電圧回路、230・・・分
圧回路、235・・・分圧用スイッチ制御回路
Claims (12)
- 【請求項1】電力の供給を受け、表示素子を駆動する電
圧を該表示素子に供給する駆動手段と、 前記駆動手段を動作させる動作電力を発生して前記駆動
手段に供給し、この駆動電力の蓄積手段を備えた電源手
段と、 前記駆動手段への電力の供給の停止を検出する電源切断
検出手段と、 前記電源切断検出手段の検出に応答し、前記蓄積手段に
蓄積されている電力により、前記駆動手段に所定の電源
切断処理動作を実行させる電源切断時処理手段と、 を備えることを特徴とする表示素子の駆動回路。 - 【請求項2】前記電源切断時処理手段は、前記駆動手段
を制御して、前記表示素子の表示をオフする、ことを特
徴とする請求項1に記載の表示素子の駆動回路。 - 【請求項3】前記駆動手段は、電力の供給を受け、供給
された電力によりコンデンサを充電し、該コンデンサに
充電された電圧を用いて前記表示素子を動作させる駆動
電圧を生成する電源供給手段と、前記電源供給手段が生
成した駆動電圧を選択的に前記表示素子に供給する駆動
電圧供給手段を備えている、 ことを特徴とする請求項1又は2に記載の表示素子の駆
動回路。 - 【請求項4】前記電源切断時処理手段は、前記コンデン
サの電荷を放電させる放電手段を含む、ことを特徴とす
る請求項3に記載の表示素子の駆動回路。 - 【請求項5】前記放電手段は、前記コンデンサの両端間
を短絡又は抵抗性負荷を介して短絡する、ことを特徴と
する請求項4に記載の表示素子の駆動回路。 - 【請求項6】前記電源切断時処理手段は、前記コンデン
サの少なくとも一端の電圧を所定電圧に固定する手段を
備える、ことを特徴とする請求項4に記載の表示素子の
駆動回路。 - 【請求項7】前記電源切断時処理手段は、前記表示素子
を非点灯にする電圧の信号を、前記駆動手段に出力させ
る、ことを特徴とする請求項1乃至6のいずれか1項に
記載の表示素子の駆動回路。 - 【請求項8】前記表示素子は、2つの電極の間に印加さ
れる電圧が所定レベル以上の時に表示を行う閾値特性を
持ち、 前記駆動手段は、前記電源切断時処理手段の制御に従っ
て、前記表示素子の前記2つの電極に印加される電圧
を、同一の電圧の信号又はそれらの電位差が前記閾値未
満の電圧の信号を前記表示素子に出力する、ことを特徴
とする請求項7に記載の表示素子の駆動回路。 - 【請求項9】前記駆動手段は、供給された電圧より高い
昇圧電圧を生成して出力する昇圧手段を備え、 前記電源切断時処理手段は、前記昇圧手段を制御して、
前記昇圧電圧の出力を停止させる、 ことを特徴とする請求項1乃至8のいずれか1項に記載
の表示素子の駆動回路。 - 【請求項10】前記駆動手段は、供給された電圧より高
い昇圧電圧を生成して出力する昇圧手段を備え、 前記電源切断時処理手段は、前記昇圧手段を制御して、
前記昇圧電圧の出力を低下させる、 ことを特徴とする請求項1乃至9のいずれか1項に記載
の表示素子の駆動回路。 - 【請求項11】前記電源切断検出手段は、電源供給の停
止の検出に応答して、外部より供給される電圧を低下さ
せる手段を備える、ことを特徴とする請求項1乃至10
のいずれか1項に記載の表示素子の駆動回路。 - 【請求項12】コンデンサに蓄えられた電気エネルギー
を用いて表示素子を駆動する駆動方法において、 電力の供給が断たれたことを検出した時に、コンデンサ
に蓄積された電気エネルギーを用いて前記表示素子の表
示動作を正常に終了させるための所定の終了処理を実行
する、 ことを特徴とする表示素子の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21867798A JP3800816B2 (ja) | 1997-09-30 | 1998-07-17 | 表示素子の駆動回路及び駆動方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28116197 | 1997-09-30 | ||
JP9-281161 | 1997-09-30 | ||
JP21867798A JP3800816B2 (ja) | 1997-09-30 | 1998-07-17 | 表示素子の駆動回路及び駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11167366A true JPH11167366A (ja) | 1999-06-22 |
JP3800816B2 JP3800816B2 (ja) | 2006-07-26 |
Family
ID=26522693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21867798A Expired - Fee Related JP3800816B2 (ja) | 1997-09-30 | 1998-07-17 | 表示素子の駆動回路及び駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3800816B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000021063A1 (fr) * | 1998-10-06 | 2000-04-13 | Canon Kabushiki Kaisha | Procede de commande d'affichage d'image |
WO2002027703A1 (fr) * | 2000-09-26 | 2002-04-04 | Rohm Co., Ltd. | Appareil de commande d'ecran a cristaux liquides (lcd) |
US6621233B2 (en) | 2001-06-25 | 2003-09-16 | Oki Electric Industry Co., Ltd. | Power circuit for driving liquid crystal display panel |
JP2005224095A (ja) * | 2004-01-06 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
US7068628B2 (en) | 2000-05-22 | 2006-06-27 | At&T Corp. | MIMO OFDM system |
JP2006189714A (ja) * | 2005-01-07 | 2006-07-20 | Casio Comput Co Ltd | 表示駆動装置及び表示装置並びにその駆動制御方法 |
JP2007094016A (ja) * | 2005-09-29 | 2007-04-12 | Casio Comput Co Ltd | 表示駆動装置 |
JP2007133251A (ja) * | 2005-11-11 | 2007-05-31 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
JP2007298737A (ja) * | 2006-04-28 | 2007-11-15 | Kyocera Mita Corp | 電源制御装置,情報処理装置 |
US7505035B2 (en) | 2004-04-19 | 2009-03-17 | Oki Semiconductor Co., Ltd. | Power-down circuit for a display device |
-
1998
- 1998-07-17 JP JP21867798A patent/JP3800816B2/ja not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7268750B2 (en) | 1998-10-06 | 2007-09-11 | Canon Kabushiki Kaisha | Method of controlling image display |
WO2000021063A1 (fr) * | 1998-10-06 | 2000-04-13 | Canon Kabushiki Kaisha | Procede de commande d'affichage d'image |
US6972741B1 (en) | 1998-10-06 | 2005-12-06 | Canon Kabushiki Kaisha | Method of controlling image display |
US7068628B2 (en) | 2000-05-22 | 2006-06-27 | At&T Corp. | MIMO OFDM system |
US9426009B2 (en) | 2000-05-22 | 2016-08-23 | At&T Intellectual Property Ii, L.P. | MIMO OFDM system |
WO2002027703A1 (fr) * | 2000-09-26 | 2002-04-04 | Rohm Co., Ltd. | Appareil de commande d'ecran a cristaux liquides (lcd) |
US6844867B2 (en) | 2000-09-26 | 2005-01-18 | Rohm Co., Ltd. | LCD drive apparatus |
US7456818B2 (en) | 2000-09-26 | 2008-11-25 | Rohm Co., Ltd. | LCD driver device |
US6621233B2 (en) | 2001-06-25 | 2003-09-16 | Oki Electric Industry Co., Ltd. | Power circuit for driving liquid crystal display panel |
JP2005224095A (ja) * | 2004-01-06 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
JP4634154B2 (ja) * | 2004-01-06 | 2011-02-16 | パナソニック株式会社 | 昇圧回路 |
US7505035B2 (en) | 2004-04-19 | 2009-03-17 | Oki Semiconductor Co., Ltd. | Power-down circuit for a display device |
JP2006189714A (ja) * | 2005-01-07 | 2006-07-20 | Casio Comput Co Ltd | 表示駆動装置及び表示装置並びにその駆動制御方法 |
JP2007094016A (ja) * | 2005-09-29 | 2007-04-12 | Casio Comput Co Ltd | 表示駆動装置 |
JP2007133251A (ja) * | 2005-11-11 | 2007-05-31 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
JP2007298737A (ja) * | 2006-04-28 | 2007-11-15 | Kyocera Mita Corp | 電源制御装置,情報処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3800816B2 (ja) | 2006-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100303684B1 (ko) | 표시소자의 구동회로 및 구동방법 | |
US7944439B2 (en) | Display device | |
US6278318B1 (en) | Booster circuit associated with low-voltage power source | |
US20070171169A1 (en) | Driving apparatus capable of quickly driving a capacitive load with heat generation reduced and a method therefor | |
US5844373A (en) | Power supplying apparatus, a plasma display unit, a method of converting a direct-current voltage and a method of adding two direct-current voltages | |
CN101765876A (zh) | 具有阈值电压补偿的移位寄存器电路 | |
JP2655328B2 (ja) | 電源オフ時の液晶表示消去方法 | |
JP5089775B2 (ja) | 容量負荷駆動回路およびこれを備えた表示装置 | |
US6975313B2 (en) | Power supply circuit for display unit, method for controlling same, display unit, and electronic apparatus | |
KR20050033797A (ko) | 액정표시장치, 전원회로 및 액정표시장치의 제어방법 | |
JP3800816B2 (ja) | 表示素子の駆動回路及び駆動方法 | |
JP2001145335A (ja) | 昇圧回路 | |
KR0128512B1 (ko) | 승압회로 | |
JP2746792B2 (ja) | 交流駆動型プラズマディスプレイパネル用ドライバ及びその制御方法 | |
US20090174372A1 (en) | Analog Output Circuit, Data Signal Line Driving Circuit, Display, and Potential Writing Method | |
US20040095306A1 (en) | Driving circuit for driving capacitive element with reduced power loss in output stage | |
US20050012542A1 (en) | Power supply | |
US11727866B2 (en) | Power management device and display device including the same | |
JP2012118550A (ja) | ディスプレイ駆動装置 | |
US7145540B2 (en) | Display device with variable-bias driver | |
KR100523649B1 (ko) | 차동증폭장치 | |
JPH07235844A (ja) | アナログドライバicの出力バッファ回路 | |
JP2912498B2 (ja) | 半導体記憶装置 | |
JPH11296143A (ja) | アナログバッファおよび表示装置 | |
JP3279704B2 (ja) | フラットパネルディスプレイ装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060424 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |