JP2007133251A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2007133251A
JP2007133251A JP2005327883A JP2005327883A JP2007133251A JP 2007133251 A JP2007133251 A JP 2007133251A JP 2005327883 A JP2005327883 A JP 2005327883A JP 2005327883 A JP2005327883 A JP 2005327883A JP 2007133251 A JP2007133251 A JP 2007133251A
Authority
JP
Japan
Prior art keywords
liquid crystal
signal
signal line
pixel
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005327883A
Other languages
English (en)
Other versions
JP4909572B2 (ja
Inventor
Kenichi Nozaki
賢一 野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2005327883A priority Critical patent/JP4909572B2/ja
Publication of JP2007133251A publication Critical patent/JP2007133251A/ja
Application granted granted Critical
Publication of JP4909572B2 publication Critical patent/JP4909572B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】1本の信号線に対して複数の信号線をスイッチで切り替えて接続する液晶表示装置の電源が遮断された場合に、液晶容量に蓄積された電荷を素早く放電させ、液晶材料の劣化や焼き付きなどの画質低下を防止する。
【解決手段】複数の走査線Yと複数の信号線Xの各交差部に配置された画素TFT22と、各画素TFT22に接続された画素電極20とこれに対向配置された対向電極24との間に挟持された液晶層18と、走査線Yを駆動する走査線駆動回路28と、1本の映像信号線35に対して複数の信号線Xをスイッチング素子SWで切り替えて接続する信号線選択回路30と、この信号選択回路30を駆動制御する外部制御部32を備え、外部制御部32は、検出手段42により入力電源Vddのオフ状態を検出したときに、画素TFT22をオン状態とするとともにスイッチング素子SWをオン状態として液晶層18に蓄積されている電荷を外部制御部32へ放出する。
【選択図】図1

Description

本発明は、残像の改善を実現する液晶表示装置に関する。
画素に薄膜トランジスタ(Thin Film Transistor(以下、TFTという))などのスイッチング素子を有する液晶表示装置では、画素に表示信号を保持しているため、電源オフ時に画素に表示信号を保持したままの状態で回路が動作終了してしまう場合がある。したがって、電源が遮断された場合には、通常の駆動状態、つまり画像を表示している状態よりも液晶駆動回路のインピーダンスが高くなるため、画素に蓄積された表示信号の電荷が長時間残ってしまう。その結果、液晶を直流で駆動したときのように、液晶材料の劣化や画面の焼き付きなどの表示品質の劣化を生じてしまうという問題があり、このような残像を防止するために、例えば、下記特許文献1に記載された液晶表示装置では、画素中のTFTをオン状態にして信号線を対向電極と同電位にするようになっている。
ところで、液晶表示装置では、信号線駆動回路の回路規模を削減するため信号線の数を削減し、1本の信号線に対して複数の信号線を信号線選択回路により切り替えて接続する場合がある。しかし、かかる液晶表示装置において、上記した残像を防止する構成を適用しても、信号線選択回路があるため、液晶容量に蓄積されている電荷を放電することができない問題がある。
特開2001−209355号公報
本発明は、上記問題に鑑みてなされたものであり、1本の信号線に対して複数の信号線をスイッチで切り替えて接続する信号線選択回路を備えて液晶表示装置において、確実に液晶材料の劣化や焼き付きなどの画質低下を防止することが可能な液晶表示装置を提供することを目的とする。
本発明の液晶表示装置は、複数の走査線と複数の信号線の各交差部に配置された画素TFTと、各画素TFTに接続された画素電極とこれに対向配置された対向電極との間に挟持された液晶層と、走査線を駆動する走査線駆動回路と、前記複数の信号線をN個(Nは2以上の整数)の信号線群に区分したときの各信号線群毎に対応する映像信号をシリアルに出力する外部制御部と、信号線ごとに接続されたスイッチング素子を有し、前記スイッチング素子のオン/オフを切り替えることで、外部制御部からの映像信号線を前記信号線群の対応する信号線に順次振り分ける信号線選択回路とを備えた液晶表示装置において、前記外部制御部は、入力電源のオフ状態を検出する検出手段を有し、前記検出手段で電源のオフ状態を検出したときに、前記画素TFTをオン状態とするとともに前記スイッチング素子をオン状態として、外部制御部へ前記液晶層に蓄積されている電荷を放出することを特徴とする。
以上のように、本発明によれば、1本の信号線に対して複数の信号線をスイッチング素子で切り替えて接続する信号線選択回路を備えた液晶表示装置であっても、電源のオフ状態を検出したときに、各画素容量に蓄積されている電荷を素早く放電することができ、液晶材料の劣化や焼き付きなどの画質低下を防止することができる。
以下、本発明の一実施形態について図面を参照して説明する。図1は、本実施形態に係る液晶表示装置10の構成を概略的に示す図であり、図2は同液晶表示装置10における画素の構成を示す等価回路、図3は同液晶表示装置10における電源制御部40を示すブロック図、図4は同液晶表示装置10の動作を示すタイミングチャートである。
本実施形態に係る液晶表示装置10は、図1に示すように、例えばアクティブマトリクス型液晶表示装置であって、液晶パネル12と、液晶パネル12の外部に配設され液晶パネル12を駆動制御する外部制御部32を備えている。
液晶パネル12は、アレイ基板14と、このアレイ基板14に対して所定の間隔をおいて対向配置された対向基板16と、アレイ基板14と対向基板16との間に封入された液晶組成物より構成された液晶層18とを備えている。
アレイ基板14は、行方向に沿って延出された複数の走査線Yと、列方向に沿って延出された複数の信号線Xと、走査線Yと信号線Xとの各交差部に設けられたスイッチング素子としての画素薄膜トランジスタすなわち画素TFT22と、走査線Yと信号線Xとによって囲まれた各画素に対応して設けられた画素電極20と、走査線Yを駆動するための走査信号を出力する走査線駆動回路28と、表示信号を出力する信号線Xを選択するための信号線選択回路30と、を備えている。
画素TFT22は、多結晶シリコン膜を半導体層とするPチャネル型の多結晶シリコンTFTであって、そのゲート電極が走査線Yに接続され、ソース電極が信号線Xに接続され、ドレイン電極が画素電極20に接続されている。
走査線駆動回路28は、外部制御部32内のガラス内信号生成部37から供給されるスイッチ制御信号SWSに基づき走査線Y1,Y2…に1水平走査期間ごとに順次走査信号を出力する。
信号線選択回路30は、画素TFT22と同一のPチャネル型の多結晶シリコンTFTからなるスイッチング素子SW1a,SW1b,SW2a,SW2b…とを備えており、ガラス内信号生成部37から出力されるスイッチ制御信号ASW1a,ASW1b,ASW2a,ASW2b…が、各スイッチング素子SW1a,SW1b,SW2a,SW2b…のゲート電極のそれぞれに入力される。これにより、各水平走査期間において信号線駆動回路38から映像信号線35を介して出力される映像信号を隣接する2つの信号線Xに順次振り分けるようになっている。なお、36は、静電気からスイッチング素子SWを保護する静電気保護回路である。この静電気保護回路36は一対のダイオード36a、36bからなり、一方のダイオード36aのアノードと他方のダイオード36bのカソードをスイッチング素子SWにスイッチ制御信号ASWを入力するASW信号線と接続されている。また、一方のダイオード36aのカソードと他方のダイオード36bのアノードには、後述するVGG電源とVGL電源がそれぞれ接続されている。
また、対向基板16は、ガラス基板上に遮光層及びカラーフィルター層を介して対向電極24が形成されている。
対向電極24は、すべての画素に対して共通に配置され、液晶層18を介してマトリクス状に配置された画素電極20すべてに対向するようになっており、画素電極20と対向電極24によって液晶容量CLを構成する。この液晶容量CLと電気的に並列な補助容量CSを形成する補助容量TFT26が画素電極20に電気的に接続されている。
補助容量TFT26は、図2に示すように、画素TFT22やスイッチング素子SWと同一のポリシリコン半導体層を有するPチャネル型の多結晶シリコンTFTであり、そのソース電極が画素電極20と接続され、ゲート電極が電圧発生回路40に接続されている。これにより、補助容量TFT26のオン状態とオフ状態を切り替えることで、オン状態において寄生容量が発生して補助容量CSを形成し、オフ状態において寄生容量を持たなくなり保持電荷がなくなるようになっている。
外部制御部32は、メイン制御部34、ガラス内信号生成部37、信号線駆動回路38、及び電源制御部40を備えており、アレイ基板14と不図示のFPC(フレキシブル配線基板)により電気的に接続されている。
メイン制御部34は、外部から供給される基準クロック信号やデジタルの映像信号などの外部信号に基づき、ガラス内信号生成部37に垂直同期信号と垂直スタート信号などを出力するとともに、信号線駆動回路38に水平同期信号と水平スタート信号と映像信号などを出力する。
ガラス内信号生成部37は、メイン制御部34より供給される垂直同期信号と垂直スタート信号などに基づいて、走査線駆動回路28と信号線選択回路30にスイッチング制御信号SWSを出力する。
信号線駆動回路38は、メイン制御部34より供給される水平同期信号、水平スタート信号及び映像信号などに基づいて、2つの信号線に対応したシリアルな各映像信号を含むアナログ映像信号を信号線選択回路30に出力する。
電源制御部40は、図3に示すように、外部電源Vddの電圧値を監視する入力電圧検出部42と、外部電源Vddから液晶パネル12を駆動する各種電圧レベルの駆動電源を生成する電源生成部44と、対向電極24に基準電源を供給する対向電極駆動部48とを有している。入力電圧検出部42の出力信号が、電源生成部44、対向電極駆動部48及び外部制御部32内のメイン制御部34が入力されるようになっている。
次に、外部制御部32の動作について説明する。
液晶表示装置10において、外部から入力される基準クロック信号、デジタルの映像データ及び外部電源Vddのうち、外部電源Vddは、外部制御部32内の電源制御部40に入力され、液晶パネル12や信号線選択回路30などを駆動する各種電圧レベルの駆動電源に変換され、これを液晶パネル12内の各回路に供給される。電源制御部40に入力された外部電源Vddは、入力電圧検出部42、電源生成部44および対向電極駆動部48のそれぞれに供給される。
入力電圧検出部42では、外部電源Vddが所定電圧値以上である場合にHレベル信号を、所定電圧値に満たない場合にLレベル信号を、電圧生成部44および対向電極駆動部48のそれぞれへ出力する。ここでは、外部電源Vddが所定電圧値以上であるとして、入力電圧検出部42からの出力は、Hレベル信号であるとする(図4(a)参照)。
電源生成部44では、外部電源VddをDC/DCスイッチング回路44aによって直流変換し、これを昇圧回路44b及び反転昇圧回路44cにそれぞれ出力する。昇圧レギュレーション回路44bは、外部電源Vddを電圧値VGHに昇圧し、これをVGH放電回路44d、電源切替回路44e及び補助容量切替回路44fに出力する。反転昇圧回路44cは、外部電源Vddを電圧値VGL’に反転昇圧し、これを電源切替回路44e及びレギュレーション回路44gに出力する。
VGH放電回路44dは、入力電圧検出部42から出力される信号に応じてVGHと接地レベルの電圧を切り替えてVGH端子50から出力するものであり、入力電圧検出部42からHレベル信号の入力を受けて、VGHの電圧を出力する(図4(b)参照)。
電源切替回路44eは、入力電圧検出部42から出力される信号に応じてVGHとVGL’の電圧を切り替えてVGG端子52から出力するものであり、入力電圧検出部42からHレベル信号の入力を受けて、VGHの電圧を出力する(図4(c)参照)。
レギュレーション回路44gは、反転昇圧回路44cより入力されたVGL’の電圧をVGLに降圧調節し(すなわち、|VGL’|>|VGL|)、これを補助容量切替回路44fへ出力するとともに、入力電圧検出回路42から出力されるレベル信号に応じてVGLとVGL’の電圧を切り替えてVGL端子54から出力するものであり、入力電圧検出部42からHレベル信号の入力を受けて、VGLの電圧を出力する(図4(d)参照)。なお、VGLの電圧は、画素TFT22、信号線選択回路30内のスイッチング素子SW及び補助容量素子26の動作電圧になるように設定されている。
補助容量切替回路44fは、入力電圧検出部42から出力される信号に応じてVGLとVGHの電圧を切り替えてVcs端子56から補助容量素子26のゲート電極に出力するものであり、入力電圧検出部42からHレベル信号の入力を受けて、VGLの電圧を出力する(図4(e)参照)。
また、対向電極駆動回路48は、対向電圧生成回路48aにより外部電源Vddを所定の対向電圧Vcomに変換し、この対向電圧Vcomの入力を受けた対向電圧放電回路48bが入力電圧検出部42から出力される信号に応じてVcomと接地レベルの電圧を切り替えてVcom端子58から対向電極24に出力するものであり、入力電圧検出部42からHレベル信号の入力を受けて、Vcomの電圧を出力する(図4(f)参照)。
一方、外部制御回路32内のメイン制御部34に入力された基準クロック信号及びデジタルの映像データは、映像データや各種制御信号(垂直同期信号、垂直スタート信号、水平同期信号、水平スタート信号)に変換及び加工され、ガラス内信号生成部37及び信号線駆動回路38に入力される。
ガラス内信号生成部37は、VGH端子50及びVGL端子54と接続されており、入力電圧検出部42から外部制御部34を介して入力されるHレベル信号の入力を受けて、VGHとVGLの電圧に基づいてスイッチ制御信号SWSを生成する(図4(g)参照)。
以上のように、外部電源Vddに所定値以上の電圧が入力されている状態では、走査線Yが順次駆動されることで液晶パネル12の各画素ごとに設けられてた画素TFT22が順次オン状態となり、信号線Xの映像信号が画素電極20に供給されるとともに、Vcomの電圧が対向電極24に供給されることで、表示信号に対応した電圧が液晶容量CLに印加される。また、補助容量素子26のゲート電極26GにVGLの電圧が供給され、補助容量素子26をオン状態にして補助容量CSを発生させる。
次に、上記した通常動作の後、液晶表示装置10へ外部電源Vddがオフ状態になり、入力電圧検出部42は外部電圧Vddが所定電圧値に満たないとしてLレベル信号が出力されると、図4に示すように、VGH放電回路44dは端子50をアース接続して接地レベルの電圧をVGH端子50から出力し、電源切替回路44eはVGL’の電圧をVGG端子52から出力し、レギュレーション回路44gはVGL’の電圧をVGL端子54から出力し、補助容量切替回路44fはVGHの電圧をVcs端子56から補助容量素子26のゲート電極に出力し、対向電極駆動回路50はVcom端子58をアース接続して接地レベルの電圧をVcom端子58から出力する。
また、ガラス内信号生成部37は、入力電圧検出部42から外部制御部34を介してLレベル信号の入力を受け、VGL端子54からのVGL’の電圧をスイッチ制御信号SWSとして、信号線選択回路30内の全てのスイッチング素子のゲート電極Sに出力し、走査線駆動回路28は、VGL’電圧を走査信号として全ての走査線Yに出力する。
これにより、信号線選択回路30内の全てのスイッチング素子SWがオン状態となるとともに、全ての画素TFT22がオン状態となり、画素電極20に蓄積されていた電荷が信号線選択回路30を介して外部制御回路32に放電することができる。また、対向電極駆動回路50を介してアース接続されVcom端子58に対向電極24が接続されているため、対向電極24に蓄積されている電荷を放電することができる。さらにまた、補助容量素子26のゲート電極にVGHの電圧が供給されることで、補助容量素子26をオフ状態にして保持電荷を無くすことができる。そのため、確実に液晶材料の劣化や焼き付きなどの画質低下を防止することができる。
また、本実施形態では、画素TFT22や信号線選択回路30内のスイッチング素子SWの動作電圧であるVGLの電源を得るために、VGLより更に低いレベルのVGL’の電圧を生成する反転昇圧回路40eを利用しており、この反転昇圧回路40eが生成するVGL’の電圧を、外部電源Vddがオフされた時に画素TFT22やスイッチング素子SWに供給するようにしているため、画素TFT22やスイッチング素子SWの動作電圧特性にばらつきが合っても、確実にオン状態にすることができることに加え、外部電源Vddがオフされた後もVGLレベルの電位を長く保持することで、画素TFT22及び信号線選択回路30内のスイッチング素子SWを長時間オン状態に保つことができ、より確実に画素電極20に蓄積されていた電荷を放電することができる。
なお、本実施形態において、静電気保護回路36はVGG電源とVGL電源と接続されており、外部電源VddがオフされたときにASW信号線に入力されるVGL’レベルの電位と等しい電位に設定されているため、確実に信号線選択回路30内のスイッチング素子SWに動作電圧を入力してスイッチング素子SWをオン状態にすることができる。
本発明の一実施形態における液晶表示装置の構成を概略的に示す図である。 同液晶表示装置における画素の構成を示す等価回路である。 同液晶表示装置における電源制御回路を示すブロック図である。 同液晶表示装置の動作を示すタイミングチャートである。
符号の説明
10…液晶表示装置
12…液晶パネル
14…アレイ基板
16…対向基板
18…液晶層
20…画素電極
22…画素TFT
24…対向電極
28…走査線駆動回路
30…信号線選択回路
32…外部制御部
X…信号線
Y…走査線(ゲート線)
SW…スイッチング素子

Claims (3)

  1. 複数の走査線と複数の信号線の各交差部に配置された画素TFTを含む画素と、
    各画素TFTに接続された画素電極とこれに対向配置された対向電極との間に挟持された液晶層と、
    前記複数の走査線を駆動する走査線駆動回路と、
    前記複数の信号線をN個(Nは2以上の整数)の信号線群に区分したときの各信号線群毎に対応する映像信号を出力する信号線駆動回路と、
    信号線ごとに接続されたスイッチング素子を有し、前記スイッチング素子のオン/オフを切り替えることで、前記信号線駆動回路からの映像信号線を前記信号線群の対応する信号線に順次振り分ける信号線選択回路と、
    入力電源のオフ状態を検出する検出手段と、
    前記検出手段で電源のオフ状態を検出したときに、前記画素TFTのそれぞれをオン状態とするとともに前記スイッチング素子をオン状態として、前記信号線駆動回路へ前記画素に蓄積されている電荷を放出する電荷放電手段と、
    を有することを特徴とする液晶表示装置。
  2. 前記電荷放出手段は、前記検出手段で電源のオフ状態を検出したときに、前記対向電極を接地することを特徴とする請求項1に記載の液晶表示装置。
  3. 前記画素TFTのそれぞれに対応して設けられ、信号線の映像信号に応じた電荷を蓄積する補助容量TFTを備え、
    前記電荷放出手段は、前記検出手段で電源のオフ状態を検出したときに、全ての補助容量TFTをオフ状態として、補助容量TFTが保持する電荷を放電させることを特徴とする請求項1又は2に記載の液晶表示装置。
JP2005327883A 2005-11-11 2005-11-11 液晶表示装置 Active JP4909572B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005327883A JP4909572B2 (ja) 2005-11-11 2005-11-11 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005327883A JP4909572B2 (ja) 2005-11-11 2005-11-11 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2007133251A true JP2007133251A (ja) 2007-05-31
JP4909572B2 JP4909572B2 (ja) 2012-04-04

Family

ID=38154953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005327883A Active JP4909572B2 (ja) 2005-11-11 2005-11-11 液晶表示装置

Country Status (1)

Country Link
JP (1) JP4909572B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI393108B (zh) * 2008-07-04 2013-04-11 Chimei Innolux Corp 液晶顯示裝置及其驅動方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461422B (zh) * 2018-12-28 2020-12-29 惠科股份有限公司 放电控制电路及显示装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10319924A (ja) * 1997-05-17 1998-12-04 Lg Electron Inc デジタル方式の液晶表示パネル駆動回路
JPH11167366A (ja) * 1997-09-30 1999-06-22 Casio Comput Co Ltd 表示素子の駆動回路及び駆動方法
JP2001075541A (ja) * 1999-06-28 2001-03-23 Sharp Corp 表示装置の駆動方法およびそれを用いた液晶表示装置
JP2001209355A (ja) * 2000-01-25 2001-08-03 Nec Corp 液晶表示装置及びその駆動方法
JP2002006811A (ja) * 2000-06-21 2002-01-11 Seiko Epson Corp 液晶表示装置
JP2002196305A (ja) * 2000-12-22 2002-07-12 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2002323875A (ja) * 2001-04-24 2002-11-08 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2003050565A (ja) * 2000-06-29 2003-02-21 Matsushita Electric Ind Co Ltd 液晶表示システム、表示信号供給装置、及び液晶表示装置
JP2003255904A (ja) * 2002-03-01 2003-09-10 Hitachi Ltd 表示装置及び表示用駆動回路
JP2004295103A (ja) * 2003-03-07 2004-10-21 Sanyo Electric Co Ltd 画像表示装置の信号線駆動回路
JP2004309949A (ja) * 2003-04-10 2004-11-04 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2005049849A (ja) * 2003-07-11 2005-02-24 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2005215452A (ja) * 2004-01-30 2005-08-11 Seiko Epson Corp 電気光学装置および電子機器

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10319924A (ja) * 1997-05-17 1998-12-04 Lg Electron Inc デジタル方式の液晶表示パネル駆動回路
JPH11167366A (ja) * 1997-09-30 1999-06-22 Casio Comput Co Ltd 表示素子の駆動回路及び駆動方法
JP2001075541A (ja) * 1999-06-28 2001-03-23 Sharp Corp 表示装置の駆動方法およびそれを用いた液晶表示装置
JP2001209355A (ja) * 2000-01-25 2001-08-03 Nec Corp 液晶表示装置及びその駆動方法
JP2002006811A (ja) * 2000-06-21 2002-01-11 Seiko Epson Corp 液晶表示装置
JP2003050565A (ja) * 2000-06-29 2003-02-21 Matsushita Electric Ind Co Ltd 液晶表示システム、表示信号供給装置、及び液晶表示装置
JP2002196305A (ja) * 2000-12-22 2002-07-12 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2002323875A (ja) * 2001-04-24 2002-11-08 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2003255904A (ja) * 2002-03-01 2003-09-10 Hitachi Ltd 表示装置及び表示用駆動回路
JP2004295103A (ja) * 2003-03-07 2004-10-21 Sanyo Electric Co Ltd 画像表示装置の信号線駆動回路
JP2004309949A (ja) * 2003-04-10 2004-11-04 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2005049849A (ja) * 2003-07-11 2005-02-24 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2005215452A (ja) * 2004-01-30 2005-08-11 Seiko Epson Corp 電気光学装置および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI393108B (zh) * 2008-07-04 2013-04-11 Chimei Innolux Corp 液晶顯示裝置及其驅動方法

Also Published As

Publication number Publication date
JP4909572B2 (ja) 2012-04-04

Similar Documents

Publication Publication Date Title
US6961034B2 (en) Liquid crystal display device for preventing and afterimage
KR100704786B1 (ko) 표시 패널 구동 회로, 표시 장치 및 전자 기기
JP5778485B2 (ja) パネル表示装置のデータドライバ
KR102232915B1 (ko) 표시 장치
US8610703B2 (en) Liquid crystal display device, and driving method and integrated circuit used in same
US20050078076A1 (en) Scan driver, display device having the same, and method of driving display device
US20050007361A1 (en) Current-driven active matrix display panel for improved pixel programming
KR101022566B1 (ko) 액정 표시 장치
KR101635670B1 (ko) 표시 장치
JP2008122965A (ja) 液晶表示装置及びその製造方法
JP2010107732A (ja) 液晶表示装置
JP2003344823A (ja) 液晶表示装置および液晶表示駆動方法
JP4905635B2 (ja) 表示駆動装置
JP2008286869A (ja) 液晶表示装置、該液晶表示装置に用いられる駆動極性反転制御回路及び駆動方法
JP4909572B2 (ja) 液晶表示装置
CN113614819B (zh) 显示装置
US6636196B2 (en) Electro-optic display device using a multi-row addressing scheme
KR20040099162A (ko) 액티브 매트릭스형 표시 장치
JP2008139790A (ja) 突き抜け補償回路、及び表示装置
JP2007225843A (ja) 液晶駆動回路
US6590551B1 (en) Apparatus and method for driving scanning lines of liquid crystal panel with flicker reduction function
JP2005274859A (ja) 表示装置及びその駆動制御方法
KR101117983B1 (ko) 액정표시장치 및 이의 구동방법
JP2007212688A (ja) 液晶表示素子
JP2007102022A (ja) 平面表示装置、及び平面表示装置の駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120116

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4909572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250