JP2002006811A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002006811A JP2002006811A JP2000185772A JP2000185772A JP2002006811A JP 2002006811 A JP2002006811 A JP 2002006811A JP 2000185772 A JP2000185772 A JP 2000185772A JP 2000185772 A JP2000185772 A JP 2000185772A JP 2002006811 A JP2002006811 A JP 2002006811A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- power supply
- circuit
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 電源オフ時の液晶素子の残留電荷を少なくす
ることを可能にした液晶表示装置を提供する。 【解決手段】 複数の駆動電圧を択一的に選択して走査
線に出力するＹドライバー２２と、画像信号に対応した
駆動電圧をデータ線に出力するＸドライバー２４と、各
画素に対応して配置されたＭＩＭ素子３０及び液晶素子
３２と、負電源回路１０の出力端に接続され、電源オフ
を検出するとともに、液晶素子３２の電荷を放電させる
放電回路１４とを備える。そして、放電回路１４は、ｐ
ｎｐ型のトランジスタと、トランジスタのコレクタに一
端が接続され、負電源回路１０の出力端に他端が接続さ
れた抵抗と、電源の正極端子とトランジスタのベースと
の間に接続されたコンデンサとを備えている。
ることを可能にした液晶表示装置を提供する。 【解決手段】 複数の駆動電圧を択一的に選択して走査
線に出力するＹドライバー２２と、画像信号に対応した
駆動電圧をデータ線に出力するＸドライバー２４と、各
画素に対応して配置されたＭＩＭ素子３０及び液晶素子
３２と、負電源回路１０の出力端に接続され、電源オフ
を検出するとともに、液晶素子３２の電荷を放電させる
放電回路１４とを備える。そして、放電回路１４は、ｐ
ｎｐ型のトランジスタと、トランジスタのコレクタに一
端が接続され、負電源回路１０の出力端に他端が接続さ
れた抵抗と、電源の正極端子とトランジスタのベースと
の間に接続されたコンデンサとを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に関
し、特に液晶パネルの放電回路に関する。
し、特に液晶パネルの放電回路に関する。
【０００２】
【従来の技術】従来から液晶表示装置は低消費電力で軽
量な表示装置として、液晶テレビ、コンピュータのモニ
タ等の各種電子機器に使用されている。そして、鮮明な
画像を表示させるために、画素数及び階調数の増加が期
待されている。そのような期待に応える液晶表示装置と
して、アクティブ・マトリックス型液晶表示装置があ
る。このアクティブ・マトリックス型液晶表示装置にお
いては、画素毎に能動素子を設けてそれによって画像情
報を記憶している。能動素子には、ＴＦＴ素子に代表さ
れる３端子型素子と、ＭＩＭ（導体−絶縁体−導体）素
子に代表される２端子型素子がある。２端子型素子の場
合にはその非線形特性を利用して液晶素子に充電をして
画素表示を行わせている。
量な表示装置として、液晶テレビ、コンピュータのモニ
タ等の各種電子機器に使用されている。そして、鮮明な
画像を表示させるために、画素数及び階調数の増加が期
待されている。そのような期待に応える液晶表示装置と
して、アクティブ・マトリックス型液晶表示装置があ
る。このアクティブ・マトリックス型液晶表示装置にお
いては、画素毎に能動素子を設けてそれによって画像情
報を記憶している。能動素子には、ＴＦＴ素子に代表さ
れる３端子型素子と、ＭＩＭ（導体−絶縁体−導体）素
子に代表される２端子型素子がある。２端子型素子の場
合にはその非線形特性を利用して液晶素子に充電をして
画素表示を行わせている。
【０００３】
【発明が解決しようとする課題】上記の液晶表示装置に
おいては、電源をオフした時には、ロジック回路を駆動
するためのロジック電圧が、電源のコンデンサ容量と負
荷電流に応じて低下してゆき、或る電圧値以下になった
時点で、液晶パネルの駆動回路が停止する。この状態で
は各画素のＭＩＭ素子がオン又はオフ状態のままの状態
が維持されるので、液晶素子の電圧は絶対値が大となる
方向に充電されていくか、或いは、動作時に充電された
電圧が保持され続けるかのどちらかの状態になる。
おいては、電源をオフした時には、ロジック回路を駆動
するためのロジック電圧が、電源のコンデンサ容量と負
荷電流に応じて低下してゆき、或る電圧値以下になった
時点で、液晶パネルの駆動回路が停止する。この状態で
は各画素のＭＩＭ素子がオン又はオフ状態のままの状態
が維持されるので、液晶素子の電圧は絶対値が大となる
方向に充電されていくか、或いは、動作時に充電された
電圧が保持され続けるかのどちらかの状態になる。
【０００４】何れにしても２端子型素子及び液晶素子に
直流電圧が印加され続ける状態となり、双方の特性を劣
化させる原因となる。また、この電源オフ時に発生する
直流電圧の印加は、走査ラインに沿って黒いラインを発
生させたり、電源再投入時にフリッカを発生させる原因
となっている。
直流電圧が印加され続ける状態となり、双方の特性を劣
化させる原因となる。また、この電源オフ時に発生する
直流電圧の印加は、走査ラインに沿って黒いラインを発
生させたり、電源再投入時にフリッカを発生させる原因
となっている。
【０００５】本発明は、このような問題点を解決するた
めになされたものであり、電源オフ時の液晶素子の残留
電荷を少なくすることを可能にした液晶表示装置を提供
することを目的とする。
めになされたものであり、電源オフ時の液晶素子の残留
電荷を少なくすることを可能にした液晶表示装置を提供
することを目的とする。
【０００６】
【課題を解決するための手段】（１）本発明の一つの態
様に係る液晶表示装置は、電源オフを検出するととも
に、液晶パネルの電荷を放電させる放電回路を備えたも
のである。本発明においては、電源がオフになると、放
電回路が電源オフを検出するとともに、液晶パネルの電
荷を放電させる。このため、電源オフ時の液晶素子の残
留電荷を少なくすることができ、液晶パネルの能動素子
及び液晶素子に直流電圧が印加され続ける状態が避けら
れ、双方の素子の特性の劣化が避けられる。また、走査
ラインに沿った黒いラインや電源再投入時のフリッカの
発生がなくなる。
様に係る液晶表示装置は、電源オフを検出するととも
に、液晶パネルの電荷を放電させる放電回路を備えたも
のである。本発明においては、電源がオフになると、放
電回路が電源オフを検出するとともに、液晶パネルの電
荷を放電させる。このため、電源オフ時の液晶素子の残
留電荷を少なくすることができ、液晶パネルの能動素子
及び液晶素子に直流電圧が印加され続ける状態が避けら
れ、双方の素子の特性の劣化が避けられる。また、走査
ラインに沿った黒いラインや電源再投入時のフリッカの
発生がなくなる。
【０００７】（２）本発明の他の態様に係る液晶表示装
置は、上記（１）の液晶表示装置において、放電回路
は、トランジスタと抵抗との直列回路を備え、電源オフ
によりトランジスタがオン動作をして液晶パネルの電荷
を放電させるものである。本発明においては、トランジ
スタが電源オフによりオン動作をして液晶パネルの電荷
を放電するように構成したので、簡単な回路構成で放電
回路を実現することができる。
置は、上記（１）の液晶表示装置において、放電回路
は、トランジスタと抵抗との直列回路を備え、電源オフ
によりトランジスタがオン動作をして液晶パネルの電荷
を放電させるものである。本発明においては、トランジ
スタが電源オフによりオン動作をして液晶パネルの電荷
を放電するように構成したので、簡単な回路構成で放電
回路を実現することができる。
【０００８】（３）本発明の他の態様に係る液晶表示装
置は、複数の電圧を択一的に選択して駆動電圧として走
査線に出力する走査線駆動回路と、画像信号に応じた駆
動電圧をデータ線に出力するデータ線駆動回路と、走査
線とデータ線との交差部に各画素に対応して配置された
能動素子及び液晶素子とを備え、更に、電源オフを検出
するとともに、液晶素子の電荷を放電させる放電回路を
備えたものである。能動素子及び液晶素子には走査線の
駆動電圧とデータ線の駆動電圧との差電圧が印加される
ことで能動素子が動作して液晶素子が駆動され、電源オ
フ時にはその駆動時の電荷が液晶素子に残ることになる
が、本発明においては、その電荷が放電回路により放電
されるので、残留電荷による弊害が避けられる。
置は、複数の電圧を択一的に選択して駆動電圧として走
査線に出力する走査線駆動回路と、画像信号に応じた駆
動電圧をデータ線に出力するデータ線駆動回路と、走査
線とデータ線との交差部に各画素に対応して配置された
能動素子及び液晶素子とを備え、更に、電源オフを検出
するとともに、液晶素子の電荷を放電させる放電回路を
備えたものである。能動素子及び液晶素子には走査線の
駆動電圧とデータ線の駆動電圧との差電圧が印加される
ことで能動素子が動作して液晶素子が駆動され、電源オ
フ時にはその駆動時の電荷が液晶素子に残ることになる
が、本発明においては、その電荷が放電回路により放電
されるので、残留電荷による弊害が避けられる。
【０００９】（４）本発明の他の態様に係る液晶表示装
置は、負電源回路と、正電源回路と、負電源回路の電圧
及び正電源回路の電圧を組み合わせて複数の駆動電圧を
生成する走査線駆動用電源回路と、複数の駆動電圧を択
一的に選択して走査線に出力する走査線駆動回路と、画
像信号に対応した駆動電圧をデータ線に出力するデータ
線駆動回路と、走査線とデータ線との交差部に各画素に
対応して配置された能動素子及び液晶素子とを備え、更
に、負電源回路の出力端に接続され、電源オフを検出す
るとともに、液晶素子の電荷を放電させる放電回路を備
えたものである。能動素子及び液晶素子には走査線の駆
動電圧とデータ線の駆動電圧との差電圧が印加されるこ
とで、能動素子が動作して液晶素子が駆動され、電源オ
フ時にはその駆動時の電荷が液晶素子に残ることになる
が、負電源回路の出力電圧の絶対値は正電圧電源回路の
出力電圧の絶対値に対して大きいのが一般的であること
から、負電源回路による電圧が駆動電圧に含まれている
場合には、液晶素子の残留電荷も大きなものとなる。本
発明においては、放電回路を負電源回路の出力端に接続
することにより、そのような残留電荷を放電するように
して、残留電荷による弊害が発生しないようにしてい
る。
置は、負電源回路と、正電源回路と、負電源回路の電圧
及び正電源回路の電圧を組み合わせて複数の駆動電圧を
生成する走査線駆動用電源回路と、複数の駆動電圧を択
一的に選択して走査線に出力する走査線駆動回路と、画
像信号に対応した駆動電圧をデータ線に出力するデータ
線駆動回路と、走査線とデータ線との交差部に各画素に
対応して配置された能動素子及び液晶素子とを備え、更
に、負電源回路の出力端に接続され、電源オフを検出す
るとともに、液晶素子の電荷を放電させる放電回路を備
えたものである。能動素子及び液晶素子には走査線の駆
動電圧とデータ線の駆動電圧との差電圧が印加されるこ
とで、能動素子が動作して液晶素子が駆動され、電源オ
フ時にはその駆動時の電荷が液晶素子に残ることになる
が、負電源回路の出力電圧の絶対値は正電圧電源回路の
出力電圧の絶対値に対して大きいのが一般的であること
から、負電源回路による電圧が駆動電圧に含まれている
場合には、液晶素子の残留電荷も大きなものとなる。本
発明においては、放電回路を負電源回路の出力端に接続
することにより、そのような残留電荷を放電するように
して、残留電荷による弊害が発生しないようにしてい
る。
【００１０】（５）本発明の他の態様に係る液晶表示装
置は、上記（４）の液晶表示装置において、放電回路
は、液晶素子の電荷の内、負電源回路による電圧を含ん
だ駆動電圧による電荷を放電させる。上記のように、負
電源回路の出力電圧の絶対値は正電圧電源回路の出力電
圧の絶対値に対して大きいのが一般的であることから、
負電源回路による電圧が駆動電圧に含まれている場合に
は、液晶素子の残留電荷も大きなものとなるが、本発明
においては、負電源回路による電圧を含んだ駆動電圧に
よる電荷を放電することにより、残留電荷による弊害が
発生しないようにしている。
置は、上記（４）の液晶表示装置において、放電回路
は、液晶素子の電荷の内、負電源回路による電圧を含ん
だ駆動電圧による電荷を放電させる。上記のように、負
電源回路の出力電圧の絶対値は正電圧電源回路の出力電
圧の絶対値に対して大きいのが一般的であることから、
負電源回路による電圧が駆動電圧に含まれている場合に
は、液晶素子の残留電荷も大きなものとなるが、本発明
においては、負電源回路による電圧を含んだ駆動電圧に
よる電荷を放電することにより、残留電荷による弊害が
発生しないようにしている。
【００１１】（６）本発明の他の態様に係る液晶表示装
置は、上記（４）又は（６）の液晶表示装置において、
放電回路は、ｐｎｐ型のトランジスタと、トランジスタ
のコレクタに一端が接続され、負電源回路の出力端に他
端が接続された抵抗と、電源の正極端子とトランジスタ
のベースとの間に接続されたコンデンサとを備えたもの
である。本発明においては、電源がオン状態においては
トランジスタがオフ状態になっているが、電源がオフに
なると、コンデンサの電荷によりトランジスタが駆動さ
れて導通することで、液晶素子の電荷が放電される。ま
た、放電回路をこのように構成したので、簡単な回路で
その目的を達成することができる。
置は、上記（４）又は（６）の液晶表示装置において、
放電回路は、ｐｎｐ型のトランジスタと、トランジスタ
のコレクタに一端が接続され、負電源回路の出力端に他
端が接続された抵抗と、電源の正極端子とトランジスタ
のベースとの間に接続されたコンデンサとを備えたもの
である。本発明においては、電源がオン状態においては
トランジスタがオフ状態になっているが、電源がオフに
なると、コンデンサの電荷によりトランジスタが駆動さ
れて導通することで、液晶素子の電荷が放電される。ま
た、放電回路をこのように構成したので、簡単な回路で
その目的を達成することができる。
【００１２】（７）本発明の他の態様に係る液晶表示装
置は、上記（６）の液晶表示装置において、放電回路
は、トランジスタのベースとエミッタとの間に順方向に
接続されたダイオードを更に備えたものである。トラン
ジスタのベースとエミッタとの間に逆電圧が印加される
ことになるが、ダイオードを接続することにより逆電圧
の印加が避けられる。
置は、上記（６）の液晶表示装置において、放電回路
は、トランジスタのベースとエミッタとの間に順方向に
接続されたダイオードを更に備えたものである。トラン
ジスタのベースとエミッタとの間に逆電圧が印加される
ことになるが、ダイオードを接続することにより逆電圧
の印加が避けられる。
【００１３】（８）本発明の他の態様に係る液晶表示装
置は、上記（６）又は（７）の液晶表示装置において、
コンデンサは、０℃〜８０℃の範囲において、その容量
変化が２０℃を基準としたときに±２０％の範囲内であ
る。本発明においては、コンデンサの温度特性を前記の
ように規定することにより、周囲の温度が変化してもト
ランジスタが安定して駆動され、放電が確実になされ
る。
置は、上記（６）又は（７）の液晶表示装置において、
コンデンサは、０℃〜８０℃の範囲において、その容量
変化が２０℃を基準としたときに±２０％の範囲内であ
る。本発明においては、コンデンサの温度特性を前記の
ように規定することにより、周囲の温度が変化してもト
ランジスタが安定して駆動され、放電が確実になされ
る。
【００１４】（９）本発明の他の態様に係る液晶表示装
置は、上記（２）〜（８）の液晶表示装置において、能
動素子は２端子型素子である。
置は、上記（２）〜（８）の液晶表示装置において、能
動素子は２端子型素子である。
【００１５】（１０）本発明の他の態様に係る液晶表示
装置は、上記（９）の液晶表示装置において、能動素子
はＭＩＭ素子である。
装置は、上記（９）の液晶表示装置において、能動素子
はＭＩＭ素子である。
【００１６】
【発明の実施の形態】実施形態１．図１は本発明の実施
形態１に係る液晶表示装置の構成を示したブロック図で
ある。この液晶表示装置においては、電源回路として負
電源回路１０及び５Ｖ電源回路１２が設けられており、
負電源回路１０は−２０Ｖ〜−３０程度の負電圧を出力
し、５Ｖ電源回路１２は５Ｖの正電圧を出力する。負電
源回路１０の出力端子には本実施形態の特徴であるディ
スチャージ回路１４が接続されている。信号処理回路１
６は、画像信号を処理して液晶パネル２０を制御するた
めのものであり、５Ｖ電源回路１２からの電圧を動作電
圧として入力し、制御信号を生成してＹドライバー用電
源回路１８及び液晶パネル２０のＸドライバー２４にそ
れぞれ出力する。
形態１に係る液晶表示装置の構成を示したブロック図で
ある。この液晶表示装置においては、電源回路として負
電源回路１０及び５Ｖ電源回路１２が設けられており、
負電源回路１０は−２０Ｖ〜−３０程度の負電圧を出力
し、５Ｖ電源回路１２は５Ｖの正電圧を出力する。負電
源回路１０の出力端子には本実施形態の特徴であるディ
スチャージ回路１４が接続されている。信号処理回路１
６は、画像信号を処理して液晶パネル２０を制御するた
めのものであり、５Ｖ電源回路１２からの電圧を動作電
圧として入力し、制御信号を生成してＹドライバー用電
源回路１８及び液晶パネル２０のＸドライバー２４にそ
れぞれ出力する。
【００１７】Ｙドライバー用電源回路１８はその詳細は
後述するが、Ｖ０、Ｖ１、Ｖ４、Ｖ５の４種類の駆動電
圧を生成して液晶パネル２０のＹドライバー２２に出力
する。Ｙドライバー２２はＶ０、Ｖ１、Ｖ４、Ｖ５の４
種類の駆動電圧をＹドライバー用電源回路１８からの制
御信号に基づいて択一的に選択するためのスイッチ回路
２３ａ〜２３ｅを内蔵しており、選択された駆動電圧が
走査線２６を駆動する。Ｘドライバー２４はデータ線２
８を信号処理回路１６からの制御信号に基づいてデータ
線２８を駆動する。走査線２６とデータ線２８との交差
部には、各画素に対応して、ＭＩＭ素子３０と液晶素子
３２とが直列に接続されている。
後述するが、Ｖ０、Ｖ１、Ｖ４、Ｖ５の４種類の駆動電
圧を生成して液晶パネル２０のＹドライバー２２に出力
する。Ｙドライバー２２はＶ０、Ｖ１、Ｖ４、Ｖ５の４
種類の駆動電圧をＹドライバー用電源回路１８からの制
御信号に基づいて択一的に選択するためのスイッチ回路
２３ａ〜２３ｅを内蔵しており、選択された駆動電圧が
走査線２６を駆動する。Ｘドライバー２４はデータ線２
８を信号処理回路１６からの制御信号に基づいてデータ
線２８を駆動する。走査線２６とデータ線２８との交差
部には、各画素に対応して、ＭＩＭ素子３０と液晶素子
３２とが直列に接続されている。
【００１８】図２は図１のＹドライバー用電源回路１８
の詳細を示した回路図である。Ｙドライバー用電源回路
１８は、図示のように、抵抗Ｒ１〜Ｒ７、コンデンサＣ
１〜Ｃ５、ダイオードＤ１〜Ｄ４及びトランジスタＱ
１，Ｑ２から構成されている。このＹドライバー用電源
回路１８は、負電源回路１０からの負電圧ＶＥＥ及び５
Ｖ電源回路１２からの５Ｖ電圧が組み込まれている。そ
して、トランジスタＱ１，Ｑ２が交互にオン・オフを繰
り返すことにより、図３に示されるような駆動電圧Ｖ０
及びＶ５をそれぞれ出力する。なお、Ｖ１は接地電位、
Ｖ４は５Ｖ一定であり、その説明は省略する。このＹド
ライバー用電源回路１８自体は従来のものと何等変わる
ものではない。
の詳細を示した回路図である。Ｙドライバー用電源回路
１８は、図示のように、抵抗Ｒ１〜Ｒ７、コンデンサＣ
１〜Ｃ５、ダイオードＤ１〜Ｄ４及びトランジスタＱ
１，Ｑ２から構成されている。このＹドライバー用電源
回路１８は、負電源回路１０からの負電圧ＶＥＥ及び５
Ｖ電源回路１２からの５Ｖ電圧が組み込まれている。そ
して、トランジスタＱ１，Ｑ２が交互にオン・オフを繰
り返すことにより、図３に示されるような駆動電圧Ｖ０
及びＶ５をそれぞれ出力する。なお、Ｖ１は接地電位、
Ｖ４は５Ｖ一定であり、その説明は省略する。このＹド
ライバー用電源回路１８自体は従来のものと何等変わる
ものではない。
【００１９】図４は図１のディスチャージ回路１２の一
例を示した回路図である。このディスチャージ回路１２
は、抵抗Ｒ１０とトランジスタＱ１０とが直列に接続さ
れている。そして、抵抗Ｒ１０の他方の端子は負電源回
路１０の出力端子に接続され、トランジスタＱ１０のエ
ミッタは接地されている。トランジスタＱ１０のベース
はコンデンサＣ１０を介して直流電源の正極Ｖccに接続
されている。このコンデンサＣ１０は、電源オン時には
トランジスタＱ１０のベース・エミッタの漏れ電流によ
り充電されている。
例を示した回路図である。このディスチャージ回路１２
は、抵抗Ｒ１０とトランジスタＱ１０とが直列に接続さ
れている。そして、抵抗Ｒ１０の他方の端子は負電源回
路１０の出力端子に接続され、トランジスタＱ１０のエ
ミッタは接地されている。トランジスタＱ１０のベース
はコンデンサＣ１０を介して直流電源の正極Ｖccに接続
されている。このコンデンサＣ１０は、電源オン時には
トランジスタＱ１０のベース・エミッタの漏れ電流によ
り充電されている。
【００２０】次に、図１〜図４の液晶表示装置の動作を
説明する。この液晶表示装置は信号処理回路１６が画像
信号に基づいて制御信号を生成してＹドライバー用電源
回路１８及びＸドライバー２４にそれぞれ出力する。そ
して、Ｙドライバー用電源回路１８は４種類の駆動電圧
を生成するとともに制御信号に基づいていずれか１つの
駆動電圧を出力して走査線２６を駆動する。また、Ｘド
ライバー２４も制御信号（画像データ信号）に基づいて
データ線２８を駆動する。そして、走査線２６とデータ
線２８との交差部に配置されているＭＩＭ素子３０及び
液晶素子３２にこれらの走査線２６の電位とデータ線２
８の電位との差電圧が印加され、それが所定の電圧以上
であると、ＭＩＭ素子３０が動作して液晶素子３２に充
電がなされて画素表示がなされる。
説明する。この液晶表示装置は信号処理回路１６が画像
信号に基づいて制御信号を生成してＹドライバー用電源
回路１８及びＸドライバー２４にそれぞれ出力する。そ
して、Ｙドライバー用電源回路１８は４種類の駆動電圧
を生成するとともに制御信号に基づいていずれか１つの
駆動電圧を出力して走査線２６を駆動する。また、Ｘド
ライバー２４も制御信号（画像データ信号）に基づいて
データ線２８を駆動する。そして、走査線２６とデータ
線２８との交差部に配置されているＭＩＭ素子３０及び
液晶素子３２にこれらの走査線２６の電位とデータ線２
８の電位との差電圧が印加され、それが所定の電圧以上
であると、ＭＩＭ素子３０が動作して液晶素子３２に充
電がなされて画素表示がなされる。
【００２１】このように液晶パネル２０が動作している
状態において電源がオフになると、図４の直流電源の正
極Ｖccは接地電位になるので、コンデンサＣ１０の電荷
によりトランジスタＱ１０はオン状態になる。このと
き、例えば図１の走査線２６に駆動電圧Ｖ５が印加され
ているとすると、液晶素子３２には負電荷が充電されて
いることになる。この状態では、トランジスタＱ１０、
抵抗１０（図４参照）、負電源回路１０の出力端子ＶＥ
Ｅ、トランジスタＱ１（図２参照）、Ｙドライバー２２
のスイッチ回路２３ｄ、走査線２６、ＭＩＭ素子３０、
液晶素子３２及びデータ線２８（図１参照）を経由する
放電回路が形成されており、液晶素子３２の電荷は急速
に放電される。このとき、トランジスタＱ１（図２参
照）には通常の使用方法とは異なる逆方向の電流が流れ
るが、その電流値は小さいので実用上は問題はない。仮
に、問題が起きるような場合には、トランジスタＱ１に
並列にダイオードを接続すればよい（図２のＤ９参
照）。
状態において電源がオフになると、図４の直流電源の正
極Ｖccは接地電位になるので、コンデンサＣ１０の電荷
によりトランジスタＱ１０はオン状態になる。このと
き、例えば図１の走査線２６に駆動電圧Ｖ５が印加され
ているとすると、液晶素子３２には負電荷が充電されて
いることになる。この状態では、トランジスタＱ１０、
抵抗１０（図４参照）、負電源回路１０の出力端子ＶＥ
Ｅ、トランジスタＱ１（図２参照）、Ｙドライバー２２
のスイッチ回路２３ｄ、走査線２６、ＭＩＭ素子３０、
液晶素子３２及びデータ線２８（図１参照）を経由する
放電回路が形成されており、液晶素子３２の電荷は急速
に放電される。このとき、トランジスタＱ１（図２参
照）には通常の使用方法とは異なる逆方向の電流が流れ
るが、その電流値は小さいので実用上は問題はない。仮
に、問題が起きるような場合には、トランジスタＱ１に
並列にダイオードを接続すればよい（図２のＤ９参
照）。
【００２２】図３のディスチャージ回路１４は、駆動電
圧Ｖ０の場合には適用されないが、負電源回路１０の出
力端子ＶＥＥの電位を接地側に引き込むことになるの
で、負電源回路１０内のコンデンサ（図示せず）の放電
も急速になされることになり、結果として駆動電圧Ｖ０
により充電された液晶素子３２の放電も急速になされ
る。
圧Ｖ０の場合には適用されないが、負電源回路１０の出
力端子ＶＥＥの電位を接地側に引き込むことになるの
で、負電源回路１０内のコンデンサ（図示せず）の放電
も急速になされることになり、結果として駆動電圧Ｖ０
により充電された液晶素子３２の放電も急速になされ
る。
【００２３】負電源回路１０の負電位の絶対値は上述の
ように比較的大きいが（２０〜３０Ｖ）、上記のように
ディスチャージ回路１４により急速に放電させるように
したので、信号処理回路１６が５Ｖ電源回路１２の電圧
降下によって機能を失う前に放電を終了させることがで
きる。このため、電源オフ時の液晶素子３２の残留電荷
を最少にすることができる。
ように比較的大きいが（２０〜３０Ｖ）、上記のように
ディスチャージ回路１４により急速に放電させるように
したので、信号処理回路１６が５Ｖ電源回路１２の電圧
降下によって機能を失う前に放電を終了させることがで
きる。このため、電源オフ時の液晶素子３２の残留電荷
を最少にすることができる。
【００２４】実施形態２．図５はディスチャージ回路の
他の構成例を示した回路図である。このディスチャージ
回路においては、トランジスタＱ１０のベースとエミッ
タとの間にダイオードＤ１０を接続している。このよう
にダイオードＤ１０を接続することにより、コンデンサ
Ｃ１０の充電を短時間で行うことができる。更に、トラ
ンジスタＱ１０のベース・エミッタに逆バイアス電圧が
印加されるのを防止して、トランジスタＱ１０を保護し
ている。
他の構成例を示した回路図である。このディスチャージ
回路においては、トランジスタＱ１０のベースとエミッ
タとの間にダイオードＤ１０を接続している。このよう
にダイオードＤ１０を接続することにより、コンデンサ
Ｃ１０の充電を短時間で行うことができる。更に、トラ
ンジスタＱ１０のベース・エミッタに逆バイアス電圧が
印加されるのを防止して、トランジスタＱ１０を保護し
ている。
【００２５】実施形態３．なお、上記の実施形態におい
ては駆動電圧Ｖ５についての電荷を放電する例について
説明しているが、駆動電圧Ｖ０の電荷についても、トラ
ンジスタＱ１０の配置を変える等の変更をすることによ
り同様に放電させることできる。また、液晶パネルの能
動素子としてＭＩＭ素子の例について説明したが、本発
明においては、他の２端子型素子、例えばバック・ツー
・バック・ダイオード素子、ダイオード・リンク素子、
バリスター素子等を用いることができる。
ては駆動電圧Ｖ５についての電荷を放電する例について
説明しているが、駆動電圧Ｖ０の電荷についても、トラ
ンジスタＱ１０の配置を変える等の変更をすることによ
り同様に放電させることできる。また、液晶パネルの能
動素子としてＭＩＭ素子の例について説明したが、本発
明においては、他の２端子型素子、例えばバック・ツー
・バック・ダイオード素子、ダイオード・リンク素子、
バリスター素子等を用いることができる。
【００２６】
【発明の効果】以上のように本発明によれば、電源がオ
フになると、電源オフを検出するとともに液晶パネルの
電荷を放電するようにしたので、電源オフ時の液晶素子
の残留電荷を少なくすることができ、液晶パネルの素子
（能動素子及び液晶素子）に直流電圧が印加され続ける
という状態が避けられ、これにより液晶パネルの特性の
劣化が避けられる。また、走査ラインに沿った黒いライ
ンの発生や、電源再投入時のフリッカの発生がなくな
る。
フになると、電源オフを検出するとともに液晶パネルの
電荷を放電するようにしたので、電源オフ時の液晶素子
の残留電荷を少なくすることができ、液晶パネルの素子
（能動素子及び液晶素子）に直流電圧が印加され続ける
という状態が避けられ、これにより液晶パネルの特性の
劣化が避けられる。また、走査ラインに沿った黒いライ
ンの発生や、電源再投入時のフリッカの発生がなくな
る。
【図１】本発明の実施形態１に係る液晶表示装置の構成
を示したブロック図である。
を示したブロック図である。
【図２】図１のＹドライバー用電源回路の詳細を示した
回路図である。
回路図である。
【図３】図２のＹドライバー用電源回路の出力電圧（駆
動電圧）Ｖ０及びＶ５の波形を示した図である。
動電圧）Ｖ０及びＶ５の波形を示した図である。
【図４】図１のディスチャージ回路の一例を示した回路
図である。
図である。
【図５】図１のディスチャージ回路の他の構成例を示し
た回路図である。
た回路図である。
１０ 負電源回路 １２ ５Ｖ電源回路 １４ ディスチャージ回路 １６ 信号処理回路 １８ Ｙドライバー用電源回路 ２０ 液晶パネル ２２ Ｙドライバー ２４ Ｘドライバー ３０ ＭＩＭ素子 ３２ 液晶素子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA16 NA80 NC03 NC21 NC38 NC49 NC58 ND10 ND35 ND47 ND60 5C006 AF67 BB17 BC03 BC12 BF31 BF37 BF43 FA22 FA23 FA34 FA38 5C080 AA10 BB05 DD05 DD06 DD29 FF11 JJ02 JJ03 JJ04
Claims (10)
- 【請求項１】 電源オフを検出するとともに、液晶パネ
ルの電荷を放電させる放電回路を備えたことを特徴とす
る液晶表示装置。 - 【請求項２】 前記放電回路は、トランジスタと抵抗と
の直列回路を備え、電源オフによりトランジスタがオン
動作をして前記液晶パネルの電荷を放電させることを特
徴とする請求項１記載の液晶表示装置。 - 【請求項３】 複数の電圧を択一的に選択して駆動電圧
として走査線に出力する走査線駆動回路と、画像信号に
応じた駆動電圧をデータ線に出力するデータ線駆動回路
と、前記走査線と前記データ線との交差部に各画素に対
応して配置された能動素子及び液晶素子とを備え、更
に、電源オフを検出するとともに、前記液晶素子の電荷
を放電させる放電回路を備えたことを特徴とする液晶表
示装置。 - 【請求項４】 負電源回路と、正電源回路と、前記負電
源回路の電圧及び前記正電源回路の電圧を組み合わせて
複数の駆動電圧を生成する走査線駆動用電源回路と、前
記複数の駆動電圧を択一的に選択して走査線に出力する
走査線駆動回路と、画像信号に対応した駆動電圧をデー
タ線に出力するデータ線駆動回路と、前記走査線と前記
データ線との交差部に各画素に対応して配置された能動
素子及び液晶素子とを備え、更に、前記負電源回路の出
力端に接続され、電源オフを検出するとともに、前記液
晶素子の電荷を放電させる放電回路を備えたことを特徴
とする液晶表示装置。 - 【請求項５】 前記放電回路は、前記液晶素子の電荷の
内、前記負電源回路による電圧を含んだ駆動電圧による
電荷を放電させることを特徴とする請求項４記載の液晶
表示装置。 - 【請求項６】 前記放電回路は、ｐｎｐ型のトランジス
タと、該トランジスタのコレクタに一端が接続され、負
電源回路の出力端に他端が接続された抵抗と、電源の正
極端子と前記トランジスタのベースとの間に接続された
コンデンサとを備えたことを特徴とする請求項４又は５
記載の液晶表示装置。 - 【請求項７】 前記放電回路は、前記トランジスタのベ
ースとエミッタとの間に順方向に接続されたダイオード
を更に備えたことを特徴とする請求項６記載の液晶表示
装置。 - 【請求項８】 前記コンデンサは、０℃〜８０℃の範囲
において、その容量変化が２０℃を基準としたときに±
２０％の範囲内であることを特徴とする請求項６又７記
載の液晶表示装置。 - 【請求項９】 前記能動素子は２端子型素子であること
を特徴とする請求項３〜７の何れかに記載の液晶表示装
置。 - 【請求項１０】 前記能動素子はＭＩＭ素子であること
を特徴とする請求項９記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185772A JP2002006811A (ja) | 2000-06-21 | 2000-06-21 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185772A JP2002006811A (ja) | 2000-06-21 | 2000-06-21 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002006811A true JP2002006811A (ja) | 2002-01-11 |
Family
ID=18686040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000185772A Withdrawn JP2002006811A (ja) | 2000-06-21 | 2000-06-21 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002006811A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007133251A (ja) * | 2005-11-11 | 2007-05-31 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| CN100380183C (zh) * | 2002-07-12 | 2008-04-09 | 索尼公司 | 液晶显示设备、控制该设备的方法以及便携式终端 |
| JP2009251252A (ja) * | 2008-04-04 | 2009-10-29 | Nec Electronics Corp | 表示装置用駆動回路、テスト回路、及びテスト方法 |
| US7965045B2 (en) | 2007-01-15 | 2011-06-21 | Renesas Electronics Corporation | Power supply circuit for display unit and display unit |
| JP2012078492A (ja) * | 2010-09-30 | 2012-04-19 | Casio Comput Co Ltd | 放電回路及び液晶表示装置 |
| JP2022547285A (ja) * | 2019-09-06 | 2022-11-11 | 北京集創北方科技股▲ふん▼有限公司 | 表示ドライバーチップ、表示パネル、設備およびシステム |
-
2000
- 2000-06-21 JP JP2000185772A patent/JP2002006811A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100380183C (zh) * | 2002-07-12 | 2008-04-09 | 索尼公司 | 液晶显示设备、控制该设备的方法以及便携式终端 |
| JP2007133251A (ja) * | 2005-11-11 | 2007-05-31 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| US7965045B2 (en) | 2007-01-15 | 2011-06-21 | Renesas Electronics Corporation | Power supply circuit for display unit and display unit |
| JP2009251252A (ja) * | 2008-04-04 | 2009-10-29 | Nec Electronics Corp | 表示装置用駆動回路、テスト回路、及びテスト方法 |
| JP2012078492A (ja) * | 2010-09-30 | 2012-04-19 | Casio Comput Co Ltd | 放電回路及び液晶表示装置 |
| JP2022547285A (ja) * | 2019-09-06 | 2022-11-11 | 北京集創北方科技股▲ふん▼有限公司 | 表示ドライバーチップ、表示パネル、設備およびシステム |
| JP7492576B2 (ja) | 2019-09-06 | 2024-05-29 | 北京集創北方科技股▲ふん▼有限公司 | 表示ドライバーチップ、表示パネル、設備およびシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7015904B2 (en) | Power sequence apparatus for device driving circuit and its method | |
| US6271816B1 (en) | Power saving circuit and method for driving an active matrix display | |
| US7190343B2 (en) | Liquid crystal display and driving method thereof | |
| US20080084371A1 (en) | Liquid crystal display for preventing residual image phenomenon and related method thereof | |
| JP2003099009A (ja) | アクティブマトリクス表示パネル、およびそれを備えた画像表示装置 | |
| US20070018933A1 (en) | Driving circuit for display device and display device having the same | |
| WO2020140236A1 (zh) | 信号保护电路、其驱动方法及设备 | |
| JP4180743B2 (ja) | 液晶表示装置 | |
| US9483994B2 (en) | Liquid crystal display and gate discharge control circuit thereof | |
| US20100007591A1 (en) | Pixel unit for a display device and driving method thereof | |
| JP2002006811A (ja) | 液晶表示装置 | |
| CN114120913A (zh) | 电源和包括该电源的显示设备 | |
| JP2506582B2 (ja) | アクティブ液晶表示装置 | |
| JP3230721B2 (ja) | 液晶表示装置の駆動回路 | |
| US8736594B2 (en) | Potential generation circuit and liquid crystal display device | |
| KR100421486B1 (ko) | 게이트 하이전압 발생장치 | |
| JP2007212688A (ja) | 液晶表示素子 | |
| JP3160143B2 (ja) | 液晶表示装置 | |
| CN110890048B (zh) | 伽马电压生成电路及显示装置 | |
| JP2000029436A (ja) | 液晶駆動装置 | |
| KR100848961B1 (ko) | 액정표시모듈의 구동 방법 및 장치 | |
| CN217086113U (zh) | 放电电路及其显示装置 | |
| JP2003195831A (ja) | 液晶表示装置 | |
| JPH08297302A (ja) | 液晶表示装置の駆動方法 | |
| CN111354321B (zh) | 一种电平处理电路、栅极驱动电路、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040319 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20051027 |