JP2000075834A

JP2000075834A - 画像表示装置

Info

Publication number: JP2000075834A
Application number: JP10248731A
Authority: JP
Inventors: Naoto Abe; 直人阿部; Tatsuro Yamazaki; 達郎山崎; Seiji Isono; 青児磯野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-09-02
Filing date: 1998-09-02
Publication date: 2000-03-14

Abstract

(57)【要約】【課題】画像表示装置の駆動回路を、少ないハードウ
ェア、特にＩＣ化に向いている回路構成で実現する。【解決手段】行と列に配列された前記画像表示素子の
発光特性の入力に基づいて、前記発光特性のばらつきを
補正する情報である第２情報と、画像情報である第１情
報を同時に第１シフトレジスタＰ１１０１及び第２シフ
トレジスタＰ１１０７により順次転送しパラレル変換
し、水平同期信号に同期して一括に第１ラッチ回路及び
第２ラッチ回路に入力する。そして、第１ラッチ回路の
出力データにより駆動時間を決定し、第２ラッチ回路の
出力データにより駆動電流を決定し、画像表示パネルＰ
２０００を駆動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画像表示装置に関
し、特に、電子放出素子を用いたマトリクス画像表示パ
ネル上にテレビジョン画像信号等を表示する際の輝度む
らを補正する駆動回路を有する画像表示装置に関する。

【０００２】

【従来の技術】従来、電子放出素子として熱陰極素子と
冷陰極素子の２種類が知られている。このうち冷陰極素
子では、たとえば電界放出型素子（以下ＦＥ型と記す）
や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型と記
す）や、表面伝導型電子放出素子などが知られている。

【０００３】ＦＥ型の例としては、たとえば、W.P.Dyke
&W.W.Dolan,“Field emission",Advance in Electron
Physics，８，８９（１９５６）や、あるいは、C.A.Spi
ndt,“Physical properties of thin-film field emiss
ion cathodes with molybdenium cones",J.Appl.Phy
s．，４７，５２４８（１９７６）などが知られてい
る。

【０００４】また、ＭＩＭ型の例としては、たとえば、
C.A.Mead,“Operation of tunnel-emission Devices,J.
Appl.Phys．，３２，６４６（１９６１）などが知られ
ている。

【０００５】また、電子放出素子としては、たとえば、
M.I.Elinson,Radio Eng.Electron Phys．，１０，１２
９０，（１９６５）や、後述する他の例が知られてい
る。

【０００６】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より電子放出が生ずる現象を利用するものである。この
電子放出素子としては、前記エリンソン等によるＳｎＯ
₂薄膜を用いたものの他に、Ａｕ薄膜によるもの［G.Dit
tmer:“Thin Solid Films"，９，３１７（１９７２）］
や、Ｉｎ₂Ｏ₃／ＳｎＯ₂薄膜によるもの［M.Hartwell an
d C.G.Fonstad:“IEEE Trans.ED Conf."，５１９（１９
７５）］や、カーボン薄膜によるもの［荒木久他：真
空、第２６巻、第１号、２２（１９８３）］等が報告さ
れている。

【０００７】図22には、これらの表面伝導型電子放出素
子の素子構成の典型的な例として、前述のＭ．Hartwell
らによる素子の平面図を示す。同図において、３００１
は基板で、３００４はスパッタで形成された金属酸化物
よりなる導電性薄膜である。導電性薄膜３００４は図示
のようにＨ字型の平面形状に形成されている。該導電性
薄膜３００４に後述の通電フォーミングと呼ばれる通電
処理を施すことにより、電子放出部３００５が形成され
る。図中の間隔Ｌは、０．５〜１［ｍｍ］、Ｗは、０．
１［ｍｍ］で設定されている。尚、図示の便宜から、電
子放出部３００５は導電性薄膜３００４の中央に矩形の
形状で示したが、これは模式的なものであり、実際の電
子放出部の位置や形状を忠実に表現しているわけではな
い。

【０００８】M.Hartwellらによる素子をはじめとして上
述の表面伝導型電子放出素子においては、電子放出を行
う前に導電性薄膜３００４に通電フォーミングと呼ばれ
る通電処理を施すことにより電子放出部３００５を形成
するのが一般的であった。すなわち、通電フォーミング
とは、前記導電性薄膜３００４の両端に一定の直流電
圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりと
したレートで昇圧する直流電圧を印加して通電し、導電
性薄膜３００４を局所的に破壊もしくは変形もしくは変
質せしめ、電気的に高抵抗な状態の電子放出部３００５
を形成することである。尚、局所的に破壊もしくは変形
もしくは変質した導電性薄膜３００４の一部には、亀裂
が発生する。前記通電フォーミング後に導電性薄膜３０
０４に適宜の電圧を印加した場合には、前記亀裂付近に
おいて電子放出が行われる。

【０００９】上述の表面伝導型電子放出素子は、構造が
単純で製造も容易であることから、大面積にわたり多数
の素子を形成できる利点がある。そこで、たとえば本出
願人による特開昭６４−３１３３２号公報において開示
されるように、多数の素子を配列して駆動するための方
法が研究されている。

【００１０】また、表面伝導型電子放出素子の応用につ
いては、たとえば、画像表示装置、画像記録装置などの
画像形成装置や、荷電ビーム源、等が研究されている。

【００１１】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ５，０６６，８８３や特
開平２−２５７５５１号公報において開示されているよ
うに、表面伝導型電子放出素子と電子ビームの照射によ
り発光する蛍光体とを組み合わせて用いた画像表示装置
が研究されている。表面伝導型電子放出素子と蛍光体と
を組み合わせて用いた画像表示装置は、従来の他の方式
の画像表示装置よりも優れた特性が期待されている。た
とえば、近年普及してきた液晶表示装置と比較しても、
自発光型であるためバックライトを必要としない点や、
視野角が広い点が優れていると言える。

【００１２】又、発明者らは、上記従来技術に記載した
ものをはじめとして、さまざまな材料、製法、構造の表
面伝導型電子放出素子を試みてきた。さらに、多数の表
面伝導型電子放出素子を配列したマルチ電子ビーム源、
ならびにこのマルチ電子ビーム源を応用した画像表示装
置について研究を行ってきた。

【００１３】図23には、発明者らが試みた電気的な配線
方法によるマルチ電子ビーム源の概念図を示す。このマ
ルチビーム電子源は、表面伝導型電子放出素子を２次元
的に多数個配列し、これらの素子を図示のようにマトリ
クス状に配線したマルチ電子ビーム源である。

【００１４】図中、４００１は表面伝導型電子放出素子
を模式的に示したもの、４００２は行方向配線、４００
３は列方向配線である。行方向配線４００２および列方
向配線４００３は、実際には有限の電気抵抗を有するも
のであるが、図においては配線抵抗４００４および４０
０５として示されている。上述のような配線方法を、単
純マトリクス配線と呼ぶ。

【００１５】なお、図示の便宜上、６×６のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足する
だけの素子を配列し配線するものである。

【００１６】表面伝導型電子放出素子を単純マトリクス
配線したマルチ電子ビーム源においては、所望の電子ビ
ームを出力させるため、行方向配線４００２および列方
向配線４００３に適宜の電気信号を印加する。たとえ
ば、マトリクスの中の任意の１行の表面伝導型電子放出
素子を駆動するには、選択する行の行方向配線４００２
には選択電圧Ｖｓを印加し、同時に非選択の行の行方向
配線４００２には非選択電圧Ｖｎｓを印加する。これと
同期して列方向配線４００３に電子ビームを出力するた
めの駆動電圧Ｖｅを印加する。この方法によれば、配線
抵抗４００４および４００５による電圧降下を無視すれ
ば、選択する行の表面伝導型電子放出素子には、Ｖｅ−
Ｖｓの電圧が印加され、また非選択行の表面伝導型電子
放出素子にはＶｅ−Ｖｎｓの電圧が印加される。Ｖｅ，
Ｖｓ，Ｖｎｓを適宜の大きさの電圧にすれば選択する行
の表面伝導型電子放出素子だけから所望の強度の電子ビ
ームが出力されるはずであり、また列方向配線の各々に
異なる駆動電圧Ｖｅを印加すれば、選択する行の素子の
各々から異なる強度の電子ビームが出力されるはずであ
る。また、表面伝導型電子放出素子の応答速度は高速で
あるため、駆動電圧Ｖｅを印加する時間の長さを変えれ
ば、電子ビームが出力される時間の長さも変えることが
できるはずである。

【００１７】したがって、表面伝導型電子放出素子を単
純マトリクス配線したマルチ電子ビーム源はいろいろな
応用可能性があり、たとえば画像情報に応じた電気信号
を適宜印加すれば、画像表示装置を用いる電子源として
好適に用いることができる。

【００１８】

【発明が解決しようとする課題】しかし、電子放出素子
を単純マトリクス配線したマルチ電子ビーム源には、実
際には以下に述べるような問題が発生していた。

【００１９】すなわち、電子放出素子を単純マトリクス
配線したマルチ電子ビーム源の各々の特性のばらつきか
ら、輝度むら（均一性の悪化）が生じることがある。そ
のため画像情報と共に補正情報により各々の電子ビーム
源を変調する必要があったが、ローコストでＩＣ化に向
いている方法が無かった。

【００２０】そこで、本発明は、上記問題点に鑑み、画
像表示装置の駆動回路を、少ないハードウェア、特にＩ
Ｃ化に向いている回路構成で実現することを目的とす
る。

【００２１】

【課題を解決するための手段】上記の課題を解決するた
めの本発明は、画像表示素子を配列したマトリクス画像
表示パネルの行配線を水平同期タイミングで順次選択駆
動する行配線ドライバと、第１及び第2情報を変調して
画像表示パネルの列配線を駆動する列配線ドライバとを
有する画像表示装置であって、前記列配線ドライバは、
第１及び第２シフトレジスタと、第１及び第２ラッチ回
路と、第１及び第２変調回路を有し、前記第１シフトレ
ジスタは、水平同期期間内に、前記第１情報を順次入力
して前記第１ラッチ回路に並列転送し、並列転送された
前記第１情報に基づいて前記第１変調回路は第１変調信
号を出力し、前記第２シフトレジスタは、前記水平同期
期間内に、前記第２情報を順次入力して前記第２ラッチ
回路に並列転送し、並列転送された前記第２情報に基づ
いて前記第２変調回路は第２変調信号を出力し、前記第
１変調信号及び前記第２変調信号に基づいて列配線を駆
動するようにしている。

【００２２】又、本発明の画像表示方法は、上述した画
像表示装置を用いて、行と列に配列された前記画像表示
素子の発光特性の入力に基づいて、前記発光特性のばら
つきを補正する情報である第２情報を前記変換テーブル
から出力させて、補正データとし、時間順序の画像情報
である第１情報を、シリアルパラレル変換して第１ラッ
チ回路から出力させて、時間幅変調データとし、前記時
間幅データと、駆動する前記行及び前記列に応じた前記
補正データとを乗算し、水平同期信号に同期させて駆動
する列ごとに一括して前記乗算結果を電流信号として列
配線に送出するようにしている。

【００２３】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。

【００２４】本発明の画像表示装置に使用するマトリク
ス画像表示パネルは、基本的には薄型の真空容器内に、
基板上に多数の電子源例えば冷陰極素子を配列してなる
マルチ電子源と、電子の照射により画像を形成する画像
形成部材とを対向して備えている。

【００２５】冷陰極素子は、例えばフォトリソブラフィ
ー・エッチングのような製造技術を用いれば基板上に精
密に位置決めして形成できるため、微小な間隔で多数個
を配列することが可能である。しかも、従来からＣＲＴ
等で用いられてきた熱陰極と比較すると、陰極自身や周
辺部が比較的低温な状態で駆動できるため、より微細な
配列ピッチのマルチ電子源を容易に実現できる。

【００２６】また、本発明の実施例では電子源として表
面伝導型素子を使ったマトリクス画像表示パネルの駆動
方法について説明する。

【００２７】マトリクス画像表示パネルの構成と製造法
については後述する。

【００２８】図１は、本発明の画像表示装置の駆動回路
のブロック図である。

【００２９】Ｐ２０００はマトリクス画像表示パネル
（以下表示パネルと略す）であり、本実施例においては
２４０＊７２０個の表面伝導型素子Ｐ２００１が垂直２
４０行の行配線と水平７２０列の列配線によりマトリク
ス配線され、各表面伝導型素子Ｐ２００１からの放出電
子ビームが高圧電源部Ｐ３０から印加される高圧電圧に
より加速され不図示の蛍光体に照射されることにより発
光を得るものである。この不図示の蛍光体は用途に応じ
て種々の色配列を取ることが可能であるが、一例として
ＲＧＢ縦ストライプ状の色配列とする。

【００３０】本実施例においては以下前記水平２４０
（ＲＧＢトリオ）＊垂直２４０ラインの画素数を有する
表示パネルにＮＴＳＣ相当のテレビ画像を表示する応用
例を示すが、ＮＴＳＣに限らずＨＤＴＶのような高精細
な画像やコンピュータの出力画像など、解像度やフレー
ムレートが異なる画像信号に対しても、ほぼ同一の構成
で容易に対応できる。

【００３１】図2に示すＰ１は、ＮＴＳＣのコンポジッ
トビデオ入力を受けＲＧＢコンポーネットを出力するＮ
ＴＳＣ−ＲＧＢデコーダ部である。このユニット内にて
入力ビデオ信号に重畳されている同期信号（ＳＹＮＣ）
を分離し出力する。同じく入力ビデオ信号に重畳されて
いるカラーバースト信号を分離し、カラーバースト信号
に同期したＣＬＫ信号（ＣＬＫ１）を生成し出力する。

【００３２】図3に示すＰ２は、Ｐ１にてデコードされ
たアナログＲＧＢ信号を、ＳＥＤパネルを輝度変調する
ためのデジタル階調信号に変換するために必要な以下の
タイミング信号を発生するためのタイミング発生部であ
る。このタイミング発生部Ｐ２が出力する信号は、Ｐ１
からのＲＧＢアナログ信号をアナログ処理部Ｐ３にて直
流再生するためのクランプパルス、Ｐ１からのＲＧＢア
ナログ信号にアナログ処理部Ｐ３にてブランク期間を付
加するためのブランキングパルス（ＢＬＫパルス）、Ｒ
ＧＢアナログ信号のレベルをビデオ検出部Ｐ４にて検出
するための検出パルス、アナログＲＧＢ信号をＡ／Ｄ部
Ｐ６にてデジタル信号に変換するためのサンプルパルス
（不図示）、ＲＡＭコントローラＰ１２がＲＡＭＰ８を
制御するために必要なＲＡＭコントローラ制御信号、Ｐ
２内で生成されＣＬＫ１入力時にはＰ２内ＰＬＬ回路に
よりＣＬＫ１に同期する自走ＣＬＫ信号（ＣＬＫ２）、
Ｐ２内でＣＬＫ２を基に生成される同期信号（ＳＹＮＣ
２）である。自走のＣＬＫ２発生手段を備えることによ
り、入力ビデオ信号が存在しないときも基準信号である
ＣＬＫ２，ＳＹＮＣ２を発生できるため、ＲＡＭ手段Ｐ
８の画像データを読み出すことによる画像表示が可能で
ある。

【００３３】図4に示すＰ３は、Ｐ１からの出力原色信
号それぞれに備えられるアナログ処理部であり、主に以
下の動作をする。アナログ処理部Ｐ３は、Ｐ２からクラ
ンプパルスを受け直流再生を行なう。又、Ｐ２からＢＬ
Ｋパルスを受けたブランキング期間を付加する。又、Ｍ
ＰＵＰ１１を中心に構成されるシステムコントロール部
の制御出力の一つであるＤ／Ａ部Ｐ１４のゲイン調整信
号を受け、Ｐ１から入力された原色信号の振幅制御を行
なう。又、ＭＰＵＰ１１を中心に構成されるシステムコ
ントロール部の制御出力の一つであるＤ／Ａ部Ｐ１４の
オフセット調整信号を受け、Ｐ１から入力された原色信
号の黒レベル制御を行なう。

【００３４】図4に示すＰ４は、入力される映像信号レ
ベルあるいは、アナログ処理部Ｐ３にて制御された後の
映像信号レベルを検出するためのビデオ検出部であり、
Ｐ２から検出パルスを受け、ＭＰＵＰ１１を中心に構成
されるシステムコントロール部の制御入力のひとつであ
るＡ／Ｄ部Ｐ１５により検出結果が読み取られる。

【００３５】Ｐ２からの検出パルスは、例えばゲートパ
ルス、リセットパルス、サンプル＆ホールド（以下Ｓ／
Ｈ）パルスの３種からなり、ビデオ検出部は例えば積分
回路とＳ／Ｈ回路からなる。

【００３６】たとえばゲートパルスにより入力ビデオ信
号の有効期間中、前述積分回路でビデオ信号を積分し垂
直帰線期間に発生するＳ／ＨパルスによりＳ／Ｈ回路で
積分回路の出力をサンプルする。同垂直帰線期間にＡ／
Ｄ部Ｐ１５により検出結果が読み取られた後リセットパ
ルスで積分回路とＳ／Ｈ回路が初期化される。

【００３７】このような動作でフィールド毎の平均ビデ
オレベルが検出できる。

【００３８】ＬＰＦＰ５は、Ａ／Ｄ部Ｐ６の前段に置か
れるプリフィルタ手段である。

【００３９】Ａ／Ｄ部Ｐ６は、Ｐ２からのサンプルＣＬ
Ｋを受け、ＬＰＦＰ５を通過したアナログ原色信号を必
要階調数で量子化するＡ／Ｄコンバータ手段である。

【００４０】逆γテーブルＰ７は、入力されるビデオ信
号を表示パネルが有する発光特性に変換するために備え
られた階調特性変換手段である。本実施例のようにパル
ス幅変調により輝度階調を表現する場合、輝度データの
大きさに発光量がほぼ比例するリニアな特性を示すこと
が多い。一方ビデオ信号は、ＣＲＴを用いたＴＶ受像機
を対象としているため、ＣＲＴの非線形な発光特性を補
正するためにγ処理を施されている。このため本実施例
のようにリニアな発光特性を持つパネルにＴＶ画像を表
示させる場合、Ｐ７のような階調特性変換手段でγ処理
の効果を打ち消す必要がある。

【００４１】ＭＰＵＰ１１を中心に構成されるシステム
コントロール部の制御入出力のひとつであるＩ／Ｏ制御
部Ｐ１３の出力によりこのテーブルデータを切り替え
て、発光特性を好みに変えることが出来る。

【００４２】Ｐ８は、Ｒ／Ｇ／Ｂ処理回路毎に備えられ
た画像メモリであり、パネルの総表示画素数分のアドレ
スを有する。（この場合水平２４０＊垂直２４０ライン
＊３個）。このメモリにパネル各絵素が発光すべき輝度
データを格納しておき、点順次に輝度データを読み出す
ことにより、パネルにメモリ内に格納された画像の表示
を行なう。

【００４３】輝度データのＰ８からの出力は、ＲＡＭコ
ントローラＰ１２からのアドレス制御を受けて行なう。

【００４４】Ｐ８へのデータの書き込みは、ＭＰＵＰ１
１を中心に構成されるシステムコントロール部の管理の
基に行われる。簡単なテストパターンなどであれば、Ｍ
ＰＵＰ１１がＰ８各アドレスに格納する輝度データを演
算して発生し書き込む。自然静止画像のようなパターン
であれば、例えば外部コンピュータなどに格納した画像
ファイルをＭＰＵＰ１１を中心に構成されるシステムコ
ントロール部の入出力部のひとつであるシリアル通信Ｉ
／ＦＰ１６を介して読み込み、画像メモリＰ８へ書き込
む。

【００４５】Ｐ９はデータセクタであり、出力する画像
データを画像メモリＰ８からのデータにするか、Ａ／Ｄ
部Ｐ６（入力ビデオ信号系）からのデータにするかをＭ
ＰＵＰ１１を中心に構成されるシステムコントロール部
の制御入出力のひとつであるＩ／Ｏ制御部Ｐ１３の出力
により決定する。

【００４６】この２系統の入力セレクトの他、Ｐ９から
固定値を発生するモードを持ちＰ１３によりこのモード
が選択され出力することもできる。このモードにより、
例えば全白パターンなどの調整信号を外部入力なしに高
速に表示することができる。

【００４７】Ｐ１０は、各原色信号毎に備えられる水平
１ラインメモリ手段であり、ラインメモリ制御部Ｐ２１
の制御信号により、ＲＧＢの３系統並列に入力される輝
度データ（画像情報）をパネル色配列に応じた順番に並
べ替えて１系統の直列信号に変換しラッチ手段Ｐ２２を
介してＸドライバ部へ出力する。

【００４８】システムコントロール部は主にＭＰＵＰ１
１、シリアル通信Ｉ／ＦＰ１６、Ｉ／Ｏ制御部Ｐ１３、
Ｄ／Ａ部Ｐ１４、Ａ／Ｄ部Ｐ１５、データメモリＰ１
７、ユーザーＳＷ手段Ｐ１８から構成される。

【００４９】システムコントロール部は、ユーザーＳＷ
手段Ｐ１８やシリアル通信Ｉ／ＦＰ１６からのユーザー
要求を受け、対応する制御信号をＩ／Ｏ制御部Ｐ１３や
Ｄ／Ａ部Ｐ１４から出力することによりその要求を実現
する。

【００５０】また、Ａ／Ｄ部Ｐ１５からのシステム監視
信号を受け応する制御信号をＩ／Ｏ制御部Ｐ１３やＤ／
Ａ部Ｐ１４から出力することにより最適な自動制御を行
なう。

【００５１】本実施例においてはユーザー要求として
は、テストパターン発生や階調性の可変、明るさ、色制
御などの表示制御が実現できる。また前述のようにビデ
オ検出部Ｐ４からの平均ビデオレベルをＡ／Ｄ部Ｐ１５
でモニタすることによりＡＢＬなどの自動制御を行なう
こともできる。

【００５２】またデータメモリＰ１７を備えることによ
り、ユーザー調整量を保存することができる。

【００５３】Ｐ１９はＹドライバ制御タイミング発生
部、Ｐ２０はＸドライバ制御タイミング発生部であり、
ともにＣＬＫ１，ＣＬＫ２，ＳＹＮＣ２信号を受けＹド
ライバ制御、Ｘドライバ制御信号を発生する。

【００５４】Ｐ２１はラインメモリＰ１０のタイミング
制御を行なうための制御部であり、ＣＬＫ１，ＣＬＫ
２，ＳＹＮＣ２信号を受け輝度データ（画像情報）をラ
インメモリに書き込むためのＲ，Ｇ，ＢＷＲＴ制御信
号およびラインメモリからパネル色配列に応じた順番で
輝度データ（画像情報）を読み出すためのＲ，Ｇ，ＢＲ
Ｄ制御信号を発生する。

【００５５】図５は、本発明の画像表示装置の動作を説
明するためのタイムチャートである。図５において、Ｔ
１０４はＲＧＢ各色の内１色を例として書いた色サンプ
ルデータ列の波形であり、１水平期間に２４０個のデー
タ列で構成される。このデータ列を１水平期間に上記制
御信号によりラインメモリＰ１０に書き込む。次の水平
期間に各色毎のラインメモリＰ１０を書き込みの場合の
３倍の周波数で読み出し有効にすることでＴ１０５のよ
うな１水平期間あたり７２０個の輝度データ列（画像情
報）を得る。

【００５６】Ｐ２２はラッチ手段であり、ラインメモリ
Ｐ１０の出力をシフトクロックでラッチしデータの出力
タイミングを所望時間に合わす。

【００５７】Ｐ１００１はＸ，Ｙドライバタイミング発
生部であり、Ｙドライバ制御タイミング発生部Ｐ１９と
Ｘドライバ制御タイミング発生部からの制御信号とを入
力する。そして、Ｘ，Ｙドライバタイミング発生部Ｐ１
００１が出力する信号は、シフトクロック、シフトレジ
スタ・ラッチ回路Ｐ１１０１で転送したデータを並列に
ラッチ回路にラッチすりＬＤパルス、ＰＷＭジェネレー
タ部Ｐ１１０２の水平周期のトリガとして作用するＬＤ
パルス、ＩｆテーブルＲＯＭ制御信号、Ｙドライバ制御
のためにＹシフトレジスタを動かすための水平周期のシ
フトクロック、及び行走査開始トリガを与えるため垂直
周期のトリガ信号を出力する。

【００５８】シフトレジスタ・ラッチ回路Ｐ１１０１
は、ラッチ手段Ｐ２２からの水平周期毎の７２０個の列
配線数の輝度データ列（画像情報）をＸ，Ｙドライバタ
イミング発生部Ｐ１００１からの図Ｓ２Ｔ１０７のよう
な輝度データ（画像情報）に同期したシフトクロックに
より読み込み、Ｔ１０８のような前記ＬＤパルスにより
シフトレジスタ・ラッチ回路Ｐ１１０１内のラッチ回路
に並列にラッチし、ＰＷＭジェネレータ部Ｐ１１０２に
７２０個の１水平列分のデータをＰＷＭジェネレータ部
Ｐ１１０２に一度に転送する。

【００５９】同時に、シフトレジスタ・ラッチ回路Ｐ１
１０１は、データセレクタ手段Ｐ１２０１からの水平周
期毎の７２０個の列配線数の列配線駆動電流データ列を
輝度データ（画像情報）同様にシフトクロックにより読
み込み、Ｔ１０８のようなＬＤパルスによりシフトレジ
スタ・ラッチ回路Ｐ１１０１内のラッチ回路に並列にラ
ッチし、Ｄ／Ａ部Ｐ１１０３に７２０個の１水平列分の
データを一度に転送する。

【００６０】ＩｆテーブルＲＯＭＰ１２０２は、表示パ
ネルＰ２０００の７２０＊２４０個の各表面伝導型素子
に流すべき電流振幅値のデータ（補正情報）を記憶する
ためのメモリ手段であり、Ｘ，Ｙドライバタイミング発
生部Ｐ１００１からのＩｆテーブルＲＯＭ制御信号によ
り読み出しアドレス制御を受け、水平周期毎に図Ｓ２Ｔ
１０５のような走査される１行分の７２０個の電流振幅
値のデータ（補正情報）を出力する。例えば、Ｉｆテー
ブルＲＯＭＰ１２０２を用いてこの列配線（すなわち表
面伝導型素子）を駆動する電流値を各素子毎に最適な値
に設定することにより、輝度の均一性を非常に良くでき
る。（輝度むら等の補正）。

【００６１】各配列線毎に備えられるＰＷＭジェネレー
タ部１１０２はシフトレジスト・ラッチ回路Ｐ１１０１
内のラッチ回路からの輝度データ（画像情報）を受け、
図Ｓ２Ｔ１１０に示す波形のような水平周期毎にデータ
の大きさに比例したパルス幅を有するパルス信号を発生
する。

【００６２】一方、各列配線毎に備えられるＤ／Ａ部Ｐ
１１０３は電流出力のデジタルアナログ変換機でありシ
フトレジスタ・ラッチ回路Ｐ１１０１内のラッチ回路か
らの電流振幅値のデータ（補正情報）を受け、図Ｓ２Ｔ
１１１に示す波形のように水平周期毎にデータの大きさ
に比例した電流振幅を有する駆動電流を発生する。

【００６３】Ｐ１１０４はトランジスタなどで構成され
るスイッチ手段であり、Ｄ／Ａ部Ｐ１１０３からの電流
出力をＰＷＭジェネレータ部Ｐ１１０２からの出力が有
効な期間列配線に印加し、ＰＷＭジェネレータ部Ｐ１１
０２からの出力が無効な期間は列配線を接地する。

【００６４】Ｔ１１１は列配線駆動波形の一例である。
列配線毎に備えられるダイオード手段Ｐ１１０５は、コ
モン側がＶｍａｘレギュレータＰ１１０６に接続され
る。ＶｍａｘレギュレータＰ１１０６は電流吸い込みが
可能な定電圧源でありダイオード手段Ｐ１１０５と合わ
せて、表示パネルＰ２０００の７２０＊２４０個の各表
面伝導型素子に過電圧が印加されるのを防止する保護回
路を形成する。

【００６５】この保護電圧（Ｖｍａｘと行配線の走査選
択時に印加される−Ｖｓｓで規定される電位）は、ＭＰ
ＵＰ１１を中心に構成されるシステムコントロール部の
制御入力のひとつであるＤ／Ａ部Ｐ１４により与えられ
る。

【００６６】Ｙシフトレジスタ部Ｐ１００２は、Ｘ，Ｙ
ドライバタイミング発生部Ｐ１００１からの水平周期の
シフトクロック及び行走査開始トリガを与えるための垂
直周期のトリガ信号を受け行配線を走査するための選択
信号を各行配線毎に備えられるプリドライバ部Ｐ１００
３に順に出力する。

【００６７】各行配線を駆動する出力部は例えばトラン
ジスタ手段Ｐ１００６、ＦＥＴ手段Ｐ１００４、ダイオ
ード手段Ｐ１００７から構成される。プリドライバ部Ｐ
１００３はこの出力部を応答良く駆動するためのもので
ある。ＦＥＴ手段Ｐ１００４は行選択時に導通するスイ
ッチ手段で選択時に定電圧レギュレータ部Ｐ１００５か
らの−Ｖｓｓ電位を行配線に印加する。トランジスタ手
段Ｐ１００６は行非選択時に導通するスイッチ手段で非
選択時に定電圧レギュレータ部Ｐ１００６からのＶｕｓ
ｏ電位を行配線に印加する。Ｔ１１２に行配線駆動形の
一例を示す。

【００６８】ダイオード手段Ｐ１００７は行配線に異常
電位発生防止と各行配線を駆動する出力部の保護のため
に備えられる。

【００６９】−ＶｓｓとＶｕｓｏ電位を発生する定電圧
レギュレータ部Ｐ１００５，１００７はＭＰＵＰ１１を
中心に構成されるシステムコントロール部の制御入出力
のひとつであるＤ／Ａ部Ｐ１４により制御される。

【００７０】また高圧電源部Ｐ３０も同様にＭＰＵＰ１
１を中心に構成されるシステムコントロール部の制御入
出力のひとつであるＤ／Ａ部Ｐ１４により制御される。

【００７１】このような方法により、順次行配線を走査
し、それに対応する画像情報でパルス幅変調され更に各
表面導電型表面伝導型電子放出素子毎に最適に設定され
た駆動電流値で列配線を駆動し表示パネルＰ２０００に
画像を形成する。

【００７２】図６は、シフトレジスタ・ラッチ回路Ｐ１
１０１の詳細なブロック図である。図6に示すように、
Ｐ１１０１ａは８ビット幅のシリアル入力パラレル出力
のシフトレジスタであり、輝度データ列（画像情報）を
シフトクロックに同期して順次転送する。Ｐ１１０１ｃ
は８ビット幅のシリアル入力パラレル出力のシフトレジ
スタであり、電流振幅値のデータ列（補正情報）をシフ
トクロックに同期して順次転送する。Ｐ１１０１ｂはラ
ッチ回路であり前述のＬＤパルスでシフトレジスタＰ１
１０１ａのパラレル出力をラッチし、ＰＷＭジェネレー
タ部Ｐ１１０２にデータを出力する。Ｐ１１０１ｄはラ
ッチ回路であり前述のＬＤパルスでシフトレジスタＰ１
１０１ｃのパラレル出力をラッチし、Ｄ／Ａ部Ｐ１１０
３にデータを出力する。

【００７３】図７は、ＰＷＭジェネレータ部Ｐ１１０
２、Ｄ／Ａ部Ｐ１１０３、スイッチ手段Ｐ１１０４の詳
細なブロック図である。Ｐ１１０２ａは不図示のＰＷＭ
のパルス幅を決定する基準となるクロックＰＣＬＫをク
ロック入力端子に入力するアップカウンタ回路、Ｐ１１
０２ｂはコンパレータ回路であり、アップカウンタ回路
Ｐ１１０２ａのカウント出力がラッチ回路Ｐ１１０１ｄ
の出力（画像情報）と等しくなるまで出力をローレベル
にする。Ｐ１１０２ｃはアンド回路であり、コンパレー
タ回路Ｐ１１０２ｂの出力がローレベルの時のみＰＣＬ
Ｋをアップカウンタ回路Ｐ１１０２ａのクロック入力端
子出力する。前述のＬＤパルスはアップカウンタ回路Ｐ
１１０２ａの非同期クリア端子に入力されＬＤパルス入
力後、アップカウンタＰ１１０２ａはＰＣＬＫをカウン
トする、そしてコンパレータ回路Ｐ１１０２ｂの出力は
ラッチ回路Ｐ１１０１ｄの出力（画像情報）によって決
まるパルス幅となる。

【００７４】Ｄ／Ａ部Ｐ１１０３は電流振幅値のデータ
列（補正情報）をラッチ回路Ｐ１１０１ｄから受け補正
情報によって決まる電流値を出力する。スイッチ手段は
例えばＭＯＳトランジスタで構成され、コンパレータ回
路Ｐ１１０２ｂの出力がローレベルの時のみ電流出力を
列配線に出力する。

【００７５】このように順次行配線の走査に対応して、
それに対応する画像情報でパルス幅変調され更に各表面
導電型表面伝導型電子放出素子毎に最適に設定された駆
動電流値で列配線を駆動し表示パネルＰ２０００に画像
を形成することができる。

【００７６】次に、図８には、ＰＷＭジェネレータ部Ｐ
１１０２の他の実施例を示す。Ｐ１１０２ｄはダウンカ
ウンタ回路であり、ＬＤパルスによって、電流振幅値の
データ列（補正情報）をシフトクロックに同期して順次
転送するシフトレジスタＰ１１０１ｃの出力をカウンタ
にロードする（この場合ラッチ回路Ｐ１１０２ｄは必要
無い、ダウンカウンタＰ１１０２ｄがラッチ回路Ｐ１１
０２ｄの働きをしている）。ダウンカウンタ回路Ｐ１１
０２ｄはＰＣＬＫをクロック入力端子に入力しロードさ
れたデータをダウンカウントし０になるまでボロー出力
をハイレベルにする。ダウンカウンタ回路Ｐ１１０２ｄ
のカウント値が０になるとボロー出力がローレベルにな
りダウンカウンタＰ１１０２ｄはカウント値に０がロー
ドされ続ける。そして輝度データ（画像情報）によって
決まるパルス幅を出力する。さらにＰ１１０２ｅはイン
バータ回路であり、ＭＯＳＦＥＴＰ１１０４のゲートを
駆動し、さらに列配線を駆動する。

【００７７】他の動作は前述したとおりなので説明を省
略する。このように順次行配線の走査に対応して、それ
に対応する画像情報でパルス幅変調され更に各表面導電
型表面伝導型電子放出素子毎に最適に設定された駆動電
流値で列配線を駆動し表示パネルＰ２０００に画像を形
成することができる。

【００７８】図９は、図６乃至図８をＩＣ化したときの
ブロック図である。各構成要素は前述した通りなので説
明を省略する。ＩＣ化においてチップ面積、表示パネル
Ｐ２０００への実装の対応から、ｎ本の列配線に対応し
た駆動回路単位でＩＣ化した。ＩＣは輝度データ（画像
情報）のシフトレジスタ入力端子（ＤＩ）、電流振幅値
のデータ列（補正情報）のシフトレジスタ入力端子（Ｃ
ＤＩ）、及びそれぞれのシリアル出力（ＤＯ，ＣＤＯ）
を持つ。そして輝度データ（画像情報）のシフトレジス
タ出力端子（ＤＯ）、電流振幅値のデータ列（補正情
報）のシフトレジスタ出力端子（ＣＤＯ）は次段のＩＣ
の輝度データ（画像情報）のシフトレジスタ入力端子
（ＤＩ）、電流振幅値のデータ列（補正情報）のシフト
レジスタ入力端子（ＣＤＩ）に接続される。そしてＬＤ
パルス、シフトクロック（ＳＦＴＣＬＫ）は全てのＩＣ
に実質的に並列接続され、同じタイミングで動作する。
このため同一の回路構成のＩＣを複数使用することによ
って多数の列配線を持つ表示パネルＰ２０００を駆動で
きる。

【００７９】実際のＩＣでは１ＩＣあたり２０本の列配
線を駆動できるＩＣとし３６個のＩＣによってＸドライ
バを構成した。これは一例であり、当然もっと多くの列
配線の駆動回路を一つのＩＣとして実装しても良い。Ｉ
Ｃ化の単位をＰ１１０１Ｚで示した。

【００８０】（表示パネルの構成と製造法）次に、本発
明を適用した画像表示装置の表示パネルの構成と製造法
について、具体的に説明する。

【００８１】図１０は、実施例に用いた表示パネルの斜
視図であり、内部構造を示すためにパネルの１部を切り
欠いて示している。

【００８２】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏４００〜５００度で１０分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。

【００８３】リアプレート１００５には、基板１００１
が固定されているが、該基板上には冷陰極素子１００２
がＮ×Ｍ個形成されている。（Ｎ，Ｍは２以上の正の整
数であり、目的とする表示画素数に応じて適宜設定され
る。たとえば、高品位テレビジョンの表示を目的とした
表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上
の数を設定することが望ましい。本実施例においては、
Ｎ＝３０７２，Ｍ＝１０２４とした。）前記Ｎ×Ｍ個の
冷陰極素子は、Ｍ本の行方向配線１００３とＮ本の列方
向配線１００４により単純マトリクス配線されている。
前記、１００１〜１００４によって構成される部分をマ
ルチ電子ビーム源と呼ぶ。なお、マルチ電子ビーム源の
製造方法や構造については、後で詳しく述べる。

【００８４】本実施例においては、気密容器のリアプレ
ート１００５にマルチ電子ビーム源の基板１００１を固
定する構成としたが、マルチ電子ビーム源の基板１００
１が十分な強度を有するものである場合には、気密容器
のリアプレートとしてマルチ電子ビーム源の基板１００
１自体を用いてもよい。

【００８５】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施例はカラ
ー表示装置であるため、蛍光膜１００８の部分にはＣＲ
Ｔの分野で用いられる赤、緑、青、の３原色の蛍光体が
塗り分けられている。

【００８６】たとえば図１１の（Ａ）に示すように、各
色の蛍光体は、ストライプ状に塗り分けられ、蛍光体の
ストライプの間には黒色の導電体１０１０が設けてあ
る。黒色の導電体１０１０を設ける目的は、電子ビーム
の照射位置に多少のずれがあっても表示色にずれが生じ
ないようにする事や、外光の反射を防止して表示コント
ラストの低下を防ぐ事、電子ビームによる蛍光膜のチャ
ージアップを防止する事などである。黒色の導電体１０
１０には、黒鉛を主成分として用いたが、上記の目的に
適するものであればこれ以外の材料を用いても良い。

【００８７】また、３原色の蛍光体の塗り分け方は前記
図１１（Ａ）に示したストライプ状の配列に限られるも
のではなく、たとえば図１１（Ｂ）に示すようなデルタ
状配列や、それ以外の配列であってもよい。

【００８８】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜１００８に用い
ればよく、また黒色導電材料は必ずしも用いなくともよ
い。

【００８９】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１００８を励起し
た電子の導電路として作用させる事などである。メタル
バック１００９は、蛍光膜１００８をフェースプレート
基板１００７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１００９は用いない。

【００９０】また、本実施例では用いなかったが、加速
電圧の印加用や蛍光膜の導電性向上を目的として、フェ
ースプレート基板１００７と蛍光膜１００８との間に、
たとえばＩＴＯを材料とする透明電極を設けてもよい。

【００９１】また、Ｄｘ１〜ＤｘｍおよびＤｙ１〜Ｄｙ
ｎおよびＨｖは、当該表示パネルと不図示の電気回路と
を電気的に接続するために設けた気密構造の電気接続用
端子である。Ｄｘ１〜Ｄｘｍはマルチ電子ビーム源の行
方向配線１００３と、Ｄｙ１〜Ｄｙｎはマルチ電子ビー
ム源の列方向配線１００４と、Ｈｖはフェースプレート
のメタルバック１００９と電気的に接続している。

【００９２】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッタ膜（不図示）を形成する。ゲッタ膜とは、たとえば
Ｂａを主成分とするゲッタ材料をヒータもしくは高周波
加熱により加熱し蒸着して形成した膜であり、該ケッタ
ー膜の吸着作用により気密容器内は１×（１０のマイナ
ス５乗）ないしは１×（１０のマイナス７乗）［Ｔｏｒ
ｒ］の真空度に維持される。

【００９３】以上、本発明実施例の表示パネルの基本構
成と製法を説明した。

【００９４】次に、前記実施例の表示パネルに用いたマ
ルチ電子ビーム源の製造方法について説明する。本発明
の画像表示装置に用いるマルチ電子ビーム源は、冷陰極
素子を単純マトリクス配線した電子源であれば、冷陰極
素子の材料や形状あるいは製法に制限はない。したがっ
て、たとえば表面伝導型電子放出素子やＦＥ型、あるい
はＭＩＭ型などの冷陰極素子を用いることができる。

【００９５】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型電子放出素子が特に好まし
い。すなわち、ＦＥ型ではエミッタコーンとゲート電極
の相対位置や形状が電子放出特性を大きく左右するた
め、極めて高精度の製造技術を必要とするが、これは大
面積化や製造コストの低減を達成するには不利な要因と
なる。また、ＭＩＭ型では、絶縁層と上電極の膜厚を薄
くてしかも均一にする必要があるが、これも大面積化や
製造コストの低減を達成するには不利な要因となる。

【００９６】その点、表面伝導型電子放出素子は、比較
的製造方法が単純なため、大面積化や製造コストの低減
が容易である。また、発明者らは、表面伝導型電子放出
素子の中でも、電子放出部もしくはその周辺部を微粒子
膜から形成したものがとりわけ電子放出特性に優れ、し
かも製造が容易に行えることを見いだしている。したが
って、高輝度で大画面の画像表示装置のマルチ電子ビー
ム源に用いるには、最も好適であると言える。そこで、
上記実施例の表示パネルにおいては、電子放出部もしく
はその周辺部を微粒子膜から形成した表面伝導型電子放
出素子を用いた。そこで、まず好適な表面伝導型電子放
出素子について基本的な構成と製造および特性を説明
し、その後で多数の素子を単純マトリクス配線したマル
チ電子ビーム源の構造について述べる。

【００９７】（表面伝導型電子放出素子の好適な素子構
成と製法）電子放出部もしくはその周辺部を微粒子膜か
ら形成する表面伝導型電子放出素子の代表的な構成に
は、平面型と垂直型の２種類があげられる。

【００９８】（平面型の表面伝導型電子放出素子）まず
最初に、平面型の表面伝導型電子放出素子の素子構成と
製法について説明する。

【００９９】図１２に示すのは、平面型の表面伝導型電
子放出素子の構成を説明するための平面図（ａ）および
断面図（ｂ）である。図中、１１０１は基板、１１０２
と１１０３は素子電極、１１０４は導電性薄膜、１１０
５は通電フォーミング処理により形成した電子放出部、
１１１３は通電活性化処理により形成した薄膜である。

【０１００】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ₂を材料とする絶縁層
を積層した基板、などを用いることができる。

【０１０１】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ₂Ｏ₃−ＳｎＯ₂をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、たと
えば真空蒸着などの製膜技術とフォトリソグラフィー、
エッチングなどのパターニング技術を組み合わせて用い
れば容易に形成できるが、それ以外の方法（たとえば印
刷技術）を用いて形成してもさしつかえない。

【０１０２】素子電極１１０２と１１０３の形状は、当
該表面伝導型電子放出素子の応用目的に合わせて適宜設
計される。一般的には、電極間隔Ｌは通常は数百オング
ストロームから数百マイクロメーターの範囲から適当な
数値を選んで設計されるが、なかでも表示装置に応用す
るために好ましいのは数マイクロメーターより数十マイ
クロメーターの範囲である。また、素子電極の厚さｄに
ついては、通常は数百オングストロームから数マイクロ
メーターの範囲から適当な数値が選ばれる。

【０１０３】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【０１０４】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するために
必要な条件、後述する通信フォーミングを良好に行うの
に必要な条件、微粒子膜自身の電気抵抗を後述する適宜
の値にするために必要な条件、などである。具体的に
は、数オングストロームから数千オングストロームの範
囲のなかで設定するが、なかでも好ましいのは１０オン
グストロームから５００オングストロームの間である。

【０１０５】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｎ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ₂，Ｉｎ₂Ｏ₃，ＰｂＯ，Ｓｂ₂Ｏ₃，などをはじめと
する酸化物や、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆，
ＹＢ₄，ＧｄＢ₄，などをはじめとする硼化物や、Ｔｉ
Ｃ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，などをは
じめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などを
はじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとす
る半導体や、カーボン、などがあげられ、これらの中か
ら適宜選択される。

【０１０６】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【０１０７】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図１２の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。

【０１０８】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状や精密かつ正確に図示するのは困
難なため、図１２においては膜式的に示した。

【０１０９】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【０１１０】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。

【０１１１】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図１０２においては模
式的に示した。また、平面図（ａ）においては、薄膜１
１１３の一部を除去した素子を図示した。

【０１１２】以上、好ましい素子の基本構成を述べた
が、実施例においては以下のような素子を用いた。

【０１１３】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメーター］とした。

【０１１４】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［オングストローム］とした。

【０１１５】次に、好適な平面型の表面伝導型電子放出
素子の製造方法について説明する。

【０１１６】図１３の（ａ）〜（ｄ）は、表面伝導型電
子放出素子の製造工程を説明するための断面図で、各部
材の表記は前記図１２と同一である。

【０１１７】１）まず、図１３（ａ）に示すように、基
板１１０１上に素子電極１１０２および１１０３を形成
する。

【０１１８】形成するにあたっては、あらかじめ基板１
１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。（堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。）その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、（ａ）に示した一対の素子電極（１１０２と１１０
３）を形成する。

【０１１９】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する。

【０１２０】形成するにあたっては、まず前記（ａ）の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィー・エッ
チングにより所定の形状にパターニングする。ここで、
有機金属溶液とは、導電性薄膜に用いる微粒子の材料を
主要元素とする有機金属化合物の溶液である。（具体的
には、本実施例では主要元素としてＰｄを用いた。ま
た、実施例では塗布方法として、ディッピング法を用い
たが、それ以外のたとえばスピンナー法やスプレー法を
用いてもよい。）また、微粒子膜で作られる導電性薄膜の成膜方法として
は、本実施例で用いた有機金属溶液の塗布による方法以
外の、たとえば真空蒸着法やスパッタ法、あるいは化学
的気相堆積法などを用いる場合もある。

【０１２１】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部１１０５を形成する。

【０１２２】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化される処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分（すなわち電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部１１０５が形成される前と比較する
と、形成された後は素子電極１１０２と１１０３の間で
計測される電気抵抗は大幅に増加する。

【０１２３】図１４には、通電方法をより詳しく説明す
るために、フォーミング用電源１１１０から印加する適
宜の電圧波形の一例を示す。微粒子膜で作られた導電性
薄膜をフォーミングする場合には、パルス状の電圧が好
ましく、本実施例の場合には、同図に示したようにパル
ス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印
加した。その際には、三角波パルスの波高値Ｖｐｆを、
順次昇圧した。また、電子放出部１１０５の形成状況を
モニターするためのモニターパルスＰｍを適宜の間隔で
三角波パルスの間に挿入し、その際に流れる電流を電流
計１１１１で計測した。

【０１２４】実施例においては、たとえば１０のマイナ
ス５乗［ｔｏｒｒ］程度の真空雰囲気下において、たと
えばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１
０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．
１［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加
するたびに１回の割りで、モニターパルスＰｍを挿入し
た。フォーミング処理に悪影響を及ぼすことがないよう
に、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に設定
した。そして、素子電極１１０２と１１０３の間の電気
抵抗が１×（１０の６乗）［オーム］になった段階、す
なわちモニターパルス印加時に電流計１１１１で計測さ
れる電流が１×１０のマイナス７乗［Ａ］以下になった
段階で、フォーミング処理にかかわる通電を終了した。

【０１２５】なお、上記の方法は、本実施例の表面伝導
型電子放出素子に関する好ましい方法であり、たとえば
微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表
面伝導型電子放出素子の設計を変更した場合には、それ
に応じて通電の条件を適宜変更するのが望ましい。

【０１２６】４）次に、図１３の（ｄ）に示すように、
活性化用電源１１１２から素子電極１１０２と１１０３
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。

【０１２７】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。（図においては、炭
素もしくは炭素化合物よりなる堆積物を部材１１１３と
して模式的に示した。）なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には１００倍以上に増加させることがで
きる。

【０１２８】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。

【０１２９】図１５には、通電方法をより詳しく説明す
るために、活性化用電源１１１２から印加する適宜の電
圧波形の一例を示す。本実施例においては、一定電圧の
矩形波を定期的に印加して通電活性化処理を行ったが、
具体的には、矩形波の電圧Ｖａｃは１４［Ｖ］、パルス
幅Ｔ３は１［ミリ秒］、パルス間隔Ｔ４は１０［ミリ
秒］とした。なお、上述の通電条件は、本実施例の表面
伝導型電子放出素子に関する好ましい条件であり、表面
伝導型電子放出素子の設計を変更した場合には、それに
応じて条件を適宜変更するのが望ましい。

【０１３０】図１３の（ｄ）に示す１１１４は該表面伝
導型電子放出素子から放出される放出電流Ｉｅを捕捉す
るためのアノード電極で、直流高電圧電源１１１５およ
び電流計１１１６が接続されている。（なお、基板１１
０１を、表示パネルの中に組み込んでから活性化処理を
行う場合には、表示パネルの蛍光面をアノード電極１１
１４として用いる。）活性化用電源１１１２から電圧を印加する間、電流計１
１１６で放出電流Ｉｅを計測して通電活性化処理の進行
状況をモニターし、活性化用電源１１１２の動作を制御
する。電流計１１１６で計測された放出電流Ｉｅの一例
を図１０５（ｂ）に示すが、活性化電源１１１２からパ
ルス電圧を印加しはじめると、時間の経過とともに放出
電流Ｉｅは増加するが、やがて飽和してほとんど増加し
なくなる。このように、放出電流Ｉｅがほぼ飽和した時
点で活性化用電源１１１２からの電圧印加を停止し、通
電活性化処理を終了する。

【０１３１】なお、上述の通電条件は、本実施例の表面
伝導型電子放出素子に関する好ましい条件であり、表面
伝導型電子放出素子の設計を変更した場合には、それに
応じて条件を適宜変更するのが望ましい。

【０１３２】以上のようにして、図１３（ｅ）に示す平
面型の表面伝導型電子放出素子を製造した。

【０１３３】（垂直型の表面伝導型電子放出素子）次
に、電子放出部もしくはその周辺を微粒子膜から形成し
た表面伝導型電子放出素子のもうひとつの代表的な構
成、すなわち垂直型の表面伝導型電子放出素子の構成に
ついて説明する。

【０１３４】図１６は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜、である。

【０１３５】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。し
たがって、前記図１０２の平面型における素子電極間隔
Ｌは、垂直型においては段差形成部材１２０６の段差高
Ｌｓとして設定される。なお、基板１２０１、素子電極
１２０２および１２０３、微粒子膜を用いた導電性薄膜
１２０４、については、前記平面型の説明中に列挙した
材料を同様に用いることが可能である。また、段差形成
部材１２０６には、たとえばＳｉＯ₂のような電気的に
絶縁性の材料を用いる。

【０１３６】次に、図17を参照して、垂直型の表面伝導
型電子放出素子の製法について説明する。図１７の
（ａ）〜（ｆ）は、製造工程を説明するための断面図
で、各部材の表記は前記図１６と同一である。

【０１３７】１）まず、図１７（ａ）に示すように、基
板１２０１上に素子電極１２０３を形成する。

【０１３８】２）次に、同図（ｂ）に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばＳｉＯ₂をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。

【０１３９】３）次に、同図（ｃ）に示すように、絶縁
層の上に素子電極１２０２を形成する。

【０１４０】４）次に、同図（ｄ）に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極１２０３を露出させる。

【０１４１】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。

【０１４２】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
（図１３（ｃ）を用いて説明した平面型の通電フォーミ
ング処理と同様の処理を行えばよい。）７）次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。（図１３（ｄ）を用いて説明した平面型の通
電活性化処理と同様の処理を行えばよい。）以上のようにして、図１７（ｆ）に示す垂直型の表面伝
導型電子放出素子を製造した。

【０１４３】（表示装置に用いた表面伝導型電子放出素
子の特性）以上、平面型と垂直型の表面伝導型電子放出
素子について素子構成と製造を説明したが、次に表示装
置に用いた素子の特性について述べる。

【０１４４】図１８に、表示装置に用いた素子の、（放
出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素
子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例
を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、２本の
グラフは各々任意単位で図示した。

【０１４５】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。

【０１４６】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。

【０１４７】すなわち、放出電流Ｉｅに関して、明確な
閾値電圧Ｖｔｈを持った非線形素子である。

【０１４８】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。

【０１４９】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０１５０】以上のような特性を有するため、表面伝導
型電子放出素子を表示装置に好適に用いることができ
た。たとえば多数の素子を表示画面の画素に対応して設
けた表示装置において、第一の特性を利用すれば、表示
画面を順次走査して表示を行うことが可能である。すな
わち、駆動中の素子には所望の発光輝度に応じて閾値電
圧Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子に
は閾値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子
を順次切り替えてゆくことにより、表示画面を順次走査
して表示を行うことが可能である。

【０１５１】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。

【０１５２】（多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造）次に、上述の表面伝導型電子放
出素子を基板上に配列して単純マトリクス配線したマル
チ電子ビーム源の構造について述べる。

【０１５３】図１９に示すのは、前記図１０の表示パネ
ルに用いたマルチ電子ビーム源の平面図である。基板上
には、前記図１２で示したものと同様な表面伝導型電子
放出素子が配列され、これらの素子は行方向配線電極１
００３と列方向配線電極１００４により単純マトリクス
状に配線されている。行方向配線電極１００３と列方向
配線電極１００４の交差する部分には、電極間に絶縁層
（不図示）が形成されており、電気的な絶縁が保たれて
いる。

【０１５４】図１９のＢ−Ｂ′に沿った断面を、図２０
に示す。

【０１５５】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１００３、列方向配
線電極１００４、電極間絶縁層（不図示）、および表面
伝導型電子放出素子の素子電極と導電性薄膜を形成した
後、行方向配線電極１００３および列方向配線電極１０
０４を介して各素子に給電して通電フォーミング処理と
通電活性化処理を行うことにより製造した。

【０１５６】図２１は、前記説明の表面伝導型電子放出
素子を電子ビーム源として用いたディスプレイパネル
に、たとえは、テレビジョン放送をはじめとする種々の
画像情報源より提供される画像情報を表示できるように
構成した表示装置と一例を示すための図である。

【０１５７】図中２１００はディスプレイパネル、２１
０１はディスプレイパネルの駆動回路、２１０２はディ
スプレイコントローラ、２１０３はマルチプレクサ、２
１０４はデコーダ、２１０５は入出力インターフェース
回路、２１０６はＣＰＵ、２１０７は画像生成回路、２
１０８および２１０９および２１１０は画像メモリーイ
ンターフェース回路、２１１１は画像入力インターフェ
ース回路、２１１２および２１１３はＴＶ信号受信回
路、２１１４は入力部である。（なお、本表示装置は、
たとえばテレビジョン信号のように画像情報と音声情報
の両方を含む信号を受信する場合には、当然画像の表示
と同時に音声を再生するものであるが、本発明の特徴と
直接関係しない音声情報の受信、分離、再生、処理、記
憶などに関する回路やスピーカーなどについては説明を
省略する。）以下、画像信号の流れに沿って各部の機能を説明してゆ
く。

【０１５８】まず、ＴＶ信号受信回路２１１３は、たと
えば電波や空間光通信などのような無線伝送系を用いて
伝送されるＴＶ画像信号を受信する為の回路である。受
信するＴＶ信号の方式は特に限られるものではなく、た
とえば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式な
どの諸方式でもよい。また、これらよりさらに多数の走
査線よりなるＴＶ信号（たとえばＭＵＳＥ方式をはじめ
とするいわゆる高品位ＴＶ）は、大面積化や大画素数化
に適した前記ディスプレイパネルの利点を生かすのに好
適な信号源である。ＴＶ信号受信回路２１１３で受信さ
れたＴＶ信号は、デコーダ２１０４に出力される。

【０１５９】また、ＴＶ信号受信回路２１１２は、たと
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるＴＶ画像信号を受信するための回
路である。前記ＴＶ信号受信回路２１１３と同様に、受
信するＴＶ信号の方式は特に限られるものではなく、ま
た本回路で受信されたＴＶ信号もデコーダ２１０４に出
力される。

【０１６０】また、画像入力インターフェース回路２１
１１は、たとえばＴＶカメラや画像読み取りスキャナー
などの画像入力装置から供給される画像信号を取り込む
ための回路で、取り込まれた画像信号はデコーダ２１０
４に出力される。

【０１６１】また、画像メモリーインターフェース回路
２１１０は、ビデオテープレコーダー（以下ＶＴＲと略
す）に記憶されている画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ２１０４に出力さ
れる。

【０１６２】また、画像メモリーインターフェース回路
２１０９は、ビデオディスクに記憶されている画像信号
を取り込むための回路で、取り込まれた画像信号はデコ
ーダ２１０４に出力される。

【０１６３】また、画像メモリーインターフェース回路
２１０８は、いわゆる静止画ディスクのように、静止画
像データを記憶している装置から画像信号を取り込むた
めの回路で、取り込まれた静止画像データはデコーダ２
１０４に出力される。

【０１６４】また、入出力インターフェース回路２１０
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンターなどの出力装
置とを接続するための回路である。画像データや文字・
図形情報の入出力を行うのはもちろんのこと、場合によ
っては本表示装置の備えるＣＰＵ２１０６と外部との間
で制御信号や数値データの入出力などを行うことも可能
である。

【０１６５】また、画像生成回路２１０７は、前記入出
力インターフェース回路２１０５を介して外部から入力
される画像データや文字・図形情報や、あるいはＣＰＵ
２１０６より出力される画像データや文字・図形情報に
もとずき表示用画像データを生成するための回路であ
る。本回路の内部には、たとえば画像データや文字・図
形情報を蓄積するための書き換え可能メモリーや、文字
コードに対応する画像パターンが記憶されている読み出
し専用メモリーや、画像処理を行うためのプロセッサー
などをはじめとして画像の生成に必要な回路が組み込ま
れている。本回路により生成された表示用画像データ
は、デコーダ２１０４に出力されるが、場合によっては
前記入出力インターフェース回路２１０５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。

【０１６６】また、ＣＰＵ２１０６は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。

【０１６７】たとえば、マルチプレクサ２１０３に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。また、その際に
は表示する画像信号に応じてディスプレイパネルコント
ローラ２１０２に対して制御信号を発生し、画面表示周
波数や走査方法（たとえばインターレースかノンインタ
ーレースか）や一画面の走査線の数など表示装置の動作
を適宜制御する。また、前記画像生成回路２１０７に対
して画像データや文字・図形情報を直接出力したり、あ
るいは前記入出力インターフェース回路２１０５を介し
て外部のコンピュータやメモリーをアクセスして画像デ
ータや文字・図形情報を入力する。

【０１６８】なお、ＣＰＵ２１０６は、むろんこれ以外
の目的の作業にも関わるものであって良い。たとえば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。

【０１６９】あるいは、前述したように入出力インター
フェース回路２１０５を介して外部のコンピュータネッ
トワークと接続し、たとえば数値計算などの作業を外部
機器と共同して行っても良い。

【０１７０】また、入力部２１１４は、前記ＣＰＵ２１
０６に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、たとえばキーボードやマ
ウスのほか、ジョイスティック、バーコードリーダー、
音声認識装置など多様な入力機器を用いる事が可能であ
る。

【０１７１】また、デコーダ２１０４は、前記２１０７
ないし２１１３より入力される種々の画像信号を３原色
信号、または輝度信号とＩ信号、Ｑ信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ２１０４は内部に画像メモリーを備えるのが望ま
しい。これは、たとえばＭＵＳＥ方式をはじめとして、
逆変換するに際して画像メモリーを必要とするようなテ
レビ信号を扱うためである。また、画像メモリーを備え
る事により、静止画の表示が容易になる、あるいは前記
画像生成回路２１０７およびＣＰＵ２１０６と協同して
画像の間引き、補間、拡大、縮小、合成をはじめとする
画像処理や編集が容易に行えるようになるという利点が
生まれるからである。

【０１７２】また、マルチプレクサ２１０３は、前記Ｃ
ＵＰ２１０６より入力される制御信号にもとずき表示画
像を適宜選択するものである。すなわち、マルチプレク
サ２１０３はデコーダ２１０４から入力される逆変換さ
れた画像信号のうちから所望の画像信号を選択して駆動
回路２１０１に出力する。その場合には、一画面表示時
間内で画像信号を切り替えて選択することにより、いわ
ゆる多画面テレビのように、一画面を複数の領域に分け
て領域によって異なる画像を表示することも可能であ
る。

【０１７３】また、ディスプレイパネルコントローラ２
１０２は、前記ＣＰＵ２１０６より入力される制御信号
にもとずき駆動回路２１０１の動作を制御するための回
路である。

【０１７４】まず、ディスプレイパネルの基本的な動作
に関わるものとして、たとえばディスプレイパネルの駆
動用電源（図示せず）の動作シーケンスを制御するため
の信号を駆動回路２１０１に対して出力する。

【０１７５】また、ディスプレイパネルの駆動方法に関
わるものとして、たとえば画面表示周波数や走査方法
（たとえばインターレースかノンイターレースか）を制
御するための信号を駆動回路２１０１に対して出力す
る。

【０１７６】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路２１０１に対して出力する場
合もある。

【０１７７】また、駆動回路２１０１は、ディスプレイ
パネル２１００に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ２１０３から入力される
画像信号と、前記ディスプレイパネルコントローラ２１
０２より入力される制御信号にもとずいて動作するもの
である。

【０１７８】以上、各部の機能を説明したが、図２００
に例示した構成により、本表示装置においては多様な画
像情報源より入力される画像情報をディスプレイパネル
２１００に表示する事が可能である。

【０１７９】すなわち、テレビジョン放送をはじめとす
る各種の画像信号はデコーダ２１０４において逆変換さ
れた後、マルチプレクサ２１０３において適宜選択さ
れ、駆動回路２１０１に入力される。一方、ディスプレ
イコントローラ２１０２は、表示する画像信号に応じて
駆動回路２１０１の動作を制御するための制御信号を発
生する。駆動回路２１０１は、上記画像信号と制御信号
にもとずいてディスプレイパネル２１００に駆動信号を
印加する。

【０１８０】これにより、ディスプレイパネル２１００
において画像が表示される。これらの一連の動作は、Ｃ
ＰＵ２１０６により統括的に制御される。

【０１８１】また、本表示装置においては、前記デコー
ダ２１０４に内蔵する画像メモリや、画像生成回路２１
０７およびＣＰＵ２１０６が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像表示に対して、たとえば拡大、縮
小、回転、移動、エッジ強調、間引き、補間、色変換、
画像の縦横比変換などをはじめとする画像処理や、合
成、消去、接続、入れ換え、はめ込みなどをはじめとす
る画像編集を行う事も可能である。また、本実施例の説
明では特に触れなかったが、上記画像処理や画像編集と
同様に、音声情報に関しても処理や編集を行なうための
専用回路を設けても良い。

【０１８２】したがって、本表示装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像およ
び動画像を扱う画像編集機器、コンピュータの端末機
器、ワードプロセッサをはじめとする事務用端末機器、
ゲーム機などの機能を一台で兼ね備えることが可能で、
産業用あるいは民生用として極めて応用範囲が広い。

【０１８３】なお、上記図２１は、表面伝導型電子放出
素子を電子ビーム源とするディスプレイパネルを用いた
表示装置の構成の一例を示したにすぎず、これのみに限
定されるものではない事は言うまでもない。たとえば、
図２１の構成要素のうち使用目的上必要のない機能に関
わる回路は省いても差し支えない。またこれとは逆に、
使用目的によってはさらに構成要素を追加しても良い。
たとえば、本表示装置をテレビ電話機として応用する場
合には、テレビカメラ、音声マイク、照明機、モデムを
含む送受信回路などを構成要素に追加するのが好適であ
る。

【０１８４】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子ビーム源とするディスプレイパネ
ルが容易に薄形化できるため、表示装置全体の奥行きを
小さくすることが可能である。それに加えて、表面伝導
型電子放出素子を電子ビーム源とするディスプレイパネ
ルは大画面が容易で輝度が高く視野角特性にも優れるた
め、本表示装置は臨場感にあふれ迫力に富んだ画像を視
認性良く表示する事が可能である。

【０１８５】

【発明の効果】以上説明した本発明によれば、電子放出
素子を単純マトリクス配線したマルチ電子ビーム源の各
々の特性のばらつきに起因する輝度むら（均一性の悪
化）を簡単な回路構成で改善（補正）することができ
る。

【０１８６】さらに、本発明によれば、同一構成のＩＣ
を複数実施することにより、輝度むらを補正できるの
で、ローコストかつＩＣ化に向いている方法が実現でき
た。

【図面の簡単な説明】

【図１】本発明の画像表示装置の駆動回路のブロック
図。

【図２】NTSC-RGBデコーダ部の入出力を示すブロック
図。

【図３】タイミング発生部のブロック図。

【図４】アナログ処理部のブロック図。

【図５】本発明の画像表示装置の駆動回路の動作を説明
するためのタイムチャート。

【図６】シフトレジスタ・ラッチ回路のブロック図。

【図７】PWMジェネレータ部のブロック図。

【図８】他のPWMジェネレータ部のブロック図。

【図９】他のPWMジェネレータ部のブロック図。

【図１０】本発明の実施例である画像表示装置の、表示
パネルの一部を切り欠いて示した斜視図。

【図１１】表示パネルのフェースプレートの蛍光体配列
を例示した平面図。

【図１２】実施例で用いた平面型の表面伝導型電子放出
素子の平面図（ａ）及び断面図（ｂ）。

【図１３】平面型の表面伝導型電子放出素子の製造工程
図。

【図１４】通電フォーミング処理の際の印加電圧波形
図。

【図１５】通電活性化処理の際の印加電圧波形図（ａ）
及び放出電流Ｉｅの変化を示すグラフ（ｂ）。

【図１６】実施例で用いた垂直型の表面伝導型電子放出
素子の断面図。

【図１７】垂直型の表面伝導型電子放出素子の製造工程
図。

【図１８】実施例で用いた表面伝導型電子放出素子の典
型的な特性を示すグラフ。

【図１９】実施例で用いたマルチ電子ビーム源の基板の
平面図。

【図２０】実施例で用いたマルチ電子ビーム源の基板の
一部断面図。

【図２１】本発明の実施例である画像表示装置を用いた
多機能画像表示装置のブロック図。

【図２２】M.Hartwellらによる素子の平面図。

【図２３】マトリクス状に配線したマルチ電子ビーム源
の課題を示す図。

【符号の説明】

Ｐ１ＮＴＳＣ−ＲＧＢデコーダ部Ｐ２タイミング発生部Ｐ３アナログ処理部Ｐ４ビデオ検出部Ｐ５プリフィルタ手段（ＬＰＦ）Ｐ６ＬＰＦ；Ｐ５を通過したアナログ原色信号を必要
階調数で量子化するＡ／Ｄコンバータ手段（Ａ／Ｄ部）Ｐ７逆γテーブルＰ８Ｒ／Ｇ／Ｂ処理回路毎に備えられた画像メモリＰ９データセレクタＰ１０ラインメモリ手段Ｐ１１ＭＰＵＰ１２ＲＡＭコントローラＰ１３Ｉ／Ｏ制御部Ｐ１４Ｄ／Ａ部Ｐ１５Ａ／Ｄ部Ｐ１６シリアル通信Ｉ／ＦＰ１７データメモリＰ１８ユーザーＳＷ手段Ｐ１９Ｙドライバ制御タイミング発生部Ｐ２０Ｘドライバ制御タイミング発生部Ｐ２１ラインメモリ制御部Ｐ２２ラッチ手段Ｐ２４主電源Ｐ２５主電源監視回路Ｐ２６補助電源Ｐ３０高圧電源部Ｐ１００１Ｘ，Ｙドライバタイミング発生部Ｐ１００２Ｙシフトレジスタ部Ｐ１００３プリドライバ部Ｐ１００４ＦＥＴ手段Ｐ１００５定電圧レギュレータ部（−Ｖｓｓ）Ｐ１００７ダイオード手段Ｐ１００８定電圧レギュレータ部（Ｖｕｓｏ）Ｐ１１０１シフトレジスタ・ラッチ回路Ｐ１１０１ａシフトレジスタ回路Ｐ１１０１ｂラッチ回路Ｐ１１０１ｃシフトレジスタ回路Ｐ１１０１ｄラッチ回路Ｐ１１０１ＺＩＣ化の単位Ｐ１１０２ＰＷＭジェネレータ部Ｐ１１０２ａアップカウンタ回路Ｐ１１０２ｂコンパレータ回路Ｐ１１０２ｃアンド回路Ｐ１１０２ｄダウンカウンタ回路Ｐ１００２ｅインバータ回路Ｐ１１０３Ｄ／Ａ部Ｐ１１０４スイッチ手段Ｐ１１０５ダイオード手段Ｐ１１０６定電圧レギュレータ部（Ｖｍａｘ）Ｐ１２０１データセレクタ手段Ｐ１２０２補正テーブルＲＯＭＰ２０００表示パネルＰ２００１表面伝導型素子Ｐ２００２行配線Ｐ２００３列配線

Claims

【特許請求の範囲】

【請求項１】画像表示素子を配列したマトリクス画像
表示パネルの行配線を水平同期タイミングで順次選択駆
動する行配線ドライバと、第１及び第２情報を変調して
画像表示パネルの列配線を駆動する列配線ドライバとを
有する画像表示装置であって、前記列配線ドライバは、第１及び第２シフトレジスタ
と、第１及び第２ラッチ回路と、第１及び第２変調回路
を有し、前記第１シフトレジスタは、水平同期期間内に、前記第
１情報を順次入力して前記第１ラッチ回路に並列転送
し、並列転送された前記第１情報に基づいて前記第１変
調回路は第１変調信号を出力し、前記第２シフトレジスタは、前記水平同期期間内に、前
記第２情報を順次入力して前記第２ラッチ回路に並列転
送し、並列転送された前記第２情報に基づいて前記第２
変調回路は第２変調信号を出力し、前記第１変調信号及び前記第２変調信号に基づいて列配
線を駆動することを特徴とする画像表示装置。
【請求項２】前記第１情報は画像情報であり、前記第
２情報は前記画像情報入力と前記画像表示素子の出力の
関係を補正する情報であることを特徴とする請求項１記
載の画像表示装置。
【請求項３】前記第１情報は画像情報であり、前記第
２情報は前記画像表示素子の特性のばらつきを補正する
情報であることを特徴とする請求項１記載の画像表示装
置。
【請求項４】前記特性は、前記画像表示素子の発光輝
度であることを特徴とする請求項３記載の画像表示装
置。
【請求項５】前記第１変調回路は、パルス幅変調回路
であり、前記第２変調回路は、電流出力の振幅変調回路
であることを特徴とする請求項１記載の画像表示装置。
【請求項６】前記振幅変調回路は、ディジタルアナロ
グ変換器であることを特徴とする請求項５記載の画像表
示装置。
【請求項７】前記列配線ドライバは、前記第２変調回
路が出力する前記第２変調信号を前記第１変調回路で変
調して前記第１変調信号として出力することを特徴とす
る請求項１記載の画像表示装置。
【請求項８】前記第１及び第２シフトレジスタは、そ
れぞれ第１及び第２情報を、一つのシフトクロックで順
次転送し、転送終了後は、一つのロード信号で、それぞ
れ並列に前記第１及び第２ラッチ回路に転送することを
特徴とする請求項１記載の画像表示装置。
【請求項９】前記第１変調回路及び第２変調回路を含
むｎ列分の前記列配線ドライバと、ｎ段（ｎ列分）の前
記第１シフトレジスタと、前記第１シフトレジスタの出
力を並列に転送する前記第１ラッチ回路と、ｎ段（ｎ列
分）の前記第２シフトレジスタと、前記第２シフトレジ
スタの出力を並列に転送する前記第２ラッチ回路とが一
つの集積回路に集積されていることを特徴とする請求項
１乃至８のいずれかに記載された画像表示装置。
【請求項１０】前記画像表示パネルは、前記画像表示
素子として冷陰極型電子源を基板上に行列状に配置し、
行配線及び列配線により接続した単純マトリクス構造の
電子源基板と、前記冷陰極型電子源から放出される電子ビームを加速す
る高圧電極と、前記電子ビームの衝突により発光する蛍
光体配列とを有する発光板とを有することを特徴とする
請求項１記載の画像表示装置。
【請求項１１】前記冷陰極型電子源は、表面伝導型電
子放出素子であることを特徴とする請求項１０記載の画
像表示装置。
【請求項１２】前記冷陰極型電子源は、ＦＥ型放出素
子であることを特徴とする請求項１０記載の画像表示装
置。
【請求項１３】前記冷陰極型電子源は、ＭＩＭ型放出
素子であることを特徴とする請求項１０記載の画像表示
装置。
【請求項１４】画像表示素子を配列したマトリクス画
像表示パネルの行配線を水平同期タイミングで順次選択
駆動する行配線ドライバと、第１及び第2情報を変調し
て画像表示パネルの列配線を駆動する列配線ドライバと
を有し、前記列配線ドライバは、第１及び第２シフトレ
ジスタと、第１及び第２ラッチ回路と、第１及び第２変
調回路を有し、前記第１シフトレジスタは、水平同期期
間内に、前記第１情報を順次入力して前記第１ラッチ回
路に並列転送し、並列転送された前記第１情報に基づい
て前記第１変調回路は第１変調信号を出力し、前記第２
シフトレジスタは、前記水平同期期間内に、前記第２情
報を順次入力して前記第２ラッチ回路に並列転送し、並
列転送された前記第２情報に基づいて前記第２変調回路
は第２変調信号を出力し、前記第１変調信号及び前記第
２変調信号に基づいて列配線を駆動する画像表示装置及
び変換テーブルを用いる画像表示方法であって、行と列に配列された前記画像表示素子の発光特性の入力
に基づいて、前記発光特性のばらつきを補正する情報で
ある第２情報を前記変換テーブルから出力させて、補正
データとし、時間順序の画像情報である第１情報を、シリアルパラレ
ル変換して第１ラッチ回路から出力させて、時間幅変調
データとし、前記時間幅データと、駆動する前記行及び前記列に応じ
た前記補正データとを乗算し、水平同期信号に同期させて駆動する列ごとに一括して前
記乗算結果を電流信号として列配線に送出することを特
徴とする画像表示方法。