JP2000098967A

JP2000098967A - 画像表示パネルの駆動回路

Info

Publication number: JP2000098967A
Application number: JP10267059A
Authority: JP
Inventors: Osamu Sagano; 治嵯峨野; Naoto Abe; 直人阿部
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-09-21
Filing date: 1998-09-21
Publication date: 2000-04-07

Abstract

(57)【要約】【課題】行駆動手段(回路)を簡素化し、高品質の画像
を表示させる画像表示パネルの駆動回路を提供する。【解決手段】行配線と列配線に接続された電子放出素
子を有するカソード基板と、電子を受けて発光する蛍光
体を有するアノード基板とを備えた画像表示パネルの行
配線を駆動する行駆動回路と、列配線を駆動する列駆動
回路と、カソード基板とアノード基板との間に高電圧を
印加する高圧印加手段とを備えた画像表示パネルの駆動
回路において、行駆動回路は、画像情報に基づいて行配
線を順次選択するシフトレジスタと、シフトレジスタの
出力に基づいて行配線に印加する電圧をスイッチングす
る行電圧切替回路とを有し、行電圧切替回路の出力端子
と第１電源（−Ｖｓｓ）との間にスイッチング素子（Ｆ
ＥＴ、Ｐ２００５）を接続し、出力端子と第２電源（Ｇ
ＮＤ）との間に抵抗（Ｒ１）を接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子ビーム源として
冷陰極素子を用い、これらを２次元平面上に複数個配置
した画像表示パネルの駆動回路に関するものである。

【０００２】

【従来の技術】従来、電子放出素子として熱陰極素子と
冷陰極素子の２種類が知られている。このうち冷陰極素
子では、たとえば表面伝導型放出素子や、電界放出素子
（以下ＦＥ型と記す）や、金属／絶縁層／金属型放出素
子（以下ＭＩＭ型と記す）、などが知られている。

【０００３】表面伝導型放出素子としては、たとえば、
M.I.Elinson,Radio Eng.Electron Phys.,10，１２９
０，（１９６５）や、後述する他の例が知られている。

【０００４】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるＳｎ
Ｏ₂薄膜を用いたものの他に、Ａｕ薄膜によるもの［G.D
ittmer:“Thin Solid Films"，９，３１７（１９７
２）］や、Ｉｎ₂Ｏ₃／ＳｎＯ₂薄膜によるもの［M.Hartw
ell and C.G.Fonstad:“IEEE Trans.ED Conf.",519(197
5)]や、カーボン薄膜によるもの［荒木久他：真空、第
２６巻、第１号、２２（１９８３）］等が報告されてい
る。

【０００５】図２４に、これらの表面伝導型放出素子の
素子構成の典型的な例として、前述のＭ．Ｈａｒｔｗｅ
ｌｌらによる素子の平面図を示す。図２４において、３
００１は基板で、３００４はスパッタで形成された金属
酸化物よりなる導電性薄膜である。導電性薄膜３００４
は図示のようにＨ字型の平面形状に形成されている。該
導電性薄膜３００４に後述の通電フォーミングと呼ばれ
る通電処理を施すことにより、電子放出部３００５が形
成される。図２４の間隔Ｌは、０．５〜１［ｍｍ］、Ｗ
は、０．１［ｍｍ］で設定されている。尚、図示の便宜
から、電子放出部３００５は導電性薄膜３００４の中央
に矩形の形状で示したが、これは模式的なものであり、
実際の電子放出部の位置や形状を忠実に表現しているわ
けではない。

【０００６】M.Hartwellらによる素子をはじめとして上
述の表面伝導型放出素子においては、電子放出を行う前
に導電性薄膜３００４を通電フォーミングと呼ばれる通
電処理を施すことにより電子放出部３００５を形成する
のが一般的であった。すなわち、通電フォーミングと
は、前記導電性薄膜３００４の両端に一定の直流電圧、
もしくは、例えば１Ｖ／分程度の非常にゆっくりとした
レートで昇圧する直流電圧を印加して通電し、導電性薄
膜３００４を局所的に破壊もしくは変形もしくは変質せ
しめ、電気的に高抵抗な状態の電子放出部３００５を形
成することである。尚、局所的に破壊もしくは変形もし
くは変質した導電性薄膜３００４の一部には、亀裂が発
生する。前記通電フォーミング後に導電性薄膜３００４
に適宜の電圧を印加した場合には、前記亀裂付近におい
て電子放出が行われる。

【０００７】また、ＦＥ型の例は、たとえば、W.P.Dyke
&W.W.Dolan,“Field emission",Advance in Electron
Physics,8,89(1956)や、あるいは、C.A.Spindt,“Physica
l properties of thin-film field emission cathodes
with molybdenium cones",J.Appl.Phys．，４７，５２
４８（１９７６）などが知られている。

【０００８】図２５に、ＦＥ型の素子構成の典型的な例
として、前述のC.A.Spindtらによる素子の断面図を示
す。図２５において、３０１０は基板で、３０１１は導
電材料よりなるエミッタ配線、３０１２はエミッタコー
ン、３０１３は絶縁層、３０１４はゲート電極である。
本素子は、エミッタコーン３０１２とゲート電極３０１
４の間に適宜の電圧を印加することにより、エミッタコ
ーン３０１２の先端部より電界放出を起こさせるもので
ある。

【０００９】また、ＦＥ型の他の素子構成として、図２
５のような積層構造ではなく、基板上に基板平面とほぼ
平行にエミッタとゲート電極を配置した例もある。

【００１０】また、ＭＩＭ型の例としては、たとえば、
C.A.Mead,“Operation of tunnel-emission Devices,J.
Appl.Phys．，３２，６４６（１９６１）などが知られ
ている。

【００１１】図２６には、ＭＩＭ型の素子構成の典型的
な例を示す。図２６は断面図であり、３０２０は基板
で、３０２１は金属よりなる下電極、３０２２は厚さ１
００オングストローム程度の薄い絶縁層、３０２３は厚
さ８０〜３００オングストローム程度の金属よりなる上
電極である。ＭＩＭ型においては、上電極３０２３と下
電極３０２１の間に適宜の電圧を印加することにより、
上電極３０２３の表面より電子放出を起こさせるもので
ある。

【００１２】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
ターを必要としない。したがって、熱陰極素子よりも構
造が単純であり、微細な素子を作製可能である。また、
基板上に多数の素子を高い密度で配置しても、基板の熱
溶融などの問題が発生しにくい。また、熱陰極素子がヒ
ーターの加熱により動作するため応答速度が遅いのとは
異なり、冷陰極素子の場合には応答速度が速いという利
点もある。

【００１３】このため、冷陰極素子を応用するための研
究が盛んに行われてきている。

【００１４】たとえば、表面伝導型放出素子は、冷陰極
素子のなかでも特に構造が単純で製造も容易であること
から、大面積にわたり多数の素子を形成できる利点があ
る。そこで、たとえば本出願人による特開昭６４−３１
３３２号公報において開示されるように、多数の素子を
配列して駆動するための方法が研究されている。

【００１５】また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。

【００１６】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ５，０６６，８８３や特
開平２−２５７５５１号公報や特開平４−２８１３７号
公報において開示されているように、表面伝導型放出素
子と電子ビームの照射により発光する蛍光体とを組み合
わせて用いた画像表示装置が研究されている。表面伝導
型放出素子と蛍光体とを組み合わせて用いた画像表示装
置は、従来の他の方式の画像表示装置よりも優れた特性
が期待されている。たとえば、近年普及してきた液晶表
示装置と比較しても、自発光型であるためバックライト
を必要としない点や、視野角が広い点が優れていると言
える。

【００１７】また、ＦＥ型を多数個ならべて駆動する方
法は、たとえば本出願人によるＵＳＰ４，９０４，８
９５に開示されている。また、ＦＥ型を画像表示装置に
応用した例として、たとえば、R.Meyerらにより報告さ
れた平板型表示装置が知られている。［R.Meyer:“Rece
nt Development on Microtips Display at LETI",Tec
h.Digest of 4th Int. Vacuum Microele-ctronics Con
f.,Nagahama，ｐｐ．６〜９（１９９１）］また、ＭＩＭ型を多数個並べて画像表示装置に応用した
例は、たとえば本出願人による特開平３−５５７３８号
公報に開示されている。

【００１８】発明者らは、上記従来技術に記載したもの
をはじめとして、さまざまな材料、製法、構造の冷陰極
素子を試みてきた。さらに、多数の冷陰極素子を配列し
たマルチ電子ビーム源、ならびにこのマルチ電子ビーム
源を応用した画像表示装置について研究を行ってきた。

【００１９】図２７は、発明者らが試みた電気的な配線
方法によるマルチ電子ビーム源である。すなわち、冷陰
極素子を２次元的に多数個配列し、これらの素子を図示
のようにマトリクス状に配線したマルチ電子ビーム源で
ある。

【００２０】図２７において、４００１は冷陰極素子を
模式的に示したもの、４００２は行配線、４００３は列
配線である。行配線４００２および列配線４００３は、
実際には有限の電気抵抗を有するものであるが、図にお
いては配線抵抗４００４および４００５として示されて
いる。上述のような配線方法を、単純マトリクス配線と
呼ぶ。

【００２１】なお、図示の便宜上、６×６のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。

【００２２】冷陰極素子を単純マトリクス配線したマル
チ電子ビーム源においては、所望の電子ビームを出力さ
せるため、行配線４００２および列配線４００３に適宜
の電気信号を印加する。たとえば、マトリクスの中の任
意の１行の冷陰極素子を駆動するには、選択する行の行
配線４００２には選択電圧Ｖｓを印加し、同時に非選択
の行の行配線４００２には非選択電圧Ｖｎｓを印加す
る。これと同期して列配線４００３に電子ビームを出力
するための駆動電圧Ｖｅを印加する。この方法によれ
ば、配線抵抗４００４および４００５による電圧降下を
無視すれば、選択する行の冷陰極素子には、Ｖｅ−Ｖｓ
の電圧が印加され、また非選択行の冷陰極素子にはＶｅ
−Ｖｎｓの電圧が印加される。Ｖｅ，Ｖｓ，Ｖｎｓを適
宜の大きさの電圧にすれば選択する行の冷陰極素子だけ
から所望の強度の電子ビームが出力されるはずであり、
また列配線の各々に異なる駆動電圧Ｖｅを印加すれば、
選択する行の素子の各々から異なる強度の電子ビームが
出力されるはずである。また、駆動電圧Ｖｅを印加する
時間の長さを変えれば、電子ビームが出力される時間の
長さも変えることができるはずである。

【００２３】したがって、冷陰極素子を単純マトリクス
配線したマルチ電子ビーム源はいろいろな応用可能性が
あり、たとえば画像情報に応じた電気信号を適宜印加す
れば、画像表示装置用の電子源として好適に用いること
ができる。

【００２４】以上のように、前述してきた冷陰極素子を
マトリクス状に配置して構成されるマルチ電子源とその
応用である画像表示装置は優れた性能を有するため、発
明者はその駆動回路に関して研究を進めてきた。

【００２５】

【発明が解決しようとする課題】しかし、上述した冷陰
極素子を用いた画像表示装置の駆動回路においては、行
配線を駆動する行駆動手段(回路)の回路構成においてロ
ーコスト化という問題があった。

【００２６】そこで、本発明はこのような課題に鑑み
て、安価で品質の良い画像表示装置を提供することを課
題としている。特に、本発明は、行駆動手段(回路)のロ
ーコスト化を実現することを課題としている。

【００２７】

【課題を解決するための手段】上記の課題を解決するた
めの本発明は、ｍ本の行配線とｎ本の列配線に接続され
た（ｍ×ｎ）個の電子放出素子を有するカソード基板
と、前記電子放出素子から放出された電子を受けて発光
する蛍光体を有するアノード基板とを備えた画像表示パ
ネルの前記行配線を駆動する行駆動回路と、前記列配線
を駆動する列駆動回路と、カソード基板とアノード基板
との間に高電圧を印加する高圧印加手段とを備えた画像
表示パネルの駆動回路であって、前記行駆動回路は、画
像情報に基づいて前記行配線を順次選択するシフトレジ
スタと、前記シフトレジスタの出力に基づいて前記行配
線に印加する電圧をスイッチングする行電圧切替回路と
を有し、前記行電圧切替回路の出力端子と第１電源との
間にスイッチング素子を接続し、前記出力端子と第２電
源の間に抵抗を接続している。

【００２８】又、本発明においては、抵抗の代わりにダ
イオード、又は、ダイオードのカソードとツェナーダイ
オードのカソードとを接続したダイオードとツェナーダ
イオードとの直列接続を用いてもよい。更に、抵抗に並
列して上記の素子を配設してもよい。

【００２９】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。

【００３０】（表示パネルの構成と製造法）まず、本発
明を適用した画像表示装置の表示パネルの構成と製造法
について、説明する。

【００３１】図１は、実施例に用いた表示パネルの斜視
図であり、内部構造を示すためにパネルの１部を切り欠
いて示している。

【００３２】図１において、１００５はリアプレート、
１００６は側壁、１００７はフェースプレートであり、
１００５〜１００７により表示パネルの内部を真空に維
持するための気密容器を形成している。気密容器を組み
立てるにあたっては、各部材の接合部に十分な強度と気
密性を保持させるため封着する必要があるが、たとえば
フリットガラスを接合部に塗布し、大気中あるいは窒素
雰囲気中で、摂氏４００〜５００度で１０分以上焼成す
ることにより封着を達成した。気密容器内部を真空に排
気する方法については後述する。

【００３３】リアプレート１００５には、基板１００１
が固定されているが、該基板上には冷陰極素子１００２
がｎ×ｍ個形成されている。（ｎ，ｍは２以上の正の整
数であり、目的とする表示画素数に応じて適宜設定され
る。たとえば、高品位テレビジョンの表示を目的とした
表示装置においては、ｎ＝３０００，ｍ＝１０００以上
の数を設定することが望ましい。本実施例においては、
ｎ＝３０７２，ｍ＝１０２４とした。）前記ｎ×ｍ個の
冷陰極素子は、ｍ本の行配線１００３とｎ本の列配線１
００４により単純マトリクス配線されている。前記、１
００１〜１００４によって構成される部分をマルチ電子
ビーム源と呼ぶ。なお、マルチ電子ビーム源の製造方法
や構造については、後で詳しく述べる。

【００３４】図1においては、気密容器のリアプレート
１００５にマルチ電子ビーム源の基板１００１を固定す
る構成としたが、マルチ電子ビーム源の基板１００１が
十分な強度を有するものである場合には、気密容器のリ
アプレートとしてマルチ電子ビーム源の基板１００１自
体を用いてもよい。

【００３５】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。蛍光膜１００８
によりカラー画像を表示するため、蛍光膜１００８の部
分にはＣＲＴの分野で用いられる赤、緑、青、の３原色
の蛍光体が塗り分けられている。各色の蛍光体は、たと
えば図２（Ａ）に示すようにストライプ状に塗り分けら
れ、蛍光体のストライプの間には黒色の導電体１０１０
が設けてある。黒色の導電体１０１０を設ける目的は、
電子ビームの照射位置に多少のずれがあっても表示色に
ずれが生じないようにする事や、外光の反射を防止して
表示コントラストの低下を防ぐ事、電子ビームによる蛍
光膜のチャージアップを防止する事などである。黒色の
導電体１０１０には、黒鉛を主成分として用いたが、上
記の目的に適するものであればこれ以外の材料を用いて
も良い。

【００３６】また、３原色の蛍光体の塗り分け方は前記
図２（ａ）に示したストライプ状の配列に限られるもの
ではなく、たとえば図２（ｂ）に示すようなデルタ状配
列や、それ以外の配列であってもよい。

【００３７】なお、モノクロームの表示パネルを作製す
る場合には、単色の蛍光体材料を蛍光膜１００８に用い
ればよく、また黒色導電材料は必ずしも用いなくともよ
い。

【００３８】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１００８を励起し
た電子の導電路として作用させる事などである。メタル
バック１００９は、蛍光膜１００８をフェースプレート
基板１００７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１００９は用いない。

【００３９】また、加速電圧の印加用や蛍光膜の導電性
向上を目的として、フェースプレート基板１００７と蛍
光膜１００８との間に、たとえばＩＴＯを材料とする透
明電極を設けてもよい。

【００４０】また、Ｄｘ１〜ＤｘｍおよびＤｙ１〜Ｄｙ
ｎおよびＨｖは、当該表示パネルと不図示の電気回路と
を電気的に接続するために設けた気密構造の電気接続用
端子である。Ｄｘ１〜Ｄｘｍはマルチ電子ビーム源の行
配線１００３と、Ｄｙ１〜Ｄｙｎはマルチ電子ビーム源
の列配線１００４と、Ｈｖはフェースプレートのメタル
バック１００９と電気的に接続している。

【００４１】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０^-7［Ｔｏｒｒ］程度
の真空度まで排気する。その後、排気管を封止するが、
気密容器内の真空度を維持するために、封止の直前ある
いは封止後に気密容器内の所定の位置にゲッター膜（不
図示）を形成する。ゲッター膜とは、たとえばＢａを主
成分とするゲッター材料をヒーターもしくは高周波加熱
により加熱し蒸着して形成した膜であり、該ゲッター膜
の吸着作用により気密容器内は１×１０^-5ないしは１×
１０^-7［Ｔｏｒｒ］の真空度に維持される。

【００４２】（マルチ電子ビーム源の製造方法）次に、
前記実施例の表示パネルに用いたマルチ電子ビーム源の
製造方法について説明する。本発明の画像表示装置に用
いるマルチ電子ビーム源は、冷陰極素子を単純マトリク
ス配線した電子源であれば、冷陰極素子の材料や形状あ
るいは製法に制限はない。したがって、たとえば表面伝
導型放出素子やＦＥ型、あるいはＭＩＭ型などの冷陰極
素子を用いることができる。

【００４３】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型放出素子が特に好ましい。す
なわち、ＦＥ型ではエミッタコーンとゲート電極の相対
位置や形状が電子放出特性を大きく左右するため、極め
て高精度の製造技術を必要とするが、これは大面積化や
製造コストの低減を達成するには不利な要因となる。ま
た、ＭＩＭ型では、絶縁層と上電極の膜厚を薄くてしか
も均一にする必要があるが、これも大面積化や製造コス
トの低減を達成するには不利な要因となる。

【００４４】その点、表面伝導型放出素子は、比較的製
造方法が単純なため、大面積化や製造コストの低減が容
易である。また、発明者らは、表面伝導型放出素子の中
でも、電子放出部もしくはその周辺部を微粒子膜から形
成したものがとりわけ電子放出特性に優れ、しかも製造
が容易に行えることを見いだしている。したがって、高
輝度で大画面の画像表示装置のマルチ電子ビーム源に用
いるには、最も好適であると言える。

【００４５】そこで、本発明に好適な表面伝導型放出素
子について基本的な構成と製造および特性を説明し、そ
の後で多数の素子を単純マトリクス配線したマルチ電子
ビーム源の構造について述べる。なお、以降では表面伝
導型放出素子を用いた上述の画像表示装置のことをＳＥ
Ｄ（Surface conduction electron Emitter Displayの
略）と呼ぶこととする。

【００４６】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられる。

【００４７】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。

【００４８】図３に示すのは、平面型の表面伝導型放出
素子の構成を説明するための平面図（ａ）および断面図
（ｂ）である。図３において、１１０１は基板、１１０
２と１１０３は素子電極、１１０４は導電性薄膜、１１
０５は通電フォーミング処理により形成した電子放出
部、１１１３は通電活性化処理により形成した薄膜であ
る。

【００４９】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ₂を材料とする絶縁層
を積層した基板、などを用いることができる。

【００５０】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ２Ｏ３−ＳｎＯ２をはじめとする金属
酸化物、ポリシリコンなどの半導体、などの中から適宜
材料を選択して用いればよい。電極を形成するには、た
とえば真空蒸着などの製膜技術とフォトリソグラフィ
ー、エッチングなどのパターニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法（たとえ
ば印刷技術）を用いて形成してもさしつかえない。

【００５１】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、なかでも表示装置に応用するために好ま
しいのは数マイクロメーターより数十マイクロメーター
の範囲である。また、素子電極の厚さｄについては、通
常は数百オングストロームから数マイクロメーターの範
囲から適当な数値が選ばれる。

【００５２】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【００５３】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。具体的には、
数オングストロームから数千オングストロームの範囲の
なかで設定するが、なかでも好ましいのは１０オングス
トロームから５００オングストロームの間である。

【００５４】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｎ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ₂，Ｉｎ₂Ｏ₃，ＰｂＯ，Ｓｂ₂Ｏ₃，などをはじめと
する酸化物や、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆，
ＹＢ₄，ＧｄＢ₄，などをはじめとする硼化物や、Ｔｉ
Ｃ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，などをは
じめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などを
はじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとす
る半導体や、カーボン、などがあげられ、これらの中か
ら適宜選択される。

【００５５】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０³から１０⁷［オーム／ｓｑ］の範囲に含まれるよう
設定した。

【００５６】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図３においては、下か
ら、基板、素子電極、導電性薄膜の順序で積層したが、
場合によっては下から基板、導電性薄膜、素子電極、の
順序で積層してもさしつかえない。

【００５７】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状や精密かつ正確に図示するのは困
難なため、図３においては模式的に示した。

【００５８】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【００５９】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。

【００６０】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図３においては模式的
に示した。また、図３（ａ）においては、薄膜１１１３
の一部を除去した素子を図示した。

【００６１】以上、好ましい素子の基本構成を述べた。

【００６２】この電子放出素子においては、たとえば、
基板１１０１には青板ガラスを用い、素子電極１１０２
と１１０３にはＮｉ薄膜を用いる。素子電極の厚さｄは
１０００［オングストローム］、電極間隔Ｌは２［マイ
クロメーター］とする。

【００６３】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［オングストローム］とする。

【００６４】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。

【００６５】図４の（ａ）〜（ｄ）は、表面伝導型放出
素子の製造工程を説明するための断面図で、各部材の表
記は前記図３と同一である。

【００６６】１）まず、図４（ａ）に示すように、基板
１１０１上に素子電極１１０２および１１０３を形成す
る。

【００６７】形成するにあたっては、あらかじめ基板１
１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。（堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。）その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、（ａ）に示した一対の素子電極（１１０２と１１０
３）を形成する。

【００６８】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する。

【００６９】形成するにあたっては、まず前記（ａ）の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィー・エッ
チングにより所定の形状にパターニングする。ここで、
有機金属溶液とは、導電性薄膜に用いる微粒子の材料を
主要元素とする有機金属化合物の溶液である。（具体的
には、本実施例では主要元素としてＰｄを用いた。ま
た、実施例では塗布方法として、ディッピング法を用い
たが、それ以外のたとえばスピンナー法やスプレー法を
用いてもよい。）また、微粒子膜で作られる導電性薄膜の成膜方法として
は、本実施例で用いた有機金属溶液の塗布による方法以
外の、たとえば真空蒸着法やスパッタ法、あるいは化学
的気相堆積法などを用いる場合もある。

【００７０】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部１１０５を形成する。

【００７１】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分（すなわち電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部１１０５が形成される前と比較する
と、形成された後は素子電極１１０２と１１０３の間で
計測される電気抵抗は大幅に増加する。

【００７２】図５には、通電方法をより詳しく説明する
ために、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、同図に示したようにパルス幅Ｔ１の三角波パルス
をパルス間隔Ｔ２で連続的に印加した。その際には、三
角波パルスの波高値Ｖｐｆを、順次昇圧した。また、電
子放出部１１０５の形成状況をモニターするためのモニ
ターパルスＰｍを適宜の間隔で三角波パルスの間に挿入
し、その際に流れる電流を電流計１１１１で計測した。

【００７３】具体的には、たとえば１０^-5［ｔｏｒｒ］
程度の真空雰囲気下において、たとえばパルス幅Ｔ１を
１［ミリ秒］、パルス間隔Ｔ２を１０［ミリ秒］とし、
波高値Ｖｐｆを１パルスごとに０．１［Ｖ］ずつ昇圧し
た。そして、三角波を５パルス印加するたびに１回の割
りで、モニターパルスＰｍを挿入した。フォーミング処
理に悪影響を及ぼすことがないように、モニターパルス
の電圧Ｖｐｍは０．１［Ｖ］に設定した。そして、素子
電極１１０２と１１０３の間の電気抵抗が１×１０
⁶［オーム］になった段階、すなわちモニターパルス印
加時に電流計１１１１で計測される電流が１×１０
^-7［Ａ］以下になった段階で、フォーミング処理にかか
わる通電を終了した。

【００７４】なお、上記の方法は、本実施例の表面伝導
型放出素子に関する好ましい方法であり、たとえば微粒
子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面伝
導型放出素子の設計を変更した場合には、それに応じて
通電の条件を適宜変更するのが望ましい。

【００７５】４）次に、図４（ｄ）に示すように、活性
化用電源１１１２から素子電極１１０２と１１０３の間
に適宜の電圧を印加し、通電活性化処理を行って、電子
放出特性の改善を行う。

【００７６】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。（図においては、炭
素もしくは炭素化合物よりなる堆積物を部材１１１３と
して模式的に示した。）なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には１００倍以上に増加させることがで
きる。

【００７７】具体的には、１０^-4ないし１０^-5［ｔｏｒ
ｒ］の範囲内の真空雰囲気中で、電圧パルスを定期的に
印加することにより、真空雰囲気中に存在する有機化合
物を起源とする炭素もしくは炭素化合物を堆積させる。
堆積物１１１３は、単結晶グラファイト、多結晶グラフ
ァイト、非晶質カーボン、のいずれかか、もしくはその
混合物であり、膜厚は５００［オングストローム］以
下、より好ましくは３００［オングストローム］以下で
ある。

【００７８】図６(a)には、通電方法をより詳しく説明
するために、活性化用電源１１１２から印加する適宜の
電圧波形の一例を示す。具体的には、たとえば、矩形波
の電圧Ｖａｃは１４［Ｖ］、パルス幅Ｔ３は１［ミリ
秒］、パルス間隔Ｔ４は１０［ミリ秒］とした。なお、
上述の通電条件は、本実施例の表面伝導型放出素子に関
する好ましい条件であり、表面伝導型放出素子の設計を
変更した場合には、それに応じて条件を適宜変更するの
が望ましい。

【００７９】図４（ｄ）に示す１１１４は該表面伝導型
放出素子から放出される放出電流Ｉｅを捕捉するための
アノード電極で、直流高電圧電源１１１５および電流計
１１１６が接続されている。（なお、基板１１０１を、
表示パネルの中に組み込んでから活性化処理を行う場合
には、表示パネルの蛍光面をアノード電極１１１４とし
て用いる。）活性化用電源１１１２から電圧を印加する間、電流計１
１１６で放出電流Ｉｅを計測して通電活性化処理の進行
状況をモニターし、活性化用電源１１１２の動作を制御
する。電流計１１１６で計測された放出電流Ｉｅの一例
を図６（ｂ）に示すが、活性化電源１１１２からパルス
電圧を印加しはじめると、時間の経過とともに放出電流
Ｉｅは増加するが、やがて飽和してほとんど増加しなく
なる。このように、放出電流Ｉｅがほぼ飽和した時点で
活性化用電源１１１２からの電圧印加を停止し、通電活
性化処理を終了する。

【００８０】なお、上述の通電条件は、本実施例の表面
伝導型放出素子に関する好ましい条件であり、表面伝導
型放出素子の設計を変更した場合には、それに応じて条
件を適宜変更するのが望ましい。

【００８１】以上のようにして、図４（ｅ）に示す平面
型の表面伝導型放出素子を製造した。

【００８２】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。

【００８３】図７は、垂直型の基本構成を説明するため
の模式的な断面図であり、図中の１２０１は基板、１２
０２と１２０３は素子電極、１２０６は段差形成部材、
１２０４は微粒子膜を用いた導電性薄膜、１２０５は通
電フォーミング処理により形成した電子放出部、１２１
３は通電活性化処理により形成した薄膜、である。

【００８４】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。し
たがって、前記図３の平面型における素子電極間隔Ｌ
は、垂直型においては段差形成部材１２０６の段差高Ｌ
ｓとして設定される。なお、基板１２０１、素子電極１
２０２および１２０３、微粒子膜を用いた導電性薄膜１
２０４、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材１２０６には、たとえばＳｉＯ₂のような電気的に絶
縁性の材料を用いる。

【００８５】次に、図8を参照して、垂直型の表面伝導
型放出素子の製法について説明する。図８の（ａ）〜
（ｆ）は、製造工程を説明するための断面図で、各部材
の表記は図７と同一である。

【００８６】１）まず、図８（ａ）に示すように、基板
１２０１上に素子電極１２０３を形成する。

【００８７】２）次に、同図（ｂ）に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばＳｉＯ₂をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。

【００８８】３）次に、同図（ｃ）に示すように、絶縁
層の上に素子電極１２０２を形成する。

【００８９】４）次に、同図（ｄ）に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極１２０３を露出させる。

【００９０】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。

【００９１】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
（図４（ｃ）を用いて説明した平面型の通電フォーミン
グ処理と同様の処理を行えばよい。）７）次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。（図４（ｄ）を用いて説明した平面型の通電
活性化処理と同様の処理を行えばよい。）以上のようにして、図８（ｆ）に示す垂直型の表面伝導
型放出素子を製造した。

【００９２】（表示装置に用いた表面伝導型電子放出素
子の特性）次に表示装置に用いた表面伝導型電子放出素
子の特性について述べる。

【００９３】図９に、表示装置に用いた素子の、（放出
電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素子
電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例を
示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著し
く小さく、同一尺度で図示するのが困難であるうえ、こ
れらの特性は素子の大きさや形状等の設計パラメータを
変更することにより変化するものであるため、２本のグ
ラフは各々任意単位で図示した。

【００９４】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。

【００９５】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。

【００９６】すなわち、放出電流Ｉｅに関して、明確な
閾値電圧Ｖｔｈを持った非線形素子である。

【００９７】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。

【００９８】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【００９９】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔ
ｈ以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。

【０１００】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。

【０１０１】さらに同図の補足であるが、素子電流Ｉｆ
は放出電流と同様に下に凸の非線形な特性を有している
が、閾値電流Ｖｔｈ未満でも多少電流は流れる特性とな
っている。

【０１０２】（多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造）次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。

【０１０３】図１０に示すのは、図１の表示パネルに用
いたマルチ電子ビーム源の平面図である。基板上には、
前記図３で示したものと同様な表面伝導型放出素子が配
列され、これらの素子は行配線電極１００３と列配線電
極１００４により単純マトリクス状に配線されている。
行配線電極１００３と列配線電極１００４の交差する部
分には、電極間に絶縁層（不図示）が形成されており、
電気的な絶縁が保たれている。

【０１０４】図11は、図１０のＢ−Ｂ′に沿った断面図
である。

【０１０５】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行配線電極１００３、列配線電極１
００４、電極間絶縁層（不図示）、および表面伝導型放
出素子の素子電極と導電性薄膜を形成した後、行配線電
極１００３および列配線電極１００４を介して各素子に
給電して通電フォーミング処理と通電活性化処理を行う
ことにより製造した。

【０１０６】（駆動回路の構成）図１２は，前記説明の
表面伝導型放出素子を電子ビーム源として用いたディス
プレイパネルに，たとえばテレビジョン放送をはじめと
する種々の画像情報源より提供される画像情報を表示で
きるように構成した表示装置の一例を示すための図であ
る。

【０１０７】図中２１００はディスプレイパネル，２１
０１はディスプレイパネルの駆動回路，２１０２はディ
スプレイコントローラ，２１０３はマルチプレクサ，２
１０４はデコーダ，２１０５は入出力インターフェース
回路，２１０６はＣＰＵ，２１０７は画像生成回路，２
１０８および２１０９および２１１０は画像メモリーイ
ンターフェース回路，２１１１は画像入力インターフェ
ース回路，２１１２および２１１３はＴＶ信号受信回
路，２１１４は入力部である。（なお，本表示装置は，
たとえばテレビジョン信号のように映像情報と音声情報
の両方を含む信号を受信する場合には，当然映像の表示
と同時に音声を再生するものであるが, 本発明の特徴と
直接関係しない音声情報の受信，分離，再生, 処理, 記
憶などに関する回路やスピーカーなどについては説明を
省略する。）以下，画像信号の流れに沿って各部の機能を説明してゆ
く。

【０１０８】まず，ＴＶ信号受信回路２１１３は，たと
えば電波や空間光通信などのような無線伝送系を用いて
伝送されるＴＶ画像信号を受信する為の回路である。受
信するＴＶ信号の方式は特に限られるものではなく，た
とえば，ＮＴＳＣ方式，ＰＡＬ方式，ＳＥＣＡＭ方式な
どの諸方式でもよい。また，これらよりさらに多数の走
査線よりなるＴＶ信号（たとえばＭＵＳＥ方式をはじめ
とするいわゆる高品位ＴＶ）は，大面積化や大画素数化
に適した前記ディスプレイパネルの利点を生かすのに好
適な信号源である。ＴＶ信号受信回路２１１３で受信さ
れたＴＶ信号は，デコーダ２１０４に出力される。

【０１０９】また，ＴＶ信号受信回路２１１２は，たと
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるＴＶ画像信号を受信するための回
路である。前記ＴＶ信号受信回路２１１３と同様に，受
信するＴＶ信号の方式は特に限られるものではなく，ま
た本回路で受信されたＴＶ信号もデコーダ２１０４に出
力される。

【０１１０】また，画像入力インターフェース回路２１
１１は，たとえばＴＶカメラや画像読み取りスキャナー
などの画像入力装置から供給される画像信号を取り込む
ための回路で，取り込まれた画像信号はデコーダ２１０
４に出力される。

【０１１１】また，画像メモリーインターフェース回路
２１１０は，ビデオテープレコーダー（以下ＶＴＲと略
す）に記憶されている画像信号を取り込むための回路
で，取り込まれた画像信号はデコーダ２１０４に出力さ
れる。

【０１１２】また，画像メモリーインターフェース回路
２１０９は，ビデオディスクに記憶されている画像信号
を取り込むための回路で，取り込まれた画像信号はデコ
ーダ２１０４に出力される。

【０１１３】また，画像メモリーインターフェース回路
２１０８は，いわゆる静止画ディスクのように，静止画
像データを記憶している装置から画像信号を取り込むた
めの回路で，取り込まれた静止画像データはデコーダ２
１０４に出力される。

【０１１４】また，入出力インターフェース回路２１０
５は，本表示装置と，外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンターなどの出力装
置とを接続するための回路である。画像データや文字・
図形情報の入出力を行うのはもちろんのこと，場合によ
っては本表示装置の備えるＣＰＵ２１０６と外部との間
で制御信号や数値データの入出力などを行うことも可能
である。

【０１１５】また，画像生成回路２１０７は，前記入出
力インターフェース回路２１０５を介して外部から入力
される画像データや文字・図形情報や，あるいはＣＰＵ
２１０６より出力される画像データや文字・図形情報に
もとずき表示用画像データを生成するための回路であ
る。本回路の内部には，たとえば画像データや文字・図
形情報を蓄積するための書き換え可能メモリーや，文字
コードに対応する画像パターンが記憶されている読み出
し専用メモリーや，画像処理を行うためのプロセッサー
などをはじめとして画像の生成に必要な回路が組み込ま
れている。本回路により生成された表示用画像データ
は，デコーダ２１０４に出力されるが，場合によっては
前記入出力インターフェース回路２１０５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。

【０１１６】また，ＣＰＵ２１０６は，主として本表示
装置の動作制御や，表示画像の生成や選択や編集に関わ
る作業を行う。

【０１１７】たとえば，マルチプレクサ２１０３に制御
信号を出力し，ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。また，その際に
は表示する画像信号に応じてディスプレイパネルコント
ローラ２１０２に対して制御信号を発生し，画面表示周
波数や走査方法（たとえばインターレースかノンインタ
ーレースか）や一画面の走査線の数など表示装置の動作
を適宜制御する。また，前記画像生成回路２１０７に対
して画像データや文字・図形情報を直接出力したり，あ
るいは前記入出力インターフェース回路２１０５を介し
て外部のコンピュータやメモリーをアクセスして画像デ
ータや文字・図形情報を入力する。

【０１１８】なお，ＣＰＵ２１０６は，むろんこれ以外
の目的の作業にも関わるものであって良い。たとえば，
パーソナルコンピュータやワードプロセッサなどのよう
に，情報を生成したり処理する機能に直接関わっても良
い。

【０１１９】あるいは，前述したように入出力インター
フェース回路２１０５を介して外部のコンピュータネッ
トワークと接続し，たとえば数値計算などの作業を外部
機器と協同して行っても良い。

【０１２０】また，入力部２１１４は，前記ＣＰＵ２１
０６に使用者が命令やプログラム，あるいはデータなど
を入力するためのものであり，たとえばキーボードやマ
ウスのほか，ジョイスティック，バーコードリーダー，
音声認識装置など多様な入力機器を用いる事が可能であ
る。

【０１２１】また，デコーダ２１０４は，前記２１０７
ないし２１１３より入力される種々の画像信号を３原色
信号，または輝度信号とＩ信号，Ｑ信号に逆変換するた
めの回路である。なお，同図中に点線で示すように，デ
コーダ２１０４は内部に画像メモリーを備えるのが望ま
しい。これは，たとえばＭＵＳＥ方式をはじめとして，
逆変換するに際して画像メモリーを必要とするようなテ
レビ信号を扱うためである。また，画像メモリーを備え
る事により，静止画の表示が容易になる，あるいは前記
画像生成回路２１０７およびＣＰＵ２１０６と協同して
画像の間引き，補間，拡大，縮小，合成をはじめとする
画像処理や編集が容易に行えるようになるという利点が
生まれるからである。

【０１２２】また，マルチプレクサ２１０３は，前記Ｃ
ＰＵ２１０６より入力される制御信号にもとずき表示画
像を適宜選択するものである。すなわち，マルチプレク
サ２１０３はデコーダ２１０４から入力される逆変換さ
れた画像信号のうちから所望の画像信号を選択して駆動
回路２１０１に出力する。その場合には，一画面表示時
間内で画像信号を切り替えて選択することにより，いわ
ゆる多画面テレビのように，一画面を複数の領域に分け
て領域によって異なる画像を表示することも可能であ
る。

【０１２３】また，ディスプレイパネルコントローラ２
１０２は，前記ＣＰＵ２１０６より入力される制御信号
にもとずき駆動回路２１０１の動作を制御するための回
路である。

【０１２４】まず，ディスプレイパネルの基本的な動作
に関わるものとして，たとえばディスプレイパネルの駆
動用電源（図示せず）の動作シーケンスを制御するため
の信号を駆動回路２１０１に対して出力する。

【０１２５】また，ディスプレイパネルの駆動方法に関
わるものとして，たとえば画面表示周波数や走査方法
（たとえばインターレースかノンインターレースか）を
制御するための信号を駆動回路２１０１に対して出力す
る。

【０１２６】また，場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路２１０１に対して出力する場
合もある。

【０１２７】また，駆動回路２１０１は，ディスプレイ
パネル２１００に印加する駆動信号を発生するための回
路であり，前記マルチプレクサ２１０３から入力される
画像信号と，前記ディスプレイパネルコントローラ２１
０２より入力される制御信号にもとずいて動作するもの
である。

【０１２８】以上，各部の機能を説明したが，図１２に
例示した構成により，本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル２
１００に表示する事が可能である。

【０１２９】すなわち，テレビジョン放送をはじめとす
る各種の画像信号はデコーダ２１０４において逆変換さ
れた後，マルチプレクサ２１０３において適宜選択さ
れ，駆動回路２１０１に入力される。一方，デイスプレ
イコントローラ２１０２は，表示する画像信号に応じて
駆動回路２１０１の動作を制御するための制御信号を発
生する。駆動回路２１０１は，上記画像信号と制御信号
にもとずいてディスプレイパネル２１００に駆動信号を
印加する。

【０１３０】これにより，ディスプレイパネル２１００
において画像が表示される。これらの一連の動作は，Ｃ
ＰＵ２１０６により統括的に制御される。

【０１３１】また，本表示装置においては，前記デコー
ダ２１０４に内蔵する画像メモリや，画像生成回路２１
０７およびＣＰＵ２１０６が関与することにより，単に
複数の画像情報の中から選択したものを表示するだけで
なく，表示する画像情報に対して，たとえば拡大，縮
小，回転，移動，エッジ強調，間引き，補間，色変換，
画像の縦横比変換などをはじめとする画像処理や，合
成，消去，接続，入れ換え，はめ込みなどをはじめとす
る画像編集を行う事も可能である。また，本実施例の説
明では特に触れなかったが，上記画像処理や画像編集と
同様に，音声情報に関しても処理や編集を行なうための
専用回路を設けても良い。

【０１３２】したがって，本表示装置は，テレビジョン
放送の表示機器，テレビ会議の端末機器，静止画像およ
び動画像を扱う画像編集機器，コンピュータの端末機
器，ワードプロセッサをはじめとする事務用端末機器，
ゲーム機などの機能を一台で兼ね備えることが可能で，
産業用あるいは民生用として極めて応用範囲が広い。

【０１３３】なお，上記図１２は, 表面伝導形放出素子
を電子ビーム源とするディスプレイパネルを用いた表示
装置の構成の一例を示したにすぎず，これのみに限定さ
れるものでない事は言うまでもない。たとえば，図１２
の構成要素のうち使用目的上必要のない機能に関わる回
路は省いても差し支えない。またこれとは逆に, 使用目
的によってはさらに構成要素を追加しても良い。たとえ
ば，本表示装置をテレビ電話機として応用する場合に
は，テレビカメラ，音声マイク，照明機，モデムを含む
送受信回路などを構成要素に追加するのが好適である。

【０１３４】本表示装置においては，とりわけ表面伝導
型放出素子を電子ビーム源とするデイスプレイパネルが
容易に薄形化できるため，表示装置全体の奥行きを小さ
くすることが可能である。それに加えて，表面伝導型
放出素子を電子ビーム源とするディスプレイパネルは大
画面化が容易で輝度が高く視野角特性にも優れるため，
本表示装置は臨場感にあふれ迫力に富んだ画像を視認性
良く表示する事が可能である。

【０１３５】図１３は、表面伝導型電子放出ディスプレ
イ（ＳＥＤ）の駆動回路のブロック図である。

【０１３６】Ｐ２０００は表示パネルであり、本実施例
においては２４０＊７２０個の表面伝導型素子Ｐ２００
１が垂直２４０行の行配線と水平７２０列の列配線によ
りマトリクス配線され、各表面伝導型素子Ｐ２００１か
らの放出電子ビームが高圧電源部Ｐ３０から印加される
高圧電圧により加速され不図示の蛍光体に照射されるこ
とにより発光を得るものである。

【０１３７】この不図示の蛍光体は用途に応じて種々の
色配列を取ることが可能であるが、一例としてＲＧＢ縦
ストライプ状の色配列とする。

【０１３８】本実施例においては以下前記水平２４０
（ＲＧＢトリオ）＊垂直２４０ラインの画素数を有する
表示パネルにＮＴＳＣ相当のテレビ画像を表示する応用
例を示すが、ＮＴＳＣに限らずＨＤＴＶのような高精細
な画像やコンピュータの出力画像など、解像度やフレー
ムレートが異なる画像信号に対しても、ほぼ同一の構成
で容易に対応できる。

【０１３９】尚、以降では、前述の列駆動手段(回路)、
行駆動手段(回路)をそれぞれＸドライバ、Ｙドライバと
呼ぶことがある。

【０１４０】図１４には、ＮＴＳＣのコンポジットビデ
オ入力を受けＲＧＢコンポジットを出力するＮＴＳＣ−
ＲＧＢデコーダ部（Ｐ１）を示す。このユニット内にて
入力ビデオ信号に重畳されている同期信号（ＳＹＮＣ）
を分離し出力する。同じく入力ビデオ信号に重畳されて
いるカラーバースト信号を分離し、カラーバースト信号
に同期したＣＬＫ信号（ＣＬＫ１）を生成し出力する。

【０１４１】図１５には、Ｐ１にてデコードされたアナ
ログＲＧＢ信号を、ＳＥＤパネルを輝度変調するための
デジタル階調信号に変換するために必要な以下のタイミ
ング信号を発生するためのタイミング発生部（Ｐ２）を
示す。このタイミング発生部（Ｐ２）が出力する信号
は、Ｐ１からのＲＧＢアナログ信号をアナログ処理部Ｐ
３にて直流再生するためのクランプパルス、Ｐ１からの
ＲＧＢアナログ信号にアナログ処理部Ｐ３にてブランク
期間を付加するためのブランキングパルス（ＢＬＫパル
ス）、ＲＧＢアナログ信号のレベルをビデオ検出部Ｐ４
にて検出するための検出パルス、アナログＲＧＢ信号を
Ａ／Ｄ部Ｐ６にてデジタル信号に変換するためのサンプ
ルパルス（不図示）、ＲＡＭコントローラＰ１２がＲＡ
ＭＰ８を制御するために必要なＲＡＭコントローラ制
御信号、Ｐ２内で生成されＣＬＫ１入力時にはＰ２内Ｐ
ＬＬ回路によりＣＬＫ１に同期する自走ＣＬＫ信号（Ｃ
ＬＫ２）、Ｐ２内でＣＬＫ２を基に生成される同期信号
（ＳＹＮＣ２）、自走のＣＬＫ２発生手段を備えること
により、入力ビデオ信号が存在しないときも基準信号で
あるＣＬＫ２，ＳＹＮＣ２である。タイミング発生部
（Ｐ２）は、これらの信号を発生できるため、ＲＡＭ手
段Ｐ８の画像データを読み出すことによる画像表示が可
能である。

【０１４２】図１６には、Ｐ１からの出力原色信号それ
ぞれに備えられるアナログ処理部（Ｐ３）を示す。この
アナログ処理部（Ｐ３）は、タイミング発生部（Ｐ２）
からクランプパルスを受け直流再生を行なう。すなわ
ち、Ｐ２からＢＬＫパルスを受けたブランキング期間を
付加する。そして、ＭＰＵ（Ｐ１１）を中心に構成され
るシステムコントロール部の制御出力の一つであるＤ／
Ａ部Ｐ１４のゲイン調整信号を受け、Ｐ１から入力され
た原色信号の振幅制御を行なう。ＭＰＵ（Ｐ１１）を中
心に構成されるシステムコントロール部の制御出力の一
つであるＤ／Ａ部Ｐ１４のオフセット調整信号を受け、
Ｐ１から入力された原色信号の黒レベル制御を行なう。

【０１４３】更に、図１６において、Ｐ４は、入力され
る映像信号レベルあるいは、アナログ処理部Ｐ３にて制
御された後の映像信号レベルを検出するためのビデオ検
出部であり、Ｐ２から検出パルスを受け、ＭＰＵＰ１
１を中心に構成されるシステムコントロール部の制御入
力のひとつであるＡ／Ｄ部Ｐ１５により検出結果が読み
取られる。

【０１４４】Ｐ２からの検出パルスは、例えばゲートパ
ルス、リセットパルス、サンプル＆ホールド（以下Ｓ／
Ｈ）パルスの３種からなり、ビデオ検出部は例えば積分
回路とＳ／Ｈ回路からなる。

【０１４５】たとえばゲートパルスにより入力ビデオ信
号の有効期間中、前述積分回路でビデオ信号を積分し垂
直帰線期間に発生するＳ／ＨパルスによりＳ／Ｈ回路で
積分回路の出力をサンプルする。同垂直帰線期間にＡ／
Ｄ部Ｐ１５により検出結果が読み取られた後リセットパ
ルスで積分回路とＳ／Ｈ回路が初期化される。

【０１４６】このような動作でフィールド毎の平均ビデ
オレベルが検出できる。

【０１４７】ＬＰＦＰ５は、Ａ／Ｄ部Ｐ６の前段に置
かれるプリフィルタ手段である。

【０１４８】Ａ／Ｄ部Ｐ６は、Ｐ２からのサンプルＣＬ
Ｋを受け、ＬＰＦＰ５を通過したアナログ原色信号を
必要階調数で量子化するＡ／Ｄコンバータ手段である。

【０１４９】逆γテーブルＰ７は、入力されるビデオ信
号を表示パネルが有する発光特性に変換するために備え
られた階調特性変換手段である。本実施例のようにパル
ス幅変調により輝度階調を表現する場合、輝度データの
大きさに発光量がほぼ比例するリニアな特性を示すこと
が多い。一方ビデオ信号は、ＣＲＴを用いたＴＶ受像機
を対象としているため、ＣＲＴの非線形な発光特性を補
正するためにγ処理を施されている。このため本実施例
のようにリニアな発光特性を持つパネルにＴＶ画像を表
示させる場合、Ｐ７のような階調特性変換手段でγ処理
の効果を打ち消す必要がある。

【０１５０】ＭＰＵＰ１１を中心に構成されるシステ
ムコントロール部の制御入出力のひとつであるＩ／Ｏ制
御部Ｐ１３の出力によりこのテーブルデータを切り替え
て、発光特性を好みに変えることが出来る。

【０１５１】Ｐ８は、Ｒ／Ｇ／Ｂ処理回路毎に備えられ
た画像メモリであり、パネルの総表示画素数分のアドレ
スを有する。（この場合水平２４０＊垂直２４０ライン
＊３個）。このメモリにパネル各画素が発光すべき輝度
データを格納しておき、点順次に輝度データを読み出す
ことにより、パネルにメモリ内に格納された画像の表示
を行なう。

【０１５２】輝度データのＰ８からの出力は、ＲＡＭコ
ントローラＰ１２からのアドレス制御を受けて行なう。
Ｐ８へのデータの書き込みは、ＭＰＵＰ１１を中心に
構成されるシステムコントロール部の管理の基に行われ
る。簡単なテストパターンなどであれば、ＭＰＵＰ１
１がＰ８各アドレスに格納する輝度データを演算して発
生し書き込む。自然静止画像のようなパターンであれ
ば、例えば外部コンピュータなどに格納した画像ファイ
ルをＭＰＵＰ１１を中心に構成されるシステムコント
ロール部の入出力部のひとつであるシリアル通信Ｉ／Ｆ
Ｐ１６を介して読み込み、画像メモリＰ８へ書き込
む。

【０１５３】Ｐ９はデータセクタであり、出力する画像
データを画像メモリＰ８からのデータにするか、Ａ／Ｄ
部Ｐ６（入力ビデオ信号系）からのデータにするかを
ＭＰＵＰ１１を中心に構成されるシステムコントロー
ル部の制御入出力のひとつであるＩ／Ｏ制御部Ｐ１３の
出力により決定する。

【０１５４】この２系統の入力セレクトの他、Ｐ９から
固定値を発生するモードを持ちＰ１３によりこのモード
が選択され出力することもできる。このモードにより、
例えば全白パターンなどの調整信号を外部入力なしに高
速に表示することができる。

【０１５５】Ｐ１０は、各原色信号毎に備えられる水平
１ラインメモリ手段であり、ラインメモリ制御部Ｐ２１
の制御信号により、ＲＧＢの３系統並列に入力される輝
度データをパネル色配列に応じた順番に並べ替えて１系
統の直列信号に変換しラッチ手段Ｐ２２を介してＸドラ
イバ部へ出力する。

【０１５６】システムコントロール部は主にＭＰＵＰ
１１、シリアル通信Ｉ／ＦＰ１６、Ｉ／Ｏ制御部Ｐ１
３、Ｄ／Ａ部Ｐ１４、Ａ／Ｄ部Ｐ１５、データメモリＰ
１７、ユーザーＳＷ手段Ｐ１８から構成される。

【０１５７】システムコントロール部は、ユーザーＳＷ
手段Ｐ１８やシリアル通信Ｉ／ＦＰ１６からのユーザー
要求を受け、対応する制御信号をＩ／Ｏ制御部Ｐ１３や
Ｄ／Ａ部Ｐ１４から出力することによりその要求を実現
する。

【０１５８】また、Ａ／Ｄ部Ｐ１５からのシステム監視
信号を受け応する制御信号をＩ／Ｏ制御部Ｐ１３やＤ／
Ａ部Ｐ１４から出力することにより最適な自動制御を行
なう。

【０１５９】本実施例においてはユーザー要求として
は、テストパターン発生や階調性の可変、明るさ、色制
御などの表示制御が実現できる。また前述のようにビデ
オ検出部Ｐ４からの平均ビデオレベルをＡ／Ｄ部Ｐ１５
でモニタすることによりＡＢＬなどの自動制御を行なう
こともできる。

【０１６０】またデータメモリＰ１７を備えることによ
り、ユーザー調整量を保存することができる。

【０１６１】Ｐ１９はＹドライバ制御タイミング発生
部、Ｐ２０はＸドライバ制御タイミング発生部であり、
ともにＣＬＫ１，ＣＬＫ２，ＳＹＮＣ２信号を受けＹド
ライバ制御、Ｘドライバ制御信号を発生する。

【０１６２】Ｐ２１はラインメモリＰ１０のタイミング
制御を行なうための制御部であり、ＣＬＫ１，ＣＬＫ
２，ＳＹＮＣ２信号を受け輝度データをラインメモリに
書き込むためのＲ，Ｇ，Ｂ＿ＷＲＴ制御信号およびライ
ンメモリからパネル色配列に応じた順番で輝度データを
読み出すためのＲ，Ｇ，Ｂ＿ＲＤ制御信号を発生する。

【０１６３】図１７は、表面伝導型電子放出ディスプレ
イ（ＳＥＤ）駆動回路の動作を説明するためのタイミン
グチャートである。

【０１６４】Ｔ１０４はＲＧＢ各色の内１色を例として
書いた色サンプルデータ列の波形であり、１水平期間に
２４０個のデータ列で構成される。このデータ列を１水
平期間に上記制御信号によりラインメモリＰ１０に書き
込む。次の水平期間に各色毎のラインメモリＰ１０を書
き込みの場合の３倍の周波数で読み出し有効にすること
でＴ１０５のような１水平期間あたり７２０個の輝度デ
ータ列を得る。

【０１６５】図１３に示すＰ１００１はＸ，Ｙドライバ
タイミング発生部である。このタイミング発生部P1001
が出力する信号は、シフトクロックと、シフトレジスタ
Ｐ１１０１，１１０７に読み込んだデータをＰＷＭジェ
ネレータ部Ｐ１１０２とＤ／Ａ部Ｐ１１０３内の非図示
のメモリ手段にフェッチするため及びＰＷＭジェネレー
タ部Ｐ１１０２とＤ／Ａ部Ｐ１１０３への水平周期のト
リガとして作用するＬＤパルスと、ＩｆテーブルＲＯＭ
制御信号と、Ｙドライバ制御のためにＹシフトレジスタ
を動かすための水平周期のシフトクロックと、行走査開
始トリガを与えるための垂直周期のトリガ信号である。

【０１６６】又、シフトレジスタＰ１１０１は、ラッチ
手段Ｐ２２からの水平周期毎の７２０個の列配線数の輝
度データ列をＸ，Ｙドライバタイミング発生部Ｐ１００
１からの図１７のＴ１０７のような輝度データに同期し
たシフトクロックにより読み込み、Ｔ１０８のようなＬ
ＤパルスによりＰＷＭジェネレータ部Ｐ１１０２に７２
０個の１水平列分のデータを一度に転送する。

【０１６７】シフトレジスタＰ１１０７は、データセレ
クタ手段Ｐ１２０１からの水平周期毎の７２０個の列配
線数の列配線駆動電流データ列を輝度データ同様にシフ
トクロックにより読み込み、Ｔ１０８のようなＬＤパル
スによりＤ／Ａ部Ｐ１１０３に７２０個の１水平列分の
データを一度に転送する。

【０１６８】ＩｆテーブルＲＯＭＰ１２０２は、表示
パネルＰ２０００の７２０＊２４０個の各表面伝導型素
子に流すべき電流振幅値のデータを記憶するためのメモ
リ手段であり、Ｘ，Ｙドライバタイミング発生部Ｐ１０
０１からのＩｆテーブルＲＯＭ制御信号により読み出し
アドレス制御を受け、水平周期毎に図17 Ｔ１０５のよ
うな走査される１行分の７２０個の電流振幅値のデータ
を出力する。

【０１６９】ＩｆテーブルＲＯＭＰ１２０２を用いて
この列配線（すなわち表面伝導型素子）を駆動する電流
値を各素子毎に最適な値に設定することにより、輝度の
均一性を非常に良くできる。

【０１７０】また、低コスト化などの目的でＩｆテーブ
ルＲＯＭＰ１２０２を使用しない場合のためにデータ
セレクタ手段Ｐ１２０１が備えられており、ＭＰＵＰ
１１を中心に構成されるシステムコントロール部の制御
入出力のひとつであるＩ／Ｏ制御部Ｐ１３から出力され
るＩｆ設定データを同Ｉ／Ｏ制御部Ｐ１３からの切り替
え信号によりシフトレジスタＰ１１０７に出力する。

【０１７１】各列配線毎に備えられるＰＷＭジェネレー
タ部Ｐ１１０２はシフトレジスタＰ１１０１からの輝度
データを受け、図17 Ｔ１１０に示す波形のように水平
周期毎にデータの大きさに比例したパルス幅を有するパ
ルス信号を発生する。

【０１７２】各列配線毎に備えられるＤ／Ａ部Ｐ１１０
３は電流出力のデジタルアナログ変換機でありシフトレ
ジスタＰ１１０７からの電流振幅値のデータを受け、図
１７のＴ１１１に示す波形のように水平周期毎にデータ
の大きさに比例した電流振幅を有する駆動電流を発生す
る。Ｐ１１０４はトランジスタなどで構成されるスイッ
チ手段であり、Ｄ／Ａ部Ｐ１１０３からの電流出力をＰ
ＷＭジェネレータ部Ｐ１１０２からの出力が有効な期
間、列配線に印加し、ＰＷＭジェネレータ部Ｐ１１０２
からの出力が無効な期間は列配線を接地する。図１７に
示す信号Ｔ１１１に列配線駆動波形の一例を示す。

【０１７３】列配線毎に備えられるダイオード手段Ｐ１
１０５は、コモン側がＶｍａｘレギュレータＰ１１０６
に接続される。ＶｍａｘレギュレータＰ１１０６は電流
吸い込みが可能な定電圧源でありダイオード手段Ｐ１１
０５と合わせて、表示パネルＰ２０００の７２０＊２４
０個の各表面伝導型素子に過電圧が印加されるのを防止
する保護回路を形成する。

【０１７４】この保護電圧（Ｖｍａｘと行配線の走査選
択時に印加される−Ｖｓｓで規定される電位）は、ＭＰ
ＵＰ１１を中心に構成されるシステムコントロール部
の制御入出力のひとつであるＤ／Ａ部Ｐ１４により与え
られる。

【０１７５】したがって素子過電圧防止の他、輝度制御
の目的でＶｍａｘ電位（もしくは−Ｖｓｓ電位）を変化
させることも可能である。

【０１７６】高圧電源部Ｐ３０も同様にＭＰＵＰ１１
を中心に構成されるシステムコントロール部の制御入出
力のひとつであるＤ／Ａ部Ｐ１４により制御される。

【０１７７】図１８は本発明の行駆動手段(回路)Ｐ３０
００のブロック図であり、行選択シフトレジスタ部Ｐ２
００１、プリドライバー部Ｐ２００２、出力部Ｐ２００
３、及び定電圧レギュレータ部Ｐ２００４から構成され
る。行選択シフトレジスタ部Ｐ２００１は、Ｘ，Ｙドラ
イバタイミング発生部Ｐ１００１からの水平周期のシフ
トクロック及び行走査開始トリガを与えるための垂直周
期のトリガ信号を受け、行配線を順次選択、走査するた
めの行選択信号をプリドライバー部Ｐ２００２に出力す
る。プリドライバー部Ｐ２００２及び出力部Ｐ２００３
は、各行配線毎に備えている。

【０１７８】プリドライバー部Ｐ２００２はシフトレジ
スタＰ２００１からの行選択信号を出力部のスイッチを
制御するための信号へとレベル変換するとともに、該ス
イッチを応答よく駆動するための回路である。

【０１７９】図１９はこの出力部Ｐ２００３のスイッチ
をｎチャンネルＭＯＳ型ＦＥＴＰ２００５で構成した
回路の一例である。なお、Ｖｌｏｇｉｃは行選択シフト
レジスタ部など、ロジック回路の電源電圧である。

【０１８０】ＦＥＴＰ２００５は行選択信号にもとづ
いてＯＮ状態となり、定電圧レギュレータ部Ｐ２００４
からの電圧−Ｖｓｓを選択されている行配線に印加す
る。一方非選択時には、ＦＥＴＰ２００５はＯＦＦ状
態となり、行配線の電圧は、抵抗Ｒ１とＲ１を流れる電
流の積の電圧となる。

【０１８１】なお、抵抗Ｒ１の値としては、あまり小さ
すぎるとこの抵抗を流れる電流により、画像表示とは無
関係な電力損失が生じることが懸念される。

【０１８２】抵抗１を流れる電流は、その行が選択状態
にあると大きく、非選択状態にある時はほとんど無視で
きる。すなわちその行が選択期間にあるときに主として
損失が生じる。

【０１８３】一方、画像を表示する際には、前述してき
たように画像信号に同期して選択する行を順次切り替え
て走査していくため、この電力損失が生じる抵抗Ｒ１
も、行の選択が走査するとともに、切り替わっていく。

【０１８４】ｉ行に配置された抵抗Ｒ１での電力損失を
Ｐｉとすると、Ｐは、ほぼ（Ｖｓｓ）²／（ｍ×Ｒ１）
に等しい。但し、ｍは行方向配線の数であって、上記の
例では２４０である。

【０１８５】したがって、行方向駆動手段全体での、電
力損失の量Ｐｔｏｔａｌは、すべての行に関するＰｉの
総和であり、この総和は、Ｐ×ｍすなわち（Ｖｓｓ）²
／Ｒ１に等しい。

【０１８６】本発明者は、前述してきた画像表示装置を
作製する上では上記Ｐｔｏｔａｌとして２Ｗ以下である
ことが好ましいと考えている。したがって、抵抗Ｒ１の
範囲としては以下の範囲が好ましい。

【０１８７】式２Ｒ１＞１／（２×Ｖｓｓ×Ｖｓｓ）いま仮にＶｓｓ＝６Ｖとすると、式３Ｒ１＞１８（Ω）さらに望ましくは、抵抗Ｒ１での同電力損失を１／１０
Ｗ以下とすると式４Ｒ１＞３６０（Ω）実際、本実施例ではＲ１の値として１ｋΩ〜１０ｋΩの
抵抗のものをもちいて駆動を行ったが非常に良好であっ
た。

【０１８８】しかし、抵抗値Ｒ１があまり大きすぎる
と、行方向配線が選択状態から非選択状態に移る際に表
示パネル内の浮遊容量とこの抵抗との積で表される時定
数τに従って、電圧波形がのスイッチング期間が変化す
る。

【０１８９】ところで、画像信号をＮＴＳＣとすると、
行配線を選択する選択期間は６０乃至７０μｓｅｃとな
る。従って、上記の時定数τはこの選択期間に対し充分
小さい必要がある。そこで、上記の浮遊容量を１０ｐ
Ｆ、時定数τを１０μｓｅｃとすると、上記の抵抗値Ｒ
１を１ＭΩより充分小さくすればよい。

【０１９０】図１７のＴ１１２に行配線駆動波形の一例
を示す。

【０１９１】図１１９の例では、上記Ｒ１＝１ｋΩとし
たが、非選択時に該抵抗の両端に生じる電圧は、Ｖｓｓ
に対して非常に小さかったので図１７のタイミングチャ
ートではＧＮＤ電位として記載した。

【０１９２】−Ｖｓｓを発生する定電圧レギュレータ部
Ｐ２００４はＭＰＵＰ１１を中心に構成されるシステ
ムコントロール部の制御入出力のひとつであるＤ／Ａ部
Ｐ１４により制御される。システムコントロール部は、
定電圧レギュレーター部Ｐ２００４の出力電圧の−Ｖｓ
ｓ及び、Ｉｆ設定データ、及び高圧電源部Ｐ３０の出力
をコントロールしてＳＥＤを駆動するが、前述してきた
ように表面伝導型放出素子の特性は、非線型な特性を有
しており、その閾値電圧Ｖｔｈと行配線、および列配線
に印加される電圧の間には式５｜Ｖｔｈ｜＞｜Ｖｓｓ｜式６｜Ｖｔｈ｜＞｜Ｖｄｄ｜式７｜Ｖｔｈ｜＜｜Ｖｄｄ｜＋｜Ｖｓｓ｜なお、式５，６，７において「｜｜」は絶対値。とな
るような関係がある。なお、Ｖｄｄは、Ｔ１１１に示さ
れる列配線の駆動波形の波高値である。ＩｆテーブルＲ
ＯＭＰ１２０２に保存されるＩｆの設定値は、そのＩ
ｆが本発明の表示パネルに流れた結果として生じる電圧
Ｖｄｄがすくなくとも上記の関係を満たすよう決定され
ており、またさらにシステムコントロール部は選択時に
行配線印加される電圧−Ｖｓｓが上記の条件を満たすよ
う定電圧レギュレータ部Ｐ２００４を制御する。

【０１９３】このような行駆動手段(回路)Ｐ３０００を
用いて画像表示を行ったところ、選択している行の表面
伝導型放出素子には、その素子が配置されている列のＰ
ＷＭジェネレータ部Ｐ１１０２の出力が有効な期間に対
応してＶｔｈ以上の電圧が印加される一方、非選択の行
の表面伝導型放出素子にはＶｔｈ未満の電圧が印加され
るため、画像信号に同期して、良好に画像表示が行うこ
とができた。

【０１９４】なお本実施例では、図17のＴ１１１およ
び、Ｔ１１２にあるように、選択された行配線にマイナ
ス電圧、列配線にはプラス電圧を印加しているが、特に
これにこだわることはなく、選択している行配線にプラ
ス電圧、列配線にマイナス電圧を印加してもかまわな
い。なお、その場合には、図２０で示したｎチャンネル
MOSFETは、pチャンネルMOSFETにおきかえる等の必要が
あるが、回路を構成する要素としてはこれまでの構成と
変わらない。

【０１９５】また、本実施例では、出力部Ｐ２００３の
スイッチ部としてＦＥＴ２００５を用いたが、特にこれ
にこだわることはなく、例えばバイポーラトランジスタ
など、画像の表示にあわせて応答よく切り替えることが
できるスイッチ手段であればかまわない。

【０１９６】また、本実施例では列配線に印加する信号
としてＤ／ＡＰ１１０３の電流出力をＰＷＭした変調
信号を用いた。一方、本出願人らにより、列配線に印加
する電圧をＰＷＭして画像を表示する例や、列配線に印
加する駆動パルスの波高値を変調して画像を表示する例
が特開平６−３４２６３６号公報に公開されている。本
発明者らは、このような例においても本発明の画像表示
装置の行配線駆動手段は好適に用いることができること
を確認している。

【０１９７】以上のように、本発明の行駆動手段(回路)
Ｐ３０００を用いた駆動回路により画像表示を行ったと
ころ、非常に品質のよい画像を得ることができた。

【０１９８】さらに本発明の駆動回路の行駆動手段(回
路)Ｐ３０００は、非常に簡単に構成されているため、
駆動回路のローコスト化を実現することができ、さらに
は該画像表示装置を量産する際には、画像表示装置全体
でのローコスト化できるという非常にすぐれた効果があ
った。

【０１９９】（実施例２）本実施例では、これまで述べ
てきたＳＥＤの駆動回路のうち、ローコストな行駆動手
段(回路)Ｐ３０００として好適であった別の回路構成に
ついて述べる。なお、行駆動手段(回路)以外のその他の
手段は実施例１に述べたとおりである。

【０２００】また選択された行配線に印加される電圧−
Ｖｓｓ、および、列配線を駆動することにより生じる駆
動電圧Ｔ１１１の波高値Ｖｄｄ、および表面伝導型放出
素子の閾値Ｖｔｈは前述の式５〜７の関係を満たすよう
に設定した。

【０２０１】本実施例の行駆動手段(回路)Ｐ３０００も
図１８に記載したように、行選択シフトレジスタ部Ｐ２
００１、プリドライバー部Ｐ２００２、出力部Ｐ２００
３、定電圧レギュレータ部Ｐ２００４から構成される。

【０２０２】行選択シフトレジスタ部Ｐ２００１は、
Ｘ，Ｙドライバタイミング発生部Ｐ１００１からの水平
周期のシフトクロック及び行走査開始トリガを与えるた
めの垂直周期のトリガ信号を受け、行配線を順次選択、
走査するための選択信号をプリドライバー部Ｐ２００２
に出力する。プリドライバー部Ｐ２００２及び出力部Ｐ
２００３は、各行配線毎に備えている。

【０２０３】プリドライバー部Ｐ２００２は行選択信号
を出力部のスイッチを制御するための信号へと変換する
とともに、該スイッチを応答よく駆動するため回路であ
る。

【０２０４】図２０はこの出力部のスイッチをＦＥＴ
Ｐ２００５で構成した回路の一例である。なお、Ｖｌｏ
ｇｉｃはシフトレジスタなどのロジック回路の電源電圧
である。

【０２０５】ＦＥＴＰ２００５は行選択信号にもとづ
いてＯＮ状態となり、定電圧レギュレータ部Ｐ２００４
の出力電圧−Ｖｓｓを行配線に印加する。一方非選択時
には、ＦＥＴＰ２００５はＯＦＦ状態となり、行配線
の電圧は、ダイオードＤ１によって規定される電圧とな
る。実施例１の図９において、素子電流Ｉｆは放出電流
Ｉｅと同様に印加電圧Ｖｆに対して下に凸の非線形な特
性を有するが、素子電流Ｉｆは閾値電圧Ｖｔｈ未満でも
流れることは先に述べた。表面伝導型放出素子のこの特
性のため、非選択の行配線においては列配線側に印加さ
れる正の電圧のため、このダイオードＤ１のアノードか
らカソードへ向けて電流が流れる。一方、ダイオードＤ
１は閾値特性を有するため、非選択の行配線の電圧とし
てはほぼダイオードの閾値電圧以下にクランプされる。
通常ダイオードの閾値電圧は０．３〜１Ｖ程度であるた
め、非選択行の表面伝導型放出素子にはＶｔｈ未満の電
圧が印加される。

【０２０６】また本発明者らは、図２１に示すように、
ダイオードＤ２に並列に抵抗Ｒ２を配置した行駆動手段
(回路)についてもさらに良好な結果を得た。特に抵抗Ｒ
２をつけたことによりＦＥＴＰ２００５がＯＮ状態か
らＯＦＦ状態へ（即ち選択状態から非選択状態へ）移る
際にダイオードＤ２だけの場合よりも出力の動作特性
（駆動波形Ｔ１１２におけるパルスの立ち上がり特性）
を改善できる効果があった。この立ち上がり特性の時定
数は、表示パネルのマトリクス部等の浮遊容量とＲ２及
びＤ２及び表面伝導型放出素子等によるが、Ｒ２を付加
しない場合よりもＲ２を付加した場合の方が時定数は小
さくなるため、選択状態から非選択状態へと状態をすば
やく切り替える上では非常に効果があった。

【０２０７】なお、この場合も同様に非選択の行配線の
電圧ダイオードＤ２の閾値電圧と抵抗Ｒ２を流れる電流
により決められるが、この電圧は０Ｖ以上でダイオード
閾値電圧以下の値しか取り得ない。このため非選択行の
表面伝導型放出素子にＶｔｈ以上の電圧が印加されるこ
とはなく、同回路を用いて良好に画像表示を行うことが
できた。

【０２０８】ただしＲ２の値としては実施例１で述べた
ように選択時に電力損失となることが懸念される。又、
選択期間から非選択期間へ移行する際に、表示パネルの
浮遊容量とR２の積で表される時定数に従って、行配線
に印加される電圧波形がなまるため、抵抗R２の下限値
は式２〜４により定め、上限値はＲ１と同様とすると都
合がよかった。

【０２０９】このように行駆動手段(回路)を用いて画像
表示を行ったところ、選択している行の表面伝導型放出
素子には、その素子が配置されている列のＰＷＭジェネ
レータ部Ｐ１１０２の出力が有効な期間に対応してＶｔ
ｈ以上の電圧が印加される一方、非選択行の表面伝導型
放出素子にはＶｔｈ未満の電圧が印加されるため、画像
信号に同期して、良好かつ品質のよい画像表示が行うこ
とができた。

【０２１０】また、さらに本発明の駆動回路の行駆動手
段(回路)Ｐ３０００は、構成要素が非常に少なく、シン
プルであるため駆動回路のローコスト化を実現すること
ができ、さらには該画像表示装置を量産する際には、画
像表示装置全体でのローコスト化できるという非常にす
ぐれた効果があった。

【０２１１】（実施例３）本実施例では、これまで述べ
てきたＳＥＤの駆動回路のうち、ローコストな行駆動手
段(回路)Ｐ３０００として好適であった別の回路構成に
ついて述べる。なお、行駆動手段(回路)以外のその他の
手段は実施例１に述べたとおりである。

【０２１２】また選択された行配線に印加される電圧−
Ｖｓｓ、および、列配線を駆動することによって生じる
駆動電圧Ｔ１１１の波高値Ｖｄｄ、および表面伝導型放
出素子の閾値Ｖｔｈは前述の式５〜７の関係を満たすよ
うに設定した。

【０２１３】本実施例の行駆動手段(回路)も図１８に記
載したように、行選択シフトレジスタ部Ｐ２００１、プ
リドライバー部Ｐ２００２、出力部Ｐ２００３、定電圧
レギュレータ部Ｐ２００４から構成される。

【０２１４】行選択シフトレジスタ部Ｐ２００１は、
Ｘ，Ｙドライバタイミング発生部Ｐ１００１からの水平
周期のシフトクロック及び行走査開始トリガを与えるた
めの垂直周期のトリガ信号を受け、行配線を順次選択、
走査するための選択信号をプリドライバー部Ｐ２００２
に出力する。プリドライバー部Ｐ２００２及び出力部Ｐ
２００３は、各行配線毎に備えている。

【０２１５】プリドライバー部Ｐ２００２は行選択信号
を出力部のスイッチを制御するための信号へと変換する
とともに、該スイッチを応答よく駆動する回路である。

【０２１６】図２２はこの出力部のスイッチをＦＥＴ
Ｐ２００５で構成した回路の一例である。なお、Ｖｌｏ
ｇｉｃはシフトレジスタなどのロジック回路の電源電圧
である。

【０２１７】ＦＥＴＰ２００５は行選択信号にもとづ
いてＯＮ状態となり、定電圧レギュレータ部Ｐ２００４
からの−Ｖｓｓ電位を行配線に印加する。一方非選択時
には、ＦＥＴはＯＦＦ状態となり、行配線の電圧は、ダ
イオードＤ３、およびツェナーダイオードＺＤ１によっ
て規定される電圧となる。一方、実施例１の図９におい
て、素子電流Ｉｆは放出電流Ｉｅと同様に印加電圧Ｖｆ
に対して下に凸の非線形な特性を有するが、素子電流Ｉ
ｆは閾値電圧Ｖｔｈ未満でも流れることは先に述べた。
表面伝導型放出素子のこの特性のため、非選択の行配線
においては列配線側に印加される電圧のため、このダイ
オードＤ３及び、ツェナーダイオードＺＤ１に電流（以
降半選択電流とよぶ）が流れる。しかし半選択電流が流
れることによってダイオードＤ３とツェナーダイオード
ＺＤ１において電圧降下が生じる。ここで列配線からの
印加電圧の波高値ＶｄｄとダイオードＤ３の閾値電圧Ｖ
Ｄ、およびツェナーダイオードＺＤ１の降伏電圧Ｖｚを式７）Ｖｄｄ≒ＶＤ＋Ｖｚとなるように選択すると、半選択電流が流れようとする
と行配線の電位が上昇し、行と列の電位差が少なくなる
ため、半選択電流が減少する方向に働く。したがってダ
イオードＤ３とツェナーダイオードＺＤ１は表示パネル
における半選択電流による電力損失が小さくなる方向に
動作するため、非選択行での画像表示に寄与しない無効
な電力損失を低減する効果もある。

【０２１８】このような行駆動手段(回路)Ｐ３０００を
用いて画像表示を行ったところ、選択している行の表面
伝導型放出素子には、その素子が配置されている列のＰ
ＷＭジェネレータ部Ｐ１１０２の出力が有効な期間に対
応してＶｔｈ以上の電圧が印加される一方、非選択行の
表面伝導型放出素子にはＶｔｈ未満の電圧が印加される
ため、画像信号に同期して、良好に非常に品質のよい画
像表示をおこなうことができた。

【０２１９】また別の例として本発明者らは、図２３に
示すように、ダイオードＤ４とツェナーダイオードＺＤ
２に並列に抵抗Ｒ３を配置した行駆動手段(回路)につい
ても検討を行い良好な結果を得た。特に抵抗Ｒ３をつけ
たことにより、ＦＥＴＰ２００５がＯＮ状態からＯＦ
Ｆ状態へ（即ち選択状態から非選択状態へ）移る際に、
上記の列よりも出力の動作特性（駆動波形の立ち上がり
特性）を改善できる効果があった。この立ち上がり特性
の時定数は、表示パネルのマトリクス部等の浮遊容量と
Ｒ３，ＺＤ２，Ｄ４及び表面伝導型放出素子等による
が、Ｒ３を付加しない場合よりもＲ３を付加した場合の
方が時定数は小さくなるため、選択状態から非選択状態
へと状態をすばやく切り替える上では非常に効果があっ
た。

【０２２０】なお、この場合も同様に非選択の行配線の
電圧はダイオードＤ４の閾値電圧とツェナーダイオード
ＺＤ２の降伏電圧、及び抵抗Ｒ３を流れる電流により決
められるが、この電圧は０Ｖ以上でＶｄｄ以下の値しか
取り得ない。このため非選択行の表面伝導型放出素子に
Ｖｔｈ以上の電圧が印加されることはなく、同回路を用
いて良好に画像表示を行うことができた。

【０２２１】ただしＲ３の値としては実施例１で述べた
ように選択時に電力損失となることが懸念される。又、
選択期間から非選択期間へ移行する際に、表示パネルの
浮遊容量とR3の積で表される時定数に従って、行配線に
印加される電圧波形がなまるため、抵抗R3の下限値は式
２〜４により定め、上限値はＲ１と同様とすると都合が
よかった。

【０２２２】このような行駆動手段(回路)Ｐ３０００を
用いて画像表示を行ったところ、選択している行の表面
伝導型放出素子には、その素子が配置されている列のＰ
ＷＭジェネレータ部Ｐ１１０２の出力が有効な期間、Ｖ
ｔｈ以上の電圧が印加される一方、非選択行の表面伝導
型放出素子にはＶｔｈ未満の電圧が印加されるため、画
像信号に同期して、良好かつ品質のよい画像表示をおこ
なうことができた。

【０２２３】またさらに本発明の駆動回路の行駆動手段
(回路)Ｐ３０００は、構成要素が非常に少なくシンプル
であるため、駆動回路のローコスト化を実現することが
でき、さらには該画像表示装置を量産する際には、画像
表示装置全体でのローコスト化できるという非常にすぐ
れた効果があった。

【０２２４】

【発明の効果】上述した本発明の画像表示装置の駆動回
路によれば、画像信号に基づいて非常に良好に画像表示
をおこなうことができた。

【０２２５】さらに本発明の駆動回路の行駆動手段(回
路)Ｐ３０００は、非常に簡単に構成されているため、
駆動回路のローコスト化を実現することができ、さらに
は該画像表示装置を量産する際には、画像表示装置全体
でのローコスト化できるという非常にすぐれた効果があ
った。

【図面の簡単な説明】

【図1】表示パネルの斜視図

【図２】蛍光体の配列図

【図３】表面伝導型電子放出素子の平面図及び断面図

【図４】表面伝導型電子放出素子の製造工程図

【図５】通電フォーミング処理の際の印加電圧波形図

【図６】通電活性化処理の際の印加電圧波形図及び放出
電流Ｉｅの変化を示すグラフ

【図７】垂直型表面伝導型放出素子の断面図

【図８】垂直型表面伝導型放出素子の製造工程図

【図９】表面伝導型放出素子の特性を示すグラフ

【図１０】マルチ電子ビーム源の基板の平面図

【図１１】マルチ電子ビーム源の基板のB-B'部分断面図

【図１２】多機能画像表示装置のブロック図

【図１３】画像表示パネルの駆動回路のブロック図

【図１４】実施例１でNTSC-RGBデコーダの概念図

【図１５】タイミング発生部のブロック図

【図１６】アナログ処理部のブロック図

【図１７】画像表示パネルの駆動回路の動作を説明する
ためのタイムチャート

【図１８】行駆動手段(回路)のブロック図

【図１９】行駆動手段(回路)の出力段回路図

【図２０】第１実施例の出力段回路図

【図２１】第２実施例の他の出力段回路図

【図２２】第３実施例の出力段回路図

【図２３】第３実施例の他の出力段回路図

【図２４】Hartwellの表面伝導型電子放出素子の平面図

【図２５】Spindtの電界放出型電子放出素子の断面図

【図２６】Metal Insulator Metal（MIM）型電子放出
素子の断面図

【図２７】従来のマルチ電子ビーム源の配列図

【符号の説明】

１００１素子基板１００２冷陰極素子１００３行配線１００４列配線１００５リアプレート１００６側壁（枠）１００７フェースプレート１００８蛍光膜１００９メタルバック１０１０黒色導電体１１０１基板１１０２素子電極１１０３素子電極１１０４導電性薄膜１１０５電子放出部１１１０フォーミング用電源１１１１電流計１１１２活性化用電源１１１３薄膜１１１４アノード電極１１１５直流高電圧電源１１１６電流計１２０１基板１２０２素子電極１２０３素子電極１２０４導電性薄膜１２０５電子放出部１２０６段差形成部材１２１３薄膜Ｐ２０００表示パネルＰ２００１表面伝導型放出素子Ｐ１ＮＴＳＣ−ＲＧＢデコーダ部Ｐ２タイミング発生部Ｐ３アナログ処理部Ｐ４ビデオ検出部Ｐ５ＬＰＦＰ６Ａ／Ｄ部Ｐ７逆γテーブルＰ８ＲＡＭ（画像メモリ）Ｐ９データセレクタＰ１０水平１ラインメモリ手段Ｐ１１ＭＰＵＰ１２ＲＡＭコントローラＰ１３Ｉ／Ｏ制御部Ｐ１４Ｄ／Ａ部Ｐ１５Ａ／Ｄ部Ｐ１６シリアル通信Ｉ／ＦＰ１７データメモリＰ１８ユーザーＳＷ手段Ｐ１９Ｙドライバ制御タイミング発生部Ｐ２０Ｘドライバ制御タイミング発生部Ｐ２１ラインメモリ制御部Ｐ２２ラッチ手段Ｐ３０高圧電源部Ｐ１００１Ｘ，Ｙドライバタイミング発生部Ｐ１１０１シフトレジスタＰ１１０２ＰＷＭジェネレータ部Ｐ１１０３Ｄ／Ａ部Ｐ１１０４スイッチ手段Ｐ１１０５ダイオード手段Ｐ１１０６ＶｍａｘレギュレータＰ１１０７シフトレジスタＰ１２０１データセレクタ手段Ｐ１２０２ＩｆテーブルＲＯＭＰ２００１行選択シフトレジスタＰ２００２プリドライバー部Ｐ２００３出力部Ｐ２００４定電圧レギュレータ部Ｐ２００５ＦＥＴ手段Ｐ３０００行駆動手段(回路)

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5C080 AA08 AA18 BB05 CC03 DD27 EE29 EE30 FF12 GG02 GG03 GG05 GG07 GG08 GG12 JJ02 JJ03 JJ04 JJ05 JJ06 KK02

Claims

【特許請求の範囲】

【請求項１】ｍ本の行配線とｎ本の列配線に接続され
た（ｍ×ｎ）個の電子放出素子を有するカソード基板
と、前記電子放出素子から放出された電子を受けて発光
する蛍光体を有するアノード基板とを備えた画像表示パ
ネルの前記行配線を駆動する行駆動回路と、前記列配線
を駆動する列駆動回路と、前記カソード基板と前記アノ
ード基板との間に高電圧を印加する高電圧印加手段とを
備えた画像表示パネルの駆動回路であって、前記行駆動回路は、画像情報に基づいて前記行配線を順
次選択するシフトレジスタと、前記シフトレジスタの出
力に基づいて前記行配線に印加する電圧をスイッチング
する行電圧切替回路とを有し、前記行電圧切替回路の出力端子と第１電源との間にスイ
ッチング素子を接続し、前記出力端子と第２電源の間に
抵抗を接続することを特徴とする画像表示パネルの駆動
回路。
【請求項２】前記スイッチング素子は、バイポーラト
ランジスタであることを特徴とする請求項１記載の画像
表示パネルの駆動回路。
【請求項３】前記スイッチ素子は又は電界効果トラン
ジスタ（ＦＥＴ）であることを特徴とする請求項１記載
の画像表示装置の駆動回路。
【請求項４】前記抵抗の抵抗値は、前記行駆動回路に
おける前記抵抗での電力損失Ｐと、選択時に選択された
前記行配線に印加される電圧Ｖとにより、（Ｖ²／Ｐ）
オーム以上で１メガオーム以下とすることを特徴とする
請求項１記載の画像表示パネルの駆動回路。
【請求項５】前記列駆動回路は、画像信号に同期して
前記画像信号により変調された変調信号を列配線に出力
することを特徴とする請求項１記載の画像表示パネルの
駆動回路。
【請求項６】前記変調信号は、時間幅変調（ＰＷＭ）
信号であることを特徴とする請求項５記載の画像表示パ
ネルの駆動回路。
【請求項７】前記変調信号は、振幅変調（ＡＭ）信号
であることを特徴とする請求項５記載の画像表示パネル
の駆動回路。
【請求項８】ｍ本の行配線とｎ本の列配線に接続され
た（ｍ×ｎ）個の電子放出素子を有するカソード基板
と、前記電子放出素子から放出された電子を受けて発光
する蛍光体を有するアノード基板とを備えた画像表示パ
ネルの前記行配線を駆動する行駆動回路と、前記列配線
を駆動する列駆動回路と、カソード基板とアノード基板
との間に高電圧を印加する高圧印加手段とを備えた画像
表示パネルの駆動回路であって、前記行駆動回路は、画像情報に基づいて前記行配線を順
次選択するシフトレジスタと、前記シフトレジスタの出
力に基づいて前記行配線に印加する電圧をスイッチング
する行電圧切替回路とを有し、前記行電圧切替回路の出力端子と第１電源との間にスイ
ッチング素子を接続し、前記出力端子と第２電源の間に
ダイオードを接続することを特徴とする画像表示パネル
の駆動回路。
【請求項９】前記スイッチング素子は、バイポーラト
ランジスタであることを特徴とする請求項８記載の画像
表示パネルの駆動回路。
【請求項１０】前記スイッチ素子は又は電界効果トラ
ンジスタ（ＦＥＴ）であることを特徴とする請求項８記
載の画像表示パネルの駆動回路。
【請求項１１】前記ダイオードにさらに抵抗を並列接
続することを特徴とする請求項８記載の画像表示パネル
の駆動回路。
【請求項１２】前記抵抗の抵抗値は、前記行駆動回路
における前記抵抗での電力損失Ｐと、選択時に選択され
た前記行配線に印加される電圧Ｖとにより、（Ｖ²／
Ｐ）オーム以上で１メガオーム以下とすることを特徴と
する請求項１１記載の画像表示パネルの駆動回路。
【請求項１３】前記列駆動回路は、画像信号に同期し
て前記画像信号により変調された変調信号を列配線に出
力することを特徴とする請求項８記載の画像表示パネル
の駆動回路。
【請求項１４】前記変調信号は、時間幅変調（ＰＷ
Ｍ）信号であることを特徴とする請求項１３記載の画像
表示パネルの駆動回路。
【請求項１５】前記変調信号は、振幅変調（ＡＭ）信
号であることを特徴とする請求項１３記載の画像表示パ
ネルの駆動回路。
【請求項１６】前記行電圧切替回路において、前記ダ
イオードのカソード端子及びアノード端子は、前記第１
電源の電圧が前記第２電源の電圧よりも大きい場合に
は、前記出力端子に前記カソード端子、前記第２電源に
前記アノード端子が接続され、前記第２電源の電圧が前記第１電源の電圧よりも大きい
場合には、前記出力端子に前記アノード端子、前記第２
電源に前記カソード端子が接続されることを特徴とする
請求項８記載の画像表示パネルの駆動回路。
【請求項１７】ｍ本の行配線とｎ本の列配線に接続さ
れた（ｍ×ｎ）個の電子放出素子を有するカソード基板
と、前記電子放出素子から放出された電子を受けて発光
する蛍光体を有するアノード基板とを備えた画像表示パ
ネルの前記行配線を駆動する行駆動回路と、前記列配線
を駆動する列駆動回路と、カソード基板とアノード基板
との間に高電圧を印加する高圧印加手段とを備えた画像
表示パネルの駆動回路であって、前記行駆動回路は、画像情報に基づいて前記行配線を順
次選択するシフトレジスタと、前記シフトレジスタの出
力に基づいて前記行配線に印加する電圧をスイッチング
する行電圧切替回路とを有し、前記行電圧切替回路の出力端子と第１電源との間にスイ
ッチング素子を接続し、前記出力端子と第２電源の間
に、ダイオードとツェナーダイオードとの直列接続を接
続することを特徴とする画像表示パネルの駆動回路。
【請求項１８】前記スイッチング素子は、バイポーラ
トランジスタであることを特徴とする請求項１７記載の
画像表示パネルの駆動回路。
【請求項１９】前記スイッチ素子は又は電界効果トラ
ンジスタ（ＦＥＴ）であることを特徴とする請求項１７
記載の画像表示パネルの駆動回路。
【請求項２０】前記ダイオードと前記ツェナーダイオ
ードとの前記直列接続に抵抗を並列接続することを特徴
とする請求項１７記載の画像表示パネルの駆動回路。
【請求項２１】前記抵抗の抵抗値は、前記行駆動回路
における前記抵抗での電力損失Ｐと、選択時に選択され
た前記行配線に印加される電圧Ｖとにより、（Ｖ²／
Ｐ）オーム以上で１メガオーム以下とすることを特徴と
する請求項２０記載の画像表示パネルの駆動回路。
【請求項２２】前記列駆動回路は、画像信号に同期し
て前記画像信号により変調された変調信号を列配線に出
力することを特徴とする請求項１７記載の画像表示パネ
ルの駆動回路。
【請求項２３】前記変調信号は、時間幅変調（ＰＷ
Ｍ）信号であることを特徴とする請求項２２記載の画像
表示パネルの駆動回路。
【請求項２４】前記変調信号は、振幅変調（ＡＭ）信
号であることを特徴とする請求項２２記載の画像表示パ
ネルの駆動回路。
【請求項２５】前記行電圧切替回路において、前記ダ
イオードと前記ツェナーダイオードの接続される方向
は、前記第１電源の電圧が前記第２電源の電圧よりも大きい
場合には、前記ダイオードは、出力端子側にカソード端子、第2電
源側にアノード端子を有し、前記ツェナーダイオード
は、出力端子側にアノード端子、第2電源側にカソード
端子を有し、前記第２電源の電圧が前記第１電源の電圧よりも大きい
場合には、前記ダイオードは、出力端子側にアノード端子、第2電
源側にカソード端子を有し、前記ツェナーダイオード
は、出力端子側にカソード端子、第2電源側にアノード
端子を有することを特徴とする請求項１７記載の画像表
示装置の駆動回路。
【請求項２６】前記電子放出素子は、表面伝導型電子
放出素子であることを特徴とする請求項１乃至２５のい
ずれか一つに記載された画像表示パネルの駆動回路。
【請求項２７】前記変調信号は、電圧信号であること
を特徴とする請求項５，１３、２２のいずれか一つに記
載された画像表示パネルの駆動回路。
【請求項２８】前記変調信号は、電流信号であること
を特徴とする請求項５，１３、２２のいずれか一つに記
載された画像表示パネルの駆動回路。
【請求項２９】ｍ本の行配線とｎ本の列配線に接続さ
れた（ｍ×ｎ）個の電子放出素子を有する電子源基板
と、前記電子放出素子から放出された電子を受けて発光
する蛍光体を有する発光基板とを備えた画像表示パネル
の前記行配線を駆動する行駆動回路と、前記列配線を駆
動する列駆動回路とを備えた画像表示パネルの駆動回路
であって、前記行駆動回路は、画像情報に基づいて前記行配線を順
次選択する選択手段と、前記選択手段の出力に基づいて
前記行配線に印加する電圧をスイッチングする行電圧切
替回路とを有し、前記行電圧切替回路の出力端子と第１電源との間にスイ
ッチング素子を接続し、前記出力端子と第２電源の間に
抵抗を接続することを特徴とする画像表示パネルの駆動
回路。