JPH04204993A - 表示装置の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ぐ産業上の利用分野〉 本発明は表示装置の駆動回路、例えば液晶表示装置の駆
動回路に関するものである。以下では、マトリクス型液
晶表示装置を表示装置の例にとって説明を行うが、本発
明は他の種類の表示装置、例えばＥＬ（エレクトロルミ
ネッセンス）表示装置、プラズマデイスプレィ等の駆動
回路にも適用可能である。

ぐ従来の技術〉 表示装置としては液晶表示装置が小型軽量であることも
あって広く用いられるようになりつつある。とりわけ、
マトリクス型液晶表示装置は表示絵素にスイッチング素
子例えばスイッチングトランジスタを付加しており、該
トランジスタのスイッチング作用により表示絵素を順次
選択（走査）し、表示データに関連した電圧を書き込み
（印加）し表示を得るものである。このようなアクティ
ブマトリクス型液晶表示装置は、高コントラストで微妙
な階調表示が可能な表示装置としてボケンタブルテレビ
ジョン受像機やビデオテープレコーダのモニタ等に使用
されている。

第５図は従来のマトリクス型液晶表示装置の表示パネル
の等価、目、’＞例を示し、第６図は当該液晶表示装置
の駆動言置の一例を示すタイミングチャートであり、第
７図は当該駆動信号を発生するための駆動回路の一例を
示す。

アクティブマトリクス型液晶表示装置の表示パネル１に
おいては、第５図に示すように、複数の打電［１１と複
数の列置［１２の各交点の近傍に表示絵素が行列状に配
置されている。各表示絵素１３がスイＪチングトランジ
スタ例えばＪＩＩｌｌ［）ランジスタ１４のドレインに
接続され、該トランジスタ１４はゲート端子、ソース端
子がそれぞれ行電極１１、列電極１２に接続されている
。この行電極１１に適当な電圧Ｖ。Ｎを印加してトラン
ジスタ１４をオン状態とすることによシ、その間、列電
極１２に印加されている電圧が表示絵素１３に書き込む
ことができ、その動作を、第２図を参照しながら説明す
る。

第６図において、６１〜Ｇ５は行電極１１０１行目〜２
行目、印ヵ、２□６．９ケ示６．８．ゆ列電極１２０１
列目に印加される信号全示し、■。

〜ｖ５はｉ列目の列電極のそれぞれに接続されたトラン
ジスタ−４全通して絵素に書き込まれるべき電圧である
。なお、これらの図においては、行電 電極１１、列電極１２が巻本の場合を示したが、更に多
数の場合も同様に適用できるのは言うまでもない。

上記行電極１１の１行目に、第６図に示すような信号Ｇ
１を印加してトランジスター４をオン状態にする。この
とき各列電極１２には表示すべき電圧が印加される。こ
れにより、１行目の表示絵素１３は各列電極１２に印加
されている電圧に対応する表示を行う。例えば、１行１
列目の表示絵素１３は電圧ｖ１が印加され、これに応じ
た表示を行なう。

この後、上記行電極１１の２行目から５行目に順次信号
Ｇ２から６５を印加すると共にこれに同期的に各列置１
ｉ１２に表示すべき電圧を印加するすることにより、２
行目からｉ行目の表示絵素１３が表示し、一画面分の表
示が終了する。

その後、再び行ｔａｌｌの１行目から６行目に順次信号
Ｇ１から６５が印加される。このような走査が期間Ｖ毎
に繰り返される。

ここで、１行目の行電極１１に接続されたトランジスタ
１４に着目すると、該トランジスタ１４が信号Ｇ工によ
り期間Ｔ工がオン状態になるとその間列電極１３例えば
ｉ列目の列電極１３では電圧Ｖｌが表示絵素に書き込ま
れ、期間Ｔ、後の期ＭＴｚ　〜Ｔ５でハ該トランジスタ
１４がオフ状態となるため書き込まれた電圧Ｖ工は表示
絵素の液晶容量に保持される。その後、期間Ｔ′に再び
当該トランジスタがオン状態となり、表示絵素例えば１
行電列目の表示絵素には電圧−Ｖｌが書き込まれ、そし
て期間Ｔ２′〜Ｔ５′の間保存される。

当該表示絵素には結果として信号ｖ１１に示すように振
巾Ｖ０の交流矩形波電圧が印加されることになる。ここ
で、信号Ｓｉは、表示絵素に交流が印加されるように期
間Ｖ毎に電圧の極性が反転されるようにしている。なお
、この表示絵素は絵素電極と液晶層を介して対面してい
る対向電極（図示していない）が存在しておシ、この絵
素電極と対向電極と、それらの間に介在する液晶とで電
気的容量が形成され、更に必要に応じ絵素電極と対向電
極間に付加的に容量が設けられる。

このような表示動作を実現するための従来の表示装置の
駆動回路の一例について説明する。

第７図において、３１は行電極１１に接続されてなシ、
上￥０１〜Ｇ５のような信号（走査パルス）を印加する
ための行電極駆動回路であり、主としてシフトレジスタ
によシ構成されている。３２は上記列電極１２に接続さ
れてなり、上記Ｓ１のような信号を印加するための列電
極駆動回路である。

３８は行電極駆動回路３１９列電極駆動回路３２に接続
されてなり、これら回路８１．３２が６１〜Ｇ６．Ｓｉ
のような信号を発生するに必要な信号を、入力される基
準信号Ｓｙをもとにして発生するための制御回路である
。

〈発明が解決しようとする課題〉 上記の表示装置の駆動回路において、定常動作状態に至
れば上記Ｇ１−Ｇ５　、Ｓ　ｉのような信号が順調に供
給される。しかしながら、電源投入時では、制御回路３
３は動作が不安定であ−で各回路８１．８２へ供給する
信号も不安定な状態である。

このとき行電極駆動回路３１から走査パルスが出力され
ると、列電極駆動回路３２に入力されている不安定な信
号例えばビデオ信号が列電極駆動回路３２から出力され
、この出力が列電極１２に印加されるため、当該出力が
表示絵素に印加され、保持される。

この不安定な信号は、正規のものと比べて直流電圧のズ
レを起こしているため、液晶層に直流電圧が印加される
。直流電圧が長時間例えば数十μｓｅｃ液晶層に印加さ
れると、液晶材料の性能を劣化させ、表示装置の寿命を
短縮するという問題がある。

そこで、本発明はこのような問題を解決するために電源
投入直後、表示絵素に不安定な信号が印加されないよう
にした表示装置の駆動回路の提供を目的とする。

〈課題を解決するための手段〉 本発明は、複数の行電極と複数の列電極の各文する行電
極駆動回路と、上記走査パルスと同期して表示すべき表
示絵素の表示内容に対応する信号を上記列電極に供給す
る列電極駆動回路を有し、上記走査パルスと上記信号に
関連して表示絵素に表示させるようにした表示装置の駆
動回路において、電源投入時より所定時間上記定食パル
スの発生を休止させる手段を設けたことによって上記目
的を達成する。

く作　用〉 本発明によれば、電源投入後、所定時間走査パルスの発
生が休止されるために電源投入直後の不安定な信号が表
示絵素に印加されることがなくなる。この結果、電源投
入直後の不安定な信号では正規な信号に比べて直流電圧
のズレが生じているが、このようなズレに起因する直流
電圧が表示絵素に印加さｈることがなくなる。

ぐ実施例〉 第１図は本発明の一実施例であるアクティブマトリクス
型夜晶表示装置の駆動回路のクロ・り図を示し、第２図
はこの駆動回路の動作を説明する各部の・信号の波形全
示すタイミングチャートである。

第１図において、４１は行電極駆動回路であって、シフ
トレジスタ４２とそれの出力に接続されたバ・ファ４８
にて構成されている。このバ・ファ４３の出力端子は表
示バネＡ／４４の打電ＦＭ　ＯＧ　１．０Ｇ２　、・・
・、ＯＧｎに接続されている。この行電極ＯＧ、〜ＯＧ
ｎは上記行電極１１に相当するものである。従−て行電
極ＯＧｚ　、　ＯＧｚ　、・・・。

０Ｇｎｆｄ表示パネル１のスイッチング素子１４のゲー
ト端子に接続されているのに相当する。

このシフトレジスタ４２はＤ端子、ＣＫ端子。

ＲＬ端子がそれぞれ制御回路４５に接続されている。こ
の制御回路４５には基準信号例えば複合同期信号（ビデ
オ信号と同期信号を含む〕Ｓｙが入力されておシ、この
入力に関連して行電極駆動回路用のスタートパルスＳＰ
Ｓ　、クロ°フクパルスＣＬＳ、制御信号ＬｏｗＱを発
生する。このスタートパルスＳＰＳ　、クロｌクパルス
ＣＬＳ、制御信号ＬｏｗＱはそれぞれＤ端子、ＣＫ端子
。

ＲＬ端子に供給される。

この制御回路４５の出力信号（ビデオ信号）が列電極駆
動回路４６に供給される工うに構成されている。この列
電極駆動回路の出力端子は表示バネ／ｌ／４４の列電極
に接続されている。この表示パネル４４は上記表示パネ
ル１に相当しておシ、当該出力端子は上記表示パネル１
のスイッチング素子１４のソース端子に接続されている
のに相当する。

この実施例の動作を以下に第２図を参照しながら説明す
る。なお、第２図において、ＶＳＨは電源電圧の波形を
示し、ＳＧ、〜ＳＧｎは行電極ＯＧｌ〜ＯＧｎに供給さ
れる走査信号の波形を示し、ＬｏｗＱは制御信号の波形
を示し、ＣＬＳはクロ・クパルスの波形を示している。

表示装置には電源スイーチ（図示しない）が設けられて
おり、を時点で当該スイ・・チをオン状態にして電源投
入すると、表示装置に含まれている電源回路、例えば安
定化電源回路の出力として信号ＶＳＨが高レベルになる
。制御回路４５は信号ＶＳＨが高レベルになった時から
制御信号ＬｏｗＱとして高レベルの出力を発生する。こ
の高レベルの制御信号ＬｏｗＱがシフトレジスタ４２に
入力され、シフトレジスタ４２はリセ！トされる。

このリセット状態は制御信号ＬｏｗＱが高レベルの間継
続する。このリセｌト状態においては、シフトレジスタ
４２の出力は低レベルであり、走査パルスＳＧ１〜ＳＧ
ｎも低レベルである。従１て行電極ＯＧ、〜ＯＧｎに接
続されているスイッチング素子はオフ状態であり、列電
極４６の出力が発生しても表示絵素には電圧が印加され
ない。

制御回路４５は所定時間Ｔ例えば少くとも１００μＳｅ
ｃ経過すると制御信号ＬｏｗＱが低レベルになる。ここ
で、この所定時間Ｔは表示装置の回路例えば制御回路４
５の動作が電源投入時の不安定な状態を脱し安定な動作
状態に入るに必要な時間を考慮して定められるものであ
って上記時間に限定されるものではない。

制御信号ＬｏｗＱが低しベルシてなるとシフトレジスタ
４２は、スタートパルスｓｐｓ、クロック信号ＣＬＳに
応答する状態になる。従って、スタートパルスＳＰＳの
入力後、クロック信号ＣＬＳを受けるとシフトレジスタ
４２の走査信号ＳＧ１が第２図に示すように高レベルの
パルス（走査パルス）を発生する。なお、スタートパル
スＳＰＳは走査の開始点を規定するためのものである。

この走査パルスにより行電極０８Ｇｌに接続されている
スイッチング素子をオン状態とし、列電極駆動回路４６
より出力された信号に関連して１行目の表示絵素が表示
する。

その後クロ゛ツクパルスＣＬ’Ｓが発生する毎に順次走
査信号ＳＧ２　、・・・、ＳＧｎが第２図に示すよウナ
高レベルのパルスを発生し、その結果、一画面分の表示
を終了する。

この後、シフトレジスタ４２は制御回路４５よジスター
トパルスＳＰＳ、クロック信号ＣＬＳを入力され、上記
と同様にして走査信号ＳＧｌ〜ＳＧｎを発生する。

こうして、表示絵素には、表示装置の回路例えば制御回
路４５の動作が電源投入時の不安定な状態を脱して安定
な状態になって後、列電極駆動回路４６の出力が印加さ
れるため、正規の信号が印加されることになシ、この信
号が液晶層に保持される。ここで、走査信号の繰り返し
周期は約４゜又はＶ６０ＳｅＣ程度であり、しかも列電
極駆動回路４６の出力はこの周期毎に電圧の極性が反転
されるので、液晶層には長時間極性の片寄った電圧が印
加保持されることがなくなる。

上記制御回路４５は、電源投入後所定時間走査パルスの
発生を休止させるための制御信号ＬｏｗＱを発生する手
段を含んだものである。従って、従来の制御回路におい
て電源投入後所定時間走査パルスの発生を休止させるた
めの休止制御用回路を付加することによって実現できる
。このような回路は基本的には電源の投入時に計時動作
を開始し、所定時間Ｔ経過後に出力を発生する計時回路
とし、この出力を上記制御信号として利用しても良い。

この電源投入後所定時間走査パルスの発生を休止させる
ための休止用回路の例について、以下に説明する。第３
図は本発明の表示装置の駆動回路における要部である上
記休止制御用回路のプロ・り図を示す。

表示装置の安定化電源回路の出力は抵抗６１を介してコ
ンデンサ６２に供給されるように構成されている。この
コンデンサ６２の抵抗６１側の端子は入カバ・ファ６６
を介してフリップフロノフ。

６７．６８の端子Ｒに接続されている。このフリ・プフ
ロツプ６７は、端子Ｑ、が端子Ｄ１に接続されると共に
フリップフロ・Ｉプロ８の端子ＣＫ２に接続されている
。フリップフロップ６８は、端子Ｑ２が端子Ｄ２に接続
されると共にラッチ回路６９の一方の入力端子ｔ□に接
続される。このラッチ回路６９は２個のＮＡＮＤゲート
を相互に一方の出力を他方の入力に接続して構成されて
いる。

このう・子回路６９は、他方の入力端子ｔ２が入カバ・
ブファ６６の出力側に接続され、出力端子ｔ３がバッフ
ァ７０に接蔵されている。これらのバッファ６６からバ
ッファ７０迄の回路はＣ−ＭＯＳで作らｉ″したＬＳＩ
６３中に構成されている。このフリップフロｌプロアの
端子ＣＫｌには信号ＦＲが供給される。上記バ・ファ７
０の出力端子は行電極駆動回路４１を構成するシフトレ
ジスタ４２の端子Ｒに接続されている。このシフトレジ
スタ４２は複数段のＤフリップフロップ６５から構成さ
れておシ、１段目のフリ１プフロ゛ノブの端子Ｑが次段
のフリップフロップ６５の端子りに接続され、以下同様
に相互に接続されている。１段目のフリップフロノプ６
５の端子りにはスタートパルスＳＰＳが供給され、各フ
リ・ノブフロ・Ｊプロ５は端子ＣＫにはクロックパルス
ＣＫＬが供給され、端子Ｑの出力信号が走査信号として
出力されるよう構成されている。

上記回路の動作について、第４図を参照しながら説明す
る。

表示装置の直流安定化電源回路をスイ・チにて投入する
と、当該電源回路の出力として信号５１が得られる。こ
の信号Ｓｌによシ抵抗６２を介してコンデンサ６１が充
電され、コンデンサ６１の抵抗６２側の端子には信号Ｓ
２が得られる。この信号Ｓ２はバ・・ファ６６を通過後
信号Ｓｓの波形となる。ここで信号Ｓ２がパ１ファ６６
のスレ１シユホールド電圧ｖｔｈのレベルになると信号
Ｓ３が高レベルになる。そして、この信号Ｓ２はコンデ
ンサ６１の容量４７μＦ、抵抗６２の抵抗値１０にΩで
定まる時定数に応じてコンデンサ６１に充電される電圧
波形を示し、信号Ｓ３が高レベルになるのは電源投入直
後４７μｓｅｃ　後となる。

即ち、約４７μＳｅｃ遅延された信号が得られる。

フリツプフロツプ６７の端子ＣＫ、には信号Ｓ４が供給
されており、この信号Ｓ４はその振巾が５ヒ ■で高レベルに低レベルを繰シ返えし、その周期が６６
゜６ｍ５ｅｃである。信号Ｓ４が供給されているフリッ
プフロｌプロアとフリップフロ゛フプ６８には端子Ｒ，
Ｒ，に信号Ｓ３が供給されており、端子Ｑｌ、Ｑ２には
それぞれ信号Ｓｓ、Ｓｓが得られる。この信号Ｓ６と信
号Ｓ３を入力とするうｌ子回路６９の出力がバ・ファ７
０を通過し、信号Ｓ７が得られる。

さて、電源投入直後では、信号Ｓ３が低レベルであり、
このためフリップフロップ６７．６８がいずれも、リセ
ット状態にあり、信号５５．Ｓ６は共に高レベルである
。このとき、う・子回路６９は低レベルの信号Ｓ３が入
力されているため、ランチ回路６９の出力が高レベルで
あり、信号Ｓ７が高レベルとなっている。

時間Ｔ、（約４７　ｍ　５ｅｃ）後、コンデンサ６２へ
の充電によ−て信号Ｓ２がバ・ノファ６６のスレ１シユ
ホールド電圧ルＶｔｈに達し信号Ｓ３が高レベルになる
ト、フリップフロップ６７．６８のりセット状態が解除
される。ここで、ラッチ回路６９では端子の信号Ｓ３が
高レベルになるがその出力は高レベルを維持する。

その後フリップフロップ６７の端子ＣＫ工の入力である
信号Ｓ４が高レベルになるとフリップフロ・プロアが反
転し、端子ζ、の出力である信号Ｓ５が低レベルになる
。この低レベルの信号ｓｓがフリップフロｌプロアの端
子りとフリップフロツプ６８の端子ＣＫ２に入力される
。このとき、フリップフロリプ６８は端子ＣＫ２に立下
シの信号として作用し、フリ・プフロブプ６８は反転シ
ないためう・子回路６９の出力は変化しない。

その後６６．６μｓｅｃ経過し、信号Ｓ４が低レベルか
ら高レベルに変化すると、フリ１プフロ゛ノブ６７が反
転し、端子Ｑ１の出力である信号Ｓ５が低レベルから高
レベルへと変化する。この信号Ｓ５のレベルの変化によ
りフリップフロブプ６８が反転し、端子Ｑ２の出力であ
る信号Ｓ６が高レベルカラ低レベルへ変化する。この低
レベルの信号Ｓ６がラッチ回路６９に入力され、ラッチ
回路６９が反転し、その出力である信号が低レベルにな
シ、従ってバッファ７０の出力である信号Ｓ１が低レベ
ルになる。

このようにして信号Ｓ７は、電源投入直後から高レベル
である時間は、少くとも上記時間Ｔ１（約４７ｍ５ｅｃ
）と信号Ｓ４の周期（６６，６ｍ５ｅｃ　　）の期間で
ある。

この信号Ｓ７は、シフトレジスタを構成するＤフリップ
フロリプ６５の端子Ｒにリセット信号として入力される
ため、この信号Ｓ７が高レベルの間シフトレジスタはリ
セ・ト状態にあり、走査パルスが出力されることはない
。なお、信号Ｓ７が低レベルになまた後、スタートパル
スＣＬ　Ｓ　カ１段目のフリッフロップロ５に供給され
、更にクロ・・クパルスＣＬＳが供給されると走査パル
スが１段目のフリップフロップ６５の端子Ｑから発生し
、走査が開始し、更にクロックパルスＣＬＳの発生毎に
２段目のフリップフロー１１，８段目のフリップフロッ
プの順に後段の端子Ｑから走査パルスが発生する。ここ
で、スタートパルス５ＰＳｌｄ士、 複合同期信号ｓｙにおける垂直同期信号を検ｉし更にそ
の後の水平同期信号を所定数計数した時点で発生するよ
うに構成することができる。そしてシフトレジスタ４２
の端子Ｑの出力側にインバーター回路を設けて端子Ｑの
出力の高低を反転できる。

上記実施例においては、行電極駆動回路のシフトレジス
タを所定時間リセット信号にすることにより走査パルス
の発生を休止させる例について説明したが、この他にシ
フトレジスタのセット入力を制御する方法、例えばスタ
ートパルスＳＰＳの入力系にゲート回路を設け、当該ゲ
ート回路を上記信号Ｓ７に応答して所定時間経過前はオ
フ状態〈発明の効果〉 本発明の表示装置の駆動回路によれば、電源投入時の不
安定な信号が表示パネルに入力されるのを防止するため
、表示絵素に不安定な信号が印加されることによる劣化
、例えば液晶材料の劣化を防止することができ、ひいて
は表示装置の高寿命化に寄与する。

【図面の簡単な説明】

第１図は本発明の表示装置の駆動回路の実施例のプロ・
り図を示し、第２図はこの実施例の動作を説明する各部
の波形を示すタイミンクチャートであり、第３図はこの
実施例の要部のプロ・り図を示し、第４図はこの要部の
動作を説明する各部の波形を示すタイミングチャートで
あり、第５図はアクティブマトリクス型液晶表示パネル
の等価回路を示し、第６図はこの表示パネルの駆動のた
めの動作を説明する各部の波形を示すタイミングチャー
トであシ、第７図は当該駆動のための従来の表示装置の
駆動回路のプロ・り図を示す。 １．４４：表示パネル、１１：打電弾、１３：表示絵素
、１４：スイＪチング素子、８１．４に行電極駆動回路
、８Ｂ　、４５　：制御回路、６７．６８：フリップフ
ロップ、６９：ラウチ回路。 代理人　弁理士　梅　１）　　勝（他２名）１１１１図 第２図 −Ｎｌ”＋背　−りト

Claims (1)

1. 【特許請求の範囲】 １、複数の行電極と複数の列電極の各交点の近傍にスイ
   ッチング素子を付加した表示パネルとスイッチング素子
   を配置されている表示絵素と、上記行電極に選択状態に
   するための走査パルスを順次供給する行電極駆動回路と
   、上記走査パルスと同期して表示すべき表示絵素の表示
   内容に対応する信号を上記列電極に供給する列電極駆動
   回路を有し、上記走査パルスと上記信号に関連して表示
   絵素に表示させるようにした表示装置の駆動回路におい
   て、 電源投入時より所定時間上記走査パルスの発生を休止さ
   せる手段を設けたことを特徴とする表示装置の駆動回路
   。