JP3436680B2 - 表示装置の駆動回路 - Google Patents
表示装置の駆動回路Info
- Publication number
- JP3436680B2 JP3436680B2 JP04924498A JP4924498A JP3436680B2 JP 3436680 B2 JP3436680 B2 JP 3436680B2 JP 04924498 A JP04924498 A JP 04924498A JP 4924498 A JP4924498 A JP 4924498A JP 3436680 B2 JP3436680 B2 JP 3436680B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- row
- row electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、映像信号を表示す
る表示装置の駆動回路に関するものである。 【０００２】 【従来の技術】スイッチング素子を各絵素に具備したマ
トリクス型液晶表示装置は、スイッチング素子のスイッ
チング作用によりクロストークの無い非常に高コントラ
ストの表示が得られ、かつ薄型、軽量、低消費電力とい
った特徴を生かしてパーソナルコンピュータ等のＯＡ機
器の表示装置として近年多く用いられるようになってき
た。また特に省スペース化の要望が大きくＣＲＴに代わ
る液晶表示装置の大型化が進んできている。以下に上記
マトリクス型液晶表示装置の駆動方法について、ＴＦＴ
（薄膜トランジスタ）型液晶表示装置についての説明を
行う。 【０００３】図５はマトリクス型液晶表示装置の表示パ
ネル１の等価回路の一例を示し、図６は図５で示した表
示パネル１を駆動するための駆動回路のブロック図であ
り、表示パネル１、表示パネル１を駆動させるための行
電極駆動回路２１、列電極駆動回路２２、行電極駆動回
路２１及び列電極駆動回路２２を駆動するための制御回
路２３、電圧発生回路２４を示し、図７は液晶パネル１
を駆動させるための駆動信号の一例を示すタイミングチ
ャートである。 【０００４】マトリクス型液晶表示装置の表示パネル１
においては、図５に示すように第一の基板１０に設けら
れた複数の行電極１１と複数の列電極１２、行電極１１
と列電極１２の交点の近傍に薄膜トランジスタからなる
スイッチング素子１３が具備され、スイッチング素子１
３のドレイン端子には行列状に配置された絵素電極１４
の一つが接続されている。またスイッチング素子１３の
ゲート端子には行電極１１が、ソース端子には列電極１
２が接続されている。列電極１２に印加された電圧を選
択するため、行電極１１にスイッチング素子１３をＯＮ
状態にするための電圧を印加することにより、列電極１
２に印加されている電圧が絵素電極１４に書き込まれる
ことにより表示を行う。 【０００５】図７は、行電極が４本の場合の液晶パネル
の駆動信号を示し、Ｇ１〜Ｇ４は行電極１１の１行目〜
４行目に印加される信号走査パルスを示し、Ｓｉは列電
極１２のｉ列目に印加される信号を示している。なお、
Ｖ１〜Ｖ４はｉ列目の列電極１２のそれぞれに接続され
たスイッチング素子１３を通して絵素電極１４に書き込
まれるべき電圧である。 【０００６】行電極１１の１行目に、走査パルスＧ１を
印加して期間Ｔ１においてスイッチング素子１３をＯＮ
状態にすると行電極１１の１行目に対応する絵素電極１
４は列電極１２に印加されている電圧に対応する表示を
行う。この後、行電極１１の２行目から４行目に順次走
査パルスＧ２からＧ４を印加すると共に、列電極１２絵
素電極に対応する電圧を印加することにより２行目から
４行目の絵素電極１３に電圧が印加され一画面分の表示
が終了する。その後さらに再び行電極１１の１行目から
４行目に同様に順次走査パルスＧ１からＧ４が印加され
る。このような走査がフィールド毎に繰り返される。 【０００７】ここで、行電極１１の１行目に接続された
スイッチング素子１３に着目すると、走査パルスＧ１に
より期間Ｔ１の間スイッチング素子１３がＯＮ状態にな
るとその間列電極１２では電圧Ｖ１が絵素電極１４に書
き込まれ、期間Ｔ２〜Ｔ４ではスイッチング素子１３が
ＯＦＦ状態となるため書き込まれた電圧Ｖ１は期間Ｖの
間液晶層１５に保持される。その後、期間Ｔ１’に再び
スイッチング素子１３がＯＮ状態となり絵素電極１４に
は電圧−Ｖ１が書き込まれ、そして期間Ｔ２’〜Ｔ４’
の間保持される。絵素電極１４には結果として信号Ｇ１
Ｓｉに示すように振幅Ｖ１の交流矩形波電圧が印加され
ることになる。ここで、信号Ｓｉは表示絵素１４に交流
が印加されるように期間Ｖ毎に電圧の極性が反転するよ
うにしている。なお、絵素電極１４には液晶層１５を介
して対面している第二の基板１７にある対向電極１６が
存在しており、絵素電極１４と対向電極１６と、それら
の間に存在する液晶層１５とで電気的容量が形成され、
さらに必要に応じて絵素電極１４と対向電極１６間に付
加容量が設けられることがある。 【０００８】このような表示動作を実現するための表示
装置の駆動回路の一例について説明を行う。図６におい
て、行電極駆動回路２１はシフトレジスタにより構成さ
れており、行電極駆動回路２１は信号Ｇ１〜Ｇ４のよう
な走査パルスを行電極１１に出力する。列電極駆動回路
２２は信号Ｓｉを列電極１２に出力している。制御回路
２３は行電極駆動回路２１、列電極駆動回路２２が信号
Ｇ１〜Ｇ４及び信号Ｓｉを作成するのに必要な制御信号
を出力している。電源回路２４はスイッチング素子１３
をＯＮ，ＯＦＦするための電圧ＶＧＨ，ＶＧＬを行電極
駆動回路２２に出力している。 【０００９】 【発明が解決しようとする課題】上記の表示装置の駆動
回路において、定常動作状態であれば図７に示す信号Ｇ
１〜Ｇ４、Ｓｉが液晶パネル１に順次供給されることに
なる。しかしながら電源投入直後では制御回路２３は動
作が不安定であり、行電極駆動回路２１及び列電極駆動
回路２２へ供給する信号も不安定な状態となっている。
電源投入時に制御回路２３が不安定のため行電極駆動回
路２１の動作も不安定となり、しいては走査パルスＧ１
〜Ｇ４の出力も不安定となる。図６に示すような同一の
行電極を左右から駆動する行電極駆動回路２１におい
て、左右の行電極駆動回路２１から出力される電圧がＶ
ＧＨとＶＧＬのどちらが出力されるか不確定となってい
る。 【００１０】行電極駆動回路２１から出力されるＶＧＨ
は例えば＋１５Ｖ程度、またＶＧＬは−１０Ｖ程度であ
ると、左右の行電極駆動回路２１の出力がそれぞれ異な
った場合、ＶＧＨとＶＧＬの電位差は＋２５Ｖとなり、
行電極１１のインピーダンスが例えば１０ＫΩとする
と、１本の行電極１１に流れる電流は、Ｉ（１本の電
流）＝Ｖ（電位差）／Ｒ（インピーダンス）であり、
０．００２５Ａの電流が流れることとなる。 【００１１】左右の行電極駆動回路２１の出力が全て異
なった場合、つまり一方の行電極駆動回路２１の出力が
すべてＶＧＨレベルの電圧であり、逆側の行電極駆動回
路２１の出力がすべてＶＧＬレベルの電圧とすると、Ｘ
ＧＡで行電極１１の数が７６８本の場合は、Ｉ（７６８
本）＝Ｉ（１本の電流）×７６８本であり、１．９２Ａ
の大電流が電源投入時から表示装置の駆動回路が定常状
態となるまでの間流れることとなる。 【００１２】しかしながら近年低消費化が進み、ＶＧＨ
電圧及びＶＧＬ電圧を発生する電圧発生回路２４は、大
きな電流容量は持っておらず大電流が流れる場合、電圧
ドロップ、電源回路のシャットダウン、または電源ＩＣ
の破壊を招く可能性がある。そこで、本発明はこのよう
な問題を解決するために電源投入後、ＶＧＨ電圧、ＶＧ
Ｌ電圧を発生する電圧発生回路２４が定常状態の電流容
量しか持っていなくても上記のような問題を発生しない
表示装置の駆動回路の提供を目的とする。 【００１３】 【課題を解決するための手段】本発明は、複数の行電極
と複数の列電極の各交点の近傍にスイッチング素子を具
備したマトリクス型液晶表示パネルと、前記行電極を選
択状態にするための走査パルスを前記行電極の一方の端
部より供給する第１の行電極駆動回路と、前記行電極を
選択状態にするための前記走査パルスと同一の信号を前
記行電極の他方の端部より供給する第２の行電極駆動回
路と、前記走査パルスと同期して表示すべき絵素電極の
表示内容に対応する信号を上記列電極に供給する列電極
駆動回路を有する表示装置の駆動回路において、電源投
入時より所定時間に亙って、第１の行電極駆動回路と第
２の行電極駆動回路から出力される上記走査パルスを同
電位に固定する手段を具備したことを特徴とする。 【００１４】以下に本発明による作用について説明す
る。 【００１５】本発明によれば、電源投入後の所定期間、
両行電極駆動回路の出力を同電位に固定させることによ
り行電極の電位差がなくなり、行電極には電流が流れな
くなる。よって、電源投入直後の制御回路が不安定な期
間、大電流が流れることがなくなりそれにより定常状態
の電流容量しか持っていなくても電圧ドロップ、電源回
路のシャットダウン、または電源ＩＣが破壊されること
がない。 【００１６】 【発明の実施の形態】図１は、本発明の実施形態である
マトリクス型液晶表示装置のブロック図であり、マトリ
クス型液晶表示装置は、表示パネル４４と、表示パネル
４４を駆動する列電極駆動回路４７と複数の行電極駆動
回路４１と、列電極駆動回路４７と行電極駆動回路４１
の制御信号を生成する制御回路４５と、電圧発生回路４
６を有する。図２はこの駆動回路の動作を説明するため
の各部の信号波形を示すタイミングチャートである。行
電極駆動回路４１では、シフトレジスタ４２とそれの出
力に接続されたバッファ４３にて構成されている。 【００１７】バッファ４３の出力端子は表示パネル４４
の行電極ＯＧ1、ＯＧ2、・・・、ＯＧn-1、ＯＧnに接続
されている。この行電極ＯＧ１〜ＯＧｎは図５に示す行
電極１１に相当するものであり、薄膜トランジスタのゲ
ート電極に接続されている。 【００１８】制御回路４５には基準同期信号（水平同期
信号、垂直同期信号、ドットクロック等）が入力されて
おり、この基準同期信号入力から行電極駆動回路用のス
タートパルスＳＰＳと、クロックパルスＣＬＳと、制御
信号ＬｏｗＱとを発生する。スタートパルスＳＰＳ、ク
ロックパルスＣＬＳ、制御信号ＬｏｗＱはそれぞれシフ
トレジスタ４２のＤ端子、ＣＫ端子、Ｒ端子に供給され
る。 【００１９】また制御回路４５の出力信号（表示デー
タ）が列電極駆動回路４７に供給されるように構成され
ている。列電極駆動回路４７の出力端子は表示パネル４
４の列電極に接続されている。表示パネル４４の細部
は、図５に示される構成と同等である。 【００２０】実施形態１の動作を図２を参照しながら説
明する。なお、図２において、信号ＶＳＨは行電極駆動
回路の電源電圧の波形を示し、信号ＬｏｗＱは制御信号
の波形を示し、ＳＧ１〜ＳＧｎは行電極ＯＧ１〜ＯＧｎ
に供給される走査信号の波形を示し、ＣＬＳはクロック
パルスの波形を示している。 【００２１】表示装置には電源スイッチが設けられてお
り、ｔ時点で前記電源スイッチをＯＮ状態にして電源投
入すると、電圧発生回路４６の出力として信号ＶＳＨが
高レベルとなる。制御回路４５は信号ＶＳＨが高レベル
になった時から制御信号ＬｏｗＱとして高レベルの出力
を発生する。この高レベルの制御信号ＬｏｗＱが両辺の
行電極駆動回路のシフトレジスタ４２に入力され、シフ
トレジスタ４２はリセットされる。このリセット状態は
制御信号ＬｏｗＱが高レベルの間保持される。このリセ
ット状態においては、シフトレジスタ４２の出力は低レ
ベルであり、走査パルスＳＧ１〜ＳＧｎも低レベルであ
る。従って、左右の行電極駆動回路４１から出力される
走査パルスはこの期間共に低レベルとなり両行電極間の
電位差はなくなる。 【００２２】制御回路４５は所定時間Ｔを経過すると制
御信号ＬｏｗＱが低レベルになる。ここで、この所定時
間Ｔは表示装置の回路例えば制御回路４５の動作が電源
投入時の不安定な状態を脱し安定した定常動作状態に入
るまでの必要な時間を考慮して定められるものである。 【００２３】制御信号ＬｏｗＱが低レベルになるとシフ
トレジスタ４２は、スタートパルスＳＰＳ、クロックパ
ルスＣＬＳに応答する状態になる。従って、スタートパ
ルスＳＰＳの入力後、クロック信号ＣＬＳを受けるとシ
フトレジスタ４２の走査信号ＳＧ１が図２に示すように
高レベルの走査パルスを発生する。なお、スタートパル
スＳＰＳは走査の開始点を規定するためのものである。
走査信号ＳＧ１の走査パルスにより行電極ＯＧ１に接続
されているスイッチング素子をＯＮ状態とし、列電極駆
動回路４７より出力された信号に関連して１行目の表示
絵素が表示を行う。 【００２４】その後、クロックパルスＣＬＳが発生する
毎に順次走査信号ＳＧ２、・・・、ＳＧｎが図２に示す
ような高レベルのパルスを発生し、その結果、一画面分
の表示を行う。この後、シフトレジスタ４２は再び制御
回路４５よりスタートパルスＳＰＳが入力され、上記と
同様にして走査パルスＳＧ１〜ＳＧｎを発生する。こう
して、表示絵素には制御回路４５の動作が安定な状態に
なって後、左右の列電極駆動回路４１より同様の走査パ
ルスが出力されるため行電極間には電位差がなくなる。 【００２５】制御回賂４５は、電源投入後所定時間走査
パルスの発生を休止させるための制御信号ＬｏｗＱを発
生する手段を含んでおり、電源投入後所定時間に亙って
走査パルスの発生を休止させるための休止制御用回路を
付加することによって実現できる。このような回路は基
本的には電源の投入時に計時動作を開始し、所定時間Ｔ
経過後に出力を発生する計時回路とし、この出力を制御
信号ＬｏｗＱとして利用しても良い。 【００２６】電源投入後所定時間走査パルスの発生を休
止させるための制御信号ＬｏｗＱを発生する制御回路４
５の休止用回路の例について以下に説明する。図３は本
発明の表示装置の駆動回路における要部である休止制御
用回路のブロック図を示す。制御信号ＬｏｗＱは図３に
おいて、バッファ７０から出力される信号Ｓ７である。 【００２７】表示装置を駆動するための電源の出力は抵
抗６１を介してコンデンサ６２に供給されるように構成
されている。このコンデンサ６２の抵抗６１側の端子は
入力バッフア６６を介してフリップフロップ６７、６８
の端子ＲＢに接続されている。 【００２８】このフリップフロップ６７の端子Ｑ１Ｂ
は、端子Ｄ１とフリップフロップ６８の端子ＣＫ２に接
続されている。フリップフロップ６８の端子Ｑ２Ｂは、
端子Ｄ２とラッチ回路６９の一方の入力端子ｔ１に接続
されている。このラッチ回路６９は２個のＮＡＮＤゲー
トを相互に一方の出力を他方の入力に接続して構成され
ている。このラッチ回路６９の他方の入力端子ｔ２は入
力バッフア６６の出力側に接続され、出力端子ｔ３がバ
ッファ７０に接続されている。フリップフロップ６７の
端子ＣＫ１は水平同期信号の１／２の周波数で同期した
信号Ｓ４が供給される。バッファ７０の出力端子は行電
極駆動回路４１を構成するシフトレジスタ４２のＤフリ
ップフロップ６５の端子ＲＢに接続されている。シフト
レジスタ４２は複数段のＤフリップフロップ６５から構
成されており、１段目のフリップフロップ６５の端子Ｑ
が次段のＤフリップフロップ６５の端子Ｄに接続され、
以下同様に相互に接続されている。１段目のフリップフ
ロップ６５の端子ＤにはスタートパルスＳＰＳが供給さ
れ、各フリップフロップ６５の端子ＣＫＢにはクロック
パルスＣＬＳが供給され、端子ＱＢの出力信号が走査信
号として出力されるように構成されている。 【００２９】上述した図３の回路の動作について、図４
を参照しながら説明する。表示装置の電源回路をスイッ
チにて投入すると、前記電源回路の出力として信号Ｓ１
が得られる。この信号Ｓ１により抵抗６２を介してコン
デンサ６１が充電され、コンデンサ６１の抵抗６２側の
端子には信号Ｓ２が得られる。この信号Ｓ２がバッファ
６６に入力されると、信号Ｓ２がバッファ６６のスレッ
シュホールド電圧Ｖｔｈのレベルになると高レベルにな
り、信号Ｓ３となる。そして、この信号Ｓ２はコンデン
サ６２の容量、抵抗６１の抵抗値で定まる時定数に応じ
て遅延された信号が得られる。 【００３０】信号Ｓ４は高レベルと低レベルをくり返
し、その周期は水平同期信号の１／２の周波数で同期し
たものであり、フリップフロップ６７の端子ＣＫ１には
供給されている。フリップフロップ６７とフリップフロ
ップ６８の端子ＲＢに信号Ｓ３が供給されており、端子
Ｑ１Ｂ、端子Ｑ２Ｂはそれぞれ信号Ｓ５、Ｓ６が出力さ
れる。この信号Ｓ６と信号Ｓ３を入力とするラッチ回路
６９の出力がバッファ７０を通過し、信号Ｓ７が得られ
る。 【００３１】電源投入直後では、信号Ｓ３は低レベルで
あり、このためフリップフロップ６７、６８はともにリ
セット状態にあり、信号Ｓ５及び信号Ｓ６はともに高レ
ベルである。このとき、ラッチ回路６９は低レベルの信
号Ｓ３が入力されているため、ラッチ回路６９の出力が
高レベルであり、信号Ｓ７が高レベルとなっている。 【００３２】時間Ｔ１が経過した後、コンデンサ６２へ
の充電によって信号Ｓ２がバッファ６６のスレッシュホ
ールドレベルＶｔｈに達し信号Ｓ３が高レベルになる
と、フリップフロップ６７，６８のリセット状態が解除
される。ここで、ラッチ回路６９では端子の信号Ｓ３が
高レベルになるがその出力は高レベルを維持する。 【００３３】その後、フリップフロップ６７の端子ＣＫ
１の入力である信号Ｓ４が高レベルになると、端子Ｑ１
Ｂの出力である信号Ｓ５が低レベルになる。低レベルと
なった信号Ｓ５がフリップフロップ６７の端子Ｄ１とフ
リップフロップ６８の端子ＣＫ２に入力されている。こ
のとき、フリップフロップ６８は端子ＣＫ２に立ち下が
りの信号として作用し、フリップフロップ６８は反転し
ないためラッチ回路６９の出力は変化しない。 【００３４】その後、信号Ｓ４が低レベルから高レベル
に変化すると、フリップフロップ６７が反転し、端子Ｑ
１Ｂの出力である信号Ｓ５が低レベルから高レベルへと
変化する。この信号Ｓ５のレベルの変化によりフリップ
フロップ６８の端子Ｑ２の出力である信号Ｓ６が高レベ
ルから低レベルへと変化する。この低レベルの信号Ｓ６
がラッチ回路６９に入力され、ラッチ回路６９が反転
し、その出力である信号が低レベルになり、従ってバッ
ファ７０の出力である信号Ｓ７が低レベルになる。 【００３５】このようにして信号Ｓ７は電源投入直後か
ら高レベルである時間は、少なくとも上記時間Ｔ１と信
号Ｓ４の周期の期間である。 【００３６】この信号Ｓ７は、シフトレジスタ４２を構
成するＤフリップフロップ６５の端子Ｒにリセット信号
として入力されるため、この信号Ｓ７が高レベルの間シ
フトレジスタ４２はリセット状態にあり、走査パルスが
出力されることはない。なお、信号Ｓ７が低レベルにな
った後、スタートパルスＳＰＳが１段目のフリップフロ
ップ６５に供給され、さらにクロックパルスＣＬＳが供
給されると走査パルスが１段目のフリップフロップ６５
の端子ＱＢから発生し、行電極の走査が開始され、さら
にクロックパルスＣＬＳの発生毎に２段目のフリップフ
ロップ、３段目のフリップフロップの順に後段の端子Ｑ
Ｂから走査パルスが発生することとなる。 【００３７】本実施形態においては、行電極駆動回路の
シフトレジスタを所定時間リセット状態にすることによ
り走査パルスの信号を低レベルに固定する例について説
明したが、高レベルに固定しても同様の効果が得られ
る。この他にシフトレジスタのセット入力を制御する方
法、例えばスタートパルスＳＰＳの入力系にゲート回路
を設け、該ゲート回路を上記信号Ｓ７に応答して所定時
間経過前はオフ状態とし、所定時間経過後はオン状態と
するよう制御すること等、種々の方法がある。 【００３８】 【発明の効果】本発明の表示装置の駆動回路によれば、
電源投入時の制御回路の動作が不安定な期間、行電極の
両端に接続される一対の行電極駆動回路の電位が同電圧
に固定されるため行電極間に大電流が流れることがなく
なる。この結果、電源回路が定常状態の電流容量しか持
っていなくても電圧ドロップ、電源回路のシャットダウ
ン、電源ＩＣの破壊を防ぐことができる。
る表示装置の駆動回路に関するものである。 【０００２】 【従来の技術】スイッチング素子を各絵素に具備したマ
トリクス型液晶表示装置は、スイッチング素子のスイッ
チング作用によりクロストークの無い非常に高コントラ
ストの表示が得られ、かつ薄型、軽量、低消費電力とい
った特徴を生かしてパーソナルコンピュータ等のＯＡ機
器の表示装置として近年多く用いられるようになってき
た。また特に省スペース化の要望が大きくＣＲＴに代わ
る液晶表示装置の大型化が進んできている。以下に上記
マトリクス型液晶表示装置の駆動方法について、ＴＦＴ
（薄膜トランジスタ）型液晶表示装置についての説明を
行う。 【０００３】図５はマトリクス型液晶表示装置の表示パ
ネル１の等価回路の一例を示し、図６は図５で示した表
示パネル１を駆動するための駆動回路のブロック図であ
り、表示パネル１、表示パネル１を駆動させるための行
電極駆動回路２１、列電極駆動回路２２、行電極駆動回
路２１及び列電極駆動回路２２を駆動するための制御回
路２３、電圧発生回路２４を示し、図７は液晶パネル１
を駆動させるための駆動信号の一例を示すタイミングチ
ャートである。 【０００４】マトリクス型液晶表示装置の表示パネル１
においては、図５に示すように第一の基板１０に設けら
れた複数の行電極１１と複数の列電極１２、行電極１１
と列電極１２の交点の近傍に薄膜トランジスタからなる
スイッチング素子１３が具備され、スイッチング素子１
３のドレイン端子には行列状に配置された絵素電極１４
の一つが接続されている。またスイッチング素子１３の
ゲート端子には行電極１１が、ソース端子には列電極１
２が接続されている。列電極１２に印加された電圧を選
択するため、行電極１１にスイッチング素子１３をＯＮ
状態にするための電圧を印加することにより、列電極１
２に印加されている電圧が絵素電極１４に書き込まれる
ことにより表示を行う。 【０００５】図７は、行電極が４本の場合の液晶パネル
の駆動信号を示し、Ｇ１〜Ｇ４は行電極１１の１行目〜
４行目に印加される信号走査パルスを示し、Ｓｉは列電
極１２のｉ列目に印加される信号を示している。なお、
Ｖ１〜Ｖ４はｉ列目の列電極１２のそれぞれに接続され
たスイッチング素子１３を通して絵素電極１４に書き込
まれるべき電圧である。 【０００６】行電極１１の１行目に、走査パルスＧ１を
印加して期間Ｔ１においてスイッチング素子１３をＯＮ
状態にすると行電極１１の１行目に対応する絵素電極１
４は列電極１２に印加されている電圧に対応する表示を
行う。この後、行電極１１の２行目から４行目に順次走
査パルスＧ２からＧ４を印加すると共に、列電極１２絵
素電極に対応する電圧を印加することにより２行目から
４行目の絵素電極１３に電圧が印加され一画面分の表示
が終了する。その後さらに再び行電極１１の１行目から
４行目に同様に順次走査パルスＧ１からＧ４が印加され
る。このような走査がフィールド毎に繰り返される。 【０００７】ここで、行電極１１の１行目に接続された
スイッチング素子１３に着目すると、走査パルスＧ１に
より期間Ｔ１の間スイッチング素子１３がＯＮ状態にな
るとその間列電極１２では電圧Ｖ１が絵素電極１４に書
き込まれ、期間Ｔ２〜Ｔ４ではスイッチング素子１３が
ＯＦＦ状態となるため書き込まれた電圧Ｖ１は期間Ｖの
間液晶層１５に保持される。その後、期間Ｔ１’に再び
スイッチング素子１３がＯＮ状態となり絵素電極１４に
は電圧−Ｖ１が書き込まれ、そして期間Ｔ２’〜Ｔ４’
の間保持される。絵素電極１４には結果として信号Ｇ１
Ｓｉに示すように振幅Ｖ１の交流矩形波電圧が印加され
ることになる。ここで、信号Ｓｉは表示絵素１４に交流
が印加されるように期間Ｖ毎に電圧の極性が反転するよ
うにしている。なお、絵素電極１４には液晶層１５を介
して対面している第二の基板１７にある対向電極１６が
存在しており、絵素電極１４と対向電極１６と、それら
の間に存在する液晶層１５とで電気的容量が形成され、
さらに必要に応じて絵素電極１４と対向電極１６間に付
加容量が設けられることがある。 【０００８】このような表示動作を実現するための表示
装置の駆動回路の一例について説明を行う。図６におい
て、行電極駆動回路２１はシフトレジスタにより構成さ
れており、行電極駆動回路２１は信号Ｇ１〜Ｇ４のよう
な走査パルスを行電極１１に出力する。列電極駆動回路
２２は信号Ｓｉを列電極１２に出力している。制御回路
２３は行電極駆動回路２１、列電極駆動回路２２が信号
Ｇ１〜Ｇ４及び信号Ｓｉを作成するのに必要な制御信号
を出力している。電源回路２４はスイッチング素子１３
をＯＮ，ＯＦＦするための電圧ＶＧＨ，ＶＧＬを行電極
駆動回路２２に出力している。 【０００９】 【発明が解決しようとする課題】上記の表示装置の駆動
回路において、定常動作状態であれば図７に示す信号Ｇ
１〜Ｇ４、Ｓｉが液晶パネル１に順次供給されることに
なる。しかしながら電源投入直後では制御回路２３は動
作が不安定であり、行電極駆動回路２１及び列電極駆動
回路２２へ供給する信号も不安定な状態となっている。
電源投入時に制御回路２３が不安定のため行電極駆動回
路２１の動作も不安定となり、しいては走査パルスＧ１
〜Ｇ４の出力も不安定となる。図６に示すような同一の
行電極を左右から駆動する行電極駆動回路２１におい
て、左右の行電極駆動回路２１から出力される電圧がＶ
ＧＨとＶＧＬのどちらが出力されるか不確定となってい
る。 【００１０】行電極駆動回路２１から出力されるＶＧＨ
は例えば＋１５Ｖ程度、またＶＧＬは−１０Ｖ程度であ
ると、左右の行電極駆動回路２１の出力がそれぞれ異な
った場合、ＶＧＨとＶＧＬの電位差は＋２５Ｖとなり、
行電極１１のインピーダンスが例えば１０ＫΩとする
と、１本の行電極１１に流れる電流は、Ｉ（１本の電
流）＝Ｖ（電位差）／Ｒ（インピーダンス）であり、
０．００２５Ａの電流が流れることとなる。 【００１１】左右の行電極駆動回路２１の出力が全て異
なった場合、つまり一方の行電極駆動回路２１の出力が
すべてＶＧＨレベルの電圧であり、逆側の行電極駆動回
路２１の出力がすべてＶＧＬレベルの電圧とすると、Ｘ
ＧＡで行電極１１の数が７６８本の場合は、Ｉ（７６８
本）＝Ｉ（１本の電流）×７６８本であり、１．９２Ａ
の大電流が電源投入時から表示装置の駆動回路が定常状
態となるまでの間流れることとなる。 【００１２】しかしながら近年低消費化が進み、ＶＧＨ
電圧及びＶＧＬ電圧を発生する電圧発生回路２４は、大
きな電流容量は持っておらず大電流が流れる場合、電圧
ドロップ、電源回路のシャットダウン、または電源ＩＣ
の破壊を招く可能性がある。そこで、本発明はこのよう
な問題を解決するために電源投入後、ＶＧＨ電圧、ＶＧ
Ｌ電圧を発生する電圧発生回路２４が定常状態の電流容
量しか持っていなくても上記のような問題を発生しない
表示装置の駆動回路の提供を目的とする。 【００１３】 【課題を解決するための手段】本発明は、複数の行電極
と複数の列電極の各交点の近傍にスイッチング素子を具
備したマトリクス型液晶表示パネルと、前記行電極を選
択状態にするための走査パルスを前記行電極の一方の端
部より供給する第１の行電極駆動回路と、前記行電極を
選択状態にするための前記走査パルスと同一の信号を前
記行電極の他方の端部より供給する第２の行電極駆動回
路と、前記走査パルスと同期して表示すべき絵素電極の
表示内容に対応する信号を上記列電極に供給する列電極
駆動回路を有する表示装置の駆動回路において、電源投
入時より所定時間に亙って、第１の行電極駆動回路と第
２の行電極駆動回路から出力される上記走査パルスを同
電位に固定する手段を具備したことを特徴とする。 【００１４】以下に本発明による作用について説明す
る。 【００１５】本発明によれば、電源投入後の所定期間、
両行電極駆動回路の出力を同電位に固定させることによ
り行電極の電位差がなくなり、行電極には電流が流れな
くなる。よって、電源投入直後の制御回路が不安定な期
間、大電流が流れることがなくなりそれにより定常状態
の電流容量しか持っていなくても電圧ドロップ、電源回
路のシャットダウン、または電源ＩＣが破壊されること
がない。 【００１６】 【発明の実施の形態】図１は、本発明の実施形態である
マトリクス型液晶表示装置のブロック図であり、マトリ
クス型液晶表示装置は、表示パネル４４と、表示パネル
４４を駆動する列電極駆動回路４７と複数の行電極駆動
回路４１と、列電極駆動回路４７と行電極駆動回路４１
の制御信号を生成する制御回路４５と、電圧発生回路４
６を有する。図２はこの駆動回路の動作を説明するため
の各部の信号波形を示すタイミングチャートである。行
電極駆動回路４１では、シフトレジスタ４２とそれの出
力に接続されたバッファ４３にて構成されている。 【００１７】バッファ４３の出力端子は表示パネル４４
の行電極ＯＧ1、ＯＧ2、・・・、ＯＧn-1、ＯＧnに接続
されている。この行電極ＯＧ１〜ＯＧｎは図５に示す行
電極１１に相当するものであり、薄膜トランジスタのゲ
ート電極に接続されている。 【００１８】制御回路４５には基準同期信号（水平同期
信号、垂直同期信号、ドットクロック等）が入力されて
おり、この基準同期信号入力から行電極駆動回路用のス
タートパルスＳＰＳと、クロックパルスＣＬＳと、制御
信号ＬｏｗＱとを発生する。スタートパルスＳＰＳ、ク
ロックパルスＣＬＳ、制御信号ＬｏｗＱはそれぞれシフ
トレジスタ４２のＤ端子、ＣＫ端子、Ｒ端子に供給され
る。 【００１９】また制御回路４５の出力信号（表示デー
タ）が列電極駆動回路４７に供給されるように構成され
ている。列電極駆動回路４７の出力端子は表示パネル４
４の列電極に接続されている。表示パネル４４の細部
は、図５に示される構成と同等である。 【００２０】実施形態１の動作を図２を参照しながら説
明する。なお、図２において、信号ＶＳＨは行電極駆動
回路の電源電圧の波形を示し、信号ＬｏｗＱは制御信号
の波形を示し、ＳＧ１〜ＳＧｎは行電極ＯＧ１〜ＯＧｎ
に供給される走査信号の波形を示し、ＣＬＳはクロック
パルスの波形を示している。 【００２１】表示装置には電源スイッチが設けられてお
り、ｔ時点で前記電源スイッチをＯＮ状態にして電源投
入すると、電圧発生回路４６の出力として信号ＶＳＨが
高レベルとなる。制御回路４５は信号ＶＳＨが高レベル
になった時から制御信号ＬｏｗＱとして高レベルの出力
を発生する。この高レベルの制御信号ＬｏｗＱが両辺の
行電極駆動回路のシフトレジスタ４２に入力され、シフ
トレジスタ４２はリセットされる。このリセット状態は
制御信号ＬｏｗＱが高レベルの間保持される。このリセ
ット状態においては、シフトレジスタ４２の出力は低レ
ベルであり、走査パルスＳＧ１〜ＳＧｎも低レベルであ
る。従って、左右の行電極駆動回路４１から出力される
走査パルスはこの期間共に低レベルとなり両行電極間の
電位差はなくなる。 【００２２】制御回路４５は所定時間Ｔを経過すると制
御信号ＬｏｗＱが低レベルになる。ここで、この所定時
間Ｔは表示装置の回路例えば制御回路４５の動作が電源
投入時の不安定な状態を脱し安定した定常動作状態に入
るまでの必要な時間を考慮して定められるものである。 【００２３】制御信号ＬｏｗＱが低レベルになるとシフ
トレジスタ４２は、スタートパルスＳＰＳ、クロックパ
ルスＣＬＳに応答する状態になる。従って、スタートパ
ルスＳＰＳの入力後、クロック信号ＣＬＳを受けるとシ
フトレジスタ４２の走査信号ＳＧ１が図２に示すように
高レベルの走査パルスを発生する。なお、スタートパル
スＳＰＳは走査の開始点を規定するためのものである。
走査信号ＳＧ１の走査パルスにより行電極ＯＧ１に接続
されているスイッチング素子をＯＮ状態とし、列電極駆
動回路４７より出力された信号に関連して１行目の表示
絵素が表示を行う。 【００２４】その後、クロックパルスＣＬＳが発生する
毎に順次走査信号ＳＧ２、・・・、ＳＧｎが図２に示す
ような高レベルのパルスを発生し、その結果、一画面分
の表示を行う。この後、シフトレジスタ４２は再び制御
回路４５よりスタートパルスＳＰＳが入力され、上記と
同様にして走査パルスＳＧ１〜ＳＧｎを発生する。こう
して、表示絵素には制御回路４５の動作が安定な状態に
なって後、左右の列電極駆動回路４１より同様の走査パ
ルスが出力されるため行電極間には電位差がなくなる。 【００２５】制御回賂４５は、電源投入後所定時間走査
パルスの発生を休止させるための制御信号ＬｏｗＱを発
生する手段を含んでおり、電源投入後所定時間に亙って
走査パルスの発生を休止させるための休止制御用回路を
付加することによって実現できる。このような回路は基
本的には電源の投入時に計時動作を開始し、所定時間Ｔ
経過後に出力を発生する計時回路とし、この出力を制御
信号ＬｏｗＱとして利用しても良い。 【００２６】電源投入後所定時間走査パルスの発生を休
止させるための制御信号ＬｏｗＱを発生する制御回路４
５の休止用回路の例について以下に説明する。図３は本
発明の表示装置の駆動回路における要部である休止制御
用回路のブロック図を示す。制御信号ＬｏｗＱは図３に
おいて、バッファ７０から出力される信号Ｓ７である。 【００２７】表示装置を駆動するための電源の出力は抵
抗６１を介してコンデンサ６２に供給されるように構成
されている。このコンデンサ６２の抵抗６１側の端子は
入力バッフア６６を介してフリップフロップ６７、６８
の端子ＲＢに接続されている。 【００２８】このフリップフロップ６７の端子Ｑ１Ｂ
は、端子Ｄ１とフリップフロップ６８の端子ＣＫ２に接
続されている。フリップフロップ６８の端子Ｑ２Ｂは、
端子Ｄ２とラッチ回路６９の一方の入力端子ｔ１に接続
されている。このラッチ回路６９は２個のＮＡＮＤゲー
トを相互に一方の出力を他方の入力に接続して構成され
ている。このラッチ回路６９の他方の入力端子ｔ２は入
力バッフア６６の出力側に接続され、出力端子ｔ３がバ
ッファ７０に接続されている。フリップフロップ６７の
端子ＣＫ１は水平同期信号の１／２の周波数で同期した
信号Ｓ４が供給される。バッファ７０の出力端子は行電
極駆動回路４１を構成するシフトレジスタ４２のＤフリ
ップフロップ６５の端子ＲＢに接続されている。シフト
レジスタ４２は複数段のＤフリップフロップ６５から構
成されており、１段目のフリップフロップ６５の端子Ｑ
が次段のＤフリップフロップ６５の端子Ｄに接続され、
以下同様に相互に接続されている。１段目のフリップフ
ロップ６５の端子ＤにはスタートパルスＳＰＳが供給さ
れ、各フリップフロップ６５の端子ＣＫＢにはクロック
パルスＣＬＳが供給され、端子ＱＢの出力信号が走査信
号として出力されるように構成されている。 【００２９】上述した図３の回路の動作について、図４
を参照しながら説明する。表示装置の電源回路をスイッ
チにて投入すると、前記電源回路の出力として信号Ｓ１
が得られる。この信号Ｓ１により抵抗６２を介してコン
デンサ６１が充電され、コンデンサ６１の抵抗６２側の
端子には信号Ｓ２が得られる。この信号Ｓ２がバッファ
６６に入力されると、信号Ｓ２がバッファ６６のスレッ
シュホールド電圧Ｖｔｈのレベルになると高レベルにな
り、信号Ｓ３となる。そして、この信号Ｓ２はコンデン
サ６２の容量、抵抗６１の抵抗値で定まる時定数に応じ
て遅延された信号が得られる。 【００３０】信号Ｓ４は高レベルと低レベルをくり返
し、その周期は水平同期信号の１／２の周波数で同期し
たものであり、フリップフロップ６７の端子ＣＫ１には
供給されている。フリップフロップ６７とフリップフロ
ップ６８の端子ＲＢに信号Ｓ３が供給されており、端子
Ｑ１Ｂ、端子Ｑ２Ｂはそれぞれ信号Ｓ５、Ｓ６が出力さ
れる。この信号Ｓ６と信号Ｓ３を入力とするラッチ回路
６９の出力がバッファ７０を通過し、信号Ｓ７が得られ
る。 【００３１】電源投入直後では、信号Ｓ３は低レベルで
あり、このためフリップフロップ６７、６８はともにリ
セット状態にあり、信号Ｓ５及び信号Ｓ６はともに高レ
ベルである。このとき、ラッチ回路６９は低レベルの信
号Ｓ３が入力されているため、ラッチ回路６９の出力が
高レベルであり、信号Ｓ７が高レベルとなっている。 【００３２】時間Ｔ１が経過した後、コンデンサ６２へ
の充電によって信号Ｓ２がバッファ６６のスレッシュホ
ールドレベルＶｔｈに達し信号Ｓ３が高レベルになる
と、フリップフロップ６７，６８のリセット状態が解除
される。ここで、ラッチ回路６９では端子の信号Ｓ３が
高レベルになるがその出力は高レベルを維持する。 【００３３】その後、フリップフロップ６７の端子ＣＫ
１の入力である信号Ｓ４が高レベルになると、端子Ｑ１
Ｂの出力である信号Ｓ５が低レベルになる。低レベルと
なった信号Ｓ５がフリップフロップ６７の端子Ｄ１とフ
リップフロップ６８の端子ＣＫ２に入力されている。こ
のとき、フリップフロップ６８は端子ＣＫ２に立ち下が
りの信号として作用し、フリップフロップ６８は反転し
ないためラッチ回路６９の出力は変化しない。 【００３４】その後、信号Ｓ４が低レベルから高レベル
に変化すると、フリップフロップ６７が反転し、端子Ｑ
１Ｂの出力である信号Ｓ５が低レベルから高レベルへと
変化する。この信号Ｓ５のレベルの変化によりフリップ
フロップ６８の端子Ｑ２の出力である信号Ｓ６が高レベ
ルから低レベルへと変化する。この低レベルの信号Ｓ６
がラッチ回路６９に入力され、ラッチ回路６９が反転
し、その出力である信号が低レベルになり、従ってバッ
ファ７０の出力である信号Ｓ７が低レベルになる。 【００３５】このようにして信号Ｓ７は電源投入直後か
ら高レベルである時間は、少なくとも上記時間Ｔ１と信
号Ｓ４の周期の期間である。 【００３６】この信号Ｓ７は、シフトレジスタ４２を構
成するＤフリップフロップ６５の端子Ｒにリセット信号
として入力されるため、この信号Ｓ７が高レベルの間シ
フトレジスタ４２はリセット状態にあり、走査パルスが
出力されることはない。なお、信号Ｓ７が低レベルにな
った後、スタートパルスＳＰＳが１段目のフリップフロ
ップ６５に供給され、さらにクロックパルスＣＬＳが供
給されると走査パルスが１段目のフリップフロップ６５
の端子ＱＢから発生し、行電極の走査が開始され、さら
にクロックパルスＣＬＳの発生毎に２段目のフリップフ
ロップ、３段目のフリップフロップの順に後段の端子Ｑ
Ｂから走査パルスが発生することとなる。 【００３７】本実施形態においては、行電極駆動回路の
シフトレジスタを所定時間リセット状態にすることによ
り走査パルスの信号を低レベルに固定する例について説
明したが、高レベルに固定しても同様の効果が得られ
る。この他にシフトレジスタのセット入力を制御する方
法、例えばスタートパルスＳＰＳの入力系にゲート回路
を設け、該ゲート回路を上記信号Ｓ７に応答して所定時
間経過前はオフ状態とし、所定時間経過後はオン状態と
するよう制御すること等、種々の方法がある。 【００３８】 【発明の効果】本発明の表示装置の駆動回路によれば、
電源投入時の制御回路の動作が不安定な期間、行電極の
両端に接続される一対の行電極駆動回路の電位が同電圧
に固定されるため行電極間に大電流が流れることがなく
なる。この結果、電源回路が定常状態の電流容量しか持
っていなくても電圧ドロップ、電源回路のシャットダウ
ン、電源ＩＣの破壊を防ぐことができる。
【図面の簡単な説明】
【図１】本実施形態の表示装置の駆動回路を示すブロッ
クである。 【図２】図１の駆動回路を説明する各部の信号波形を示
すタイミングチャートである。 【図３】本実施形態の制御回路と行電極駆動回路の回路
図である。 【図４】図３の回路図の動作を説明する各部の波形を示
すタイミングチャートである。 【図５】表示パネルの等価回路を示す。 【図６】表示パネルの駆動のための従来の表示装置の駆
動回路のブロック図である。 【図７】表示パネルの駆動のための動作を説明する各部
の波形を示すタイミングチャートである。 【符号の説明】 ４１ 行電極駆動回路 ４２ シフトレジスタ ４３ バッファ ４４ 表示パネル ４５ 制御回路 ４６ 電圧発生回路 ４７ 列電極駆動回路 ６１ 抵抗 ６２ コンデンサ ６５ Ｄフリップフロップ ６６ 入カバッフア ６７ フリップフロップ ６８ フリップフロップ ６９ ラッチ回路 ７０ 出カバッフア ＯＧ 行電極 ＳＰＳ スタートパルス ＣＬＳ クロックパルス ＬｏｗＱ 制御信号
クである。 【図２】図１の駆動回路を説明する各部の信号波形を示
すタイミングチャートである。 【図３】本実施形態の制御回路と行電極駆動回路の回路
図である。 【図４】図３の回路図の動作を説明する各部の波形を示
すタイミングチャートである。 【図５】表示パネルの等価回路を示す。 【図６】表示パネルの駆動のための従来の表示装置の駆
動回路のブロック図である。 【図７】表示パネルの駆動のための動作を説明する各部
の波形を示すタイミングチャートである。 【符号の説明】 ４１ 行電極駆動回路 ４２ シフトレジスタ ４３ バッファ ４４ 表示パネル ４５ 制御回路 ４６ 電圧発生回路 ４７ 列電極駆動回路 ６１ 抵抗 ６２ コンデンサ ６５ Ｄフリップフロップ ６６ 入カバッフア ６７ フリップフロップ ６８ フリップフロップ ６９ ラッチ回路 ７０ 出カバッフア ＯＧ 行電極 ＳＰＳ スタートパルス ＣＬＳ クロックパルス ＬｏｗＱ 制御信号
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平２−88（ＪＰ，Ａ)
特開 平１−253798（ＪＰ，Ａ)
特開 平６−27902（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/133
G09G 3/36
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 複数の行電極と複数の列電極の各交点の
近傍にスイッチング素子を具備したマトリクス型液晶表
示パネルと、前記行電極を選択状態にするための走査パ
ルスを前記行電極の一方の端部より供給する第１の行電
極駆動回路と、前記行電極を選択状態にするための前記
走査パルスと同一の信号を前記行電極の他方の端部より
供給する第２の行電極駆動回路と、前記走査パルスと同
期して表示すべき絵素電極の表示内容に対応する信号を
上記列電極に供給する列電極駆動回路を有する表示装置
の駆動回路において、 電源投入時より所定時間に亙って、第１の行電極駆動回
路と第２の行電極駆動回路から出力される上記走査パル
スを同電位に固定する手段を具備したことを特徴とする
表示装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04924498A JP3436680B2 (ja) | 1998-03-02 | 1998-03-02 | 表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04924498A JP3436680B2 (ja) | 1998-03-02 | 1998-03-02 | 表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11249100A JPH11249100A (ja) | 1999-09-17 |
| JP3436680B2 true JP3436680B2 (ja) | 2003-08-11 |
Family
ID=12825457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04924498A Expired - Lifetime JP3436680B2 (ja) | 1998-03-02 | 1998-03-02 | 表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3436680B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001249646A (ja) * | 2000-03-06 | 2001-09-14 | Toshiba Corp | 液晶表示装置 |
| KR100389019B1 (ko) * | 2000-11-22 | 2003-06-25 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 리셋회로 |
| JP5094757B2 (ja) * | 2009-02-06 | 2012-12-12 | 三菱電機株式会社 | 初期リセット信号生成回路 |
-
1998
- 1998-03-02 JP JP04924498A patent/JP3436680B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11249100A (ja) | 1999-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100796298B1 (ko) | 액정표시장치 | |
| KR100602761B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JP3129271B2 (ja) | ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置 | |
| KR101272337B1 (ko) | 부분 화면 표시가 가능한 표시장치 및 그 구동방법 | |
| US8514163B2 (en) | Display apparatus including a gate driving part having a transferring stage and an output stage and method for driving the same | |
| JP3722812B2 (ja) | 容量性負荷の駆動回路および駆動方法 | |
| CN107464519B (zh) | 移位寄存单元、移位寄存器、驱动方法、显示面板和装置 | |
| US7532189B2 (en) | Liquid crystal display capable of making flicker difficult to be observed and reducing power consumption | |
| JP2001343928A (ja) | 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置 | |
| KR100365500B1 (ko) | 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치 | |
| JP2001092424A (ja) | 電気光学装置及びそれを用いた電子機器並びに表示駆動ｉｃ | |
| US10748465B2 (en) | Gate drive circuit, display device and method for driving gate drive circuit | |
| JP2007530999A (ja) | 表示ユニット | |
| JP2008241976A (ja) | 液晶装置、その駆動方法および電子機器 | |
| JP2011085680A (ja) | 液晶表示装置、走査線駆動回路および電子機器 | |
| JP3632637B2 (ja) | 電気光学装置、その駆動方法、電気光学装置の駆動回路および電子機器 | |
| JP5044876B2 (ja) | 液晶表示装置の駆動方法および液晶表示装置 | |
| JP3844668B2 (ja) | 液晶表示装置の駆動方法及び駆動回路 | |
| JPH04204993A (ja) | 表示装置の駆動回路 | |
| KR100995627B1 (ko) | 쉬프트 레지스터 회로 | |
| KR20080030795A (ko) | 부분 화면 표시가 가능한 표시장치 및 그 구동방법 | |
| JP3436680B2 (ja) | 表示装置の駆動回路 | |
| JP3193462B2 (ja) | アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法 | |
| JP2806718B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| CN112037729A (zh) | 显示面板控制方法及装置、显示面板及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 10 |
|
| SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |