JP2000310968A - 画像表示装置および方法 - Google Patents

画像表示装置および方法

Info

Publication number
JP2000310968A
JP2000310968A JP11366624A JP36662499A JP2000310968A JP 2000310968 A JP2000310968 A JP 2000310968A JP 11366624 A JP11366624 A JP 11366624A JP 36662499 A JP36662499 A JP 36662499A JP 2000310968 A JP2000310968 A JP 2000310968A
Authority
JP
Japan
Prior art keywords
signal
wiring
length
level period
image display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11366624A
Other languages
English (en)
Inventor
Shuki Ando
宗棋 安藤
Osamu Sagano
治 嵯峨野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11366624A priority Critical patent/JP2000310968A/ja
Priority to US09/484,432 priority patent/US7106277B2/en
Publication of JP2000310968A publication Critical patent/JP2000310968A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 画像表示装置の配線間での干渉による信号の
乱れによる影響を抑制する。 【解決手段】 複数の配線と、該複数の配線それぞれに
よって信号がそれぞれ印加される複数の表示素子と、前
記信号を発生する信号回路とを有しており、前記信号回
路は、各配線の隣接配線に印加される信号のハイレベル
期間の長さに応じて補正されたハイレベル期間の長さに
応じて、または、前記ハイレベル期間内における隣接配
線に印加される信号のレベル変化の回数に応じて、また
は、各配線に対して隣接配線に印加される信号のレベル
変化による輝度変化を抑制するよう、補正されたハイレ
ベル期間の長さを有する信号を出力する。好適には、ク
ロストーク補正部１３にて、隣接配線の輝度信号Ｓ１８
及びＳ１９に基づいて、ｄ端子に入力される自配線の輝
度信号Ｓ１７の補正を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表示素子を用いて
画像表示を行う画像表示装置および画像表示方法に関わ
るものである。特に好適には、平面上に画像を形成する
構成に関わる。
【０００２】
【従来の技術】図１５は、変調信号の駆動開始時刻が同
一であるパルス幅変調により映像を表示する従来の画像
表示装置の構成を示す。図１６は、この装置における動
作のタイミングを示す。図１５において、１は装置の動
作タイミングを生成するタイミング制御部、２は入力さ
れた映像信号Ｓ１を画素毎の輝度を表すデジタル信号Ｓ
２に変換するＡ／Ｄコンバータ、４は行方向と列方向に
直行する配線がされており、配線の交点に表示素子が配
置されている表示パネル、３は表示パネル４の行選択線
をコントロールする行選択制御部、５はデジタル化され
た映像信号Ｓ２を分配するシフトレジスタ、６はシフト
レジスタ５によって配分される輝度信号をパルス幅変調
して表示輝度の制御を行うＰＷＭジェネレータ、７はシ
フトレジスタ５およびＰＷＭジェネレータ６を有する列
駆動制御部である。
【０００３】この構成において、入力映像信号Ｓ１は、
Ａ／Ｄコンバータ２によって画素毎の輝度を表すデジタ
ル信号Ｓ２に変換され、シフトレジスタ５によって各画
素に対応するＰＷＭジェネレータ６に転送される。ＰＷ
Ｍジェネレータ６はタイミング制御部１からの信号によ
って輝度信号をパルス長に変調し、表示パネル４の列配
線を駆動する。これと同時に、行選択制御部３によって
表示すべき画素に対応する行を順次駆動する。これによ
って各素子が映像信号に対応して駆動される。
【０００４】ＰＷＭジェネレータ６の構成を図１７に、
状態遷移を図１８に、動作のタイミングを図１９に示
す。図１７において、１０はクロックパルスＳ１０を供
給するクロックジェネレータである。１１はダウンカウ
ンタであり、ＣＫ端子にクロックパルスが入力される
と、不図示の内部レジスタｃｔの値を１減算し、カウン
タの値が０になるとカウント動作を停止してＮＺ端子を
ハイレベルにする。また、ＬＯＡＤ端子にパルスが入力
されると、ＤＡＴＡ入力の値を内部レジスタにロード
し、カウント動作を再開する。１２は出力ドライバであ
り、カウンタ１１のＮＺ端子のレベルを入力として、表
示パネル４を駆動する。
【０００５】ダウンカウンタ１１のＬＯＡＤ端子に入力
されるＳ１１は、輝度信号Ｓ１２のロードのタイミング
信号であり、水平同期信号もしくはそれを基にした信号
である。ＤＡＴＡ端子に入力される輝度信号Ｓ１２はデ
ジタル化された輝度信号である。Ｓ１３（図１９）はカ
ウンタ１１内のレジスタｃｔの値である。Ｓ１４は内部
レジスタＳ１３が０以外のときにハイレベルになる信号
である。出力ドライバ１２から出力されるＳ１５は信号
Ｓ１４に従って出力される変調信号である。
【０００６】図１５より、ＰＷＭジェネレータ６は、以
上の構成および動作により、シフトレジスタ５からの輝
度信号をパルスの長さに変調してパネル４に出力する。
【０００７】
【発明が解決しようとする課題】本発明は、好適な画像
表示が可能な画像表示装置を実現すること、及び好適な
画像表示が可能な画像表示方法を実現することを課題と
する。例えば、図１５に示した構成においては、表示パ
ネル４の各配線同士には配線間容量と呼ばれる浮遊容量
が存在するため、隣り合った３本の配線に図２０に示す
ような駆動波形を加えようとしても、配線間容量による
クロストークによって実際には図２１に示すような乱れ
た波形が素子に加えられる。これでは実効的なパルス長
が変化したことになるため、精度よくパルス幅変調を行
うことは困難である。この現象は、素子の駆動方法が定
電流駆動のときに、特に顕著に見られるようになる。
【０００８】
【課題を解決するための手段】本発明は上述した課題を
解決するためになされたものである。第一に、本発明に
係る画像表示装置は以下のように構成される。複数の配
線と、該複数の配線それぞれによって信号がそれぞれ印
加される複数の表示素子と、前記信号を発生する信号回
路とを有しており、前記信号回路は、各配線の隣接配線
に印加される信号のハイレベル期間の長さに応じて補正
されたハイレベル期間の長さを有する信号を出力するも
のであることを特徴とする画像表示装置。
【０００９】ここで、前記信号回路は、所定の値を有す
る信号に応じたハイレベル期間の長さを有する信号を発
生する変調回路を有しており、前記補正されたハイレベ
ル期間の長さを有する信号は、隣接配線に印加される信
号に対応する輝度信号の値に基づいて補正された値を有
する信号に応じて前記変調回路で発生される信号である
とよい。
【００１０】また、隣接配線に印加される信号に対応す
る輝度信号の値によって隣接配線に印加される信号のハ
イレベル期間の長さがわかるので、それに基づいて変調
回路に入力する信号の値を補正することができ、該補正
された信号に基づいたハイレベル期間の長さを有する信
号を変調回路で発生することができる。
【００１１】また、前記信号回路は、所定の値を有する
信号に応じたハイレベル期間の長さを有する信号を発生
する変調回路を有しており、前記補正されたハイレベル
期間の長さを有する信号は、隣接配線に出力される信号
のハイレベル期間の長さに基づいて補正されたハイレベ
ル期間の長さを有する信号としてもよい。
【００１２】ここで、隣接配線に出力される信号のハイ
レべル期間の長さに基づいて補正する際には、該ハイレ
ベル期間の長さそのものを直接的に検知する必要はな
い。具体的には、ある配線の隣接配線側に出力される信
号を検知、特には信号のレベルの変化を検知することに
よって、隣接配線に印加される信号のレベル変化による
当該配線に印加される信号のレベルへの影響の程度を予
測できるので、それにしたがって、当該配線に印加され
る信号のハイレベル期間の長さを補正することができ
る。
【００１３】また、前記信号回路は、前記各配線に対し
て、所定の期間内に、ハイレベル期間の立ち上がり時刻
が同一の信号を印加するものであるとよい。ここで、前
記信号回路は、前記配線に印加される信号のハイレベル
期間の長さを、その長さよりも隣接配線に印加される信
号のハイレベル期間の長さが短い場合に、長くする補正
を行うものであるとよい。
【００１４】また、前記信号回路は、前記各配線に対し
て、所定の期間内に、ハイレベル信号の立ち下がり時刻
が同一の信号を印加するものであるとよい。ここで、前
記信号回路は、前記配線に印加される信号のハイレベル
期間の長さを、その長さよりも隣接配線に印加される信
号のハイレベル期間の長さが短い場合に、短くする補正
を行うものであるとよい。
【００１５】第二に、本発明に係る画像表示装置は以下
のように構成される。複数の配線と、該複数の配線それ
ぞれによって信号がそれぞれ印加される複数の表示素子
と、前記信号を発生する信号回路とを有しており、前記
信号回路は、各配線に印加される信号のハイレベル期間
内における隣接配線に印加される信号のレベル変化の回
数に応じて補正されたハイレベル期間の長さを有する信
号を出力するものであることを特徴とする画像表示装
置。
【００１６】ここで、隣接配線に印加される信号のレベ
ル変化の回数に応じて補正を行う際には、隣接配線に印
加される信号のレベル変化の回数のうちの、当該配線に
印加される信号のレベルに影響を与えるもののみを考慮
すれば足りる。
【００１７】また、前記信号回路は、所定の値を有する
信号に応じたハイレベル期間の長さを有する信号を発生
する変調回路を有しており、前記補正されたハイレベル
期間の長さを有する信号は、隣接配線に印加される信号
に対応する輝度信号の値に基づいて補正された値を有す
る信号に応じて前記変調回路で発生される信号であると
よい。
【００１８】ある配線の隣接配線に印加される信号に対
応する輝度信号の値によって当該配線に印加される信号
のハイレベル期間内に隣接配線に印加される信号のレベ
ル変化の発生回数がわかるので、それに基づいて変調回
路に入力する信号の値を補正することができ、該補正さ
れた信号に基づいたハイレベル期間の長さを有する信号
を変調回路で発生することができる。
【００１９】また、前記信号回路は、所定の値を有する
信号に応じたハイレベル期間の長さを有する信号を発生
する変調回路を有しており、前記補正されたハイレベル
期間の長さを有する信号は、前記隣接配線に出力される
信号のレベル変化の回数に基づいて補正されたハイレベ
ル期間の長さを有する信号としてもよい。ある配線に印
加される信号のハイレベル期間内に生じる当該配線の隣
接配線側に出力される信号のレベルの変化を検知するこ
とによって、当該配線に印加される信号のハイレベル期
間の長さを補正することができる。
【００２０】また、前記信号回路は、前記各配線に対し
て、所定の期間内に、ハイレベル期間の立ち上がり時刻
が同一の信号を印加するものであるとよい。ここで、前
記信号回路は、前記配線に印加される信号のハイレベル
期間の長さを、そのハイレベル期間において隣接配線に
印加される信号の立ち下がりがあったときに、長くする
補正を行うものであるとよい。
【００２１】また、前記信号回路は、前記各配線に対し
て、所定の期間内に、ハイレベル信号の立ち下がり時刻
が同一の信号を印加するものであるとよい。ここで、前
記信号回路は、前記配線に印加される信号のハイレベル
期間の長さを、そのハイレベル期間において隣接配線に
印加される信号の立ち上がりがあったときに、短くする
補正を行うものであるとよい。
【００２２】第三に、本発明に係る画像表示装置は以下
のように構成される。複数の配線と、該複数の配線それ
ぞれによって信号がそれぞれ印加される複数の表示素子
と、前記信号を発生する信号回路とを有しており、前記
信号回路は、各配線に対して、隣接配線に印加される信
号のレベル変化による輝度変化を抑制するように補正さ
れたハイレベル期間の長さを有する信号を出力するもの
であることを特徴とする画像表示装置。
【００２３】ここで、前記信号回路は、各配線に印加さ
れる信号のハイレベル期間内における隣接配線に印加さ
れる信号のレベル変化による輝度変化を抑制するように
補正されたハイレベル期間の長さを有する信号を出力す
るものであるとよい。
【００２４】以上説明した各発明において、前記複数の
表示素子を同時に半駆動状態にする信号を印加する第２
配線を有する構成を好適に採用し得る。ここで半駆動状
態とは、そのままでは表示素子は実質的に駆動状態にな
らないが、信号回路からの信号がハイレベルになること
によって表示素子を駆動状態にすることができる状態の
ことをさす。半駆動状態にする信号が印加されているが
信号回路からの信号が所定のハイレベルに達していない
状態、および、信号回路からの信号が所定のハイレベル
に達しているが半駆動状態にする信号が印加されていな
い状態、においては、表示素子が実質的に駆動されない
ように設定するとよい。
【００２５】また、前記第２配線を複数有しており、該
複数の第２配線のそれぞれに対応して前記複数の表示素
子を設けた構成が好ましい。前記信号回路が信号を印加
する複数の配線と、複数の第２配線とは互いに交差する
方向に概略沿って配置されていると好適である。また、
前記信号回路が信号を印加する複数の配線と複数の第２
配線との複数の交点に対応して複数の表示素子を設ける
のが好適である。
【００２６】前記半駆動状態にする信号は複数の第２配
線を順次選択する走査信号であると好適である。
【００２７】また、前記表示素子は電子放出素子からな
り、該電子放出素子から放出される電子ビームを蛍光体
に照射させて画像を形成する物を好適に採用し得る。こ
こで、電子放出素子としては、表面伝導型電子放出素子
や、ＦＥ型電子放出素子や、ＭＩＭ型電子放出素子を用
いることができる。所定期間内に電子放出素子から放出
され蛍光体に照射される電子の量を前記信号回路からの
信号で制御することによって、所望の輝度を得ることが
できる。
【００２８】なお、本発明は、本発明に係るハイレベル
期間の補正に加えて更に他の補正を行う構成を排除する
ものではない。また、信号のハイレベルとは、素子が実
質的に駆動されない状態や素子の実質的な駆動状態が低
く実効的に機能しない状態に対応する信号レベルに対し
て実質的に画像を表示するために所望程度高い駆動状態
に対応する信号レベルのことをさすのであって、信号の
電位が低い状態に対して高い状態のみを指すのではな
い。
【００２９】第四に、本発明に係る画像表示方法は以下
のように構成される。複数の配線と、該複数の配線それ
ぞれによって信号がそれぞれ印加される複数の表示素子
を用いて画像を表示する画像表示方法であって、各配線
の隣接配線に印加される信号のハイレベル期間の長さに
応じて補正されたハイレベル期間の長さを有する信号を
前記配線に出力して前記表示素子を駆動することを特徴
とする画像表示方法。
【００３０】第五に、本発明に係る画像表示方法は以下
のように構成される。複数の配線と、該複数の配線それ
ぞれによって信号がそれぞれ印加される複数の表示素子
を用いて画像を表示する画像表示方法であって、各配線
に印加される信号のハイレべル期間内における隣接配線
に印加される信号のレベル変化の回数に応じて補正され
たハイレベル期間の長さを有する信号を前記配線に出力
して前記表示素子を駆動することを特徴とする画像表示
方法。
【００３１】第六に、本発明に係る画像表示方法は以下
のように構成される。複数の配線と、該複数の配線それ
ぞれによって信号がそれぞれ印加される複数の表示素子
を用いて画像を表示する画像表示方法であって、各配線
に対して、隣接配線に印加される信号のレベル変化によ
る輝度変化を抑制するように補正されたハイレベル期間
の長さを有する信号を出力して前記表示素子を駆動する
ことを特徴とする画像表示方法。
【００３２】なお、上述してきたハイレベル期間の補正
を行った結果、配線に印加される信号の長さが変化し、
それによって、更に補正が必要な状況となった場合、例
えば上述のようなハイレベル期間の補正を行った結果、
これまで影響を考慮する必要のなかった隣接配線による
影響を受けるようになった場合には、必要に応じて同じ
ステップを繰り返すことにより、更なる補正を行うこと
ができる。
【００３３】
【発明の実施の形態】本発明の好ましい実施形態におい
ては、補正手段は、輝度信号と補正信号を加算する加算
手段であり、あるいは補正信号に基づいて変調信号のパ
ルス印加期間を延長するパルス遅延手段である。変換手
段はアナログ−デジタルコンバータである。そして、行
配線を順に選択しながら駆動手段により列配線に駆動信
号を加えることによって画像を表示するものである。補
正信号発生手段は、各列配線についての補正信号を隣接
する列配線の輝度信号または変調信号に基づいて発生さ
せるものである。
【００３４】また、変調手段の変調方式はパルス幅変調
（ＰＷＭ）である。変調手段の変調方式が各列配線の変
調信号の駆動開始時刻が同一であるパルス幅変調である
場合は、補正信号発生手段は、各列配線の輝度信号を、
それが隣接列配線の輝度信号よりも大きいときに増加さ
せる補正信号を発生し、あるいは各列配線の変調信号の
パルスを、それが隣接列配線の変調信号のパルスよりも
長いときに延長させる補正信号を発生する。変調手段の
変調方式が各列配線の変調信号の駆動終了時刻が同一で
あるパルス幅変調である場合は、補正信号発生手段は、
各列配線の輝度信号を、それが隣接列配線の輝度信号よ
りも大きいときに減少させる補正信号を発生する。駆動
手段は定電流駆動により表示素子を駆動するものであ
る。この場合、特にクロストークによる変調信号の乱れ
が顕著であるため、本発明が有効となる。表示素子は電
子放出素子であり、この電子放出素子から放出される電
子ビームを蛍光体に照射させることにより画像が形成さ
れる。また、電子放出素子としては、表面伝導型電子放
出素子ＦＥ型電子放出素子、ＭＩＭ型電子放出素子等を
用いることができる。
【００３５】
【実施例】［第１の実施例］図１は、本発明の第１の実
施例に係る画像表示装置の構成を示す。動作タイミング
は図１６で示したものと同様である。図１において、１
は装置の動作タイミングを生成するタイミング制御部、
２は入力された映像信号Ｓ１を、画素毎の輝度を表すデ
ジタル信号Ｓ２に変換するＡ／Ｄコンバータ、３は表示
パネル４の行選択線をコントロールする行選択制御部、
４は行方向と列方向に直交する配線がされており、配線
の交点に対応して表示素子が配置されている表示パネ
ル、５はデジタル化された輝度信号Ｓ２を分配するシフ
トレジスタ、２６はシフトレジスタ５によって配分され
る輝度信号をパルス幅変調して表示輝度の制御を行うＰ
ＷＭジェネレータ、７はシフトレジスタ５およびＰＷＭ
ジェネレータ２６を有する列選択制御部である。
【００３６】この構成において、入力された映像信号Ｓ
１は、Ａ／Ｄコンバータ２によって画素毎の輝度を表す
デジタル信号に変換され、シフトレジスタ５によって各
画素に対応するＰＷＭジェネレータ２６に転送される。
各ＰＷＭジェネレータ２６には自配線の輝度信号の他に
隣接配線の輝度信号が入力されている。ＰＷＭジェネレ
ータ２６は、タイミング制御部１からの信号によって自
配線の輝度信号をパルス長に変調し、表示パネル４の列
配線を駆動する。また、これと同時に行選択制御部３に
よって表示すべき画素に対応する行を順次駆動する。こ
れによって、表示パネル４の各素子が映像信号に対応し
て駆動される。
【００３７】ＰＷＭジェネレータ２６の構成を図２に、
動作の状態遷移を図３に、動作タイミングを図４に示
す。図２において、１０はクロックジェネレータであ
り、クロックパルスの信号Ｓ１０を供給する。１１はダ
ウンカウンタであり、ＣＫ端子に信号Ｓ１０のクロック
パルスが入力されると、不図示の内部レジスタｃｔの値
を１減算する。そしてカウンタの値が０になるとカウン
ト動作を停止し、ＮＺ端子をハイレベルにする。また、
ＬＯＡＤ端子に信号Ｓ１１のパルスが入力されると、Ｄ
ＡＴＡ入力の値を内部レジスタにロードし、カウント動
作を再開する。１２は出力ドライバであり、カウンタ１
１のＮＺ端子のレベルを入力として、表示パネル４（図
１）を駆動する。１３はクロストーク補正部であり、ｄ
ｐおよびｄｎ端子に入力される隣接配線の輝度信号Ｓ１
８およびＳ１９に基づいて、ｄ端子に入力される自配線
の輝度信号Ｓ１７の補正を行う。
【００３８】信号Ｓ１１は輝度信号Ｓ１２のロードのタ
イミング信号であり、水平同期信号もしくはそれを基に
した信号である。信号Ｓ１２はデジタル化された輝度信
号である。図４中の信号Ｓ１３はカウンタ１１内のレジ
スタｃｔの値である。カウンタ１１のＮＺ端子から出力
される信号Ｓ１４は内部レジスタＳ１３が０以外のとき
にハイレベルになる信号である。出力ドライバ１２から
出力される信号Ｓ１５は信号Ｓ１４に従って出力される
変調信号である。クロストーク補正部１３のｄ端子に入
力されるＳ１７はパルス幅変調が行われる自配線の輝度
信号である。
【００３９】クロストークによる波形の乱れは、自配線
よりも隣接配線が先にローレベルになると起こる。よっ
て、クロストーク補正部１３では隣接配線の輝度信号Ｓ
１８およびＳ１９が自配線の輝度信号Ｓ１７よりも小さ
い場合に自配線の輝度信号を増やしてパルス長を長くす
ることによって等価的に補正を行う。具体的には、信号
Ｓ１７、Ｓ１８およびＳ１９の値をそれぞれｄｐ、ｄお
よびｄｎとすると、図３にも示されるように、加算手段
を用いてｄ＞ｄｐのときにｄ＝ｄ＋１とし、ｄ＞ｄｎの
ときにもｄ＝ｄ＋１として、輝度信号を１階調分増加さ
せる。また、ｄ＞ｄｐかつｄ＞ｄｎのときにはｄ＝ｄ＋
２として輝度信号を２階調分増加させるべくカウンタ１
１にロードする初期値とする。
【００４０】ＰＷＭジェネレータ２６は、以上の構成お
よび動作によって、隣接配線のクロストークによる波形
の乱れを補正したパルスを出力することができる。
【００４１】本実施例では、１つの隣接配線が先にロー
レベルになることによって生じる波形の乱れと等価的な
パルス幅が１階調分である場合について説明したが、等
価的なパルス幅が２階調分等の他の異なる値の場合で
も、ｄ＞ｄｐのときにｄ＝ｄ＋２とするなどにより、同
様にして補正することは当然可能である。また、カウン
タ１１の内部レジスタｃｔは、補正後の信号ｄが入力さ
れてもオーバフローを起こさない十分な桁を有すること
は当然必要である。
【００４２】補正信号に基づいて輝度信号を補正するこ
とによって、例えば図２２に示すように、変調信号に対
してクロストークの影響を抑えるような補償パルスが付
加される。そしてこれにより、他配線の影響によって乱
れた波形が等価的に補正される。したがって、隣り合う
配線の波形によるクロストークの影響を抑えた、精度の
高いパルス幅変調による駆動が行われる。
【００４３】なお、互いに隣接する３つの配線Ａ，Ｂ，
Ｃに対するｄの値が例えば９９，１００，１００であっ
たとき、配線Ｂに印加される信号は、配線Ａに印加され
る信号が先に立ち下がることによって影響を受けるた
め、上述の補正制御によってカウンタにロードする値は
１０１となる。ところが、それにより、配線Ｂに印加さ
れる信号よりも配線Ｃに印加される信号の立ち下がりが
早くなることになる。よって、これによる影響も緩和し
たいときには、更に上記補正後の信号値に基づいて同じ
補正を行い、配線Ａ，Ｂ，Ｃに対応するカウンタにロー
ドする初期値をそれぞれ９９，１０２，１００とすれば
よい。
【００４４】［第２の実施例］図５は、本発明の第２の
実施例に係る画像表示装置の構成を示す。この装置は、
第１の実施例において、輝度信号の補正方法およびＰＷ
Ｍジェネレータの構成を変更したものに相当する。すな
わち、図５において、３６はＰＷＭジェネレータであ
り、自配線の輝度信号の他に隣接配線のＰＷＭジェネレ
ータ３６の出力が入力されている。その他の構成は第１
の実施例と同様である。
【００４５】ＰＷＭジェネレータ３６の構成を図６に、
状態遷移を図７に、動作タイミングを図８に示す。図６
において、２１は図２のカウンタ１１とほぼ同等のカウ
ンタであるが、ＮＺＰおよびＮＺＮ端子が追加されてい
る。ＮＺＰおよびＮＺＮ端子には隣接配線のＰＷＭ出力
が入力されている。図５では図をわかりやすくするため
に配線から直接取り出しているように記載しているが、
実際にはカウンタ２１が出力するＰＷＭ信号Ｓ１４が、
隣接するＰＷＭジェネレータ３６のＮＺＰおよびＮＺＮ
端子に供給される。その他の構成は図２のＰＷＭジェネ
レータと同様である。
【００４６】この構成において、パルス遅延手段を兼ね
るカウンタ２１はカウントダウンを行い、内部レジスタ
ｃｔが０になったときにＮＺＰおよびＮＺＮ端子の状態
を調べ、ＮＺＰおよびＮＺＮのどちらか一方がローであ
れば１クロック、ＮＺＰおよびＮＺＮ両方がローであれ
ば２クロックの等価パルスを出力し、パルス長を延長し
て、波形の乱れを補正する。その他の構成および動作は
第１の実施例と同様である。
【００４７】［第３の実施例］第１の実施例では、変調
信号の駆動開始時刻が同一である変調波形を出力するＰ
ＷＭジェネレータを用いたが、本実施例では、図１２に
示すような、変調信号の駆動終了時刻が同一となる変調
波形を出力するＰＷＭジェネレータを用いている。この
場合でも、ほぼ同様の構成により変調波形の乱れを補正
することができる。本実施例におけるＰＷＭジェネレー
タの場合は、図１３に示すように、パルスの実効値が増
える方向に波形が乱れるため、図１４に示すように、Ｐ
ＷＭパルスを短くするように補正を行う。装置全体の構
成図は、第１の実施例と同様である。
【００４８】本実施例で用いるＰＷＭジェネレータの構
成を図９に、状態遷移を図１０に、タイミングを図１１
にそれぞれ示す。図９において、１４はコンパレータで
あり、（ＩＮ＋）＞＝（ＩＮ−）のときに１、（ＩＮ
＋）＜（ＩＮ−）のときに０、そして特殊な状態として
（ＩＮ−）＝０のときは常に０をＯＵＴ端子に出力す
る。３１はダウンカウンタであり、ＬＯＡＤ入力がハイ
レベルになると、内部のカウンタｃｔに２５５を代入
し、クロック入力ＣＫに基づいてダウンカウントを行
う。カウンタｃｔが０になったらカウント動作は停止す
る。カウンタｃｔの値Ｓ２２は常にコンパレータ１４の
ＩＮ−端子に入力されている。３３はクロストーク補正
部であり、自配線の輝度信号Ｓ１７、隣接配線の輝度信
号Ｓ１８およびＳ１９が入力される。輝度信号Ｓ１７、
Ｓ１８およびＳ１９の値をそれぞれｄｐ、ｄおよびｄｎ
とすると、ＤＡＴＡ端子には、ｄ＜＝ｄｐかつｄ＜＝ｄ
ｎのときにはＤＡＴＡ＝ｄ、ｄ＞ｄｐかつｄ＞ｄｎのと
きにはＤＡＴＡ＝ｄ−２、それ以外の場合はＤＡＴＡ＝
ｄ−１が出力される。
【００４９】水平同期信号Ｓ１１がカウンタ３１に入力
されると、内部カウンタｃｔが２５５よりカウントダウ
ンされる。そして、クロストーク補正部３３の出力Ｓ１
２とカウンタ３１の出力Ｓ２２をコンパレータ１４にお
いて比較することによって、図１４に示すようなＰＷＭ
出力Ｓ１４が得られる。
【００５０】その他の構成および動作は第１の実施例と
同様である。以上述べてきた実施例１〜３では、隣接配
線による影響のみを考慮するものとしたが、必要であれ
ば隣接配線だけでなく、該隣接配線の隣接配線といった
他の配線に印加される信号のレベル変化による影響まで
考慮してもよい。
【００５１】また、上述の実施例によれば、各列配線に
ついての補正信号を発生させ、これに基づいて輝度信号
または変調信号を補正するようにしたため、平行に配置
された列配線間の干渉による駆動波形の乱れを、等価的
に補正することが可能となる。
【００５２】なお、本発明が適用できる構成としては、
以上述べてきた実施例１〜３で示した構成に限られるも
のではない。実質的に隣接する配線に印加される信号の
レベル変化によって信号レベルが影響を受ける構成にお
いては、好適に用いることができる。
【００５３】
【発明の効果】以上説明したように、本発明によれば、
画像表示装置の配線間での干渉による信号の乱れによる
影響を抑制することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例に係る画像表示装置の
構成を示すブロック図である。
【図２】 図１の装置のＰＷＭジェネレータの構成を示
すブロック図である。
【図３】 図２のＰＷＭジェネレータの動作の状態遷移
図である。
【図４】 図２のＰＷＭジェネレータの動作のタイミン
グ図である。
【図５】 本発明の第２の実施例に係る画像表示装置の
構成を示すブロック図である。
【図６】 図５の装置のＰＷＭジェネレータの構成を示
すブロック図である。
【図７】 図６のＰＷＭジェネレータの動作の状態遷移
図である。
【図８】 図６のＰＷＭジェネレータの動作のタイミン
グ図である。
【図９】 本発明の第３の実施例に係るＰＷＭジェネレ
ータの構成を示すブロック図である。
【図１０】 図９のＰＷＭジェネレータの動作の状態遷
移図である。
【図１１】 図９のＰＷＭジェネレータの動作のタイミ
ング図である。
【図１２】 図９のＰＷＭジェネレータによる変調波形
を示す波形図である。
【図１３】 図１２の波形が、パルスの実効値が増える
方向に乱れる様子を示す波形図である。
【図１４】 図１３の波形を補正する様子を示す波形図
である。
【図１５】 従来例に係る、マトリックス表示パネルを
パルス幅変調によって駆動する表示装置の構成を示すブ
ロック図である。
【図１６】 図１５の表示装置の動作のタイミング図で
ある。
【図１７】 図１５の装置のＰＷＭジェネレータの構成
を示すブロック図である。
【図１８】 図１５の装置のＰＷＭジェネレータの動作
の状態遷移図である。
【図１９】 図１５の装置のＰＷＭジェネレータの動作
のタイミング図である。
【図２０】 図１５の装置における隣り合った３本の配
線の駆動波形例を示す波形図である。
【図２１】 図２０の波形の、隣接配線の駆動波形のク
ロストークによる乱れの例を示す波形図である。
【図２２】 図２１のクロストークによる波形の乱れを
補正する補償パルスを入れた駆動波形を示す波形図であ
る。
【符号の説明】
１：入力された映像信号を基に装置の各部分の動作のタ
イミング信号を生成するタイミング制御部、２：映像信
号をデジタル信号に変換するＡ／Ｄコンバータ、３：表
示パネル４の行選択信号を出力する行選択制御部、４：
マトリックス状に表示素子を配置した表示パネル、５：
輝度信号を列配線毎のＰＷＭジェネレータに振り分ける
シフトレジスタ、６：列配線の駆動を行うＰＷＭジェネ
レータ、７：表示パネル４の列配線を駆動する列駆動制
御部、１０：ＰＷＭ信号の基準となるクロックジェネレ
ータ、１１：ＰＷＭ波形を出力するカウンタ、１２：表
示パネルの駆動を行うドライバ、１３：自配線と隣接配
線の輝度信号から補正された自配線の輝度信号を出力す
るクロストーク補正部、２１：ＰＷＭ波形を出力するカ
ウンタ、２６：ＰＷＭジェネレータ、３１：ＰＷＭ波形
を出力するカウンタ、３３：自配線と隣接配線の輝度信
号から補正された自配線の輝度信号を出力するクロスト
ーク補正部、３６：ＰＷＭジェネレータ、Ｓ１：入力さ
れた映像信号、Ｓ２：映像信号を画素毎のデジタル信号
に変換した輝度信号、Ｓ１０：クロック信号、Ｓ１１：
水平同期信号、Ｓ１２：パルス幅変調する輝度信号、Ｓ
１３：カウンタ内のレジスタの値、Ｓ１４：カウンタの
出力、Ｓ１５：列配線の駆動波形、Ｓ１７：補正前の輝
度信号、Ｓ１８：隣接配線の輝度信号、Ｓ１９：隣接配
線の輝度信号、Ｓ２０：隣接配線のＰＷＭ出力波形、Ｓ
２１：隣接配線のＰＷＭ出力波形、Ｓ２２：カウンタ３
１の出力。

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 複数の配線と、該複数の配線それぞれに
    よって信号がそれぞれ印加される複数の表示素子と、前
    記信号を発生する信号回路とを有しており、前記信号回
    路は、各配線の隣接配線に印加される信号のハイレベル
    期間の長さに応じて補正されたハイレベル期間の長さを
    有する信号を出力するものであることを特徴とする画像
    表示装置。
  2. 【請求項２】 前記信号回路は、所定の値を有する信号
    に応じたハイレベル期間の長さを有する信号を発生する
    変調回路を有しており、前記補正されたハイレベル期間
    の長さを有する信号は、隣接配線に印加される信号に対
    応する輝度信号の値に基づいて補正された値を有する信
    号に応じて前記変調回路で発生される信号である請求項
    １に記載の画像表示装置。
  3. 【請求項３】 前記信号回路は、所定の値を有する信号
    に応じたハイレベル期間の長さを有する信号を発生する
    変調回路を有しており、前記補正されたハイレベル期間
    の長さを有する信号は、前記隣接配線に出力される信号
    のハイレベル期間の長さに基づいて補正されたハイレベ
    ル期間の長さを有する信号である請求項１に記載の画像
    表示装置。
  4. 【請求項４】 前記信号回路は、前記各配線に対して、
    所定の期間内に、ハイレベル期間の立ち上がり時刻が同
    一の信号を印加するものである請求項１乃至３いずれか
    に記載の画像表示装置。
  5. 【請求項５】 前記信号回路は、前記配線に印加される
    信号のハイレベル期間の長さを、その長さよりも隣接配
    線に印加される信号のハイレベル期間の長さが短い場合
    に、長くする補正を行うものである請求項４に記載の画
    像表示装置。
  6. 【請求項６】 前記信号回路は、前記各配線に対して、
    所定の期間内に、ハイレベル信号の立ち下がり時刻が同
    一の信号を印加するものである請求項１乃至３いずれか
    に記載の画像表示装置。
  7. 【請求項７】 前記信号回路は、前記配線に印加される
    信号のハイレベル期間の長さを、その長さよりも隣接配
    線に印加される信号のハイレベル期間の長さが短い場合
    に、短くする補正を行うものである請求項６に記載の画
    像表示装置。
  8. 【請求項８】 複数の配線と、該複数の配線それぞれに
    よって信号がそれぞれ印加される複数の表示素子と、前
    記信号を発生する信号回路とを有しており、前記信号回
    路は、各配線に印加される信号のハイレベル期間内にお
    ける隣接配線に印加される信号のレベル変化の回数に応
    じて補正されたハイレベル期間の長さを有する信号を出
    力するものであることを特徴とする画像表示装置。
  9. 【請求項９】 前記信号回路は、所定の値を有する信号
    に応じたハイレベル期間の長さを有する信号を発生する
    変調回路を有しており、前記補正されたハイレベル期間
    の長さを有する信号は、隣接配線に印加される信号に対
    応する輝度信号の値に基づいて補正された値を有する信
    号に応じて前記変調回路で発生される信号である請求項
    ８に記載の画像表示装置。
  10. 【請求項１０】 前記信号回路は、所定の値を有する信
    号に応じたハイレベル期間の長さを有する信号を発生す
    る変調回路を有しており、前記補正されたハイレベル期
    間の長さを有する信号は、前記隣接配線に出力される信
    号のレベル変化の回数に基づいて補正されたハイレベル
    期間の長さを有する信号である請求項８に記載の画像表
    示装置。
  11. 【請求項１１】 前記信号回路は、前記各配線に対し
    て、所定の期間内に、ハイレベル期間の立ち上がり時刻
    が同一の信号を印加するものである請求項８乃至１０い
    ずれかに記載の画像表示装置。
  12. 【請求項１２】 前記信号回路は、前記配線に印加され
    る信号のハイレベル期間の長さを、そのハイレベル期間
    において隣接配線に印加される信号の立ち下がりがあっ
    たときに、長くする補正を行うものである請求項１１に
    記載の画像表示装置。
  13. 【請求項１３】 前記信号回路は、前記各配線に対し
    て、所定の期間内に、ハイレべル信号の立ち下がり時刻
    が同一の信号を印加するものである請求項８乃至１０い
    ずれかに記載の画像表示装置。
  14. 【請求項１４】 前記信号回路は、前記配線に印加され
    る信号のハイレベル期間の長さを、そのハイレベル期間
    において隣接配線に印加される信号の立ち上がりがあっ
    たときに、短くする補正を行うものである請求項１３に
    記載の画像表示装置。
  15. 【請求項１５】 複数の配線と、該複数の配線それぞれ
    によって信号がそれぞれ印加される複数の表示素子と、
    前記信号を発生する信号回路とを有しており、前記信号
    回路は、各配線に対して、隣接配線に印加される信号の
    レベル変化による輝度変化を抑制するように補正された
    ハイレベル期間の長さを有する信号を出力するものであ
    ることを特徴とする画像表示装置。
  16. 【請求項１６】 前記信号回路は、各配線に印加される
    信号のハイレベル期間内における隣接配線に印加される
    信号のレベル変化による輝度変化を抑制するように補正
    されたハイレベル期間の長さを有する信号を出力するも
    のであることを特徴とする請求項１５に記載の画像表示
    装置。
  17. 【請求項１７】 前記複数の表示素子を同時に半駆動状
    態にする信号を印加する第２配線を有する請求項１乃至
    １６いずれかに記載の画像表示装置。
  18. 【請求項１８】 前記第２配線を複数有しており、該複
    数の第２配線のそれぞれに対応して前記複数の表示素子
    を設けた請求項１７に記載の画像表示装置。
  19. 【請求項１９】 前記半駆動状態にする信号は複数の第
    ２配線を順次選択する走査信号である請求項１８に記載
    の画像表示装置。
  20. 【請求項２０】 前記表示素子は電子放出素子からな
    り、該電子放出素子から放出される電子ビームを蛍光体
    に照射させて画像を形成する請求項１乃至１９いずれか
    に記載の画像表示装置。
  21. 【請求項２１】 複数の配線と、該複数の配線それぞれ
    によって信号がそれぞれ印加される複数の表示素子を用
    いて画像を表示する画像表示方法であって、各配線の隣
    接配線に印加される信号のハイレベル期間の長さに応じ
    て補正されたハイレベル期間の長さを有する信号を前記
    配線に出力して前記表示素子を駆動することを特徴とす
    る画像表示方法。
  22. 【請求項２２】 複数の配線と、該複数の配線それぞれ
    によって信号がそれぞれ印加される複数の表示素子を用
    いて画像を表示する画像表示方法であって、各配線に印
    加される信号のハイレベル期間内における隣接配線に印
    加される信号のレベル変化の回数に応じて補正されたハ
    イレベル期間の長さを有する信号を前記配線に出力して
    前記表示素子を駆動することを特徴とする画像表示方
    法。
  23. 【請求項２３】 複数の配線と、該複数の配線それぞれ
    によって信号がそれぞれ印加される複数の表示素子を用
    いて画像を表示する画像表示方法であって、各配線に対
    して、隣接配線に印加される信号のレべル変化による輝
    度変化を抑制するように補正されたハイレベル期間の長
    さを有する信号を出力して前記表示素子を駆動すること
    を特徴とする画像表示方法。
JP11366624A 1999-02-23 1999-12-24 画像表示装置および方法 Pending JP2000310968A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11366624A JP2000310968A (ja) 1999-02-23 1999-12-24 画像表示装置および方法
US09/484,432 US7106277B2 (en) 1999-02-23 2000-01-18 Image display apparatus and method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-45531 1999-02-23
JP4553199 1999-02-23
JP11366624A JP2000310968A (ja) 1999-02-23 1999-12-24 画像表示装置および方法

Publications (1)

Publication Number Publication Date
JP2000310968A true JP2000310968A (ja) 2000-11-07

Family

ID=26385534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11366624A Pending JP2000310968A (ja) 1999-02-23 1999-12-24 画像表示装置および方法

Country Status (2)

Country Link
US (1) US7106277B2 (ja)
JP (1) JP2000310968A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1253576A2 (en) * 2001-04-25 2002-10-30 Lg Electronics Inc. Method for driving display panel
WO2004077394A1 (en) * 2003-02-28 2004-09-10 Koninklijke Philips Electronics N.V. Driving a matrix display
WO2005109393A1 (ja) * 2004-05-12 2005-11-17 Sharp Kabushiki Kaisha 液晶表示装置、カラーマネージメント回路、及び表示制御方法
WO2009063667A1 (ja) * 2007-11-15 2009-05-22 Fuji Electric Holdings Co., Ltd. 有機ｅｌディスプレイの駆動方式及び駆動装置
WO2009078222A1 (ja) * 2007-12-17 2009-06-25 Fuji Electric Holdings Co., Ltd. 有機ｅｌパッシブマトリックス素子の駆動装置及びその方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972741B1 (en) * 1998-10-06 2005-12-06 Canon Kabushiki Kaisha Method of controlling image display
US6952193B2 (en) * 2001-12-12 2005-10-04 Canon Kabushiki Kaisha Image display apparatus and image display methods
EP1665214A4 (en) * 2003-09-19 2008-03-19 E Ink Corp METHOD FOR REDUCING EDGE EFFECTS IN DISPLAYS
KR100701090B1 (ko) * 2004-11-12 2007-03-29 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 계조 구현 장치
TWI288381B (en) * 2005-05-02 2007-10-11 Chi Mei El Corp Driving method of a dual-scan mode displayer and related display thereof
US9416551B2 (en) 2013-12-31 2016-08-16 Ultravision Technologies, Llc Preassembled display systems and methods of installation thereof
US20150187237A1 (en) 2013-12-31 2015-07-02 Ultravision Holdings, Llc System and Method for a Modular Multi-Panel Display
US9582237B2 (en) * 2013-12-31 2017-02-28 Ultravision Technologies, Llc Modular display panels with different pitches
US9195281B2 (en) 2013-12-31 2015-11-24 Ultravision Technologies, Llc System and method for a modular multi-panel display
US9311847B2 (en) 2014-07-16 2016-04-12 Ultravision Technologies, Llc Display system having monitoring circuit and methods thereof
CN105243991B (zh) * 2015-10-27 2018-01-26 深圳市华星光电技术有限公司 Amoled驱动装置
JP2017151308A (ja) 2016-02-25 2017-08-31 キヤノン株式会社 情報処理装置および情報処理方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181884A (ja) * 1983-03-31 1984-10-16 Matsushita Electric Ind Co Ltd カラ−カメラ装置
US5943094A (en) * 1991-09-04 1999-08-24 Canon Kabushiki Kaisha Image pickup device with noise data generation
JPH06180564A (ja) * 1992-05-14 1994-06-28 Toshiba Corp 液晶表示装置
US5418574A (en) * 1992-10-12 1995-05-23 Matsushita Electric Industrial Co., Ltd. Video signal correction apparatus which detects leading and trailing edges to define boundaries between colors and corrects for bleeding
JP2831518B2 (ja) * 1992-10-30 1998-12-02 シャープ株式会社 表示装置の駆動回路
JPH075836A (ja) * 1993-04-05 1995-01-10 Canon Inc 画像形成装置及び画像形成方法
JP3373008B2 (ja) * 1993-10-20 2003-02-04 オリンパス光学工業株式会社 画像像域分離装置
JP3251466B2 (ja) * 1994-06-13 2002-01-28 キヤノン株式会社 複数の冷陰極素子を備えた電子線発生装置、並びにその駆動方法、並びにそれを応用した画像形成装置
JP3854329B2 (ja) * 1995-12-27 2006-12-06 シャープ株式会社 マトリクス型表示装置の駆動回路
JPH09258169A (ja) * 1996-03-26 1997-10-03 Toshiba Corp アクティブマトリクス型液晶表示装置
JP3278375B2 (ja) * 1996-03-28 2002-04-30 キヤノン株式会社 電子線発生装置、それを備える画像表示装置、およびそれらの駆動方法
JPH09265925A (ja) * 1996-03-28 1997-10-07 Canon Inc 画像形成装置
GB9705703D0 (en) * 1996-05-17 1997-05-07 Philips Electronics Nv Active matrix liquid crystal display device
JP3418074B2 (ja) * 1996-06-12 2003-06-16 シャープ株式会社 液晶表示装置の駆動装置および駆動方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1253576A2 (en) * 2001-04-25 2002-10-30 Lg Electronics Inc. Method for driving display panel
US7230590B2 (en) 2001-04-25 2007-06-12 Lg Electronics Inc. Method and apparatus for driving display panel using pulse width modulation
WO2004077394A1 (en) * 2003-02-28 2004-09-10 Koninklijke Philips Electronics N.V. Driving a matrix display
WO2005109393A1 (ja) * 2004-05-12 2005-11-17 Sharp Kabushiki Kaisha 液晶表示装置、カラーマネージメント回路、及び表示制御方法
JP2005352437A (ja) * 2004-05-12 2005-12-22 Sharp Corp 液晶表示装置、カラーマネージメント回路、及び表示制御方法
WO2009063667A1 (ja) * 2007-11-15 2009-05-22 Fuji Electric Holdings Co., Ltd. 有機ｅｌディスプレイの駆動方式及び駆動装置
WO2009078222A1 (ja) * 2007-12-17 2009-06-25 Fuji Electric Holdings Co., Ltd. 有機ｅｌパッシブマトリックス素子の駆動装置及びその方法

Also Published As

Publication number Publication date
US7106277B2 (en) 2006-09-12
US20030117420A1 (en) 2003-06-26

Similar Documents

Publication Publication Date Title
JP2000310968A (ja) 画像表示装置および方法
KR100506463B1 (ko) 칼러액정표시의 구동회로 및 구동방법, 및 칼러액정표시장치
US6900796B2 (en) Liquid crystal display device and method for driving the same
KR101134640B1 (ko) 액정 표시 장치 및 그 구동 방법
US8508563B2 (en) Image display apparatus and control method thereof
KR100379703B1 (ko) 디스플레이의구동방법및장치
JP2001350442A (ja) 表示パネルの駆動方法、表示パネルの輝度補正装置及び駆動装置
US20070211011A1 (en) Flat panel display device and data signal generating method thereof
JP2005292804A (ja) 制御装置及び画像表示装置
JP2004287118A (ja) 表示装置
JP4588754B2 (ja) 表示装置およびテレビジョン受像機
JP4707381B2 (ja) 可変の階調表現力を有する電子放出ディスプレイ装置
US7154489B2 (en) Drive control apparatus and drive control method for display panel
US11315517B2 (en) Data driver and display apparatus that reduces deterioration of image quality due to decrease in pixel charging rate during supply of gradation voltage signal
JP3985736B2 (ja) 表示装置
US20090091519A1 (en) Display method of display device and display device
JP4560445B2 (ja) 表示装置及び駆動方法
US7468639B2 (en) Modulation circuit, driving circuit and output method
US20060066523A1 (en) Display device and display method
JP2006047996A (ja) 表示素子の駆動回路、画像表示装置、テレビジョン装置
JP2003316312A (ja) 発光素子の駆動方法
JP2000194325A (ja) 液晶表示装置及びその信号処理方法
CN114038388A (zh) 源极驱动芯片的输出控制电路以及显示面板
JP4838431B2 (ja) 画像表示装置
JPH08327981A (ja) 液晶駆動方法