JP4790486B2 - データ駆動回路、これを利用した発光表示装置、及びその駆動方法 - Google Patents

Description

本発明は、データ駆動回路、これを利用した発光表示装置、及びその駆動方法に関し、より詳細には、均一な輝度の映像を表示できるようにしたデータ駆動回路、これを利用した発光表示装置、及びその駆動方法に関する。

近年、陰極線管（ＣＲＴ：Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）の短所である重さと嵩を減らすことができる各種平板表示装置が開発されている。平板表示装置として、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、電界放出表示装置（ＦＥＤ：Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）、プラズマ表示パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、及び発光表示装置（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）などがある。平板表示装置の中で発光表示装置は、電子と正孔との再結合によって光を発生する発光素子を利用して映像を表示する。このような発光表示装置は、応答速度が速く、低い消費電力で駆動することができるという長所がある。

図１は、従来の発光表示装置をあらわす図面である。

図１を参照すれば、従来の発光表示装置は、走査線Ｓ１ないしＳｎ及びデータ線Ｄ１ないしＤｍに接続された複数の画素４０を含む画素部３０と、走査線Ｓ１ないしＳｎを駆動するための走査駆動部１０と、データ線Ｄ１ないしＤｍを駆動するためのデータ駆動部２０と、走査駆動部１０及びデータ駆動部２０を制御するためのタイミング制御部５０とを備える。

タイミング制御部５０は、外部から供給される同期信号に対応してデータ駆動制御信号ＤＣＳ及び走査駆動制御信号ＳＣＳを生成する。タイミング制御部５０から生成されたデータ駆動制御信号ＤＣＳはデータ駆動部２０に供給され、走査駆動制御信号ＳＣＳは走査駆動部１０に供給される。そして、タイミング制御部５０は、外部から供給されるデータＤａｔａをデータ駆動部２０に供給する。

走査駆動部１０は、タイミング制御部５０から走査駆動制御信号ＳＣＳの供給を受ける。走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１０は、走査信号を生成し、生成した走査信号を走査線Ｓ１ないしＳｎに順次供給する。

データ駆動部２０は、タイミング制御部５０からデータ駆動制御信号ＤＣＳの供給を受ける。データ駆動制御信号ＤＣＳの供給を受けたデータ駆動部２０は、データ信号を生成し、生成したデータ信号を走査信号と同期するようにデータ線Ｄ１ないしＤｍに供給する。

画素部３０は、外部から第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳの供給を受けて、それぞれの画素４０に供給する。第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳの供給を受けた画素４０それぞれは、データ信号に対応して第１電源ＥＬＶＤＤから発光素子を経由して第２電源ＥＬＶＳＳに流れる電流を制御することでデータ信号に対応する光を生成する。

すなわち、従来の発光表示装置で画素４０それぞれは、データ信号に対応する所定の輝度の光を生成する。しかし、従来の発光表示装置には、画素４０それぞれに含まれるトランジスターの閾値電圧のバラつき及び電子移動度（ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ）の偏差によって所望の輝度の映像を表示することができないという問題点がある。

実際に、画素４０それぞれに含まれるトランジスターの閾値電圧は、画素４０に含まれる画素回路の構造を制御することで、ある程度補償することができるが、電子移動度の偏差は補償されない。したがって、電子移動度の偏差とは無関係に均一な画像を表示することができる発光表示装置が要求されている。

なお、上述した従来のデータ駆動回路、これを利用した発光表示装置、及びその駆動方法に関する技術を記載した文献としては、下記特許文献１がある。
特開２００３−１８６４５７号公報

したがって、本発明の目的は、均一な輝度の映像を表示することができるデータ駆動回路、これを利用した発光表示装置、及びその駆動方法を提供することである。

前記目的を果たすために、本発明の第１側面は、複数の階調電圧を生成するためのガンマ電圧部と、水平期間の第１期間の間に画素から所定の電流の供給を受ける少なくとも一つの電流シンク部と、前記第１期間の間に階段波形態に上昇する比較電圧を生成する電圧生成部と、前記所定の電流に対応して生成される補償電圧と前記比較電圧とを比べて論理信号を生成するための少なくとも一つの比較器と、前記論理信号が入力されるときにｐ（ｐは自然数）ビットの補償データを生成するための少なくとも一つの補償データ生成部と、外部から供給されるｋ（ｋは自然数）ビットのデータと前記補償データを利用して合成データを生成し、前記合成データのビット値に対応して前記階調電圧の中でいずれか一つの階調電圧をデータ信号で選択するためのデジタルアナログ変換器を備えることを特徴とするデータ駆動回路を提供する。

望ましくは、前記水平期間の中で前記第１期間を除いた第２期間の間に前記データ信号を前記データ線に供給するための少なくとも一つのスイッチング部と、前記デジタルアナログ変換器と前記スイッチング部それぞれの間に位置されるバッファーをさらに備える。ここで、前記デジタルアナログ変換器は、前記ｋビットのデータを最上位ビットを含む上位ビットで配置し、前記ｐビットのデータを最下位ビットを含む下位ビットで配置して、前記ｋ＋ｐビットの前記合成データを生成することを特徴とする。

本発明の第２側面は、走査線、データ線、及び発光制御線に接続されるように位置される複数の画素を含む画素部と、前記走査線に走査信号を順次供給し、前記発光制御線に発光制御信号を順次供給するための走査駆動部と、各水平期間の第１期間の間に前記走査信号によって選択された画素から所定の電流の供給を受け、前記所定の電流に対応して生成される補償電圧に対応して生成される補償データ及び外部から供給されるデータを利用して複数の階調電圧の中でいずれか一つを選択して、前記水平期間の第１期間を除いた第２期間の間にデータ信号として前記画素に供給するためのデータ駆動部とを備えることを特徴とする。

望ましくは、前記データ駆動部は、少なくとも一つのデータ駆動回路を具備し、前記データ駆動回路それぞれは、前記複数の階調電圧を生成するためのガンマ電圧部と、前記第１期間の間に前記画素から所定の電流の供給を受ける少なくとも一つの電流シンク部と、前記第１期間の間に階段波形態に上昇する比較電圧を生成する電圧生成部と、前記補償電圧と前記比較電圧とを比べて論理信号を生成するための少なくとも一つの比較器と、前記論理信号が入力されるときにｐ（ｐは自然数）ビットの補償データを生成するための少なくとも一つの補償データ生成部と、外部から供給されるｋ（ｋは自然数）ビットの前記データと前記補償データとを利用して合成データを生成し、前記合成データのビット値に対応して前記データ信号を選択するためのデジタルアナログ変換器とを備える。

本発明の第３側面は、水平期間の第１期間の間に階段波形態に上昇する比較電圧を生成する第１段階と、前記第１期間の間に走査信号によって選択された画素から所定の電流の供給を受ける第２段階と、前記所定の電流が供給されるときに生成される補償電圧と前記比較電圧とを比べて論理信号を生成する第３段階と、前記論理信号に対応して補償データを生成する第４段階と、前記補償データと外部から入力されるデータとを合成して合成データを生成する第５段階と、前記合成データのビット値に対応して複数の階調電圧の中でいずれか一つの階調電圧をデータ信号で選択する第６段階と、前記データ信号を前記水平期間の第１期間を除いた第２期間の間に前記画素に供給する第７段階とを含むことを特徴とする
望ましくは、前記第３段階は、前記比較電圧の電圧値が前記補償電圧の電圧値以上に設定されるときに前記論理信号を生成する。また、前記第５段階は、前記データを最上位ビットを含む上位ビットで配置し、前記補償データを最下位ビットを含む下位ビットで配置して前記合成データを生成する。

上述したように、本発明のデータ駆動回路、これを利用した有機発光表示装置、及びその駆動方法によれば、画素から電流をシンクするときに発生する補償電圧を利用して補償データを生成し、この補償データと外部から供給されるデータとを利用して合成データを生成する。そして、合成データを利用して複数の階調電圧の中でいずれか一つの階調電圧をデータ信号で選択するため、トランジスターの電子移動度とは無関係に均一な画像を表示することができる。

以下、本発明の望ましい実施形態を、図２ないし図１２を参照して、詳しく説明する。

図２は、本発明の実施形態による有機発光表示装置をあらわす図面である。

図２を参照すれば、本発明の実施形態による発光表示装置は、走査線Ｓ１ないしＳｎ、発光制御線Ｅ１ないしＥｎ、及びデータ線Ｄ１ないしＤｍに接続される複数の画素１４０を含む画素部１３０と、走査線Ｓ１ないしＳｎ及び発光制御線Ｅ１ないしＥｎを駆動するための走査駆動部１１０と、データ線Ｄ１ないしＤｍを駆動するためのデータ駆動部１２０と、走査駆動部１１０及びデータ駆動部１２０を制御するためのタイミング制御部１５０とを備える。

画素部１３０は、走査線Ｓ１ないしＳｎ、発光制御線Ｅ１ないしＥｎ、及びデータ線Ｄ１ないしＤｍによって区画された領域に形成される複数の画素１４０を備える。画素１４０は、外部から第１電源ＥＬＶＤＤ、第２電源ＥＬＶＳＳ、及び基準電源Ｖｒｅｆの供給を受ける。基準電源Ｖｒｅｆの供給を受けた画素１４０それぞれは、基準電源Ｖｒｅｆと第１電源ＥＬＶＤＤの電圧差を利用して第１電源ＥＬＶＤＤの電圧降下を補償する。

そして、画素１４０それぞれは、データ信号に対応して、第１電源ＥＬＶＤＤから発光素子（図示せず）を経由して第２電源ＥＬＶＳＳに所定の電流を供給する。このために、画素１４０それぞれは、図３または図５のように構成することができる。図３または図５に図示された画素１４０の詳細な構造は後述する。

タイミング制御部１５０は、外部から供給される同期信号に対応してデータ駆動制御信号ＤＣＳ及び走査駆動制御信号ＳＣＳを生成する。タイミング制御部１５０から生成されたデータ駆動制御信号ＤＣＳはデータ駆動部１２０に供給され、走査駆動制御信号ＳＣＳは走査駆動部１１０に供給される。そして、タイミング制御部１５０は、外部から供給されるデータＤａｔａをデータ駆動部１２０に供給する。

走査駆動部１１０は、走査駆動制御信号ＳＣＳの供給を受ける。走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１１０は、走査線Ｓ１ないしＳｎに走査信号を順次供給する。そして、走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１１０は、発光制御線Ｅ１ないしＥｎに発光制御信号を順次供給する。ここで、発光制御信号は２つの走査信号と重畳されるように供給される。このために、発光制御信号の幅（パルス幅）は走査信号の幅と同じか、または広く設定される。

データ駆動部１２０は、タイミング制御部１５０からデータ駆動制御信号ＤＣＳの供給を受ける。データ駆動制御信号ＤＣＳの供給を受けたデータ駆動部１２０は、データ信号を生成し、生成したデータ信号をデータ線Ｄ１ないしＤｍに供給する。ここで、データ駆動部１２０は、１水平期間（１Ｈ）中の第１期間の間にデータ線Ｄ１ないしＤｍに所定の電流を供給し、１水平期間（１Ｈ）中の第１期間を除いた第２期間の間にデータ線Ｄ１ないしＤｍに所定の電圧を供給する。このために、データ駆動部１２０は、少なくとも一つのデータ駆動回路２００を備える。以下、説明の便宜性のために、第２期間の間にデータ線Ｄ１ないしＤｍに供給される電圧を「データ信号」と称する。

図３は、図２に図示された画素の一例をあらわす図面である。図３では、説明の便宜性のために第ｍデータ線Ｄｍ、第ｎ−１走査線Ｓｎ−１、第ｎ走査線Ｓｎ、及び第ｎ発光制御線Ｅｎに接続された画素を図示する。

図３を参照すれば、本発明の実施形態の画素１４０は、発光素子ＯＬＥＤ、および発光素子ＯＬＥＤに電流を供給するための画素回路１４２を備える。

発光素子ＯＬＥＤは、画素回路１４２から供給される電流に対応して所定の色の光を生成する。このために、発光素子ＯＬＥＤは、有機物質、燐鉱物質、及び／または無機物質などで形成される。

画素回路１４２は、第ｎ−１走査線Ｓｎ−１（以下、「以前走査線」と称する）に走査信号が供給されるときに第１電源ＥＬＶＤＤの電圧降下と第４トランジスターＭ４の閾値電圧とを補償し、第ｎ走査線Ｓｎ（以下、「現在走査線」と称する）に走査信号が供給されるときにデータ信号に対応する電圧を充電する。このために、画素回路１４２は、第１トランジスターＭ１ないし第６トランジスターＭ６、第１キャパシタＣ１、及び第２キャパシタＣ２を備える。現在走査線とは、実際に走査信号が供給されている走査線であり、以前走査線とは、現在走査線の前に走査信号が供給されていた走査線である。

第１トランジスターＭ１の第１電極はデータ線Ｄｍに接続されて、第２電極は第１ノードＮ１に接続される。そして、第１トランジスターＭ１のゲート電極は第ｎ走査線Ｓｎに接続される。このような第１トランジスターＭ１は第ｎ走査線Ｓｎに走査信号が供給されるときにターンオンされて、データ線Ｄｍと第１ノードＮ１とを電気的に接続させる。

第２トランジスターＭ２の第１電極はデータ線Ｄｍに接続されて、第２電極は第４トランジスターＭ４の第２電極に接続される。そして、第２トランジスターＭ２のゲート電極は第ｎ走査線Ｓｎに接続される。このような第２トランジスターＭ２は第ｎ走査線Ｓｎに走査信号が供給されるときにターンオンされて、データ線Ｄｍと第４トランジスターＭ４の第２電極とを電気的に接続させる。

第３トランジスターＭ３の第１電極は、基準電源Ｖｒｅｆに接続されて、第２電極は第１ノードＮ１に接続される。そして、第３トランジスターＭ３のゲート電極は第ｎ−１走査線Ｓｎ−１に接続される。このような第３トランジスターＭ３は第ｎ−１走査線Ｓｎ−１に走査信号が供給されるときにターンオンされて基準電源Ｖｒｅｆと第１ノードＮ１とを電気的に接続させる。

第４トランジスターＭ４の第１電極は、第１電源ＥＬＶＤＤに接続されて、第２電極は第６トランジスターＭ６の第１電極に接続される。そして、第４トランジスターＭ４のゲート電極は第２ノードＮ２に接続される。このような第４トランジスターＭ４は第２ノードＮ２に印加される電圧、すなわち、第１キャパシタＣ１及び第２キャパシタＣ２に充電された電圧に対応する電流を第６トランジスターＭ６の第１電極に供給する。

第５トランジスターＭ５の第２電極は第２ノードＮ２に接続されて、第１電極は第４トランジスターＭ４の第２電極に接続される。そして、第５トランジスターＭ５のゲート電極は第ｎ−１走査線Ｓｎ−１に接続される。このような第５トランジスターＭ５は第ｎ−１走査線Ｓｎ−１に走査信号が供給されるときにターンオンされて第４トランジスターＭ４をダイオード形態で接続させる。

第６トランジスターＭ６の第１電極は第４トランジスターＭ４の第２電極に接続されて、第２電極は発光素子ＯＬＥＤのアノード電極に接続される。そして、第６トランジスターＭ６のゲート電極は第ｎ発光制御線Ｅｎに接続される。このような第６トランジスターＭ６は第ｎ発光制御線Ｅｎに発光制御信号が供給されるときにターンオフされて、発光制御信号が供給されないときにターンオンされる。

ここで、第ｎ発光制御線Ｅｎに供給される発光制御信号は第ｎ−１走査線Ｓｎ−１及び第ｎ走査線Ｓｎに供給される走査信号と重畳されるように供給される。したがって、第６トランジスターＭ６は第ｎ−１走査線Ｓｎ−１及び第ｎ走査線Ｓｎに走査信号が供給されて第１キャパシタＣ１及び第２キャパシタＣ２に所定の電圧が充電されるときにターンオフされて、それ以外の場合にはターンオンされて第４トランジスターＭ４と発光素子ＯＬＥＤとを電気的に接続させる。

一方、図３では説明の便宜性のためにトランジスターＭ１ないしＭ６をＰＭＯＳタイプに図示したが、本発明はこれに限定されない。

そして、図３に図示された画素１４０に供給される基準電源Ｖｒｅｆは、発光素子ＯＬＥＤに電流を供給しない。すなわち、基準電源Ｖｒｅｆは画素１４０に電流を供給しないため、電圧降下が発生しない。したがって、基準電源Ｖｒｅｆは、画素１４０の位置とは無関係に同じ電圧値を維持することができる。ここで、基準電源Ｖｒｅｆの電圧値は、第１電源ＥＬＶＤＤと同じに設定されるか、または異なるように設定することができる。

図４は、図３に図示された画素１４０が駆動する際の各種信号波形をあらわす波形図である。図４に示すように、１水平期間（１Ｈ）は、第１期間及び第２期間に分けられる。第１期間の間にデータ線Ｄ１ないしＤｍには所定の電流ＰＣ（Ｐｒｅｄｅｔｅｒｍｉｎｅｄ Ｃｕｒｒｅｎｔ）が流れ、第２期間の間にデータ信号ＤＳ（Ｄａｔａ Ｓｉｇｎａｌ）が供給される。

実際に、第１期間の間には画素１４０からデータ駆動回路２００に所定の電流ＰＣが供給される（Ｃｕｒｒｅｎｔ Ｓｉｎｋ）。そして、第２期間の間にはデータ駆動回路２００から画素１４０にデータ信号ＤＳが供給される。以後、説明の便宜性のために基準電源Ｖｒｅｆと第１電源ＥＬＶＤＤとの初期電圧値が同じに設定されると仮定する。

図３及び図４を参照して動作過程を詳しく説明すれば、まず、第ｎ−１走査線Ｓｎ−１に走査信号が供給される。第ｎ−１走査線Ｓｎ−１に走査信号が供給されれば第３トランジスターＭ３及び第５トランジスターＭ５がターンオンされる。第５トランジスターＭ５がターンオンされれば第４トランジスターＭ４がダイオード形態に接続される。第４トランジスターＭ４がダイオード形態に接続されれば、第２ノードＮ２には第１電源ＥＬＶＤＤから第４トランジスターＭ４の閾値電圧を差し引いた電圧が印加される。

そして、第３トランジスターＭ３がターンオンされれば、基準電源Ｖｒｅｆの電圧が第１ノードＮ１に印加される。この時、第２キャパシタＣ２は、第１ノードＮ１と第２ノードＮ２との電圧差に対応する電圧を充電する。この場合、基準電源Ｖｒｅｆと第１電源ＥＬＶＤＤとの電圧値が同じだと仮定すれば、第２キャパシタＣ２には第４トランジスターＭ４の閾値電圧に対応する電圧が充電される。そして、第１電源ＥＬＶＤＤで所定の電圧降下が発生すれば第２キャパシタＣ２には第４トランジスターＭ４の閾値電圧及び第１電源ＥＬＶＤＤの電圧降下に対応する電圧が充電される。

すなわち、本発明では第ｎ−１走査線Ｓｎ−１に走査信号が供給される期間の間に第１電源ＥＬＶＤＤの電圧降下に対応する電圧及び第４トランジスターＭ４の閾値電圧が第２キャパシタＣ２に充電されることで、第１電源ＥＬＶＤＤの電圧降下を補償することができる。

第２キャパシタＣ２に所定の電圧が充電された後、第ｎ走査線Ｓｎに走査信号が供給される。第ｎ走査線Ｓｎに走査信号が供給されれば、第１トランジスターＭ１及び第２トランジスターＭ２がターンオンされる。第２トランジスターＭ２がターンオンされれば、１水平期間の第１期間の間に所定の電流ＰＣが画素１４０からデータ線Ｄｍを経由してデータ駆動回路２００に供給される。

実際に、所定の電流ＰＣは、第１電源ＥＬＶＤＤ、第４トランジスターＭ４、第２トランジスターＭ２、及びデータ線Ｄｍを経由してデータ駆動回路２００に供給される。この時、第１キャパシタＣ１及び第２キャパシタＣ２には所定の電流ＰＣに対応して所定の電圧が充電される。

一方、データ駆動回路２００は、所定の電流ＰＣがシンクされるときに発生する所定の電圧（以後「補償電圧」と称する）を利用して補償データを生成し、補償データとデータとを合成した合成データを利用してデータ信号ＤＳを選択する。ここで、データ駆動回路２００は、データを最上位ビットＭＳＢを含む上位ビットで配置し、補償データを最下位ビットＬＳＢを含む下位ビットで配置して合成データを生成する。

合成データが生成された後、データ駆動回路２００は、合成データのビット値に対応してガンマ電圧部（図示せず）から供給される階調電圧の中でいずれか一つの電圧をデータ信号ＤＳで選択する。そして、データ駆動回路２００は、データ信号ＤＳを１水平期間の第２期間の間に第１トランジスターＭ１を経由して第１ノードＮ１に供給する。

すると、第１キャパシタＣ１には、データ信号ＤＳと第１電源ＥＬＶＤＤ１との電圧差に対応する電圧が充電される。この時、第２ノードＮ２はフローティング（ｆｌｏａｔｉｎｇ）状態に設定されるから第２キャパシタＣ２は以前に充電された電圧を維持する。

すなわち、本発明の実施形態では、以前走査線に走査信号が供給される期間の間に第２キャパシタＣ２に第４トランジスターＭ４の閾値電圧及び第１電源ＥＬＶＤＤの電圧降下に対応する電圧を充電することで、第１電源ＥＬＶＤＤの電圧降下及び第４トランジスターＭ４の閾値電圧を補償することができる。

そして、本発明の実施形態では、現在走査線に走査信号が供給される期間の間に画素１４０に含まれたトランジスターの電子移動度などが補償されるように合成データを生成し、生成した合成データを利用してデータ信号ＤＳを供給する。したがって、本発明では、トランジスターの閾値電圧、電子移動度などのバラつきを補償して均一な画像を表示することができる。

図５は、図２に図示された画素の他の例をあらわす図面である。図５は、第１キャパシタＣ１が第２ノードＮ２と第１電源ＥＬＶＤＤとの間に設置されることを除き、図３と同じ構成で設定される。

図４及び図５を参照して、動作過程を詳しく説明すれば、まず、第ｎ−１走査線Ｓｎ−１に走査信号が供給される。第ｎ−１走査線Ｓｎ−１に走査信号が供給されれば、第３トランジスターＭ３及び第５トランジスターＭ５がターンオンされる。第５トランジスターＭ５がターンオンされれば、第４トランジスターＭ４がダイオード形態に接続される。第４トランジスターＭ４がダイオード形態に接続されれば、第２ノードＮ２には第１電源ＥＬＶＤＤから第４トランジスターＭ４の閾値電圧を差し引いた電圧が印加される。したがって、第１キャパシタＣ１には、第４トランジスターＭ４の閾値電圧に対応する電圧が充電される。

そして、第３トランジスターＭ３がターンオンされれば、基準電源Ｖｒｅｆの電圧が第１ノードＮ１に印加される。すると、第２キャパシタＣ２は第１ノードＮ１と第２ノードＮ２との電圧差に対応する電圧が充電される。ここで、第ｎ−１走査線Ｓｎ−１に走査信号が供給される期間の間に第１トランジスターＭ１及び第２トランジスターＭ２がターンオフされるからデータ信号ＤＳは画素１４０に供給されない。

次いで、第ｎ走査線Ｓｎに走査信号が供給されて第１トランジスターＭ１及び第２トランジスターＭ２がターンオンされる。第２トランジスターＭ２がターンオンされれば１水平期間の第１期間の間に所定の電流ＰＣが画素１４０からデータ線Ｄｍを経由してデータ駆動回路２００に供給される。

実際に、所定の電流ＰＣは、第１電源ＥＬＶＤＤ、第４トランジスターＭ４、第２トランジスターＭ２、及びデータ線Ｄｍを経由してデータ駆動回路２００に供給される。この時、第１キャパシタＣ１及び第２キャパシタＣ２には所定の電流ＰＣに対応して所定の電圧が充電される。

一方、データ駆動回路２００は、所定の電流ＰＣがシンクされるときに発生される補償電圧を利用して補償データを生成し、生成された補償データとデータとを合成した合成データを利用してデータ信号ＤＳを選択する。そして、データ駆動回路２００は、合成データによって選択されたデータ信号ＤＳを１水平期間の第２期間の間に第１トランジスターＭ１を経由して第１ノードＮ１に供給する。すると、第１キャパシタＣ１及び第２キャパシタＣ２にはデータ信号ＤＳに対応して所定の電圧が充電される。

実際に、データ信号ＤＳが供給されれば第１ノードＮ１の電圧が基準電源Ｖｒｅｆからデータ信号ＤＳの電圧に降下する。この時、第２ノードＮ２がフローティングされているから第１ノードＮ１の電圧降下量に対応して第２ノードＮ２の電圧も降下する。この場合、第２ノードＮ２で降下する電圧値は、第１キャパシタＣ１及び第２キャパシタＣ２の容量によって決まる。

第２ノードＮ２の電圧が降下されれば第１キャパシタＣ１には、第２ノードＮ２の電圧値に対応して所定の電圧が充電される。ここで、基準電源Ｖｒｅｆの電圧値は固定されているから、第１キャパシタＣ１に充電される電圧は、データ信号ＤＳによって決まる。つまり、図５に図示された画素１４０は、基準電源Ｖｒｅｆとデータ信号ＤＳとによってキャパシタＣ１，Ｃ２に充電される電圧値が決まるから、第１電源ＥＬＶＤＤの電圧降下に無関係に所望の電圧を充電することができる。

そして、本発明の実施形態では、画素１４０に含まれたトランジスターの電子移動度などが補償されるように合成データを生成し、生成した合成データを利用してデータ信号を選択するため、トランジスターの閾値電圧および電子移動度などのバラつきを補償して均一な画像を表示することができる。

図６は、図２に図示されたデータ駆動回路の一例をあらわすブロック図である。図６では、説明の便宜性のためにデータ駆動回路２００がｊ（ｊは２以上の自然数）個のチャンネルを有すると仮定する。

図６を参照すれば、本発明のデータ駆動回路２００は、シフトレジスター部２１０、サンプリングラッチ部２２０、ホルディングラッチ部２３０、補償データ生成手段２４０、デジタル−アナログ変換部（以下「ＤＡＣ部」と称する）２５０、比較部２６０、第１バッファー部２７０、電流供給部２８０、選択部２９０、ガンマ電圧部３００、及び電圧生成部３１０を備える。

シフトレジスター部２１０は、タイミング制御部１５０からソースシフトクロックＳＳＣ及びソーススタートパルスＳＳＰの供給を受ける。タイミング制御部１５０からソースシフトクロックＳＳＣ及びソーススタートパルスＳＳＰの供給を受けたシフトレジスター部２１０は、ソースシフトクロックＳＳＣの１周期ごとにソーススタートパルスＳＳＰをシフトさせながら順次ｊ個のサンプリング信号（サンプリングパルス）を生成する。このために、シフトレジスター部２１０は、ｊ個のシフトレジスター２１０１ないし２１０ｊを備える。

サンプリングラッチ部２２０は、シフトレジスター部２１０から順次供給されるサンプリング信号に応答して、外部からデータＤａｔａを順次保存する。ここで、サンプリングラッチ部２２０は、ｊ個のデータＤａｔａを保存するためにｊ個のサンプリングラッチ２２０１ないし２２０ｊを備える。そして、それぞれのサンプリングラッチ２２０１ないし２２０ｊは、データＤａｔａのビット数に対応する大きさ（保存容量）を持つ。例えば、データＤａｔａがｋビットで構成される場合、サンプリングラッチ２２０１ないし２２０ｉそれぞれはｋビットの大きさに設定される。

ホルディングラッチ部２３０は、ソース出力イネーブルＳＯＥの信号が入力されるとき、サンプリングラッチ部２２０からデータＤａｔａの入力を受けて保存する。そして、ホルディングラッチ部２３０は、ソース出力イネーブルＳＯＥが入力されるとき、ホルディングラッチ部２２０自身に保存されたデータＤａｔａをＤＡＣ部２５０に供給する。ここで、ホルディングラッチ部２３０は、ｊ個のデータを保存するためにｊ個のホルディングラッチ２３０１ないし２３０ｊを備える。そして、それぞれのホルディングラッチ２３０１ないし２３０ｊは、データＤａｔａのビット数に対応する大きさを持つ。例えば、データＤａｔａがｋビットで構成される場合、ホルディングラッチ２３０１ないし２３０ｊは、それぞれデータＤａｔａを保存することができるようにｋビットの大きさに設定される。

電流供給部２８０は、１水平期間の第１期間の間にデータ線Ｄ１ないしＤｊに接続された画素１４０から所定の電流ＰＣをシンクする。実際に、電流供給部２８０は、それぞれの画素１４０に流れることができる最大電流、すなわち、画素１４０が最大輝度に発光するときに有機発光ダイオードＯＬＥＤに供給されるべき電流をシンクする。そして、電流供給部２８０は電流がシンクされるときに発生される所定の補償電圧を比較部２６０に供給する。このために、電流供給部２８０はｊ個の電流シンク部２８０１ないし２８０ｊを備える。

電圧生成部３１０は、電流がシンクされる１水平期間の第１期間の間に階段波形態に上昇する電圧（以下、「比較電圧」と称する）を生成し、生成した電圧を比較部２６０に供給する。ここで、電圧生成部３１０は階段波形態に上昇する電圧をそれぞれのチャンネルごとに位置されるｊ個の比較器２６０１ないし２６０ｊそれぞれに供給する。

比較部２６０は、電流シンク部２８０１ないし２８０ｊから供給される補償電圧と比較器２６０１ないし２６０ｊから供給される電圧とを比較し、比較した結果に応じてｊ個の論理信号を補償データ生成手段２４０に供給する。例えば、比較器２６０１ないし２６０ｊそれぞれは、階段波形態に上昇する電圧の電圧値が補償電圧の電圧値を超過するときに論理信号を生成して補償データ生成手段２４０に供給することができる。

補償データ生成手段２４０は、それぞれのチャンネルごとに位置されるｊ個の補償データ生成部２４０１ないし２４０ｊを備える。補償データ生成部２４０１ないし２４０ｊそれぞれは、比較器２６０１ないし２６０ｊから入力される論理信号の入力タイミングに対応する補償データを生成し、生成した補償データをＤＡＣ部２５０に供給する。以下、説明の便宜性のために補償データ生成部２４０１ないし２４０ｊそれぞれはｐ（ｐは自然数）ビットの補償データを生成すると仮定する。

ＤＡＣ部２５０は、ｊ個のＤＡＣ２５０１ないし２５０ｊを備える。ＤＡＣ２５０１ないし２５０ｊそれぞれは、ホルディングラッチ（２３０１ないし２３０ｊの中でいずれか一つ）から供給されるｋビットのデータと補償データ生成部（２４０１ないし２４０ｊの中でいずれか一つ）から供給されるｐビットの補償データの供給を受ける。ｋビットのデータとｐビットの補償データの供給を受けたＤＡＣ２５０１ないし２５０ｊは、ｋビットのデータとｐビットの補償データを利用して合成データを生成する。

ここで、ＤＡＣ２５０１ないし２５０ｊは、ｋビットのデータを最上位ビットＭＳＢを含む上位ビットで配置し、ｐビットの補償データを最下位ビットＬＳＢを含む下位ビットで配置して、ｋ＋ｐビットの合成データを生成する。そして、ＤＡＣ２５０１ないし２５０ｊは、ｋ＋ｐビットの合成データのビット値に対応してガンマ電圧部３００から供給される階調電圧の中でいずれか一つをデータ信号ＤＳで選択する。

ガンマ電圧部３００は、ｋ＋ｐビットのデータに対応して所定の階調電圧を生成する。実際に、電圧生成部３００は、図８に図示されたように複数の分圧抵抗Ｒ１ないしＲｌで構成されて２^ｋ＋ｐ個の階調電圧を生成する。ガンマ電圧部３００から生成された階調電圧は、ＤＡＣ２５０１ないし２５０ｊそれぞれに供給される。すなわち、本発明のデータ駆動回路２００は、一つのガンマ電圧部３００のみを含む。

第１バッファー部２７０は、ＤＡＣ部２５０から供給されるデータ信号ＤＳを選択部２９０に供給する。このために、第１バッファー部２７０は、ｊ個の第１バッファー２７０１ないし２７０ｊを備える。

選択部２９０は、データ線Ｄ１ないしＤｊと第１バッファー２７０１ないし２７０ｊとの電気的連結を制御する。実際に、選択部２９０は、１水平期間の第２期間の間のみにデータ線Ｄ１ないしＤｊと第１バッファー２７０１ないし２７０ｊとを電気的に接続させ、それ以外にはデータ線Ｄ１ないしＤｊと第１バッファー２７０１ないし２７０ｊとを接続させない。このために、選択部２９０は、ｊ個のスイッチング部２９０１ないし２９０ｊを備える。

一方、本発明の実施形態のデータ駆動回路２００は、図７に示すように、ホルディングラッチ部２３０の次の段にレベルシフター部３２０をさらに含むことができる（第２実施形態）。レベルシフター部３２０は、ホルディングラッチ部２３０から供給されるデータの電圧レベルを上昇させてＤＡＣ部２５０に供給する。外部システムからデータ駆動回路２００に高い電圧レベルを持つデータが供給されれば、電圧レベルに対応して高い耐圧を有する回路部品を設置する必要があるため、製造コストが増加する。したがって、データ駆動回路２００の外部では低い電圧レベルを有するデータを供給し、この低い電圧レベルを持つデータをレベルシフター部３２０で高い電圧レベルに昇圧させる。

図８は、データ駆動回路に一つずつ設置されるガンマ電圧部及び電圧生成部とそれぞれのチャンネルごとに設置されるＤＡＣ、第１バッファー、補償データ生成部、スイッチング部、電流シンク部、及び画素の連結関係をあらわす図面である。図８では説明の便宜性のためにｊ番目チャンネルを図示し、データ線Ｄｊが図３に図示された画素１４０と接続されると仮定する。

図８を参照すれば、ガンマ電圧部３００は、複数の分圧抵抗Ｒ１ないしＲｌを備える。分圧抵抗Ｒ１ないしＲｌは、基準電源Ｖｒｅｆと第３電源ＶＳＳとの間に位置されて電圧を分圧する。実際に、分圧抵抗Ｒ１ないしＲｌは、基準電源Ｖｒｅｆと第３電源ＶＳＳとの間の電圧を分圧して複数の階調電圧Ｖ０ないしＶ^２ｋ＋ｐ−１を生成し、生成した階調電圧Ｖ０ないしＶ^２ｋ＋ｐ−１をＤＡＣ２５０ｊに供給する。

電圧生成部３１０は、カウンター３１０１、電圧増加部３１０２、及び第２バッファー３１０３を備える。カウンター３１０１は、ｐビットで設定されてクロック信号ＣＬＫが入力される度にカウンタが“１”増加する。実際に、カウンター３１０１は、図９に図示されたように水平期間の第１期間の間にクロック信号ＣＬＫが入力される度に、カウンタが“１”増加するカウンティング信号を生成して電圧増加部３１０２に供給する。

電圧増加部３１０２は、カウンティング信号の値が増加する度に階段波形態に増加する電圧を生成して第２バッファー３１０３に供給する。第２バッファー３１０３は電圧増加部３１０２から供給される電圧を比較器２６０ｊに供給する。

電流シンク部２８０ｊは、図１０に図示された第２制御信号ＣＳ２によって制御される第１２トランジスターＭ１２及び第１３トランジスターＭ１３と、第１３トランジスターＭ１３の第１電極に接続される電流源Ｉｍａｘと、第３ノードＮ３と基底電圧源ＧＮＤとの間に接続される第３キャパシタＣ３とを備える。

第１２トランジスターＭ１２のゲート電極は第１３トランジスターＭ１３のゲート電極に接続されて、第２電極は第１３トランジスターＭ１３の第２電極とデータ線Ｄｊに接続される。そして、第１２トランジスターＭ１２の第１電極は比較器２６０ｊに接続される。このような第１２トランジスターＭ１２は第２制御信号ＣＳ２によって、１水平期間（１Ｈ）の第１期間の間にターンオンされて第２期間の間にターンオフされる。

第１３トランジスターＭ１３のゲート電極は、第１２トランジスターＭ１２のゲート電極に接続されて、第２電極はデータ線Ｄｊに接続される。そして、第１３トランジスターＭ１３の第１電極は電流源Ｉｍａｘに接続される。このような第１３トランジスターＭ１３は第２制御信号ＣＳ２によって、１水平期間（１Ｈ）の第１期間の間にターンオンされて第２期間の間にターンオフされる。

電流源Ｉｍａｘは、画素１４０が最大輝度に発光するときに有機発光ダイオードＯＬＥＤに供給されるべき電流を、第１２トランジスターＭ１２及び第１３トランジスターＭ１３がターンオンされる第１期間の間に画素１４０から供給を受ける（Ｃｕｒｒｅｎｔ Ｓｉｎｋ）。

第３キャパシタＣ３は、電流源Ｉｍａｘによって画素１４０から電流がシンクされるときに第３ノードＮ３に印加される補償電圧を格納する。実際に、第３キャパシタＣ３は、第１期間の間に第３ノードＮ３に印加される補償電圧を充電し、第１２トランジスターＭ１２及び第１３トランジスターＭ１３がターンオフされても第３ノードＮ３の補償電圧を一定に維持する。

比較器２６０ｊは、第２バッファー３１０３から供給される電圧と電流シンク部２８０ｊから供給される補償電圧とを比較し、比較結果に対応する論理信号を補償データ生成部２４０ｊに供給する。実際に、比較器２６０ｊは、第２バッファー３１０３から供給される電圧が補償電圧の電圧値以上に設定されるときに論理信号を生成して補償データ生成部２４０ｊに供給する。

ここで、比較器２６０ｊから生成される論理信号の生成時点は、それぞれのチャンネルに位置される比較器２６０１ないし２６０ｊごとに相異なるように設定される（画素１４０に含まれたトランジスターの電子移動度が相異なるように設定された場合）。これを詳しく説明すれば、第３ノードＮ３に印加される補償電圧は、画素１４０に含まれたトランジスターの電子移動度などによって画素１４０ごとに同一または相異なるように設定される。

実際に、ｊ個の電流シンク部２８０１ないし２８０ｊにそれぞれ供給される補償電圧は、現在接続された画素１４０によって決まる。したがって、比較器２６０１ないし２６０ｊそれぞれによって生成される論理信号の生成時点は、補償電圧の電圧値に対応して同一または相異なるように設定される。

補償データ生成部２４０ｊは、補償データ増加部２４１及び格納部２４２を備える。補償データ増加部２４１は、クロック信号が入力される度にｐビットのデータのビット値を“１”ビットずつ増加させる。そして、補償データ増加部２４１は、論理信号が入力されるときにｐビットのデータを補償データとして格納部２４２に供給する。ここで、補償データのビット値は、論理信号が入力される時点によって決まる。

つまり、論理信号が入力される時点が遅れるほど補償データのビット値は高く設定され、論理信号が入力される時点が早いほど補償データのビット値は低く設定される。

格納部２４２は、補償データ増加部２４１から供給される補償データを臨時格納し、格納された補償データをＤＡＣ２５０ｊに供給する。

ＤＡＣ２５０ｊは、ｋビットのデータ及びｐビットの補償データを利用してｋ＋ｐビットの合成データを生成し、生成した合成データのビット値に対応して階調電圧Ｖ０ないしＶ^２ｋ＋ｐ−１の中でいずれか一つの階調電圧をデータ信号ＤＳで選択して第１バッファー２７０ｊに供給する。ここで、合成データの中で下位ビットを成すｐビットの補償データは、補償電圧の電圧値によって決まるから、画素１４０に含まれたトランジスターの電子移動度のバラつきが生じても、画素部１３０では均一な画像を表示することができる。

つまり、本発明の実施形態のデータ駆動回路２００は、電子移動度などによって決まった補償電圧を利用して補償データを生成し、補償データの値に対応するデータ信号ＤＳを選択することによってトランジスターの電子移動度のバラつきなどを補償することができる。

第１バッファー２７０ｊは、ＤＡＣ２５０ｊから供給されるデータ信号ＤＳをスイッチング部２９０ｊに伝達する。

スイッチング部２９０ｊは、第１１トランジスターＭ１１を備える。このような第１１トランジスターＭ１１は、図１０に図示された第１制御信号ＣＳ１によって制御される。すなわち、第１１トランジスターＭ１１は、１水平期間（１Ｈ）の第２期間の間にターンオンされ、第１期間の間にターンオフされる。したがって、データ信号ＤＳは、１水平期間（１Ｈ）中第２期間の間にデータ線Ｄｊに供給されて、それ以外の期間の間には供給されない。

図１０は、図８に図示されたスイッチング部、電流シンク部、画素に供給される駆動波形をあらわす図面である。

図８及び図１０を参照して、画素１４０に供給されるデータ信号ＤＳの生成過程を詳しく説明する。

まず、第ｎ−１走査線Ｓｎ−１に走査信号が供給される。第ｎ−１走査線Ｓｎ−１に走査信号が供給されれば、第３トランジスターＭ３及び第５トランジスターＭ５がターンオンする。すると、第２ノードＮ２には、第１電源ＥＬＶＤＤから第４トランジスターＭ４の閾値電圧を差し引いた電圧が印加され、第１ノードＮ１には基準電源Ｖｒｅｆの電圧が印加される。この時、第２キャパシタＣ２には、第１電源ＥＬＶＤＤの電圧降下に対応する電圧及び第４トランジスターＭ４の閾値電圧に対応する電圧が充電される。

実際に、第１ノードＮ１及び第２ノードＮ２それぞれに印加される電圧は、数式（１）のように表現することができる。

数式（１）で、Ｖ_Ｎ１は第１ノードＮ１に印加される電圧、Ｖ_Ｎ２は第２ノードＮ２に印加される電圧、およびＶ_ｔｈＭ４は第４トランジスターＭ４の閾値電圧を現わす。

一方、第ｎ−１走査線Ｓｎ−１に供給される走査信号がオフされる時点と第ｎ走査線Ｓｎに走査信号が供給される時点の間の期間に第１ノードＮ１及び第２ノードＮ２は、フローティング状態に設定される。したがって、第２キャパシタＣ２に充電される電圧値は変化しない。

以下、第ｎ走査線Ｓｎに走査信号が供給されて第１トランジスターＭ１及び第２トランジスターＭ２がターンオンされる。そして、第ｎ走査線Ｓｎに走査信号が供給される期間中の第１期間の間に第１２トランジスターＭ１２及び第１３トランジスターＭ１３がターンオンされる。第１２トランジスターＭ１２及び第１３トランジスターＭ１３がターンオンされれば、第１電源ＥＬＶＤＤ、第４トランジスターＭ４、第２トランジスターＭ２、データ線Ｄｊ、及び第１３トランジスターＭ１３を経由して電流源Ｉｍａｘに対応される電流がシンクされる。

この時、第４トランジスターＭ４には電流源Ｉｍａｘの電流が流れるので、数式（２）のように表現することができる。

数式（２）で、ｕは電子移動度を現わし、Ｃ_ｏｘは酸化層の容量、Ｗはチャンネルの幅、およびＬはチャンネルの長さを現わす。

数式（２）のような電流が第４トランジスターＭ４に流れるときに第２ノードＮ２に印加される電圧は数式（３）のように表現することができる。

そして、第２キャパシタＣ２のカップリングによって第１ノードＮ１に印加される電圧は、数式（４）のように表現することができる。

ここで、第１ノードＮ１に印加される電圧Ｖ_Ｎ１は、理想的に第３ノードＮ３に印加される電圧Ｖ_Ｎ３及び第４ノードＮ４に印加される電圧Ｖ_Ｎ４と同じく設定される。すなわち、電流源Ｉｍａｘによって電流がシンクされるときに第４ノードＮ４には数式（４）のような電圧が印加される。

一方、数式（４）に図示されたように第３ノードＮ３及び第４ノードＮ４に印加される電圧は、現在電流がシンクされる画素１４０に含まれたトランジスターの電子移動度などの影響を受けるようになる。したがって、電流源Ｉｍａｘによって電流がシンクされるときに第３ノードＮ３に印加される電圧値は、それぞれの画素１４０ごとに相異なるように決まる（電子移動度が相異なる場合）。

一方、第３ノードＮ３に印加される補償電圧は、比較器２６０ｊに供給される。すると、比較器２６０ｊは、電圧生成部３１０から供給されて階段波形態に増加される電圧と補償電圧を比べて論理信号を生成し、生成された論理信号を補償データ生成部２４０ｊに供給する。ここで、論理信号の生成時点は補償電圧によって決まる。

補償データ生成部２４０ｊは、論理信号の生成時点に対応してｐビットの補償データを生成し、生成した補償データをＤＡＣ２５０ｊに供給する。すると、ＤＡＣ２５０ｊはｋビットのデータとｐビットの補償データに対応して合成データを生成し、生成した合成データのビット値に対応して階調電圧の中でいずれか一つの階調電圧をデータ信号ＤＳで選択して第１バッファー２７０ｊに供給する。

ここで、ｋビットのデータは外部から供給されて、ｐビットの補償データは、補償電圧に対応して生成される。すなわち、本発明でデータ信号ＤＳの電圧値は、電流がシンクされた画素１４０の電子移動度などによって決まる。

一方、水平期間の第２期間には、第１１トランジスターＭ１１がターンオンされる。したがって、第１バッファー２７０ｊに印加されるデータ信号ＤＳは、第１１トランジスターＭ１１、データ線Ｄｊ、及び第１トランジスターＭ１を経由して第１ノードＮ１に供給される。すると、第１キャパシタＣ１にデータ信号ＤＳに対応する所定の電圧が充電される。

以下、第ｎ発光制御信号Ｅｎに供給される発光制御信号の供給が中断されて第６トランジスターＭ６がターンオンされる。すると、第４トランジスターＭ４は、第１キャパシタＣ１及び第２キャパシタＣ２に充電された電圧に対応する電流を第６トランジスターＭ６を経由して有機発光ダイオードＯＬＥＤに供給する。ここで、データ信号ＤＳの電圧値がトランジスターの電子移動度などによって決まるので、有機発光ダイオードＯＬＥＤには第４トランジスターＭ４の閾値電圧、電子移動度などと無関係に階調電圧によって決まる電流が供給され、これによって均一な画像を表示することができる。

一方、本発明において、スイッチング部２９０ｊの構成は多様に設定することができる。例えば、スイッチング部２９０ｊは、図１１に示すように、第１１トランジスターＭ１１及び第１４トランジスターＭ１４がトランスミッションゲート（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｇａｔｅ）形態に接続することができる。ＰＭＯＳタイプに形成された第１４トランジスターＭ１４は、第２制御信号ＣＳ２の供給を受け、ＮＭＯＳタイプに形成された第１１トランジスターＭ１１は第１制御信号ＣＳ１の供給を受ける。

ここで、第１制御信号ＣＳ１及び第２制御信号ＣＳ２は、互いに反対の極性を持つから第１１トランジスターＭ１１及び第１４トランジスターＭ１４は同じ時間にターンオン及びターンオフされる。

一方、第１１トランジスターＭ１１及び第１４トランジスターＭ１４がトランスミッションゲート形態に接続されれば、電圧−電流特性曲線がおおよそ直線形態に設定されるからスイッチングエラーを最小化することができる。

図１２は、データ駆動回路に一つずつ設置されるガンマ電圧部及び電圧生成部とそれぞれのチャンネルごとに設置されるＤＡＣ、第１バッファー、補償データ生成部、スイッチング部、電流シンク部、及び画素の連結関係をあらわす他の例である。図１２では、データ線Ｄｊに接続された画素１４０のみ変更されるだけで、それ以外の構造は図８と同じく設定される。したがって、画素１４０に供給される電圧に対してのみ簡単に説明する。

図１２を参照すれば、画素１４０の第１キャパシタＣ１は、第１電源ＥＬＶＤＤと第２ノードＮ２との間に接続される。したがって、画素１４０の第１ノードＮ１の電圧が大きく変わっても第２ノードＮ２の電圧は鈍感に変化される（すなわち、Ｃ１＋Ｃ２／Ｃ２）。このように第２ノードＮ２の電圧が鈍感に変化されれば、図３に図示された画素１４０が適用される場合よりガンマ電圧部３００の電圧範囲を広く設定することができる。このように、ガンマ電圧部３００の電圧範囲が広く設定されれば、第１トランジスターＭ１などのスイッチングエラーによる影響を減らすことができるという長所がある。

本発明の実施形態を参照して説明したが、これは例示的なものに過ぎず、当該技術分野における通常の知識を有する者であれば、本発明は多様な変形及び均等な他の実施形態が可能であるということを理解することができる。

図１は、従来の発光表示装置を現わす図面である。 図２は、本発明の実施形態による発光表示装置を現わす図面である。 図３は、図２に図示された画素の一例を現わす回路図である。 図４は、図３に図示された画素の駆動方法を現わす波形図である。 図５は、図２に図示された画素の一例を現わす回路図である。 図６は、図２に図示されたデータ駆動回路への第１実施形態を現わすブロック図である。 図７は、図２に図示されたデータ駆動回路への第２実施形態を現わすブロック図である。 図８は、データ駆動回路に一つずつ設置されるガンマ電圧部及び電圧生成部とそれぞれのチャンネルごとに設置されるデジタル−アナログ変換器、第１バッファー、補償データ生成部、スイッチング部、電流シンク部、及び画素の連結関係を現わす図面である。 図９は、図８に図示された電圧生成部で生成される電圧を現わす図面である。 図１０は、図８に図示された制御信号の駆動波形を現わす波形図である。 図１１は、図８に図示されたスイッチング部の別の構成の例を現わす図面である。 図１２はデータ駆動回路に一つずつ設置されるガンマ電圧部及び電圧生成部とそれぞれのチャンネルごとに設置されるデジタル−アナログ変換器、第１バッファー、補償データ生成部、スイッチング部、電流シンク部、及び画素連結関係を現わす図面である。

符号の説明

１００ 走査駆動部、
１２０ データ駆動部、
１３０ 画素部、
１４０ 画素、
１４２ 画素回路、
１５０ タイミング制御部、
２００ データ駆動回路、
２１０ シフトレジスター部、
２２０ サンプリングラッチ部、
２３０ ホルディングラッチ部、
２４０ 補償データ生成手段、
２５０ デジタル−アナログ変換部、
２６０ 比較部、
２７０ バッファー部、
２８０ 電流供給部、
２９０ 選択部、
３００ ガンマ電圧部、
３１０ 電圧生成部、
３２０ レベルシフター部。

Claims (31)

1. 複数の階調電圧を生成するためのガンマ電圧部と、
   水平期間の第１期間の間に画素から所定の電流の供給を受ける少なくとも一つの電流シンク部と、
   前記第１期間の間に階段波形態に上昇する比較電圧を生成する電圧生成部と、
   前記所定の電流に対応して生成される補償電圧と前記比較電圧とを比べて論理信号を生成するための少なくとも一つの比較器と、
   前記論理信号が入力されるときにｐビットの補償データを生成するための少なくとも一つの補償データ生成部と、
   外部から供給されるｋビットのデータと前記補償データとを利用して合成データを生成し、前記合成データのビット値に対応して前記階調電圧の中でいずれか一つの階調電圧をデータ信号として選択するためのデジタルアナログ変換器と、を備えることを特徴とするデータ駆動回路。
2. 前記水平期間中の前記第１期間を除いた第２期間の間に前記データ信号をデータ線に伝達するための少なくとも一つのスイッチング部と、
   前記デジタルアナログ変換器と前記スイッチング部それぞれの間に位置するバッファーをさらに備えることを特徴とする請求項１に記載のデータ駆動回路。
3. 前記ガンマ電圧部は、
   ２^ｋ＋ｐ個の階調電圧を生成することを特徴とする請求項１に記載のデータ駆動回路。
4. 前記デジタルアナログ変換器は、
   前記ｋビットのデータを最上位ビットを含む上位ビットで配置し、前記ｐビットのデータを最下位ビットを含む下位ビットで配置して、ｋ＋ｐビットの前記合成データを生成することを特徴とする請求項３に記載のデータ駆動回路。
5. 前記電流シンク部は、
   前記所定の電流の供給を受けるための電流源と、
   データ線と前記比較器との間に設置されて前記第１期間の間にターンオンされるトランジスターと、
   前記データ線と前記電流源との間に設置されて前記第１期間の間にターンオンされるトランジスターと、
   前記補償電圧を充電するためのキャパシタと、を備えることを特徴とする請求項１に記載のデータ駆動回路。
6. 前記所定の電流の電流値は、
   前記画素が最大輝度に発光するときに流れる電流と同じに設定されることを特徴とする請求項５に記載のデータ駆動回路。
7. 前記電圧生成部は、
   前記第１期間の間に外部から入力されるクロック信号に対応してカウンティング信号を生成するためのカウンターと、
   前記カウンターからカウンティング信号が入力される度に電圧を増加して前記比較電圧を生成する電圧増加部と、
   前記電圧増加部と前記比較器との間に設置されるバッファーを備えることを特徴とする請求項１に記載のデータ駆動回路。
8. 前記補償データ生成部は、
   前記補償データを格納し、前記補償データを前記デジタルアナログ変換器に供給するための格納部と、
   前記クロック信号が入力されるときにｐビットのデータのビット値を増加させ、前記論理信号が入力されるときにｐビットのデータを前記補償データとして前記格納部に供給するための補償データ増加部と、備えることを特徴とする請求項７に記載のデータ駆動回路。
9. 前記比較器は、
   前記比較電圧の電圧値が前記補償電圧の電圧値以上に設定されるときに前記論理信号を生成することを特徴とする請求項１に記載のデータ駆動回路。
10. 前記スイッチング部は、
    前記第２期間の間にターンオンされる少なくとも一つのトランジスターを備えることを特徴とする請求項２に記載のデータ駆動回路。
11. 前記スイッチング部は、
    ２個のトランジスターを具備し、
    前記２個のトランジスターはトランスミッションゲート形態に接続されることを特徴とする請求項１０に記載のデータ駆動回路。
12. サンプリングパルスを生成するための少なくとも一つのシフトレジスターを含むシフトレジスター部と、
    前記サンプリングパルスに応答して前記データの供給を受けるための少なくとも一つのサンプリングラッチを含むサンプリングラッチ部と、
    前記サンプリングラッチに格納された前記データの供給を受け、前記データを保存し、前記保存したデータを前記デジタルアナログ変換器に供給するための少なくとも一つのホルディングラッチを含むホルディングラッチ部と、を備えることを特徴とする請求項１に記載のデータ駆動回路。
13. 前記ホルディングラッチに保存された前記データの電圧レベルを上昇させ、
    前記電圧レベルが上昇したデータを前記デジタルアナログ変換器に供給するためのレベルシフター部をさらに備えることを特徴とする請求項１２に記載のデータ駆動回路。
14. 走査線、データ線、及び発光制御線に接続されるように位置される複数の画素を含む画素部と、
    前記走査線に走査信号を順次供給し、前記発光制御線に発光制御信号を順次供給するための走査駆動部と、
    各水平期間の第１期間の間に前記走査信号によって選択された画素から所定の電流の供給を受け、前記所定の電流に対応して生成される補償電圧をデジタル変換して生成される補償データ及び外部から供給されるデータを利用して複数の階調電圧の中でいずれか一つを選択して、前記水平期間の第１期間を除いた第２期間の間にデータ信号として前記画素に供給するためのデータ駆動部と、を備え、
    前記データ駆動部は、少なくとも一つのデータ駆動回路を具備し、
    前記データ駆動回路それぞれは、前記複数の階調電圧を生成するためのガンマ電圧部と、
    前記第１期間の間に前記画素から所定の電流の供給を受ける少なくとも一つの電流シンク部と、
    前記第１期間の間に階段波形態に上昇する比較電圧を生成する電圧生成部と、
    前記補償電圧と前記比較電圧とを比べて論理信号を生成するための少なくとも一つの比較器と、
    前記論理信号が入力されるときにｐビットの補償データを生成するための少なくとも一つの補償データ生成部と、
    外部から供給されるｋビットの前記データと前記補償データとを利用して合成データを生成し、前記合成データのビット値に対応して前記データ信号を選択するためのデジタルアナログ変換器と、を備えることを特徴とする発光表示装置。
15. 前記第２期間の間に前記データ信号を前記データ線に供給するための少なくとも一つのスイッチング部と、
    前記デジタルアナログ変換器と前記スイッチング部それぞれの間に位置されるバッファーと、をさらに備えることを特徴とする請求項１４に記載の発光表示装置。
16. 前記デジタルアナログ変換器は、
    前記ｋビットのデータを最上位ビットを含む上位ビットで配置し、
    前記ｐビットのデータを最下位ビットを含む下位ビットで配置して、ｋ＋ｐビットの前記合成データを生成することを特徴とする請求項１４に記載の発光表示装置。
17. 前記ガンマ電圧部は、
    ２ ^Ｋ＋ｐ 個の階調電圧を生成することを特徴とする請求項１６に記載の発光表示装置。
18. 前記電流シンク部は、
    前記所定の電流の供給を受けるための電流源と、
    前記データ線と前記比較器との間に設置されて前記第１期間の間にターンオンされるトランジスターと、
    前記データ線と前記電流源との間に設置されて前記第１期間の間にターンオンされるトランジスターと、
    前記補償電圧を充電するためのキャパシタと、を備えることを特徴とする請求項１４に記載の発光表示装置。
19. 前記所定の電流の電流値は、
    前記画素が最大輝度に発光するときに流れる電流と同じに設定されることを特徴とする請求項１８に記載の発光表示装置。
20. 前記電圧生成部は、
    前記第１期間の間に外部から入力されるクロック信号に対応してカウンティング信号を生成するためのカウンターと、
    前記カウンターからカウンティング信号が入力される度に電圧を上昇して前記比較電圧を生成する電圧増加部と、
    前記電圧増加部と前記比較器との間に設置されるバッファーと、を備えることを特徴とする請求項１４に記載の発光表示装置。
21. 前記補償データ生成部は、
    前記補償データを格納し、前記補償データを前記デジタルアナログ変換器に伝達するための格納部と、
    前記クロック信号が入力されるときにｐビットのデータのビット値を増加させ、
    前記論理信号が入力されるときにｐビットのデータを前記補償データとして前記格納部に供給するための補償データ増加部と、を備えることを特徴とする請求項２０に記載の発光表示装置。
22. 前記比較器は、
    前記比較電圧の電圧値が前記補償電圧の電圧値以上に設定されるときに前記論理信号を生成することを特徴とする請求項１４に記載の発光表示装置。
23. サンプリングパルスを生成するための少なくとも一つのシフトレジスターを含むシフトレジスター部と、
    前記サンプリングパルスに応答して前記データの供給を受けるための少なくとも一つのサンプリングラッチを含むサンプリングラッチ部と、
    前記サンプリングラッチに格納された前記データの供給を受け、前記データを保存し、前記保存したデータを前記デジタルアナログ変換器に供給するための少なくとも一つのホルディングラッチを含むホルディングラッチ部と、を備えることを特徴とする請求項１４に記載の発光表示装置。
24. 前記ホルディングラッチに保存された前記データの電圧レベルを上昇させて前記デジタルアナログ変換器に供給するためのレベルシフター部をさらに備えることを特徴とする請求項２３に記載の発光表示装置。
25. 前記画素それぞれは、
    第１電源と、
    前記第１電源から電流の供給を受ける有機発光ダイオードと、
    前記データ線に接続されて現在走査線に走査信号が供給されるときにターンオンされる第１トランジスター及び第２トランジスターと、
    前記第１トランジスターの第２電極と基準電源との間に接続されて以前走査線に走査信号が供給されるときにターンオンされる第３トランジスターと、
    前記第１電源と前記有機発光ダイオードとの間に接続されて前記有機発光ダイオードに供給される電流量を制御するための第４トランジスターと、
    前記第４トランジスターのゲート電極と第２電極との間に接続されて前記以前走査線に走査信号が供給されるときにターンオンされて第４トランジスターをダイオード形態で接続させるための第５トランジスターと、を備え、
    前記第２トランジスターの第２電極は前記第４トランジスターの第２電極に接続されることを特徴とする請求項１４に記載の発光表示装置。
26. 前記画素それぞれは、
    前記第１トランジスターの第２電極と前記第１電源との間に接続される第１キャパシタと、
    前記第１トランジスターの第２電極と前記第４トランジスターのゲート電極との間に接続される第２キャパシタと、を備えることを特徴とする請求項２５に記載の発光表示装置。
27. 前記画素それぞれは、
    前記第４トランジスターのゲート電極と前記第１電源との間に接続される第１キャパシタと、
    前記第１トランジスターの第２電極と前記第４トランジスターのゲート電極との間に接続される第２キャパシタと、を備えることを特徴とする請求項２５に記載の発光表示装置。
28. 前記第４トランジスターの第２電極と前記有機発光ダイオードとの間に接続され、
    前記発光制御信号が供給されるときにターンオフされ、それ以外の期間の間にターンオンされる第６トランジスターをさらに備えることを特徴とする請求項２５に記載の発光表示装置。
29. 水平期間の第１期間の間に階段波形態に上昇する比較電圧を生成する第１段階と、
    前記第１期間の間に走査信号によって選択された画素から所定の電流の供給を受ける第２段階と、
    前記所定の電流が供給されるときに生成される補償電圧と前記比較電圧とを比べて論理信号を生成する第３段階と、
    前記論理信号に対応して補償データを生成する第４段階と、
    前記補償データと外部から入力されるデータとを合成して合成データを生成する第５段階と、
    前記合成データのビット値に対応して複数の階調電圧の中でいずれか一つの階調電圧をデータ信号として選択する第６段階と、
    前記データ信号を前記水平期間の第１期間を除いた第２期間の間に前記画素に供給する第７段階と、を含むことを特徴とする発光表示装置の駆動方法。
30. 前記第３段階は、
    前記比較電圧の電圧値が前記補償電圧の電圧値以上に設定されるときに前記論理信号を生成することを特徴とする請求項２９に記載の発光表示装置の駆動方法。
31. 前記第５段階は、
    前記データを最上位ビットを含む上位ビットで配置し、
    前記補償データを最下位ビットを含む下位ビットで配置して、前記合成データを生成することを特徴とする請求項２９に記載の発光表示装置の駆動方法。