JP4437109B2 - 集積回路及び発光表示装置 - Google Patents

集積回路及び発光表示装置 Download PDF

Info

Publication number
JP4437109B2
JP4437109B2 JP2005262132A JP2005262132A JP4437109B2 JP 4437109 B2 JP4437109 B2 JP 4437109B2 JP 2005262132 A JP2005262132 A JP 2005262132A JP 2005262132 A JP2005262132 A JP 2005262132A JP 4437109 B2 JP4437109 B2 JP 4437109B2
Authority
JP
Japan
Prior art keywords
current
transistor
unit
data
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005262132A
Other languages
English (en)
Other versions
JP2006184863A (ja
Inventor
相武 崔
ホンクォン キム
五敬 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2006184863A publication Critical patent/JP2006184863A/ja
Application granted granted Critical
Publication of JP4437109B2 publication Critical patent/JP4437109B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は，データ集積回路，発光表示装置及び発光表示装置の駆動方法に関し，特に，所望の輝度の映像が表示できるようにしたデータ集積回路と，このデータ集積回路を用いた発光表示装置及び発光表示装置の駆動方法に関する。
近年，陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）の短所である重さと体積を減らすことができる各種平板表示装置などが開発されている。平板表示装置としては，液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ），電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ），プラズマディスプレーパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）及び発光表示装置（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）などがある。
平板表示装置のうち，発光表示装置は，電子と正孔の再結合によって光を発光させる自発光素子である。このような発光表示装置は，速い応答速度を有すると同時に低い消費電力で駆動されるという長所がある。一般的な発光表示装置は，画素ごとに形成されるトランジスタを用いてデータ信号に対応される電流を発光素子に供給することによって光が発光されるようにする。
図１は従来の発光表示装置を示すブロック図である。
図１を参照すれば，従来の発光表示装置は，走査線Ｓ１〜Ｓｎ及びデータ線Ｄ１〜Ｄｍによって区画された領域に形成される画素４０を含む画像表示部３０と，走査線Ｓ１〜Ｓｎを駆動するための走査駆動部１０と，データ線Ｄ１〜Ｄｍを駆動するためのデータ駆動部２０と，走査駆動部１０及びデータ駆動部２０を制御するためのタイミング制御部５０を具備する。
タイミング制御部５０は，外部から供給される同期信号に対応してデータ駆動制御信号ＤＣＳ及び走査駆動制御信号ＳＣＳを生成する。タイミング制御部５０から生成されたデータ駆動制御信号ＤＣＳは，データ駆動部２０に供給され，走査駆動制御信号ＳＣＳは走査駆動部１０に供給される。そして，タイミング制御部５０は外部から供給されるデータをデータ駆動部２０に供給する。
走査駆動部１０は，タイミング制御部５０から走査駆動制御信号ＳＣＳの供給を受ける。
走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１０は，走査信号を生成し，生成された走査信号を走査線Ｓ１〜Ｓｎに順次供給する。
データ駆動部２０は，タイミング制御部５０からデータ駆動制御信号ＤＣＳの供給を受ける。データ駆動制御信号ＤＣＳの供給を受けたデータ駆動部２０は，データ信号を生成し，生成されたデータ信号を走査信号と同期されるようにデータ線Ｄ１〜Ｄｍに供給する。
画像表示部３０は，外部から第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳの供給を受けて各々の画素４０に供給する。第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳの供給を受けた画素４０各々は，データ信号に対応して第１電源ＥＬＶＤＤから発光素子を経由して第２電源ＥＬＶＳＳへ流れる電流を制御することによってデータ信号に対応される光を生成する。
すなわち，従来の発光表示装置において，画素４０の各々はデータ信号に対応されて所定輝度の光を生成する。しかしながら，従来には画素４０の各々に含まれるトランジスタの閾値電圧のばらつき等によって望みの輝度の光が生成されない。そして，従来にはデータ信号に対応して画素４０の各々にて実際に流れる電流を測定し，制御することが可能な方法がなかったのが現状であった。
一方，上述した従来のデータ集積回路及びこれを用いた発光表示装置とその駆動方法を記載した文献としては，電流駆動装置及び制御方法並びに電流駆動装置を備えた表示装置を開示した特許文献１があり，また，液晶表示装置及びその駆動装置を開示した特許文献２等があり，さらに表示素子のアクティブマトリックス方式の駆動回路を開示した特許文献２等がある。
特開２００４−３６１８８８号公報 特開２００３−１８６４５７号公報 大韓民国特許公開第２００２−００５７５３８号明細書
上記に記載するように，従来の発光表示装置によれば，画素の各々に含まれるトランジスタの閾値電圧のばらつき等によって望みの輝度の光が生成されず，データ信号に対応して画素の各々にて実際に流れる電流を測定して，制御することが可能な方法がなかったという問題がある。
そこで，本発明は，このような問題に鑑みてなされたもので，その目的は，所望の輝度の映像を表示することが可能な，新規かつ改良されたデータ集積回路，発光表示装置及び発光表示装置の駆動方法を提供することにある。
上記課題を解決するために，本発明のある観点によれば，外部から供給されるデータに対応して階調電流を生成し，上記階調電流に対応する第１電流を，データ線を経由して画素から供給を受ける電流デジタル／アナログ変換部と；上記データ線を経由して上記画素からピクセル電流の供給を受け，供給を受けたピクセル電流に対応して上記第１電流の電流値を増加又は減少させる電流調整ブロックと；上記データ線を，上記電流デジタル／アナログ変換部と，上記電流調整ブロックと，のうち，いずれか一つに選択的に接続させる選択ブロックと；を備えることを特徴とする，データ集積回路が提供される。
また，上記選択ブロックは，水平期間のうち第１期間の間，上記データ線と上記電流デジタル／アナログ変換部を接続させてもよく，水平期間のうち上記第１期間を除外した第２期間の間，上記データ線を，上記電流デジタル／アナログ変換部及び電流調整ブロックのうち，いずれか一つと交番に接続させてもよい。
また，上記データ線と上記電流調整ブロックとが接続されるとき，上記選択ブロックは，上記電流調整ブロックと上記電流デジタル／アナログ変換部とを接続させてもよい。
また，上記選択ブロックは，複数の選択部を有してもよく，上記選択部の各々は，上記データ線と上記電流デジタル／アナログ変換部との間に接続される第１トランジスタ及び第２トランジスタと，上記データ線と上記電流調整ブロックとの間に接続される第３トランジスタと，上記電流調整ブロックと上記電流デジタル／アナログ変換部との間に接続される第４トランジスタと，を有してもよい。
また，上記第１期間の間，上記第１トランジスタ及び第２トランジスタがターンオンされ，上記第３トランジスタ及び第４トランジスタがターンオフされてもよい。
また，上記第２期間の間，上記第１トランジスタ及び第２トランジスタがターンオンされるとき，上記第３トランジスタ及び第４トランジスタがターンオフされ，上記第３トランジスタ及び第４トランジスタがターンオンされるとき，上記第１トランジスタ及び第２トランジスタがターンオフされてもよい。
また，上記画素では，上記第１期間の間，上記第１トランジスタ及び第２トランジスタがターンオンされるとき，上記第１電流が流れ，上記第２期間の間，上記第１トランジスタ及び第２トランジスタがターンオンされるとき，上記第１電流の電流値より増加又は減少された電流が流れてもよい。
また，上記第２期間の間，上記第３トランジスタがターンオンされるとき，上記ピクセル電流が上記電流調整ブロックに供給され，上記第４トランジスタがターンオンされるとき，上記階調電流が上記電流調整ブロックから上記電流デジタル／アナログ変換部に供給されてもよい。
また，上記電流デジタル／アナログ変換部は，上記画素から上記階調電流の大きさの電流の供給を受ける電流シンクタイプであってもよい。
また，上記電流調整ブロックは，複数の電流調整部を有してもよく，上記電流調整部の各々は，上記階調電流と上記ピクセル電流を比較する比較部と，上記比較部の制御によって上記第１電流の電流値を増加又は減少させる電流増減部と，を有してもよい。
また，上記電流増減部は，上記比較部から供給される制御信号に対応して，上記ピクセル電流を，上記階調電流の電流値に近似させるように上記第１電流の電流値を増加又は減少させてもよい。
また，上記電流増減部は，固定電圧源と基底電圧源との間に接続されてもよく，上記比較部から供給される制御信号に対応して制御される第５トランジスタ及び第６トランジスタを有してもよい。
また，上記第５トランジスタ及び第６トランジスタは，互いに異なる導電型に形成されてもよい。
また，上記第５トランジスタと第６トランジスタとの間に接続され，上記第１トランジスタと同時にターンオン及びターンオフされる第７トランジスタ及び第８トランジスタをさらに有してもよい。
また，順次にサンプリング信号を生成するシフトレジスタ部と，上記サンプリング信号に対応して上記データを保存し，上記保存されたデータを上記電流デジタル／アナログ変換部に供給するラッチ部と，をさらに有してもよい。
また，上記ラッチ部は，上記サンプリング信号に対応して上記データを順次保存するサンプリングラッチ部と，上記サンプリングラッチ部に保存されたデータを保存すると同時に，保存された上記データを上記電流デジタル／アナログ変換部に供給するホールディングラッチ部と，を有してもよい。
また，上記ホールディングラッチ部に保存された上記データの電圧レベルを上昇させ，上記電流デジタル／アナログ変換部に供給するレベルシフタ部をさらに有してもよい。
上記課題を解決するために，本発明の別の観点によれば，複数の第１走査線及び第２走査線と；上記第１走査線及び第２走査線と交差する方向に形成される複数のデータ線と；上記第１走査線，第２走査線及びデータ線に接続される複数の画素を含む画像表示部と；上記第１走査線に第１走査信号を順次供給し，上記第２走査線に第２走査信号を順次供給する走査駆動部と；上記データ線に接続されてデータ信号によって階調電流に対応する第１電流を上記画素から供給を受けるデータ駆動部と；を備え，上記データ駆動部は，上記第１電流に対応して上記画素の各々から流れるピクセル電流の供給を受け，供給を受けたピクセル電流に対応して上記第１電流の電流値を増加又は減少させることを特徴とする，発光表示装置が提供される。
また，上記画素の各々は，発光素子と，上記第１電流に対応して上記ピクセル電流を生成する駆動部と，上記駆動部と上記データ線の間に接続され，上記第１走査線に供給される第１走査信号によって制御される第９トランジスタと，上記駆動部と上記発光素子の共通端子と，上記データ線と，の間に接続され，上記第２走査線から供給される第２走査信号によって制御される第１０トランジスタと，を有してもよい。
また，上記第９トランジスタは，上記第１走査信号に対応して，所定の水平期間のうち，第１期間の間ターンオンされてもよく，所定の水平期間のうち，上記第１期間を除外した第２期間の間，少なくとも一回以上ターンオン及びターンオフされてもよい。
また，上記第１０トランジスタは，上記第２走査信号に対応して上記所定の水平期間の間ターンオンされてもよい。
また，上記駆動部と上記発光素子との間に接続され，発光制御線から供給される発光制御信号に対応して上記所定水平期間の間ターンオフされ，その他の期間の間，ターンオンされる第１１トランジスタをさらに有してもよい。
また，上記データ駆動部は，少なくとも一つのデータ集積回路を有してもよく，上記データ集積回路の各々は，外部から供給されるデータに対応して上記階調電流を生成し，上記階調電流に対応する上記第１電流を，データ線を経由して画素から供給を受ける電流デジタル／アナログ変換部と，上記画素からピクセル電流の供給を受け，供給されたピクセル電流に対応して上記第１電流の電流値を増加又は減少させる電流調整ブロックと，上記データ線を上記電流デジタル／アナログ変換部及び上記電流調整ブロックのうち，いずれか一つに選択的に接続させる選択ブロックと，を有してもよい。
また，上記選択ブロックは，複数の選択部を有してもよく，上記選択部の各々は，上記データ線と上記電流デジタル／アナログ変換部との間に接続される第１トランジスタ及び第２トランジスタと，上記データ線と上記電流調整ブロックとの間に接続される第３トランジスタと，上記電流調整ブロックと上記電流デジタル／アナログ変換部との間に接続される第４トランジスタと，を有してもよい。
また，上記第１トランジスタ及び第２トランジスタは，上記第９トランジスタがターンオンされるときターンオンされ，上記第９トランジスタがターンオフされるときターンオフされてもよい。
また，上記第３トランジスタ及び第４トランジスタは，上記第９トランジスタがターンオンされるときターンオフされ，上記第９トランジスタがターンオフされるときターンオンされてもよい。
また，上記電流調整ブロックは，複数の電流調整部を有してもよく，上記電流調整部の各々は，上記階調電流と上記ピクセル電流を比較する比較部と，上記比較部を制御することにより上記第１電流の電流値を増加又は減少させる電流増減部と，を有してもよい。
また，上記電流増減部は，上記比較部から供給される制御信号に対応して上記ピクセル電流が上記階調電流と近似するように上記第１電流の電流値を増加又は減少させてもよい。
また，上記データ集積回路の各々は，順次サンプリング信号を生成するシフトレジスタ部と，上記サンプリング信号に対応して上記データを保存し，保存されたデータを上記電流デジタル／アナログ変換部に供給するラッチ部と，をさらに有してもよい。
また，上記ラッチ部は，上記サンプリング信号に対応し，上記データを順次保存するサンプリングラッチ部と，上記サンプリングラッチ部に保存されたデータを保存すると同時に，保存されたデータを上記電流デジタル／アナログ変換部に供給するホールディングラッチ部と，を有してもよい。
また，上記ホールディングラッチ部に保存された上記データの電圧レベルを上昇させ，上記電流デジタル／アナログ変換部に供給するレベルシフタ部をさらに有してもよい。
上記課題を解決するために，本発明の別の観点によれば，データに対応する階調電流を生成する第１段階と；上記階調電流に対応する第１電流を，画素から供給される第２段階と；上記第１電流に対応するピクセル電流を，上記画素から供給される第３段階と；上記階調電流と上記ピクセル電流とを比較する第４段階と；上記第４段階の比較結果に応じて上記第１電流の電流値を増減する第５段階と；を含むことを特徴とする，発光表示装置の駆動方法が提供される。
また，上記第５段階で増減された第１電流を，上記画素から供給される第６段階と；上記増減された第１電流に対応するピクセル電流を，上記画素から供給される第７段階と；をさらに含んでもよい。
また，上記第５段階において，上記ピクセル電流と上記階調電流の電流値が近似するように上記第１電流を増加又は減少させてもよい。
また，上記第４段階〜第７段階を少なくとも一回以上繰り返してもよい。
上記課題を解決するために，本発明の別の観点によれば，データに対応する階調電流を生成する第１段階と；水平期間のうち第１期間の間，上記階調電流に対応される第１電流を，画素から供給される第２段階と；水平期間のうち上記第１期間を除外した第２期間の間，上記第１電流に対応するピクセル電流を，上記画素から供給される第３段階と；上記階調電流と上記ピクセル電流とを比較する第４段階と；上記第４段階の比較結果に応じて上記第１電流の電流値を増減する第５段階と；を含むことを特徴とする，発光表示装置の駆動方法が提供される。
また，上記第５段階で増減された第１電流を，上記画素から供給される第６段階と，上記増減された第１電流に対応されるピクセル電流を，上記画素から供給される第７段階と，をさらに含んでもよい。
また，上記第５段階において，上記ピクセル電流と上記階調電流の電流値が近似するように上記第１電流を増加又は減少させてもよい。
また，上記第２期間の間，上記第４段階〜第７段階を少なくとも一回以上繰り返してもよい。
以上説明したように，本発明によれば，データに対応する階調電流と画素にて流れるピクセル電流を比較し，比較した結果に応じてピクセル電流が階調電流と近似な電流値に変化するように画素に供給される電流値を制御することにより，画素から所望のピクセル電流が流れるように制御することができ，所望の輝度の映像を表示することができる。
以下に，添付した図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する発明特定事項については，同一の符号を付することにより重複説明を省略する。
図２は本発明の第１の実施形態にかかる発光表示装置を示すブロック図である。
図２を参照すると，本実施形態にかかる発光表示装置は，第１走査線Ｓ１１〜Ｓ１ｎ，第２走査線Ｓ２１〜Ｓ２ｎ，発光制御線Ｅ１〜Ｅｎ及びデータ線Ｄ１〜Ｄｍによって区画された領域に形成される画素１４０を含む画像表示部１３０と，第１走査線Ｓ１１〜Ｓ１ｎ，第２走査線Ｓ２１〜Ｓ２ｎ及び発光制御線Ｅ１〜Ｅｎを駆動するための走査駆動部１１０と，データ線Ｄ１〜Ｄｍを駆動するためのデータ駆動部１２０と，走査駆動部１１０及びデータ駆動部１２０を制御するためのタイミング制御部１５０を備える。
画像表示部１３０は，第１走査線Ｓ１１〜Ｓ１ｎ，第２走査線Ｓ２１〜Ｓ２ｎ，発光制御線Ｅ１〜Ｅｎ，及びデータ線Ｄ１〜Ｄｍによって区画された領域に形成される画素１４０を有する。画素１４０は，外部から第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳの供給を受ける。第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳの供給を受けた画素１４０の各々は，データ線Ｄから供給されるデータ信号に対応して，第１電源ＥＬＶＤＤから発光素子を経由して第２電源ＥＬＶＳＳに流れるピクセル電流を制御する。
そして，画素１４０は，水平期間の一部期間の間，ピクセル電流を，データ線Ｄを経由してデータ駆動部１２０に供給する。このために画素１４０の各々は，例えば図３のように構成されることができる。図３に示した画素１４０の詳細な構造は後述する。
タイミング制御部１５０は，外部から供給される同期信号に対応してデータ駆動制御信号ＤＣＳ及び走査駆動制御信号ＳＣＳを生成する。タイミング制御部１５０から生成されたデータ駆動制御信号ＤＣＳは，データ駆動部１２０に供給され，走査駆動制御信号ＳＣＳは走査駆動部１１０に供給される。そして，タイミング制御部１５０は，外部から供給されるデータをデータ駆動部１２０に供給する。
走査駆動部１１０は，タイミング制御部１５０から走査駆動制御信号ＳＣＳの供給を受ける。走査駆動制御信号ＳＣＳが供給された走査駆動部１１０は，第１走査線Ｓ１１〜Ｓ１ｎに第１走査信号を順次供給すると同時に，第２走査線Ｓ２１〜Ｓ２ｎに第２走査信号を順次供給する。
図４に，図３に示した画素の駆動方法を示すタイミングチャートを示す。ここで，走査駆動部１１０は，所定水平期間（１Ｈ）のうち第１期間の間，画素１４０に含まれるトランジスタＭ１がターンオンされ，第２期間の間トランジスタＭ１が少なくとも一回以上ターンオン及びターンオフを繰り返すように第１走査信号を供給する。詳しくは後述する。
そして，走査駆動部１１０は，所定水平期間（１Ｈ）の間，画素１４０に含まれたトランジスタＭ２がターンオンされるように，第２走査信号を供給する。そして，走査駆動部１１０は，第１走査信号及び第２走査信号が供給される期間，所定水平期間（１Ｈ）の間トランジスタＭ３がターンオフされ，その他の期間の間，ターンオンされるように発光制御信号を供給する。本実施形態において，第９トランジスタはＭ１に，第１０トランジスタはＭ２に第１１トランジスタはＭ３に相当する。
すなわち，発光制御信号は，第１走査信号及び第２走査信号と重畳されるように供給され，その幅は第２走査信号の幅と同一または広く設定される。
データ駆動部１２０には，タイミング制御部１５０からデータ駆動制御信号ＤＣＳの供給を受ける。データ駆動制御信号ＤＣＳが供給されたデータ駆動部１２０は，データ信号を生成し，生成されたデータ信号をデータ線Ｄ１〜Ｄｍに供給する。
ここで，データ駆動部１２０は，電流シンク（Ｃｕｒｒｅｎｔ Ｓｉｎｋ）タイプで構成される。つまり，データ駆動部１２０は，データ信号によって階調電流に対応される電流を画素１４０から供給を受ける。
そして，データ駆動部１２０は，各々の水平期間のうち，第２期間中の一部期間であるトランジスタＭ１がターンオフされる期間の間，画素１４０からピクセル電流の供給を受け，供給されたピクセル電流が階調電流に対応される電流値であるかどうかをチェックする。例えば，データのビット数（又は階調値）に対応して生成される階調電流が１０μＡの場合，データ駆動部１２０は，ピクセル電流が１０μＡであるかどうかをチェックする。
ここで，画素１４０の各々から所望の電流が供給されない場合，データ駆動部１２０は，画素１４０各々から所望の電流が流れるようにデータ線Ｄに供給される電流値を増減する。このためにデータ駆動部１２０は，ｊ（ｊは自然数）個のチャンネルからなる少なくとも一つ以上のデータ集積回路１２９を有する。データ集積回路１２９の詳細な構成は後述する。
図３は，図２に示した画素を詳細に示す回路図である。図３においては，説明の便宜のため，第ｍデータ線Ｄｍ，ｎ番目第１走査線Ｓ１ｎ，ｎ番目第２走査線Ｓ２ｎ及び第ｎ発光制御線Ｅｎに接続された画素を示すことにする。
図３を参照すると，本発明の一実施形態である画素１４０は，発光素子ＯＬＥＤ，トランジスタＭ１，トランジスタＭ２，トランジスタＭ３，及び駆動部１４２を有する。
トランジスタＭ１は，データ線Ｄｍと駆動部１４２の間に接続され，データ線Ｄｍと駆動部１４２を電気的に接続させる。このようなトランジスタＭ１は，ｎ番目第１走査線Ｓ１ｎに供給される第１走査信号によって制御される。
トランジスタＭ２は，駆動部１４２及び発光素子ＯＬＥＤの共通端子とデータ線Ｄｍの間に接続され，データ線Ｄｍと駆動部１４２を電気的に接続させる。このようなトランジスタＭ２は，ｎ番目の第２走査線Ｓ２ｎに供給される第２走査信号によって制御される。
トランジスタＭ３は，駆動部１４２と発光素子ＯＬＥＤの間に接続される。このようなトランジスタＭ３は，第ｎ発光制御線Ｅｎから供給される発光制御信号によって制御される。ここで，発光制御信号は，ｎ番目第１走査線Ｓ１ｎ及びｎ番目第２走査線Ｓ２ｎに供給される第１及び第２走査信号と重畳されるように供給される。トランジスタＭ３は，発光制御信号が供給されるときターンオフされ，その他の期間の間ターンオンされる。
駆動部１４２は，トランジスタＭ１から供給されるデータ信号（シンク電流）に対応してピクセル電流をトランジスタＭ２及びトランジスタＭ３に供給する。このために駆動部１４２は，データ信号に対応される電圧を充電するためのキャパシタＣと，キャパシタＣに充電された電圧に対応されるピクセル電流を供給するためのトランジスタＭ４を有する。
ここで，駆動部１４２の構造は，図３に示した構造に限定されず，現在公知されて使用される多様な回路等のうち，いずれか一つに選択されうる。そして，図３においては，説明の便宜のためにトランジスタ（Ｍ１〜Ｍ４）をＰＭＯＳ導電型に示したが，本発明がこれに限定されるものではない。
図３及び図４を参照して画素１４０の動作過程を詳細に説明すると，まず，１フレームの所定水平期間（１Ｈ）の間，ｎ番目第１走査線Ｓ１ｎに第１走査信号が供給されると同時に，ｎ番目第２走査線Ｓ２ｎに第２走査信号が供給される。
ｎ番目第２走査線Ｓ２ｎに供給された第２走査信号は，トランジスタＭ２に供給される。すると，トランジスタＭ２は所定水平期間（１Ｈ）の間ターンオン状態を維持する。
ｎ番目の第１走査線Ｓ１ｎに供給された第１走査信号は，トランジスタＭ１に供給される。このとき，所定水平期間（１Ｈ）のうち，第１期間の間，Ｓ１ｎがＬｏｗになることによりトランジスタＭ１がターンオンされる。第１期間の間，トランジスタＭ１及びトランジスタＭ２がターンオンされたので，データ線Ｄｍ，トランジスタＭ１，駆動部１４２及びトランジスタＭ２につながる電流パスが形成される。
すると，画素１４０からデータ信号に対応される電流（階調電流）がデータ駆動部１２０に供給される。実際に，データ駆動部１２０は，階調電流に対応される電流（第１電流）を画素１４０から供給を受ける。このとき，駆動部１４２に含まれたキャパシタＣにデータ信号に対応される電圧が充電される。すなわち，第１期間の間キャパシタＣには，データ駆動部１２０にシンクされる電流（データ信号）に対応される電圧に充電される。
その後，第２期間の間，少なくとも一回以上トランジスタＭ１がターンオフされる。トランジスタＭ１がターンオフされると，キャパシタＣに充電された電圧に対応されるピクセル電流が駆動部１４２からトランジスタＭ２，データ線Ｄｍを経由してデータ駆動部１２０に供給される。ピクセル電流の供給を受けたデータ駆動部１２０は，画素１４０から望みのピクセル電流が流れるようにデータ線Ｄｍに供給される電流値を増減する。
その後，第２期間の間，トランジスタＭ１がターンオンされると，データ駆動部１２０から増減された電流に対応される電圧がキャパシタＣに充電される。実際に，本発明の一実施形態においては，第２期間の間トランジスタＭ１を少なくとも一回以上ターンオン及びターンオフさせつつ，望みのピクセル電流が流れるようにキャパシタＣの充電電圧を制御する。
一方，所定水平期間（１Ｈ）の間，第ｎ発光制御線Ｅｎに発光制御信号がＨｉｇｈとなるように電圧が印加されるため，トランジスタＭ３がターンオフされ，これによって発光素子ＯＬＥＤにピクセル電流が供給されない。そして，所定水平期間（１Ｈ）以降，第ｎ発光制御線Ｅｎに発光制御信号がＬｏｗになるため，ピクセル電流が発光素子ＯＬＥＤに供給される。ここで，ピクセル電流は，所定水平期間（１Ｈ）の間所望の電流値に設定されるため，発光素子ＯＬＥＤから所望の輝度の光を生成することができる。
図５は，図２に示したデータ集積回路の第１実施形態を詳細に示すブロック図である。図５は説明の便宜のためにデータ集積回路１２９がｊ個のチャンネルを持つと仮定する。
図５を参照すると，データ集積回路１２９は，サンプリング信号を順次生成するためのシフトレジスタ部２００と，サンプリング信号に応答してデータを順次保存するためのサンプリングラッチ部２１０と，サンプリングラッチ部２１０のデータを一時保存すると共に保存されたデータを電流デジタル／アナログ変換部２３０（以下，“ＩＤＡＣ部”という。）に供給するためのホールディングラッチ部２２０と，データの階調値に対応する階調電流（Ｉｄａｔａ）を生成するＩＤＡＣ部２３０と，ピクセル電流（Ｉｐｉｘｅｌ）に対応して画素１４０から供給される電流値を制御するための電流調整ブロック２４０と，水平期間の一部期間の間，画素１４０からのピクセル電流を電流調整ブロック２４０に供給するための選択ブロック２５０を具備する。
シフトレジスタ部２００は，タイミング制御部１５０からソースシフトクロックＳＳＣ及びソーススタートパルスＳＳＰの供給を受ける。ソースシフトクロックＳＳＣ及びソーススタートパルスＳＳＰの供給を受けたシフトレジスタ部２００は，ソースシフトクロックＳＳＣの１周期ごとにソーススタートパルスＳＳＰをシフトさせつつ，順次ｊ個のサンプリング信号を生成する。このため，シフトレジスタ部２００はｊ個のシフトレジスタ２００１〜２００ｊを具備する。
サンプリングラッチ部２１０は，シフトレジスタ２００から順次供給されるサンプリング信号に応答してデータを順次保存する。ここで，サンプリングラッチ部２１０はｊ個のデータを保存するためにｊ個のサンプリングラッチ２１０１〜２１０ｊを具備する。そして，サンプリングラッチ２１０１〜２１０ｊは，データのビット数に対応される大きさを有する。例えば，データがｋビットに構成される場合，サンプリングラッチ２１０１〜２１０ｊの各々はｋビットの大きさに設定される。つまり，サンプリングラッチ２１０１はｋビットのデータを格納でき，サンプリングラッチ２１０２〜２１０ｊも同じくｋビットのデータを格納できる。
ホールディングラッチ部２２０は，ソース出力イネーブルＳＯＥ信号が入力されるとき，サンプリングラッチ部２１０からデータの入力を受けて保存する。そして，ホールディングラッチ部２２０は，ソース出力イネーブルＳＯＥ信号が入力されるとき，自分に保存されたデータをＩＤＡＣ部２３０に供給する。このために，ホールディングラッチ部２２０はｋビットに設定されたｊ個のホールディングラッチ２２０１〜２２０ｊを具備する。つまり，ホールディングラッチ２２０１はｋビットのデータを格納でき，ホールディングラッチ２２０２〜２２０ｊも同じくｋビットのデータを格納できる。
ＩＤＡＣ部２３０は，データのビット値に対応して階調電流（Ｉｄａｔａ）を生成し，生成された階調電流に対応する大きさの電流（第１電流）を画素１４０からデータ線Ｄを経由して受ける。すなわち，ＩＤＡＣ部２３０はデータのビット値に対応して階調電流の大きさの電流をシンクする。このために，ＩＤＡＣ部２３０はｊ個の電流生成部２３０１〜２３０ｊを具備する。
電流調整ブロック２４０は，階調電流（Ｉｄａｔａ）がＩＤＡＣ部２３０にシンクされ，ピクセル電流の供給を受ける。階調電流（Ｉｄａｔａ）及びピクセル電流が流れる電流調整ブロック２４０は，階調電流（Ｉｄａｔａ）とピクセル電流の電流値を比較し，比較された電流差に対応して画素１４０に供給される電流値を制御する。実際に，電流調整ブロック２４０は所望のピクセル電流が流れるように電流値を再調整する。このために，電流調整ブロック２４０はｊ個の電流調整部２４０１〜２４０ｊを具備する。
選択ブロック２５０は，水平期間の第１期間の間ＩＤＡＣ部２３０とデータ線Ｄ１〜Ｄｍを接続させる。ＩＤＡＣ部２３０とデータ線Ｄ１〜Ｄｍが電気的に接続されると，階調電流に対応される電流（第１電流）が画素１４０からＩＤＡＣ部２３０に供給される。そして，選択ブロック２５０は，第２期間の一部期間の間，データ線Ｄ１〜Ｄｍを電流調整ブロック２４０と接続させる。この際，画素１４０からのピクセル電流が電流調整ブロック２４０に供給される。このために，選択ブロック２５０はｊ個の選択部２５０１〜２５０ｊを具備する。
一方，本発明の第２実施形態であるデータ集積回路は，図６のようにホールディングラッチ部２２０とＩＤＡＣ部２３０の間にレベルシフタ部２６０をさらに有することができる。レベルシフタ部２６０は，ホールディングラッチ部２２０から供給されるデータの電圧レベルを上昇させ，ＩＤＡＣ部２３０に供給する。外部システムからデータ集積回路１２９に高電圧レベルを持つデータが供給されるときには，電圧レベルに対応される回路部品等を設置しなければならないので，製造コストが増加する。
したがって，データ集積回路１２９外部において，低電圧レベルを持つデータを供給し，この低電圧レベルを持つデータをレベルシフタ部２６０で高電圧レベルに昇圧させることにより製造コストを低減することができる。
図７は，図５に示した電流調整部及び選択部を詳細に示す回路図である。図７においては説明の便宜のためにｊ番目電流調整部２４０ｊ及び選択部２５０ｊを示す。
図７を参照すると，本発明の一実施形態である選択部２５０ｊは，電流生成部２３０ｊ及びデータ線Ｄｊの間に接続されるトランジスタＭ５及びトランジスタＭ６と，データ線Ｄｊと電流調整部２４０ｊの間に接続されるトランジスタＭ７と，電流調整部２４０ｊと電流生成部２３０ｊの間に接続されるトランジスタＭ８を具備する。本実施形態において，第１トランジスタはトランジスタＭ６に，第２トランジスタはトランジスタＭ５に，第３トランジスタはトランジスタＭ７に，第４トランジスタはトランジスタＭ８に相当する。
トランジスタＭ５及びトランジスタＭ６は，同時にターンオンされつつ，データ線Ｄｊを電流生成部２３０ｊに接続させる。データ線Ｄｊを電流生成部２３０ｊに接続させるために，トランジスタＭ５及びトランジスタＭ６は，制御ラインＣＬから供給される選択信号によって制御される。選択信号は２５０１〜２５０ｊ全てに供給される。
トランジスタＭ７及びトランジスタＭ８は，制御ラインＣＬから供給される選択信号によって制御されつつ，トランジスタＭ５と交番にターンオンされる。交番にターンオンするために，トランジスタＭ７及びトランジスタＭ８は，トランジスタＭ５とは異なる導電型に形成される。トランジスタＭ７がターンオンされると，データ線Ｄｊが電流調整部２４０ｊに接続される。トランジスタＭ８がターンオンされると，電流調整部２４０ｊと電流生成部２３０ｊが接続される。
選択信号は，図８に示したように水平期間（１Ｈ）中第１期間の間，トランジスタＭ５及びトランジスタＭ６がターンオンされるように供給される。そして，選択信号は，第２期間の間トランジスタＭ５，Ｍ６と，トランジスタＭ７，Ｍ８が交番にターンオンされるように供給される。選択信号は，第２期間の間トランジスタＭ１と同様にトランジスタＭ５及びトランジスタＭ６がターンオン及びターンオフされるように供給される。また，制御信号がＨｉｇｈ／Ｌｏｗになるタイミングは図４に示すＳ１ｎがＨｉｇｈ／Ｌｏｗになるタイミングと同一である。
このように，トランジスタＭ５（第２トランジスタ）及びトランジスタＭ６（第１トランジスタ）は，トランジスタＭ１（第９トランジスタ）と同様にターンオン，ターンオフする。具体的に説明すると，トランジスタＭ１，トランジスタＭ５及びトランジスタＭ６は，Ｓ１ｎ及びＣＬがＬｏｗのときにターンオンし，Ｈｉｇｈのときにターンオフする。また，トランジスタＭ７及びトランジスタＭ８は，トランジスタＭ１と交番にターンオン，ターンオフする。具体的に説明すると，Ｓ１ｎ及びＣＬがＬｏｗの時，トランジスタＭ７及びトランジスタＭ８はターンオフし，トランジスタＭ１はターンオンする。そしてＳ１ｎ及びＣＬがＨｉｇｈの時，トランジスタＭ７及びトランジスタＭ８はターンオンし，トランジスタＭ１はターンオフする。
電流生成部２３０ｊは，電流シンク型に構成される。すなわち，電流生成部２３０ｊはデータに対応する階調電流の大きさの電流を外部（画素１４０）又は電流調整部（２４０ｊ）から供給を受ける。
電流調整部２４０ｊは，比較部２４２及び電流増減部２４４を具備する。比較部２４２では，電流生成部２３０ｊへシンクされる階調電流Ｉｄａｔａと画素１４０から供給されるピクセル電流を比較する。そして，比較した結果に対応する制御信号を電圧増減部２４４に供給する。例えば，比較部２４２は階調電流がピクセル電流より大きい場合，第１制御信号を生成し，階調電流がピクセル電流より小さい場合，第２制御信号を生成して電流増減部２４４に供給する。
電流増減部２４４は，比較部２４２から供給される制御信号に対応してトランジスタＭ５及びトランジスタＭ６の共通端子である第１ノードＮ１の電流値を制御する。すると，画素１４０に供給される電流値が増加又は減少されつつ，駆動部１４２に含まれたキャパシタＣの充電電圧値が変化する。ここで，電流増減部２４４は，ピクセル電流と階調電流の電流値が近似するように画素１４０に供給される電流値を制御する。
図４，図７，及び図８を一緒に参照して動作過程を詳細に説明すれば，まず，所定水平期間（１Ｈ）の第１期間の間，第１走査信号及び第２走査信号によって画素１４０に含まれたトランジスタＭ１及びトランジスタＭ２がターンオンされる。そして，水平期間の第１期間の間トランジスタＭ５及びトランジスタＭ６がターンオンされる。
トランジスタＭ１，トランジスタＭ２，トランジスタＭ５及びトランジスタＭ６がターンオンされると，電流生成部２３０ｊと画素１４０が電気的に接続され，これによって階調電流に対応する電流Ｉｄａｔａが画素１４０から電流生成部２３０ｊに供給される。この際，画素１４０に含まれたキャパシタＣには，階調電流に対応される所定の電圧が充電される。実際に，第１期間は画素１４０に含まれたキャパシタＣに階調電流に対応される電圧が充電されるようにその期間が設定される。
画素１４０に含まれたキャパシタＣに所定の電圧が充電された後，第２期間が始まるとき，選択信号によってトランジスタＭ５及びトランジスタＭ６がターンオフされ，トランジスタＭ７及びトランジスタＭ８がターンオンされる。そして，第２期間が始まるとき，トランジスタＭ１がターンオフされる。
トランジスタＭ７がターンオンされると，画素１４０からのピクセル電流がトランジスタＭ２及びトランジスタＭ７を経由して比較部２４２に供給される。トランジスタＭ８がターンオンされると，階調電流が比較部２４２に供給される（実際には，階調電流に対応する電流が比較部２４２から電流生成部２３０ｊに供給される）。この際，比較部２４２は，階調電流とピクセル電流を比較し，比較結果に対応する制御信号を電流増減部２４４に供給する。
電流増減部２４４は，比較部２４２から供給される比較結果に対応して第１ノードＮ１に電流を供給するか，または第１ノードＮ１から電流の供給を受ける。すなわち，比較部２４２は比較結果に対応して第１ノードＮ１の電流値を増加又は減少させる。ここで，電流増減部２４４は，ピクセル電流と階調電流の電流値が同一又は近似するように電流値を増減する。
その後，選択信号によってトランジスタＭ７，Ｍ８がターンオフされ，トランジスタＭ５，Ｍ６がターンオンされる。そして，第１走査信号によってトランジスタＭ１がターンオンされる。この場合，トランジスタＭ１，トランジスタＭ２，トランジスタＭ５及びトランジスタＭ６がターンオンされるため，画素１４０から所定の電流が第１ノードＮ１に供給される。
ここで，画素１４０から第１ノードＮ１に供給される電流は，電流増減部２４４から増減される電流値によって制御される。例えば，電流増減部２４４から所定電流Ｉｉｄを第１ノードＮ１に供給すると，画素１４０から第１ノードＮ１に供給されるピクセル電流は，階調電流から所定電流Ｉｉｄを差し引いた値に決定される。すなわち，第１期間より減少されたピクセル電流が画素１４０から供給され，これによってキャパシタＣに充電される電圧値が変化する。
そして，第１ノードＮ１から電流増減部２４４に所定電流Ｉｉｄが供給されると，画素１４０から第１ノードＮ１に供給されるピクセル電流は，階調電流に所定電流を足した値に決定される。すなわち，第１期間より増加されたピクセル電流が画素１４０から供給され，これによってキャパシタＣに充電される電圧値が変化する。
実際に，本実施形態では，第２期間の間階調電流とピクセル電流の電流値が近似又は同一になるように，トランジスタＭ１を少なくとも一回以上ターンオン及びターンオフさせる。そして，トランジスタＭ１と同様にトランジスタＭ５及びトランジスタＭ６をターンオン及びターンオフさせ，トランジスタＭ１と交番するようにトランジスタＭ７及びトランジスタＭ８をターンオンさせる。本実施形態ではこれと同じ過程を所定回数繰り返しながら画素１４０から所望のピクセル電流が流れるように制御する。
図９は，図７に示した電流増減部の一実施形態を示す回路図である。
図９を参照すれば，本実施形態の電流増減部２４４は，固定電圧源ＶＤＤと基底電圧源ＧＮＤの間に接続されるトランジスタＭ１１とトランジスタＭ１２を具備する。トランジスタＭ１１とトランジスタＭ１２は，互いに異なる導電型に形成される。したがって，比較部２４２から供給される制御信号に対応してトランジスタＭ１１とトランジスタＭ１２のうち，いずれか一つがターンオンされる。
ここで，トランジスタＭ１１がターンオンされると，第２ノードＮ２から第１ノードＮ１に所定電流が供給される。そして，トランジスタＭ１２がターンオンされると，第１ノードＮ１から第２ノードＮ２に所定電流が供給される。
そして，電流増減部２４４は，トランジスタＭ１１とトランジスタＭ１２の間に接続されるトランジスタＭ１３及びトランジスタＭ１４をさらに具備する。トランジスタＭ１３及びトランジスタＭ１４は，図８のように制御ラインＣＬに供給される選択信号によって制御される。すなわち，トランジスタＭ１３及びトランジスタＭ１４はトランジスタＭ５及びトランジスタＭ６と同時にターンオン及びターンオフされる。本実施形態にかかる第５トランジスタはＭ１１に，第６トランジスタはＭ１２に，第７トランジスタはＭ１３に第８トランジスタはＭ１４に相当する。
図１０は図７に示した比較部の一実施形態を示す回路図である。図１０に示した比較部は１９９２年ＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）に公知された。実際に，本発明の実施形態では，電流値を比較することができる公知の多様な比較部等が使用されうる。
図１０を参照すれば，第３ノードＮ３にはピクセル電流と階調電流の差に対応する電流が供給される。第３ノードＮ３に供給された電流は，インバータで構成されたトランジスタＭ２３及びトランジスタＭ２４のゲート端子に供給される。すると，トランジスタＭ２３及びトランジスタＭ２４のうち，いずれか一つのトランジスタがターンオンされて出力部にハイ電圧ＶＤＤ又はロー電圧ＧＮＤが印加される。
ここで，出力部に印加された電圧は，トランジスタＭ２１及びトランジスタＭ２２のゲート端子に供給されて出力部の電圧が安定に維持されるようにする。
次に、発光表示装置の駆動方法について説明する。
本実施形態では，電流デジタル／アナログ変換部２３０がデータに対応する階調電流を生成する第１段階と，電流デジタル／アナログ変換部２３０は，上記階調電流に対応する第１電流を画素１４０から供給される第２段階と，電流調整ブロック２４０は，上記第１電流に対応するピクセル電流を画素１４０から供給される第３段階と，比較部２４２において上記階調電流と上記ピクセル電流を比較する第４段階と，上記第４段階の比較結果に応じて電流増減部２４４が上記第１電流の電流値を増減する第５段階と，を含むように，発光表示装置を駆動する。
また，電流デジタル／アナログ変換部２３０は，上記第５段階で増減された第１電流を上記画素から供給される第６段階と，電流調整ブロック２４０は，上記増減された第１電流に対応するピクセル電流を上記画素から供給される第７段階と，をさらに含んでもよい。
また，上記第５段階において，電流増減部２４４は，上記ピクセル電流と上記階調電流の電流値が近似するように上記第１電流を増加又は減少させてもよい。
また，上記第４段階〜第７段階を少なくとも一回以上繰り返してもよい。
また，第２段階において，水平期間のうち第１期間の間，電流デジタル／アナログ変換部２３０は，上記階調電流に対応される第１電流を画素から供給されてもよく，第３段階において，水平期間のうち上記第１期間を除外した第２期間の間，電流調整ブロック２４０は，上記第１電流に対応するピクセル電流を上記画素から供給されてもよい。
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は，データ集積回路，発光表示装置及び発光表示装置の駆動方法に適用可能である。
従来の発光表示装置を示すブロック図である。 本発明の第１の実施形態にかかる発光表示装置を示すブロック図である。 図２に示した画素の実施形態を詳細に示す回路図である。 図３に示した画素の駆動方法を示すタイミングチャートである。 図２に示したデータ集積回路の第１実施形態を示すブロック図である。 図２に示したデータ集積回路の第２実施形態を示すブロック図である。 図５に示した電流調整部及び選択部を詳細に示す回路図である。 図７に示した選択部に供給される選択信号を示すタイミングチャートである。 図７に示した電流増減部を詳細に示す回路図である。 図７に示した比較部を詳細に示す回路図である。
符号の説明
１０，１１０ 走査駆動部
２０，１２０ データ駆動部
３０，１３０ 画像表示部
４０，１４０ 画素
５０，１５０ タイミング制御部
１２９ データ集積回路
１４２ 駆動部
２００ シフトレジスタ部
２１０ サンプリングラッチ部
２２０ ホールディングラッチ部
２３０ 電流デジタル／アナログ変換部
２４０ 電流調整ブロック
２４２ 比較部
２４４ 電流増減部
２５０ 選択ブロック
２６０ レベルシフタ部

Claims (26)

  1. 外部から供給されるデータに対応して階調電流を生成し，前記階調電流に対応する第１電流を，データ線を経由して画素から供給を受ける電流デジタル／アナログ変換部と；
    前記データ線を経由して前記画素からピクセル電流の供給を受け，供給を受けたピクセル電流に対応して前記第１電流の電流値を増加又は減少させる電流調整ブロックと；
    前記データ線を，前記電流デジタル／アナログ変換部と，前記電流調整ブロックと，のうち，いずれか一つに選択的に接続させる選択ブロックと；
    を備え，
    前記選択ブロックは，複数の選択部を有し，
    前記選択部の各々は，
    第１端子，第２端子，および制御端子をそれぞれ有し，前記データ線と前記電流デジタル／アナログ変換部との間において一方のトランジスタの第１端子と他方のトランジスタの第２端子とを介して直列に接続され，それぞれの制御端子に印加される選択信号に基づいて前記第１電流を前記電流デジタル／アナログ変換部に供給させる第１トランジスタ及び第２トランジスタと，
    前記データ線と前記電流調整ブロックとの間に第１端子及び第２端子が接続され，制御端子に印加される選択信号に基づいて前記データ線と前記電流調整ブロックとを電気的に接続する第３トランジスタと，
    前記電流調整ブロックと前記電流デジタル／アナログ変換部との間に第１端子及び第２端子が接続され，制御端子に印加される選択信号に基づいて前記電流調整ブロックと前記電流デジタル／アナログ変換部とを電気的に接続する第４トランジスタと，
    を有することを特徴とする，集積回路。
  2. 前記選択ブロックは，
    水平期間のうち第１期間の間，前記データ線と前記電流デジタル／アナログ変換部とを接続させ，
    水平期間のうち前記第１期間を除外した第２期間の間，前記データ線と，前記電流デジタル／アナログ変換部及び電流調整ブロックのうちいずれか一つとを交番に接続させることを特徴とする，請求項１に記載の集積回路。
  3. 前記データ線と前記電流調整ブロックとが接続されるとき，前記選択ブロックは，前記電流調整ブロックと前記電流デジタル／アナログ変換部とを電気的に接続させることを特徴とする，請求項１または２に記載の集積回路。
  4. 前記第１期間の間，前記第１トランジスタ及び第２トランジスタがターンオンされ，前記第３トランジスタ及び第４トランジスタがターンオフされることを特徴とする，請求項１に記載の集積回路。
  5. 前記第２期間の間，前記第１トランジスタ及び第２トランジスタがターンオンされるとき，前記第３トランジスタ及び第４トランジスタがターンオフされ，前記第３トランジスタ及び第４トランジスタがターンオンされるとき，前記第１トランジスタ及び第２トランジスタがターンオフされることを特徴とする，請求項１または４に記載の集積回路。
  6. 前記画素では，
    前記第１期間の間，前記第１トランジスタ及び第２トランジスタがターンオンされるとき，前記第１電流が流れ，
    前記第２期間の間，前記第１トランジスタ及び第２トランジスタがターンオンされるとき，前記第１電流の電流値より増加又は減少された電流が流れることを特徴とする，請求項１、４、５のいずれかに記載の集積回路。
  7. 前記第２期間の間，前記第３トランジスタがターンオンされるとき，前記ピクセル電流が前記電流調整ブロックに供給され，前記第４トランジスタがターンオンされるとき，前記階調電流が前記電流調整ブロックから前記電流デジタル／アナログ変換部に供給されることを特徴とする，請求項１〜６のいずれかに記載の集積回路。
  8. 前記電流デジタル／アナログ変換部は，前記画素から前記階調電流の大きさの電流の供給を受ける電流シンクタイプであることを特徴とする，請求項１〜７のいずれかに記載の集積回路。
  9. 前記電流調整ブロックは，複数の電流調整部を有し，
    前記電流調整部の各々は，
    前記階調電流と前記ピクセル電流を比較する比較部と，
    前記比較部の制御によって前記第１電流の電流値を増加又は減少させる電流増減部と，を有することを特徴とする，請求項１〜８のいずれかに記載の集積回路。
  10. 前記電流増減部は，前記比較部から供給される制御信号に対応して，前記ピクセル電流を，前記階調電流の電流値に近似させるように前記第１電流の電流値を増加又は減少させることを特徴とする，請求項９に記載の集積回路。
  11. 前記電流増減部は，固定電圧源と基底電圧源との間に第１端子及び第２端子が接続され，制御端子に印加される前記比較部から供給される制御信号に基づいて選択的にターンオンする第５トランジスタ及び第６トランジスタを有することを特徴とする，請求項９または１０のいずれかに記載の集積回路。
  12. 前記第５トランジスタ及び第６トランジスタは，互いに異なる導電型に形成されることを特徴とする，請求項９〜１１のいずれかに記載の集積回路。
  13. 前記第５トランジスタと第６トランジスタとの間に第１端子及び第２端子が接続され，制御端子に印加される選択信号に基づいて前記第１トランジスタと同時にターンオン及びターンオフされる第７トランジスタ及び第８トランジスタをさらに有することを特徴とする，請求項１１または１２のいずれかに記載の集積回路。
  14. 順次にサンプリング信号を生成するシフトレジスタ部と，
    前記サンプリング信号に対応して前記データを保存し，前記保存されたデータを前記電流デジタル／アナログ変換部に供給するラッチ部と，
    をさらに有することを特徴とする，請求項１〜１３のいずれかに記載の集積回路。
  15. 前記ラッチ部は，前記サンプリング信号に対応して前記データを順次保存するサンプリングラッチ部と，
    前記サンプリングラッチ部に保存されたデータを保存すると同時に，保存された前記データを前記電流デジタル／アナログ変換部に供給するホールディングラッチ部と，
    を有することを特徴とする，請求項１４に記載の集積回路。
  16. 前記ホールディングラッチ部に保存された前記データの電圧レベルを上昇させ，前記電流デジタル／アナログ変換部に供給するレベルシフタ部をさらに有することを特徴とする，請求項１５に記載の集積回路。
  17. 複数の第１走査線及び第２走査線と；
    前記第１走査線及び第２走査線と交差する方向に形成される複数のデータ線と；
    前記第１走査線，第２走査線及びデータ線に接続される複数の画素を含む画像表示部と；
    前記第１走査線に第１走査信号を順次供給し，前記第２走査線に第２走査信号を順次供給する走査駆動部と；
    前記データ線に接続されてデータ信号によって階調電流に対応する第１電流を前記画素から供給を受けるデータ駆動部と；
    を備え，
    前記データ駆動部は，前記第１電流に対応して前記画素の各々から流れるピクセル電流の供給を受け，供給を受けたピクセル電流に対応して前記第１電流の電流値を増加又は減少させ，
    前記画素の各々は，
    発光素子と，
    前記第１電流に対応して前記ピクセル電流を生成する駆動部と，
    前記駆動部と前記データ線の間に第１端子及び第２端子が接続され，制御端子に印加される前記第１走査線に供給される第１走査信号によって制御される第９トランジスタと，
    前記駆動部と前記発光素子の共通端子と，前記データ線と，の間に第１端子及び第２端子が接続され，制御端子に印加される前記第２走査線から供給される第２走査信号によって制御される第１０トランジスタと，
    を有し，
    前記第９トランジスタは，前記第１走査信号に対応して，所定の水平期間のうち，第１期間の間ターンオンされ，所定の水平期間のうち，前記第１期間を除外した第２期間の間，少なくとも一回以上ターンオン及びターンオフされ，
    前記データ駆動部は，少なくとも一つの集積回路を有し，
    前記集積回路の各々は，
    外部から供給されるデータに対応して前記階調電流を生成し，前記階調電流に対応する前記第１電流を，データ線を経由して画素から供給を受ける電流デジタル／アナログ変換部と，
    前記画素からピクセル電流の供給を受け，供給されたピクセル電流に対応して前記第１電流の電流値を増加又は減少させる電流調整ブロックと，
    前記データ線を前記電流デジタル／アナログ変換部及び前記電流調整ブロックのうち，いずれか一つに選択的に接続させる選択ブロックと，
    を有し，
    前記選択ブロックは，複数の選択部を有し，
    前記選択部の各々は，
    第１端子，第２端子，および制御端子をそれぞれ有し，前記データ線と前記電流デジタル／アナログ変換部との間において一方のトランジスタの第１端子と他方のトランジスタの第２端子とを介して直列に接続され，それぞれの制御端子に印加される選択信号に基づいて前記第１電流を前記電流デジタル／アナログ変換部に供給させる第１トランジスタ及び第２トランジスタと，
    前記データ線と前記電流調整ブロックとの間に第１端子及び第２端子が接続され，制御端子に印加される選択信号に基づいて前記データ線と前記電流調整ブロックとを電気的に接続する第３トランジスタと，
    前記電流調整ブロックと前記電流デジタル／アナログ変換部との間に第１端子及び第２端子が接続され，制御端子に印加される選択信号に基づいて前記電流調整ブロックと前記電流デジタル／アナログ変換部とを電気的に接続する第４トランジスタと，
    を有することを特徴とする，発光表示装置。
  18. 前記第１０トランジスタは，前記第２走査信号に対応して前記所定の水平期間の間ターンオンされることを特徴とする，請求項１７に記載の発光表示装置。
  19. 前記駆動部と前記発光素子との間に接続され，発光制御線から供給される発光制御信号に対応して前記所定水平期間の間ターンオフされ，その他の期間の間，ターンオンされる第１１トランジスタをさらに有することを特徴とする，請求項１７、１８のいずれかに記載の発光表示装置。
  20. 前記第１トランジスタ及び第２トランジスタは，前記第９トランジスタがターンオンされるときターンオンされ，前記第９トランジスタがターンオフされるときターンオフされることを特徴とする，請求項１７に記載の発光表示装置。
  21. 前記第３トランジスタ及び第４トランジスタは，前記第９トランジスタがターンオンされるときターンオフされ，前記第９トランジスタがターンオフされるときターンオンされることを特徴とする，請求項１７に記載の発光表示装置。
  22. 前記電流調整ブロックは，複数の電流調整部を有し，
    前記電流調整部の各々は，
    前記階調電流と前記ピクセル電流を比較する比較部と，
    前記比較部を制御することにより前記第１電流の電流値を増加又は減少させる電流増減部と，
    を有することを特徴とする，請求項１７〜２１のいずれかに記載の発光表示装置。
  23. 前記電流増減部は，前記比較部から供給される制御信号に対応して前記ピクセル電流が前記階調電流の電流値と近似するように前記第１電流の電流値を増加又は減少させることを特徴とする，請求項２２に記載の発光表示装置。
  24. 前記集積回路の各々は，
    順次サンプリング信号を生成するシフトレジスタ部と，
    前記サンプリング信号に対応して前記データを保存し，保存されたデータを前記電流デジタル／アナログ変換部に供給するラッチ部と，
    をさらに有することを特徴とする，請求項１７〜２３のいずれかに記載の発光表示装置。
  25. 前記ラッチ部は，
    前記サンプリング信号に対応し，前記データを順次保存するサンプリングラッチ部と，
    前記サンプリングラッチ部に保存されたデータを保存すると同時に，保存されたデータを前記電流デジタル／アナログ変換部に供給するホールディングラッチ部と，
    を有することを特徴とする，請求項２４に記載の発光表示装置。
  26. 前記ホールディングラッチ部に保存された前記データの電圧レベルを上昇させ，前記電流デジタル／アナログ変換部に供給するレベルシフタ部をさらに有することを特徴とする，請求項２５に記載の発光表示装置。
JP2005262132A 2004-12-24 2005-09-09 集積回路及び発光表示装置 Active JP4437109B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040112523A KR100624318B1 (ko) 2004-12-24 2004-12-24 데이터 집적회로 및 이를 이용한 발광 표시장치와 그의구동방법

Publications (2)

Publication Number Publication Date
JP2006184863A JP2006184863A (ja) 2006-07-13
JP4437109B2 true JP4437109B2 (ja) 2010-03-24

Family

ID=36097317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005262132A Active JP4437109B2 (ja) 2004-12-24 2005-09-09 集積回路及び発光表示装置

Country Status (5)

Country Link
US (1) US7663616B2 (ja)
EP (1) EP1675094B1 (ja)
JP (1) JP4437109B2 (ja)
KR (1) KR100624318B1 (ja)
CN (1) CN100447845C (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719670B1 (ko) * 2006-04-06 2007-05-18 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 전계발광 표시장치
KR100805610B1 (ko) * 2006-08-30 2008-02-20 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법
KR100911976B1 (ko) * 2007-11-23 2009-08-13 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101738920B1 (ko) * 2010-10-28 2017-05-24 삼성디스플레이 주식회사 유기전계발광 표시장치
CN102768821B (zh) * 2012-08-07 2015-02-18 四川虹视显示技术有限公司 Amoled显示器及其驱动方法
CN102881257B (zh) * 2012-10-18 2015-02-04 四川虹视显示技术有限公司 主动式有机发光二极管显示器及其驱动方法
KR20140141373A (ko) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
US9823995B2 (en) 2014-08-28 2017-11-21 Sap Se Structured query language debugger
US10909933B2 (en) 2016-12-22 2021-02-02 Intel Corporation Digital driver for displays
US10839771B2 (en) * 2016-12-22 2020-11-17 Intel Corporation Display driver

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208590A (ja) * 1983-05-11 1984-11-26 シャープ株式会社 表示装置の駆動回路
US6384804B1 (en) * 1998-11-25 2002-05-07 Lucent Techonologies Inc. Display comprising organic smart pixels
KR100348274B1 (ko) * 2000-07-20 2002-08-09 엘지전자 주식회사 액티브 소자의 구동 회로 및 제어 방법
KR100370095B1 (ko) * 2001-01-05 2003-02-05 엘지전자 주식회사 표시 소자의 액티브 매트릭스 방식의 구동 회로
SG111928A1 (en) * 2001-01-29 2005-06-29 Semiconductor Energy Lab Light emitting device
SG107573A1 (en) * 2001-01-29 2004-12-29 Semiconductor Energy Lab Light emitting device
KR100859520B1 (ko) 2001-11-05 2008-09-22 삼성전자주식회사 액정 표시 장치 및 그 데이터 드라이버
JP2003150107A (ja) * 2001-11-09 2003-05-23 Sharp Corp 表示装置およびその駆動方法
JP3724430B2 (ja) * 2002-02-04 2005-12-07 ソニー株式会社 有機ｅｌ表示装置およびその制御方法
US6806497B2 (en) 2002-03-29 2004-10-19 Seiko Epson Corporation Electronic device, method for driving the electronic device, electro-optical device, and electronic equipment
JP2003316315A (ja) 2002-04-23 2003-11-07 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
GB2389951A (en) * 2002-06-18 2003-12-24 Cambridge Display Tech Ltd Display driver circuits for active matrix OLED displays
JP3706936B2 (ja) 2002-06-20 2005-10-19 ローム株式会社 アクティブマトリックス型有機ｅｌパネルの駆動回路およびこれを用いる有機ｅｌ表示装置
JP2004138803A (ja) * 2002-10-17 2004-05-13 Seiko Epson Corp 電子回路、電気光学装置及び電子機器
JP4534031B2 (ja) * 2003-03-06 2010-09-01 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 有機ｅｌ表示装置
JP4074994B2 (ja) 2003-06-09 2008-04-16 カシオ計算機株式会社 電流駆動装置及びその制御方法並びに電流駆動装置を備えた表示装置
JP2005157123A (ja) * 2003-11-27 2005-06-16 Dainippon Printing Co Ltd 有機ｅｌ表示装置

Also Published As

Publication number Publication date
CN1804976A (zh) 2006-07-19
KR20060073687A (ko) 2006-06-28
US7663616B2 (en) 2010-02-16
EP1675094A1 (en) 2006-06-28
KR100624318B1 (ko) 2006-09-19
EP1675094B1 (en) 2012-05-23
JP2006184863A (ja) 2006-07-13
CN100447845C (zh) 2008-12-31
US20060139343A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
JP5395728B2 (ja) 発光表示装置の駆動方法
JP4630790B2 (ja) 画素，および画素を用いた発光表示装置
JP4437109B2 (ja) 集積回路及び発光表示装置
JP4790486B2 (ja) データ駆動回路、これを利用した発光表示装置、及びその駆動方法
JP4461301B2 (ja) データ集積回路，およびデータ集積回路を有する発光表示装置
JP5085036B2 (ja) データ集積回路，発光表示装置および発光表示装置の駆動方法
JP4790526B2 (ja) データ駆動回路、これを利用した発光表示装置、及びその駆動方法
JP4611930B2 (ja) データ駆動回路、これを利用した有機発光表示装置、及びその駆動方法
KR100707623B1 (ko) 화소 및 이를 이용한 발광 표시장치
JP4794994B2 (ja) データ駆動回路とこれを利用した発光表示装置及びその駆動方法
JP2007041515A (ja) データ駆動回路とこれを利用した発光表示装置およびその駆動方法
JP4789575B2 (ja) バッファ，データ集積回路及び発光表示装置
JP4535441B2 (ja) データ集積回路およびこれを用いる発光表示装置とその駆動方法
KR100700846B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100645696B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100707625B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
KR100613089B1 (ko) 화소 및 이를 이용한 발광 표시장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100104

R150 Certificate of patent or registration of utility model

Ref document number: 4437109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250