JP3706936B2 - アクティブマトリックス型有機ｅｌパネルの駆動回路およびこれを用いる有機ｅｌ表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、アクティブマトリックス型有機ＥＬパネルの駆動回路およびこれを用いる有機ＥＬ表示装置に関し、詳しくは、携帯電話機，ＰＨＳ等の装置において、駆動トランジスタの動作閾値を補償する回路をなくしてピクセル回路の回路規模を抑えても表示画面の輝度むらを低減でき、特に、高輝度カラー表示に適したアクティブマトリックス型有機ＥＬの表示装置に関する。
【０００２】
【従来の技術】
有機ＥＬ表示装置は、自発光による高輝度表示が可能であることから、小画面での表示に適し、携帯電話機，ＰＨＳ、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される次世代表示装置として現在注目されている。この有機ＥＬ表示装置には、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、Ｒ（赤），Ｇ（緑），Ｂ（青）に感度差があることから制御が難しくなる問題点がある。
そこで、最近では、電流駆動のドライバを用いた有機ＥＬ表示装置が提案されている。例えば、特開平１０−１１２３９１号などでは、電流駆動により輝度ばらつきの問題を解決する技術が記載されている。
携帯電話機，ＰＨＳ用の有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムラインの数が３９６個（１３２×３）の端子ピン、ローラインが１６２個の端子ピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。
【０００３】
このような有機ＥＬ表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でも単純マトリックス型のものでも端子ピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。
アクディブマトリックス型では、表示セル（画素）対応にコンデンサと電流駆動のトランジスタとからなるピクセル回路が設けられていて、コンデンサに記憶した電圧に応じてトランジスタを駆動し、このトランジスタを介して有機ＥＬ素子（以下ＯＥＬ素子）が電流駆動される。その駆動方式には、ＯＥＬ素子をＯＮ／ＯＦＦの２値で制御するデジタル駆動とＯＥＬ素子の駆動電流をアナログ入力データで制御するアナログ駆動とがある。デジタル駆動の場合には、ピクセル内にサブピクセルを設けて表示面積を制御したり、発光時間を時分割して駆動時間の相違により表示画素の階調を制御する。アナログ駆動の場合には電圧指定型（電圧プログラム方式）と電流指定型（電流プログラム方式）とがあって、電圧指定型の場合には各ピクセル回路のコンデンサの端子電圧を電圧信号により設定し、電流指定型の場合には前記コンデンサの端子電圧を電流信号により設定する。
【０００４】
【発明が解決しようとする課題】
このようなアクディブマトリックス型では、各ピクセル回路ごとの駆動トランジスタの動作閾値のばらつきにより輝度むらが発生し易い。製造過程において表示素子の駆動トランジスタの動作閾値を均一にすることは難しいことなので、各ピクセル回路のコンデンサの電圧を制御することで輝度むらを抑えることが考えられている。そのためピクセル回路内に閾値補償回路が設けられる。その補償回路の一例として前記の電圧プログラム方式の回路と前記の電流プログラム方式の回路とがある。
前者の電圧プログラム方式は、各ピクセル回路に４個のトランジスタと２個のコンデンサを用いるものであり、データ線，選択線のほかに、駆動トランジスタの動作閾値のばらつきを補償するために２本の線が設けられる。そして、これら２本の線へ制御信号を加えて２つのコンデンサを所定のタイミングで充電することで駆動トランジスタの閾値が影響しない電流駆動が行われる。
後者の電流プログラム方式は、駆動トランジスタを含めた３個のトランジスタと、特定の電圧設定をするスイッチトランジスタとで構成される。データ線，２本の選択線と、さらに特定の電圧Ｖddの電源線（ソース線）が設けられる。まず、スイッチトランジスタで駆動トランジスタを切り離してコンデンサを電流駆動で充電しておき、その後、スイッチトランジスタにより駆動トランジスタをコンデンサに接続しかつ駆動トランジスタにソース線から電力を供給してＯＥＬ素子を電流駆動する。
【０００５】
これらの駆動方法は、プログラムタイミング制御が必要であり、特に、電流駆動方式では、中間階調表示のために制御する電流値として０．１μＡ以下の精度が要求される。そのため、その制御が難しくなる。また、表示画素数が、例えば、ＶＧＡ，ＳＶＧＡ，ＸＧＡ等のように高密度になると、限られた時間内でプログラムタイミング制御を行う必要があって、かつ、データ線、選択線とは別にプログラム制御のための線が必要となって、各ピクセル回路の回路規模が大きくなる欠点がある。
この発明の目的は、駆動トランジスタの動作閾値を補償する回路をなくしてピクセル回路の回路規模を抑えても表示画面の輝度むらを低減でき、特に、高輝度カラー表示に適したアクティブマトリックス型有機ＥＬパネルの駆動回路を提供することにある。
この発明の他の目的は、ピクセル回路の回路規模が小さくかつ表示画面の輝度むらが低減できる有機ＥＬ表示装置を提供することにある。
【０００６】
【課題を解決するための手段】
このような目的を達成するためのこの発明のアクティブマトリックス型有機ＥＬパネルの駆動回路およびこれを用いる有機ＥＬ表示装置の特徴は、有機ＥＬ表示パネルのデータ線あるいはカラムピンに対して接続され有機ＥＬパネルの外部から電流駆動するための出力ピンを有しこの出力ピンが前記データ線あるいは前記カラムピンを介して接続されるピクセル回路のコンデンサを前記電圧値に充電する充電電流を発生する多数の電流駆動回路と、前記コンデンサに前記電圧値を記憶するための書込み制御をしかつ書込まれた前記コンデンサの前記電圧値をリセットする制御をする書込み制御回路とを備え、
多数の電流駆動回路には、前記出力ピンから吐出されあるいは前記出力ピンにシンクされる出力電流を、アクティブマトリックス型有機ＥＬパネルとともに表示装置として組み立てられた後の表示画面上の表示輝度のむらに応じて調整するための電流値調整回路とこの電流値調整回路からの電流を受けるＤ／Ａ変換回路とがそれぞれに設けられているものである。
そして、前記の電流値調整回路は、外部から設定された少なくとも１ビットのデータに応じて電流値の調整が可能な回路であって、出力ピンに出力するための電流あるいはその基礎となる電流を受けて、出力電流を調整するものであり、前記のＤ／Ａ変換回路は、表示データを電流値調整回路からの電流に応じてアナログ電流値に変換するものであって、この発明は、前記のアナログ電流値に応じて出力電流が生成されるものである。
【０００７】
【発明の実施の形態】
このように、この発明にあっては、データ線あるいはカラム端子ピンに接続された電流駆動線のほかには、書込み制御回路からの線、例えば、コンデンサの電圧値書込みとこの電圧値をリセットするための走査線だけで済む。
この発明では、各ピクセル回路の外部に設けられる電流駆動回路の電流値調整回路で駆動電流値が調整されるので、駆動トランジスタの動作閾値を均一にするために必要なプログラム制御のための制御線は不要である。したがって、各ピクセル回路の素子数と配線とが、その分、低減できる。これにより各ピクセル回路の回路規模が低減される。
この発明の電流駆動回路の電流値調整回路は、すべてのデータ線あるいはカラム端子ピンに対応して設けてもよいが、その一部として、少なくとも分散した位置にあるものだけに電流値調整回路を設ければよいので、その分、有機ＥＬ駆動回路側の回路規模も大きくならないで済む。
これにより、アクティブ型の有機ＥＬパネルの各ピクセル回路の構成を最小限にとどめて有機ＥＬパネルの外部から電流駆動して、その駆動電流自体を外部の駆動回路で調整できるようにする。その調整は、表示画面上で少なくとも分散した位置にあるピクセル回路をそれぞれに駆動する複数の電流駆動回路に電流値調整回路を設け、駆動するピクセル回路の輝度に応じて輝度むらが目立たなくなるようにその駆動電流値をその電流値調整回路により調整する。このことでピクセル回路の駆動トランジスタの動作閾値のばらつきに関係なく、画面上の輝度むらを抑制することができる。もちろん、全部のデータ線あるいはカラム端子ピンに対応して電流値調整回路を有する電流駆動回路を設ければ、その分、輝度むらが低減される。
その結果、駆動トランジスタの動作閾値を補償する回路をなくして各ピクセル回路の回路規模を抑えることができ、かつ、表示画面の輝度むらを低減することがことができる。
【０００８】
【実施例】
図１は、この発明のアクティブマトリックス型有機ＥＬの表示装置を適用した一実施例のブロック図、図２は、そのデータ電極ドライバとしての、電流値調整回路を有するカレントミラーの端子ピン駆動回路を中心とする回路図、図３は、不揮発性メモリをレジスタ構成とした具体例の説明図、図４は、図３の不揮発性メモリを揮発性メモリのシフトレジスタ構成とした具体例の説明図、そして図５は、輝度むらを調整する電流値調整回路を有するカレントミラーの端子ピン駆動回路を分散して設けてピクセル回路を駆動する場合の説明図である。
図１において、１は、アクティブマトリックス型有機ＥＬの表示装置であって、データ電極ドライバ２と、書込制御回路３、ピクセル回路４、コントロール回路５、レジスタ６、ロー側走査回路７、そしてＭＰＵ８等により構成されている。なお、ピクセル回路４は、Ｘ，Ｙのマトリックス配線の各交点に対応して多数設けられているが、図では、その１つのみを、それらの代表として示してある。データ電極ドライバ２は、いわゆる有機ＥＬ駆動回路のカラムドライバ（水平走査方向のドライバ）であって、各データ線（あるいは各カラム端子ピン，以下同じ）対応に設けられたカレントミラーの端子ピン駆動回路１０（以下電流駆動回路１０，図２参照）をデータ線数分内蔵している。それぞれのカレントミラー出力段回路１３の出力ピン９（図２参照）は、アクディブマトリックス型のＸ，Ｙのマトリックス配線（データ線，走査線）のうちの、それぞれのデータ線（Ｘ電極＝Ｘ1，…Ｘn）にそれぞれに接続されている。
【０００９】
図に示すように、ピクセル回路（表示セル）４は、Ｘ，Ｙのマトリックス配線（データ線Ｘ1，…Ｘn，走査線Ｙ1，Ｙ2，…）の交点に対応して設けられていて、このピクセル回路４内には各データ線と各走査線Ｙ1との各交点にソース側とゲートが接続されたＮチャネルＭＯＳトランジスタＴr１が配置されている。ＯＥＬ素子４ａは、ピクセル回路４に設けられたＰチャネルＭＯＳの駆動トランジスタＴr2により駆動される。トランジスタＴr2のソース−ゲート間にはコンデンサＣが接続されている。トランジスタＴr2のソースは、例えば、＋７Ｖ程度の＋Ｖcc電源ラインに接続され、そのドレイン側はＯＥＬ素子４ａの陽極に接続されている。ＯＥＬ素子４ａの陰極は、ロー側走査回路７のスイッチ回路７ａに接続され、このスイッチ回路７ａを介してグランドＧＮＤに接続されている。
【００１０】
ピクセル回路４において、トランジスタＴr１とトランジスタＴr2との間にはＰチャネルＭＯＳトランジスタＴr3とＮチャネルＭＯＳトランジスタＴr4が設けられている。トランジスタＴr3は、トランジスタＴr2を出力側トランジスタとしてカレントミラー回路４ｂを構成する入力側トランジスタとなっていて、これの下流にトランジスタＴr１のドレインが接続され、トランジスタＴr3とトランジスタＴr１の接続点とカレントミラー回路４ｂの共通ゲート（トランジスタＴr2のゲート）との間にトランジスタＴr4のソースとドレインが接続されている。
なお、ここで、カレントミラー回路を構成するトランジスタＴr2とトランジスタＴr3とは、実質的に特性が等しいものとする。
トランジスタＴr１のゲートは、走査線Ｙ1（書込線）を介して書込制御回路３に接続され、トランジスタＴr4のゲートは、走査線Ｙ2（イレーズ線）を介して書込制御回路３に接続されている。走査線Ｙ1（書込線）と走査線Ｙ2（イレーズ線）とが書込制御回路３により走査されてこれら走査線がＨｉｇｈレベル（以下“Ｈ”）になることでトランジスタＴr１とトランジスタＴr4とがともにＯＮとなる。これにより所定の駆動電流でトランジスタＴr2が駆動されるとともにコンデンサＣに充電されて所定の駆動電圧がコンデンサＣに保持される。その結果、コンデンサＣに駆動電流値が書込まれる。このとき、コンデンサＣはこれを電圧値として記憶する。
ＭＯＳトランジスタＴr2は、この記憶されたコンデンサＣの電圧に応じて電圧駆動されることになる。このときコンデンサＣに記憶された電圧は、書込時の駆動電流に対応する電圧値となり、ＯＥＬ素子４ａは、書込時の駆動電流に対応した電流値で電流駆動される。トランジスタＴr2とトランジスタＴr3のチャネル幅が等しいときには、書込み電流と同じ駆動電流を発生させることができる。
【００１１】
なお、書込制御回路３に接続され、制御される走査線Ｙ1（書込線）と走査線Ｙ2（イレーズ線）は、垂直方向のピクセル回路分（垂直走査ライン数分）設けられているが、ここではロー側走査回路７のスイッチ回路７ａと同様に垂直方向に走査される１ピクセル回路１個分だけしか示していない。その他の回路は省略してある。また、コンデンサＣへの電流値の書込時にあっては、スイッチ回路７ａがＯＦＦしているので、トランジスタＴr2からＯＥＬ素子４ａへの駆動電流はこのときには発生しない。
ロー側走査回路７のスイッチ回路７ａは、Ｒ，Ｇ，Ｂの水平走査方向の１ラインに対応する１ライン分の駆動電流値が各ピクセル回路（表示セル）４のコンデンサＣに書込まれた後にロー側走査回路７のスイッチ回路７ａがＯＮになり、水平走査方向の１ライン分のＯＥＬ素子４ａが同時駆動される。このときには、走査線Ｙ1（書込線）と走査線Ｙ2（イレーズ線）とが書込制御回路３により共に“Ｌ”にされていて、トランジスタＴr１とトランジスタＴr4とがともにＯＦＦになっている。
スイッチ回路７ａは、ロー側走査回路７において水平方向の走査ラインに対応して多数設けられていて、垂直走査に応じて手前のスイッチ回路７ａがＯＦＦされ、現在走査の対象となるスイッチ回路７ａがＯＮされる。このことで、垂直走査に対応してスイッチ回路７ａが順次ＯＮされていく。
【００１２】
ところで、アクティブマトリックス型では、コンデンサＣが駆動電流値を記憶するので、水平方向１ライン分ではなく、１画面分の駆動電流値をコンデンサＣに記憶させた後にスイッチ回路７ａをＯＮさせてもよい。この場合には、このスイッチ回路７ａを１個設ければよく、ロー側走査回路７を用いる必要はない。また、Ｒ，Ｇ，Ｂの１画面をそれぞれに時分割で駆動する場合には、前記の１画面は、Ｒ，Ｇ，Ｂに対応して設けられるので、このスイッチ回路７ａは、Ｒ，Ｇ，Ｂのそれぞれの１画面に対応して１個づつ、合計で３個設けられることになる。 コンデンサＣに書込まれた電荷は、書込制御回路３に接続された走査線Ｙ2が書込制御回路３により“Ｈ”となり、走査線Ｙ1がＬｏｗレベル（以下“Ｌ”）となって放電される。このときには、トランジスタＴr1がＯＦＦしてトランジスタＴr4がＯＮすることで、コンデンサＣの電荷がトランジスタＴr3（トランジスタＴｒ３は、コンデンサＣの端子電圧がそのゲートに加わってＯＮになっている。），トランジスタＴr4を介して放電されて、コンデンサＣの電圧がリセットされる。このリセットは、１ライン分のＯＥＬ素子を駆動する直前あるいは帰線期間に行われる。なお、各ピクセル回路４に対応する走査線Ｙ1と走査線Ｙ2とは、それぞれコントロール回路５からタイミング信号Ｔ1，Ｔ2を受けて制御され、これにより水平方向の各ピクセル回路が垂直方向に走査される。
【００１３】
図２は、データ電極ドライバ２の具体的な回路であって、各データ線Ｘ1…Ｘnに対応に設けられたｎ個（ｎはデータ線数に対応）の電流駆動回路１０と、１個の基準駆動電流発生回路１６とを有している。これらの回路は、Ｒ，Ｇ，Ｂそれぞれに対応して設けられている。
各電流駆動回路１０は、Ｄ／Ａ変換回路１１と、駆動電流値調整回路１２、カレントミラー出力段回路１３、ピーク電流生成回路１４、そして不揮発性メモリ１５とからなる。また、基準駆動電流発生回路１６は、基準電流発生回路１６ａと基準電流複製分配回路１６ｂとからなる。
基準電流発生回路１６ａは、その電流値が外部から設定できるプログラマブル定電流源であり、Ｒ，Ｇ，Ｂそれぞれの表示基準となる基準電流値を発生する。基準電流複製分配回路１６ｂは、例えば、入力側１個のトランジスタと出力側ｎ個（ｎはデータ線数）のトランジスタからなるカレントミラー回路で構成され、基準電流発生回路１６ａから送出される基準電流値を入力側トランジスタで受けて各データ線数分複製して出力側トランジスタより電流値Ｉoの定電流をｎ個パラレルにカレントミラー出力段回路１３の出力ピン、すなわち、有機ＥＬパネルの端子ピン対応に分配する回路である。分配された各電流値Ｉoは、それぞれ出力ピン対応に設けられた電流駆動回路１０に出力される。
【００１４】
電流駆動回路１０の駆動電流値調整回路１２は、基準電流複製分配回路１６ｂから複製された電流値Ｉoの定電流を受けて、電流駆動する有機ＥＬパネルの自己が駆動する端子ピンに対応する調整した電流値Ｉpの駆動電流をＤ／Ａ変換回路１１の入力端子１１ａに加え、その入力側カレントミラートランジスタＴNa，ＴNpを駆動する。
Ｄ／Ａ変換回路１１は、Ｎチャネルの入力側トランジスタＴNaとこの入力側トランジスタＴNaに並列に接続されたカレントミラーのＮチャネルの入力側トランジスタＴNpを有している。そして、Ｎチャネルの出力側トランジスタＴNb〜ＴNn-1がこれら入力側トランジスタＴNaとトランジスタＴNpに対してカレントミラー接続されている。
トランジスタＴNaとトランジスタＴNpは、チャネル幅（ゲート幅）の比が１：９に設定されていて、トランジスタＴNaのソースは、抵抗Ｒaを介してグランドＧＮＤに接続され、トランジスタＴNpのソースは、抵抗Ｒpa，スイッチ回路ＳＷpaを介してグランドＧＮＤに接続されている。
なお、前記のチャネル幅（ゲート幅）の比１：９は、同一形状のＭＯＳ１個に対してペア性のよいＭＯＳ９個をパラレルに接続して構成してもよい。
ここでは、２個の入力側トランジスタＴNaと入力側トランジスタＴNpが入力端子１１ａに接続されていて、この入力端子１１ａに駆動電流値調整回路１２から調整された電流値Ｉpの電流を受ける。
【００１５】
そこで、スイッチ回路ＳＷpaがＯＦＦとなっている駆動初期には、入力側トランジスタＴNa１個にこの電流Ｉpが動作電流として流れ、Ｄ／Ａ変換回路１１の出力端子１１ｂに表示データに応じた駆動電流Ｉaとしてピーク電流値Ｉpaが発生する。また、その後、スイッチ回路ＳＷpaがＯＮになると、入力側のトランジスタＴNaとＴNpとにこの電流Ｉpが分流して流れる。このときには、Ｄ／Ａ変換回路１１の出力端子１１ｂには表示データに応じた駆動電流値Ｉaとして定常状態の駆動電流値Ｉpa／１０が発生し、ピーク電流値Ｉpaの１／１０の電流が流れる。
抵抗Ｒb〜Ｒn-1は、出力側トランジスタＴNb〜ＴNn-1のソースとトランジスタＴrb〜Ｔrn-1のドレインとの間に挿入された抵抗である。これによりＤ／Ａ変換回路１１の電流ペアリング精度を向上させることができる。
なお、トランジスタＴrb〜Ｔrn-1のゲートは、ｋビットの表示データが入力される入力端子ｄo〜ｄn-1に接続され、レジスタ６から表示データを受ける。トランジスタＴrb〜Ｔrn-1のソースはグランドＧＮＤに接続されている。
【００１６】
さて、駆動電流値調整回路１２は、その出力電流値Ｉpがデータ設定によりプログラム可能な電流値調整回路である。これは、ＮチャネルのＭＯＳトランジスタＴr1，Ｔr2からなるカレントミラー駆動回路１２ａと、これにより駆動されるＰチャネルのトランジスタＴr3〜Ｔr7からなるカレントミラー電流調整回路１２ｂと、不揮発性メモリ１５とから構成されている。
カレントミラー駆動回路１２ａは、その入力側トランジスタＴr1が基準電流複製分配回路１６ｂの出力の１つにそのドレインが接続されていて、基準電流複製分配回路１６ｂから電流値Ｉoの電流を受ける。このトランジスタのソースは、抵抗Ｒ1を介してグランドＧＮＤに接続されいる。カレントミラー駆動回路１２ａの出力側トランジスタＴr2は、チャネル幅（ゲート幅）の比がトランジスタＴr1に対してＰ倍（Ｐは２以上の整数）に設定されていて、そのドレインがカレントミラー電流調整回路１２ｂの入力側トランジスタＴr3のドレインに接続され、そのソースは、抵抗Ｒ2を介してグランドＧＮＤに接続されいる。
これにより、出力側トランジスタＴr2には、Ｐ×Ｉoの電流が流れ、この電流でトランジスタＴr3が駆動される。その結果、出力側トランジスタＴr4からは、Ｐ×Ｉoのミラー電流が出力される。
【００１７】
ここで、カレントミラー接続のトランジスタＴr3〜Ｔr7は、ソース側が電源ライン＋ＶDD（＝＋３Ｖ）に接続され、出力側トランジスタＴr4は、ドレイン側（出力側）がＤ／Ａ変換回路１１の入力端子１１ａに接続されている。また、出力側トランジスタＴr5〜Ｔr7は、それぞれのドレインがトランジスタＴr4のドレインにそれぞれスイッチ回路ＳＷ1〜ＳＷ3を介して接続されて、トランジスタＴr4に対してそれぞれがパラレル接続される。これらトランジスタＴr5〜Ｔr7は、出力側トランジスタＴr4のドレインから出力されるＰ×Ｉoのミラー電流値を補正する電流値補正回路となっている。
ここでは、トランジスタＴr3に対してトランジスタＴr5〜Ｔr7のチャネル幅（ゲート幅）の比が１／１０，１／２０，１／４０になるように設定され、例えば、６ビットの階調においてその１ＬＳＢ（分解能）により表現するＤ／Ａ変換回路１１の出力側の電流値が前記の比率で調整できるようになっている。
そこで、３つのスイッチ回路ＳＷ1〜ＳＷ3を選択的にＯＮすることで、あるいはこれら全てをＯＮすることで、Ｐ×Ｉoの電流値にＰ×Ｉo／１０，Ｐ×Ｉo／２０，Ｐ×Ｉo／４０の組み合わせた分の電流を付加してＤ／Ａ変換回路１１の駆動電流を加算調整することができる。ここで調整された駆動電流がＤ／Ａ変換回路１１において表示データに応じて増幅されて、端子ピンを駆動する電流としてＤ／Ａ変換回路１１を経てカレントミラー電流出力回路１３から出力されるので、端子ピン駆動電流値がこの駆動駆動電流値調整回路１２により調整可能になる。この電流値を調整することで、これの端子ピンに接続されたＯＥＬ素子４ａの輝度調整が可能となり、各端子ピンに対応してこの電流値を調整することで画面の輝度むらを抑制することができる。なお、実際の駆動電流は、後述するように、出力段カレントミラー回路１３ｂにより１／Ｎにされるので、ここでの調整電流値は、駆動電流値としては１／Ｎの調整になる。
【００１８】
３つのスイッチ回路ＳＷ1〜ＳＷ3のＯＮ／ＯＦＦの選択は、不揮発性メモリ１５の所定の領域に記憶された３ビットのデータに従って行われる。例えば、３ビットのデータが“０１０”のときには、ビット“１”に対応するスイッチ回路ＳＷ2がＯＮになり、ビット“０”に対応する位置のスイッチ回路ＳＷ1，ＳＷ3がＯＦＦとなる。
この不揮発性メモリ１５に記憶されるデータは、ＭＰＵ８から設定される。なお、不揮発性メモリ１５は、３×ｎビット（ただし、ｎは、１個のデータ電極ドライバＩＣのデータ線の総端子ピン数）か、これ以上の記憶容量のものであって、３ビットごとの各領域がそれぞれの端子ピンに対応して割り当てられている。そこで、ＭＰＵ８は、各端子ピン対応に輝度調整する３ビットのデータを生成して、合計で３×ｎビットを不揮発性メモリ１５に記憶する。この３ｎビットのデータは、ＭＰＵ８からデータＤＡＴとしてクロックＣＬＫとともに不揮発性メモリ１５に供給される。このことで、水平走査方向の画素対応に輝度調整ができる。
【００１９】
一方、ピクセル回路４は、マトリックス状に配置されている。そこで、水平走査方向の１ライン分だけでは、マトリックス状に配置されたすべてのピクセル回路４の輝度むらを解消することはできない。そのため、有機ＥＬ表示パネルの画面上において同じ水平方向の走査位置で垂直方向に配列されたピクセル回路４のＯＥＬ素子の輝度の平均値を採り、前記の３ビットのデータを生成する。
なお、各端子ピン対応の３ビットのデータは、表示された画面の輝度を測定して各端子ピン対応に垂直走査方向の各画素の輝度の平均値として生成され、総計で３ｎビットのデータＤＡＴが生成される。このとき、輝度調整が不要な端子ピンの３ビットのデータは“０００”である。そこで、各端子ピン対応の３ビットのデータは、実際には輝度調整すべき端子ピンについて３ビットのデータを生成すればよい。
このような輝度調整は、製品が組み立てられた状態で製品の表示画面を観察して目視により輝度の異なるところの画素について前記のデータＤＡＴを生成していくことでも表示画面の輝度調整は可能である。生成されたこの３ｎビットのデータ入力と書込みは、製品出荷のテスト段階でＭＰＵ８を介して行えばよい。
これにより表示画面の輝度むらおよび製品ごとの輝度のばらつきの調整ができる。
【００２０】
ここで、垂直走査ライン数をｍとすれば、不揮発性メモリ１５の容量を３×ｎ×ｍビットとして、１画面分の輝度むら補正データを不揮発性メモリ１５に記憶しておき、垂直走査に対応してそれらを読み出せばマトリックス状に配置されたすべてのピクセル回路４の輝度に対応して輝度むらを解消することもできる。これは、図２に点線で示すようにロー側走査回路７により垂直走査に応じて不揮発性メモリ１５のアドレスを更新しながらアクセスして垂直走査位置に対応した輝度補正データをその都度不揮発性メモリ１５から読出して輝度むら補正する駆動電流を生成するものである。
なお、この不揮発性メモリ１５としては、ＦＲＡＭ、ＭＲＡＭ、ＥＥＰＲＯＭ等を用いることができる。また、前記は、スイッチ回路ＳＷ1〜ＳＷ3が３個の場合を例にしているが、スイッチ回路は１個でもよく、あるいは３個以上であってもよい。したがって、輝度調整するためのデータのビット数は、１ビット以上であればよい。
【００２１】
次に、カレントミラー電流出力回路１３について説明する。
カレントミラー電流出力回路１３は、駆動電流反転回路１３ａと出力段カレントミラー回路１３ｂとからなる。
駆動電流反転回路１３ａは、Ｄ／Ａ変換回路１１の出力を反転して出力段カレントミラー回路１３ｂに伝達するための回路であって、ＰチャネルＭＯＳＦＥＴトランジスタＴPu，ＴPwとからなるカレントミラー回路である。それぞれのトランジスタのソース側が電源ライン＋Ｖccに接続されている。トランジスタＴPuが入力側トランジスタであり、そのドレイン側がＤ／Ａ変換回路１１の出力端子１１bに接続されている。トランジスタＴPwが出力側トランジスタであって、そのドレイン側が出力段カレントミラー回路１３ｂの入力端子１３cに接続されている。
これによりＤ／Ａ変換回路１１の表示データに応じた出力電流Ｉaに対応して入力端子１３cに駆動電流Ｉaを発生することができる。
【００２２】
出力段カレントミラー回路１３ｂは、入力端子１３cと入力側カレントミラートランジスタＴNxとの間に挿入されたＮチャネルＭＯＳＦＥＴトランジスタＴNVと、出力段カレントミラー回路を構成するＮチャネルＭＯＳＦＥＴトランジスタＴNx，ＴNyとを有している。トランジスタＴNVは、駆動電圧レベル調整用の回路である。出力段カレントミラー回路１３ｂのトランジスタＴNxとトランジスタＴNyのゲート幅比はＮ：１である。これらトランジスタのソースは、グランドＧＮＤに接続され、出力側トランジスタＴNyは、出力ピン９に接続されている。これにより駆動電流を１／Ｎとして、駆動時にはＩa／Ｎの駆動電流を有機ＥＬパネルの端子ピンから出力ピン９を経てシンクしてＯＥＬ素子４ａを有するピクセル回路４のコンデンサＣを充電する。
【００２３】
ここで、前記のコンデンサＣの充電動作を高速化するために充電電流としてピーク電流を発生する動作について次に説明する。
入力側トランジスタＴNpと抵抗Ｒpa、スイッチ回路ＳＷpaとは、ピーク電流生成回路１４を構成していて、スイッチ回路ＳＷpaは、駆動初期の一定期間ｔpだけコントロール回路５からコントロール信号CONTを受けけることなく、ＯＦＦにされ、一定期間ｔp後にCONTを受けてＯＮになる。
駆動開始時点では、スイッチ回路ＳＷpaがコントロール回路５からコントロール信号CONTを受けていないので、入力側トランジスタＴNaに電流Ｉpが流れて、ｄo〜ｄn-1の各入力端子に設定されたデータに対応する倍数、例えばＭ倍の電流値Ｍ×Ｉp（＝Ｉpa）が生成されてＤ／Ａ変換回路１１の出力端子１１ｂにピーク電流Ｉa＝Ｍ×Ｉpを発生する。そして、ピーク電流発生期間ｔpの終了後にコントロール信号CONTが発生してスイッチ回路ＳＷpaがＯＮになると、入力側トランジスタＴNaに流れる電流が入力側トランジスタＴNpに分流されて、これらトランジスタのゲート幅比１：９に従って入力側トランジスタＴNaにＩp／１０が流れ、入力側トランジスタＴNpに９×Ｉp／１０の電流が流れる。その結果、出力端子１１ｂにピーク電流値Ｉpaの１／１０の電流が発生する。
なお、ピークの期間ｔpは、容量性負荷となる特性を持つコンデンサＣがピーク電流で初期充電されればよいので、必ずしもピークの開始時点が駆動開始と一致していなくてもよい。
【００２４】
図３は、不揮発性メモリ１５をシフトレジスタ構成とした具体例の説明図である。
１５１は、３個並列に設けられたｎ段のシフトレジスタである。このシフトレジスタ１５１は、３ビットのパラレルに配置した不揮発性メモリによるデータラッチのフリップフロップ１５ａ，フリップフロップ１５ｂ，…フリップフロップ１５ｎをｎ個の出力ピン９の数に対応してｎ段数従属接続して構成され、各フリップフロップ１５ａ〜１５ｎは、それぞれ３個（３ビット）パラレに配置した不揮発性メモリである。
３×ｎビットの輝度調整のためのデータＤＡＴ（輝度調整のトリミングデータ）は、フリップフロップ１５ａから３ビットパラレルでビットシリアルに入力されてＭＰＵ８からのクロックＣＬＫに応じて各段にシフトされ、フリップフロップ１５ａ〜１５ｎにそれぞれ輝度調整データとして記憶される。
各段の３個のフリップフロップの反転側出力＊Ｑ（図面ではＱオーババー）は、３個パラレルのインバータ１７を介して各出力ピン９に対応する駆動駆動電流値調整回路１２のスイッチ回路ＳＷ1〜ＳＷ3に出力されて、各出力ピン９に対応にこれらスイッチ回路を選択的にＯＮ／ＯＦＦする。これにより各出力ピン９を介して駆動されるＯＥＬ素子の輝度を調整して製品ごとの輝度ばらつきを低減しあるいは表示画面の輝度むらを低減する輝度調整をする。
【００２５】
図４は、不揮発性メモリ１５を揮発性メモリとした具体例の説明図である。
図４のシフトレジスタ１５２は、３個パラレルに配置したｎ段のシフトレジスタであるが、フリップフロップ１５２ａ，フリップフロップ１５２ｂ，…フリップフロップ１５２ｎは、データをラッチする揮発性ラッチのメモリである。
フリップフロップ１５２ａに入力される、トリミングデータＤＡＴ（輝度調整データ）は、ＭＰＵ８ではなく、コントロール回路５からビットシリアルで３ビットパラレルに出力される。同時に、フリップフロップ１５２ａ〜１５２ｎは、コントロール回路５からのクロックＣＬＫを受けてこれに応じて輝度調整データを記憶する。
この場合のトリミングデータＤＡＴは、コントロール回路５に設けられた不揮発性メモリ１５ａに記憶されることになる。そして、ＭＰＵ８が電源スイッチＳＷがＯＮされたときに、制御信号Ｓを発生してコントロール回路５にクロックＣＬＫとトリミングデータＤＡＴを発生させてトリミングデータＤＡＴをシフトレジスタ１５２に書込む。
なお、不揮発性メモリ１５ａに記憶されるトリミングデータＤＡＴ（輝度調整データ）は、外部からキーボード等を介してＭＰＵ８に入力されたデータに応じてＭＰＵ８から書込まれる。
この場合、図３と同様にコントロール回路５は、ＭＰＵ８であってもよい。また、輝度調整データを記憶する揮発性メモリは、このようなシフトレジスタに限定されるものではなく、ＲＡＭ等の揮発性メモリであってよい。
図中、電流源１６ｂ−１，電流源１６ｂ−２，電流源１６ｂ−３…は、それぞれ電流値Ｉoを発生する基準電流複製分配回路１６ｂの出力側の定電流源である。
【００２６】
図５は、輝度むらを調整するために、マトリックス状に配置されるピクセル回路のうち有機ＥＬパネルの画面２０上において特定の位置「×」に配置されたピクセル回路を駆動する回路として駆動電流値調整回路１２を有する電流駆動回路１０を特別に設けた例である。
前記したように、１画面分の輝度むら補正データを不揮発性メモリ１５に記憶する場合には、不揮発性メモリ１５の容量を３×ｎ×ｍビットとすれば、１画面分のピクセル回路４に対応して輝度補正が可能である。しかし、それでは、不揮発性メモリ１５の容量が大きくなり、その制御も大変である。それを解消するのが図５の例である。
【００２７】
図１の実施例では、電流駆動回路１０は、水平走査１ラインの各走査位置に対応して設けられ、それぞれに駆動電流値調整回路１２を有している。したがって、駆動電流値調整回路１２は、垂直方向のピクセル回路４に対して共通なものになっている。同じ水平走査位置にある垂直方向のピクセル回路４に対しては平均的な輝度補正しかできない。
そこで、輝度むらが目立つ箇所（ピクセル回路４）に対応して駆動電流値調整回路１２を有する電流駆動回路１０を設けて、その個所だけ輝度補正をする。これにより補正データ量を低減できる。
輝度むらが目立つ箇所（ピクセル回路４）としては、図５の画面２０上においては中央とその両側の位置を挙げることができる。それが図５の「×」で図示す画面上の位置である。この「×」の位置に対応して駆動電流値調整回路１２を有する電流駆動回路１０を配置する。これ以外の電流駆動回路１０は、駆動電流値調整回路１２を削除した図２に示す電流駆動回路とする。そして、輝度むらを調整する垂直方向のピクセル回路の位置が走査されるときには、そのピクセルに対応する水平走査１ライン側の電流駆動回路側を無効にして、そのピクセルに対応して設けられた駆動電流値調整回路１２を持つ電流駆動回路１０から輝度むらを補正した駆動電流をそれぞれに出力ピン９に出力するようにする。これにより不揮発性メモリ１５の記憶容量は、輝度むらを補正する位置の数だけでよいので、その分、駆動電流出力回路の回路規模を低減することができる。
なお、輝度むらを調整する位置「×」について、水平方向の走査位置が同じであり、垂直走査位置が相違するものは、駆動電流値調整回路１２を持つ同じ電流駆動回路１０を共通に使用することができる。
【００２８】
具体的には、この共通の電流駆動回路１０の駆動電流値調整回路１２を動作させなければ、あるいは調整電流値のデータを“０”に設定すれば、駆動電流値調整回路１２を持たない電流駆動回路１０と同じになる。また、垂直方向走査に対応してそのとき駆動されるピクセル回路の駆動電流値を補正するデータを不揮発性メモリ１５から読み出して設定すれば、補正するピクセル回路に対応して個々に設けた電流駆動回路１０と同じになるからである。したがって、この場合、位置「×」に対応する水平走査位置では、各垂直走査位置に対応して不揮発性メモリ１５に記憶する補正データだけを異なるようにして、それぞれのデータを垂直走査に応じてアクセスするようにすればよい。
【００２９】
以上説明してきたが、実施例では、駆動電流値調整回路１２を基準駆動電流を受ける電流駆動回路１０の入力段に設けているが、この回路は、この入力段（あるいは初段）と有機ＥＬパネルの端子ピンを電流駆動する出力段の間にあればよい。
実施例のピクセル回路のコンデンサに対する電圧値の書込みとこの電圧値のリセットの制御は、一例であって、ピクセル回路のトランジスタの数あるいはこれに接続される選択線あるいは走査線の数に応じて、書込みとリセットの制御は決定される。
また、実施例の電流駆動回路は、白黒表示のものでもよいので、Ｒ，Ｇ，Ｂそれぞれに対応して設けられていなくてもよい。
なお、実施例では、ＭＯＳＦＥＴトランジスタを主体として構成しているが、バイポーラトランジスタを主体としても構成してもよいことはもちろんである。また、実施例のＮチャンネル型トランジスタ（あるいはｎｐｎ型）は、Ｐチャンネル型（あるいはｐｎｐ型）トランジスタに、Ｐチャンネル型トランジスタは、Ｎチャンネル（あるいはｎｐｎ型）トランジスタに置き換えることができる。この場合には、電源電圧は負となり、上流に設けたトランジスタは下流に設けることになる。
【００３０】
【発明の効果】
以上説明してきたように、この発明にあっては、アクティブ型の有機ＥＬパネルの各ピクセル回路の構成を最小限にとどめて有機ＥＬパネルの外部から電流駆動して、その駆動電流自体を外部の駆動回路で設定し、かつ、これらのうち表示画面上で少なくとも分散した位置にあるピクセル回路をそれぞれに駆動する複数の電流駆動回路には電流値調整回路を設けておき、その電流値調整回路により、駆動するピクセル回路の輝度に応じて駆動電流値を調整する。このことでピクセル回路の駆動トランジスタの動作閾値のばらつきに関係なく、画面上の輝度むらを抑制することができる。より多くの電流駆動回路に電流値調整回路を設けてもよいことはもちろんである。その分、画面上の輝度むらを抑制することができる。
その結果、各ピクセル回路の回路規模を抑えて、携帯電話機，ＰＨＳ等の装置の表示画面の輝度むらを低減することがことができる。
【図面の簡単な説明】
【図１】図１は、この発明のアクティブマトリックス型有機ＥＬの表示装置を適用した一実施例のブロック図である。
【図２】図２は、そのデータ電極ドライバとしての、電流値調整回路を有するカレントミラーの端子ピン駆動回路を中心とする回路図である。
【図３】図３は、不揮発性メモリをレジスタ構成とした具体例の説明図である。
【図４】図４は、図３の不揮発性メモリを揮発性メモリのシフトレジスタ構成とした具体例の説明図である。
【図５】図５は、輝度むらを調整する電流値調整回路を有するカレントミラーの端子ピン駆動回路を分散して設けてピクセル回路を駆動する場合の説明図である。
【符号の説明】
１…アクティブマトリックス型の有機ＥＬ表示装置、
２…データ電極ドライバ、３…書込制御回路、
４…ピクセル回路、４ａ…有機ＥＬ素子、
５…コントロール回路、
６…レジスタ、７…ロー側走査回路、
７ａ…スイッチ回路、
８…ＭＰＵ、９…出力ピン、
１０…カレントミラーピン駆動回路、
１１…Ｄ／Ａ変換回路、１２…駆動電流調整回路、
１３…カレントミラー電流出力回路、
１３ａ…駆動電流反転回路、１３ｂ…出力段カレントミラー回路、
１４…ピーク電流生成回路、１５…不揮発性メモリ、
１５ａ〜１５ｎ…不揮発性ラッチ（フリップフロップ）、
１５２ａ〜１５２ｎ…揮発性ラッチ（フリップフロップ）
１６…基準駆動電流発生回路、１６ａ…基準電流発生回路、
１６ｂ…基準電流複製分配回路、
１７…インバータ、Ｔr1〜Ｔr7，ＴPa〜TPn-1，ＴNa〜TNn-1…トランジスタ。

Claims (9)

1. 有機ＥＬ素子とこの有機ＥＬ素子の駆動電流の電流値に応じた電圧値を記憶するコンデンサと前記電圧値に応じて前記有機ＥＬ素子に前記駆動電流を出力するためのトランジスタとを有するピクセル回路がマトリックス状に配列された有機ＥＬ表示パネルを電流駆動するアクティブマトリックス型有機ＥＬパネルの駆動回路において、
   前記有機ＥＬ表示パネルのデータ線あるいはカラムピンに対して接続され前記有機ＥＬパネルの外部から電流駆動するための出力ピンを有しこの出力ピンが前記データ線あるいは前記カラムピンを介して接続される前記ピクセル回路のコンデンサを前記電圧値に充電する充電電流を発生する多数の電流駆動回路と、
   前記コンデンサに前記電圧値を記憶するための書込み制御をしかつ書込まれた前記コンデンサの前記電圧値をリセットする制御をする書込み制御回路とを備え、
   前記多数の電流駆動回路には、前記出力ピンから吐出されあるいは前記出力ピンにシンクされる出力電流を、前記アクティブマトリックス型有機ＥＬパネルとともに表示装置として組み立てられた後の表示画面上の表示輝度のむらに応じて調整するための電流値調整回路とこの電流値調整回路からの電流を受けるＤ／Ａ変換回路とがそれぞれに設けられ、
   前記電流値調整回路は、外部から設定された少なくとも１ビットのデータに応じて電流値の調整が可能な回路であって、前記出力ピンに出力するための電流あるいはその基礎となる電流を受けて、前記出力電流を調整し、
   前記Ｄ／Ａ変換回路は、表示データを前記電流値調整回路からの電流に応じてアナログ電流値に変換するものであり、前記アナログ電流値に応じて前記出力電流が生成されるアクティブマトリックス型有機ＥＬパネルの駆動回路。
2. 前記電流値調整回路は、メモリに記憶された前記データを受けてＯＮ／ＯＦＦするスイッチ回路と、前記出力ピンに出力するための電流あるいはその基礎となる電流を受けて、受けたこの電流の電流値と前記スイッチ回路のＯＮ／ＯＦＦとに応じて所定の電流値の電流を生成してこの電流を前記Ｄ／Ａ変換回路に出力する電流値生成回路とを有し、
   前記メモリは、前記データが書込まれる前記不揮発性メモリあるいはこの駆動電流値調整回路の外部にある不揮発性メモリから前記データが転送されて書込まれる揮発性メモリである請求項１記載のアクティブマトリックス型有機ＥＬパネルの駆動回路。
3. 前記メモリは不揮発性メモリであり、前記書込み制御回路は、走査線を介して前記コンデンサに前記電圧値を記憶する制御をし、前記走査線あるいは他の走査線を介して前記コンデンサの前記電圧値をリセットする制御をする請求項２記載のアクティブマトリックス型有機ＥＬパネルの駆動回路。
4. 前記電流駆動回路は、さらに前記Ｄ／Ａ変換回路の出力を受けて前記出力ピンに前記出力電流を発生させる第１のカレントミラー回路を有し、この第１のカレントミラー回路は、前記データ線あるいは前記カラムピンからの電流を前記出力ピンを経てグランドへと電流をシンクさせるものであり、入力側と出力側の電流比がｎ：１（ただしｎは２以上の整数）の回路である請求項２記載のアクティブマトリックス型有機ＥＬパネルの駆動回路。
5. さらに、前記有機ＥＬ素子の陰極側に接続された走査回路と第１の走査線と第２の走査線とを有し、前記書込み制御回路は、少なくとも前記第１の走査線を介して前記コンデンサに前記電圧値を記憶する制御をし、少なくとも前記第２の走査線を介して前記コンデンサの前記電圧値をリセットする制御をし、前記走査回路は、前記コンデンサに対する前記電圧値の書込みが終了した後に前記駆動電流により駆動される複数の有機ＥＬ素子の陰極側をグランドへと落とす請求項４記載のアクティブマトリックス型有機ＥＬパネルの駆動回路。
6. さらに、前記電流値生成回路は、入力側駆動トランジスタ１個に対してカレントミラー接続された第１および第２の出力側トランジスタを有する第２のカレントミラー回路を有し、前記第２の出力側トランジスタは、前記スイッチ回路を介して前記第１の出力側トランジスタに並列に接続され、前記第１および第２の出力側トランジスタが並列に接続される出力側に前記所定の電流値の電流を発生する請求項５記載のアクティブマトリックス型有機ＥＬパネルの駆動回路。
7. 前記第２の出力側トランジスタと前記スイッチ回路とは複数個設けられ、前記データ線あるいは前記カラム端子ピンは、前記有機ＥＬ表示パネルの画面上のＲ，Ｇ，Ｂのいずれかの水平走査方向に対応する画素数分設けられ、前記メモリは、前記各データ線あるいは前記各カラム端子ピン対応する段数のフリップフロップで構成され、各段の前記フリップフロップは、前記スイッチ回路の複数個に対応した数並列に設けられている請求項６記載の有機ＥＬ駆動回路の駆動電流値調整回路。
8. 前記Ｄ／Ａ変換回路は、第３のカレントミラー回路で構成され、前記電流値調整回路からの前記電流は、この第３のカレントミラー回路の入力側トランジスタを駆動し、この第３のカレントミラー回路の出力側トランジスタにより前記第１のカレントミラー回路が駆動される請求項７記載のアクティブマトリックス型有機ＥＬパネルの駆動回路。
9. 請求項１乃至８のいずれか１項記載ののアクティブマトリックス型有機ＥＬパネルの駆動回路を有する有機ＥＬ表示装置。

Images