WO2019123088A1 - 液晶表示装置、液晶表示装置の駆動方法、および電子機器 - Google Patents
液晶表示装置、液晶表示装置の駆動方法、および電子機器 Download PDFInfo
- Publication number
- WO2019123088A1 WO2019123088A1 PCT/IB2018/059809 IB2018059809W WO2019123088A1 WO 2019123088 A1 WO2019123088 A1 WO 2019123088A1 IB 2018059809 W IB2018059809 W IB 2018059809W WO 2019123088 A1 WO2019123088 A1 WO 2019123088A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- electrode
- liquid crystal
- transistor
- signal
- memory circuit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
Definitions
- One embodiment of the present invention relates to a liquid crystal display device, a method for driving a liquid crystal display device, and an electronic device.
- the liquid crystal display device high definition of a display image is in progress.
- the number of pixels of the liquid crystal display device is increasing due to the high definition. Since the number of output lines driven by a driver IC or the like increases with the increase in the number of pixels, an increase in power consumption in the driver IC becomes a problem.
- a boost control circuit is provided in a pixel, and a configuration capable of driving the driver IC with a low voltage amplitude is disclosed.
- the liquid crystal display device In addition to the reduction of the power consumption of the driver IC, it is important for the liquid crystal display device to have high image quality. In order to obtain high image quality, it is effective to increase the number of gradations of an image to be displayed. However, it has been difficult to perform display with a gradation number greater than the number of bits that can be output by the source driver using a driver IC with a low voltage amplitude.
- An object of one embodiment of the present invention is to provide a liquid crystal display device capable of performing display with a gradation number greater than the number of bits that can be output by a source driver.
- the liquid crystal display device can reduce power consumption by stopping operation of a driver circuit or the like by holding data in a pixel.
- it is necessary to perform inversion drive in order to reduce deterioration of the liquid crystal element, and it is difficult to perform inversion drive in a state where data is held in the pixel.
- An object of one embodiment of the present invention is to provide a liquid crystal display device capable of performing inversion driving even when data is held in a pixel.
- One embodiment of the present invention includes a pixel including a first memory circuit, a second memory circuit, and a liquid crystal element, and the first memory circuit includes a first capacitor element; One electrode of the capacitor element is electrically connected to one electrode of the liquid crystal element, the second memory circuit includes a second capacitor element, and one electrode of the second capacitor element is liquid crystal.
- the first memory circuit is electrically connected to one of the electrodes of the element, and the first memory circuit has a function of holding a charge corresponding to the first signal, and the second memory circuit has a charge corresponding to the second signal.
- the first memory circuit includes a first transistor, a second transistor, and a first capacitor
- the second memory circuit includes a second transistor, a third transistor, and the like.
- the first to third transistors each have a metal oxide in the channel formation region, and the metal oxides include In, Zn, and M (M is Al,
- a liquid crystal display device having Ti, Ga, Sn, Y, Zr, La, Ce, Nd or Hf) is preferable.
- the pixel is electrically connected to a first wiring for providing a first signal or a second signal, and the pixel is electrically connected to a second wiring for providing a reference voltage or a third signal.
- the pixel is electrically connected to a third wiring for supplying a reference voltage or a fourth signal, and the first transistor is formed between the second wiring and the other electrode of the first capacitor element.
- a second transistor has a function of controlling the conduction state, and a function of controlling the conduction state of the first wiring and one electrode of the first capacitive element and one electrode of the second capacitive element.
- the third transistor is preferably a liquid crystal display device having a function of controlling conduction between the third wiring and the other electrode of the second capacitor element.
- the pixel includes a third capacitor element, one electrode of the third capacitor element is electrically connected to one electrode of the liquid crystal element, and the other of the third capacitor element It is preferable that the liquid crystal display device be electrically connected to a fourth wiring having a function of providing a common potential.
- the gate of the first transistor is electrically connected to a fifth wiring to which a signal for controlling the conduction state of the first transistor is given, and the gate of the second transistor is the second And the gate of the third transistor is connected to a seventh wiring to which a signal for controlling the conduction of the third transistor is supplied.
- a liquid crystal display device electrically connected is preferable.
- One embodiment of the present invention is an electronic device including the liquid crystal display device described above and a camera.
- One embodiment of the present invention includes a pixel including a first memory circuit, a second memory circuit, and a liquid crystal element, and the first memory circuit includes a first capacitor element;
- the first memory circuit includes a second capacitor and applies a reference voltage to one electrode of the first capacitor and a first signal to the other electrode.
- the second signal in the second memory circuit by holding a charge corresponding to the signal in the second memory element, applying a reference voltage to one electrode of the second capacitor element, and applying a second signal to the other electrode. Charge is held, and a third signal is applied to one electrode of the first capacitive element, and a fourth signal is applied to one electrode of the second capacitive element to one electrode of the liquid crystal element. It is a driving method of a liquid crystal display device which applies a voltage.
- a driving method of a liquid crystal display device in which the first signal and the second signal are signals for performing inversion driving is preferable.
- liquid crystal display device capable of performing display with a gradation number greater than the number of bits that can be output by a source driver.
- one embodiment of the present invention can provide a liquid crystal display device capable of performing display with gradations that exceeds the voltage amplitude of a signal that can be input to a pixel.
- a liquid crystal display device which can perform inversion driving even in a state where data is held in a pixel can be provided.
- FIG. 2 is a block diagram and a circuit diagram illustrating a configuration example of a liquid crystal display device.
- 7 is a timing chart illustrating an operation example of a liquid crystal display device.
- FIG. 7 is a circuit diagram illustrating a configuration example of a liquid crystal display device.
- FIG. 7 illustrates an operation example of a liquid crystal display device.
- FIG. 7 illustrates an operation example of a liquid crystal display device.
- FIG. 7 is a circuit diagram illustrating a configuration example of a liquid crystal display device.
- FIG. 7 is a circuit diagram illustrating a configuration example of a liquid crystal display device.
- FIG. 2 is a block diagram illustrating a configuration example of a liquid crystal display device.
- 7 is a timing chart illustrating an operation example of a liquid crystal display device.
- FIG. 1 is a timing chart illustrating an operation example of a liquid crystal display device.
- FIG. 7 is a circuit diagram illustrating a configuration example of a liquid crystal display device.
- FIG. 5 is a schematic view illustrating an operation example of a liquid crystal display device.
- 5A and 5B illustrate a configuration example of a liquid crystal display device.
- FIG. 6 is a diagram for explaining an example of the configuration of a touch panel.
- 5A and 5B illustrate a configuration example of a liquid crystal display device.
- 5A and 5B illustrate a configuration example of a transistor.
- 5A and 5B illustrate a configuration example of a transistor.
- Sectional drawing which shows the structural example of DOSRAM.
- FIG. 8 illustrates an example of an electronic device.
- FIG. 7 illustrates an operation example of a liquid crystal display device.
- the ordinal numbers “first”, “second”, and “third” are added to avoid confusion of constituent elements. Therefore, the number of components is not limited. In addition, the order of components is not limited. Also, for example, the component referred to as “first” in one of the embodiments of the present specification and the like is the component referred to as “second” in the other embodiments or claims. It is also possible. Also, for example, the components referred to as the “first” in one of the embodiments of the present specification and the like may be omitted in the other embodiments or in the claims.
- Embodiment 1 In this embodiment mode, a liquid crystal display device which is one embodiment of the present invention will be described with reference to the drawings.
- FIG. 1A shows a block diagram of the liquid crystal display device 100.
- the liquid crystal display device 100 includes a display unit 110 having a plurality of pixels PIX, a gate driver 130, and a source driver 140.
- the pixel PIX has a memory circuit MEM1 and a memory circuit MEM2.
- the pixel PIX includes a liquid crystal element, a transistor for driving the liquid crystal element, and the like. Further, the pixel PIX receives a signal from the gate driver 130 through the plurality of wirings GL, and the driving is controlled. In addition, the pixel PIX receives a signal from the source driver 140 through the plurality of wirings DL, and the driving is controlled.
- the plurality of wirings GL function as scanning lines.
- the signal transmitted by the wiring GL has a function as a scan signal.
- the scan signal is also referred to as a control signal.
- the scan signal is a signal for controlling conduction or non-conduction (on or off) of a transistor functioning as a switch in the pixel PIX.
- a signal transmitted by the wiring GL is output from the gate driver 130.
- the plurality of wirings DL have a function as data lines.
- the signal transmitted by the wiring DL has a function as a data signal.
- the data signal is also referred to as image data or an image signal.
- the data signal is a signal for displaying an image.
- the data signals include signals to be applied later in the state where the signals are held in the memory circuit MEM1 and the memory circuit MEM2, in addition to the signals held in the memory circuit MEM1 and the memory circuit MEM2.
- the wiring DL has a function as a wiring for supplying a voltage necessary for driving the pixel PIX, for example, a reference voltage.
- the reference voltage can be varied according to the driving voltage of the liquid crystal element.
- the signal transmitted by the line DL is output from the source driver 140.
- the memory circuit MEM1 and the memory circuit MEM2 each include a capacitor and a transistor.
- the memory circuit MEM1 and the memory circuit MEM2 have a function of holding a signal supplied through the wiring DL as charge (potential) in the capacitor.
- the memory circuit MEM1 and the memory circuit MEM2 each have a function of holding a voltage obtained by adding a potential of a signal written later to a potential held by supplying another signal through the wiring DL.
- addition of signals can be performed using capacitive coupling generated by electrically floating one electrode of the capacitor and applying a signal to the other electrode of the capacitor. Note that holding the signal supplied through the wiring DL as charge in the capacitor with the memory circuit MEM1 and the memory circuit MEM2 is also referred to as holding a signal.
- a pixel refers to, for example, one element capable of controlling the brightness. Therefore, as an example, one pixel represents one color element, and one color element represents brightness. Accordingly, in the case of a color liquid crystal display device comprising R (red) G (green) B (blue) color elements, the minimum unit of the image is three pixels of R pixel, G pixel and B pixel. Shall be configured. In this case, each pixel of RGB is called a sub-pixel (sub-pixel), and the pixels of RGB are collectively called a pixel.
- FIG. 1B shows a configuration example of the pixel PIX.
- the pixel PIX includes a transistor M1, a transistor M2, a transistor M3, a capacitive element C1, a capacitive element C2, a capacitive element C3, and a liquid crystal element LC.
- a node to which one electrode of the liquid crystal element LC, one electrode of the capacitive element C1, one electrode of the capacitive element C2, and one electrode of the capacitive element C3 are connected is a node NM. It is illustrated.
- all the transistors illustrated in FIG. 1B are n-channel transistors, p-channel transistors can also be used.
- the transistors M1 to M3 function as switches.
- the memory circuit MEM1 includes a capacitive element C1, a transistor M1, and a transistor M2.
- the memory circuit MEM2 includes a capacitive element C2, a transistor M2, and a transistor M3.
- the wiring GL_1, the wiring GL_2, and the wiring GL_3 are illustrated as the wiring GL illustrated in FIG. 1A.
- the wiring GL_1, the wiring GL_2, and the wiring GL_3 have a function of transmitting a signal for controlling on or off of the transistor functioning as a switch to the pixel PIX.
- a wiring DL_1, a wiring DL_2, and a wiring DL_W are illustrated as the wiring DL illustrated in FIG. 1A.
- the wiring DL_1 and the wiring DL_2 have a function of transmitting a signal for displaying an image and a reference voltage to the pixel PIX.
- the wiring DL_W has a function of transmitting a signal for performing display of an image to the pixel PIX.
- the capacitive element C1 or the capacitive element C2 has a function of holding a signal written to the memory circuit MEM1 or the memory circuit MEM2 as a charge.
- the memory circuit MEM1 or the memory circuit MEM2 turns on the transistor M1, the transistor M2, and the transistor M3 electrically connected to one electrode or the other electrode of the capacitive element C1 or the capacitive element C2 to turn on the capacitive element C1. Alternatively, it has a function of writing a signal to the electrode of the capacitive element C2.
- the memory circuit MEM1 or the memory circuit MEM2 has a function of holding charge in an electrode of the capacitor C1 or the capacitor C2 by turning off the transistor M1, the transistor M2, and the transistor M3.
- the memory circuit MEM1 or the memory circuit MEM2 electrically brings the node of one electrode of the capacitor C1 or the capacitor C2 into a floating state (floating) by turning off the transistor M1, the transistor M2, and the transistor M3. It has a function.
- the other electrode of the capacitor C1 is connected to the wiring DL_1 through the transistor M1.
- the other electrode of the capacitive element C1 is connected to the node NM, that is, one electrode of the liquid crystal element LC.
- the other electrode of the capacitive element C1 is connected to the wiring DL_W through the transistor M2.
- One electrode of the capacitive element C2 is connected to the wiring DL_2 through the transistor M3.
- the other electrode of the capacitive element C2 is connected to the node NM, that is, one electrode of the liquid crystal element LC.
- the other electrode of the capacitive element C2 is connected to the wiring DL_W through the transistor M2.
- the transistors M1, M2, and M3 preferably have low current (off current) when they are off. With the use of a transistor with extremely low off-state current, the potential of the node NM can be held for a long time.
- a transistor in which a metal oxide is used for a channel formation region (hereinafter referred to as an OS transistor) can be used as the transistor.
- the metal oxide includes In, Zn, and M (M is Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, or Hf).
- the OS transistor will be described in detail in a later embodiment.
- a transistor (Si transistor) in which silicon is used for a channel formation region can also be used as the transistor M1, the transistor M2, and the transistor M3.
- the Si transistor in addition to a transistor having amorphous silicon in the semiconductor layer, a transistor having crystalline silicon such as low temperature polysilicon in the semiconductor layer, a transistor having single crystal silicon in the semiconductor layer, and the like can be given.
- the capacitive element C3 has a function of holding the potential of the node NM, that is, one electrode of the liquid crystal element LC.
- One electrode of the capacitive element C3 is connected to the node NM, that is, one electrode of the liquid crystal element LC.
- the other electrode of the capacitive element C3 is connected to a wiring COM which applies a common potential Vcom. With this structure, fluctuation of the potential of the node NM, that is, the liquid crystal element LC can be suppressed in the signal writing period.
- the other electrode of the liquid crystal element LC is connected to a wiring TCOM to which a potential for driving the liquid crystal element LC is applied.
- a signal for performing gradation display which is output from the source driver 140, is supplied to a pixel and held in a plurality of memory circuits, and is different from the signals held in a plurality of memory circuits.
- the source driver 140 supplies a signal for performing gray scale display to the pixel.
- the capacitors C1 and C2 of two memory circuits (memory circuits MEM1 and MEM2) hold electric charges corresponding to the signal for performing gradation display output from the source driver 140, respectively. deep.
- One of the electrode sides of the capacitive elements C1 and C2 is in an electrically floating state, and a signal for performing gradation display from the source driver 140 via the wiring DL_1 and the wiring DL_2 is simultaneously set to the other electrode side of the capacitive elements C1 and C2.
- a signal for performing gradation display from the source driver 140 via the wiring DL_1 and the wiring DL_2 is simultaneously set to the other electrode side of the capacitive elements C1 and C2.
- the added voltage is applied to the liquid crystal element.
- a voltage applied to a liquid crystal element is controlled based on four signals to which two other signals are added in a memory circuit in which two signals are held in advance. Can. Therefore, in the display portion provided with the pixel, display based on four signals can be performed. As a result, in a state where signals of the number of bits (for example, 8 bits: 256 gradations) that can be output by the source driver are held in two memory circuits in the pixel, the number of bits (for example, 8 bits) that can be output later by the source driver A configuration can be realized in which two signals of 256 gradations) are written to a pixel.
- the number of bits for example, 8 bits: 256 gradations
- a signal with a gradation number (10 bits) equivalent to 256 + 256 + 256 + 256 1024 corresponding to the total number of gradations of four signals, that is, by writing the gradation number more than the gradation number equivalent to the number of bits that the source driver can output.
- the display can be configured. In the configuration, an image corresponding to an image signal having a potential higher than a potential that can be generated by a source driver or the like can be displayed on the liquid crystal display device. Therefore, a high voltage exceeding a voltage amplitude of a signal which can be input to a pixel can be applied, and a liquid crystal display device using a liquid crystal element which can be controlled by application of a high voltage can be provided.
- FIG. 2 An example of a method of driving the pixel PIX in FIG. 1B will be described using the timing chart in FIG. 2 and the circuit diagrams in FIGS. 3A to 3D.
- FIG. 2 a write operation of signals held in the memory circuit MEM1 and the memory circuit MEM2 and an operation at the time of displaying by adding another signal to the signals held in the memory circuit MEM1 and the memory circuit MEM2 are illustrated. It shows. Note that, in the timing chart shown in FIG. 2, signal waveforms given to the wirings GL_1 to GL_3, DL_1, DL_2, and DL_W are illustrated.
- signals supplied to the wiring DL_W are W 1 and W 2 , a voltage held in the memory circuit MEM 1 by the signal W 1 is Vw 1 , and a voltage held in the memory circuit MEM 2 by the signal W 2 is Vw 2 .
- Vw1 a voltage held in the memory circuit MEM 1 by the signal W 1
- Vw 2 a voltage held in the memory circuit MEM 2 by the signal W 2
- Vdata1 a voltage applied to the memory circuit MEM1 by the signal data_1
- Vdata2 a signal written to the pixel PIX via the wiring DL_2
- a voltage applied to the memory circuit MEM2 by the signal data_2 is Vdata2.
- the reference voltage (Vr) given to the wirings DL_1 and DL_2 is described as L level (0 V), it can be set to another voltage.
- FIGS. 3A to 3D show the main parts of the circuit diagram of FIG. 1B.
- transistors SW1 to SW3 and capacitors C1 to C3 which function as switches are illustrated as a configuration corresponding to FIG. 1B.
- capacitive elements C1, C2, C3 of the capacitor (capacitance) is illustrated as C 1, C 2, C 3 .
- the switches SW1 to SW3 correspond to the transistor M1, the transistor M2, and the transistor M3 in FIG. 1B.
- the wiring DL_W is set to a voltage Vw2, and the wiring DL_2 is set to Vr.
- the potential of the wiring DL_1 is not particularly set. Note that it is preferable to determine the value of Vr given to the wiring DL_2 such that Vw2-Vr has a positive value.
- the signal supplied to the wiring GL_2 and the wiring GL_3 is set to the H level as at time T2 in FIG. That is, as illustrated in FIG. 3C, the switches SW2 and SW3 are turned on. Then, voltages Vr and Vw2 are applied to the electrodes at both ends of the capacitive element C2. At this time, assuming that the amount of charge accumulated in the electrode on the node NM side of the capacitive element C2 is Q2, it becomes as shown in Expression (2).
- the memory circuit MEM1 and the memory circuit MEM2 signal W 1 to, W 2 based on the voltage Vw1, wires while holding the voltage Vw2 DL_1, signal data_1 to the pixels PIX via the DL_2, illustrating the operation of adding simultaneously data_2.
- the wiring DL_1 is set to Vdata1
- the wiring DL_2 is set to Vdata2
- the wiring DL_W is set to the L level as illustrated at time T3 in FIG.
- a signal supplied to GL_2 is at H level
- a signal supplied to the wiring GL_3 is at L level. That is, as shown in FIG. 3D, the switches SW1 and SW3 are turned on and the switch SW2 is turned off.
- one of the electrodes of the capacitive elements C1, C2 and C3 (that is, the node NM) is electrically floated, and the voltage of the other electrode of the capacitive elements C1 and C2 changes to Vdata1 and Vdata2, respectively.
- the voltage of the node NM is Vg
- the amount of charge accumulated in the electrode on the node NM side in the capacitive element C1 is Q1 '
- Expression (3) is obtained.
- Vg is a voltage that changes due to capacitive coupling.
- equation (7) holds. Note for simplification in equation (7), the voltage Vw1, Vw2, Vdata1, Vdata2 respect, a reference voltage Vr and Vcom and 0V, and is equal to the capacitance C 1 and C 2, the capacitance C 3 capacitance C 1 and It is made sufficiently small with respect to C 2.
- the voltage Vg can be obtained by adding the voltage Vw1, the voltage Vw2, the voltage Vdata1, and the voltage Vdata2, and therefore the addition (addition) of the signal held in the memory circuit and the signal to be written later It can be carried out.
- the liquid crystal display device is based on four signals W 1 , W 2 , data_1, data_2 in which two other signals are added to the memory circuits MEM1 and MEM2 in which two signals are held in advance.
- the voltage applied to the liquid crystal element can be controlled. Therefore, in the display portion provided with the pixel, display based on four signals can be performed.
- signals of the number of bits for example, 8 bits: 256 gradations
- the number of bits for example, 8 bits
- a configuration can be realized in which two signals of 256 gradations) are written to a pixel.
- an image corresponding to an image signal having a potential higher than a potential that can be generated by a source driver or the like can be displayed on the liquid crystal display device. Therefore, a high voltage exceeding a voltage amplitude of a signal which can be input to a pixel can be applied, and a liquid crystal display device using a liquid crystal element which can be controlled by application of a high voltage can be provided.
- FIG. 4 An effect of the liquid crystal display device according to one embodiment of the present invention described above will be described using a graph illustrated in FIG.
- the horizontal axis the number of gradations, the vertical axis signals (W 1, W 2, data_1 , data_2) and four graphs representing the voltage of each signal (W 1, W 2, data_1 , data_2) It shows a graph when adding together.
- the source driver can output eight gradation levels It represents a plurality of signals output after adjusting the voltage.
- the respective signals (W 1 , W 2 , data_1, data_2) are adjusted and output so that curves representing the relationship of the number of gradations to the output voltage are different as illustrated in FIG. 4.
- the gradation numbers 0 to 256 and 256 to 512 are curves of the signals W 1 and W 2
- the curve of the signals data_1 and data_2 can represent the relation of the number of gradations to the output voltage. In this way, the curve of the voltage corresponding to the number of gradations can be made to match the characteristics of the liquid crystal element with respect to the voltage.
- equation (7) described above becomes equation (8) when the reference voltage Vr is made as large as the signals (W 1 , W 2 , data_1, data_2).
- FIG. 5 is a graph showing the voltage on the horizontal axis and the transmittance of the liquid crystal element on the vertical axis.
- the voltage applied to the liquid crystal element can be controlled based on at most four signals.
- the signal W 1 is written in 8-bit is the number of possible output bits of the source driver, only the signal W 1 is not able to express only the number of gradations of 256 values, the signal W 2, data_1, the source driver such data_2
- the signal W 1 is not able to express only the number of gradations of 256 values, the signal W 2, data_1, the source driver such data_2
- the pixel PIX can also be configured as the pixel PIX_A shown in FIG.
- the pixel PIX_A has a configuration in which the wiring COM and the wiring TCOM in the pixel PIX are illustrated as a common wiring.
- the pixel PIX can also be configured as the pixel PIX_B shown in FIG.
- the pixel PIX_B has a configuration in which each transistor illustrated as an n-channel transistor in the pixel PIX is a p-channel transistor.
- FIG. 6B When the configuration of FIG. 6B is adopted, the same operation as that of FIG. 2 can be performed by inverting the logic of a signal to be supplied to the following wiring.
- the pixel PIX can also be configured as the pixel PIX_C shown in FIG.
- the pixel PIX_C has a configuration in which each transistor is provided with a back gate.
- the back gate is electrically connected to the front gate and has an effect of enhancing on current.
- the back gate may be configured to be able to supply a constant potential different from that of the front gate.
- the threshold voltage of the transistor can be controlled. Note that although FIG. 7A illustrates a structure in which back gates are provided for all the transistors, a transistor in which a back gate is not provided may be included. Further, the structure in which the transistor has a back gate is also effective for the other pixel circuits in this embodiment.
- the pixel PIX can also be configured as the pixel PIX_D shown in FIG. 7B.
- the circuit indicated by the pixel PIX_D has a configuration in which a transistor M4 functioning as a memory circuit MEM3 and a capacitive element C4 are added.
- a transistor M4 functioning as a memory circuit MEM3 and a capacitive element C4 are added.
- the added memory circuit MEM3 on / off of the transistor M4 functioning as a switch is controlled by a signal supplied to the wiring GL_4.
- a signal is supplied to the pixel PIX_D through the wiring DL_3.
- FIG. 8 illustrates the signal conversion circuit 150 and the memory circuit 151.
- the signals W 1 and W 2 to be held in the memory circuits MEM 1 and MEM 2 in the pixel PIX refer to the memory circuit 151 in the signal conversion circuit 150. It is preferable that the original signal data (for example, a 10-bit signal) be converted into a plurality of signals W 1 , W 2 , data_1, data_2 (for example, each 8-bit signal) and output to the liquid crystal display device 100.
- the original signal data for example, a 10-bit signal
- W 1 , W 2 , data_1, data_2 for example, each 8-bit signal
- This embodiment can be implemented in appropriate combination with the structures described in the other embodiments and the like.
- the structure of the liquid crystal display device described in this embodiment is the same as that in FIG. 1A described in the first embodiment. Similarly, the same applies to the configuration example of the pixel PIX illustrated in FIG.
- One embodiment of the present invention described in this embodiment is to perform inversion driving output from the source driver 140 to the capacitive elements C1 and C2 included in two memory circuits (memory circuits MEM1 and MEM2) included in the pixel PIX.
- the charge corresponding to the positive and negative data signals is held.
- the wiring DL_1 from the source driver 140 A signal for performing gradation display by either a positive data signal or a negative data signal is supplied to the other electrode side of the capacitive element C1.
- the wiring DL_2 from the source driver 140 A signal for performing gradation display by either the positive data signal or the negative data signal is supplied to the other electrode side of the capacitive element C2 via
- capacitive coupling causes a positive data signal or a negative data signal.
- the configuration is such that the voltages based on are alternately applied.
- positive and negative voltages can be applied to a liquid crystal element by alternately applying another two signals to a memory circuit in which two positive and negative data signals are held in advance. it can.
- inversion driving can be performed.
- the data signal of the still image is held in the memory circuit as two positive and negative data signals, and the other two signals are alternately given to update the data signal written in the pixel without updating the liquid crystal.
- Inversion drive of the element can be realized.
- positive and negative voltages are applied to the liquid crystal element by alternately applying another two data signals to the memory circuit in which two positive and negative data signals are held in advance.
- a display can be performed in which the held data signal and the data signal to be given later are superimposed.
- the data signal to be given later may be a data signal for displaying a still image or a data signal for displaying a moving image.
- FIG. 9 illustrates the write operation of signals held in the memory circuit MEM1 and the memory circuit MEM2, and the operation when adding another signal to the signals held in the memory circuit MEM1 and the memory circuit MEM2 to perform display. It shows. Note that, in the timing chart shown in FIG. 9, signal waveforms given to the wirings GL_1 to GL_3, DL_1, DL_2, and DL_W are illustrated.
- signals supplied to the wiring DL_W are W 1 and W 2 , a voltage held in the memory circuit MEM 1 by the signal W 1 is VwP, and a voltage held in the memory circuit MEM 2 by the signal W 2 is VwN. Further, in a state where the memory circuit MEM1 holds the voltage VwP, a signal written to the pixel PIX through the wiring DL_1 is data_1, and a voltage applied to the memory circuit MEM1 by a signal data_1 is VdataP.
- a signal written to the pixel PIX through the wiring DL_2 is data_2
- a voltage applied to the memory circuit MEM2 by the signal data_2 is VdataN.
- the reference voltage (Vr) given to the wirings DL_1 and DL_2 is described as L level (0 V), it can be set to another voltage.
- the signals W 1 and W 2 in the present embodiment correspond to positive and negative data signals for displaying the same image. Therefore, the voltages VwP and VwN are voltages having different polarities with respect to the common potential Vcom. Further, the signals data_1 and data_2 in the present embodiment correspond to a signal giving a constant potential or positive and negative data signals for displaying the same image. Therefore, the voltages VdataP and VdataN are voltages having different polarities with respect to the common potential Vcom.
- FIG. 9 will be described with reference to the circuit diagrams of FIGS. 10A to 10C in order to simplify the description. Similar to FIG. 3A, the circuit diagrams of FIGS. 10A to 10C are obtained by extracting the main parts of the circuit diagram of FIG. 1B.
- the signal supplied to the wiring GL_1 and the wiring GL_3 is set to the H level.
- the wiring DL_W is set to the voltage VwN, and the wiring DL_2 is set to Vr.
- signals applied to the wirings GL_2 and GL_3 are set to the H level.
- the charges Q1 and Q2 represented by the equations (9) and (10) are the nodes of one of the electrodes of the capacitive elements C1 and C2 (the node N r1 of FIG. 10A, as illustrated in FIG. 10A).
- the node N r2 is in an electrically floating state, and the charge conservation law holds. Therefore, after time T12, the charges Q1 and Q2 held by the electrodes at both ends of the capacitive elements C1 and C2 continue to be held.
- the signal supplied to the wiring GL_1 is set to H level and the signal supplied to the wirings GL_2 and GL_3 is set to L level with the wiring DL_1 set to the voltage VdataP as shown at time T13 in FIG. .
- the switch SW1 is turned on, and the switches SW2 and SW3 are turned off. Then, one electrode (that is, the node NM) of the capacitive elements C1, C2, and C3 is electrically floated, and the voltage of the other electrode of the capacitive element C1 changes to VdataP.
- Vg is a voltage that changes due to capacitive coupling.
- equation (15) holds. Note for simplification in equation (15), the voltage VdataP, VwP, VwN, to the reference voltage Vr, and the Vcom and 0V, and is equal to the capacitance C 1 and C 2, the capacitance C 3 capacitance C 1 and It is made sufficiently small with respect to C 2.
- the signal applied to the wiring GL_2 is at the H level and the signal applied to the wirings GL_1 and GL_3 is at the L level while the wiring DL_2 is at the voltage VdataN as shown at time T14 in FIG. I assume. That is, as shown in FIG. 10C, the switch SW3 is turned on, and the switches SW1 and SW2 are turned off. Then, one of the electrodes of the capacitive elements C1, C2 and C3 (that is, the node NM) is in an electrically floating state, and the voltage of the other electrode of the capacitive element C2 changes to VdataN.
- Vg is a voltage that changes due to capacitive coupling.
- equation (20) When equation (19) is solved for Vg, equation (20) holds. Note for simplification in equation (20), the voltage VdataN, VwP, VwN respect, the reference voltage Vr, and the Vcom and 0V, and is equal to the capacitance C 1 and C 2, capacitor C 3 is the capacitance C 1 and C It is assumed to be sufficiently smaller than 2 .
- Each display as illustrated in FIG. 11 can be performed by performing the display in which the display by the held image as described in FIGS. 10A to 10C and the image to be written later are superimposed. .
- FIG. 11A shows an example of the images 96P and 96N in which the signal W1 (Positive data) and the signal W2 (Negative data) are held in the memory circuit and are alternately switched by the above driving method.
- the signal W1 (Positive data) and the signal W2 (Negative data) are held in the memory circuit, and an image (a person 97P surrounded by a broken line) by another data signal (data_1, data_2) according to the above driving method.
- 17 shows an example of an image which is reversely driven while performing display in which 97N) is added.
- FIG. 11C illustrates a schematic view of a speedometer as an example of an image in which it is effective to display a still image and a moving image together.
- the update frequency of the data signal can be reduced.
- This embodiment can be implemented in appropriate combination with the structures described in the other embodiments and the like.
- a metal oxide having an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more can be used.
- an oxide semiconductor or the like containing indium can be used, for example, CAAC-OS or CAC-OS described later.
- the CAAC-OS is suitable for a transistor or the like in which the atoms constituting the crystal are stable and reliability is important.
- CAC-OS exhibits high mobility characteristics, it is suitable for a transistor or the like which performs high-speed driving.
- An OS transistor exhibits extremely low off-current characteristics because of its large energy gap.
- the OS transistor has characteristics different from Si transistors, such as no impact ionization, avalanche breakdown, short channel effect and the like, and can form a highly reliable circuit.
- the semiconductor layer included in the OS transistor is, for example, an In-M-Zn-based oxide containing indium, zinc and M (a metal such as aluminum, titanium, gallium, germanium, yttrium, zirconium, lanthanum, cerium, tin, neodymium or hafnium).
- the film can be represented by
- the oxide semiconductor forming the semiconductor layer is an In-M-Zn-based oxide
- the atomic ratio of the metal elements in the sputtering target used to form the In-M-Zn-based oxide is In ⁇ ⁇ M, It is preferable to satisfy Zn ⁇ M.
- the atomic ratio of the semiconductor layer to be formed includes a variation of plus or minus 40% of the atomic ratio of the metal element contained in the sputtering target.
- the semiconductor layer an oxide semiconductor with low carrier concentration is used.
- the semiconductor layer has a carrier concentration of 1 ⁇ 10 17 / cm 3 or less, preferably 1 ⁇ 10 15 / cm 3 or less, more preferably 1 ⁇ 10 13 / cm 3 or less, more preferably 1 ⁇ 10 11 / cm 3
- An oxide semiconductor which is 3 or less, more preferably less than 1 ⁇ 10 10 / cm 3 , and 1 ⁇ 10 ⁇ 9 / cm 3 or more can be used.
- Such an oxide semiconductor is referred to as a high purity intrinsic or substantially high purity intrinsic oxide semiconductor.
- the oxide semiconductor has low defect state density and can be said to be an oxide semiconductor having stable characteristics.
- composition is not limited to those described above, and a composition having an appropriate composition may be used according to the semiconductor characteristics and electrical characteristics (field effect mobility, threshold voltage, and the like) of the required transistor.
- a composition having an appropriate composition may be used according to the semiconductor characteristics and electrical characteristics (field effect mobility, threshold voltage, and the like) of the required transistor.
- the concentration of silicon or carbon (the concentration obtained by secondary ion mass spectrometry) in the semiconductor layer is 2 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
- the concentration of alkali metal or alkaline earth metal (concentration obtained by secondary ion mass spectrometry) in the semiconductor layer is 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less make it
- the nitrogen concentration (the concentration obtained by secondary ion mass spectrometry) in the semiconductor layer is preferably 5 ⁇ 10 18 atoms / cm 3 or less.
- the semiconductor layer may have, for example, a non-single crystal structure.
- the non-single crystal structure includes, for example, a CAAC-OS (C-Axis Aligned Crystalline Oxide Semiconductor) having a crystal aligned in the c-axis, a polycrystalline structure, a microcrystalline structure, or an amorphous structure.
- CAAC-OS C-Axis Aligned Crystalline Oxide Semiconductor
- the amorphous structure has the highest density of defect states
- CAAC-OS has the lowest density of defect states.
- the oxide semiconductor film having an amorphous structure has, for example, disordered atomic arrangement and no crystalline component.
- the oxide film having an amorphous structure has, for example, a completely amorphous structure and no crystal part.
- the semiconductor layer may be a mixed film having two or more of a region having an amorphous structure, a region having a microcrystalline structure, a region having a polycrystalline structure, a region having a CAAC-OS, and a region having a single crystal structure.
- the mixed film may have, for example, a single layer structure or a laminated structure including any two or more of the above-described regions.
- CAC Cloud-Aligned Composite
- the CAC-OS is, for example, a configuration of a material in which an element included in an oxide semiconductor is unevenly distributed in a size of 0.5 nm to 10 nm, preferably 1 nm to 2 nm, or in the vicinity thereof.
- an element included in an oxide semiconductor is unevenly distributed in a size of 0.5 nm to 10 nm, preferably 1 nm to 2 nm, or in the vicinity thereof.
- the oxide semiconductor one or more metal elements are unevenly distributed, and a region including the metal element has a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 2 nm or less
- the state in which they are mixed is also called a mosaic or patch.
- the oxide semiconductor preferably contains at least indium.
- One or more selected from may be included.
- CAC-OS in the In-Ga-Zn oxide is an indium oxide (hereinafter referred to as InO).
- InO indium oxide
- X1 X1 is a real number greater than 0
- In X2 Zn Y2 O Z2 X2, Y2, and Z2 are real numbers greater than 0
- GaO X3 X3 is a real number greater than 0
- Ga X4 Zn Y4 O Z4 X4, Y4, and Z4 a real number greater than 0) to.
- the material becomes mosaic by separate into, mosaic InO X1, or in X2 Zn Y2 O Z2 is configured uniformly distributed in the film (hereinafter, cloud-like It is also referred to.).
- the CAC-OS is a complex oxide semiconductor having a structure in which a region in which GaO X3 is a main component and a region in which In X2 Zn Y2 O Z2 or InO X1 is a main component are mixed.
- the ratio of the atomic ratio of In to the element M in the first region is larger than the atomic ratio of In to the element M in the second region, It is assumed that the concentration of In is higher than that in the region 2.
- IGZO is a common name and may refer to one compound of In, Ga, Zn, and O. Representative examples are represented by InGaO 3 (ZnO) m1 (m1 is a natural number), or In (1 + x0) Ga ( 1-x0) O 3 (ZnO) m0 (-1 ⁇ x0 ⁇ 1, m0 is an arbitrary number) Crystalline compounds are mentioned.
- the crystalline compound has a single crystal structure, a polycrystalline structure, or a CAAC structure.
- the CAAC structure is a crystal structure in which a plurality of IGZO nanocrystals have c-axis orientation and are connected without orientation in the a-b plane.
- CAC-OS relates to the material configuration of an oxide semiconductor.
- the CAC-OS refers to a region observed in the form of nanoparticles mainly composed of Ga in a material configuration including In, Ga, Zn, and O, and nanoparticles composed mainly of In in some components.
- region observed in shape says the structure currently disperse
- CAC-OS does not include a stacked structure of two or more types of films different in composition. For example, a structure including two layers of a film containing In as a main component and a film containing Ga as a main component is not included.
- the CAC-OS is partially observed in the form of nanoparticles having the metal element as a main component, and partially having In as a main component.
- region observed in particle form says the structure currently each disperse
- the CAC-OS can be formed, for example, by sputtering under the condition that the substrate is not heated.
- one or more selected from an inert gas (typically, argon), an oxygen gas, and a nitrogen gas may be used as a deposition gas.
- the flow rate ratio of the oxygen gas to the total flow rate of the film forming gas at the time of film formation is preferably as low as possible.
- the flow rate ratio of the oxygen gas is 0% or more and less than 30%, preferably 0% or more and 10% or less .
- CAC-OS has a feature that a clear peak is not observed when it is measured using a ⁇ / 2 ⁇ scan by the Out-of-plane method, which is one of X-ray diffraction (XRD) measurement methods.
- XRD X-ray diffraction
- the CAC-OS has a ring-like high luminance region and a plurality of ring regions. A bright spot is observed. Therefore, it can be seen from the electron diffraction pattern that the crystal structure of the CAC-OS has an nc (nano-crystal) structure having no orientation in the planar direction and in the cross-sectional direction.
- GaO X3 is a main component by EDX mapping acquired using energy dispersive X-ray spectroscopy (EDX: Energy Dispersive X-ray spectroscopy) It can be confirmed that the region and the region containing In X 2 Zn Y 2 O Z 2 or In O X 1 as the main component have a structure in which the regions are localized and mixed.
- EDX Energy Dispersive X-ray spectroscopy
- the CAC-OS has a structure different from the IGZO compound in which the metal element is uniformly distributed, and has different properties from the IGZO compound. That is, CAC-OS is phase separated into a region in which GaO X3 or the like is a main component and a region in which In X2 Zn Y2 O Z2 or InO X1 is a main component, and a region in which each element is a main component Has a mosaic-like structure.
- the region whose main component is In X2 Zn Y2 O Z2 or InO X1 is a region whose conductivity is higher than the region whose main component is GaO X3 or the like. That is, when carriers flow in a region mainly containing In X2 Zn Y2 O Z2 or InO X1 , conductivity as an oxide semiconductor is exhibited. Accordingly, In X2 Zn Y2 O Z2, or InO X1 is the main component region, that distributed in the cloud-like in the oxide semiconductor, a high field-effect mobility (mu) can be realized.
- the region whose main component is GaO X3 or the like is a region whose insulating property is higher than the region whose main component is In X2 Zn Y2 O Z2 or InO X1 . That is, by distributing a region containing GaO X3 or the like as a main component in the oxide semiconductor, leakage current can be suppressed and favorable switching operation can be realized.
- CAC-OS when CAC-OS is used for a semiconductor element, the insulating property due to GaO X3 and the like and the conductivity due to In X 2 Zn Y 2 O Z 2 or InO X 1 are high by acting complementarily.
- the on current (I on ) and high field effect mobility ( ⁇ ) can be realized.
- CAC-OS is suitable as a constituent material of various semiconductor devices.
- This embodiment can be implemented in appropriate combination with the structures described in the other embodiments and the like.
- Embodiment 4 In this embodiment, a structural example of a liquid crystal display device is described.
- a sealant 4005 is provided so as to surround the display portion 215 provided over the first substrate 4001, and the display portion 215 is sealed with the sealant 4005 and the second substrate 4006. .
- the display portion 215 is provided with the pixel array having the pixels described in Embodiment 1.
- the number of pixels provided in the pixel array is ultra hi-vision ("4K resolution”, “4K2K”, “4K”) such as 3840 ⁇ 2160, 7680 ⁇ 4320, super hi-vision ("8K resolution”, “8K4K”, “8K”) It is preferable to set the number of pixels that can be displayed as the number of displayable pixels. With this configuration, a large-sized liquid crystal display device can be configured to be able to view high-resolution images.
- the scan line driver circuit 221a, the signal line driver circuit 231a, the signal line driver circuit 232a, and the common line driver circuit 241a each include a plurality of integrated circuits 4042 provided over a printed substrate 4041.
- the integrated circuit 4042 is formed of a single crystal semiconductor or a polycrystalline semiconductor.
- the signal line driver circuit 231a and the signal line driver circuit 232a have a function of a source driver.
- the scan line driver circuit 221a has the function of the gate driver described in the above embodiment.
- the common line drive circuit 241 a has a function of supplying a prescribed potential to the common wiring.
- Various signals and potentials supplied to the scan line driver circuit 221 a, the common line driver circuit 241 a, the signal line driver circuit 231 a, and the signal line driver circuit 232 a are supplied through a flexible printed circuit (FPC) 4018.
- FPC flexible printed circuit
- the integrated circuit 4042 included in the scan line driver circuit 221 a and the common line driver circuit 241 a has a function of supplying a selection signal to the display portion 215.
- the integrated circuit 4042 included in the signal line driver circuit 231 a and the signal line driver circuit 232 a has a function of supplying an image signal to the display portion 215.
- the integrated circuit 4042 is mounted in a region different from a region surrounded by the sealant 4005 on the first substrate 4001.
- connection method of the integrated circuit 4042 is not particularly limited, and wire bonding, COG (chip on glass), TCP (tape carrier package), COF (chip on film), or the like may be used. it can.
- FIG. 12B illustrates an example in which the integrated circuit 4042 included in the signal line driver circuit 231a and the signal line driver circuit 232a is mounted by a COG method.
- part or all of the driver circuit can be integrally formed over the same substrate as the display portion 215 to form a system on panel.
- FIG. 12B shows an example in which the scan line driver circuit 221 a and the common line driver circuit 241 a are formed over the same substrate as the display portion 215.
- the driver circuit By forming the driver circuit at the same time as the pixel circuit in the display portion 215, the number of components can be reduced. Thus, the productivity can be improved.
- a sealant 4005 is provided so as to surround the display portion 215 provided over the first substrate 4001, the scan line driver circuit 221a, and the common line driver circuit 241a.
- a second substrate 4006 is provided over the display portion 215, the scan line driver circuit 221a, and the common line driver circuit 241a.
- the scan line driver circuit may be separately formed and mounted, or part of the signal line driver circuit or part of the scan line driver circuit may be separately formed and mounted.
- the liquid crystal display device may include a panel in which a liquid crystal element is sealed, and a module in which an IC or the like including a controller is mounted on the panel.
- the display portion and the scan line driver circuit provided over the first substrate each include a plurality of transistors.
- the transistors described in the above embodiments can be applied as the transistor.
- the structures of the transistors included in the peripheral drive circuit and the transistors included in the pixel circuit of the display portion may be the same or different.
- the transistors included in the peripheral drive circuit may all have the same structure, or two or more types of structures may be used in combination.
- the transistors included in the pixel circuit may all have the same structure, or two or more types of structures may be used in combination.
- an input device 4200 can be provided over the second substrate 4006.
- the structure in which the input device 4200 is provided in the liquid crystal display device illustrated in FIG. 12 can function as a touch panel.
- the sensing element also referred to as a sensor element included in the touch panel of one embodiment of the present invention is not limited.
- Various sensors capable of detecting proximity or contact of a detection object such as a finger or a stylus can be applied as the detection element.
- various systems such as an electrostatic capacity system, a resistance film system, a surface acoustic wave system, an infrared system, an optical system, a pressure-sensitive system, can be used, for example.
- a touch panel having a capacitive sensing element is described as an example.
- a capacitance method there are a surface type capacitance method, a projection type capacitance method, and the like. Further, as a projected capacitive system, there are a self-capacitance system, a mutual capacitance system, and the like. The mutual capacitance method is preferable because simultaneous multipoint detection becomes possible.
- the touch panel according to one embodiment of the present invention has a structure in which a liquid crystal display device and a detection element which are separately manufactured are attached to each other, and an electrode or the like forming the detection element is provided on one or both of a substrate supporting a display element and an opposing substrate.
- Various configurations can be applied.
- FIG. 13A is a perspective view of the touch panel 4210.
- FIG. 13B is a schematic perspective view of the input device 4200. Note that only representative components are shown for the sake of clarity.
- the touch panel 4210 has a structure in which a liquid crystal display device and a detection element which are separately manufactured are attached to each other.
- the touch panel 4210 includes an input device 4200 and a liquid crystal display device, and these are provided in an overlapping manner.
- the input device 4200 includes a substrate 4263, an electrode 4227, an electrode 4228, a plurality of wirings 4237, a plurality of wirings 4238, and a plurality of wirings 4239.
- the electrode 4227 can be electrically connected to the wiring 4237 or the wiring 4239.
- the electrode 4228 can be electrically connected to the wiring 4239.
- the FPC 4272 b is electrically connected to each of the plurality of wirings 4237 and the plurality of wirings 4238.
- the FPC 4272 b can be provided with an IC 4273 b.
- a touch sensor may be provided between the first substrate 4001 and the second substrate 4006 of the liquid crystal display device.
- an optical touch sensor using a photoelectric conversion element may be used in addition to a capacitive touch sensor.
- FIG. 14 is a cross-sectional view of a portion indicated by a dashed line N1-N2 in FIG. 12 (B).
- the liquid crystal display device illustrated in FIG. 14 includes an electrode 4015, and the electrode 4015 is electrically connected to a terminal of the FPC 4018 through an anisotropic conductive layer 4019. Further, in FIG. 14, the electrode 4015 is electrically connected to the wiring 4014 in an opening formed in the insulating layer 4112, the insulating layer 4111, and the insulating layer 4110.
- the electrode 4015 is formed of the same conductive layer as the first electrode layer 4030, and the wiring 4014 is formed of the same conductive layer as the source electrode and the drain electrode of the transistor 4010 and the transistor 4011.
- the display portion 215 and the scan line driver circuit 221a provided over the first substrate 4001 have a plurality of transistors, and in FIG. 14, the transistor 4010 included in the display portion 215 and the scan line driver circuit 221a.
- the insulating layer 4112 is provided over the transistor 4010 and the transistor 4011.
- the transistor 4010 and the transistor 4011 are provided over the insulating layer 4102.
- the transistor 4010 and the transistor 4011 each include an electrode 4017 formed over the insulating layer 4111.
- the electrode 4017 can function as a back gate electrode.
- the liquid crystal display device illustrated in FIG. 14 includes a capacitor 4020.
- the capacitor 4020 includes an electrode 4021 formed in the same step as the gate electrode of the transistor 4010, and an electrode formed in the same step as the source electrode and the drain electrode.
- the electrodes of the capacitor 4020 overlap with each other with the insulating layer 4103 interposed therebetween.
- the capacitance of a capacitor provided in a pixel portion of a liquid crystal display device is set so as to be able to hold charge for a predetermined period, in consideration of leakage current and the like of a transistor provided in the pixel portion.
- the capacitance of the capacitor may be set in consideration of the off current of the transistor and the like.
- FIG. 14 shows an example of a liquid crystal display device using a transmissive liquid crystal element as a display element.
- a liquid crystal element 4013 which is a display element includes a first electrode layer 4030, a second electrode layer 4031, and a liquid crystal layer 4008.
- an insulating layer 4032 and an insulating layer 4033 which function as alignment films are provided so as to sandwich the liquid crystal layer 4008.
- the second electrode layer 4031 is provided on the second substrate 4006 side, and the first electrode layer 4030 and the second electrode layer 4031 overlap with each other through the liquid crystal layer 4008.
- the transistor 4010 provided in the display portion 215 is electrically connected to the liquid crystal element 4013.
- a conductive material which transmits visible light is preferably used.
- a material including one or more selected from indium (In), zinc (Zn), and tin (Sn) can be used.
- a film containing graphene can be used. The film containing graphene can be formed, for example, by reducing a film containing graphene oxide formed over the film.
- the liquid crystal element 4013 can be, for example, a liquid crystal element to which a Fringe Field Switching (FFS) mode is applied.
- liquid crystal materials include positive liquid crystal materials having positive dielectric anisotropy ( ⁇ ) and negative liquid crystal materials having negative dielectric anisotropy. Both materials can be applied to the liquid crystal element 4013 described in this embodiment, and an optimal liquid crystal material can be used in accordance with the mode and design to be applied.
- the liquid crystal display device described in this embodiment it is preferable to use a negative liquid crystal material.
- the influence of the flexoelectric effect derived from the polarization of liquid crystal molecules can be suppressed, and there is almost no difference in transmittance due to the polarity. Therefore, it is possible to suppress the flicker from being visually recognized by the user of the liquid crystal display device.
- the flexoelectric effect is a phenomenon in which polarization occurs due to orientation distortion mainly due to molecular shape.
- a negative liquid crystal material is less likely to cause orientation distortion of spreading deformation or bending deformation.
- liquid crystal element 4013 an element to which the FFS mode is applied is used as the liquid crystal element 4013 here, a liquid crystal element to which various modes are applied can be used without limitation thereto.
- VA Vertical Alignment
- TN Transmission Nematic
- IPS In-Plane-Switching
- ASM Analy Symmetrically Aligned Micro-cell
- OCB Optically Compensated Birefringence
- FLC Fluoroelectric Liquid Crystal
- Liquid crystal elements to which AFLC (Anti Ferroelectric Liquid Crystal) mode, ECB (Electrically Controlled Birefringence) mode, VA-IPS mode, guest host mode, etc. are applied can be used. .
- a normally black liquid crystal display device such as a transmissive liquid crystal display device adopting a vertical alignment (VA) mode may be applied to the liquid crystal display device described in this embodiment.
- VA vertical alignment
- an MVA (Multi-Domain Vertical Alignment) mode, a PVA (Pattered Vertical Alignment) mode, an ASV (Advanced Super View) mode, or the like can be used as the vertical alignment mode.
- a liquid crystal element is an element that controls transmission or non-transmission of light by an optical modulation action of liquid crystal.
- the optical modulation action of the liquid crystal is controlled by an electric field (including a horizontal electric field, a vertical electric field or an oblique electric field) applied to the liquid crystal.
- an electric field including a horizontal electric field, a vertical electric field or an oblique electric field
- liquid crystals used for liquid crystal elements thermotropic liquid crystals, low molecular weight liquid crystals, polymer liquid crystals, polymer dispersed liquid crystals (PDLC), ferroelectric liquid crystals, antiferroelectric liquid crystals, etc. can be used. .
- These liquid crystal materials exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase, etc. depending on conditions.
- FIG. 14 illustrates an example of a liquid crystal display device including a vertical electric field liquid crystal element
- a liquid crystal display device including a horizontal electric field liquid crystal element can be applied to one embodiment of the present invention.
- liquid crystal exhibiting a blue phase which does not use an alignment film may be used.
- the blue phase is one of the liquid crystal phases, and is a phase which appears immediately before the cholesteric liquid phase is changed to the isotropic phase when the temperature of the cholesteric liquid crystal is raised. Since the blue phase appears only in a narrow temperature range, a liquid crystal composition in which 5% by weight or more of a chiral agent is mixed is used for the liquid crystal layer 4008 in order to improve the temperature range.
- a liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent has a short response speed and exhibits optical isotropy.
- a liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent does not require alignment treatment and has a small viewing angle dependency.
- rubbing processing is also unnecessary, so electrostatic breakdown caused by rubbing processing can be prevented, and defects or breakage of the liquid crystal display device in the manufacturing process can be reduced. .
- the spacer 4035 is a columnar spacer obtained by selectively etching the insulating layer, and is provided to control a distance (cell gap) between the first electrode layer 4030 and the second electrode layer 4031. .
- a spherical spacer may be used.
- an optical member such as a black matrix (light shielding layer), a colored layer (color filter), a polarizing member, a retardation member, and an antireflective member may be provided as appropriate.
- an optical member such as a black matrix (light shielding layer), a colored layer (color filter), a polarizing member, a retardation member, and an antireflective member
- circular polarization by a polarization substrate and a retardation substrate may be used.
- a backlight unit, a side light unit, or the like may be used as a light source.
- Polarization substrates may be provided on the opposite side of the surface provided with 4102, and a backlight unit may be provided on the back side of the first substrate 4001 via the polarization substrate (not shown). ).
- a light shielding layer 4132, a coloring layer 4131, and an insulating layer 4133 are provided between the second substrate 4006 and the second electrode layer 4031.
- Examples of the material that can be used as the light shielding layer 4132 include carbon black, titanium black, metals, metal oxides, and composite oxides containing a solid solution of a plurality of metal oxides.
- the light shielding layer may be a film containing a resin material or a thin film of an inorganic material such as metal.
- a stacked film of films containing a material of the colored layer 4131 can be used.
- a stacked structure of a film containing a material used for the colored layer 4131 which transmits light of a certain color and a film containing a material used for the colored layer 4131 which transmits light of another color can be used. It is preferable to use a common material for the colored layer 4131 and the light shielding layer 4132 because the apparatus can be shared and the process can be simplified.
- a material which can be used for the coloring layer 4131 a metal material, a resin material, a resin material containing a pigment or a dye, and the like can be given.
- the formation method of the light shielding layer and the colored layer may be performed in the same manner as the formation method of each layer described above. For example, it may be performed by an inkjet method.
- the insulating layer 4133 is preferably an overcoat having a planarization function.
- a flat insulating film can be formed over the surface on which the colored layer 4131 and the light shielding layer 4132 having different thicknesses are formed.
- the second electrode layer 4031 can be formed flat; thus, variation in thickness of the liquid crystal layer 4008 can be reduced.
- An acrylic resin etc. are mentioned as such an insulating layer 4133.
- the liquid crystal display device illustrated in FIG. 14 includes an insulating layer 4111 and an insulating layer 4102.
- an insulating layer which hardly transmits an impurity element is used as the insulating layer 4111 and the insulating layer 4102.
- sandwiching the transistor between the insulating layer 4111 and the insulating layer 4102 entry of impurities into the semiconductor layer from the outside can be prevented.
- a protective circuit for protecting the driver circuit is preferably provided.
- the protection circuit is preferably configured using a non-linear element.
- the liquid crystal display device of one embodiment of the present invention can be manufactured using various types of transistors such as a bottom gate transistor and a top gate transistor. Therefore, according to the existing manufacturing line, the material of the semiconductor layer to be used and the transistor structure can be easily replaced.
- FIG. 15A1 is a cross-sectional view of a channel protective transistor 810 which is a kind of bottom gate transistor.
- the transistor 810 is formed over a substrate 771.
- the transistor 810 includes an electrode 746 over the substrate 771 with the insulating layer 772 interposed therebetween.
- the semiconductor layer 742 is provided over the electrode 746 with the insulating layer 726 interposed therebetween.
- the electrode 746 can function as a gate electrode.
- the insulating layer 726 can function as a gate insulating layer.
- the insulating layer 741 is provided over the channel formation region of the semiconductor layer 742.
- an electrode 744 a and an electrode 744 b are provided over the insulating layer 726 in contact with part of the semiconductor layer 742.
- the electrode 744a can function as one of a source electrode and a drain electrode.
- the electrode 744 b can function as the other of the source electrode and the drain electrode.
- a portion of the electrode 744 a and a portion of the electrode 744 b are formed over the insulating layer 741.
- the insulating layer 741 can function as a channel protective layer. By providing the insulating layer 741 over the channel formation region, exposure of the semiconductor layer 742 which is generated at the time of formation of the electrode 744a and the electrode 744b can be prevented. Thus, the channel formation region of the semiconductor layer 742 can be prevented from being etched when the electrode 744a and the electrode 744b are formed. According to one embodiment of the present invention, a transistor with favorable electrical characteristics can be realized.
- the transistor 810 includes the insulating layer 728 over the electrode 744a, the electrode 744b, and the insulating layer 741, and the insulating layer 729 over the insulating layer 728.
- a part of the semiconductor layer 742 can be deprived of oxygen and oxygen deficiency can be generated in at least a portion of the electrode 744 a and the electrode 744 b in contact with the semiconductor layer 742.
- the region of the semiconductor layer 742 in which oxygen vacancies occur has an increased carrier concentration, and the region becomes n-type to become an n-type region (n + layer). Thus, the region can function as a source region or a drain region.
- tungsten, titanium, or the like can be given as an example of a material that can deprive the semiconductor layer 742 of oxygen and cause oxygen vacancies.
- the contact resistance between the electrode 744 a and the electrode 744 b and the semiconductor layer 742 can be reduced. Accordingly, electrical characteristics of the transistor, such as field effect mobility and threshold voltage, can be improved.
- a layer functioning as an n-type semiconductor or a p-type semiconductor is preferably provided between the semiconductor layer 742 and the electrode 744 a and between the semiconductor layer 742 and the electrode 744 b.
- a layer functioning as an n-type semiconductor or a p-type semiconductor can function as a source region or a drain region of a transistor.
- the insulating layer 729 is preferably formed using a material having a function of preventing or reducing diffusion of impurities into the transistor from the outside. Note that the insulating layer 729 can be omitted as needed.
- the transistor 811 illustrated in FIG. 15A2 is different from the transistor 810 in that the electrode 723 which can function as a back gate electrode is provided over the insulating layer 729.
- the electrode 723 can be formed by the same material and method as the electrode 746.
- the back gate electrode is formed of a conductive layer, and the gate electrode and the back gate electrode are disposed so as to sandwich the channel formation region of the semiconductor layer.
- the back gate electrode can function similarly to the gate electrode.
- the potential of the back gate electrode may be the same as that of the gate electrode, or may be the ground potential (GND potential) or any potential.
- the threshold voltage of the transistor can be changed by changing the potential of the back gate electrode independently without interlocking with the gate electrode.
- the electrode 746 and the electrode 723 can both function as gate electrodes. Accordingly, the insulating layer 726, the insulating layer 741, the insulating layer 728, and the insulating layer 729 can each function as a gate insulating layer. Note that the electrode 723 may be provided between the insulating layer 728 and the insulating layer 729.
- the other is referred to as a “back gate electrode”.
- the electrode 746 when the electrode 723 is referred to as a “gate electrode”, the electrode 746 is referred to as a “back gate electrode”.
- the transistor 811 can be considered as a kind of top gate transistor.
- one of the electrode 746 and the electrode 723 may be referred to as “first gate electrode”, and the other may be referred to as “second gate electrode”.
- the region where carriers flow in the semiconductor layer 742 becomes larger in the film thickness direction.
- the amount of carrier movement increases.
- the on current of the transistor 811 is increased, and the field effect mobility is increased.
- the transistor 811 is a transistor having a large on current with respect to the occupied area. That is, the area occupied by the transistor 811 can be reduced with respect to the on current required. According to one embodiment of the present invention, a liquid crystal display device in which the area occupied by a transistor is small can be provided.
- the gate electrode and the back gate electrode are formed of a conductive layer, they have a function to prevent an electric field generated outside the transistor from acting on the semiconductor layer in which a channel is formed (in particular, an electric field shielding function against static electricity or the like). .
- the electric field shielding function can be enhanced by forming the back gate electrode larger than the semiconductor layer and covering the semiconductor layer with the back gate electrode.
- the back gate electrode is formed using a light-shielding conductive film
- light can be prevented from entering the semiconductor layer from the back gate electrode side. Accordingly, light deterioration of the semiconductor layer can be prevented, and deterioration of the electrical characteristics such as a shift in threshold voltage of the transistor can be prevented.
- a liquid crystal display device provided with a highly reliable transistor can be realized.
- FIG. 15B1 is a cross-sectional view of a channel protective transistor 820 which is one of bottom-gate transistors.
- the transistor 820 has substantially the same structure as the transistor 810, except that the insulating layer 741 covers an end portion of the semiconductor layer 742.
- the semiconductor layer 742 and the electrode 744 a are electrically connected to each other in an opening formed by selectively removing part of the insulating layer 741 overlapping with the semiconductor layer 742.
- the semiconductor layer 742 and the electrode 744 b are electrically connected to each other in another opening which is formed by selectively removing part of the insulating layer 741 overlapping with the semiconductor layer 742.
- the region of the insulating layer 741 overlapping with the channel formation region can function as a channel protective layer.
- a transistor 821 illustrated in FIG. 15B2 is different from the transistor 820 in that an electrode 723 which can function as a back gate electrode is provided over the insulating layer 729.
- the insulating layer 741 can prevent the semiconductor layer 742 from being exposed at the time of formation of the electrodes 744a and 744b. Thus, thinning of the semiconductor layer 742 can be prevented at the time of formation of the electrode 744a and the electrode 744b.
- the distance between the electrode 744a and the electrode 746 and the distance between the electrode 744b and the electrode 746 are longer than those in the transistors 810 and 811.
- parasitic capacitance generated between the electrode 744a and the electrode 746 can be reduced.
- parasitic capacitance generated between the electrode 744 b and the electrode 746 can be reduced.
- a transistor with favorable electrical characteristics can be realized.
- a transistor 825 illustrated in FIG. 15C1 is a channel etching transistor which is one of bottom-gate transistors.
- the transistor 825 forms the electrode 744a and the electrode 744b without using the insulating layer 741. Therefore, part of the semiconductor layer 742 exposed when the electrode 744a and the electrode 744b are formed may be etched. On the other hand, since the insulating layer 741 is not provided, productivity of the transistor can be improved.
- a transistor 826 illustrated in FIG. 15C2 is different from the transistor 825 in that the electrode 723 which can function as a back gate electrode is provided over the insulating layer 729.
- the transistor 842 illustrated in FIG. 16A1 is one of top-gate transistors.
- the electrode 744a and the electrode 744b are electrically connected to the semiconductor layer 742 in an opening formed in the insulating layer 728 and the insulating layer 729.
- a portion of the insulating layer 726 which does not overlap with the electrode 746 is removed, and an impurity 755 is introduced into the semiconductor layer 742 using the electrode 746 and the remaining insulating layer 726 as a mask.
- impurity regions can be formed in the semiconductor layer 742 in a self-aligned manner.
- the transistor 842 has a region where the insulating layer 726 extends beyond the end of the electrode 746.
- the impurity concentration of the region into which the impurity 755 is introduced through the insulating layer 726 of the semiconductor layer 742 is lower than the impurity concentration of the region into which the impurity 755 is introduced without through the insulating layer 726.
- a lightly doped drain (LDD) region is formed in a region which does not overlap with the electrode 746.
- the transistor 843 illustrated in FIG. 16A2 is different from the transistor 842 in that the electrode 723 is provided.
- the transistor 843 has an electrode 723 formed over the substrate 771.
- the electrode 723 has a region overlapping with the semiconductor layer 742 with the insulating layer 772 interposed therebetween.
- the electrode 723 can function as a back gate electrode.
- the transistor 844 illustrated in FIG. 16B1 and the transistor 845 illustrated in FIG. 16B2 all the insulating layer 726 in a region which does not overlap with the electrode 746 may be removed.
- the insulating layer 726 may be left.
- the transistors 843 to 847 can also form impurity regions in the semiconductor layer 742 in a self-aligned manner by introducing the impurity 755 into the semiconductor layer 742 using the electrode 746 as a mask after forming the electrode 746. .
- a liquid crystal display device including a transistor with a high degree of integration and favorable electrical characteristics can be realized.
- a layer including the transistor 825 over the transistor 844 is illustrated.
- the electrode 744 b of the transistor 844 can double as an electrode functioning as a gate electrode of the transistor 825.
- FIG. 17 (B) illustrates a configuration different from that in FIG. 17 (A).
- a layer including the transistor 845 above the transistor 844 is illustrated.
- the electrode 744 b of the transistor 844 can double as an electrode functioning as a back gate electrode of the transistor 845.
- This embodiment can be implemented in appropriate combination with the structures described in the other embodiments and the like.
- DOSRAM registered trademark
- the name "DOSRAM” is derived from Dynamic Oxide Semiconductor Random Access Memory.
- a DOSRAM is a memory device in which a memory cell is a 1T1C (one transistor / one capacitor) type cell and a write transistor is a transistor to which an oxide semiconductor is applied.
- a sense amplifier unit 1002 for reading data and a cell array unit 1003 for storing data are stacked.
- the sense amplifier unit 1002 is provided with a bit line BL and Si transistors Ta10 and Ta11.
- the Si transistors Ta10 and Ta11 have a semiconductor layer on a single crystal silicon wafer.
- the Si transistors Ta10 and Ta11 form a sense amplifier and are electrically connected to the bit line BL.
- the cell array unit 1003 has a plurality of memory cells 1001.
- the memory cell 1001 includes a transistor Tw1 and a capacitive element C1.
- two transistors Tw1 share a semiconductor layer.
- the semiconductor layer and the bit line BL are electrically connected by a conductor (not shown).
- the stacked structure as shown in FIG. 18 can be applied to various semiconductor devices configured by stacking a plurality of circuits each including a transistor group.
- the metal oxide, the insulator, the conductor, and the like in FIG. 18 may be a single layer or a stack.
- Various film forming methods such as sputtering method, molecular beam epitaxy method (MBE method), pulse laser ablation method (PLA method), CVD method, atomic layer deposition method (ALD method), etc. can be used for these fabrications.
- the CVD method includes a plasma CVD method, a thermal CVD method, an organic metal CVD method and the like.
- the semiconductor layer of the transistor Tw1 is formed of a metal oxide (oxide semiconductor).
- a metal oxide oxide semiconductor
- the semiconductor layer is preferably composed of a metal oxide containing In, Ga, and Zn.
- the carrier concentration may be increased to reduce resistance.
- a source region or a drain region can be provided in the semiconductor layer.
- boron or phosphorus is typically mentioned.
- hydrogen, carbon, nitrogen, fluorine, sulfur, chlorine, titanium, a rare gas or the like may be used.
- the noble gas include helium, neon, argon, krypton, xenon and the like.
- concentration of the element can be measured using secondary ion mass spectrometry (SIMS) or the like.
- boron and phosphorus are preferable because they can use equipment of an amorphous silicon or low-temperature polysilicon production line. Existing equipment can be diverted and equipment investment can be suppressed.
- the transistor including the semiconductor layer whose resistance is selectively reduced can be formed, for example, by using a dummy gate.
- a dummy gate may be provided over the semiconductor layer, and the element that reduces the resistance of the semiconductor layer may be added using the dummy gate as a mask. That is, in the region where the semiconductor layer does not overlap with the dummy gate, the element is added to form a low-resistance region.
- an ion injection method in which an ionized source gas is separated by mass separation an ion doping method in which an ionized source gas is added without mass separation, a plasma immersion ion implantation method, etc. Can be used.
- the conductive material used for the conductor includes a semiconductor typified by polycrystalline silicon doped with an impurity element such as phosphorus, a silicide such as nickel silicide, molybdenum, titanium, tantalum, tungsten, aluminum, copper, chromium, neodymium, scandium And metal nitrides (tantalum nitride, titanium nitride, molybdenum nitride, tungsten nitride) or the like containing the above-described metal as a component.
- an impurity element such as phosphorus
- a silicide such as nickel silicide, molybdenum, titanium, tantalum, tungsten, aluminum, copper, chromium, neodymium, scandium And metal nitrides (tantalum nitride, titanium nitride, molybdenum nitride, tungsten nitride) or the like containing the above-described
- indium tin oxide indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, silicon oxide are added.
- Conductive materials such as indium tin oxide can be used.
- the insulating materials used for the insulator include aluminum nitride, aluminum oxide, aluminum nitride oxide, aluminum oxynitride, magnesium oxide, silicon oxide, silicon oxide, silicon nitride oxide, silicon oxynitride, gallium oxide, germanium oxide, yttrium oxide, There are zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide, tantalum oxide, aluminum silicate and the like.
- oxynitride refers to a compound in which the content of oxygen is higher than nitrogen
- nitrided oxide refers to a compound in which the content of nitrogen is higher than oxygen.
- a display device As an electronic device that can use the liquid crystal display device according to one aspect of the present invention, a display device, a personal computer, an image storage device or an image reproduction device provided with a recording medium, a mobile phone, a game machine including a mobile type, mobile data Terminals, electronic book terminals, cameras such as video cameras and digital still cameras, goggle type displays (head mounted displays), navigation systems, sound reproducing devices (car audio, digital audio players etc), copiers, facsimiles, printers, printer combinations Machines, automated teller machines (ATMs), vending machines, etc. Specific examples of these electronic devices are shown in FIG.
- FIG. 19A illustrates a television, which includes a housing 971, a display portion 973, operation keys 974, speakers 975, a communication connection terminal 976, an optical sensor 977, and the like.
- the display portion 973 is provided with a touch sensor and can also perform input operation. With the use of the liquid crystal display device according to one embodiment of the present invention for the display portion 973, display can be performed with the number of gradations higher than the number of bits that can be output by the source driver.
- FIG. 19B illustrates an information processing terminal, which includes a housing 901, a display portion 902, a display portion 903, a sensor 904, and the like.
- the display portion 902 and the display portion 903 are formed of one display panel and have flexibility.
- the housing 901 also has flexibility and can be used by being bent as illustrated, or can be used in a flat plate shape like a tablet terminal.
- the sensor 904 can sense the shape of the housing 901, and can switch the display of the display portion 902 and the display portion 903 when the housing 901 is bent, for example.
- display can be performed with the number of gradations that is higher than the number of bits that can be output by the source driver.
- 19C illustrates a digital camera, which includes a housing 961, a shutter button 962, a microphone 963, a speaker 967, a display portion 965, an operation key 966, a zoom lever 968, a lens 969, and the like.
- display portion 965 display can be performed with the number of gradations higher than the number of bits that can be output by the source driver.
- FIG. 19D shows digital signage, which has a configuration in which a large display portion 922 is attached to the side surface of a pillar 921.
- display portion 922 With the use of the liquid crystal display device of one embodiment of the present invention for the display portion 922, display can be performed with the number of gradations higher than the number of bits that can be output by the source driver.
- FIG. 19E illustrates an example of a mobile phone, which includes a housing 951, a display portion 952, operation buttons 953, an external connection port 954, a speaker 955, a microphone 956, a camera 957, and the like.
- the mobile phone includes the touch sensor in the display portion 952. All operations such as making a call and inputting characters can be performed by touching the display portion 952 with a finger, a stylus, or the like.
- the housing 951 and the display portion 952 have flexibility, and can be used by being bent as illustrated. With the use of the liquid crystal display device according to one embodiment of the present invention for the display portion 952, display can be performed with the number of gradations higher than the number of bits that can be output by the source driver.
- FIG. 19F illustrates a portable data terminal, which includes a housing 911, a display portion 912, a speaker 913, a camera 919, and the like.
- Information can be input / output by the touch panel function of the display portion 912.
- display can be performed with the number of gradations higher than the number of bits that can be output by the source driver.
- This embodiment can be implemented in appropriate combination with the structures described in the other embodiments and the like.
- an output obtained by adding the signals W 1 and W 2 , the signals data_1, and data_2 in the configuration of the pixel circuit shown in FIG. 1B using circuit simulation is a desired gray scale. We confirmed about becoming.
- the capacitance of the capacitive elements C1 and C2 is 500 fF, and the capacitance of the capacitive element C3 is 100 fF.
- the liquid crystal element LC has a capacitance of 50 fF by approximating a parallel plate capacitive element.
- Wiring COM and TCOM were set to 0V.
- the minimum value of the signal W 1 , the signal W 2 , the signal data_1, and the signal data_2 is ⁇ 5 V, and the maximum value is +5 V. SPICE was used as software for circuit simulation.
- the signal W 1 , the signal W 2 , the signal data_1, and the signal data_2 are changed respectively, and the liquid crystal is expressed with respect to the gradation (equivalent to 10 bits. 0 to 1024) that can be expressed by addition of a plurality of signals. It is the graph which estimated how the voltage (Vg) applied to element LC changes. Further, in FIG. 20, the voltage (Vlc) applied to the liquid crystal element LC by changing the signal W 1 , the signal W 2 , the signal data_1, and the signal data_2 by changing the offset voltage Vr by 2V at ⁇ 6V to 6V. Estimated how it would change.
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
要約書 第1のメモリ回路と、第2のメモリ回路と、液晶素子と、を有する画素を有する液晶表示装置とする。第1のメ モリ回路は第1の容量素子を有する。第1の容量素子の一方の電極は、液晶素子の一方の電極と電気的 に接続される。第2のメモリ回路は、第2の容量素子を有する。第2の容量素子の一方の電極は、液晶素子 の一方の電極と電気的に接続される。第1のメモリ回路は、第1の信号に応じた電荷を保持する機能を有す る。第2のメモリ回路は、第2の信号に応じた電荷を保持する機能を有する。第1の容量素子の他方の電極 に第3の信号を与えること、および第2の容量素子の他方の電極に第4の信号を与えることで、液晶素子に 電圧を印加して画像を表示する。
Description
本発明の一態様は、液晶表示装置、液晶表示装置の駆動方法、および電子機器に関する。
液晶表示装置は、表示画像の高精細化が進んでいる。この高精細化によって液晶表示装置の画素数が増加している。画素数の増加に伴い、ドライバICなどによって駆動する出力ライン数が増大するため、ドライバICでの消費電力の増大が問題となる。
例えば特許文献1では、ドライバICでの消費電力を低減するため、画素内にブースト制御回路を備え、ドライバICの低電圧振幅による駆動が可能な構成について開示している。
液晶表示装置は、ドライバICでの消費電力の低減に加えて、高い画質であることが重要となる。高い画質を得るためには、表示する画像の階調数を増加させることが有効である。しかしながら、低電圧振幅のドライバICを用いて、ソースドライバが出力可能なビット数以上の階調数での表示を行うことが難しかった。
本発明の一態様では、ソースドライバが出力可能なビット数以上の階調数での表示を行うことができる液晶表示装置を提供することを課題の一つとする。または本発明の一態様は、画素に入力可能な信号の電圧振幅を超える、階調数での表示を行うことができる液晶表示装置を提供することを課題の一つとする。
また液晶表示装置は、画素にデータを保持させることで駆動回路等の動作を停止させ、消費電力の低減を行うことができる。しかしながら、液晶表示装置では液晶素子の劣化の低減を図るために反転駆動を行う必要があり、画素にデータを保持させた状態で反転駆動を行うことが難しかった。
本発明の一態様は、画素にデータを保持させた状態であっても反転駆動を行うことができる液晶表示装置を提供することが課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第1のメモリ回路と、第2のメモリ回路と、液晶素子と、を有する画素を有し、第1のメモリ回路は、第1の容量素子を有し、第1の容量素子の一方の電極は、液晶素子の一方の電極と電気的に接続され、第2のメモリ回路は、第2の容量素子を有し、第2の容量素子の一方の電極は、液晶素子の一方の電極と電気的に接続され、第1のメモリ回路は、第1の信号に応じた電荷を保持する機能を有し、第2のメモリ回路は、第2の信号に応じた電荷を保持する機能を有し、第1の容量素子の他方の電極に第3の信号を与えること、および第2の容量素子の他方の電極に第4の信号を与えることで、液晶素子に電圧を印加する液晶表示装置である。
本発明の一態様において、第1のメモリ回路は、第1のトランジスタ、第2のトランジスタ、および第1の容量素子を有し、第2のメモリ回路は、第2のトランジスタ、第3のトランジスタ、および第2の容量素子を有し、第1のトランジスタ乃至第3のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Inと、Znと、M(MはAl、Ti、Ga、Sn、Y、Zr、La、Ce、NdまたはHf)と、を有する液晶表示装置が好ましい。
本発明の一態様において、画素は、第1の信号または第2の信号を与える第1の配線と電気的に接続され、画素は、参照電圧または第3の信号を与える第2の配線と電気的に接続され、画素は、参照電圧または第4の信号を与える第3の配線と電気的に接続され、第1のトランジスタは、第2の配線と第1の容量素子の他方の電極との導通状態を制御する機能を有し、第2のトランジスタは、第1の配線と、第1の容量素子の一方の電極および第2の容量素子の一方の電極と、の導通状態を制御する機能を有し、第3のトランジスタは、第3の配線と第2の容量素子の他方の電極との導通状態を制御する機能を有する液晶表示装置が好ましい。
本発明の一態様において、画素は、第3の容量素子を有し、第3の容量素子の一方の電極は、液晶素子の一方の電極と電気的に接続され、第3の容量素子の他方の電極は、共通電位を与える機能を有する第4の配線と電気的に接続される液晶表示装置が好ましい。
本発明の一態様において、第1のトランジスタのゲートは、第1のトランジスタの導通状態を制御する信号が与えられる第5の配線に電気的に接続され、第2のトランジスタのゲートは、第2のトランジスタの導通状態を制御する信号が与えられる第6の配線に電気的に接続され、第3のトランジスタのゲートは、第3のトランジスタの導通状態を制御する信号が与えられる第7の配線に電気的に接続される液晶表示装置が好ましい。
本発明の一態様は、上記記載の液晶表示装置と、カメラと、を有する電子機器である。
本発明の一態様は、第1のメモリ回路と、第2のメモリ回路と、液晶素子と、を有する画素を有し、第1のメモリ回路は、第1の容量素子を有し、第2のメモリ回路は、第2の容量素子を有し、第1の容量素子の一方の電極に参照電圧を与え、他方の電極に第1の信号を与えることで、第1のメモリ回路に第1の信号に応じた電荷を保持させ、第2の容量素子の一方の電極に参照電圧を与え、他方の電極に第2の信号を与えることで、第2のメモリ回路に第2の信号に応じた電荷を保持させ、第1の容量素子の一方の電極に第3の信号を与えること、および第2の容量素子の一方の電極に第4の信号を与えることで液晶素子の一方の電極に電圧を印加する液晶表示装置の駆動方法である。
本発明の一態様において、第1の信号と第2の信号とは、反転駆動を行うための信号である液晶表示装置の駆動方法が好ましい。
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、および図面に記載されている。
本発明の一態様では、ソースドライバが出力可能なビット数以上の階調数での表示を行うことができる液晶表示装置を提供することができる。または本発明の一態様は、画素に入力可能な信号の電圧振幅を超える、階調数での表示を行うことができる液晶表示装置を提供することができる。
本発明の一態様では、画素にデータを保持させた状態であっても反転駆動を行うことができる液晶表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
なお本明細書等において、「第1」、「第2」、「第3」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第1」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第2」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第1」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
(実施の形態1)
本実施の形態では、本発明の一態様である液晶表示装置について、図面を参照して説明する。
本実施の形態では、本発明の一態様である液晶表示装置について、図面を参照して説明する。
図1(A)には、液晶表示装置100のブロック図を示す。液晶表示装置100は、複数の画素PIXを有する表示部110、ゲートドライバ130、およびソースドライバ140を有する。
画素PIXは、メモリ回路MEM1およびメモリ回路MEM2を有する。図1(A)では図示を省略しているが、画素PIXは、液晶素子および液晶素子を駆動するためのトランジスタ等を有する。また画素PIXは、ゲートドライバ130から複数の配線GLを介して信号が与えられ、駆動が制御される。また、画素PIXは、ソースドライバ140から複数の配線DLを介して信号が与えられ、駆動が制御される。
複数の配線GLは、走査線としての機能を有する。配線GLが伝える信号は、走査信号としての機能を有する。走査信号は、制御信号ともいう。走査信号は、画素PIX内のスイッチとして機能するトランジスタの導通状態または非導通状態(オンまたはオフ)を制御するための信号である。配線GLが伝える信号は、ゲートドライバ130から出力される。
複数の配線DLは、データ線としての機能を有する。配線DLが伝える信号は、データ信号としての機能を有する。データ信号は、画像データあるいは画像信号ともいう。データ信号は、画像の表示を行うための信号である。データ信号には、メモリ回路MEM1およびメモリ回路MEM2で保持される信号の他、メモリ回路MEM1およびメモリ回路MEM2に信号が保持された状態で、後から与える信号がある。また配線DLは、画素PIXの駆動に必要な電圧、例えば参照電圧を与えるための配線としての機能を有する。参照電圧は、液晶素子の駆動電圧に応じて変動させることができる。配線DLが伝える信号は、ソースドライバ140から出力される。
メモリ回路MEM1およびメモリ回路MEM2は、容量素子およびトランジスタを有する。メモリ回路MEM1およびメモリ回路MEM2は、配線DLを介して与えられる信号を電荷(電位)として容量素子に保持する機能を有する。またメモリ回路MEM1およびメモリ回路MEM2は、配線DLを介して別の信号を与えることで、保持している電位に対して後から書き込んだ信号による電位を足し合わせた電圧を保持する機能を有する。具体的には、容量素子の一方の電極を電気的に浮遊状態として容量素子の他方の電極に信号を与えることで生じる容量結合を利用して、信号の足し合わせを行うことができる。なおメモリ回路MEM1およびメモリ回路MEM2が配線DLを介して与えられる信号を電荷として容量素子に保持することを、信号を保持するともいう。
なお本明細書において画素とは、例えば、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、R(赤)G(緑)B(青)の色要素からなるカラー液晶表示装置の場合には、画像の最小単位は、Rの画素とGの画素とBの画素との三画素から構成されるものとする。この場合、RGBのそれぞれの画素は副画素(サブ画素)と呼び、RGBの画素を併せて画素と呼ぶ。
次いで図1(B)には、画素PIXの構成例について図示する。画素PIXは、トランジスタM1、トランジスタM2、トランジスタM3、容量素子C1、容量素子C2、容量素子C3、および液晶素子LCを有する。また図1(B)では、液晶素子LCの一方の電極、容量素子C1の一方の電極、容量素子C2の一方の電極、および容量素子C3の一方の電極が接続されるノードを、ノードNMとして図示している。なお図1(B)に図示するトランジスタは、いずれもnチャネル型のトランジスタを図示しているが、pチャネル型を用いることもできる。
トランジスタM1乃至M3は、スイッチとしての機能を有する。メモリ回路MEM1は容量素子C1、トランジスタM1、およびトランジスタM2を有する。メモリ回路MEM2は容量素子C2、トランジスタM2、およびトランジスタM3を有する。
また図1(B)では、図1(A)で図示した配線GLとして、配線GL_1、配線GL_2、および配線GL_3を図示している。配線GL_1、配線GL_2、および配線GL_3は、スイッチとして機能するトランジスタのオンまたはオフを制御するための信号を画素PIXに伝える機能を有する。
また図1(B)では、図1(A)で図示した配線DLとして、配線DL_1、配線DL_2、および配線DL_Wを図示している。配線DL_1、配線DL_2は、画像の表示を行うための信号、および参照電圧を画素PIXに伝える機能を有する。配線DL_Wは、画像の表示を行うための信号を画素PIXに伝える機能を有する。
容量素子C1または容量素子C2は、メモリ回路MEM1またはメモリ回路MEM2に書き込まれる信号を電荷として保持する機能を有する。メモリ回路MEM1またはメモリ回路MEM2は、容量素子C1または容量素子C2の一方の電極または他方の電極に電気的に接続されるトランジスタM1、トランジスタM2、およびトランジスタM3をオンとすることで、容量素子C1または容量素子C2の電極に信号を書き込む機能を有する。またメモリ回路MEM1またはメモリ回路MEM2は、トランジスタM1、トランジスタM2、およびトランジスタM3をオフとすることで、容量素子C1または容量素子C2の電極に電荷を保持する機能を有する。またメモリ回路MEM1またはメモリ回路MEM2は、トランジスタM1、トランジスタM2、およびトランジスタM3をオフとすることで、容量素子C1または容量素子C2の一方の電極のノードを電気的に浮遊状態(フローティング)にする機能を有する。
図1(B)に図示するように、容量素子C1の他方の電極は、トランジスタM1を介して配線DL_1と接続される。容量素子C1の他方の電極は、ノードNM、すなわち液晶素子LCの一方の電極と接続される。また、容量素子C1の他方の電極は、トランジスタM2を介して配線DL_Wと接続される。容量素子C2の一方の電極は、トランジスタM3を介して配線DL_2と接続される。容量素子C2の他方の電極は、ノードNM、すなわち液晶素子LCの一方の電極と接続される。また容量素子C2の他方の電極は、トランジスタM2を介して配線DL_Wと接続される。
トランジスタM1、トランジスタM2、およびトランジスタM3は、オフ時に流れる電流(オフ電流)が低いことが好適である。極めてオフ電流の低いトランジスタを用いることで、ノードNMの電位を長時間保持することができる。当該トランジスタには、例えば、金属酸化物をチャネル形成領域に用いたトランジスタ(以下、OSトランジスタ)を用いることができる。金属酸化物としては、Inと、Znと、M(MはAl、Ti、Ga、Sn、Y、Zr、La、Ce、NdまたはHf)と、を有する構成とする。OSトランジスタについては、後の実施の形態で詳述する。なおトランジスタM1、トランジスタM2、およびトランジスタM3は、シリコンをチャネル形成領域に用いたトランジスタ(Siトランジスタ)を用いることもできる。Siトランジスタとしては、アモルファスシリコンを半導体層に有するトランジスタの他、低温ポリシリコンなどの結晶性シリコンを半導体層に有するトランジスタ、あるいは単結晶シリコンを半導体層に有するトランジスタなどを挙げることができる。
容量素子C3は、ノードNM、すなわち液晶素子LCの一方の電極の電位を保持する機能を有する。容量素子C3の一方の電極は、ノードNM、すなわち液晶素子LCの一方の電極と接続される。容量素子C3の他方の電極は、共通電位Vcomを与える配線COMと接続される。当該構成とすることで、信号の書き込み期間において、ノードNM、すなわち液晶素子LCにおける電位の変動を抑制することができる。また、液晶素子LCの他方の電極は、液晶素子LCを駆動するための電位が与えられる配線TCOMと接続される。
本発明の一態様は、ソースドライバ140から出力される階調表示を行うための信号を画素に供給して複数のメモリ回路にそれぞれ保持しておき、複数のメモリ回路に保持した信号とは別の階調表示を行うための信号をソースドライバ140から画素に供給する。図1(B)では、2つのメモリ回路(メモリ回路MEM1、MEM2)が有する容量素子C1、C2にソースドライバ140から出力される階調表示を行うための信号に応じた電荷をそれぞれ保持しておく。容量素子C1、C2の一方の電極側は電気的に浮遊状態として、ソースドライバ140から配線DL_1および配線DL_2を介して階調表示を行うための信号を同時に容量素子C1、C2の他方の電極側に与える。容量素子C1、C2の一方の電極側では、容量結合により4つの信号を足し合わせた電圧となるため、液晶素子に当該足し合わされた電圧を印加する構成とする。
当該構成とすることで、予め2つの信号が保持されたメモリ回路に、別の2つの信号が付加された4つの信号に基づいて、液晶素子に印加するための電圧を制御する構成とすることができる。したがって、当該画素を備えた表示部では、4つの信号に基づく表示を行うことができる。これにより画素内の2つのメモリ回路にそれぞれ、ソースドライバが出力可能なビット数(例えば8bit:256階調)の信号を保持させた状態で、後からソースドライバが出力可能なビット数(例えば8bit:256階調)の2つの信号を画素に書き込む構成を実現することができる。そのため、4つの信号の階調数の合計である256+256+256+256=1024相当の階調数(10bit)の信号、つまりソースドライバが出力可能なビット数に相当する階調数以上の階調数の書き込みによる表示を行う構成とすることができる。当該構成では、ソースドライバ等が生成可能な電位より高い電位の画像信号に対応する画像を液晶表示装置で表示することができる。そのため、画素に入力可能な信号の電圧振幅を超えた高い電圧を印加することができ、高電圧の印加で制御可能な液晶素子を用いた液晶表示装置とすることができる。
図2に示すタイミングチャートおよび図3(A)乃至(D)に示す回路図を用いて、図1(B)の画素PIXの駆動方法の一例を説明する。図2では、メモリ回路MEM1およびメモリ回路MEM2に保持させる信号の書き込み動作と、メモリ回路MEM1およびメモリ回路MEM2に保持された信号に別の信号を付加して表示を行う際の動作と、について図示している。なお図2に示すタイミングチャートでは、配線GL_1乃至GL_3、DL_1、DL_2およびDL_Wに与える信号波形を図示している。
なお、配線DL_Wに供給される信号をW1、W2とし、信号W1によってメモリ回路MEM1に保持される電圧をVw1、信号W2によってメモリ回路MEM2に保持される電圧をVw2とする。また、メモリ回路MEM1に電圧Vw1を保持した状態で配線DL_1を介して画素PIXに書き込まれる信号をdata_1とし、信号data_1によってメモリ回路MEM1に付加される電圧をVdata1とする。また、メモリ回路MEM2に電圧Vw2を保持した状態で配線DL_2を介して画素PIXに書き込まれる信号をdata_2とし、信号data_2によってメモリ回路MEM2に付加される電圧をVdata2とする。なお配線DL_1、DL_2に与える参照電圧(Vr)は、Lレベル(0V)として説明するが、他の電圧に設定することも可能である。
まず、メモリ回路MEM1およびメモリ回路MEM2に保持させる信号W1、W2の書き込み動作を説明する。また図2の動作の説明については、説明を簡略化するため、図3(A)乃至(D)の回路図を参照して説明する。
図3(A)乃至(D)は、図1(B)の回路図の主要部について抜き出して示したものである。図3(A)では、図1(B)に対応する構成としてスイッチとして機能するトランジスタをスイッチSW1乃至SW3、容量素子C1乃至C3を図示している。なお容量素子C1、C2、C3の容量(キャパシタンス)はC1,C2,C3として図示する。スイッチSW1乃至SW3は、図1(B)におけるトランジスタM1、トランジスタM2、トランジスタM3に相当する。
メモリ回路MEM1およびメモリ回路MEM2に信号W1、W2に基づく電圧Vw1、Vw2を書き込む場合、まずは配線DL_Wを電圧Vw1とし、配線DL_1をVr(Lレベル)とした状態とする。配線DL_2の電位は特に設定されない。各配線の電位を所定の電圧に設定した状態で、図2の時刻T1のように、配線GL_1、配線GL_3に与える信号をHレベルとする。つまり図3(B)に図示するようにスイッチSW1、SW2をオンにする。すると、容量素子C1の両端の電極には電圧Vr、Vw1が印加される。このとき容量素子C1のノードNM側の電極に蓄積される電荷量をQ1とすると式(1)のようになる。
次いで配線DL_Wを電圧Vw2とし、配線DL_2をVrとした状態とする。配線DL_1の電位は特に設定されない。なお配線DL_2に与えるVrは、Vw2−Vrが正の値となるように値を決めておくことが好ましい。各配線の電位を所定の電圧に設定した状態で、図2の時刻T2のように、配線GL_2、配線GL_3に与える信号をHレベルとする。つまり図3(C)に図示するようにスイッチSW2、SW3をオンにする。すると、容量素子C2の両端の電極には電圧Vr、Vw2が印加される。このとき容量素子C2のノードNM側の電極に蓄積される電荷量をQ2とすると式(2)のようになる。
時刻T2、つまり図3(C)の状態では、スイッチSW1はオフである。そのため、容量素子C1の一方の電極のノード(図3(C)のノードNr1)は、電気的に浮遊状態であり、電荷保存則が成り立つ。そのため、時刻T2、つまり図3(C)の状態では、容量素子C2の両端の電極に保持される電荷量Q2は、式(1)と同様に保持され続ける。
次いでメモリ回路MEM1およびメモリ回路MEM2に信号W1、W2に基づく電圧Vw1、電圧Vw2を保持した状態で配線DL_1、DL_2を介して画素PIXに信号data_1、data_2を同時に付加する動作を説明する。
メモリ回路MEM1およびメモリ回路MEM2に信号data_1、data_2を書き込む場合、図2の時刻T3のように、配線DL_1をVdata1とし、配線DL_2をVdata2とし、配線DL_WをLレベルとした状態で、配線GL_1、GL_2に与える信号をHレベル、配線GL_3に与える信号をLレベルとする。つまり図3(D)に図示するようにスイッチSW1、SW3をオンにし、スイッチSW2をオフにする。すると、容量素子C1,C2,C3の一方の電極(つまりノードNM)が電気的に浮遊状態となり、容量素子C1,C2の他方の電極の電圧がVdata1、Vdata2にそれぞれ変化する。ノードNMの電圧をVgとし、容量素子C1でのノードNM側の電極に蓄積される電荷量をQ1’とすると、式(3)のようになる。Vgは容量結合によって変化する電圧である。
同様にしてこのとき容量素子C2、容量素子C3のノードNM側の電極に蓄積される電荷量をQ2’、Q3’とすると式(4)、(5)のようになる。
図2に図示する時刻T1、T2、T3における信号W1、W2の書き込みおよび信号data_1、data_2の書き込みは、1水平走査期間内に行われる動作となる。そのため図2の時刻T1、T2、T3の間でノードNMでは、スイッチSW1乃至SW3を介してリークする電流が極めて低いため、電荷保存則が成り立つ。つまり式(6)が成り立つ。
式(6)をVgについて解くと、式(7)が成り立つ。なお式(7)では簡略化のため、電圧Vw1、Vw2、Vdata1、Vdata2に対し、参照電圧VrおよびVcomを0Vとし、容量C1とC2とが等しいとし、容量C3が容量C1およびC2に対して十分小さいものとしている。
式(7)から電圧Vgは、電圧Vw1、電圧Vw2、電圧Vdata1、電圧Vdata2を合算した値で得られるため、メモリ回路に保持した信号と、後から書き込む信号と、の足しあわせ(足し算)を行うことができる。なお電圧Vw1、電圧Vw2、電圧Vdata1、電圧Vdata2は、負の値となるよう信号を書き込むことで、信号の足しあわせに加えて、信号の引き算を行うことも可能である。
本発明の一態様の液晶表示装置は、予め2つの信号が保持されたメモリ回路MEM1、MEM2に、別の2つの信号が付加された4つの信号W1、W2、data_1、data_2に基づいて、液晶素子に印加するための電圧を制御する構成とすることができる。したがって、当該画素を備えた表示部では、4つの信号に基づく表示を行うことができる。これにより画素内の2つのメモリ回路にそれぞれ、ソースドライバが出力可能なビット数(例えば8bit:256階調)の信号を保持させた状態で、後からソースドライバが出力可能なビット数(例えば8bit:256階調)の2つの信号を画素に書き込む構成を実現することができる。そのため、4つの信号の階調数の合計である256+256+256+256=1024相当の階調数(10bit)の信号、つまりソースドライバが出力可能なビット数以上に相当する階調数の書き込みによる表示を行う構成とすることができる。当該構成では、ソースドライバ等が生成可能な電位より高い電位の画像信号に対応する画像を液晶表示装置で表示することができる。そのため、画素に入力可能な信号の電圧振幅を超えた高い電圧を印加することができ、高電圧の印加で制御可能な液晶素子を用いた液晶表示装置とすることができる。
上記説明した本発明の一態様の液晶表示装置による効果について、図4に図示するグラフを用いて説明する。図4では、横軸が階調数、縦軸が信号(W1、W2、data_1、data_2)の電圧を表している4つのグラフと、各信号(W1、W2、data_1、data_2)を足し合わせた際のグラフを図示している。
横軸が階調数、縦軸が信号(W1、W2、data_1、data_2)の電圧を表す4つのグラフ(図4上側)では、8ビットの階調数で出力可能なソースドライバで出力電圧を調整して出力される複数の信号を表している。各信号(W1、W2、data_1、data_2)は、図4に図示するように、出力電圧に対する階調数の関係を表す曲線がそれぞれ異なるように調整して出力される。
そして、各信号(W1、W2、data_1、data_2)を足し合わせた際のグラフ(図4下側)では、階調数0から256、256から512までは信号W1、W2の曲線、階調数512から768、768から1024までは信号data_1、data_2の曲線で出力電圧に対する階調数の関係を表すことができる。このようにすることで階調数に対応する電圧の曲線を、液晶素子の電圧に対する特性に合わせたものとすることができる。
また上述した式(7)は、参照電圧Vrを信号(W1、W2、data_1、data_2)と同等に大きくとることで、式(8)のようになる。
式(8)に示す参照電圧Vrを調整することで、液晶素子に印加される電圧を高電圧側(反転駆動を考慮すると低電圧側も含む)にシフトすることが可能である。図5は、横軸で電圧、縦軸に液晶素子の透過率を表したグラフである。式(8)に示す参照電圧Vrを大きくすることで、電圧に対する透過率の対応関係を高電圧側にシフトさせることができる。そのため、光学的な変化が小さい低電圧側での階調値に対応する電圧の刻みを高電圧側にシフトさせることができ、低電圧を出力する駆動ICを用いて、高電圧が必要な液晶素子の駆動を行うことが可能となる。
上述したように本発明の一態様の構成では、最大4つの信号に基づいて、液晶素子に印加する電圧を制御する構成とすることができる。例えば信号W1がソースドライバの出力可能なビット数である8ビットで書き込まれた場合、当該信号W1だけでは256値の階調数しか表現できないが、信号W2、data_1、data_2といったソースドライバの出力可能なビット数である8ビットの信号と組み合わせて表現可能な階調数を増やすことにより、最大1024階調、つまり10bit相当のビット数で表示することが可能となる。
次に、画素PIXの変形例について説明する。画素PIXは、図6(A)に示す画素PIX_Aの構成とすることもできる。画素PIX_Aは、画素PIXにおける配線COMと配線TCOMとを共通の配線として図示する構成である。
また画素PIXは、図6(B)に示す画素PIX_Bの構成とすることもできる。画素PIX_Bは、画素PIXにおけるnチャネル型のトランジスタとして図示した各トランジスタをpチャネル型のトランジスタとした構成である。なお図6(B)の構成を採用する場合、下記配線に与える信号の論理を反転させることで図2と同等の動作をさせることができる。
また、画素PIXは、図7(A)に示す画素PIX_Cの構成とすることもできる。画素PIX_Cは、それぞれのトランジスタにバックゲートを設けた構成を有する。当該バックゲートはフロントゲートと電気的に接続されており、オン電流を高める効果を有する。また、バックゲートにフロントゲートと異なる定電位を供給できる構成としてもよい。当該構成とすることで、トランジスタのしきい値電圧を制御することができる。なお、図7(A)においては、全てのトランジスタにバックゲートを設けた構成を図示しているが、バックゲートが設けられないトランジスタを有していてもよい。また、トランジスタがバックゲートを有する構成は、本実施の形態における他の画素回路にも有効である。
また、画素PIXは、図7(B)に示す画素PIX_Dの構成とすることもできる。画素PIX_Dで示す回路は、メモリ回路MEM3として機能するトランジスタM4および容量素子C4を追加した構成である。追加した当該メモリ回路MEM3では、配線GL_4に与える信号でスイッチとして機能するトランジスタM4のオンまたはオフが制御される。また追加した当該メモリ回路MEM3では、配線DL_3を介して画素PIX_Dに信号が与えられる。図7(B)のようにメモリ回路を追加することで、3つ以上のメモリ回路を備えた画素を有する液晶表示装置とすることができる。
図8には、図1(A)で図示したブロック図の構成に加えて、信号変換回路150およびメモリ回路151を図示している。
液晶表示装置100で複数の信号を足しあわせて表示する場合、画素PIX内のメモリ回路MEM1、MEM2に保持するための信号W1、W2は、信号変換回路150でメモリ回路151を参照して元の信号data(例えば10bitの信号)を複数の信号W1、W2、data_1、data_2(例えばそれぞれ8bitの信号)に変換し、液晶表示装置100に出力する構成が好ましい。
本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態2)
本実施の形態では、本発明の一態様である液晶表示装置について、実施の形態1で説明した構成とは動作の異なる構成について図面を参照して説明する。
本実施の形態では、本発明の一態様である液晶表示装置について、実施の形態1で説明した構成とは動作の異なる構成について図面を参照して説明する。
本実施の形態で説明する液晶表示装置の構成は、上記実施の形態1で説明した図1(A)と同様である。同様に図1(B)で図示した画素PIXの構成例についても同様である。
本実施の形態で説明する本発明の一態様は、画素PIXが有する2つのメモリ回路(メモリ回路MEM1、MEM2)が有する容量素子C1、C2に、ソースドライバ140から出力される反転駆動を行うための正と負のデータ信号に応じた電荷をそれぞれ保持させる構成とする。そして第1の期間において、容量素子C2の他方の電極側、容量素子C1の一方の電極側、および容量素子C2の一方の電極側とを電気的に浮遊状態、として、ソースドライバ140から配線DL_1を介して正のデータ信号または負のデータ信号のいずれか一方による階調表示を行うための信号を容量素子C1の他方の電極側に与える。さらに第2の期間において、容量素子C1の他方の電極側、容量素子C1の一方の電極側、および容量素子C2の一方の電極側とを電気的に浮遊状態、として、ソースドライバ140から配線DL_2を介して正のデータ信号または負のデータ信号のいずれか他方による階調表示を行うための信号を容量素子C2の他方の電極側に与える。第1の期間および第2の期間の動作を交互に行うことで、容量素子C1の一方の電極側および容量素子C2の一方の電極側では、容量結合により正のデータ信号または負のデータ信号に基づく電圧が交互に与えられる構成となる。
当該構成とすることで、予め2つの正と負のデータ信号が保持されたメモリ回路に別の2つの信号を交互に与えることで、正と負の電圧を液晶素子に与える構成とすることができる。これにより画素にデータを保持させた状態であっても反転駆動を行うことができる。その結果、静止画のデータ信号を2つの正と負のデータ信号としてメモリ回路に保持しておき、別の2つの信号を交互に与えることで画素に書き込んだデータ信号を更新することなく、液晶素子の反転駆動を実現することができる。または、当該構成とすることで、予め2つの正と負のデータ信号が保持されたメモリ回路に別の2つのデータ信号を交互に与えることで、正と負の電圧を液晶素子に与える構成とするとともに、保持したデータ信号と後から与えるデータ信号とを重ねあわせた表示を行うことができる。なお後から与えるデータ信号は、静止画を表示するためのデータ信号でもよいし、動画を表示するためのデータ信号でもよい。
図9に示すタイミングチャートおよび図10(A)乃至(C)に示す回路図を用いて、図1(B)の画素PIXの駆動方法の一例を説明する。図9では、メモリ回路MEM1およびメモリ回路MEM2に保持させる信号の書き込み動作と、メモリ回路MEM1およびメモリ回路MEM2に保持された信号に別の信号を付加して表示を行う際の動作と、について図示している。なお図9に示すタイミングチャートでは、配線GL_1乃至GL_3、DL_1、DL_2およびDL_Wに与える信号波形を図示している。
なお、配線DL_Wに供給される信号をW1、W2とし、信号W1によってメモリ回路MEM1に保持される電圧をVwP、信号W2によってメモリ回路MEM2に保持される電圧をVwNとする。また、メモリ回路MEM1に電圧VwPを保持した状態で配線DL_1を介して画素PIXに書き込まれる信号をdata_1とし、信号data_1によってメモリ回路MEM1に付加される電圧をVdataPとする。また、メモリ回路MEM2に電圧VwNを保持した状態で配線DL_2を介して画素PIXに書き込まれる信号をdata_2とし、信号data_2によってメモリ回路MEM2に付加される電圧をVdataNとする。なお配線DL_1、DL_2に与える参照電圧(Vr)は、Lレベル(0V)として説明するが、他の電圧に設定することも可能である。
なお本実施形態における信号W1、W2は、同じ画像を表示するための正と負のデータ信号に相当する。従って、電圧VwP、VwNは、共通電位Vcomに対して極性の異なる電圧である。また本実施形態における信号data_1、data_2は、定電位を与える信号、あるいは同じ画像を表示するための正と負のデータ信号に相当する。従って、電圧VdataP、VdataNは、共通電位Vcomに対して極性の異なる電圧である。
まず、メモリ回路MEM1およびメモリ回路MEM2に保持させる信号W1、W2の書き込み動作を説明する。また図9の動作の説明については、説明を簡略化するため、図10(A)乃至(C)の回路図を参照して説明する。図10(A)乃至(C)の回路図は、図3(A)と同様に図1(B)の回路図の主要部について抜き出して示したものである。
メモリ回路MEM1およびメモリ回路MEM2に信号W1、W2に基づく電圧VwP、VwNを書き込む場合、まずは配線DL_Wを電圧VwPとし、配線DL_1をVr(Lレベル)とした状態とする。この状態で、図9の時刻T11のように、配線GL_1、配線GL_3に与える信号をHレベルとする。次いで図9の時刻T12のように、配線DL_Wを電圧VwNとし、配線DL_2をVrとした状態とする。この状態で、図9の時刻T12のように、配線GL_2、配線GL_3に与える信号をHレベルとする。
上記動作の後、容量素子C1の両端の電極には電圧Vr、VwPが保持され、容量素子C2の両端の電極には電圧Vr、VwNが保持される。このとき容量素子C1のノードNM側の電極に蓄積される電荷量をQ1とすると式(9)のようになる。同様に容量素子C2のノードNM側の電極に蓄積される電荷量をQ2とすると式(10)のようになる。
式(9)、式(10)で示す電荷Q1、Q2は、図10(A)に図示するように、容量素子C1、C2の一方の電極のノード(図10(A)のノードNr1、ノードNr2)は、電気的に浮遊状態であり、電荷保存則が成り立つ。そのため、時刻T12以降において、容量素子C1、C2の両端の電極に保持される電荷Q1、Q2は、保持され続ける。
次いでメモリ回路MEM1およびメモリ回路MEM2に信号W1、W2に基づく電圧VwP、電圧VwNを保持した状態で配線DL_1を介して画素PIXに信号data_1を付加する動作を説明する。
メモリ回路MEM1に信号data_1を書き込む場合、図9の時刻T13のように、配線DL_1を電圧VdataPとした状態で、配線GL_1に与える信号をHレベル、配線GL_2、GL_3に与える信号をLレベルとする。図10(B)に図示するようにスイッチSW1をオンにし、スイッチSW2、SW3をオフにする。すると、容量素子C1,C2,C3の一方の電極(つまりノードNM)が電気的に浮遊状態となり、容量素子C1の他方の電極の電圧がVdataPにそれぞれ変化する。ノードNMの電圧をVgとし、容量素子C1でのノードNM側の電極に蓄積される電荷量をQ1’とすると、式(11)のようになる。Vgは容量結合によって変化する電圧である。
同様にしてこのとき容量素子C2、容量素子C3のノードNM側の電極に蓄積される電荷量をQ2’、Q3’とすると式(12)、(13)のようになる。
図9に図示する時刻T11、T12、T13の間でノードNMでは、スイッチSW1乃至SW3を介してリークする電流が極めて低いため、電荷保存則が成り立つ。つまり式(14)が成り立つ。
式(14)をVgについて解くと、式(15)が成り立つ。なお式(15)では簡略化のため、電圧VdataP、VwP、VwN、に対し、参照電圧Vr、およびVcomを0Vとし、容量C1とC2とが等しいとし、容量C3が容量C1およびC2に対して十分小さいものとしている。
式(15)から電圧Vgは、電圧VwPおよび電圧VdataPに応じた値で得られる。なお容量C1を容量C3に比べて大きくすることで、スイッチSW1乃至SW3の切り替えによって電荷分配が生じた後であっても、容量素子C1で電圧VwP(=VwP−Vr)を保持し続けることができる。
同様にメモリ回路MEM1に信号data_2を書き込む場合、図9の時刻T14のように、配線DL_2を電圧VdataNとした状態で、配線GL_2に与える信号をHレベル、配線GL_1、GL_3に与える信号をLレベルとする。つまり図10(C)に図示するようにスイッチSW3をオンにし、スイッチSW1、SW2をオフにする。すると、容量素子C1,C2,C3の一方の電極(つまりノードNM)が電気的に浮遊状態となり、容量素子C2の他方の電極の電圧がVdataNにそれぞれ変化する。ノードNMの電圧をVgとし、容量素子C2でのノードNM側の電極に蓄積される電荷量をQ2’とすると、式(16)のようになる。Vgは容量結合によって変化する電圧である。
同様にしてこのとき容量素子C1、容量素子C3のノードNM側の電極に蓄積される電荷量をQ1’、Q3’とすると式(17)、(18)のようになる。なお電圧VdataNを与える動作の間、容量素子C1では両端の電極が電気的に浮遊状態となるため、電圧VwP(=VwN−Vr)を保持し続けることとなる。
図9に図示する時刻T11、T12、T13の間でノードNMでは、スイッチSW1乃至SW3を介してリークする電流が極めて低いため、電荷保存則が成り立つ。つまり式(19)が成り立つ。
式(19)をVgについて解くと、式(20)が成り立つ。なお式(20)では簡略化のため、電圧VdataN、VwP、VwNに対し、参照電圧Vr、およびVcomを0Vとし、容量C1とC2とが等しいとし、容量C3が容量C1およびC2に対して十分小さいものとしている。
式(20)から電圧Vgは、電圧VwNおよびVdataNに応じた値で得られる。なお容量C2を容量C3に比べて大きくすることで、スイッチSW1乃至SW3の切り替えによって電荷分配が生じた後であっても、容量素子C2で電圧VwN(=VwN−Vr)を保持し続けることができる。このようにすることで、信号W1、W2を更新することなく反転駆動を行うことができる。
式(15)、(20)から、信号data_1と信号data_2とを交互に与えることで、同じ階調表示を行う画像を表示しながら、反転駆動を行う構成とすることができる。この反転駆動を行う期間においては、同じ画像を表示し続ける間、メモリ回路に再度データ信号を書き込む必要がないため、周辺回路の消費電力を低減させることができる。なお信号data_1、data_2を書き込む場合、動画あるいは静止画を表示するための画像データを与える構成としてもよい。この場合保持した画像と後から書き込んだ画像とを重ねあわせた画像を表示させることができる。後から書き込んだ画像は、静止画の他、動画を表示するためのデータ信号でもよい。重ねあわせるデータ信号を動画にすることで、静止画と動画の重ねあわせを実現することができる。
図10(A)乃至(C)で説明するような保持した画像による表示と、後から書き込む画像とを重ねあわせた表示を行うことで、図11に図示するような各表示を行うことができる。
図11(A)では、信号W1(Positive data)と信号W2(Negative data)をそれぞれメモリ回路に保持させ、上記駆動方法によって交互に切り替える画像96P、96Nの例を示している。当該構成とすることで一旦メモリ回路に保持したデータ信号を用いて反転駆動を行いながら静止画の表示を行う構成とすることができる。
図11(B)では、信号W1(Positive data)と信号W2(Negative data)をそれぞれメモリ回路に保持させ、上記駆動方法によって別のデータ信号(data_1、data_2)による画像(破線で囲う人物97P、97N)を足し合わせた表示を行いながら反転駆動を行う画像の例を示している。当該構成とすることで一旦メモリ回路に保持したデータ信号を用いて反転駆動を行いながら静止画と動画を足し合わせた画像の表示を行う構成とすることができる。
また図11(C)では、静止画と動画を足し合わせて表示することが有効な画像の一例として、速度計の模式図を図示している。図11(C)に図示するように、速度計の目盛部98を静止画として表示させ、速度計の針部99を動画として表示させることで、データ信号の更新頻度を低減することができる。
本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態3)
本実施の形態では、実施の形態1で説明したOSトランジスタの詳細について説明する。
本実施の形態では、実施の形態1で説明したOSトランジスタの詳細について説明する。
OSトランジスタに用いる半導体材料としては、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体等であり、例えば、後述するCAAC−OS又はCAC−OS等を用いることができる。CAAC−OSは結晶を構成する原子が安定であり、信頼性を重視するトランジスタ等に適する。また、CAC−OSは、高移動度特性を示すため、高速駆動を行うトランジスタ等に適する。
OSトランジスタはエネルギーギャップが大きいため、極めて低いオフ電流特性を示す。また、OSトランジスタは、インパクトイオン化、アバランシェ降伏、及び短チャネル効果等が生じない等Siトランジスタとは異なる特徴を有し、信頼性の高い回路を形成することができる。
OSトランジスタが有する半導体層は、例えばインジウム、亜鉛及びM(アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジム又はハフニウム等の金属)を含むIn−M−Zn系酸化物で表記される膜とすることができる。
半導体層を構成する酸化物半導体がIn−M−Zn系酸化物の場合、In−M−Zn系酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。
半導体層としては、キャリア濃度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア濃度が1×1017/cm3以下、好ましくは1×1015/cm3以下、さらに好ましくは1×1013/cm3以下、より好ましくは1×1011/cm3以下、さらに好ましくは1×1010/cm3未満であり、1×10−9/cm3以上の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体は欠陥準位密度が低く、安定な特性を有する酸化物半導体であるといえる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
半導体層を構成する酸化物半導体において、第14族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、n型化してしまう。このため、半導体層におけるシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/cm3以下、好ましくは2×1017atoms/cm3以下とする。
また、アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属又はアルカリ土類金属の濃度(二次イオン質量分析法により得られる濃度)を、1×1018atoms/cm3以下、好ましくは2×1016atoms/cm3以下にする。
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア濃度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度(二次イオン質量分析法により得られる濃度)は、5×1018atoms/cm3以下にすることが好ましい。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、c軸に配向した結晶を有するCAAC−OS(C−Axis Aligned Crystalline Oxide Semiconductor)、多結晶構造、微結晶構造、又は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。又は、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、又は積層構造を有する場合がある。
以下では、非単結晶の半導体層の一態様であるCAC(Cloud−Aligned Composite)−OSの構成について説明する。
CAC−OSとは、例えば、酸化物半導体を構成する元素が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれていてもよい。
例えば、In−Ga−Zn酸化物におけるCAC−OS(CAC−OSの中でもIn−Ga−Zn酸化物を、特にCAC−IGZOと呼称してもよい。)とは、インジウム酸化物(以下、InOX1(X1は0よりも大きい実数)とする。)、又はインジウム亜鉛酸化物(以下、InX2ZnY2OZ2(X2、Y2、及びZ2は0よりも大きい実数)とする。)と、ガリウム酸化物(以下、GaOX3(X3は0よりも大きい実数)とする。)、又はガリウム亜鉛酸化物(以下、GaX4ZnY4OZ4(X4、Y4、及びZ4は0よりも大きい実数)とする。)等と、に材料が分離することでモザイク状となり、モザイク状のInOX1、又はInX2ZnY2OZ2が、膜中に均一に分布した構成(以下、クラウド状ともいう。)である。
つまり、CAC−OSは、GaOX3が主成分である領域と、InX2ZnY2OZ2、又はInOX1が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数比が、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、第2の領域と比較して、Inの濃度が高いとする。
なお、IGZOは通称であり、In、Ga、Zn、及びOによる1つの化合物をいう場合がある。代表例として、InGaO3(ZnO)m1(m1は自然数)、又はIn(1+x0)Ga(1−x0)O3(ZnO)m0(−1≦x0≦1、m0は任意数)で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、又はCAAC構造を有する。なお、CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、かつa−b面においては配向せずに連結した結晶構造である。
一方、CAC−OSは、酸化物半導体の材料構成に関する。CAC−OSとは、In、Ga、Zn、及びOを含む材料構成において、一部にGaを主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、CAC−OSにおいて、結晶構造は副次的な要素である。
なお、CAC−OSは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Inを主成分とする膜と、Gaを主成分とする膜との2層からなる構造は、含まない。
なお、GaOX3が主成分である領域と、InX2ZnY2OZ2、又はInOX1が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれている場合、CAC−OSは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
CAC−OSは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、CAC−OSをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス(代表的にはアルゴン)、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つ又は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を0%以上30%未満、好ましくは0%以上10%以下とすることが好ましい。
CAC−OSは、X線回折(XRD:X−ray diffraction)測定法のひとつであるOut−of−plane法によるθ/2θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、X線回折による解析結果から、測定領域のa−b面方向、及びc軸方向の配向は見られないことが分かる。
また、CAC−OSは、プローブ径が1nmの電子線(ナノビーム電子線ともいう。)を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、CAC−OSの結晶構造が、平面方向、及び断面方向において、配向性を有さないnc(nano−crystal)構造を有することがわかる。
また、例えば、In−Ga−Zn酸化物におけるCAC−OSでは、エネルギー分散型X線分光法(EDX:Energy Dispersive X−ray spectroscopy)を用いて取得したEDXマッピングにより、GaOX3が主成分である領域と、InX2ZnY2OZ2、又はInOX1が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
CAC−OSは、金属元素が均一に分布したIGZO化合物とは異なる構造であり、IGZO化合物と異なる性質を有する。つまり、CAC−OSは、GaOX3等が主成分である領域と、InX2ZnY2OZ2、又はInOX1が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、InX2ZnY2OZ2、又はInOX1が主成分である領域は、GaOX3等が主成分である領域と比較して、導電性が高い領域である。つまり、InX2ZnY2OZ2、又はInOX1が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、InX2ZnY2OZ2、又はInOX1が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度(μ)が実現できる。
一方、GaOX3等が主成分である領域は、InX2ZnY2OZ2、又はInOX1が主成分である領域と比較して、絶縁性が高い領域である。つまり、GaOX3等が主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
したがって、CAC−OSを半導体素子に用いた場合、GaOX3等に起因する絶縁性と、InX2ZnY2OZ2、又はInOX1に起因する導電性とが、相補的に作用することにより、高いオン電流(Ion)、及び高い電界効果移動度(μ)を実現することができる。
また、CAC−OSを用いた半導体素子は、信頼性が高い。したがって、CAC−OSは、様々な半導体装置の構成材料として適している。
本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態4)
本実施の形態では、液晶表示装置の構成例について説明する。
本実施の形態では、液晶表示装置の構成例について説明する。
図12(A)において、第1の基板4001上に設けられた表示部215を囲むようにして、シール材4005が設けられ、表示部215がシール材4005及び第2の基板4006によって封止されている。
表示部215には、実施の形態1に示した画素を有する画素アレイが設けられる。
なお画素アレイに設けられる画素数は、3840×2160、7680×4320といったウルトラハイビジョン(「4K解像度」、「4K2K」、「4K」)、スーパーハイビジョン(「8K解像度」、「8K4K」、「8K」)の画像を表示可能な画素数とすることが好適である。当該構成とすることで、大型の液晶表示装置において、高解像度の画像を視聴可能な構成とすることができる。
8K4Kあるいは4K2Kといった画像を表示する構成とする場合は、駆動回路を画素アレイの両辺に配置し、走査線や信号線等の配線の数を増やす構成が好適である。当該構成とすることで画素数の増加に伴う配線抵抗の増加に伴う信号遅延や、電圧降下といった不具合を低減することが可能である。
図12(A)では、走査線駆動回路221a、信号線駆動回路231a、信号線駆動回路232a、及び共通線駆動回路241aは、それぞれがプリント基板4041上に設けられた集積回路4042を複数有する。集積回路4042は、単結晶半導体又は多結晶半導体で形成されている。信号線駆動回路231a及び信号線駆動回路232aは、ソースドライバの機能を有する。走査線駆動回路221aは、上記実施の形態に示したゲートドライバの機能を有する。共通線駆動回路241aは、共通配線に規定の電位を供給する機能を有する。
走査線駆動回路221a、共通線駆動回路241a、信号線駆動回路231a、及び信号線駆動回路232aに与えられる各種信号及び電位は、FPC(Flexible printed circuit)4018を介して供給される。
走査線駆動回路221a及び共通線駆動回路241aが有する集積回路4042は、表示部215に選択信号を供給する機能を有する。信号線駆動回路231a及び信号線駆動回路232aが有する集積回路4042は、表示部215に画像信号を供給する機能を有する。集積回路4042は、第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に実装されている。
なお、集積回路4042の接続方法は、特に限定されるものではなく、ワイヤボンディング法、COG(Chip On Glass)法、TCP(Tape Carrier Package)法、COF(Chip On Film)法等を用いることができる。
図12(B)は、信号線駆動回路231a及び信号線駆動回路232aに含まれる集積回路4042をCOG法により実装する例を示している。また、駆動回路の一部又は全体を表示部215と同じ基板上に一体形成して、システムオンパネルを形成することができる。
図12(B)では、走査線駆動回路221a及び共通線駆動回路241aを、表示部215と同じ基板上に形成する例を示している。駆動回路を表示部215内の画素回路と同時に形成することで、部品点数を削減することができる。よって、生産性を高めることができる。
また、図12(B)では、第1の基板4001上に設けられた表示部215と、走査線駆動回路221a及び共通線駆動回路241aと、を囲むようにして、シール材4005が設けられている。また表示部215、走査線駆動回路221a、及び共通線駆動回路241aの上に第2の基板4006が設けられている。よって、表示部215、走査線駆動回路221a、及び共通線駆動回路241aは、第1の基板4001とシール材4005と第2の基板4006とによって、表示素子と共に封止されている。
また、図12(B)では、信号線駆動回路231a及び信号線駆動回路232aを別途形成し、第1の基板4001に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部又は走査線駆動回路の一部を別途形成して実装しても良い。
また、液晶表示装置は、液晶素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む場合がある。
また第1の基板上に設けられた表示部及び走査線駆動回路は、トランジスタを複数有している。当該トランジスタとして、上記実施の形態で示したトランジスタを適用することができる。
周辺駆動回路が有するトランジスタと、表示部の画素回路が有するトランジスタの構造は同じであってもよく、異なっていてもよい。周辺駆動回路が有するトランジスタは、全て同じ構造であってもよく、2種類以上の構造が組み合わせて用いられていてもよい。同様に、画素回路が有するトランジスタは、全て同じ構造であってもよく、2種類以上の構造が組み合わせて用いられていてもよい。
また、図13に示すように、第2の基板4006上には入力装置4200を設けることができる。図12に示す液晶表示装置に入力装置4200を設けた構成はタッチパネルとして機能させることができる。
本発明の一態様のタッチパネルが有する検知素子(センサ素子ともいう)に限定は無い。指やスタイラス等の被検知体の近接又は接触を検知することのできる様々なセンサを、検知素子として適用することができる。
センサの方式としては、例えば、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式等様々な方式を用いることができる。
本実施の形態では、静電容量方式の検知素子を有するタッチパネルを例に挙げて説明する。
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また、投影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点検知が可能となるため好ましい。
本発明の一態様のタッチパネルは、別々に作製された液晶表示装置と検知素子とを貼り合わせる構成、表示素子を支持する基板及び対向基板の一方又は双方に検知素子を構成する電極等を設ける構成等、様々な構成を適用することができる。
図13(A)、(B)に、タッチパネルの一例を示す。図13(A)は、タッチパネル4210の斜視図である。図13(B)は、入力装置4200の斜視概略図である。なお、明瞭化のため、代表的な構成要素のみを示している。
タッチパネル4210は、別々に作製された液晶表示装置と検知素子とを貼り合わせた構成である。
タッチパネル4210は、入力装置4200と、液晶表示装置とを有し、これらが重ねて設けられている。
入力装置4200は、基板4263、電極4227、電極4228、複数の配線4237、複数の配線4238及び複数の配線4239を有する。例えば、電極4227は配線4237又は配線4239と電気的に接続することができる。また、電極4228は配線4239と電気的に接続することができる。FPC4272bは、複数の配線4237及び複数の配線4238の各々と電気的に接続する。FPC4272bにはIC4273bを設けることができる。
又は、液晶表示装置の第1の基板4001と第2の基板4006との間にタッチセンサを設けてもよい。第1の基板4001と第2の基板4006との間にタッチセンサを設ける場合は、静電容量方式のタッチセンサのほか、光電変換素子を用いた光学式のタッチセンサを適用してもよい。
図14は、図12(B)中でN1−N2の鎖線で示した部位の断面図である。図14に示す液晶表示装置は電極4015を有しており、電極4015はFPC4018が有する端子と異方性導電層4019を介して、電気的に接続されている。また、図14では、電極4015は、絶縁層4112、絶縁層4111、および絶縁層4110に形成された開口において配線4014と電気的に接続されている。
電極4015は、第1の電極層4030と同じ導電層から形成され、配線4014は、トランジスタ4010、およびトランジスタ4011のソース電極およびドレイン電極と同じ導電層で形成されている。
また、第1の基板4001上に設けられた表示部215と走査線駆動回路221aは、トランジスタを複数有しており、図14では、表示部215に含まれるトランジスタ4010、および走査線駆動回路221aに含まれるトランジスタ4011を例示している。なお、図14では、トランジスタ4010およびトランジスタ4011としてボトムゲート型のトランジスタを例示しているが、トップゲート型のトランジスタであってもよい。
図14では、トランジスタ4010およびトランジスタ4011上に絶縁層4112が設けられている。
また、トランジスタ4010およびトランジスタ4011は、絶縁層4102上に設けられている。また、トランジスタ4010およびトランジスタ4011は、絶縁層4111上に形成された電極4017を有する。電極4017はバックゲート電極として機能することができる。
また、図14に示す液晶表示装置は、容量素子4020を有する。容量素子4020は、トランジスタ4010のゲート電極と同じ工程で形成された電極4021と、ソース電極およびドレイン電極と同じ工程で形成された電極と、を有する。容量素子4020のそれぞれの電極は、絶縁層4103を介して重なっている。
一般に、液晶表示装置の画素部に設けられる容量素子の容量は、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間、電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
図14は、表示素子として透過型液晶素子を用いた液晶表示装置の一例である。図14において、表示素子である液晶素子4013は、第1の電極層4030、第2の電極層4031、および液晶層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁層4032、絶縁層4033が設けられている。第2の電極層4031は第2の基板4006側に設けられ、第1の電極層4030と第2の電極層4031は液晶層4008を介して重畳する。表示部215に設けられたトランジスタ4010は、液晶素子4013と電気的に接続されている。
第1の電極層4030、及び第2の電極層4031としては、可視光を透過する導電性材料を用いるのが好適である。当該導電性材料としては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)から選ばれた一種以上を含む材料を用いることができる。具体的には、酸化インジウム、酸化錫インジウム(ITO)、インジウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化シリコンを含むインジウム錫酸化物(ITSO)、酸化亜鉛、ガリウムを含む酸化亜鉛等が挙げられる。なお、グラフェンを含む膜を用いることができる。グラフェンを含む膜は、例えば膜上に形成された酸化グラフェンを含む膜を還元して形成することができる。
液晶素子4013としては、例えば、FFS(Fringe Field Switching)モードが適用された液晶素子とすることができる。また、一般的に、液晶材料には、誘電率の異方性(Δε)が正であるポジ型の液晶材料と、負であるネガ型の液晶材料がある。本実施の形態に示す、液晶素子4013には、両者の材料を適用することができ、適用するモード及び設計に応じて最適な液晶材料を用いることができる。
本実施の形態に示す液晶表示装置では、ネガ型の液晶材料を用いることが好ましい。ネガ型液晶では、液晶分子の分極に由来するフレクソエレクトリック効果の影響を抑制でき、極性による透過率の差がほとんどない。したがって、液晶表示装置の使用者からフリッカーが視認されることを抑制できる。フレクソエレクトリック効果とは、主に分子形状に起因し、配向歪みにより分極が発生する現象である。ネガ型の液晶材料は、広がり変形や曲げ変形の配向歪みが生じにくい。
なお、ここでは液晶素子4013としてFFSモードが適用された素子を用いたが、これに限られず様々なモードが適用された液晶素子を用いることができる。例えば、VA(Vertical Alignment)モード、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、ECB(Electrically Controlled Birefringence)モード、VA−IPSモード、ゲストホストモード等が適用された液晶素子を用いることができる。
また、本実施の形態に示す液晶表示装置にノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとしては、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASV(Advanced Super View)モードなどを用いることができる。
なお、液晶素子は、液晶の光学変調作用によって光の透過または非透過を制御する素子である。液晶の光学的変調作用は、液晶にかかる電界(横方向の電界、縦方向の電界または斜め方向の電界を含む)によって制御される。液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:Polymer Dispersed Liquid Crystal)、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
図14では、縦電界方式の液晶素子を有する液晶表示装置の例を示したが、本発明の一態様には、横電界方式の液晶素子を有する液晶表示装置を適用することができる。横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために5重量%以上のカイラル剤を混合させた液晶組成物を液晶層4008に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性を示す。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良または破損を軽減することができる。
スペーサ4035は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第1の電極層4030と第2の電極層4031との間隔(セルギャップ)を制御するために設けられている。なお球状のスペーサを用いていても良い。
また、必要に応じて、ブラックマトリクス(遮光層)、着色層(カラーフィルタ)、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などを適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライトユニット、サイドライトユニットなどを用いてもよい。また、上記バックライトユニット、およびサイドライトユニットとして、マイクロLEDなどを用いても良い。図14に図示された液晶表示装置の場合、例えば、第2の基板4006の表面(着色層4131及び遮光層4132が設けられた面の反対側)と、第1の基板4001の裏面(絶縁層4102が設けられた面の反対側)と、にそれぞれ偏光基板を設け、第1の基板4001の裏面側に、偏光基板を介して、バックライトユニットを設けた構成とすればよい(図示しない。)。
図14に示す液晶表示装置では、第2の基板4006と第2の電極層4031の間に、遮光層4132、着色層4131、絶縁層4133が設けられている。
遮光層4132として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層4132に、着色層4131の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層4131に用いる材料を含む膜と、他の色の光を透過する着色層4131に用いる材料を含む膜との積層構造を用いることができる。着色層4131と遮光層4132の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
着色層4131に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。遮光層および着色層の形成方法は、前述した各層の形成方法と同様に行なえばよい。例えば、インクジェット法などで行なってもよい。
絶縁層4133としては、平坦化機能を有するオーバーコートであることが好ましい。絶縁層4133が平坦化機能を有することによって、それぞれの厚さが異なる着色層4131及び遮光層4132の形成面上に、平坦な絶縁膜を形成することができる。絶縁層4133が平坦化することによって、第2の電極層4031を平坦に形成することができるため、液晶層4008の厚さのばらつきを低減することができる。このような絶縁層4133としては、アクリル樹脂などが挙げられる。
また、図14に示す液晶表示装置は、絶縁層4111と絶縁層4102を有する。絶縁層4111と絶縁層4102として、不純物元素を透過しにくい絶縁層を用いる。絶縁層4111と絶縁層4102でトランジスタを挟むことで、外部から半導体層への不純物の浸入を防ぐことができる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態5)
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。
本発明の一態様の液晶表示装置は、ボトムゲート型のトランジスタや、トップゲート型トランジスタ等の様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
〔ボトムゲート型トランジスタ〕
図15(A1)は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ810の断面図である。図15(A1)において、トランジスタ810は基板771上に形成されている。また、トランジスタ810は、基板771上に絶縁層772を介して電極746を有する。また、電極746上に絶縁層726を介して半導体層742を有する。電極746はゲート電極として機能できる。絶縁層726はゲート絶縁層として機能できる。
図15(A1)は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ810の断面図である。図15(A1)において、トランジスタ810は基板771上に形成されている。また、トランジスタ810は、基板771上に絶縁層772を介して電極746を有する。また、電極746上に絶縁層726を介して半導体層742を有する。電極746はゲート電極として機能できる。絶縁層726はゲート絶縁層として機能できる。
また、半導体層742のチャネル形成領域上に絶縁層741を有する。また、半導体層742の一部と接して、絶縁層726上に電極744a及び電極744bを有する。電極744aは、ソース電極又はドレイン電極の一方として機能できる。電極744bは、ソース電極又はドレイン電極の他方として機能できる。電極744aの一部、及び電極744bの一部は、絶縁層741上に形成される。
絶縁層741は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層741を設けることで、電極744a及び電極744bの形成時に生じる半導体層742の露出を防ぐことができる。よって、電極744a及び電極744bの形成時に、半導体層742のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
また、トランジスタ810は、電極744a、電極744b及び絶縁層741上に絶縁層728を有し、絶縁層728の上に絶縁層729を有する。
半導体層742に酸化物半導体を用いる場合、電極744a及び電極744bの、少なくとも半導体層742と接する部分に、半導体層742の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層742中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はn型化し、n型領域(n+層)となる。したがって、当該領域はソース領域又はドレイン領域として機能することができる。半導体層742に酸化物半導体を用いる場合、半導体層742から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
半導体層742にソース領域及びドレイン領域が形成されることにより、電極744a及び電極744bと半導体層742の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧等の、トランジスタの電気特性を良好なものとすることができる。
半導体層742にシリコン等の半導体を用いる場合は、半導体層742と電極744aの間、及び半導体層742と電極744bの間に、n型半導体又はp型半導体として機能する層を設けることが好ましい。n型半導体又はp型半導体として機能する層は、トランジスタのソース領域又はドレイン領域として機能することができる。
絶縁層729は、外部からのトランジスタへの不純物の拡散を防ぐ、又は低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層729を省略することもできる。
図15(A2)に示すトランジスタ811は、絶縁層729上にバックゲート電極として機能できる電極723を有する点が、トランジスタ810と異なる。電極723は、電極746と同様の材料及び方法で形成することができる。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位(GND電位)や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
電極746及び電極723は、どちらもゲート電極として機能することができる。よって、絶縁層726、絶縁層741、絶縁層728、及び絶縁層729は、それぞれがゲート絶縁層として機能することができる。なお、電極723は、絶縁層728と絶縁層729の間に設けてもよい。
なお、電極746又は電極723の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ811において、電極723を「ゲート電極」と言う場合、電極746を「バックゲート電極」と言う。また、電極723を「ゲート電極」として用いる場合は、トランジスタ811をトップゲート型のトランジスタの一種と考えることができる。また、電極746及び電極723のどちらか一方を、「第1のゲート電極」といい、他方を「第2のゲート電極」という場合がある。
半導体層742を挟んで電極746及び電極723を設けることで、更には、電極746及び電極723を同電位とすることで、半導体層742においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ811のオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタ811は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ811の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積が小さい液晶表示装置とすることができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能(特に静電気等に対する電界遮蔽機能)を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトする等の電気特性の劣化を防ぐことができる。
本発明の一態様によれば、信頼性の良好なトランジスタを備えた液晶表示装置が実現できる。
図15(B1)に、ボトムゲート型のトランジスタの1つであるチャネル保護型のトランジスタ820の断面図を示す。トランジスタ820は、トランジスタ810とほぼ同様の構造を有しているが、絶縁層741が半導体層742の端部を覆っている点が異なる。また、半導体層742と重なる絶縁層741の一部を選択的に除去して形成した開口部において、半導体層742と電極744aが電気的に接続している。また、半導体層742と重なる絶縁層741の一部を選択的に除去して形成した他の開口部において、半導体層742と電極744bが電気的に接続している。絶縁層741の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
図15(B2)に示すトランジスタ821は、絶縁層729上にバックゲート電極として機能できる電極723を有する点が、トランジスタ820と異なる。
絶縁層741を設けることで、電極744a及び電極744bの形成時に生じる半導体層742の露出を防ぐことができる。よって、電極744a及び電極744bの形成時に半導体層742の薄膜化を防ぐことができる。
また、トランジスタ820及びトランジスタ821は、トランジスタ810及びトランジスタ811よりも、電極744aと電極746の間の距離と、電極744bと電極746の間の距離が長くなる。よって、電極744aと電極746の間に生じる寄生容量を小さくすることができる。また、電極744bと電極746の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
図15(C1)に示すトランジスタ825は、ボトムゲート型のトランジスタの1つであるチャネルエッチング型のトランジスタである。トランジスタ825は、絶縁層741を用いずに電極744a及び電極744bを形成する。このため、電極744a及び電極744bの形成時に露出する半導体層742の一部がエッチングされる場合がある。一方、絶縁層741を設けないため、トランジスタの生産性を高めることができる。
図15(C2)に示すトランジスタ826は、絶縁層729上にバックゲート電極として機能できる電極723を有する点が、トランジスタ825と異なる。
〔トップゲート型トランジスタ〕
図16(A1)に例示するトランジスタ842は、トップゲート型のトランジスタの1つである。電極744a及び電極744bは、絶縁層728及び絶縁層729に形成した開口部において半導体層742と電気的に接続する。
図16(A1)に例示するトランジスタ842は、トップゲート型のトランジスタの1つである。電極744a及び電極744bは、絶縁層728及び絶縁層729に形成した開口部において半導体層742と電気的に接続する。
また図16(A3)に図示するように、電極746と重ならない絶縁層726の一部を除去し、電極746と残りの絶縁層726をマスクとして用いて不純物755を半導体層742に導入することで、半導体層742中に自己整合(セルフアライメント)的に不純物領域を形成することができる。トランジスタ842は、絶縁層726が電極746の端部を越えて延伸する領域を有する。半導体層742の絶縁層726を介して不純物755が導入された領域の不純物濃度は、絶縁層726を介さずに不純物755が導入された領域の不純物濃度よりも小さくなる。半導体層742は、電極746と重ならない領域にLDD(Lightly Doped Drain)領域が形成される。
図16(A2)に示すトランジスタ843は、電極723を有する点がトランジスタ842と異なる。トランジスタ843は、基板771の上に形成された電極723を有する。電極723は、絶縁層772を介して半導体層742と重なる領域を有する。電極723は、バックゲート電極として機能することができる。
また、図16(B1)に示すトランジスタ844及び図16(B2)に示すトランジスタ845のように、電極746と重ならない領域の絶縁層726を全て除去してもよい。また、図16(C1)に示すトランジスタ846及び図16(C2)に示すトランジスタ847のように、絶縁層726を残してもよい。
トランジスタ843乃至トランジスタ847も、電極746を形成した後に、電極746をマスクとして用いて不純物755を半導体層742に導入することで、半導体層742中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、集積度の高く、かつ電気特性の良好なトランジスタを備えた液晶表示装置が実現できる。
〔トランジスタの積層〕
上記説明したボトムゲート型トランジスタおよびトップゲート型トランジスタは、積層して設けることができる。当該構成について、図17(A)、(B)を用いて説明する。
上記説明したボトムゲート型トランジスタおよびトップゲート型トランジスタは、積層して設けることができる。当該構成について、図17(A)、(B)を用いて説明する。
図17(A)に例示するトランジスタ844とトランジスタ825との積層構造では、トランジスタ844の上層にトランジスタ825を有する層を図示している。トランジスタ844が有する電極744bは、トランジスタ825のゲート電極として機能する電極を兼ねることができる。当該構成とすることで、小さいレイアウト面積で複数のトランジスタを効率よく配置することができるため、液晶表示装置の画素における開口率の向上を図ることができる。
また図17(B)には、図17(A)とは異なる構成について図示する。図17(B)に例示するトランジスタ844とトランジスタ845との積層構造では、トランジスタ844の上層にトランジスタ845を有する層を図示している。トランジスタ844が有する電極744bは、トランジスタ845のバックゲート電極として機能する電極を兼ねることができる。当該構成とすることで、小さいレイアウト面積で複数のトランジスタを効率よく配置することができるため、液晶表示装置の画素における開口率の向上を図ることができる。
本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態6)
本実施の形態では、上記実施の形態で例示した液晶表示装置に適用可能な半導体装置について説明する。以下で例示する半導体装置は、記憶装置として機能することができる。
本実施の形態では、上記実施の形態で例示した液晶表示装置に適用可能な半導体装置について説明する。以下で例示する半導体装置は、記憶装置として機能することができる。
本実施の形態では、酸化物半導体を用いた記憶装置の一例として、DOSRAM(登録商標)について説明する。なお、「DOSRAM」の名称は、Dynamic Oxide Semiconductor Random Access Memoryに由来する。DOSRAMとは、メモリセルが、1T1C(1トランジスタ1容量)型セルであり、かつ書込みトランジスタが、酸化物半導体が適用されたトランジスタである記憶装置のことである。
図18を用いて、DOSRAM1000の積層構造例について説明する。DOSRAM1000は、データの読み出しを行うセンスアンプ部1002と、データを格納するセルアレイ部1003とが積層されている。
図18に示すように、センスアンプ部1002には、ビット線BL、SiトランジスタTa10、Ta11が設けられている。SiトランジスタTa10、Ta11は、単結晶シリコンウエハに半導体層をもつ。SiトランジスタTa10、Ta11は、センスアンプを構成し、ビット線BLに電気的に接続されている。
セルアレイ部1003は複数のメモリセル1001を有する。メモリセル1001は、トランジスタTw1及び容量素子C1を有する。セルアレイ部1003において、2個のトランジスタTw1は半導体層を共有する。半導体層とビット線BLとは図示しない導電体により電気的に接続されている。
図18に示すような積層構造は、トランジスタ群を有する回路を複数積層して構成される様々な半導体装置に適用できる。
図18中の金属酸化物、絶縁体、導電体等は、単層でも積層でもよい。これらの作製には、スパッタリング法、分子線エピタキシー法(MBE法)、パルスレーザアブレーション法(PLA法)、CVD法、原子層堆積法(ALD法)などの各種の成膜方法を用いることができる。なお、CVD法には、プラズマCVD法、熱CVD法、有機金属CVD法などがある。
ここでは、トランジスタTw1の半導体層は、金属酸化物(酸化物半導体)で構成されている。ここでは、半導体層が3層の金属酸化物層で構成されている例を示している。半導体層は、In、Ga、およびZnを含む金属酸化物で構成されることが好ましい。
ここで、金属酸化物は、酸素欠損を形成する元素、または酸素欠損と結合する元素を添加されることで、キャリア濃度が増大し、低抵抗化する場合がある。例えば、金属酸化物を用いた半導体層を選択的に低抵抗化することで、半導体層にソース領域またはドレイン領域を設けることができる。
なお、金属酸化物を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)などを用いて測定することができる。
特に、ホウ素、及びリンは、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、好ましい。既存の設備を転用することができ、設備投資を抑制することができる。
選択的に低抵抗化した半導体層を有するトランジスタは、例えば、ダミーゲートを用いることで形成することができる。具体的には、半導体層上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記半導体層を低抵抗化する元素を添加するとよい。つまり、半導体層が、ダミーゲートと重畳していない領域に、当該元素が添加され、低抵抗化した領域が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
導電体に用いられる導電材料には、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイド、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属、または上述した金属を成分とする金属窒化物(窒化タンタル、窒化チタン、窒化モリブデン、窒化タングステン)等がある。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることができる。
絶縁体に用いられる絶縁材料には、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどがある。なお、本明細書等において、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物であり、窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことをいう。
(実施の形態7)
本発明の一態様に係る液晶表示装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置又は画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)、自動販売機等が挙げられる。これら電子機器の具体例を図19に示す。
本発明の一態様に係る液晶表示装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置又は画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)、自動販売機等が挙げられる。これら電子機器の具体例を図19に示す。
図19(A)はテレビを示し、筐体971、表示部973、操作キー974、スピーカ975、通信用接続端子976、光センサ977等を有する。表示部973にはタッチセンサが設けられ、入力操作を行うこともできる。表示部973に本発明の一態様の液晶表示装置を用いることで、ソースドライバが出力可能なビット数以上の階調数での表示を行うことができる。
図19(B)は情報処理端末を示し、筐体901、表示部902、表示部903、センサ904等を有する。表示部902及び表示部903は一つの表示パネルから成り、可撓性を有する。また、筐体901も可撓性を有し、図示するように折り曲げて使用することができるほか、タブレット端末のように平板状にして使用することもできる。センサ904は筐体901の形状を感知することができ、例えば、筐体901が曲げられたときに表示部902及び表示部903の表示を切り替えることができる。表示部902及び表示部903に本発明の一態様の液晶表示装置を用いることで、ソースドライバが出力可能なビット数以上の階調数での表示を行うことができる。
図19(C)はデジタルカメラを示し、筐体961、シャッターボタン962、マイク963、スピーカ967、表示部965、操作キー966、ズームレバー968、レンズ969等を有する。表示部965に本発明の一態様の液晶表示装置を用いることで、ソースドライバが出力可能なビット数以上の階調数での表示を行うことができる。
図19(D)はデジタルサイネージを示し、柱921の側面に大型の表示部922が取り付けられた構成を有する。表示部922に本発明の一態様の液晶表示装置を用いることで、ソースドライバが出力可能なビット数以上の階調数での表示を行うことができる。
図19(E)は携帯電話機の一例を示し、筐体951、表示部952、操作ボタン953、外部接続ポート954、スピーカ955、マイク956、カメラ957等を有する。当該携帯電話機は、表示部952にタッチセンサを備える。電話を掛ける、或いは文字を入力する等のあらゆる操作は、指やスタイラス等で表示部952に触れることで行うことができる。また、筐体951及び表示部952は可撓性を有し、図示するように折り曲げて使用することができる。表示部952に本発明の一態様の液晶表示装置を用いることで、ソースドライバが出力可能なビット数以上の階調数での表示を行うことができる。
図19(F)は携帯データ端末を示し、筐体911、表示部912、スピーカ913、カメラ919等を有する。表示部912が有するタッチパネル機能により情報の入出力を行うことができる。表示部912に本発明の一態様の液晶表示装置を用いることで、ソースドライバが出力可能なビット数以上の階調数での表示を行うことができる。
本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、回路シミュレーションを用いて、図1(B)に示す画素回路の構成での、信号W1、W2、信号data_1、およびdata_2の足し合わせによって得られる出力が所望の階調となるかについて確認した。
回路シミュレーションに用いたパラメータは以下の通りであり、トランジスタサイズはいずれのトランジスタもL(チャネル長)/W(チャネル幅)=4μm/4μmとした。また容量素子C1、C2の容量を500fFとし、容量素子C3の容量を100fFとした。液晶素子LCは平行平板の容量素子に近似して容量を50fFとした。配線COM、TCOMは0Vとした。信号W1、信号W2、信号data_1、および信号data_2の最小値は−5V、最大値は+5Vとした。なお、回路シミュレーション用のソフトウェアにはSPICEを用いた。
図20では、信号W1、信号W2、信号data_1、および信号data_2をそれぞれ変化させて複数の信号の足し合わせによって表現可能な階調(10bit相当。0から1024まで。)に対して、液晶素子LCに印加される電圧(Vg)がどのように変化するかを見積もったグラフである。また図20では、オフセット電圧Vrを−6V乃至6Vで2Vずつ変化させて、信号W1、信号W2、信号data_1、および信号data_2を変化させて、液晶素子LCに印加される電圧(Vlc)がどのように変化するかを見積もった。
以上の図20に示すグラフから、図1(B)に図示する画素が図2および図3で説明した駆動方法で動作させることで、良好に階調表示ができることが確認できた。
C1:容量素子、C2:容量素子、C3:容量素子、DL_1:配線、DL_2:配線、DL_3:配線、GL_1:配線、GL_2:配線、GL_3:配線、M1:トランジスタ、M2:トランジスタ、M3:トランジスタ、MEM1:メモリ回路、MEM2:メモリ回路、100:液晶表示装置、110:表示部、130:ゲートドライバ、140:ソースドライバ
Claims (8)
- 第1のメモリ回路と、第2のメモリ回路と、液晶素子と、を有する画素を有し、
前記第1のメモリ回路は、第1の容量素子を有し、
前記第1の容量素子の一方の電極は、前記液晶素子の一方の電極と電気的に接続され、
前記第2のメモリ回路は、第2の容量素子を有し、
前記第2の容量素子の一方の電極は、前記液晶素子の一方の電極と電気的に接続され、
前記第1のメモリ回路は、第1の信号に応じた電荷を保持する機能を有し、
前記第2のメモリ回路は、第2の信号に応じた電荷を保持する機能を有し、
前記第1の容量素子の他方の電極に第3の信号を与えること、および前記第2の容量素子の他方の電極に第4の信号を与えることで、前記液晶素子に電圧を印加する、液晶表示装置。 - 請求項1において、
前記第1のメモリ回路は、第1のトランジスタ、第2のトランジスタ、および前記第1の容量素子を有し、
前記第2のメモリ回路は、前記第2のトランジスタ、第3のトランジスタ、および前記第2の容量素子を有し、
前記第1のトランジスタ乃至前記第3のトランジスタは、チャネル形成領域に金属酸化物を有し、前記金属酸化物は、Inと、Znと、M(MはAl、Ti、Ga、Sn、Y、Zr、La、Ce、NdまたはHf)と、を有する、液晶表示装置。 - 請求項1または請求項2において、
前記画素は、前記第1の信号または前記第2の信号を与える第1の配線と電気的に接続され、
前記画素は、参照電圧または前記第3の信号を与える第2の配線と電気的に接続され、
前記画素は、前記参照電圧または前記第4の信号を与える第3の配線と電気的に接続され、
前記第1のトランジスタは、前記第2の配線と前記第1の容量素子の他方の電極との導通状態を制御する機能を有し、
前記第2のトランジスタは、前記第1の配線と、前記第1の容量素子の一方の電極および前記第2の容量素子の一方の電極と、の導通状態を制御する機能を有し、
前記第3のトランジスタは、前記第3の配線と前記第2の容量素子の他方の電極との導通状態を制御する機能を有する、液晶表示装置。 - 請求項1乃至3のいずれか一において、
前記画素は、第3の容量素子を有し、
前記第3の容量素子の一方の電極は、前記液晶素子の一方の電極と電気的に接続され、
前記第3の容量素子の他方の電極は、共通電位を与える機能を有する第4の配線と電気的に接続される、液晶表示装置。 - 請求項2乃至4のいずれか一において、
前記第1のトランジスタのゲートは、前記第1のトランジスタの導通状態を制御する信号が与えられる第5の配線に電気的に接続され、
前記第2のトランジスタのゲートは、前記第2のトランジスタの導通状態を制御する信号が与えられる第6の配線に電気的に接続され、
前記第3のトランジスタのゲートは、前記第3のトランジスタの導通状態を制御する信号が与えられる第7の配線に電気的に接続される、液晶表示装置。 - 請求項1乃至5のいずれか一項に記載の液晶表示装置と、カメラと、を有する電子機器。
- 第1のメモリ回路と、第2のメモリ回路と、液晶素子と、を有する画素を有し、
前記第1のメモリ回路は、第1の容量素子を有し、
前記第2のメモリ回路は、第2の容量素子を有し、
前記第1の容量素子の一方の電極に参照電圧を与え、他方の電極に第1の信号を与えることで、前記第1のメモリ回路に前記第1の信号に応じた電荷を保持させ、
前記第2の容量素子の一方の電極に参照電圧を与え、他方の電極に第2の信号を与えることで、前記第2のメモリ回路に前記第2の信号に応じた電荷を保持させ、
前記第1の容量素子の一方の電極に第3の信号を与えること、および前記第2の容量素子の一方の電極に第4の信号を与えることで、前記液晶素子の一方の電極に電圧を印加する、液晶表示装置の駆動方法。 - 請求項7において、前記第1の信号と前記第2の信号とは、反転駆動を行うための信号である、液晶表示装置の駆動方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019560503A JP7228530B2 (ja) | 2017-12-21 | 2018-12-10 | 液晶表示装置及び電子機器 |
US16/771,360 US11543711B2 (en) | 2017-12-21 | 2018-12-10 | Liquid crystal display device, method for driving liquid crystal display device, and electronic device |
JP2023019952A JP7431358B2 (ja) | 2017-12-21 | 2023-02-13 | 液晶表示装置及び電子機器 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-244649 | 2017-12-21 | ||
JP2017244649 | 2017-12-21 | ||
JP2018011139 | 2018-01-26 | ||
JP2018-011139 | 2018-01-26 | ||
JP2018-029749 | 2018-02-22 | ||
JP2018029749 | 2018-02-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2019123088A1 true WO2019123088A1 (ja) | 2019-06-27 |
Family
ID=66993186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/IB2018/059809 WO2019123088A1 (ja) | 2017-12-21 | 2018-12-10 | 液晶表示装置、液晶表示装置の駆動方法、および電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11543711B2 (ja) |
JP (2) | JP7228530B2 (ja) |
WO (1) | WO2019123088A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11048134B2 (en) | 2017-12-21 | 2021-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210027110A (ko) | 2019-08-29 | 2021-03-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
US11574576B1 (en) * | 2022-05-06 | 2023-02-07 | Microsoft Technology Licensing, Llc | Dynamic refresh rate switching |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0580354A (ja) * | 1991-09-25 | 1993-04-02 | Kyocera Corp | 液晶表示装置 |
JP2010266494A (ja) * | 2009-05-12 | 2010-11-25 | Sony Corp | 表示装置、表示方法 |
JP2011257746A (ja) * | 2010-05-14 | 2011-12-22 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び電子機器 |
JP2012145655A (ja) * | 2011-01-07 | 2012-08-02 | Canon Inc | 画像表示装置及びその制御方法 |
JP2017027012A (ja) * | 2015-07-24 | 2017-02-02 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2017062474A (ja) * | 2015-09-25 | 2017-03-30 | 株式会社半導体エネルギー研究所 | ドライバic、および電子機器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7184014B2 (en) | 2000-10-05 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
JP4761681B2 (ja) | 2000-10-05 | 2011-08-31 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
TWI468829B (zh) | 2011-11-11 | 2015-01-11 | Au Optronics Corp | 畫素陣列 |
US10140940B2 (en) | 2015-07-24 | 2018-11-27 | Japan Display Inc. | Display device |
-
2018
- 2018-12-10 WO PCT/IB2018/059809 patent/WO2019123088A1/ja active Application Filing
- 2018-12-10 US US16/771,360 patent/US11543711B2/en active Active
- 2018-12-10 JP JP2019560503A patent/JP7228530B2/ja active Active
-
2023
- 2023-02-13 JP JP2023019952A patent/JP7431358B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0580354A (ja) * | 1991-09-25 | 1993-04-02 | Kyocera Corp | 液晶表示装置 |
JP2010266494A (ja) * | 2009-05-12 | 2010-11-25 | Sony Corp | 表示装置、表示方法 |
JP2011257746A (ja) * | 2010-05-14 | 2011-12-22 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び電子機器 |
JP2012145655A (ja) * | 2011-01-07 | 2012-08-02 | Canon Inc | 画像表示装置及びその制御方法 |
JP2017027012A (ja) * | 2015-07-24 | 2017-02-02 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2017062474A (ja) * | 2015-09-25 | 2017-03-30 | 株式会社半導体エネルギー研究所 | ドライバic、および電子機器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11048134B2 (en) | 2017-12-21 | 2021-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
US11392005B2 (en) | 2017-12-21 | 2022-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
Also Published As
Publication number | Publication date |
---|---|
US20210173249A1 (en) | 2021-06-10 |
JP7431358B2 (ja) | 2024-02-14 |
JP2023054085A (ja) | 2023-04-13 |
US11543711B2 (en) | 2023-01-03 |
JP7228530B2 (ja) | 2023-02-24 |
JPWO2019123088A1 (ja) | 2020-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7430980B2 (ja) | 表示装置および電子機器 | |
JP7511786B1 (ja) | 半導体装置および表示装置 | |
JP7431358B2 (ja) | 液晶表示装置及び電子機器 | |
TWI825051B (zh) | 顯示裝置及電子裝置 | |
JP7235731B2 (ja) | 表示装置および電子機器 | |
US11715435B2 (en) | Display apparatus and electronic device | |
JP6457047B2 (ja) | シフトレジスタ | |
US20220319461A1 (en) | Display apparatus and electronic device | |
JP7315572B2 (ja) | 表示装置および電子機器 | |
JP7176864B2 (ja) | 表示装置および電子機器 | |
JP2023099580A (ja) | 表示装置 | |
WO2019186320A1 (ja) | 表示装置、及び表示装置の駆動方法 | |
JP2024100808A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 18891250 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2019560503 Country of ref document: JP |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 18891250 Country of ref document: EP Kind code of ref document: A1 |