CN104584111B - 显示设备和电子装置 - Google Patents
显示设备和电子装置 Download PDFInfo
- Publication number
- CN104584111B CN104584111B CN201380043890.8A CN201380043890A CN104584111B CN 104584111 B CN104584111 B CN 104584111B CN 201380043890 A CN201380043890 A CN 201380043890A CN 104584111 B CN104584111 B CN 104584111B
- Authority
- CN
- China
- Prior art keywords
- during
- transistor
- sampling
- period
- capacitive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
为了提供可以减少由用于控制采样晶体管的控制脉冲的波形的变钝而导致的图像质量降低的显示设备以及包括该显示设备的电子装置。根据本公开的实施例的显示设备具有在其中布置的像素电路,该像素电路包括电光元件、用于驱动所述电光元件的驱动晶体管、以及连接在所述驱动晶体管的栅极电极和所述驱动晶体管的源极/漏极电极之一之间的第一电容性元件。该像素电路写入视频信号,且包括能够调整用于写入视频信号的时间的定时电路。
Description
技术领域
本公开涉及显示设备和电子装置,且更具体地,涉及平板显示设备和包括该显示设备的电子装置。
背景技术
作为一类平板显示设备,存在使用所谓电流驱动电光元件作为像素的发光单元(发光元件)的显示设备。电流驱动电光元件具有随设备中流动的电流的值而变化的发光亮度。作为这种电流驱动的电光元件,已知有机EL元件。有机EL元件使用有机材料的电致发光(EL),且利用当向有机薄膜施加电场时出现的发光。
典型地可以作为有机EL显示设备的平板显示设备具有如下结构:其中以矩阵方式二维地布置至少包括电光元件、采样晶体管、电容性元件、和驱动晶体管的像素(像素电路)(例如,见专利文献1)。
由通过为每个像素行提供的控制线(扫描线)供应的控制脉冲(扫描信号)来驱动采样晶体管。采样晶体管对通过信号线供应的视频信号的信号电压采样,并将该信号电压写入像素中。电容性元件保持由采样晶体管写入的信号电压。驱动晶体管根据在电容性元件中保持的信号电压来驱动电光元件。
引用列表
专利文献
PTL 1:JP 2007-310311A
发明内容
技术问题
在上述显示设备中,更高的分辨率和更高的亮度导致每个像素的开放区域(opening area)的减少以及整体电容的降低。因此,用于写入视频信号的信号电压的时间趋于变得更短。同时,控制(驱动)采样晶体管的控制脉冲(扫描脉冲/扫描信号)的波形由于传输控制脉冲的控制线(扫描线)的互连电阻和互连电容所导致的传播时延的影响而变钝(blunt)。
控制脉冲的钝波形影响采样晶体管写入信号电压的时间。也就是说,在控制脉冲的波形变钝的情况下,用于写入信号电压的时间变得比在控制脉冲的波形尖锐的情况下更短,且时间减量太大以至于难以忽略。具体地,随着控制脉冲的波形的变钝对写入时间的影响变得越大,导致诸如阴影的图像缺陷。
因此,期望提供可以减少由用于控制采样晶体管的控制脉冲的波形的变钝而导致的图像质量降低的显示设备以及包括该显示设备的电子装置。
问题的解决方案
根据本公开的实施例,显示设备具有在其中布置的像素电路,且该像素电路包括电光元件、用于驱动所述电光元件的驱动晶体管、以及连接在所述驱动晶体管的栅极电极和所述驱动晶体管的源极/漏极电极之一之间的第一电容性元件。在该显示设备中,该像素电路写入视频信号,且包括能够调整用于写入视频信号的时间的定时电路。可以使用根据本公开的实施例的显示设备作为在各种电子装置中的显示单元。
根据另一实施例,描述了一种像素电路,且该像素电路包括电光元件;第一电容性元件和第二电容性元件,所述第一电容性元件和第二电容性元件在节点处连接;第一采样晶体管,所述第二电容性元件连接到所述第一采样晶体管的电流端子,所述第一采样晶体管被配置为将来自连接的信号线的输入信号采样到至少所述第二电容性元件中;第二采样晶体管;以及驱动晶体管,具有栅极端子、第一电流端子和第二电流端子,所述栅极端子连接到所述第一电容性元件,所述第一电流端子连接到电源线,且所述第二电流端子连接到电光元件,所述驱动晶体管被配置为取决于由至少所述第二电容性元件保持的输入信号而向所述电光元件施加电流。在第一时段期间,所述第二采样晶体管被配置为向所述驱动晶体管的栅极端子施加参考电势,以及在第一时段之后发生的校正时段期间,所述第二采样晶体管被配置将参考电势从所述驱动晶体管的栅极端子断开。
显示设备和对应的电子装置可以包括该实施例的像素电路。
在具有上述结构的显示设备或包括该显示设备的电子装置中,在像素电路中提供定时电路,以便可以利用定时电路的功能来调整用于写入视频信号的写入时间。利用该结构,即使用于写入视频信号的时间由于用于采样视频信号的采样晶体管的控制脉冲的波形的变钝而缩短,也可以即写入时间调整为只要控制脉冲的波形尖锐就被维持的原始时间长度。
本发明的有益效果
根据本公开的实施例,即使用于写入视频信号的时间由于用于采样视频信号的采样晶体管的控制脉冲的波形的变钝而缩短,也可以调整写入时间。因此,可以减少由控制脉冲的波形的变钝导致的图像质量降低。
附图说明
[图1]图1是示意性地示出根据本公开的实施例的有源矩阵显示设备的基本结构的系统配置图。
[图2]图2是示出了像素(像素电路)的具体示例电路配置的电路图。
[图3]图3是用于说明根据该实施例的有源矩阵有机EL显示设备的基本电路操作的时序波形图。
[图4]图4是根据该实施例的有源矩阵有机EL显示设备的基本电路操作的操作说明图(1)。
[图5]图5是根据该实施例的有源矩阵有机EL显示设备的基本电路操作的操作说明图(2)。
[图6]图6是根据该实施例的有源矩阵有机EL显示设备的基本电路操作的操作说明图(3)。
[图7]图7是根据该实施例的有源矩阵有机EL显示设备的基本电路操作的操作说明图(4)。
[图8]图8是根据该实施例的有源矩阵有机EL显示设备的基本电路操作的操作说明图(5)。
[图9]图9是根据该实施例的有源矩阵有机EL显示设备的基本电路操作的操作说明图(6)。
[图10]图10是示出在对第一电容性元件和有机EL元件的等效电容充电时驱动晶体管的源极电势Vs的变化的图。
[图11]图11是示出当驱动晶体管的迁移率m高时和当迁移率m低时观察到的驱动晶体管的源极电势Vs的变化的图。
[图12]图12是示出根据该实施例的修改的时序关系的时序波形图。
具体实施方式
以下是参考附图对用于实施根据本公开的实施例(此后称为“实施例”)的技术的模式的详细描述。根据本公开的实施例的技术不局限于此实施例。在以下描述中,类似组件或具有类似功能的组件用类似的参考标记来表示,且对它们将仅进行一次说明。说明将按以下顺序进行。
1.根据本公开的实施例的显示设备和电子装置的一般描述
2.根据该实施例的有源矩阵显示设备
2-1.系统配置
2-2.像素电路
2-3.基本电路操作
2-4.实施例的功能和效果
3.修改
4.电子装置
5.根据本公开的实施例的结构
<1.<根据本公开的实施例的显示设备和电子装置的一般描述>
根据本公开的实施例的显示设备是通过布置像素电路而形成的平板显示设备,每个像素电路包括电光元件、驱动电光元件的驱动晶体管、和连接在驱动晶体管的栅极电极和驱动晶体管的源极/漏极电极之一之间的第一电容性元件。
平板显示设备的例子包括有机EL显示设备、液晶显示设备和等离子体显示设备。在那些显示设备中,有机EL显示设备使用有机EL元件作为像素的发光元件(电光元件)。有机EL元件使用有机材料的电致发光,且利用当向有机薄膜施加电场时出现的发光。
使用有机EL元件作为像素的发光单元的有机EL显示设备具有如下特征。由于可以通过10V或更低的施加电压来驱动有机EL元件,因此有机EL显示设备消耗少量的功率。因为有机EL元件是发光元件,因此有机EL显示设备具有比也是平板显示设备的液晶显示设备更高水平的图像可视性。不需要诸如背光的照明单元,有机EL显示设备可以容易地制造得更轻和更薄。另外,有机EL元件的响应速度是若干微秒,这是非常高的。因此,当有机EL显示设备正显示运动图像时,不形成残像。
有机EL元件是电流驱动的电光元件。电流驱动的电光元件的例子不仅包括有机EL元件,而且包括无机EL元件、LED元件和半导体激光元件。
可以使用诸如有机EL显示设备的平板显示设备作为在各种电子装置中的显示单元(显示设备)。各种电子装置的例子包括数码相机、视频摄像机、游戏机、笔记本大小个人计算机、诸如电子书阅读器的便携式信息终端、以及诸如PDA(个人数字助理)和便携式电话设备的便携式通信设备。
在包括具有如上所述结构的像素电路的显示设备中,该像素电路写入视频信号,且包括能够调整用于写入视频信号的时间的定时电路。由于像素电路包括定时电路,因此可以通过利用定时电路的功能来调整用于写入视频信号的时间。利用该结构,即使用于写入视频信号的时间由于用于对视频信号采样的采样晶体管的控制脉冲的波形的变钝而缩短,也可以将写入时间调整为只要控制脉冲的波形尖锐就被维持的原始时间长度。
在包括上述优选结构的根据本公开的实施例的显示设备和电子装置中,可以设计定时电路以通过与第一电容性元件共享的电容来调整用于写入视频信号的时间。具体地,可以将定时电路形成为具有连接到信号线的其源极/漏极电极之一的第一采样晶体管、连接在该第一采样晶体管的源极/漏极电极的另一个和驱动晶体管的栅极电极之间的第二电容性元件、以及连接在信号线和该驱动晶体管的栅极电极之间的第二采样晶体管。
具有上述结构的定时电路可以在通过将第一采样晶体管置于导通状态且将第二采样晶体管置于非导通状态来在向驱动晶体管施加电流时写入视频信号。当写入视频信号时,定时电路可以将第二电容性元件插入在信号线和驱动晶体管的栅极电极之间,且通过与第一电容性元件和第二电容性元件共享的电容来调整用于写入视频信号的时间。
而且,在包括上述优选结构的根据本公开的实施例的显示设备和电子装置中,在向信号线供应视频信号之后,像素电路可以在第一采样晶体管被置于导通状态时开始写入视频信号。
而且,在包括上述优选结构的根据本公开的实施例的显示设备和电子装置中,像素电路可以在向驱动晶体管施加电流时写入视频信号并且校正驱动晶体管的迁移率。在该情况下,像素电路可以通过向驱动晶体管的栅极和源极之间的电势差施加负反馈,来用取决于该驱动晶体管中流动的电流的校正量来校正该驱动晶体管的迁移率。
<2.根据该实施例的有源矩阵显示设备>
(2-1.系统配置)
图1是示意性地示出根据本公开的实施例的有源矩阵显示设备的基本结构的系统配置图。
有源矩阵显示设备是用在与电光元件相同的像素中提供的诸如绝缘栅极场效应晶体管的有源元件来控制该电光元件中流动的电流的显示设备。绝缘栅极场效应晶体管通常可以是TFT(薄膜晶体管)。
以下描述的例子是如下有源矩阵有机EL像素设备:其中使用具有随设备中流动的电流的值而变化的发光亮度的电流驱动电光元件、比如有机EL元件作为每个像素(像素电路)的发光元件。
如图1所示,根据该实施例的有机EL显示设备10包括:像素阵列单元30,通过以矩阵方式二维地布置每个包括发光元件的像素(像素电路)20而形成;以及放置在像素阵列单元30周围的驱动电路单元(驱动单元)。驱动电路单元被形成为具有第一写入扫描单元40、第二写入扫描单元50、电源扫描单元60和信号输出单元70,且被安装在用作显示面板80的基底上。
在有机EL显示设备10兼容彩色显示的情况下,用作形成彩色图像的单元的一个像素(单元像素)被形成为具有子像素,且各个子像素等效于图1所示的像素20。更具体地,在兼容彩色显示的显示设备中,一个像素被为形成具有三个子像素:例如,发射红(R)光的子像素、发射绿(G)光的子像素和发射蓝(B)光的子像素。
但是,每一个像素不局限于RGB三原色的子像素的组合,且可以通过向三原色的子像素添加一个或更多颜色子像素来形成。更具体地,例如,每一个像素可以通过添加发射白(W)光的子像素来形成以增加亮度,或可以通过添加发射互补色(complementary-color)的光的至少一个子像素来形成以扩展颜色再现范围。
在像素阵列单元20中,在像素20的m行和n列的阵列中的行方向(在像素行中布置的像素的阵列方向)上的各个像素行中放置第一扫描线311到31m、第二扫描线321到32m、以及电源线331到33m。另外,在像素20的m行和n列的阵列中的列方向(在像素列中布置的像素的阵列方向)上的各个像素列中放置信号线341到34n。
第一扫描线311到31m连接到第一写入扫描单元40的各个对应的输出端子。第二扫描线321到32m连接到第二写入扫描单元50的各个对应的输出端子。电源线331到33m连接到电源扫描单元60的各个对应的输出端子。信号线341到34n连接到信号输出单元70的对应列的各个输出端子。
第一和第二写入扫描单元40和50被形成为具有与时钟脉冲ck同步地顺序偏移(转移)开始脉冲sp的移位寄存器电路等。为了将视频信号的信号电压写入像素阵列单元30的每个像素20中,那些写入扫描单元40和50顺序地向第一和第二扫描线31(311到31m)和32(321到32m)供应第一和第二写入扫描信号WSA(WSA1到WSAm)和WSB(WSB1到WSBm)。于是,像素阵列单元30的各个像素20被逐行顺序地扫描(线序扫描)。
电源扫描单元60被形成为具有与时钟脉冲ck同步地顺序偏移开始脉冲sp的移位寄存器电路等。与写扫描电路40和50的线序扫描同步,该电源扫描单元60向电源线33(331到33m)供应可以在第一电源电势Vcc和低于第一电源电势Vcc的第二电源电势Vss之间切换的电源电势DS(DS1到DSm)。如稍后将描述的,通过在Vcc和Vss之间切换电源电势DS来控制从像素20的发光和不发光(熄灭)。
信号输出单元70根据从电源(未示出)供应的亮度信息和参考电势Vofs来选择性地输出视频信号的信号电压(此后在某些情况下也简称为“信号电压”)。在此,参考电势Vofs是用作视频信号的信号电压Vsig的参考的电势(比如等效于视频信号的黑电平的电势),且在稍后描述的阈值校正处理中使用。
经由通过第一和第二写入扫描电路40和50扫描而选择的每个像素行的信号线(341到34n)将从信号输出单元70输出的信号电压Vsig和参考电势Vofs写入像素阵列单元30的各个像素20中。也就是说,信号输出单元70使用线序写入驱动技术来逐行(逐线)写入视频信号的信号电压Vsig。
(2-2.像素电路)
图2是示出了像素(像素电路)20的电路配置的具体示例的电路图。像素20的发光单元被形成为具有有机EL元件21,该有机EL元件21是具有随设备中流动的电流的值而变化的发光亮度的电流驱动电光元件。
如图2所示,像素20包括有机EL元件21和通过向有机EL元件21施加电流来驱动有机EL元件21的驱动电路。有机EL元件21具有连接到公共电源线35的阴极电极,该公共电源线35连接到所有像素20。
驱动有机EL元件21的驱动电路包括驱动晶体管22、第一电容性元件23、第一采样晶体管24、第二电容性元件25和第二采样晶体管26。可以使用N沟道TFT作为驱动晶体管22以及第一和第二采样晶体管24和26。但是,驱动晶体管22以及驱动晶体管22和采样晶体管24和26的导电类型的上述组合仅是示例,且本公开不局限于上述组合。
驱动晶体管22具有连接到有机EL元件21的阳极电极的一个电极(源极/漏极电极),且具有连接到电源线33(331到33m)的另一个电极(源极/漏极电极)。第一电容性元件23具有连接到驱动晶体管22的栅极电极的一个电极,且具有连接到驱动晶体管22的另一电极以及有机EL元件21的阳极电极的另一个电极。
第一采样晶体管24具有连接到信号线34(341到34n)的一个电极。第一采样晶体管24的栅极电极连接到第一扫描线31(311到31m)。第二电容性元件25具有连接到第一采样晶体管24的另一电极的一个电极,且具有连接到驱动晶体管22的栅极电极的另一个电极。
第二采样晶体管36具有连接到信号线34(341到34n)的一个电极,且具有连接到驱动晶体管22的栅极电极的另一个电极。第二采样晶体管26的栅极电极连接到第二扫描线32(321到32m)。
在驱动晶体管22以及第一和第二采样晶体管24和26的每个中,“一个电极”意味着电连接到源极/漏极区域之一的金属互连,且“另一个电极”意味着电连接到源极/漏极区域的另一个的金属互连。取决于该一个电极和该另一个电极之间的电势关系,该一个电极可以是源极电极或漏极电极,且该另一个电极可以是漏极电极或源极电极。
有机EL元件21的驱动电路不一定具有包括两个电容性元件(23,25)的电路配置。例如,该一个电极可以连接到有机EL元件21的阳极电极,且该另一个电极可以连接到固定电势。在这种电路配置中,在必要时提供补偿有机EL元件21不足的电容的电容性元件。
在具有上述结构的像素(像素电路)20中,第一采样晶体管24、第二电容性元件25、和第二采样晶体管25将视频信号的信号电压Vsig写入像素中,且构成能够调整用于写入信号电压Vsig的时间的定时电路27。该定时电路27可以通过与第一电容性元件23共享的电容来调整用于写入信号电压Vsig的时间。
具体地,定时电路27将第一采样晶体管24置于导通状态且将第二采样晶体管26置于非导通状态,以在向驱动晶体管22施加电流时写入视频信号的信号电压Vsig。在写入视频信号Vsig时,定时电路27将第二电容性元件25插入在信号线34和驱动晶体管22的栅极电极之间,以通过与第一电容性元件23和第二电容性元件25共享的电容来调整用于写入视频信号Vsig的时间。
第一和第二采样晶体管24和26在适当时对通过信号线34从信号输出单元70供应的参考电势Vofs进行采样,且将参考电势Vofs写入像素中。像素中写入的视频信号的信号电压Vsig和参考电势Vofs被施加到驱动晶体管22的栅极电极,且保持在第一电容性元件23中。
当电源线33(331到33m)的电源电势DS是第一电源电势Vcc时,驱动晶体管22操作在饱和区,该一个电极是漏极电极,另一个电极是源极电极。于是,驱动晶体管22接收来自电源线33的电流供应,且用该电流驱动有机EL元件21的发光。更具体地,在饱和区域中驱动的驱动晶体管22向有机EL元件21供应具有随第一电容性元件23中保持的信号电压Vsig的电压值而变化的电流值的驱动电流,且用该电流驱动有机EL元件21以发光。
当电源电势DS从第一电源电势Vcc切换到第二电源电势Vss时,驱动晶体管22进一步作为切换晶体管而操作,该一个电极是源极电极,而该另一个电极是漏极电极。于是,驱动晶体管22停止向有机EL元件21的驱动电流供应,且将有机EL元件21置于不发光状态。也就是说,驱动晶体管22还具有控制从有机EL元件21的发光和不发光的晶体管的功能。
通过驱动晶体管22的切换操作,设置了有机EL元件21处于不发光状态的时段(不发光时段),且可以控制在有机EL元件21的发光时段和不发光时段之间的比率(占空比)。通过该占空比控制,可以减少由于超过一帧显示时段从像素20的发光而导致的残像模糊。因此,可以进一步改进图像的质量、特别是运动图像的质量。
在要通过电源线33从电源扫描单元60选择性地供应的第一和第二电源电势Vcc和Vss中,第一电源电势Vcc是用于向驱动晶体管22供应用于驱动有机EL元件21发光的驱动电流的电源电势。第二电源电势Vss是用于向有机EL元件21施加反向偏压的电源电势。当第二电源电势Vss低于参考电势Vofs、或被设置在低于Vofs-Vth的电势、或更优选地设置在足够低于Vofs-Vth的电势时,Vth表示驱动晶体管22的阈值电压。
(2-3.基本电路操作)
接下来,参考图3所示的时序波形图和图4到9所示的操作说明图来描述具有上述结构的根据本实施例的有机EL显示设备10的基本电路操作。在图4到9所示的操作说明图中,为了图的简化,由符号来指示第一和第二采样晶体管24和26的切换。
图3中的时序波形图示出了第一扫描线31的电势WSA、第二扫描线32的电势WSB、电源线33的电势(电源电势)DS、信号线34的电势(Vsig/Vofs)和驱动晶体管22的栅极电势Vg和源极电势Vs的各个变化。在第一采样晶体管24和第二电容性元件25之间的连接节点是节点A的情况下,也示出了节点A的电势VA的变化。
(先前显示帧的发光时段)
在图3中的时序波形图中,在时间t1之前的时段是前一显示帧中有机EL元件21的发光时段。在该前一显示帧的发光时段期间,电源线33的电势DS是第一电源电势(此后称为“高电势”)Vcc,且第一和第二采样晶体管24和26处于非导通(截止)状态,如图4所示。
此时,驱动晶体管22被设计为操作在饱和区。因此,从电源线33通过驱动晶体管22向有机EL元件21供应随驱动晶体管的栅极-源极电压Vgs而变化的驱动电流(漏极-源极电流)Ids。因此,有机EL元件21以根据驱动电流Ids的电流值的亮度来发光。
在有机EL元件21中流动的电流Ids具有通过以下根据驱动晶体管22的栅极-源极电压Vgs的等式(1)表述的电流值。
Ids=(1/2)×m(W/L)Cox(Vgs-Vth)2(1)
在此,W表示驱动晶体管22的沟道宽度,L表示沟道长度,Cox表示每单位面积的栅极电容,且Vth表示驱动晶体管22的阈值电压。
在时间t1时,操作进入线序扫描中的新的显示帧(当前显示帧)。然后,电源线33的电势(电源电势)DS从高电势Vcc切换到第二电源电势(此后称为“低电势”)Vss,其相对于信号线34的参考电势Vofs足够低于Vofs-Vth。
此时,驱动晶体管22操作在线性区。在此,有机EL元件21的阈值电压由Vthel来表示,且公共电源线35的电势(阴极电势)由Vcath来表示。在低电势Vss被表述为Vss<Vthel+Vcath的情况下,驱动晶体管22的源极电势Vs变得与低电势Vss基本相等,因此,有机EL元件21被反向偏压置于熄灭状态。此时,电流流过从第一电容性元件23到驱动晶体管22的源极电极到漏极电极到电源线33的通路,如图5中的虚线箭头所示。
在时间t2时,第一和第二扫描线31和32的电势WSA和WSB从低电势侧转变到高电势侧。于是,第一和第二采样晶体管24和26进入导通(接通(on))状态,如图6所示。由于此时从信号输出单元70向信号线34供应参考电势Vofs,因此驱动晶体管22的栅极电势Vg和节点A的电势VA变为等于参考电势Vofs。
然后,驱动晶体管22的栅极-源极电压Vgs变得等于Vofs-Vss。除非栅极-源极电压Vgs或Vofs-Vss高于驱动晶体管22的阈值电压Vth,否则可以不进行稍后描述的阈值校正操作。因此,优选地建立被表述为Vofs-Vss>Vth的电势关系。
如上所述,将驱动晶体管22的栅极电势Vg固定为参考电势Vofs和将源极电势Vs固定(设置)为低电势Vss的操作是要在稍后描述的阈值校正处理(阈值校正操作)之前进行的准备(对于阈值校正的准备)。因此,参考电势Vofs和低电势Vss是驱动晶体管22的栅极电势Vg和源极电势Vs的各自初始电势。
(阈值校正时段)
在第一和第二采样晶体管24和26处于导通状态的情况下,在时间t3时,电源线33的电势DS从低电势Vss切换到Vcc。此时,电流流过从电源线33到驱动晶体管22的漏极电极到源极电极到第一电容性元件23的通路,如图7中的点划线箭头所示。
在此,有机EL元件21的等效电路由二极管D和电容Cel表示,如图7所示。因此,只要有机EL元件21的两端处的被表示为Vel的电压Vel等于或小于(Vthel+Vcath)(只要来自有机EL元件21的泄漏电流比驱动晶体管22中流动的电流小得多),就使用驱动晶体管22中流动的电流来对第一电容性元件23和有机EL元件21的等效电容Cel充电。
此时,有机EL元件21的两端处的电压Vel随阈值校正时间而变得更高,如图10所示。在经过了一定时间段之后,驱动晶体管22的栅极-源极电压Vgs收敛到驱动晶体管22的阈值电压Vth,或变得等于值Vth。此时,优选地建立关系Vel=Vofs-Vth(Vel等于或小于(Vthel+Vcath))。在时间t4时,第二扫描线32的电势WSB从高电势侧转变到低电势侧。因此,第二采样晶体管26进入非导通状态,且阈值校正操作结束。
(信号写入&迁移率校正时段)
在第一采样晶体管24维持在导通状态时,从信号输出单元70输出到信号线34的信号在时间t5时从参考电势Vofs切换为视频信号的信号电压Vsig。于是,视频信号的信号电压Vsig通过第一采样晶体管24被写入到节点A中。视频信号的信号电压Vsig是取决于音调(tone)的电压。
此时,节点A的电势VA的变化通过第二电容性元件25被输入到驱动晶体管22的栅极电极,如图8所示。在此,由于节点A的VA的该变化,驱动晶体管22的栅极电势Vg从参考电势Vofs增加了ΔV。由于电流从电源线33流入驱动晶体管22,因此驱动晶体管22的源极电势Vs随着时间的流逝而变得更高。
由于驱动晶体管22的栅极电极不电连接到信号线34(即,由于驱动晶体管22的栅极电极浮置),因此栅极电势Vg随着源极电势Vs变得更高而变得更高。除非此时驱动晶体管22的源极电势Vs超过有机EL元件21的阈值电压Vthel和阴极电压Vcath的总和(或如果来自有机EL元件21的泄漏电流比驱动晶体管22中流动的电流小得多),否则使用驱动晶体管22中流动的电流来对有机EL元件21的等效电容Cel和第一和第二电容性元件23和25充电。
由于驱动晶体管22的阈值校正操作此时已经完成,因此驱动晶体管22中流动的电流反映了驱动晶体管22的迁移率m。具体地,如果迁移率m高,则电流量大,且源极电势Vs迅速变得更高,如图11所示。另一方面,如果迁移率m低,则电流量小,且源极电势Vs缓慢变得更高。
因此,驱动晶体管22的栅极-源极电压Vgs反映迁移率m,且具有使得在经过了一定时段之后完成对迁移率m的校正这样的值。也就是说,并行地进行视频信号的信号电压Vsig向像素20中的写入和驱动晶体管22的迁移率m的校正。应该注意,驱动晶体管22的迁移率m是形成驱动晶体管22的沟道的半导体薄膜的迁移率。
在此假设第一电容性元件23的保持电压Vgs与视频信号的信号电压Vsig的比率、或写增益G是1(理想值)。因此,驱动晶体管22的源极电势Vs增加至被表述为Vofs-Vth+DVs的电势,于是,驱动晶体管22的栅极-源极电压Vgs变得等于Vsig-Vofs+Vth-DVs。
具体地,从第一电容性元件23中保持的电压(Vsig-Vofs+Vth)中减去驱动晶体管22的电源电势Vs的增量DVs,或该增量DVs具有对第一电容性元件23中存储的电荷放电的效果。换句话说,电源电势Vs的增量DVs用作对第一电容性元件23的负反馈。因此,电源电势Vs的增量DVs是负反馈的量。
如上所述,通过取决于驱动晶体管22中流动的漏极-源极电流Ids的反馈的量DVs来向栅极-源极电压Vgs施加负反馈。以此方式,可以消除驱动晶体管22的漏极-源极电流Ids对迁移率m的依赖。该消除处理是校正驱动晶体管22的迁移率m在像素之间的变化的迁移率校正处理。
更具体地,随着被写入驱动晶体管22的栅极电极中的视频信号的信号幅度Vin(=Vsig-Vofs)变得更高,漏极-源极电流Ids变得更大,且负反馈的量DVs的绝对值也变得更大。因此,进行根据发光亮度的迁移率校正处理。
在视频信号的信号幅度Vin恒定的情况下,随着驱动晶体管22的迁移率m变高,负反馈的量DVs的绝对值变大。因此,可以消除迁移率m在像素之间的变化。因此,可以说负反馈的量DVs是迁移率校正处理中的校正量。
(当前显示帧的发光时段)
在时间t6时,第一扫描线31的电势WSA从高电势侧转变到低电势侧,且第一采样晶体管24进入非导通状态,如图9所示。因此,信号写入和迁移率校正完成,且操作进入当前显示帧的发光时段。
由于第二采样晶体管26处于非导通状态,驱动晶体管22的栅极电极从信号线34电断开,因此进入浮置状态。当驱动晶体管22的栅极电极处于浮置状态时,随着驱动晶体管22的源极电势Vs的变化而变化的栅极电势Vg也变化,因为第一电容性元件23被连接在驱动晶体管22的栅极和源极之间。
具体地,驱动晶体管22的源极电势Vs和栅极电势Vs变高,同时维持在第一电容性元件23中所保持的栅极-源极电压Vgs。驱动晶体管22的源极电势Vs增加到取决于晶体管的饱和电流Ids的有机EL元件21的发光电压Voled。
其中驱动晶体管22的栅极电势Vg如上所述随源极电势Vs的变化而变化的操作是自举(bootstrap)操作。换句话说,自举操作是其中驱动晶体管22的栅极电势Vg和源极电势Vs变化、同时维持第一电容性元件23中的栅极-源极电压Vgs或第一电容性元件23的两端之间的电压的操作。
当驱动晶体管22的栅极电极进入浮置状态时,驱动晶体管22的漏极-源极电流Ids开始流入有机EL元件21中。因此,有机EL元件21的阳极电势根据电流Ids而变高。当有机EL元件21的阳极电势超过Vthel+Vcath时,驱动电流开始流入有机EL元件21中。因此,有机EL元件21开始发光。
有机EL元件21的发光电流由根据那时的栅极-源极电压Vgs的驱动晶体管22的饱和电流Ids来限定。因此,驱动晶体管22用作在每个信号电压Vsig处的恒定电流源。
有机EL元件21的阳极电势的增量既不多于也不少于驱动晶体管22的源极电势Vs的增量。随着驱动晶体管22的源极电势Vs变高,驱动晶体管22的栅极电势Vg也由于第一电容性元件23的自举操作而变高。
如果此时自举增益为1(理想值),则驱动晶体管22的栅极电势Vg的增量变得等于源极电势Vs的增量。因此,在发光时段期间,驱动晶体管22的栅极-源极电压Vgs被维持在Vsig-Vofs+Vth-DVs。
在上述系列电路操作中,在一个水平时段(1H)中进行用于阈值校正的准备、阈值校正、视频信号的信号电压Vsig的写入(信号写入)和迁移率校正。而且,在时间t5和时间t6之间的时段中并行进行信号写入和迁移率校正。
(划分阈值校正)
虽然已经描述了仅进行一次阈值校正处理的驱动方法作为例子,但是该驱动方法仅是示例,且本公开不局限于该驱动方法。例如,也能够使用用于通过在划分阈值校正处理并在几个时段期间进行几次阈值校正处理来进行所谓的划分阈值校正的驱动方法,该几个时段不仅包括与迁移率校正和信号写入一起进行阈值校正处理的1H时段、而且包括在上述1H时段之前的几个水平时段。
根据用于进行该划分阈值校正的驱动方法,即使被分配作为一个水平时段的时间由于为了更高分辨率的像素数量的增加而缩短,也可以保证在几个时段期间的足够长的时间段作为阈值校正时段。因此,即使被分配作为一个水平时段的时间被缩短,也可以保证足够长的时间段作为阈值校正时段,因此当然可以进行阈值校正处理。
(2-4.该实施例的功能和效果)
在其中以矩阵方式布置每个包括有机EL元件21作为电流驱动电光元件的像素20的有机EL显示设备10中,如果有机EL元件21的发光时间变长,则有机EL元件21的I-V特征随时间恶化。因此,驱动晶体管22和有机EL元件21的操作点变化。因此,即使向驱动晶体管22的栅极电极施加相同的电压,驱动晶体管22的源极电势Vs也变化。则驱动晶体管22的栅极-源极电压Vgs变化,导致有机EL元件21的发光亮度的变化。
另一方面,在根据该实施例的具有上述结构的有源-矩阵有机EL显示设备10中,通过第一电容性元件23的自举操作将驱动晶体管22的栅极-源极电压Vgs维持在恒定值,因此流入有机EL元件21中的电流不改变。因此,即使有机EL元件21的I-V特性恶化,有机EL元件21的发光亮度也不改变,因为恒定的漏极-源极电流Ids继续流入有机EL元件21中(针对有机EL元件21的特性的变化的补偿功能)。
根据该实施例的有机EL显示设备10还可以通过在每个像素20中提供的定时电路27的功能来调整当写入视频信号的信号电压Vsig时的写入时间。因此,即使用于写入信号电压Vsig的时间由于第一写入扫描信号WSA的波形的变钝而缩短,也可以将写入时间调整为只要波形尖锐就被维持的原始时间长度。因此,可以最小化第一写入扫描信号WSA的波形的变钝对图像质量的影响。
如上所述,与在视频信号的信号电压Vsig的写入时段期间写入信号电压Vsig并行地进行校正驱动晶体管22的迁移率m在像素之间的变化的迁移率校正处理。也就是说,用于写入视频信号的信号电压Vsig的时间也是用于校正驱动晶体管22的迁移率m在像素之间的变化的迁移率校正时间。
因此,当第一写入扫描信号WSA的波形由于由第一扫描线31(311到31m)的互连电阻和互连电容导致的传播时延的影响而变钝时,迁移率校正时间变得比最佳校正时间短。因此,诸如阴影的图像缺陷出现。
在此,用于迁移率校正的最佳校正时间t通过如下等式表述:t=C/(kmVsig)(2).在等式(2)中,常数k被表述为k=(1/2)(W/L)Cox。而且,C表示在迁移率校正时放电的节点的电容。在图2所示的电路例子中,C是有机EL有机21的等效电容Cel、第一电容性元件23的电容、和第二电容性元件25的电容的组合电容。
即使当迁移率校正时间由于第一写入扫描信号WSA的波形的变钝而变得比最佳校正时间t短时,根据该实施例的有机EL显示设备10也可以以如下方式延长迁移率校正时间。也就是说,在根据该实施例的有机EL显示设备10中,通过定时电路27的功能,不是像专利文献1中公开的现有技术中那样在将驱动晶体管的栅极电极固定在信号线的电势处时进行迁移率校正。
因此,驱动晶体管22的栅极电势Vg也随源极电势Vs而变化,且在相同的时间段中,驱动晶体管22的栅极-源极电压Vgs的降低小于专利文献1中公开的现有技术中的降低。因此,可以使得迁移率校正时间更长。因此,可以针对诸如阴影的图像缺陷采取措施。
为了不使用该实施例的结构来解决由迁移率校正时间的缩短而导致的问题,优选使得像素阵列单元30的外围电路的缓冲器大小、或更具体地使得第一写入扫描单元40的缓冲器大小更大。但是,具有增加的缓冲器大小的外围电路阻碍了显示面板80的帧的宽度的减少,或者阻碍了有机EL显示设备10的小型化。
另一方面,在根据该实施例的有机EL显示设备10中,可以使得用于驱动第一采样晶体管24的第一写入扫描信号WSA的波形的变钝的影响更小。因此,可以使得显示面板80的帧更窄,且可以使得有机EL显示设备10的大小更小。
而且,如上所述,更高的分辨率和更高的亮度导致每个像素的开放区域的减少以及整体电容的减少。因此,用于写入视频信号的信号电压Vsig的时间趋于变得更短。为了应对该问题,调整用于写入信号电压Vsig的时间以便显示设备可以具有更高的分辨率和更高的亮度。
<3.修改>
虽然至今已经描述了优选实施例,但是根据本公开的实施例的技术不限于上述实施例,且可以在此要求的本公开的范围内做出各种改变和修改。
例如,在上述实施例的有机EL显示设备中,使用有机EL元件作为像素20的电光元件。但是,根据本公开的实施例的技术不局限于此应用例子。具体地,根据本公开的实施例的技术可以被应用于使用具有随设备中流动的电流值而变化的发光亮度的电流驱动电光元件(发光元件)、诸如无机EL元件、LED元件和半导体激光元件的任何显示设备。
而且,在上述实施例中,当第一采样晶体管24处于导通状态时,操作在时间t5时进入信号写入和迁移率校正的时段,其中在该时间t5时,向信号线34供应视频信号的信号电压Vsig,如从图3中的时序波形图显然的。
可替换地,当阈值校正操作结束时,可以将第一和第二采样晶体管24和26两者置于非导通状态,且在向信号线34供应视频信号的信号电压Vsig之后可以将第一采样晶体管24置于导通状态,如图12中的时序波形图所示。在该情况下,操作在时间t5'时进入信号写入和迁移率校正的时段,其中在该时间t5'时,第一采样晶体管24被置于导通状态。
在这种结构中,仅通过用于第一采样晶体管24的导通/非导通的定时来确定用于信号写入和迁移率校正的时间。因此,可以有利地使得时间变化比其中确定用于供应信号电压Vsig的时序和该时段的开始的上述实施例中的更小。
<4.电子装置>
可以使用根据本公开的实施例的上述显示设备作为在各领域中使用的电子装置中的显示单元(显示设备),其中,输入到电子装置的视频信号或在电子装置中生成的视频信号被显示为图像或视频图像。
如从该实施例的上述描述中显然的,根据本公开的实施例的显示设备特征化地能够减小由用于采样视频信号并将视频信号写入像素中的采样晶体管的控制脉冲的波形的钝性导致的图像质量恶化。因此,可以通过使用根据本公开的实施例的显示设备作为各领域中使用的电子装置中的显示单元来实现高质量图像显示。
使用根据本公开的实施例的显示设备作为显示单元的电子装置的例子包括数码相机、视频摄像机、游戏机、和笔记本尺寸个人计算机。具体地,优选地使用根据本公开的实施例的显示设备作为包括诸如电子书阅读器和电子腕表的便携式信息终端和诸如便携式电话设备和PDA(个人数字助理)的便携式通信设备的电子装置中的显示单元。
<5.根据本公开的实施例的结构>
本公开可以以如下结构来实施。
(1)一种显示设备,具有在其中布置的像素电路,该像素电路包括电光元件、用于驱动该电光元件的驱动晶体管、以及连接在驱动晶体管的栅极电极和驱动晶体管的源极/漏极电极之一之间的第一电容性元件。在该显示设备中,该像素电路写入视频信号,且包括能够调整用于写入该视频信号的时间的定时电路。
(2)根据(1)的显示设备,其中,该定时电路通过与该第一电容性元件共享的电容来调整用于写入该视频信号的时间。
(3)根据(2)的显示设备,其中,该定时电路被形成为具有:第一采样晶体管,具有连接到信号线的其源极/漏极电极之一;第二电容性元件,连接在第一采样晶体管的源极/漏极电极的另一个和驱动晶体管的栅极电极之间;以及第二采样晶体管,连接在信号线和驱动晶体管的栅极电极之间。
(4)根据(3)的显示设备,其中,该定时电路将第一采样晶体管置于导通状态且将第二采样晶体管置于非导通状态,以在向驱动晶体管施加电流时写入视频信号。
(5)根据(4)的显示设备,其中,当写入视频信号时,该定时电路将第二电容性元件插入在信号线和驱动晶体管的栅极电极之间,且通过与第一电容性元件和第二电容性元件共享的电容来调整用于写入视频信号的时间。
(6)根据(3)的显示设备,其中,在向信号线供应视频信号之后,像素电路在第一采样晶体管被置于导通状态的时间时开始写入视频信号。
(7)根据(1)到(6)的任一个的显示设备,其中,在向驱动晶体管施加电流时,像素电路写入视频信号并校正驱动晶体管的迁移率。
(8)根据(7)的显示设备,其中,像素电路通过向在驱动晶体管的栅极和源极之间的电势差施加负反馈,将驱动晶体管的迁移率校正了取决于驱动晶体管中流动的电流的校正量。
(9)一种具有在其中布置的像素电路的显示设备,所述像素电路包括:电光元件;驱动晶体管,用于驱动所述电光元件;第一电容性元件,连接在所述驱动晶体管的栅极电极和所述驱动晶体管的源极/漏极电极之一之间;第一采样晶体管,具有连接到信号线的其源极/漏极电极之一;第二电容性元件,连接在所述第一采样晶体管的源极/漏极电极的另一个和所述驱动晶体管的栅极电极之间;以及第二采样晶体管,连接在信号线和驱动晶体管的栅极电极之间。
(10)一种电子装置,包括显示设备,该显示设备具有在其中布置的像素电路,该像素电路包括电光元件、用于驱动该电光元件的驱动晶体管、和连接在驱动晶体管的栅极电极和驱动晶体管的源极/漏极电极之一之间的第一电容性元件。在该电子装置中,该像素电路写入视频信号,且包括能够调整用于写入视频信号的时间的定时电路。
(11)一种像素电路,包括:电光元件;第一电容性元件和第二电容性元件,所述第一电容性元件和第二电容性元件在节点处连接;
第一采样晶体管,所述第二电容性元件连接到所述第一采样晶体管的电流端子,所述第一采样晶体管被配置为将来自连接的信号线的输入信号采样到至少所述第二电容性元件中;第二采样晶体管;以及驱动晶体管,具有栅极端子、第一电流端子和第二电流端子,所述栅极端子连接到所述第一电容性元件,所述第一电流端子连接到电源线,且所述第二电流端子连接到电光元件,所述驱动晶体管被配置为取决于由至少所述第二电容性元件保持的输入信号而向所述电光元件施加电流。在第一时段期间,第二采样晶体管被配置为向驱动晶体管的栅极端子施加参考电势,且在第一时段之后发生的校正时段期间,第二采样晶体管被配置为将参考电势从驱动晶体管的栅极端子断开。
(12)根据(11)的像素电路,其中,在所述校正时段期间将所述栅极端子从所述参考电势断开使得所述栅极端子浮置,以便在所述校正时段期间,所述栅极端子的电势根据所述驱动晶体管的第二电流端子的电势的改变而改变。
(13)根据(12)的像素电路,其中,所述第一采样晶体管在所述校正时段期间对来自所述信号线的输入信号采样。
(14)根据(11)的像素电路,其中,所述第二采样晶体管连接到所述信号线,所述信号线在第一时段期间处于所述参考电势,且所述第一和第二采样晶体管两者都被配置为在所述第一时段期间导通,使得连接所述第一电容性元件和所述第二电容性元件的节点在所述第一时段期间处于所述参考电势,所述节点连接到所述驱动晶体管的栅极端子。
(15)根据(14)的像素电路,其中,所述信号线在所述校正时段期间处于所述输入信号电势,所述第一采样晶体管被配置为在所述校正时段期间导通,所述第二采样晶体管被配置为在所述校正时段期间截止,以便所述第一采样晶体管在所述校正时段期间将所述输入信号采样到至少所述第二电容性元件中,而所述第二采样晶体管浮置所述驱动晶体管的栅极端子。
(16)根据(11)的像素电路,其中,所述第一电容性元件连接到所述电光元件和所述驱动晶体管的栅极端子,且所述第二电容性元件具有连接到所述采样晶体管的电流端子的第一端子和连接到所述驱动晶体管的栅极端子的第二端子。
(17)根据(16)的像素电路,其中,所述第二采样晶体管连接到所述信号线,所述信号线在第一时段期间处于所述参考电势,且所述第一和第二采样晶体管两者都被配置为在所述第一时段期间导通,以便在所述第一时段期间向所述第二电容性元件的第一和第二端子施加所述参考电势。
(18)根据(17)的像素电路,其中,所述信号线在所述校正时段期间处于所述输入信号电势,所述第一采样晶体管被配置为在所述校正时段期间导通,所述第二采样晶体管被配置为在所述校正时段期间截止,以便所述第一采样晶体管在所述校正时段期间将所述输入信号采样到至少所述第二电容性元件中,而所述第二采样晶体管浮置所述驱动晶体管的栅极端子。
(19)根据(18)的像素电路,其中,在所述校正时段期间负反馈电流从所述驱动晶体管的第二电流端子流到所述第二电容性元件。
(20)根据(11)的像素电路,其中,在所述校正时段期间负反馈电流从所述驱动晶体管的第二电流端子流到所述第二电容性元件以提供对所述驱动晶体管的迁移率校正。
(21)一种显示设备,包括多个根据(11)的像素电路;以及至少一个扫描单元,被配置为提供参考电势和在信号线上的输入信号电势,且向第一和第二采样晶体管提供控制信号。
(22)一种包括根据(21)的显示设备的电子装置。
(23)根据(22)的电子装置,其中,在所述校正时段期间将所述栅极端子从所述参考电势断开使得所述栅极端子浮置,以便在所述校正时段期间所述栅极端子的电势根据所述驱动晶体管的第二电流端子的电势的改变而改变。
(24)根据(23)的电子装置,其中,所述第一采样晶体管在所述校正时段期间对来自所述信号线的输入信号采样。
(25)根据(22)的电子装置,其中,所述第二采样晶体管连接到所述信号线,所述信号线在第一时段期间处于所述参考电势,且所述第一和第二采样晶体管两者都被配置为在所述第一时段期间导通,以便使得连接所述第一电容性元件和所述第二电容性元件的节点在所述第一时段期间处于所述参考电势,所述节点连接到所述驱动晶体管的栅极端子。
(26)根据(25)的电子装置,其中,所述信号线在所述校正时段期间处于所述输入信号电势,所述第一采样晶体管被配置为在所述校正时段期间导通,所述第二采样晶体管被配置为在所述校正时段期间截止,以便所述第一采样晶体管在所述校正时段期间将所述输入信号采样到至少所述第二电容性元件中,而所述第二采样晶体管浮置所述驱动晶体管的栅极端子。
(27)根据(22)的电子装置,其中,所述第一电容性元件连接到所述电光元件和所述驱动晶体管的栅极端子,且所述第二电容性元件具有连接到所述采样晶体管的电流端子的第一端子和连接到所述驱动晶体管的栅极端子的第二端子。
(28)根据(27)的电子装置,其中,所述第二采样晶体管连接到所述信号线,所述信号线在第一时段期间处于所述参考电势,且所述第一和第二采样晶体管两者都被配置为在所述第一时段期间导通,以便在所述第一时段期间,向所述第二电容性元件的第一和第二端子施加所述参考电势。
(29)根据(28)的电子装置,其中,所述信号线在所述校正时段期间处于所述输入信号电势,所述第一采样晶体管被配置为在所述校正时段期间导通,所述第二采样晶体管被配置为在所述校正时段期间截止,以便所述第一采样晶体管在所述校正时段期间将所述输入信号采样到至少所述第二电容性元件中,而所述第二采样晶体管浮置所述驱动晶体管的栅极端子。
(30)根据(29)的电子装置,其中,在所述校正时段期间负反馈电流从所述驱动晶体管的第二电流端子流到所述第二电容性元件。
本领域技术人员应该理解,取决于设计需求或其他因素,可以进行各种修改、组合、子组合和变更,只要它们处于所附权利要求或其等同物的范围内。
本公开包含涉及在2012年8月31日在日本专利局提交的日本优先权专利申请JP2012-191639中公开的主题,其全部内容被引用附于此。
[参考标记列表]
10有机EL显示设备
20像素(像素电路)
21有机EL元件
22驱动晶体管
23第一电容性元件
24第一采样晶体管
25第二电容性元件
26第二采样晶体管
27定时电路
30像素阵列单元
31(311-31m)第一扫描线
32(321-32m)第二扫描线
33(331-33m)电源线
34(341-34n)信号线
35公共电源线
40第一写入扫描单元
50第二写入扫描单元
60电源扫描单元
70信号输出单元
80显示面板
Claims (18)
1.一种像素电路,包括:
电光元件;
第一电容性元件和第二电容性元件,所述第一电容性元件和所述第二电容性元件在节点处连接;
第一采样晶体管,所述第二电容性元件连接到所述第一采样晶体管的电流端子,所述第一采样晶体管被配置为将来自连接的信号线的输入信号采样到至少所述第二电容性元件中;
第二采样晶体管;以及
驱动晶体管,具有栅极端子、第一电流端子和第二电流端子,所述栅极端子连接到所述第一电容性元件,所述第一电流端子连接到电源线,且所述第二电流端子连接到所述电光元件,所述驱动晶体管被配置为取决于由至少所述第二电容性元件保持的输入信号而向所述电光元件施加电流,
其中,在第一时段期间,所述第二采样晶体管被配置为向所述驱动晶体管的栅极端子施加参考电势,
在所述第一时段之后发生的校正时段期间,所述第二采样晶体管被配置为将参考电势从所述驱动晶体管的栅极端子断开,以及
所述第二采样晶体管连接到所述信号线,所述信号线在所述校正时段期间处于所述输入信号电势,所述第一采样晶体管被配置为在所述校正时段期间导通,所述第二采样晶体管被配置为在所述校正时段期间截止,以便所述第一采样晶体管在所述校正时段期间将所述输入信号采样到至少所述第二电容性元件中,而所述第二采样晶体管浮置所述驱动晶体管的栅极端子。
2.根据权利要求1所述的像素电路,其中,在所述校正时段期间将所述栅极端子从所述参考电势断开使得所述栅极端子浮置,以便在所述校正时段期间,所述栅极端子的电势根据所述驱动晶体管的第二电流端子的电势的改变而改变。
3.根据权利要求2所述的像素电路,其中,所述第一采样晶体管在所述校正时段期间对来自所述信号线的输入信号采样。
4.根据权利要求1所述的像素电路,其中,所述信号线在所述第一时段期间处于所述参考电势,且所述第一和第二采样晶体管两者都被配置为在所述第一时段期间导通,以便使得连接所述第一电容性元件和所述第二电容性元件的节点在所述第一时段期间处于所述参考电势,所述节点连接到所述驱动晶体管的栅极端子。
5.根据权利要求1所述的像素电路,其中,所述第一电容性元件连接到所述电光元件和所述驱动晶体管的栅极端子,且所述第二电容性元件具有连接到所述第一采样晶体管的电流端子的第一端子和连接到所述驱动晶体管的栅极端子的第二端子。
6.根据权利要求5所述的像素电路,其中,所述第二采样晶体管连接到所述信号线,所述信号线在所述第一时段期间处于所述参考电势,且所述第一和第二采样晶体管两者都被配置为在所述第一时段期间导通,以便在所述第一时段期间,向所述第二电容性元件的第一和第二端子施加所述参考电势。
7.根据权利要求6所述的像素电路,其中,所述信号线在所述校正时段期间处于所述输入信号电势,所述第一采样晶体管被配置为在所述校正时段期间导通,所述第二采样晶体管被配置为在所述校正时段期间截止,以便所述第一采样晶体管在所述校正时段期间将所述输入信号采样到至少所述第二电容性元件中,而所述第二采样晶体管浮置所述驱动晶体管的栅极端子。
8.根据权利要求7所述的像素电路,其中,在所述校正时段期间负反馈电流从所述驱动晶体管的第二电流端子流到所述第二电容性元件。
9.根据权利要求1所述的像素电路,其中,在所述校正时段期间负反馈电流从所述驱动晶体管的第二电流端子流到所述第二电容性元件以提供对所述驱动晶体管的迁移率校正。
10.一种显示设备,包括:
多个根据权利要求1所述的像素电路;以及
至少一个扫描单元,被配置为提供在信号线上的参考电势和输入信号电势,且向第一和第二采样晶体管提供控制信号。
11.一种电子装置,包括根据权利要求10所述的显示设备。
12.根据权利要求11所述的电子装置,其中,在所述校正时段期间将所述栅极端子从所述参考电势断开使得所述栅极端子浮置,以便在所述校正时段期间,所述栅极端子的电势根据所述驱动晶体管的第二电流端子的电势的改变而改变。
13.根据权利要求12所述的电子装置,其中,所述第一采样晶体管在所述校正时段期间对来自所述信号线的输入信号采样。
14.根据权利要求11所述的电子装置,其中,所述第二采样晶体管连接到所述信号线,所述信号线在第一时段期间处于所述参考电势,且所述第一和第二采样晶体管两者都被配置为在所述第一时段期间导通,以便使得连接所述第一电容性元件和所述第二电容性元件的节点在所述第一时段期间处于所述参考电势,所述节点连接到所述驱动晶体管的栅极端子。
15.根据权利要求14所述的电子装置,其中,所述信号线在所述校正时段期间处于所述输入信号电势,所述第一采样晶体管被配置为在所述校正时段期间导通,所述第二采样晶体管被配置为在所述校正时段期间截止,以便所述第一采样晶体管在所述校正时段期间将所述输入信号采样到至少所述第二电容性元件中,而所述第二采样晶体管浮置所述驱动晶体管的栅极端子。
16.根据权利要求11所述的电子装置,其中,所述第一电容性元件连接到所述电光元件和所述驱动晶体管的栅极端子,且所述第二电容性元件具有连接到所述第一采样晶体管的电流端子的第一端子和连接到所述驱动晶体管的栅极端子的第二端子。
17.根据权利要求16所述的电子装置,其中,所述信号线在第一时段期间处于所述参考电势,且所述第一和第二采样晶体管两者都被配置为在所述第一时段期间导通,以便在所述第一时段期间,向所述第二电容性元件的第一和第二端子施加所述参考电势。
18.根据权利要求11所述的电子装置,其中,在所述校正时段期间负反馈电流从所述驱动晶体管的第二电流端子流到所述第二电容性元件。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012-191639 | 2012-08-31 | ||
JP2012191639A JP2014048485A (ja) | 2012-08-31 | 2012-08-31 | 表示装置及び電子機器 |
PCT/JP2013/005000 WO2014034072A2 (en) | 2012-08-31 | 2013-08-23 | Display device and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104584111A CN104584111A (zh) | 2015-04-29 |
CN104584111B true CN104584111B (zh) | 2017-02-22 |
Family
ID=49165815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380043890.8A Expired - Fee Related CN104584111B (zh) | 2012-08-31 | 2013-08-23 | 显示设备和电子装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20150221253A1 (zh) |
JP (1) | JP2014048485A (zh) |
KR (1) | KR20150046022A (zh) |
CN (1) | CN104584111B (zh) |
WO (1) | WO2014034072A2 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6164059B2 (ja) * | 2013-11-15 | 2017-07-19 | ソニー株式会社 | 表示装置、電子機器、及び表示装置の駆動方法 |
US10141020B2 (en) * | 2014-07-23 | 2018-11-27 | Sharp Kabushiki Kaisha | Display device and drive method for same |
JP6755689B2 (ja) | 2016-03-30 | 2020-09-16 | 株式会社Joled | 表示装置 |
JP6706971B2 (ja) | 2016-06-02 | 2020-06-10 | 株式会社Joled | 表示装置 |
US10839752B2 (en) * | 2016-09-21 | 2020-11-17 | Sony Semiconductor Solutions Corporation | Display device and electronic apparatus |
JP7184491B2 (ja) * | 2017-12-06 | 2022-12-06 | 株式会社半導体エネルギー研究所 | 表示装置および電子機器 |
WO2022118458A1 (ja) * | 2020-12-04 | 2022-06-09 | シャープ株式会社 | 表示装置および画素回路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101251978A (zh) * | 2007-02-20 | 2008-08-27 | 索尼株式会社 | 显示装置和其驱动方法 |
JP2010039397A (ja) * | 2008-08-08 | 2010-02-18 | Sony Corp | 表示装置及び電子機器 |
CN101714332A (zh) * | 2008-10-07 | 2010-05-26 | 索尼株式会社 | 显示器装置和显示器驱动方法 |
CN101887689A (zh) * | 2009-05-12 | 2010-11-17 | 索尼公司 | 显示设备和显示方法 |
CN101887687A (zh) * | 2009-05-12 | 2010-11-17 | 索尼公司 | 像素电路、显示装置和用于像素电路的驱动方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4240059B2 (ja) | 2006-05-22 | 2009-03-18 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP4600780B2 (ja) * | 2007-01-15 | 2010-12-15 | ソニー株式会社 | 表示装置及びその駆動方法 |
-
2012
- 2012-08-31 JP JP2012191639A patent/JP2014048485A/ja active Pending
-
2013
- 2013-08-23 US US14/421,350 patent/US20150221253A1/en not_active Abandoned
- 2013-08-23 KR KR20157003187A patent/KR20150046022A/ko not_active Application Discontinuation
- 2013-08-23 WO PCT/JP2013/005000 patent/WO2014034072A2/en active Application Filing
- 2013-08-23 CN CN201380043890.8A patent/CN104584111B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101251978A (zh) * | 2007-02-20 | 2008-08-27 | 索尼株式会社 | 显示装置和其驱动方法 |
JP2010039397A (ja) * | 2008-08-08 | 2010-02-18 | Sony Corp | 表示装置及び電子機器 |
CN101714332A (zh) * | 2008-10-07 | 2010-05-26 | 索尼株式会社 | 显示器装置和显示器驱动方法 |
CN101887689A (zh) * | 2009-05-12 | 2010-11-17 | 索尼公司 | 显示设备和显示方法 |
CN101887687A (zh) * | 2009-05-12 | 2010-11-17 | 索尼公司 | 像素电路、显示装置和用于像素电路的驱动方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104584111A (zh) | 2015-04-29 |
WO2014034072A2 (en) | 2014-03-06 |
WO2014034072A3 (en) | 2014-08-07 |
US20150221253A1 (en) | 2015-08-06 |
KR20150046022A (ko) | 2015-04-29 |
JP2014048485A (ja) | 2014-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10909919B2 (en) | Display device, method for driving display device, and electronic apparatus | |
US11810507B2 (en) | Display device and electronic apparatus | |
CN104584111B (zh) | 显示设备和电子装置 | |
US8736521B2 (en) | Display device and electronic apparatus have the same | |
CN102810292B (zh) | 电光学装置以及电子设备 | |
CN109102777B (zh) | 显示装置、用于驱动该显示装置的方法以及电子设备 | |
JP5780649B2 (ja) | バッファ回路、走査回路、表示装置、及び、電子機器 | |
JP5780650B2 (ja) | レベルシフタ回路、走査回路、表示装置、及び、電子機器 | |
CN108597445B (zh) | 显示装置、用于显示装置的驱动方法和电子设备 | |
US11289019B2 (en) | Pixel circuit, display device, method for driving pixel circuit, and electronic apparatus | |
US7839363B2 (en) | Active matrix display device | |
WO2020100616A1 (ja) | 画素回路、表示装置、画素回路の駆動方法および電子機器 | |
US11398186B2 (en) | Pixel circuit, display device, driving method of pixel circuit, and electronic apparatus | |
US11263979B2 (en) | Organic light-emitting diode display with voltage follower and display method thereof | |
CN103680390A (zh) | 显示装置和电子设备 | |
CN102592532B (zh) | 有机电致发光显示单元和电子设备 | |
JP6690614B2 (ja) | 表示装置 | |
US20140218270A1 (en) | Display device, driving method of display device, and electronic apparatus | |
JP2013125243A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD. Free format text: FORMER OWNER: SONY CORP Effective date: 20150710 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20150710 Address after: Tokyo, Japan Applicant after: JOLED Inc. Address before: Tokyo, Japan Applicant before: Sony Corp. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170222 |