WO2020100616A1 - 画素回路、表示装置、画素回路の駆動方法および電子機器 - Google Patents

画素回路、表示装置、画素回路の駆動方法および電子機器 Download PDF

Info

Publication number
WO2020100616A1
WO2020100616A1 PCT/JP2019/042826 JP2019042826W WO2020100616A1 WO 2020100616 A1 WO2020100616 A1 WO 2020100616A1 JP 2019042826 W JP2019042826 W JP 2019042826W WO 2020100616 A1 WO2020100616 A1 WO 2020100616A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
terminal
signal
pixel circuit
display device
Prior art date
Application number
PCT/JP2019/042826
Other languages
English (en)
French (fr)
Inventor
直史 豊村
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to CN201980072974.1A priority Critical patent/CN112970055A/zh
Publication of WO2020100616A1 publication Critical patent/WO2020100616A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Definitions

  • the present disclosure relates to a pixel circuit, a display device, a driving method of the pixel circuit, and an electronic device.
  • Patent Document 1 discloses a technique of a display device capable of shortening the writing time of the initialization voltage to the gate node of the drive transistor in performing the operation of correcting the characteristic of the drive transistor.
  • a new and improved pixel circuit, a display device, a pixel circuit driving method, and an electronic device capable of preventing the occurrence of lateral crosstalk when an image having a specific pattern is displayed To propose.
  • a light emitting element a drive transistor having a first terminal connected to an anode of the light emitting element, a second terminal connected to a gate of the drive transistor, and a signal voltage written to the drive transistor are sampled.
  • a sampling transistor, a light emission control transistor having a first terminal connected to the second terminal of the drive transistor and a power supply line supplying a power supply voltage to the second terminal, and an anode of the light emitting element at a predetermined timing.
  • a reset transistor for resetting to a predetermined potential, and turning on the light emission control transistor before the signal voltage is switched from the video signal of the previous frame to the threshold correction reference potential of the drive transistor to turn on the light emission control transistor.
  • a pixel circuit for writing the power supply voltage to two terminals is provided.
  • a light emitting element a driving transistor having a first terminal connected to an anode of the light emitting element, a second terminal connected to a gate of the driving transistor, and a signal voltage written to the driving transistor are provided.
  • a method for driving a pixel circuit which includes writing the power supply voltage to a second terminal of a drive transistor.
  • FIG. 3 is an explanatory diagram illustrating a configuration example of a display device 100 according to an embodiment of the present disclosure.
  • FIG. It is explanatory drawing which shows the more detailed structural example of the display apparatus 100 which concerns on the same embodiment. It is explanatory drawing which shows the more detailed structural example of the display apparatus 100 which concerns on the same embodiment. It is explanatory drawing which extracted and showed the pixel circuit shown in FIG.
  • FIG. 11 is an explanatory diagram showing a comparative example of the driving method of the display device 100 according to the same embodiment.
  • 7 is an explanatory diagram showing an example of a display pattern displayed on the display device 100.
  • FIG. It is explanatory drawing which shows the drive timing example in a comparative example. It is explanatory drawing which shows the drive timing example in a comparative example.
  • FIG. 21 is an explanatory diagram showing a modified example of the pixel circuit of the display device 100 according to the same embodiment.
  • FIG. 17 is an explanatory diagram showing a driving example in the display device 100 including the pixel circuit shown in FIG. 16.
  • FIG. 3 is an explanatory diagram showing a driving method for the display device 100 according to the same embodiment. It is an explanatory view showing an example of drive timing. It is an explanatory view showing an example of drive timing.
  • FIG. 3 is an explanatory diagram showing a driving method for the display device 100 according to the same embodiment.
  • FIG. 21 is an explanatory diagram showing a modified example
  • FIG. 17 is an explanatory diagram showing a driving example in the display device 100 including the pixel circuit shown in FIG. 16.
  • FIG. 17 is an explanatory diagram showing a driving example in the display device 100 including the pixel circuit shown in FIG. 16.
  • FIG. 17 is an explanatory diagram showing a driving example in the display device 100 including the pixel circuit shown in FIG. 16.
  • the display device of the present disclosure is a flat panel display device in which a pixel circuit having a sampling transistor and a storage capacitor is arranged in addition to a driving transistor that drives a light emitting portion.
  • the flat display device include an organic EL display device, a liquid crystal display device, a plasma display device, and the like.
  • the organic EL display device uses electroluminescence of an organic material and uses an organic EL element that uses a phenomenon of emitting light when an electric field is applied to an organic thin film as a light emitting element (electro-optical element) of a pixel. ing.
  • the organic EL display device using the organic EL element as the light emitting portion of the pixel has the following features. That is, since the organic EL element can be driven with an applied voltage of 10 V or less, the organic EL display device has low power consumption. Since the organic EL element is a self-luminous element, the organic EL display device has higher image visibility than a liquid crystal display device which is the same flat display device, and moreover, an illumination member such as a backlight. Since it is not necessary, the weight and thickness can be easily reduced. Furthermore, since the response speed of the organic EL element is extremely high, about several microseconds, the organic EL display device does not produce an afterimage when a moving image is displayed.
  • the organic EL element is a self-luminous element and a current-driven electro-optical element.
  • Examples of the current-driven electro-optical element include an inorganic EL element, an LED element, a semiconductor laser element, and the like, in addition to the organic EL element.
  • a flat display device such as an organic EL display device can be used as a display unit (display device) in various electronic devices including a display unit.
  • various electronic devices include head mounted displays, digital cameras, video cameras, game machines, notebook personal computers, portable information devices such as electronic books, PDA (Personal Digital Assistant), mobile phones, and the like.
  • a mobile communication device etc. can be illustrated.
  • the driving unit may be configured such that the gate node of the driving transistor is set to the floating state and then the source node is set to the floating state. Further, the driving unit can be configured such that the signal voltage is written by the sampling transistor while the source node of the driving transistor is in a floating state.
  • the initialization voltage may be supplied to the signal line at a timing different from that of the signal voltage and written to the gate node of the drive transistor by sampling from the signal line by the sampling transistor.
  • the pixel circuit may be formed on a semiconductor such as silicon.
  • the drive transistor can be configured by a P-channel type transistor. The reason why the P-channel type transistor is used as the driving transistor instead of the N-channel type transistor is as follows.
  • the transistor When the transistor is formed on a semiconductor such as silicon, not on an insulator such as a glass substrate, the transistor has a source / gate / drain / back gate (base) instead of a source / gate / drain three terminal. It has 4 terminals.
  • the back gate (substrate) voltage becomes 0V, which adversely affects the operation of correcting the variation in the threshold voltage of the driving transistor for each pixel.
  • the characteristic variation of the transistor is smaller in the P-channel type transistor having no LDD region than in the N-channel type transistor having an LDD (Lightly Doped Drain) region. This is advantageous in achieving higher definition. For this reason, when it is supposed to be formed on a semiconductor such as silicon, it is preferable to use a P-channel type transistor as the driving transistor instead of the N-channel type transistor.
  • the sampling transistor may also be configured by a P-channel transistor.
  • the pixel circuit includes a light emission control transistor that controls light emission / non-light emission of the light emitting portion.
  • the light emission control transistor can also be configured by a P-channel type transistor.
  • the storage capacitor is connected between the gate node and the source node of the drive transistor.
  • the pixel circuit can be configured to have an auxiliary capacitor connected between the source node of the driving transistor and the node of the fixed potential.
  • the pixel circuit is connected between the drain node of the driving transistor and the cathode node of the light emitting unit. It is possible to adopt a configuration including a switching transistor that is set. At this time, the switching transistor can also be configured by a P-channel type transistor. Further, the driving unit can be configured to make the switching transistor conductive during the non-light emitting period of the light emitting unit.
  • the driving unit causes the signal for driving the switching transistor to sample the initialization voltage by the sampling transistor. Make it active before timing.
  • a configuration can be employed in which the signal for driving the light emission control transistor is set to the active state and then to the inactive state.
  • the driving unit may be configured to complete sampling of the initialization voltage by the sampling transistor before the signal for driving the light emission control transistor is made inactive.
  • FIG. 1 is an explanatory diagram illustrating a configuration example of a display device 100 according to the embodiment of the present disclosure.
  • a configuration example of the display device 100 according to the embodiment of the present disclosure will be described using FIG. 1.
  • the pixel section 110 has a structure in which pixels each provided with an organic EL element and other self-luminous elements are arranged in a matrix.
  • scanning lines are provided in a line unit in a horizontal direction
  • signal lines are provided in columns so as to be orthogonal to the scanning lines.
  • the horizontal selector 120 sequentially transfers a predetermined sampling pulse, and sequentially latches the image data with this sampling pulse to distribute the image data to each signal line. Further, the horizontal selector 120 performs analog-to-digital conversion processing on the image data distributed to each signal line, thereby generating a drive signal indicating the light emission luminance of each pixel connected to each signal line by time division. The horizontal selector 120 outputs this drive signal to the corresponding signal line.
  • the vertical scanner 130 responds to the driving of the signal line by the horizontal selector 120, generates a driving signal for each pixel, and outputs the driving signal to the scanning line SCN.
  • the display device 100 sequentially drives each pixel arranged in the pixel unit 110 by the vertical scanner 130 to cause each pixel to emit light at the signal level of each signal line set by the horizontal selector 120, and to display a desired image as a pixel. This is displayed by the section 110.
  • FIG. 2 is an explanatory diagram showing a more detailed configuration example of the display device 100 according to the embodiment of the present disclosure.
  • a configuration example of the display device 100 according to the embodiment of the present disclosure will be described using FIG. 2.
  • pixels 111R that display red, pixels 111G that display green, and pixels 111B that display blue are arranged in a matrix.
  • the vertical scanner 130 has an auto zero scanner 131, a drive scanner 132, and a writing scanner 133. By supplying signals from the respective scanners to the pixels arranged in a matrix in the pixel portion 110, the TFTs provided in the respective pixels are turned on and off.
  • FIG. 3 is an explanatory diagram showing a more detailed configuration example of the display device 100 according to the embodiment of the present disclosure.
  • a configuration example of the display device 100 according to the embodiment of the present disclosure will be described using FIG. 3.
  • FIG. 3 shows a pixel circuit for one pixel arranged in a matrix in the pixel section 110.
  • the pixel circuit includes transistors T1 to T4, capacitors C1 and C2, and an organic EL element EL.
  • FIG. 4 is an explanatory diagram showing the pixel circuit shown in FIG. 3 by being extracted.
  • the transistor T1 is a light emission control transistor that controls the light emission of the organic EL element EL.
  • the transistor T1 is connected between the power supply node of the power supply voltage VCCP and the source node (source electrode) of the transistor T2, and is driven by the light emission control signal output from the drive scanner 132 to emit light from the organic EL element EL. / Control non-light emission.
  • the transistor T2 is a drive transistor that drives the organic EL element EL by causing a drive current according to the holding voltage of the capacitor C2 to flow through the organic EL element EL.
  • the transistor T3 writes the signal voltage Vsig to the gate node (gate electrode) of the transistor T2 by sampling the signal voltage Vsig supplied from the write scanner 133.
  • the transistor T4 is a reset transistor connected between the drain node (drain electrode) of the transistor T2 and the current discharge destination node (for example, the power supply VSS).
  • the transistor T4 is controlled by the drive signal from the auto-zero scanner 131 so that the organic EL element EL does not emit light during the non-emission period of the organic EL element EL.
  • Each of the transistors T1 to T4 can be configured by a P-channel type transistor.
  • the capacitor C2 is connected between the gate node and the source node of the transistor T2, and holds the signal voltage Vsig written by the sampling by the transistor T3.
  • the capacitor C1 is connected between the source node of the transistor T2 and a fixed potential node (for example, the power supply node of the power supply voltage VCCP).
  • the capacitor C1 prevents the source voltage of the transistor T2 from changing when a signal voltage is written, and serves to set the gate-source voltage Vgs of the transistor T2 to the threshold voltage Vth of the transistor T2.
  • Cp is a parasitic capacitance between the signal line Data and the power supply voltage Vccp.
  • a pixel unit 110, a horizontal selector 120, a vertical scanner 130, etc. are collectively formed on a transparent insulating substrate such as a glass substrate using a polysilicon TFT.
  • Polysilicon TFTs inevitably have variations in threshold voltage and mobility, and in a display device using organic EL elements, there is a problem that image quality deteriorates due to these variations.
  • the driving method according to the comparative example will be described for the technology prior to the technology of the present disclosure (that is, the driving method according to the embodiment).
  • FIG. 5 is an explanatory diagram showing a comparative example of the driving method of the display device 100 according to the embodiment of the present disclosure.
  • FIG. 5 shows temporal transitions of the horizontal synchronizing signal XVD, the signal voltage Vdata, the signal DS from the driving scanner 132, the signal WS from the writing scanner 133, and the signal AZ from the auto-zero scanner 131. Further, FIG. 5 also shows the temporal transition of the source potential Source and the gate potential Gate of the transistor T2, and the anode potential Anode of the organic EL element EL.
  • the time until t1 is the light emission period of the previous frame.
  • the signal DS changes from high to low, and the transistor T1 changes from off to on.
  • the signal AZ changes from high to low, the light emission period ends, and the extinction period starts.
  • the reason why the signal AZ is changed from high to low is to prevent the organic EL element EL from emitting light due to a current flowing into the organic EL element EL during a Vth correction period described later.
  • the signal voltage Vdata changes to the offset voltage Vofs from the time t1 to t2.
  • This offset voltage Vofs is a reference potential for Vth correction.
  • the extinction period ends, and when the Vth preparation period starts, the signal WS changes from high to low, and the transistor T3 changes from off to on.
  • the transistor T3 is turned on, the gate of the transistor T2 is connected to the signal line Data, and the gate voltage of the transistor T2 drops to the offset voltage Vofs.
  • the signal WS changes from low to high, and the transistor T3 changes from on to off.
  • the gate of the transistor T2 is disconnected from the signal line Data.
  • the signal DS changes from low to high, and the transistor T1 changes from on to off.
  • the Vth correction period starts.
  • the gate-source voltage Vgs of the transistor T2 is set to the threshold voltage Vth of the transistor T2.
  • the signal AZ changes from low to high at time t5 during the Vth correction period.
  • the signal WS changes from high to low, which is a period for writing the signal voltage Vsig to the transistor T2.
  • the gate potential of the transistor T2 becomes Vsig.
  • the signal WS changes from low to high, and the writing period of the signal voltage Vsig to the transistor T2 ends.
  • the signal DS changes from high to low and the transistor T1 is turned on, whereby the light emitting period in which the organic EL element EL emits light starts.
  • the source potential of the transistor T2 becomes the power supply voltage VCCP of the pixel circuit.
  • FIG. 6 is an explanatory diagram showing an example of a display pattern displayed on the display device 100.
  • the background is white (high gradation) and two black windows are in it.
  • the line of only the white (high gradation) display pixels in the previous stage (upper stage) of the black window is defined as the nth line
  • the first stage of the black window is defined as the n + 1 line
  • the second stage of the black window is defined as the n + 2 line.
  • FIG. 7 is a drive timing example of the potential Vdata of the signal line Data of the nth line, the n + 1th line, and the n + 2th line, the signal line Vccp that supplies the power supply voltage, and the signals WS, AZ, and DS of each line in the above comparative example.
  • FIG. 7 is a drive timing example of the potential Vdata of the signal line Data of the nth line, the n + 1th line, and the n + 2th line, the signal line Vccp that supplies the power supply voltage, and the signals WS, AZ, and DS of each line in the above comparative example.
  • Vsig the relationship between Vsig and Vofs
  • the preceding stage of the n-th line is a white gradation
  • the coupling to the signal line Vccp in the positive potential direction is performed via the parasitic capacitance Cp. Is entered, and at that moment, the potential of the signal line Vccp is increased by the coupling amount.
  • the potential supplied by the signal line Vccp is always supplied to all pixels by the metal power supply line, the potential of the signal line Vccp tries to return to Vccp, but the wiring impedance is increased due to the expansion of the pixel area and high definition. As it increases, the slew rate slows down. At this time, in the pixel circuit, the transistor T1 is on, and the potential Vccp is written to the source of the transistor T2.
  • the source line voltage of the transistor T2 at the time of Vth correction is Vccp + ⁇ [V] because the nth line before the 1st line has white gradation.
  • the corrected gate potential Vg and source potential Vs of the transistor T2 are higher in the n + 2 line than in the nth line and the n + 1th line, and the gate-source voltage Vgs of the transistor T2 after writing the video signal is n.
  • the n + 2th line is smaller than the nth + nth line. That is, the current on the n + 2th line is smaller than the currents on the nth and n + 1th lines, and the white display on the n + 2th line is darker than that on the nth and n + 1th lines. That is, when the driving of the comparative example as shown in FIG. 5 is performed, the line becomes darker than the line one line below the edge of the black window, and is visually recognized as crosstalk as shown in FIG.
  • the embodiment of the present disclosure provides a driving method of the display device 100 that prevents crosstalk from occurring when a black window as shown in FIG. 6 is displayed.
  • FIG. 11 is an explanatory diagram showing a driving method of the display device 100 according to the embodiment of the present disclosure.
  • the display device 100 according to the embodiment of the present disclosure differs from the comparative example described above in the transition timing of the state of the signal DS from the drive scanner 132.
  • the signal DS changes from high to low in the light emission period of the previous frame, and the signal DS changes from low to high after the potential of the signal line Data is switched to Vofs.
  • the signal DS changes from high to low in the light emission period of the previous frame, and thereafter, the signal DS changes from low to high before the potential of the signal line Data switches to Vofs. Change. That is, in the display device 100 according to the embodiment of the present disclosure, the transistor T1 is turned off before the potential of the signal line Data is switched to Vofs.
  • the display device 100 is characterized in that the potential Vccp is written to the source of the transistor T2 without influence of coupling by controlling the switching of the state of the signal DS in this way.
  • 12 to 14 are explanatory diagrams showing driving of the n-th line, the n + 1-th line, and the n + 2-th line of the image shown in FIG. 6 according to the display device 100 according to the embodiment of the present disclosure.
  • FIG. 12 shows temporal transitions of the horizontal synchronizing signal XVD, the signal voltage Vdata, the signal DS from the driving scanner 132, the signal WS from the writing scanner 133, and the signal AZ from the auto-zero scanner 131. Further, FIG. 12 also shows the temporal transition of the source potential Source and the gate potential Gate of the transistor T2, and the anode potential Anode of the organic EL element EL.
  • the time until t1 is the light emission period of the previous frame.
  • the signal DS changes from high to low, and the transistor T1 changes from off to on.
  • the signal AZ changes from high to low, the light emission period ends, and the extinction period starts.
  • the reason why the signal AZ is changed from high to low is to prevent the organic EL element EL from emitting light due to a current flowing into the organic EL element EL during a Vth correction period described later.
  • the signal DS changes from low to high, and the transistor T1 changes from on to off.
  • the extinction period ends, and when the Vth preparation period starts, the signal WS changes from high to low, and the transistor T3 changes from off to on.
  • the transistor T3 is turned on, the gate of the transistor T2 is connected to the signal line Data, and the gate voltage of the transistor T2 drops to the offset voltage Vofs.
  • the signal WS changes from low to high, and the transistor T3 changes from on to off.
  • the gate of the transistor T2 is disconnected from the signal line Data.
  • the gate-source voltage Vgs of the transistor T2 is set to the threshold voltage Vth of the transistor T2.
  • the signal AZ changes from low to high at time t5 during the Vth correction period.
  • the signal WS changes from high to low, which is a period for writing the signal voltage Vsig to the transistor T2.
  • the gate potential of the transistor T2 becomes Vsig.
  • the signal WS changes from low to high, and the writing period of the signal voltage Vsig to the transistor T2 ends.
  • the signal DS changes from high to low and the transistor T1 is turned on, whereby the light emitting period in which the organic EL element EL emits light starts.
  • the potential of the signal line Data is changed at the timing when the signal DS is high and the transistor T1 is off, so that the influence of coupling does not affect the source potential of the transistor T2.
  • the display device 100 controls crossover occurrence when a special pattern such as a black window is displayed on a white background by controlling the switching of the state of the signal DS in this way. It is possible to prevent the above and realize the display of a high quality image.
  • the potential Vofs may be written in the gate of the transistor T2 in advance one horizontal period or more before the horizontal period in which Vth correction is performed.
  • FIG. 15 is an explanatory diagram illustrating a driving method of the display device 100 according to the embodiment of the present disclosure.
  • the state of the signal line WS is changed because the potential Vofs is written in the gate of the transistor T2 in advance in the horizontal period immediately before the horizontal period in which Vth correction is performed. The situation is shown.
  • the display device 100 By writing the potential Vofs to the gate of the transistor T2 in advance at least one horizontal period before performing the Vth correction, the display device 100 according to the embodiment of the present disclosure may be affected by the video signal of the previous frame. Instead, the gate-source voltage of the transistor T2 at the start of Vth correction can be set.
  • FIG. 16 is an explanatory diagram showing a modified example of the pixel circuit in the display device 100 according to the embodiment of the present disclosure.
  • FIG. 16 shows a pixel circuit including four N-type MOSFETs.
  • the transistor T11 is a light emission control transistor that controls the light emission of the organic EL element EL.
  • the transistor T11 is connected between the power supply node of the power supply voltage VCCP and the source node (source electrode) of the transistor T12, and is driven by the light emission control signal output from the drive scanner 132 to emit light from the organic EL element EL. / Control non-light emission.
  • the transistor T12 is a drive transistor that drives the organic EL element EL by causing a drive current according to the holding voltage of the capacitor C12 to flow through the organic EL element EL.
  • the transistor T13 writes the signal voltage Vsig to the gate node (gate electrode) of the transistor T12 by sampling the signal voltage Vsig supplied from the write scanner 133.
  • the transistor T14 is a reset transistor connected between the drain node (drain electrode) of the transistor T12 and the current discharge destination node (for example, the power supply VSS).
  • the transistor T14 is controlled by the drive signal from the auto-zero scanner 131 so that the organic EL element EL does not emit light during the non-emission period of the organic EL element EL.
  • Each of the transistors T11 to T14 can be configured to be an N-channel type transistor.
  • the display device 100 including the pixel circuit shown in FIG. 16 displays an image having a black window as shown in FIG.
  • the line of only the white (high gradation) display pixel in the previous stage (upper stage) of the black window is the nth line
  • the first stage of the black window is the (n + 1) th line
  • the second stage of the black window is the (n + 2) th line. It is defined as.
  • FIG. 17 is an explanatory diagram showing a driving example of the (n + 1) th line in the display device 100 including the pixel circuit shown in FIG. 18 is an explanatory diagram showing a driving example of the (n + 2) th line in the display device 100 including the pixel circuit shown in FIG. 17 and 18 show the temporal transition of the signal voltage Vdata, the signal DS from the driving scanner 132, the signal WS from the writing scanner 133, and the signal AZ from the auto-zero scanner 131. 17 and 18 also show the temporal transition of the source potential Vs and the gate potential Vg of the transistor T12. 17 and 18 also show the time transition of the source potential Vs of the transistor T14.
  • the signals WS and AZ change from low to high.
  • the transistors T13 and T14 are switched from off to on.
  • the gate potential of the transistor T12 becomes Vofs and the source potential thereof drops to Vss.
  • the signal AZ changes from high to low. This causes the transistor T14 to switch from on to off.
  • the source potential Vs of the transistor T12 is separated from the power source potential Vss and starts rising due to the electric charge stored in the capacitor C12.
  • the signal WS changes from high to low. This causes the transistor T13 to switch from on to off.
  • the gate of the transistor T12 is separated from the signal line Data. Further, at time t3, the potential of the signal line Data changes to Vsig.
  • the signal WS changes from low to high again. This causes the transistor T13 to switch from off to on.
  • the gate potential of the transistor T12 becomes Vsig.
  • the signal WS changes from high to low. This causes the transistor T13 to switch from on to off. Then, at time t6, the signal DS changes from high to low. As a result, the transistor T11 is switched from on to off, a current flows through the organic EL element EL, and the organic EL element EL emits light.
  • the potential direction of the coupling changes between the pixel circuit on the (n + 1) th line shown in FIG. 17 and the pixel circuit on the (n + 2) th line shown in FIG. 18, and the Vth correction period from the time t3 to t4
  • the gate-source voltage Vgs of the transistor T12 changes. Further, the gate-source voltage Vgs of the transistor T12 after the video signal writing period from time t4 to t5 is also different between the pixel circuit on the (n + 1) th line and the pixel circuit on the (n + 2) th line, and as a result, When the display device 100 is driven as shown in FIGS. 17 and 18, crosstalk occurs.
  • the on / off timing of the transistor T14 that determines the source node of the transistor T12 at the start of Vth correction is set to before the potential Vdata of the signal line is switched from Vsig in the previous stage to Vofs.
  • Vth correction of the transistor T12 can be performed without the influence of coupling through the parasitic capacitance.
  • the influence of coupling via the parasitic capacitance is eliminated, so that the occurrence of crosstalk can be prevented.
  • FIG. 19 is an explanatory diagram showing a driving method of the (n + 1) th line in the display device 100 including the pixel circuit shown in FIG. 16 according to the present embodiment.
  • FIG. 19 shows the temporal transition of the signal voltage Vdata, the signal DS from the driving scanner 132, the signal WS from the writing scanner 133, and the signal AZ from the auto-zero scanner 131. Further, FIG. 19 also shows the temporal transition of the source potential Vs and the gate potential Vg of the transistor T12. In addition, FIG. 19 also shows the time transition of the source potential Vs of the transistor T14.
  • the signal AZ is switched from low to high at time t1 before the potential Vdata of the signal line is switched from Vsig in the previous stage to Vofs.
  • the transistor T14 is switched from on to off by switching the signal AZ from low to high.
  • the display device 100 eliminates the influence of the coupling via the parasitic capacitance and can prevent the occurrence of crosstalk by performing the driving as shown in FIG.
  • the potential Vofs may be written in the gate of the transistor T12 in advance one horizontal period or more before the horizontal period in which Vth correction is performed.
  • FIG. 20 is an explanatory diagram showing a driving method of the (n + 1) th line in the display device 100 including the pixel circuit shown in FIG. 16 according to the present embodiment.
  • FIG. 20 shows the temporal transition of the signal voltage Vdata, the signal DS from the driving scanner 132, the signal WS from the writing scanner 133, and the signal AZ from the auto-zero scanner 131. Further, FIG. 20 also shows the temporal transition of the source potential Vs and the gate potential Vg of the transistor T12. Further, FIG. 20 also shows the time transition of the source potential Vs of the transistor T14.
  • the signal WS is changed from low to high at time t1 in the horizontal period immediately before the horizontal period in which Vth correction is performed.
  • the transistor T13 is turned on.
  • the potential Vofs is written in the gate of the transistor T12.
  • the potential of the signal line Data becomes Vsig
  • the signal WS goes from high to low
  • the transistor T13 is turned off.
  • the signal AZ is switched from low to high at time t3 before switching from Vsig in the previous stage to Vofs.
  • the signal AZ is switched from low to high, thereby switching the transistor T14 from on to off.
  • the display device 100 can set the gate-source voltage of the transistor T12 at the start of Vth correction without being affected by the video signal of the previous frame.
  • an electronic device including the display device according to the embodiment of the present disclosure has two effects of improving contrast and preventing lateral crosstalk.
  • Such electronic devices include televisions, mobile phones such as smartphones, tablet type portable terminals, personal computers, portable game machines, portable music playback devices, digital still cameras, digital video cameras, wristwatch type portable terminals, wearable devices. and so on.
  • a light emitting element A drive transistor having a first terminal connected to the anode of the light emitting device; A sampling transistor having a second terminal connected to the gate of the driving transistor and sampling a signal voltage written to the driving transistor; A light emission control transistor in which a first terminal is connected to a second terminal of the drive transistor and a power supply line for supplying a power supply voltage is connected to a second terminal; A reset transistor that resets the anode of the light emitting element to a predetermined potential at a predetermined timing, Equipped with A pixel circuit in which the light emission control transistor is turned on before the signal voltage is switched from the video signal of the previous frame to the threshold correction reference potential of the drive transistor, and the power supply voltage is written to the second terminal of the drive transistor.
  • the pixel circuit according to 1. (9) A pixel array section in which the pixel circuit according to any one of (1) to (8) is arranged; A drive circuit for driving the pixel array section, And a display device. (10) An electronic device comprising the display device according to (9).
  • a light emitting element A drive transistor having a first terminal connected to the anode of the light emitting device; A sampling transistor having a second terminal connected to the gate of the driving transistor and sampling a signal voltage written to the driving transistor; A light emission control transistor in which a first terminal is connected to a second terminal of the drive transistor and a power supply line for supplying a power supply voltage is connected to a second terminal; A reset transistor that resets the anode of the light emitting element to a predetermined potential at a predetermined timing, In a pixel circuit including A pixel including turning on the light emission control transistor before the signal voltage switches from the video signal of the previous frame to the threshold correction reference potential of the drive transistor, and writing the power supply voltage to the second terminal of the drive transistor; How to drive a circuit.
  • Display device 110 Pixel unit 111B: Pixel 111G: Pixel 111R: Pixel 120: Horizontal selector 130: Vertical scanner 131: Auto zero scanner 132: Drive scanner 133: Writing scanner C1: Capacitor C2: Capacitor T1: Transistor T2: Transistor T3 : Transistor T4: Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

発光素子（ＥＬ）と、発光素子（ＥＬ）のアノードに第１端子が接続される駆動トランジスタ（Ｔ２）と、駆動トランジスタ（Ｔ２）のゲートに第２端子が接続され、駆動トランジスタ（Ｔ２）へ書き込まれる信号電圧をサンプリングするサンプリングトランジスタ（Ｔ３）と、駆動トランジスタ（Ｔ２）の第２端子に第１端子が接続され、第２端子に電源電圧を供給する電源線が接続される発光制御トランジスタ（Ｔ１）と、所定のタイミングで発光素子（ＥＬ）のアノードを所定の電位にリセットするリセットトランジスタ（Ｔ４）と、を備え、信号電圧が、前フレームの映像信号から駆動トランジスタ（Ｔ２）の閾値補正基準電位に切り替わる前に発光制御トランジスタ（Ｔ１）をオンさせて、駆動トランジスタ（Ｔ２）の第２端子に電源電圧を書き込む、画素回路が提供される。

Description

画素回路、表示装置、画素回路の駆動方法および電子機器
　本開示は、画素回路、表示装置、画素回路の駆動方法および電子機器に関する。
　近年、表示装置の分野では、発光部を含む画素が行列状（マトリクス状）に配置されて成る平面型（フラットパネル型）の表示装置が主流となっている。平面型の表示装置の一つとして、発光部に流れる電流値に応じて発光輝度が変化する、所謂、電流駆動型の電気光学素子、例えば、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子を用いる有機ＥＬ表示装置がある。
　この有機ＥＬ表示装置に代表される平面型の表示装置にあっては、電気光学素子を駆動する駆動トランジスタのトランジスタ特性（例えば、閾値電圧）が、プロセスの変動などによって画素毎にばらつく場合がある。その駆動トランジスタの特性の補正動作を行うに当たって、駆動トランジスタのゲートノードに対する初期化電圧の書込み時間の短縮化を可能にした表示装置の技術が、例えば特許文献１に開示されている。
特開２０１５－３４８６１号公報
　しかし、特定のパターンを有する画像を表示しようとする際に、例えば上記特許文献１などで開示されている技術を用いて駆動トランジスタの特性の補正動作を行うと、横クロストークと呼ばれる、白表示部分に輝度差が発生する現象が生じうる。
　そこで、本開示では、特定のパターンを有する画像を表示しようとする際に横クロストークの発生を防ぐことが可能な、新規かつ改良された画素回路、表示装置、画素回路の駆動方法および電子機器を提案する。
　本開示によれば、発光素子と、前記発光素子のアノードに第１端子が接続される駆動トランジスタと、前記駆動トランジスタのゲートに第２端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、前記駆動トランジスタの第２端子に第１端子が接続され、第２端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、を備え、前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第２端子に前記電源電圧を書き込む、画素回路が提供される。
　また本開示によれば、発光素子と、前記発光素子のアノードに第１端子が接続される駆動トランジスタと、前記駆動トランジスタのゲートに第２端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、前記駆動トランジスタの第２端子に第１端子が接続され、第２端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、を備える画素回路において、前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第２端子に前記電源電圧を書き込むことを含む、画素回路の駆動方法が提供される。
本開示の実施の形態に係る表示装置１００の構成例を示す説明図である。 同実施の形態に係る表示装置１００のより詳細な構成例を示す説明図である。 同実施の形態に係る表示装置１００のより詳細な構成例を示す説明図である。 図３に示した画素回路を抜き出して示した説明図である。 同実施の形態に係る表示装置１００の駆動方法の比較例を示す説明図である。 表示装置１００に表示させる表示パターンの例を示す説明図である。 比較例における駆動タイミング例を示す説明図である。 比較例における駆動タイミング例を示す説明図である。 比較例における駆動タイミング例を示す説明図である。 比較例における駆動タイミング例を示す説明図である。 同実施の形態に係る表示装置１００の駆動方法を示す説明図である。 駆動タイミング例を示す説明図である。 駆動タイミング例を示す説明図である。 駆動タイミング例を示す説明図である。 同実施の形態に係る表示装置１００の駆動方法を示す説明図である。 同実施の形態に係る表示装置１００の画素回路の変形例を示す説明図である。 図１６に示した画素回路を備える表示装置１００における駆動例を示す説明図である。 図１６に示した画素回路を備える表示装置１００における駆動例を示す説明図である。 図１６に示した画素回路を備える表示装置１００における駆動例を示す説明図である。 図１６に示した画素回路を備える表示装置１００における駆動例を示す説明図である。
　以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
　なお、説明は以下の順序で行うものとする。
　１．本開示の実施の形態
　　１．１．本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明
　　１．２．構成例および動作例
　　１．３．変形例
　２．まとめ
　＜１．本開示の実施の形態＞
　［１．１．本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明］
　本開示の表示装置は、発光部を駆動する駆動トランジスタの他に、サンプリングトランジスタ及び保持容量を有する画素回路が配置されて成る平面型（フラットパネル型）の表示装置である。平面型の表示装置としては、有機ＥＬ表示装置、液晶表示装置、プラズマ表示装置などを例示することができる。これらの表示装置のうち、有機ＥＬ表示装置は、有機材料のエレクトロルミネッセンスを利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子を画素の発光素子（電気光学素子）として用いている。
　画素の発光部として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために、有機ＥＬ表示装置は低消費電力である。有機ＥＬ素子が自発光型の素子であるために、有機ＥＬ表示装置は、同じ平面型の表示装置である液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子の応答速度が数マイクロ秒程度と非常に高速であるために、有機ＥＬ表示装置は動画表示時の残像が発生しない。
　有機ＥＬ素子は、自発光型の素子であるとともに、電流駆動型の電気光学素子である。電流駆動型の電気光学素子としては、有機ＥＬ素子の他に、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などを例示することができる。
　有機ＥＬ表示装置等の平面型の表示装置は、表示部を備える各種の電子機器において、その表示部（表示装置）として用いることができる。各種の電子機器としては、テレビジョンシステムの他、ヘッドマウントディスプレイ、デジタルカメラ、ビデオカメラ、ゲーム機、ノート型パーソナルコンピュータ、電子書籍等の携帯情報機器、ＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）や携帯電話機等の携帯通信機器などを例示することができる。
　本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、駆動部について、駆動トランジスタのゲートノードをフローティング状態にした後ソースノードをフローティング状態にする構成とすることができる。また、駆動部について、駆動トランジスタのソースノードをフローティング状態にしたままサンプリングトランジスタによる信号電圧の書込みを行う構成とすることができる。初期化電圧については、信号電圧と異なるタイミングで信号線に供給され、信号線からサンプリングトランジスタによるサンプリングによって駆動トランジスタのゲートノードに書き込まれる構成とすることができる。
　上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路について、シリコンのような半導体上に形成する構成とすることができる。また、駆動トランジスタについて、Ｐチャネル型のトランジスタから成る構成とすることができる。駆動トランジスタとして、Ｎチャネル型のトランジスタではなく、Ｐチャネル型のトランジスタを用いるのは次の理由による。
　トランジスタをガラス基板のような絶縁体上ではなく、シリコンのような半導体上に形成する場合、トランジスタは、ソース／ゲート／ドレインの３端子ではなく、ソース／ゲート／ドレイン／バックゲート（ベース）の４端子となる。そして、駆動トランジスタとしてＮチャネル型のトランジスタを用いた場合、バックゲート（基板）電圧が０Ｖとなり、駆動トランジスタの閾値電圧の画素毎のばらつきを補正する動作などに悪影響を及ぼすことになる。
　また、トランジスタの特性ばらつきは、ＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）領域を持つＮチャネル型のトランジスタに比べて、ＬＤＤ領域を持たないＰチャネル型のトランジスタの方が小さく、画素の微細化、ひいては、表示装置の高精細化を図る上で有利である。このような理由などから、シリコンのような半導体上への形成を想定した場合、駆動トランジスタとして、Ｎチャネル型のトランジスタではなく、Ｐチャネル型のトランジスタを用いるのが好ましい。
　上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、サンプリングトランジスタについても、Ｐチャネル型のトランジスタから成る構成とすることができる。
　あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路について、発光部の発光／非発光を制御する発光制御トランジスタを有する構成とすることができる。このとき、発光制御トランジスタについても、Ｐチャネル型のトランジスタから成る構成とすることができる。
　あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、保持容量について、駆動トランジスタのゲートノードとソースノードとの間に接続された構成とすることができる。また、画素回路について、駆動トランジスタのソースノードと固定電位のノードとの間に接続された補助容量を有する構成とすることができる。
　あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路について、駆動トランジスタのドレインノードと発光部のカソードノードとの間に接続されたスイッチングトランジスタを有する構成とすることができる。このとき、スイッチングトランジスタについても、Ｐチャネル型のトランジスタから成る構成とすることができる。また、駆動部について、発光部の非発光期間にスイッチングトランジスタを導通状態にする構成とすることができる。
　あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、駆動部は、スイッチングトランジスタを駆動する信号を、サンプリングトランジスタによる初期化電圧のサンプリングタイミングよりも前にアクティブ状態にする。そして、発光制御トランジスタを駆動する信号をアクティブ状態にした後に非アクティブ状態にする構成とすることができる。このとき、駆動部について、発光制御トランジスタを駆動する信号を非アクティブ状態にする前に、サンプリングトランジスタによる初期化電圧のサンプリングを完了する構成とすることができる。
　［１．２．構成例および動作例］
　続いて、本開示の実施の形態に係る表示装置の構成例を説明する。図１は、本開示の実施の形態に係る表示装置１００の構成例を示す説明図である。以下、図１を用いて本開示の実施の形態に係る表示装置１００の構成例を説明する。
　画素部１１０は、有機ＥＬ素子その他の自発光素子がそれぞれ設けられた画素がマトリクス状に配置された構成を有する。画素部１１０は、マトリックス状に配置した画素に対して、走査線がライン単位で水平方向に設けられ、また走査線と直交するように信号線が列毎に設けられる。
　水平セレクタ１２０は、所定のサンプリングパルスを順次転送し、このサンプリングパルスで画像データを順次ラッチすることにより、この画像データを各信号線に振り分ける。また水平セレクタ１２０は、各信号線に振り分けた画像データをそれぞれアナログディジタル変換処理し、これにより各信号線に接続された各画素の発光輝度を時分割により示す駆動信号を生成する。水平セレクタ１２０は、この駆動信号を対応する信号線に出力する。
　垂直スキャナ１３０は、この水平セレクタ１２０による信号線の駆動に応動して、各画素の駆動信号を生成して走査線ＳＣＮに出力する。これにより表示装置１００は、垂直スキャナ１３０により画素部１１０に配置された各画素を順次駆動し、水平セレクタ１２０より設定される各信号線の信号レベルで各画素を発光させ、所望の画像を画素部１１０で表示する。
　図２は、本開示の実施の形態に係る表示装置１００のより詳細な構成例を示す説明図である。以下、図２を用いて本開示の実施の形態に係る表示装置１００の構成例を説明する。
　画素部１１０には、赤色を表示する画素１１１Ｒ、緑色を表示する画素１１１Ｇ、青色を表示する画素１１１Ｂがマトリクス状に配置されている。
　そして垂直スキャナ１３０は、オートゼロスキャナ１３１、駆動スキャナ１３２及び書き込みスキャナ１３３を有する。それぞれのスキャナから信号が画素部１１０にマトリクス状に配置された画素に供給されることで、それぞれの画素に設けられるＴＦＴのオン、オフ動作が行われる。
　図３は、本開示の実施の形態に係る表示装置１００のより詳細な構成例を示す説明図である。以下、図３を用いて本開示の実施の形態に係る表示装置１００の構成例を説明する。
　図３には、画素部１１０にマトリクス状に配置された１つの画素に対する画素回路を図示している。画素回路は、トランジスタＴ１～Ｔ４と、キャパシタＣ１、Ｃ２と、有機ＥＬ素子ＥＬと、を含んで構成される。図４は、図３に示した画素回路を抜き出して示した説明図である。
　トランジスタＴ１は有機ＥＬ素子ＥＬの発光を制御する発光制御トランジスタである。トランジスタＴ１は、電源電圧ＶＣＣＰの電源ノードと、トランジスタＴ２のソースノード（ソース電極）との間に接続され、駆動スキャナ１３２から出力される発光制御信号による駆動の下に、有機ＥＬ素子ＥＬの発光／非発光を制御する。
　トランジスタＴ２は、キャパシタＣ２の保持電圧に応じた駆動電流を有機ＥＬ素子ＥＬに流すことによって有機ＥＬ素子ＥＬを駆動する駆動トランジスタである。
　トランジスタＴ３は、書き込みスキャナ１３３から供給される信号電圧Ｖｓｉｇをサンプリングすることによって、トランジスタＴ２のゲートノード（ゲート電極）に信号電圧Ｖｓｉｇを書き込む。
　トランジスタＴ４は、トランジスタＴ２のドレインノード（ドレイン電極）と電流排出先ノード（例えば、電源ＶＳＳ）との間に接続されるリセットトランジスタである。トランジスタＴ４は、オートゼロスキャナ１３１からの駆動信号による駆動の下に、有機ＥＬ素子ＥＬの非発光期間に有機ＥＬ素子ＥＬが発光しないように制御する。トランジスタＴ１～Ｔ４は、いずれもＰチャネル型のトランジスタから成る構成とすることができる。
　キャパシタＣ２は、トランジスタＴ２のゲートノードとソースノードとの間に接続されており、トランジスタＴ３によるサンプリングによって書き込まれた信号電圧Ｖｓｉｇを保持する。キャパシタＣ１は、トランジスタＴ２のソースノードと、固定電位のノード（例えば、電源電圧ＶＣＣＰの電源ノード）との間に接続されている。このキャパシタＣ１は、信号電圧を書き込んだときにトランジスタＴ２のソース電圧が変動するのを抑制するとともに、トランジスタＴ２のゲートソース間電圧ＶｇｓをトランジスタＴ２の閾値電圧Ｖthにする作用をなす。また、Ｃｐは、信号線Ｄａｔａと電源電圧Ｖｃｃｐ間の寄生容量である。
　この種の表示装置１００では、ポリシリコンＴＦＴを用いてガラス基板等による透明絶縁基板上に画素部１１０、水平セレクタ１２０、垂直スキャナ１３０等がまとめて形成される。ポリシリコンＴＦＴは、しきい値電圧、移動度にばらつきを避け得ず、有機ＥＬ素子を用いたディスプレイ装置では、これらのばらつきにより画質が劣化する問題がある。
　そこで、例えば図４に示す回路構成により画素回路を構成し、駆動用トランジスタのしきい値電圧、移動度のばらつきを補正することが考えられる。
　上記の構成の表示装置１００の駆動方法に関して、まず、本開示の技術（即ち、実施形態に係る駆動方法）よりも前の技術について、比較例に係る駆動方法を説明する。
　図５は、本開示の実施の形態に係る表示装置１００の駆動方法の比較例を示す説明図である。図５には、水平同期信号ＸＶＤ、信号電圧Ｖｄａｔａ、駆動スキャナ１３２からの信号ＤＳ、書き込みスキャナ１３３からの信号ＷＳ、オートゼロスキャナ１３１からの信号ＡＺの時間的推移が示されている。また図５には、トランジスタＴ２のソース電位Ｓｏｕｒｃｅおよびゲート電位Ｇａｔｅ、ならびに有機ＥＬ素子ＥＬのアノード電位Ａｎｏｄｅの時間的推移も示されている。
　時刻ｔ１までが前フレームの発光期間である。この時刻ｔ１になる前に、信号ＤＳがハイからローになり、トランジスタＴ１がオフからオンとなる。時刻ｔ１において信号ＡＺがハイからローになり、発光期間が終了し、消光期間が始まる。信号ＡＺをハイからローに遷移させるのは、後述のＶｔｈ補正期間中に有機ＥＬ素子ＥＬに電流が流れ込み、有機ＥＬ素子ＥＬが発光することを防ぐためである。
　時刻ｔ１からｔ２になるまでの間、信号電圧Ｖｄａｔａがオフセット電圧Ｖｏｆｓに変化する。このオフセット電圧Ｖｏｆｓは、Vth補正の基準電位である。その後、時刻ｔ２になり、消光期間が終わり、Ｖｔｈ準備期間が始まると信号ＷＳがハイからローになり、トランジスタＴ３がオフからオンとなる。トランジスタＴ３がオンになることで、トランジスタＴ２のゲートが信号線Ｄａｔａと接続され、トランジスタＴ２のゲート電圧がオフセット電圧Ｖｏｆｓまで低下する。
　時刻ｔ３になると、信号ＷＳがローからハイになり、トランジスタＴ３がオンからオフとなる。トランジスタＴ３がオンからオフとなるとトランジスタＴ２のゲートが信号線Ｄａｔａから切り離される。
　その後、時刻ｔ４になると、信号ＤＳがローからハイになり、トランジスタＴ１がオンからオフとなる。信号ＤＳがハイになることでＶｔｈ補正期間に入る。Ｖｔｈ補正期間において、トランジスタＴ２のゲートソース間電圧ＶｇｓがトランジスタＴ２の閾値電圧Ｖｔｈに設定される。また、Ｖｔｈ補正期間の間の時刻ｔ５において信号ＡＺがローからハイになる。
　その後、時刻ｔ６において信号ＷＳがハイからローになり、信号電圧ＶｓｉｇのトランジスタＴ２への書き込み期間となる。この書き込み期間において、トランジスタＴ２のゲート電位がＶｓｉｇになる。時刻ｔ７において信号ＷＳがローからハイになり、信号電圧ＶｓｉｇのトランジスタＴ２への書き込み期間が終了する。そして時刻ｔ８において信号ＤＳがハイからローになり、トランジスタＴ１がオンになることで有機ＥＬ素子ＥＬが発光する発光期間となる。発光期間では、トランジスタＴ２のソース電位が画素回路の電源電圧ＶＣＣＰとなる。
　図６は、表示装置１００に表示させる表示パターンの例を示す説明図である。図６の様に、背景を白（高階調）とし、その中に２つの黒ウインドウがある表示パターンを考える。ここで、黒ウインドウの前段（上段）の白（高階調）表示画素のみのラインをｎライン目とし、黒ウインドウの１段目をｎ＋１ライン目、黒ウインドウの２段目をｎ＋２ライン目と定義する。
　図７は、上記比較例における、ｎライン目、ｎ＋１ライン目、ｎ＋２ライン目の信号線Ｄａｔａの電位Ｖｄａｔａ、電源電圧を供給する信号線Ｖｃｃｐ及び各ラインの信号ＷＳ、ＡＺ、ＤＳの駆動タイミング例を示す説明図である。
　ここで信号線Ｄａｔａの電位Ｖｄａｔａの変動に着目する。ｎライン目の前段は白階調で、ＶｓｉｇとＶｏｆｓとの関係がＶｓｉｇ＜Ｖｏｆｓとすると、電位ＶｄａｔａがＶｏｆｓに切り替わる際に、寄生容量Ｃｐを介して信号線Ｖｃｃｐに正の電位方向にカップリングが入り、その瞬間、信号線Ｖｃｃｐの電位は、カップリング分だけ高くなる。
　信号線Ｖｃｃｐで供給される電位は、メタル給電線によって常に全画素に供給されているので、信号線Ｖｃｃｐの電位はＶｃｃｐに戻ろうとするが、画素領域の拡大や高精細化により、配線インピーダンスが増加するとスルーレートが遅くなる。この時、画素回路はトランジスタＴ１がオン状態となっており、トランジスタＴ２のソースに電位Ｖｃｃｐを書き込む動作が行われている。
　しかし、トランジスタＴ１がオフになった時点でも、まだ電位Ｖｃｃｐに戻りきらず、信号線Ｖｃｃｐの電位がＶｃｃｐ＋α［Ｖ］の状態になっていると、Ｖｔｈ補正開始時のトランジスタＴ２のゲートソース間電圧Ｖｇｓがより広くなる。
　黒ウインドウの先頭ラインであるｎ＋１ライン目に関しても、１ライン前のｎライン目が白階調であることから、Ｖｔｈ補正時のトランジスタＴ２のソース電圧はＶｃｃｐ＋α［Ｖ］になる。
　一方、ｎ＋２ライン目は、前ラインに黒信号（＝Ｖｓｉｇ＞Ｖｏｆｓ）が含まれており、黒信号画素が多いほど（すなわち、黒ウインドウの幅が大きいほど）、Ｖｏｆｓへの切り替わりの際に、信号線Ｖｃｃｐに負の電位方向にカップリングが入る。すなわち、Ｖｔｈ補正時のトランジスタＴ２のゲートソース間電圧Ｖｇｓが小さくなる傾向にある。
　上記比較例における、ｎライン目、ｎ＋１ライン目、ｎ＋２ライン目の白画素の駆動を、図８、９、１０に示す。図８、９に示したｎライン目、ｎ＋１ライン目の駆動に対し、図１０のｎ＋２ライン目の駆動では、前述の通り、Ｖｔｈ補正前のトランジスタＴ２のゲートソース間電圧Ｖｇｓが小さくなる。
　よって補正後のトランジスタＴ２のゲート電位Ｖｇ、ソース電位Ｖｓは、ｎライン目、ｎ＋１ライン目よりもｎ＋２ライン目の方が高くなり、映像信号書き込み後のトランジスタＴ２のゲートソース間電圧Ｖｇｓは、ｎライン目、ｎ＋１ライン目よりもｎ＋２ライン目の方が小さくなる。すなわち、ｎライン目、ｎ＋１ライン目の電流よりもｎ＋２ライン目の電流の方が小さくなり、ｎ＋２ライン目の白表示が、ｎライン目、ｎ＋１ライン目より暗くなる。つまり、図５のような比較例の駆動を行うと、黒ウインドウのエッジの１ライン下のラインから暗くなり、図６の様にクロストークとして視認されてしまう。
　そこで本開示の実施の形態では、図６のような黒ウインドウを表示する場合にクロストークを発生させないようにする表示装置１００の駆動方法を提供する。
　図１１は、本開示の実施の形態に係る表示装置１００の駆動方法を示す説明図である。本開示の実施の形態に係る表示装置１００は、上述した比較例と比べ、駆動スキャナ１３２からの信号ＤＳの状態の遷移タイミングが異なる。上述の比較例では、前フレームの発光期間で信号ＤＳがハイからローになり、信号線Ｄａｔａの電位がＶｏｆｓに切り替わった後に信号ＤＳがローからハイになっていた。
　しかし、本開示の実施の形態に係る表示装置１００は、前フレームの発光期間で信号ＤＳがハイからローになり、その後、信号線Ｄａｔａの電位がＶｏｆｓに切り替わる前に信号ＤＳがローからハイに変化する。すなわち、本開示の実施の形態に係る表示装置１００は、信号線Ｄａｔａの電位がＶｏｆｓに切り替わる前にトランジスタＴ１をオフにしている。
　本開示の実施の形態に係る表示装置１００は、このように信号ＤＳの状態の切り替わりを制御することで、カップリングの影響なく、トランジスタＴ２のソースに電位Ｖｃｃｐを書き込むことを特徴としている。
　図１２～１４は、本開示の実施の形態に係る表示装置１００に係る、図６に示す画像のｎライン目、ｎ＋１ライン目、ｎ＋２ライン目の駆動について、それぞれ示す説明図である。
　まず、図１２を用いて、本開示の実施の形態に係る表示装置１００に係る、図６に示す画像のｎライン目の駆動を説明する。図１２には、水平同期信号ＸＶＤ、信号電圧Ｖｄａｔａ、駆動スキャナ１３２からの信号ＤＳ、書き込みスキャナ１３３からの信号ＷＳ、オートゼロスキャナ１３１からの信号ＡＺの時間的推移が示されている。また図１２には、トランジスタＴ２のソース電位Ｓｏｕｒｃｅおよびゲート電位Ｇａｔｅ、ならびに有機ＥＬ素子ＥＬのアノード電位Ａｎｏｄｅの時間的推移も示されている。
　時刻ｔ１までが前フレームの発光期間である。この時刻ｔ１になる前に、信号ＤＳがハイからローになり、トランジスタＴ１がオフからオンとなる。時刻ｔ１において信号ＡＺがハイからローになり、発光期間が終了し、消光期間が始まる。信号ＡＺをハイからローに遷移させるのは、後述のＶｔｈ補正期間中に有機ＥＬ素子ＥＬに電流が流れ込み、有機ＥＬ素子ＥＬが発光することを防ぐためである。
　続く時刻ｔ２の時点で、信号ＤＳがローからハイになり、トランジスタＴ１がオンからオフとなる。
　その後、時刻ｔ２より後、時刻ｔ３より前の時点で、信号線Ｄａｔａの電位がＶｓｉｇより高いＶｏｆｓに変化すると、信号線Ｖｃｃｐに正の電位方向にカップリングが入り、その瞬間、信号線Ｖｃｃｐの電位は、カップリング分だけ高くなる。しかし、この時点でトランジスタＴ１はオフとなっているため、信号線Ｖｃｃｐの電位の変化の影響がトランジスタＴ２のソース電位に影響を及ぼすことは無い。従って、信号線Ｄａｔａの電位がＶｏｆｓに変化しても、トランジスタＴ２のソース電位はＶｃｃｐ＝Ｖｒｅｆのままである。
　その後、時刻ｔ３になり、消光期間が終わり、Ｖｔｈ準備期間が始まると信号ＷＳがハイからローになり、トランジスタＴ３がオフからオンとなる。トランジスタＴ３がオンになることで、トランジスタＴ２のゲートが信号線Ｄａｔａと接続され、トランジスタＴ２のゲート電圧がオフセット電圧Ｖｏｆｓまで低下する。
　時刻ｔ４になると、信号ＷＳがローからハイになり、トランジスタＴ３がオンからオフとなる。トランジスタＴ３がオンからオフとなるとトランジスタＴ２のゲートが信号線Ｄａｔａから切り離される。時刻ｔ４からＶｔｈ補正期間に入り、トランジスタＴ２のゲートソース間電圧ＶｇｓがトランジスタＴ２の閾値電圧Ｖｔｈに設定される。また、Ｖｔｈ補正期間の間の時刻ｔ５において信号ＡＺがローからハイになる。
　その後、時刻ｔ６において信号ＷＳがハイからローになり、信号電圧ＶｓｉｇのトランジスタＴ２への書き込み期間となる。この書き込み期間において、トランジスタＴ２のゲート電位がＶｓｉｇになる。時刻ｔ７において信号ＷＳがローからハイになり、信号電圧ＶｓｉｇのトランジスタＴ２への書き込み期間が終了する。そして時刻ｔ８において信号ＤＳがハイからローになり、トランジスタＴ１がオンになることで有機ＥＬ素子ＥＬが発光する発光期間となる。発光期間では、トランジスタＴ２のソース電位が電源電圧Ｖｃｃｐ＝Ｖｒｅｆとなる。
　図１３に示したｎ＋１ライン目、図１４に示したｎ＋２ライン目の駆動についても同様である。すなわち、本実施形態では、信号ＤＳがハイであり、トランジスタＴ１がオフとなっているタイミングで信号線Ｄａｔａの電位を変化させることで、カップリングの影響をトランジスタＴ２のソース電位に与えない。
　以上より、本開示の実施の形態に係る表示装置１００は、このように信号ＤＳの状態の切り替わりを制御することで白背景に黒ウインドウなどの特殊なパターンを表示する際に、クロストークの発生を防ぎ、高品質の画像の表示を実現することができる。
　本開示の実施の形態に係る表示装置１００は、Vth補正を行う水平期間より１水平期間以上前に、あらかじめトランジスタＴ２のゲートに電位Ｖｏｆｓを書き込むようにしてもよい。図１５は、本開示の実施の形態に係る表示装置１００の駆動方法を示す説明図である。図１５では、ｎ＋１ライン目、ｎ＋２ライン目において、Vth補正を行う水平期間の１つ前の水平期間に、あらかじめトランジスタＴ２のゲートに電位Ｖｏｆｓを書き込むため、信号線ＷＳの状態を変化させている様子が示されている。
　Vth補正を行う水平期間より１水平期間以上前に、あらかじめトランジスタＴ２のゲートに電位Ｖｏｆｓを書き込むことにより、本開示の実施の形態に係る表示装置１００は、前フレームの映像信号の影響を受けることなく、Vth補正開始時のトランジスタＴ２のゲートソース間電圧を設定する事が出来る。
　ここまでは、画素回路がＰ型ＭＯＳＦＥＴで構成されている例を示したが、画素回路がＮ型ＭＯＳＦＥＴで構成されている場合であっても、同様にクロストークの発生を防ぎ、高品質の画像の表示を実現することができる。
　図１６は、本開示の実施の形態に係る表示装置１００における画素回路の変形例を示す説明図である。図１６には、４つのＮ型ＭＯＳＦＥＴからなる画素回路が示されている。
　トランジスタＴ１１は有機ＥＬ素子ＥＬの発光を制御する発光制御トランジスタである。トランジスタＴ１１は、電源電圧ＶＣＣＰの電源ノードと、トランジスタＴ１２のソースノード（ソース電極）との間に接続され、駆動スキャナ１３２から出力される発光制御信号による駆動の下に、有機ＥＬ素子ＥＬの発光／非発光を制御する。
　トランジスタＴ１２は、キャパシタＣ１２の保持電圧に応じた駆動電流を有機ＥＬ素子ＥＬに流すことによって有機ＥＬ素子ＥＬを駆動する駆動トランジスタである。
　トランジスタＴ１３は、書き込みスキャナ１３３から供給される信号電圧Ｖｓｉｇをサンプリングすることによって、トランジスタＴ１２のゲートノード（ゲート電極）に信号電圧Ｖｓｉｇを書き込む。
　トランジスタＴ１４は、トランジスタＴ１２のドレインノード（ドレイン電極）と電流排出先ノード（例えば、電源ＶＳＳ）との間に接続されるリセットトランジスタである。トランジスタＴ１４は、オートゼロスキャナ１３１からの駆動信号による駆動の下に、有機ＥＬ素子ＥＬの非発光期間に有機ＥＬ素子ＥＬが発光しないように制御する。トランジスタＴ１１～Ｔ１４は、いずれもＮチャネル型のトランジスタから成る構成とすることができる。
　図１６に示した画素回路を備える表示装置１００で、図６に示したような黒ウインドウを有する画像を表示する場合を考える。上述したように、黒ウインドウの前段（上段）の白（高階調）表示画素のみのラインをｎライン目とし、黒ウインドウの１段目をｎ＋１ライン目、黒ウインドウの２段目をｎ＋２ライン目と定義する。
　図１７は、図１６に示した画素回路を備える表示装置１００におけるｎ＋１ライン目の駆動例を示す説明図である。また図１８は、図１６に示した画素回路を備える表示装置１００におけるｎ＋２ライン目の駆動例を示す説明図である。図１７、図１８には、信号電圧Ｖｄａｔａ、駆動スキャナ１３２からの信号ＤＳ、書き込みスキャナ１３３からの信号ＷＳ、オートゼロスキャナ１３１からの信号ＡＺの時間的推移が示されている。また図１７、１８には、トランジスタＴ１２のソース電位Ｖｓおよびゲート電位Ｖｇの時間的推移も示されている。また図１７、１８には、トランジスタＴ１４のソース電位Ｖｓの時間的推移も示されている。
　時刻ｔ１において、信号ＷＳ、ＡＺがローからハイになる。これにより、トランジスタＴ１３、Ｔ１４がオフからオンに切り替わる。トランジスタＴ１３がオンになることで、トランジスタＴ１２のゲート電位はＶｏｆｓとなり、ソース電位はＶｓｓまで低下していく。
　時刻ｔ２において、信号ＡＺがハイからローになる。これにより、トランジスタＴ１４がオンからオフに切り替わる。トランジスタＴ１４がオフになることで、トランジスタＴ１２のソース電位Ｖｓは、電源電位Ｖｓｓから切り離されるとともに、キャパシタＣ１２に蓄えられた電荷により上昇を始める。
　その後、時刻ｔ３において信号ＷＳがハイからローになる。これにより、トランジスタＴ１３がオンからオフに切り替わる。トランジスタＴ１３がオフになることでトランジスタＴ１２のゲートは信号線Ｄａｔａから切り離される。またこの時刻ｔ３の時点で、信号線Ｄａｔａの電位がＶｓｉｇに変化する。
　その後、時刻ｔ４になると再び信号ＷＳがローからハイになる。これにより、トランジスタＴ１３がオフからオンに切り替わる。トランジスタＴ１３がオンになることで、トランジスタＴ１２のゲート電位はＶｓｉｇとなる。
　その後、時刻ｔ５において信号ＷＳがハイからローになる。これにより、トランジスタＴ１３がオンからオフに切り替わる。そして、時刻ｔ６の時点で信号ＤＳがハイからローになる。これにより、トランジスタＴ１１がオンからオフに切り替わり、有機ＥＬ素子ＥＬに電流が流れて有機ＥＬ素子ＥＬが発光する。
　このように図１６に示した画素回路が駆動する際、時刻ｔ１において、信号電圧ＶｄａｔａがＶｓｉｇからＶｏｆｓに切り替わる際、カップリングの影響が無ければ、トランジスタＴ１２のソース電位は破線で示したように変化する。しかし、上述したようＰチャネル型の画素回路において指摘したように、寄生容量を介したカップリングの影響で、トランジスタＴ１２のソースに書き込むＶｓｓの電位が変動してしまう。
　図１７に示したｎ＋１ライン目の画素回路と、図１８に示したｎ＋２ライン目の画素回路とでは、カップリングの電位方向が変わり、時刻ｔ３からｔ４におけるＶｔｈ補正期間で、Ｖｔｈ補正開始時のトランジスタＴ１２のゲートソース間電圧Ｖｇｓが変動する。そして、時刻ｔ４からｔ５における映像信号書き込み期間が終了した後の、トランジスタＴ１２のゲートソース間電圧Ｖｇｓも、ｎ＋１ライン目の画素回路と、ｎ＋２ライン目の画素回路とで異なってしまい、その結果、表示装置１００は、図１７や図１８に示したような駆動を行うと、クロストークが発生する。
　そこで、本実施形態では、Ｖｔｈ補正開始時のトランジスタＴ１２のソースノードを決めるトランジスタＴ１４のオン、オフのタイミングを、信号線の電位Ｖｄａｔａが、前段のＶｓｉｇからＶｏｆｓに切り替わる前とする。本実施形態は、このように駆動することで、寄生容量を介したカップリングの影響無く、トランジスタＴ１２のＶｔｈ補正を行うことが出来る。そして本実施形態では、寄生容量を介したカップリングの影響が無くなることで、クロストークの発生を防ぐことが出来る。
　図１９は、本実施形態に係る、図１６に示した画素回路を備える表示装置１００におけるｎ＋１ライン目の駆動方法を示す説明図である。図１９には、信号電圧Ｖｄａｔａ、駆動スキャナ１３２からの信号ＤＳ、書き込みスキャナ１３３からの信号ＷＳ、オートゼロスキャナ１３１からの信号ＡＺの時間的推移が示されている。また図１９には、トランジスタＴ１２のソース電位Ｖｓおよびゲート電位Ｖｇの時間的推移も示されている。また図１９には、トランジスタＴ１４のソース電位Ｖｓの時間的推移も示されている。
　本実施形態では、図１９に示したように、信号線の電位Ｖｄａｔａが、前段のＶｓｉｇからＶｏｆｓに切り替わる前の時刻ｔ１の時点で、信号ＡＺをローからハイに切り替える。時刻ｔ１の時点で、信号ＡＺをローからハイに切り替えることでトランジスタＴ１４がオンからオフに切り替わる。トランジスタＴ１４がオフになることで、信号電圧ＶｄａｔａがＶｓｉｇからＶｏｆｓに切り替わる際のカップリングがソース電位Ｖｓに入っても、トランジスタＴ１２のソース電位Ｖｓに影響を及ぼすことが無くなる。
　従って、本実施形態に係る表示装置１００は、図１９に示したような駆動を実行することで、寄生容量を介したカップリングの影響が無くなり、クロストークの発生を防ぐことが出来る。
　本開示の実施の形態に係る表示装置１００は、Vth補正を行う水平期間より１水平期間以上前に、あらかじめトランジスタＴ１２のゲートに電位Ｖｏｆｓを書き込むようにしてもよい。
　図２０は、本実施形態に係る、図１６に示した画素回路を備える表示装置１００におけるｎ＋１ライン目の駆動方法を示す説明図である。図２０には、信号電圧Ｖｄａｔａ、駆動スキャナ１３２からの信号ＤＳ、書き込みスキャナ１３３からの信号ＷＳ、オートゼロスキャナ１３１からの信号ＡＺの時間的推移が示されている。また図２０には、トランジスタＴ１２のソース電位Ｖｓおよびゲート電位Ｖｇの時間的推移も示されている。また図２０には、トランジスタＴ１４のソース電位Ｖｓの時間的推移も示されている。
　図２０に示した駆動方法では、Vth補正を行う水平期間の１つ前の水平期間における時刻ｔ１の時点で信号ＷＳをローからハイにしている。信号ＷＳがローからハイになることでトランジスタＴ１３がオンとなる。トランジスタＴ１３がオンとなることで、トランジスタＴ１２のゲートに電位Ｖｏｆｓが書き込まれる。そして時刻ｔ２の時点で信号線Ｄａｔａの電位がＶｓｉｇになるとともに信号ＷＳがハイからローになり、トランジスタＴ１３がオフとなる。
　その後、前段のＶｓｉｇからＶｏｆｓに切り替わる前の時刻ｔ３の時点で、信号ＡＺをローからハイに切り替える。時刻ｔ３の時点で、信号ＡＺをローからハイに切り替えることでトランジスタＴ１４がオンからオフに切り替わる。トランジスタＴ１４がオフになることで、信号電圧ＶｄａｔａがＶｓｉｇからＶｏｆｓに切り替わる際のカップリングがソース電位Ｖｓに入っても、トランジスタＴ１２のソース電位Ｖｓに影響を及ぼすことが無くなる。その後は、図１９に示した駆動と同じ駆動が行われる。
　これにより、本開示の実施の形態に係る表示装置１００は、前フレームの映像信号の影響を受けることなく、Vth補正開始時のトランジスタＴ１２のゲートソース間電圧を設定する事が出来る。
　＜２．まとめ＞
　以上説明したように、本開示の実施の形態によれば、白背景に黒ウインドウなどの特殊なパターンを表示する際に、クロストークの発生を防ぎ、高品質の画像の表示を実現することが可能な表示装置１００を提供することが出来る。
　そして、本開示の実施の形態に係る表示装置を備えた電子機器も同様に提供される。本開示の実施の形態に係る表示装置を備えた電子機器は、コントラストの良化と横クロストークの防止の２つの効果を奏する。そのような電子機器には、テレビ、スマートフォン等の携帯電話、タブレット型携帯端末、パーソナルコンピュータ、携帯型ゲーム機、携帯型音楽再生装置、デジタルスチルカメラ、デジタルビデオカメラ、腕時計型携帯端末、ウェアラブルデバイスなどがある。
　以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
　また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
　なお、以下のような構成も本開示の技術的範囲に属する。
（１）
　発光素子と、
　前記発光素子のアノードに第１端子が接続される駆動トランジスタと、
　前記駆動トランジスタのゲートに第２端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
　前記駆動トランジスタの第２端子に第１端子が接続され、第２端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、
　所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、
　を備え、
　前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第２端子に前記電源電圧を書き込む、画素回路。
（２）
　前記駆動トランジスタの閾値補正を行う水平期間の１以上前の水平期間に前記駆動トランジスタのゲートに閾値補正基準電位を設定するよう前記サンプリングトランジスタをオンさせる、前記（１）に記載の画素回路。
（３）
　前記発光制御トランジスタは、Ｐチャネル型のトランジスタであり、前記第１端子はドレインである、前記（１）または（２）に記載の画素回路。
（４）
　前記リセットトランジスタは、Ｐチャネル型のトランジスタである、前記（１）～（３）のいずれかに記載の画素回路。
（５）
　前記駆動トランジスタは、Ｐチャネル型のトランジスタであり、前記第１端子はドレインであり、前記第２端子はソースである、前記（１）～（４）のいずれかに記載の画素回路。
（６）
　前記発光制御トランジスタは、Ｎチャネル型のトランジスタであり、前記第１端子はソースである、前記（１）または（２）に記載の画素回路。
（７）
　前記リセットトランジスタは、Ｎチャネル型のトランジスタである、前記（１）、（２）または（６）のいずれかに記載の画素回路。
（８）
　前記駆動トランジスタは、Ｎチャネル型のトランジスタであり、前記第１端子はソースであり、前記第２端子はドレインである、前記（１）、（２）、（６）または（７）のいずれかに記載の画素回路。
（９）
　前記（１）～（８）のいずれかに記載の画素回路が配置される画素アレイ部と、
　前記画素アレイ部を駆動させる駆動回路と、
を備える、表示装置。
（１０）
　前記（９）に記載の表示装置を備える、電子機器。
（１１）
　発光素子と、
　前記発光素子のアノードに第１端子が接続される駆動トランジスタと、
　前記駆動トランジスタのゲートに第２端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
　前記駆動トランジスタの第２端子に第１端子が接続され、第２端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、
　所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、
　を備える画素回路において、
　前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第２端子に前記電源電圧を書き込むことを含む、画素回路の駆動方法。
１００　　　：表示装置
１１０　　　：画素部
１１１Ｂ　　：画素
１１１Ｇ　　：画素
１１１Ｒ　　：画素
１２０　　　：水平セレクタ
１３０　　　：垂直スキャナ
１３１　　　：オートゼロスキャナ
１３２　　　：駆動スキャナ
１３３　　　：書き込みスキャナ
Ｃ１　　　　：キャパシタ
Ｃ２　　　　：キャパシタ
Ｔ１　　　　：トランジスタ
Ｔ２　　　　：トランジスタ
Ｔ３　　　　：トランジスタ
Ｔ４　　　　：トランジスタ

Claims (11)

  1. 　発光素子と、
    　前記発光素子のアノードに第１端子が接続される駆動トランジスタと、
    　前記駆動トランジスタのゲートに第２端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
    　前記駆動トランジスタの第２端子に第１端子が接続され、第２端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、
    　所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、
    　を備え、
    　前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第２端子に前記電源電圧を書き込む、画素回路。
  2. 　前記駆動トランジスタの閾値補正を行う水平期間の１以上前の水平期間に前記駆動トランジスタのゲートに閾値補正基準電位を設定するよう前記サンプリングトランジスタをオンさせる、請求項１に記載の画素回路。
  3. 　前記発光制御トランジスタは、Ｐチャネル型のトランジスタであり、前記第１端子はドレインである、請求項１に記載の画素回路。
  4. 　前記リセットトランジスタは、Ｐチャネル型のトランジスタである、請求項１に記載の画素回路。
  5. 　前記駆動トランジスタは、Ｐチャネル型のトランジスタであり、前記第１端子はドレインであり、前記第２端子はソースである、請求項１に記載の画素回路。
  6. 　前記発光制御トランジスタは、Ｎチャネル型のトランジスタであり、前記第１端子はソースである、請求項１に記載の画素回路。
  7. 　前記リセットトランジスタは、Ｎチャネル型のトランジスタである、請求項１に記載の画素回路。
  8. 　前記駆動トランジスタは、Ｎチャネル型のトランジスタであり、前記第１端子はソースであり、前記第２端子はドレインである、請求項１に記載の画素回路。
  9. 　請求項１に記載の画素回路が配置される画素アレイ部と、
    　前記画素アレイ部を駆動させる駆動回路と、
    を備える、表示装置。
  10. 　請求項９に記載の表示装置を備える、電子機器。
  11. 　発光素子と、
    　前記発光素子のアノードに第１端子が接続される駆動トランジスタと、
    　前記駆動トランジスタのゲートに第２端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
    　前記駆動トランジスタの第２端子に第１端子が接続され、第２端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、
    　所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、
    　を備える画素回路において、
    　前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第２端子に前記電源電圧を書き込むことを含む、画素回路の駆動方法。
PCT/JP2019/042826 2018-11-16 2019-10-31 画素回路、表示装置、画素回路の駆動方法および電子機器 WO2020100616A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201980072974.1A CN112970055A (zh) 2018-11-16 2019-10-31 像素电路、显示装置、像素电路的驱动方法及电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-215525 2018-11-16
JP2018215525A JP2020085959A (ja) 2018-11-16 2018-11-16 画素回路、表示装置、画素回路の駆動方法および電子機器

Publications (1)

Publication Number Publication Date
WO2020100616A1 true WO2020100616A1 (ja) 2020-05-22

Family

ID=70730513

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/042826 WO2020100616A1 (ja) 2018-11-16 2019-10-31 画素回路、表示装置、画素回路の駆動方法および電子機器

Country Status (3)

Country Link
JP (1) JP2020085959A (ja)
CN (1) CN112970055A (ja)
WO (1) WO2020100616A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022230578A1 (ja) * 2021-04-26 2022-11-03 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI818605B (zh) * 2021-07-08 2023-10-11 南韓商Ｌｇ顯示器股份有限公司 像素電路及包含該像素電路的顯示裝置
CN115101011A (zh) * 2021-07-21 2022-09-23 武汉天马微电子有限公司 配置成控制发光元件的像素电路
WO2023182097A1 (ja) * 2022-03-25 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 表示装置及びその駆動方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013092674A (ja) * 2011-10-26 2013-05-16 Sony Corp 駆動回路、駆動方法、表示装置および電子機器
JP2014228863A (ja) * 2013-05-22 2014-12-08 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 有機電界発光表示装置の画素
JP2015014763A (ja) * 2013-07-08 2015-01-22 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
JP2017203991A (ja) * 2017-06-22 2017-11-16 ソニー株式会社 表示装置
JP2019082548A (ja) * 2017-10-30 2019-05-30 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置、画素回路の駆動方法および電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008241948A (ja) * 2007-03-27 2008-10-09 Sony Corp 表示装置とその駆動方法
JP5287210B2 (ja) * 2008-12-17 2013-09-11 ソニー株式会社 表示装置および電子機器
JP6690614B2 (ja) * 2017-08-30 2020-04-28 ソニー株式会社 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013092674A (ja) * 2011-10-26 2013-05-16 Sony Corp 駆動回路、駆動方法、表示装置および電子機器
JP2014228863A (ja) * 2013-05-22 2014-12-08 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 有機電界発光表示装置の画素
JP2015014763A (ja) * 2013-07-08 2015-01-22 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
JP2017203991A (ja) * 2017-06-22 2017-11-16 ソニー株式会社 表示装置
JP2019082548A (ja) * 2017-10-30 2019-05-30 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置、画素回路の駆動方法および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022230578A1 (ja) * 2021-04-26 2022-11-03 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器

Also Published As

Publication number Publication date
CN112970055A (zh) 2021-06-15
JP2020085959A (ja) 2020-06-04

Similar Documents

Publication Publication Date Title
US10909919B2 (en) Display device, method for driving display device, and electronic apparatus
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
US10916199B2 (en) Display panel and driving method of pixel circuit
US20230178018A1 (en) Display device, driving method for display device and electronic apparatus
US11222587B2 (en) Pixel circuit, display device, driving method of pixel circuit, and electronic apparatus
WO2020100616A1 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
KR100679577B1 (ko) 액티브 매트릭스형 표시 장치
JP2015034861A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP2009271337A (ja) 表示装置、表示装置の駆動方法および電子機器
US11398186B2 (en) Pixel circuit, display device, driving method of pixel circuit, and electronic apparatus
US11289019B2 (en) Pixel circuit, display device, method for driving pixel circuit, and electronic apparatus
CN104584111B (zh) 显示设备和电子装置
JP2015014764A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP2009271336A (ja) 表示装置、表示装置の駆動方法および電子機器
JP6690614B2 (ja) 表示装置
WO2022124165A1 (ja) 表示装置
US20140218270A1 (en) Display device, driving method of display device, and electronic apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19883759

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19883759

Country of ref document: EP

Kind code of ref document: A1