JP6690614B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6690614B2
JP6690614B2 JP2017165156A JP2017165156A JP6690614B2 JP 6690614 B2 JP6690614 B2 JP 6690614B2 JP 2017165156 A JP2017165156 A JP 2017165156A JP 2017165156 A JP2017165156 A JP 2017165156A JP 6690614 B2 JP6690614 B2 JP 6690614B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
display device
drive transistor
light emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017165156A
Other languages
English (en)
Other versions
JP2018018088A (ja
Inventor
有亮 小野山
有亮 小野山
山下 淳一
淳一 山下
直史 豊村
直史 豊村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2017165156A priority Critical patent/JP6690614B2/ja
Publication of JP2018018088A publication Critical patent/JP2018018088A/ja
Application granted granted Critical
Publication of JP6690614B2 publication Critical patent/JP6690614B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Description

本開示は、表示装置、表示装置の駆動方法、及び、電子機器に関し、特に、発光部を含む画素が行列状(マトリクス状)に配置されて成る平面型(フラットパネル型)の表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器に関する。
平面型の表示装置の一つとして、発光部(発光素子)に流れる電流値に応じて発光輝度が変化する、所謂、電流駆動型の電気光学素子を画素の発光部として用いる表示装置がある。電流駆動型の電気光学素子としては、例えば、有機材料のエレクトロルミネッセンス(Electro Luminescence:EL)を利用し、有機薄膜に電界をかけると発光する現象を用いた有機EL素子が知られている。
この有機EL表示装置に代表される平面型の表示装置には、発光部を駆動する駆動トランジスタとして、Pチャネル型のトランジスタを用いるとともに、当該駆動トランジスタの閾値電圧や移動度のばらつきを補正する機能を有するものがある。この画素回路は、駆動トランジスタの他に、サンプリングトランジスタ、スイッチングトランジスタ、保持容量、及び、補助容量を有する構成となっている(例えば、特許文献1参照)。
特開2008−287141号公報
上記の従来例に係る表示装置では、閾値電圧の補正準備期間(閾値補正準備期間)中に発光部に僅かな貫通電流が流れることになるため、非発光期間であるにも拘わらず、信号電圧の階調に依らず毎フレーム、一定輝度で発光部が発光してしまう。結果的に、表示パネルのコントラストの低下という問題を引き起こす。
本開示は、非発光期間で発光部に流れる貫通電流を抑制し、コントラストの低下という問題を解消することが可能な表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器を提供することを目的とする。
上記の目的を達成するための本開示の表示装置は、
発光部を駆動するPチャネル型の駆動トランジスタ、信号電圧を書き込むサンプリングトランジスタ、発光部の発光/非発光を制御する発光制御トランジスタ、駆動トランジスタのゲート電極とソース電極との間に接続された保持容量、及び、駆動トランジスタのソース電極に接続された補助容量を含む画素回路が配置されて成る画素アレイ部と、
閾値補正の際に、駆動トランジスタのソース電極に第1の電圧を、ゲート電極に第1の電圧との差が駆動トランジスタの閾値電圧よりも小さい第2の電圧をそれぞれ書き込み、しかる後、駆動トランジスタのソース電極をフローティングにした状態でゲート電極に対して閾値補正に用いる基準電圧を書き込む駆動を行う駆動部と、
を備える。
上記の目的を達成するための本開示の表示装置の駆動方法は、
発光部を駆動するPチャネル型の駆動トランジスタ、信号電圧を書き込むサンプリングトランジスタ、発光部の発光/非発光を制御する発光制御トランジスタ、駆動トランジスタのゲート電極とソース電極との間に接続された保持容量、及び、駆動トランジスタのソース電極に接続された補助容量を含む画素回路が配置されて成る表示装置の駆動に当たって、
閾値補正の際に、
駆動トランジスタのソース電極に第1の電圧を、ゲート電極に第1の電圧との差が駆動トランジスタの閾値電圧よりも小さい第2の電圧をそれぞれ書き込み、
次いで、駆動トランジスタのソース電極をフローティングにし、
しかる後、駆動トランジスタのゲート電極に対して閾値補正に用いる基準電圧を書き込む。
上記の目的を達成するための本開示の電子機器は、
発光部を駆動するPチャネル型の駆動トランジスタ、信号電圧を書き込むサンプリングトランジスタ、発光部の発光/非発光を制御する発光制御トランジスタ、駆動トランジスタのゲート電極とソース電極との間に接続された保持容量、及び、駆動トランジスタのソース電極に接続された補助容量を含む画素回路が配置されて成る画素アレイ部と、
閾値補正の際に、駆動トランジスタのソース電極に第1の電圧を、ゲート電極に第1の電圧との差が駆動トランジスタの閾値電圧よりも小さい第2の電圧をそれぞれ書き込み、しかる後、駆動トランジスタのソース電極をフローティングにした状態でゲート電極に対して閾値補正に用いる基準電圧を書き込む駆動を行う駆動部と、
を備える表示装置を有する。
上記の構成の表示装置、その駆動方法、あるいは、電子機器において、駆動トランジスタのソース電極に第1の電圧を、ゲート電極に第2の電圧にそれぞれ書き込むことで、駆動トランジスタのゲート−ソース間電圧は、駆動トランジスタの閾値電圧よりも小さくなる。これにより、駆動トランジスタが非導通状態となるため、発光部の電流の供給が行われず、発光部は消光状態となる。その後、ソース電極がフローティングの状態にある駆動トランジスタのゲート電極に対して閾値補正のための基準電圧を書き込む。このとき、保持容量及び補助容量による容量カップリングによって、駆動トランジスタのソース電位がゲート電位に追従して下降するため、駆動トランジスタのゲート−ソース間電圧が閾値電圧以上に拡大する。これにより、駆動トランジスタのゲート電位を初期化するための基準電圧の書込みと同時に、保持容量及び補助容量による容量カップリングによって駆動トランジスタのゲート−ソース間電圧が閾値電圧以上に設定される。従って、貫通電流が流れる閾値補正準備期間を設けなくて済むため、非発光期間での発光部への貫通電流を抑制できる。
本開示によれば、非発光期間での発光部への貫通電流を抑制できるため、コントラストの低下という問題を解消することができる。
尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
図1は、本開示の前提となるアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。 図2は、本開示の前提となるアクティブマトリクス型表示装置における画素(画素回路)の回路例を示す回路図である。 図3は、本開示の前提となるアクティブマトリクス型表示装置の回路動作を説明するためのタイミング波形図である。 図4は、本開示の実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。 図5は、本開示の実施形態に係るアクティブマトリクス型表示装置の回路動作を説明するためのタイミング波形図である。 図6Aは、回路動作を説明する動作説明図(その1)であり、図6Bは、回路動作を説明する動作説明図(その2)である。 図7Aは、回路動作を説明する動作説明図(その3)であり、図7Bは、回路動作を説明する動作説明図(その4)である。 図8Aは、回路動作を説明する動作説明図(その5)であり、図8Bは、回路動作を説明する動作説明図(その6)である。 図9は、映像信号の信号電圧Vsigから直接参照電圧Vrefを切り替える場合の不具合についての説明図である。 図10は、本開示の実施形態の変形例に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。 図11は、本開示の実施形態の変形例に係るアクティブマトリクス型表示装置の回路動作を説明するためのタイミング波形図である。
以下、本開示の技術を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
1.本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明
2.本開示の前提となるアクティブマトリクス型表示装置
2−1.システム構成
2−2.画素回路
2−3.基本的な回路動作
2−4.閾値補正準備期間での不具合について
3.実施形態の説明
4.変形例
5.電子機器
<本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明>
本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、発光部を駆動する駆動トランジスタとして、Pチャネル型のトランジスタを用いる構成を採っている。駆動トランジスタとして、Nチャネル型のトランジスタではなく、Pチャネル型のトランジスタを用いるのは次の理由による。
トランジスタをガラス基板のような絶縁体上ではなく、シリコンのような半導体上に形成する場合を想定すると、トランジスタは、ソース/ゲート/ドレインの3端子ではなく、ソース/ゲート/ドレイン/バックゲート(ベース)の4端子となる。そして、駆動トランジスタとしてNチャネル型のトランジスタを用いた場合、バックゲート(基板)電位が0Vとなり、駆動トランジスタの閾値電圧の画素毎のばらつきを補正する動作などに悪影響を及ぼすことになる。
また、トランジスタの特性ばらつきは、LDD(Lightly Doped Drain)領域を持つNチャネル型のトランジスタに比べて、LDD領域を持たないPチャネル型のトランジスタの方が小さく、画素の微細化、ひいては、表示装置の高精細化を図る上で有利である。このような理由などから、シリコンのような半導体上への形成を想定した場合、駆動トランジスタとして、Nチャネル型のトランジスタではなく、Pチャネル型のトランジスタを用いるのが好ましい。
本開示の表示装置は、Pチャネル型の駆動トランジスタの他に、サンプリングトランジスタ、発光制御トランジスタ、保持容量、及び、補助容量を有する画素回路が配置されて成る平面型(フラットパネル型)の表示装置である。平面型表示装置としては、有機EL表示装置、液晶表示装置、プラズマ表示装置などを例示することができる。これらの表示装置のうち、有機EL表示装置は、有機材料のエレクトロルミネッセンスを利用し、有機薄膜に電界をかけると発光する現象を用いた有機エレクトロルミネッセンス素子(以下、「有機EL素子」と記述する)を画素の発光素子(電気光学素子)として用いている。
画素の発光部として有機EL素子を用いる有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子が10V以下の印加電圧で駆動できるために、有機EL表示装置は低消費電力である。有機EL素子が自発光型の素子であるために、有機EL表示装置は、同じ平面型の表示装置である液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機EL素子の応答速度が数マイクロ秒程度と非常に高速であるために、有機EL表示装置は動画表示時の残像が発生しない。
発光部を構成する有機EL素子は、自発光型の素子であるとともに、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である。電流駆動型の電気光学素子としては、有機EL素子の他に、無機EL素子、LED素子、半導体レーザー素子などを例示することができる。
有機EL表示装置等の平面型の表示装置は、表示部を備える各種の電子機器において、その表示部(表示装置)として用いることができる。各種の電子機器としては、ヘッドマウントディスプレイ、デジタルカメラ、ビデオカメラ、ゲーム機、ノート型パーソナルコンピュータ、電子書籍等の携帯情報機器、PDA(Personal Digital Assistant)や携帯電話機等の携帯通信機器などを例示することができる。
本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、第1の電圧について、画素の電源電圧である構成とすることができる。このとき、発光制御トランジスタについて、電源電圧のノードと駆動トランジスタのソース電極との間に接続する構成とすることができる。そして、発光制御トランジスタを導通状態にすることによって駆動トランジスタのソース電極に電源電圧を書き込むことができ、また、発光制御トランジスタを非導通状態にすることによって駆動トランジスタのソース電極をフローティングの状態にすることができる。
上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、第2の電圧について、画素の電源電圧と同じ電圧である構成とすることができる。あるいは又、第2の電圧について、画素の電源電圧と異なる電圧である構成とすることができる。
また、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、サンプリングトランジスタについて、信号線と駆動トランジスタのゲート電極との間に接続された構成とすることができる。このとき、第2の電圧について、サンプリングトランジスタのサンプリングによって書き込む構成とすることができる。あるいは又、基準電圧について、サンプリングトランジスタのサンプリングによって書き込む構成とすることができる。
また、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、基準電圧を書き込んだときの保持容量及び補助容量による容量カップリングによって駆動トランジスタのソース電位を上げる構成とすることができる。あるいは又、基準電圧を書き込んだときの保持容量及び補助容量による容量カップリングによって駆動トランジスタのゲート−ソース間電圧を拡大する構成とすることができる。
また、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、保持容量の容量値については任意に設定可能であるが、好ましくは、補助容量の容量値以上に設定するのがよい。
また、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路の動作点として、最大かかる電圧が(電源電圧−信号電圧)である構成とすることができる。このとき、保持容量及び補助容量に対して、高誘電率材料を適用する構成とすることができる。
また、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、第2の電圧について、信号線に書き込む構成とし、サンプリングトランジスタによってサンプリングされる構成とすることができる。このとき、信号線に対して第2の電圧を書き込むのに先立って、第2の電圧と信号電圧との間の中間電圧を書き込む構成とすることができる。
また、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、サンプリングトランジスタ及び発光制御トランジスタについて、駆動トランジスタと同じPチャネル型のトランジスタから成る構成とすることができる。
<本開示の前提となるアクティブマトリクス型表示装置>
[システム構成]
図1は、本開示の前提となるアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。本開示の前提となるアクティブマトリクス型表示装置は、特許文献1に記載の従来例に係るアクティブマトリクス型表示装置でもある。
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、TFT(Thin Film Transistor;薄膜トランジスタ)を例示することができる。
ここでは、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子の一例である有機EL素子を、画素回路の発光部(発光素子)として用いるアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。以下では、「画素回路」を単に「画素」と記述する場合もある。
図1に示すように、本開示の前提となる有機EL表示装置100は、有機EL素子を含む複数の画素20が行列状に2次元配置されて成る画素アレイ部30と、当該画素アレイ部30の周辺に配置される駆動部とを有する構成となっている。駆動部は、例えば、画素アレイ部30と同じ表示パネル70上に搭載された書込み走査部40、駆動走査部50、及び、信号出力部60等から成り、画素アレイ部30の各画素20を駆動する。尚、書込み走査部40、駆動走査部50、及び、信号出力部60のいくつか、あるいは全部を表示パネル70外に設ける構成を採ることも可能である。
ここで、有機EL表示装置100がカラー表示対応の表示装置の場合は、カラー画像を形成する単位となる1つの画素(単位画素/ピクセル)は複数の副画素(サブピクセル)から構成される。このとき、副画素の各々が図1の画素20に相当することになる。より具体的には、カラー表示対応の表示装置では、1つの画素は、例えば、赤色(Red;R)光を発光する副画素、緑色(Green;G)光を発光する副画素、青色(Blue;B)光を発光する副画素の3つの副画素から構成される。
但し、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素に更に1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色(White;W)光を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。
画素アレイ部30には、m行n列の画素20の配列に対して、行方向(画素行の画素の配列方向/水平方向)に沿って走査線31(311〜31m)と駆動線32(321〜32m)とが画素行毎に配線されている。更に、m行n列の画素20の配列に対して、列方向(画素列の画素の配列方向/垂直方向)に沿って信号線33(331〜33n)が画素列毎に配線されている。
走査線311〜31mは、書込み走査部40の対応する行の出力端にそれぞれ接続されている。駆動線321〜32mは、駆動走査部50の対応する行の出力端にそれぞれ接続されている。信号線331〜33nは、信号出力部60の対応する列の出力端にそれぞれ接続されている。
書込み走査部40は、シフトレジスタ回路等によって構成されている。この書込み走査部40は、画素アレイ部30の各画素20への映像信号の信号電圧の書込みに際し、走査線31(311〜31m)に対して書込み走査信号WS(WS1〜WSm)を順次供給する。これにより、画素アレイ部30の各画素20を行単位で順番に走査する、所謂、線順次走査が行われる。
駆動走査部50は、書込み走査部40と同様に、シフトレジスタ回路等によって構成されている。この駆動走査部50は、書込み走査部40による線順次走査に同期して、駆動線32(321〜32m)に対して発光制御信号DS(DS1〜DSm)を供給することによって画素20の発光/非発光(消光)の制御を行う。
信号出力部60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigと基準電圧Vofsとを選択的に出力する。ここで、基準電圧Vofsは、映像信号の信号電圧Vsigの基準となる電圧(例えば、映像信号の黒レベルに相当する電圧)であり、後述する閾値補正に用いられる。
信号出力部60から択一的に出力される信号電圧Vsig/基準電圧Vofsは、信号線33(331〜33n)を介して画素アレイ部30の各画素20に対して、書込み走査部40による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力部60は、信号電圧Vsigを行(ライン)単位で書き込む線順次書込みの駆動形態を採っている。
[画素回路]
図2は、本開示の前提となるアクティブマトリクス型表示装置、即ち、従来例に係るアクティブマトリクス型表示装置における画素(画素回路)の回路例を示す回路図である。画素20の発光部は、有機EL素子21から成る。有機EL素子21は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子の一例である。
図2に示すように、画素20は、有機EL素子21と、有機EL素子21に電流を流すことによって当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線された共通電源線34にカソード電極が接続されている。
有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、サンプリングトランジスタ23、発光制御トランジスタ24、保持容量25、及び、補助容量26を有する構成となっている。尚、ガラス基板のような絶縁体上ではなく、シリコンのような半導体上に形成することを想定し、駆動トランジスタ22として、Pチャネル型のトランジスタを用いる構成を採っている。
また、本例では、サンプリングトランジスタ23及び発光制御トランジスタ24についても、駆動トランジスタ22と同様に、Pチャネル型のトランジスタを用いる構成を採っている。従って、駆動トランジスタ22、サンプリングトランジスタ23、及び、発光制御トランジスタ24は、ソース/ゲート/ドレインの3端子ではなく、ソース/ゲート/ドレイン/バックゲートの4端子となっている。バックゲートには電源電圧Vddが印加される。
但し、サンプリングトランジスタ23及び発光制御トランジスタ24については、スイッチ素子として機能するスイッチングトランジスタであることから、Pチャネル型のトランジスタに限られるものではない。従って、サンプリングトランジスタ23及び発光制御トランジスタ24は、Nチャネル型のトランジスタでも、Pチャネル型とNチャネル型が混在した構成のものでもよい。
上記の構成の画素20において、サンプリングトランジスタ23は、信号出力部60から信号線33を通して供給される信号電圧Vsigをサンプリングすることによって保持容量25に書き込む。発光制御トランジスタ24は、電源電圧Vddのノードと駆動トランジスタ22のソース電極との間に接続され、発光制御信号DSによる駆動の下に、有機EL素子21の発光/非発光を制御する。
保持容量25は、駆動トランジスタ22のゲート電極とソース電極との間に接続されている。この保持容量25は、サンプリングトランジスタ23によるサンプリングによって書き込まれた信号電圧Vsigを保持する。駆動トランジスタ22は、保持容量25の保持電圧に応じた駆動電流を有機EL素子21に流すことによって有機EL素子21を駆動する。
補助容量26は、駆動トランジスタ22のソース電極と、固定電位のノード、例えば、電源電圧Vddのノードとの間に接続されている。この補助容量26は、信号電圧Vsigを書き込んだときに駆動トランジスタ22のソース電位が変動するのを抑制するとともに、駆動トランジスタ22のゲート−ソース間電圧Vgsを駆動トランジスタ22の閾値電圧Vthにする作用を為す。
[基本的な回路動作]
続いて、上記構成の本開示の前提となるアクティブマトリクス型有機EL表示装置100の基本的な回路動作について、図3のタイミング波形図を用いて説明する。
図3のタイミング波形図には、信号線33の電位Vofs/Vsig、発光制御信号DS、書込み走査信号WS、駆動トランジスタ22のソース電位Vs、ゲート電位Vg、及び、有機EL素子21のアノード電位Vanoのそれぞれの変化の様子を示している。図3のタイミング波形図では、ゲート電位Vgの波形については一点鎖線で図示している。
尚、サンプリングトランジスタ23及び発光制御トランジスタ24がPチャネル型であるため、書込み走査信号WS及び発光制御信号DSの低電位の状態がアクティブ状態となり、高電位の状態が非アクティブ状態となる。そして、サンプリングトランジスタ23及び発光制御トランジスタ24は、書込み走査信号WS及び発光制御信号DSのアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。
時刻t8で、発光制御信号DSが非アクティブ状態となり、発光制御トランジスタ24が非導通状態となることで、保持容量25に保持されていた電荷が駆動トランジスタ22を通して放電される。そして、駆動トランジスタ22のゲート−ソース間電圧Vgsが、当該駆動トランジスタ22の閾値電圧Vth以下になると、駆動トランジスタ22がカットオフする。
駆動トランジスタ22がカットオフすると、有機EL素子21への電流供給の経路が遮断されるため、有機EL素子21のアノード電位Vanoが徐々に低下する。やがて、有機EL素子21のアノード電位Vanoが、有機EL素子21の閾値電圧Vthel以下になると、有機EL素子21が完全に消光状態となる。その後、時刻t1で、発光制御信号DSがアクティブ状態となり、発光制御トランジスタ24が導通状態となることで、次の1H期間(Hは1水平期間)に入る。これにより、t8−t1の期間が消光期間となる。
発光制御トランジスタ24が導通状態となることで、駆動トランジスタ22のソース電極には電源電圧Vddが書き込まれる。そして、駆動トランジスタ22のソース電位Vsの上昇に連動して、ゲート電位Vgも上昇する。その後時刻t2で、書込み走査信号WSがアクティブ状態となることで、サンプリングトランジスタ23が導通状態になり、信号線33の電位をサンプリングする。このとき、信号線33には、基準電圧Vofsが供給された状態にある。従って、サンプリングトランジスタ23によるサンプリングによって、駆動トランジスタ22のゲート電極に基準電圧Vofsが書き込まれる。これにより、保持容量25には、(Vdd−Vofs)の電圧が保持される。
ここで、後述する閾値補正動作(閾値補正処理)を行うには、駆動トランジスタ22のゲート−ソース間電圧Vgsを、当該駆動トランジスタ22の閾値電圧Vthを超える電圧に設定しておく必要がある。そのため、|Vgs|=|Vdd−Vofs|>|Vth|となる関係に各電圧値が設定されることになる。
このように、駆動トランジスタ22のゲート電位Vgを基準電圧Vofsに設定する初期化動作が、次の閾値補正動作を行う前の準備(閾値補正準備)の動作である。従って、基準電圧Vofsが、駆動トランジスタ22のゲート電位Vgの初期化電圧ということになる。
次に、時刻t3で、発光制御信号DSが非アクティブ状態になり、発光制御トランジスタ24が非導通状態になると、駆動トランジスタ22のソース電位Vsがフローティングとなる。そして、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsに保たれた状態で閾値補正動作が開始される。すなわち、駆動トランジスタ22のゲート電位Vgから閾値電圧Vthを減じた電位(Vofs−Vth)に向けて、駆動トランジスタ22のソース電位Vsが下降(低下)を開始する。
このように、駆動トランジスタ22のゲート電位Vgの初期化電圧Vofsを基準とし、当該初期化電圧Vofsから閾値電圧Vthを減じた電位(Vofs−Vth)に向けて駆動トランジスタ22のソース電位Vsを変化させる動作が閾値補正動作となる。この閾値補正動作が進むと、やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが、駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量25に保持される。このとき、駆動トランジスタ22のソース電位Vsは、Vs=Vofs−Vthとなる。
そして、時刻t4で、書込み走査信号WSが非アクティブ状態になり、サンプリングトランジスタ23が非導通状態になると、閾値補正期間が終了する。その後、信号出力部60から信号線33に映像信号の信号電圧Vsigが出力され、信号線33の電位が基準電圧Vofsから信号電圧Vsigに切り替わる。
次に、時刻t5で、書込み走査信号WSがアクティブ状態になることで、サンプリングトランジスタ23が導通状態になり、信号電圧Vsigをサンプリングして画素20内に書き込む。このサンプリングトランジスタ23による信号電圧Vsigの書込み動作により、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigになる。
この映像信号の信号電圧Vsigの書込みの際に、駆動トランジスタ22のソース電極と電源電圧Vddのノードとの間に接続されている補助容量26は、駆動トランジスタ22のソース電位Vsが変動するのを抑える作用を為す。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量25に保持された閾値電圧Vthに相当する電圧と相殺される。
このとき、駆動トランジスタ22のゲート−ソース間電圧Vgsが、信号電圧Vsigに応じて拡大するが、駆動トランジスタ22のソース電位Vsは依然としてフローティングの状態にある。そのため、保持容量25の充電電荷は、駆動トランジスタ22の特性に応じて放電される。そして、このとき駆動トランジスタ22に流れる電流によって有機EL素子21の等価容量Celの充電が開始される。
有機EL素子21の等価容量Celが充電されることにより、駆動トランジスタ22のソース電位Vsが時間が経過するにつれて徐々に下降していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきがキャンセルされており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。尚、駆動トランジスタ22の移動度μは、当該駆動トランジスタ22のチャネルを構成する半導体薄膜の移動度である。
ここで、駆動トランジスタ22のソース電位Vsの下降分は、保持容量25の充電電荷を放電するように作用する。換言すれば、駆動トランジスタ22のソース電位Vsの下降分(変化量)は、保持容量25に対して負帰還がかけられたことになる。従って、駆動トランジスタ22のソース電位Vsの下降分は負帰還の帰還量となる。
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた帰還量で保持容量25に対して負帰還をかけることにより、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この打ち消す動作(打ち消す処理)が、駆動トランジスタ22の移動度μの画素毎のばらつきを補正する移動度補正動作(移動度補正処理)である。
より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin(=Vsig−Vofs)が大きい程ドレイン−ソース間電流Idsが大きくなるため、負帰還の帰還量の絶対値も大きくなる。従って、映像信号の信号振幅Vin、即ち、発光輝度レベルに応じた移動度補正処理が行われる。また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量の絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。
時刻t6で、書込み走査信号WSが非アクティブ状態になり、サンプリングトランジスタ23が非導通状態になることで、信号書込み&移動度補正期間が終了する。移動度補正を行った後、時刻t7で、発光制御信号DSがアクティブ状態になることで、発光制御トランジスタ24が導通状態になる。これにより、電源電圧Vddのノードから発光制御トランジスタ24を通して駆動トランジスタ22に電流が供給される。
このとき、サンプリングトランジスタ23が非導通状態にあることで、駆動トランジスタ22のゲート電極は信号線33から電気的に切り離されてフローティング状態にある。ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート−ソース間に保持容量25が接続されていることにより、駆動トランジスタ22のソース電位Vsの変動に連動してゲート電位Vgも変動する。
すなわち、駆動トランジスタ22のソース電位Vs及びゲート電位Vgは、保持容量25に保持されているゲート−ソース間電圧Vgsを保持したまま上昇する。そして、駆動トランジスタ22のソース電位Vsは、トランジスタの飽和電流に応じた有機EL素子21の発光電圧Voledまで上昇する。
このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作がブートストラップ動作である。換言すれば、ブートストラップ動作は、保持容量25に保持されたゲート−ソース間電圧Vgs、即ち、保持容量25の両端間電圧を保持したまま、駆動トランジスタ22のゲート電位Vg及びソース電位Vsが変動する動作である。
そして、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、当該電流Idsに応じて有機EL素子21のアノード電位Vanoが上昇する。やがて、有機EL素子21のアノード電位Vanoが有機EL素子21の閾値電圧Vthelを超えると、有機EL素子21に駆動電流が流れ始めるため、有機EL素子21が発光を開始する。
[閾値補正準備期間での不具合について]
ここで、閾値補正準備期間から閾値補正期間(時刻t2−時刻t4)にかけての動作点に着目する。先述した動作説明から明らかなように、閾値補正動作を行うには、駆動トランジスタ22のゲート−ソース間電圧Vgsを、当該駆動トランジスタ22の閾値電圧Vthを超える電圧に設定しておく必要がある。
そのために、駆動トランジスタ22に電流が流れ、図3のタイミング波形図に示すように、閾値補正準備期間から閾値補正期間の一部にかけて、一時的に、有機EL素子21のアノード電位Vanoが当該有機EL素子21の閾値電圧Vthelを超えてしまう。これにより、駆動トランジスタ22から有機EL素子21に数mA程度の貫通電流が流れることとなる。
そのため、閾値補正準備期間(閾値補正期間の開始の一部を含む)では、非発光期間であるにも拘わらず、信号電圧Vsigの階調に依らず毎フレーム、一定輝度で発光部(有機EL素子21)が発光してしまう。その結果、表示パネル70のコントラストの低下を招くことになる。
<実施形態の説明>
上記の不具合を解消するために、本開示の実施形態では次の構成を採る。すなわち、閾値補正の際に(閾値補正を行うに当たって)、駆動トランジスタ22のソース電極に第1の電圧を、ゲート電極に第1の電圧との差が閾値電圧Vthよりも小さい第2の電圧をそれぞれ書き込む。しかる後、駆動トランジスタ22のソース電極をフローティングにした状態でゲート電極に基準電圧Vofsを書き込む。この動作は、書込み走査部40、駆動走査部50、及び、信号出力部60等から成る駆動部による駆動の下に実行される。
本実施形態にあっては、第1の電圧として電源電圧Vddが用いられる。但し、電源電圧Vddに限られるものではない。第2の電圧については、以下、参照電圧Vrefと呼ぶこととする。本実施形態にあっては、参照電圧Vrefとして、Vref>Vdd−│Vth│の関係を満たす電圧が用いられる。
図4は、本開示の実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。本実施形態においても、画素回路20の発光部(発光素子)として有機EL素子21を用いるアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
尚、本実施形態にあっては、画素回路(画素)20の駆動(駆動方法)を特徴としている。従って、画素回路20については、図2の画素回路と同じ構成となっている。すなわち、有機EL素子21を駆動する駆動回路は、Pチャネル型の駆動トランジスタ22を用いた3Tr(トランジスタ)の回路構成となっている。
本実施形態に係るアクティブマトリクス型有機EL表示装置10にあっては、上記の駆動(駆動方法)を実現するために、信号出力部60は、信号線33に対して、閾値補正に用いる基準電圧Vofs、映像信号の信号電圧Vsig、及び、参照電圧Vrefを選択的に供給する構成となっている。すなわち、信号線33の電位は、Vofs/Vsig/Vrefの3値を選択的にとる。
以下に、本実施形態に係るアクティブマトリクス型有機EL表示装置10の回路動作について、図5のタイミング波形図を用いて、図6−図8の動作説明図を参照しつつ説明する。尚、図6−図8の動作説明図では、図面の簡略化のために、サンプリングトランジスタ23及び発光制御トランジスタ24について、スイッチのシンボルを用いて図示している。
消光期間(t8−t1)が終了し、時刻t2で、発光制御信号DSが非アクティブ状態となることで、図6Aに示すように、発光制御トランジスタ24が非導通状態となる。これにより、電源電圧Vddと駆動トランジスタ22のソース電極との間の電気的な接続が解除されるため、駆動トランジスタ22のソース電極はフローティングの状態になる。このとき、サンプリングトランジスタ23も非導通状態にある。
次に、時刻t3で、書込み走査信号WSがアクティブ状態となることで、図6Bに示すように、サンプリングトランジスタ23が導通状態になり、信号線33の電位をサンプリングする。このとき、信号線33には、基準電圧Vofsが供給された状態にある。従って、サンプリングトランジスタ23によるサンプリングによって、駆動トランジスタ22のゲート電極に基準電圧Vofsが書き込まれる。
ここで、駆動トランジスタ22のソース電極がフローティングの状態にあるため、駆動トランジスタ22のソース電位Vsは、保持容量25及び補助容量26の容量比に応じた容量カップリングによってゲート電位Vgに追従して下降する。このとき、保持容量25の容量値をCsとし、補助容量26の容量値をCsubとすると、駆動トランジスタ22のソース電位Vsは、次式(1)で与えられる。
s=Vdd−{1−Csub/(Cs+Csub)}×(Vofs−Vdd) ・・・(1)
従って、駆動トランジスタ22のゲート−ソース間電圧Vgsは、
gs={Csub/(Cs+Csub)}×(Vofs−Vdd) ・・・(2)
となる。すなわち、保持容量25及び補助容量26の容量比に応じた容量カップリングによって、駆動トランジスタ22のゲート−ソース間電圧Vgsが拡大する。基準電圧Vofsの電圧値、並びに、保持容量25及び補助容量26の容量値Cs,Csubについては、Vgs>│Vth│の条件を満たすような値に設定する。これにより、駆動トランジスタ22のゲート−ソース間電圧Vgsは、閾値電圧Vthを超える電圧となる。
閾値補正期間(t3−t4)では、図7Aに示すように、保持容量25に保持された電荷は、駆動トランジスタ22を通して放電される。そして、駆動トランジスタ22のソース電位VsがVofs+│Vth│になると、駆動トランジスタ22が非導通状態となり、閾値補正動作が終了する。これにより、保持容量25には、駆動トランジスタ22の│Vth│に相当する電圧が保持される。
閾値補正期間(t3−t4)が終了した後、信号線33の電位が基準電圧Vofsから映像信号の信号電圧Vsigに切り替わる。その後、時刻t5で、書込み走査信号WSがアクティブ状態になることで、図7Bに示すように、サンプリングトランジスタ23が再度導通状態になる。そして、サンプリングトランジスタ23によるサンプリングによって、駆動トランジスタ22のゲート電極に信号電圧Vsigが書き込まれる。
このとき、駆動トランジスタ22のソース電極がフローティングの状態にあるため、保持容量25及び補助容量26の容量比に応じた容量カップリングによって、駆動トランジスタ22のソース電位Vsがゲート電位Vgに追従する。このとき、駆動トランジスタ22のゲート−ソース間電圧Vgsは、
gs={Csub/(Cs+Csub)}×(Vofs-Vsig)+│Vth│ ・・・(3)
になる。
この信号書込み期間では、駆動トランジスタ22を介して電流が流れるため、先述したアクティブマトリクス型有機EL表示装置100の動作の場合と同様に、信号電圧Vsigの書込みを行いながら移動度補正が行われる。移動度補正の際の動作については、先述した通りである。この信号書込み&移動度補正期間(t5−t6)は、数100ナノ秒〜数マイクロ秒と非常に短い時間となる。
信号書込み&移動度補正期間(t5−t6)が終了した後、時刻t7で、発光制御信号DSがアクティブ状態になることで、図8Aに示すように、発光制御トランジスタ24が導通状態になる。これにより、電源電圧Vddのノードから発光制御トランジスタ24を通して駆動トランジスタ22に電流Idsが流れる。このとき、先述したブートストラップ動作が行われる。そして、有機EL素子21のアノード電位Vanoが有機EL素子21の閾値電圧Vthelを超えると、有機EL素子21に駆動電流が流れ始めるため、有機EL素子21が発光を開始する。
このとき、駆動トランジスタ22の閾値電圧Vthと移動度μの画素毎のばらつきの補正が行われた状態にあるため、トランジスタ特性のばらつきの無い、ユニフォーミティの高い画質を得ることができる。また、発光期間では、駆動トランジスタ22のソース電位Vsが電源電圧Vddまで上昇し、そのゲート電位Vgも保持容量25を介して追従し、同様に上昇する。
発光期間において、信号線33の電位が映像信号の信号電圧Vsigから参照電圧Vrefに切り替わる。そして、消光期間に入る時刻t8で、書込み走査信号WSがアクティブ状態になることで、図8Bに示すように、サンプリングトランジスタ23が導通状態になる。そして、サンプリングトランジスタ23によるサンプリングによって参照電圧Vrefが駆動トランジスタ22のゲート電極に書き込まれる。このとき、発光制御トランジスタ24が導通状態にあることで、駆動トランジスタ22のソース電極には電源電圧Vddが書き込まれている。従って、駆動トランジスタ22のゲート−ソース間電圧Vgsは、Vgs=Vdd−Vrefとなる。
ここで、参照電圧VrefをVdd−Vref<│Vth│の関係を満たす値に設定することで、駆動トランジスタ22を非導通状態にすることが可能となる。そして、駆動トランジスタ22が非導通状態になることで、有機EL素子21への電流の供給が停止するため、有機EL素子21が消光する。
上述した一連の回路動作において、閾値補正、信号書込み&移動度補正、発光、及び、消光の各動作は、例えば1水平期間(1H)において実行される。
尚、ここでは、閾値補正処理を1回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正を移動度補正及び信号書込みと共に行う1H期間に加えて、当該1H期間に先行する複数の水平期間に亘って分割して閾値補正を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって1水平期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平期間に亘って十分な時間を確保することができる。従って、1水平期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。
以上説明した、Pチャネル型の駆動トランジスタ22を用いた3Trの画素回路では、駆動トランジスタ22としてNチャネル型のトランジスタを用いる場合に比べて、トランジスタのばらつきを抑制できる。そして、当該3Trの画素回路において、消光動作及び容量カップリングを用いた閾値補正動作を行うことで、非発光期間での有機EL素子21への貫通電流を抑制できるため、コントラストを維持したままユニフォーミティの高い画質を得ることができる。
より具体的には、駆動トランジスタ22のソース電極に電源電圧Vddを、ゲート電極にVdd−Vref<│Vth│の関係を満たす参照電圧Vrefをそれぞれ書き込むことで、駆動トランジスタ22のゲート−ソース間電圧Vgsが閾値電圧Vthよりも小さくなる。このとき、駆動トランジスタ22が非導通状態となり、有機EL素子21への電流の供給が行われないため、有機EL素子21は消光状態となる(消光動作)。
その後、ソース電極がフローティングの状態にある駆動トランジスタ22のゲート電極に基準電圧Vofsを書き込むことで、保持容量25及び補助容量26の容量比に応じた容量カップリングによって、駆動トランジスタ22のソース電位Vsがゲート電位Vgに追従して下降する。これにより、駆動トランジスタ22のゲート−ソース間電圧Vgsが閾値電圧Vth以上に拡大する。従って、貫通電流が流れる閾値補正準備期間を設けなくて済むため、非発光期間での有機EL素子21への貫通電流を抑制できる。その結果、コントラストを維持したままユニフォーミティの高い画質を得ることができる。
保持容量25及び補助容量26の各容量値Cs,Csubについては、先述したVgs>│Vth│の条件を満たす限りにおいて任意に設定可能である。但し、Cs≧Csubの関係に設定することで、駆動トランジスタ22のゲート−ソース間電圧Vgsを小さくできるため、駆動トランジスタ22に流れる電流を小さくすることができる。
また、本実施形態に係る画素回路では、回路動作点として、最大かかる電圧が(Vdd−Vsig)であり、これは例えば4[V]程度の電圧であり、画素回路として非常に小さい(低い)。これにより、画素回路を構成するトランジスタの耐圧、また、容量素子に要求される耐圧に対してマージンを得ることができるため、絶縁膜の薄膜化及び保持容量25や補助容量26への高誘電率材料の適用などを容易に行うことができる。保持容量25や補助容量26を構成する高誘電率材料としては、シリコン窒化膜(SiN)、酸化チタン(TaO)、酸化ハフニウム(HfO)などを例示することができる。
<変形例>
本開示の技術は、上記の実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲内で種々の変形、改変が可能である。例えば、上記の実施形態では、画素20を構成するPチャネル型のトランジスタをシリコンのような半導体上に形成して成る表示装置に適用した場合を例に挙げて説明したが、画素20を構成するPチャネル型のトランジスタをガラス基板のような絶縁体上に形成して成る表示装置に対しても、本開示の技術を適用することができる。
また、上記の実施形態では、基準電圧Vofs及び参照電圧Vrefを信号線33からサンプリングトランジスタ23によるサンプリングによって画素回路20内に選択的に書き込むとしたが、これに限られるものではない。すなわち、基準電圧Vofs及び参照電圧Vrefをそれぞれ独立に書き込む専用のトランジスタを画素回路20内に設ける構成を採ることも可能である。
[変形例1]
上記の実施形態では、参照電圧Vrefについて、Vref>Vdd−Vthの関係を満たす電圧を用いるとしたが、当該条件を満たす限りにおいて、参照電圧Vrefが画素回路20の電源電圧Vddと異なる電圧であってもよいが、同じ電圧である方が好ましい。参照電圧Vrefを電源電圧Vddと同じ電圧とすることで、参照電圧Vrefを生成するために専用の電源を設ける必要がなくなるため、システム構成の簡略化を図ることができる、というメリットがある。
[変形例2]
上記の実施形態では、信号線33に対して参照電圧Vrefを書き込む際に、映像信号の信号電圧Vsigから直接参照電圧Vrefに切り替える構成としたが、参照電圧Vrefを書き込むのに先立って、信号電圧Vsigと参照電圧Vrefとの間の中間電圧Vmidを書き込む構成を採ることも可能である。
信号電圧Vsigから直接参照電圧Vrefに切り替える場合、信号線33の電位がVsigからVrefへと大きく遷移するため、図9に示すように、信号線33の電位にオーバーシュートが発生する場合がある。遷移時にオーバーシュートが発生すると、有機EL素子21の発光中に非導通状態にあるサンプリングトランジスタ23のゲート電位Vg、ドレイン電位Vd、ソース電位Vs(信号線33の電位でもある)の電位関係が崩れてしまう。
具体的には、発光中の駆動トランジスタ22のゲート電位をVA、オーバーシュート電位をVoverとすると、サンプリングトランジスタ23の電位関係が、Vg=Vdd、Vd=VA、Vs=Vdd+Voverとなる。そして、Vgs=Vover>│Vth│となった際に、サンプリングトランジスタ23が一瞬導通状態になってしまう。すると、発光中にも関わらず参照電圧Vrefが駆動トランジスタ22のゲート電極に書き込まれることになるため、輝度が低下し、有機EL素子21が消光してしまう懸念がある。
このような不具合を解消するために為されたのが変形例2である。具体的には、図10のシステム構成図に示すように、信号出力部60は、信号線33に対して、閾値補正に用いる基準電圧Vofs、映像信号の信号電圧Vsig、参照電圧Vref、及び、信号電圧Vsigと参照電圧Vrefとの間の中間電圧Vmidを選択的に供給する構成となっている。すなわち、信号線33の電位は、Vofs/Vsig/Vref/Vmidの4値をとる。
そして、図11のタイミング波形図に示すように、映像信号の信号電圧Vsigから直接参照電圧Vrefに切り替える際に、Vsig⇒Vmid⇒Vrefという具合に中間電圧Vmidを経由した切替えを行うことで、オーバーシュートの発生を抑制することができる。これにより、サンプリングトランジスタ23を使用した消光動作の不具合である輝度劣化を無くすことが可能となる。
また、変形例2を採用するに当たって、中間電圧Vmidとして基準電圧Vofsを利用することで、中間電圧Vmidを生成するために専用の電源を設ける必要がなくなるため、システム構成の簡略化を図ることができる。
<電子機器>
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器において、その表示部(表示装置)として用いることが可能である。
上述した実施形態の説明から明らかなように、本開示の表示装置は、非発光期間では発光部を確実に非発光の状態に制御することができるため、表示パネルの高コントラスト化を図ることができる。従って、あらゆる分野の電子機器において、その表示部として本開示の表示装置を用いることで、表示部の高コントラスト化を実現できることになる。
本開示の表示装置を表示部に用いる電子機器としては、テレビジョンシステムの他、例えば、ヘッドマウントディスプレイ、デジタルカメラ、ビデオカメラ、ゲーム機器、ノート型パーソナルコンピュータなどを例示することができる。また、本開示の表示装置は、電子書籍機器や電子腕時計等の携帯情報機器や、携帯電話機やPDA等の携帯通信機器などの電子機器において、その表示部として用いることもできる。
尚、本開示は以下のような構成をとることもできる。
[1]発光部を駆動するPチャネル型の駆動トランジスタ、信号電圧を書き込むサンプリングトランジスタ、発光部の発光/非発光を制御する発光制御トランジスタ、駆動トランジスタのゲート電極とソース電極との間に接続された保持容量、及び、駆動トランジスタのソース電極に接続された補助容量を含む画素回路が配置されて成る画素アレイ部と、
閾値補正の際に、駆動トランジスタのソース電極に第1の電圧を、ゲート電極に第1の電圧との差が駆動トランジスタの閾値電圧よりも小さい第2の電圧をそれぞれ書き込み、しかる後、駆動トランジスタのソース電極をフローティングにした状態でゲート電極に対して閾値補正に用いる基準電圧を書き込む駆動を行う駆動部と、
を備える表示装置。
[2]第1の電圧は、画素の電源電圧である上記[1]に記載の表示装置。
[3]発光制御トランジスタは、電源電圧のノードと駆動トランジスタのソース電極との間に接続されており、
駆動部は、発光制御トランジスタを導通状態にすることによって駆動トランジスタのソース電極に電源電圧を書き込み、発光制御トランジスタを非導通状態にすることによって駆動トランジスタのソース電極をフローティングの状態にする上記[2]に記載の表示装置。
[4]第2の電圧は、画素の電源電圧と同じである上記[1]から上記[3]のいずれかに記載の表示装置。
[5]第2の電圧は、画素の電源電圧と異なる電圧である上記[1]から上記[3]のいずれかに記載の表示装置。
[6]サンプリングトランジスタは、信号線と駆動トランジスタのゲート電極との間に接続されており、
駆動部は、信号線を通して与えられる第2の電圧を、サンプリングトランジスタのサンプリングによって書き込む上記[1]から上記[5]のいずれかに記載の表示装置。
[7]サンプリングトランジスタは、信号線と駆動トランジスタのゲート電極との間に接続されており、
駆動部は、信号線を通して与えられる基準電圧を、サンプリングトランジスタのサンプリングによって書き込む上記[1]から上記[5]のいずれかに記載の表示装置。
[8]駆動部は、基準電圧を書き込んだときの保持容量及び補助容量による容量カップリングによって駆動トランジスタのソース電位を上げる上記[1]から上記[7]のいずれかに記載の表示装置。
[9]駆動部は、基準電圧を書き込んだときの保持容量及び補助容量による容量カップリングによって駆動トランジスタのゲート−ソース間電圧を拡大する上記[1]から上記[7]のいずれかに記載の表示装置。
[10]保持容量の容量値は、補助容量の容量値以上である上記[1]から上記[9]のいずれかに記載の表示装置。
[11]画素回路の動作点として、最大かかる電圧が(電源電圧−信号電圧)である上記[1]から上記[10]のいずれかにに記載の表示装置。
[12]保持容量は、高誘電率材料から成る上記[11]に記載の表示装置。
[13]補助容量は、高誘電率材料から成る上記[11]に記載の表示装置。
[14] 第2の電圧は、信号線に書き込まれ、サンプリングトランジスタによってサンプリングされる電圧であり、
信号線に対して第2の電圧を書き込むのに先立って、第2の電圧と信号電圧との間の中間電圧を書き込む上記[1]から上記[13]のいずれかに記載の表示装置。
[15]中間電圧は、基準電圧である上記[14]に記載の表示装置。
[16]発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子から構成されている上記[1]から上記[15]のいずれかに記載の表示装置。
[17]電流駆動型の電気光学素子は、有機エレクトロルミネッセンス素子である上記[16]に記載の表示装置。
[18]サンプリングトランジスタ及び発光制御トランジスタは、Pチャネル型のトランジスタから成る上記[1]から上記[17]のいずれかに記載の表示装置。
[19]発光部を駆動するPチャネル型の駆動トランジスタ、信号電圧を書き込むサンプリングトランジスタ、発光部の発光/非発光を制御する発光制御トランジスタ、駆動トランジスタのゲート電極とソース電極との間に接続された保持容量、及び、駆動トランジスタのソース電極に接続された補助容量を含む画素回路が配置されて成る表示装置の駆動に当たって、
閾値補正の際に、
駆動トランジスタのソース電極に第1の電圧を、ゲート電極に第1の電圧との差が駆動トランジスタの閾値電圧よりも小さい第2の電圧をそれぞれ書き込み、
次いで、駆動トランジスタのソース電極をフローティングにし、
しかる後、駆動トランジスタのゲート電極に対して閾値補正に用いる基準電圧を書き込む表示装置の駆動方法。
[20]発光部を駆動するPチャネル型の駆動トランジスタ、信号電圧を書き込むサンプリングトランジスタ、発光部の発光/非発光を制御する発光制御トランジスタ、駆動トランジスタのゲート電極とソース電極との間に接続された保持容量、及び、駆動トランジスタのソース電極に接続された補助容量を含む画素回路が配置されて成る画素アレイ部と、
閾値補正の際に、駆動トランジスタのソース電極に第1の電圧を、ゲート電極に第1の電圧との差が駆動トランジスタの閾値電圧よりも小さい第2の電圧をそれぞれ書き込み、しかる後、駆動トランジスタのソース電極をフローティングにした状態でゲート電極に対して閾値補正に用いる基準電圧を書き込む駆動を行う駆動部と、
を備える表示装置を有する電子機器。
10,100・・・有機EL表示装置、20・・・画素(画素回路)、21・・・有機EL素子、22・・・駆動トランジスタ、23・・・サンプリングトランジスタ、24・・・発光制御トランジスタ、25・・・保持容量、26・・・補助容量、30・・・画素アレイ部、31(311〜31m)・・・走査線、32(321〜32m)・・・駆動線、33(331〜33n)・・・信号線、34・・・共通電源線、40・・・書込み走査部、50・・・駆動走査部、60・・・信号出力部、70・・・表示パネル

Claims (13)

  1. 複数の画素が配置された画素アレイ部、及び、
    複数の画素を制御する走査部
    を備え、
    画素は、
    発光部、
    発光部を駆動する駆動トランジスタ、
    信号線と駆動トランジスタのゲート電極との間に接続され、信号出力部から信号線を通して供給される電圧を駆動トランジスタに書き込むサンプリングトランジスタ、
    電源電圧のノードと駆動トランジスタのソース電極との間に接続され、発光部の発光/非発光を制御する発光制御トランジスタ、
    駆動トランジスタのゲート電極とソース電極との間に接続され、駆動トランジスタの閾値電圧に相当する電圧を保持する保持容量、及び、
    駆動トランジスタのソース電極と固定電位のノードとの間に接続された補助容量
    を含み、
    走査部は、
    閾値補正を行うに当たって、発光制御トランジスタを導通状態にすることによって駆動トランジスタのソース電極に第1の電圧である電源電圧を、サンプリングトランジスタを導通状態にすることによってゲート電極に第1の電圧との差が駆動トランジスタの閾値電圧の絶対値よりも小さい第2の電圧をそれぞれ書き込み、閾値補正では、発光制御トランジスタを非導通状態にすることによって駆動トランジスタのソース電極をフローティングにした状態でゲート電極に対して閾値補正に用いる基準電圧を、サンプリングトランジスタを導通状態にすることによって書き込み、
    基準電圧の書き込み完了後、駆動トランジスタへ信号電圧を、サンプリングトランジスタを導通状態にすることによって書き込み、
    発光期間において、走査部は、発光制御トランジスタを導通状態にし、且つ、サンプリングトランジスタを非導通状態にし、信号出力部は、信号線の電位を信号電圧から第2の電圧へ切り替え表示装置。
  2. 複数の画素が配置された画素アレイ部、及び、
    複数の画素を制御する走査部、
    を備え、
    画素は、
    発光部、
    発光部を駆動する駆動トランジスタ、
    信号線と駆動トランジスタのゲート電極との間に接続され、信号出力部から信号線を通して供給される電圧を駆動トランジスタに書き込むサンプリングトランジスタ、
    電源電圧のノードと駆動トランジスタのソース電極との間に接続され、発光部の発光/非発光を制御する発光制御トランジスタ、
    駆動トランジスタのゲート電極とソース電極との間に接続され、駆動トランジスタの閾値電圧に相当する電圧を保持する保持容量、及び、
    駆動トランジスタのソース電極と固定電位のノードとの間に接続された補助容量、
    を含み、
    走査部は、
    閾値補正を行うに当たって、発光制御トランジスタを導通状態にすることによって駆動トランジスタのソース電極に第1の電圧である電源電圧を、サンプリングトランジスタを導通状態にすることによってゲート電極に第1の電圧との差が駆動トランジスタの閾値電圧の絶対値よりも小さい第2の電圧をそれぞれ書き込み、閾値補正では、発光制御トランジスタを非導通状態にすることによって駆動トランジスタのソース電極をフローティングにした状態で、ゲート電極に対して閾値補正に用いる基準電圧を、サンプリングトランジスタを導通状態にすることによって書き込み、
    基準電圧の書き込み完了後、駆動トランジスタへ信号電圧を、サンプリングトランジスタを導通状態にすることによって書き込み、
    発光期間において、走査部は、発光制御トランジスタを導通状態にし、且つ、サンプリングトランジスタを非導通状態にし、信号出力部は、信号線の電位を、信号電圧から、第2の電圧と信号電圧との間の電圧である中間電圧へ切り替える表示装置。
  3. 中間電圧は、基準電圧である請求項2に記載の表示装置。
  4. 第2の電圧は、画素の電源電圧と同じである請求項1乃至請求項3のいずれか1項に記載の表示装置。
  5. 第2の電圧は、画素の電源電圧と異なる電圧である請求項1乃至請求項3のいずれか1項に記載の表示装置。
  6. 走査部は、基準電圧を書き込んだときの保持容量及び補助容量による容量カップリングによって駆動トランジスタのソース電位を上げる請求項1乃至請求項5のいずれか1項に記載の表示装置。
  7. 走査部は、基準電圧を書き込んだときの保持容量及び補助容量による容量カップリングによって駆動トランジスタのゲート−ソース間電圧を拡大させる請求項1乃至請求項5のいずれか1項に記載の表示装置。
  8. 保持容量の容量値は、補助容量の容量値以上である請求項6又は請求項7に記載の表示装置。
  9. 画素の回路の動作点として、最大かかる電圧が(電源電圧−信号電圧)である請求項1乃至請求項8のいずれか1項に記載の表示装置。
  10. 保持容量は、高誘電率材料から成る請求項1乃至請求項9のいずれか1項に記載の表示装置。
  11. 補助容量は、高誘電率材料から成る請求項1乃至請求項10のいずれか1項に記載の表示装置。
  12. 発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子から構成されている請求項1乃至請求項11のいずれか1項に記載の表示装置。
  13. 電流駆動型の電気光学素子は、有機エレクトロルミネッセンス素子である請求項12に記載の表示装置。
JP2017165156A 2017-08-30 2017-08-30 表示装置 Expired - Fee Related JP6690614B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017165156A JP6690614B2 (ja) 2017-08-30 2017-08-30 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017165156A JP6690614B2 (ja) 2017-08-30 2017-08-30 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013142831A Division JP6201465B2 (ja) 2013-07-08 2013-07-08 表示装置、表示装置の駆動方法、及び、電子機器

Publications (2)

Publication Number Publication Date
JP2018018088A JP2018018088A (ja) 2018-02-01
JP6690614B2 true JP6690614B2 (ja) 2020-04-28

Family

ID=61075901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017165156A Expired - Fee Related JP6690614B2 (ja) 2017-08-30 2017-08-30 表示装置

Country Status (1)

Country Link
JP (1) JP6690614B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112689893A (zh) * 2018-09-18 2021-04-20 索尼公司 显示装置和电子设备
JP2020085959A (ja) * 2018-11-16 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置、画素回路の駆動方法および電子機器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5308796B2 (ja) * 2008-11-28 2013-10-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置および画素回路
WO2012032560A1 (ja) * 2010-09-06 2012-03-15 パナソニック株式会社 表示装置およびその駆動方法

Also Published As

Publication number Publication date
JP2018018088A (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
US11462159B2 (en) Display device, driving method for display device and electronic apparatus
US10909919B2 (en) Display device, method for driving display device, and electronic apparatus
US9633604B2 (en) Display device, method for driving display device, and electronic apparatus
US9646532B2 (en) Display device, driving method for display device and electronic apparatus
JP2009271337A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2010145446A (ja) 表示装置、表示装置の駆動方法および電子機器
WO2020100616A1 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
JP6031652B2 (ja) 表示装置及び電子機器
CN109643509B (zh) 显示装置和电子装置
US9286849B2 (en) Display unit, method of driving the same, and electronic apparatus
JP6690614B2 (ja) 表示装置
JP2015079107A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP6867737B2 (ja) 表示装置及び電子機器
WO2022124165A1 (ja) 表示装置
US20140218270A1 (en) Display device, driving method of display device, and electronic apparatus
JP2013125243A (ja) 表示装置、表示装置の駆動方法、及び、電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170922

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200323

R151 Written notification of patent or utility model registration

Ref document number: 6690614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees