JP2013125243A - 表示装置、表示装置の駆動方法、及び、電子機器 - Google Patents

Abstract

【課題】ブートストラップゲインが相対的に小さい状況下にあっても、画素回路の動作を正常に行うことが可能な表示装置、表示装置の駆動方法、及び、当該表示装置を有する電子機器を提供する。
【解決手段】電気光学素子を駆動する駆動トランジスタ、信号線からの信号をサンプリングする書込みトランジスタ、及び、前記信号線からの信号に応じた電圧を保持して該電圧に基づく電位を駆動トランジスタのゲートに印加する容量素子を含む画素回路が配置されて成る表示装置において、前記駆動トランジスタのゲート電極に所定の電位を与えた状態で前記駆動トランジスタの一方のソース／ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に際して、前記駆動トランジスタのゲート電極をフローティング状態とする。
【選択図】図１１

Description

本開示は、表示装置、表示装置の駆動方法、及び、電子機器に関する。

有機ＥＬ表示装置などの平面型の表示装置は、電気光学素子の他に、書込みトランジスタ、容量素子、及び、駆動トランジスタを少なくとも有する画素回路（画素）が行列状に２次元配置された構成となっている（例えば、特許文献１参照）。

書込みトランジスタは、信号線を通して供給される映像信号の信号電圧をサンプリングし、画素内に書き込む。容量素子は、駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続され、書込みトランジスタが書き込んだ信号電圧を保持する。駆動トランジスタは、容量素子が保持した信号電圧に応じて電気光学素子を駆動する。

上記の画素回路では、一方のソース／ドレイン電極の電位に応じてゲート電極の電位が変動するブートストラップ動作が行われる。このブートストラップ動作において、駆動トランジスタの一方のソース／ドレイン電極の電位の変動量に対するゲート電極の電位の変動量の割合（比率）がブートストラップゲインとなる。

特開２００７−３１０３１１号公報

ここで、駆動トランジスタや書込みトランジスタなどをガラス基板のような絶縁体上でなく、シリコンのような半導体上に形成する場合を考える。駆動トランジスタを半導体上に形成する場合、絶縁体上に形成する場合に比べて、ブートストラップゲインが小さくなる傾向にある。そして、ブートストラップゲインが小さくなることによって、画素回路の動作を正常に行うことが難しくなる。ブートストラップゲインが小さくなる現象は、駆動トランジスタなどを半導体上に形成する場合に限らず、金属などの導電体上に形成された絶縁体上に駆動トランジスタ等を形成する場合についても同様に発生する。

そこで、本開示は、ブートストラップゲインが相対的に小さい状況下にあっても、画素回路の動作を正常に行うことが可能な表示装置、表示装置の駆動方法、及び、当該表示装置を有する電子機器を提供することを目的とする。

上記目的を達成するために、本開示は、
電気光学素子を駆動する駆動トランジスタ、信号線からの信号をサンプリングする書込みトランジスタ、及び、前記信号線からの信号に応じた電圧を保持して該電圧に基づく電位を駆動トランジスタのゲートに印加する容量素子を含む画素回路が配置されて成る表示装置において、
前記駆動トランジスタのゲート電極に所定の電位を与えた状態で前記駆動トランジスタの一方のソース／ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に際して、前記駆動トランジスタのゲート電極をフローティング状態とする
構成を採っている。本開示の表示装置は、表示部を備える各種の電子機器において、その表示部として用いることができる。

ここでは、駆動トランジスタの一方のソース／ドレイン電極の電位をソース電位と記述し、ゲート電極の電位をゲート電位と記述する。駆動トランジスタのゲート電位を所定の電位にした状態で駆動トランジスタのソース電位を当該駆動トランジスタに流れる電流によって変化させる動作に際して、駆動トランジスタのゲート電極をフローティング状態とと、そのときのブートストラップ動作で駆動トランジスタに流れる電流がブートストラップゲインによって減少する。

このとき、駆動トランジスタのゲート電極がフローティング状態にあるため、駆動トランジスタのゲート電位がソース電位の変動に応じて変動する。このときの変動量は駆動トランジスタの閾値電圧に依存する。このため、書込みトランジスタによる信号書込み時において、駆動トランジスタの閾値電圧が小さい画素では書き込んだ信号の振幅は小さく、閾値電圧が大きい画素では書き込んだ信号の振幅は大きくなる。つまり、駆動トランジスタの閾値電圧に差があった場合の閾値電圧の差分が、上記の動作後のブートストラップ期間中における駆動トランジスタのゲート電位及びソース電位に反映される。これにより、最終的に、信号書込み終了後の発光時における駆動トランジスタのゲート−ソース間電圧が閾値電圧の差分の影響を受けない。

本開示によれば、ブートストラップゲインが相対的に小さい状況下にあっても、信号書込み終了後の発光時における駆動トランジスタのゲート−ソース間電圧が閾値電圧の差分の影響を受けないため、画素回路の動作を正常に行うことができる。

本開示の前提となるアクティブマトリクス型有機ＥＬ表示装置の基本的な構成の概略を示すシステム構成図である。 画素（画素回路）の具体的な回路構成の一例を示す回路図である。 本開示の前提となるアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作を説明するためのタイミング波形図である。 本開示の前提となるアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作の動作説明図（その１）である。 本開示の前提となるアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作の動作説明図（その２）である。 駆動トランジスタの閾値電圧Ｖ_thのばらつきに起因する課題の説明（Ａ）、及び、駆動トランジスタの移動度μのばらつきに起因する課題の説明（Ｂ）に供する特性図である。 半導体上に形成した場合のＴＦＴについての説明図である。 駆動トランジスタ及び書込みトランジスタの寄生容量についての説明に供する等価回路図である。 半導体上にＴＦＴを形成した際の動作説明に供するタイミング波形図（その１）である。 半導体上にＴＦＴを形成した際の動作説明に供するタイミング波形図（その２）である。 実施例１の駆動法に係る閾値補正動作の説明に供するタイミング波形図である。 実施例２の駆動法に係る閾値補正動作の説明に供するタイミング波形図である。 実施例３の駆動法に係る閾値補正動作の説明に供するタイミング波形図である。

以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示は実施形態に限定されるものではない。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明
２．本開示の前提となるアクティブマトリクス型表示装置
２−１．システム構成
２−２．画素回路
２−３．基本的な回路動作
２−４．ＴＦＴを半導体上に形成する場合について
３．実施形態に関する説明
３−１．実施例１
３−２．実施例２
３−３．実施例３
４．電子機器
５．本開示の構成

＜１．本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明＞
本開示の表示装置は、駆動トランジスタ、書込みトランジスタ、及び、容量素子を少なくとも含む画素回路が配置されて成る平面型（フラットパネル型）の表示装置である。駆動トランジスタは電気光学素子を駆動する。書込みトランジスタは、信号線からの信号をサンプリングして画素内に書き込む。容量素子は、信号線からの信号に応じた電圧を保持して該電圧に基づく電位を駆動トランジスタのゲートに印加する。

平面型の表示装置としては、有機ＥＬ表示装置、液晶表示装置、プラズマ表示装置などを例示することができる。これらの表示装置のうち、有機ＥＬ表示装置は、有機材料のエレクトロルミネッセンス（Electro Luminescence：ＥＬ）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子を画素の発光素子（電気光学素子）として用いている。

有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は自発光素子であるために、液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子は、応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。

有機ＥＬ素子は、電流駆動型の電気光学素子である。電流駆動型の電気光学素子としては、有機ＥＬ素子の他に、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などを例示することができる。

上記構成の画素回路を有する表示装置では、駆動トランジスタのゲート電極に所定の電位を与えた状態で駆動トランジスタの一方のソース／ドレイン電極の電位（以下、「ソース電位」と記述する）を当該駆動トランジスタに流れる電流によって変化させる動作が行われる。この動作は、後述する有機ＥＬ表示装置における閾値補正動作（処理）に相当する。そして、本開示は、閾値補正動作に際して、当該閾値補正動作に先立って所定の電位が与えられた駆動トランジスタのゲート電極をフローティング状態とすることを特徴としている。

駆動トランジスタのゲート電極をフローティング状態とする動作は、画素回路を駆動する駆動部による駆動の下に実行される。駆動部は、駆動トランジスタのソース電位を当該駆動トランジスタに流れる電流によって変化させる動作の途中で駆動トランジスタのゲート電極をフローティング状態とすることができる。その際、駆動部は、閾値補正動作に入った後で、駆動トランジスタが導通状態にあるときに書込みトランジスタを非導通状態にするのが好ましい。

駆動部は、閾値補正動作に入る前に駆動トランジスタのゲート電極をフローティング状態とすることもできる。いずれの場合にも、閾値補正動作に入るタイミングから書込みトランジスタによる信号書込みのタイミングまでの時間（閾値補正期間）を、１Ｈ（１水平走査期間）以内とすることもできるし、１Ｈ以上とすることもできる。１Ｈ以上とすることで、駆動トランジスタのゲート電位、ソース電位が飽和した後に、書込みトランジスタによる信号書込みを行うことが可能となる。

駆動トランジスタのゲート電極をフローティング状態にするに当たっては、駆動トランジスタのゲート電極に所定の電位を与える時間よりも、駆動トランジスタのゲート電極をフローティング状態とする時間の方を長くするのがよい。そして、書込みトランジスタによる信号書込み直前において、フローティング状態となっている駆動トランジスタのゲート電極の電位は、当該駆動トランジスタの閾値電圧を反映した値になっているのが好ましい。

駆動トランジスタ及び書込みトランジスタについて、シリコンなどの半導体上に形成した構成とすることができる。半導体上にトランジスタを形成した場合、当該トランジスタは、ゲート／ソース／ドレイン／バックゲート（ベース）の４端子となる。そして、駆動トランジスタを半導体上に形成した場合、絶縁体上に形成する場合に比べて、ブートストラップゲインが小さくなる傾向にある。

また、駆動トランジスタ及び書込みトランジスタについて、金属などの導電体上に形成された絶縁体上に形成した構成とすることができる。導電体上に形成された絶縁体上にトランジスタを形成した場合、当該トランジスタは４端子ではなく、ゲート／ソース／ドレインの３端子となる。

そして、駆動トランジスタを導電体上に形成された絶縁体上に形成した場合にも、半導体上に形成した場合と同様に、絶縁体上に形成する場合に比べて、ブートストラップゲインが小さくなる傾向にある。何故なら、例えばボトムゲート構造のトランジスタを導電体基板上に絶縁体を介して形成した場合、導電体基板とゲート電極との間が全体に亘って寄生容量となってしまうからである。

＜２．本開示の前提となるアクティブマトリクス型表示装置＞
［２−１．システム構成］
図１は、本開示の前提となるアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。

アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）が用いられる。

ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である、例えば有機ＥＬ素子を、画素（画素回路）の発光素子として用いるアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。

図１に示すように、本開示の前提となる有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０が行列状に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される駆動回路部（駆動部）とを有する構成となっている。駆動回路部は、書込み走査回路４０、電源供給走査回路５０及び信号出力回路６０等からなり、画素アレイ部３０の各画素２０を駆動する。

ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素）は複数の副画素（サブピクセル）から構成され、この副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。

但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。

画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１₁〜３１_mと電源供給線３２₁〜３２_mとが画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向）に沿って信号線３３₁〜３３_nが画素列毎に配線されている。

走査線３１₁〜３１_mは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２₁〜３２_mは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３₁〜３３_nは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。

書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧の書込みに際して、走査線３１（３１₁〜３１_m）に対して書込み走査信号ＷＳ（ＷＳ₁〜ＷＳ _m）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。

電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ回路等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖ_ccpと当該第１電源電位Ｖ_ccpよりも低い第２電源電位Ｖ_iniとで切り替わることが可能な電源電位ＤＳ（ＤＳ₁〜ＤＳ_m）を電源供給線３２（３２₁〜３２_m）に供給する。後述するように、電源電位ＤＳのＶ_ccp／Ｖ_iniの切替えにより、画素２０の発光／非発光（消光）の制御が行なわれる。

信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖ_sigと基準電圧Ｖ_ofsとを選択的に出力する。ここで、基準電圧Ｖ_ofsは、映像信号の信号電圧Ｖ_sigの基準となる電位（例えば、映像信号の黒レベルに相当する電位）であり、後述する閾値補正処理の際に用いられる。

信号出力回路６０から出力される信号電圧Ｖ_sig／基準電圧Ｖ_ofsは、信号線３３（３３₁〜３３_n）を介して画素アレイ部３０の各画素２０に対して、書込み走査回路４０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖ_sigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。

［２−２．画素回路］
図２は、画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１から成る。

図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（所謂、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。

有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、及び、保持容量２４を有する構成となっている。駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いることができる。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ソース／ドレイン電極）が電源供給線３２（３２₁〜３２_m）に接続されている。

書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３₁〜３３_n）に接続され、他方の電極（ソース／ドレイン電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１₁〜３１_m）に接続されている。

駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、一方のソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、他方のソース／ドレイン領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。

保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。

尚、有機ＥＬ素子２１の駆動回路としては、駆動トランジスタ２２及び書込みトランジスタ２３の２つのトランジスタと保持容量２４の１つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。

上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される、輝度情報に応じた映像信号の信号電圧Ｖ_sigまたは基準電圧Ｖ_ofsをサンプリングして画素２０内に書き込む。書込みトランジスタ２３によって書き込まれた信号電圧Ｖ_sigまたは基準電圧Ｖ_ofsは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。

駆動トランジスタ２２は、電源供給線３２（３２₁〜３２_m）の電源電位ＤＳが第１電源電位Ｖ_ccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖ_sigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。

駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖ_ccpから第２電源電位Ｖ_iniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。

この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に、動画の画品位をより優れたものとすることができる。

電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖ_ccp，Ｖ_iniのうち、第１電源電位Ｖ_ccpは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖ_iniは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖ_iniは、基準電圧Ｖ_ofsよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶ_thとするときＶ_ofs−Ｖ_thよりも低い電位、好ましくは、Ｖ_ofs−Ｖ_thよりも十分に低い電位に設定される。

［２−３．基本的な回路動作］
続いて、上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図３のタイミング波形図を用いて、図４及び図５の動作説明図を参照しつつ説明する。尚、図４及び図５の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。

図３のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖ_sig／Ｖ_ofs）、駆動トランジスタ２２のゲート電位Ｖ_g及びソース電位Ｖ_sのそれぞれの変化を示している。

（前表示フレームの発光期間）
図３のタイミング波形図において、時刻ｔ₁₁以前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖ_ccpにあり、また、書込みトランジスタ２３が非導通状態にある。

このとき、駆動トランジスタ２２は飽和領域で動作するように設定されている。これにより、図４（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsに応じた駆動電流（ドレイン−ソース間電流）Ｉ_dsが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。従って、有機ＥＬ素子２１が駆動電流Ｉ_dsの電流値に応じた輝度で発光する。

（閾値補正準備期間）
時刻ｔ₁₁になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、図４（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖ_ccpから、信号線３３の基準電圧Ｖ_ofsに対してＶ_ofs−Ｖ_thよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖ_iniに切り替わる。

ここで、有機ＥＬ素子２１の閾値電圧をＶ_thel、共通電源供給線３４の電位（カソード電位）をＶ_cathとする。このとき、低電位Ｖ_iniをＶ_ini＜Ｖ_thel＋Ｖ_cathとすると、駆動トランジスタ２２のソース電位Ｖ_sが低電位Ｖ_iniにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。

次に、時刻ｔ₁₂で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図４（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電圧Ｖ_ofsが供給された状態にあるために、駆動トランジスタ２２のゲート電位Ｖ_gが基準電圧Ｖ_ofsになる。また、駆動トランジスタ２２のソース電位Ｖ_sは、基準電圧Ｖ_ofsよりも十分に低い電位、即ち、低電位Ｖ_iniにある。

このとき、駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsはＶ_ofs−Ｖ_iniとなる。ここで、Ｖ_ofs−Ｖ_iniが駆動トランジスタ２２の閾値電圧Ｖ_thよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖ_ofs−Ｖ_ini＞Ｖ_thなる電位関係に設定する必要がある。

このように、駆動トランジスタ２２のゲート電位Ｖ_gを基準電圧Ｖ_ofsに固定し、かつ、ソース電位Ｖ_sを低電位Ｖ_iniに固定して（確定させて）初期化する処理が、後述する閾値補正処理（閾値補正動作）を行う前の準備（閾値補正準備）の処理である。従って、基準電圧Ｖ_ofs及び低電位Ｖ_iniが、駆動トランジスタ２２のゲート電位Ｖ_g及びソース電位Ｖ_sの各初期化電位となる。

（閾値補正期間）
次に、時刻ｔ₁₃で、図４（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖ_iniから高電位Ｖ_ccpに切り替わると、駆動トランジスタ２２のゲート電位Ｖ_gが基準電圧Ｖ_ofsに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖ_gから駆動トランジスタ２２の閾値電圧Ｖ_thを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖ_sが上昇を開始する。

ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖ_gの初期化電位Ｖ_ofsを基準とし、当該初期化電位Ｖ_ofsから駆動トランジスタ２２の閾値電圧Ｖ_thを減じた電位に向けてソース電位Ｖ_sを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsが駆動トランジスタ２２の閾値電圧Ｖ_thに収束する。この閾値電圧Ｖ_thに相当する電圧は保持容量２４に保持される。

尚、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖ_cathを設定しておくこととする。

次に、時刻ｔ₁₄で、走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖ_gsが駆動トランジスタ２２の閾値電圧Ｖ_thに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。従って、駆動トランジスタ２２にドレイン−ソース間電流Ｉ_dsは流れない。

（信号書込み＆移動度補正期間）
次に、時刻ｔ₁₅で、図５（Ｂ）に示すように、信号線３３の電位が基準電圧Ｖ_ofsから映像信号の信号電圧Ｖ_sigに切り替わる。続いて、時刻ｔ₁₆で、走査線３１の電位ＷＳが高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖ_sigをサンプリングし、画素２０内に書き込む。

この書込みトランジスタ２３による信号電圧Ｖ_sigの書込みにより、駆動トランジスタ２２のゲート電位Ｖ_gが信号電圧Ｖ_sigになる。そして、映像信号の信号電圧Ｖ_sigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖ_thが保持容量２４に保持された閾値電圧Ｖ_thに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。

このとき、有機ＥＬ素子２１は、カットオフ状態（ハイインピーダンス状態）にある。従って、映像信号の信号電圧Ｖ_sigに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉ_ds）は、有機ＥＬ素子２１の等価容量に流れ込む。これにより、有機ＥＬ素子２１の等価容量の充電が開始される。

有機ＥＬ素子２１の等価容量が充電されることにより、駆動トランジスタ２２のソース電位Ｖ_sが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖ_thの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉ_dsは当該駆動トランジスタ２２の移動度μに依存したものとなる。尚、駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。

ここで、映像信号の信号電圧Ｖ_sigに対する保持容量２４の保持電圧Ｖ_gsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位Ｖ_sがＶ_ofs−Ｖ_th＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧Ｖ_gsはＶ_sig−Ｖ_ofs＋Ｖ_th−ΔＶとなる。

すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖ_sig−Ｖ_ofs＋Ｖ_th）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用する。換言すれば、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に対して負帰還がかけられたことになる。従って、ソース電位Ｖ_sの上昇分ΔＶは負帰還の帰還量となる。

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉ_dsに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖ_gsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉ_dsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理である。

より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖ_in（＝Ｖ_sig−Ｖ_ofs）が高い程ドレイン−ソース間電流Ｉ_dsが大きくなるため、負帰還の帰還量ΔＶの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。

また、映像信号の信号振幅Ｖ_inを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶは、移動度補正処理の補正量とも言える。移動度補正の原理の詳細については後述する。

（発光期間）
次に、時刻ｔ₁₇で、走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。

ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖ_sの変動に連動してゲート電位Ｖ_gも変動する。すなわち、駆動トランジスタ２２のソース電位Ｖ_s、ゲート電位Ｖ_gは、保持容量２４に保持されているゲート−ソース間電圧Ｖ_gsを保持したまま上昇する。そして、駆動トランジスタ２２のソース電位Ｖ_sは、トランジスタの飽和電流Ｉ_dsに応じた有機ＥＬ素子２１の発光電圧Ｖ_oledまで上昇する。

このように、駆動トランジスタ２２のゲート電位Ｖ_gがソース電位Ｖ_sの変動に連動して変動する動作がブートストラップ動作である。換言すれば、ブートストラップ動作は、保持容量２４に保持されたゲート−ソース間電圧Ｖ_gs、即ち、保持容量２４の両端間電圧を保持したまま、ゲート電位Ｖ_g及びソース電位Ｖ_sが変動する動作である。

駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉ_dsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉ_dsに応じて有機ＥＬ素子２１のアノード電位が上昇する。そして、有機ＥＬ素子２１のアノード電位がＶ_thel＋Ｖ_cathを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。

有機ＥＬ素子２１の発光電流は、このときのゲート−ソース間電圧Ｖ_gsによって駆動トランジスタ２２の飽和電流Ｉ_dsにより規定される。このため、駆動トランジスタ２２は、各信号電圧Ｖ_sigにおける定電流源となる。

また、有機ＥＬ素子２１のアノード電位の上昇は、即ち、駆動トランジスタ２２のソース電位Ｖ_sの上昇に他ならない。そして、駆動トランジスタ２２のソース電位Ｖ_sが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖ_gも連動して上昇する。

このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖ_gの上昇量はソース電位Ｖ_sの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖ_gsは、Ｖ_sig−Ｖ_ofs＋Ｖ_th−ΔＶで一定に保持される。そして、時刻ｔ₁₈で信号線３３の電位が映像信号の信号電圧Ｖ_sigから基準電圧Ｖ_ofsに切り替わる。

以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖ_sigの書込み（信号書込み）、及び、移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻ｔ₁₆−ｔ₁₇の期間において並行して実行される。

〔分割閾値補正〕
尚、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。

この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって１水平走査期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。従って、１水平走査期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。

〔閾値キャンセルの原理〕
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉ_dsが供給される。
Ｉ_ds＝（１／２）・μ（Ｗ／Ｌ）Ｃ_ox（Ｖ_gs−Ｖ_th）² ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃ_oxは単位面積当たりのゲート容量である。

図６（Ａ）に、駆動トランジスタ２２のドレイン−ソース間電流Ｉ_ds対ゲート−ソース間電圧Ｖ_gsの特性を示す。図６（Ａ）の特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖ_thの画素毎のばらつきに対するキャンセル処理（補正処理）を行わないと、閾値電圧Ｖ_thがＶ_th1のときに、ゲート−ソース間電圧Ｖ_gsに対応するドレイン−ソース間電流Ｉ_dsがＩ_ds1になる。

これに対して、閾値電圧Ｖ_thがＶ_th2（Ｖ_th2＞Ｖ_th1）のとき、同じゲート−ソース間電圧Ｖ_gsに対応するドレイン−ソース間電流Ｉ_dsがＩ_ds2（Ｉ_ds2＜Ｉ_ds1）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖ_thが変動すると、ゲート−ソース間電圧Ｖ_gsが一定であってもドレイン−ソース間電流Ｉ_dsが変動する。

一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsはＶ_sig−Ｖ_ofs＋Ｖ_th−ΔＶである。従って、これを式（１）に代入すると、ドレイン−ソース間電流Ｉ_dsは、次式（２）で表される。
Ｉ_ds＝（１／２）・μ（Ｗ／Ｌ）Ｃ_ox（Ｖ_sig−Ｖ_ofs−ΔＶ）² ……（２）

すなわち、駆動トランジスタ２２の閾値電圧Ｖ_thの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉ_dsは、駆動トランジスタ２２の閾値電圧Ｖ_thに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化等により、駆動トランジスタ２２の閾値電圧Ｖ_thが画素毎に変動したとしても、ドレイン−ソース間電流Ｉ_dsが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。

〔移動度補正の原理〕
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図６（Ｂ）に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。

画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に対して、例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖ_in（＝Ｖ_sig−Ｖ_ofs）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉ_ds1′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉ_ds2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Ｉ_dsに画素間で大きな差が生じると、画面のユニフォーミティ（一様性）が損なわれる。

ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉ_dsが大きくなる。従って、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図６（Ｂ）に示すように、移動度μの大きな画素Ａの帰還量ΔＶ₁は、移動度の小さな画素Ｂの帰還量ΔＶ₂に比べて大きい。

そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉ_dsに応じた帰還量ΔＶでゲート−ソース間電圧Ｖ_gsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。

具体的には、移動度μの大きな画素Ａで帰還量ΔＶ₁の補正をかけると、ドレイン−ソース間電流Ｉ_dsはＩ_ds1′からＩ_ds1まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ₂は小さいために、ドレイン−ソース間電流Ｉ_dsはＩ_ds2′からＩ_ds2までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉ_ds1と画素Ｂのドレイン−ソース間電流Ｉ_ds2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。

以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ₁は移動度μの小さい画素Ｂの帰還量ΔＶ₂に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉ_dsの減少量が大きくなる。

従って、駆動トランジスタ２２のドレイン−ソース間電流Ｉ_dsに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖ_gsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉ_dsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉ_ds）に応じた帰還量（補正量）ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsに対して、即ち、保持容量２４に対して負帰還をかける処理が移動度補正処理となる。

［２−４．ＴＦＴを半導体上に形成する場合について］
ここで、駆動トランジスタ２２や書込みトランジスタ２３として用いるＴＦＴをガラス基板のような絶縁体上ではなく、シリコンのような半導体上に形成する場合について考える。

半導体上に形成する場合ＴＦＴは、ソース／ゲート／ドレインの３端子ではなく、図７（Ａ）に示すように、ソース／ゲート／ドレイン／バックゲート（ベース）の４端子となる。また、ソース、ゲート、ドレイン端子（電極）と基板との間には、図７（Ｂ）に示すように、寄生容量が存在する。

半導体上に形成する場合ＴＦＴの特性は、図７（Ｃ）に示すように、基板電位によっても変化する。具体的には、基板電位とソース電位との差が正（基板電位＞ソース電位）であれば、ＴＦＴの閾値電圧はエンハンスメント側にシフトし、逆に、基板電位とソース電位との差が負（基板電位＜ソース電位）であれば、ＴＦＴの閾値電圧はデプレッション側にシフトする。

ここで、トランジスタの端子と基板との間に存在する寄生容量の効果、ソース電位と基板電位との電位差による特性変化の効果についてそれぞれ考える。

図７（Ｂ）に示す４端子のトランジスタを図２の画素回路に用いる場合、駆動トランジスタ２２のゲート電極（端子）には、図８に示すように寄生容量が発生する。このとき、駆動トランジスタ２２のゲート電極に接続されている全容量の容量値をＣ_all、駆動トランジスタ２２のゲート−ソース間の容量値をＣ_sとすると、先述したブートストラップ動作におけるブートストラップゲインＧは、Ｇ＝Ｃ_s／Ｃ_allとなる。

ここで、容量値Ｃ_allは、駆動トランジスタ２２のゲート−ソース間容量Ｃ_{gs_22}、ゲート−ドレイン間容量Ｃ_{gd_22}、ゲート−バックゲート間容量Ｃ_{gb_22}、書込みトランジスタゲート−ドレイン間容量Ｃ_{gd_23}、ゲート−バックゲート間容量Ｃ_{gb_23}、及び、保持容量２４の総容量値である。容量値Ｃ_sは、駆動トランジスタ２２のゲート−ソース間容量Ｃ_{gs_22}及び保持容量２４の総容量値である。

ブートストラップゲインＧは、駆動トランジスタ２２のソース電位の変化（変動量）に対するゲート電位の変化（変動量）の割合（比率）を示す。つまり、ブートストラップゲインＧがＧ＝１（理想値）であれば、駆動トランジスタ２２のソース電位の変化に対してゲート電位の変化が一致することとなる。また、駆動トランジスタ２２のゲート−ソース間容量以外の容量がゲート−ソース間容量よりもかなり小さければ、有機ＥＬ素子２１の発光時に駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsはほぼ一定に保たれることとなる。

しかし、図７（Ｂ）に示すように、トランジスタの各端子と基板との間に寄生容量が存在する場合、駆動トランジスタ２２のゲート−ソース間容量以外の容量が、ゲート−ソース間容量よりも大きくなってしまうためブートストラップゲインＧが小さくなる。これにより、図９に示すように、駆動トランジスタ２２の閾値電圧Ｖ_thに差（差分＝ΔＶ_th）があった場合、発光時の駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsの差分（Ｇ×ΔＶ_th）がΔＶ_thよりも小さくなってしまい、ΔＶ_thを完全に反映できなくなってしまう。

また、半導体上に駆動トランジスタ２２を形成した場合の閾値補正動作について、図１０のタイミング波形図を用いて説明する。前述したように、基板電位が存在する場合、ＴＦＴ特性は基板電位とソース電位Ｖ_sとの間の電位差に対しても変化することになる。図１０に示す閾値補正動作では、時間と共にソース電位Ｖ_sが上昇するため、閾値電圧Ｖ_thが小さいものほどソース電位Ｖ_sの上昇量は大きい。このため、閾値補正動作の終了時でのソース電位Ｖ_sの差は本来の閾値電圧Ｖ_thの差分ΔＶ_thに対して小さくなってしまい、閾値電圧Ｖ_thの差分ΔＶ_thを完全に反映しなくなってしまう。

このような観点から、駆動トランジスタ２２や書込みトランジスタ２３をガラス基板のような絶縁体上ではなく、シリコンのような半導体上に形成する場合、画素回路の動作、具体的には、閾値補正動作を正常に行うことが難しくなる。

上述したブートストラップゲインＧが小さくなる現象は、駆動トランジスタ２２などを半導体上に形成する場合に限らず、金属などの導電体上に形成された絶縁体上に駆動トランジスタ２２などを形成する場合についても同様に発生する。それは、前にも述べたように、例えばボトムゲート構造のＴＦＴを導電体基板上に絶縁体を介して形成した場合、４端子にはならないものの、導電体基板とゲート電極との間が全体に亘って寄生容量となるからである。

＜３．実施形態に関する説明＞
本開示の実施形態に係る有機ＥＬ表示装置及びその駆動方法は、駆動トランジスタ２２などを、例えば、シリコンのような半導体上、あるいは、導電体基板上に形成された絶縁体上に形成した場合に生ずる問題を解決すべく為されたものである。その問題とは、上述したように、半導体上に駆動トランジスタ２２などを形成した場合の基板電位の効果及びブートストラップゲインＧによる問題や、導電体基板上に形成された絶縁体上に駆動トランジスタ２２などを形成した場合のブートストラップゲインＧによる問題である。

これらの問題を解決するために、本実施形態では、駆動トランジスタ２２のゲート電極に基準電圧Ｖ_ofsを与えた状態で駆動トランジスタ２２のソース電位を駆動トランジスタ２２に流れる電流によって変化させる動作、即ち、閾値補正動作に際して、駆動トランジスタ２２のゲート電極をフローティング状態とする。

閾値補正動作に際して、駆動トランジスタ２２のゲート電極をフローティング状態とすると、そのときのブートストラップ動作で駆動トランジスタ２２に流れる電流がブートストラップゲインＧによって減少する。このとき、駆動トランジスタ２２のゲート電極がフローティング状態にあるため、駆動トランジスタ２２のゲート電位Ｖ_gがソース電位Ｖ_sの変動に応じて上昇（変動）する。

このときの上昇量（変動量）は、駆動トランジスタ２２の閾値電圧Ｖ_thに依存する。具体的には、閾値電圧Ｖ_thが小さい画素ではゲート電位Ｖ_gの上昇量が大きく、逆に、閾値電圧Ｖ_thが大きい画素ではゲート電位Ｖ_gの上昇量が小さくなる。これは、閾値補正動作が完了していないためである。

このため、書込みトランジスタ２３による信号書込み時において、駆動トランジスタ２２の閾値電圧Ｖ_thが小さい画素では書き込んだ信号の振幅は小さく、閾値電圧Ｖ_thが大きい画素では書き込んだ信号の振幅は大きくなる。つまり、駆動トランジスタ２２の閾値電圧Ｖ_thに差があった場合の閾値電圧Ｖ_thの差分ΔＶ_thが、閾値補正動作後のブートストラップ期間中における駆動トランジスタ２２のゲート電位Ｖ_g及びソース電位Ｖ_sに反映される。

これにより、最終的に、信号書込み終了後の発光時における駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsが閾値電圧Ｖ_thの差分ΔＶ_thの影響を受けない。すなわち、基板電位の効果があったり、ブートストラップゲインＧが相対的に小さかったりしても、信号書込み終了後の発光時における駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsが閾値電圧Ｖ_thの差分ΔＶ_thの影響を受けないため、閾値補正動作を正常に行うことができる。従って、輝度ムラのない均一な画質を得ることができる。

以下に、閾値補正動作に際して、駆動トランジスタ２２のゲート電極をフローティング状態とする具体的な実施例の駆動法について説明する。

［３−１．実施例１］
図１１は、実施例１の駆動法に係る閾値補正動作の動作説明に供するタイミング波形図である。ここで、理解を容易にするために、実施例１の駆動法について、基本的な回路動作の説明で用いた図３の駆動法と対比して説明する。

図１１のタイミング波形図から明らかなように、実施例１の駆動法では、前半の閾値補正用の書込み走査信号ＷＳのパルス幅、即ち、書込みトランジスタ２３の導通状態となる時間を、図３の駆動法の場合よりも短く設定している。これにより、書込みトランジスタ２３は非導通状態となって、閾値補正動作に際して、駆動トランジスタ２２のゲート電極をフローティング状態とする。

ここで、実施例１の駆動法では、「閾値補正動作に際して」とは、「閾値補正動作の途中」を意味している。具体的には、書込みトランジスタ２３は、閾値補正動作に入った後で、駆動トランジスタ２２が導通状態にあるとき（非導通状態になる前）に非導通状態となることで、駆動トランジスタ２２のゲート電極をフローティング状態とする。

駆動トランジスタ２２のゲート電極がフローティング状態となることで、駆動トランジスタ２２のゲート電位Ｖ_gがソース電位Ｖ_sに追従して変動するブートストラップ動作が行われる。そして、そのブートストラップ動作で駆動トランジスタ２２に流れる電流が、ソース−基板間の電位及びブートストラップゲインＧによって減少する。

このとき、駆動トランジスタ２２のゲート電位Ｖ_gは増加する。このときの上昇量は、駆動トランジスタ２２の閾値電圧Ｖ_thに依存する。具体的には、閾値電圧Ｖ_thが小さい画素ではゲート電位Ｖ_gの上昇量が大きく、逆に、閾値電圧Ｖ_thが大きい画素ではゲート電位Ｖ_gの上昇量が小さくなる。

このため、書込みトランジスタ２３による信号書込み時において、駆動トランジスタ２２の閾値電圧Ｖ_thが小さい画素では書き込んだ信号の振幅は小さく、閾値電圧Ｖ_thが大きい画素では書き込んだ信号の振幅は大きくなる。つまり、駆動トランジスタ２２の閾値電圧Ｖ_thに差があった場合の閾値電圧Ｖ_thの差分ΔＶ_thが、閾値補正動作後のブートストラップ期間中における駆動トランジスタ２２のゲート電位Ｖ_g及びソース電位Ｖ_sに反映される。

これにより、最終的に、信号書込み終了後の発光時における駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsが、閾値電圧Ｖ_thの差分ΔＶ_thの影響を受けない。すなわち、基板電位の効果があったり、ブートストラップゲインＧが相対的に小さかったりしたとしても、信号書込み終了後の発光時における駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsが閾値電圧Ｖ_thの差分ΔＶ_thの影響を受けない。従って、閾値補正動作を正常に行うことができるため、輝度ムラのない均一な画質を得ることができる。

［３−２．実施例２］
図１２は、実施例２の駆動法に係る閾値補正動作の動作説明に供するタイミング波形図である。

実施例１の駆動法では、閾値補正動作に入った後に駆動トランジスタ２２のゲート電極をフローティング状態とする構成を採っていた。これに対し、実施例２の駆動法では、閾値補正動作に入る前に、即ち、電源供給線３２の電位ＤＳが低電位Ｖ_iniから高電位Ｖ_ccpに遷移する前に、書込みトランジスタ２３を非導通状態にし、駆動トランジスタ２２のゲート電極をフローティング状態とする構成を採っている。従って、実施例２の駆動法では、「閾値補正動作に際して」とは、「閾値補正動作に入る前」を意味している。

実施例２の場合には、図１２のタイミング波形図から明らかなように、閾値補正動作に入るタイミングから、駆動トランジスタ２２のゲート電位Ｖ_gがソース電位Ｖ_sに追従して変動するブートストラップ動作が行われる。そして、そのブートストラップ動作で駆動トランジスタ２２に流れる電流が、ソース−基板間の電位及びブートストラップゲインＧによって減少する。

従って、実施例２の駆動法でも、実施例１の駆動法と同様に、書込みトランジスタ２３による信号書込み前において、駆動トランジスタ２２のゲート電位Ｖ_gは、駆動トランジスタ２２に流れる電流によって増加する。そして、そのゲート電位Ｖ_gの上昇量は、駆動トランジスタ２２の特性を反映したものとなっている。

従って、書込みトランジスタ２３による信号書込み時において、駆動トランジスタ２２の閾値電圧Ｖ_thが小さい画素では書き込んだ信号の振幅は小さく、閾値電圧Ｖ_thが大きい画素では書き込んだ信号の振幅は大きくなる。つまり、駆動トランジスタ２２の閾値電圧Ｖ_thの差分ΔＶ_thが、閾値補正動作後のブートストラップ期間中における駆動トランジスタ２２のゲート電位Ｖ_g及びソース電位Ｖ_sに反映される。

これにより、基板電位の効果があったり、ブートストラップゲインＧが相対的に小さかったりしたとしても、最終的に、信号書込み終了後の発光時における駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsが閾値電圧Ｖ_thの差分ΔＶ_thの影響を受けないため、閾値補正動作を正常に行うことができる。従って、輝度ムラのない均一な画質を得ることができる。

また、実施例２の駆動法では、書込みトランジスタ２３の制御パルス（即ち、書込み走査信号ＷＳ）が、電源電位ＤＳの高電位Ｖ_ccpの期間とオーバーラップしていないため、オーバーラップしている実施例１の駆動法（図１１）と比較して、制御パルスの波形の鈍り等の影響を小さくすることができる。従って、制御パルスの波形の鈍り等に起因するシェーディングといった画質不良を抑えることができる。但し、基準電圧Ｖ_ofsと低電位Ｖ_iniとの電位設定によって閾値補正動作を制御するため、実施例１の駆動法と比較して電圧マージンは小さい。

［３−３．実施例３］
図１３は、実施例３の駆動法に係る閾値補正動作の動作説明に供するタイミング波形図である。

実施例３の駆動法では、閾値補正動作に関しては、実施例１の駆動法と同様に、駆動トランジスタ２２のソース電位Ｖ_sを当該駆動トランジスタ２２に流れる電流によって変化させる動作の途中で駆動トランジスタ２２のゲート電極をフローティング状態とする構成を採っている。

実施例１の駆動法では、閾値補正動作に入るタイミングから書込みトランジスタによる信号書込みのタイミングまでの時間（閾値補正期間）を１Ｈ以内としている。これに対して、実施例３の駆動法では、図１３のタイミング波形図から明らかなように、閾値補正動作に入るタイミングから書込みトランジスタによる信号書込みのタイミングまでの時間を１Ｈ以上としている。

このように、閾値補正期間を１Ｈ以上とすることで、駆動トランジスタのゲート電位、ソース電位が飽和した後に、書込みトランジスタ２３による信号書込みを行うことが可能となる。これにより、閾値補正期間に対して書込みトランジスタ２３の制御パルス（書込み走査信号ＷＳ）のパルス幅が非常に短くなるため、当該制御パルスの位相バラツキ等に対してマージンを確保することができる。すなわち、表示パネルの高精細化（多画素化）によって制御パルスを伝送する制御線（走査線３１）の負荷が増し、制御パルスの波形がなまったとしても、その影響を最小限に抑えることができる。換言すれば、閾値補正期間を１Ｈ以上とすることで、表示パネルの高精細化を容易に行うことが可能になる。

ここでは、閾値補正期間を１Ｈ以内とする実施例１の駆動法に係る閾値補正動作を行う場合において、閾値補正期間を１Ｈ以上とするとしたが、実施例２の駆動法に係る閾値補正動作を行う場合においても１Ｈ以上とする構成を採ることができる。

＜４．電子機器＞
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示する表示部を有するあらゆる分野の電子機器において、その表示部（表示装置）として用いることが可能である。

上述した実施形態の説明から明らかなように、本開示の表示装置は、ブートストラップゲインが相対的に小さい状況下にあっても、画素回路の動作を正常に行うことができるため、輝度ムラのない均一な画質の表示を実現できる、という特徴を持っている。従って、特に、画素トランジスタをシリコンのような半導体上、あるいは、導電体上に形成された絶縁体上に形成する構成を採る電子機器において、その表示部として本開示の表示装置を用いることで、より優れた画像表示を実現できる。

本開示の表示装置を表示部として用いる電子機器としては、例えば、デジタルカメラ、ビデオカメラ、ＰＤＡ（Personal Digital Assistant）、ゲーム機、ノート型パーソナルコンピュータ、電子書籍等の携帯情報機器、携帯電話機等の携帯通信機器などを例示することができる。

＜５．本開示の構成＞
尚、本開示は以下のような構成を採ることができる。
（１）電気光学素子を駆動する駆動トランジスタ、信号線からの信号をサンプリングする書込みトランジスタ、及び、前記信号線からの信号に応じた電圧を保持して該電圧に基づく電位を駆動トランジスタのゲートに印加する容量素子を含む画素回路が配置されて成る画素アレイ部と、
前記駆動トランジスタのゲート電極に所定の電位を与えた状態で前記駆動トランジスタの一方のソース／ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に際して、前記駆動トランジスタのゲート電極をフローティング状態とする駆動部と
を備える表示装置。
（２）前記駆動部は、前記駆動トランジスタの一方のソース／ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作の途中で前記駆動トランジスタのゲート電極をフローティング状態とする
前記（１）に記載の表示装置。
（３）前記駆動部は、前記駆動トランジスタの一方のソース／ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に入った後に前記書込みトランジスタを非導通状態にする
前記（２）に記載の表示装置。
（４）前記駆動部は、前記駆動トランジスタが導通状態にあるときに前記書込みトランジスタを非導通状態にする
前記（３）に記載の表示装置。
（５）前記駆動部は、前記駆動トランジスタの一方のソース／ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に入る前に前記駆動トランジスタのゲート電極をフローティング状態とする
前記（１）に記載の表示装置。
（６）前記駆動トランジスタの一方のソース／ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させるタイミングから前記書込みトランジスタによる信号書込みのタイミングまでの時間が、１水平走査期間以上である
前記（１）から前記（５）のいずれかに記載の表示装置。
（７）前記駆動トランジスタのゲート電極に前記所定の電位を与える時間よりも、前記駆動トランジスタのゲート電極をフローティング状態とする時間の方が長い
前記（１）から前記（６）のいずれかに記載の表示装置。
（８）前記書込みトランジスタによる信号書込み直前において、フローティング状態となっている前記駆動トランジスタのゲート電極の電位は、当該駆動トランジスタの閾値電圧を反映した値になっている
前記（１）から前記（７）のいずれかに記載の表示装置。
（９）前記駆動トランジスタ及び前記書込みトランジスタは、半導体上に形成されている
前記（１）から前記（８）のいずれかに記載の表示装置。
（１０）前記駆動トランジスタ及び前記書込みトランジスタは、導電体上に形成された絶縁体上に形成されている
前記（１）から前記（８）のいずれかに記載の表示装置。
（１１）電気光学素子を駆動する駆動トランジスタ、信号線からの信号をサンプリングする書込みトランジスタ、及び、前記信号線からの信号に応じた電圧を保持して該電圧に基づく電位を駆動トランジスタのゲートに印加する容量素子を含む画素回路が配置されて成る表示装置の駆動に当たって、
前記駆動トランジスタのゲート電極に所定の電位を与えた状態で前記駆動トランジスタの一方のソース／ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に際して、前記駆動トランジスタのゲート電極をフローティング状態とする
表示装置の駆動方法。
（１２）電気光学素子を駆動する駆動トランジスタ、信号線からの信号をサンプリングする書込みトランジスタ、及び、前記信号線からの信号に応じた電圧を保持して該電圧に基づく電位を駆動トランジスタのゲートに印加する容量素子を含む画素回路が配置されて成る画素アレイ部と、
前記駆動トランジスタのゲート電極に所定の電位を与えた状態で前記駆動トランジスタの一方のソース／ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に際して、前記駆動トランジスタのゲート電極をフローティング状態とする駆動部と
を備える表示装置を有する電子機器。

１０・・・有機ＥＬ表示装置、２０・・・画素、２１・・・有機ＥＬ素子、２２・・・駆動トランジスタ、２３・・・書込みトランジスタ、２４・・・保持容量、３０・・・画素アレイ部、４０・・・書込み走査回路、５０・・・電源供給走査回路、６０・・・信号出力回路、７０・・・表示パネル

Claims (12)

1. 電気光学素子を駆動する駆動トランジスタ、信号線からの信号をサンプリングする書込みトランジスタ、及び、前記信号線からの信号に応じた電圧を保持して該電圧に基づく電位を駆動トランジスタのゲートに印加する容量素子を含む画素回路が配置されて成る画素アレイ部と、
   前記駆動トランジスタのゲート電極に所定の電位を与えた状態で前記駆動トランジスタの一方のソース／ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に際して、前記駆動トランジスタのゲート電極をフローティング状態とする駆動部と
   を備える表示装置。
2. 前記駆動部は、前記駆動トランジスタの一方のソース／ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作の途中で前記駆動トランジスタのゲート電極をフローティング状態とする
   請求項１に記載の表示装置。
3. 前記駆動部は、前記駆動トランジスタの一方のソース／ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に入った後に前記書込みトランジスタを非導通状態にする
   請求項２に記載の表示装置。
4. 前記駆動部は、前記駆動トランジスタが導通状態にあるときに前記書込みトランジスタを非導通状態にする
   請求項３に記載の表示装置。
5. 前記駆動部は、前記駆動トランジスタの一方のソース／ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に入る前に前記駆動トランジスタのゲート電極をフローティング状態とする
   請求項１に記載の表示装置。
6. 前記駆動トランジスタの一方のソース／ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させるタイミングから前記書込みトランジスタによる信号書込みのタイミングまでの時間が、１水平走査期間以上である
   請求項１に記載の表示装置。
7. 前記駆動トランジスタのゲート電極に前記所定の電位を与える時間よりも、前記駆動トランジスタのゲート電極をフローティング状態とする時間の方が長い
   請求項１に記載の表示装置。
8. 前記書込みトランジスタによる信号書込み直前において、フローティング状態となっている前記駆動トランジスタのゲート電極の電位は、当該駆動トランジスタの閾値電圧を反映した値になっている
   請求項１に記載の表示装置。
9. 前記駆動トランジスタ及び前記書込みトランジスタは、半導体上に形成されている
   請求項１に記載の表示装置。
10. 前記駆動トランジスタ及び前記書込みトランジスタは、導電体上に形成された絶縁体上に形成されている
    請求項１に記載の表示装置。
11. 電気光学素子を駆動する駆動トランジスタ、信号線からの信号をサンプリングする書込みトランジスタ、及び、前記信号線からの信号に応じた電圧を保持して該電圧に基づく電位を駆動トランジスタのゲートに印加する容量素子を含む画素回路が配置されて成る表示装置の駆動に当たって、
    前記駆動トランジスタのゲート電極に所定の電位を与えた状態で前記駆動トランジスタの一方のソース／ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に際して、前記駆動トランジスタのゲート電極をフローティング状態とする
    表示装置の駆動方法。
12. 電気光学素子を駆動する駆動トランジスタ、信号線からの信号をサンプリングする書込みトランジスタ、及び、前記信号線からの信号に応じた電圧を保持して該電圧に基づく電位を駆動トランジスタのゲートに印加する容量素子を含む画素回路が配置されて成る画素アレイ部と、
    前記駆動トランジスタのゲート電極に所定の電位を与えた状態で前記駆動トランジスタの一方のソース／ドレイン電極の電位を当該駆動トランジスタに流れる電流によって変化させる動作に際して、前記駆動トランジスタのゲート電極をフローティング状態とする駆動部と
    を備える表示装置を有する電子機器。

Images