JP2011209615A - 表示装置、表示装置の駆動方法、及び、電子機器 - Google Patents
表示装置、表示装置の駆動方法、及び、電子機器 Download PDFInfo
- Publication number
- JP2011209615A JP2011209615A JP2010079018A JP2010079018A JP2011209615A JP 2011209615 A JP2011209615 A JP 2011209615A JP 2010079018 A JP2010079018 A JP 2010079018A JP 2010079018 A JP2010079018 A JP 2010079018A JP 2011209615 A JP2011209615 A JP 2011209615A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- pixel row
- potential
- transistor
- light emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000000034 method Methods 0.000 title claims abstract description 112
- 238000012937 correction Methods 0.000 claims abstract description 137
- 238000012545 processing Methods 0.000 claims abstract description 67
- 230000008569 process Effects 0.000 claims description 67
- 239000011159 matrix material Substances 0.000 claims description 18
- 238000005401 electroluminescence Methods 0.000 description 117
- 230000037230 mobility Effects 0.000 description 56
- 239000008186 active pharmaceutical agent Substances 0.000 description 48
- 238000010586 diagram Methods 0.000 description 29
- 239000003990 capacitor Substances 0.000 description 22
- 230000008859 change Effects 0.000 description 17
- 230000007704 transition Effects 0.000 description 15
- 238000003860 storage Methods 0.000 description 13
- 239000010408 film Substances 0.000 description 12
- 239000010410 layer Substances 0.000 description 12
- 238000002360 preparation method Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 230000004044 response Effects 0.000 description 7
- 238000005070 sampling Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 239000012044 organic layer Substances 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Abstract
【課題】走査期間が短くなっても良好に閾値補正処理及び映像信号の書込み処理を行うことを可能とし、輝度の均一性に優れた表示画像を得る。
【解決手段】発光/非発光の制御が可能な画素構成を有し、画素行群を構成する複数の画素行の走査期間において、各画素行に対して閾値補正処理を画素行単位で行い、次いで、信号書込み処理を複数の画素行の数だけ順次行う駆動法(ハイフレームレートの駆動法)を採る表示装置を駆動対象とする。そして、画素行群を構成する複数の画素行において、閾値補正処理の終了から信号書込み処理が開始されるまでの待ち時間に応じて、各画素行の発光期間の長さ(発光時間)を増やすように当該発光期間の長さの制御を行うようにする。
【選択図】図16
【解決手段】発光/非発光の制御が可能な画素構成を有し、画素行群を構成する複数の画素行の走査期間において、各画素行に対して閾値補正処理を画素行単位で行い、次いで、信号書込み処理を複数の画素行の数だけ順次行う駆動法(ハイフレームレートの駆動法)を採る表示装置を駆動対象とする。そして、画素行群を構成する複数の画素行において、閾値補正処理の終了から信号書込み処理が開始されるまでの待ち時間に応じて、各画素行の発光期間の長さ(発光時間)を増やすように当該発光期間の長さの制御を行うようにする。
【選択図】図16
Description
本発明は、表示装置、表示装置の駆動方法、及び、電子機器に関し、特に、電気光学素子を含む画素が行列状(マトリクス状)に2次元配置されてなる平面型の表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器に関する。
近年、画像表示を行う表示装置の分野では、画素(画素回路)が行列状に配置されてなる平面型(フラットパネル型)の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機材料のエレクトロルミネッセンス(Electroluminescence;EL)を利用し、有機薄膜に電界をかけると発光する現象を用いた有機EL素子が知られている。
画素の発光素子として有機EL素子を用いた有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子は、10V以下の印加電圧で駆動できるために低消費電力である。有機EL素子は、自発光素子であるために液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機EL素子は、応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。
有機EL表示装置では、液晶表示装置と同様に、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。但し、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、TFT(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が1表示フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
アクティブマトリクス方式により駆動される、電流駆動型の電気光学素子を含む画素回路にあっては、電気光学素子に加えて、当該電気光学素子を駆動するための駆動回路を備えている。この駆動回路として、発光素子(電気光学素子に相当)ELと、サンプリング用トランジスタT1と、駆動用トランジスタT2と、保持容量C1とを有する構成の画素回路が知られている(例えば、特許文献1を参照)。
特許文献1には、駆動用トランジスタT2の閾値電圧Vthのばらつきが発光素子ELに流れるドレイン電流Idsに与える影響をキャンセルするために、1水平走査期間において閾値補正動作と信号電圧の書込み動作を行うことが開示されている。特許文献1には更に、表示装置の高精細化等によって1水平走査期間(1H)が短くなると、1水平走査期間において閾値補正動作と信号電圧の書込み動作を行うことが困難となることが開示されている(特許文献1の段落0011等を参照)。
特許文献1に記載の従来技術では、複数の走査線の各々に割り当てられている走査期間を合わせて第1期間及び第2期間を含む合成走査期間としている。そして、第1期間で、複数の走査線に一斉に制御信号を出力して一斉に閾値補正動作を実行し、第2期間で、該複数の走査線に順次制御信号を出力して、順次、信号電圧の書込み動作を実行するようにしている(特許文献1の段落0012等を参照)。
特許文献1の図14には、2水平走査期間(2H)を合成した場合の動作が示されている。第1期間において2本の走査線(Nライン及び(N+1)ライン)に一斉に制御信号P1を出力して、一斉に閾値補正動作を実行する。続いて、第2期間に2本の走査線に、順次、制御信号P2を出力して、順次、信号電圧の書込み動作を実行する。
入力信号は第1期間では基準電圧Vofsであり、第2期間の前半は信号電圧Vsig1であり、後半は信号電圧Vsig2である。Nライン目のサンプリング用トランジスタT1(N)は制御信号P2に応じて導通状態となり、信号電圧Vsig1をサンプリングする。続いて、(N+1)ライン目のサンプリング用トランジスタT1(N+1)が制御信号P2に応じて導通状態となり、信号電圧Vsig2をサンプリングする(特許文献1の段落0038等を参照)。
閾値補正動作にあっては、特許文献1の図7に示すように、導通状態とされたサンプリング用トランジスタT1を介して、駆動用トランジスタT2のゲート電極に基準電圧Vofsを印加し、駆動用トランジスタT2のドレイン電極に第1電位Vccを印加する。駆動用トランジスタT2のソース電位は時間と共に上昇して、駆動用トランジスタT2はカットオフし(非導通状態となり)、ソース電位は(Vofs−Vth)となる(特許文献1の図8、及び、段落0028等を参照)。
特許文献1の図14に示す動作にあっては、Nライン目の制御信号P1の立ち下がりから制御信号P2の立ち上がりまでの期間において、Nライン目のサンプリング用トランジスタT1(N)は非導通状態である。また、(N+1)ライン目の制御信号P1の立ち下がりから制御信号P2の立ち上がりまでの期間において、(N+1)ライン目のサンプリング用トランジスタT1(N+1)も非導通状態である。
理想的には、制御信号P1の立ち下がりから制御信号P2の立ち上がりまでの期間において、駆動用トランジスタT2のソース電位は(Vofs−Vth)を維持する。しかしながら、実際には、制御信号P1の立ち下がりから制御信号P2の立ち上がりまでの期間において、発光素子ELや駆動用トランジスタT2にはリーク電流等が流れる。その結果、駆動用トランジスタT2のソース電位は、閾値補正動作によって設定した電位から徐々に変化する。この変化の程度は、制御信号P1の立ち下がりから制御信号P2の立ち上がりまでの期間が長くなる程、大きくなる。
従って、制御信号P1の立ち下がりから制御信号P2の立ち上がりまでの期間が長くなる程、駆動用トランジスタT2のソース電位が、閾値補正動作によって設定した電位からずれた状態で信号電圧の書込み動作が行われる。そして、特許文献1の図14に示す動作にあっては、Nライン目の制御信号P1の立ち下がりから制御信号P2の立ち上がりまでの期間よりも、(N+1)ライン目の制御信号P1の立ち下がりから制御信号P2の立ち上がりまでの期間が長い。これにより、たとえ同じ値の信号電圧の書込みを行ったとしても、Nライン目と(N+1)ライン目とで、信号電圧の書込みの後に発光素子ELに流れる電流には差が生じ、表示装置の輝度の均一性が低下する。
従って、本発明の目的は、走査期間が短くなっても良好に閾値補正処理及び映像信号の書込み処理を行うことができ、輝度の均一性に優れた表示装置、表示装置の駆動方法、及び、電子機器を提供することにある。
上記の目的を達成するために、本発明は、
電気光学素子、及び、当該電気光学素子を駆動する駆動トランジスタを含む画素が行列状に2次元配列されてなる画素アレイ部を備え、
前記画素アレイ部の各画素行を複数の画素行群に分け、各画素行群を構成する複数の画素行の走査期間において、
前記画素行群を構成する各画素に対して、前記駆動トランジスタのゲート電極に基準電圧を印加すると共に、一方のソース/ドレイン電極に駆動電圧を印加し、他方のソース/ドレイン電極の電位を前記基準電圧から前記駆動トランジスタの閾値電圧を減じた電位に向かって変化させる閾値補正処理を画素行単位で行い、次いで、
前記画素行群を構成する各画素の前記駆動トランジスタのゲート電極に対して映像信号を書き込む書込み処理を前記複数の画素行の数だけ順次行う表示装置において、
前記画素行群を構成する複数の画素行において、前記閾値補正処理の終了から前記信号書込み処理が開始されるまでの時間に応じて、各画素行の発光期間の長さを増やすように当該発光期間の長さを制御する
構成を採っている。
電気光学素子、及び、当該電気光学素子を駆動する駆動トランジスタを含む画素が行列状に2次元配列されてなる画素アレイ部を備え、
前記画素アレイ部の各画素行を複数の画素行群に分け、各画素行群を構成する複数の画素行の走査期間において、
前記画素行群を構成する各画素に対して、前記駆動トランジスタのゲート電極に基準電圧を印加すると共に、一方のソース/ドレイン電極に駆動電圧を印加し、他方のソース/ドレイン電極の電位を前記基準電圧から前記駆動トランジスタの閾値電圧を減じた電位に向かって変化させる閾値補正処理を画素行単位で行い、次いで、
前記画素行群を構成する各画素の前記駆動トランジスタのゲート電極に対して映像信号を書き込む書込み処理を前記複数の画素行の数だけ順次行う表示装置において、
前記画素行群を構成する複数の画素行において、前記閾値補正処理の終了から前記信号書込み処理が開始されるまでの時間に応じて、各画素行の発光期間の長さを増やすように当該発光期間の長さを制御する
構成を採っている。
上記の構成を採る表示装置において、電気光学素子からのリーク電流に起因する駆動トランジスタの他方のソース/ドレイン電極の電位の変動量は、リーク電流のリーク量とリーク時間によって決定される。そこで、画素行群を構成する複数の画素行において、閾値補正処理の終了から信号書込み処理が開始されるまでの時間に応じて、各画素行の発光期間の長さを増やす(延ばす)ように当該発光期間の長さを制御すると、駆動トランジスタに電流が流れる時間が長くなる。これにより、駆動トランジスタの他方のソース/ドレイン電極の電位の画素行間で発生する電位差が抑えられるために、電気光学素子からのリーク電流によって駆動トランジスタの他方のソース/ドレイン電極の電位が変化しても、その変化の程度は各画素行において略同様となる。従って、駆動トランジスタの他方のソース/ドレイン領域の電位変化に伴う輝度変化の程度も画素行群を構成する各画素行において略同様となるので、相対的な輝度変化が視認され難くなる。
本発明によれば、駆動トランジスタの他方のソース/ドレイン電極の電位変化に伴う輝度変化の程度が画素行群を構成する各画素行において略同様となり、相対的な輝度変化が視認され難くなるため、表示される画像の輝度の均一性を改善することができる。
以下、発明を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。尚、説明は以下の順序で行う。
1.本発明が適用される有機EL表示装置
1−1.システム構成
1−2.基本的な回路動作
1−3.複数の水平期間内における複数の画素行を単位とする駆動法
2.実施形態に係る有機EL装置の説明
2−1.実施例に係る駆動方法
2−2.電源供給走査回路の構成例
3.変形例
4.適用例(電子機器)
1.本発明が適用される有機EL表示装置
1−1.システム構成
1−2.基本的な回路動作
1−3.複数の水平期間内における複数の画素行を単位とする駆動法
2.実施形態に係る有機EL装置の説明
2−1.実施例に係る駆動方法
2−2.電源供給走査回路の構成例
3.変形例
4.適用例(電子機器)
<1.本発明が適用される有機EL表示装置>
[1−1.システム構成]
図1は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
[1−1.システム構成]
図1は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタにより制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、一般には、TFT(薄膜トランジスタ)が用いられる。
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
図1に示すように、本適用例に係る有機EL表示装置10は、有機EL素子を含む複数の画素20と、当該画素20が行列状に2次元配列されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置された駆動部とを有する構成となっている。駆動部は、書込み走査回路40、電源供給走査回路50及び信号出力回路60等からなり、画素アレイ部30の各画素20を駆動する。
ここで、有機EL表示装置10がカラー表示対応の場合は、1つの画素は複数の副画素(サブピクセル)から構成され、この副画素の各々が画素20に相当することになる。より具体的には、カラー表示用の表示装置では、1つの画素は、赤色光(R)を発光する副画素、緑色光(G)を発光する副画素、青色光(B)を発光する副画素の3つの副画素から構成される。
但し、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素に更に1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光(W)を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。
画素アレイ部30には、m行n列の画素20の配列に対して、行方向(画素行の画素の配列方向)に沿って走査線31-1〜31-mと電源供給線32-1〜32-mとが画素行毎に配線されている。更に、列方向(画素列の画素の配列方向)に沿って信号線33-1〜33-nが画素列毎に配線されている。
走査線31-1〜31-mは、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線32-1〜32-mは、電源供給走査回路50の対応する行の出力端にそれぞれ接続されている。信号線33-1〜33-nは、信号出力回路60の対応する列の出力端にそれぞれ接続されている。
画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20の駆動回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、図1に示すように、書込み走査回路40、電源供給走査回路50及び信号出力回路60についても、画素アレイ部30を形成する表示パネル(基板)70上に実装することができる。
書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成されている。この書込み走査回路40は、画素アレイ部30の各画素20への映像信号の書込みに際し、走査線31-1〜31-mに対して書込み走査信号WS(WS1〜WSm)を順次供給することによって画素アレイ部30の各画素20を行単位で順番に走査(線順次走査)する。
電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路50は、書込み走査回路40による線順次走査に同期して、第1電源電位Vccpと当該第1電源電位Vccpよりも低い第2電源電位Viniとで切り替わることが可能な電源電位DS(DS1〜DSm)を電源供給線32-1〜32-mに供給する。後述するように、電源電位DSのVccp/Viniの切替えにより、画素20の発光/非発光の制御が行なわれる。
信号出力回路60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigと基準電圧Vofsとを選択的に出力する。ここで、基準電圧Vofsは、映像信号の信号電圧Vsigの基準となる電圧(例えば、映像信号の黒レベルに相当する電圧)であり、後述する閾値補正処理の際に用いられる。
信号出力回路60から出力される信号電圧Vsig/基準電圧Vofsは、信号線33-1〜33-nを介して画素アレイ部30の各画素20に対して、書込み走査回路40による走査によって選択された画素行単位で書き込まれる。すなわち、信号出力回路60は、信号電圧Vsigを行(ライン)単位で書き込む線順次書込みの駆動形態を採っている。
(画素回路)
図2は、画素(画素回路)20の具体的な回路構成を示す回路図である。
図2は、画素(画素回路)20の具体的な回路構成を示す回路図である。
図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機EL素子21と、当該有機EL素子21に電流を流すことによって有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線(所謂、ベタ配線)された共通電源供給線34にカソード電極が接続されている。
有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ23、及び、保持容量24を有する構成となっている。駆動トランジスタ22及び書込みトランジスタ23としてNチャネル型のTFTを用いることができる。但し、ここで示した、駆動トランジスタ22及び書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
尚、駆動トランジスタ22及び書込みトランジスタ23としてNチャネル型のTFTを用いると、アモルファスシリコン(a−Si)プロセスを用いて形成することができる。a−Siプロセスを用いることで、TFTを作成する基板の低コスト化、ひいては本有機EL表示装置10の低コスト化を図ることが可能になる。また、駆動トランジスタ22及び書込みトランジスタ23を同じ導電型の組み合わせにすると、両トランジスタ22,23を同じプロセスで作成することができるために低コスト化に寄与できる。
駆動トランジスタ22は、一方の電極(ソース/ドレイン電極)が有機EL素子21のアノード電極に接続され、他方の電極(ドレイン/ソース電極)が電源供給線32(32-1〜32-m)に接続されている。
書込みトランジスタ23は、一方の電極(ソース/ドレイン電極)が信号線33(33-1〜33-n)に接続され、他方の電極(ドレイン/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。また、書込みトランジスタ23のゲート電極は、走査線31(31-1〜31-m)に接続されている。
駆動トランジスタ22及び書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極、及び、有機EL素子21のアノード電極に接続されている。
尚、有機EL素子21の駆動回路としては、駆動トランジスタ22及び書込みトランジスタ23の2つのトランジスタと保持容量24の1つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機EL素子21のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機EL素子21の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。
上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに応答して導通状態となる。これにより、書込みトランジスタ23は、信号線33を通して信号出力回路60から供給される、輝度情報に応じた映像信号の信号電圧Vsigまたは基準電圧Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたは基準電圧Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。
駆動トランジスタ22は、電源供給線32(32-1〜32-m)の電位DSが第1電源電位Vccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。
駆動トランジスタ22は更に、電源電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ22は、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。
この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間(非発光期間)を設け、有機EL素子21の発光期間と非発光期間の割合(デューティ)を制御することができる。このデューティ制御により、1表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
電源供給走査回路50から電源供給線32を通して選択的に供給される第1,第2電源電位Vccp,Viniのうち、第1電源電位Vccpは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Viniは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Viniは、基準電圧Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs−Vthよりも低い電位、好ましくは、Vofs−Vthよりも十分に低い電位に設定される。
(画素構造)
図3は、画素20の断面構造の一例を示す断面図である。図3に示すように、ガラス基板201上には、駆動トランジスタ22等を含む駆動回路が形成されている。そして、画素20は、ガラス基板201上に絶縁膜202、絶縁平坦化膜203及びウインド絶縁膜204がその順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ22のみを図示し、他の構成素子については省略している。
図3は、画素20の断面構造の一例を示す断面図である。図3に示すように、ガラス基板201上には、駆動トランジスタ22等を含む駆動回路が形成されている。そして、画素20は、ガラス基板201上に絶縁膜202、絶縁平坦化膜203及びウインド絶縁膜204がその順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ22のみを図示し、他の構成素子については省略している。
有機EL素子21は、アノード電極205と、有機層(電子輸送層、発光層、ホール輸送層/ホール注入層)206と、カソード電極207とから構成されている。アノード電極205は、ウインド絶縁膜204の凹部204Aの底部に形成された金属等からなる。有機層206は、アノード電極205上に形成されている。カソード電極207は、有機層206上に全画素共通に形成された透明導電膜等からなる。
この有機EL素子21において、有機層206は、アノード電極205上にホール輸送層/ホール注入層2061、発光層2062、電子輸送層2063及び電子注入層(図示せず)が順次堆積されることによって形成される。そして、図2の駆動トランジスタ22による電流駆動の下に、駆動トランジスタ22からアノード電極205を通して有機層206に電流が流れることで、当該有機層206内の発光層2062において電子と正孔が再結合する際に発光するようになっている。
駆動トランジスタ22は、ゲート電極221と、半導体層222の両側に設けられたソース/ドレイン領域223,224と、半導体層222のゲート電極221と対向する部分のチャネル形成領域225とから構成されている。ソース/ドレイン領域223は、コンタクトホールを介して有機EL素子21のアノード電極205と電気的に接続されている。
そして、図3に示すように、ガラス基板201上に、絶縁膜202、絶縁平坦化膜203及びウインド絶縁膜204を介して有機EL素子21が画素単位で形成された後は、パッシベーション膜208を介して封止基板209が接着剤210によって接合される。この封止基板209によって有機EL素子21が封止されることにより表示パネル70が形成される。
[1−2.基本的な回路動作]
続いて、上記構成の有機EL表示装置10の基本的な回路動作について、図4のタイミング波形図を基に図5及び図6の動作説明図を用いて説明する。尚、図5及び図6の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21の等価容量25についても図示している。
続いて、上記構成の有機EL表示装置10の基本的な回路動作について、図4のタイミング波形図を基に図5及び図6の動作説明図を用いて説明する。尚、図5及び図6の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21の等価容量25についても図示している。
図4のタイミング波形図には、走査線31の電位(書込み走査信号)WS、電源供給線32の電位(電源電位)DS、信号線33の電位(Vsig/Vofs)、駆動トランジスタ22のゲート電位Vg及びソース電位Vsのそれぞれの変化を示している。
(前表示フレームの発光期間)
図4のタイミング波形図において、時刻t11以前は、前の表示フレームにおける有機EL素子21の発光期間となる。この前表示フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccpにあり、また、書込みトランジスタ23が非導通状態にある。
図4のタイミング波形図において、時刻t11以前は、前の表示フレームにおける有機EL素子21の発光期間となる。この前表示フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccpにあり、また、書込みトランジスタ23が非導通状態にある。
このとき、駆動トランジスタ22は飽和領域で動作するように設計されている。これにより、図5(A)に示すように、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。
(閾値補正準備期間)
時刻t11になると、線順次走査の新しい表示フレーム(現表示フレーム)に入る。そして、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電圧Vofsに対してVofs−Vthよりも十分に低い第2電源電位(以下、「低電位」と記述する)Viniに切り替わる。
時刻t11になると、線順次走査の新しい表示フレーム(現表示フレーム)に入る。そして、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電圧Vofsに対してVofs−Vthよりも十分に低い第2電源電位(以下、「低電位」と記述する)Viniに切り替わる。
ここで、有機EL素子21の閾値電圧をVthel、共通電源供給線34の電位(カソード電位)をVcathとする。このとき、低電位ViniをVini<Vthel+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。
次に、時刻t12で走査線31の電位WSが低電位側から高電位側に遷移することで、図5(C)に示すように、書込みトランジスタ23が導通状態となる。このとき、信号出力回路60から信号線33に対して基準電圧Vofsが供給された状態にあるために、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電圧Vofsよりも十分に低い電位Viniにある。
このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Viniとなる。ここで、Vofs−Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs−Vini>Vthなる電位関係に設定する必要がある。
このように、駆動トランジスタ22のゲート電位Vgを基準電圧Vofsに固定し、ソース電位Vsを低電位Viniに固定して(確定させて)初期化する処理が、後述する閾値補正処理(閾値補動作)を行う前の準備(閾値補正準備)の処理である。従って、基準電圧Vofs及び低電位Viniが、駆動トランジスタ22のゲート電位Vg及びソース電位Vsの各初期化電位となる。
(閾値補正期間)
次に、時刻t13で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電位Vsが上昇を開始する。
次に、時刻t13で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電位Vsが上昇を開始する。
ここでは、便宜上、駆動トランジスタ22のゲート電極の初期化電位Vofsを基準とし、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けてソース電位Vsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量24に保持される。
尚、閾値補正処理を行う期間(閾値補正期間)において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。
次に、時刻t14で走査線31の電位WSが低電位側に遷移することで、図6(A)に示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。従って、駆動トランジスタ22にドレイン−ソース間電流Idsは流れない。
(信号書込み&移動度補正期間)
次に、時刻t15で、図6(B)に示すように、信号線33の電位が基準電圧Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t16で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
次に、時刻t15で、図6(B)に示すように、信号線33の電位が基準電圧Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t16で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
この書込みトランジスタ23による信号電圧Vsigの書込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigとなる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
このとき、有機EL素子21はカットオフ状態(ハイインピーダンス状態)にある。従って、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21の等価容量25に流れ込み、当該等価容量25の充電が開始される。
有機EL素子21の等価容量25が充電されることにより、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきがキャンセルされており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。駆動トランジスタ22の移動度μは、当該駆動トランジスタ22のチャネルを構成する半導体薄膜の移動度である。
ここで、映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率、即ち、書込みゲインGが1(理想値)であると仮定する。すると、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。
すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。従って、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ22の移動度μの画素毎のばらつきを補正する移動度補正処理である。
より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin(=Vsig−Vofs)が高い程ドレイン−ソース間電流Idsが大きくなるため、負帰還の帰還量ΔVの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔVは、移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。
(発光期間)
次に、時刻t17で走査線31の電位WSが低電位側に遷移することで、図6(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
次に、時刻t17で走査線31の電位WSが低電位側に遷移することで、図6(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート−ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsの変動に連動してゲート電位Vgも変動する。このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作が、保持容量24によるブートストラップ動作である。
駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、当該電流Idsに応じて有機EL素子21のアノード電位が上昇する。
そして、有機EL素子21のアノード電位がVthel+Vcathを越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち、駆動トランジスタ22のソース電位Vsの上昇に他ならない。そして、駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。
このとき、ブートストラップゲインが1(理想値)であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ22のゲート‐ソース間電圧Vgsは、Vsig−Vofs+Vth−ΔVで一定に保持される。そして、時刻t18で信号線33の電位が映像信号の信号電圧Vsigから基準電圧Vofsに切り替わる。
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み(信号書込み)、及び、移動度補正の各処理動作は、1水平走査期間(1H)において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻t6−t7の期間において並行して実行される。
〔分割閾値補正〕
尚、ここでは、閾値補正処理を1回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う1H期間に加えて、当該1H期間に先行する複数の水平走査期間に亘って分割して複数回閾値補正処理を実行する、所謂分割閾値補正を行う駆動法を採ることも可能である。
尚、ここでは、閾値補正処理を1回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う1H期間に加えて、当該1H期間に先行する複数の水平走査期間に亘って分割して複数回閾値補正処理を実行する、所謂分割閾値補正を行う駆動法を採ることも可能である。
図7に、一例として、i行目において3H期間に亘って閾値補正処理を3回実行する場合のタイミング波形と、駆動トランジスタ22のゲート電位Vg及びソース電位Vsの波形を示す。図7には、垂直同期信号Vsync及び水平同期信号Hsyncについても併せて示している。
図7のタイミング波形図において、T1は閾値補正準備期間を示し、この閾値補正準備の処理は移動度補正及び信号書込み処理が行われる1H期間の3H前の1H期間において実行される。次の1Hの期間T2では1回目の閾値補正処理が実行され、更に次の1Hの期間T3では2回目の閾値補正処理が実行される。そして、閾値補正準備が行われる1H期間から3H目の期間T4で3回目(本例では、最終)の閾値補正処理が実行され、同じ1H期間内の期間T5で移動度補正及び信号書込みの各処理が並行して実行される。
尚、1回目の閾値補正期間T2の開始は、電源供給線32の電位DSが低電位Viniから高電位Vccpへ遷移する(立ち上がる)タイミングで決定される。また、1回目の閾値補正期間T2の終了は、走査線31の電位WSの低電位側への遷移タイミングで決定される。2回目以降、即ち2回目、3回目の閾値補正期間T3,T4の開始及び終了は、走査線31の電位WSの高電位側への遷移タイミング、及び、低電位側への遷移タイミングで決定される。
この分割閾値補正の駆動法を採用することにより、高精細化に伴う多画素化によって1水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができるために、閾値補正処理を確実に行うことができる。
〔閾値キャンセルの原理〕
ここで、駆動トランジスタ22の閾値キャンセル(即ち、閾値補正)の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
ここで、駆動トランジスタ22の閾値キャンセル(即ち、閾値補正)の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
図8に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。
この特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきに対するキャンセル処理を行わないと、閾値電圧VthがVth1のとき、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になる。
これに対して、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids1)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。
一方、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsはVsig−Vofs+Vth−ΔVである。従って、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、次式(2)で表される。
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2 ……(2)
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2 ……(2)
すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化等により、駆動トランジスタ22の閾値電圧Vthが画素毎に変動したとしても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度を一定に保つことができる。
〔移動度補正の原理〕
次に、駆動トランジスタ22の移動度補正の原理について説明する。図9に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
次に、駆動トランジスタ22の移動度補正の原理について説明する。図9に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に例えば両画素A,Bに同レベルの信号振幅Vin(=Vsig−Vofs)を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティ(一様性)が損なわれる。
ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Idsが大きくなる。従って、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図9に示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Bの帰還量ΔV2に比べて大きい。
そこで、移動度補正処理によって駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート−ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。
具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。
以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。
従って、駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVで、ゲート−ソース間電圧Vgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)に応じた帰還量ΔVで、駆動トランジスタ22のゲート−ソース間電圧Vgsに負帰還をかける処理が移動度補正処理となる。
ここで、図2に示した画素(画素回路)20において、閾値補正、移動度補正の有無による映像信号の信号電圧Vsigと駆動トランジスタ22のドレイン−ソース間電流Idsとの関係について図10を用いて説明する。
図10において、(A)は閾値補正及び移動度補正を共に行わない場合、(B)は移動度補正を行わず、閾値補正のみを行った場合、(C)は閾値補正及び移動度補正を共に行った場合をそれぞれ示している。図10(A)に示すように、閾値補正及び移動度補正を共に行わない場合には、閾値電圧Vth及び移動度μの画素A,B毎のばらつきに起因してドレイン−ソース間電流Idsに画素A,B間で大きな差が生じることになる。
これに対し、閾値補正のみを行った場合は、図10(B)に示すように、ドレイン−ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,B毎のばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差は残る。そして、閾値補正及び移動度補正を共に行うことで、図10(C)に示すように、閾値電圧Vth及び移動度μの画素A,B毎のばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差をほぼ無くすことができる。従って、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
また、図2に示した画素20は、閾値補正及び移動度補正の各補正機能に加えて、先述した保持容量24によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
すなわち、有機EL素子21のI−V特性の経時変化に伴って駆動トランジスタ22のソース電位Vsが変化したとしても、保持容量24によるブートストラップ動作により、駆動トランジスタ22のゲート−ソース間電位Vgsを一定に維持することができる。従って、有機EL素子21に流れる電流は変化せず一定となる。その結果、有機EL素子21の発光輝度も一定に保たれるために、有機EL素子21のI−V特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
[1−3.複数の水平期間内における複数の画素行を単位とする駆動法]
ところで、表示装置の高画質化を考える場合、一般的に、通常60Hzのフレームレートを高速化して動画応答性を上げる駆動法が考えられる。しかし、単純にフレームレートを高速化することはできない。例えば、通常60Hzのフレームレートでブランキング期間が45水平期間(水平走査期間)あったとすると、フルHD(1920×1080pix)の1水平期間が14.8μsec程度であるが、120Hzのフレームレートとなれば半分の7.4μsec程度となる。
ところで、表示装置の高画質化を考える場合、一般的に、通常60Hzのフレームレートを高速化して動画応答性を上げる駆動法が考えられる。しかし、単純にフレームレートを高速化することはできない。例えば、通常60Hzのフレームレートでブランキング期間が45水平期間(水平走査期間)あったとすると、フルHD(1920×1080pix)の1水平期間が14.8μsec程度であるが、120Hzのフレームレートとなれば半分の7.4μsec程度となる。
この短縮された1水平期間内に駆動トランジスタ22の閾値補正処理と信号書込み処理を行わなければならない。しかし、信号電圧Vsigの書込みに要する時間を短縮することはできない。従って、閾値補正処理に要する時間(閾値補正期間の長さ)を半分に短縮せざるを得ない。閾値補正期間の長さを半減すると、閾値補正処理が中途半端な状態で終わってしまう。
しかも、実際の信号、例えば、走査線31の電位(書込み走査信号)WSや、信号線33の電位(Vsig/Vofs)は、図11に示すように、走査線31や信号線33の配線抵抗や配線容量により信号波形の立ち上がり、立ち下がりが鈍ってしまう。図11の波形図において、実線は書込み走査回路40や信号出力回路60の近傍の信号波形を示し、点線は書込み走査回路40や信号出力回路60から離れた部位の信号波形を示している。
このように、走査線31や信号線33の配線抵抗や配線容量により信号波形の立ち上がり、立ち下がりが鈍ると、特に、書込み走査信号WSの波形で決まる閾値補正期間や信号書込み期間の長さが短くなる方向にばらつく。その結果、閾値補正処理や信号書込み処理が中途半端な状態で終了することになるため、画質が低下することになる。
このような不具合を解消するために、先述した特許文献1に開示されているように、複数の画素行を単位として複数の水平期間(水平走査期間)内に閾値補正や信号書込みの各処理を行う駆動法(所謂、ハイフレームレートの駆動法)が採られている。
(システム構成)
この複数の水平期間内における複数の画素行を単位とする駆動法(ハイフレームレートの駆動法)が適用される有機EL表示装置10Aの構成の概略を図12に示す。
この複数の水平期間内における複数の画素行を単位とする駆動法(ハイフレームレートの駆動法)が適用される有機EL表示装置10Aの構成の概略を図12に示す。
図12において、画素20の行数はmであり、各行を構成する画素20の数(列数)はnである。第i行目(但し、i=1,2,・・・,m)の画素20は、第i番目の走査線31-i、及び、第i番目の電源供給線32-iに接続されており、1つの画素行を構成する。また、第j列目(但し、j=1,2,・・・,n)の画素20は、第j列目の信号線33-jに接続されている。
本例に係る有機EL表示装置10Aは、m×n個の2次元マトリクス状に配列された画素(副画素)から構成されている。フレームレートをFR(回/秒)とする。第i行目に配列されたn個の画素(副画素)20が同時に駆動される。換言すれば、1つの画素行DLを構成するn個の画素20にあっては、その発光/非発光のタイミングは、それらが属する画素行単位で制御される。第1行から第m行までの画素20を行毎に走査する全時間をmで除した時間を単位時間t0と表す。上述したように、単位時間t0は、有機EL表示装置10Aを行単位で線順次走査するときの1行当たりの走査期間、より具体的には、1水平走査期間/1水平期間(所謂、1H)の時間長に相当する。単位時間t0は、(1/FR)×(1/m)秒未満である。
以下の説明にあっては、便宜のため、m行の画素20を隣接する画素行DLから成る複数の画素行群に分け、各画素行群を構成する複数の画素行DLの数Qは、全ての画素行群において同じ値であるとする。また、書込み処理を、Q回、順次行う際には、画素行群を構成する画素行の配置の順に応じて行うものとする。図12には、一例として、Q=5である場合を示している。画素行群の数をPと表せば、この場合には、P=m/5である。
第1番目の画素行群LG1は、画素行DL1乃至画素行DL5から構成されており、第2番目の表示素子行群LG2は、画素行DL6乃至画素行DL10から構成されている。第P番目の画素行群LGpは、表示素子行DLm-4乃至表示素子行DLmら構成されている(図12においては、画素行DL6乃至画素行DL10、画素行DLm-4乃至画素行DLm-2の図示は省略されている)。尚、Q=5はあくまで例示に過ぎない。
(従来例に係る駆動方法)
上述した有機EL表示装置10Aにおいては、5つの画素行DLを単位として画素行群LGを構成している。以下では、簡単のために、3つの画素行DLi,DLi+1,DLi+2を単位として複数の水平期間内に閾値補正や信号書込みの各処理を行う従来例に係る駆動方法について、図13のタイミング波形図を用いて説明する。
上述した有機EL表示装置10Aにおいては、5つの画素行DLを単位として画素行群LGを構成している。以下では、簡単のために、3つの画素行DLi,DLi+1,DLi+2を単位として複数の水平期間内に閾値補正や信号書込みの各処理を行う従来例に係る駆動方法について、図13のタイミング波形図を用いて説明する。
ここでは、1つの画素行群を構成する画素行の数が3、即ち、3つの画素行によって1つの画素行群が構成される場合を例に挙げて説明するが、3つの画素行に限られるものではなく、2つ以上の画素行であれば同様のことが言える。
3つの画素行DLi,DLi+1,DLi+2を含む画素行群において、例えば9水平期間(9H)に3つの画素行DLi,DLi+1,DLi+2について、各2回の閾値補正と各1回の信号書込みの処理を行う場合を例に挙げて説明する。
具体的には、最初の1H目と次の2Hの2水平期間に亘る閾値補正準備期間T1で先述した閾値補正のための準備の処理を行う。次に、4H目、5H目の2水平期間に亘る閾値補正期間T2で1回目の閾値補正処理を行う。そして、ブートストラップ動作の期間(ブートストラップ期間)T3を経過した後の7H目、8H目の2水平期間に亘る閾値補正期間T4で2回目、即ち、信号書込み直前の閾値補正処理を行う。
3つの画素行DLi,DLi+1,DLi+2について、同時に、1回目の閾値補正処理、ブートストラップ動作、及び、2回目の閾値補正処理を行った後、3つの画素行DLi,DLi+1,DLi+2について、順番に、信号書込み処理を実行する。具体的には、先ず、2回目の閾値補正処理が終わった8H目の水平期間の後半の信号書込み期間T5において、画素行DLiについて信号電圧Vsig[i]の書込みを行う。
続いて、9H目の水平期間の前半の信号書込み期間T6において、画素行DLi+1について信号電圧Vsig[i+1]の書込みを行い、次いで、9H目の水平期間の後半の信号書込み期間T7において、画素行DLi+2について信号電圧Vsig[i+2]の書込みを行う。先述した、図4に基づく基本的な動作説明から明らかなように、3つの画素行DLi,DLi+1,DLi+2では各信号書込み処理が終了すると発光期間に入る。
そして、3つの画素行DLi,DLi+1,DLi+2の各発光期間は、電源供給線32の電位DS[i],DS[i+1],DS[i+2]が高電位Vccpから低電位Viniに切り替わることによって終了する。すなわち、3つの画素行DLi,DLi+1,DLi+2の各発光期間は、信号書込み処理のタイミングに対応した、時刻t1,t2,t3の各タイミングで終了する。このとき、3つの画素行DLi,DLi+1,DLi+2の各発光期間の各長さは、画素行DLi,DLi+1,DLi+2間で同じとなる。
しかしながら、複数の水平期間内において、複数の画素行を単位として閾値補正処理を同時に実行し、しかる後、信号書込み処理を行うと、図14に示すように、最終の閾値補正処理から信号書込み処理が開始までの時間が、画素行群を構成する複数の画素行間で異なる。一方、最終の閾値補正処理から信号書込み処理までの期間において、有機EL素子21には少なからずリーク電流(ELリーク電流)が流れ、これに伴って、駆動トランジスタ22のソース電位Vsが上昇する。
このとき、最終の閾値補正処理から信号書込み処理までの時間が複数の画素行間で異なると、後に信号電圧Vsigを書き込む画素行ほど駆動トランジスタ22のソース電位Vsの上昇量が大きくなる。その結果、駆動トランジスタ22のソース電位Vsは、閾値補正動作によって設定した電位から変化する。この変化の程度は、図15に示すように、後に信号電圧Vsigを書き込む画素行ほど、即ち、最終の閾値補正処理から信号書込み処理までの期間が長くなる程大きくなる。図15には、図14の一点鎖線の楕円部分を拡大して示している。
従って、最終の閾値補正から信号書込みまでの期間が長くなる程、駆動トランジスタ22のソース電位Vsが、閾値補正動作によって設定した電位からずれた状態で信号電圧Vsigの書込み動作が行われる。これにより、駆動トランジスタ22の信号書込み前のゲート−ソース間電圧Vgsに、同一の画素行群を構成する複数の画素行間で差が生じる。従って、たとえ同じ値の信号電圧Vsigの書込みを行ったとしても、信号電圧Vsigの書込みの後に有機EL素子21に流れる電流に複数の画素行間で差が生じ、表示画像に輝度差となって現れるために表示装置の輝度の均一性の低下を招く。
<2.実施形態に係る有機EL表示装置の説明>
実施形態に係る有機EL表示装置は、図12に示すシステム構成を採ることを前提としている。すなわち、実施形態に係る有機EL表示装置は、画素アレイ部30の各画素行を複数の画素行群に分け、各画素行群を構成する複数の画素行について、複数の水平期間内で閾値補正や信号書込みの各処理を実行する構成となっている。
実施形態に係る有機EL表示装置は、図12に示すシステム構成を採ることを前提としている。すなわち、実施形態に係る有機EL表示装置は、画素アレイ部30の各画素行を複数の画素行群に分け、各画素行群を構成する複数の画素行について、複数の水平期間内で閾値補正や信号書込みの各処理を実行する構成となっている。
ここで、画素行群を構成する複数の画素行は、隣接して配置されていてもよいし、複数の画素行の全てあるいはその一部は離間して配置されている構成であってもよい。有機EL表示装置における制御の容易性といった観点等からは、複数の画素行は、隣接して配置されている構成が好ましい。
画素行群を構成する画素行の数(行数)Qは、画素アレイ部30の各画素20の行数mの数パーセント程度を上限の目安として、有機EL表示装置の設計等に応じて適宜設定すればよい。Qの最小値は2であるが、閾値補正(閾値キャンセル)処理を行う期間を充分長く確保する観点からは、Qの値が或る程度大きいことが好ましい。mの値にもよるが、Qの値として、3乃至25、好ましくは、4乃至20、より好ましくは、5乃至15を例示することができる。
また、画素行群を構成する画素行の数Qの値は、各画素行群において同じ値であってもよいし、一部の画素行群において値が異なっていてもよい。例えば、m行の画素を複数の画素行群に均等に分けると剰余が発生するとき、剰余分を適宜画素行群に振り分けた構成とすればよい。有機EL表示装置における制御の容易性といった観点等からは、画素行群を構成する画素行の数Qの値は、各画素行群において同じ値である構成が好ましい。尚、場合によっては、全ての画素行群において値が異なっていてもよい。
また、画素行を構成するn個の画素に対して、映像信号の信号電圧Vsigを駆動トランジスタ22のゲート電極に書き込む(印加する)信号書込み処理を、Q回、順次行う際には、画素行群を構成する複数の画素行の配置の順に応じて行うことが便宜である。但し、これに限られるものではない。信号書込み処理を行う順番は、有機EL表示装置の設計等に応じて適宜設定することができる。
このようにして構成される、本実施形態に係る有機EL表示装置は、画素行群を構成する複数の画素行の走査期間において、画素行群を構成する各画素に対して、先ず、閾値補正処理を画素行単位で同時に(同タイミングで)実行する。次いで、画素行群を構成する各画素の駆動トランジスタ22のゲート電極に対して信号電圧Vsigを書き込む処理を、画素行群を構成する画素行の数Qだけ順次行う。
ここで、閾値補正処理を画素行単位で同時に行い、次いで、信号書込み処理をQ回順次行う処理は、図12に示す書込み走査回路40、電源供給走査回路50、及び、信号出力回路60による駆動制御の下に実行される。すなわち、書込み走査回路40、電源供給走査回路50、及び、信号出力回路60は、画素アレイ部30の各画素(副画素)20を駆動する駆動部を構成している。
そして、当該駆動部による駆動の下に、本実施形態に係る有機EL表示装置、及び、その駆動方法は、次の点について特徴としている。すなわち、画素行群を構成する複数の画素行において、閾値補正処理の終了から信号書込み処理が開始されるまでの時間(所謂、待ち時間)に応じて、各画素行の発光期間の長さを増やす(延ばす/追加する)ように当該発光期間の長さを制御する構成を採ることを特徴としている。
最終閾値補正処理の終了から信号書込み処理の開始までに、画素行群を構成する複数の画素行間で時間差が生じると、有機EL素子21からのリーク電流によって各画素行の駆動トランジスタ22のソース電位Vsが、閾値補正処理にて設定した電位から変化する。このことについては前にも述べた通りである(図14及び図15の説明箇所を参照)。
この有機EL素子21からのリーク電流に起因する駆動トランジスタ22のソース電位Vsの画素行間での電位差は、有機EL素子21からのリーク電流のリーク量とリーク時間によって決定される。また、リーク電流があるときの、駆動トランジスタ22のソース電位Vsは、閾値補正処理を同時に行う画素行群(グループ)が違う場合でも、走査の順番、即ち、信号書込みを行う順番が同じ画素行であれば等しい電位にある。
例えば、i行目乃至i+2行目の3つの画素行を1つの画素行群、i+3行目乃至i+5行目の3つの画素行を次の画素行群としたとき、i行目とi+3行目の各画素行の駆動トランジスタ22のソース電位Vsが等しい。更に、i+1行目とi+4行目の各画素行の駆動トランジスタ22のソース電位Vs、及び、i+2行目とi+5行目の各画素行の駆動トランジスタ22のソース電位Vsがそれぞれ等しい、ということになる。
この点に鑑み、本実施形態に係る有機EL表示装置では、画素行群を構成する複数の画素行において、信号電圧Vsigの書込み処理が行われる画素行毎に、その画素行の発光期間の長さ(発光時間)を制御するようにする。具体的には、画素行群を構成する複数の画素行において、閾値補正処理の終了から信号書込み処理が開始されるまでの待ち時間に応じて、各画素行の発光期間の長さを増やすように当該発光期間の長さの制御を行うようにする。
より具体的には、画素行群を構成する複数の画素行において、信号電圧Vsigの書込み処理が行われる画素行の順に、その画素行の発光期間の長さを増やす(追加する)ように当該発光期間の長さを制御するようにする。因みに、従来例に係る駆動方法の場合は、画素行群を構成する複数の画素行の各発光期間の長さ(発光時間)は同じであった。
前にも述べたように、有機EL素子21からのリーク電流に起因する駆動トランジスタ22のソース電位Vsの変動量は、当該リーク電流のリーク量とリーク時間によって決定される。そこで、画素行群を構成する複数の画素行において、信号書込みが行われる画素行の順に、その画素行の発光期間の長さを増やす制御を行う。
このことは、最終閾値補正処理の終了から信号書込み処理を開始するまでの時間に対応して、各画素行の発光期間の長さを延ばすことに相当する。これにより、駆動トランジスタ22に電流が流れる時間が長くなるために、画素行間で発生する、リーク電流に起因する駆動トランジスタ22のソース電位Vsの電位差を抑えることができる。
すなわち、信号書込み処理が行われる画素行の順に各画素行の発光期間の長さが延びることで、リーク電流に起因する駆動トランジスタ22のソース電位Vsの変化の程度が各画素行において略同程度となる。従って、駆動トランジスタ22のソース電位Vsの電位変化に伴う輝度変化の程度も画素行群を構成する各画素行において略同様となるので、相対的な輝度変化が視認され難くなる。結果として、表示される画像の輝度の均一性を改善することができる。
以下に、画素行群を構成する複数の画素行において、閾値補正処理の終了から信号書込み処理が開始されるまでの待ち時間に応じて、各画素行の発光期間の長さを増やすように当該発光期間の長さを制御するための具体的な実施例について説明する。
[2−1.実施例に係る駆動方法]
先述した、図4に基づく基本的な動作説明から明らかなように、各画素行における各画素20の発光は、電源供給走査回路50から電源供給線32に供給される電源電位DSが、高電位Vccpから低電位Viniに切り替わる遷移タイミングで終了する。すなわち、各画素20の発光期間の長さ(発光時間)は、電源供給走査回路50による制御の下に決めることができる。
先述した、図4に基づく基本的な動作説明から明らかなように、各画素行における各画素20の発光は、電源供給走査回路50から電源供給線32に供給される電源電位DSが、高電位Vccpから低電位Viniに切り替わる遷移タイミングで終了する。すなわち、各画素20の発光期間の長さ(発光時間)は、電源供給走査回路50による制御の下に決めることができる。
従って、本実施例においては、電源供給走査回路50が、画素行群を構成する複数の画素行において、閾値補正処理の終了から信号書込み処理が開始されるまでの待ち時間に応じて(対応して)、各画素行の発光期間の長さを増やすように当該発光期間の長さを制御することになる。
ここでは、1つの画素行群を構成する画素行の数Qが3、即ち、3つの画素行によって1つの画素行群が構成される場合を例に挙げて説明するが、3つの画素行に限られるものではなく、2つ以上の画素行であれば同様に適用可能である。
図16は、実施例に係る駆動方法についての説明に供するタイミング波形図である。図13のタイミング波形図との対応から明らかなように、従来例に係る駆動方法の場合、時刻t1,t2,t3の各タイミングでi行目、i+1行目、i+2行目の各発光期間が終了していた。
これに対し、実施例に係る駆動方法では、i行目については、基準となるので発光期間の制御は行わない。i+1行目については、i行目の発光時間よりもT[i+1]の時間だけ長い時間が経過した時刻、即ち、従来例に係る駆動方法の場合のi+1行目の発光期間の終了時刻t2からT[i+1]の時間が経過した時刻t2´で、電源電位DSを高電位Vccpから低電位Viniに切り替える。これにより、i+1行目の発光時間(発光期間の長さ)は、i行目の発光時間よりもT[i+1]の時間だけ長くなる。
また同様に、i+2行目についても、i行目の発光時間よりもT[i+1]の時間だけ長い時間が経過した時刻、即ち、従来例に係る駆動方法の場合のi+2行目の発光期間の終了時刻t3からT[i+2]の時間が経過した時刻t3´で、電源電位DSを高電位Vccpから低電位Viniに切り替える。これにより、i+1行目の発光時間は、i行目の発光時間よりもT[i+2]の時間だけ長くなる。
このとき、従来例に係る駆動方法の場合の発光時間に対して追加する発光時間T[i+1],T[i+2]は、有機EL素子21からのリーク電流によるそれぞれの駆動トランジスタ22のソース電位Vsの上昇量によって決定される。従って、必ず、“T[i+2]>T[i+1]”の大小関係となるように決定される。すなわち、画素行群を構成する複数の画素行において、信号電圧Vsigの書込み処理が行われる画素行の順番に、その画素行の発光時間を増やす(延長する)ように当該発光時間の制御が行われる。
以上説明した、本実施例に係る駆動方法は、画素行群を構成する複数の画素行の走査期間において、画素行群を構成する各画素行に対して閾値補正処理を画素行単位で行い、次いで、信号書込み処理を複数の画素行の数だけ順次行う表示装置を駆動対象としている。そして、画素行群を構成する複数の画素行において、信号電圧Vsigの書込み処理が行われる画素行の順に、画素行の発光時間を増やすように当該発光時間を制御することで、輝度ムラのない一様な表示画面を提供することができる。
すなわち、当該制御によって信号書込み処理の開始までの待ち時間の時間差によって生じる、有機EL素子21からのリーク電流に起因して画素行間で発生する駆動トランジスタ22のソース電位Vsの電位差を抑えることができる。従って、駆動トランジスタ22のソース電位Vsの電位変化に伴う輝度変化の程度も画素行群を構成する各画素行において略同様となる。これにより、リーク電流に起因するスジ状の輝度差の発生を抑えることができるため、表示される画像の輝度の均一性を改善することができる。
[2−2.電源供給走査回路の構成例]
次に、実施例に係る駆動方法を実行するための駆動部となる、電源供給走査回路50の具体的な構成例について説明する。
次に、実施例に係る駆動方法を実行するための駆動部となる、電源供給走査回路50の具体的な構成例について説明する。
図17は、電源供給走査回路50の構成の一例を示すブロック図である。ここでは、1つの画素行群を構成する画素行の数Qが3の場合の構成例について説明する。Q=3に対応して、電源供給走査回路50は、3系統のシフトレジスタ50A,50B,50Cとバッファ群とによって構成されている。
第1系統のシフトレジスタ50Aは、画素アレイ部30の1行目、4行目、・・・の各画素行に対応して配置されたレジスタA-O,A-1,・・・が縦続接続されてなり、制御パルスDS_Aに応答して電源電位DS[0],DS[3],・・・を順次出力する。
第2系統のシフトレジスタ50Bは、画素アレイ部30の2行目、5行目、・・・の各画素行に対応して配置されたレジスタB-O,B-1,・・・が縦続接続されてなり、制御パルスDS_Bに応答して電源電位DS[1],DS[4],・・・を順次出力する。
第3系統のシフトレジスタ50Cは、画素アレイ部30の3行目、6行目、・・・の各画素行に対応して配置されたレジスタC-O,C-1,・・・が縦続接続されてなり、制御パルスDS_Cに応答して電源電位DS[2],DS[5],・・・を順次出力する。
シフトレジスタ50A,50B,50Cに与えられる制御パルスDS_A,DS_B,DS_Cは、タイミングジェネレータ81から出力される。タイミングジェネレータ81は、3つの画素行を単位とする、3系統のシフトレジスタ50A,50B,50Cの適当な走査タイミングに対応して制御パルスDS_A,DS_B,DS_Cの各々をシフトレジスタ50A,50B,50Cに与える。
3つの画素行を単位としてシフトレジスタ50A,50B,50Cから出力される、電源電位DS[0]〜DS[2],DS[3]〜DS[5],・・・の遷移タイミングは、制御パルスDS_A,DS_B,DS_CによってクロックパルスCLKに同期して制御される。そして、3つの画素行の各発光期間は、図13に示すように、電源電位DSの高電位Vccpから低電位Viniへの遷移タイミング、即ち、時刻t1,t2,t3の各タイミングで終了する。
但し、図13で説明した従来例に係る駆動方法の場合は、電源電位DSの高電位Vccpから低電位Viniへの遷移タイミングは、信号書込み処理のタイミングに対応して設定されてした。そして、3つの画素行の各発光期間は、信号書込み処理のタイミングから、当該タイミングに対応した時刻t1,t2,t3までの期間となっていた。従って、従来例に係る駆動方法の場合は、3つの画素行の各発光期間の長さは同じとなっていた。
一方、本実施例に係る駆動方法は、画素行群を構成する複数の画素行において、閾値補正処理の終了から信号書込み処理が開始されるまでの待ち時間に応じて(対応して)、各画素行の発光時間を増やすように当該発光時間を制御する構成を採る。そして、先述したように、この発光時間(発光期間の長さ)の制御を、電源供給走査回路50が担うことになる。
具体的には、図16のタイミング波形図を基に説明したように、i行目の発光時間を基準とし、i+1行目については、i行目の発光時間よりもT[i+1]の時間だけ長い時間が経過した時刻t2´で電源電位DSを高電位Vccpから低電位Viniに遷移させる。i+2行目については、i行目の発光時間よりもT[i+1]の時間だけ長い時間が経過した時刻t3´で、電源電位DSを高電位Vccpから低電位Viniに遷移させる。
この電源電位DSの高電位Vccpから低電位Viniに遷移タイミングは、タイミングジェネレータ81からシフトレジスタ50A,50B,50Cに対して与えられる制御パルスDS_A,DS_B,DS_Cのタイミングによって決定される。また、制御パルスDS_A,DS_B,DS_Cのタイミングは、タイミングジェネレータ81において、時間設定部82からの設定情報に基づいて決められる。
先述したように、従来例に係る駆動方法の場合の発光時間に対して追加する発光時間T[i+1],T[i+2]は、有機EL素子21からのリーク電流によるそれぞれの駆動トランジスタ22のソース電位Vsの上昇量によって決定される。従って、時間設定部82には予め、有機EL素子21からのリーク電流によるそれぞれの駆動トランジスタ22のソース電位Vsの上昇量に基づいて設定された情報が格納される。そして、タイミングジェネレータ81は、時間設定部82の格納情報に基づいて、追加する発光時間T[i+1],T[i+2]に対応した電源電位DSの遷移タイミングを決定することになる。
<3.変形例>
上記実施形態では、有機EL素子21の駆動回路が、基本的に、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタからなる画素構成の場合を例に挙げて説明したが、本発明はこの画素構成のものに限られるものではない。他の画素構成の一例について以下に説明する。
上記実施形態では、有機EL素子21の駆動回路が、基本的に、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタからなる画素構成の場合を例に挙げて説明したが、本発明はこの画素構成のものに限られるものではない。他の画素構成の一例について以下に説明する。
図18は、画素の回路構成の他の例を示す回路図であり、図中、図2と同等部分には同一符号を付して示している。
図18に示すように、本例に係る画素20Aは、有機EL素子21の駆動トランジスタとして、ソース電極が電源Vddに接続されたPチャネル型のトランジスタ25を用いている。また、駆動トランジスタ25のドレイン電極と有機EL素子21のアノード電極との間に、例えばNチャネル型のトランジスタ26を接続し、当該トランジスタ26を有機EL素子21の発光/非発光を制御する発光制御トランジスタとして用いている。この回路構成の場合には、保持容量24は、駆動トランジスタ25のゲート電極と電源Vddとの間に接続されることになる。
先述した実施形態に係る画素20の場合には、電源供給走査回路50から駆動トランジスタ22のドレイン電極に供給される電源電位DSの高電位Vccpから低電位Viniへの遷移タイミングで、発光時間(発光期間の長さ)の制御を行うとしている。これに対し、本例に係る画素20Aの場合には、発光制御トランジスタ26が発光制御信号に応答して導通状態から非導通状態になるタイミングで発光時間の制御を行うことになる。
すなわち、本発明は、有機EL素子21の発光/非発光の制御が可能な画素構成であれはその構成は問わない。そして、発光/非発光の制御が可能な画素構成を有し、画素行群を構成する複数の画素行の走査期間において、各画素行に対して閾値補正処理を画素行単位で行い、次いで、信号書込み処理を複数の画素行の数だけ順次行う表示装置全般に対して本発明は適用可能である。
また、上記実施形態では、画素20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
<4.適用例>
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図19〜図23に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図19〜図23に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、各種の電子機器における表示画像の画質を改善できる。すなわち、先述した実施形態の説明から明らかなように、本発明による表示装置は、画素行群を構成する複数の画素行の走査期間において、各画素行に対して閾値補正処理を画素行単位で行い、次いで、信号書込み処理を複数の画素行の数だけ順次行う駆動において、リーク電流に起因するスジ状の輝度差の発生を抑えることができる。従って、各種の電子機器において、表示される画像の輝度の均一性を改善することができる。
本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
以下に、本発明が適用される電子機器の具体例について説明する。
図19は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明による表示装置を用いることにより作成される。
図20は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明による表示装置を用いることにより作製される。
図21は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明による表示装置を用いることにより作製される。
図22は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明による表示装置を用いることにより作製される。
図23は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。そして、ディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。
10,10A…有機EL表示装置、20,20A…画素、21…有機EL素子、22,25…駆動トランジスタ、23…書込みトランジスタ、24…保持容量、26…発光制御トランジスタ、30…画素アレイ部、40…書込み走査回路、50…電源供給走査回路、60…信号出力回路、70…表示パネル、81…タイミングジェネレータ、82…時間設定部
Claims (14)
- 電気光学素子、及び、当該電気光学素子を駆動する駆動トランジスタを含む画素が行列状に2次元配列されてなる画素アレイ部と、
前記画素アレイ部の各画素行を複数の画素行群に分け、各画素行群を構成する複数の画素行の走査期間において、
前記画素行群を構成する各画素行に対して、前記駆動トランジスタのゲート電極に基準電圧を印加すると共に、一方のソース/ドレイン電極に駆動電圧を印加し、他方のソース/ドレイン電極の電位を前記基準電圧から前記駆動トランジスタの閾値電圧を減じた電位に向かって変化させる閾値補正処理を画素行単位で行い、次いで、
前記画素行群を構成する各画素行の前記駆動トランジスタのゲート電極に対して映像信号を書き込む信号書込み処理を前記複数の画素行の数だけ順次行う駆動部と
を備え、
前記駆動部は、
前記画素行群を構成する複数の画素行において、前記閾値補正処理の終了から前記信号書込み処理が開始されるまでの時間に応じて、各画素行の発光期間の長さを増やすように当該発光期間の長さを制御する表示装置。 - 前記駆動部は、前記画素行群を構成する複数の画素行において、前記信号書込み処理を行う画素行の順に、当該画素行の発光期間の長さを制御する請求項1に記載の表示装置。
- 前記駆動部は、前記電気光学素子からのリーク電流による前記駆動トランジスタの他方のソース/ドレイン電極の電位の上昇量に応じて、前記発光期間の長さを決定する請求項1または請求項2記載の表示装置。
- 前記駆動部は、前記画素行群を構成する複数の画素行に対して、各発光期間の長さを異ならせる請求項1乃至請求項3のいずれか1項に記載の表示装置。
- 前記駆動部は、前記画素行群を構成する複数の画素行に対して、前記閾値補正処理を同時に行う請求項1乃至請求項4のいずれか1項に記載の表示装置。
- 前記駆動部は、前記信号書込み処理を実行する1水平期間を含む複数の水平期間に亘って前記閾値補正処理を複数回実行する請求項1乃至請求項5のいずれか1項に記載の表示装置。
- 前記駆動部は、複数回の前記閾値補正処理のうち、最終の閾値補正処理の終了から前記信号書込み処理が開始されるまでの時間に応じて前記発光期間の長さを制御する請求項6に記載の表示装置。
- 前記駆動部は、前記駆動トランジスタの一方のソース/ドレイン電極に印加する駆動電圧として、第1の電位と当該第1の電圧よりも低い第2の電位とで切り替え可能な電源電位を供給するとともに、当該電源電位の第1の電圧から第2の電位への切り替えタイミングで前記発光期間の長さを制御する請求項1乃至請求項7のいずれか1項に記載の表示装置。
- 前記駆動部は、複数回の前記閾値補正処理のうち、1回目の閾値補正処理の開始を前記電源電位の第2の電圧から第1の電位への切り替えタイミングで決定する請求項8に記載の表示装置。
- 前記画素は、前記駆動トランジスタのゲート電極に対して映像信号と所定の基準電圧とを選択的に書き込む書込みトランジスタを更に含み、
前記駆動部は、前記1回目の閾値補正処理の終了を、前記書込みトランジスタが導通状態から非導通状態になるタイミングで決定する請求項9に記載の表示装置。 - 前記駆動部は、複数回の前記閾値補正処理のうち、2回目以降の閾値補正処理の開始及び終了を、前記書込みトランジスタが非導通状態から導通状態になるタイミング、及び、導通状態から非導通状態になるタイミングで決定する請求項10に記載の表示装置。
- 前記画素は、前記駆動トランジスタに対して直列に接続されて前記電気光学素子の発光/非発光を制御する発光制御トランジスタを更に含み、
前記駆動部は、前記発光制御トランジスタが導通状態から非導通状態になるタイミングで請求項1乃至請求項7のいずれか1項に記載の表示装置。 - 電気光学素子、及び、当該電気光学素子を駆動する駆動トランジスタを含む画素が行列状に2次元配列されてなる画素アレイ部を備え、
前記画素アレイ部の各画素行を複数の画素行群に分け、各画素行群を構成する複数の画素行の走査期間において、
前記画素行群を構成する各画素行に対して、前記駆動トランジスタのゲート電極に基準電圧を印加すると共に、一方のソース/ドレイン電極に駆動電圧を印加し、他方のソース/ドレイン電極の電位を前記基準電圧から前記駆動トランジスタの閾値電圧を減じた電位に向かって変化させる閾値補正処理を画素行単位で行い、次いで、
前記画素行群を構成する各画素行の前記駆動トランジスタのゲート電極に対して映像信号を書き込む信号書込み処理を前記複数の画素行の数だけ順次行う表示装置の駆動にあって、
前記画素行群を構成する複数の画素行において、前記映像信号の書込み処理を行う画素行の順に、その画素行の発光時間を増やすように当該発光時間を制御する表示装置の駆動方法。 - 電気光学素子、及び、当該電気光学素子を駆動する駆動トランジスタを含む画素が行列状に2次元配列されてなる画素アレイ部と、
前記画素アレイ部の各画素行を複数の画素行群に分け、各画素行群を構成する複数の画素行の走査期間において、
前記画素行群を構成する各画素行に対して、前記駆動トランジスタのゲート電極に基準電圧を印加すると共に、一方のソース/ドレイン電極に駆動電圧を印加し、他方のソース/ドレイン電極の電位を前記基準電圧から前記駆動トランジスタの閾値電圧を減じた電位に向かって変化させる閾値補正処理を画素行単位で行い、次いで、
前記画素行群を構成する各画素行の前記駆動トランジスタのゲート電極に対して映像信号を書き込む信号書込み処理を前記複数の画素行の数だけ順次行う駆動部と
を備え、
前記駆動部は、
前記画素行群を構成する複数の画素行において、前記映像信号の書込み処理を行う画素行の順に、その画素行の発光時間を増やすように当該発光時間を制御する
表示装置を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010079018A JP2011209615A (ja) | 2010-03-30 | 2010-03-30 | 表示装置、表示装置の駆動方法、及び、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010079018A JP2011209615A (ja) | 2010-03-30 | 2010-03-30 | 表示装置、表示装置の駆動方法、及び、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011209615A true JP2011209615A (ja) | 2011-10-20 |
Family
ID=44940720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010079018A Abandoned JP2011209615A (ja) | 2010-03-30 | 2010-03-30 | 表示装置、表示装置の駆動方法、及び、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011209615A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015170493A1 (ja) * | 2014-05-09 | 2015-11-12 | 株式会社Joled | 表示装置、表示装置の駆動方法、及び、電子機器 |
JP2018205457A (ja) * | 2017-06-01 | 2018-12-27 | 株式会社Joled | 表示パネルの制御装置、表示装置および表示パネルの駆動方法 |
-
2010
- 2010-03-30 JP JP2010079018A patent/JP2011209615A/ja not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015170493A1 (ja) * | 2014-05-09 | 2015-11-12 | 株式会社Joled | 表示装置、表示装置の駆動方法、及び、電子機器 |
CN106463090A (zh) * | 2014-05-09 | 2017-02-22 | 株式会社日本有机雷特显示器 | 显示装置、显示装置的驱动方法和电子设备 |
JPWO2015170493A1 (ja) * | 2014-05-09 | 2017-04-20 | 株式会社Joled | 表示装置、表示装置の駆動方法、及び、電子機器 |
US10002568B2 (en) | 2014-05-09 | 2018-06-19 | Joled Inc. | Display unit, display unit driving method, and electronic apparatus with deterioration suppression |
JP2018205457A (ja) * | 2017-06-01 | 2018-12-27 | 株式会社Joled | 表示パネルの制御装置、表示装置および表示パネルの駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5287210B2 (ja) | 表示装置および電子機器 | |
JP4293262B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP5830761B2 (ja) | 表示装置及び電子機器 | |
JP4508205B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009294635A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2012155953A (ja) | 有機el表示装置及び電子機器 | |
JP2010281914A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145578A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP5531720B2 (ja) | 表示装置、表示装置の製造方法、及び、電子機器 | |
JP2012163651A (ja) | 有機el表示装置及び電子機器 | |
JP2009271336A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145446A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP5459018B2 (ja) | 表示装置及び電子機器 | |
JP2009104013A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2012022168A (ja) | 有機el表示装置、有機el表示装置の製造方法、及び、電子機器 | |
JP2010145581A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2012237805A (ja) | 表示装置及び電子機器 | |
JP5494032B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2012058634A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP5573686B2 (ja) | 有機el表示装置及び電子機器 | |
JP2015060020A (ja) | 表示装置及び電子機器 | |
JP2010008718A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2012168358A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2012141525A (ja) | 表示装置及び電子機器 | |
JP2011209615A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130205 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20130415 |