KR100651003B1 - 전자 회로의 구동 방법, 전자 회로, 전자 장치, 전기 광학장치, 전자 기기 및 전자 장치의 구동 방법 - Google Patents

전자 회로의 구동 방법, 전자 회로, 전자 장치, 전기 광학장치, 전자 기기 및 전자 장치의 구동 방법 Download PDF

Info

Publication number
KR100651003B1
KR100651003B1 KR1020040068222A KR20040068222A KR100651003B1 KR 100651003 B1 KR100651003 B1 KR 100651003B1 KR 1020040068222 A KR1020040068222 A KR 1020040068222A KR 20040068222 A KR20040068222 A KR 20040068222A KR 100651003 B1 KR100651003 B1 KR 100651003B1
Authority
KR
South Korea
Prior art keywords
terminal
transistor
voltage
driving
driving transistor
Prior art date
Application number
KR1020040068222A
Other languages
English (en)
Other versions
KR20050021960A (ko
Inventor
미야자와다카시
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20050021960A publication Critical patent/KR20050021960A/ko
Application granted granted Critical
Publication of KR100651003B1 publication Critical patent/KR100651003B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

본 발명은 Vth 보상과 역바이어스의 인가를 일 동작 프로세스로 행함으로써, 동작 설계상의 플렉시빌리티의 향상을 도모하는 것을 과제로 한다.
구동 트랜지스터(T3)의 게이트와 자기(自己)의 한쪽의 단자를 접속하고, 구동 트랜지스터(T3)에 비순(非順) 바이어스를 인가함으로써, 구동 트랜지스터(T3)의 게이트에 접속된 노드(N1)의 전압을 구동 트랜지스터의 Vth에 따른 오프셋 레벨로 설정한다. 다음에, 노드(N1)와 용량 결합한 데이터선(X)에 데이터 전압(Vdata)을 공급함으로써, 노드(N1)에 접속된 커패시터(C1, C2)에 대해서, 오프셋 레벨을 기준으로 한 데이터의 기입을 행한다. 또한, 구동 트랜지스터(T3)에 순(順) 바이어스를 인가함으로써, 구동 전류(Io1ed)를 발생하고, 이에 의해서, 유기 EL 소자(OLED)의 휘도를 설정한다.
구동 트랜지스터, 유기 EL 소자, 비순 바이어스, 순 바이어스, 오프셋 레벨

Description

전자 회로의 구동 방법, 전자 회로, 전자 장치, 전기 광학 장치, 전자 기기 및 전자 장치의 구동 방법{ELECTRIC CIRCUIT, METHOD OF DRIVING THE SAME, ELECTRONIC DEVICE, ELECTRO-OPTICAL DEVICE, ELECTRONIC APPARATUS, AND METHOD OF DRIVING THE ELECTRONIC DEVICE}
도 1은 전기 광학 장치의 블록 구성도.
도 2는 제 1 실시예에 따른 화소 회로도.
도 3은 제 1 실시예에 따른 동작 타이밍 차트.
도 4는 제 1 실시예에 따른 동작 설명도.
도 5는 제 2 실시예에 따른 동작 타이밍 차트.
도 6은 제 3 실시예에 따른 화소 회로도.
도 7은 제 3 실시예에 따른 동작 타이밍 차트.
도 8은 제 3 실시예에 따른 동작 설명도.
도 9는 제 4 실시예에 따른 화소 회로도.
도 10은 제 4 실시예에 따른 동작 타이밍 차트.
도 11은 제 5 실시예에 따른 화소 회로도.
* 주요 도면에 대한 간단한 부호의 설명 *
1…표시부
2…화소
3…주사선 구동 회로
4…데이터선구동 회로
5…제어 회로
6…전원선 제어 회로
T1∼T5… 트랜지스터
C1∼C2…커패시터
OLED…유기 EL 소자
본 발명은 전기 광학 소자 등의 피구동 소자의 구동에 매우 적합한 전자 회로의 구동 방법, 전자 회로, 전기 광학 장치, 전자 장치, 전자 장치의 구동 방법 및 전자 기기에 관한 것이다.
최근, 유기 EL(Electronic Luminescence)소자를 사용한 디스플레이가 주목되고 있다. 유기 EL 소자는 자기(自己)를 흐르는 구동 전류에 따라 휘도가 설정되는 전류 구동형 소자 중 하나이다. 액티브 매트릭스 구동의 경우, 정확하게 휘도를 얻기 위해서는 화소 회로를 구성하는 트랜지스터의 특성 불균형 등을 보상(補償)할 필요가 있다. 그 특성 불균형의 보상 방법으로서, 전압 프로그램 방식 및 전류 프로그램 방식 등의 구동 방법이 제안되고 있다.
또한, Vth 보상을 행하는 선원(先願)으로는, 예를 들어 본 출원인이 이미 출원한 일본국 특원 2002-255251호가 있다.
본 발명의 목적의 하나는 트랜지스터의 특성 불균형을 보상하는 신규 전자 회로 등을 제공하는 것이다.
또한, 본 발명의 다른 목적은, 이러한 전자 회로 등에 있어서, Vth 보상과 역바이어스의 인가를 하나의 동작 프로세스로 행함으로써, 동작 설계상의 플렉시빌리티(flexibility)의 향상을 도모하는 것이다.
이러한 과제를 해결하기 위하여, 본 발명의 제 1 전자 회로의 구동 방법은, 제 1 단자와, 제 2 단자와, 상기 제 1 단자와 상기 제 2 단자 사이에 배치된 채널 영역을 갖는 구동 트랜지스터의 게이트와 상기 제 1 단자를 전기적으로 접속한 상태로써, 상기 제 1 단자가 상기 구동 트랜지스터의 드레인으로써 기능하도록, 상기 제 1 단자와 상기 제 2 단자 사이에 전위차를 생기게 하는 제 1 스텝과, 데이터 신호를 상기 구동 트랜지스터의 상기 게이트에 공급함으로써 설정된 상기 구동 트랜지스터의 도통 상태에 따른 구동 전압 및 구동 전류 중 적어도 어느 하나를, 상기 제 2 단자가 상기 구동 트랜지스터의 드레인으로써 기능하도록 피구동 소자에 공급하는 제 2 스텝을 포함하는 것을 특징으로 한다.
상기의 전자 회로의 구동 방법에 있어서, 상기 제 1 단자와 상기 제 2 단자의 상대적인 전위 관계는 스텝 등에 따라 변동하지만, 이것에 의해 상기 구동 트랜 지스터에는 순 바이어스와 역바이어스(혹은 비순 바이어스)가 인가되어, 상기 구동 트랜지스터의 특성의 변화나 열화를 억제하는 것이 가능해진다.
여기서「드레인」이라 함은, 트랜지스터의 도전형과 상대적인 전위 관계에 의해서 정의된다. 예를 들어 트랜지스터가 n형인 경우, 채널 영역을 끼고 배치된 2개의 단자 중 고전위측의 단자는「드레인」이며, 트랜지스터가 p형인 경우, 채널 영역을 끼고 배치된 2개의 단자 중 저전위측의 단자가「드레인」이라고 정의된다.
상기의 전자 회로의 구동 방법에 있어서, 상기 제 1 스텝을 계기로 하여, 상기 제 1 단자와 상기 제 2 단자 사이에 초기화 전류를 흘리고, 상기 구동 트랜지스터의 게이트의 전압을 상기 구동 트랜지스터의 임계값에 따른 오프셋 레벨로 설정하도록 해도 좋다.
여기서「계기로 하여」라 함은, 상기 제 1 스텝을 초기 동작으로 하여 행한다는 의미이며, 상기 오프셋 레벨의 설정의 프로세스는, 상기 제 1 스텝을 행한 후, 혹은 상기 제 1 스텝을 행하고 있는 동안에 행해도 좋다.
상기의 전자 회로의 구동 방법에 있어서, 상기 전자 회로는, 제 1 전극과 제 2 전극을 구비하는 동시에, 상기 제 1 전극과 상기 제 2 전극 사이에 용량이 형성되는 커패시터를 포함하고, 상기 게이트는 상기 제 1 전극에 접속되고, 상기 제 1 스텝을 행한 후, 상기 게이트를 플로팅 상태로 하여, 상기 데이터 신호를, 상기 커패시터를 통한 용량 결합에 의해서 상기 게이트에 공급하고, 상기 도통 상태를 설정하도록 해도 좋다.
상기의 전자 회로의 구동 방법에 있어서, 상기 제 2 스텝을 행하는 기간의 적어도 일부의 기간에서, 상기 제 1 단자와 상기 구동 트랜지스터의 상기 게이트의 전기적 접속을 끊는 것이 바람직하다.
또한, 여기서「전기적 접속을 끊는다」함은 상기 제 1 단자와 상기 게이트가 도통 상태가 되지 않는 것을 의미하고 있고, 상기 제 1 단자와 상기 게이트 사이에 커패시터 등은 개재하고 있어도 좋다.
상기의 전자 회로의 구동 방법에 있어서, 상기 피구동 소자는, 상기 제 1 단자에 접속된 동작 전극과, 대향 전극과, 상기 동작 전극과 상기 대향 전극 사이에 배치된 기능층을 구비하고, 상기 제 1 스텝 및 상기 제 2 스텝을 행하고 있는 동안은, 적어도 상기 대향 전극의 전압을, 소정의 전압 레벨로 고정하도록 해도 좋다.
상기의 전자 회로의 구동 방법에 있어서, 상기 제 1 스텝을 행하는 적어도 일부(一部)의 기간에서, 상기 제 2 단자의 전압 레벨을 상기 소정의 전압 레벨보다도 낮게 설정하도록 해도 좋다. 이에 따라, 예를 들어 상기 구동 트랜지스터 또는 상기 피구동 소자에 비순 바이어스를 인가하는 것이 가능해진다.
상기의 전자 회로의 구동 방법에 있어서, 상기 제 1 단자의 전압 레벨을 상기 소정의 전압 레벨보다 낮은 전압 레벨로 설정하는 제 3 스텝을 더 포함하고, 상기 제 3 스텝을 행하고 있는 기간은, 상기 대향 전극의 전압을 상기 소정의 전압 레벨로 고정하도록 해도 좋다. 이에 의해서, 예를 들어 상기 피구동 소자에 비순 바이어스를 인가하는 것이 가능해진다.
본 발명의 제 2 전자 회로의 구동 방법에 있어서, 상기 전자 회로는, 제 1 단자와, 제 2 단자와, 상기 제 1 단자와 상기 제 2 단자 사이에 배치된 채널 영역 을 갖는 구동 트랜지스터와, 제 3 단자와, 제 4 단자와, 상기 제 3 단자와 상기 제 4 단자 사이에 배치된 채널 영역을 갖고, 자기의 게이트와 상기 제 3 단자가 접속된 보상 트랜지스터를 포함하고, 상기 제 3 단자가 상기 보상 트랜지스터의 드레인으로써 기능하도록, 상기 제 3 단자와 상기 제 4 단자 사이에 전위차를 생기게 하는 제 1 스텝과, 데이터 신호를 상기 구동 트랜지스터의 상기 게이트에 공급함으로써 설정된 상기 구동 트랜지스터의 도통 상태에 따른 구동 전압 및 구동 전류 중 적어도 어느 하나를, 상기 피구동 소자에 공급하는 제 2 스텝을 포함하고, 상기 제 2 스텝을 행하고 있는 기간의 적어도 일부의 기간에서, 상기 제 4 단자의 전압 레벨을, 상기 제 1 스텝을 행하고 있는 기간의 상기 제 4 단자의 전압 레벨과는 다른 전압 레벨로 설정하는 것을 특징으로 한다.
상기의 전자 회로의 구동 방법에 있어서, 상기 제 1 스텝을 계기로 하여, 상기 제 3 단자와 상기 제 4 단자 사이에 초기화 전류를 흘리고, 상기 구동 트랜지스터의 게이트를 상기 보상 트랜지스터의 임계값에 따른 오프셋 레벨로 설정하도록 해도 좋다.
여기서「계기로 하여」라 함은, 상기 제 1 스텝을 초기 동작으로 하여 행한다는 의미이며, 상기 오프셋 레벨의 설정의 프로세스는, 상기 제 1 스텝을 행한 후, 혹은 상기 제 1 스텝을 행하고 있는 동안에 행해도 좋다.
상기의 전자 회로의 구동 방법에 있어서, 상기 제 2 스텝을 행하고 있는 기간의 적어도 일부의 기간에서, 상기 제 3 단자와 상기 제 4 단자의 전기적 접속을 실질적으로 절단하는 것이 바람직하다. 이에 의해서, 예를 들어 상기 구동 트랜지 스터의 상기 게이트를 플로팅으로 하는 것이 가능해지고, 상기 게이트의 게이트 전압을 상기 데이터 신호에 따른 전압 레벨로 유지하는 것이 가능해진다.
상기의 전자 회로의 구동 방법에 있어서, 상기 제 1 스텝을 행하고 있는 기간의 적어도 일부의 기간에서, 상기 제 1 단자의 전압 레벨을 상기 제 2 단자의 전압 레벨보다 높게 설정하고, 상기 제 2 스텝을 행하고 있는 기간의 적어도 일부의 기간에서, 상기 제 2 단자의 전압 레벨을 상기 제 1 단자의 전압 레벨보다 높게 설정하는 것이 바람직하다.
상기의 전자 회로의 구동 방법에 있어서, 상기 피구동 소자는, 상기 제 1 단자에 접속된 동작 전극과, 대향 전극과, 상기 동작 전극과 상기 대향 전극 사이에 배치된 기능층을 구비하고, 적어도 상기 제 1 스텝 및 상기 제 2 스텝을 행하고 있는 기간은, 상기 대향 전극의 전압 레벨을 소정의 레벨로 고정하도록 해도 좋다.
상기의 전자 회로의 구동 방법에 있어서, 상기 제 1 스텝을 행하는 적어도 일부의 기간에서, 상기 제 2 단자의 전압 레벨을 상기 소정의 전압 레벨보다도 낮게 설정하는 것이 바람직하다.
상기의 전자 회로의 구동 방법에 있어서, 상기 제 1 단자의 전압 레벨을 상기 소정의 전압 레벨보다 낮은 전압 레벨로 설정하는 제 3 스텝을 더 포함하고, 상기 제 3 스텝을 행하고 있는 기간은, 상기 대향 전극의 전압을 상기 소정의 전압 레벨로 고정하는 것이 바람직하다.
상기의 전자 회로의 구동 방법에 있어서, 상기 제 4 단자의 전압 레벨을, 상기 제 1 스텝 및 상기 제 2 스텝을 통하여, 상기 제 2 단자와 동일한 전압 레벨로 설정하도록 해도 좋다.
본 발명의 제 1 전자 회로는, 피구동 소자를 구동하기 위한 전자 회로로서, 제 1 단자와 제 2 단자를 구비하고, 상기 제 1 단자와 상기 제 2 단자 사이에 채널 영역을 갖는 구동 트랜지스터와, 제 1 전극과 제 2 전극을 구비하는 동시에, 상기 제 1 전극과 상기 제 2 전극 사이에 용량이 형성되는 제 1 커패시터와, 상기 제 1 단자와 상기 구동 트랜지스터의 게이트 사이에 배치되고, 상기 제 1 단자와 상기 게이트 사이의 전기적 접속을 제어하는 제 1 트랜지스터를 포함하고, 상기 제 1 전극은 상기 게이트에 접속되고, 상기 제 2 전극은 상기 제 1 단자에 접속되어 있는 것을 특징으로 한다.
상기의 전자 회로에 있어서, 제 3 전극과 제 4 전극을 더 구비하는 동시에, 상기 제 3 전극과 상기 제 4 전극 사이에 용량이 형성되는 제 2 커패시터와, 제 3 단자의 단자와, 제 4 단자와, 상기 제 3 단자와 상기 제 4 단자 사이에 배치된 채널 영역을 갖는 제 2 트랜지스터를 포함하고, 상기 구동 트랜지스터의 상기 게이트는 상기 제 3 전극에 접속되고, 상기 제 4 전극에는 상기 제 3 단자에 접속되어 있어도 좋다.
상기의 전자 회로에 있어서, 상기 제 1 단자와 상기 구동 트랜지스터의 상기 게이트가 상기 제 1 트랜지스터를 통하여 전기적으로 접속된 상태가 되는 제 1 기간의 적어도 일부의 기간에서, 상기 제 1 단자가, 상기 구동 트랜지스터의 드레인으로서 기능하도록 상기 제 1 단자 및 상기 제 2 단자 중 적어도 한쪽의 전압 레벨로 설정되고, 상기 제 1 단자와 상기 구동 트랜지스터의 상기 게이트가 전기적으로 절단된 상태가 되는 제 2 기간의 적어도 일부의 기간에서, 상기 제 2 단자가, 상기 구동 트랜지스터의 드레인으로써 기능하도록 상기 제 1 단자 및 상기 제 2 단자 중 적어도 한쪽의 전압 레벨이 설정되도록 해도 좋다.
본 발명의 제 2 전자 회로는, 피구동 소자를 구동하기 위한 전자 회로로서, 제 1 단자와 제 2 단자를 구비하고, 상기 제 1 단자와 상기 제 2 단자 사이에 채널 영역을 갖는 구동 트랜지스터와, 상기 제 1 단자와 상기 구동 트랜지스터의 게이트 사이에 배치되고, 상기 제 1 단자와 상기 게이트 사이의 전기적 접속을 제어하는 제 1 트랜지스터와, 상기 제 1 단자와 상기 구동 트랜지스터의 상기 게이트가 상기 제 1 트랜지스터를 통하여 전기적으로 접속된 상태가 되는 제 1 기간의 적어도 일부의 기간에서, 상기 제 1 단자가, 상기 구동 트랜지스터의 드레인으로써 기능하도록 상기 제 1 단자 및 상기 제 2 단자 중 적어도 한쪽의 전압 레벨이 설정되고, 상기 제 1 단자와 상기 구동 트랜지스터의 상기 게이트가 전기적으로 절단된 상태가 되는 제 2 기간의 적어도 일부의 기간에서, 상기 제 2 단자가, 상기 구동 트랜지스터의 드레인으로써 기능하도록 상기 제 1 단자 및 상기 제 2 단자 중 적어도 한쪽의 전압 레벨이 설정되는 것을 특징으로 한다.
상기의 전자 회로에 있어서, 상기 제 1 기간을 계기로 하여, 상기 구동 트랜지스터의 상기 게이트의 전압 레벨은 상기 구동 트랜지스터의 임계값 전압에 따른 오프셋 레벨로 설정되고, 상기 제 2 기간의 적어도 일부의 기간에서, 상기 구동 트랜지스터의 상기 도통 상태에 따른 구동 전압 또는 구동 전류가 상기 피구동 소자에 공급되도록 해도 좋다.
여기서, 상기 오프셋 레벨의 설정의 프로세스는, 상기 제 1 기간의 경과 후, 혹은 상기 제 1 기간 중에 행해도 좋다.
본 발명의 제 3 전자 회로는, 피구동 소자를 구동하기 위한 전자 회로로서, 제 1 단자와 제 2 단자를 구비하고, 상기 제 1 단자와 상기 제 2 단자 사이에 채널 영역을 갖는 구동 트랜지스터와, 제 3 단자와, 제 4 단자와, 상기 제 3 단자와 상기 제 4 단자 사이에 배치된 채널 영역을 구비하고, 상기 제 3 단자와 자기의 게이트가 접속된 보상 트랜지스터를 구비하고, 상기 제 3 단자 및 상기 제 4 단자 중 어느 한쪽이 상기 구동 트랜지스터의 상기 게이트에 접속되고, 상기 제 3 단자 및 상기 제 4 단자의 전압은, 각각 복수의 전압 레벨로 설정 가능한 것을 특징으로 한다.
상기의 전자 회로에 있어서, 제 1 기간에서, 상기 제 3 단자가 상기 보상 트랜지스터의 드레인이 되도록, 상기 제 3 단자 및 상기 제 4 단자가 적어도 어느 한쪽의 전압 레벨이 설정되고, 제 2 기간에서, 상기 제 3 단자와 상기 제 4 단자가 전기적으로 절단되도록 상기 제 3 단자 및 상기 제 4 단자가 적어도 어느 한쪽의 전압 레벨이 설정되고, 상기 제 2 기간의 적어도 일부의 기간에서, 데이터 신호가 공급되었을 때에 설정된 상기 구동 트랜지스터의 도통 상태에 따른 구동 전압 또는 구동 전류가 상기 피구동 소자에 공급되고, 상기 제 1 기간에서의 상기 제 4 단자의 전압 레벨과 상기 제 2 기간에서의 상기 제 4 단자의 전압 레벨과는 서로 다르도록 해도 좋다.
상기의 전자 회로에 있어서, 상기 전자 회로는, 제 1 전극과, 제 2 전극을 더 구비하고, 상기 제 l 전극과 상기 제 2 전극 사이에 용량이 형성된 커패시터를 포함하고, 상기 제 1 전극은 상기 구동 트랜지스터의 상기 게이트에 접속되고, 상기 제 1 기간을 계기로 하여, 상기 보상 트랜지스터의 상기 제 3 단자와 상기 제 4 단자 사이에 초기화 전류가 흐름으로써, 상기 구동 트랜지스터의 상기 게이트의 전압 레벨이, 상기 보상 트랜지스터의 임계값 전압에 따른 오프셋 레벨로 설정된 후, 상기 데이터 신호에 대응하는 데이터 전압이 상기 제 2 전극에 인가됨에 따라 생기는 상기 커패시터를 통한 용량 결합에 의해 상기 구동 트랜지스터의 상기 게이트가 상기 오프셋 레벨 및 상기 데이터 전압으로 대응하는 전압 레벨로 설정되고, 상기 도통 상태가 설정되는 것이 바람직하다.
상기의 전자 회로에 있어서, 상기 제 4 단자 및 상기 제 3 단자 중 어느 한쪽의 전압 레벨은, 상기 제 1 기간 및 상기 제 2 기간을 통하여, 상기 제 2 단자와 동일한 전압 레벨로 설정되는 것이 바람직하다.
본 발명의 전자 장치는, 복수의, 상기의 전자 회로와, 상기 복수의 전자 회로의 각각에 대해서 설치된 상기 피구동 소자를 구비하고 있다.
본 발명의 제 1 전기 광학 장치는, 복수의 데이터선과, 복수의 주사선과, 복수의 제 1 전원선과, 상기 복수의 데이터선과 상기 복수의 주사선의 교차부에 대응하여 설치된 복수의 화소 회로와, 상기 복수의 화소 회로의 각각은, 전기 광학 소자와, 제 1 단자와 제 2 단자를 구비하고, 상기 제 1 단자와 상기 제 2 단자 사이에 채널 영역을 갖는 구동 트랜지스터와, 상기 제 1 단자와 상기 구동 트랜지스터의 게이트 사이에 배치되고, 상기 제 1 단자와 상기 게이트 사이의 전기적 접속을 제어하는 제 1 스위칭 트랜지스터를 포함하고, 상기 복수의 데이터선의 1개의 데이터선을 통하여 공급된 데이터 신호에 따라 상기 구동 트랜지스터의 도통 상태가 설정되고, 상기 구동 트랜지스터의 상기 도통 상태에 따른 구동 전압 또는 구동 전류가 상기 전기 광학 소자에 공급되고, 상기 제 1 단자와 상기 구동 트랜지스터의 게이트가 상기 제 1 스위칭 트랜지스터를 통하여 전기적으로 접속된 기간의 적어도 일부의 기간에서, 상기 제 1 단자가 드레인으로써 기능하도록, 상기 제 1 단자 및 상기 제 2 단자 중 적어도 어느 한쪽의 전압 레벨이 설정되고, 상기 구동 전압 또는 상기 구동 전류가 상기 전기 광학 소자에 공급되고 있는 기간의 적어도 일부의 기간에서는, 상기 제 2 단자가 드레인으로써 기능하도록, 상기 제 1 단자 및 상기 제 2 단자 중 적어도 어느 한쪽의 전압 레벨이 설정되는 것을 특징으로 한다.
상기의 전기 광학 장치에 있어서, 상기 복수의 화소 회로의 각각은, 제 1 전극과 제 2 전극을 더 구비하는 동시에, 상기 제 1 전극과 상기 제 2 전극 사이에 용량이 형성되는 제 1 커패시터와, 상기 1개의 데이터선과 상기 제 2 전극 사이의 전기적 접속을 제어하는 제 2 스위칭 트랜지스터를 포함하고, 상기 구동 트랜지스터의 상기 게이트는 상기 제 1 전극에 접속되고, 상기 제 1 단자가 상기 구동 트랜지스터의 드레인으로써 기능하는 기간의 적어도 일부의 기간에서, 상기 제 1 단자와 상기 제 2 단자 사이에 초기화 전류가 흐르고, 상기 구동 트랜지스터의 상기 게이트는, 상기 구동 트랜지스터 임계값에 따른 오프셋 레벨로 설정되고, 상기 오프셋 레벨이 설정된 후, 상기 제 2 스위칭 트랜지스터를 통하여 공급된 상기 데이터 신호의 상기 제 1 커패시터를 통한 용량 결합에 의해서, 상기 구동 트랜지스터의 상기 게이트 전압이 상기 오프셋 레벨 및 상기 데이터 신호에 따른 전압 레벨로 설정하도록 해도 좋다.
상기의 전기 광학 장치에 있어서, 상기 복수의 화소 회로의 각각은, 다시 제 3 전극과 제 4 전극을 구비하는 동시에, 상기 제 3 전극과 상기 제 4 전극 사이에 용량이 형성되는 제 2 커패시터를 구비하고, 상기 제 3 전극은 상기 구동 트랜지스터의 상기 게이트에 접속되고, 상기 제 4 전극은 상기 제 1 단자에 접속되어 있어도 좋다. 이에 의해서, 예를 들어 상기 제 2 커패시터를 통한 용량 결합에 의해 상기 제 1 단자의 전압 레벨의 변동에 대하여, 상기 구동 트랜지스터의 상기 게이트의 전압 레벨을 자동적으로 조정할 수 있다.
상기의 전기 광학 장치에 있어서, 상기 제 2 단자는, 상기 복수의 전원선의 하나의 전원선에 접속되고, 상기 하나의 전원선은 복수의 전압 레벨로 설정 가능한 것이 바람직하다.
본 발명의 제 2 전기 광학 장치로서, 복수의 데이터선과, 복수의 주사선과, 복수의 전원선과, 상기 복수의 데이터선과 상기 복수의 주사선의 교차부에 대응하여 설치된 복수의 화소 회로와, 상기 복수의 화소 회로의 각각은, 전기 광학 소자와, 제 1 단자와 제 2 단자를 구비하고, 상기 제 1 단자와 상기 제 2 단자 사이에 채널 영역을 갖는 구동 트랜지스터와, 제 3 단자와, 제 4 단자와, 상기 제 3 단자와 상기 제 4 단자 사이에 배치된 채널 영역을 구비하고, 상기 제 3 단자와 자기의 게이트가 접속된 보상 트랜지스터를 포함하고, 상기 복수의 데이터선의 1개의 데이터선을 통하여 공급된 데이터 신호에 따라서, 상기 구동 트랜지스터의 도통 상태가 설정되고, 상기 제 3 단자 및 상기 제 4 단자 중 어느 한쪽이, 상기 복수의 전원선 중의 1개의 전원선에 접속되고, 상기 구동 트랜지스터의 상기 도통 상태에 따른 구동 전압 또는 구동 전류가 상기 전기 광학 소자에 공급되고, 상기 1개의 전원선의 전압은 복수의 전압 레벨로 설정할 수 있는 것을 특징으로 한다.
상기의 전기 광학 장치에 있어서, 상기 제 3 단자가 상기 보상 트랜지스터의 드레인으로써 기능하고 있는 기간의 적어도 일부의 기간에서, 상기 1개의 전원선의 전압 레벨이 제 1 전압 레벨로 설정되고, 상기 구동 전압 또는 상기 구동 전류가 상기 전기 광학 소자에 공급되고 있는 적어도 일부의 기간은, 상기 1개의 전원선의 전압 레벨이 제 2 전압 레벨로 설정되고, 상기 제 1 전압 레벨과 상기 제 2 전압 레벨과는 서로 다르도록 해도 좋다.
상기의 전기 광학 장치에 있어서, 상기 제 3 단자가 상기 보상 트랜지스터의 드레인으로써 기능하고 있는 기간의 적어도 일부의 기간에서, 상기 구동 트랜지스터의 상기 게이트의 전압 레벨은 상기 보상 트랜지스터의 임계값 전압에 따른 오프셋 레벨로 설정되도록 해도 좋다.
상기의 전기 광학 장치에 있어서, 상기 제 4 단자는 상기 1개의 전원선에 접속되고, 상기 제 1 전압 레벨은 상기 제 2 전압 레벨보다 낮게 해도 좋다.
상기의 전기 광학 장치에 있어서, 상기 제 1 단자 및 상기 제 2 단자 중 어느 한쪽도 상기 1개의 전원선에 접속되어 있어도 좋다.
이에 의해서, 예를 들어, 한 화소 회로 당의 배선 수를 줄일 수 있다.
상기의 전기 광학 장치에 있어서, 상기 제 1 단자 및 상기 제 2 단자의 어느 한쪽은, 상기 복수의 전원선 중, 상기 1개의 전원선과는 상이한 다른 별개의 전원선에 접속되어 있어도 좋다.
상기의 전기 광학 장치에 있어서, 상기 복수의 전원선은, 상기 복수의 데이터선과 교차하는 방향으로 연장되어 있는 것이 바람직하다.
상기의 전기 광학 장치에 있어서, 상기 복수의 화소 회로에 포함되는 트랜지스터의 수는 3개뿐인 것이 바람직하다.
이에 의해서, 개구율을 향상시킬 수 있다.
본 발명의 전자 기기는 상기의 전기 광학 장치를 실장한 것을 특징으로 한다.
본 발명의 전자 장치의 구동 방법은, 구동 트랜지스터의 게이트와 한쪽의 단자를 접속하고, 상기 구동 트랜지스터에 비순 바이어스를 인가함으로써, 상기 구동 트랜지스터의 게이트에 접속된 노드의 전압을 상기 구동 트랜지스터의 임계값에 따른 오프셋 레벨로 설정하는 제 1 스텝과, 상기 노드와 용량 결합한 데이터선에 가변 전압원으로부터의 전압을 공급함으로써, 상기 노드에 접속된 커패시터에 대해서, 상기 오프셋 레벨을 기준으로 한 데이터의 기입을 행하는 제 2 스텝과, 상기 구동 트랜지스터에 순 바이어스를 인가함으로써, 상기 커패시터에 유지된 데이터에 따른 전류를 발생하고, 해당 전류를 전류 검출 회로에 공급하는 제 3 스텝을 갖는 것을 특징으로 한다.
본 발명의 제 2 전자 장치의 구동 방법으로서, 제 1 단자와, 제 2 단자와, 상기 제 1 단자와 상기 제 2 단자 사이에 배치된 채널 영역을 갖는 구동 트랜지스 터의 특성 불균형을 보상하는 스텝을 행하고 있는 기간의 적어도 일부의 기간에서, 상기 제 1 단자의 전압 레벨을 상기 제 2 단자의 전압 레벨보다 높게 하고, 상기 피구동 소자에 상기 구동 트랜지스터의 도통 상태에 따른 구동 전압 또는 구동 전류를 공급하고 있는 적어도 일부 기간에서, 상기 제 1 단자의 전압 레벨을 상기 제 2 단자의 전압 레벨보다 낮게 하는 것을 특징으로 한다.
상기의 전자 장치의 구동 방법에 있어서, 상기 제 1 단자와 상기 구동 트랜지스터의 게이트를 전기적으로 접속한 상태로 상기 보상 스텝을 행하는 것이 바람직하다.
본 발명에 따른 화소 회로의 구동 방법은, 구동 트랜지스터의 게이트와 자기의 한쪽의 단자를 접속하고, 구동 트랜지스터에 비순 바이어스를 인가함으로써, 구동 트랜지스터의 게이트에 접속된 노드의 전압을 구동 트랜지스터의 임계값에 따른 오프셋 레벨로 설정하는 제 1 스텝과, 노드와 용량 결합한 데이터선에 화소의 계조(階調)를 규정하는 데이터 전압을 공급함으로써, 노드에 접속된 커패시터에 대해서, 오프셋 레벨을 기준으로 한 데이터의 기입을 행하는 제 2 스텝과, 구동 트랜지스터에 순 바이어스를 인가함으로써, 커패시터에 유지된 데이터에 따른 구동 전류를 발생하고, 이 구동 전류를 구동 트랜지스터에 접속된 전기 광학 소자에 공급함으로써, 전기 광학 소자의 휘도를 설정하는 제 3 스텝을 갖는다.
상기의 화소 회로의 구동 방법에 있어서, 구동 트랜지스터의 다른쪽의 단자는, 전압이 가변적으로 설정되는 전원선에 접속되고 있어도 좋다. 이 경우, 상기 제 1 스텝은, 전원선의 전압을 제 1 전압으로 설정하는 스텝을 포함하고, 상기 제 3 스텝은, 전원선의 전압을 제 1 전압보다도 높은 제 2 전압으로 설정하는 스텝을 포함하는 것이 바람직하다. 또한, 상기 제 2 스텝은, 전원선의 전압을 제 1 전압으로 설정하는 스텝을 포함하는 것이 바람직하다.
상기의 화소 회로의 구동 방법에 있어서, 제 1 전압은, 비순 바이어스의 인가 시에 구동 트랜지스터의 한쪽 단자의 전압보다도 낮고, 제 2 전압은, 순 바이어스의 인가 시에 구동 트랜지스터의 한쪽 단자의 전압보다도 높은 것이 바람직하다. 또한, 전기 광학 소자의 대향 전극에는, 소정의 전압이 고정적으로 인가되고 있는 것이 바람직하다.
상기의 화소 회로의 구동 방법에 있어서, 전원선의 전압을 소정의 전압보다도 낮은 제 3 전압으로 설정함으로써, 전기 광학 소자에 비순 바이어스를 인가하는 제 4 스텝을 더 갖고 있어도 좋다. 또한, 구동 트랜지스터와 전기 광학 소자를 접속하는 노드에 소정의 전압보다도 낮은 제 3 전압을 인가함으로써, 전기 광학 소자에 비순 바이어스를 인가하는 제 5 스텝을 더 갖고 있어도 좋다.
본 발명의 제 2 화소 회로의 구동 방법은, 자기의 게이트와 자기의 한쪽의 단자가 접속된 보상 트랜지스터에 소정의 바이어스를 인가해, 순방향의 다이오드 접속을 형성하는 동시에, 이 보상 트랜지스터는 다른 구동 트랜지스터에 비순 바이어스를 인가함으로써, 보상 트랜지스터의 게이트에 접속된 노드의 전압을 보상 트랜지스터의 임계값에 따른 오프셋 레벨로 설정하는 제 1 스텝과, 소정의 바이어스는 역방향의 바이어스를 보상 트랜지스터에 인가한 다음, 노드와 용량 결합한 데이터선에 화소의 계조를 규정하는 데이터 전압을 공급함으로써, 노드에 접속된 커패 시터에 대해서, 오프셋 전압을 기준으로 한 데이터의 기입을 행하는 제 2 스텝과, 구동 트랜지스터에 순 바이어스를 인가함으로써, 커패시터에 유지된 데이터에 따른 구동 전류를 발생하고, 이 구동 전류를 구동 트랜지스터의 한쪽의 단자에 접속된 전기 광학 소자에 공급함으로써, 전기 광학 소자의 휘도를 설정하는 제 3 스텝을 갖는다.
여기서, 상기의 화소 회로의 구동 방법에 있어서, 구동 트랜지스터의 다른쪽의 단자는, 전압이 가변적으로 설정되는 제 1 전원선에 접속되어 있고, 보상 트랜지스터의 다른쪽의 단자는, 전압이 가변적으로 설정되는 제 2 전원선에 접속되어 있어도 좋다. 이 경우, 상기 제 1 스텝은, 제 1 전원선의 전압을 제 1 전압으로 설정하는 스텝과, 제 2 전원선의 전압을 제 2 전압으로 설정하는 스텝을 포함하고, 상기 제 2 스텝은, 제 2 전원선의 전압을 제 2 전압보다도 높은 제 3 전압으로 설정하는 스텝을 포함하고, 상기 제 3 스텝은, 제 1 전원선의 전압을 제 1 전압보다도 높은 제 4 전압으로 설정하는 스텝을 포함하는 것이 바람직하다. 또한, 상기 제 2 스텝은, 제 1 전원선의 전압을 제 1 전압으로 설정하는 스텝을 포함하고, 제 3 스텝은, 제 2 전원선의 전압을 제 3 전압으로 설정하는 스텝을 포함하는 것이 바람직하다.
상기의 화소 회로의 구동 방법에 있어서, 제 1 전압은, 비순 바이어스의 인가 시에 구동 트랜지스터의 한쪽 단자의 전압보다도 낮고, 제 2 전압은, 비순 바이어스의 인가 시에 보상 트랜지스터의 한쪽 단자의 전압보다도 낮고, 제 3 전압은, 순 바이어스의 인가 시에 보상 트랜지스터의 한쪽 단자의 전압보다도 높고, 제 4 전압은, 순 바이어스의 인가 시에 구동 트랜지스터의 한쪽 단자의 전압보다도 높은 것이 바람직하다. 또한, 전기 광학 소자의 대향 전극에는, 소정의 전압이 고정적으로 인가되고 있는 것이 바람직하다.
상기의 화소 회로의 구동 방법에 있어서, 전원선의 전압을 소정의 전압보다도 낮은 제 5 전압으로 설정함으로써, 전기 광학 소자에 비순 바이어스를 인가하는 제 4 스텝을 더 갖고 있어도 좋다.
본 발명의 제 1 화소 회로는, 자기를 흐르는 구동 전류에 의해서, 휘도가 설정되는 전기 광학 소자와, 한쪽의 단자가 전압이 가변적으로 설정되는 전원선에 접속되고, 다른 쪽의 단자가 전기 광학 소자에 접속되어 있는 동시에, 게이트 전압에 따라서, 구동 전류를 발생하는 구동 트랜지스터와, 한쪽의 전극이 구동 트랜지스터의 게이트에 접속된 제 1 커패시터와 한쪽의 전극이 구동 트랜지스터의 게이트에 접속되고, 다른 쪽의 전극이 구동 트랜지스터 다른 쪽의 단자에 접속된 제 2 커패시터와, 한쪽의 단자가 제 1 커패시터의 다른 쪽의 전극에 접속되고, 다른 쪽의 단자가 데이터선에 접속된 제 1 스위칭 트랜지스터와, 한쪽의 단자가 구동 트랜지스터의 게이트에 접속되고, 다른 쪽의 단자가 구동 트랜지스터 다른 쪽의 단자에 접속된 제 2 스위칭 트랜지스터를 갖는다.
여기서, 상기의 화소 회로에 있어서, 제 1 스위칭 트랜지스터를 오프 시키고, 제 2 스위칭 트랜지스터를 온 시키는 초기화 기간에서, 전원선의 전압을 제 1 전압으로 설정함으로써, 구동 트랜지스터에 비순 바이어스를 인가하는 동시에, 구동 트랜지스터의 게이트 전압을 구동 트랜지스터의 임계값에 따른 오프셋 레벨로 설정하는 것이 바람직하다. 또한, 초기화 기간보다도 뒤의 기간으로서, 제 1 스위칭 트랜지스터를 온 시키고, 제 2 스위칭 트랜지스터를 오프 시키는 데이터 기입 기간에서, 데이터선에 화소의 계조를 규정하는 데이터 전압을 공급함으로써, 제 1 커패시터와 제 2 커패시터에 대해서, 오프셋 레벨을 기준으로 한 데이터의 기입을 행해도 좋다. 또한, 데이터 기입 기간보다도 뒤의 기간으로서, 제 1 스위칭 트랜지스터 및 제 2 스위칭 트랜지스터를 오프 시키는 구동 기간에서, 전원선의 전압을 제 1 전압보다도 높은 제 2 전압으로 설정함으로써, 구동 트랜지스터에 순 바이어스를 인가하는 동시에, 제 1 커패시터 및 제 2 커패시터에 유지된 데이터에 따른 구동 전류를 전기 광학 소자에 공급함으로써 전기 광학 소자의 휘도를 설정해도 좋다.
본 발명의 제 2 화소 회로는, 자기를 흐르는 구동 전류에 의해서, 휘도가 설정되는 전기 광학 소자와, 한쪽의 단자가 전압이 가변적으로 설정되는 제 1 전원선에 접속되고, 다른 쪽의 단자가 전기 광학 소자에 접속되어 있는 동시에, 게이트 전압에 따라서 구동 전류를 발생하는 구동 트랜지스터와, 한쪽의 전극이 구동 트랜지스터의 게이트에 접속된 제 1 커패시터와, 한쪽의 전극이 구동 트랜지스터의 게이트에 접속되고, 다른 쪽의 전극이 구동 트랜지스터의 다른 쪽의 단자에 접속된 제 2 커패시터와, 한쪽의 단자가 제 1 커패시터의 다른 쪽의 전극에 접속되고, 다른 쪽의 단자가 데이터선에 접속된 스위칭 트랜지스터와, 자기의 게이트와 자기의 한쪽의 단자와 구동 트랜지스터의 게이트에 접속되고, 다른 쪽의 단자가 전압이 가변적으로 제어되는 제 2 전원선에 접속된 보상 트랜지스터를 갖는다.
여기서, 상기의 화소 회로에 있어서, 스위칭 트랜지스터를 오프 시키는 초기화 기간에서, 제 1 전원선의 전압을 제 1 전압으로 설정함으로써, 구동 트랜지스터에 비순 바이어스를 인가하고, 제 2 전원선의 전압을 제 2 전압으로 설정함으로써, 보상 트랜지스터에서의 순방향의 다이오드 접속을 형성하는 동시에, 구동 트랜지스터의 게이트 전압을 보상 트랜지스터의 임계값에 따른 오프셋 전압으로 설정하는 것이 바람직하다. 또한, 초기화 기간보다도 뒤의 기간으로서, 스위칭 트랜지스터를 온 시키는 데이터 기입 기간에서, 제 2 전원선의 전압을 제 2 전압보다도 높은 제 3 전압으로 설정함으로써, 보상 트랜지스터에 인가되는 바이어스를 초기화 기간과는 역방향으로 하는 동시에, 데이터선에 화소의 계조를 규정하는 데이터 전압을 공급함으로써, 제 1 커패시터와 제 2 커패시터에 대해서, 오프셋 전압을 기준으로 한 데이터의 기입을 행해도 좋다. 또한, 데이터 기입 기간보다도 뒤의 기간으로서, 스위칭 트랜지스터를 오프 시키는 구동 기간에서, 제 1 전원선의 전압을 제 1 전압보다도 높은 제 4 전압으로 설정함으로써, 구동 트랜지스터에 순 바이어스를 인가하는 동시에, 제 1 커패시터 및 제 2 커패시터에 유지된 데이터에 따른 구동 전류를 전기 광학 소자에 공급함으로써, 전기 광학 소자의 휘도를 설정해도 좋다.
본 발명의 제 3 화소 회로는, 자기를 흐르는 구동 전류에 의해서 휘도가 설정된 전기 광학 소자와, 한쪽의 단자가 전압이 가변적으로 설정되는 제 1 전원선에 접속되고, 게이트 전압에 따라서 구동 전류를 발생하는 구동 트랜지스터와, 한쪽의 전극이 구동 트랜지스터의 게이트에 접속된 제 1 커패시터와, 한쪽의 전극이 구동 트랜지스터의 게이트에 접속되고, 다른 쪽의 전극이 구동 트랜지스터 다른 쪽의 단 자에 접속된 제 2 커패시터와, 한쪽의 단자가 제 1 커패시터의 다른 쪽의 전극에 접속되고, 다른 쪽의 단자가 데이터선에 접속된 제 1 스위칭 트랜지스터와, 한쪽의 단자가 구동 트랜지스터의 게이트에 접속되고, 다른 쪽의 단자가 구동 트랜지스터의 다른 쪽의 단자에 접속된 제 2 스위칭 트랜지스터와, 한쪽의 단자가 구동 트랜지스터의 다른 쪽의 단자에 접속되고, 다른 쪽의 단자가 전압이 가변적으로 설정되는 제 2 전원선에 접속된 제 3 스위칭 트랜지스터와, 한쪽의 단자가 구동 트랜지스터의 다른 쪽의 단자에 접속되고, 다른 쪽의 단자가 전기 광학 소자에 접속된 제 4 스위칭 트랜지스터를 갖는다.
여기서, 상기의 화소 회로에 있어서, 제 1 스위칭 트랜지스터를 오프 시키고, 제 2 스위칭 트랜지스터를 온 시키고, 제 3 스위칭 트랜지스터를 일부 기간에서 온 시키고, 제 4 스위칭 트랜지스터를 오프 시키는 초기화 기간에서, 제 1 전원선의 전압을 제 1 전압으로 설정하고, 제 2 전원선의 전압을 제 2 전압으로 설정함으로써, 구동 트랜지스터에 비순 바이어스를 인가하는 동시에, 구동 트랜지스터의 게이트 전압을 구동 트랜지스터의 임계값에 따른 오프셋 전압으로 설정하는 것이 바람직하다. 또한, 초기화 기간보다도 뒤의 기간으로서, 제 1 스위칭 트랜지스터를 온 시키고, 제 2 스위칭 트랜지스터를 오프 시키고, 제 3 스위칭 트랜지스터를 오프 시키고, 제 4 스위칭 트랜지스터를 오프 시키는 데이터 기입 기간에서, 데이터선에 화소의 계조를 규정하는 데이터 전압을 공급함으로써, 제 1 커패시터와 제 2 커패시터에 대해서, 오프셋 레벨을 기준으로 한 데이터의 기입을 행해도 좋다. 또한, 데이터 기입 기간보다도 뒤의 기간으로서, 제 1 스위칭 트랜지스터를 오프 시키고, 제 2 스위칭 트랜지스터를 오프 시키고, 제 3 스위칭 트랜지스터를 오프 시키고, 제 4 스위칭 트랜지스터를 온 시키는 구동 기간에서, 제 1 전원선의 전압을 제 1 전압보다도 높은 제 3 전압으로 설정함으로써, 구동 트랜지스터에 순 바이어스를 인가하는 동시에, 제 1 커패시터 및 제 2 커패시터에 유지된 데이터에 따른 구동 전류를 전기 광학 소자에 공급함으로써, 전기 광학 소자의 휘도를 설정해도 좋다. 또한, 구동 기간보다도 뒤의 기간으로서, 제 1 스위칭 트랜지스터를 오프 시키고, 제 2 스위칭 트랜지스터를 오프 시키고, 제 3 스위칭 트랜지스터를 온 시키고, 제 4 스위칭 트랜지스터를 온 시키는 역바이어스 기간에서, 제 2 전원선의 전압을 제 2 전압보다도 낮은 제 4 전압으로 설정함으로써, 전기 광학 소자에 비순 바이어스를 인가하는 것이 바람직하다.
본 발명의 제 4 화소 회로는, 자기를 흐르는 구동 전류에 의해서, 휘도가 설정되는 전기 광학 소자와, 한쪽의 단자가 전압이 가변적으로 설정되는 전원선에 접속되고, 다른 쪽의 단자가 전기 광학 소자에 접속되어 있는 동시에, 게이트 전압에 따라서, 구동 전류를 발생하는 구동 트랜지스터와, 한쪽의 전극이 구동 트랜지스터의 게이트에 접속된 커패시터와, 한쪽의 단자가 커패시터의 다른 쪽의 전극에 접속되고, 다른 쪽의 단자가 데이터선에 접속된 제 1 스위칭 트랜지스터와, 한쪽의 단자가 구동 트랜지스터의 게이트에 접속되고, 다른 쪽의 단자가 구동 트랜지스터 다른 쪽의 단자에 접속된 제 2 스위칭 트랜지스터를 갖는다.
여기서, 상기의 화소 회로에 의해서, 제 1 스위칭 트랜지스터를 오프 시키고, 제 2 스위칭 트랜지스터를 온 시키는 초기화 기간에서, 전원선의 전압을 제 1 전압으로 설정함으로써, 구동 트랜지스터에 비순 바이어스를 인가하는 동시에, 구동 트랜지스터의 게이트 전압을 구동 트랜지스터의 임계값에 따른 오프셋 전압으로 설정하는 것이 바람직하다.
또한, 초기화 기간보다도 뒤의 기간으로서, 제 1 스위칭 트랜지스터를 온 시키고, 제 2 스위칭 트랜지스터를 오프 시키는 데이터 기입 기간에서, 데이터선에 화소의 계조를 규정하는 데이터 전압을 공급함으로써, 커패시터에 대해서, 오프셋 전압을 기준으로 한 데이터의 기입을 행해도 좋다. 또, 데이터 기입 기간보다도 뒤의 기간으로서, 제 1 스위칭 트랜지스터 및 제 2 스위칭 트랜지스터를 오프 시키는 구동 기간에서, 전원선의 전압을 제 1 전압보다도 높은 제 2 전압으로 설정함으로써, 구동 트랜지스터에 순 바이어스를 인가하는 동시에, 커패시터에 유지된 데이터에 따른 구동 전류를 전기 광학 소자에 공급함으로써 전기 광학 소자의 휘도를 설정해도 좋다.
상기의 화소 회로에 의해서 구성된 전기 광학 장치를 전자 기기로 해도 좋다.
(제 1 실시예)
도 1은 본 실시예에 따른 전기 광학 장치의 블록 구성도이다. 표시부(1)는, 예를 들면 TFT(Thin Film Transistor)에 의해서 전기 광학 소자를 구동하는 액티브 매트릭스 형의 표시 패널이다. 이 표시부(1)에는, m 도트 × n 라인 분의 화소 그룹이 매트릭스 형상(이차원 평면적)으로 늘어서 있다. 표시부(1)에는, 각각이 수평 방향으로 연장되어 있는 주사선 그룹(Y1∼Yn)과, 각각이 수직 방향으로 연장되 어 있는 데이터선 그룹(X1∼Xm)이 설치되어 있고, 이들의 교차에 대응하여 화소(2)(화소 회로)가 배치되어 있다. 전원선(L1∼Ln)은 주사선(Y1∼Yn)에 대응하여 설치되어 있고, 데이터선(X1∼Xm)과 교차하는 방향, 환언하면 주사선(Y1∼Yn)의 연장 방향으로 연장하고 있다. 전원선(L1∼Ln)의 각각에는, 1개의 주사선(Y)의 연장 방향으로 대응하는 화소 행(m 도트 분)이 공통 접속되어 있다. 또한, 본 실시예에서는, 1개의 화소(2)를 화상의 최소 표시 단위로 하고 있지만, 컬러 패널과 같이, 1개의 화소(2)를 RGB의 3개의 서브 화소로 구성해도 좋다.
또한, 후술하는 각 실시예에 따른 화소 회로의 구성과의 관계에서, 도 1에 나타낸 1개의 주사선(Y)이 1개의 주사선을 나타내는 경우(도 6)와, 복수의 주사선의 세트를 나타내는 경우(도 2, 9, 11)가 있다. 마찬가지로, 도 1에 나타낸 1개의 전원선(L)이 1개의 전원선을 나타내는 경우(도 2, 11)와, 복수의 전원선 세트를 나타내는 경우(도 6, 9)가 있다.
제어 회로(5)는, 도시하지 않은 상위 장치에서 입력되는 수직 동기 신호(Vs), 수평 동기 신호(Hs), 도트 클록 신호(DCLK) 및 계조 데이터(D) 등에 기초하여, 주사선 구동 회로(3), 데이터선 구동 회로(4) 및 전원선 제어 회로(6)를 동기 제어한다. 이 동기 제어 하에, 이들의 회로(3, 4, 6)는 서로 협동하여 표시부(1)의 표시 제어를 행한다.
주사선 구동 회로(3)는, 시프트 레지스터, 출력 회로 등을 주체(主體)로 구성되어 있고, 주사선(Y1∼Yn)에 주사 신호(SEL)를 출력함으로써, 주사선(Y1∼Yn)의 순차 주사를 행한다. 주사 신호(SEL)는, 고전위 레벨(이하「H 레벨」이라고 함) 또는 저전위 레벨(이하「L 레벨」이라고 함)의 2치적인 신호 레벨을 취하고, 데이터의 기입 대상이 되는 화소행에 대응하는 주사선(Y)은 H 레벨, 그 이외의 주사선(Y)은 L 레벨로 각각 설정된다. 주사선 구동 회로(3)는, 1프레임의 화상을 표시하는 기간(1F)마다, 소정의 선택 순서로(일반적으로는 최상으로부터 최하를 향해), 각각의 주사선(Y)을 차례로 선택하는 순차 주사를 행한다. 또한, 데이터선 구동 회로(4)는, 시프트 레지스터, 라인 래치 회로, 출력 회로 등을 주체로 구성되어 있다.
데이터선 구동 회로(4)는, 1개의 주사선(Y)을 선택하는 기간에 상당하는 1수평 주사 기간(lH)에서, 금회 데이터를 기입하는 화소행에 대한 데이터 전압(Vdata)의 일제(一齊) 출력과, 다음의 1H로 기입을 행하는 화소행에 관한 데이터의 점 순차적인 래치를 동시에 행한다. 임의의 1H에서, 데이터선(X)의 개수에 상당하는 m개의 데이터가 순차 래치된다. 또한, 다음 1H에서, 래치된 m개의 데이터 전압(Vdata)이, 대응하는 데이터선(X1∼Xm)에 대해서 일제히 출력된다.
한편, 전원선 제어 회로(6)는, 시프트 레지스터, 출력 회로 등을 주체로 구성되어 있고, 주사선 구동 회로(3)에 의한 선 순차 주사와 동기하여, 전원선(L1∼Ln)의 전압을 화소행 단위로 가변적으로 설정한다.
도 2는 본 실시예에 따른 볼티지 팔로우형 전압 프로그램 방식의 화소 회로도이다. 이 화소 회로에 관해서, 도 1에 나타낸 1개의 주사선(Y)은, 제 1 주사 신호(SEL1)가 공급되는 제 1 주사선(Ya)과, 제 2 주사 신호(SEL2)가 공급되는 제 2 주사선(Yb)을 포함하고 있다. 1개의 화소 회로는, 피구동 소자의 한 형태인 유기 EL 소자(0LED), 3개의 트랜지스터(T1∼T3) 및 데이터를 유지하는 2개의 커패시터(C1, C2)에 의해서 구성되어 있다. 또한, 본 실시예에서는, 아모퍼스 실리콘에 의해서 TFT가 형성되어 있기 때문에, 그 채널 형은 모두 n형으로 되어 있지만, 채널 형은 이것에 한정되는 것이 아니다(후술할 각 실시예에 대해서도 동일). 또한, 본 명세서에서는, 소스, 드레인 및 게이트를 구비하는 3단자형 소자인 트랜지스터에 관해서, 소스 또는 드레인의 한쪽을「한쪽 단자」, 다른 쪽을「다른 쪽 단자」로 각각 부른다.
제 1 스위칭 트랜지스터(T1)는, 제 1 주사 신호(SEL1)가 공급되는 제 1 주사선(Ya)에 게이트가 접속되어 있고, 이 주사 신호(SEL1)에 의해서 도통 제어된다. 이 트랜지스터(T1)의 한쪽의 단자는 데이터선(X)에 접속되어 있고, 다른 쪽의 단자는 제 1 커패시터(C1)의 한쪽 전극에 접속되어 있다. 이 커패시터(C1)의 다른 쪽의 전극은 노드(N1)에 접속되어 있다. 이 노드(N1)에는, 제 1 커패시터(C1) 이외에, 구동 트랜지스터(T3)의 게이트, 제 2 스위칭 트랜지스터(T2)의 한쪽의 단자 및 제 2 커패시터(C2)의 한쪽의 전극이 공통 접속되어 있다. 구동 트랜지스터(T3)의 한쪽의 단자는 전원선(L)에 접속되어 있고, 그 다른 쪽의 단자는 노드(N2)에 접속되어 있다. 이 노드(N2)에는, 구동 트랜지스터(T3) 이외에, 유기 EL 소자(0LED)의 애노드(양극), 제 2 스위칭 트랜지스터(T2)의 다른 쪽의 단자 및 제 2 커패시터(C2)의 다른 쪽의 전극이 공통 접속되어 있다. 유기 EL 소자(OLED)의 캐소드(음극), 즉 대향 전극에는, 전원 전압(Vdd)보다도 낮은 기준 전압(Vss)(예를 들어 0 V)가 고정적으로 인가되어 있다. 제 2 커패시터(C2)는, 구동 트랜지스터(T3)의 게 이트와 노드(N2) 사이에 설치되어 있고, 이것에 의해서, 볼티지 팔로우형의 회로가 구성된다. 제 2 스위칭 트랜지스터(T2)는 제 2 커패시터(C2)와 병렬로 설치되어 있다. 이 스위칭 트랜지스터(T2)는, 제 2 주사 신호(SEL2)가 공급되는 제 2 주사선(Yb)에 게이트가 접속되어 있고, 이 주사 신호(SEL2)에 의해서 도통 제어된다.
도 3은 도 2에 나타낸 화소 회로의 동작 타이밍 차트이다. 상술한 1F에 상당하는 기간(t0∼t3)에서의 일련의 동작 프로세스는, 최초의 기간(t0∼t1)에서의 초기화 프로세스, 이에 계속되는 기간(t1∼t2)에서의 데이터 기입 과정 및 마지막 기간(t2∼t3)에서의 구동 프로세스로 대별된다.
우선, 초기화 기간(t0∼t1)에서는, 구동 트랜지스터(T3)에 대한 역바이어스의 인가와 Vth 보상이 동시에 행해진다. 구체적으로는, 제 1 주사 신호(SEL1)가 L 레벨이 되어, 제 1 스위칭 트랜지스터(T1)가 오프 하고, 제 1 커패시터(C1)와 데이터선(X) 이 전기적으로 분리된다. 이것에 호응하여 제 2 주사 신호(SEL2)가 H 레벨이 되어, 제 2 스위칭 트랜지스터(T2)가 온 한다. 여기서, 전원선(L)은 VL=Vss로 설정되어 있고, 노드(N2)의 전압(V2)은, 앞의 1F의 구동 프로세스에 의해서, 적어도 Vss+Vth보다도 높은 전압으로 되어 있다(그 구체값은 앞의 1F에서의 데이터나 구동 트랜지스터(T3)의 특성, 유기 EL 소자(0LED) 등에 의존한다). 이러한 전압 관계에 의해, 구동 트랜지스터(T3)에는, 후술하는 구동 전류(Io1ed)가 흐르는 방향과는 역방향의 바이어스가 인가되고, 자기의 게이트와 자기의 드레인(노드(N2)측의 단자)이 순방향으로 접속된 다이오드 접속이 된다. 이에 의해서, 도 4의 (a)에 나타낸 바와 같이, 노드(N2)의 전압(V2)(및 이것과 직결된 노드(N1)의 전압(V1))이 구동 트랜지스터(T3)의 Vth에 따른 오프셋 레벨(Vss+Vth)이 될 때까지, 노드(N2)로부터 전원선(L)을 향하여, 구동 기간(t2∼t3)에 흐르는 구동 전류(Io1ed)와는 역방향의 전류(I)가 흐른다. 노드(N1)에 접속된 커패시터(C1, C2)는, 데이터의 기입에 앞서, 노드(N1)의 전압(V1)이 오프셋 레벨(Vss+Vth)이 되는 전하 상태로 설정된다. 이와 같이, 데이터의 기입에 앞서, 노드(N1)의 전압을 오프셋 레벨(Vss+Vth)로 오프셋하게 함으로써, 구동 트랜지스터(T3)의 임계값(Vth)을 보상하는 것이 가능하게 된다.
다음으로, 데이터 기입 기간(t1∼t2)에서는, 초기화 기간(t0∼t1)에서 설정된 오프셋 레벨(Vss+Vth)을 기준으로, 커패시터(C1, C2)에 대한 데이터의 기입이 행해진다. 구체적으로는, 제 2 주사 신호(SEL2)가 L 레벨로 하강하고, 제 2 스위칭 트랜지스터(T2)가 오프 하여, 구동 트랜지스터(T3)의 다이오드 접속이 해제된다. 이 주사 신호(SEL2)의 하강(立下)과 「동기(同期)」하여, 제 1 주사 신호(SEL1)가 H 레벨로 상승(立上)하여, 제 1 스위칭 트랜지스터(T1)가 온 한다. 이에 의해서, 데이터선(X)과 제 1 커패시터(C1)가 전기적으로 접속된다. 본 명세서에서는, 「동기」라고 하는 용어를, 동일 타이밍일 경우뿐만 아니라, 설계상의 마진 등의 이유로써 약간의 시간적인 오프셋을 허용하는 의미로 사용하고 있다. 또한, 타이밍 t1로부터 소정의 시간이 경과한 시점에서, 데이터선(X)의 전압(Vx)이 기준 전압(Vss)으로부터 데이터 전압(Vdata)(화소(2)의 표시 계조를 규정하는 전압 레벨의 데이터)으로 상승한다. 도 4의 (b)에 나타낸 바와 같이, 데이터선(X) 및 노드(N1)는, 제 1 커패시터(C1)를 통하여 용량 결합하고 있다. 그 때문에, 이 노드(N1)의 전압(V1)은, 수식 1에 나타낸 바와 같이, 데이터선(X)의 전압 변화양 ΔVdata(=Vdata-Vss)에 따라서, 오프셋 전압(Vss+Vth)을 기준으로 하여 αㆍΔVdata 분만큼 상승한다. 또한, 동 수식에 있어서, 계수α는, 제 1 커패시터(C1)의 용량(Ca)과 제 2 커패시터(C2)의 용량(Cb)의 용량비에 의해서 특정되는 계수이다(α=Ca/(Ca+Cb)).
(수식 1)
V1=Vss+Vth+αㆍΔVdata
=Vss+Vth+α(Vdata-Vss)
커패시터(C1, C2)에는, 수식 1에서 산출되는 전압(V1)에 상당하는 전하가 데이터로서 기입된다. 노드(N1, N2)는, 제 2 커패시터(C2)를 통하여 용량 결합하고 있지만, 이 커패시터(C2)의 용량을 유기 EL 소자(0LED)의 용량보다도 충분히 작게 설정하면, 이 기간(t1∼t2)에서, 노드(N2)의 전압(V2)은, 노드(N1)의 전압 변동의 영향을 거의 받지 않고, 대략 Vss+Vth로 유지된다. 또한, 이 기간(t1∼t2)에서, 전원선(L)을 VL=Vss로 함으로써, 구동 전류(Io1ed)를 흐르게 하지 않고, 유기 EL 소자(OLED)의 발광을 규제할 수 있다.
또한, 구동 기간(t2∼t3)에서는, 구동 트랜지스터(T3)의 채널 전류에 상당하는 구동 전류(Io1ed)가 유기 EL 소자(OLED)로 공급되고, 유기 EL 소자(OLED)가 발광한다. 구체적으로는, 제 1 주사 신호(SEL1)가 다시 L 레벨이 되어, 제 1 스위칭 트랜지스터(T1)가 오프 한다. 이에 의해서, 데이터 전압(Vdata)이 공급되는 데이터선(X)과 제 1 커패시터(C1)가 전기적으로 분리되지만, 구동 트랜지스터(T3)의 게이트(N1)에는, 커패시터(C1, C2)에 유지되고 있는 데이터에 따른 전압이 인가되어 계속된다. 또한, 제 1 주사 신호(SEL1)의 하강과 동기하여 전원선(L)이 VL=Vdd가 된다. 그 결과, 도 4의 (c)에 나타낸 바와 같이, 전원선(L)으로부터 유기 EL 소자(OLED)의 캐소드 측으로 향하는 방향으로 구동 전류(Io1ed)의 경로가 형성된다. 이 때, 노드(N2)와 구동 트랜지스터(T3)의 채널 영역을 끼고 반대쪽의 단자는 구동 트랜지스터(T3)의 드레인으로서 기능하게 된다.
구동 트랜지스터(T3)가 포화 영역에서 동작하는 것을 전제로 하여, 유기 EL 소자(0LED)를 흐르는 구동 전류(Io1ed)(구동 트랜지스터(T3)의 채널 전류(Ids))는 수식 2에 기초하여 산출된다. 동 수식에서 Vgs는, 구동 트랜지스터(T3)의 게이트 소스간 전압이다. 또한, 이득 계수 β는, 구동 트랜지스터(T3)의 캐리어의 이동도(μ), 게이트 용량(A), 채널 폭(W), 채널 길이(L)에 의해 특정되는 계수이다(β=μAW/L).
(수식 2)
Io1ed=Ids
=β/2(Vgs-Vth)2
여기서, 구동 트랜지스터(T3)의 게이트 전압(Vg)로서 수식 1에서 산출된 V1를 대입하면, 수식 2는 수식 3과 같이 변형할 수 있다.
(수식 3)
Io1ed=β/2(Vg-Vs-Vth)2
=β/2{(Vss+Vth+αㆍΔVdata)-Vs-Vth}2
=β/2(Vss+αㆍΔVdata-Vs)2
수식 3에서 유의해야 할 점은, 구동 트랜지스터(T3)가 발생하는 구동 전류(Io1ed)는, Vth의 상쇄에 의해서 구동 트랜지스터(T3)의 임계값(Vth)에 의존하지 않는다는 점이다. 따라서, 커패시터(C1, C2)에 대한 데이터의 기입을 Vth를 기준으로 행하면, 제조 불균형이나 시간의 흐름 변화 등에 의해서 Vth에 불균형이 생겼다고 하더라도, 그 영향을 받지 않고 구동 전류(Io1ed)를 생성할 수 있다.
유기 EL 소자(OLED)의 발광 휘도는, 데이터 전압(Vdata)(전압 변화량ΔVdata)에 따른 구동 전류(Io1ed)에 의해 결정되고, 이것에 의해서, 화소(2)의 계조가 설정된다. 또한, 도 4의 (c)에 나타낸 경로에서 구동 전류(Io1ed)가 흐르면, 구동 트랜지스터(T3)의 소스 전압(V2)은, 유기 EL 소자(OLED)의 자기 저항 등에 기인해, 당초의 Vss+Vth보다도 상승한다. 그렇지만, 구동 트랜지스터(T3)의 게이트(N1)와 노드(N2)는 제 2 커패시터(C2)를 통하여 용량 결합하고 있고, 소스 전압(V2)의 상승에 따라 게이트 전압(V1)도 상승하므로, 어느 정도, 게이트 소스간 전압(Vgs)에 대한 소스 전압(V2)의 변동의 영향을 저감할 수 있다.
이와 같이, 본 실시예에서는 전원선(L)의 전압(VL)을 가변적으로 하고, 초기화 기간(t0∼t1)에서 Vss, 구동 기간(t2∼t3)에서 이보다도 높은 Vdd로 각각 설정한다. 초기화 기간(t0∼t1)에서의 설정 전압(Vss)은, 구동 트랜지스터(T3)에 역바이어스를 인가하도록, 구동 트랜지스터(T3)와 유기 EL 소자(0LED)를 접속하는 노드 (N2)의 전압(V2)보다도 낮은 전압일 필요가 있다. 또한, 구동 기간(t2∼t3)에서의 설정 전압(Vdd)은, 구동 트랜지스터(T3)에 순 바이어스를 인가하여, 구동 전류(Io1ed)의 경로 형성을 허용하도록, 노드(N2)의 전압(V2)보다도 높은 전압일 필요가 있다. 초기화 기간(t0∼t1)에서 VL=Vss로 함으로써, 구동 트랜지스터(T3)에 역바이어스가 인가되고, 이 바이어스 상태 하에서 Vth 보상이 행해진다.
Vth 보상을 행함으로써, 구동 전류(Io1ed)에 대한 Vth의 불균형의 영향을 저감할 수 있다. 또한, 역바이어스의 인가를 행함으로써, 구동 트랜지스터(T3)에서의 Vth의 시프트, 즉 Vth가 경시(經時) 변화해 버리는 현상을 유효하게 억제하는 것이 가능하게 된다. 그리고, Vth 보상과 역바이어스의 인가를 동일한 동작 프로세스(초기화 기간(t0∼tl))로 행함으로써, 동작 설계에 있어서의 플렉시빌리티의 향상을 도모할 수 있게 된다. 또한, 본 실시예에서는, 초기화 기간(t0∼t1)에서, 전원선(L)의 전압(VL)을 기준 전압(Vss)으로 떨어뜨림으로써, 구동 트랜지스터(T3)에 역바이어스를 인가하고 있다. 그렇지만, 이 기간(t0∼t1)에서의 전압(VL)을 Vss보다도 낮은 전압(Vrvs)으로 설정해도 좋다. 이 경우, 전원선(L)의 전압(Vrvs) 이 유기 EL 소자(OLED)의 대향 전극 측의 전압(Vss)보다도 낮게 되므로, 구동 트랜지스터(T3)뿐만 아니라, 유기 EL 소자(0LED)에도 역바이어스를 인가할 수 있다. 그 결과, 유기 EL 소자(OLED)의 장기 수명화를 도모할 수 있게 된다. 또한, 본 실시예의 개념을 확장하면, 구동 트랜지스터(T3)에 순 바이어스가 아닌 상태, 즉 비순 바이어스를 인가한 다음 Vth 보상을 행함으로써, 상술한 효과를 상주할 수 있다. 따라서, 비순 바이어스의 하나인 역바이어스는 최선의 실시예이지만, 본 발명 은 이것에 한정되는 것은 아니다. 또한, 이런 점들은, 후술하는 각 실시예에 대해서도 같다.
(제 2 실시예)
본 실시예는, 도 2에 나타낸 화소 회로에 있어서, 구동 트랜지스터(T3)에 역바이어스를 보다 적극적으로 인가하는 수법에 관한 것이다. 이 화소 회로의 구성에 대해서는, 상술한 바와 같기 때문에, 여기서의 설명을 생략한다.
도 5는 본 실시예에 따른 동작 타이밍 차트이다. 본 실시예에서는, 구동 기간(t2∼t3)의 후반에 역바이어스 기간(t2'∼t3)을 설치하고, 이 기간(t2'∼t3)에, 전원선(L)의 전압(VL)을 기준 전압(Vss)(대향 전극의 전압)보다도 낮은 Vrvs로 설정한다. 이에 의해서, 유기 EL 소자(0LED)의 발광이 정지하고, 유기 EL 소자(0LED) 및 구동 트랜지스터(T3)의 쌍방으로 역바이어스가 인가된다.
본 실시예에 의하면, 상술한 제 1 실시예와 같은 효과를 갖는 외에, 역바이어스 기간(t2'∼t3)에서, 보다 효과적으로 유기 EL 소자(OLED)에도 역바이어스가 인가되므로, 유기 EL 소자(OLED)의 장기 수명화를 도모할 수 있게 된다.
(제 3 실시예)
도 6은 본 실시예에 따른 볼티지 팔로우형 전압 프로그램 방식의 화소 회로도이다. 이 화소 회로에 관해서, 도 1에 나타낸 1개의 전원선(L)은, 제 1 전원선(La)과, 제 2 전원선(Lb)을 포함하고 있다. 1개의 화소 회로는, 유기 EL 소자(OLED), 3개의 n채널형의 트랜지스터(T1∼T3) 및 데이터를 유지하는 2개의 커패시터(C1, C2)에 의해서 구성되어 있다. 또한, 보상 트랜지스터(T2)의 임계값(Vth2)은, 구동 트랜지스터(T3)의 임계값(Vth1)과 거의 동일하게 되도록 설정되어 있다. 동일 프로세스로 제조되고, 표시부(1) 상에서 극히 근접하여 배치된 트랜지스터(T2, T3)에 관해서는, 실제의 제품에 있어서도, 이들의 전기적 특성을 거의 동일하게 설정할 수 있다.
스위칭 트랜지스터(T1)의 게이트는, 주사 신호(SEL)가 공급되는 주사선(Y)에 접속되어 있다. 이 트랜지스터(T1)의 한쪽의 단자는, 데이터선(X)에 접속되어 있고, 다른 쪽의 단자는, 제 1 커패시터(C1)의 한쪽 전극에 접속되어 있다. 이 커패시터(C1)의 다른 쪽 전극은, 노드(N1)에 접속되어 있다. 이 노드(N1)에는, 제 1 커패시터(C1) 이외에, 구동 트랜지스터(T3)의 게이트와, 보상 트랜지스터(T2)의 한쪽의 단자(및 그 게이트)와, 제 2 커패시터(C2)의 한쪽의 전극이 공통 접속되어 있다. 구동 트랜지스터(T3)의 한쪽의 단자는 제 1 전원선(La)에 접속되어 있고, 다른 쪽의 단자는 노드(N2)에 접속되어 있다. 이 노드(N2)에는, 구동 트랜지스터(T3) 이외에, 유기 EL 소자(OLED)의 애노드 및 제 2 커패시터(C2)의 다른 쪽 전극이 공통 접속되어 있다. 유기 EL 소자(OLED)의 캐소드에는 기준 전압(Vss)이 고정적으로 인가되어 있다. 제 2 커패시터(C2)는 구동 트랜지스터(T3)의 게이트와 노드(N2) 사이에 설치되어 있고, 이것에 의해서, 볼티지 팔로우형의 회로가 구성된다. 보상 트랜지스터(T2)의 다른 쪽 단자는, 제 2 전원선(Lb)에 접속되어 있다.
도 7은 도 6에 나타낸 화소 회로의 동작 타이밍 차트이다. 제 1 실시예와 같이, 1F에 상당하는 기간(t0∼t3)은, 초기화 기간(t0∼t1), 데이터 기입 기간(t1∼t2) 및 구동 기간(t2∼t3)으로 대별된다.
우선, 초기화 기간(t0∼t1)에서는, 보상 트랜지스터(T2) 및 구동 트랜지스터(T3)의 쌍방에 대한 역바이어스의 인가와 Vth 보상이 동시에 행해진다. 구체적으로는, 주사 신호(SEL)가 L 레벨이 되고, 스위칭 트랜지스터(T1)가 오프 하고, 제 1 커패시터(C1)와 데이터선(X) 이 전기적으로 분리된다. 여기서, 제 2 전원선(Lb)의 전압(VLb)은 Vss로 설정되어 있고, 앞의 1F의 구동 프로세스에 의해서, 노드(N1)의 전압(V1)보다도 낮아진다. 이러한 전위 관계에서, 보상 트랜지스터(T2)의 채널 영역을 끼고 배치된 2개의 단자 중 자기의 게이트와 접속된 단자는 드레인으로써 기능하여, 순방향으로 바이어스(구동 기간(t2∼t3)의 바이어스 관계를 순 바이어스로 하면 역바이어스)된 다이오드 접속이 된다.
이에 의해서, 도 8의 (a)에 나타낸 바와 같이, 노드(N1)의 전압(V1)이 오프셋 레벨(Vss+Vth1)이 될 때까지, 노드(N1)로부터 제 2 전원선(Lb)을 향하여 초기화 전류가 되는 전류(I1)가 흐른다. 노드(N1)에 접속된 커패시터(C1, C2)는, 데이터의 기입에 앞서, 노드(N1)의 전압(V1)이 오프셋 레벨(Vss+Vth)이 되는 전하 상태로 설정된다.
또한, 제 1 전원선(La)의 전압(VLa)도 Vss에 설정되고, 앞의 1F의 구동 프로세스에 의해서, 노드(N2)의 전압(V2)보다도 낮게 된다. 그 때문에, 구동 트랜지스터(T3)에도 역바이어스가 인가되고, 노드(N2)로부터 제 1 전원선(La)을 향하여 전류(I2)가 흐른다. 전류(I2)는 구동 트랜지스터(T3)의 특성의 변화나 열화의 억제에 기여한다.
데이터 기입 기간(t1∼t2)에서는, 초기화 기간(t0∼t1)에서 설정된 오프셋 레벨(Vss+Vth1)을 기준으로, 커패시터(C1, C2)에 대한 데이터의 기입이 행해진다. 구체적으로는, 우선, 제 2 전원선(Lb)의 전압(VLb)이 Vss로부터 Vdd로 상승하고, 전압(VLb)이 노드(N1)의 전압(V1)보다도 높아진다. 이에 의해서, 초기화 기간(t0∼t1)은 역방향의 바이어스(구동 기간(t2∼t3)의 바이어스 관계를 순방향으로 하면 순 바이어스)가 보상 트랜지스터(T2)에 인가되어, 노드(N1)와 제 2 전원선(Lb)이 전기적으로 분리된다. 이 전압(VLb)의 상승과 동기하여, 주사 신호(SEL)가 H 레벨로 상승하여 스위칭 트랜지스터(T1)가 온 한다. 이에 의해서, 데이터선(X)과 제 1 커패시터(C1)가 전기적으로 접속된다. 또한, 타이밍 t1로부터 소정의 시간이 경과한 시점에서, 데이터선(X)의 전압(Vx)이 기준 전압(Vss)으로부터 데이터 전압(Vdata)으로 상승한다. 도 8의 (b)에 나타낸 바와 같이, 데이터선(X) 및 노드(N1)는, 제 1 커패시터(C1)를 통하여 용량 결합하고 있다. 그 때문에, 이 노드(N1)의 전압(V1)은 수식 4에 나타낸 바와 같이, 오프셋 레벨(Vss+Vth1)을 기준으로 하여 αㆍΔVdata 분만큼 상승한다. 커패시터(C1, C2)는 수식 4에서 산출되는 전압(V1)으로 되는 전하 상태로 설정된다. 또한, 이 기간(t1∼t2)에서, 제 1 전원선(La)은 VLa=Vss로 설정되어 있기 때문에, 구동 전류(Io1ed)가 흐르지 않고, 유기 EL 소자(OLED)는 발광하지 않는다.
(수식 4)
V1=Vss+Vth1+αㆍΔVdata
=Vss+Vth1+α(Vdata-Vss)
구동 기간(t2∼t3)에서는, 구동 트랜지스터(T3)의 채널 전류(Ids)에 상당하 는 구동 전류(Io1ed)가 유기 EL 소자(OLED)를 흘러, 유기 EL 소자(OLED)가 발광한다. 구체적으로는, 주사 신호(SEL)가 다시 L 레벨이 되어, 스위칭 트랜지스터(T1)가 오프 한다. 이에 의해서, 데이터 전압(Vdata)이 공급되는 데이터선(X)과 제 1 커패시터(C1)가 전기적으로 분리되지만, 구동 트랜지스터(T3)의 게이트(N1)에는, 커패시터(C1, C2)에 유지되고 있는 데이터에 따른 게이트 전압(Vg)이 계속 인가된다. 또한, 주사 신호(SEL)의 하강과 동기하여 제 1 전원선(La)이 VLa=Vdd가 된다. 그 결과, 도 8의 (c)에 나타낸 바와 같이, 제 1 전원선(La)으로부터 유기 EL 소자(OLED)의 캐소드 측을 향하는 방향으로 구동 전류(Io1ed)의 경로가 형성된다. 구동 트랜지스터(T3)가 포화 영역에서 동작하는 것을 전제로 하여, 유기 EL 소자(OLED)를 흐르는 구동 전류(Io1ed)는, 수식 5에 의거하여 산출된다.
(수식 5)
Io1ed=Ids
=β/2(Vgs-Vth2)2
여기서, 구동 트랜지스터(T3)의 게이트 전압(Vg)으로서 수식 1에서 산출된 V1을 대입하면, 수식 5는 수식 6과 같이 변형할 수 있다.
(수식 6)
Ioled=β/2(Vg-Vs-Vth2)2
=β/2{(Vss+Vth1+αㆍΔVdata)-Vs-Vth2}2
본 실시예에서는, 보상 트랜지스터(T2)의 임계값(Vth1)과 구동 트랜지스터 (T3)의 임계값(Vth2) 이 대략 같게 설정되어 있다. 따라서, 동 수식에 있어서, Vth1과 Vth2가 상쇄되므로, 결과적으로 수식 7과 같이 정리할 수 있다. 동 수식에서 알 수 있듯이, 유기 EL 소자(0LED)는, 트랜지스터(T2, T3)의 임계값(Vth1, Vth2)에 의존하지 않는 구동 전류(Io1ed)에 의거하여 발광하고, 이에 따라 화소(2)의 계조가 설정된다.
(수식 7)
Ioled=β/2(Vss+αㆍΔVdata-Vs)2
이와 같이, 본 실시예에 의하면, Vth 보상을 행할 때에, 보상 트랜지스터(T2) 및 구동 트랜지스터(T3)의 쌍방에 대한 역바이어스의 인가를 행한다. 이에 의해서, 제 1 실시예와 같은 이유로, Vth 보상과 Vth 시프트의 억제를 동일한 동작 프로세스(초기화 기간(t0∼tl))에서 행할 수 있고, 동작 설계상의 플렉시빌리티의 향상을 도모할 수 있다.
또한, 본 실시예에 있어서도, 제 2 실시예와 같은 이유로, 구동 기간(t2∼t3)의 후반에 역바이어스 기간(t2'∼t3)을 마련하고, 이 기간(t2'∼t3)에 전원선(La, Lb)의 전압(VLa, VLb)을 모두 Vrvs에 설정해도 좋다.
또한, 구동 트랜지스터(T3) 및 보상 트랜지스터(T2)를 본 실시예와 같이, 각각 다른 제 1 전원선(La) 및 제 2 전원선(Lb)에 접속하는 것은 아니고, 동일한 전원선에 접속해도 좋다. 즉, 보상 트랜지스터(T2)의 자기의 채널 영역을 끼고 배치된 2개의 단자 중 어느 한쪽 단자의 전압 레벨을, 구동 트랜지스터(T3)의 자기의 채널 영역을 끼고 배치된 2개의 단자 중 어느 한쪽 단자의 전압 레벨과 동일 레벨이 되도록 설정하도록 해도 좋다. 이에 따라, 1화소 회로 당의 배선 수를 저감할 수 있다.
(제 4 실시예)
도 9는 본 실시예에 따른 볼티지 팔로우형 전압 프로그램 방식의 화소 회로도이다. 이 화소 회로에 관해서, 도 1에 나타낸 1개의 주사선(Y)은, 주사 신호(SEL1∼SEL4)가 각각 공급되는 4개의 주사선(Ya∼Yd)을 포함하는 동시에, 도 1에 나타낸 1개의 전원선(L)은 2개의 전원선(La, Lb)을 포함하고 있다. 1개의 화소 회로는 유기 EL 소자(0LED), 5개의 n채널형의 트랜지스터(T1∼T5) 및 데이터를 유지하는 2개의 커패시터(C1, C2)를 갖는다. 이 화소 회로는, 도 2에 나타낸 화소 회로를 기본으로 하고, 이것에 2개의 트랜지스터(T4, T5)를 부가한 구성으로 되어 있다.
구체적으로는, 제 1 스위칭 트랜지스터(T1)의 게이트는, 제 1 주사 신호(SEL1)가 공급되는 제 1 주사선(Ya)에 접속되어 있다. 이 트랜지스터(T1)의 한쪽의 단자는 데이터선(X)에 접속되어 있고, 다른 쪽의 단자는 제 1 커패시터(C1)의 한쪽 전극에 접속되어 있다. 이 커패시터(C1)의 다른 쪽 전극은 노드(N1)에 접속되어 있다. 이 노드(N1)에는, 제 1 커패시터(C1) 이외에, 구동 트랜지스터(T3)의 게이트, 제 2 스위칭 트랜지스터(T2)의 한쪽의 단자 및 제 2 커패시터(C2)의 한쪽의 전극이 공통 접속되어 있다. 구동 트랜지스터(T3)의 한쪽의 단자는 제 1 전원선(La)에 접속되어 있고, 다른 쪽의 단자는 노드(N2)에 접속되어 있다. 이 노드 (N2)에는, 구동 트랜지스터(T3) 이외에, 제 2 스위칭 트랜지스터(T2)의 다른 쪽 단자, 제 2 커패시터(C2)의 다른 쪽 전극, 제 3 스위칭 트랜지스터(T4)의 한쪽의 단자 및 제 4 스위칭 트랜지스터(T5)를 통하여, 유기 EL 소자(0LED)의 애노드가 공통 접속되어 있다. 유기 EL 소자(OLED)의 캐소드에는, 기준 전압(Vss)이 고정적으로 인가되어 있다. 제 2 커패시터(C2)는 구동 트랜지스터(T3)의 게이트와 노드(N2) 사이에 설치되어 있고, 이것에 의해서, 볼티지 팔로우형의 회로가 구성된다. 제 2 스위칭 트랜지스터(T2)는, 제 2 커패시터(C2)와 병렬로 설치되어 있고, 그 게이트는 제 2 주사 신호(SEL2)가 공급되는 제 2 주사선(Yb)에 접속되어 있다. 제 3 스위칭 트랜지스터(T4)의 다른쪽의 단자는, 제 2 전원선(Lb)에 접속되어 있고, 그 게이트는 제 3 주사 신호(SEL3)가 공급되는 제 3 주사선(Yc)에 접속되어 있다. 또한, 제 4 스위칭 트랜지스터(T5)의 게이트는, 제 4 주사 신호(SEL4)가 공급되는 제 4 주사선(Yd)에 접속되어 있다.
도 10은 도 9에 나타낸 화소 회로의 동작 타이밍 차트이다. 본 실시예에 있어서, 1F에 상당하는 기간(t0∼t3)에는, 초기화 기간(t0∼t1), 데이터 기입 기간(t1∼t2) 및 구동 기간(t2∼t2')에 부가하여, 유기 EL 소자(OLED)에 역바이어스를 인가하는 역바이어스 기간(t2'∼t3)이 설정되어 있다.
초기화 기간(t0∼t1)에서는, 구동 트랜지스터(T3)에 대한 역바이어스의 인가와 Vth 보상이 동시에 행해진다. 구체적으로는, 주사 신호(SEL1, SEL4)가 L 레벨이 되어, 스위칭 트랜지스터(Tl, T5)가 모두 오프 한다. 이에 의해서, 제 1 커패시터(C1)와 데이터선(X)이 전기적으로 분리되는 동시에, 유기 EL 소자(0LED)와 노 드(N2)가 전기적으로 분리된다. 또한, 제 2 주사 신호(SEL2)가 H 레벨이 되어, 제 2 스위칭 트랜지스터(T2)가 온 한다. 또, 초기화 기간(t0∼t1)의 일부 기간(전반)에서, 제 3 주사 신호(SEL3)가 H 레벨이 되어, 제 3 스위칭 트랜지스터(T4)가 온 한다. 여기서, 제 1 전원선(La)은 VLa=Vss로 설정되어 있고, 제 2 전원선(Lb)의 전압(VLb)은 VLb=Vdd에 설정되어 있다. 이러한 전압 관계에서, 구동 트랜지스터(T3)에는, 구동 전류(Io1ed)가 흐르는 방향과는 역방향의 바이어스가 인가되고, 자기의 게이트와 자기의 드레인(노드(N2) 측의 단자)이 순방향으로 접속된 다이오드 접속이 이루어진다. 그 후, 제 3 주사 신호(SEL3)가 L 레벨로 하강하여, 제 3 스위칭 트랜지스터(T4)가 오프 하면, 노드(N2)의 전압(V2)(및 이것과 직결한 노드(N1)의 전압(V1))이 오프셋 레벨(Vss+Vth)로 설정된다. 노드(N1)에 접속된 커패시터(C1, C2)는, 데이터의 기입에 앞서 노드(N1)의 전압(V1)이 오프셋 레벨(Vss+Vth)이 되는 전하 상태로 설정된다.
데이터 기입 기간(t1∼t2)에서는, 초기화 기간(t0∼t1)에서 설정된 오프셋 레벨(Vss+Vth)을 기준으로, 커패시터(C1, C2)에 대한 데이터의 기입이 행해진다. 구체적으로는, 제 2 주사 신호(SEL2)가 L 레벨로 하강하여, 제 2 스위칭 트랜지스터(T2)가 오프 하고, 구동 트랜지스터(T3)의 다이오드 접속이 해제된다. 이 주사 신호(SEL2)의 하강과 동기하여, 제 1 주사 신호(SEL1)가 H 레벨로 상승하여, 제 1 스위칭 트랜지스터(T1)가 온 한다. 이에 의해서, 데이터선(X)과 제 1 커패시터(C1)가 전기적으로 접속된다. 또한, 타이밍 t1로부터 소정 시간이 경과한 시점에서, 데이터선(X)의 전압(Vx)이 기준 전압(Vss)으로부터 데이터 전압(Vdata)으로 상 승한다. 제 1 커패시터(C1)를 통한 용량 결합에 의해, 노드(N1)의 전압(V1)은, 오프셋 레벨(Vss+Vth)을 기준으로 하여 αㆍΔVdata 분만큼 상승하고, 이것에 따른 데이터가 커패시터(C1, C2)에 기입된다. 또한, 이 기간(t1∼t2)에서, 제 4 스위칭 트랜지스터(T5)가 오프 되어 있으므로, 구동 전류(Io1ed)가 흐르지 않고, 유기 EL 소자(0LED)는 발광하지 않는다.
구동 기간(t2∼t2')에서는, 제 1 주사 신호(SEL1)가 L 레벨로 하강하여 제 1 스위칭 트랜지스터(T1)가 오프 한다. 또한, 이 상승과 동기하여 제 4 주사 신호(SEL4)가 H 레벨로 상승하고 제 4 스위칭 트랜지스터(T5)가 온 하는 동시에 제 1 전원선(La)도 VLa=Vdd가 된다. 이에 의해서, 구동 전류(Io1ed)가 유기 EL 소자(OLED)를 흘러서, 유기 EL 소자(OLED)가 발광한다. 상술한 이유로, 구동 전류(Io1ed)는 구동 트랜지스터(T3)의 임계값(Vth)에 거의 의존하지 않다.
역바이어스 기간(t2'∼t3)에서는, 제 3 주사 신호(SEL3)가 H 레벨로 상승하는 동시에, 제 1 전원선(La)의 전압(VLa)이 Vdd로부터 Vss로 하강한다. 또한, 이 기간(t2'∼t3)에서는, 제 2 전원선(Lb)이 VLb=Vrvs로 되어 있다. 따라서, 노드(N2)에 제 2 전원선(Lb)의 전압(Vrvs)이 직접 인가되어 V2=Vrvs가 되므로, 유기 EL 소자(OLED)에 역바이어스가 인가된다.
본 실시예에 의하면, 상술한 각 실시예와 마찬가지로, Vth 보상과 Vth 시프트의 억제를 동일한 동작 프로세스(초기화 기간(t0∼tl))에서 행할 수 있고, 동작 설계상의 플렉시빌리티의 향상을 도모할 수 있다. 또한, 역바이어스 기간(t2'∼t3)에서, 유기 EL 소자(OLED)에 역바이어스를 인가하고 있으므로, 유기 EL 소자 (OLED)의 장기 수명화를 도모할 수 있다.
(제 5 실시예)
도 11은 본 실시예에 따른 전압 프로그램 방식의 화소 회로도이다. 이 화소 회로는, 상술한 각 실시예와는 달리, 볼티지 팔로우형으로 되어 있지 않다. 1개의 화소 회로는, 유기 EL 소자(0LED), 3개의 n채널형의 트랜지스터(T1∼T3) 및 데이터를 유지하는 1개의 커패시터(C1)에 의해서 구성되어 있다.
제 1 스위칭 트랜지스터(T1)의 게이트는, 제 1 주사 신호(SEL1)가 공급되는 제 1 주사선(Ya)에 접속되어 있다. 이 트랜지스터(T1)의 한쪽 단자는 데이터선(X)에 접속되어 있고, 다른 쪽 단자는 제 1 커패시터(C1)의 한쪽 전극에 접속되어 있다. 이 커패시터(C1)의 다른 쪽 전극은 노드(N1)에 접속되어 있다. 이 노드(N1)에는, 제 1 커패시터(C1) 이외에, 구동 트랜지스터(T3)의 게이트 및 제 2 스위칭 트랜지스터(T2)의 한쪽의 단자가 공통 접속되어 있다. 구동 트랜지스터(T3)의 한쪽의 단자는 전원선(L)에 접속되어 있고, 다른 쪽의 단자는 노드(N2)에 접속되어 있다. 이 노드(N2)에는, 구동 트랜지스터(T3) 이외에, 유기 EL 소자(0LED)의 애노드(양극) 및 제 2 스위칭 트랜지스터(T2)의 다른 쪽 단자가 공통 접속되어 있다. 유기 EL 소자(0LED)의 캐소드(음극)에는, 전원 전압(Vdd)보다도 낮은 기준 전압(Vss)(예를 들어 O V)이 고정적으로 인가되어 있다. 제 2 스위칭 트랜지스터(T2)의 게이트는 제 2 주사 신호(SEL2)가 공급되는 제 2 주사선(Yb)에 접속되어 있다.
이 화소 회로의 동작은, 도 3의 타이밍 차트에 나타낸 대로이며, 제 2 커패시터(C2)가 개재하지 않는 점을 제외하면, 제 1 실시예와 같은 동작이 되므로, 여 기서의 설명을 생략한다.
본 실시예에 의하면, 볼티지 팔로우형이 아닌 전압 프로그램 방식의 화소 회로에 있어서도, Vth 보상과 Vth 시프트의 억제를 동일한 동작 프로세스(초기화 기간(t0∼t1))에서 행할 수 있다. 그 결과, 이러한 화소 회로 에서의 동작 설계상의 플렉시빌리티의 향상을 도모할 수 있다.
또한, 상술한 실시예에서는, 전기 광학 소자로서 유기 EL 소자(OLED)를 사용한 예에 대해서 설명했다. 그렇지만, 본 발명은 이것에 한정되는 것이 아니고, 구동 전류에 따라 휘도가 설정되는 전기 광학 소자(무기 LED 표시 장치, 필드ㆍ에미션 표시 장치 등), 혹은 구동 전류에 따른 투과율ㆍ반사율을 나타내는 전기 광학 장치(일렉트로클로믹 표시 장치, 전기영동 표시 장치 등)에 대해서도 넓게 적용 가능하다.
또한, 상술한 실시예에 따른 전기 광학 장치는, 예를 들어 텔레비전, 프로젝터, 휴대 전화기, 휴대 단말, 모바일형 컴퓨터, 퍼스널 컴퓨터 등을 포함하는 여러가지 전자 기기에 실장 가능하다. 이들의 전자 기기에 상술한 전기 광학 장치를 실장하면, 전자 기기의 상품 가치를 한층 높일 수 있어, 시장에서의 전자 기기의 상품 소구력(訴求力)의 향상을 도모할 수 있다.
또, 본 발명의 특징은, 구동 트랜지스터의 Vth 보상과 이것에 대한 역바이어스의 인가를 동일한 동작 프로세스로 행한다는 점에 있다. 따라서, 본 발명의 개념은, 전기 광학 장치 이외의 전자 회로, 예를 들어 특개평8-305832호 공보에 개시된 지문 센서, 혹은 본원 출원인의 선원인 일본국 특원2003-107936호에 개시된 바 이오칩이라고 하는 각종의 센싱을 고감도로 행하는 것에 대해서도 넓게 적용 가능하다. 전자 회로의 기본 구성은, 상술한 각 실시예에 따른 화소 회로에서의 전기 광학 소자(유기 EL 소자(OLED))를 전류 검출 회로로 바꾼 점 이외는 같다. 이 전자 회로의 동작으로서는, 우선 구동 트랜지스터의 게이트와 한쪽의 단자를 접속하고, 구동 트랜지스터에 비순 바이어스를 인가한다. 이에 의해서, 구동 트랜지스터의 게이트에 접속된 노드의 전압을 오프셋 전압(Vss+Vth)으로 설정한다. 다음으로, 노드와 용량 결합한 데이터선에 가변 전압원으로부터의 전압을 공급함으로써, 노드에 접속된 커패시터에 대해서, 오프셋 레벨(Vss+Vth)을 기준으로 한 데이터의 기입을 행한다. 또한, 구동 트랜지스터에 순 바이어스를 인가함으로써, 커패시터에 유지된 데이터에 따른 전류를 발생하고, 이것을 전류 검출 회로에 공급한다. 전류 검출 회로는, 구동 트랜지스터를 흐르는 전류의 전류량을 계측한다.
이상의 설명에 따르면, 본 발명은 트랜지스터의 특성 불균형을 보상하는 신규 전자 회로 등을 제공할 수 있을 뿐만 아니라, 이러한 전자 회로 등에 있어서, Vth 보상과 역바이어스의 인가를 하나의 동작 프로세스로 행함으로써, 동작 설계상의 플렉시빌리티(flexibility)의 향상을 도모할 수 있다.

Claims (42)

  1. 전자 회로의 구동 방법으로서,
    제 1 단자와, 제 2 단자와, 상기 제 1 단자와 상기 제 2 단자 사이에 배치된 채널 영역을 갖는 구동 트랜지스터의 게이트와 상기 제 1 단자를 전기적으로 접속한 상태에서, 상기 제 1 단자가 상기 구동 트랜지스터의 드레인으로써 기능하도록, 상기 제 1 단자와 상기 제 2 단자 사이에 전위차를 생기게 하는 제 1 스텝과,
    데이터 신호를 상기 구동 트랜지스터의 상기 게이트에 공급함으로써 설정된 상기 구동 트랜지스터의 도통 상태에 따른 구동 전압 및 구동 전류 중 적어도 어느 하나를, 상기 제 2 단자가 상기 구동 트랜지스터의 드레인으로써 기능하도록 피구동 소자에 공급하는 제 2 스텝을 포함하는 것을 특징으로 하는 전자 회로의 구동 방법.
  2. 제 1 항에 있어서,
    상기 제 1 스텝을 계기로 하여, 상기 제 1 단자와 상기 제 2 단자 사이에 초기화 전류를 흐르게 하여, 상기 구동 트랜지스터의 게이트의 전압을 상기 구동 트랜지스터의 임계값에 따른 오프셋 레벨로 설정하는 것을 특징으로 하는 전자 회로의 구동 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 전자 회로는,
    제 1 전극과 제 2 전극을 구비하는 동시에, 상기 제 1 전극과 상기 제 2 전극 사이에 용량이 형성되는 커패시터를 포함하고,
    상기 게이트는 상기 제 1 전극에 접속되고,
    상기 제 1 스텝을 행한 뒤, 상기 게이트를 플로팅 상태로 하여, 상기 데이터 신호를, 상기 커패시터를 통한 용량 결합에 의해서 상기 게이트에 공급하고, 상기 도통 상태를 설정하는 것을 특징으로 하는 전자 회로의 구동 방법.
  4. 제 1 항에 있어서,
    상기 제 2 스텝을 행하는 기간의 적어도 일부의 기간에서, 상기 제 1 단자와 상기 구동 트랜지스터의 상기 게이트의 전기적 접속을 끊는 것을 특징으로 하는 전자 회로의 구동 방법.
  5. 제 2 항에 있어서,
    상기 피구동 소자는, 상기 제 1 단자에 접속된 동작 전극과, 대향 전극과, 상기 동작 전극과 상기 대향 전극 사이에 배치된 기능층을 구비하고,
    상기 제 1 스텝 및 상기 제 2 스텝을 행하고 있는 동안은, 적어도 상기 대향 전극의 전압을, 소정의 전압 레벨로 고정하는 것을 특징으로 하는 전자 회로의 구동 방법.
  6. 제 5 항에 있어서,
    상기 제 1 스텝을 행하는 적어도 일부의 기간에서, 상기 제 2 단자의 전압 레벨을 상기 소정의 전압 레벨보다도 낮게 설정하는 것을 특징으로 하는 전자 회로의 구동 방법.
  7. 제 5 항에 있어서,
    상기 제 1 단자의 전압 레벨을 상기 소정의 전압 레벨보다 낮은 전압 레벨로 설정하는 제 3 스텝을 더 포함하고,
    상기 제 3 스텝을 행하고 있는 기간은, 상기 대향 전극의 전압을 상기 소정의 전압 레벨로 고정하는 것을 특징으로 하는 전자 회로의 구동 방법.
  8. 전자 회로의 구동 방법에 있어서,
    상기 전자 회로는,
    제 1 단자와, 제 2 단자와, 상기 제 1 단자와 상기 제 2 단자 사이에 배치된 채널 영역을 갖는 구동 트랜지스터와,
    제 3 단자와, 제 4 단자와, 상기 제 3 단자와 상기 제 4 단자 사이에 배치된 채널 영역을 갖고, 자기(自己)의 게이트와 상기 제 3 단자가 접속된 보상 트랜지스터를 포함하고,
    상기 제 3 단자가 상기 보상 트랜지스터의 드레인으로써 기능하도록, 상기 제 3 단자와 상기 제 4 단자 사이에 전위차를 생기게 하는 제 1 스텝과,
    데이터 신호를 상기 구동 트랜지스터의 상기 게이트에 공급함으로써 설정된 상기 구동 트랜지스터의 도통 상태에 따른 구동 전압 및 구동 전류 중 적어도 어느 하나를, 상기 피구동 소자에 공급하는 제 2 스텝을 포함하고,
    상기 제 2 스텝을 행하고 있는 기간의 적어도 일부의 기간에서, 상기 제 4 단자의 전압 레벨을 상기 제 1 스텝을 행하고 있는 기간의 상기 제 4 단자의 전압 레벨과는 다른 전압 레벨로 설정하는 것을 특징으로 하는 전자 회로의 구동 방법.
  9. 제 8 항에 있어서,
    상기 제 1 스텝을 계기로 하여, 상기 제 3 단자와 상기 제 4 단자 사이에 초기화 전류를 흐르게 하고, 상기 구동 트랜지스터의 게이트를 상기 보상 트랜지스터의 임계값에 따른 오프셋 레벨로 설정하는 것을 특징으로 하는 전자 회로의 구동 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 제 2 스텝을 행하고 있는 기간의 적어도 일부의 기간에서, 상기 제 3 단자와 상기 제 4 단자의 전기적 접속을 절단하는 것을 특징으로 하는 전자 회로의 구동 방법.
  11. 제 8 항에 있어서,
    상기 제 1 스텝을 행하고 있는 기간의 적어도 일부의 기간에서, 상기 제 1 단자의 전압 레벨을 상기 제 2 단자의 전압 레벨보다 높게 설정하고,
    상기 제 2 스텝을 행하고 있는 기간의 적어도 일부의 기간에서, 상기 제 2 단자의 전압 레벨을 상기 제 1 단자의 전압 레벨보다 높게 설정하는 것을 특징으로 하는 전자 회로의 구동 방법.
  12. 제 8 항에 있어서,
    상기 피구동 소자는, 상기 제 1 단자에 접속된 동작 전극과, 대향 전극과, 상기 동작 전극과 상기 대향 전극 사이에 배치된 기능층을 구비하고,
    적어도, 상기 제 1 스텝 및 상기 제 2 스텝을 행하고 있는 기간은, 상기 대향 전극의 전압 레벨을, 소정의 레벨로 고정하는 것을 특징으로 하는 전자 회로의 구동 방법.
  13. 제 12 항에 있어서,
    상기 제 1 스텝을 행하는 적어도 일부 기간에서,
    상기 제 2 단자의 전압 레벨을 상기 소정의 전압 레벨보다도 낮게 설정하는 것을 특징으로 하는 전자 회로의 구동 방법.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 제 1 단자의 전압 레벨을 상기 소정의 전압 레벨보다 낮은 전압 레벨로 설정하는 제 3 스텝을 더 포함하고,
    상기 제 3 스텝을 행하고 있는 기간은, 상기 대향 전극의 전압을 상기 소정의 전압 레벨로 고정하는 것을 특징으로 하는 전자 회로의 구동 방법.
  15. 제 8 항에 있어서,
    상기 제 4 단자의 전압 레벨을, 상기 제 1 스텝 및 상기 제 2 스텝을 통하여, 상기 제 2 단자와 동일한 전압 레벨로 설정하는 것을 특징으로 하는 전자 회로의 구동 방법.
  16. 피구동 소자를 구동하기 위한 전자 회로로서,
    제 1 단자와 제 2 단자를 구비하고, 상기 제 1 단자와 상기 제 2 단자 사이에 채널 영역을 갖는 구동 트랜지스터와,
    제 1 전극과 제 2 전극을 구비하는 동시에, 상기 제 1 전극과 상기 제 2 전극 사이에 용량이 형성되는 제 1 커패시터와,
    상기 제 1 단자와 상기 구동 트랜지스터의 게이트 사이에 배치되고, 상기 제 1 단자와 상기 게이트 사이의 전기적 접속을 제어하는 제 1 트랜지스터를 포함하고,
    상기 제 1 전극은 상기 게이트에 접속되고, 상기 제 2 전극은 상기 제 1 단자에 접속되어 있는 것을 특징으로 하는 전자 회로.
  17. 제 16 항에 있어서,
    제 3 전극과 제 4 전극을 더 구비하는 동시에, 상기 제 3 전극과 상기 제 4 전극 사이에 용량이 형성되는 제 2 커패시터와,
    제 3 단자와, 제 4 단자와, 상기 제 3 단자와 상기 제 4 단자 사이에 배치된 채널 영역을 갖는 제 2 트랜지스터를 포함하고,
    상기 구동 트랜지스터의 상기 게이트는 상기 제 3 전극에 접속되고,
    상기 제 4 전극에는 상기 제 3 단자가 접속된 것을 특징으로 하는 전자 회로.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 제 1 단자와 상기 구동 트랜지스터의 상기 게이트가 상기 제 1 트랜지스터를 통하여 전기적으로 접속된 상태로 되는 제 1 기간의 적어도 일부의 기간에서,
    상기 제 1 단자가, 상기 구동 트랜지스터의 드레인으로써 기능하도록 상기 제 1 단자 및 상기 제 2 단자 중 적어도 어느 한쪽의 전압 레벨이 설정되고,
    상기 제 1 단자와 상기 구동 트랜지스터의 상기 게이트가 전기적으로 절단된 상태로 되는 제 2 기간의 적어도 일부의 기간에서,
    상기 제 2 단자가, 상기 구동 트랜지스터의 드레인으로써 기능하도록 상기 제 1 단자 및 상기 제 2 단자 중 적어도 어느 한쪽의 전압 레벨이 설정되는 것을 특징으로 하는 전자 회로.
  19. 피구동 소자를 구동하기 위한 전자 회로로서,
    제 1 단자와 제 2 단자를 구비하고, 상기 제 1 단자와 상기 제 2 단자 사이에 채널 영역을 갖는 구동 트랜지스터와,
    상기 제 1 단자와 상기 구동 트랜지스터의 게이트 사이에 배치되고, 상기 제 1 단자와 상기 게이트 사이의 전기적 접속을 제어하는 제 1 트랜지스터와,
    상기 제 1 단자와 상기 구동 트랜지스터의 상기 게이트가 상기 제 1 트랜지스터를 통하여 전기적으로 접속된 상태로 되는 제 1 기간의 적어도 일부의 기간에서,
    상기 제 1 단자가, 상기 구동 트랜지스터의 드레인으로써 기능하도록 상기 제 1 단자 및 상기 제 2 단자 중 적어도 어느 한쪽의 전압 레벨이 설정되고,
    상기 제 1 단자와 상기 구동 트랜지스터의 상기 게이트가 전기적으로 절단된 상태로 되는 제 2 기간의 적어도 일부의 기간에서,
    상기 제 2 단자가, 상기 구동 트랜지스터의 드레인으로써 기능하도록 상기 제 1 단자 및 상기 제 2 단자 중 적어도 어느 한쪽의 전압 레벨이 설정되는 것을 특징으로 하는 전자 회로.
  20. 제 19 항에 있어서,
    상기 제 1 기간을 계기로 하여, 상기 구동 트랜지스터의 상기 게이트의 전압 레벨은 상기 구동 트랜지스터의 임계값 전압에 따른 오프셋 레벨로 설정되고,
    상기 제 2 기간의 적어도 일부의 기간에서,
    상기 구동 트랜지스터의 상기 도통 상태에 따른 구동 전압 또는 구동 전류가 상기 피구동 소자에 공급되는 것을 특징으로 하는 전자 회로.
  21. 피구동 소자를 구동하기 위한 전자 회로로서,
    제 1 단자와 제 2 단자를 구비하고, 상기 제 1 단자와 상기 제 2 단자 사이에 채널 영역을 갖는 구동 트랜지스터와,
    제 3 단자와, 제 4 단자와, 상기 제 3 단자와 상기 제 4 단자 사이에 배치된 채널 영역을 구비하고, 상기 제 3 단자와 자기의 게이트가 접속된 보상(補償) 트랜지스터를 구비하고,
    상기 제 3 단자 및 상기 제 4 단자 중 어느 한쪽이 상기 구동 트랜지스터의 상기 게이트에 접속되고,
    상기 제 3 단자 및 상기 제 4 단자의 전압은, 각각 복수의 전압 레벨로 설정 가능한 것을 특징으로 하는 전자 회로.
  22. 제 21 항에 있어서,
    제 1 기간에서, 상기 제 3 단자가 상기 보상 트랜지스터의 드레인으로써 기능하도록, 상기 제 3 단자 및 상기 제 4 단자의 적어도 어느 한쪽의 전압 레벨이 설정되고,
    제 2 기간에서, 상기 제 3 단자와 상기 제 4 단자가 전기적으로 절단되도록 상기 제 3 단자 및 상기 제 4 단자의 적어도 어느 한쪽의 전압 레벨이 설정되고,
    상기 제 2 기간의 적어도 일부의 기간에서, 데이터 신호가 공급되었을 때에 설정된 상기 구동 트랜지스터의 도통 상태에 따른 구동 전압 또는 구동 전류가 상기 피구동 소자에 공급되고,
    상기 제 1 기간에서의 상기 제 4 단자의 전압 레벨과 상기 제 2 기간에서의 상기 제 4 단자의 전압 레벨은 서로 다른 것을 특징으로 하는 전자 회로.
  23. 제 22 항에 있어서,
    상기 전자 회로는, 제 1 전극과, 제 2 전극을 더 구비하고, 상기 제 1 전극과 상기 제 2 전극 사이에 용량이 형성된 커패시터를 포함하고,
    상기 제 1 전극은 상기 구동 트랜지스터의 상기 게이트에 접속되고,
    상기 제 1 기간을 계기로 하여, 상기 보상 트랜지스터의 상기 제 3 단자와 상기 제 4 단자 사이에 초기화 전류가 흐름으로써, 상기 구동 트랜지스터의 상기 게이트의 전압 레벨이, 상기 보상 트랜지스터의 임계값 전압에 따른 오프셋 레벨로 설정된 뒤,
    상기 데이터 신호에 대응하는 데이터 전압이 상기 제 2 전극에 인가됨에 따라 발생하는 상기 커패시터를 통한 용량 결합에 의해 상기 구동 트랜지스터의 상기 게이트가 상기 오프셋 레벨 및 상기 데이터 전압에 대응하는 전압 레벨로 설정되고, 상기 도통 상태가 설정되는 것을 특징으로 하는 전자 회로.
  24. 제 19 항 또는 제 21 항에 있어서,
    상기 제 4 단자 및 상기 제 3 단자 중 어느 한쪽의 전압 레벨은, 상기 제 1 기간 및 상기 제 2 기간을 통하여, 상기 제 2 단자와 동일한 전압 레벨로 설정되는 것을 특징으로 하는 전자 회로.
  25. 복수의 제 1 신호선과,
    복수의 제 2 신호선과,
    복수의 전자 회로를 포함하고,
    상기 복수의 전자 회로 각각은,
    제 1 단자와 제 2 단자를 구비하고, 상기 제 1 단자와 상기 제 2 단자 사이에 채널 영역을 갖는 구동 트랜지스터와,
    제 1 전극과 제 2 전극을 구비하는 동시에, 상기 제 1 전극과 상기 제 2 전극 사이에 용량이 형성되는 제 1 커패시터와,
    상기 제 1 단자와 상기 구동 트랜지스터의 게이트 사이에 배치되고, 상기 제 1 단자와 상기 게이트 사이의 전기적 접속을 상기 복수의 제 1 신호선을 통해 공급된 제 1 신호에 의해 제어하는 제 1 트랜지스터를 포함하고,
    상기 제 1 전극은 상기 게이트에 접속되고,
    상기 제 2 전극은 상기 제 1 단자에 접속되고,
    상기 복수의 제 2 신호선 중 하나의 제 2 신호선을 통해 공급된 제 2 신호에 기초하여 설정된 상기 구동 트랜지스터의 도통 상태에 따른 전압 레벨을 갖는 구동 전압 및 전류 레벨을 갖는 구동 전류 중 적어도 어느 하나가 피구동 소자에 공급되는 것을 특징으로 하는 전자 장치.
  26. 전기 광학 장치로서,
    복수의 데이터선과,
    복수의 주사선과,
    복수의 제 1 전원선과,
    상기 복수의 데이터선과 상기 복수의 주사선의 교차부에 대응하여 설치된 복수의 화소 회로와,
    상기 복수의 화소 회로의 각각은,
    전기 광학 소자와,
    제 1 단자와 제 2 단자를 구비하고, 상기 제 1 단자와 상기 제 2 단자 사이에 채널 영역을 갖는 구동 트랜지스터와,
    상기 제 1 단자와 상기 구동 트랜지스터의 게이트 사이에 배치되고, 상기 제 1 단자와 상기 게이트 사이의 전기적 접속을 제어하는 제 1 스위칭 트랜지스터를 포함하고,
    상기 복수의 데이터선 중 하나의 데이터선을 통하여 공급된 데이터 신호에 따라 상기 구동 트랜지스터의 도통 상태가 설정되고,
    상기 구동 트랜지스터의 상기 도통 상태에 따른 구동 전압 또는 구동 전류가 상기 전기 광학 소자에 공급되고,
    상기 제 1 단자와 상기 구동 트랜지스터의 게이트가 상기 제 1 스위칭 트랜지스터를 통하여 전기적으로 접속된 기간의 적어도 일부의 기간에서, 상기 제 1 단자가 드레인으로써 기능하도록, 상기 제 1 단자 및 상기 제 2 단자 중 적어도 어느 한쪽의 전압 레벨이 설정되고,
    상기 구동 전압 또는 상기 구동 전류가 상기 전기 광학 소자에 공급되고 있는 기간의 적어도 일부의 기간에서는,
    상기 제 2 단자가 드레인으로써 기능하도록, 상기 제 1 단자 및 상기 제 2 단자 중 적어도 어느 한쪽의 전압 레벨이 설정되는 것을 특징으로 하는 전기 광학 장치.
  27. 제 26 항에 있어서,
    상기 복수의 화소 회로의 각각은, 제 1 전극과 제 2 전극을 더 구비하는 동시에, 상기 제 1 전극과 상기 제 2 전극 사이에 용량이 형성되는 제 1 커패시터와,
    상기 하나의 데이터선과 상기 제 2 전극 사이의 전기적 접속을 제어하는 제 2 스위칭 트랜지스터를 포함하고,
    상기 구동 트랜지스터의 상기 게이트는 상기 제 1 전극에 접속되고,
    상기 제 1 단자가 상기 구동 트랜지스터의 드레인으로써 기능하는 기간의 적어도 일부의 기간에서, 상기 제 1 단자와 상기 제 2 단자 사이에 초기화 전류가 흘러, 상기 구동 트랜지스터의 상기 게이트는, 상기 구동 트랜지스터 임계값에 따른 오프셋 레벨로 설정되고,
    상기 오프셋 레벨이 설정된 뒤, 상기 제 2 스위칭 트랜지스터를 통하여 공급된 상기 데이터 신호의 상기 제 1 커패시터를 통한 용량 결합에 의해서, 상기 구동 트랜지스터의 상기 게이트 전압이 상기 오프셋 레벨 및 상기 데이터 신호에 따른 전압 레벨로 설정되는 것을 특징으로 하는 전기 광학 장치.
  28. 제 26 항 또는 제 27 항에 있어서,
    상기 복수의 화소 회로의 각각은,
    제 3 전극과 제 4 전극을 더 구비하는 동시에, 상기 제 3 전극과 상기 제 4 전극 사이에 용량이 형성되는 제 2 커패시터를 구비하고,
    상기 제 3 전극은 상기 구동 트랜지스터의 상기 게이트에 접속되고, 상기 제 4 전극은 상기 제 1 단자에 접속되어 있는 것을 특징으로 하는 전기 광학 장치.
  29. 제 26 항에 있어서,
    상기 제 2 단자는, 상기 복수의 전원선 중 하나의 전원선에 접속되고, 상기 하나의 전원선은 복수의 전압 레벨로 설정 가능한 것을 특징으로 하는 전기 광학 장치.
  30. 전기 광학 장치로서,
    복수의 데이터선과,
    복수의 주사선과,
    복수의 전원선과,
    상기 복수의 데이터선과 상기 복수의 주사선의 교차부에 대응하여 설치된 복수의 화소 회로와,
    상기 복수의 화소 회로의 각각은,
    전기 광학 소자와,
    제 1 단자와 제 2 단자를 구비하고, 상기 제 1 단자와 상기 제 2 단자 사이에 채널 영역을 갖는 구동 트랜지스터와,
    제 3 단자와, 제 4 단자와, 상기 제 3 단자와 상기 제 4 단자 사이에 배치된 채널 영역을 구비하고, 상기 제 3 단자와 자기의 게이트가 접속된 보상 트랜지스터를 포함하고,
    상기 복수의 데이터선 중 하나의 데이터선을 통하여 공급된 데이터 신호에 따라서, 상기 구동 트랜지스터의 도통 상태가 설정되고,
    상기 제 3 단자 및 상기 제 4 단자 중 어느 한쪽이, 상기 복수의 전원선 중 하나의 전원선에 접속되고,
    상기 구동 트랜지스터의 상기 도통 상태에 따른 구동 전압 또는 구동 전류가 상기 전기 광학 소자에 공급되고,
    상기 하나의 전원선의 전압은 복수의 전압 레벨로 설정할 수 있는 것을 특징으로 하는 전기 광학 장치.
  31. 제 30 항에 있어서,
    상기 제 3 단자가 상기 보상 트랜지스터의 드레인으로써 기능하고 있는 기간의 적어도 일부의 기간에서, 상기 하나의 전원선의 전압 레벨이 제 1 전압 레벨로 설정되고, 상기 구동 전압 또는 상기 구동 전류가 상기 전기 광학 소자에 공급되고 있는 적어도 일부의 기간은, 상기 하나의 전원선의 전압 레벨이 제 2 전압 레벨로 설정되고,
    상기 제 1 전압 레벨과 상기 제 2 전압 레벨은 서로 다른 것을 특징으로 하는 전기 광학 장치.
  32. 제 30 항 또는 제 31 항에 있어서,
    상기 제 3 단자가 상기 보상 트랜지스터의 드레인으로써 기능하고 있는 기간의 적어도 일부의 기간에서, 상기 구동 트랜지스터의 상기 게이트의 전압 레벨은 상기 보상 트랜지스터의 임계값 전압에 따른 오프셋 레벨로 설정되는 것을 특징으로 하는 전기 광학 장치.
  33. 제 32 항에 있어서,
    상기 제 4 단자는 상기 하나의 전원선에 접속되고,
    상기 제 1 전압 레벨은 상기 제 2 전압 레벨보다 낮은 것을 특징으로 하는 전기 광학 장치.
  34. 제 30 항에 있어서,
    상기 제 1 단자 및 상기 제 2 단자 중 어느 한쪽이 상기 하나의 전원선에 접속되어 있는 것을 특징으로 하는 전기 광학 장치.
  35. 제 30 항에 있어서,
    상기 제 1 단자 및 상기 제 2 단자 중 어느 한쪽은, 상기 복수의 전원선 중, 상기 하나의 전원선과는 상이한 다른 전원선에 접속되어 있는 것을 특징으로 하는 전기 광학 장치.
  36. 제 26 항 또는 제 30 항에 있어서,
    상기 복수의 전원선은, 상기 복수의 데이터선과 교차하는 방향으로 연장되어 있는 것을 특징으로 하는 전기 광학 장치.
  37. 제 26 항 또는 제 30 항에 있어서,
    상기 복수의 화소 회로에 포함되는 트랜지스터의 수는 3개뿐인 것을 특징으로 하는 전기 광학 장치.
  38. 제 26 항 또는 제 30 항에 기재된 전기 광학 장치를 실장한 것을 특징으로 하는 전자 기기.
  39. 전자 장치의 구동 방법으로서,
    구동 트랜지스터의 게이트와 한쪽의 단자를 접속하고, 상기 구동 트랜지스터에 비순(非順) 바이어스를 인가함으로써, 상기 구동 트랜지스터의 게이트에 접속된 노드의 전압을 상기 구동 트랜지스터의 임계값에 따른 오프셋 레벨로 설정하는 제 1 스텝과,
    상기 노드와 용량 결합한 데이터선에 가변 전압원으로부터의 전압을 공급함으로써, 상기 노드에 접속된 커패시터에 대해서, 상기 오프셋 레벨을 기준으로 한 데이터의 기입을 행하는 제 2 스텝과,
    상기 구동 트랜지스터에 순(順) 바이어스를 인가함으로써, 상기 커패시터에 유지된 데이터에 따른 전류를 발생하고, 해당 전류를 전류 검출 회로에 공급하는 제 3 스텝을 갖는 것을 특징으로 하는 전자 장치의 구동 방법.
  40. 전자 장치의 구동 방법으로서,
    제 1 단자와, 제 2 단자와, 상기 제 1 단자와 상기 제 2 단자 사이에 배치된 채널 영역을 갖는 구동 트랜지스터의 특성 불균형을 보상하는 스텝을 행하고 있는 기간의 적어도 일부의 기간에서, 상기 제 1 단자의 전압 레벨을 상기 제 2 단자의 전압 레벨보다 높게 하고,
    상기 피구동 소자에 상기 구동 트랜지스터의 도통 상태에 따른 구동 전압 또는 구동 전류를 공급하고 있는 적어도 일부 기간에서, 상기 제 1 단자의 전압 레벨을 상기 제 2 단자의 전압 레벨보다 낮게 하는 것을 특징으로 하는 전자 장치의 구동 방법.
  41. 제 40 항에 있어서,
    상기 제 1 단자와 상기 구동 트랜지스터의 게이트가 접속된 상태로 상기 보상 스텝을 행하는 것을 특징으로 하는 전자 장치의 구동 방법.
  42. 복수의 제 1 신호선과,
    복수의 제 2 신호선과,
    복수의 전자 회로를 포함하고,
    상기 복수의 전자 회로 각각은,
    피구동 소자와,
    제 1 단자와 제 2 단자를 구비하고, 상기 제 1 단자와 상기 제 2 단자 사이에 채널 영역을 갖는 구동 트랜지스터와,
    상기 제 1 단자와 상기 구동 트랜지스터의 게이트 사이에 배치되고, 상기 제 1 단자와 상기 게이트 사이의 전기적 접속을 제어하는 제 1 트랜지스터를 포함하고,
    상기 제 1 트랜지스터는 상기 복수의 제 1 신호선을 통해 공급된 제 1 신호에 의해 제어되고,
    상기 제 1 단자와 상기 구동 트랜지스터의 상기 게이트가 상기 제 1 트랜지스터를 통하여 전기적으로 접속된 상태로 되는 제 1 기간의 적어도 일부의 기간에서, 상기 제 1 단자가, 상기 구동 트랜지스터의 드레인으로써 기능하도록 상기 제 1 단자 및 상기 제 2 단자 중 적어도 어느 한쪽의 전압 레벨이 설정되고,
    상기 제 1 단자와 상기 구동 트랜지스터의 상기 게이트가 전기적으로 절단된 상태로 되는 제 2 기간의 적어도 일부의 기간에서, 상기 제 2 단자가, 상기 구동 트랜지스터의 드레인으로써 기능하도록 상기 제 1 단자 및 상기 제 2 단자 중 적어도 어느 한쪽의 전압 레벨이 설정되고,
    상기 제 2 기간의 적어도 일부의 기간에서, 상기 복수의 제 2 신호선 중 하나의 제 2 신호선을 통해 공급된 제 2 신호에 기초하여 설정된 상기 구동 트랜지스터의 도통 상태에 따른 전압 레벨을 갖는 구동 전압 및 전류 레벨을 갖는 구동 전류 중 적어도 어느 하나가 상기 피구동 소자에 공급되는 것을 특징으로 하는 전자 장치.
KR1020040068222A 2003-08-29 2004-08-28 전자 회로의 구동 방법, 전자 회로, 전자 장치, 전기 광학장치, 전자 기기 및 전자 장치의 구동 방법 KR100651003B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00306804 2003-08-29
JP2003306804 2003-08-29
JPJP-P-2004-00191357 2004-06-29
JP2004191357A JP2005099715A (ja) 2003-08-29 2004-06-29 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060066711A Division KR100654206B1 (ko) 2003-08-29 2006-07-18 전자 회로의 구동 방법, 전자 회로, 전자 장치, 전기 광학장치, 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20050021960A KR20050021960A (ko) 2005-03-07
KR100651003B1 true KR100651003B1 (ko) 2006-11-29

Family

ID=34197191

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020040068222A KR100651003B1 (ko) 2003-08-29 2004-08-28 전자 회로의 구동 방법, 전자 회로, 전자 장치, 전기 광학장치, 전자 기기 및 전자 장치의 구동 방법
KR1020060066711A KR100654206B1 (ko) 2003-08-29 2006-07-18 전자 회로의 구동 방법, 전자 회로, 전자 장치, 전기 광학장치, 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020060066711A KR100654206B1 (ko) 2003-08-29 2006-07-18 전자 회로의 구동 방법, 전자 회로, 전자 장치, 전기 광학장치, 및 전자 기기

Country Status (6)

Country Link
US (2) US20050083270A1 (ko)
EP (1) EP1517290A3 (ko)
JP (1) JP2005099715A (ko)
KR (2) KR100651003B1 (ko)
CN (3) CN101409041B (ko)
TW (3) TW200710812A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160080180A (ko) * 2014-12-29 2016-07-07 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법

Families Citing this family (179)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569849B2 (en) 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
US8937580B2 (en) * 2003-08-08 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of light emitting device and light emitting device
JP2005099714A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
US7589707B2 (en) * 2004-09-24 2009-09-15 Chen-Jean Chou Active matrix light emitting device display pixel circuit and drive method
WO2006038174A2 (en) * 2004-10-01 2006-04-13 Chen-Jean Chou Light emitting device display and drive method thereof
KR20060054603A (ko) * 2004-11-15 2006-05-23 삼성전자주식회사 표시 장치 및 그 구동 방법
US7317434B2 (en) * 2004-12-03 2008-01-08 Dupont Displays, Inc. Circuits including switches for electronic devices and methods of using the electronic devices
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
JP4850422B2 (ja) * 2005-01-31 2012-01-11 パイオニア株式会社 表示装置およびその駆動方法
KR100685818B1 (ko) * 2005-02-18 2007-02-22 삼성에스디아이 주식회사 시분할제어 유기전계발광장치
JP5007491B2 (ja) * 2005-04-14 2012-08-22 セイコーエプソン株式会社 電気光学装置、及び電子機器
TWI282537B (en) * 2005-04-21 2007-06-11 Au Optronics Corp Display units
US20080284679A1 (en) * 2005-05-11 2008-11-20 Pioneer Corporation Active matrix type display device
KR100762138B1 (ko) 2005-05-17 2007-10-02 엘지전자 주식회사 평판 디스플레이 패널의 구동 방법
TWI429066B (zh) 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
WO2006130981A1 (en) * 2005-06-08 2006-12-14 Ignis Innovation Inc. Method and system for driving a light emitting device display
JP4685100B2 (ja) * 2005-06-23 2011-05-18 シャープ株式会社 表示装置およびその駆動方法
KR100665970B1 (ko) * 2005-06-28 2007-01-10 한국과학기술원 액티브 매트릭스 유기발광소자의 자동 전압 출력 구동 방법및 회로와 이를 이용한 데이터 구동 회로
KR101267286B1 (ko) * 2005-07-04 2013-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그것의 구동방법
US8629819B2 (en) * 2005-07-14 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2007010956A1 (ja) * 2005-07-20 2007-01-25 Pioneer Corporation アクティブマトリクス型表示装置
US7639211B2 (en) * 2005-07-21 2009-12-29 Seiko Epson Corporation Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus
EP1764770A3 (en) * 2005-09-16 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
KR101209055B1 (ko) 2005-09-30 2012-12-06 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
WO2007040088A1 (ja) * 2005-09-30 2007-04-12 Kyocera Corporation 画像表示装置およびその駆動方法
JP4661557B2 (ja) * 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
US8004481B2 (en) * 2005-12-02 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP5364235B2 (ja) * 2005-12-02 2013-12-11 株式会社半導体エネルギー研究所 表示装置
FR2895131A1 (fr) * 2005-12-20 2007-06-22 Thomson Licensing Sas Panneau d'affichage et procede de pilotage avec couplage capacitif transitoire
FR2895130A1 (fr) 2005-12-20 2007-06-22 Thomson Licensing Sas Procede de pilotage d'un panneau d'affichage par couplage capacitif
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
WO2007079572A1 (en) 2006-01-09 2007-07-19 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
TWI279763B (en) * 2006-03-13 2007-04-21 Himax Tech Ltd Light emitting display, pixel circuit and driving method thereof
WO2007118332A1 (en) 2006-04-19 2007-10-25 Ignis Innovation Inc. Stable driving scheme for active matrix displays
JP4240059B2 (ja) * 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
US20070273618A1 (en) * 2006-05-26 2007-11-29 Toppoly Optoelectronics Corp. Pixels and display panels
KR101245218B1 (ko) * 2006-06-22 2013-03-19 엘지디스플레이 주식회사 유기발광다이오드 표시소자
JP4786437B2 (ja) 2006-06-29 2011-10-05 京セラ株式会社 画像表示装置の駆動方法
JP4168290B2 (ja) 2006-08-03 2008-10-22 ソニー株式会社 表示装置
KR100805596B1 (ko) * 2006-08-24 2008-02-20 삼성에스디아이 주식회사 유기전계발광 표시장치
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP4293227B2 (ja) * 2006-11-14 2009-07-08 セイコーエプソン株式会社 電子回路、電子装置、その駆動方法、電気光学装置および電子機器
KR20080046343A (ko) * 2006-11-22 2008-05-27 삼성전자주식회사 표시 장치 및 그의 구동 방법
JP2008152096A (ja) * 2006-12-19 2008-07-03 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2008158378A (ja) * 2006-12-26 2008-07-10 Sony Corp 表示装置及びその駆動方法
JP4600780B2 (ja) 2007-01-15 2010-12-15 ソニー株式会社 表示装置及びその駆動方法
JP2008192642A (ja) * 2007-01-31 2008-08-21 Tokyo Electron Ltd 基板処理装置
JP4297169B2 (ja) 2007-02-21 2009-07-15 ソニー株式会社 表示装置及びその駆動方法と電子機器
KR100921506B1 (ko) * 2007-04-24 2009-10-13 한양대학교 산학협력단 표시 장치 및 그 구동 방법
JP5330232B2 (ja) * 2007-04-27 2013-10-30 エルジー ディスプレイ カンパニー リミテッド 画像表示装置およびその駆動方法
JP2008287141A (ja) * 2007-05-21 2008-11-27 Sony Corp 表示装置及びその駆動方法と電子機器
JP5309470B2 (ja) * 2007-05-21 2013-10-09 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2008310128A (ja) * 2007-06-15 2008-12-25 Sony Corp 表示装置、表示装置の駆動方法および電子機器
TWI444967B (zh) * 2007-06-15 2014-07-11 Panasonic Corp Image display device
KR100867926B1 (ko) 2007-06-21 2008-11-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조 방법
KR100882907B1 (ko) 2007-06-21 2009-02-10 삼성모바일디스플레이주식회사 유기전계발광표시장치
JP2009031620A (ja) * 2007-07-30 2009-02-12 Sony Corp 表示装置及び表示装置の駆動方法
CN101452131B (zh) * 2007-11-30 2010-09-29 瀚宇彩晶股份有限公司 内建电容耦合效应补偿功能的液晶显示装置及方法
KR101411770B1 (ko) * 2007-12-04 2014-07-01 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR101411745B1 (ko) * 2007-12-04 2014-06-27 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법
JP5308656B2 (ja) * 2007-12-10 2013-10-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路
JP2009168849A (ja) * 2008-01-10 2009-07-30 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電子機器
KR100918065B1 (ko) * 2008-03-31 2009-09-18 삼성모바일디스플레이주식회사 표시 장치 및 그의 구동 방법
US8614652B2 (en) 2008-04-18 2013-12-24 Ignis Innovation Inc. System and driving method for light emitting device display
JP2010008987A (ja) * 2008-06-30 2010-01-14 Canon Inc 駆動回路
CA2637343A1 (en) 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
JP2010085474A (ja) * 2008-09-29 2010-04-15 Sony Corp 表示パネルモジュール及び電子機器
JP2010113230A (ja) * 2008-11-07 2010-05-20 Sony Corp 画素回路及び表示装置と電子機器
KR101452210B1 (ko) * 2008-11-17 2014-10-23 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20100058140A (ko) 2008-11-24 2010-06-03 삼성모바일디스플레이주식회사 화소 및 그를 이용한 유기전계발광표시장치
JP5627175B2 (ja) 2008-11-28 2014-11-19 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
JP5262930B2 (ja) 2009-04-01 2013-08-14 ソニー株式会社 表示素子の駆動方法、及び、表示装置の駆動方法
JP5545804B2 (ja) * 2009-07-07 2014-07-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
KR20110013693A (ko) * 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR101056281B1 (ko) * 2009-08-03 2011-08-11 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
US8633873B2 (en) 2009-11-12 2014-01-21 Ignis Innovation Inc. Stable fast programming scheme for displays
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
JP2011145344A (ja) * 2010-01-12 2011-07-28 Seiko Epson Corp 電気光学装置とその駆動方法、及び電子機器
CN102130097B (zh) * 2010-01-13 2015-12-09 晶元光电股份有限公司 半导体元件
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
JP5716292B2 (ja) * 2010-05-07 2015-05-13 ソニー株式会社 表示装置、電子機器、表示装置の駆動方法
KR101693693B1 (ko) * 2010-08-02 2017-01-09 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20120062252A (ko) * 2010-12-06 2012-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20120062251A (ko) * 2010-12-06 2012-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN102122490A (zh) * 2011-03-18 2011-07-13 华南理工大学 一种有源有机发光二极管显示器的交流驱动电路及其方法
KR20120110387A (ko) * 2011-03-29 2012-10-10 삼성전자주식회사 화소 회로 및 화소 회로의 구동 방법
JP5982147B2 (ja) 2011-04-01 2016-08-31 株式会社半導体エネルギー研究所 発光装置
US8922464B2 (en) 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
CN103688302B (zh) 2011-05-17 2016-06-29 伊格尼斯创新公司 用于显示系统的使用动态功率控制的系统和方法
US9881587B2 (en) 2011-05-28 2018-01-30 Ignis Innovation Inc. Systems and methods for operating pixels in a display to mitigate image flicker
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US8710505B2 (en) 2011-08-05 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6050054B2 (ja) 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
JP6141590B2 (ja) * 2011-10-18 2017-06-07 セイコーエプソン株式会社 電気光学装置および電子機器
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
TWI451384B (zh) * 2011-12-30 2014-09-01 Au Optronics Corp 像素結構、其驅動方法及使用其之自發光顯示器
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
CN102682704A (zh) * 2012-05-31 2012-09-19 广州新视界光电科技有限公司 有源有机电致发光显示器的像素驱动电路及其驱动方法
US9633599B2 (en) * 2012-07-31 2017-04-25 Sharp Kabushiki Kaisha Pixel circuit, display device including the same and driving method of the display device
CN104813390B (zh) * 2012-10-11 2017-04-12 伊格尼斯创新公司 用于驱动有源矩阵显示电路的系统和方法
KR20140064170A (ko) * 2012-11-19 2014-05-28 삼성디스플레이 주식회사 표시장치, 전원제어장치 및 그 구동 방법
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
TWI483234B (zh) * 2013-03-15 2015-05-01 Au Optronics Corp 顯示面板之畫素及其驅動方法
WO2014140992A1 (en) 2013-03-15 2014-09-18 Ignis Innovation Inc. Dynamic adjustment of touch resolutions on an amoled display
JP6142178B2 (ja) 2013-09-04 2017-06-07 株式会社Ｊｏｌｅｄ 表示装置および駆動方法
CN103474023A (zh) * 2013-09-06 2013-12-25 华映视讯（吴江）有限公司 有机发光二极管的像素电路
JP6311170B2 (ja) * 2013-10-30 2018-04-18 株式会社Ｊｏｌｅｄ 表示装置の電源断方法および表示装置
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
KR20220046701A (ko) * 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP2015156002A (ja) 2014-02-21 2015-08-27 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置、および制御方法
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
CN103839520B (zh) 2014-02-28 2017-01-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
KR20160074762A (ko) * 2014-12-18 2016-06-29 삼성디스플레이 주식회사 적응적 전압 제어를 위한 전계발광 디스플레이 장치 및 그 구동 방법
KR101789602B1 (ko) * 2014-12-31 2017-10-26 엘지디스플레이 주식회사 유기발광 표시장치 및 그의 구동 방법
KR102280268B1 (ko) * 2015-03-06 2021-07-22 삼성디스플레이 주식회사 유기 발광 표시 패널, 유기 발광 표시 장치 및 전압 강하 보상 방법
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
CN104715725A (zh) * 2015-04-03 2015-06-17 京东方科技集团股份有限公司 像素电路、显示装置及其驱动方法
CN104715726A (zh) * 2015-04-07 2015-06-17 合肥鑫晟光电科技有限公司 像素驱动电路、像素驱动方法和显示装置
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
DE112017000341T5 (de) * 2016-01-12 2018-09-20 Ignis Innovation Inc. Verfahren und System zum Ansteuern einer Aktivmatrixanzeigeschaltung
JP2017187608A (ja) * 2016-04-05 2017-10-12 株式会社ジャパンディスプレイ 表示装置の駆動方法、及び表示装置
KR102456297B1 (ko) * 2016-04-15 2022-10-20 삼성디스플레이 주식회사 화소 회로 및 이의 구동 방법
CN105976788B (zh) * 2016-07-22 2018-11-06 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板和显示装置
CN106097957A (zh) * 2016-08-19 2016-11-09 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示装置
KR101856378B1 (ko) * 2016-10-31 2018-06-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
US11170715B2 (en) * 2016-11-18 2021-11-09 Boe Technology Group Co., Ltd. Pixel circuit, display panel, display device and driving method
KR102653578B1 (ko) * 2016-11-25 2024-04-04 엘지디스플레이 주식회사 이미지 센서 일체형 전계 발광 표시장치
US10586491B2 (en) 2016-12-06 2020-03-10 Ignis Innovation Inc. Pixel circuits for mitigation of hysteresis
KR102621655B1 (ko) * 2017-01-09 2024-01-09 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
CN106952615B (zh) * 2017-05-18 2019-02-01 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
US10644688B2 (en) 2017-06-02 2020-05-05 Power Integrations, Inc. Biasing circuit for switch
US10404180B2 (en) 2017-06-02 2019-09-03 Power Integrations, Inc. Driver circuit for switch
US10276105B2 (en) * 2017-06-07 2019-04-30 Qualcomm Incorporated Reversible bias organic light-emitting diode (OLED) drive circuit without initialization voltage
CN109308872B (zh) 2017-07-27 2021-08-24 京东方科技集团股份有限公司 像素电路、显示基板
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
CN111108545B (zh) * 2017-10-10 2021-05-14 华为技术有限公司 一种用于显示设备的像素电路
CN107731162B (zh) * 2017-10-20 2019-08-27 京东方科技集团股份有限公司 像素驱动电路及驱动方法、显示驱动电路、显示基板和显示装置
KR20200070252A (ko) 2017-11-02 2020-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP2019090940A (ja) * 2017-11-15 2019-06-13 シャープ株式会社 画素検査方法、画素検査装置、表示装置
KR102542980B1 (ko) * 2017-11-21 2023-06-15 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
US10949642B2 (en) 2017-11-24 2021-03-16 Integrated Biometrics, Llc Method for capture of a fingerprint using an electro-optical material
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
CN109346011A (zh) * 2018-11-29 2019-02-15 京东方科技集团股份有限公司 一种像素驱动电路及驱动方法、显示装置
KR102564366B1 (ko) * 2018-12-31 2023-08-04 엘지디스플레이 주식회사 표시 장치
CN109545145B (zh) 2019-01-02 2020-07-28 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN109584785B (zh) * 2019-01-21 2021-03-26 惠科股份有限公司 一种显示面板的驱动电路、驱动方法及显示装置
KR102582618B1 (ko) * 2019-02-26 2023-09-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20200130546A (ko) * 2019-05-08 2020-11-19 삼성디스플레이 주식회사 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법
CN110444167A (zh) * 2019-06-28 2019-11-12 福建华佳彩有限公司 一种amoled补偿电路
JPWO2021130585A1 (ko) * 2019-12-25 2021-07-01
CN111048044B (zh) * 2019-12-31 2022-05-03 南华大学 电压编程型amoled像素驱动电路及其驱动方法
CN111489697A (zh) * 2020-06-12 2020-08-04 中国科学院微电子研究所 具有电压补偿功能的像素电路及其驱动方法、显示面板
CN115312002B (zh) 2022-06-30 2023-08-18 惠科股份有限公司 像素驱动电路、显示面板及显示装置
CN115311998B (zh) 2022-10-11 2023-01-10 惠科股份有限公司 像素驱动电路及显示面板
CN115602108B (zh) * 2022-11-28 2023-03-24 惠科股份有限公司 像素驱动电路和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051967A (ko) * 1999-11-30 2001-06-25 야마자끼 순페이 전기 장치
KR20020052136A (ko) * 2000-12-23 2002-07-02 구본준, 론 위라하디락사 일렉트로 루미네센스 패널
KR20030003446A (ko) * 2001-07-02 2003-01-10 엘지.필립스 엘시디 주식회사 유기발광소자 구동회로
KR20030037393A (ko) * 2001-11-03 2003-05-14 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널
KR20050021296A (ko) * 2003-08-29 2005-03-07 세이코 엡슨 가부시키가이샤 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3418479B2 (ja) 1995-05-11 2003-06-23 日本電信電話株式会社 指紋入力装置
KR20000064936A (ko) * 1997-02-17 2000-11-06 야스카와 히데아키 전류 구동형 발광 표시 장치 및 그 구동 방법 및 그 제조 방법
KR100559078B1 (ko) * 1997-04-23 2006-03-13 트랜스퍼시픽 아이피 리미티드 능동 매트릭스 발광 다이오드 화소 구조물 및 이를 동작시키는 방법
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP3530341B2 (ja) * 1997-05-16 2004-05-24 Ｔｄｋ株式会社 画像表示装置
JP3736399B2 (ja) * 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
JP3937789B2 (ja) * 2000-10-12 2007-06-27 セイコーエプソン株式会社 有機エレクトロルミネッセンス素子を含む駆動回路及び電子機器及び電気光学装置
JP2002215095A (ja) * 2001-01-22 2002-07-31 Pioneer Electronic Corp 発光ディスプレイの画素駆動回路
JPWO2002075710A1 (ja) * 2001-03-21 2004-07-08 キヤノン株式会社 アクティブマトリクス型発光素子の駆動回路
JP4982014B2 (ja) * 2001-06-21 2012-07-25 株式会社日立製作所 画像表示装置
TW554558B (en) * 2001-07-16 2003-09-21 Semiconductor Energy Lab Light emitting device
JP5147150B2 (ja) 2001-07-16 2013-02-20 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP3800050B2 (ja) * 2001-08-09 2006-07-19 日本電気株式会社 表示装置の駆動回路
US6858989B2 (en) * 2001-09-20 2005-02-22 Emagin Corporation Method and system for stabilizing thin film transistors in AMOLED displays
US7071932B2 (en) * 2001-11-20 2006-07-04 Toppoly Optoelectronics Corporation Data voltage current drive amoled pixel circuit
JP2003186436A (ja) 2001-12-18 2003-07-04 Seiko Epson Corp 電子回路及びその駆動方法、電気光学装置、及び電子機器
KR100870004B1 (ko) * 2002-03-08 2008-11-21 삼성전자주식회사 유기 전계발광 표시 장치와 그 구동 방법
JP4069408B2 (ja) 2002-04-03 2008-04-02 セイコーエプソン株式会社 電子回路及びその駆動方法、及び電子装置
JP4407790B2 (ja) * 2002-04-23 2010-02-03 セイコーエプソン株式会社 電子装置及びその駆動方法並びに電子回路の駆動方法
JP3829778B2 (ja) * 2002-08-07 2006-10-04 セイコーエプソン株式会社 電子回路、電気光学装置、及び電子機器
JP2004145278A (ja) * 2002-08-30 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
JP4144462B2 (ja) * 2002-08-30 2008-09-03 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3949040B2 (ja) * 2002-09-25 2007-07-25 東北パイオニア株式会社 発光表示パネルの駆動装置
JP4734529B2 (ja) * 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
JP4016962B2 (ja) * 2003-05-19 2007-12-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051967A (ko) * 1999-11-30 2001-06-25 야마자끼 순페이 전기 장치
KR20020052136A (ko) * 2000-12-23 2002-07-02 구본준, 론 위라하디락사 일렉트로 루미네센스 패널
KR20030003446A (ko) * 2001-07-02 2003-01-10 엘지.필립스 엘시디 주식회사 유기발광소자 구동회로
KR20030037393A (ko) * 2001-11-03 2003-05-14 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널
KR20050021296A (ko) * 2003-08-29 2005-03-07 세이코 엡슨 가부시키가이샤 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160080180A (ko) * 2014-12-29 2016-07-07 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102291363B1 (ko) 2014-12-29 2021-08-20 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법

Also Published As

Publication number Publication date
JP2005099715A (ja) 2005-04-14
TW200517997A (en) 2005-06-01
EP1517290A2 (en) 2005-03-23
US8823610B2 (en) 2014-09-02
KR20050021960A (ko) 2005-03-07
TWI307492B (ko) 2009-03-11
EP1517290A3 (en) 2009-03-18
CN1591104A (zh) 2005-03-09
TW200710812A (en) 2007-03-16
CN101409042A (zh) 2009-04-15
TW200844956A (en) 2008-11-16
KR100654206B1 (ko) 2006-12-06
KR20060092163A (ko) 2006-08-22
CN101409041B (zh) 2016-07-13
US20110018855A1 (en) 2011-01-27
US20050083270A1 (en) 2005-04-21
CN1591104B (zh) 2012-02-01
CN101409041A (zh) 2009-04-15

Similar Documents

Publication Publication Date Title
KR100651003B1 (ko) 전자 회로의 구동 방법, 전자 회로, 전자 장치, 전기 광학장치, 전자 기기 및 전자 장치의 구동 방법
JP4608999B2 (ja) 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
KR100605347B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기
WO2020001635A1 (zh) 驱动电路及其驱动方法、显示装置
KR100653752B1 (ko) 전기 광학 장치 및 전자 기기
KR100594834B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기
US8471838B2 (en) Pixel circuit having a light detection element, display apparatus, and driving method for correcting threshold and mobility for light detection element of pixel circuit
KR100667664B1 (ko) 화소 회로의 구동 방법, 화소 회로 및 전자 기기
KR100543013B1 (ko) 유기전계발광표시장치의 픽셀구동회로
KR20080103000A (ko) 표시장치, 그 구동방법, 및 전자기기
JP4636195B2 (ja) 電気光学装置及び電子機器
US9483978B2 (en) Display device and method of driving the same
JP5162807B2 (ja) 電気光学装置及び電子機器
JP3966270B2 (ja) 画素回路の駆動方法、電気光学装置及び電子機器
JP2009048212A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
US20050030266A1 (en) Active matrix type display apparatus
JP2012168358A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
EP4250278A1 (en) Display device
JP4821381B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 13