KR100921506B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100921506B1
KR100921506B1 KR1020080037170A KR20080037170A KR100921506B1 KR 100921506 B1 KR100921506 B1 KR 100921506B1 KR 1020080037170 A KR1020080037170 A KR 1020080037170A KR 20080037170 A KR20080037170 A KR 20080037170A KR 100921506 B1 KR100921506 B1 KR 100921506B1
Authority
KR
South Korea
Prior art keywords
voltage
layer
light emitting
display device
pixel
Prior art date
Application number
KR1020080037170A
Other languages
English (en)
Other versions
KR20080095778A (ko
Inventor
박재근
이곤섭
이수환
김달호
서성호
남우식
승현민
이종대
신동원
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to PCT/KR2008/002310 priority Critical patent/WO2008130195A1/en
Priority to TW097115048A priority patent/TWI449461B/zh
Publication of KR20080095778A publication Critical patent/KR20080095778A/ko
Application granted granted Critical
Publication of KR100921506B1 publication Critical patent/KR100921506B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50—Bistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N89/00—Integrated devices, or assemblies of multiple devices, comprising at least one bulk negative resistance effect element covered by group H10N80/00
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/331—Nanoparticles used in non-emissive layers, e.g. in packaging layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 복수의 주사선과, 주사선과 교차하는 복수의 신호선과, 주사선 및 신호선이 교차하는 영역들에 형성되며, 쌍안정 전도성과 부저항 특성을 갖는 전하 트랩층 및 전하 트랩층과 전기적으로 연결된 유기 발광층을 구비하는 복수의 픽셀을 포함하는 표시 장치 및 그 구동 방법이 제시된다.
OLED, AMOLED, 유기 발광층, 전하 트랩층, 적층, 개구율, 그레이 스케일

Description

표시 장치 및 그 구동 방법{Display and method of driving the same}
본 발명은 표시 장치에 관한 것으로, 특히 전하 트랩층과 유기 발광층이 적층된 발광 소자를 이용한 표시 장치 및 그 구동 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display; LCD), 플라즈마 표시 패널(Plasma Display Panel; PDP)에 이어 차세대 평판 표시 장치로 기대되고 있는 유기 전계 발광 소자는 발광체인 유기 화합물을 여러겹 쌓고 전압을 가하면 전류가 흘러서 발광하는 현상을 이용한 소자로서, Organic Electroluminescent Display(OELD) 또는 Organic Light Emitting Diode(OLED)로도 불린다.
LCD는 광의 선택적 투과를 통하여 화상을 표시하고, PDP가 플라즈마 방전을 통하여 화상을 표시하는 것에 반하여, 유기 전계 발광 소자는 전계 발광이라는 메커니즘을 통하여 화상을 표시하게 된다. 이는 두 개의 전극 사이에 유기 발광 재료를 삽입하고, 각 전극에 전압을 가하면, 양극과 음극에서 각각 홀과 전자가 유기층 안으로 주입되어 전자와 정공이 재결합되는데, 이때 발생하는 재결합 에너지가 유 기 분자들을 자극함으로써 빛을 발생시키는 방식이다. 이러한 유기 전계 발광 소자는 자체 발광 특성과 함께 시야각이 넓고, 고선명, 고화질, 고속 응답성 등의 장점을 갖고 있어 소형 표시 장치에 많이 적용되고 있으며, 텔레비젼, 플렉서블 표시 장치 등 차세대 표시 장치로서 각광받고 있다.
최근 유기 전계 발광 소자는 화면을 이루는 최소 단위인 화소를 개별 제어하는 것이 가능한 능동형 구동 방식인 액티브 매트릭스 유기 전계 발광 소자(Active Matrix Organic Light Emitting Diode; AMOLED)가 주류를 이루고 있다. AMOLED는 일 방향으로 주사선이 형성되어 있고, 일 방향과 교차되는 타 방향으로 신호선 및 전력 공급선이 형성되어 하나의 화소 영역(pixel area)을 정의한다. 화소 영역에는 주사선과 신호선의 교차 지점에 스위칭 박막 트랜지스터(switching TFT)가 형성되고, 스위칭 박막 트랜지스터 및 전력 공급선과 연결되어 스토리지 캐패시터(storage capacitor)가 형성되며, 스토리지 캐패시터 및 전력 공급선과 연결되어 전류를 공급하는 구동 박막 트랜지스터가 형성되고, 구동 박막 트랜지스터와 연결되어 유기 전계 발광 소자가 형성된다.
AMOLED는 박막 트랜지스터를 통하여 전류를 공급하게 되는데, 박막 트랜지스터의 채널로 이용되는 활성층으로 비정질 실리콘을 이용할 경우 캐리어 이동도(mobility)가 낮아지게 된다. 따라서, 캐리어 이동도가 10㎠/Vsec 이상으로 매우 빠른 폴리실리콘을 활성층으로 이용하고 있다. 그런데, 폴리실리콘 박막 트랜지스터는 공정 온도가 매우 높기 때문에 플렉서블 표시 장치(flexible display)를 제작하기에는 여러가지 문제점이 있다.
또한, 박막 트랜지스터를 제작하는 유리 기판은 600℃ 이상의 고온에서는 변형되므로 폴리실리콘을 형성하기 위해 비정질 실리콘을 형성한 후 저온에서 결정화하는 저온 폴리실리콘(Low Temperature Poly Silicon; LTPS)이 제시되었다. 비정질 실리콘을 결정화시키는 방법으로 엑시머 레이저 어닐링(Excimer Laser Annealing; ELA) 공정이 제시되었다. 그러나, ELA 공정은 레이저가 조사되는 부분이 겹치는 영역이 발생하므로 레이저가 중첩되는 영역과 중첩되지 않는 영역의 결정화 정도가 다르게 된다. 따라서, 결정화에 따른 소자 특성, 특히 문턱 전압(threshold voltage)의 차이에 의하여 박막 트랜지스터의 전류량이 차이가 나는 등 안정성(stability)이 떨어진다. 그리고, 결정립 경계(grain boundary)가 박막 트랜지스터마다 다르기 때문에 불균일한 전기적인 특성을 갖고 있다.
기존의 표시 장치는 박막 트랜지스터를 사용하기 때문에 비정질 실리콘이나 폴리실리콘을 형성해야 하고, 또한 유기 전계 발광 소자는 전류 구동이기 때문에 전류를 보상하기 위한 박막 트랜지스터를 형성해야 한다. 따라서, 현재는 4개의 박막 트랜지스터 또는 6개의 박막 트랜지스터를 사용하기 때문에 공정이 매우 복잡해지고, 단가도 높아지게 된다. 그리고 후면 발광(bottom emission) 이용시 박막 트랜지스터가 개구율(aperture ratio)을 감소시키기 때문에 개구율이 30∼50% 정도로 매우 낮아지게 된다.
또한, 종래의 표시 장치는 하나의 전류 레벨만을 갖고, 이를 이용하여 64 그레이 스케일을 구현하기 위해서는 전압을 64 구간으로 나누어야 하지만, 나눌 수 있는 전압 구간이 작을 경우 그레이 스케일 구현에 한계가 있다.
본 발명은 박막 트랜지스터를 이용하지 않아 개구율을 향상시키면서 동작 속도를 향상시킬 수 있는 표시 장치 및 그 구동 방법을 제공한다.
본 발명은 유기물층 및 유기 발광층이 도전층 사이에 형성된 발광 소자를 이용하여 개구율 및 동작 속도를 향상시키면서 그레이 스케일(gray scale)을 용이하게 조절할 수 있는 표시 장치 및 그 구동 방법을 제공한다.
본 발명의 일 양태에 따른 표시 장치는 복수의 주사선; 상기 주사선과 교차하는 복수의 신호선; 및 상기 주사선 및 신호선이 교차하는 영역들에 형성되며, 쌍안정 전도성과 부저항 특성을 갖는 전하 트랩층 및 상기 전하 트랩층과 전기적으로 연결된 유기 발광층을 구비하는 복수의 픽셀을 포함한다.
상기 픽셀은 상기 전하 트랩층과 상기 유기 발광층의 상부 및 하부에 각각 형성된 상부 도전층 및 하부 도전층을 더 포함하며, 상기 상부 도전층은 상기 신호선에 연결되고, 상기 하부 도전층은 상기 주사선에 연결된다. 또한, 상기 픽셀은 상기 전하 트랩층과 상기 유기 발광층 사이에 형성된 중간 도전층을 더 포함한다.
상기 전하 트랩층은 유기물층을 포함하고, 상기 전하 트랩층은 상기 유기물층 내에 개재된 나노크리스탈층을 더 포함하며, 상기 나노크리스탈층은 복수의 나노크리스탈과 상기 나노크리스탈을 감싸는 배리어층을 포함한다. 또한, 상기 나노 크리스탈은 Al, Ti, Zn, Fe, Ni, Cu, Au, Ag과 이들의 합금 중 적어도 어느 하나를 포함한다.
상기 픽셀에 연결된 상기 주사선 및 신호선 사이에 인가되는 전압의 크기에 따라 프로그램 동작, 소거 동작 또는 읽기 동작을 수행하며, 상기 읽기 동작시 발광한다.
상기 소거 전압의 절대값의 크기는 상기 프로그램 전압의 절대값보다 크고, 상기 읽기 전압의 절대값의 크기는 상기 프로그램 전압의 절대값보다 작다.
상기 프로그램 전압, 소거 전압 및 읽기 전압은 포지티브 전압이거나 네거티브 전압이다.
상기 프로그램 전압은 다른 크기를 가지는 복수의 전압일 수 있으며, 상기 프로그램 전압은 상기 픽셀의 문턱 전압 이상부터 부저항 영역 이하에서 선택되며, 상기 프로그램 전압의 크기에 따라 상기 읽기 동작시 복수 레벨의 전류가 출력된다.
상기 읽기 전압은 다른 크기를 가지는 복수의 전압일 수 있으며, 상기 읽기 전압의 크기에 따라 상기 읽기 동작시 복수 레벨의 전류가 출력된다.
본 발명의 일 양태에 따른 표시 장치의 구동 방법은 복수의 주사선 및 신호선이 교차하는 영역에 위치하며, 쌍안정 전도성과 부안정 특성을 갖는 전하 트랩층 및 상기 유기물층으로부터 제공된 전하를 이용하여 발광하는 유기 발광층을 구비하는 복수의 픽셀을 포함하는 표시 장치의 일 픽셀에 프로그램 전압을 인가하는 단 계; 및 상기 일 픽셀에 읽기 전압을 인가하여 픽셀을 발광시키는 단계를 포함한다.
상기 일 픽셀에 소거 전압을 인가하는 단계를 더 포함한다.
상기 일 픽셀이 발광되는 동안 타 주사선에 연결된 타 픽셀에 상기 프로그램 전압을 인가하고, 상기 일 픽셀이 발광하는 동안 타 주사선에 연결된 타 픽셀에 상기 소거 전압을 인가한다.
상기 소거 전압의 절대값은 상기 프로그램 전압의 절대값보다 크고, 상기 읽기 전압의 절대값은 상기 프로그램 전압보다 낮다.
상기 일 픽셀에 하나의 프레임에서 상기 프로그램 전압을 인가한 후 상기 읽기 전압을 인가한 다음 상기 소거 전압을 인가한다.
본 발명에 따른 발광 소자는 단순한 구조로 소자를 제조할 수 있고, 이에 따라 공정 효율을 향상시킬 수 있으며, 소자의 신뢰성을 향상시킬 수 있다. 그리고, 이러한 발광 소자를 이용하여 표시 장치를 구현하면 박막 트랜지스터를 이용하지 않아 소자 전체를 표시 장치로 이용할 수 있어 개구율을 거의 100%에 근접하게 향상시킬 수 있다.
또한, 발광 소자의 프로그램, 소거 및 읽기 속도가 수 내지 수십 나노초(nano second)이기 때문에 동작 속도를 매우 빠르게 향상시킬 수 있다.
그리고, 발광 소자의 프로그램 전압 및 읽기 전압에 따라 다양한 전류 레벨을 갖고, 이러한 다양한 전류 레벨을 이용하여 그레이 스케일(gray scale)을 용이 하게 구현할 수 있다.
또한, 본 발명에 따른 발광 소자는 소비 전력이 적고, 그에 따라 온도 상승이 적기 때문에 플렉서블 표시 장치(flexible display)를 구현할 수 있으며, 거의 유기 물질로 형성되기 때문에 인간의 신체에 착용할 수 있는 웨어러블 표시 장치(wearable display)를 구현할 수 있다.
그리고, 표시 장치의 1000ppi 이상의 초고해상도와 저전압 구동이 가능하고, SOP(system on panel) 구현이 가능하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명에 따른 표시 장치를 구성하는 픽셀인 발광 소자의 단면도로서, 후면 발광(bottom emission)형 발광 소자의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 발광 소자는 제 1 도전층(110)과 제 2 도전층(130) 사이에 유기 발광층(120)이 형성되고, 제 2 도전층(130)과 제 3 도전층(170) 사이에 전하 트랩층이 형성된다. 즉, 본 발명의 일 실시 예에 따른 발광 소자는 기판(100) 상부에 순차적으로 형성된 제 1 도전층(110), 유기 발광층(120), 제 2 도전층(130), 제 1 유기물층(140), 나노크리스탈층(150), 제 2 유기물층(160) 및 제 3 도전층(170)을 포함한다. 따라서, 제 1 유기물층(140), 나노크리스탈층(150) 및 제 2 유기물층(160)이 전하 트랩층을 이룬다. 또한, 제 1 도전층(110)과 유기 발광층(120) 사이에 홀 주입층(hole injection layer) 및 홀 전달층(hole transport layer) 중 적어도 어느 하나가 더 형성될 수 있고, 유기 발광층(120)과 제 2 도전층(130) 사이에 전자 전달층(electron transport layer) 및 전자 주입층(electron injection layer) 중 적어도 어느 하나가 더 형성될 수 있다.
기판(100)은 광 투과성의 기판을 이용하며, 절연성 기판, 반도체성 기판 또는 도전성 기판을 이용할 수 있다, 즉, 플라스틱 기판(PE, PES, PET, PEN 등), 유리 기판, Al2O3 기판, SiC 기판, ZnO 기판, Si 기판, GaAs 기판, GaP 기판, LiAl2O3 기판, BN 기판, AlN 기판, SOI 기판 및 GaN 기판 중 적어도 어느 하나의 기판을 이용할 수 있다. 한편, 반도체성 기판과 도전성 기판을 이용할 경우에는 제 1 도전층(110)과 기판(100) 사이를 절연시키기 위해 절연체를 형성하여야 한다. 또한, 기판(100)은 플렉서블(flexible) 기판을 이용할 수 있다. 플렉서블 기판을 이용함으로써 플렉서블 표시 장치(flexible display) 또는 웨어러블 표시 장치(wearable display)를 구현할 수 있게 된다.
제 1 도전층(110)은 홀 공급을 위한 전극으로, 일함수가 높고 광이 소자 밖으로 나올 수 있도록 투명 금속 산화물, 예를 들어 ITO(Indium Tin Oxide)를 이용 하여 약 150㎚의 두께로 형성된다. ITO 이외에 안정성이 우수한 폴리티오펜(polythiophene)등을 포함한 화학적으로 도핑(chemically-doping)된 공액 고분자(conjugated polmer)들이 제 1 도전층(110)으로 이용될 수 있다. 한편, 제 1 도전층(110)은 높은 일함수를 갖는 금속 물질을 이용할 수도 있는데, 이 경우 제 1 도전층(110)에서의 비발광 재결합(recombination)을 통한 효율 감소를 방지할 수 있다.
유기 발광층(120)은 홀과 전자를 결합하여 광을 생성하는 역할을 하며, 고분자 물질 또는 저분자 물질을 이용하여 약 60㎚ 두께로 형성할 수 있다. 유기 발광층(120)으로 이용되는 저분자 물질로는 8-하이드록시퀴놀린 알루미늄(hydroxyquinoline aluminum; Alq3) 등을 이용할 수 있으며, 고분자 물질로는 폴리피페닐렌비닐렌(poly(p-phenylenevinylene); PPV), 폴리티오펜(poly(thiophene)s; (PTh)s), 카오노-PPV(Cyano-PPV), 폴리피페닐렌(poly(p-phenylene); PPP), 폴리플루오렌(poly(fluorene)s)를 이용할 수 있다. 또한, 제 1 도전층(110)과 유기 발광층(120) 사이에는 홀 주입층 및 홀 전달층이 더 형성될 수 있으며, 홀 주입층은 카파프타로야닌(copper phthaloyanine; CuPc) 등을 이용하여 약 20㎚ 두께로 형성할 수 있고, 홀 전달층은 α-NPD 등의 저분자 물질 또는 폴리엔비닐카바졸(poly(n-vinylcarbazole); PVK) 등의 고분자 물질을 이용하여 약 40㎚ 두께로 형성할 수 있다. 또한, 유기 발광층(120)과 제 2 도전층(140) 사이에는 전자 전달층 및 전자 주입층이 더 형성될 수 있다. 전자 전달층은 Alq3 등을 이용하여 형성할 수 있고, 전자 주입층은 리튬 플로린(lithium fluorine; LiF) 등을 이용하여 형성할 수 있는데, 이들은 각각 약 0.5㎚ 두께로 형성할 수 있다.
제 2 도전층(130)은 유기 발광층(120)에 전자 주입을 위한 전극으로 이용되고, 전기 전도성을 갖는 물질을 이용할 수 있으며, 20∼150㎚의 두께로 형성할 수 있다. 제 2 도전층(130)은 전기적 저항이 낮고 전도성 유기 물질과 계면 특성이 우수한 Al, Ag, Au, Pt, Cu 등의 금속을 이용하는 것이 바람직하다. 그런데, 유기 발광층(120) 사이에 형성되는 장벽(barrier)를 낮추어 전자 주입에 있어 높은 전류 밀도(current density)를 얻기 위하여 일함수가 낮은 금속을 이용하는 것이 더욱 바람직하며, 공기에 비교적 안정한 물질인 Al을 이용하는 것이 바람직하다.
제 1 유기물층(140)은 고분자 물질 또는 저분자 물질을 이용하여 5∼50㎚의 두께로 형성할 수 있다. 고분자 물질로는 PVK 또는 폴리스틸렌(Polystyrene; Ps)을 이용할 수 있으며, 저분자 물질로는 AIDCN, α-NPD 및 Alq3 중 적어도 어느 하나를 이용할 수 있다. 이러한 제 1 유기물층(140)은 쌍안정 전도성 특성, 즉 동일 전압에서 두가지의 도전성을 갖을 수 있다.
나노크리스탈층(150)은 전하가 충전 또는 방전되어 발광 소자의 프로그램 또는 소거 상태를 유지한다. 나노크리스탈층(150)은 나노크리스탈(151)과 배리어층(152)을 포함한다. 나노크리스탈(151)은 Al, Mg, Zn, Ni, Fe, Cu, Au, Ag중 적어도 어느 하나 또는 이들의 합금을 이용하여 형성할 수 있다. 또한, 배리어층(152)은 나노크리스탈(151)을 감싸도록 형성되며, 산화물로 형성될 수 있다. 예를 들어 나노크리스탈(151)이 Al로 형성되고, 배리어층(152)은 AlxOy로 형성될 수 있다. 나노크리스탈층(150)은 증발 증착 챔버 내에서 금속을 증착하고 산화하여 형성할 수 있다. 그리고, 나노크리스탈층(150)은 단일층으로 형성할 수도 있고, 다층으로 형성할 수도 있다. 이때, 단일층을 구성하는 나노크리스탈층(150)의 두께는 1∼40㎚인 것이 바람직하며, 단일층의 나노크리스탈층(150)을 1∼10개의 층으로 적층할 수도 있다.
제 2 유기물층(160)은 제 1 유기물층(140)과 마찬가지로 PVK 또는 Ps 등의 고분자 물질 또는 AIDCN, α-NPD 및 Alq3 등의 저분자 물질중 적어도 어느 하나를 이용하여 형성할 수 있으며, 5∼50㎚의 두께로 형성할 수 있다.
제 3 도전층(170)은 나노크리스탈층(150)에 전하를 충전하는 전극으로 이용되며, 제 2 도전층(130)과 마찬가지로 전기 전도성을 갖는 모든 물질을 이용하여 형성할 수 있으며, 2∼80㎚의 두께로 형성할 수 있는데, Al을 이용하는 것이 바람직하다.
상기 각 층들의 두께는 설명의 편의를 위한 예시일 뿐, 본 발명의 일 실시 예에 따른 발광 소자의 각 층의 두께가 이에 한정되는 것은 아니다.
한편, 본 발명의 일 실시 예에 따른 상기 발광 소자는 유기 발광층과 유기물층을 고분자 물질과 저분자 물질을 조합하여 형성할 수 있다. 즉, 유기 발광층과 유기물층으로 고분자 물질과 고분자 물질, 고분자 물질과 저분자 물질, 저분자 물질과 고분자 물질 또는 저분자 물질과 저분자 물질을 각각 이용하여 발광 소자를 제조할 수 있다. 여기서, 유기 발광층의 고분자 물질로 PPV, (PTh)s, Cyano-PPV, PPP, poly(fluorene)s 등을 이용할 수 있고, 저분자 물질로 Alq3 등을 이용할 수 있다. 또한, 유기물층의 고분자 물질로 PVK, Ps 등을 이용할 수 있으며, 저분자 물질로 AIDCN, α-NPD 및 Alq3 등을 이용할 수 있다.
또한, 상기 실시 예에 따른 발광 소자는 나노크리스탈층(150)이 나노크리스탈(151)을 배리어층(152)이 감싸도록 형성하고, 이는 금속을 산화시켜 형성하였다. 그러나, 이에 한정되지 않으며, 나노크리스탈층(150)은 다양하게 구현될 수 있다. 예를 들어 제 1 및 제 2 유기물층(140 및 160) 사이에 제 1 배리어층, 금속층 및 제 2 배리어층을 형성한 후 큐어링하여 나노크리스탈이 배리어층에 의해 감싸여진 나노크리스탈층(150)을 형성할 수 있다. 또한, 배리어층에 의해 감싸여진 나노크리스탈이 분산된 유기 물질을 형성하여 나노크리스탈층(150) 및 유기물층을 형성할 수도 있다. 이러한 나노크리스탈층(150)을 형성하는 다양한 방법에 대해서는 후술하도록 하겠다.
상기 본 발명의 일 실시 예는 후면 발광 구조의 발광 소자를 설명하였으나, 유기 발광층 및 유기물층이 적층된 발광 소자는 전면 발광(top emission)형으로 제조할 수 있다. 즉, 도 2에 도시된 바와 같이 제 1 도전층(110)과 제 2 도전층(130) 사이에 제 1 유기물층(140), 나노크리스탈층(150) 및 제 2 유기물층(160)을 적층하고, 제 2 도전층(130)과 제 3 도전층(170) 사이에 유기 발광층(120)을 형성하여 전 면 발광형 발광 소자를 제조할 수 있다. 여기서, 제 1 도전층(110) 및 제 2 도전층(130)은 전기 전도성을 갖는 물질, 예를 들어 Al을 이용하여 형성할 수 있으며, 제 3 도전층(170)은 투명 도전성 물질, 예를 들어 ITO 또는 IZO 등의 투명 도전성 산화물(transparent conductive oxide; TCO)을 이용하여 형성할 수 있다. 또한, 제 2 도전층(130)은 전자 공급을 위한 전극으로 작용하고, 제 3 도전층(170)은 홀 공급을 위한 전극으로 작용한다.
또한, 상기 전면 발광형 발광 소자는 제 2 도전층(130)이 홀 공급을 위한 전극으로 작용하고, 제 3 도전층(170)이 전자 공급을 위한 전극으로 작용하도록 할 수 있다. 이 경우 제 2 도전층(130)은 Au 등과 같이 일함수가 높은 금속으로 형성하거나, 반사 금속과 일함수가 높은 투명 도전성 물질로 형성할 수 있다. 반사 금속으로는 Al, Al:Nd, Ag 또는 이들의 합금이 이용될 수 있으며, 투명 도전 물질로는 ITO 또는 IZO 등의 투명 도전성 산화물이 이용될 수 있다. 또한, 제 3 도전층(170)은 제 2 도전층(130)보다 일함수가 낮은 금속을 포함하는 광 투과 전극을 이용할 수 있으며, Mg, Mg:Ag, Ca, Ca:Ag, Ag, Al:Ca, Al:Ag, Li:Mg 및 Li으로 이루어지는 군에서 선택된 적어도 어느 하나를 이용하여 형성할 수 있다.
상기와 같이 구성된 발광 소자는 제 1 도전층(110)과 제 3 도전층(170) 사이에 소정의 전위차를 갖도록 프로그램 전압 또는 소거 전압을 인가하여 나노크리스탈층(150)에 전하를 충전 또는 방전시켜 프로그램(program) 또는 소거(erase) 동작을 수행하고, 프로그램 동작 후 읽기 전압을 인가하면 나노크리스탈층(150)에 저장 된 전하, 즉 전자가 유기 발광층(120)에 주입되어 유기 발광층(120)으로부터 광이 방출하게 한다. 이러한 본 발명에 따른 발광 소자는 수십 nsec의 속도로 구동될 수 있어 동작 속도가 빠르고, 쌍안정 전도성 및 부저항 특성을 갖는다. 또한, 본 발명에 따른 발광 소자는 프로그램 전압 및 읽기 전압에 따라 다양한 전류 레벨을 갖고, 이를 이용하여 그레이 스케일(gray scale)을 구현할 수 있다. 이하에서는 본 발명에 따른 발광 소자의 이러한 특성을 설명하기로 한다.
도 3은 본 발명에 따른 발광 소자의 동작 속도를 설명하기 위한 그래프로서, 발광 소자에 전압을 인가한 후 전류가 흐르는 시간을 측정한 그래프이다.
도 3을 참조하면, 발광 소자에 전압(A)이 인가된 후 전류(B)가 흐르기 시작할 때까지의 시간이 수십 nsec 정도 소요되게 된다. 따라서, 프로그램, 소거 및 읽기 동작이 수십 nsec의 초고속으로 가능하게 된다. 본 발명에 따른 발광 소자는 수십 nsec의 초고속 동작이 가능하기 때문에 종래의 AMOLED의 픽셀 선택 속도가 1/60sec인 것에 비해 구동 속도를 상당히 개선할 수 있고, 잔상을 느낄 수 없어 표시 품질 또한 향상시킬 수 있다.
도 4는 제 1 및 제 2 유기물층(140 및 160)으로 AIDCN을 이용한 발광 소자의 포워드 방향으로 전압을 인가함에 따른 전류-전압(I-V) 특성 그래프이고, 도 5는 리버스 방향으로 전압을 인가함에 따른 전류-전압(I-V) 특성 그래프이다. 또한, 도 6은 상기 발광 소자의 리텐션(retention) 특성 그래프이며, 도 7은 단면 사진이다. 상기 발광 소자는 제 1 도전층(110)으로 150㎚의 ITO, 홀 주입층으로 20㎚의 CuPc, 홀 전달층으로 40㎚의 α-NPB, 유기 발광층(120)으로는 60㎚의 Alq3, 전자 주입층으로는 0.5㎚의 LiF, 제 2 도전층(130)으로는 80㎚의 Al, 제 1 유기물층(140)으로는 30㎚의 AIDCN, 금속층으로는 20㎚의 Al, 제 2 유기물층(160)으로는 30㎚의 AIDCN 및 제 2 도전층으로는 80㎚의 Al을 적층하여 구현하였고, 제 1 도전층(110)의 ITO와 나노크리스탈층(150)의 Al을 산소 플라즈마 처리하였다. 여기서, 제 1 도전층(110)의 산소 플라즈마 처리는 클리닝과 일함수를 감소시키기 위해 약 30초 동안 실시하고, Al의 산소 플라즈마 처리는 나노크리스탈층(150)을 형성하기 위해 약 300초 동안 실시한다.
도 4를 참조하면, 제 1 및 제 2 유기물층(140 및 160)으로 AIDCN을 이용하고, Al 나노크리스탈층(150)을 이용한 후면 발광 소자의 제 1 도전층(110) 및 제 3 도전층(170)에 소정의 전압을 인가할 경우 일정 전압 범위 내에서 여러 가지 전류 상태를 갖게 된다. 즉, 제 1 도전층(110)을 양극에 연결하고, 제 3 도전층(170)을 음극에 연결하여 포워드 방향으로 전압을 인가하여 그 크기를 순차적으로 증가시키면, 일정 레벨의 전압까지는 전압에 대해 전류가 증가하다가 어느 영역에서는 전압이 증가하지만 전류가 줄어드는 부저항(Negative Differential Resistance; NDR) 영역이 나타난다. 그리고, 이 영역을 지나면 다시 전압이 증가함에 따라 전류가 증가하게 된다. 예를 들어 제 1 도전층(110)을 양극에 연결하고, 제 3 도전층(170)을 음극에 연결하여 포워드 방향으로 전압을 10V까지 순차적으로 증가시켜 인가하면 (도면부호 11), 약 3V의 전압인 문턱 전압(Vth)에서부터 발광 소자에 흐르는 전류의 양이 증가하게 된다. 그리고, 약 4.5V의 전압(Vimax)에서 전류가 최대치가 되고, 그 후 약 4.5V부터 약 6V까지 전압이 증가함에 따라 전류가 감소하는 부저항 영역이 나타난다. 그 후 약 6V부터 다시 전압이 증가함에 따라 전류가 증가하기 시작한다. 따라서, 부저항 영역 이후 전류가 증가하는 전압, 예를 들면 8V가 소거 전압(Ve)이 된다.
따라서, 본 발명에서는 상기와 같은 현상을 이용하여 본 발명의 일 실시 예에 따른 발광 소자의 프로그램 동작, 소거 동작 및 읽기 동작에서의 전압 범위를 설정할 수 있다. 즉, 프로그램 전압은 문턱 전압인 약 3V 이상에서 부저항 영역인 6V 이하에서 선택될 수 있으며, 소거 전압은 부저항 영역 이상인 6V 이상에서 선택될 수 있고, 읽기 전압은 문턱 전압인 약 3V 이하에서 선택될 수 있다.
그리고, 본 발명에 따른 발광 소자는 프로그램 전압의 크기에 따라 읽기 동작시 발광 소자에 다른 레벨의 전류가 흐르는 특성을 보인다.
도 4의 도면부호 12를 참조하면, 발광 소자에 4.5V의 프로그램 전압(Vp)을 인가하여 프로그램한 후 다시 전압을 4.5V까지 증가시켜 인가하게 되면 이전보다 전류가 증가하게 된다. 그리고, 도면부호 13 및 14를 참조하면, 부저항 영역의 전압인 5.3V의 전압과 6V의 전압을 각각 인가하여 발광 소자를 프로그램한 후 다시 5.3V와 6V까지 전압을 인가하면 도면부호 12보다 전류가 낮고 도면부호 11의 전류보다 높은 중간 전류 값을 가지게 된다. 즉, 발광 소자에 일정 전압을 인가하여 프로그램한 후 읽기 동작시, 도면부호 11보다 높은 레벨의 전류가 흐르는 것을 알 수 있으며, 도면부호 11에 따른 전류 레벨은 발광 소자를 소거시킨 후 읽기 동작을 수행했을 때와 같을 수 있다.
이러한 현상이 발생되는 이유를 설명하면 다음과 같다. 본 발명의 일 실시 예에 따른 발광 소자에서 제 1 및 제 2 유기물층(140 및 160)은 쇼트키 배리어로 작용하고, 배리어층(155)은 터널링 배리어로 작용한다. 따라서, 문턱 전압 이하에서는 나노크리스탈층(150)과 제 1 및 제 2 유기물층(140 및 160)간의 에너지 레벨 차에 의해 나노크리스탈층(150)내에 전하가 충전되지 않아 그 전류 흐름이 미세하게 증가한다. 그러나, 제 1 및 제 3 도전층(110 및 170)의 양단에 걸리는 전압이 본 발명의 일 실시 예에 따른 발광 소자의 문턱 전압(Vth) 이상이면 나노크리스탈층(150) 내에 전하가 충전되면서 전류 흐름이 급격하게 증가한다. 이후, 나노크리스탈층(150) 내에 전하가 충전되어 있을 경우에는 충전되지 않은 경우에 비해 그 전류 흐름이 수십 배에서 수백 배에 이르게 된다. 그리고, 제 1 및 제 3 도전층(110 및 170)의 양단에 걸리는 전압이 부저항 영역 전압이면 나노크리스탈층(150) 내에 전하가 부분적으로 방전 또는 부분적으로 충전되어 전하가 충전되어 있는 경우, 즉 Vimax를 인가한 경우보다 낮고, 전하가 충전되지 않은 경우, 즉 소거 전압을 인가한 경우보다 높은 전류 흐름을 가지게 된다. 그리고, 부저항 영역 이상의 전압(소거 전압)을 인가하면 나노크리스탈층(150)에 충전된 전하가 방전되어 충전되지 않은 상태로 변화한다.
다시 설명하면, 제1 도전층과 제3 도전층에 인가되는 전압이 문턱전압 이상인 경우, 나노크리스탈에 전하의 충전이 일어난다. 이는 배리어층을 통해 전하가 터널링되고, 나노크리스탈에 전하가 트랩되는 현상에 기인한다. 따라서 문턱전압 이상에서는 전류가 급격하게 증가하게 된다. 이후에, 전압의 지속적인 증가에 따라 전압이 부저항 영역에 진입하면, 나노크리스탈에는 전하의 부분적인 방전과 부분적인 충전이 일어난다. 또한, 나노크리스탈에 트랩된 전하의 전계의 영향 및 부분적인 충방전에 의해 인가되는 전압이 증가하더라도 전류의 양은 줄어드는 부저항 현상이 발생한다. 계속해서 전압을 증가시키면, 전하는 나노크리스탈에 트랩되지 않으며, 나노크리스탈에 트랩된 전하도 배리어층을 터널링하여 유기물층으로 진입되는 소거 현상이 발생한다. 따라서, 소거 전압 부근에서는 나노크리스탈에 트랩된 전하가 제거되고, 전압의 증가에 따라 전류가 증가하게 된다.
또한, 상기 도 4에서 부저항 영역 중에서 선택된 높은 프로그램 전압을 인가한 경우, 나노크리스탈층은 높은 저항 상태를 가짐을 알 수 있다. 이는 부저항 영역에서 선택된 상대적으로 낮은 프로그램 전압을 인가한 경우에 비해 나노크리스탈층의 전류가 감소하기 때문이다. 즉, R=V/I에서 알 수 있듯이, 부저항 영역에서는 높은 전압에 대해 상대적으로 낮은 전류값을 가지므로, 높은 프로그램 전압의 인가는 나노크리스탈층의 저항의 감소를 가져온다.
따라서, 높은 프로그램 전압을 인가한 후 읽기 전압을 인가하면, 나노크리스탈층은 높은 저항 상태로 인해 읽기 전압에서 낮은 전류값을 가진다. 마찬가지로 낮은 프로그램 전압을 인가한 후 읽기 전압을 인가하면, 나노크리스탈층은 상대적으로 낮은 저항 상태로 인해 읽기 전압에서 높은 전류값을 가지게 된다.
상술한 바대로 프로그램 전압의 크기에 따라 발광소자를 흐르는 전류는 다르 게 설정된다. 따라서, 발광 동작을 위해 필요한 구동전류를 프로그램 전압의 인가에 따라 설정할 수 있다.
이렇게 본 발명에 따른 발광 소자는 부저항 영역이 존재하기 때문에 나노크리스탈층(150)에 전하를 충전하는 전압, 즉 복수의 크기를 가지는 프로그램 전압을 인가할 수 있다. 또한, 복수의 크기를 가지는 프로그램 전압을 인가함에 따라 복수의 전류 레벨, 예를 들어 4가지의 전류 레벨을 구현할 수 있다. 또한, 본 발명에 따른 발광 소자는 읽기 전압에 따라서 다른 레벨의 전류가 흐를 수 있다. 따라서, 하나의 전류 레벨로 256 그레이 스케일을 구현하는 종래 기술에 비하여 본 발명은 하나의 전류 레벨에 64 그레이 스케일을 구현하고 4개의 전류 레벨을 이용하여 256 그레이 스케일을 구현함으로써 그레이 스케일을 효율적으로 구현할 수 있다. 여기서, 프로그램 전압은 문턱 전압 이상에서부터 부저항 영역 사이의 전압을 선택하여 인가할 수 있으며, 문턱 전압에서 Vimax 사이는 전류-전압 그래프의 기울기가 크며, 부저항 영역에서는 그 기울기가 완만하므로 부저항 영역에서 프로그램 전압을 선택하는 것이 정확한 계조 표현을 위하여 바람직하다.
다시 도 4의 특성 그래프에서 2V의 전압에서 전류를 측정하면 네가지 전류 상태가 나타난다. 즉, 4.5V의 프로그램 전압 인가 후 읽기 전압(Vr)에서 고전류(저저항) 상태인 온 전류(Ion), 부저항 영역(NDR)인 5.3V, 6V의 프로그램 전압 인가 후 읽기 전압(Vr)에서 중간 전류(중간 저항) 상태인 중간 전류(Iint1 및 Iint2), 그리고 소거 전압(Ve) 인가 후 읽기 전압에서 저전류(고저항) 상태인 오프 전류(Ioff)가 나타난다. 전류가 큰 온 전류(Ion)에 대한 전류가 작은 오프 전 류(Ioff)의 비(Ion/Ioff)는 약 1.2×102이고, 읽기 전압 2V에서 온 상태와 오프 상태의 전류의 차이가 약 102 정도 나타나고 있다. 따라서, 제 1 및 제 2 유기물층(140 및 160)으로 AIDCN을 이용하는 경우 3∼6V의 프로그램 전압(Vp), 8V의 소거 전압(Ve), 2V의 읽기 전압(Vr)을 조절하여 발광 소자의 동작을 다양하게 제어할 수 있다. 즉, 문턱 전압과 소거 전압 사이에 부저항 영역이 존재하기 때문에 복수의 크기를 갖는 프로그램 전압을 인가할 수 있고, 복수의 크기를 갖는 프로그램 전압을 인가함에 따라 읽기 상태에서 복수의 전류 레벨을 얻을 수 있다. 따라서, 복수의 전류 레벨을 이용하여 복수 상태의 그레이 스케일(gray scale)를 용이하게 구현할 수 있다. 예를 들어, 약 1.2×102의 온/오프 전류비(Ion/Ioff)에서 네가지 상태의 그레이 스케일을 구현할 수 있어 온/오프 전류비(Ion/Ioff)를 조절함으로써 8, 16, 256 그레이 스케일을 구현할 수 있다. 이에 비해 종래의 경우 하나의 전류 레벨을 갖고, 이를 이용하여 64 그레이 스케일을 구현하기 위해서는 전압을 64 구간으로 나누어야 한다. 종래의 경우 나눌 수 있는 전압 구간이 작을 경우 그레이 스케일 구현에 한계가 있다. 그러나, 본 발명의 발광 소자는 프로그램 전압 및 읽기 전압에 따라 다양한 전류 레벨을 갖고, 이러한 다양한 전류 레벨을 이용하여 256 그레이 스케일(gray scale)을 구현할 수 있다.
도 5는 본 발명의 일 실시 예의 발광 소자에 리버스 방향으로 전압을 인가하는 경우의 전류-전압(I-V) 특성 그래프이다. 도 5를 참조하면, 전압을 리버스 방향으로 순차적으로 증가시키게 되면 일정 레벨의 전압까지는 전압에 대해 전류가 증 가하다가 전압이 증가함에 따라 부저항 영역이 나타나고, 그 후 전압이 증가함에 따라 전류가 다시 증가하게 된다. 이는 소자의 대칭적 구조로 인한 것으로, 앞서 설명한 포워드 방향으로 전압을 인가한 경우와 동일한 메커니즘이 작용하게 된다.
이러한 원리를 이용하여 본 발명의 발광 소자는 프로그램 전압 및 소거 전압을 인가하여 나노크리스탈층(150)에 전하를 충전 및 방전시켜 프로그램 및 소거시키고, 읽기 전압을 인가하여 나노크리스탈층(150)에 충전된 전하를 이용하여 발광하게 된다. 따라서, 일반적인 비휘발성 메모리 소자의 주요 동작인 프로그램, 읽기 및 소거 동작을 수행할 수 있게 된다. 즉, 발광 소자에 프로그램 전압을 인가하게 되면 나노크리스탈층(150) 내에 전하를 충전하여 로직 하이인 '1'의 데이터를 저장하게 되고, 소거 전압을 인가하게 되면 나노크리스탈층(150) 내에 전하를 방전시켜 데이터를 로직 로우인 '0'으로 소거하게 된다. 또한, 발광 소자에 중간 프로그램 전압, 즉 부저항 영역의 전압을 인가하게 되면 나노크리스탈층(150) 내에 전하를 부분적으로 충전시켜 로직 하이와 로직 로우의 중간 상태의 데이터를 발광 소자에 프로그램하게 된다. 이러한 발광 소자에 읽기 전압을 인가하게 되면 나노크리스탈층(150)은 그 내부에 전하의 충전 유무에 따라 그 전류 값이 크게 변화되어 나오고 이 전류에 의해 유기 발광층(120)이 발광하게 된다. 여기서, 앞서 설명한 로직 값은 그 측정되는 전류의 방향에 따라 바뀔 수 있다.
도 6은 제 1 및 제 2 유기물층(140 및 160)으로 AIDCN을 이용하는 경우 프로그램/소거 반복 횟수와 전류의 관계를 나타낸 그래프이다. 도 6에 도시된 바와 같이 10V의 소거 전압을 인가한 후 2V의 읽기 전압을 인가하는 경우(도면부호 11), 4.5V의 제 1 프로그램 전압을 인가한 후 2V의 읽기 전압을 인가하는 경우(도면부호 12), 5.3V의 제 2 프로그램 전압을 인가한 후 2V의 읽기 전압을 인가하는 경우(도면부호 13) 및 6V의 제 3 프로그램 전압을 인가한 후 2V의 읽기 전압을 인가하는 경우(도면부호 14)에도 프로그램/소거 횟수가 증가하더라도 일정한 전류 레벨을 유지하고, 네가지 전류 상태를 유지하므로 네가지의 그레이 스케일(gray scale)을 구현할 수 있다.
그리고, 도 7(a)에 도시된 바와 같이 제 1 도전층, 유기 발광층, 제 2 도전층, 제 1 유기물층, 나노크리스탈층, 제 2 유기물층 및 제 3 도전층이 명확하게 형성되었음을 알 수 있다. 또한, 도 7(b)에 도시된 바와 같이 제 1 및 제 2 유기물층 사이에 나노크리스탈층은 알루미늄 나노크리스탈과 알루미늄 나노크리스탈을 둘러싸는 알루미늄 산화물이고 비결정층인 배리어층으로 이루어져 있음을 알 수 있으며, 다수의 알루미늄 나노크리스탈은 배리어층으로 둘러싸여 서로 잘 분리(isolation)되어 있음을 알 수 있다.
상기 발광 소자의 특성은 제 1 및 제 2 유기물층(140 및 160)으로 AIDCN을 이용하는 경우에 대하여 설명하였으나, 제 1 및 제 2 유기물층(140 및 160)으로 α-NPD 또는 Alq3 등의 저분자 물질을 이용하는 경우나 PVK 또는 Ps 등의 고분자 물질을 이용하는 경우에도 동일한 특성을 갖게 된다. 예를들어 도 8은 본 발명에 이용되는 발광 소자에 프로그램 전압을 인가한 후 읽기 전압을 인가하는 경우와 소거 전압을 인가한 후 읽기 전압을 인가하는 경우의 발광 상태를 도시한 광학 이미지로서, α-NPD을 제 1 및 제 2 유기물층(140 및 160)으로 이용하는 경우의 광학 이미지이다. 도시된 바와 같이 소거 전압을 인가한 후 읽기 전압을 인가하면 발광되지 않지만, 프로그램 전압을 인가한 후 읽기 전압을 인가하면 발광하게 된다.
이하, 상기 발광 소자를 이용한 본 발명에 따른 표시 장치 및 그 구동 방법에 대해 설명하기로 한다.
도 9는 본 발명의 일 실시 예에 따른 표시 장치의 구성을 설명하기 위한 개략도이다. 본 발명에 따른 표시 장치는 쌍안정 도전성 및 부저항 특성을 갖는 전하 트랩층과 전기적으로 연결된 유기 발광층을 포함하는 픽셀들을 매트릭스 형태로 배열하여 구현하였다.
도 9를 참조하면, 본 발명의 일 실시 예에 따른 표시 장치는 일 방향, 예를 들어 가로 방향으로 연장되어 형성된 복수의 주사선(SL1 내지 SLm)과, 주사선(SL1 내지 SLm)과 고차하는 타 방향, 예를 들어 세로 방향으로 연장되어 형성된 복수의 신호선(DL1 내지 DLn)과, 주사선(SL1 내지 SLm)과 신호선(DL1 내지 DLn)이 교차하는 영역에 위치하는 복수의 픽셀들(M11 내지 Mmn)을 포함한다. 여기서, 픽셀들(M11 내지 Mmn)은 도 1에서 설명한 바와 같이, 제 1 도전층(110) 및 제 3 도전층(130)을 포함하며, 제 1 도전층(110)이 주사선(SL1 내지 SLm)과 연결되고, 제 3 도전층(170)이 신호선(DL1 내지 DLn)과 연결된다. 물론, 픽셀들(M11 내지 Mmn)은 제 1 도전층(110)이 신호선(DL1 내지 DLn)과 연결되고, 제 3 도전층(170)이 주사선(SL1 내지 SLm)과 연결될 수도 있다. 이때, 주사선(SL1 내지 SLm) 또는 신호선(DL1 내지 DLn)을 통해서는 발광 소자를 프로그램, 소거 또는 발광시키기 위한 프로그램 전압(Vp), 소거 전압(Ve) 및 읽기 전압(Vr)이 인가된다.
도 10은 본 발명의 일 실시 예에 따른 표시 장치의 구동 방법을 설명하기 위한 개략 구성도 및 파형도로서, 후면 발광형 발광 소자를 이용한 표시 장치에 포지티브 전압을 인가하는 경우의 구동 방법을 설명하기 위한 것이다.
본 실시 예에서는 프로그램 전압(Vp)이 5V이고, 읽기 전압(Vr)이 2V이며, 소거 전압(Ve)이 9V로 하여 픽셀들(M11 내지 M54)의 구동 방법을 설명하기로 한다. 프로그램 전압(Vp)은 픽셀의 전하 트랩층에 전하를 충전하여 픽셀을 프로그램하기 위한 전압이고, 읽기 전압(Vr)은 전하 트랩층에 충전된 전하를 방전시켜 발광 소자를 발광시키기 위한 전압이며, 소거 전압(Ve)은 전하 트랩층에 충전된 전하를 방전시키기 위한 전압이다. 그런데, 프로그램 전압(Vp)이 5V라 함은 주사선(SL1 내지 SL5)과 신호선(DL1 내지 DL4)의 전위차가 5V라는 의미이고, 읽기 전압(Vr)이 2V라 함은 주사선(SL1 내지 SL5)과 신호선(DL1 내지 DL4)의 전위차가 2V라는 의미이다. 마찬가지로, 소거 전압(Ve)이 9V라 함은 주사선(SL1 내지 SL5)과 신호선(DL1 내지 DL4)의 전위차가 9V라는 의미이다. 따라서, 주사선(SL1 내지 SL5)과 신호선(DL1 내지 DL4) 사이에 전위차를 주기 위해 포지티브(positive) 전압 뿐만 아니라 네거티브(negative) 전압을 인가해도 동일한 결과를 얻을 수 있다. 네거티브 전압을 인가하는 경우는 이후 설명하기로 한다. 한편, 이러한 프로그램 전압(Vp), 소거 전 압(Ve) 및 읽기 전압(Vr)은 수십 nsec 폭의 펄스로 인가될 수 있다. 이하에서는 펄스가 인가되는 각 단계별로 구동 방법을 설명하기로 한다. 본 발명의 실시 예에서 구동은 모든 픽셀에 전하가 충전되지 않은 상태, 즉 소거 동작 후의 상태에서 시작하는 것으로 가정한다.
S110 : 제 1 주사선(SL1)에 5V의 전압을 인가하고, 제 1 및 제 3 신호선(DL1 및 DL3)에 2V의 전압과 제 2 및 제 4 신호선(DL2 및 DL4)에 0V의 전압을 인가한다. 이때, 제 2 내지 제 5 주사선(SL2 내지 SL5)에는 2V의 전압을 인가한다. 따라서, 제 1 주사선(SL1)과 제 1 및 제 3 신호선(DL1 및 DL3) 사이에 연결된 픽셀들(M11 및 M13)은 전위차가 3V이므로 프로그램되지 않고, 제 1 주사선(SL1)과 제 2 및 제 4 신호선(DL2 및 DL4) 사이에 연결된 픽셀들(M12 및 M14)은 전위차가 5V이므로 프로그램된다. 또한, 제 2 내지 제 5 주사선(SL2 내지 SL5)과 제 1 내지 제 4 신호선(DL1 내지 SL4) 사이에 연결된 픽셀들(M21 내지 M54)은 전위차가 2V 또는 0V 이므로 프로그램되지 않는다.
S120 : 제 1 주사선(SL1)에 2V의 전압을 인가하고, 제 1 및 제 3 신호선(DL1 및 DL3)에 2V의 전압과 제 2 및 제 4 신호선(DL2 및 DL4)에 0V의 전압을 인가하면 S110 단계에서 프로그램된 픽셀들(M12 및 M14)이 발광하게 된다. 이와 동시에 제 2 주사선(SL2)에 5V의 전압을 인가하고, 제 3 내지 제 5 주사선(SL3 내지 SL5)에 2V의 전압을 인가하면, 픽셀들(M12 및 M14)은 발광 상태를 유지하고, 제 2 주사선(SL2)과 제 2 및 제 4 신호선(DL2 및 DL4) 사이에 연결된 픽셀들(M22 및 M24)은 전위차가 5V이므로 프로그램된다.
S130 : 제 1 및 제 2 주사선(SL1 및 SL2)에 2V의 전압을 인가하는 동안에 제 1 신호선(DL1)에 2V의 전압과 제 2 내지 제 4 신호선(DL2, DL3 및 DL4)에 0V의 전압을 인가하면 프로그램된 픽셀들(M22 및 M24)이 발광하게 된다. 따라서, 픽셀들(M12 및 M14)이 발광하는 동안 픽셀들(M22 및 M24)이 발광하게 된다. 이와 동시에 제 3 주사선(SL3)에 5V의 전압을 인가하고, 제 4 및 제 5 주사선(SL4 및 SL5)에 2V의 전압을 인가하면, 제 3 주사선(SL3)과 제 2, 제 3 및 제 4 신호선(DL2, DL3 및 DL4) 사이에 연결된 픽셀들(M32, M33 및 M34)은 전위차가 5V이므로 프로그램된다.
S140 : 제 1 및 제 2 주사선(SL1 및 SL2)에 2V의 전압이 인가되는 동안에 제 3 주사선(SL3)에 2V의 전압을 인가하고, 제 1 및 제 3 신호선(DL1 및 DL3)에 2V의 전압과 제 2 및 제 4 신호선(DL2 및 DL4)에 0V의 전압을 인가하면 프로그램된 픽셀들(M32, M33 및 M34)이 발광하게 된다. 따라서, 픽셀들(M12, M22, M14 및 M24)이 발광하는 동안 픽셀들(M32, M33 및 M34)이 발광하게 된다. 이와 동시에 제 4 주사선(SL4)에 5V의 전압을 인가하고, 제 5 주사선(SL5)에 2V의 전압을 인가하면 제 4 주사선(SL4)과 제 2 및 제 4 신호선(DL2 및 DL4) 사이에 연결된 픽셀들(M42 및 M44)은 전위차가 5V이므로 프로그램된다.
S150 : 마찬가지로, 제 4 주사선(SL4)에 2V의 전압을 인가하고, 제 1 및 제 3 신호선(DL1 및 DL3)에 2V의 전압과 제 2 및 제 4 신호선(DL2 및 DL4)에 0V의 전압을 각각 인가하면 프로그램된 픽셀들(M42 및 M44)이 발광하게 된다. 이와 동시에 제 5 주사선(SL5)에 5V의 전압을 인가하면 제 5 주사선(SL5)과 제 2 및 제 4 신호 선(DL2 및 DL4) 사이에 연결된 픽셀들(M52 및 M54)이 프로그램된다.
S160 : 제 5 주사선(SL5)에 2V의 전압을 인가하고, 제 1 및 제 3 신호선(DL1 및 DL3)에 2V의 전압과 제 2 및 제 4 신호선(DL2 및 DL4)에 0V의 전압을 각각 인가하면 프로그램된 픽셀들(M52 및 M54)이 발광하게 된다. 따라서, 픽셀들(M12, M14, M22, M24, M32, M33, M34, M42, M44, M52 및 M54)이 발광하게 되어 "H"를 표시하게 된다.
이후 제 1 내지 제 5 주사선(SL1 내지 SL5)에 9V를 인가하고 제 1 내지 제 4 신호선(DL1 내지 DL4)에 0V를 인가하여 발광 소자를 소거시킬 수 있다.
상기 본 발명의 일 실시 예에서는 각 픽셀들을 프로그램한 후 읽기하고, 다시 소거시키는 구동 방법을 설명하였지만, 본 발명의 일 실시 예에 따른 표시 장치의 구동 방법은 이에 국한되지 않으며, 각 픽셀들을 선택적으로 프로그램 또는 소거시킨 후 읽기하여 구동시킬 수도 있다.
한편, 상기 실시 예는 5V의 프로그램 전압과 9V의 소거 전압, 그리고 2V의 읽기 전압을 주사선(SL1 내지 SL5)에 인가하여 픽셀들을 발광시켰다. 그런데, 읽기 전압으로 -2V의 네거티브 전압을 인가하여 발광 소자를 발광시킬 수도 있다. 이 경우 픽셀들(M11 내지 M54)은 제 3 도전층(170)이 주사선(SL1 내지 SL5)과 연결되어 5V의 프로그램 전압과 9V의 소거 전압, 그리고 -2V의 읽기 전압을 인가받고, 제 1 도전층(110)이 신호선(DL1 내지 DL4)과 연결되어 0V 또는 2V의 전압을 인가받는다. 이 경우 프로그램 전압 또는 소거 전압을 인가하여 픽셀들(M11 내지 M54)을 선택적 으로 프로그램 또는 소거시키더라도 역전압이 인가되기 때문에 발광이 일어나지 않고, -2V의 읽기 전압을 인가하면 픽셀들(M11 내지 Mmn) 사이에 전류가 흐르게 된다. 따라서, 프로그램된 선택된 픽셀들(M11 내지 Mmn)이 발광하게 된다.
또한, 프로그램 전압 및 소거 전압으로 네가티브 전압을 인가하여 픽셀을 선택적으로 프로그램시킨 후 읽기 전압으로 포지티브 전압을 인가하여 픽셀을 발광시킬 수 있다. 이 경우 픽셀을 이용한 표시 장치의 구동 방법을 도 11을 이용하여 설명하면 다음과 같다.
도 11은 본 발명의 다른 실시 예에 따른 표시 장치의 구동 방법을 설명하기 위한 개략 구성도 및 파형도로서, 후면 발광형 발광 소자를 이용한 표시 장치에 네거티브 전압을 인가하는 경우를 설명하기 위한 것이다.
도 11을 참조하면, 픽셀들(M11 내지 M54)은 제 1 도전층(110)이 주사선(SL1 내지 SL5)과 연결되고, 제 3 도전층(170)이 신호선(DL1 내지 DL4)과 연결된다. 본 실시 예에서는 프로그램 전압(Vp)이 -5V, 읽기 전압(Vr)이 2V, 소거 전압(Ve)이 -10V로 인가되어 픽셀들(M11 내지 M54)이 구동된다. 그런데, 본 발명의 또다른 실시 예에 따른 픽셀들(M11 내지 M54)의 구동 방법은 도 10을 이용하여 설명된 본 발명의 일 실시 예에 따른 픽셀들(M11 내지 M54)의 구동 방법과 동일하고, 단지 프로그램 전압과 소거 전압이 네거티브 전압으로 인가되는 점이 다르다. 따라서, 구동 방법을 간략하게 설명하기로 한다.
제 1 주사선(SL1)으로부터 제 5 주사선(SL5)으로 순차적으로 -5V의 프로그 램 전압이 인가되고, 예를들어 "H"를 표시하기 위해 해당 픽셀과 연결된 예를들어 제 2 신호선(DL2) 및 제 4 신호선(DL4)에 0V의 전압이 인가되며, 제 3 주사선(SL3)에 -5V의 전압이 인가될 때에만 제 3 신호선(DL3)에도 0V의 전압이 인가된다. 제 1 내지 제 5 주사선(SL1 내지 SL5)에 -5의 전압이 인가되는 동안 신호선(DL2, DL3 및 DL4)에 0V의 전압이 인가되면, 주사선과 신호선 사이의 전압차가 5V가 되어 이들 주사선 및 신호선에 연결된 픽셀들이 프로그램된다. 이때, 제 1 신호선(DL1)과 제 3 신호선(DL3), 즉 프로그램되지 않는 픽셀과 연결된 신호선에는 -2V의 전압이 인가된다. 따라서, 주사선(SL1 내지 SL5)과 신호선(DL1 및 DL3)의 전압차가 3V가 되어 이들 사이의 픽셀들은 프로그램되지 않는다.
그리고, 다음 주사선에 -5V의 프로그램 전압이 인가되는 동안 그 이전의 주사선에는 2V의 읽기 전압이 인가된다. 예를 들어 제 2 주사선(SL2)에 -5V의 프로그램 전압이 인가될 때 제 1 주사선(SL1)에 2V의 읽기 전압이 인가된다. 이때, 제 2 및 제 4 신호선(DL2 및 DL4)에는 0V의 전압이 인가된다. 따라서, 2V의 읽기 전압이 인가되는 픽셀들이 발광하게 된다. 물론, 프로그램되지 않은 픽셀들에 연결된 제 1 및 제 3 신호선(DL1 및 DL3)에는 -2V의 전압이 인가되지만, 제 3 주사선(SL3)에 프로그램 전압이 인가될 때에는 제 3 신호선(DL3)에도 0V의 전압이 인가된다.
이러한 발광 동작은 주사선(SL1 내지 SL5)에 -10V의 소거 전압이 인가될 때까지 지속된다.
도 12는 본 발명에 따른 표시 장치의 화소 영역의 폭과 해상도 및 개구율의 관계를 도시한 그래프이다. 픽셀 사이의 간격, 즉 주사선과 신호선의 폭을 100㎚로 설정하고, 픽셀의 폭을 0.1㎛부터 1000㎛까지 변화시켜 해상도(D)와 개구율(E)을 시뮬레이션하였다. 도시된 바와 같이 픽셀의 폭이 10㎛의 경우 1000ppi의 해상도와 97.6%의 개구율을 구현할 수 있다. 따라서, 초고해상도 및 초고개구율의 표시 장치를 구현할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치에 이용되는 발광 소자의 단면도.
도 2는 본 발명의 다른 실시 예에 따른 발광 소자의 단면도.
도 3은 본 발명에 따른 발광 소자의 동작 속도를 설명하기 위한 그래프.
도 4 및 도 5는 본 발명에 따른 발광 소자에 AlDCN를 이용한 경우의 포지티브 전압 및 네거티즈 전압 인가에 따른 전류-전압 특성 그래프.
도 6은 본 발명에 따른 발광 소자에 AlDCN을 이용한 경우의 리텐션 특성 그래프.
도 7은 본 발명에 따른 발광 소자에 AlDCN을 이용한 경우의 단면 사진.
도 8은 본 발명에 따른 발광 소자에 α-NPD를 이용한 경우의 발광 상태를 나타낸 그래프 및 이미지.
도 9는 본 발명의 일 실시 예에 따른 표시 장치의 구성을 설명하기 위한 개략도.
도 10은 본 발명의 일 실시 예에 따른 표시 장치의 구동 방법을 설명하기 위한 개략도 및 파형도
도 11은 본 발명의 다른 실시 예에 따른 표시 장치의 구동 방법을 설명하기 위한 개략도 및 파형도.
도 12는본 발명에 따른 표시 장치의 화소 영역의 폭과 해상도 및 개구율의 관계를 도시한 그래프.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 110 : 제 1 도전층
120 : 유기 발광층 130 : 제 2 도전층
140 : 제 1 유기물층 150 : 나노크리스탈층
151 : 나노크리스탈 152 : 배리어층
160 : 제 2 유기물층 170 : 제 3 도전층

Claims (21)

  1. 복수의 주사선;
    상기 주사선과 교차하는 복수의 신호선; 및
    상기 주사선 및 신호선이 교차하는 영역들에 형성되며, 유기물층과 상기 유기물층 내에 개재된 나노크리스탈층을 포함하여 쌍안정 전도성과 부저항 특성을 갖는 전하 트랩층 및 상기 전하 트랩층과 전기적으로 연결된 유기 발광층을 구비하는 복수의 픽셀을 포함하는 표시 장치.
  2. 제 1 항에 있어서, 상기 픽셀은 상기 전하 트랩층과 상기 유기 발광층이 적층되고, 상기 전하 트랩층과 상기 유기 발광층의 상부 및 하부에 각각 형성된 상부 도전층 및 하부 도전층을 더 포함하는 표시 장치.
  3. 제 2 항에 있어서, 상기 상부 도전층은 상기 신호선에 연결되고, 상기 하부 도전층은 상기 주사선에 연결되는 표시 장치.
  4. 제 2 항에 있어서, 상기 픽셀은 상기 전하 트랩층과 상기 유기 발광층 사이에 형성된 중간 도전층을 더 포함하는 표시 장치.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서, 상기 나노크리스탈층은 복수의 나노크리스탈과 상기 나노크리스탈을 감싸는 배리어층을 포함하는 표시 장치.
  8. 제 7 항에 있어서, 상기 나노크리스탈은 Al, Ti, Zn, Fe, Ni, Cu, Au, Ag과 이들의 합금 중 적어도 어느 하나를 포함하는 표시 장치.
  9. 제 1 항에 있어서, 상기 픽셀에 연결된 상기 주사선 및 신호선 사이에 인가되는 전압의 크기에 따라 프로그램 동작, 소거 동작 또는 읽기 동작을 수행하며, 상기 읽기 동작시 발광하는 표시 장치.
  10. 제 9 항에 있어서, 상기 소거 동작을 위한 소거 전압의 절대값의 크기는 상기 프로그램 동작을 위한 프로그램 전압의 절대값보다 크고, 상기 읽기 동작을 위한 읽기 전압의 절대값의 크기는 상기 프로그램 전압의 절대값보다 작은 표시 장치.
  11. 제 10 항에 있어서, 상기 프로그램 전압, 소거 전압 및 읽기 전압은 포지티브 전압인 표시 장치.
  12. 제 10 항에 있어서, 상기 프로그램 전압, 소거 전압 및 읽기 전압은 네거티브 전압인 표시 장치.
  13. 제 9 항에 있어서, 상기 프로그램 동작을 위한 프로그램 전압은 다른 크기를 가지는 복수의 전압일 수 있으며, 상기 프로그램 전압은 상기 픽셀의 문턱 전압 이상부터 부저항 영역 이하에서 선택되며, 상기 프로그램 전압의 크기에 따라 상기 읽기 동작시 복수 레벨의 전류가 출력되는 표시 장치.
  14. 제 13 항에 있어서, 상기 읽기 동작을 위한 읽기 전압은 다른 크기를 가지는 복수의 전압일 수 있으며, 상기 읽기 전압의 크기에 따라 상기 읽기 동작시 복수 레벨의 전류가 출력되는 표시 장치.
  15. 제 9 항에 있어서, 상기 읽기 동작을 위한 읽기 전압은 다른 크기를 가지는 복수의 전압일 수 있으며, 상기 읽기 전압의 크기에 따라 상기 읽기 동작시 복수 레벨의 전류가 출력되는 표시 장치.
  16. 복수의 주사선 및 신호선이 교차하는 영역에 위치하며, 유기물층과 상기 유기물층 내에 개재된 나노크리스탈층을 포함하여 쌍안정 전도성과 부안정 특성을 갖는 전하 트랩층 및 상기 유기물층으로부터 제공된 전하를 이용하여 발광하는 유기 발광층을 구비하는 복수의 픽셀을 포함하는 표시 장치의 일 픽셀에 프로그램 전압을 인가하는 단계; 및
    상기 일 픽셀에 읽기 전압을 인가하여 픽셀을 발광시키는 단계를 포함하는 표시 장치의 구동 방법.
  17. 제 16 항에 있어서, 상기 일 픽셀에 소거 전압을 인가하는 단계를 더 포함하는 표시 장치의 구동 방법.
  18. 제 17 항에 있어서, 상기 일 픽셀이 발광되는 동안 타 주사선에 연결된 타 픽셀에 상기 프로그램 전압을 인가하는 표시 장치의 구동 방법.
  19. 제 17 항에 있어서, 상기 일 픽셀이 발광하는 동안 타 주사선에 연결된 타 픽셀에 상기 소거 전압을 인가하는 표시 장치의 구동 방법.
  20. 제 17 항에 있어서, 상기 소거 전압의 절대값은 상기 프로그램 전압의 절대값보다 크고, 상기 읽기 전압의 절대값은 상기 프로그램 전압보다 낮은 표시 장치의 구동 방법.
  21. 제 17 항에 있어서, 상기 일 픽셀에 하나의 프레임에서 상기 프로그램 전압을 인가한 후 상기 읽기 전압을 인가한 다음 상기 소거 전압을 인가하는 표시 장치의 구동 방법.
KR1020080037170A 2007-04-24 2008-04-22 표시 장치 및 그 구동 방법 KR100921506B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2008/002310 WO2008130195A1 (en) 2007-04-24 2008-04-23 Display and method of driving the same
TW097115048A TWI449461B (zh) 2007-04-24 2008-04-24 顯示器以及其驅動方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070039844 2007-04-24
KR20070039844 2007-04-24

Publications (2)

Publication Number Publication Date
KR20080095778A KR20080095778A (ko) 2008-10-29
KR100921506B1 true KR100921506B1 (ko) 2009-10-13

Family

ID=39875679

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020080037170A KR100921506B1 (ko) 2007-04-24 2008-04-22 표시 장치 및 그 구동 방법
KR1020080037169A KR100994677B1 (ko) 2007-04-24 2008-04-22 발광 소자 및 그 제조 방법
KR1020080038071A KR100926687B1 (ko) 2007-04-24 2008-04-24 디스플레이 패널의 구동방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020080037169A KR100994677B1 (ko) 2007-04-24 2008-04-22 발광 소자 및 그 제조 방법
KR1020080038071A KR100926687B1 (ko) 2007-04-24 2008-04-24 디스플레이 패널의 구동방법

Country Status (6)

Country Link
US (2) US8315080B2 (ko)
EP (1) EP2147573B1 (ko)
JP (1) JP5247797B2 (ko)
KR (3) KR100921506B1 (ko)
TW (3) TWI449461B (ko)
WO (1) WO2008130207A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921506B1 (ko) * 2007-04-24 2009-10-13 한양대학교 산학협력단 표시 장치 및 그 구동 방법
WO2010129889A2 (en) * 2009-05-07 2010-11-11 Massachusetts Institute Of Technology Light emitting device including semiconductor nanocrystals
JP5282970B2 (ja) * 2009-07-14 2013-09-04 ソニー株式会社 表示装置およびその駆動方法ならびに電子機器
KR101152464B1 (ko) 2010-05-10 2012-06-01 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101210029B1 (ko) 2010-05-17 2012-12-07 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101162853B1 (ko) 2010-06-01 2012-07-06 삼성모바일디스플레이주식회사 화소를 포함하는 유기전계발광 표시장치 및 이를 이용한 구동방법
EP2437247A1 (en) * 2010-10-01 2012-04-04 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Display
KR101773576B1 (ko) 2010-10-22 2017-09-13 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
WO2012071107A1 (en) * 2010-11-23 2012-05-31 Qd Vision, Inc. Device including semiconductor nanocrystals & method
KR101804315B1 (ko) 2010-12-06 2018-01-11 삼성디스플레이 주식회사 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법
KR20120062499A (ko) 2010-12-06 2012-06-14 삼성모바일디스플레이주식회사 화소, 이를 이용한 입체 영상 표시 장치 및 그의 구동 방법
DE102011076535A1 (de) * 2011-05-26 2012-11-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Informationsspeicher, optischer informationsträger, vorrichtung zum speichern von informationen in informationsspeicher und verwendung eines informationsspeichers als passives display
KR101912255B1 (ko) 2011-04-19 2018-10-29 코닌클리케 필립스 엔.브이. 광 출력 패널 및 이를 가진 디바이스
KR101813192B1 (ko) 2011-05-31 2017-12-29 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시장치, 및 그 구동방법
US8928560B2 (en) 2012-03-20 2015-01-06 Hewlett-Packard Development Company, L.P. Display matrix with resistance switches
KR101988355B1 (ko) 2012-09-10 2019-09-25 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR102018739B1 (ko) 2012-11-20 2019-09-06 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
US9224755B2 (en) 2013-09-06 2015-12-29 Globalfoundries Inc. Flexible active matrix display
KR102049793B1 (ko) * 2013-11-15 2020-01-08 엘지디스플레이 주식회사 유기전계발광 표시장치
KR102175007B1 (ko) * 2013-12-31 2020-11-06 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
DE102015114167A1 (de) * 2015-08-26 2017-03-02 Osram Oled Gmbh Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode
CN112487274B (zh) * 2020-12-02 2023-02-07 重庆邮电大学 一种基于文本点击率的搜索结果推荐方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040067965A (ko) * 2003-01-20 2004-07-30 산요덴키가부시키가이샤 액티브 매트릭스 구동형 표시 장치
WO2006079203A1 (en) 2005-01-28 2006-08-03 Ignis Innovation Inc. A voltage programmed pixel circuit, display system and driving method thereof
KR20070051748A (ko) * 2005-11-14 2007-05-18 소니 가부시끼 가이샤 표시장치 및 그 구동방법
KR20070058332A (ko) * 2005-12-01 2007-06-08 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치와 ｅｌ 표시 장치의 구동 방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5331356B2 (ko) * 1972-01-27 1978-09-01
US4975691A (en) * 1987-06-16 1990-12-04 Interstate Electronics Corporation Scan inversion symmetric drive
JPH03245490A (ja) * 1990-02-23 1991-11-01 Toshiba Corp 有機膜発光素子
JPH08163472A (ja) * 1994-10-05 1996-06-21 Nippondenso Co Ltd マトリクス型液晶表示装置
JP2894229B2 (ja) * 1995-01-13 1999-05-24 株式会社デンソー マトリクス型液晶表示装置
US5714766A (en) 1995-09-29 1998-02-03 International Business Machines Corporation Nano-structure memory device
TW567363B (en) * 1999-05-14 2003-12-21 Seiko Epson Corp Method for driving electrooptical device, drive circuit, electrooptical device, and electronic device
US6950331B2 (en) * 2000-10-31 2005-09-27 The Regents Of The University Of California Organic bistable device and organic memory cells
US6620682B1 (en) * 2001-02-27 2003-09-16 Aplus Flash Technology, Inc. Set of three level concurrent word line bias conditions for a nor type flash memory array
KR100413437B1 (ko) * 2001-04-25 2003-12-31 엘지전자 주식회사 표시패널의 구동제어 방법
US6812509B2 (en) 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
WO2004070789A2 (en) * 2003-02-03 2004-08-19 The Regent Of The University Of California Rewritable nano-surface organic electrical bistable devices
KR20060070535A (ko) * 2003-08-08 2006-06-23 코닌클리케 필립스 일렉트로닉스 엔.브이. 쌍안정 디스플레이
JP2005099715A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
US7274035B2 (en) * 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films
JP2005148606A (ja) * 2003-11-19 2005-06-09 Hitachi Displays Ltd 液晶表示装置の駆動方法
JP2007529906A (ja) * 2004-03-15 2007-10-25 富士電機ホールディングス株式会社 有機双安定電気デバイス及び有機ｌｅｄディスプレーのための駆動器並びにそれらのための駆動方法
US7075828B2 (en) * 2004-04-26 2006-07-11 Macronix International Co., Intl. Operation scheme with charge balancing erase for charge trapping non-volatile memory
TWI229937B (en) * 2004-06-10 2005-03-21 Ind Tech Res Inst Organic bistable devices and manufacturing method thereof
JP2006095786A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp プリンタヘッド及びこれを備えた画像形成装置
JP4112598B2 (ja) * 2004-10-28 2008-07-02 松下電器産業株式会社 表示装置及び表示装置の駆動方法
TWI258725B (en) * 2004-11-18 2006-07-21 Ind Tech Res Inst Methods for driving bistable organic light-emitting device display
KR100724312B1 (ko) 2004-12-20 2007-06-04 재단법인서울대학교산학협력재단 풀 스윙 유기 반도체 회로
KR100614644B1 (ko) * 2004-12-30 2006-08-22 삼성전자주식회사 비휘발성 기억소자, 그 제조방법 및 동작 방법
US20060145599A1 (en) * 2005-01-04 2006-07-06 Reza Stegamat OLEDs with phosphors
US20070263016A1 (en) * 2005-05-25 2007-11-15 Naugler W E Jr Digital drive architecture for flat panel displays
KR100652135B1 (ko) * 2005-06-23 2006-11-30 한양대학교 산학협력단 안정된 다층 양자점을 가지는 유기 비휘발성 메모리 소자및 이의 제조 방법
KR100635509B1 (ko) * 2005-08-16 2006-10-17 삼성에스디아이 주식회사 유기 전계발광 표시장치
US9922600B2 (en) * 2005-12-02 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5240542B2 (ja) * 2006-09-25 2013-07-17 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
KR100921506B1 (ko) * 2007-04-24 2009-10-13 한양대학교 산학협력단 표시 장치 및 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040067965A (ko) * 2003-01-20 2004-07-30 산요덴키가부시키가이샤 액티브 매트릭스 구동형 표시 장치
WO2006079203A1 (en) 2005-01-28 2006-08-03 Ignis Innovation Inc. A voltage programmed pixel circuit, display system and driving method thereof
KR20070051748A (ko) * 2005-11-14 2007-05-18 소니 가부시끼 가이샤 표시장치 및 그 구동방법
KR20070058332A (ko) * 2005-12-01 2007-06-08 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치와 ｅｌ 표시 장치의 구동 방법

Also Published As

Publication number Publication date
KR20080095777A (ko) 2008-10-29
US20100208507A1 (en) 2010-08-19
JP5247797B2 (ja) 2013-07-24
EP2147573A1 (en) 2010-01-27
KR20080095799A (ko) 2008-10-29
KR20080095778A (ko) 2008-10-29
WO2008130207A1 (en) 2008-10-30
TW200904235A (en) 2009-01-16
EP2147573B1 (en) 2019-07-03
JP2010525543A (ja) 2010-07-22
TW200903425A (en) 2009-01-16
KR100926687B1 (ko) 2009-11-17
TWI472262B (zh) 2015-02-01
TW200906217A (en) 2009-02-01
EP2147573A4 (en) 2011-10-05
US8315080B2 (en) 2012-11-20
TWI449461B (zh) 2014-08-11
US20110205217A1 (en) 2011-08-25
KR100994677B1 (ko) 2010-11-17
US8441472B2 (en) 2013-05-14
TWI406226B (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
KR100921506B1 (ko) 표시 장치 및 그 구동 방법
JP7400130B2 (ja) 表示装置
JP2023164804A (ja) 半導体装置
US7317429B2 (en) Display panel and display panel driving method
JP2023130349A (ja) 表示装置、表示モジュール及び電子機器
KR101368006B1 (ko) 유기전계발광표시장치 및 이의 구동방법
CN104347819A (zh) 柔性有机电致发光器件及其制造方法
Van De Biggelaar et al. Passive and active matrix addressed polymer light-emitting diode displays
JP4424346B2 (ja) 駆動回路及び駆動装置
WO2008130195A1 (en) Display and method of driving the same
US10446638B2 (en) Organic light emitting diode display and method for manufacturing the same
CN109004031B (zh) 铁电薄膜晶体管、有机发光阵列基板驱动电路和显示装置
JP4085636B2 (ja) 記憶駆動式表示装置の駆動方法及び記憶駆動式表示装置
JP4788216B2 (ja) 駆動装置および表示装置ならびに駆動装置および表示装置の駆動方法
JP2011060787A (ja) 有機発光トランジスタアレイおよびその駆動方法、ならびに有機エレクトロルミネッセンス表示装置
Huang et al. Static active‐matrix OLED display without pixel refresh enabled by amorphous‐silicon non‐volatile memory
WO2008130194A1 (en) Luminescence device and method of manufacturing the same
JP2005017959A (ja) 表示装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170926

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190905

Year of fee payment: 11