JP4085636B2 - 記憶駆動式表示装置の駆動方法及び記憶駆動式表示装置 - Google Patents
記憶駆動式表示装置の駆動方法及び記憶駆動式表示装置 Download PDFInfo
- Publication number
- JP4085636B2 JP4085636B2 JP2002014487A JP2002014487A JP4085636B2 JP 4085636 B2 JP4085636 B2 JP 4085636B2 JP 2002014487 A JP2002014487 A JP 2002014487A JP 2002014487 A JP2002014487 A JP 2002014487A JP 4085636 B2 JP4085636 B2 JP 4085636B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- data
- selection
- memory
- luminance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、情報を電気的に消去及び書込み可能な記憶駆動手段を用いて画像を表示する記憶駆動式表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
近年、ＣＲＴ（Cathode Ray Tube）に代わる新しい表示技術として、蛍光物質であるＥＬ（Electroluminescence）材料を用いてＥＬ発光を得る技術が研究されている。
【０００３】
蛍光物質であるＥＬ材料としては、無機ＥＬ材料を用いる研究がされていたが、その後、無機ＥＬにはない長所を有する有機ＥＬ材料について注目されてきている。有機ＥＬ材料は、無機ＥＬ材料に比べて、カラー化が容易なことと、より低い電圧の電流で動作すること等の長所を有する。有機ＥＬ材料を用いた有機ＥＬ層薄膜を金属電極で挟み込み直流電流印加による電荷注入を行う素子は有機（薄膜）ＥＬダイオードと呼ばれ、その応用によるフラットパネルディスプレイの実現を目指し多くの研究が為されてきた。
【０００４】
有機ＥＬディスプレイの発光パネルの各画素に有機ＥＬダイオードを設け、各画素の有機ＥＬダイオードの発光制御のために、ＴＦＴ（Thin Film Transistor）を各画素に設けていた。このように従来の有機ＥＬダイオードの発光制御方式では、消費電力や寿命改善のため、有機ＥＬダイオードをアクティブ制御させる駆動方式を採用することが主流となっている。
【０００５】
有機ＥＬダイオードをアクティブ制御させる従来の駆動方式を図８を参照して説明する。図８は、従来の電圧制御の発光パネル６を示す図である。
【０００６】
図８に示すように、発光パネル６の１画素には、任意の電圧の信号を供給するデータ線６Ａ、制御信号の通信路であるアドレス線６Ｂと、電源電圧供給路である電源線６Ｃと、一方の端子をデータ線６Ａに接続しゲートをアドレス線６Ｂに接続したＭＯＳ（Metal Oxide Semiconductor）型でｎチャネル型のＴＦＴ６Ｄと、一方の端子を電源線６Ｃに接続しゲートをＴＦＴ６Ｄの他方の端子に接続したＭＯＳ型でｎチャネル型のＴＦＴ６Ｅと、アノードをＴＦＴ６Ｅの他方の端子に接続した有機ＥＬダイオード６Ｆと、有機ＥＬダイオード６Ｆのカソードと接続した各画素の共通接地部６Ｇとを設ける。また一端をＴＦＴ６Ｅのゲートに接続され、他端を共通接地部６Ｇに接続されたコンデンサ６Ｈが設けられている。
【０００７】
アドレス線６Ｂの選択時（アドレス線６Ｂにハイ信号の電圧が印加されたとき）には、ＴＦＴ６Ｄのゲートにハイ信号が印加されてＯＮし、データ線６Ａの電位がＴＦＴ６Ｄのゲートに伝わり、データ線６Ａの電位に従った電流が、電源線６Ｃ、ＴＦＴ６Ｅのドレイン、ソース、有機ＥＬダイオード６Ｆを順に介して、共通接地部６Ｇに流れる。
【０００８】
アドレス線６Ｂの非選択時（アドレス線６Ｂにロー信号の電圧が印加されたとき）には、ＴＦＴ６Ｄのゲートにロー信号が印加されてＯＦＦし、ＴＦＴ６Ｅのゲートの電位がコンデンサ６Ｈに記憶され、記憶された電位に従った電流が、電源線６Ｃ、ＴＦＴ６Ｅのドレイン、ソース、有機ＥＬダイオード６Ｆを順に介して、共通接地部６Ｇに流れる。このように、データ線６Ａの電圧を変化させて有機ＥＬダイオード６Ｇの輝度を制御していた。
【０００９】
なお、データ線６Ａに流す信号を供給するデータドライバと、アドレス線６Ｂに流す信号を供給するアドレスドライバと、発行パネル６に電源電圧を入力する電源と、前記データドライバ、前記アドレスドライバ及び前記電源を制御するコントローラとを発光パネル６の外部に設けてディスプレイを構成する。
【００１０】
【発明が解決しようとする課題】
しかし、図８に示す従来の有機ＥＬダイオードの発光制御方式では、ＴＦＴ６Ｅのゲート−ソース間の寄生容量が小さいため、コンデンサ６Ｈを設けているが、１フレーム期間ＴＦＴ６Ｅのゲート電位を保持するためには、十分な大きさのコンデンサが必要となり、このため、有機ＥＬダイオード６Ｆの発光面積を広げることが困難であった。
また、静止画像時の場合も、各フレーム毎にデータドライバ及びアドレスドライバを稼動させねばならず、消費電力を下げられないという問題があった。
【００１１】
更に、図８のＴＦＴ６Ｅのゲートには、常に片方向の電位（ここでは正の電位）が印加されるので、長時間使用によるＴＦＴのしきい値がシフトしてしまいトランジスタ特性劣化現象が生ずるという問題も発生していた。
【００１２】
本発明の課題は、画像表示において、画素の開口率を上げ、また消費電力を減らし、部品の劣化を防ぐことである。
【００１３】
【課題を解決するための手段】
請求項１に記載の発明は、マトリクス状に配置された複数の画素毎に、第１のゲート、並びに第１及び第２の端子が設けられ、前記第１のゲートが前記選択信号生成手段に接続され、前記第１の端子が前記制御信号生成手段に接続され、前記第１のゲートに入力された選択信号及び前記第１の端子に入力された制御信号に対応して、前記第１の端子及び第２の端子間のチャネルを形成するＴＦＴであり、当該画素を選択された場合、前記画素の発光の輝度を制御する制御信号を出力する選択手段と、第２及び第３のゲート、並びに第３及び第４の端子が設けられ、前記第２のゲートが前記ＴＦＴの第２の端子に接続され、前記第３のゲート及び前記第３の端子が所定の電圧を供給する電源に接続され、前記第４の端子が前記発光手段に接続され、前記第２のゲートに入力された制御信号に対応して前記輝度データを記憶し、当該記憶された輝度データに対応して、前記第３の端子及び第４の端子間のチャネルを形成するＤＧメモリＴＦＴであり、前記選択の期間に、前記選択手段から出力された制御信号に対応して、電気的に消去及び書込み可能に、発光の輝度データを長時間記憶し、当該記憶された輝度データに対応して電源から入力された電流を出力する記憶駆動手段と、当該記憶駆動手段から出力された電流に基づき発光を行う発光手段と、を設ける発光パネルを具備し、各画素の発光により画像を表示する記憶駆動式表示装置の駆動方法であって、前記選択の期間に、当該選択された画素に対して、前記制御信号として、前記記憶駆動手段に記憶された輝度データを消去する消去制御信号を生成し、前記選択手段を介して前記ＤＧメモリＴＦＴの第２ゲートに、前記生成された消去制御信号を出力させて、チャネルの形成を阻害している捕捉される電子を引っ張り出すことによって、前記出力された消去制御信号に基づき自身に記憶された輝度データを消去させるデータ消去手順と、前記制御信号として、前記発光手段に次の輝度を指定する発光制御信号を生成し、前記選択手段を介して前記ＤＧメモリＴＦＴの第２ゲートに、前記生成された発光制御信号を出力させて、チャネルの形成を阻害している捕捉される電子の量を制御することによって、前記出力された発光制御信号に基づき輝度データを書込むデータ書込み手順と、を順に実行し、非選択の期間に、当該非選択された画素において、前記記憶駆動手段に、前記データ書込み手順で書込まれた輝度データに対応する電流を出力させ、当該記憶駆動手段から出力された電流に基づき発光させるデータ読込み手順を実行する、ことを特徴としてなる。
【００１４】
請求項２に記載の発明は、請求項１記載の発明の特徴における前記選択及び前記非選択を、交互に繰返し実行する、ことを特徴としてなる。
【００１５】
請求項３に記載の発明は、請求項１又は２記載の発明の特徴における前記選択が、前記発光制御信号を変化させる場合に実行する、ことを特徴としてなる。
【００１６】
請求項４に記載の発明は、請求項１、２又は３記載の発明の特徴における前記発光制御信号が、前記発光手段の任意の輝度を指定する信号であり、前記輝度データが、任意の輝度を指定するデータである、ことを特徴としてなる。
【００１７】
請求項５に記載の発明は、請求項１、２、３又は４記載の発明の特徴における前記データ書込み手順の際に、前記ＤＧメモリＴＦＴの前記第２のゲートに、前回のデータ書込み手順に比べて絶対値の大きな電圧を印加する場合、当該次のデータ書込み手順の前に実行するデータ消去手順の実行を省略する、ことを特徴としてなる。
【００１８】
請求項６に記載の発明は、マトリクス状に配置された複数の画素における各画素の発光の輝度を制御する制御信号を生成する制御信号生成手段と、前記画素の選択を指定する選択信号を生成する選択信号生成手段と、前記複数の画素からなる発光パネルとを設け、各画素の発光により画像を表示する記憶駆動式表示装置であって、前記各画素は、第１のゲート、並びに第１及び第２の端子が設けられ、前記第１のゲートが前記選択信号生成手段に接続され、前記第１の端子が前記制御信号生成手段に接続され、前記第１のゲートに入力された選択信号及び前記第１の端子に入力された制御信号に対応して、前記第１の端子及び第２の端子間のチャネルを形成するＴＦＴであり、前記選択信号生成手段から出力された選択信号による自画素の選択の期間に、前記制御信号生成手段から出力された制御信号の出力を行う選択手段と、第２及び第３のゲート、並びに第３及び第４の端子が設けられ、前記第２のゲートが前記ＴＦＴの第２の端子に接続され、前記第３のゲート及び前記第３の端子が所定の電圧を供給する電源に接続され、前記第４の端子が前記発光手段に接続され、前記第２のゲートに入力された制御信号に対応して前記輝度データを記憶し、当該記憶された輝度データに対応して、前記第３の端子及び第４の端子間のチャネルを形成するＤＧメモリＴＦＴであり、前記選択の期間に、前記選択手段から出力された制御信号に対応して、電気的に消去及び書込み可能に、発光の輝度データを長時間記憶し、非選択の期間に、当該記憶された輝度データに基づいた電流を出力する記憶駆動手段と、当該記憶駆動手段から出力された電流に基づき発光を行う発光手段と、を具備し、前記制御信号として前記制御信号生成手段で生成された、前記記憶駆動手段に記憶された輝度データを消去する消去制御信号を、前記選択手段を介して前記ＤＧメモリＴＦＴの第２ゲートに出力して、チャネルの形成を阻害している捕捉される電子を引っ張り出すことによって、前記出力された消去制御信号に基づき自身に記憶された輝度データを消去させ、前記制御信号として前記制御信号生成手段で生成された、前記発光手段に次の輝度を指定する発光制御信号を、前記選択手段を介して前記ＤＧメモリＴＦＴの第２ゲートに出力して、チャネルの形成を阻害している捕捉される電子の量を制御することによって、前記出力された発光制御信号に基づき輝度データを書込むことを特徴としてなる。
【００１９】
請求項７に記載の発明は、請求項６記載の発明の特徴における前記選択信号生成手段が、前記選択の旨の選択信号、前記非選択の旨の選択信号とを交互に繰返し生成し、前記制御信号生成手段が、前記選択の期間に、制御信号として、前記輝度データを消去する消去制御信号及び前記輝度データを書込む発光信号を順に生成する、ことを特徴としてなる。
【００２０】
請求項８に記載の発明は、請求項６又は７記載の発明の特徴における前記選択信号生成手段が、前記各画素の発光手段の発光の輝度を変化させる場合に前記選択の旨の選択信号を生成する、ことを特徴としてなる。
【００２１】
請求項９に記載の発明は、請求項６、７又は８記載の発明の特徴における前記制御信号生成手段が、前記選択の期間に、期間前記各画素の発光手段の任意の発光の輝度を指定する発光制御信号を生成し、前記記憶駆動手段が、前記発光制御信号に対応して任意の発光の輝度を指定する輝度データを記憶する、ことを特徴としてなる。
【００２３】
請求項１０に記載の発明は、請求項６に記載の記憶駆動式表示装置において、前記ＤＧメモリＴＦＴの前記第２及び第３のゲートは互いに縦方向に重なるように配置され、前記ＤＧメモリＴＦＴは、前記第２及び第３のゲート間に、電子を捕捉するトラップが形成された絶縁層を備えることを特徴とする。
【００２４】
請求項１又は６記載の発明によれば、選択手段に入力する選択の旨の選択信号により画素を選択し、当該選択の期間に、選択手段を介する生成された制御信号により記憶駆動手段上の輝度データを消去、書込みをして記憶し、選択手段に入力する非選択の旨の選択信号により画素を非選択し、制御信号は記憶駆動手段に入力されず、記憶駆動手段に記憶されている輝度データに対応した電流を記憶駆動手段に入力し、発光手段の発光を制御する。
【００２５】
従って、請求項１又は６に記載の発明によれば、リフレッシュを行うことなく、画素毎の発光の輝度データを消去、書込み可能に記憶駆動手段で長時間記憶し、当該記憶された輝度データに対応して常時画素を発光させるので、消費電力を低下させることができる。また、画素のスイッチング部材として、選択手段及び記憶制御手段のみを設けているので、画素毎の発光手段の面積割合を大きくするので、一画素全体の面積をより小さくして高精細な表示が可能となり、消費電力を更に低下させることができる。
【００２６】
請求項２又は７記載の発明によれば、記憶駆動手段に消去制御信号及び発光制御信号を繰返し入力させ、記憶駆動手段上の輝度データの消去及び書込みを繰返し実行する。
【００２７】
従って、請求項２又は７に記載の発明によれば、記憶駆動手段に消去制御信号及び発光制御信号を繰返し入力させるので、同一信号の長時間入力による記憶駆動手段の劣化を防ぐことができる。
【００２８】
請求項３又は８記載の発明によれば、前回選択時と同じ輝度の画素についての輝度データの消去及び書込みを行わず、非選択期間を継続して、同じ輝度データに対応する電流を発光手段に入力させる。
【００２９】
従って、請求項３又は８に記載の発明によれば、前回選択時と同じ輝度の画素については輝度データの消去及び書込みを行う必要がなく、その画素への制御信号の生成を行う必要がないので、処理の負担及び消費電力を低下させることができる。特に、静止画像を表示させる場合、全画素への制御信号の生成手段を停止できるので、大幅に消費電力及び処理の負荷を低下させることができる。
【００３０】
請求項４又は９記載の発明によれば、選択の期間に、任意の値の発光制御信号を出力し、これに対応する輝度データも任意の値のデータとして記憶駆動手段に入力し、これに対応する発光手段の輝度も任意となる。
【００３１】
従って、請求項４又は９に記載の発明によれば、各画素を連続的な任意の発光の輝度に制御して発光することができる。
【００３２】
請求項５記載の発明によれば、異なる輝度に対するデータ書込み手順を連続で行うことができる場合、前回のデータ書込み手順の後に行うデータ消去手順を省略して、次のデータ書込み手順を実行する。
【００３３】
従って、請求項５に記載の発明によれば、データ消去手順を実行する必要がないデータ書込み手順を行う場合の、データ消去手順を省略するので、データ消去手順実行の負荷及びその消費電力を低下させることができる。
【００３４】
請求項１又は６に記載の発明によれば、選択信号の電圧が制御信号に比べハイの選択信号が第１のゲートに印加された場合、ＴＦＴは選択され、第１の端子及び第２の端子を介して、制御信号をＤＧメモリＴＦＴの第１のゲートに入力し、制御信号がハイの時（消去制御信号）、第３の端子及び第４の端子間のチャネル形成のための電子を補充し、電源からの電流を第３の端子及び第４の端子を介して発光手段へ入力し、制御信号がローの時（発光制御信号）、第３の端子及び第４の端子間のチャネル形成のための電子を放出し、当該発光制御信号に対応した電源からの電流を第３の端子及び第４の端子を介して発光手段へ入力する。
【００３５】
また、選択信号の電圧が制御信号に比べローの選択信号が第１のゲートに印加された場合、ＴＦＴは非選択され、第１の端子及び第２の端子で制御信号を止めて、ＤＧメモリＴＦＴの第３の端子及び第４の端子間に形成され記憶されているチャネルの状態（輝度データ）に対応して、電源からの電流を第３の端子及び第４の端子を介して発光手段へ入力する。
【００３６】
従って、請求項１又は６に記載の発明によれば、選択手段にＴＦＴ、記憶駆動手段にＤＧメモリＴＦＴを使用し、選択信号及び制御信号の電圧により制御することができる。
【００３７】
そして、請求項１０に記載の発明によれば、前記ＤＧメモリＴＦＴを縦構造とし、さらに電子を捕捉する絶縁層を備えるので、別途コンデンサを設ける必要がなく、省スペース化できるので、一画素あたりの面積をより小さくして高精細な表示が可能となる。
【００３８】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態を説明する。先ず、図１及び図２を参照して、装置構成を説明する。図１は、本実施の形態のディスプレイαを示す図であり、図２は、図１に示す発光パネル１の構成を示す回路図である。
【００３９】
図１に示すように、ディスプレイαは、縦にｎ個、横にｍ個のマトリクス状に設けられた画素毎の発光を制御して画像を表示する発光パネル１と、横のライン（行）の画素の発光を制御するアドレス信号（選択信号）を生成するアドレスドライバ２（選択信号生成手段）と、縦のライン（列）の画素の発光を制御するデータ信号（制御信号）を生成するデータドライバ３（制御信号生成手段）と、各画素に共通な電源電圧を供給する定電源４と、アドレスドライバ２、データドライバ３及び定電源４を制御するコントローラ５を備える。コントローラ５は、図示しない外部機器からの画像情報を受信し、当該画像情報に基づいて各部材を制御する。
【００４０】
アドレスドライバ２は、発光パネル２の各行の画素に対して任意のｎ本のアドレス線Ｙ１〜Ｙｎで接続し、データドライバ３は、発光パネル２の各列の画素に対して任意のｍ本のデータ線Ｘ１〜Ｘｍで接続し、各行及び各列の画素毎に制御するアクティブマトリクス方式を採用している。また、発光パネル２の各画素は、定電源４からの電源電圧Ｖｄｄを供給する電源電圧電極Ｚに接続されるとともに、電源電圧Ｖｄｄよりも低電位の基準電圧Ｖｓｓを供給する基準電圧電極Ｗに接続されている。ここで、データ線Ｘｉ、アドレス線Ｙｊの画素を画素Ｐ（ｉ，ｊ）とし、発光パネル１は、画素Ｐ（１，１）〜Ｐ（ｍ，ｎ）を備える。
【００４１】
図２に示すように、発光パネル１の画素Ｐ（１，１）には、アドレスドライバ２からのアドレス線Ｙ１とゲートを接続しデータドライバ３からのデータ線Ｘ１と一方の端子を接続するＭＯＳ型でｎチャネル型のＴＦＴ１１（選択手段）と、ＴＦＴ１１の他方の端子とトップゲート１２Ａを接続し定電源４からの電源電圧電極Ｚとボトムゲート１２Ｂ及び端子１２Ｃで接続するＭＯＳ型でｎチャネル型のＤＧ（Double Gate）メモリＴＦＴ１２（記憶駆動手段）と、ＤＧメモリＴＦＴ１２の端子１２Ｄとアノードを接続する有機ＥＬダイオード１３と、を備える。各有機ＥＬダイオード１３のカソードは基準電圧電極Ｗと接続されている。
【００４２】
画素Ｐ（ｉ，ｊ）（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）において、ＴＦＴ１１のゲートをアドレス線Ｙｊと接続し、同じく一方の端子をデータ線Ｘｊと接続している。基準電圧電極Ｗ及び電源電圧電極Ｚはそれぞれ、アドレス線Ｙ１〜Ｙｎに沿って且つアドレス線Ｙ１〜Ｙｎ毎に設けられた複数の配線であってもよく、複数の画素に跨った１枚又は複数枚の電極であってもよい。
【００４３】
ＤＧメモリＴＦＴ１２は、従来のＬＳＩ（Large Scale Integration）のフラッシュメモリのようにデータの高速書込みや、半永久的な保存はできないが、本実施の形態のようなディスプレイでの画素メモリ用途には十分な特性を持っている。特に、本実施の形態では、ホール（正孔）よりも移動度の高い電子キャリアを用いている。
【００４４】
ここで、図３を参照して、有機ＥＬダイオード１３について説明する。図３は、図１に示す発光パネル１の概略断面図である。図３に示すように、発光パネル２は、透明な絶縁材料のガラス、石英等からなる透明基板Ａ上に、各画素を仕分ける窒化シリコン等の絶縁材料からなる隔壁Ｂと、隔壁Ｂ間に形成される、ＩＴＯ（Indium Tin Oxide）等の透明な導電材料からなる有機ＥＬダイオード１３のアノード電極１３Ａと、アノード電極１３Ａ上に形成される有機ＥＬダイオード１３の有機ＥＬ層１３Ｂと、隔壁Ｂ及び有機ＥＬ層１３Ｂ上に形成される有機ＥＬダイオード１３のカソード電極１３Ｃと、カソード電極１３Ｃ上に形成される封止材Ｃと、封止材Ｃ上に形成される封止ガラスＤとを順に設ける。
【００４５】
図３上、ＴＦＴ１１、ＤＧメモリＴＦＴ１２、アドレス線Ｙ１〜Ｙｎ、データ線Ｘ１〜Ｘｍ、電源電圧電極Ｚ及び基準電圧電極Ｗは省略されている。ＴＦＴ１１、ＤＧメモリＴＦＴ１２は、例えば隔壁Ｂの下に形成される。
【００４６】
有機ＥＬ層１３Ｂは、例えば、アノード電極１３Ａから順に正孔輸送層、発光層、電子輸送層となる三層構造であっても良いし、アノード電極１３Ａから順に正孔輸送層、電子輸送層を兼ねた発光層となる二層構造であっても良いし、発光層からなる一層構造であっても良いし、その他の層構造であっても良い。
【００４７】
つまり、有機ＥＬ層１３Ｂは、正孔及び電子を注入する機能、正孔及び電子を輸送する機能、正孔と電子の再結合により励起子を生成して発光する機能を有する。有機ＥＬ層１３Ｂは、電子的に中立な有機化合物であることが望ましく、これにより正孔と電子が有機ＥＬ層１３Ｂでバランス良く注入及び輸送される。
【００４８】
なお、電子輸送性の物質が発光層に適宜混合されていても良いし、正孔輸送性の物質が発光層に適宜混合されても良いし、電子輸送性の物質及び正孔輸送性の物質が発光層に適宜混合されていても良い。
【００４９】
また、有機ＥＬ層１３Ｂの発光層には、発光材料が含有されている。発光材料としては、高分子系材料が用いられることになる。高分子系材料としては、ポリカルバゾール、ポリパラフェニレン、ポリアリーレンビニレン、ポリチオフェン、ポリフルオレン、ポリシラン、ポリアセチレン、ポリアニリン、ポリピリジン、ポリピリジンビニレン、ポリピロールが挙げられる。また、高分子材料としては、上記高分子材料（ポリマー）を形成しているモノマーまたはオリゴマーの重合体や共重合体、或いはモノマーまたはオリゴマーの誘導物の重合体及び共重合体と、オキサゾール（オキサンジアゾール、トリアゾール、ジアゾール）又はトリフェニルアミン骨格を有するモノマーを重合した重合体及び共重合体を挙げることができる。また、これらポリマーのモノマーとしては、熱、圧、ＵＶ、電子線などを与える事で上述の化合物を形成するモノマー及びプレカーサポリマーを含むものである。また、これらモノマー間を結合する非共役系ユニットを導入しても構わない。
【００５０】
高分子材料の具体的なものとしては、ポリピニルカルバゾール、ポリトデシルチオフェン、ポリエチレンジオキシチオフェン、ポリスチレンスルフォン酸分散体変性物、ポリ９，９−ジアルキルフルオレン、ポリ（チエニレン−９，９−ジアルキルフルオレン）、ポリ（２，５−ジアルキルパラフェニレン−チエニレン）、（ジアルキル：R=C1〜C20）、ポリパラフェニレンビニレン、ポリ（２−メトキシ−５−（２’−エチル−ヘキシロキシ）−パラフェニレンビニレン）、ポリ（２−メトキシ−５−（２’−エチル−ペンチロキシ）−パラフェニレンビニレン）、ポリ（２，５−ジメチル−パラフェニレンビニレン）、ポリ（２，５−チエニレンビニレン）、ポリ（２，５−ジメトキシパラフェニレンビニレン）、ポリ（１，４−パラフェニレンシアノビニレン）などが挙げられる。
【００５１】
また、高分子系材料に限られるものではなく、低分子材料をポリマー分散して用いるものとしても良い。また、低分子材料の性質によっては、低分子材料を溶媒に溶かした状態で塗布して使用するものとしても良い。そして、低分子材料をポリマー分散する際のポリマーとしては、周知の汎用ポリマーを含む各種ポリマーを状況に応じて使用することができる。
【００５２】
低分子の発光材料（発光物質またはドーパント）としては、アントラセン、ナフタレン、フェナントレン、ピレン、テトラセン、コロネン、クリセン、フルオレセイン、ペリレン、フタロペリレン、ナフタロペリレン、ペリノン、フタロペリノン、ナフタロペリノン、ジフェニルブタジエン、テトラフェニルブタジエン、クマリン、オキサジアゾール、アルダジン、ビスベンゾキゾリン、ビススチリル、ピラジン、オキシン、アミノキノリン、イミン、ジフェニルエチレン、ビニルアントラセン、ジアミノカルバゾール、ピラン、チオピラン、ポリメチン、メロシアニン、イミダゾールキレート化オキシノイド化合物等、４−ジシアノメチレン−４Ｈ−ピラン及び４−ジシアノメチレン−４Ｈ−チオピラン、ジケトン、クロリン系化合物やこれらの誘導体が挙げられる。低分子発光材料の具体的なものとしては、Ａｌｑ３、キナクリドンなどが挙げられる。
【００５３】
また、発光材料は、次式に示すポリフルオレン系材料も用いられる。
【化１】
当該ポリフルオレン系材料は、５未満の多分散度を有する化合物である。
【００５４】
但し、上式中、Ｅは各々独立に、水素、ハロゲン、アリール又は連鎖延長もしくは架橋することのできる反応性基で置換されたアリール、又はトリアルキルシロキシ部分であり、Ｒ1は、各々独立に、Ｃ1-20ヒドロカルビル又はＳ、Ｎ、Ｏ、ＰもしくはＳｉのヘテロ原子を１以上含むＣ1-20ヒドロカルビルであり、又は２つのＲ1はフルオレン環の９位の炭素と共に、Ｃ5-20環構造又はＳ、ＮもしくはＯのヘテロ原子を１以上含むＣ4-20環構造を形成してもよく、Ｒ2は、各々独立に、Ｃ1-20ヒドロカルビル、Ｃ1-20ヒドロカルビルオキシ、Ｃ1-20チオエーテル、Ｃ1-20ヒドロカルビルオキシカルボニル、Ｃ1-20ヒドロカルビルカルボニルオキシ、又はシアノである。ａは、各々独立に、０〜１の数であり、そしてｍは負でない数である。なお、発光材料は、上述のものに限定されるものではない。
【００５５】
発光層或いは電子輸送層に含有する電子輸送性物質としては、トリス（８−キノリノラト）アルミニウム（Ａｌｑ３）等の８−キノリノール又はその誘導体を配位子とする有機金属錯体などのキノリン誘導体、オキサジアゾール誘導体、ペリレン誘導体、ピリジン誘導体、ピリミジン誘導体、キノキサリン誘導体、ジフェニルキノン誘導体、ニトロ置換フルオレン誘導体などが挙げられる。
【００５６】
発光層或いは正孔輸送層に含有する正孔輸送性物質としては、テトラアリールベンジシン化合物（トリアリールジアミンないしトリフェニルジアミン：ＴＰＤ）、芳香族三級アミン、フタロシアニン系化合物（phthalocyanines）、ナタフタロシアニン系化合物（naphthalocyanines）、ポルフィリン系化合物（porphyrins）、トリアゾール（triazole）、イミダゾール（imidazole）、イミダゾロン（imidazolon）、イミダゾールチオン（imidazolethione）、ピラゾリン（pyrazoline）、ピラゾロン（pyrazoline）、テトラヒドロイミダゾール（tetrahydroimidazole）、オキサゾール(oxazole)、オキサジアゾール(oxadiazole)、ヒドラゾン(hydrazone)、アシルヒドラゾン(acylhydrazone)、ポリアリールアルカン(polyarylalkane)スチルベン(stilbene)、ブタジエン(butadiene)、ベンジジン型トリフェニルアミン(benzidine-triphenylamine)、スチリルアミン型トリフェニルアミン(styrylamine-triphenylamine)、ジアミン型トリフェニルアミン(diamine-triphenylamine)やこれ等の誘導体(derivative)、ポリビニルカルバゾール(polyvinylcarbazole)、ポリシラン(polysilane)、ポリエチレンジオキシチオフェン(polyethylenedioxythiophophen：ＰＥＤＯＴ)、ポリスチレンスルホン酸(polysthyrenesulfonate：ＰＳＳ)、ポリアニリン（polyaniline）等の導電性の高分子材料の中から少なくとも１種類以上選択された材料であり、より好ましくは、次式
【化２】
（式中、ｎ，ｌは負でない整数である。）で表されるＰＥＤＯＴをＰＳＳ等の保護コロイド(protective colloid)により分散重合してなる重合体を適用する材料も挙げられる。
【００５７】
カソード電極１３Ｃは、隔壁Ｂ上にも形成され、発光パネル１に設けられる前画素Ｐ（１，１）〜Ｐ（ｍ，ｎ）全てに共通する層であり、基準電圧電極Ｗに接続される。カソード電極１３Ｃの具体的なものとして、金、銀、銅、アルミニウム、インジウム、マグネシウム、カルシウム若しくはバリウム若しくはこれらの合金又はこれら金属若しくは合金にリチウム、マグネシウム若しくはインジウムを含む化合物若しくは混合物等が挙げられる。また、カソード電極１３Ｃは、以上の各種材料の層が積層された積層構造となっていても良く、具体的には、例えば、有機ＥＬ層１３Ｂ上にマグネシウムと銀を共蒸着させたマグネシウム／銀電極層等の通常の電極層が使用できるが、特にアルミニウム／リチウム電極層は他の材料の電極に比べて、有機ＥＬ層への電子の注入効率がよいため、ＥＬ素子の発光効率、発光輝度を高めることができ、異常な発熱の発生によるＥＬ素子の発光寿命、安定性も更に向上する。また、高純度のバリウム層、高純度アルミニウム層を順に形成する積層構造も挙げられる。
【００５８】
以上のように積層構造となる発光パネル１の発光動作時には、ＴＦＴ１１及びＤＧメモリＴＦＴ１２のスイッチングにより、アノード電極１３Ａとカソード電極１３Ｃとの間に順方向の電界が生じると、アノード電極１３Ａから正孔が有機ＥＬ層１３Ｂの発光層に注入され、カソード電極１３Ｃから有機ＥＬ層１３Ｂの発光層に電子が注入される。
【００５９】
そして、有機ＥＬ層１３Ｂの発光層へ正孔及び電子が輸送されて、発光層にて正孔及び電子が再結合することによって励起子が生成され、励起子が消滅するときに光子が発生して発光する。発生した光子は、アノード電極１３Ａ、透明基板Ａを順に透過して出力される。
【００６０】
有機ＥＬ層１３Ｂの発光材料の各色の色分けは、赤、緑、青等の各色を発光する各発光材料を用いる、又は、白色発光する発光材料に前記各色の蛍光塗料を混ぜることにより行われる。
【００６１】
有機ＥＬ層１３Ｂの形成は、以上説明した有機ＥＬ材料をエチレン等の溶媒に溶解させて、発光材料の溶液を生成し、当該溶液を液滴噴射装置で液滴噴射させる等の湿式コーティング法や、抵抗加熱蒸着によるドライ蒸着加熱法により形成される。
【００６２】
次に、図４及び図５を参照してＤＧメモリＴＦＴ１２の動作を説明する。ここでは、画素Ｐ（１，１）を代表して説明する。図４は、データ消去動作を示すＤＧメモリＴＦＴ１２の断面図であり、図５は、データ書込み動作を示すＤＧメモリＴＦＴ１２の断面図である。データとは、有機ＥＬダイオード１３の発光の輝度のデータである。
【００６３】
先ず、図４を参照して、ＤＧメモリＴＦＴ１２の構造を説明する。図３上の透明基板Ａ上に、ボトムゲート１２Ｂから、絶縁層１２Ｆ、アモルファスシリコンのｉ型半導体の半導体層１２Ｅ、絶縁層１２Ｇ、トップゲート１２Ａまで順に形成する。絶縁層１２Ｆは、例えば窒化シリコンであり、通常の絶縁膜はＳｉ3Ｎ4が用いられるが、シリコンの原子数比を高くし、結合する手の余ったシリコンができ、電子が捕捉可能となるトラップ１２Ｆａを形成する。実際には、ホールトラップも存在するが、ホールは高速移動できないため、トップゲート１２Ａにおけるデータ書込み時の電圧の変動幅が小さい。絶縁層１２Ｆは、例えば窒化シリコンであり、図３の隔壁Ｂの一部である。ボトムゲート１２Ｂからトップゲート１２Ａに至るまでの各構成部材による構造は、縦方向に対して少なくとも部分的に重なるように配置されている。なお図中省略してあるが、半導体層１２Ｅとソース、ドレイン電極に相当する端子１２Ｃ、端子１２Ｄとの間にｎ型不純物イオンを含む不純物半導体層が介在してもよい。
【００６４】
ここで、ＤＧメモリＴＦＴ１２のデータ消去動作を図４を参照して説明する。データ消去動作時には、アドレス信号であるハイ信号（例えばここでは１５Ｖとする）をアドレス線Ｙ１からＴＦＴ１１のゲートに入力し、ＴＦＴ１１がＯＮし、ハイ信号（１５Ｖ）をデータ線Ｘ１からＴＦＴ１１の端子（ドレイン）に入力し、データ線Ｘ１のデータ信号であるハイ信号（１５Ｖ）（消去制御信号）の電位をＴＦＴ１１のドレイン、ソースを介してトップゲート１２Ａに伝える。
【００６５】
ＤＧメモリＴＦＴ１２では、電源電圧電極Ｚから電源電圧Ｖｄｄ（１５Ｖ）がボトムゲート１２Ｂ及び端子１２Ｃ（ドレイン）に印加され、ボトムゲート１２Ｂがハイ信号の電圧（１５Ｖ）であるので、ドレイン１２Ｃと電位の低い端子１２Ｄ（ソース、例えば５Ｖ、つまりＤＧメモリＴＦＴ１２には１０Ｖ分圧されている）との間の半導体層１２Ｅに電子キャリアのチャネルを形成し、電源電圧電極Ｚから、ドレイン１２Ｃ、ソース１２Ｄ、有機ＥＬダイオード１３を介して基準電圧電極Ｗへ電流が流れ、有機ＥＬダイオード１３を発光する。
【００６６】
これと同時に、トップゲート１２Ａのハイ信号の電圧（１５Ｖ）により、絶縁層１２Ｆのトラップ１２Ｆａに捕捉されていた電子が引張り出されて、半導体層１２Ｅに取込まれ、チャネルの形成を阻害することはなくなる。
【００６７】
ここで、ＤＧメモリＴＦＴ１２のデータ書込み動作を図５を参照して説明する。データ書込み動作時には、アドレス信号であるロー信号（ここでは、例えば０Ｖとする）をアドレス線Ｙ１からＴＦＴ１１のゲートに入力する。このとき、データ信号である、０〜−１５Ｖの任意の信号（発光制御信号）をデータ線Ｘ１からＴＦＴ１１のソース端子に入力される。ＴＦＴ１１のゲート電位は、ほぼＴＦＴ１１のソースより高い電位のためにＴＦＴ１１がＯＮし、０〜−１５Ｖの信号の電位がデータ線Ｘ１、ＴＦＴ１１を介してトップゲート１２Ａに印加される。
【００６８】
電源電圧電極Ｚ及び基準電圧電極Ｗ間には、ＤＧメモリＴＦＴ１２及び有機ＥＬダイオード１３が直列に接続され、両端には、電源電圧Ｖｄｄ及び基準電圧Ｖｓｓが常時印加されている。したがって、ＤＧメモリＴＦＴ１２にｎチャネルが形成されると、ＤＧメモリＴＦＴ１２の低いオン抵抗により有機ＥＬダイオード１３の分圧比が高くなり発光する。逆にＤＧメモリＴＦＴ１２にｎチャネルが形成されないと、ＤＧメモリＴＦＴ１２の高いオフ抵抗により有機ＥＬダイオード１３のアノード、カソード間には発光に十分な電流が流れるほどの電圧が分圧されない。このようにＤＧメモリＴＦＴ１２のソース、ドレイン間電圧はチャネルの状態により制御されるが、チャネルは、トップゲート電圧、ボトムゲート電圧、及びトップゲート１２Ａ、ボトムゲート１２Ｂ間に蓄積された電荷により制御される。
【００６９】
データ書込み時に、ＤＧメモリＴＦＴ１２では、電源電圧電極Ｚから電源電圧Ｖｄｄ（１５Ｖ）がボトムゲート１２Ｂに印加されている。一方、対向しているトップゲート１２Ａの０〜−１５Ｖの信号の電位が印加されているため、半導体層１２Ｅ内の電子が反発されて、絶縁層１２Ｆのトラップ１２Ｆａに捕捉される。ボトムゲート１２Ｂは定電圧なので、捕捉される電子の量は、トップゲート１２Ａに印加される発光制御信号電位で一義的に制御され、当該電位が、０Ｖに近いほど電子は反発せずトラップ１２Ｆａに捕捉されなく、−１５Ｖに近いほど反発する作用が増大するのでトラップ１２Ｆａに捕捉される電子の量が増大する。
【００７０】
そして、半導体層１２Ｆで電子キャリアを形成する電子が捕捉されるので、捕捉された電子が多いほど電流が流れなくなる。なお、トラップ１２Ｆａに捕捉される電子は、チャネルを形成する電子の他にも、半導体層１２Ｅに周りの光が当たることにより発生する電子−正孔対の中の電子も捕捉される。
【００７１】
このように、データ線Ｘ１の電位（０〜−１５Ｖ）を制御することにより、有機ＥＬダイオード１３に流れる電流を制御し、有機ＥＬダイオード１３の発光の輝度を制御できる。そして、ＤＧメモリＴＦＴ１２にデータ線Ｘ１の０〜−１５Ｖの任意の電位にしたがった電荷が、リフレッシュ不要で長時間記憶可能に、輝度データ（チャネル状態）としてトラップ１２Ｆａに蓄積されることで記憶される。
【００７２】
次に、ＤＧメモリＴＦＴ１２のデータ読込み動作動作を説明する。有機ＥＬダイオード１３は、データ書込み動作中は、トップゲート１２Ａの０〜−１５Ｖの信号の電位に対応した輝度の発光を行う。画素Ｐ（１，１）のデータ書込み動作後は、データ読込み動作として、アドレス線Ｙ１から−１５Ｖの信号の電位をＴＦＴ１１のゲートに入力してＯＦＦし、データ線Ｘ１の電位がＤＧメモリＴＦＴ１２のトップゲート１２Ａに伝わらないようにすれば、ＤＧメモリＴＦＴ１２の半導体層１２Ｅに前回のデータ書込み動作時の発光の輝度データ（０〜−１５Ｖの電位に対応するチャネル状態）が記憶されているので、データ消去動作を行わない限り、有機ＥＬダイオード１１を前回のデータ書込み動作時に記憶した輝度に発光させ続ける。
【００７３】
これは、ＤＧメモリＴＦＴ１２の発光動作では、アドレス線Ｙ１から−１５Ｖの信号の電位をＴＦＴ１１のゲートに入力し、データ線Ｘ１の電位がＤＧメモリＴＦＴ１２のトップゲート１２Ａに伝わらないようにするので、トップゲート１２Ａとソース１２Ｄとの間の寄生容量で構成するコンデンサが十分に大きいので、トップゲート１２Ａに前回のデータ書込み動作時の電圧が記憶されている。このように、トラップ１２Ｆａに蓄積された電子による電荷並びにトップゲート１２Ａ及びソース１２Ｄ間のコンデンサに蓄積された電荷での電界によって、定電源４からの電源電圧Ｖｄｄにより形成されるボトムゲート１２Ｂの電界を抑制又は相殺することによりＤＧメモリＴＦＴ１２のチャネルの大きさを制御している。
【００７４】
ボトムゲート１２Ｂによるチャネル形成を阻害するためにトップゲート１２Ａによりトラップ１２Ｆａに捕捉される電子の量（トラップ１２Ｆａに捕捉される電子量）は、データ書込み動作時のトップゲート１２Ａの電圧の大きさの絶対値とトップゲート１２Ａへのデータ書込み時間の積に比例する。
【００７５】
ここで、図６を参照して、ＤＧメモリＴＦＴ１２の電圧−電流特性を説明する。図６は、ＤＧメモリＴＦＴ１２の電圧−電流特性例を示すグラフである。図６に示すように、ＤＧメモリＴＦＴ１２のボトムゲート１２Ｂの電圧Ｖｇ（＝電源電圧Ｖｄｄ）に対する、ＤＧメモリＴＦＴ１２のドレイン１２Ｃからソース１２Ｄに流れるドレイン電流Ｉｄは、データ消去動作を完了したデータ消去状態（I）から最低の輝度にデータ書込み動作を終了した最低輝度データ書込み状態（II）に変化させると、図６のようにシフトする。
【００７６】
図６のグラフ上の最低輝度データ書込み状態（II）は、データ線Ｘ１を−１５ＶにしてＤＧメモリＴＦＴ１２のドレイン１２Ｃ、ソース１２Ｄ間に流れる電流を最も低くするようにデータ書込みをした状態であり、図示しないが、データ線Ｘ１を０Ｖ〜−１５Ｖにして書込みをした状態は、データ消去状態（I）と最低輝度データ書込み状態（II）との間に位置する。よって、電源電圧Ｖｄｄを１５Ｖに固定するので、ドレイン電流Ｉｄを、データ消去状態のドレイン電流値Ｉｄ１と、データ書込み最大状態（II）のドレイン電流値Ｉｄ２との間で自在に制御可能となる。
【００７７】
次に、図７を参照して、アドレス線Ｙ１〜Ｙｎ，データ線Ｘ１〜Ｘｍに入力する信号によるＤＧメモリＴＦＴ１２の画素Ｐ（１，１）〜Ｐ（ｍ，ｎ）の動作タイミングを説明する。図７は、アドレス線Ｙ１，Ｙ２、データ線Ｘ１，Ｘ２に入力する信号のタイミングチャートである。
【００７８】
全体の流れとしては、アドレス線Ｙ１を選択して、アドレス線Ｙ１の信号及びデータ線Ｘ１〜Ｘｍの信号により、画素Ｐ（１，１）〜Ｐ（ｍ，１）を同時にデータ消去動作及びデータ書込み動作させ、次に、同様に、アドレス線Ｙ２を選択して、画素Ｐ（１，２）〜Ｐ（ｍ，２）を同時にデータ消去動作及びデータ書込み動作させ、順に動作させていき、最終的に、同様に、アドレス線Ｙｎを選択して、画素Ｐ（１，ｎ）〜Ｐ（ｍ，ｎ）を同時にデータ消去動作及びデータ書込み動作させ、この動作を繰返して、画素Ｐ（１，１）〜Ｐ（ｍ，ｎ）の有機ＥＬダイオード１３の輝度を制御する。予め、全てのアドレス線Ｙ１〜Ｙｎは非選択とし、−１５Ｖの一定の信号が入力されているものとする。ここでは、データ書込み期間において、データ線Ｘ１〜Ｘｍに０〜−１５Ｖの信号を入力し、データ線Ｘ１〜Ｘｍに０を入力する場合、ＤＧメモリＴＦＴ１２の半導体層１２Ｅにおいて最大のキャリアを形成するので有機ＥＬダイオード１３は最も明るい輝度になるとし、データ線Ｘ１〜Ｘｍに−１５Ｖを入力する場合、最もキャリア形成を阻害するので、有機ＥＬダイオード１３は最も暗い輝度になるとする。
【００７９】
ここでは、全画素Ｐ（１，１）〜Ｐ（ｍ，ｎ）のうち図２に示すアドレス線Ｙ１，Ｙ２、データ線Ｘ１，Ｘ２の接続された画素Ｐ（１，１），Ｐ（１，２），Ｐ（２，１），Ｐ（２，２）の動作タイミングを代表して説明する。先ず、アドレス線Ｙ１選択のデータ消去期間▲１▼において、アドレスドライバ２がアドレス線Ｙ１に１５Ｖ、それ以外のアドレス線Ｙ２に−１５Ｖを出力し、コントローラ５からの制御信号に応じてデータドライバ３がデータ線Ｘ１，Ｘ２に１５Ｖの信号をパラ出力して、画素Ｐ（１，１）及び画素Ｐ（２，１）のデータ消去動作を行う。
【００８０】
そして、アドレス線Ｙ１選択のデータ書込み期間▲２▼において、アドレス線Ｙ１に０Ｖ、データ線Ｘ１，Ｘ２に０〜−１５Ｖの信号を入力して、画素Ｐ（１，１）及び画素Ｐ（２，１）のデータ書込み動作を行う。ここでは、データドライバ３がデータ線Ｘ１に０Ｖの信号を入力して、データ線Ｘ２に−１５Ｖの信号を入力して、画素Ｐ（１，１）の輝度を最高に明るく輝度データを書込みし、画素Ｐ（２，１）の輝度を最高に暗く輝度データを書込みしている。なお、アドレス線Ｙ１選択のデータ消去期間▲１▼及びデータ書込み期間▲２▼では、アドレス線Ｙ２を非選択とし、−１５Ｖの一定の信号を入力し、画素Ｐ（１，２），Ｐ（２，２）の輝度は、それぞれ前回のデータ書込み動作で書込まれた輝度データに対応して発光されている。
【００８１】
そして、アドレス線Ｙ２選択のデータ消去期間▲３▼において、アドレス線Ｙ２に１５Ｖ、データ線Ｘ１，Ｘ２に１５Ｖの信号を入力して、画素Ｐ（１，２）及び画素Ｐ（２，２）のデータ消去動作を行う。また、アドレス線Ｙ１を非選択として、−１５Ｖの一定の信号を入力し、画素Ｐ（１，１），Ｐ（２，１）の輝度は、それぞれデータ書込み期間▲２▼で書込まれた輝度データに対応して発光されている。
【００８２】
そして、アドレス線Ｙ２選択のデータ書込み期間▲４▼において、アドレス線Ｙ２に０Ｖ、データ線Ｘ１，Ｘ２に０〜−１５Ｖの信号を入力して、画素Ｐ（１，２）及び画素Ｐ（２，２）のデータ書込み動作を行う。ここでは、データ線Ｘ１に０Ｖの信号を入力して、データ線Ｘ２に−７．５Ｖの信号を入力して、画素Ｐ（１，２）の輝度を最高に明るく輝度データを書込みし、画素Ｐ（２，２）の輝度を中間値にする輝度データを書込みしている。
【００８３】
そして、アドレス線Ｙ１，Ｙ２非選択のデータ読込み期間▲５▼において、アドレス線Ｙ１を非選択としたまま、アドレス線Ｙ２を非選択とし、−１５Ｖの一定の信号を入力し、画素Ｐ（１，２），Ｐ（２，２）の輝度は、それぞれデータ書込み期間▲４▼で書込まれた輝度データに対応して発光されている。
【００８４】
そして、アドレス線Ｙ１，Ｙ２を非選択としたまま、図示しないが、アドレス線Ｙ３〜Ｙｎを順に選択していく。最後のアドレス線Ｙｎの選択後、次のアドレス線Ｙ１選択を行い、画素Ｐ（１，１）及び画素Ｐ（２，１）のデータ消去動作及びデータ書込み動作を行う。同様に、今回のアドレス線Ｙ１の選択後、次のアドレス線Ｙ２選択を行い、画素Ｐ（１，２）及び画素Ｐ（２，２）のデータ消去動作及びデータ書込み動作を行う。
【００８５】
画素Ｐ（１，１），Ｐ（２，１）は、アドレス線Ｙ１選択のデータ消去期間▲１▼で最高の輝度に発光し、アドレス線Ｙ１選択のデータ書込み期間▲３▼でデータ書込み動作完了時に目的の輝度に発光するが、選択期間▲１▼、▲２▼は、非選択期間▲３▼、▲４▼▲５▼に比べ極短い期間であるので、全体としては、目的の輝度に発光されているように表示される。画素Ｐ（１，２），Ｐ（２，２）についても同様である。
【００８６】
ここで述べたタイミングは、各画素に周期的にデータ消去動作及びデータ書込み動作を行うタイミングであるが、ある画素で、データ書込み動作をした後、次の周期的なデータ書込み動作で同じ輝度データを書込む場合、その画素中のＤＧメモリＴＦＴ１２に前回に書込んだ輝度データが記憶されているので、データ消去動作及びデータ書込み動作を省略することができる。このとき、その画素に接続されるアドレス線を非選択（−１５Ｖの信号を入力）にし、その画素に接続されるアドレス線に信号を入力しない（０Ｖの信号を入力）。
【００８７】
例えば、発光パネル１の画像を、静止画像にする場合、全画素の輝度を変化させないので、全データ線Ｘ１〜Ｘｍに制御信号を入力するためデータドライバ３を動作させる必要がなく、アドレスドライバ２からは−１５Ｖの一定の信号を全アドレス線Ｙ１〜Ｙｍに入力すればよく、データドライバ３及びアドレスドライバ２で生成する信号の切換を行う必要がないので、全体として消費電力を小さくすることができる。
【００８８】
また、あるアドレス線選択時のデータ書込み期間中に、当該アドレス線に対応した画素のデータ書込み動作が完了する場合、データ書込み期間が終了するまで、データ書込みが完了した画素に接続されたデータ線に引き続いて０Ｖを入力する構成でもよい。つまり、トラップ１２Ｆａに蓄積された電子による電荷のみでボトムゲート１２Ｂの電界を抑制又は相殺することによりチャネルの大きさを制御している。この場合、データ書込みが完了した画素に対してデータドライバ３での信号生成、出力を停止しているので、データドライバ３の消費電力を低くできる。
【００８９】
よって、本実施の形態によれば、周期的にリフレッシュを行うことなく、画素毎の発光の輝度データ（チャネル状態）をＤＧメモリＴＦＴ１２で記憶するので、常時画素を発光させつつ、前フレームと同じ輝度の画素についてはデータ消去動作及びデータ書込み動作を行う必要がなく、データドライバ及びアドレスドライバで信号の切換の動作を行う必要がないので、消費電力及び処理の負荷を低下させることができる。特に、静止画像を表示させる場合、データドライバを停止させ、アドレスドライバに一定の電圧の信号を生成させるので、大幅に消費電力及び処理の負荷を低下させることができる。
【００９０】
また、ＤＧメモリＴＦＴ１２がトラップ１２Ｆａにより電子を捕捉するので、トランジスタの寄生容量以外のコンデンサを設ける必要もなく、スイッチング部材をＴＦＴ１１とＤＧメモリＴＦＴ１２の２個にするので、画素毎の有機ＥＬダイオード１３の面積割合を大きくして開口率を上げることができ、画素の小型化及び高精細な表示を図り、また開口率の上昇により同輝度の表示において画素毎の有機ＥＬダイオードの発光の輝度を抑えて流す電流の量を抑えることができ、消費電力を更に低下させることができる。
【００９１】
また、データ書込み動作において、ＤＧメモリＴＦＴ１２のトップゲート１２Ａに、０〜−１５Ｖの任意の電圧を印加し、任意の輝度の発光に制御することができる。
【００９２】
更に、データ消去動作時に１５Ｖの信号、データ書込み動作時に０〜−１５Ｖの信号をデータ線に入力し、ＤＧメモリＴＦＴ１２のトップゲート１２Ａに強い正負のバイアスを繰返し印加するので片方のバイアスを長時間印加することによる劣化を防ぎ、ＤＧメモリＴＦＴ１２の寿命を長くすることができる。
【００９３】
なお、本実施の形態では、発光手段として、有機ＥＬダイオード１３を使用しているが、無機ＥＬダイオード等の他の発光素子を用いる構成にしてもよく、また、発光パネルにＬＣＤ（Liquid Crystal Display）を採用し、各画素毎に設けられた液晶に印加する電圧を制御することにより、バックライト等の発光源からの光に対する液晶での光透過を制御して、画像を表示させる構成にしてもよい。
【００９４】
また、本実施の形態は、ＴＦＴ１１及びＤＧメモリＴＦＴ１２に、ｎチャネルを形成する半導体層にアモルファスシリコンを用いるものを採用したが、ポリシリコン等を用いるものを採用してもよい。
【００９５】
更に、データ書込み動作において、ＤＧメモリＴＦＴ１２のトップゲート１２Ａに、０〜−１５Ｖの電圧で、前回のデータ書込み動作に比べて絶対値の大きな電圧を印加する場合、当該データ書込み動作の直前のデータ消去操作を省略しても、半導体層１２Ｅに目的の電流を流すチャネルを形成させることができる。最高輝度に発光させるデータ消去動作を省略する場合、消費電力及び処理の負荷を抑えることができる。
【００９６】
以上、本発明の実施の形態につき説明したが、本発明は、必ずしも上述した手段及び手法にのみ限定されるものではなく、本発明にいう目的を達成し、本発明にいう効果を有する範囲内において適宜に変更実施が可能なものである。
【００９７】
【発明の効果】
請求項１又は６記載の発明によれば、リフレッシュを行うことなく、画素毎の発光の輝度データを消去、書込み可能に記憶駆動手段で長時間記憶し、当該記憶された輝度データに対応して常時画素を発光させるので、消費電力を低下させることができる。また、画素のスイッチング部材として、選択手段及び記憶制御手段のみを設けているので、画素毎の発光手段の面積割合を大きくするので、一画素全体の面積をより小さくして高精細な表示が可能となり、消費電力を更に低下させることができる。
【００９８】
また、請求項２又は７記載の発明によれば、記憶駆動手段に消去制御信号及び発光制御信号を繰返し入力させるので、同一信号の長時間入力による記憶駆動手段の劣化を防ぐことができる。
【００９９】
請求項３又は８記載の発明によれば、前回選択時と同じ輝度の画素については輝度データの消去及び書込みを行う必要がなく、その画素への制御信号の生成を行う必要がないので、処理の負担及び消費電力を低下させることができる。特に、静止画像を表示させる場合、全画素への制御信号の生成手段を停止できるので、大幅に消費電力及び処理の負荷を低下させることができる。
【０１００】
請求項４又は９記載の発明によれば、各画素を連続的な任意の発光の輝度に制御して発光することができる。
【０１０１】
請求項５記載の発明によれば、データ消去手順を実行する必要がないデータ書込み手順を行う場合の、データ消去手順を省略するので、データ消去手順実行の負荷及びその消費電力を低下させることができる。
【０１０２】
請求項１又は６記載の発明によれば、選択手段にＴＦＴ、記憶駆動手段にＤＧメモリＴＦＴを使用し、選択信号及び制御信号の電圧により制御することができる。
【０１０３】
請求項１０記載の発明によれば、前記ＤＧメモリＴＦＴを縦構造とし、さらに電子を捕捉する絶縁層を備えるので、別途コンデンサを設ける必要がなく、省スペース化できるので、一画素あたりの面積をより小さくして高精細な表示が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態のディスプレイαを示す図である。
【図２】図１に示す発光パネル１の構成を示す回路図である。
【図３】図１に示す発光パネル１の概略断面図である。
【図４】データ消去動作を示すＤＧメモリＴＦＴ１２の断面図である。
【図５】データ書込み動作を示すＤＧメモリＴＦＴ１２の断面図である。
【図６】ＤＧメモリＴＦＴ１２の電圧−電流特性を示すグラフである。
【図７】アドレス線Ｙ１，Ｙ２、データ線Ｘ１，Ｘ２に入力する信号のタイミングチャートである。
【図８】従来の電圧制御の発光パネル６を示す図である。
【符号の説明】
α…ディスプレイ
１…発光パネル
１１…ＴＦＴ
１２…ＤＧメモリＴＦＴ
１２Ａ…トップゲート
１２Ｂ…ボトムゲート
１２Ｃ…端子（ドレイン）
１２Ｄ…端子（ソース）
１２Ｅ…半導体層
１２Ｆ…トラップ絶縁層
１２Ｆａ…トラップ
１２Ｇ…絶縁層
１３…有機ＥＬダイオード
１３Ａ…アノード電極
１３Ｂ…有機ＥＬ層
１３Ｃ…カソード電極
２…アドレスドライバ
３…データドライバ
４…電源
５…コントローラ
Ａ…透明基板
Ｂ…隔壁
Ｃ…封止材
Ｄ…封止ガラス
Ｙ１〜Ｙｎ…アドレス線
Ｘ１〜Ｘｍ…データ線
Ｚ…電源電圧電極
Ｗ…基準電圧電極
Ｐ（１，１）〜Ｐ（ｍ，ｎ）…画素
６…発光パネル
６Ａ…データ線
６Ｂ…アドレス線
６Ｃ…電源線
６Ｄ，６Ｅ…ＴＦＴ
６Ｆ…有機ＥＬダイオード
６Ｇ…共通接地部
６Ｈ…コンデンサ
【発明の属する技術分野】
本発明は、情報を電気的に消去及び書込み可能な記憶駆動手段を用いて画像を表示する記憶駆動式表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
近年、ＣＲＴ（Cathode Ray Tube）に代わる新しい表示技術として、蛍光物質であるＥＬ（Electroluminescence）材料を用いてＥＬ発光を得る技術が研究されている。
【０００３】
蛍光物質であるＥＬ材料としては、無機ＥＬ材料を用いる研究がされていたが、その後、無機ＥＬにはない長所を有する有機ＥＬ材料について注目されてきている。有機ＥＬ材料は、無機ＥＬ材料に比べて、カラー化が容易なことと、より低い電圧の電流で動作すること等の長所を有する。有機ＥＬ材料を用いた有機ＥＬ層薄膜を金属電極で挟み込み直流電流印加による電荷注入を行う素子は有機（薄膜）ＥＬダイオードと呼ばれ、その応用によるフラットパネルディスプレイの実現を目指し多くの研究が為されてきた。
【０００４】
有機ＥＬディスプレイの発光パネルの各画素に有機ＥＬダイオードを設け、各画素の有機ＥＬダイオードの発光制御のために、ＴＦＴ（Thin Film Transistor）を各画素に設けていた。このように従来の有機ＥＬダイオードの発光制御方式では、消費電力や寿命改善のため、有機ＥＬダイオードをアクティブ制御させる駆動方式を採用することが主流となっている。
【０００５】
有機ＥＬダイオードをアクティブ制御させる従来の駆動方式を図８を参照して説明する。図８は、従来の電圧制御の発光パネル６を示す図である。
【０００６】
図８に示すように、発光パネル６の１画素には、任意の電圧の信号を供給するデータ線６Ａ、制御信号の通信路であるアドレス線６Ｂと、電源電圧供給路である電源線６Ｃと、一方の端子をデータ線６Ａに接続しゲートをアドレス線６Ｂに接続したＭＯＳ（Metal Oxide Semiconductor）型でｎチャネル型のＴＦＴ６Ｄと、一方の端子を電源線６Ｃに接続しゲートをＴＦＴ６Ｄの他方の端子に接続したＭＯＳ型でｎチャネル型のＴＦＴ６Ｅと、アノードをＴＦＴ６Ｅの他方の端子に接続した有機ＥＬダイオード６Ｆと、有機ＥＬダイオード６Ｆのカソードと接続した各画素の共通接地部６Ｇとを設ける。また一端をＴＦＴ６Ｅのゲートに接続され、他端を共通接地部６Ｇに接続されたコンデンサ６Ｈが設けられている。
【０００７】
アドレス線６Ｂの選択時（アドレス線６Ｂにハイ信号の電圧が印加されたとき）には、ＴＦＴ６Ｄのゲートにハイ信号が印加されてＯＮし、データ線６Ａの電位がＴＦＴ６Ｄのゲートに伝わり、データ線６Ａの電位に従った電流が、電源線６Ｃ、ＴＦＴ６Ｅのドレイン、ソース、有機ＥＬダイオード６Ｆを順に介して、共通接地部６Ｇに流れる。
【０００８】
アドレス線６Ｂの非選択時（アドレス線６Ｂにロー信号の電圧が印加されたとき）には、ＴＦＴ６Ｄのゲートにロー信号が印加されてＯＦＦし、ＴＦＴ６Ｅのゲートの電位がコンデンサ６Ｈに記憶され、記憶された電位に従った電流が、電源線６Ｃ、ＴＦＴ６Ｅのドレイン、ソース、有機ＥＬダイオード６Ｆを順に介して、共通接地部６Ｇに流れる。このように、データ線６Ａの電圧を変化させて有機ＥＬダイオード６Ｇの輝度を制御していた。
【０００９】
なお、データ線６Ａに流す信号を供給するデータドライバと、アドレス線６Ｂに流す信号を供給するアドレスドライバと、発行パネル６に電源電圧を入力する電源と、前記データドライバ、前記アドレスドライバ及び前記電源を制御するコントローラとを発光パネル６の外部に設けてディスプレイを構成する。
【００１０】
【発明が解決しようとする課題】
しかし、図８に示す従来の有機ＥＬダイオードの発光制御方式では、ＴＦＴ６Ｅのゲート−ソース間の寄生容量が小さいため、コンデンサ６Ｈを設けているが、１フレーム期間ＴＦＴ６Ｅのゲート電位を保持するためには、十分な大きさのコンデンサが必要となり、このため、有機ＥＬダイオード６Ｆの発光面積を広げることが困難であった。
また、静止画像時の場合も、各フレーム毎にデータドライバ及びアドレスドライバを稼動させねばならず、消費電力を下げられないという問題があった。
【００１１】
更に、図８のＴＦＴ６Ｅのゲートには、常に片方向の電位（ここでは正の電位）が印加されるので、長時間使用によるＴＦＴのしきい値がシフトしてしまいトランジスタ特性劣化現象が生ずるという問題も発生していた。
【００１２】
本発明の課題は、画像表示において、画素の開口率を上げ、また消費電力を減らし、部品の劣化を防ぐことである。
【００１３】
【課題を解決するための手段】
請求項１に記載の発明は、マトリクス状に配置された複数の画素毎に、第１のゲート、並びに第１及び第２の端子が設けられ、前記第１のゲートが前記選択信号生成手段に接続され、前記第１の端子が前記制御信号生成手段に接続され、前記第１のゲートに入力された選択信号及び前記第１の端子に入力された制御信号に対応して、前記第１の端子及び第２の端子間のチャネルを形成するＴＦＴであり、当該画素を選択された場合、前記画素の発光の輝度を制御する制御信号を出力する選択手段と、第２及び第３のゲート、並びに第３及び第４の端子が設けられ、前記第２のゲートが前記ＴＦＴの第２の端子に接続され、前記第３のゲート及び前記第３の端子が所定の電圧を供給する電源に接続され、前記第４の端子が前記発光手段に接続され、前記第２のゲートに入力された制御信号に対応して前記輝度データを記憶し、当該記憶された輝度データに対応して、前記第３の端子及び第４の端子間のチャネルを形成するＤＧメモリＴＦＴであり、前記選択の期間に、前記選択手段から出力された制御信号に対応して、電気的に消去及び書込み可能に、発光の輝度データを長時間記憶し、当該記憶された輝度データに対応して電源から入力された電流を出力する記憶駆動手段と、当該記憶駆動手段から出力された電流に基づき発光を行う発光手段と、を設ける発光パネルを具備し、各画素の発光により画像を表示する記憶駆動式表示装置の駆動方法であって、前記選択の期間に、当該選択された画素に対して、前記制御信号として、前記記憶駆動手段に記憶された輝度データを消去する消去制御信号を生成し、前記選択手段を介して前記ＤＧメモリＴＦＴの第２ゲートに、前記生成された消去制御信号を出力させて、チャネルの形成を阻害している捕捉される電子を引っ張り出すことによって、前記出力された消去制御信号に基づき自身に記憶された輝度データを消去させるデータ消去手順と、前記制御信号として、前記発光手段に次の輝度を指定する発光制御信号を生成し、前記選択手段を介して前記ＤＧメモリＴＦＴの第２ゲートに、前記生成された発光制御信号を出力させて、チャネルの形成を阻害している捕捉される電子の量を制御することによって、前記出力された発光制御信号に基づき輝度データを書込むデータ書込み手順と、を順に実行し、非選択の期間に、当該非選択された画素において、前記記憶駆動手段に、前記データ書込み手順で書込まれた輝度データに対応する電流を出力させ、当該記憶駆動手段から出力された電流に基づき発光させるデータ読込み手順を実行する、ことを特徴としてなる。
【００１４】
請求項２に記載の発明は、請求項１記載の発明の特徴における前記選択及び前記非選択を、交互に繰返し実行する、ことを特徴としてなる。
【００１５】
請求項３に記載の発明は、請求項１又は２記載の発明の特徴における前記選択が、前記発光制御信号を変化させる場合に実行する、ことを特徴としてなる。
【００１６】
請求項４に記載の発明は、請求項１、２又は３記載の発明の特徴における前記発光制御信号が、前記発光手段の任意の輝度を指定する信号であり、前記輝度データが、任意の輝度を指定するデータである、ことを特徴としてなる。
【００１７】
請求項５に記載の発明は、請求項１、２、３又は４記載の発明の特徴における前記データ書込み手順の際に、前記ＤＧメモリＴＦＴの前記第２のゲートに、前回のデータ書込み手順に比べて絶対値の大きな電圧を印加する場合、当該次のデータ書込み手順の前に実行するデータ消去手順の実行を省略する、ことを特徴としてなる。
【００１８】
請求項６に記載の発明は、マトリクス状に配置された複数の画素における各画素の発光の輝度を制御する制御信号を生成する制御信号生成手段と、前記画素の選択を指定する選択信号を生成する選択信号生成手段と、前記複数の画素からなる発光パネルとを設け、各画素の発光により画像を表示する記憶駆動式表示装置であって、前記各画素は、第１のゲート、並びに第１及び第２の端子が設けられ、前記第１のゲートが前記選択信号生成手段に接続され、前記第１の端子が前記制御信号生成手段に接続され、前記第１のゲートに入力された選択信号及び前記第１の端子に入力された制御信号に対応して、前記第１の端子及び第２の端子間のチャネルを形成するＴＦＴであり、前記選択信号生成手段から出力された選択信号による自画素の選択の期間に、前記制御信号生成手段から出力された制御信号の出力を行う選択手段と、第２及び第３のゲート、並びに第３及び第４の端子が設けられ、前記第２のゲートが前記ＴＦＴの第２の端子に接続され、前記第３のゲート及び前記第３の端子が所定の電圧を供給する電源に接続され、前記第４の端子が前記発光手段に接続され、前記第２のゲートに入力された制御信号に対応して前記輝度データを記憶し、当該記憶された輝度データに対応して、前記第３の端子及び第４の端子間のチャネルを形成するＤＧメモリＴＦＴであり、前記選択の期間に、前記選択手段から出力された制御信号に対応して、電気的に消去及び書込み可能に、発光の輝度データを長時間記憶し、非選択の期間に、当該記憶された輝度データに基づいた電流を出力する記憶駆動手段と、当該記憶駆動手段から出力された電流に基づき発光を行う発光手段と、を具備し、前記制御信号として前記制御信号生成手段で生成された、前記記憶駆動手段に記憶された輝度データを消去する消去制御信号を、前記選択手段を介して前記ＤＧメモリＴＦＴの第２ゲートに出力して、チャネルの形成を阻害している捕捉される電子を引っ張り出すことによって、前記出力された消去制御信号に基づき自身に記憶された輝度データを消去させ、前記制御信号として前記制御信号生成手段で生成された、前記発光手段に次の輝度を指定する発光制御信号を、前記選択手段を介して前記ＤＧメモリＴＦＴの第２ゲートに出力して、チャネルの形成を阻害している捕捉される電子の量を制御することによって、前記出力された発光制御信号に基づき輝度データを書込むことを特徴としてなる。
【００１９】
請求項７に記載の発明は、請求項６記載の発明の特徴における前記選択信号生成手段が、前記選択の旨の選択信号、前記非選択の旨の選択信号とを交互に繰返し生成し、前記制御信号生成手段が、前記選択の期間に、制御信号として、前記輝度データを消去する消去制御信号及び前記輝度データを書込む発光信号を順に生成する、ことを特徴としてなる。
【００２０】
請求項８に記載の発明は、請求項６又は７記載の発明の特徴における前記選択信号生成手段が、前記各画素の発光手段の発光の輝度を変化させる場合に前記選択の旨の選択信号を生成する、ことを特徴としてなる。
【００２１】
請求項９に記載の発明は、請求項６、７又は８記載の発明の特徴における前記制御信号生成手段が、前記選択の期間に、期間前記各画素の発光手段の任意の発光の輝度を指定する発光制御信号を生成し、前記記憶駆動手段が、前記発光制御信号に対応して任意の発光の輝度を指定する輝度データを記憶する、ことを特徴としてなる。
【００２３】
請求項１０に記載の発明は、請求項６に記載の記憶駆動式表示装置において、前記ＤＧメモリＴＦＴの前記第２及び第３のゲートは互いに縦方向に重なるように配置され、前記ＤＧメモリＴＦＴは、前記第２及び第３のゲート間に、電子を捕捉するトラップが形成された絶縁層を備えることを特徴とする。
【００２４】
請求項１又は６記載の発明によれば、選択手段に入力する選択の旨の選択信号により画素を選択し、当該選択の期間に、選択手段を介する生成された制御信号により記憶駆動手段上の輝度データを消去、書込みをして記憶し、選択手段に入力する非選択の旨の選択信号により画素を非選択し、制御信号は記憶駆動手段に入力されず、記憶駆動手段に記憶されている輝度データに対応した電流を記憶駆動手段に入力し、発光手段の発光を制御する。
【００２５】
従って、請求項１又は６に記載の発明によれば、リフレッシュを行うことなく、画素毎の発光の輝度データを消去、書込み可能に記憶駆動手段で長時間記憶し、当該記憶された輝度データに対応して常時画素を発光させるので、消費電力を低下させることができる。また、画素のスイッチング部材として、選択手段及び記憶制御手段のみを設けているので、画素毎の発光手段の面積割合を大きくするので、一画素全体の面積をより小さくして高精細な表示が可能となり、消費電力を更に低下させることができる。
【００２６】
請求項２又は７記載の発明によれば、記憶駆動手段に消去制御信号及び発光制御信号を繰返し入力させ、記憶駆動手段上の輝度データの消去及び書込みを繰返し実行する。
【００２７】
従って、請求項２又は７に記載の発明によれば、記憶駆動手段に消去制御信号及び発光制御信号を繰返し入力させるので、同一信号の長時間入力による記憶駆動手段の劣化を防ぐことができる。
【００２８】
請求項３又は８記載の発明によれば、前回選択時と同じ輝度の画素についての輝度データの消去及び書込みを行わず、非選択期間を継続して、同じ輝度データに対応する電流を発光手段に入力させる。
【００２９】
従って、請求項３又は８に記載の発明によれば、前回選択時と同じ輝度の画素については輝度データの消去及び書込みを行う必要がなく、その画素への制御信号の生成を行う必要がないので、処理の負担及び消費電力を低下させることができる。特に、静止画像を表示させる場合、全画素への制御信号の生成手段を停止できるので、大幅に消費電力及び処理の負荷を低下させることができる。
【００３０】
請求項４又は９記載の発明によれば、選択の期間に、任意の値の発光制御信号を出力し、これに対応する輝度データも任意の値のデータとして記憶駆動手段に入力し、これに対応する発光手段の輝度も任意となる。
【００３１】
従って、請求項４又は９に記載の発明によれば、各画素を連続的な任意の発光の輝度に制御して発光することができる。
【００３２】
請求項５記載の発明によれば、異なる輝度に対するデータ書込み手順を連続で行うことができる場合、前回のデータ書込み手順の後に行うデータ消去手順を省略して、次のデータ書込み手順を実行する。
【００３３】
従って、請求項５に記載の発明によれば、データ消去手順を実行する必要がないデータ書込み手順を行う場合の、データ消去手順を省略するので、データ消去手順実行の負荷及びその消費電力を低下させることができる。
【００３４】
請求項１又は６に記載の発明によれば、選択信号の電圧が制御信号に比べハイの選択信号が第１のゲートに印加された場合、ＴＦＴは選択され、第１の端子及び第２の端子を介して、制御信号をＤＧメモリＴＦＴの第１のゲートに入力し、制御信号がハイの時（消去制御信号）、第３の端子及び第４の端子間のチャネル形成のための電子を補充し、電源からの電流を第３の端子及び第４の端子を介して発光手段へ入力し、制御信号がローの時（発光制御信号）、第３の端子及び第４の端子間のチャネル形成のための電子を放出し、当該発光制御信号に対応した電源からの電流を第３の端子及び第４の端子を介して発光手段へ入力する。
【００３５】
また、選択信号の電圧が制御信号に比べローの選択信号が第１のゲートに印加された場合、ＴＦＴは非選択され、第１の端子及び第２の端子で制御信号を止めて、ＤＧメモリＴＦＴの第３の端子及び第４の端子間に形成され記憶されているチャネルの状態（輝度データ）に対応して、電源からの電流を第３の端子及び第４の端子を介して発光手段へ入力する。
【００３６】
従って、請求項１又は６に記載の発明によれば、選択手段にＴＦＴ、記憶駆動手段にＤＧメモリＴＦＴを使用し、選択信号及び制御信号の電圧により制御することができる。
【００３７】
そして、請求項１０に記載の発明によれば、前記ＤＧメモリＴＦＴを縦構造とし、さらに電子を捕捉する絶縁層を備えるので、別途コンデンサを設ける必要がなく、省スペース化できるので、一画素あたりの面積をより小さくして高精細な表示が可能となる。
【００３８】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態を説明する。先ず、図１及び図２を参照して、装置構成を説明する。図１は、本実施の形態のディスプレイαを示す図であり、図２は、図１に示す発光パネル１の構成を示す回路図である。
【００３９】
図１に示すように、ディスプレイαは、縦にｎ個、横にｍ個のマトリクス状に設けられた画素毎の発光を制御して画像を表示する発光パネル１と、横のライン（行）の画素の発光を制御するアドレス信号（選択信号）を生成するアドレスドライバ２（選択信号生成手段）と、縦のライン（列）の画素の発光を制御するデータ信号（制御信号）を生成するデータドライバ３（制御信号生成手段）と、各画素に共通な電源電圧を供給する定電源４と、アドレスドライバ２、データドライバ３及び定電源４を制御するコントローラ５を備える。コントローラ５は、図示しない外部機器からの画像情報を受信し、当該画像情報に基づいて各部材を制御する。
【００４０】
アドレスドライバ２は、発光パネル２の各行の画素に対して任意のｎ本のアドレス線Ｙ１〜Ｙｎで接続し、データドライバ３は、発光パネル２の各列の画素に対して任意のｍ本のデータ線Ｘ１〜Ｘｍで接続し、各行及び各列の画素毎に制御するアクティブマトリクス方式を採用している。また、発光パネル２の各画素は、定電源４からの電源電圧Ｖｄｄを供給する電源電圧電極Ｚに接続されるとともに、電源電圧Ｖｄｄよりも低電位の基準電圧Ｖｓｓを供給する基準電圧電極Ｗに接続されている。ここで、データ線Ｘｉ、アドレス線Ｙｊの画素を画素Ｐ（ｉ，ｊ）とし、発光パネル１は、画素Ｐ（１，１）〜Ｐ（ｍ，ｎ）を備える。
【００４１】
図２に示すように、発光パネル１の画素Ｐ（１，１）には、アドレスドライバ２からのアドレス線Ｙ１とゲートを接続しデータドライバ３からのデータ線Ｘ１と一方の端子を接続するＭＯＳ型でｎチャネル型のＴＦＴ１１（選択手段）と、ＴＦＴ１１の他方の端子とトップゲート１２Ａを接続し定電源４からの電源電圧電極Ｚとボトムゲート１２Ｂ及び端子１２Ｃで接続するＭＯＳ型でｎチャネル型のＤＧ（Double Gate）メモリＴＦＴ１２（記憶駆動手段）と、ＤＧメモリＴＦＴ１２の端子１２Ｄとアノードを接続する有機ＥＬダイオード１３と、を備える。各有機ＥＬダイオード１３のカソードは基準電圧電極Ｗと接続されている。
【００４２】
画素Ｐ（ｉ，ｊ）（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）において、ＴＦＴ１１のゲートをアドレス線Ｙｊと接続し、同じく一方の端子をデータ線Ｘｊと接続している。基準電圧電極Ｗ及び電源電圧電極Ｚはそれぞれ、アドレス線Ｙ１〜Ｙｎに沿って且つアドレス線Ｙ１〜Ｙｎ毎に設けられた複数の配線であってもよく、複数の画素に跨った１枚又は複数枚の電極であってもよい。
【００４３】
ＤＧメモリＴＦＴ１２は、従来のＬＳＩ（Large Scale Integration）のフラッシュメモリのようにデータの高速書込みや、半永久的な保存はできないが、本実施の形態のようなディスプレイでの画素メモリ用途には十分な特性を持っている。特に、本実施の形態では、ホール（正孔）よりも移動度の高い電子キャリアを用いている。
【００４４】
ここで、図３を参照して、有機ＥＬダイオード１３について説明する。図３は、図１に示す発光パネル１の概略断面図である。図３に示すように、発光パネル２は、透明な絶縁材料のガラス、石英等からなる透明基板Ａ上に、各画素を仕分ける窒化シリコン等の絶縁材料からなる隔壁Ｂと、隔壁Ｂ間に形成される、ＩＴＯ（Indium Tin Oxide）等の透明な導電材料からなる有機ＥＬダイオード１３のアノード電極１３Ａと、アノード電極１３Ａ上に形成される有機ＥＬダイオード１３の有機ＥＬ層１３Ｂと、隔壁Ｂ及び有機ＥＬ層１３Ｂ上に形成される有機ＥＬダイオード１３のカソード電極１３Ｃと、カソード電極１３Ｃ上に形成される封止材Ｃと、封止材Ｃ上に形成される封止ガラスＤとを順に設ける。
【００４５】
図３上、ＴＦＴ１１、ＤＧメモリＴＦＴ１２、アドレス線Ｙ１〜Ｙｎ、データ線Ｘ１〜Ｘｍ、電源電圧電極Ｚ及び基準電圧電極Ｗは省略されている。ＴＦＴ１１、ＤＧメモリＴＦＴ１２は、例えば隔壁Ｂの下に形成される。
【００４６】
有機ＥＬ層１３Ｂは、例えば、アノード電極１３Ａから順に正孔輸送層、発光層、電子輸送層となる三層構造であっても良いし、アノード電極１３Ａから順に正孔輸送層、電子輸送層を兼ねた発光層となる二層構造であっても良いし、発光層からなる一層構造であっても良いし、その他の層構造であっても良い。
【００４７】
つまり、有機ＥＬ層１３Ｂは、正孔及び電子を注入する機能、正孔及び電子を輸送する機能、正孔と電子の再結合により励起子を生成して発光する機能を有する。有機ＥＬ層１３Ｂは、電子的に中立な有機化合物であることが望ましく、これにより正孔と電子が有機ＥＬ層１３Ｂでバランス良く注入及び輸送される。
【００４８】
なお、電子輸送性の物質が発光層に適宜混合されていても良いし、正孔輸送性の物質が発光層に適宜混合されても良いし、電子輸送性の物質及び正孔輸送性の物質が発光層に適宜混合されていても良い。
【００４９】
また、有機ＥＬ層１３Ｂの発光層には、発光材料が含有されている。発光材料としては、高分子系材料が用いられることになる。高分子系材料としては、ポリカルバゾール、ポリパラフェニレン、ポリアリーレンビニレン、ポリチオフェン、ポリフルオレン、ポリシラン、ポリアセチレン、ポリアニリン、ポリピリジン、ポリピリジンビニレン、ポリピロールが挙げられる。また、高分子材料としては、上記高分子材料（ポリマー）を形成しているモノマーまたはオリゴマーの重合体や共重合体、或いはモノマーまたはオリゴマーの誘導物の重合体及び共重合体と、オキサゾール（オキサンジアゾール、トリアゾール、ジアゾール）又はトリフェニルアミン骨格を有するモノマーを重合した重合体及び共重合体を挙げることができる。また、これらポリマーのモノマーとしては、熱、圧、ＵＶ、電子線などを与える事で上述の化合物を形成するモノマー及びプレカーサポリマーを含むものである。また、これらモノマー間を結合する非共役系ユニットを導入しても構わない。
【００５０】
高分子材料の具体的なものとしては、ポリピニルカルバゾール、ポリトデシルチオフェン、ポリエチレンジオキシチオフェン、ポリスチレンスルフォン酸分散体変性物、ポリ９，９−ジアルキルフルオレン、ポリ（チエニレン−９，９−ジアルキルフルオレン）、ポリ（２，５−ジアルキルパラフェニレン−チエニレン）、（ジアルキル：R=C1〜C20）、ポリパラフェニレンビニレン、ポリ（２−メトキシ−５−（２’−エチル−ヘキシロキシ）−パラフェニレンビニレン）、ポリ（２−メトキシ−５−（２’−エチル−ペンチロキシ）−パラフェニレンビニレン）、ポリ（２，５−ジメチル−パラフェニレンビニレン）、ポリ（２，５−チエニレンビニレン）、ポリ（２，５−ジメトキシパラフェニレンビニレン）、ポリ（１，４−パラフェニレンシアノビニレン）などが挙げられる。
【００５１】
また、高分子系材料に限られるものではなく、低分子材料をポリマー分散して用いるものとしても良い。また、低分子材料の性質によっては、低分子材料を溶媒に溶かした状態で塗布して使用するものとしても良い。そして、低分子材料をポリマー分散する際のポリマーとしては、周知の汎用ポリマーを含む各種ポリマーを状況に応じて使用することができる。
【００５２】
低分子の発光材料（発光物質またはドーパント）としては、アントラセン、ナフタレン、フェナントレン、ピレン、テトラセン、コロネン、クリセン、フルオレセイン、ペリレン、フタロペリレン、ナフタロペリレン、ペリノン、フタロペリノン、ナフタロペリノン、ジフェニルブタジエン、テトラフェニルブタジエン、クマリン、オキサジアゾール、アルダジン、ビスベンゾキゾリン、ビススチリル、ピラジン、オキシン、アミノキノリン、イミン、ジフェニルエチレン、ビニルアントラセン、ジアミノカルバゾール、ピラン、チオピラン、ポリメチン、メロシアニン、イミダゾールキレート化オキシノイド化合物等、４−ジシアノメチレン−４Ｈ−ピラン及び４−ジシアノメチレン−４Ｈ−チオピラン、ジケトン、クロリン系化合物やこれらの誘導体が挙げられる。低分子発光材料の具体的なものとしては、Ａｌｑ３、キナクリドンなどが挙げられる。
【００５３】
また、発光材料は、次式に示すポリフルオレン系材料も用いられる。
【化１】
【００５４】
但し、上式中、Ｅは各々独立に、水素、ハロゲン、アリール又は連鎖延長もしくは架橋することのできる反応性基で置換されたアリール、又はトリアルキルシロキシ部分であり、Ｒ1は、各々独立に、Ｃ1-20ヒドロカルビル又はＳ、Ｎ、Ｏ、ＰもしくはＳｉのヘテロ原子を１以上含むＣ1-20ヒドロカルビルであり、又は２つのＲ1はフルオレン環の９位の炭素と共に、Ｃ5-20環構造又はＳ、ＮもしくはＯのヘテロ原子を１以上含むＣ4-20環構造を形成してもよく、Ｒ2は、各々独立に、Ｃ1-20ヒドロカルビル、Ｃ1-20ヒドロカルビルオキシ、Ｃ1-20チオエーテル、Ｃ1-20ヒドロカルビルオキシカルボニル、Ｃ1-20ヒドロカルビルカルボニルオキシ、又はシアノである。ａは、各々独立に、０〜１の数であり、そしてｍは負でない数である。なお、発光材料は、上述のものに限定されるものではない。
【００５５】
発光層或いは電子輸送層に含有する電子輸送性物質としては、トリス（８−キノリノラト）アルミニウム（Ａｌｑ３）等の８−キノリノール又はその誘導体を配位子とする有機金属錯体などのキノリン誘導体、オキサジアゾール誘導体、ペリレン誘導体、ピリジン誘導体、ピリミジン誘導体、キノキサリン誘導体、ジフェニルキノン誘導体、ニトロ置換フルオレン誘導体などが挙げられる。
【００５６】
発光層或いは正孔輸送層に含有する正孔輸送性物質としては、テトラアリールベンジシン化合物（トリアリールジアミンないしトリフェニルジアミン：ＴＰＤ）、芳香族三級アミン、フタロシアニン系化合物（phthalocyanines）、ナタフタロシアニン系化合物（naphthalocyanines）、ポルフィリン系化合物（porphyrins）、トリアゾール（triazole）、イミダゾール（imidazole）、イミダゾロン（imidazolon）、イミダゾールチオン（imidazolethione）、ピラゾリン（pyrazoline）、ピラゾロン（pyrazoline）、テトラヒドロイミダゾール（tetrahydroimidazole）、オキサゾール(oxazole)、オキサジアゾール(oxadiazole)、ヒドラゾン(hydrazone)、アシルヒドラゾン(acylhydrazone)、ポリアリールアルカン(polyarylalkane)スチルベン(stilbene)、ブタジエン(butadiene)、ベンジジン型トリフェニルアミン(benzidine-triphenylamine)、スチリルアミン型トリフェニルアミン(styrylamine-triphenylamine)、ジアミン型トリフェニルアミン(diamine-triphenylamine)やこれ等の誘導体(derivative)、ポリビニルカルバゾール(polyvinylcarbazole)、ポリシラン(polysilane)、ポリエチレンジオキシチオフェン(polyethylenedioxythiophophen：ＰＥＤＯＴ)、ポリスチレンスルホン酸(polysthyrenesulfonate：ＰＳＳ)、ポリアニリン（polyaniline）等の導電性の高分子材料の中から少なくとも１種類以上選択された材料であり、より好ましくは、次式
【化２】
【００５７】
カソード電極１３Ｃは、隔壁Ｂ上にも形成され、発光パネル１に設けられる前画素Ｐ（１，１）〜Ｐ（ｍ，ｎ）全てに共通する層であり、基準電圧電極Ｗに接続される。カソード電極１３Ｃの具体的なものとして、金、銀、銅、アルミニウム、インジウム、マグネシウム、カルシウム若しくはバリウム若しくはこれらの合金又はこれら金属若しくは合金にリチウム、マグネシウム若しくはインジウムを含む化合物若しくは混合物等が挙げられる。また、カソード電極１３Ｃは、以上の各種材料の層が積層された積層構造となっていても良く、具体的には、例えば、有機ＥＬ層１３Ｂ上にマグネシウムと銀を共蒸着させたマグネシウム／銀電極層等の通常の電極層が使用できるが、特にアルミニウム／リチウム電極層は他の材料の電極に比べて、有機ＥＬ層への電子の注入効率がよいため、ＥＬ素子の発光効率、発光輝度を高めることができ、異常な発熱の発生によるＥＬ素子の発光寿命、安定性も更に向上する。また、高純度のバリウム層、高純度アルミニウム層を順に形成する積層構造も挙げられる。
【００５８】
以上のように積層構造となる発光パネル１の発光動作時には、ＴＦＴ１１及びＤＧメモリＴＦＴ１２のスイッチングにより、アノード電極１３Ａとカソード電極１３Ｃとの間に順方向の電界が生じると、アノード電極１３Ａから正孔が有機ＥＬ層１３Ｂの発光層に注入され、カソード電極１３Ｃから有機ＥＬ層１３Ｂの発光層に電子が注入される。
【００５９】
そして、有機ＥＬ層１３Ｂの発光層へ正孔及び電子が輸送されて、発光層にて正孔及び電子が再結合することによって励起子が生成され、励起子が消滅するときに光子が発生して発光する。発生した光子は、アノード電極１３Ａ、透明基板Ａを順に透過して出力される。
【００６０】
有機ＥＬ層１３Ｂの発光材料の各色の色分けは、赤、緑、青等の各色を発光する各発光材料を用いる、又は、白色発光する発光材料に前記各色の蛍光塗料を混ぜることにより行われる。
【００６１】
有機ＥＬ層１３Ｂの形成は、以上説明した有機ＥＬ材料をエチレン等の溶媒に溶解させて、発光材料の溶液を生成し、当該溶液を液滴噴射装置で液滴噴射させる等の湿式コーティング法や、抵抗加熱蒸着によるドライ蒸着加熱法により形成される。
【００６２】
次に、図４及び図５を参照してＤＧメモリＴＦＴ１２の動作を説明する。ここでは、画素Ｐ（１，１）を代表して説明する。図４は、データ消去動作を示すＤＧメモリＴＦＴ１２の断面図であり、図５は、データ書込み動作を示すＤＧメモリＴＦＴ１２の断面図である。データとは、有機ＥＬダイオード１３の発光の輝度のデータである。
【００６３】
先ず、図４を参照して、ＤＧメモリＴＦＴ１２の構造を説明する。図３上の透明基板Ａ上に、ボトムゲート１２Ｂから、絶縁層１２Ｆ、アモルファスシリコンのｉ型半導体の半導体層１２Ｅ、絶縁層１２Ｇ、トップゲート１２Ａまで順に形成する。絶縁層１２Ｆは、例えば窒化シリコンであり、通常の絶縁膜はＳｉ3Ｎ4が用いられるが、シリコンの原子数比を高くし、結合する手の余ったシリコンができ、電子が捕捉可能となるトラップ１２Ｆａを形成する。実際には、ホールトラップも存在するが、ホールは高速移動できないため、トップゲート１２Ａにおけるデータ書込み時の電圧の変動幅が小さい。絶縁層１２Ｆは、例えば窒化シリコンであり、図３の隔壁Ｂの一部である。ボトムゲート１２Ｂからトップゲート１２Ａに至るまでの各構成部材による構造は、縦方向に対して少なくとも部分的に重なるように配置されている。なお図中省略してあるが、半導体層１２Ｅとソース、ドレイン電極に相当する端子１２Ｃ、端子１２Ｄとの間にｎ型不純物イオンを含む不純物半導体層が介在してもよい。
【００６４】
ここで、ＤＧメモリＴＦＴ１２のデータ消去動作を図４を参照して説明する。データ消去動作時には、アドレス信号であるハイ信号（例えばここでは１５Ｖとする）をアドレス線Ｙ１からＴＦＴ１１のゲートに入力し、ＴＦＴ１１がＯＮし、ハイ信号（１５Ｖ）をデータ線Ｘ１からＴＦＴ１１の端子（ドレイン）に入力し、データ線Ｘ１のデータ信号であるハイ信号（１５Ｖ）（消去制御信号）の電位をＴＦＴ１１のドレイン、ソースを介してトップゲート１２Ａに伝える。
【００６５】
ＤＧメモリＴＦＴ１２では、電源電圧電極Ｚから電源電圧Ｖｄｄ（１５Ｖ）がボトムゲート１２Ｂ及び端子１２Ｃ（ドレイン）に印加され、ボトムゲート１２Ｂがハイ信号の電圧（１５Ｖ）であるので、ドレイン１２Ｃと電位の低い端子１２Ｄ（ソース、例えば５Ｖ、つまりＤＧメモリＴＦＴ１２には１０Ｖ分圧されている）との間の半導体層１２Ｅに電子キャリアのチャネルを形成し、電源電圧電極Ｚから、ドレイン１２Ｃ、ソース１２Ｄ、有機ＥＬダイオード１３を介して基準電圧電極Ｗへ電流が流れ、有機ＥＬダイオード１３を発光する。
【００６６】
これと同時に、トップゲート１２Ａのハイ信号の電圧（１５Ｖ）により、絶縁層１２Ｆのトラップ１２Ｆａに捕捉されていた電子が引張り出されて、半導体層１２Ｅに取込まれ、チャネルの形成を阻害することはなくなる。
【００６７】
ここで、ＤＧメモリＴＦＴ１２のデータ書込み動作を図５を参照して説明する。データ書込み動作時には、アドレス信号であるロー信号（ここでは、例えば０Ｖとする）をアドレス線Ｙ１からＴＦＴ１１のゲートに入力する。このとき、データ信号である、０〜−１５Ｖの任意の信号（発光制御信号）をデータ線Ｘ１からＴＦＴ１１のソース端子に入力される。ＴＦＴ１１のゲート電位は、ほぼＴＦＴ１１のソースより高い電位のためにＴＦＴ１１がＯＮし、０〜−１５Ｖの信号の電位がデータ線Ｘ１、ＴＦＴ１１を介してトップゲート１２Ａに印加される。
【００６８】
電源電圧電極Ｚ及び基準電圧電極Ｗ間には、ＤＧメモリＴＦＴ１２及び有機ＥＬダイオード１３が直列に接続され、両端には、電源電圧Ｖｄｄ及び基準電圧Ｖｓｓが常時印加されている。したがって、ＤＧメモリＴＦＴ１２にｎチャネルが形成されると、ＤＧメモリＴＦＴ１２の低いオン抵抗により有機ＥＬダイオード１３の分圧比が高くなり発光する。逆にＤＧメモリＴＦＴ１２にｎチャネルが形成されないと、ＤＧメモリＴＦＴ１２の高いオフ抵抗により有機ＥＬダイオード１３のアノード、カソード間には発光に十分な電流が流れるほどの電圧が分圧されない。このようにＤＧメモリＴＦＴ１２のソース、ドレイン間電圧はチャネルの状態により制御されるが、チャネルは、トップゲート電圧、ボトムゲート電圧、及びトップゲート１２Ａ、ボトムゲート１２Ｂ間に蓄積された電荷により制御される。
【００６９】
データ書込み時に、ＤＧメモリＴＦＴ１２では、電源電圧電極Ｚから電源電圧Ｖｄｄ（１５Ｖ）がボトムゲート１２Ｂに印加されている。一方、対向しているトップゲート１２Ａの０〜−１５Ｖの信号の電位が印加されているため、半導体層１２Ｅ内の電子が反発されて、絶縁層１２Ｆのトラップ１２Ｆａに捕捉される。ボトムゲート１２Ｂは定電圧なので、捕捉される電子の量は、トップゲート１２Ａに印加される発光制御信号電位で一義的に制御され、当該電位が、０Ｖに近いほど電子は反発せずトラップ１２Ｆａに捕捉されなく、−１５Ｖに近いほど反発する作用が増大するのでトラップ１２Ｆａに捕捉される電子の量が増大する。
【００７０】
そして、半導体層１２Ｆで電子キャリアを形成する電子が捕捉されるので、捕捉された電子が多いほど電流が流れなくなる。なお、トラップ１２Ｆａに捕捉される電子は、チャネルを形成する電子の他にも、半導体層１２Ｅに周りの光が当たることにより発生する電子−正孔対の中の電子も捕捉される。
【００７１】
このように、データ線Ｘ１の電位（０〜−１５Ｖ）を制御することにより、有機ＥＬダイオード１３に流れる電流を制御し、有機ＥＬダイオード１３の発光の輝度を制御できる。そして、ＤＧメモリＴＦＴ１２にデータ線Ｘ１の０〜−１５Ｖの任意の電位にしたがった電荷が、リフレッシュ不要で長時間記憶可能に、輝度データ（チャネル状態）としてトラップ１２Ｆａに蓄積されることで記憶される。
【００７２】
次に、ＤＧメモリＴＦＴ１２のデータ読込み動作動作を説明する。有機ＥＬダイオード１３は、データ書込み動作中は、トップゲート１２Ａの０〜−１５Ｖの信号の電位に対応した輝度の発光を行う。画素Ｐ（１，１）のデータ書込み動作後は、データ読込み動作として、アドレス線Ｙ１から−１５Ｖの信号の電位をＴＦＴ１１のゲートに入力してＯＦＦし、データ線Ｘ１の電位がＤＧメモリＴＦＴ１２のトップゲート１２Ａに伝わらないようにすれば、ＤＧメモリＴＦＴ１２の半導体層１２Ｅに前回のデータ書込み動作時の発光の輝度データ（０〜−１５Ｖの電位に対応するチャネル状態）が記憶されているので、データ消去動作を行わない限り、有機ＥＬダイオード１１を前回のデータ書込み動作時に記憶した輝度に発光させ続ける。
【００７３】
これは、ＤＧメモリＴＦＴ１２の発光動作では、アドレス線Ｙ１から−１５Ｖの信号の電位をＴＦＴ１１のゲートに入力し、データ線Ｘ１の電位がＤＧメモリＴＦＴ１２のトップゲート１２Ａに伝わらないようにするので、トップゲート１２Ａとソース１２Ｄとの間の寄生容量で構成するコンデンサが十分に大きいので、トップゲート１２Ａに前回のデータ書込み動作時の電圧が記憶されている。このように、トラップ１２Ｆａに蓄積された電子による電荷並びにトップゲート１２Ａ及びソース１２Ｄ間のコンデンサに蓄積された電荷での電界によって、定電源４からの電源電圧Ｖｄｄにより形成されるボトムゲート１２Ｂの電界を抑制又は相殺することによりＤＧメモリＴＦＴ１２のチャネルの大きさを制御している。
【００７４】
ボトムゲート１２Ｂによるチャネル形成を阻害するためにトップゲート１２Ａによりトラップ１２Ｆａに捕捉される電子の量（トラップ１２Ｆａに捕捉される電子量）は、データ書込み動作時のトップゲート１２Ａの電圧の大きさの絶対値とトップゲート１２Ａへのデータ書込み時間の積に比例する。
【００７５】
ここで、図６を参照して、ＤＧメモリＴＦＴ１２の電圧−電流特性を説明する。図６は、ＤＧメモリＴＦＴ１２の電圧−電流特性例を示すグラフである。図６に示すように、ＤＧメモリＴＦＴ１２のボトムゲート１２Ｂの電圧Ｖｇ（＝電源電圧Ｖｄｄ）に対する、ＤＧメモリＴＦＴ１２のドレイン１２Ｃからソース１２Ｄに流れるドレイン電流Ｉｄは、データ消去動作を完了したデータ消去状態（I）から最低の輝度にデータ書込み動作を終了した最低輝度データ書込み状態（II）に変化させると、図６のようにシフトする。
【００７６】
図６のグラフ上の最低輝度データ書込み状態（II）は、データ線Ｘ１を−１５ＶにしてＤＧメモリＴＦＴ１２のドレイン１２Ｃ、ソース１２Ｄ間に流れる電流を最も低くするようにデータ書込みをした状態であり、図示しないが、データ線Ｘ１を０Ｖ〜−１５Ｖにして書込みをした状態は、データ消去状態（I）と最低輝度データ書込み状態（II）との間に位置する。よって、電源電圧Ｖｄｄを１５Ｖに固定するので、ドレイン電流Ｉｄを、データ消去状態のドレイン電流値Ｉｄ１と、データ書込み最大状態（II）のドレイン電流値Ｉｄ２との間で自在に制御可能となる。
【００７７】
次に、図７を参照して、アドレス線Ｙ１〜Ｙｎ，データ線Ｘ１〜Ｘｍに入力する信号によるＤＧメモリＴＦＴ１２の画素Ｐ（１，１）〜Ｐ（ｍ，ｎ）の動作タイミングを説明する。図７は、アドレス線Ｙ１，Ｙ２、データ線Ｘ１，Ｘ２に入力する信号のタイミングチャートである。
【００７８】
全体の流れとしては、アドレス線Ｙ１を選択して、アドレス線Ｙ１の信号及びデータ線Ｘ１〜Ｘｍの信号により、画素Ｐ（１，１）〜Ｐ（ｍ，１）を同時にデータ消去動作及びデータ書込み動作させ、次に、同様に、アドレス線Ｙ２を選択して、画素Ｐ（１，２）〜Ｐ（ｍ，２）を同時にデータ消去動作及びデータ書込み動作させ、順に動作させていき、最終的に、同様に、アドレス線Ｙｎを選択して、画素Ｐ（１，ｎ）〜Ｐ（ｍ，ｎ）を同時にデータ消去動作及びデータ書込み動作させ、この動作を繰返して、画素Ｐ（１，１）〜Ｐ（ｍ，ｎ）の有機ＥＬダイオード１３の輝度を制御する。予め、全てのアドレス線Ｙ１〜Ｙｎは非選択とし、−１５Ｖの一定の信号が入力されているものとする。ここでは、データ書込み期間において、データ線Ｘ１〜Ｘｍに０〜−１５Ｖの信号を入力し、データ線Ｘ１〜Ｘｍに０を入力する場合、ＤＧメモリＴＦＴ１２の半導体層１２Ｅにおいて最大のキャリアを形成するので有機ＥＬダイオード１３は最も明るい輝度になるとし、データ線Ｘ１〜Ｘｍに−１５Ｖを入力する場合、最もキャリア形成を阻害するので、有機ＥＬダイオード１３は最も暗い輝度になるとする。
【００７９】
ここでは、全画素Ｐ（１，１）〜Ｐ（ｍ，ｎ）のうち図２に示すアドレス線Ｙ１，Ｙ２、データ線Ｘ１，Ｘ２の接続された画素Ｐ（１，１），Ｐ（１，２），Ｐ（２，１），Ｐ（２，２）の動作タイミングを代表して説明する。先ず、アドレス線Ｙ１選択のデータ消去期間▲１▼において、アドレスドライバ２がアドレス線Ｙ１に１５Ｖ、それ以外のアドレス線Ｙ２に−１５Ｖを出力し、コントローラ５からの制御信号に応じてデータドライバ３がデータ線Ｘ１，Ｘ２に１５Ｖの信号をパラ出力して、画素Ｐ（１，１）及び画素Ｐ（２，１）のデータ消去動作を行う。
【００８０】
そして、アドレス線Ｙ１選択のデータ書込み期間▲２▼において、アドレス線Ｙ１に０Ｖ、データ線Ｘ１，Ｘ２に０〜−１５Ｖの信号を入力して、画素Ｐ（１，１）及び画素Ｐ（２，１）のデータ書込み動作を行う。ここでは、データドライバ３がデータ線Ｘ１に０Ｖの信号を入力して、データ線Ｘ２に−１５Ｖの信号を入力して、画素Ｐ（１，１）の輝度を最高に明るく輝度データを書込みし、画素Ｐ（２，１）の輝度を最高に暗く輝度データを書込みしている。なお、アドレス線Ｙ１選択のデータ消去期間▲１▼及びデータ書込み期間▲２▼では、アドレス線Ｙ２を非選択とし、−１５Ｖの一定の信号を入力し、画素Ｐ（１，２），Ｐ（２，２）の輝度は、それぞれ前回のデータ書込み動作で書込まれた輝度データに対応して発光されている。
【００８１】
そして、アドレス線Ｙ２選択のデータ消去期間▲３▼において、アドレス線Ｙ２に１５Ｖ、データ線Ｘ１，Ｘ２に１５Ｖの信号を入力して、画素Ｐ（１，２）及び画素Ｐ（２，２）のデータ消去動作を行う。また、アドレス線Ｙ１を非選択として、−１５Ｖの一定の信号を入力し、画素Ｐ（１，１），Ｐ（２，１）の輝度は、それぞれデータ書込み期間▲２▼で書込まれた輝度データに対応して発光されている。
【００８２】
そして、アドレス線Ｙ２選択のデータ書込み期間▲４▼において、アドレス線Ｙ２に０Ｖ、データ線Ｘ１，Ｘ２に０〜−１５Ｖの信号を入力して、画素Ｐ（１，２）及び画素Ｐ（２，２）のデータ書込み動作を行う。ここでは、データ線Ｘ１に０Ｖの信号を入力して、データ線Ｘ２に−７．５Ｖの信号を入力して、画素Ｐ（１，２）の輝度を最高に明るく輝度データを書込みし、画素Ｐ（２，２）の輝度を中間値にする輝度データを書込みしている。
【００８３】
そして、アドレス線Ｙ１，Ｙ２非選択のデータ読込み期間▲５▼において、アドレス線Ｙ１を非選択としたまま、アドレス線Ｙ２を非選択とし、−１５Ｖの一定の信号を入力し、画素Ｐ（１，２），Ｐ（２，２）の輝度は、それぞれデータ書込み期間▲４▼で書込まれた輝度データに対応して発光されている。
【００８４】
そして、アドレス線Ｙ１，Ｙ２を非選択としたまま、図示しないが、アドレス線Ｙ３〜Ｙｎを順に選択していく。最後のアドレス線Ｙｎの選択後、次のアドレス線Ｙ１選択を行い、画素Ｐ（１，１）及び画素Ｐ（２，１）のデータ消去動作及びデータ書込み動作を行う。同様に、今回のアドレス線Ｙ１の選択後、次のアドレス線Ｙ２選択を行い、画素Ｐ（１，２）及び画素Ｐ（２，２）のデータ消去動作及びデータ書込み動作を行う。
【００８５】
画素Ｐ（１，１），Ｐ（２，１）は、アドレス線Ｙ１選択のデータ消去期間▲１▼で最高の輝度に発光し、アドレス線Ｙ１選択のデータ書込み期間▲３▼でデータ書込み動作完了時に目的の輝度に発光するが、選択期間▲１▼、▲２▼は、非選択期間▲３▼、▲４▼▲５▼に比べ極短い期間であるので、全体としては、目的の輝度に発光されているように表示される。画素Ｐ（１，２），Ｐ（２，２）についても同様である。
【００８６】
ここで述べたタイミングは、各画素に周期的にデータ消去動作及びデータ書込み動作を行うタイミングであるが、ある画素で、データ書込み動作をした後、次の周期的なデータ書込み動作で同じ輝度データを書込む場合、その画素中のＤＧメモリＴＦＴ１２に前回に書込んだ輝度データが記憶されているので、データ消去動作及びデータ書込み動作を省略することができる。このとき、その画素に接続されるアドレス線を非選択（−１５Ｖの信号を入力）にし、その画素に接続されるアドレス線に信号を入力しない（０Ｖの信号を入力）。
【００８７】
例えば、発光パネル１の画像を、静止画像にする場合、全画素の輝度を変化させないので、全データ線Ｘ１〜Ｘｍに制御信号を入力するためデータドライバ３を動作させる必要がなく、アドレスドライバ２からは−１５Ｖの一定の信号を全アドレス線Ｙ１〜Ｙｍに入力すればよく、データドライバ３及びアドレスドライバ２で生成する信号の切換を行う必要がないので、全体として消費電力を小さくすることができる。
【００８８】
また、あるアドレス線選択時のデータ書込み期間中に、当該アドレス線に対応した画素のデータ書込み動作が完了する場合、データ書込み期間が終了するまで、データ書込みが完了した画素に接続されたデータ線に引き続いて０Ｖを入力する構成でもよい。つまり、トラップ１２Ｆａに蓄積された電子による電荷のみでボトムゲート１２Ｂの電界を抑制又は相殺することによりチャネルの大きさを制御している。この場合、データ書込みが完了した画素に対してデータドライバ３での信号生成、出力を停止しているので、データドライバ３の消費電力を低くできる。
【００８９】
よって、本実施の形態によれば、周期的にリフレッシュを行うことなく、画素毎の発光の輝度データ（チャネル状態）をＤＧメモリＴＦＴ１２で記憶するので、常時画素を発光させつつ、前フレームと同じ輝度の画素についてはデータ消去動作及びデータ書込み動作を行う必要がなく、データドライバ及びアドレスドライバで信号の切換の動作を行う必要がないので、消費電力及び処理の負荷を低下させることができる。特に、静止画像を表示させる場合、データドライバを停止させ、アドレスドライバに一定の電圧の信号を生成させるので、大幅に消費電力及び処理の負荷を低下させることができる。
【００９０】
また、ＤＧメモリＴＦＴ１２がトラップ１２Ｆａにより電子を捕捉するので、トランジスタの寄生容量以外のコンデンサを設ける必要もなく、スイッチング部材をＴＦＴ１１とＤＧメモリＴＦＴ１２の２個にするので、画素毎の有機ＥＬダイオード１３の面積割合を大きくして開口率を上げることができ、画素の小型化及び高精細な表示を図り、また開口率の上昇により同輝度の表示において画素毎の有機ＥＬダイオードの発光の輝度を抑えて流す電流の量を抑えることができ、消費電力を更に低下させることができる。
【００９１】
また、データ書込み動作において、ＤＧメモリＴＦＴ１２のトップゲート１２Ａに、０〜−１５Ｖの任意の電圧を印加し、任意の輝度の発光に制御することができる。
【００９２】
更に、データ消去動作時に１５Ｖの信号、データ書込み動作時に０〜−１５Ｖの信号をデータ線に入力し、ＤＧメモリＴＦＴ１２のトップゲート１２Ａに強い正負のバイアスを繰返し印加するので片方のバイアスを長時間印加することによる劣化を防ぎ、ＤＧメモリＴＦＴ１２の寿命を長くすることができる。
【００９３】
なお、本実施の形態では、発光手段として、有機ＥＬダイオード１３を使用しているが、無機ＥＬダイオード等の他の発光素子を用いる構成にしてもよく、また、発光パネルにＬＣＤ（Liquid Crystal Display）を採用し、各画素毎に設けられた液晶に印加する電圧を制御することにより、バックライト等の発光源からの光に対する液晶での光透過を制御して、画像を表示させる構成にしてもよい。
【００９４】
また、本実施の形態は、ＴＦＴ１１及びＤＧメモリＴＦＴ１２に、ｎチャネルを形成する半導体層にアモルファスシリコンを用いるものを採用したが、ポリシリコン等を用いるものを採用してもよい。
【００９５】
更に、データ書込み動作において、ＤＧメモリＴＦＴ１２のトップゲート１２Ａに、０〜−１５Ｖの電圧で、前回のデータ書込み動作に比べて絶対値の大きな電圧を印加する場合、当該データ書込み動作の直前のデータ消去操作を省略しても、半導体層１２Ｅに目的の電流を流すチャネルを形成させることができる。最高輝度に発光させるデータ消去動作を省略する場合、消費電力及び処理の負荷を抑えることができる。
【００９６】
以上、本発明の実施の形態につき説明したが、本発明は、必ずしも上述した手段及び手法にのみ限定されるものではなく、本発明にいう目的を達成し、本発明にいう効果を有する範囲内において適宜に変更実施が可能なものである。
【００９７】
【発明の効果】
請求項１又は６記載の発明によれば、リフレッシュを行うことなく、画素毎の発光の輝度データを消去、書込み可能に記憶駆動手段で長時間記憶し、当該記憶された輝度データに対応して常時画素を発光させるので、消費電力を低下させることができる。また、画素のスイッチング部材として、選択手段及び記憶制御手段のみを設けているので、画素毎の発光手段の面積割合を大きくするので、一画素全体の面積をより小さくして高精細な表示が可能となり、消費電力を更に低下させることができる。
【００９８】
また、請求項２又は７記載の発明によれば、記憶駆動手段に消去制御信号及び発光制御信号を繰返し入力させるので、同一信号の長時間入力による記憶駆動手段の劣化を防ぐことができる。
【００９９】
請求項３又は８記載の発明によれば、前回選択時と同じ輝度の画素については輝度データの消去及び書込みを行う必要がなく、その画素への制御信号の生成を行う必要がないので、処理の負担及び消費電力を低下させることができる。特に、静止画像を表示させる場合、全画素への制御信号の生成手段を停止できるので、大幅に消費電力及び処理の負荷を低下させることができる。
【０１００】
請求項４又は９記載の発明によれば、各画素を連続的な任意の発光の輝度に制御して発光することができる。
【０１０１】
請求項５記載の発明によれば、データ消去手順を実行する必要がないデータ書込み手順を行う場合の、データ消去手順を省略するので、データ消去手順実行の負荷及びその消費電力を低下させることができる。
【０１０２】
請求項１又は６記載の発明によれば、選択手段にＴＦＴ、記憶駆動手段にＤＧメモリＴＦＴを使用し、選択信号及び制御信号の電圧により制御することができる。
【０１０３】
請求項１０記載の発明によれば、前記ＤＧメモリＴＦＴを縦構造とし、さらに電子を捕捉する絶縁層を備えるので、別途コンデンサを設ける必要がなく、省スペース化できるので、一画素あたりの面積をより小さくして高精細な表示が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態のディスプレイαを示す図である。
【図２】図１に示す発光パネル１の構成を示す回路図である。
【図３】図１に示す発光パネル１の概略断面図である。
【図４】データ消去動作を示すＤＧメモリＴＦＴ１２の断面図である。
【図５】データ書込み動作を示すＤＧメモリＴＦＴ１２の断面図である。
【図６】ＤＧメモリＴＦＴ１２の電圧−電流特性を示すグラフである。
【図７】アドレス線Ｙ１，Ｙ２、データ線Ｘ１，Ｘ２に入力する信号のタイミングチャートである。
【図８】従来の電圧制御の発光パネル６を示す図である。
【符号の説明】
α…ディスプレイ
１…発光パネル
１１…ＴＦＴ
１２…ＤＧメモリＴＦＴ
１２Ａ…トップゲート
１２Ｂ…ボトムゲート
１２Ｃ…端子（ドレイン）
１２Ｄ…端子（ソース）
１２Ｅ…半導体層
１２Ｆ…トラップ絶縁層
１２Ｆａ…トラップ
１２Ｇ…絶縁層
１３…有機ＥＬダイオード
１３Ａ…アノード電極
１３Ｂ…有機ＥＬ層
１３Ｃ…カソード電極
２…アドレスドライバ
３…データドライバ
４…電源
５…コントローラ
Ａ…透明基板
Ｂ…隔壁
Ｃ…封止材
Ｄ…封止ガラス
Ｙ１〜Ｙｎ…アドレス線
Ｘ１〜Ｘｍ…データ線
Ｚ…電源電圧電極
Ｗ…基準電圧電極
Ｐ（１，１）〜Ｐ（ｍ，ｎ）…画素
６…発光パネル
６Ａ…データ線
６Ｂ…アドレス線
６Ｃ…電源線
６Ｄ，６Ｅ…ＴＦＴ
６Ｆ…有機ＥＬダイオード
６Ｇ…共通接地部
６Ｈ…コンデンサ
Claims (10)
- マトリクス状に配置された複数の画素毎に、
第１のゲート、並びに第１及び第２の端子が設けられ、前記第１のゲートが前記選択信号生成手段に接続され、前記第１の端子が前記制御信号生成手段に接続され、前記第１のゲートに入力された選択信号及び前記第１の端子に入力された制御信号に対応して、前記第１の端子及び第２の端子間のチャネルを形成するＴＦＴであり、当該画素を選択された場合、前記画素の発光の輝度を制御する制御信号を出力する選択手段と、
第２及び第３のゲート、並びに第３及び第４の端子が設けられ、前記第２のゲートが前記ＴＦＴの第２の端子に接続され、前記第３のゲート及び前記第３の端子が所定の電圧を供給する電源に接続され、前記第４の端子が前記発光手段に接続され、前記第２のゲートに入力された制御信号に対応して前記輝度データを記憶し、当該記憶された輝度データに対応して、前記第３の端子及び第４の端子間のチャネルを形成するＤＧメモリＴＦＴであり、前記選択の期間に、前記選択手段から出力された制御信号に対応して、電気的に消去及び書込み可能に、発光の輝度データを長時間記憶し、当該記憶された輝度データに対応して電源から入力された電流を出力する記憶駆動手段と、
当該記憶駆動手段から出力された電流に基づき発光を行う発光手段と、を設ける発光パネルを具備し、各画素の発光により画像を表示する記憶駆動式表示装置の駆動方法であって、
前記選択の期間に、当該選択された画素に対して、
前記制御信号として、前記記憶駆動手段に記憶された輝度データを消去する消去制御信号を生成し、前記選択手段を介して前記ＤＧメモリＴＦＴの第２ゲートに、前記生成された消去制御信号を出力させて、チャネルの形成を阻害している捕捉される電子を引っ張り出すことによって、前記出力された消去制御信号に基づき自身に記憶された輝度データを消去させるデータ消去手順と、
前記制御信号として、前記発光手段に次の輝度を指定する発光制御信号を生成し、前記選択手段を介して前記ＤＧメモリＴＦＴの第２ゲートに、前記生成された発光制御信号を出力させて、チャネルの形成を阻害している捕捉される電子の量を制御することによって、前記出力された発光制御信号に基づき輝度データを書込むデータ書込み手順と、を順に実行し、
非選択の期間に、当該非選択された画素において、
前記記憶駆動手段に、前記データ書込み手順で書込まれた輝度データに対応する電流を出力させ、当該記憶駆動手段から出力された電流に基づき発光させるデータ読込み手順を実行する、
ことを特徴とする記憶駆動式表示装置の駆動方法。 - 前記選択及び前記非選択を、交互に繰返し実行する、ことを特徴とする請求項１記載の記憶駆動式表示装置の駆動方法。
- 前記選択は、前記発光制御信号を変化させる場合に実行する、ことを特徴とする請求項１又は２記載の記憶駆動式表示装置の駆動方法。
- 前記発光制御信号は、前記発光手段の任意の輝度を指定する信号であり、
前記輝度データは、任意の輝度を指定するデータである、ことを特徴とする請求項１、２又は３記載の記憶駆動式表示装置の駆動方法。 - 前記データ書込み手順実行後、次のデータ書込み手順の際に、前記ＤＧメモリＴＦＴの前記第２のゲートに、前回のデータ書込み手順に比べて絶対値の大きな電圧を印加する場合、当該次のデータ書込み手順の前に実行するデータ消去手順の実行を省略する、ことを特徴とする請求項１、２、３又は４記載の記憶駆動式表示装置の駆動方法。
- マトリクス状に配置された複数の画素における各画素の発光の輝度を制御する制御信号を生成する制御信号生成手段と、前記画素の選択を指定する選択信号を生成する選択信号生成手段と、前記複数の画素からなる発光パネルとを設け、各画素の発光により画像を表示する記憶駆動式表示装置であって、
前記各画素は、
第１のゲート、並びに第１及び第２の端子が設けられ、前記第１のゲートが前記選択信号生成手段に接続され、前記第１の端子が前記制御信号生成手段に接続され、前記第１のゲートに入力された選択信号及び前記第１の端子に入力された制御信号に対応して、前記第１の端子及び第２の端子間のチャネルを形成するＴＦＴであり、前記選択信号生成手段から出力された選択信号による自画素の選択の期間に、前記制御信号生成手段から出力された制御信号の出力を行う選択手段と、
第２及び第３のゲート、並びに第３及び第４の端子が設けられ、前記第２のゲートが前記ＴＦＴの第２の端子に接続され、前記第３のゲート及び前記第３の端子が所定の電圧を供給する電源に接続され、前記第４の端子が前記発光手段に接続され、前記第２のゲートに入力された制御信号に対応して前記輝度データを記憶し、当該記憶された輝度データに対応して、前記第３の端子及び第４の端子間のチャネルを形成するＤＧメモリＴＦＴであり、前記選択の期間に、前記選択手段から出力された制御信号に対応して、電気的に消去及び書込み可能に、発光の輝度データを長時間記憶し、非選択の期間に、当該記憶された輝度データに基づいた電流を出力する記憶駆動手段と、
当該記憶駆動手段から出力された電流に基づき発光を行う発光手段と、
を具備し、
前記制御信号として前記制御信号生成手段で生成された、前記記憶駆動手段に記憶された輝度データを消去する消去制御信号を、前記選択手段を介して前記ＤＧメモリＴＦＴの第２ゲートに出力して、チャネルの形成を阻害している捕捉される電子を引っ張り出すことによって、前記出力された消去制御信号に基づき自身に記憶された輝度データを消去させ、
前記制御信号として前記制御信号生成手段で生成された、前記発光手段に次の輝度を指定する発光制御信号を、前記選択手段を介して前記ＤＧメモリＴＦＴの第２ゲートに出力して、チャネルの形成を阻害している捕捉される電子の量を制御することによって、前記出力された発光制御信号に基づき輝度データを書込む、
ことを特徴とする記憶駆動式表示装置。 - 前記選択信号生成手段は、前記選択の旨の選択信号、前記非選択の旨の選択信号とを交互に繰返し生成し、
前記制御信号生成手段は、前記選択の期間に、制御信号として、前記輝度データを消去する消去制御信号及び前記輝度データを書込む発光信号を順に生成する、ことを特徴とする請求項６記載の記憶駆動式表示装置。 - 前記選択信号生成手段は、前記各画素の発光手段の発光の輝度を変化させる場合に前記選択の旨の選択信号を生成する、ことを特徴とする請求項６又は７記載の記憶駆動式表示装置。
- 前記制御信号生成手段は、前記選択の期間に、期間前記各画素の発光手段の任意の発光の輝度を指定する発光制御信号を生成し、
前記記憶駆動手段は、前記発光制御信号に対応して任意の発光の輝度を指定する輝度データを記憶する、ことを特徴とする請求項６、７又は８記載の記憶駆動式表示装置。 - 前記ＤＧメモリＴＦＴの前記第２及び第３のゲートは互いに縦方向に重なるように配置され、前記ＤＧメモリＴＦＴは、前記第２及び第３のゲート間に、電子を捕捉するトラップが形成された絶縁層を備えることを特徴とする請求項６に記載の記憶駆動式表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002014487A JP4085636B2 (ja) | 2002-01-23 | 2002-01-23 | 記憶駆動式表示装置の駆動方法及び記憶駆動式表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002014487A JP4085636B2 (ja) | 2002-01-23 | 2002-01-23 | 記憶駆動式表示装置の駆動方法及び記憶駆動式表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003216102A JP2003216102A (ja) | 2003-07-30 |
| JP4085636B2 true JP4085636B2 (ja) | 2008-05-14 |
Family
ID=27651151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002014487A Expired - Fee Related JP4085636B2 (ja) | 2002-01-23 | 2002-01-23 | 記憶駆動式表示装置の駆動方法及び記憶駆動式表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4085636B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4907356B2 (ja) * | 2003-12-23 | 2012-03-28 | トムソン ライセンシング | 表示装置 |
| US7545348B2 (en) * | 2006-01-04 | 2009-06-09 | Tpo Displays Corp. | Pixel unit and display and electronic device utilizing the same |
| US20080062088A1 (en) * | 2006-09-13 | 2008-03-13 | Tpo Displays Corp. | Pixel driving circuit and OLED display apparatus and electrionic device using the same |
| JP4748456B2 (ja) * | 2006-09-26 | 2011-08-17 | カシオ計算機株式会社 | 画素駆動回路及び画像表示装置 |
| WO2009041061A1 (ja) * | 2007-09-28 | 2009-04-02 | Panasonic Corporation | 発光素子回路およびアクティブマトリクス型表示装置 |
| JP5073544B2 (ja) * | 2008-03-26 | 2012-11-14 | 富士フイルム株式会社 | 表示装置 |
| WO2011089848A1 (en) * | 2010-01-20 | 2011-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and electronic system |
-
2002
- 2002-01-23 JP JP2002014487A patent/JP4085636B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003216102A (ja) | 2003-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7317429B2 (en) | Display panel and display panel driving method | |
| US8698709B2 (en) | Display device and driving method thereof | |
| CN100525556C (zh) | 有机场致发光显示器及其操作方法 | |
| US8441472B2 (en) | Method of driving display panel | |
| KR100786545B1 (ko) | 전자 장치 | |
| JP4046267B2 (ja) | 表示装置 | |
| CN101313348B (zh) | 半导体器件、显示设备以及电子设备 | |
| JP4683766B2 (ja) | アクティブマトリクス型発光装置 | |
| KR100460281B1 (ko) | 액티브 매트릭스형 유기 발광 표시 장치 | |
| JP5078241B2 (ja) | 発光素子を用いた発光装置および発光素子の駆動方法並びに照明器具 | |
| JP4424346B2 (ja) | 駆動回路及び駆動装置 | |
| JP4085636B2 (ja) | 記憶駆動式表示装置の駆動方法及び記憶駆動式表示装置 | |
| WO2008130195A1 (en) | Display and method of driving the same | |
| JP3399048B2 (ja) | 有機電界発光パネル | |
| JP4788216B2 (ja) | 駆動装置および表示装置ならびに駆動装置および表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4085636 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |