KR20030037393A - 일렉트로 루미네센스 패널 - Google Patents

일렉트로 루미네센스 패널 Download PDF

Info

Publication number
KR20030037393A
KR20030037393A KR1020010068395A KR20010068395A KR20030037393A KR 20030037393 A KR20030037393 A KR 20030037393A KR 1020010068395 A KR1020010068395 A KR 1020010068395A KR 20010068395 A KR20010068395 A KR 20010068395A KR 20030037393 A KR20030037393 A KR 20030037393A
Authority
KR
South Korea
Prior art keywords
gate
electro luminescence
cell
thin film
line
Prior art date
Application number
KR1020010068395A
Other languages
English (en)
Other versions
KR100826009B1 (ko
Inventor
배성준
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010068395A priority Critical patent/KR100826009B1/ko
Priority to US10/282,033 priority patent/US6759682B2/en
Priority to CNB021499136A priority patent/CN100347736C/zh
Publication of KR20030037393A publication Critical patent/KR20030037393A/ko
Application granted granted Critical
Publication of KR100826009B1 publication Critical patent/KR100826009B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 스토리지 캐패시터 용량을 최대화할 수 있도록 한 일렉트로 루미네센스 패널에 관한 것이다.
본 발명에 따른 일렉트로 루미네센스 패널은 게이트 라인들과, 게이트 라인들과 교차되게 배열된 데이터 라인들과, 게이트 라인들과 데이터 라인들의 교차부들에 설치되는 일렉트로 루미네센스 셀(OLED)들과, 일렉트로 루미네센스 셀들을 구동시키기 위한 일렉트로 루미네센스 셀 구동회로를 구비하고; 일렉트로 루미네센스 셀 구동회로는 일렉트로 루미네센스 셀(OLED)들에 전원을 공급하는 공급전원과, 공급전원과 일렉트로 루미네센스 셀 사이에 접속된 제1 피모스(PMOS) 박막트랜지스터와, 데이터 라인과 제1 피모스(PMOS) 박막트랜지스터의 게이트 전극 사이에 접속되어 일렉트로 루미네센스 셀의 스위치 역할을 하는 제2 피모스(PMOS) 박막트랜지스터와, 제1 피모스(PMOS) 박막트랜지스터의 게이트 전극과 전단 게이트라인 사이에 접속되어진 제1 캐패시터를 구비하는 것을 특징으로 한다.
본 발명에 의하면, 스토리지 캐패시터 형성시 전단 게이트라인을 이용함으로써 캐패시터의 정전용량을 최대화하여 킥백 현상으로 인한 플리커 현상을 방지할 수 있다.

Description

일렉트로 루미네센스 패널{Electro Luminescence Panel}
본 발명은 일렉트로 루미네센스 패널에 관한 것으로, 특히 스토리지 캐패시터 용량을 최대화할 수 있도록 한 일렉트로 루미네센스 패널에 관한 것이다.
최근, 음극선관(Cothode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display : 이하 "LCD"라 함), 전계 방출 표시장치(Field Emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함) 및 일렉트로 루미네센스(Electro Luminescence : 이하 "EL"라 함) 표시장치 등이 있다.
이와 같은 평판표시장치의 표시품질을 높이고 대화면화를 시도하는 연구들이 활발히 진행되고 있다. 이들 중 EL소자는 스스로 발광하는 자발광소자이다.
이러한, EL 표시소자는 전자 및 정공 등의 캐리어를 이용하여 형광물질을 여기 시킴으로써 화상 또는 영상을 표시하게 되며, 직류 저전압으로 구동이 가능하고 응답속도가 빠르다.
EL 패널은 도 1과 같이 유리 기판(10) 상에 서로 교차되게 배열되어진 게이트 라인들(GL1 내지 GLm) 및 데이터 라인(DL1 내지 DLn)과, 게이트 라인들(GL1 내지 GLm)과 데이터 라인(DL1 내지 DLn)의 교차부들 각각에 배열되어진 화소 소자들(PE)을 구비한다.
화소 소자들(PE) 각각은 게이트 라인들(GL1 내지 GLn)의 게이트 신호들이 인에이블될 때에 구동되어 데이터 라인(DL)상의 화소 신호의 크기에 상응하는 빛을 발생하게 된다.
이러한 EL 패널을 구동하기 위하여, 게이트 드라이버(12)가 게이트 라인들(GL1 내지 GLm)에 접속됨과 아울러 데이터 드라이버(14)가 데이터 라인들(DL1 내지 DLn)에 접속되게 된다. 게이트 드라이버(12)는 게이트 라인들(GL1 내지 GLm)을 순차적으로 구동시키게 된다. 데이터 드라이버(14)는 데이터 라인들(DL1 내지 DLn)을 통해 화소들(PE)에 화소신호를 공급하게 된다.
이와 같이, 게이트 드라이버(12) 및 데이터 드라이버(14)에 의해 구동되는 화소 소자들(PE)은 도 2에 도시된 바와 같이 기저전압라인(GND)에 접속되어진 EL 셀(OLED)과, 이 EL 셀(OLED)을 구동하기 위한 셀 구동회로(16)로 구성된다.
도 2는 도 1의 화소 소자(PE)를 도시한 회로도로서, 게이트 라인(GL)과 데이터 라인(DL)의 교차부에 적용된 구동회로로 2개의 박막트랜지스터(Thin Film Transistor ; 이하 "TFT"라 함, T1,T2)로 구성된다.
도 2를 참조하면, 화소 소자(PE)는 기저전위원(GND)에 접속되어진 EL 셀(OLED)과, EL 셀(OLED) 및 데이터 라인(DL) 사이에 접속되어진 EL 셀(OLED) 구동회로(16)를 구비한다.
EL 셀(OLED) 구동회로(16)는 EL 셀(OLED)과 공급전압라인(VDD)에 사이에 접속되어 구동역할을 하는 제2 PMOS TFT(T2)와; 데이터 라인(DL)과 제2 PMOS TFT(T2)의 게이트 전극 사이에 접속되어 EL 셀(OLED)의 스위치 역할을 하는 제1 PMOS TFT(T1)와; 제1 PMOS TFT(T1)의 드레인 전극과 공급전압라인(VDD) 사이에 접속되어진 스토리지 캐패시터(Cst)를 구비한다.
이 경우 공급전압라인(VDD)을 대향전극으로 스토리지 캐패시터(Cst)를 형성시 게이트 전압이 Von에서 Voff로 바뀔 때 정전용량값(Q=CV)이 작아져 데이터 전압이 정상 레벨보다 약간 떨어진 전압이 인가되는 킥백 현상이 크게 나타나는 문제점이 있게 된다.
도 3는 도 1의 화소 소자(PE)를 도시한 다른 회로도로서, 게이트 라인(GL)과 데이터 라인(DL)의 교차부에 적용된 구동회로로 2개의 박막트랜지스터(Thin Film Transistor ; 이하 "TFT"라 함, T1,T2)로 구성된다.
도 3을 참조하면, 화소 소자(PE)는 기저전위원(GND)에 접속되어진 EL 셀(OLED)과, EL 셀(OLED) 및 데이터 라인(DL) 사이에 접속되어진 EL 셀(OLED) 구동회로(26)를 구비한다.
EL 셀(OLED) 구동회로(26)는 EL 셀(OLED)과 공급전압라인(VDD)에 사이에 접속되어 구동역할을 하는 제2 PMOS TFT(T2)와; 데이터 라인(DL)과 제2 PMOS TFT(T2)의 게이트 전극 사이에 접속되어 EL 셀(OLED)의 스위치 역할을 하는 제1 PMOS TFT(T1)와; 제1 PMOS TFT(T1)의 드레인 전극과 기저전압라인(GND) 또는 공통전압라인 사이에 접속되어진 스토리지 캐패시터(Cst)를 구비한다.
이 경우 스토리지 캐패시터(Cst)에 킥백 효과를 보상하기 위한 공통전압라인을 구비할 경우 별도의 라인을 필요로 하게 되므로, 이에 따른 개구율이 감소됨과 아울러 전압라인을 형성하기 위한 공정 안정성이 떨어지는 문제점이 있게 된다.
따라서, 본 발명의 목적은 일렉트로 루미네센스 패널의 스토리지 캐패시터 형성시 전단 게이트라인을 이용하여 스토리지 캐패시터 용량을 최대화함으로써 킥백 효과를 줄일 수 있도록 한 일렉트로 루미네센스패널을 제공하는데 있다.
도 1은 종래의 일렉트로 루미네센스 패널을 개략적으로 도시하는 도면.
도 2는 도 1에 도시된 화소 소자를 상세히 나타내는 회로도.
도 3은 도 1에 도시된 화소 소자를 상세히 나타내는 다른 회로도.
도 4는 본 발명의 제1 실시예에 따른 일렉트로 루미네센스 패널의 화소 소자를 상세히 나타내는 회로도.
도 5는 도 4에 도시된 화소 소자에 공급될 게이트 신호들을 도시하는 신호 파형도.
도 6은 본 발명의 제2 실시예에 따른 일렉트로 루미네센스 패널의 화소 소자를 상세히 나타내는 회로도.
도 7은 도 6에 도시된 화소 소자에 공급될 게이트 신호들을 도시하는 신호 파형도.
도 8은 본 발명의 제3 실시예에 따른 일렉트로 루미네센스 패널의 화소 소자를 상세히 나타내는 회로도.
도 9는 도 8에 도시된 화소 소자에 공급될 게이트 신호들을 도시하는 신호 파형도.
도 10은 본 발명의 제4 실시예에 따른 일렉트로 루미네센스 패널의 화소 소자를 상세히 나타내는 회로도.
도 11은 도 10에 도시된 화소 소자에 공급될 게이트 신호들을 도시하는 신호 파형도.
〈도면의 주요 부분에 대한 부호의 설명〉
12 : 게이트 드라이버14, 24 : 데이타 드라이버
16, 26, 36, 46, 56, 66 : 셀 구동회로 PE : 화소소자
상기 목적을 달성하기 위하여, 본 발명에 따른 일렉트로 루미네센스패널은 게이트 라인들과, 상기 게이트 라인들과 교차되게 배열된 데이터 라인들과, 상기 게이트 라인들과 데이터 라인들의 교차부들에 설치되는 일렉트로 루미네센스 셀(OLED)들과, 상기 일렉트로 루미네센스 셀들을 구동시키기 위한 일렉트로 루미네센스 셀 구동회로를 구비하고; 상기 일렉트로 루미네센스 셀 구동회로는 일렉트로 루미네센스 셀(OLED)들에 전원을 공급하는 공급전원과, 상기 공급전원과 일렉트로 루미네센스 셀 사이에 접속된 제1 피모스(PMOS) 박막트랜지스터와, 상기 데이터 라인과 제1 피모스(PMOS) 박막트랜지스터의 게이트 전극 사이에 접속되어 상기 일렉트로 루미네센스 셀의 스위치 역할을 하는 제2 피모스(PMOS) 박막트랜지스터와, 상기 제1 피모스(PMOS) 박막트랜지스터의 게이트 전극과 전단 게이트라인 사이에 접속되어진 제1 캐패시터를 구비하는 것을 특징으로 한다.
본 발명에서 제1 피모스(PMOS) 박막트랜지스터의 게이트 전극과 공급전원 사이에 접속되어진 제2 캐패시터를 추가로 구비하는 것을 특징으로 한다.
본 발명에 따른 다른 일렉트로 루미네센스 패널은 게이트 라인들과, 상기 게이트 라인들과 교차되게 배열된 데이터 라인들과, 상기 게이트 라인들과 데이터 라인들의 교차부들에 설치되는 일렉트로 루미네센스 셀(OLED)들과, 상기 일렉트로 루미네센스 셀들을 구동시키기 위한 일렉트로 루미네센스 셀 구동회로를 구비하고; 상기 일렉트로 루미네센스 셀 구동회로는 일렉트로 루미네센스 셀(OLED)들에 전원을 공급하는 공급전원과, 상기 공급전원과 일렉트로 루미네센스 셀 사이에 접속된 제1 앤모스(NMOS) 박막트랜지스터와, 상기 데이터 라인과 제1 앤모스(NMOS) 박막트랜지스터의 게이트 전극 사이에 접속되어 상기 일렉트로 루미네센스 셀의 스위치 역할을 하는 제2 앤모스(NMOS) 박막트랜지스터와, 상기 제1 앤모스(NMOS) 박막트랜지스터의 게이트 전극과 전단 게이트라인 사이에 접속되어진 제1 캐패시터를 구비하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징은 첨부도면을 참조한 실시 예에 대한 설명으로 나타나게 될 것이다.
이하, 도 4 및 도 11을 참조하여 본 발명의 실시예에 대하여 설명하기로 한다.
EL 패널은 도 1에서와 같이 유리 기판(10) 상에 서로 교차되게 배열되어진 게이트 라인들(GL1 내지 GLm) 및 데이터 라인(DL1 내지 DLn)과, 게이트 라인들(GL1 내지 GLm)과 데이터 라인(DL1 내지 DLn)의 교차부들 각각에 배열되어진 화소 소자들(PE)을 구비한다.
화소 소자들(PE) 각각은 게이트 라인들(GL1 내지 GLn)의 게이트 신호들이 인에이블될 때에 구동되어 데이터 라인(DL)상의 화소 신호의 크기에 상응하는 빛을 발생하게 된다.
이러한 EL 패널을 구동하기 위하여, 게이트 드라이버(12)가 게이트 라인들(GL1 내지 GLm)에 접속됨과 아울러 데이터 드라이버(14)가 데이터 라인들(DL1 내지 DLn)에 접속되게 된다. 게이트 드라이버(12)는 게이트 라인들(GL1 내지 GLm)을 순차적으로 구동시키게 된다. 데이터 드라이버(14)는 데이터 라인들(DL1 내지 DLn)을 통해 화소들(PE)에 화소신호를 공급하게 된다.
도 4는 본 발명의 제1 실시예에 따른 일렉트로 루미네센스 패널을 나타내는 도면으로서, 일렉트로 루미네센스 패널의 화소 소자들(PE)은 기저전압라인(GND)에 접속되어진 EL 셀(OLED)과, 이 EL 셀(OLED)을 구동하기 위한 셀 구동회로(36)로 구성된다.
도 4를 참조하면, EL 셀 구동회로(36)는 EL 셀(OLED)과 공급전압라인(VDD)에 사이에 접속되어 구동역할을 하는 제2 PMOS TFT(T2)와; 데이터 라인(DL)과 제2 PMOS TFT(T2)의 게이트 전극 사이에 접속되어 EL 셀(OLED)의 스위치 역할을 하는 제1 PMOS TFT(T1)와; 제1 PMOS TFT(T1)의 드레인 전극과 전단 게이트라인(GLn-1) 사이에 접속되어진 스토리지 캐패시터(Cst)를 구비한다.
이를 도 5의 구동파형도를 이용하여 동작을 살펴보면, 게이트 라인(GL)에 로우(LOW) 입력신호 즉 게이트 드라이버(12)로부터의 스캔신호가 입력되면 제1 PMOS TFT(T1)가 턴-온 된다.
제1 PMOS TFT(T1)가 턴온되면 데이터 라인(DL)으로부터 스캔신호와 동기되게 입력되는 일정한 크기를 가진 비디오 신호가 제1 PMOS TFT(T1)를 통하여 흐르게 되고, 이 비디오 신호는 스토리지 캐패시터(Cst)에 충전된다. 스토리지 캐패시터(Cst)는 제1 PMOS TFT(T1)의 드레인 전극과 전단 게이트 라인(GLn-1)에 접속되어 게이트 라인(GL)의 로우 입력시간동안 데이터 라인(DL)으로부터 공급되는 비디오 신호를 충전한다.
스토리지 캐패시터(Cst)는 데이터라인(DL)으로부터 공급되어 충전된 비디오신호를 1 프레임 동안 홀딩(Holding) 시킨다. 이러한 홀딩시간으로 인해 데이터라인(DL)에서 공급되는 비디오신호가 EL 셀(OLED)에 공급되는 것을 스토리지 캐패시터(Cst)에 의해 유지하게 된다. 또한 이러한 구조에서 RGB 등의 각 화상신호가 입력되는 만큼 각 화상신호를 입력하는 데이터 라인(DL)의 수가 구비되어야 한다. 이 경우 전단 게이트 라인을 통하여 스토리지 캐패시터(Cst)에는 높은 게이트 전압이 인가됨으로써 정전용량(Q=CV) 값을 최대화할 수 있게 된다.
이후 스토리지 캐패시터(Cst)는 데이터 라인(DL)으로부터 제1 PMOS TFT(T1)를 통해 충전되어진 데이터전압을 제2 PMOS TFT(T2)의 게이트전극에 공급한다. 제2 PMOS TFT(T2)는 스토리지 캐패시터(Cst)에 충전되어진 데이터전압에 의해 공급전압라인(VDD)이 EL 셀(OLED)의 애노드에 접속되게 한다. 이 결과, EL셀(OLED)에는 공급전압(VDD)과 기저전압(GND)과의 전압차에 의해 구동되어 그 전압차에 상응하는 빛을 발생하게 된다.
도 6은 본 발명의 제2 실시예에 따른 일렉트로 루미네센스 패널을 나타내는 도면으로서, 일렉트로 루미네센스 패널의 화소 소자들(PE)은 기저전압라인(GND)에 접속되어진 EL 셀(OLED)과, 이 EL 셀(OLED)을 구동하기 위한 셀 구동회로(46)로 구성된다.
도 6을 참조하면, EL 셀 구동회로(46)는 EL 셀(OLED)과 공급전압라인(VDD)에 사이에 접속되어 구동역할을 하는 제2 NMOS TFT(T2)와; 데이터 라인(DL)과 제2 NMOS TFT(T2)의 게이트 전극 사이에 접속되어 EL 셀(OLED)의 스위치 역할을 하는 제1 NMOS TFT(T1)와; 제1 NMOS TFT(T1)의 드레인 전극과 전단 게이트라인(GLn-1) 사이에 접속되어진 스토리지 캐패시터(Cst)를 구비한다.
이를 도 7의 구동파형도를 이용하여 동작을 살펴보면, 게이트 라인(GL)에 하이(HIGH) 입력신호 즉 게이트 드라이버(12)로부터의 스캔신호가 입력되면 제1 NMOS TFT(T1)가 턴-온 된다.
제1 NMOS TFT(T1)가 턴온되면 데이터 라인(DL)으로부터 스캔신호와 동기되게입력되는 일정한 크기를 가진 비디오 신호가 제1 NMOS TFT(T1)를 통하여 흐르게 되고, 이 비디오 신호는 스토리지 캐패시터(Cst)에 충전된다. 스토리지 캐패시터(Cst)는 제1 NMOS TFT(T1)의 드레인 전극과 전단 게이트 라인(GLn-1)에 접속되어 게이트 라인(GL)의 하이 입력시간동안 데이터 라인(DL)으로부터 공급되는 비디오 신호를 충전한다.
스토리지 캐패시터(Cst)는 데이터라인(DL)으로부터 공급되어 충전된 비디오신호를 1 프레임 동안 홀딩(Holding) 시킨다. 이러한 홀딩시간으로 인해 데이터라인(DL)에서 공급되는 비디오신호가 EL 셀(OLED)에 공급되는 것을 스토리지 캐패시터(Cst)에 의해 유지하게 된다. 또한 이러한 구조에서 RGB 등의 각 화상신호가 입력되는 만큼 각 화상신호를 입력하는 데이터 라인(DL)의 수가 구비되어야 한다. 이 경우 전단 게이트 라인을 통하여 스토리지 캐패시터(Cst)에는 높은 게이트 전압이 인가됨으로써 정전용량(Q=CV) 값을 최대화할 수 있게 된다.
이후 스토리지 캐패시터(Cst)는 데이터 라인(DL)으로부터 제1 NMOS TFT(T1)를 통해 충전되어진 데이터전압을 제2 NMOS TFT(T2)의 게이트전극에 공급한다. 제2 NMOS TFT(T2)는 스토리지 캐패시터(Cst)에 충전되어진 데이터전압에 의해 공급전압라인(VDD)이 EL 셀(OLED)의 애노드에 접속되게 한다. 이 결과, EL셀(OLED)에는 공급전압(VDD)과 기저전압(GND)과의 전압차에 의해 구동되어 그 전압차에 상응하는 빛을 발생하게 된다.
도 8은 본 발명의 제3 실시예에 따른 일렉트로 루미네센스 패널을 나타내는 도면으로서, 일렉트로 루미네센스 패널의 화소 소자들(PE)은 기저전압라인(GND)에접속되어진 EL 셀(OLED)과, 이 EL 셀(OLED)을 구동하기 위한 셀 구동회로(56)로 구성된다.
도 8을 참조하면, EL 셀 구동회로(56)는 EL 셀(OLED)과 공급전압라인(VDD)에 사이에 접속되어 구동역할을 하는 제2 PMOS TFT(T2)와; 데이터 라인(DL)과 제2 PMOS TFT(T2)의 게이트 전극 사이에 접속되어 EL 셀(OLED)의 스위치 역할을 하는 제1 PMOS TFT(T1)와; 제1 PMOS TFT(T1)의 드레인 전극과 전단 게이트라인(GLn-1) 사이에 접속되어진 제1 스토리지 캐패시터(Cst1)와; 제1 PMOS TFT(T1)의 드레인 전극과 공급전압라인(VDD) 사이에 접속되어진 제2 스토리지 캐패시터(Cst2)를 구비한다.
이를 도 9의 구동파형도를 이용하여 동작을 살펴보면, 게이트 라인(GL)에 로우(LOW) 입력신호 즉 게이트 드라이버(12)로부터의 스캔신호가 입력되면 제1 PMOS TFT(T1)가 턴-온 된다.
제1 PMOS TFT(T1)가 턴온되면 데이터 라인(DL)으로부터 스캔신호와 동기되게 입력되는 일정한 크기를 가진 비디오 신호가 제1 PMOS TFT(T1)를 통하여 흐르게 되고, 이 비디오 신호는 제1 및 제2 스토리지 캐패시터(Cst1,Cst2)에 충전된다. 제1 및 제2 스토리지 캐패시터(Cst1,Cst2)는 제1 PMOS TFT(T1)의 드레인 전극과 전단 게이트 라인(GLn-1)에 접속되어 게이트 라인(GL)의 로우 입력시간동안 데이터 라인(DL)으로부터 공급되는 비디오 신호를 충전한다.
제1 및 제2 스토리지 캐패시터(Cst1,Cst2)는 데이터라인(DL)으로부터 공급되어 충전된 비디오신호를 1 프레임 동안 홀딩(Holding) 시킨다. 이러한 홀딩시간으로 인해 데이터라인(DL)에서 공급되는 비디오신호가 EL 셀(OLED)에 공급되는 것을 제1 및 제2 스토리지 캐패시터(Cst1,Cst2)에 의해 유지하게 된다. 또한 이러한 구조에서 RGB 등의 각 화상신호가 입력되는 만큼 각 화상신호를 입력하는 데이터 라인(DL)의 수가 구비되어야 한다. 이 경우 전단 게이트 라인을 통하여 스토리지 캐패시터(Cst)에는 높은 게이트 전압이 인가됨으로써 정전용량(Q=CV) 값을 최대화할 수 있게 된다.
이후 제1 및 제2 스토리지 캐패시터(Cst1,Cst2)는 데이터 라인(DL)으로부터 제1 PMOS TFT(T1)를 통해 충전되어진 데이터전압을 제2 PMOS TFT(T2)의 게이트전극에 공급한다. 제2 PMOS TFT(T2)는 제1 및 제2 스토리지 캐패시터(Cst1,Cst2)에 충전되어진 데이터전압에 의해 공급전압라인(VDD)이 EL 셀(OLED)의 애노드에 접속되게 한다. 이 결과, EL 셀(OLED)에는 공급전압(VDD)과 기저전압(GND)과의 전압차에 의해 구동되어 그 전압차에 상응하는 빛을 발생하게 된다.
도 10은 본 발명의 제4 실시예에 따른 일렉트로 루미네센스 패널을 나타내는 도면으로서, 일렉트로 루미네센스 패널의 화소 소자들(PE)은 기저전압라인(GND)에 접속되어진 EL 셀(OLED)과, 이 EL 셀(OLED)을 구동하기 위한 셀 구동회로(66)로 구성된다.
도 10을 참조하면, EL 셀 구동회로(66)는 EL 셀(OLED)과 공급전압라인(VDD)에 사이에 접속되어 구동역할을 하는 제2 NMOS TFT(T2)와; 데이터 라인(DL)과 제2 NMOS TFT(T2)의 게이트 전극 사이에 접속되어 EL 셀(OLED)의 스위치 역할을 하는 제1 NMOS TFT(T1)와; 제1 NMOS TFT(T1)의 드레인 전극과 전단 게이트라인(GLn-1)사이에 접속되어진 제1 스토리지 캐패시터(Cst1)와; 제1 NMOS TFT(T1)의 드레인 전극과 공급전압라인(VDD) 사이에 접속되어진 제2 스토리지 캐패시터(Cst2)를 구비한다.
이를 도 11의 구동파형도를 이용하여 동작을 살펴보면, 게이트 라인(GL)에 하이(HIGH) 입력신호 즉 게이트 드라이버(12)로부터의 스캔신호가 입력되면 제1 NMOS TFT(T1)가 턴-온 된다.
제1 NMOS TFT(T1)가 턴온되면 데이터 라인(DL)으로부터 스캔신호와 동기되게 입력되는 일정한 크기를 가진 비디오 신호가 제1 NMOS TFT(T1)를 통하여 흐르게 되고, 이 비디오 신호는 제1 및 제2 스토리지 캐패시터(Cst1,Cst2)에 충전된다. 제1 및 제2 스토리지 캐패시터(Cst1,Cst2)는 제1 NMOS TFT(T1)의 드레인 전극과 전단 게이트 라인(GLn-1)에 접속되어 게이트 라인(GL)의 로우 입력시간동안 데이터 라인(DL)으로부터 공급되는 비디오 신호를 충전한다.
제1 및 제2 스토리지 캐패시터(Cst1,Cst2)는 데이터라인(DL)으로부터 공급되어 충전된 비디오신호를 1 프레임 동안 홀딩(Holding) 시킨다. 이러한 홀딩시간으로 인해 데이터라인(DL)에서 공급되는 비디오신호가 EL 셀(OLED)에 공급되는 것을 제1 및 제2 스토리지 캐패시터(Cst1,Cst2)에 의해 유지하게 된다. 또한 이러한 구조에서 RGB 등의 각 화상신호가 입력되는 만큼 각 화상신호를 입력하는 데이터 라인(DL)의 수가 구비되어야 한다. 이 경우 전단 게이트 라인을 통하여 스토리지 캐패시터(Cst)에는 높은 게이트 전압이 인가됨으로써 정전용량(Q=CV) 값을 최대화할 수 있게 된다.
이후 제1 및 제2 스토리지 캐패시터(Cst1,Cst2)는 데이터 라인(DL)으로부터 제1 NMOS TFT(T1)를 통해 충전되어진 데이터전압을 제2 NMOS TFT(T2)의 게이트전극에 공급한다. 제2 NMOS TFT(T2)는 제1 및 제2 스토리지 캐패시터(Cst1,Cst2)에 충전되어진 데이터전압에 의해 공급전압라인(VDD)이 EL 셀(OLED)의 애노드에 접속되게 한다. 이 결과, EL 셀(OLED)에는 공급전압(VDD)과 기저전압(GND)과의 전압차에 의해 구동되어 그 전압차에 상응하는 빛을 발생하게 된다.
상술한 바와 같이, 본 발명에 따른 일렉트로 루미네센스패널은 스토리지 캐패시터 형성시 전단 게이트라인을 이용함으로써 캐패시터의 정전용량을 최대화하여 킥백 현상으로 인한 플리커 현상을 방지할 수 있다. 또한 정전용량 증대를 위한 추가 배선이 필요없게 되므로, 공정의 안정성 및 개구율을 향상시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (4)

  1. 게이트 라인들과,
    상기 게이트 라인들과 교차되게 배열된 데이터 라인들과,
    상기 게이트 라인들과 데이터 라인들의 교차부들에 설치되는 일렉트로 루미네센스 셀(OLED)들과,
    상기 일렉트로 루미네센스 셀들을 구동시키기 위한 일렉트로 루미네센스 셀 구동회로를 구비하고;
    상기 일렉트로 루미네센스 셀 구동회로는 일렉트로 루미네센스 셀(OLED)들에 전원을 공급하는 공급전원과,
    상기 공급전원과 일렉트로 루미네센스 셀 사이에 접속된 제1 피모스(PMOS) 박막트랜지스터와,
    상기 데이터 라인과 제1 피모스(PMOS) 박막트랜지스터의 게이트 전극 사이에 접속되어 상기 일렉트로 루미네센스 셀의 스위치 역할을 하는 제2 피모스(PMOS) 박막트랜지스터와,
    상기 제1 피모스(PMOS) 박막트랜지스터의 게이트 전극과 전단 게이트라인 사이에 접속되어진 제1 캐패시터를 구비하는 것을 특징으로 하는 일렉트로 루미네센스 패널.
  2. 제 1 항에 있어서,
    상기 제1 피모스(PMOS) 박막트랜지스터의 게이트 전극과 공급전원 사이에 접속되어진 제2 캐패시터를 추가로 구비하는 것을 특징으로 하는 일렉트로 루미네센스 패널.
  3. 게이트 라인들과,
    상기 게이트 라인들과 교차되게 배열된 데이터 라인들과,
    상기 게이트 라인들과 데이터 라인들의 교차부들에 설치되는 일렉트로 루미네센스 셀(OLED)들과,
    상기 일렉트로 루미네센스 셀들을 구동시키기 위한 일렉트로 루미네센스 셀 구동회로를 구비하고;
    상기 일렉트로 루미네센스 셀 구동회로는 일렉트로 루미네센스 셀(OLED)들에 전원을 공급하는 공급전원과,
    상기 공급전원과 일렉트로 루미네센스 셀 사이에 접속된 제1 앤모스(NMOS) 박막트랜지스터와,
    상기 데이터 라인과 제1 앤모스(NMOS) 박막트랜지스터의 게이트 전극 사이에 접속되어 상기 일렉트로 루미네센스 셀의 스위치 역할을 하는 제2 앤모스(NMOS) 박막트랜지스터와,
    상기 제1 앤모스(NMOS) 박막트랜지스터의 게이트 전극과 전단 게이트라인 사이에 접속되어진 제1 캐패시터를 구비하는 것을 특징으로 하는 일렉트로 루미네센스 패널.
  4. 제 3 항에 있어서,
    상기 제1 피모스(PMOS) 박막트랜지스터의 게이트 전극과 공급전원 사이에 접속되어진 제2 캐패시터를 추가로 구비하는 것을 특징으로 하는 일렉트로 루미네센스 패널.
KR1020010068395A 2001-11-03 2001-11-03 일렉트로 루미네센스 패널 KR100826009B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020010068395A KR100826009B1 (ko) 2001-11-03 2001-11-03 일렉트로 루미네센스 패널
US10/282,033 US6759682B2 (en) 2001-11-03 2002-10-29 Electro-luminescence panel
CNB021499136A CN100347736C (zh) 2001-11-03 2002-11-01 电致发光板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010068395A KR100826009B1 (ko) 2001-11-03 2001-11-03 일렉트로 루미네센스 패널

Publications (2)

Publication Number Publication Date
KR20030037393A true KR20030037393A (ko) 2003-05-14
KR100826009B1 KR100826009B1 (ko) 2008-04-29

Family

ID=19715676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010068395A KR100826009B1 (ko) 2001-11-03 2001-11-03 일렉트로 루미네센스 패널

Country Status (3)

Country Link
US (1) US6759682B2 (ko)
KR (1) KR100826009B1 (ko)
CN (1) CN100347736C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651001B1 (ko) * 2003-08-21 2006-11-29 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 전자 기기
KR100651003B1 (ko) * 2003-08-29 2006-11-29 세이코 엡슨 가부시키가이샤 전자 회로의 구동 방법, 전자 회로, 전자 장치, 전기 광학장치, 전자 기기 및 전자 장치의 구동 방법
US7633088B2 (en) 2005-10-28 2009-12-15 Samsung Electronics Co., Ltd. Display device, device for driving the display device and method of driving the display device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490622B1 (ko) * 2003-01-21 2005-05-17 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
KR100607513B1 (ko) * 2003-11-25 2006-08-02 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치 및 그 구동방법
KR20070064428A (ko) * 2004-09-17 2007-06-20 코닌클리케 필립스 일렉트로닉스 엔.브이. 디스플레이 유닛
KR101102021B1 (ko) * 2004-10-06 2012-01-04 엘지디스플레이 주식회사 일렉트로 루미네센스 표시소자
JP2006184577A (ja) * 2004-12-27 2006-07-13 Toshiba Matsushita Display Technology Co Ltd 表示装置、アレイ基板、及び表示装置の製造方法
US7817388B2 (en) * 2008-03-27 2010-10-19 Himax Technologies Limited Latch-up protection circuit for LCD driver IC
CN105336293A (zh) * 2014-08-06 2016-02-17 上海和辉光电有限公司 Oled像素电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2821347B2 (ja) * 1993-10-12 1998-11-05 日本電気株式会社 電流制御型発光素子アレイ
KR100206567B1 (ko) * 1995-09-07 1999-07-01 윤종용 박막 트랜지스터 액정표시장치의 화면 지움 회로와 그 구동방법
KR0154799B1 (ko) * 1995-09-29 1998-12-15 김광호 킥백전압을 감소시킨 박막 트랜지스터 액정 표시장치의 구동장치
KR100188112B1 (ko) * 1996-03-15 1999-06-01 김광호 박막 트랜지스터 액정 표시 장치
KR100212279B1 (ko) * 1996-09-16 1999-08-02 김광호 전단 게이트 방식의 배선 구조를 가지는 액정 패널 및 그 구동 방법
JP3530341B2 (ja) * 1997-05-16 2004-05-24 Ｔｄｋ株式会社 画像表示装置
KR19990005264A (ko) * 1997-06-30 1999-01-25 윤종용 전단 게이트 구동 방식의 액정 표시 장치
GB9921425D0 (en) * 1999-09-11 1999-11-10 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
TW587239B (en) * 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
JP4005304B2 (ja) * 2000-11-02 2007-11-07 Ｔｄｋ株式会社 画像表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651001B1 (ko) * 2003-08-21 2006-11-29 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 전자 기기
KR100651003B1 (ko) * 2003-08-29 2006-11-29 세이코 엡슨 가부시키가이샤 전자 회로의 구동 방법, 전자 회로, 전자 장치, 전기 광학장치, 전자 기기 및 전자 장치의 구동 방법
US7633088B2 (en) 2005-10-28 2009-12-15 Samsung Electronics Co., Ltd. Display device, device for driving the display device and method of driving the display device

Also Published As

Publication number Publication date
KR100826009B1 (ko) 2008-04-29
US6759682B2 (en) 2004-07-06
CN1418043A (zh) 2003-05-14
US20030085664A1 (en) 2003-05-08
CN100347736C (zh) 2007-11-07

Similar Documents

Publication Publication Date Title
KR100433216B1 (ko) 일렉트로 루미네센스 패널의 구동장치 및 방법
US7106281B2 (en) Apparatus and method for driving electro-luminescence panel
US8289234B2 (en) Organic light emitting display (OLED)
JP3861996B2 (ja) エレクトロ・ルミネッセンス・パネル
US7148629B2 (en) Aging circuit for organic electro luminescence device and driving method thereof
US20050269958A1 (en) Display device and driving method thereof
US20130088478A1 (en) Driving device, display apparatus having the same and method of driving the display apparatus
US7868866B2 (en) Liquid crystal display having OCB mode dummy liquid crystal cells and driving method thereof
KR100826009B1 (ko) 일렉트로 루미네센스 패널
KR102050317B1 (ko) 게이트 구동회로 및 이를 포함하는 액정표시장치
CN104751803A (zh) 像素驱动电路及驱动方法、移位寄存器、显示面板和装置
KR20040078437A (ko) 액티브 매트릭스 타입의 일렉트로루미네센스 표시소자의구동방법 및 장치
KR100743102B1 (ko) 일렉트로 루미네센스 패널 및 그 구동방법
KR100698245B1 (ko) 유기발광다이오드 표시소자의 구동방법 및 장치
KR20060072784A (ko) 유기발광다이오드 표시소자의 구동방법 및 장치
KR100623802B1 (ko) 일렉트로 루미네센스 패널
KR20190012448A (ko) 시프트레지스터 및 이를 포함하는 표시장치
KR20070043101A (ko) 유기 전계 발광 패널, 이를 구비한 유기 전계 발광표시장치 및 그의 구동방법
KR101048693B1 (ko) 일렉트로 루미네센스 패널의 구동장치 및 구동방법
KR20050067259A (ko) 유기전계발광소자 및 그 구동방법
KR100607516B1 (ko) 일렉트로-루미네센스 표시소자의 구동장치 및 방법
KR101383928B1 (ko) 유기전계발광 표시장치 및 그 구동 방법
US20050140304A1 (en) Organic electroluminescent device and driving circuit thereof
KR20050065946A (ko) 일렉트로 루미네센스 패널의 구동방법
KR20060129662A (ko) 일렉트로 루미네센스 표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 12