KR102582618B1 - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR102582618B1
KR102582618B1 KR1020190022469A KR20190022469A KR102582618B1 KR 102582618 B1 KR102582618 B1 KR 102582618B1 KR 1020190022469 A KR1020190022469 A KR 1020190022469A KR 20190022469 A KR20190022469 A KR 20190022469A KR 102582618 B1 KR102582618 B1 KR 102582618B1
Authority
KR
South Korea
Prior art keywords
level
line
power voltage
period
transistor
Prior art date
Application number
KR1020190022469A
Other languages
English (en)
Other versions
KR20200104461A (ko
Inventor
서영완
우민규
이철곤
정미혜
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190022469A priority Critical patent/KR102582618B1/ko
Priority to US16/597,771 priority patent/US10937364B2/en
Priority to CN202010083906.XA priority patent/CN111613179A/zh
Publication of KR20200104461A publication Critical patent/KR20200104461A/ko
Application granted granted Critical
Publication of KR102582618B1 publication Critical patent/KR102582618B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

본 발명은 표시 장치 및 이의 구동 방법에 관한 것으로서, 본 발명의 일 실시예에 따른 표시 장치는, 복수의 화소들을 포함하고, 각각의 화소는, 유기 발광 다이오드, 및 유기 발광 다이오드로 인가되는 전류를 제어하는 복수의 트랜지스터를 포함하고, 에이징 프레임은 복수의 트랜지스터 중 적어도 하나가 에이징되는 에이징 기간을 포함하고, 에이징 기간에서 복수의 트랜지스터 중 적어도 하나는 턴-오프 상태고, 일전극과 타전극 사이의 전위차가 기준 전위차 이상이고, 기준 전위차는 제1 전원 전압의 하이 레벨과 로우 레벨의 차이값이며, 이에, 에이징된 트랜지스터의 오프 전류를 감소시키고, 저계조 구동시의 표시 장치의 얼룩 또는 암점을 개선할 수 있다.

Description

표시 장치 및 이의 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 이의 구동 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 플라즈마 표시 장치(Plasma Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
표시 장치는 영상을 표시하는 표시 패널을 포함할 수 있고, 표시 패널에는 영상을 표시하는 최소 단위의 화소들이 복수개 배치될 수 있다. 화소들 각각에는 화소 회로가 형성될 수 있고, 화소 회로에는 여러 트랜지스터들이 배치될 수 있다. 이때, 트랜지스터들의 턴-오프 상태에서의 오프 전류가 증가할 경우, 화소는 원하지 않는 시점에서 발광할 수 있고, 이에, 표시 패널에는 얼룩과 같은 문제가 발생될 수 있다.
본 발명이 해결하고자 하는 과제는, 영상이 표시되기 이전에 복수의 화소 각각에 배치된 스위칭 트랜지스터 및 초기화 트랜지스터를 에이징시킴으로써 트랜지스터의 오프 전류를 감소시키고, 표시 장치의 저계조에서 발현되는 암점 및 얼룩 등을 개선할 수 있는 표시 장치 및 이의 구동 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는, 영상이 표시되기 이전에 복수의 화소 각각에 배치된 초기화 트랜지스터 및 구동 트랜지스터를 에이징시킴으로써 트랜지스터의 오프 전류를 감소시키고, 트랜지스터의 특성을 개선할 수 있는 표시 장치 및 이의 구동 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 화소들을 포함하고, 각각의 화소는, 유기 발광 다이오드, 및 유기 발광 다이오드로 인가되는 전류를 제어하는 복수의 트랜지스터를 포함하고, 에이징 프레임은 복수의 트랜지스터 중 적어도 하나가 에이징되는 에이징 기간을 포함하고, 에이징 기간에서 복수의 트랜지스터 중 적어도 하나는 턴-오프 상태고, 일전극과 타전극 사이의 전위차가 기준 전위차 이상이고, 기준 전위차는 제1 전원 전압의 하이 레벨과 로우 레벨의 차이값일 수 있다.
본 발명의 다른 특징에 따르면, 복수의 트랜지스터는, 게이트 전극이 제1 노드에 연결되고, 일전극이 제1 전원 전압 라인에 연결되고, 타전극이 제2 노드에 연결된 제1 트랜지스터, 게이트 전극이 주사 라인에 연결되고, 일전극이 제1 노드에 연결되고, 타전극이 제3 노드에 연결된 제2 트랜지스터, 및 게이트 전극이 제2 제어 라인에 연결되고, 일전극이 제3 노드에 연결되고, 타전극이 제2 노드에 연결된 제3 트랜지스터를 포함하고, 각각의 화소는, 일전극이 제1 노드에 연결되고, 타전극이 제1 제어 라인에 연결된 제1 커패시터, 및 일전극이 제3 노드에 연결되고, 타전극이 데이터 라인에 연결된 제2 커패시터를 더 포함하고, 유기 발광 다이오드는, 애노드 전극이 제2 노드에 연결되고, 캐소드 전극이 제2 전원 전압 라인에 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 에이징 기간은, 제2 트랜지스터 및 제3 트랜지스터를 에이징 시키는 제1 에이징 기간을 포함하며, 제1 에이징 기간에서, 주사 라인에 인가된 주사 신호는 제2 트랜지스터를 턴-오프 시키는 턴-오프 레벨을 유지하고, 제2 제어 라인에 인가된 제2 제어 신호는 제3 트랜지스터를 턴-오프 시키는 턴-오프 레벨을 유지하며, 제1 에이징 기간의 시점에서, 데이터 라인에 인가된 데이터 전압은 하이 레벨에서 로우 레벨로 변화할 수 있다.
본 발명의 또 다른 특징에 따르면, 데이터 전압의 하이 레벨과 로우 레벨의 차이값은, 제1 전원 전압의 하이 레벨과 로우 레벨의 차이값보다 클 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 에이징 기간은, 제1 제어 라인에 인가된 제1 제어 신호가 로우 레벨이고, 제1 전원 전압 라인에 인가된 제1 전원 전압이 로우 레벨이고, 제2 전원 전압 라인에 인가된 제2 전원 전압이 하이 레벨인 제1 기간, 및 제1 제어 신호가 하이 레벨이고, 제1 전원 전압이 하이 레벨이고, 제2 전원 전압이 로우 레벨인 제2 기간을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 에이징 기간은 제1 트랜지스터 및 제3 트랜지스터를 에이징 시키는 제2 에이징 기간을 포함하며, 제2 에이징 기간은 제1 제어 라인에 인가된 제1 제어 신호가 로우 레벨이고, 제1 전원 전압 라인에 인가된 제1 전원 전압이 로우 레벨이고, 제2 전원 전압 라인에 인가된 제2 전원 전압이 하이 레벨인 제1 기간, 및 제1 제어 신호가 하이 레벨이고, 제1 전원 전압이 하이 레벨이고, 제2 전원 전압이 로우 레벨인 제2 기간을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제3 트랜지스터는 제1 기간 및 제2 기간에서 에이징되고, 제1 트랜지스터는 제2 기간에서 에이징될 수 있다.
본 발명의 또 다른 특징에 따르면, 제2 에이징 기간에서 데이터 전압의 하이 레벨과 로우 레벨의 차이값은, 제1 전원 전압의 하이 레벨과 로우 레벨의 차이값보다 작을 수 있다.
본 발명의 또 다른 특징에 따르면, 에이징 프레임은, 제2 에이징 기간 이전의 제3 기간을 더 포함하고, 제3 기간에서, 복수의 화소와 연결된 복수의 주사 라인들에 순차적으로 턴-온 레벨의 주사 신호가 인가되고, 복수의 화소와 연결된 복수의 데이터 라인들 전체에 인가된 데이터 전압은 하이 레벨일 수 있다.
본 발명의 또 다른 특징에 따르면, 제3 기간에서, 복수의 주사 라인들에 동시에 턴-온 레벨의 주사 신호가 인가될 수 있다.
본 발명의 또 다른 특징에 따르면, 온바이어스 기간에, 제1 제어 라인에 인가된 제1 제어 신호는 로우 레벨이고, 제1 트랜지스터는 턴-온 상태일 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 초기화 기간에, 제1 전원 전압 라인에 인가된 제1 전원 전압은 로우 레벨이고, 제1 제어 라인에 인가된 제1 제어 신호는 로우 레벨이고, 제2 제어 라인에 인가된 제2 제어 신호는 턴-온 레벨이고, 주사 라인에 인가된 주사 신호는 턴-오프 레벨이며, 제2 초기화 기간에, 제1 전원 전압은 로우 레벨이고, 제1 제어 신호는 하이 레벨이고, 제2 제어 신호는 턴-온 레벨이고, 주사 신호는 턴-온 레벨일 수 있다.
본 발명의 또 다른 특징에 따르면, 보상 기간에, 제1 전원 전압 라인에 인가된 제1 전원 전압은 하이 레벨이고, 제1 제어 라인에 인가된 제1 제어 신호는 하이 레벨이고, 제2 제어 라인에 인가된 제2 제어 신호는 턴-온 레벨이고, 주사 라인에 인가된 주사 신호는 턴-온 레벨일 수 있다.
본 발명의 또 다른 특징에 따르면, 에이징 프레임은, 영상 프레임과 상이하며, 복수의 화소의 발광 불허 기간일 수 있다.
본 발명의 또 다른 특징에 따르면, 에이징 프레임은, 영상 프레임 이전에 1회 이상 반복될 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 구동 방법은, 복수의 화소들을 포함하고, 각각의 화소는, 유기 발광 다이오드, 및 유기 발광 다이오드로 인가되는 전류를 제어하는 복수의 트랜지스터를 포함하는 표시 장치의 구동 방법에 있어서, 복수의 트랜지스터 중 적어도 하나가 에이징되는 에이징 단계를 포함하고, 에이징 단계에서 복수의 트랜지스터 중 적어도 하나는 턴-오프 상태고, 일전극과 타전극 사이의 전위차가 기준 전위차 이상이고, 기준 전위차는 제1 전원 전압의 하이 레벨과 로우 레벨의 차이값일 수 있다.
본 발명의 다른 특징에 따르면, 복수의 트랜지스터는, 게이트 전극이 제1 노드에 연결되고, 일전극이 제1 전원 전압 라인에 연결되고, 타전극이 제2 노드에 연결된 제1 트랜지스터, 게이트 전극이 주사 라인에 연결되고, 일전극이 제1 노드에 연결되고, 타전극이 제3 노드에 연결된 제2 트랜지스터, 및 게이트 전극이 제2 제어 라인에 연결되고, 일전극이 제3 노드에 연결되고, 타전극이 제2 노드에 연결된 제3 트랜지스터를 포함하고, 각각의 화소는, 일전극이 제1 노드에 연결되고, 타전극이 제1 제어 라인에 연결된 제1 커패시터, 및 일전극이 제3 노드에 연결되고, 타전극이 데이터 라인에 연결된 제2 커패시터를 더 포함하고, 유기 발광 다이오드는, 애노드 전극이 제2 노드에 연결되고, 캐소드 전극이 제2 전원 전압 라인에 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 에이징 단계는, 주사 라인에 제2 트랜지스터를 턴-오프 시키는 턴-오프 레벨의 주사 신호를 인가하고, 제2 제어 라인에 제3 트랜지스터를 턴-오프 시키는 턴-오프 레벨의 제2 제어 신호를 인가하고, 데이터 라인에 인가되는 데이터 전압을 하이 레벨에서 로우 레벨로 변화하여, 제1 트랜지스터 및 제3 트랜지스터를 에이징 시키는 제1 에이징 단계를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 데이터 전압의 하이 레벨과 로우 레벨의 차이값은, 제1 전원 전압의 하이 레벨과 로우 레벨의 차이값보다 클 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 에이징 단계는, 제1 제어 라인에 로우 레벨의 제1 제어 신호를 인가하고, 제1 전원 전압 라인에 로우 레벨의 제1 제어 신호를 인하하고, 제2 전원 전압 라인에 하이 레벨인 제2 전원 전압을 인가하는 제1 단계, 및 제1 단계에 이어서, 하이 레벨인 제1 제어 신호를 인가하고, 하이 레벨인 제1 전원 전압을 인가하고, 로우 레벨인 제1 전원 전압을 인가하는 제2 단계를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 에이징 단계는 제2 에이징 단계를 포함하며, 제2 에이징 단계는, 제1 제어 라인에 로우 레벨인 제1 제어 신호를 인가하고, 제1 전원 전압 라인에 로우 레벨인 제1 전원 전압을 인가하고, 제2 전원 전압 라인에 하이 레벨인 제2 전원 전압을 인가하여, 제3 트랜지스터를 에이징시키는 제1 단계, 및 제1 단계에 이어서, 하이 레벨인 제1 제어 신호를 인가하고, 하이 레벨인 제1 전원 전압을 인가하고, 로우 레벨인 제1 전원 전압을 인가하여, 제1 트랜지스터 및 제3 트랜지스터를 에이징시키는 제2 단계를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제2 에이징 단계에서, 데이터 전압의 하이 레벨과 로우 레벨의 차이값은, 제1 전원 전압의 하이 레벨과 로우 레벨의 차이값보다 작을 수 있다.
본 발명의 또 다른 특징에 따르면, 에이징 단계는, 제2 에이징 단계 이전에 수행되며, 복수의 화소와 연결된 복수의 주사 라인들에 순차적으로 턴-온 레벨의 주사 신호를 인가하고, 복수의 화소와 연결된 복수의 데이터 라인들 전체에 하이 레벨인 데이터 전압을 인가하는 제3 단계를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제3 단계에서, 복수의 주사 라인들에 턴-온 레벨의 주사 신호를 동시에 인가할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 제어 라인에 로우 레벨인 제1 제어 신호를 인가하는 온바이어스 단계, 제1 전원 전압 라인에 로우 레벨인 제1 전원 전압을 인가하고, 제1 제어 라인에 로우 레벨인 제1 제어 신호를 인가하고, 제2 제어 라인에 턴-온 레벨의 제2 제어 신호를 인가하고, 주사 라인에 턴-오프 레벨의 주사 신호를 인가하는 제1 초기화 단계, 제1 전원 전압 라인에 로우 레벨인 제1 전원 전압을 인가하고, 제1 제어 라인에 하이 레벨인 제1 제어 신호를 인가하고, 제2 제어 라인에 턴-온 레벨의 제2 제어 신호를 인가하고, 주사 라인에 턴-온 레벨의 주사 신호를 인가하는 제2 초기화 단계, 및 제1 전원 전압 라인에 하이 레벨인 제1 전원 전압을 인가하고, 제1 제어 라인에 하이 레벨인 제1 제어 신호를 인가하고, 제2 제어 라인에 턴-온 레벨인 제2 제어 신호를 인가하고, 주사 라인에 턴-온 레벨인 주사 신호를 인가하는 보상 단계를 더 포함하며, 온바이어스 단계, 제1 초기화 단계, 제2 초기화 단계, 보상 단계, 및 에이징 단계는 순차적으로 수행될 수 있다.
본 발명의 실시예들에 따른 표시 장치 및 이의 구동 방법은 화소 회로의 스위칭 트랜지스터, 초기화 트랜지스터 및 구동 트랜지스터 중 적어도 하나를 영상이 표시되기 이전에 에이징시킴으로써 트랜지스터의 오프 전류를 감소시키고, 표시 장치의 얼룩 또는 암점을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 개략도이다.
도 2는 본 발명의 일 실시예에 따른 화소를 설명하기 위한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 회로도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 9 내지 도 10은 본 발명의 다른 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 회로도이다.
도 11은 본 발명의 또 다른 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 타이밍도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 개략도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 타이밍 제어부(11), 데이터 구동부(12), 주사 구동부(13), 화소부(14), 공통 전압 생성부(15), 및 발광 구동부(16)를 포함할 수 있다.
타이밍 제어부(11)는 수신한 제어 신호들에 기초하여 주사 구동부(13)의 사양(specification)에 적합하도록 클록 신호, 주사 시작 신호 등을 생성하여 주사 구동부(13)에 제공할 수 있다. 또한, 타이밍 제어부(11)는 수신한 계조 값들 및 제어 신호들에 기초하여 데이터 구동부(12)의 사양에 적합하도록 변형된 또는 유지된 계조 값들 및 제어 신호들을 데이터 구동부(12)에 제공할 수 있다. 또한, 타이밍 제어부(11)는 발광 구동부(16)의 사양에 적합하도록 클록 신호, 발광 중지 신호 등을 발광 구동부(16)에 제공할 수 있다.
데이터 구동부(12)는 타이밍 제어부(11)로부터 수신한 계조 값(또는 데이터)들 및 제어 신호들을 이용하여 데이터 라인들(DL1~DLn)로 제공할 데이터 전압들을 생성할 수 있다. 이때, n은 자연수일 수 있다. 예를 들어, 화소행 단위로 생성된 데이터 전압들은 데이터 라인들(DL1~DLn)에 동시에 인가될 수 있다.
주사 구동부(13)는 타이밍 제어부(11)로부터 클록 신호, 주사 시작 신호 등의 제어 신호들을 수신하여 주사 라인들(SL1~SLm)에 제공할 주사 신호들을 생성할 수 있다. 이때, m은 자연수일 수 있다. 주사 구동부(13)는 주사 라인들(SL1~SLm)을 통해 주사 신호들을 제공함으로써, 데이터 전압들이 기입될 화소들을 선택할 수 있다. 예를 들어, 주사 구동부(13)는 주사 라인들(SL1~SLm)에 순차적으로 턴-온 레벨의 주사 신호들을 제공함으로써, 데이터 전압들이 기입될 화소행을 선택할 수 있다. 주사 구동부(13)는 시프트 레지스터(shift register) 형태로 구성될 수 있고, 클록 신호의 제어에 따라 주사 시작 신호를 다음 스테이지 회로로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다. 또한, 주사 구동부(13)의 스테이지 회로들은 글로벌 제어 신호(global control signal)에 따라 동시에 턴-온 레벨의 주사 신호들을 대응하는 주사 라인들(SL1~SLm)에 제공할 수도 있다.
화소부(14)는 화소들을 포함한다. 각각의 화소들은 대응하는 데이터 라인 및 주사 라인과 연결될 수 있다. 예를 들어, 데이터 구동부(12)로부터 하나의 화소행에 대한 데이터 전압들이 데이터 라인들(DL1~DLn)로 인가되면, 주사 구동부(13)로부터 턴온 레벨의 주사 신호를 제공받은 주사 라인(SL1~SLm)에 위치한 화소행에 데이터 전압들이 기입될 수 있다.
공통 전압 생성부(15)는 화소부(14)의 화소들에 공통적으로 인가되는 공통 전압들을 생성한다. 공통 전압들은 제1 전원 전압, 제2 전원 전압, 제1 제어 전압, 및 제2 제어 전압을 포함할 수 있다. 제1 전원 전압은 제1 전원 전압 라인(ELVDDL)에 인가되고, 제2 전원 전압은 제2 전원 전압 라인(ELVSSL)에 인가되고, 제1 제어 전압은 제1 제어 라인(CAL)에 인가되고, 제2 제어 전압은 제2 제어 라인(CBL)에 인가될 수 있다.
공통 전압 생성부(15)는 다양한 형태로 구현될 수 있다. 예를 들어, 공통 전압 생성부(15)는 데이터 구동부(12)와 일부 또는 전부가 통합되어 구현될 수 있다. 예를 들어, 제1 전원 전압 및 제2 전원 전압은 DC-DC 컨버터의 형태인 공통 전압 생성부(15)에서 생성되고, 제1 제어 전압 및 제2 제어 전압은 데이터 구동부(12)에서 생성될 수도 있다.
다른 예를 들어, 공통 전압 생성부(15)는 타이밍 제어부(11)와 일부 또는 전부가 통합되어 구현될 수도 있다. 예를 들어, 제1 전원 전압 및 제2 전원 전압은 DC-DC 컨버터의 형태인 공통 전압 생성부(15)에서 생성되고, 제1 제어 전압 및 제2 제어 전압은 타이밍 제어부(11)에서 생성될 수도 있다.
또 다른 예를 들어, 공통 전압 생성부(15)는 타이밍 제어부(11) 및 데이터 구동부(12)와 일부 또는 전부가 통합되어 구현될 수 있다. 예를 들어, 제1 전원 전압 및 제2 전원 전압은 DC-DC 컨버터의 형태인 공통 전압 생성부(15)에서 생성되고, 비교적 부하가 큰 제1 제어 전압은 데이터 구동부(12)에서 생성되고, 비교적 부하가 작은 제2 제어 전압은 타이밍 제어부(11)에서 생성될 수도 있다.
발광 구동부(16)는 타이밍 제어부(11)로부터 클록 신호, 발광 중지 신호 등을 수신하여 발광 라인들(EL1~ELo)에 제공할 발광 신호들을 생성할 수 있다. 예를 들어, 발광 구동부(16)는 발광 라인들(EL1~ELo)에 순차적으로 턴-오프 레벨의 펄스를 갖는 발광 신호들을 제공할 수 있다. 예를 들어, 발광 구동부(16)는 시프트 레지스터 형태로 구성될 수 있고, 클록 신호의 제어에 따라 턴-오프 레벨의 펄스 형태인 발광 중지 신호를 다음 스테이지 회로로 순차적으로 전달하는 방식으로 발광 신호들을 생성할 수 있다. o는 자연수 일 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소를 설명하기 위한 회로도이다. 도 2의 화소(PXij)는 도 1의 복수의 화소들 중 i 번째 주사 라인(SLi) 및 j 번째 데이터 라인(DLj)에 연결된 화소임을 가정한다. i 및 j는 각각 자연수일 수 있다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 화소(PXij)는 제1 내지 제3 트랜지스터들(T1, T2, T3), 제1 및 제2 커패시터들(Cst, Cpr), 및 유기 발광 다이오드(OLED)를 포함할 수 있다.
본 실시예에서 트랜지스터들(T1, T2, T3)은 P 타입 트랜지스터로 도시되었다. 따라서, 이하에서는, 설명의 편의상, 트랜지스터의 게이트 전극에 인가되는 전압이 로우 레벨(low level)일 경우 턴-온 레벨(turn-on level)이라고 하고, 하이 레벨(high level)일 경우 턴-오프 레벨(turn-off level)이라고 한다.
당업자라면 트랜지스터들(T1, T2, T3) 중 적어도 일부를 N 타입 트랜지스터로 변경하여 본 실시예를 구현할 수 있을 것이다. P 타입 트랜지스터는 게이트-소스 전압이 문턱 전압(음수)의 미만일 때 턴-온되는 트랜지스터일 수 있다. N 타입 트랜지스터는 게이트-소스 전압이 문턱 전압(양수)을 초과할 때 턴-온되는 트랜지스터일 수 있다.
제1 트랜지스터(T1)는 게이트 전극이 제1 노드(N1)에 연결되고, 일전극이 제1 전원 전압 라인(ELVDDL)에 연결되고, 타전극이 제2 노드(N2)에 연결될 수 있다. 제1 트랜지스터(T1)는 구동 트랜지스터로 명명될 수도 있다.
제2 트랜지스터(T2)는 게이트 전극이 주사 라인(SLi)에 연결되고, 일전극이 제1 노드(N1)에 연결되고, 타전극이 제3 노드(N3)에 연결될 수 있다. 제2 트랜지스터(T2)는 스위칭 트랜지스터, 스캔 트랜지스터 등으로 명명될 수도 있다.
제3 트랜지스터(T3)는 게이트 전극이 제2 제어 라인(CBL)에 연결되고, 일전극이 제3 노드(N3)에 연결되고, 타전극이 제2 노드(N2)에 연결될 수 있다. 제3 트랜지스터(T3)는 초기화 트랜지스터로 명명될 수도 있다.
제1 커패시터(Cst)는 일전극이 제1 노드(N1)에 연결되고, 타전극이 제1 제어 라인(CAL)에 연결될 수 있다. 제1 커패시터(Cst)는 스토리지 커패시터(storage capacitor)로 명명될 수도 있다.
제2 커패시터(Cpr)는 일전극이 제3 노드(N3)에 연결되고, 타전극이 데이터 라인(DLj)에 연결될 수 있다.
유기 발광 다이오드(OLED)는 애노드 전극이 제2 노드(N2)에 연결되고, 캐소드 전극이 제2 전원 전압 라인(ELVSSL)에 연결될 수 있다.
제1 전원 전압(ELVDD)은 제1 전원 전압 라인(ELVDDL)에 인가되고, 제2 전원 전압(ELVSS)은 제2 전원 전압 라인(ELVSSL)에 인가되고, 제1 제어 전압(CA)은 제1 제어 라인(CAL)에 인가되고, 제2 제어 전압(CB)은 제2 제어 라인(CBL)에 인가되고, 주사 신호(Si)는 주사 라인(SLi)에 인가되고, 데이터 전압(Dj)은 데이터 라인(DLj)에 인가될 수 있다.
구동 전류 경로는 제1 전원 전압 라인(ELVDDL), 제1 트랜지스터(T1)의 일전극 및 타전극, 유기 발광 다이오드(OLED)의 애노드 전극 및 캐소드 전극, 및 제2 전원 전압 라인(ELVSSL)을 포함할 수 있다. 구동 전류 경로에 일정 수준 이상의 구동 전류가 흐름으로써 유기 발광 다이오드(OLED)의 커패시턴스(Col)가 충전되고, 유기 발광 다이오드(OLED)가 발광할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 타이밍도이다. 도 4 내지 도 7은 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 회로도이다. 도 3의 타이밍도는 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)를 에이징하기 위한 1 프레임의 에이징 프레임 동안의 구동 과정을 도시한 타이밍도이다. 이때, 트랜지스터의 에이징이란 트랜지스터의 턴-오프 상태에서 일전극과 타전극 사이의 전위차를 기준 전위차 이상으로 유지하는 것을 의미할 수 있다. 이때, 기준 전위차는 트랜지스터의 오프 전류가 에이징을 통하여 낮아질 수 있는 전위차를 의미할 수 있고, 예를 들면, 제1 전원 전압(ELVDD)의 하이 레벨(ELVDDh)과 로우 레벨(ELVDDl)의 차이값일 수 있다. 트랜지스터는 에이징됨으로써 트랜지스터의 오프 전류 레벨(off current level)이 감소될 수 있다. 그리고, 도 3의 1 프레임 동안의 구동 과정은 영상이 표시되는 영상 프레임 이전에 수행되는 프레임일 수 있다.
구체적으로, 제0 시점(t0)에서 제2 전원 전압(ELVSS)이 로우 레벨(ELVSSl)에서 하이 레벨(ELVSSh)로 상승한다. 이때, 제1 전원 전압(ELVDD)은 하이 레벨(ELVDDh)을 유지할 수 있다. 예를 들어, 제1 전원 전압(ELVDD)의 하이 레벨(ELVDDh)과 제2 전원 전압(ELVSS)의 하이 레벨(ELVSSh)은 서로 동일할 수 있다. 따라서, 유기 발광 다이오드(OLED)의 애노드 전극 및 캐소드 전극의 전압 차가 충분하지 못하게 되어 유기 발광 다이오드(OLED)는 발광하지 못한다. 그리고, 제0 시점(t0)에서 데이터 라인들(DL1~DLn)에는 하이 레벨(VDH)의 전압이 동시에 인가될 수 있다.
제1 시점(t1)에서 제1 제어 전압(CA)이 하이 레벨(CAh)에서 로우 레벨(CAl)로 변경될 수 있다. 제1 제어 전압(CA)이 하강함에 따라 제1 커패시터(Cst)에 의하여 제1 제어 라인(CAL)과 용량성 결합된 제1 노드(N1)의 전압도 하강한다. 따라서, 제1 트랜지스터(T1)는 턴-온된다. 따라서, 기간(t1~t2)에서 제1 트랜지스터(T1)가 턴-온 상태이고, 제2 노드(N2)가 제1 전원 전압 라인(ELVDDL)과 연결된다. 기간(t1~t2)은 온바이어스 기간이라고 할 수 있다. 온바이어스 기간은 구동 방법의 온바이어스 단계에 대응할 수 있다. 온바이어스 기간에서 제1 트랜지스터(T1)는 턴-온 상태일 수 있다.
제2 시점(t2)에서 제1 전원 전압(ELVDD)이 하이 레벨(ELVDDh)에서 로우 레벨(ELVDDl)로 하강한다. 따라서, 유기 발광 다이오드(OLED)의 애노드 전극 및 캐소드 전극에는 역전된 전압이 인가되어, 유기 발광 다이오드(OLED)의 예상치 못한 발광이 방지된다. 또한, 제1 제어 전압(CA)이 로우 레벨(CAl)에서 하이 레벨(CAh)로 변경될 수 있다. 그리고, 제2 제어 전압(CB)이 턴-오프 레벨(CBh)에서 턴-온 레벨(CBl)로 변경될 수 있고, 이에, 제3 트랜지스터(T3)가 턴-온될 수 있다.
도 4를 참조하면, 제3 시점(t3)에서 제1 제어 전압(CA)이 하이 레벨(CAh)에서 로우 레벨(CAl)로 변경될 수 있다. 제1 제어 전압(CA)이 하강함에 따라 제1 커패시터(Cst)에 의하여 제1 제어 라인(CAL)과 용량성 결합된 제1 노드(N1)의 전압도 하강한다. 따라서, 제1 트랜지스터(T1)는 턴-온된다. 따라서, 기간(t3~t4)에서 제1 및 제3 트랜지스터들(T1, T3)이 턴-온 상태이고, 제2 및 제3 노드들(N2, N3)이 제1 전원 전압 라인(ELVDDL)과 연결된다. 따라서, 유기 발광 다이오드(OLED)의 애노드 전극과 제2 커패시터(Cpr)가 로우 레벨(ELVDDl)의 제1 전원 전압(ELVDD)으로 초기화될 수 있다.
기간(t3~t4)을 제1 초기화 기간이라고 할 수 있다. 제1 초기화 기간은 구동 방법의 제1 초기화 단계에 대응할 수 있다. 제1 초기화 단계에서는 제2 노드(N2) 및 제3 노드(N3)가 로우 레벨(ELVDDl)의 제1 전원 전압(ELVDD)에 의하여 초기화될 수 있다.
제4 시점(t4)에서, 제1 제어 전압(CA)이 로우 레벨(CAl)에서 하이 레벨(CAh)로 변경된다. 이러한 경우, 제1 노드(N1)의 전압이 일부 상승할 수 있지만, 제1 노드(N1)는 제3 노드(N3) 및 제2 노드(N2)를 통해서 다른 용량성 소자들(Col, Cpr)과도 연결되기 때문에, 제1 노드(N1)의 전압 상승 량은 로우 레벨(CAl)과 하이 레벨(CAh)의 차이보다는 작을 수 있다.
제5 시점(t5)에서, 주사 라인들에는 턴-온 레벨(VGL)의 주사 신호들(S1~Sm)이 동시에 인가될 수 있다. 따라서, 제1 내지 제3 노드들(N1, N2, N3)이 서로 연결되므로, 제1 내지 제3 노드들(N1, N2, N3)은 전압을 나눠가지며(charge share) 초기화될 수 있다. 이에, 제1 커패시터(Cst)가 추가적으로 초기화될 수 있다. 이때, 제1 트랜지스터(T1)는 제2 및 제3 트랜지스터들(T2, T3)에 의해서 다이오드 연결될 수 있다.
기간(t5~t6)을 제2 초기화 기간이라고 할 수 있다. 제2 초기화 기간은 구동 방법은 제2 초기화 단계에 대응할 수 있다. 제2 초기화 단계에서는 제1 내지 제3 노드(N1, N2, N3)은 전압을 나눠가지며, 초기화될 수 있다.
이때, 주사 신호들(S1~Sm)은 제1 제어 전압(CA)이 로우 레벨(CAl)에서 하이 레벨(CAh)로 변경되는 제4 시점(t4) 이후인 제5 시점(t5)에 턴-온 레벨(VGL)로 변경될 수 있다. 주사 신호들(S1~Sm)이 제1 제어 전압(CA)이 로우 레벨(CAl)에서 하이 레벨(CAh)로 변경되는 제4 시점(t4) 이전에 턴-온 레벨(VGL)로 변경될 경우, 복수의 화소들에는 얼룩이 발생하는 등 휘도가 안정화되지 못하는 문제점이 발생될 수 있다. 이에, 주사 신호들(S1~Sm)은 제1 제어 전압(CA)이 로우 레벨(CAl)에서 하이 레벨(CAh)로 변경되는 제4 시점(t4) 이후인 제5 시점(t5)에 턴-온 레벨(VGL)로 변경됨으로써, 복수의 화소들의 휘도 안정성이 향상될 수 있다.
이어서, 도 5를 참조하면, 제6 시점(t6)에서, 제1 전원 전압(ELVDD)이 로우 레벨(ELVDDl)에서 하이 레벨(ELVDDh)로 상승한다. 제1 트랜지스터(T1)는 다이오드 연결된 상태이므로, 하이 레벨(ELVDDh)의 제1 전원 전압(ELVDD)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)을 더한 전압이 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3)에 인가될 수 있다. 이에, 제1 내지 제3 노드 전압(VN1, VN2, VN3)은 모두 하이 레벨(ELVDDh)의 제1 전원 전압(ELVDD)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)을 더한 전압값일 수 있다. 이때, 문턱 전압(Vth)은 음수이므로, 제1 내지 제3 노드 전압(VN1, VN2, VN3)은 하이 레벨(ELVDDh)의 제1 전원 전압(ELVDD)보다 낮을 수 있다. 따라서, 기간(t6~t7) 동안 제1 커패시터(Cst)에는 제1 노드 전압(VN1)과 하이 레벨(CAh)의 제1 제어 전압(CA)의 차이에 해당하는 전압이 기입될 수 있다.
기간(t6~t7)을 보상 기간이라고 할 수 있다. 보상 기간은 구동 방법의 보상 단계에 대응할 수 있다. 보상 기간에서, 제2 제어 전압(CB) 및 주사 신호(Si)는 각각 턴-온 레벨들(CBl, VGL)일 수 있다.
도 6을 참조하면, 제7 시점(t7)에서, 제1 전원 전압(ELVDD)은 하이 레벨(ELVDDh)에서 로우 레벨(ELVDDl)로 하강하고, 제2 제어 전압(CB)은 턴-온 레벨(CBl)에서 턴-오프 레벨(CBh)로 변경되고, 주사 신호들(S1~Sm)은 모두 턴-온 레벨(VGL)에서 턴-오프 레벨(VGH)로 변경될 수 있다. 따라서, 제2 및 제3 트랜지스터들(T2, T3)이 턴-오프되면서, 제1 트랜지스터(T1)의 다이오드 연결이 해제될 수 있다. 그리고, 데이터 라인들(DL1~DLn)에는 로우 레벨(VDL)의 데이터 전압(D1~Dn)이 동시에 인가될 수 있다. 제3 노드(N3)는 데이터 라인들(DL1~DLn)과 제2 커패시터(Cpr)에 의하여 용량성 결합을 이룰 수 있다. 따라서, 제3 노드(N3)의 전압은 제1 전원 전압(ELVDD)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)을 더한 전압에서, 데이터 전압(D1~Dn)의 하이 레벨(VDH)과 로우 레벨(VDL)의 차이값(△VD)과 유사한 값을 뺀 전압으로 하강 수 있다. 즉, 제3 노드 전압(VN3)은 제1 전원 전압(ELVDD)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)을 더하고 데이터 전압(D1~Dn)의 하이 레벨(VDH)과 로우 레벨(VDL)의 차이값(△VD)을 뺀 전압과 유사할 수 있다.
이때, 데이터 전압(D1~Dn)의 하이 레벨(VDH)과 로우 레벨(VDL)의 차이값(△VD)은 제1 전원 전압(ELVDD)의 하이 레벨(ELVDDh)과 로우 레벨(ELVDDl)의 차이값(△ELVDD)보다 클 수 있다. 예를 들면, 데이터 전압(D1~Dn)의 차이값(△VD)은 30V일 수 있고, 제1 전원 전압(ELVDD)의 차이값(△ELVDD)은 8.5V일 수 있다. 그러나, 데이터 전압(D1~Dn)의 차이값(△VD)은 이러한 예시에 제한되지 않으며, 제1 전원 전압(ELVDD)의 차이값(△ELVDD)은 8.5V보다 큰 특정한 값으로 설정될 수 있다.
제1 노드의 전압(VN1)과 제3 노드의 전압(VN3)의 차이는 데이터 전압(D1~Dn)의 하이 레벨(VDH)과 로우 레벨(VDL)의 차이값(△VD)과 유사한 값일 수 있고, 이에, 턴-오프된 제2 트랜지스터(T2)의 일전극과 타전극의 전위차는 제1 전원 전압(ELVDD)의 하이 레벨(ELVDDh)과 로우 레벨(ELVDDl)의 차이값(△ELVDD)보다 현저히 클 수 있다.
이와 마찬가지로, 제2 노드의 전압(VN2)과 제3 노드의 전압(VN3)의 차이는 데이터 전압(D1~Dn)의 차이값(△VD)과 유사한 값일 수 있고, 이에, 턴-오프된 제3 트랜지스터(T3)의 일전극과 타전극의 전위차는 제1 전원 전압(ELVDD)의 차이값(△ELVDD)보다 현저히 클 수 있다.
제8 시점(t8)에서, 제1 제어 전압(CA)이 하이 레벨(CAh)에서 로우 레벨(CAl)로 변경될 수 있다. 제1 제어 전압(CA)이 하강함에 따라 제1 노드(N1)의 전압도 하강한다. 따라서, 제1 트랜지스터(T1)는 턴-온된다. 따라서, 기간(t8~t9)에서 제1 트랜지스터(T1)가 턴-온 상태이고, 제2 노드(N2)가 제1 전원 전압 라인(ELVDDL)과 연결되며, 제2 노드 전압(VN2)은 로우 레벨(ELVDDl)의 제1 전원 전압(ELVDD)으로 초기화될 수 있다. 이때, 제1 전원 전압(ELVDD)은 로우 레벨(ELVDDl)이고 제2 전원 전압(ELVSSL)은 하이 레벨(ELVSSh)일 수 있다. 따라서, 유기 발광 다이오드(OLED)는 발광하지 않을 수 있다. 그리고, 제9 시점(t9)에서 제1 제어 전압(CA)이 로우 레벨(CAl)에서 하이 레벨(CAh)로 다시 변경된다.
기간(t7~t10)동안 주사 신호들(S1~Sm)은 지속적으로 턴-오프 레벨(VGH)을 유지할 수 있고, 데이터 전압(D1~Dn)은 지속적으로 로우 레벨(VDL)을 유지할 수 있다. 따라서, 제2 트랜지스터(T2)는 턴-오프 상태를 유지하며, 데이터 전압(D1~Dn)은 제1 노드(N1)에 유입되지 않을 수 있다. 이에, 제1 노드 전압(VN1)은 제1 전원 전압(ELVDD)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)을 더한 전압을 유지할 수 있다.
제10 시점(t10)에서 제1 전원 전압(ELVDD)은 로우 레벨(ELVDDl)에서 하이 레벨(ELVDDh)로 상승하고, 제2 전원 전압(ELVSS)은 로우 레벨(ELVSSl)일 수 있다.
도 7을 참조하면, 기간(t10~)은 발광 불가능 기간일 수 있다. 발광 불가능 기간은 표시 장치의 구동 방법의 발광 불가능 단계에 대응될 수 있다. 구체적으로, 기간(t10~) 동안 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 턴-오프 상태를 유지할 수 있다. 또한, 기간(t7~t10)동안 제2 트랜지스터(T2)는 턴-오프 상태를 유지하며, 데이터 전압(D1~Dn)이 제1 노드(N1)에 유입되지 않음에 따라, 유기 발광 다이오드(OLED)는 발광하지 않을 수 있다.
이때, 제1 노드 전압(VN1)은 하이 레벨(ELVDDh)의 제1 전원 전압(ELVDD)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)을 더한 전압일 수 있고, 제2 노드 전압(VN2)은 로우 레벨(ELVDDl)의 제1 전원 전압(ELVDD)일 수 있다. 그리고 제3 노드 전압(VN3)은 제1 전원 전압(ELVDD)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)을 더한 전압(VN3)에서, 데이터 전압(D1~Dn)의 차이값(△VD)과 유사한 값을 뺀 전압일 수 있다.
따라서, 제1 노드 전압(VN1)과 제3 노드 전압(VN3)의 차이는 데이터 전압(D1~Dn)의 차이값(△VD)과 유사한 값일 수 있고, 이에, 턴-오프된 제2 트랜지스터(T2)의 일전극과 타전극의 전위차는 데이터 전압(D1~Dn)의 차이값(△VD)과 유사한 값일 수 있다.
그리고, 제2 노드 전압(VN2)과 제3 노드 전압(VN3)의 차이는 제1 전원 전압(ELVDD)의 차이값(△ELVDD)과 데이터 전압(D1~Dn)의 차이값(△VD)의 차이일 수 있다. 이때, 앞서 설명한 것과 같이, 데이터 전압(D1~Dn)의 차이값(△VD)은 제1 전원 전압(ELVDD)의 차이값(△ELVDD)보다 현저히 클 수 있다. 따라서, 턴-오프된 제3 트랜지스터(T3)의 일전극과 타전극의 전위차는 이와 같은 현저히 큰 값일 수 있다.
본 발명의 일 실시예에 따른 표시 장치 및 이의 구동 방법은 제2 및 제3 트랜지스터(T2, T3)를 에이징할 수 있다. 구체적으로, 제2 및 제3 트랜지스터(T2, T3)는 제7 시점(t7) 이후의 기간(t7~)에서 에이징될 수 있고, 기간(t7~)은 제1 에이징 기간일 수 있다.
제2 트랜지스터(T2)는 기간(t7~)인 제1 에이징 기간에서 에서 턴-오프 상태를 유지할 수 있다. 그리고, 제2 트랜지스터(T2)의 일전극과 타전극의 전위차는 기간(t7~)에서 현저히 높게 설정될 수 있다. 구체적으로, 제2 트랜지스터(T2)의 일전극과 타전극의 전위차는 기간(t7~)에서 데이터 전압(D1~Dn)의 하이 레벨(VDH)과 로우 레벨(VDL)의 차이값(△VD)과 유사한 값일 수 있고, 제1 전원 전압(ELVDD)의 하이 레벨(ELVDDh)과 로우 레벨(ELVDDl)의 차이값(△ELVDD)보다 현저히 클 수 있다. 따라서, 제2 트랜지스터(T2)는 제7 시점(t7) 이후부터 턴-오프 상태를 유지하며 일전극과 타전극에 높은 전위차가 인가됨으로써 에이징될 수 있고, 턴-오프 커런트가 낮아질 수 있다.
그리고, 제3 트랜지스터(T3)는 기간(t7~)에서 턴-오프 상태를 유지할 수 있다. 그리고, 제3 트랜지스터(T3)의 일전극과 타전극의 전위차는 기간(t7~)에서 현저히 높게 설정될 수 있다. 구체적으로, 제3 트랜지스터(T3)의 일전극과 타전극의 전위차는 기간(t7~t8)동안 데이터 전압(D1~Dn)의 차이값(△VD)과 유사한 값일 수 있다. 그리고, 제3 트랜지스터(T3)의 일전극과 타전극의 전위차는 기간(t10~)동안 제1 전원 전압(ELVDD)의 차이값(△ELVDD)과 데이터 전압(D1~Dn)의 차이값(△VD)의 차이일 수 있다. 이때, 앞서 설명한 것과 같이, 데이터 전압(D1~Dn)의 차이값(△VD)은 제1 전원 전압(ELVDD)의 차이값(△ELVDD)보다 현저히 클 수 있다. 따라서, 턴-오프된 제3 트랜지스터(T3)의 일전극과 타전극의 전위차는 이와 같은 현저히 큰 값일 수 있다. 따라서, 제3 트랜지스터(T3)는 제7 시점(t7) 이후부터 턴-오프 상태를 유지하며 일전극과 타전극에 높은 전위차가 인가됨으로써 에이징될 수 있고, 턴-오프 커런트가 낮아질 수 있다.
이처럼, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 에이징되어 턴-오프 커런트가 낮아짐으로써, 저계조 구동시 발현되는 암점 및 얼룩이 개선될 수 있으며, 제2 및 제3 트랜지스터(T2, T3)의 특성이 향상될 수 있다.
한편, 도 3 내지 도 7을 통하여 설명한 구동 방법의 에이징 프레임은 영상을 표시하는 영상 프레임과 상이하며, 복수의 화소가 발광하지 않는 발광 불허 기간일 수 있다. 따라서, 에이징 프레임에서 복수의 화소는 발광하지 않을 수 있다.
그리고, 도 3 내지 도 7을 통하여 설명한 구동 방법의 에이징 프레임은 영상 프레임 이전에 1회 이상 반복하여 수행될 수 있다. 이 경우, 제2 및 제3 트랜지스터(T2, T3)는 수회 반복 에이징될 수 있고, 턴-오프 커런트가 낮아짐으로써 보다 안정화될 수 있다. 그러나, 이에 제한되는 것은 아니다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 타이밍도이다. 도 9 내지 도 10은 본 발명의 다른 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 회로도이다. 도 8 내지 도 10의 구동 방법은 도 1 내지 도 7의 구동 방법과 비교하여 주사 신호(S1~Sm) 및 데이터 전압(D1~Dn)이 상이하다는 것을 제외하면 실질적으로 동일한 바, 중복 설명은 생략한다.
도 8을 참조하면, 제0 시점(t0)에서 제2 전원 전압(ELVSS)이 로우 레벨(ELVSSl)에서 하이 레벨(ELVSSh)로 상승한다. 이때, 제1 전원 전압(ELVDD)은 하이 레벨(ELVDDh)을 유지할 수 있다. 예를 들어, 제1 전원 전압(ELVDD)의 하이 레벨(ELVDDh)과 제2 전원 전압(ELVSS)의 하이 레벨(ELVSSh)은 서로 동일할 수 있다. 따라서, 유기 발광 다이오드(OLED)의 애노드 전극 및 캐소드 전극의 전압 차가 충분하지 못하게 되어, 유기 발광 다이오드(OLED)는 발광하지 못한다. 그리고, 제0 시점(t0)에서 데이터 라인들(DL1~DLn)에는 로우 레벨(VDL)을 유지할 수 있다.
제1 시점(t1)에서 제1 제어 전압(CA)이 하이 레벨(CAh)에서 로우 레벨(CAl)로 변경될 수 있다. 제1 제어 전압(CA)이 하강함에 따라 제1 커패시터(Cst)에 의하여 제1 제어 라인(CAL)과 용량성 결합된 제1 노드(N1)의 전압도 하강한다. 따라서, 제1 트랜지스터(T1)는 턴-온된다. 따라서, 기간(t1~t2)에서 제1 트랜지스터(T1)가 턴-온 상태이고, 제2 노드(N2)가 제1 전원 전압 라인(ELVDDL)과 연결된다.
제2 시점(t2)에서 제1 전원 전압(ELVDD)이 하이 레벨(ELVDDh)에서 로우 레벨(ELVDDl)로 하강한다. 따라서, 유기 발광 다이오드(OLED)의 애노드 전극 및 캐소드 전극에는 역전된 전압이 인가되어, 유기 발광 다이오드(OLED)의 예상치 못한 발광이 방지된다. 또한, 제1 제어 전압(CA)이 로우 레벨(CAl)에서 하이 레벨(CAh)로 변경될 수 있다. 그리고, 제2 제어 전압(CB)이 턴-오프 레벨(CBh)에서 턴-온 레벨(CBl)로 변경될 수 있고, 이에, 제3 트랜지스터(T3)가 턴-온될 수 있다.
제3 시점(t3)에서 제1 제어 전압(CA)이 하이 레벨(CAh)에서 로우 레벨(CAl)로 변경될 수 있다. 제1 제어 전압(CA)이 하강함에 따라 제1 커패시터(Cst)에 의하여 제1 제어 라인(CAL)과 용량성 결합된 제1 노드(N1)의 전압도 하강한다. 따라서, 제1 트랜지스터(T1)는 턴-온된다. 따라서, 기간(t3~t4)에서 제1 및 제3 트랜지스터들(T1, T3)이 턴-온 상태이고, 제2 및 제3 노드들(N2, N3)이 제1 전원 전압 라인(ELVDDL)과 연결된다. 따라서, 유기 발광 다이오드(OLED)의 애노드 전극과 제2 커패시터(Cpr)가 로우 레벨(ELVDDl)의 제1 전원 전압(ELVDD)으로 초기화될 수 있다.
기간(t3~t4)을 제1 초기화 기간이라고 할 수 있다. 제1 초기화 기간은 구동 방법의 제1 초기화 단계에 대응할 수 있다. 제1 초기화 단계에서는 제2 노드(N2) 및 제3 노드(N3)가 로우 레벨(ELVDDl)의 제1 전원 전압(ELVDD)에 의하여 초기화될 수 있다.
제4 시점(t4)에서, 제1 제어 전압(CA)이 로우 레벨(CAl)에서 하이 레벨(CAh)로 변경된다. 이러한 경우, 제1 노드(N1)의 전압이 일부 상승할 수 있지만, 제1 노드(N1)는 제3 노드(N3) 및 제2 노드(N2)를 통해서 다른 용량성 소자들(Col, Cpr)과도 연결되기 때문에, 제1 노드(N1)의 전압 상승 량은 로우 레벨(CAl)과 하이 레벨(CAh)의 차이보다는 작을 수 있다.
제5 시점(t5)에서, 주사 라인들에는 턴-온 레벨(VGL)의 주사 신호들(..., S(i-1), Si, S(i+1), ...)이 동시에 인가될 수 있다. 따라서, 제1 내지 제3 노드들(N1, N2, N3)이 서로 연결되므로, 제1 내지 제3 노드들(N1, N2, N3)은 전압을 나눠가지며(charge share) 초기화될 수 있다. 이에, 제1 커패시터(Cst)가 추가적으로 초기화될 수 있다. 이때, 제1 트랜지스터(T1)는 제2 및 제3 트랜지스터들(T2, T3)에 의해서 다이오드 연결될 수 있다.
기간(t5~t6)을 제2 초기화 기간이라고 할 수 있다. 제2 초기화 기간은 구동 방법은 제2 초기화 단계에 대응할 수 있다. 제2 초기화 단계에서는 제1 내지 제3 노드(N1, N2, N3)은 전압을 나눠가지며, 초기화될 수 있다.
이때, 주사 신호들(..., S(i-1), Si, S(i+1), ...)은 제1 제어 전압(CA)이 로우 레벨(CAl)에서 하이 레벨(CAh)로 변경되는 제4 시점(t4) 이후인 제5 시점(t5)에 턴-온 레벨(VGL)로 변경될 수 있다. 주사 신호들(..., S(i-1), Si, S(i+1), ...)이 제1 제어 전압(CA)이 로우 레벨(CAl)에서 하이 레벨(CAh)로 변경되는 제4 시점(t4) 이전에 턴-온 레벨(VGL)로 변경될 경우, 복수의 화소들에는 얼룩이 발생하는 등 휘도가 안정화되지 못하는 문제점이 발생될 수 있다. 이에, 주사 신호들(..., S(i-1), Si, S(i+1), ...)은 제1 제어 전압(CA)이 로우 레벨(CAl)에서 하이 레벨(CAh)로 변경되는 제4 시점(t4) 이후인 제5 시점(t5)에 턴-온 레벨(VGL)로 변경됨으로써, 복수의 화소들의 휘도 안정성이 향상될 수 있다.
이어서, 제6 시점(t6)에서, 제1 전원 전압(ELVDD)이 로우 레벨(ELVDDl)에서 하이 레벨(ELVDDh)로 상승한다. 제1 트랜지스터(T1)는 다이오드 연결된 상태이므로, 하이 레벨(ELVDDh)의 제1 전원 전압(ELVDD)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)을 더한 전압이 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3)에 인가될 수 있다. 이에, 제1 내지 제3 노드 전압(VN1, VN2, VN3)은 모두 하이 레벨(ELVDDh)의 제1 전원 전압(ELVDD)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)을 더한 전압값일 수 있다. 이때, 문턱 전압(Vth)은 음수이므로, 제1 내지 제3 노드 전압(VN1, VN2, VN3)은 하이 레벨(ELVDDh)의 제1 전원 전압(ELVDD)보다 낮을 수 있다. 따라서, 기간(t6~t7) 동안 제1 커패시터(Cst)에는 제1 노드 전압(VN1)과 하이 레벨(CAh)의 제1 제어 전압(CA)의 차이에 해당하는 전압이 기입될 수 있다.
기간(t6~t7)을 보상 기간이라고 할 수 있다. 보상 기간은 구동 방법의 보상 단계에 대응할 수 있다. 보상 기간에서, 제2 제어 전압(CB) 및 주사 신호(Si)는 각각 턴-온 레벨들(CBl, VGL)일 수 있다.
기간(t7~t10) 동안에 주사 라인들(SL1~SLm)에 순차적으로 턴-온 레벨(VGL)의 주사 신호들(..., S(i-1), Si, S(i+1), ...)이 인가될 수 있다. 또한, 데이터 라인(DL1~DLn)에는 동시에 하이 레벨(VDH)의 데이터 전압(D1~Dn)이 인가될 수 있다. 이때, 데이터 라인(DL1~DLn)에 인가되는 데이터 전압(D1~Dn)은 주사 신호들(..., S(i-1), Si, S(i+1), ...)에 동기한 데이터 전압들(..., D(i-1)j, Dij, D(i+1)j, ...)이 아닐 수 있다. 따라서, 기간(t7~t10) 동안 데이터가 이입되지 않을 수 있다.
예를 들어, 기간(t8~t9) 동안 주사 라인(SLi)으로 턴-온 레벨(VGL)의 주사 신호(Si)가 인가될 수 있고, 데이터 라인(DLj)으로 하이 레벨(VDH)의 데이터 전압(Dj)이 인가될 수 있다. 기간(t8~t9)에서, 제2 제어 전압(CB)은 턴-오프 레벨(CBh)이고, 주사 신호(Si)는 턴-온 레벨(VGL)이고, 제1 전원 전압(ELVDD)의 전압 레벨(ELVDDl)은 제2 전원 전압(ELVSS)의 전압 레벨(ELVSSh)보다 작거나 같을 수 있다.
도 9를 참조하면, 제1 노드(N1)는 턴-온된 제2 트랜지스터(T2)를 통해서 제3 노드(N3)와 연결되고, 제3 노드(N3)는 제2 커패시터(Cpr)를 통해서 데이터 라인(DLj)과 용량성 결합된다. 제1 제어 라인(CAL), 제1 커패시터(Cst), 제2 트랜지스터(T2), 제2 커패시터(Cpr), 및 데이터 라인(DLj)의 경로를 기준으로 기간(t6~t7)과 비교했을 때, 기간(t8~t9)에서 데이터 라인(DLj)의 데이터 전압(Dj)은 로우 레벨(VDL)에서 하이 레벨(VDH)로 변경된다.
따라서, 제1 및 제3 노드 전압(VN1, VN2)은, 기간(t6~t7)과 비교했을 때, 제1 커패시터(Cst)와 제2 커패시터(Cpr)의 용량 비(a)에 기초하여 데이터 전압(Dj)의 하이 레벨(VDH)과 로우 레벨(VDL)의 차이값(△VD)을 더 반영할 수 있다. (아래 수학식 1 내지 3 참조).
[수학식 1]
△VD = VDH - VDL
[수학식 2]
a = CprF / (CstF + CprF)
[수학식 3]
VN1 = VN3 = ELVDDh + Vth + a * △VD
여기서, CstF는 제1 커패시터(Cst)의 용량이고, CprF는 제2 커패시터(Cpr)의 용량이다.
따라서, 기간(t7~t10) 동안 복수의 화소들 각각의 화소 회로의 제1 및 제3 노드 전압(VN1, VN3)은 위의 수학식 3에서의 전압으로 변경될 수 있다. 이에, 제1 트랜지스터(T1)의 게이트 전극에는 제1 노드 전압(VN1)이 인가될 수 있고, 제1 트랜지스터(T1)의 턴-오프 상태는 더욱 확실히 유지될 수 있고, 이후에 설명할 제12 시점(t12) 이후의 기간 동안 유기 발광 다이오드(OLED)는 발광 불가능할 수 있다.
이때, 도 3 내지 도 7에서의 데이터 전압(D1~Dn)과 달리, 도 8 내지 도 10에서의 데이터 전압(D1~Dn)의 하이 레벨(VDH)과 로우 레벨(VDL)의 차이값(△VD)은 제1 전원 전압(ELVDD)의 하이 레벨(ELVDDh)과 로우 레벨(ELVDDl)의 차이값(△ELVDD)보다 현저히 작을 수 있다. 예를 들면, 데이터 전압(D1~Dn)의 차이값(△VD)은 1V일 수 있고, 제1 전원 전압(ELVDD)의 차이값(△ELVDD)은 11.5V일 수 있다.
제10 시점(t10)에서, 제1 제어 전압(CA)이 하이 레벨(CAh)에서 로우 레벨(CAl)로 변경될 수 있다. 제1 제어 전압(CA)이 하강함에 따라 제1 노드(N1)의 전압도 하강한다. 따라서, 제1 트랜지스터(T1)는 턴-온된다. 따라서, 기간(t10~t11)에서 제1 트랜지스터(T1)가 턴-온 상태이고, 제2 노드(N2)가 제1 전원 전압 라인(ELVDDL)과 연결되며, 제2 노드 전압(VN2)은 로우 레벨(ELVDDl)의 제1 전원 전압(ELVDD)과 같아지며 낮아질 수 있다. 이때, 제1 전원 전압(ELVDD)은 로우 레벨(ELVDDl)이고 제2 전원 전압(ELVSSL)은 하이 레벨(ELVSSh)일 수 있다. 따라서, 유기 발광 다이오드(OLED)는 발광하지 않을 수 있다. 그리고, 제11 시점(t11)에서 제1 제어 전압(CA)이 로우 레벨(CAl)에서 하이 레벨(CAh)로 다시 변경된다.
도 10을 참조하면, 제12 시점(t12)에서 제1 전원 전압(ELVDD)은 로우 레벨(ELVDDl)에서 하이 레벨(ELVDDh)로 상승하고, 제2 전원 전압(ELVSS)은 로우 레벨(ELVSSl)일 수 있다. 기간(t10~)은 발광 불가능 기간일 수 있다. 기간(t12~) 동안 제1 내지 제3 트랜지스터(T1, T2, T3)는 턴-오프 상태를 유지할 수 있다. 또한, 유기 발광 다이오드(OLED)는 발광하지 않을 수 있다.
본 발명의 다른 실시예에 따른 표시 장치 및 이의 구동 방법은 제1 및 제3 트랜지스터(T1, T3)를 에이징하는 제2 에이징 기간을 포함할 수 있다. 제2 에이징 기간은 기간(t10~)일 수 있고, 제2 에이징 기간은 제1 기간(t10~t12) 및 제2 기간(t12~)을 포함할 수 있다. 제1 기간(t10~t12) 및 제2 기간(t12~) 각각은 표시 장치의 구동 방법의 제1 단계 및 제2 단계 각각에 대응될 수 있다. 구체적으로, 제1 트랜지스터(T1)는 제12 시점(t12) 이후의 기간인 제2 기간(t12~)에서 에이징될 수 있고, 제3 트랜지스터(T3)는 제10 시점(t10) 이후의 기간인 제1 기간(t10~t12) 및 제2 기간(t12~) 전체에서 에이징될 수 있다.
구체적으로, 제1 기간(t10~t12) 및 제2 기간(t12~)에서 제3 노드(N3)는 데이터 라인(DL1~DLn)과 제2 커패시터(Cpr)에 의하여 용량성 연결된 바, 데이터 라인(DLl~DLn)에 인가되는 데이터 전압(D1~Dn)이 차이값(△VD)만큼 낮아질 경우, 제3 노드 전압(VN3)은 차이값(△VD)보다 작은 값만큼 낮아질 수 있다. 그러나, 앞서 설명한 것과 같이, 데이터 전압(D1~ Dn)의 차이값(△VD)은 제1 전원 전압(ELVDD)의 하이 레벨(ELVDDh)과 로우 레벨(ELVDDl)의 차이값(△ELVDD)보다 현저히 작을 수 있고, 예를 들면, 1V일 수 있는 바, 제2 노드 전압(VN3)은 위의 수학식 3의 전압값(VN3)과 유사하게 유지될 수 있다. 그리고, 제1 기간(t10~t12) 및 제2 기간(t12~)에서 제2 노드 전압(VN2)은 제2 노드 전압(VN2)은 로우 레벨(ELVDDl)의 제1 전원 전압(ELVDD)과 같게 낮아질 수 있다.
따라서, 제2 노드 전압(VN2)과 제3 노드 전압(VN3)의 차이는 제1 전원 전압(ELVDD)의 하이 레벨(ELVDDh)과 로우 레벨(ELVDDl)의 차이값(△ELVDD)과 상응하도록 설정될 수 있다. 따라서, 제1 기간(t10~t12) 및 제2 기간(t12~)에서 제3 트랜지스터(T3)는 턴-오프 상태를 유지하고, 제3 트랜지스터(T3)의 일전극과 타전극의 전위차는 제1 전원 전압(ELVDD)의 하이 레벨(ELVDDh)과 로우 레벨(ELVDDl)의 차이값(△ELVDD)과 상응할 수 있다. 따라서, 제3 트랜지스터(T3)는 제10 시점(t10) 이후부터 턴-오프 상태를 유지하며 일전극과 타전극에 높은 전위차가 인가됨으로써 에이징될 수 있고, 턴-오프 커런트가 낮아질 수 있다.
그리고, 제2 기간(t12~)에서 제1 트랜지스터(T1)은 턴-오프 상태를 유지할 수 있고, 일전극은 제1 전원 전압 라인(ELVDD)에 연결되어 하이 레벨(ELVDDh)의 제1 전원 전압(ELVDD)가 인가될 수 있다. 그리고, 제1 기간(t10~t11)동안 로우 레벨(ELVDDl)의 제1 전원 전압(ELVDD)으로 설정된 제2 노드 전압(VN2)은 제2 기간(t12~)에서도 유지될 수 있다. 따라서, 제1 트랜지스터(T1)의 일전극과 타전극의 전위차는 제1 전원 전압(ELVDD)의 하이 레벨(ELVDDh)과 로우 레벨(ELVDDl)의 차이값(△ELVDD)일 수 있다. 따라서, 제1 트랜지스터(T1)는 제12 시점(t12) 이후의 제2 기간(t12~)부터 턴-오프 상태를 유지하며 일전극과 타전극에 높은 전위차가 인가됨으로써 에이징될 수 있고, 턴-오프 커런트가 낮아질 수 있다.
이처럼, 제1 및 제3 트랜지스터(T1, T3)가 에이징되어 턴-오프 커런트가 낮아짐으로써, 저계조 구동시 발현되는 암점 및 얼룩이 개선될 수 있으며, 제1 및 제3 트랜지스터(T1, T3)의 특성이 향상될 수 있다.
한편, 도 8 내지 도 10을 통하여 설명한 구동 방법의 에이징 프레임은 영상을 표시하는 영상 프레임과 상이하며, 복수의 화소가 발광하지 않는 발광 불허 기간일 수 있다. 따라서, 에이징 프레임에서 복수의 화소는 발광하지 않을 수 있다.
그리고, 도 8 내지 도 10을 통하여 설명한 구동 방법의 에이징 프레임은 영상 프레임 이전에 1회 이상 반복하여 수행될 수 있다. 이 경우, 제1 및 제3 트랜지스터(T1, T3)는 수회 반복 에이징될 수 있고, 턴-오프 커런트가 낮아짐으로써 보다 안정화될 수 있다. 그러나, 이에 제한되는 것은 아니다.
도 11은 본 발명의 또 다른 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 타이밍도이다. 도 11의 표시 장치의 구동 방법은 도 8 내지 도 10의 구동 방법과 비교하여 주사 신호(S1~Sm)가 상이하다는 것을 제외하면 실질적으로 동일한 바, 중복 설명은 생략한다.
도 11을 참조하면, 기간(t7~t10) 동안에 모든 주사 라인들(SL1~SLm)에 동시적으로 턴-온 레벨(VGL)의 주사 신호들(S1~Sm)이 인가될 수 있다. 예를 들어, 기간(t8~t9) 동안 모든 주사 라인(SL1~SLm)으로 턴-온 레벨(VGL)의 주사 신호(S1~Sm)가 동시에 인가될 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치 및 이의 구동 방법은 모든 주사 라인들(SL1~SLm)에 동시적으로 턴-온 레벨(VGL)의 주사 신호들(S1~Sm)이 인가됨으로써, 모든 주사 라인들(SL1~SLm)에 턴-온 레벨(VGL)의 주사 신호들(S1~Sm)을 인가하는데 소요되는 시간을 단축시킬 수 있고, 이에, 기간(t7~t10)을 단축시킬 수 있는 효과가 있다. 따라서, 도 11에 도시된 1 프레임 기간이 단축됨으로써, 제1 및 제3 트랜지스터(T1, T3)를 에이징 시키기 위한 기간이 감축될 수 있다.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한, 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
10: 표시 장치
11: 타이밍 제어부
12: 데이터 구동부
13: 주사 구동부
14: 화소부
15: 공통 전압 생성부
16: 발광 구동부
ELVDDL: 제1 전원 전압 라인
ELVSSL: 제2 전원 전압 라인
SL: 주사 라인
DL: 데이터 라인
CAL: 제1 제어 라인
CBL: 제2 제어 라인
ELVDD: 제1 전원 전압
ELVSS: 제2 전원 전압
S: 주사 신호
D: 데이터 전압
CA: 제1 제어 신호
CB: 제2 제어 신호

Claims (25)

  1. 복수의 화소들을 포함하고,
    각각의 화소는, 유기 발광 다이오드, 및 상기 유기 발광 다이오드로 인가되는 전류를 제어하는 복수의 트랜지스터를 포함하고,
    에이징 프레임은 상기 복수의 트랜지스터 중 적어도 하나가 에이징되는 에이징 기간을 포함하고,
    상기 에이징 기간에서 상기 복수의 트랜지스터 중 적어도 하나는 턴-오프 상태고, 일전극과 타전극 사이의 전위차가 기준 전위차 이상이고,
    상기 기준 전위차는 제1 전원 전압의 하이 레벨과 로우 레벨의 차이값인, 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 트랜지스터는,
    게이트 전극이 제1 노드에 연결되고, 일전극이 제1 전원 전압 라인에 연결되고, 타전극이 제2 노드에 연결된 제1 트랜지스터;
    게이트 전극이 주사 라인에 연결되고, 일전극이 상기 제1 노드에 연결되고, 타전극이 제3 노드에 연결된 제2 트랜지스터; 및
    게이트 전극이 제2 제어 라인에 연결되고, 일전극이 상기 제3 노드에 연결되고, 타전극이 상기 제2 노드에 연결된 제3 트랜지스터를 포함하고,
    상기 각각의 화소는,
    일전극이 상기 제1 노드에 연결되고, 타전극이 제1 제어 라인에 연결된 제1 커패시터; 및
    일전극이 상기 제3 노드에 연결되고, 타전극이 데이터 라인에 연결된 제2 커패시터를 더 포함하고,
    상기 유기 발광 다이오드는, 애노드 전극이 상기 제2 노드에 연결되고, 캐소드 전극이 제2 전원 전압 라인에 연결되는, 표시 장치.
  3. 제2항에 있어서,
    상기 에이징 기간은, 상기 제2 트랜지스터 및 상기 제3 트랜지스터를 에이징 시키는 제1 에이징 기간을 포함하며,
    상기 제1 에이징 기간에서,
    상기 주사 라인에 인가된 주사 신호는 상기 제2 트랜지스터를 턴-오프 시키는 턴-오프 레벨을 유지하고,
    상기 제2 제어 라인에 인가된 제2 제어 신호는 상기 제3 트랜지스터를 턴-오프 시키는 턴-오프 레벨을 유지하며,
    상기 제1 에이징 기간의 시점에서, 상기 데이터 라인에 인가된 데이터 전압은 하이 레벨에서 로우 레벨로 변화하는, 표시 장치.
  4. 제3항에 있어서,
    상기 데이터 전압의 하이 레벨과 로우 레벨의 차이값은, 상기 제1 전원 전압의 하이 레벨과 로우 레벨의 차이값보다 큰, 표시 장치.
  5. 제3항에 있어서,
    상기 제1 에이징 기간은,
    상기 제1 제어 라인에 인가된 제1 제어 신호가 로우 레벨이고, 상기 제1 전원 전압 라인에 인가된 제1 전원 전압이 로우 레벨이고, 상기 제2 전원 전압 라인에 인가된 제2 전원 전압이 하이 레벨인 제1 기간, 및
    상기 제1 제어 신호가 하이 레벨이고, 상기 제1 전원 전압이 하이 레벨이고, 상기 제2 전원 전압이 로우 레벨인 제2 기간을 포함하는, 표시 장치.
  6. 제2항에 있어서,
    상기 에이징 기간은 상기 제1 트랜지스터 및 상기 제3 트랜지스터를 에이징 시키는 제2 에이징 기간을 포함하며,
    상기 제2 에이징 기간은,
    상기 제1 제어 라인에 인가된 제1 제어 신호가 로우 레벨이고, 상기 제1 전원 전압 라인에 인가된 제1 전원 전압이 로우 레벨이고, 상기 제2 전원 전압 라인에 인가된 제2 전원 전압이 하이 레벨인 제1 기간, 및
    상기 제1 제어 신호가 하이 레벨이고, 상기 제1 전원 전압이 하이 레벨이고, 상기 제2 전원 전압이 로우 레벨인 제2 기간을 포함하는, 표시 장치.
  7. 제6항에 있어서,
    상기 제3 트랜지스터는 상기 제1 기간 및 상기 제2 기간에서 에이징되고,
    상기 제1 트랜지스터는 상기 제2 기간에서 에이징되는, 표시 장치.
  8. 제6항에 있어서,
    상기 제2 에이징 기간에서 데이터 전압의 하이 레벨과 로우 레벨의 차이값은, 상기 제1 전원 전압의 하이 레벨과 로우 레벨의 차이값보다 작은, 표시 장치.
  9. 제6항에 있어서,
    상기 에이징 프레임은, 상기 제2 에이징 기간 이전의 제3 기간을 더 포함하고,
    상기 제3 기간에서,
    상기 복수의 화소와 연결된 복수의 주사 라인들에 순차적으로 턴-온 레벨의 주사 신호가 인가되고, 상기 복수의 화소와 연결된 복수의 데이터 라인들 전체에 인가된 데이터 전압은 하이 레벨인, 표시 장치.
  10. 제9항에 있어서,
    상기 제3 기간에서, 상기 복수의 주사 라인들에 동시에 턴-온 레벨의 상기 주사 신호가 인가되는, 표시 장치.
  11. 제2항에 있어서,
    온바이어스 기간에, 상기 제1 제어 라인에 인가된 제1 제어 신호는 로우 레벨이고, 상기 제1 트랜지스터는 턴-온 상태인, 표시 장치.
  12. 제2항에 있어서,
    제1 초기화 기간에,
    상기 제1 전원 전압 라인에 인가된 제1 전원 전압은 로우 레벨이고, 상기 제1 제어 라인에 인가된 제1 제어 신호는 로우 레벨이고, 상기 제2 제어 라인에 인가된 제2 제어 신호는 턴-온 레벨이고, 상기 주사 라인에 인가된 주사 신호는 턴-오프 레벨이며,
    제2 초기화 기간에,
    상기 제1 전원 전압은 로우 레벨이고, 상기 제1 제어 신호는 하이 레벨이고, 상기 제2 제어 신호는 턴-온 레벨이고, 상기 주사 신호는 턴-온 레벨인, 표시 장치.
  13. 제2항에 있어서,
    보상 기간에, 상기 제1 전원 전압 라인에 인가된 제1 전원 전압은 하이 레벨이고, 상기 제1 제어 라인에 인가된 제1 제어 신호는 하이 레벨이고, 상기 제2 제어 라인에 인가된 제2 제어 신호는 턴-온 레벨이고, 상기 주사 라인에 인가된 주사 신호는 턴-온 레벨인, 표시 장치.
  14. 제2항에 있어서,
    상기 에이징 프레임은, 영상 프레임과 상이하며, 상기 복수의 화소의 발광 불허 기간인, 표시 장치.
  15. 제2항에 있어서,
    상기 에이징 프레임은, 영상 프레임 이전에 1회 이상 반복되는, 표시 장치.
  16. 복수의 화소들을 포함하고, 각각의 화소는, 유기 발광 다이오드, 및 상기 유기 발광 다이오드로 인가되는 전류를 제어하는 복수의 트랜지스터를 포함하는 표시 장치의 구동 방법에 있어서,
    상기 복수의 트랜지스터 중 적어도 하나가 에이징되는 에이징 단계를 포함하고,
    상기 에이징 단계에서 상기 복수의 트랜지스터 중 적어도 하나는 턴-오프 상태고, 일전극과 타전극 사이의 전위차가 기준 전위차 이상이고,
    상기 기준 전위차는 제1 전원 전압의 하이 레벨과 로우 레벨의 차이값인, 표시 장치의 구동 방법.
  17. 제16항에 있어서,
    상기 복수의 트랜지스터는,
    게이트 전극이 제1 노드에 연결되고, 일전극이 제1 전원 전압 라인에 연결되고, 타전극이 제2 노드에 연결된 제1 트랜지스터;
    게이트 전극이 주사 라인에 연결되고, 일전극이 상기 제1 노드에 연결되고, 타전극이 제3 노드에 연결된 제2 트랜지스터; 및
    게이트 전극이 제2 제어 라인에 연결되고, 일전극이 상기 제3 노드에 연결되고, 타전극이 상기 제2 노드에 연결된 제3 트랜지스터를 포함하고,
    상기 각각의 화소는,
    일전극이 상기 제1 노드에 연결되고, 타전극이 제1 제어 라인에 연결된 제1 커패시터; 및
    일전극이 상기 제3 노드에 연결되고, 타전극이 데이터 라인에 연결된 제2 커패시터를 더 포함하고,
    상기 유기 발광 다이오드는, 애노드 전극이 상기 제2 노드에 연결되고, 캐소드 전극이 제2 전원 전압 라인에 연결되는, 표시 장치의 구동 방법.
  18. 제17항에 있어서,
    상기 에이징 단계는,
    상기 주사 라인에 상기 제2 트랜지스터를 턴-오프 시키는 턴-오프 레벨의 주사 신호를 인가하고, 상기 제2 제어 라인에 상기 제3 트랜지스터를 턴-오프 시키는 턴-오프 레벨의 제2 제어 신호를 인가하고, 상기 데이터 라인에 인가되는 데이터 전압을 하이 레벨에서 로우 레벨로 변화하여, 상기 제1 트랜지스터 및 상기 제3 트랜지스터를 에이징 시키는 제1 에이징 단계를 포함하는, 표시 장치의 구동 방법.
  19. 제18항에 있어서,
    상기 데이터 전압의 하이 레벨과 로우 레벨의 차이값은, 상기 제1 전원 전압의 하이 레벨과 로우 레벨의 차이값보다 큰, 표시 장치의 구동 방법.
  20. 제18항에 있어서,
    상기 제1 에이징 단계는,
    상기 제1 제어 라인에 로우 레벨의 제1 제어 신호를 인가하고, 상기 제1 전원 전압 라인에 로우 레벨의 제1 제어 신호를 인하하고, 상기 제2 전원 전압 라인에 하이 레벨인 제2 전원 전압을 인가하는 제1 단계; 및
    상기 제1 단계에 이어서, 하이 레벨인 상기 제1 제어 신호를 인가하고, 하이 레벨인 상기 제1 전원 전압을 인가하고, 로우 레벨인 상기 제1 전원 전압을 인가하는 제2 단계를 포함하는, 표시 장치의 구동 방법.
  21. 제17항에 있어서,
    상기 에이징 단계는 제2 에이징 단계를 포함하며,
    상기 제2 에이징 단계는,
    상기 제1 제어 라인에 로우 레벨인 제1 제어 신호를 인가하고, 상기 제1 전원 전압 라인에 로우 레벨인 제1 전원 전압을 인가하고, 상기 제2 전원 전압 라인에 하이 레벨인 제2 전원 전압을 인가하여, 상기 제3 트랜지스터를 에이징시키는 제1 단계; 및
    상기 제1 단계에 이어서, 하이 레벨인 상기 제1 제어 신호를 인가하고, 하이 레벨인 상기 제1 전원 전압을 인가하고, 로우 레벨인 상기 제1 전원 전압을 인가하여, 상기 제1 트랜지스터 및 상기 제3 트랜지스터를 에이징시키는 제2 단계를 포함하는, 표시 장치의 구동 방법.
  22. 제21항에 있어서,
    상기 제2 에이징 단계에서, 데이터 전압의 하이 레벨과 로우 레벨의 차이값은, 상기 제1 전원 전압의 하이 레벨과 로우 레벨의 차이값보다 작은, 표시 장치의 구동 방법.
  23. 제21항에 있어서,
    상기 에이징 단계는,
    상기 제2 에이징 단계 이전에 수행되며, 상기 복수의 화소와 연결된 복수의 주사 라인들에 순차적으로 턴-온 레벨의 주사 신호를 인가하고, 상기 복수의 화소와 연결된 복수의 데이터 라인들 전체에 하이 레벨인 데이터 전압을 인가하는 제3 단계를 더 포함하는, 표시 장치의 구동 방법.
  24. 제23항에 있어서,
    상기 제3 단계에서, 상기 복수의 주사 라인들에 턴-온 레벨의 상기 주사 신호를 동시에 인가하는, 표시 장치의 구동 방법.
  25. 제17항에 있어서,
    상기 제1 제어 라인에 로우 레벨인 제1 제어 신호를 인가하는 온바이어스 단계;
    상기 제1 전원 전압 라인에 로우 레벨인 제1 전원 전압을 인가하고, 상기 제1 제어 라인에 로우 레벨인 제1 제어 신호를 인가하고, 상기 제2 제어 라인에 턴-온 레벨의 제2 제어 신호를 인가하고, 상기 주사 라인에 턴-오프 레벨의 주사 신호를 인가하는 제1 초기화 단계;
    상기 제1 전원 전압 라인에 로우 레벨인 상기 제1 전원 전압을 인가하고, 상기 제1 제어 라인에 하이 레벨인 제1 제어 신호를 인가하고, 상기 제2 제어 라인에 턴-온 레벨의 상기 제2 제어 신호를 인가하고, 상기 주사 라인에 턴-온 레벨의 주사 신호를 인가하는 제2 초기화 단계; 및
    상기 제1 전원 전압 라인에 하이 레벨인 제1 전원 전압을 인가하고, 상기 제1 제어 라인에 하이 레벨인 제1 제어 신호를 인가하고, 상기 제2 제어 라인에 턴-온 레벨인 제2 제어 신호를 인가하고, 상기 주사 라인에 턴-온 레벨인 주사 신호를 인가하는 보상 단계를 더 포함하며,
    상기 온바이어스 단계, 상기 제1 초기화 단계, 상기 제2 초기화 단계, 상기 보상 단계, 및 상기 에이징 단계는 순차적으로 수행되는, 표시 장치의 구동 방법.
KR1020190022469A 2019-02-26 2019-02-26 표시 장치 및 이의 구동 방법 KR102582618B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190022469A KR102582618B1 (ko) 2019-02-26 2019-02-26 표시 장치 및 이의 구동 방법
US16/597,771 US10937364B2 (en) 2019-02-26 2019-10-09 Display device and driving method thereof
CN202010083906.XA CN111613179A (zh) 2019-02-26 2020-02-10 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190022469A KR102582618B1 (ko) 2019-02-26 2019-02-26 표시 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20200104461A KR20200104461A (ko) 2020-09-04
KR102582618B1 true KR102582618B1 (ko) 2023-09-26

Family

ID=72140284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190022469A KR102582618B1 (ko) 2019-02-26 2019-02-26 표시 장치 및 이의 구동 방법

Country Status (3)

Country Link
US (1) US10937364B2 (ko)
KR (1) KR102582618B1 (ko)
CN (1) CN111613179A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115602108B (zh) * 2022-11-28 2023-03-24 惠科股份有限公司 像素驱动电路和显示面板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099715A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
JP2005099714A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
KR100853540B1 (ko) * 2007-02-01 2008-08-21 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 에이징 방법
KR100936883B1 (ko) * 2008-06-17 2010-01-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US20100277400A1 (en) * 2009-05-01 2010-11-04 Leadis Technology, Inc. Correction of aging in amoled display
KR101065405B1 (ko) * 2010-04-14 2011-09-16 삼성모바일디스플레이주식회사 표시장치 및 그 구동 방법
EP2715710B1 (en) * 2011-05-27 2017-10-18 Ignis Innovation Inc. Systems and methods for aging compensation in amoled displays
KR20130046006A (ko) * 2011-10-27 2013-05-07 삼성디스플레이 주식회사 화소 회로, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법
KR101875123B1 (ko) * 2012-02-28 2018-07-09 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20140140810A (ko) * 2013-05-30 2014-12-10 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102077794B1 (ko) * 2013-11-04 2020-02-17 삼성디스플레이 주식회사 유기전계발광 표시장치와 그의 에이징 방법
KR102356593B1 (ko) * 2015-01-14 2022-01-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
KR102307500B1 (ko) * 2015-03-20 2021-10-01 삼성디스플레이 주식회사 표시 장치의 화소회로 및 이를 포함하는 표시 장치
KR102575662B1 (ko) 2017-02-06 2023-09-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR102660207B1 (ko) 2017-02-09 2024-04-25 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN107039004B (zh) * 2017-06-08 2019-04-30 深圳市华星光电半导体显示技术有限公司 Amoled显示面板的老化补偿方法
KR102380391B1 (ko) * 2017-08-30 2022-03-29 엘지디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN107591124B (zh) * 2017-09-29 2019-10-01 上海天马微电子有限公司 像素补偿电路、有机发光显示面板及有机发光显示装置
KR102587744B1 (ko) * 2018-09-17 2023-10-12 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
US10937364B2 (en) 2021-03-02
KR20200104461A (ko) 2020-09-04
US20200273402A1 (en) 2020-08-27
CN111613179A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
US11062655B2 (en) Pixel circuit, display panel and driving method thereof
KR102050268B1 (ko) 유기 발광 표시 장치
KR102056784B1 (ko) 유기 발광 표시 장치
US11158262B2 (en) Display device having variable power sources
US20210248961A1 (en) Display device and method of driving the same
US10777145B2 (en) Demultiplexer, display device including the same, and method of driving the display device
CN108777131B (zh) Amoled像素驱动电路及驱动方法
KR101678333B1 (ko) 화소회로, 디스플레이 장치 및 그 구동방법
KR20210077087A (ko) 발광 구동부 및 이를 포함하는 표시장치
US11538415B2 (en) Clock and voltage generation circuit and display device including the same
KR20170029701A (ko) 표시장치 및 그의 구동방법
US20200168164A1 (en) Display Panel and Display Device
KR101947577B1 (ko) 화소 회로와 그 구동 방법 및 이를 이용한 유기 발광 표시 장치
KR102582618B1 (ko) 표시 장치 및 이의 구동 방법
US11211003B2 (en) Display device having at least two emission enable periods per image frame and method of driving the same
CN112712773A (zh) 像素电路和具有像素电路的显示装置
US11244601B2 (en) Display device and method of driving the same
CN114613333A (zh) 像素和显示装置
US11910662B2 (en) Display device using a simultaneous light emitting method and driving method thereof
US20220343844A1 (en) Pixel and display apparatus having the same
KR20140148324A (ko) 화소 회로 및 그 구동 방법
KR20220095467A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant