KR102660207B1 - 화소 및 이를 포함하는 표시 장치 - Google Patents

화소 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102660207B1
KR102660207B1 KR1020170017961A KR20170017961A KR102660207B1 KR 102660207 B1 KR102660207 B1 KR 102660207B1 KR 1020170017961 A KR1020170017961 A KR 1020170017961A KR 20170017961 A KR20170017961 A KR 20170017961A KR 102660207 B1 KR102660207 B1 KR 102660207B1
Authority
KR
South Korea
Prior art keywords
power source
voltage level
electrode connected
transistor
node
Prior art date
Application number
KR1020170017961A
Other languages
English (en)
Other versions
KR20180093147A (ko
Inventor
박준현
서영완
이안수
정보용
조강문
채종철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170017961A priority Critical patent/KR102660207B1/ko
Priority to US15/726,472 priority patent/US10665166B2/en
Priority to CN202210321942.4A priority patent/CN114613334B/zh
Priority to CN201810127174.2A priority patent/CN108417182B/zh
Publication of KR20180093147A publication Critical patent/KR20180093147A/ko
Priority to US16/877,816 priority patent/US10964267B2/en
Application granted granted Critical
Publication of KR102660207B1 publication Critical patent/KR102660207B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 복수의 화소들을 포함하는 표시 패널 및 표시 패널을 구동하는 패널 구동부를 포함한다. 화소들 각각은 제1 노드에 연결된 게이트 전극, 제1 전원에 연결된 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터, 스캔 라인들 중 하나에 연결된 게이트 전극, 제1 노드에 연결된 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터, 제2 노드에 연결된 제1 전극 및 제2 전원에 연결된 제2 전극을 포함하는 유기 발광 소자, 제3 전원에 연결된 제1 전극 및 제1 노드에 연결된 제2 전극을 포함하는 제1 캐패시터, 및 데이터 라인들 중 하나에 연결된 제1 전극 및 제2 노드에 연결된 제2 전극을 포함하는 제2 커패시터를 포함한다.

Description

화소 및 이를 포함하는 표시 장치{PIXEL AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 화소 및 화소를 포함하는 표시 장치에 관한 것이다.
유기 발광 표시 장치는 화소들 각각에 포함된 유기 발광 다이오드(Organic Light Emitting Diode: OLED)를 이용하여 영상을 표시한다. 유기 발광 다이오드는 애노드 전극(anode)으로부터 제공되는 정공들과 캐소드 전극(cathode)으로부터 제공되는 전자들이 애노드 전극 및 캐소드 전극 사이의 발광층에서 결합하여 발광한다.
유기 발광 표시 장치는 공정 편차 등에 의해 화소들 각각에 포함된 구동 트랜지스터의 문턱 전압의 편차가 발생하고, 화소들 간에 휘도 편차에 의해 표시 품질이 낮아질 수 있다. 이를 위해, 화소 내부에서 구동 트랜지스터의 문턱 전압을 보상할 수 있는 다양한 구조의 화소들이 연구되고 있다. 한편, 유기 발광 표시 장치는 화면 끌림, 색번짐 등을 방지하고 표시 품질을 향상시키기 위해, 동시 발광 방식으로 화소들을 구동할 수 있다. 하지만, 구동 트랜지스터의 문턱 전압을 보상하거나 동시 발광 방식으로 화소들을 구동하기 위해 화소가 상대적으로 복잡한 구조를 갖는 경우, 고해상도 표시 장치를 구현하기 어려울 수 있다.
본 발명의 일 목적은 고해상도 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치에 적용되는 화소를 제공하는 것이다.
다만, 본 발명의 목적은 상기 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 및 스캔 라인들을 통해 상기 화소들에 스캔 신호를 제공하고, 데이터 라인들을 통해 상기 화소들에 데이터 신호를 제공하는 패널 구동부를 포함할 수 있다. 상기 화소들 각각은 제1 노드에 연결된 게이트 전극, 제1 전원에 연결된 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터, 상기 스캔 라인들 중 하나에 연결된 게이트 전극, 상기 제1 노드에 연결된 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터, 상기 제2 노드에 연결된 제1 전극 및 제2 전원에 연결된 제2 전극을 포함하는 유기 발광 소자, 제3 전원에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제1 캐패시터, 상기 데이터 라인들 중 하나에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제2 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 패널 구동부는 상기 화소들이 발광하지 않는 비발광 구간 및 상기 화소들이 동시에 발광하는 발광 구간을 포함하는 동시 발광 방식으로 상기 표시 패널을 구동할 수 있다. 상기 비발광 구간은 상기 유기 발광 소자의 상기 제1 전극의 전압이 초기화되는 제1 초기화 구간, 상기 제1 트랜지스터의 상기 게이트 전극이 초기화되는 제2 초기화 구간, 상기 제1 트랜지스터가 다이오드 연결되는 문턱 전압 보상 구간, 및 상기 데이터 신호가 상기 화소들에 기입되는 데이터 기입 구간을 순차적으로 포함할 수 있다.
일 실시예에 의하면, 상기 제1 트랜지스터는 nMOS(N-channel metaloxidesemiconductor) 트랜지스터일 수 있다. 상기 제1 전원은 제1 전압 레벨, 상기 제1 전압 레벨보다 큰 제2 전압 레벨, 및 상기 제2 전압 레벨보다 큰 제3 전압 레벨 중 하나를 가질 수 있다. 상기 제3 전원은 제4 전압 레벨 및 상기 제4 전압 레벨보다 큰 제5 전압 레벨 중 하나를 가질 수 있다.
일 실시예에 의하면, 상기 제1 초기화 구간에서, 상기 제1 전원은 상기 제2 전압 레벨을 가지고, 상기 제3 전원은 상기 제2 전압 레벨보다 큰 상기 제5 전압 레벨을 가지며, 상기 스캔 신호는 오프(off) 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 제2 초기화 구간에서, 상기 제1 전원은 상기 제2 전압 레벨을 가지고, 상기 제3 전원은 상기 제5 전압 레벨을 가지며, 상기 스캔 신호는 온(on) 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 문턱 전압 보상 구간에서, 상기 제1 전원은 상기 제1 전압 레벨을 가지고, 상기 제3 전원은 상기 제4 전압 레벨을 가지며, 상기 스캔 신호는 온 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 데이터 기입 구간에서, 상기 제1 전원은 상기 제2 전압 레벨을 가지고, 상기 제3 전원은 상기 제4 전압 레벨을 가지며, 상기 패널 구동부는 상기 데이터 신호가 상기 화소들에 기입되도록 온 레벨을 갖는 상기 스캔 신호를 상기 스캔 라인들에 순차적으로 제공할 수 있다.
일 실시예에 의하면, 상기 발광 구간에서 상기 제1 전원은 상기 제3 전압 레벨을 가지고, 상기 제3 전원은 상기 제5 전압 레벨을 가지며, 상기 스캔 신호는 오프 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 제1 트랜지스터는 pMOS(P-channel metaloxidesemiconductor) 트랜지스터일 수 있다. 상기 제1 전원은 제1 전압 레벨, 상기 제1 전압 레벨보다 큰 제2 전압 레벨, 및 상기 제2 전압 레벨보다 큰 제3 전압 레벨 중 하나를 가질 수 있다. 상기 제3 전원은 제4 전압 레벨 및 상기 제4 전압 레벨보다 큰 제5 전압 레벨 중 하나를 가질 수 있다. 상기 제2 전원은 제6 전압 레벨 및 상기 제6 전압 레벨보다 큰 제7 전압 레벨 중 하나를 가질 수 있다.
일 실시예에 의하면, 상기 제1 초기화 구간에서, 상기 제1 전원은 상기 제1 전압 레벨을 가지고, 상기 제3 전원은 상기 제4 전압 레벨을 가지며, 상기 제2 전원은 상기 제7 전압 레벨을 가지고, 상기 스캔 신호는 오프 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 제2 초기화 구간에서, 상기 제1 전원은 상기 제1 전압 레벨을 가지고, 상기 제3 전원은 상기 제4 전압 레벨을 가지며, 상기 제2 전원은 상기 제7 전압 레벨을 가지고, 상기 스캔 신호는 온 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 문턱 전압 보상 구간에서, 상기 제1 전원은 상기 제3 전압 레벨을 가지고, 상기 제3 전원은 상기 제5 전압 레벨을 가지며, 상기 제2 전원은 상기 제7 전압 레벨을 가지고, 상기 스캔 신호는 온 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 데이터 기입 구간에서, 상기 제1 전원은 상기 제2 전압 레벨을 가지고, 상기 제3 전원은 상기 제5 전압 레벨을 가지며, 상기 제2 전원은 상기 제7 전압 레벨을 가지고, 상기 패널 구동부는 상기 데이터 신호가 상기 화소들에 기입되도록 온 레벨을 갖는 상기 스캔 신호를 스캔 라인들에 순차적으로 제공할 수 있다.
일 실시예에 의하면, 상기 발광 구간에서 상기 제1 전원은 상기 제3 전압 레벨을 가지고, 상기 제3 전원은 상기 제5 전압 레벨을 가지며, 상기 제2 전원은 상기 제6 전압 레벨을 가지고, 상기 스캔 신호는 오프 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 비발광 구간은 상기 데이터 기입 구간 및 상기 발광 구간 사이에 제3 초기화 구간을 더 포함할 수 있다. 상기 제3 초기화 구간에서, 상기 제3 전원이 스윙(swing)될 수 있다.
일 실시예에 의하면, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 서로 다른 타입의 MOS(metaloxidesemiconductor) 트랜지스터들일 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 발명의 실시예들에 따른 화소는 제1 노드에 연결된 게이트 전극, 제1 전원에 연결된 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터, 스캔 라인에 연결된 게이트 전극, 상기 제1 노드에 연결된 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터, 상기 제2 노드에 연결된 제1 전극 및 제2 전원에 연결된 제2 전극을 포함하는 유기 발광 소자, 제3 전원에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제1 캐패시터, 및 데이터 라인에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제2 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 서로 다른 타입의 MOS 트랜지스터들일 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 발명의 실시예들에 따른 화소는 제1 노드에 연결된 게이트 전극, 제1 전원에 연결된 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터, 제1 스캔 라인에 연결된 게이트 전극, 상기 제1 노드에 연결된 제1 전극, 및 제3 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터, 제2 스캔 라인에 연결된 게이트 전극, 상기 제3 노드에 연결된 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하는 제3 트랜지스터, 제3 전원에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제1 캐패시터, 데이터 라인에 연결된 제1 전극 및 상기 제3 노드에 연결된 제2 전극을 포함하는 제2 커패시터, 및 상기 제2 노드에 연결된 제1 전극 및 제2 전원에 연결된 제2 전극을 포함하는 유기 발광 소자를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 트랜지스터는 저온 다결정 실리콘(low-temperature poly-silicon; LTPS) 박막 트랜지스터일 수 있다. 상기 제3 트랜지스터는 옥사이드(oxide) 박막 트랜지스터일 수 있다.
본 발명의 실시예들에 따른 표시 장치는 구동 트랜지스터의 문턱 전압을 보상하고 동시 발광 방식으로 구동되는 화소들을 포함함으로써 표시 품질을 향상시킬 수 있다. 또한, 상기 표시 장치는 상대적으로 간단한 구조를 갖는 화소들을 포함하므로, 상대적으로 높은 PPI(pixels per inch)를 갖는 고해상도 표시 장치가 구현될 수 있다.
본 발명의 실시예들에 따른 화소는 일 프레임 주기 내에서 변동되는 전압 레벨을 갖는 제1 전원 및 제3 전원(즉, 초기화 전원)에 연결됨으로써, 상대적으로 간단한 구조로 구현될 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 3 및 도 4는 도 2의 화소가 동시 발광 방식으로 구동되는 예들을 나타내는 도면들이다.
도 5 내지 도 7은 도 1의 표시 장치에 포함된 화소의 예들을 나타내는 회로도들이다.
도 8은 도 1의 표시 장치에 포함된 화소의 다른 예를 나타내는 회로도이다.
도 9는 도 1의 표시 장치에 포함된 화소의 또 다른 예를 나타내는 회로도이다.
도 10은 도 9의 화소가 동시 발광 방식으로 구동되는 일 예를 나타내는 도면이다.
도 11은 도 1의 표시 장치에 포함된 화소의 또 다른 예를 나타내는 회로도이다.
도 12 및 도 13은 도 11의 화소가 동시 발광 방식으로 구동되는 예들을 나타내는 도면들이다.
도 14 내지 도 16은 도 1의 표시 장치에 포함된 화소의 예들을 나타내는 회로도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 복수의 화소(PX)들을 포함하는 표시 패널(100) 및 표시 패널(100)를 구동하는 패널 구동부를 포함할 수 있다. 패널 구동부는 화소(PX)들이 발광하지 않는 비발광 구간 및 화소(PX)들이 동시에 발광하는 발광 구간을 포함하는 동시 발광 방식으로 표시 패널(100)을 구동할 수 있다. 일 실시예에서, 패널 구동부는 스캔 구동부(200), 데이터 구동부(300), 전원 공급부(400), 및 타이밍 제어부(500)를 포함할 수 있다.
표시 패널(100)는 영상을 표시하기 위해 복수의 화소(PX)들을 포함할 수 있다. 예를 들어, 표시 패널(100)은 제1 내지 제n(단, n은 1보다 큰 정수) 스캔 라인들(SL1 내지 SLn) 및 제1 내지 제m(단, m은 1보다 큰 정수) 데이터 라인들(DL1 내지 DLm)의 교차부마다 위치되는 n*m개의 화소(PX)들을 포함할 수 있다. 화소(PX)는 일 프레임 주기 내에서 변동되는 전압 레벨을 갖는 제1 전원(ELVDD) 및 제3 전원(VINT)에 연결되어 동시 발광 방식으로 구동될 수 있다. 화소(PX)의 구조 및 구동 방법에 대해서는 도 2 내지 도 16를 참조하여 자세히 설명하기로 한다.
스캔 구동부(200)는 제1 제어 신호(CNT1)에 기초하여 제1 내지 제n 스캔 라인들(SL1 내지 SLn)을 통해 화소(PX)들에 스캔 신호를 제공할 수 있다.
데이터 구동부(300)는 제2 제어 신호(CNT2)에 기초하여 디지털 영상 데이터를 아날로그 데이터 신호로 변환하고, 데이터 신호를 제1 내지 제m 데이터 라인들(DL1 내지 DLm)을 통해 화소(PX)들에 데이터 신호를 제공할 수 있다.
전원 공급부(400)는 제3 제어 신호(CNT3)에 기초하여 일 프레임 주기 내에서 변동되는 전압 레벨을 갖는 제1 전원(ELVDD), 제2 전원(ELVSS), 및 제3 전원(VINT)를 화소(PX)들에 제공할 수 있다. 예를 들어, 전원 공급부(400)는 입력 전압(예를 들어, 배터리 전압)으로부터 다양한 전압 레벨을 갖는 출력 전압들을 생성하는 DC-DC 컨버터 및 제1 전원(ELVDD), 제2 전원(ELVSS), 및 제3 전원(VINT)에 각각에 대한 전압 레벨을 설정하기 위해 제3 제어 신호(CNT3)에 기초하여 출력 전압들을 제1 전원(ELVDD), 제2 전원(ELVSS), 및 제3 전원(VINT)로서 선택하는 스위치들을 포함할 수 있다.
타이밍 제어부(500)는 스캔 구동부(200), 데이터 구동부(300), 및 전원 공급부(400)를 제어할 수 있다. 예를 들어, 타이밍 제어부(500)는 외부(예를 들어, 시스템 보드)로부터 제어 신호(CNT)를 수신할 수 있다. 타이밍 제어부(500)는 스캔 구동부(200), 데이터 구동부(300), 및 발광 제어 구동부(400)를 각각 제어하기 위해 제1 내지 제3 제어 신호들(CTL1 내지 CTL3)을 생성할 수 있다. 스캔 구동부(200)를 제어하기 위한 제1 제어 신호(CTL1)는 스캔 개시 신호, 스캔 클럭 신호, 등을 포함할 수 있다. 데이터 구동부(300)를 제어하기 위한 제2 제어 신호(CTL2)는 수평 개시 신호, 로드 신호, 영상 데이터, 등을 포함할 수 있다. 전원 공급부(400)를 제어하기 위한 제3 제어 신호(CTL3)는 제1 전원(ELVDD), 제2 전원(ELVSS), 및 제3 전원(VINT)의 전압 레벨을 제어하기 위한 스위치 제어 신호, 등을 포함할 수 있다. 타이밍 제어부(500)는 입력 영상 데이터에 기초하여 표시 패널(100)의 동작 조건에 맞는 디지털 영상 데이터를 생성하여 데이터 구동부(300)에 제공할 수 있다.
따라서, 표시 장치(1000)는 구동 트랜지스터의 문턱 전압을 보상하고 동시 발광 방식으로 구동되는 화소들을 포함함으로써 표시 품질을 향상시킬 수 있다. 예를 들어, 두부 장착 표시 장치(Head Mounted Display; HMD)는 사용자의 머리에 장착되고, 렌즈를 이용하여 영상(즉, 표시 패널에서 출력되는 영상)을 확대하며, 사용자의 눈 앞에 직접 영상을 제공할 수 있다. 이에 따라, 표시 패널이 순차 발광 방식으로 구동되는 경우, 화면 끌림, 색번짐 등이 사용자에게 시인될 수 있다. 표시 장치(1000)는 상대적으로 간단한 구조를 갖는 화소들을 동시 발광 방식으로 구동하므로, 높은 표시 품질을 제공하는 고해상도 표시 장치가 구현될 수 있다.
도 2는 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 2를 참조하면, 화소(PXA)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제1 커패시터(Cst), 및 제2 커패시터(Cpr)를 포함할 수 있다. 화소(PXA)는 제i(단, i는 1과 n 사이의 정수) 화소행 및 제j(단, j는 1과 m 사이의 정수) 화소열에 위치할 수 있다. 일 실시예에서, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 각각은 nMOS(N-channel metaloxidesemiconductor) 트랜지스터일 수 있다.
제1 트랜지스터(T1)는 구동 트랜지스터일 수 있다. 일 실시예에서, 제1 트랜지스터(T1)는 제1 노드(N1)에 연결된 게이트 전극, 제1 전원(ELVDD)에 연결된 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다.
제2 트랜지스터(T2)는 스캔 신호(S[i])에 응답하여 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 제2 전극을 연결할 수 있다. 일 실시예에서, 제2 트랜지스터(T2)는 제i 스캔 라인으로부터 제i 스캔 신호(S[i])를 수신하는 게이트 전극, 제1 노드(N1)에 연결된 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다.
여기서, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 각각은 옥사이드(oxide) 박막 트랜지스터, 저온 다결정 실리콘(low-temperature poly-silicon; LTPS) 박막 트랜지스터, 등으로 구현될 수 있다. 예를 들어, 제1 트랜지스터(T1)는 저온 다결정 실리콘 박막 트랜지스터이고, 제2 트랜지스터(T2)는 옥사이드 박막 트랜지스터일 수 있으나, 이에 한정되지 않는다.
제1 캐패시터(Cst)는 제3 전원(VINT) 및 제1 노드(N1) 사이에 위치할 수 있다. 여기서, 제3 전원(VINT)은 초기화 전원으로써 초기화 구간에서 화소(예를 들어, 유기 발광 소자(OLED)의 제1 전극, 제1 트랜지스터(T1)의 게이트 전극, 등)를 초기화하기 위한 전압 레벨로 제어될 수 있으며, 발광 구간에서 구동 전류가 유기 발광 소자(OLED)에 제공되기 위한 전압 레벨로 제어될 수 있다. 일 실시예에서, 제1 캐패시터(Cst)는 제3 전원(VINT)에 연결된 제1 전극 및 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다.
제2 커패시터(Cpr)는 제j 데이터 라인 및 제2 노드(N2) 사이에 위치할 수 있다. 일 실시예에서, 제2 커패시터(Cpr)는 제j 데이터 라인으로부터 데이터 신호(D[j])를 수신하는 제1 전극 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다.
유기 발광 소자(OLED)는 제1 트랜지스터(T1)로부터 흐르는 구동 전류에 기초하여 발광할 수 있다. 일 실시예에서, 유기 발광 소자(OLED)는 제2 노드(N2)에 연결된 제1 전극 및 제2 전원(ELVSS)에 연결된 제2 전극을 포함할 수 있다. 예를 들어, 유기 발광 소자(OLED)의 제1 전극은 애노드 전극이고, 유기 발광 소자(OLED)의 제2 전극은 캐소드 전극일 수 있다. 일 실시예에서, 유기 발광 소자(OLED)는 유기 발광 다이오드(OLED)과 병렬로 연결된 다이오드 커패시터(미도시)를 포함할 수 있다. 예를 들어, 다이오드 커패시터는 기생 커패시터일 수 있다.
도 3 및 도 4는 도 2의 화소가 동시 발광 방식으로 구동되는 예들을 나타내는 도면들이다.
도 2 내지 도 4를 참조하면, 패널 구동부는 화소들이 발광하지 않는 비발광 구간(PA1 내지 PA4) 및 화소들이 동시에 발광하는 발광 구간(PA5)을 포함하는 동시 발광 방식으로 표시 패널을 구동할 수 있다. 비발광 구간은 유기 발광 소자(OLED)의 제1 전극의 전압이 초기화되는 제1 초기화 구간(PA1), 제1 트랜지스터(T1)의 게이트 전극이 초기화되는 제2 초기화 구간(PA2), 제1 트랜지스터(T1)가 다이오드 연결되는 문턱 전압 보상 구간(PA3), 및 데이터 신호가 화소들에 기입되는 데이터 기입 구간(PA4)을 순차적으로 포함할 수 있다.
화소들은 일 프레임 주기 내에서 변동되는 전압 레벨(즉, AC전압)을 갖는 제1 전원(ELVDD) 및 제3 전원(VINT)과 연결될 수 있다. 예를 들어, 제1 전원(ELVDD)은 제1 전압 레벨(ELVDD_L), 제1 전압 레벨(ELVDD_L)보다 큰 제2 전압 레벨(ELVDD_M), 및 제2 전압 레벨(ELVDD_M)보다 큰 제3 전압 레벨(ELVDD_H) 중 하나를 가질 수 있다. 제3 전원(VINT)은 제4 전압 레벨(VINT_L) 및 제4 전압 레벨(VINT_L)보다 큰 제5 전압 레벨(VINT_H) 중 하나를 가질 수 있다. 제2 전원(ELVSS)의 전압 레벨은 일정하게 유지될 수 있다. 예를 들어, 제2 전원(ELVSS)는 접지 전압 레벨(GND)을 가질 수 있다. 또한, 데이터 기입 구간(PA4) 이외에서 데이터 라인에 기준 전압(VREF)이 인가되고, 데이터 기입 구간(PA4)에서 데이터 라인에는 계조를 표현하기 위한 데이터 신호가 제공될 수 있다.
도 3에 도시된 바와 같이, 제1 초기화 구간(PA1)에서, 제1 전원(ELVDD)은 제2 전압 레벨(ELVDD_M)을 가지고, 제3 전원(VINT)은 제2 전압 레벨(ELVDD_M)보다 큰 제5 전압 레벨(VINT_H)을 가지며, 스캔 신호(S[i])는 오프(off) 레벨을 가질 수 있다. 이에 따라, 제2 노드(N2)로부터 제1 트랜지스터(T1)를 통해 제1 전원(ELVDD)으로 전류가 흐르고, 제2 노드의 전압(V_N2)은 제2 전압 레벨(ELVDD_M)로 설정될 수 있다. 즉, 유기 발광 소자(OLED)의 제1 전극의 전압이 초기화될 수 있다.
제2 초기화 구간(PA2)에서, 제1 전원(ELVDD)은 제2 전압 레벨(ELVDD_M)을 가지고, 제3 전원(VINT)은 제5 전압 레벨(VINT_H)을 가지며, 스캔 신호(S[i])는 온(on) 레벨을 가질 수 있다. 이에 따라, 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 제2 전극은 턴-온된 제2 트랜지스터(T2)에 의해 연결되므로, 제1 트랜지스터(T1)는 다이오드 연결될 수 있다. 따라서, 제1 노드의 전압(V_N1) 및 제2 노드의 전압(V_N2)은 제2 전압 레벨(ELVDD_M)에 제1 트랜지스터(T1)의 문턱 전압(Vth)을 합산한 전압(즉, ELVDD_M + Vth)에 상응할 수 있다. 즉, 유기 발광 소자(OLED)의 제1 전극의 전압 및 제1 트랜지스터(T1)의 게이트 전극의 전압이 초기화될 수 있다.
문턱 전압 보상 구간(PA3)에서, 제1 전원(ELVDD)은 제1 전압 레벨(ELVDD_L)을 가지고, 제3 전원(VINT)은 제4 전압 레벨(VINT_L)을 가지며, 스캔 신호(S[i])는 온 레벨을 가질 수 있다. 이에 따라, 제1 트랜지스터(T1)는 다이오드 연결되고, 제1 노드의 전압(V_N1) 및 제2 노드의 전압(V_N2)은 제1 전압 레벨(ELVDD_L)에 제1 트랜지스터(T1)의 문턱 전압(Vth)을 합산한 전압(즉, ELVDD_L + Vth)에 상응할 수 있다.
데이터 기입 구간(PA4)에서, 제1 전원(ELVDD)은 제3 전압 레벨(ELVDD_H)을 가지고, 제3 전원(VINT)은 제4 전압 레벨(VINT_L)을 가지며, 패널 구동부는 데이터 신호(D[j])가 화소들에 기입되도록 온 레벨을 갖는 스캔 신호(S[1] 내지 S[n])를 스캔 라인들에 순차적으로 제공할 수 있다.
데이터 기입 구간(PA4) 시작 시점(즉, 제1 시점)에서 제i 화소행 및 제j 화소열에 위치하는 제1 화소에 포함된 제1 커패시터(Cst), 제2 커패시터(Cpr), 및 유기 발광 소자(OLED)의 커패시터(즉, 다이오드 커패시터)에 저장된 전하량은 하기 [수학식 1] 내지 [수학식 3]에 따라 산출될 수 있다.
[수학식 1]
Qst1 = (ELVDD_L + Vth - VINT_L) * Cst
[수학식 2]
Qpr1 = (ELVDD_L + Vth - Vref) * Cpr
[수학식 3]
Qoled1 = (ELVDD_L + Vth - ELVSS) * Coled
여기서, Qst1, Qpr1, Qoled1은 각각 제1 시점에서 제1 커패시터, 제2 커패시터, 유기 발광 소자의 커패시터 각각에 저장된 전하량을 나타낼 수 있다. ELVDD_L은 제1 전원의 제1 전압 레벨, Vth는 제1 트랜지스터의 문턱 전압, VINT_L은 제3 전원의 제4 전압 레벨, Vref은 기준 전압, ELVSS은 제2 전원의 전압 레벨, Cst, Cpr, Coled 각각은 제1 커패시터, 제2 커패시터, 유기 발광 소자의 커패시터 각각의 커패시턴스를 나타낸다.
또한, 데이터 기입 구간(PA4) 중 온 레벨을 갖는 제i 스캔 신호(S[i])가 제i 화소행에 제공된 직후(즉, 제2 시점), 제i 화소행 및 제j 화소열에 위치하는 제1 화소에 포함된 제1 커패시터(Cst), 제2 커패시터(Cpr), 및 유기 발광 소자(OLED)의 커패시터에 저장된 전하량은 하기 [수학식 4] 내지 [수학식 6]에 따라 산출될 수 있다.
[수학식 4]
Qst2 = (Vgate - VINT_L) * Cst
[수학식 5]
Qpr2 = (Vgate - Vdata(i,j)) * Cpr
[수학식 6]
Qoled2 = (Vgate - ELVSS) * Coled
여기서, Qst2, Qpr2, Qoled2은 제2 시점에서 제1 커패시터, 제2 커패시터, 유기 발광 소자의 커패시터 각각에 저장된 전하량을 나타낼 수 있다. Vgate는 제1 트랜지스터의 게이트 전극의 전압, VINT_L은 제3 전원의 제4 전압 레벨, Vdata(i,j)는 데이터 신호의 전압, ELVSS는 제2 전원의 전압 레벨, Cst, Cpr, Coled는 제1 커패시터, 제2 커패시터, 유기 발광 소자의 커패시터 각각의 커패시턴스를 나타낸다.
제1 시점 및 제2 시점 사이에 화소에 포함된 구동 트랜지스터의 게이트 전극과 소스 전극의 전류 경로가 존재하지 않으므로, 제1 시점 및 제2 시점의 총 전하량은 동일(즉, Qst1 + Qpr1 + Qoled1 = Qst2 + Qpr2 + Qoled2)할 수 있다. [수학식 1 내지 6]에 기초하여 데이터 기입 구간(PA4)에서 제1 화소에 포함된 구동 트랜지스터의 게이트 전극의 전압은 하기 [수학식 7]로 산출될 수 있다.
[수학식 7]
따라서, 구동 트랜지스터의 게이트 전극의 전압은 다른 타이밍의 데이터 신호의 전압과는 무관하게 설정될 수 있다.
발광 구간(PA5)에서 제1 전원(ELVDD)은 제3 전압 레벨(ELVDD_H)을 가지고, 제3 전원(VINT)은 제5 전압 레벨(VINT_H)을 가지며, 스캔 신호(S[i])는 오프 레벨을 가질 수 있다. 즉, 발광 구간(PA5)에서 제3 전원(VINT)이 제4 전압 레벨(VINT_L)에서 제5 전압 레벨(VINT_H)으로 상승하고, 제1 노드의 전압(V_N1)(즉, 구동 트랜지스터의 게이트 전극의 전압)은 제3 전원(VINT)의 변화량(즉, VINT_H VINT_L)에 상응하여 상승할 수 있다. 이에 따라, 제1 트랜지스터(T1)의 게이트 전극과 소스 전극(즉, 제2 전극)의 전압 차이에 따른 구동 전류(I_OLED)가 발생하고, 제1 트랜지스터(T1)를 통해 유기 발광 소자(OLED)로 구동 전류(I_OLED)가 흐르므로, 화소들이 동시에 발광할 수 있다.
비록, 도 3에서 화소들은 일 프레임 주기 내에서 변동되는 전압 레벨을 갖는 제1 전원(ELVDD) 및 제3 전원(VINT)를 이용하여 화소가 구동되는 일 예를 도시하였으나, 화소들은 다양한 방법으로 구동될 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 데이터 기입 구간(PA4)에서, 제1 전원(ELVDD)은 제2 전압 레벨(ELVDD_M)을 가지고, 제3 전원(VINT)은 제4 전압 레벨(VINT_L)을 가지며, 패널 구동부는 데이터 신호가 화소들에 기입되도록 온 레벨을 갖는 스캔 신호(S[1] 내지 S[n])를 스캔 라인들에 순차적으로 제공할 수 있다. 즉, 도 3에 개시된 화소의 구동 방법과는 달리, 도 4에 개시된 화소의 구동 방법은 데이터 기입 구간(PA4)에서, 제1 전원(ELVDD)을 제2 전압 레벨(ELVDD_M)로 설정함으로써 데이터 기입 구간(PA4) 동안 제1 트랜지스터(T1)를 통해 제1 전원(ELVDD)으로부터 제2 노드(N2)로 흐르는 누설 전류를 방지할 수 있다. 즉, 제1 트랜지스터(T1)의 제1 전극의 전압을 제1 전압 레벨(ELVDD_L)과 제3 제1 전압 레벨(ELVDD_H) 사이의 전압(예를 들어, 제2 전압 레벨(ELVDD_M))로 설정함으로써 누설 전류 경로를 제거할 수 있다. 이에 따라, 누설 전류에 의해 화소에 기입되는 데이터 신호의 변화를 방지하고, 화소들 간 휘도 편차에 의한 표시 품질 저하(예를 들어, 얼룩 시인)를 방지할 수 있다.
도 5 내지 도 7은 도 1의 표시 장치에 포함된 화소의 예들을 나타내는 회로도들이다.
도 5 내지 도 7을 참조하면, 화소(PXB, PXC, PXD)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제1 커패시터(Cst), 및 제2 커패시터(Cpr)를 포함할 수 있다. 다만, 본 실시예에 따른 화소(PXB, PXC, PXD)는 제2 트랜지스터가 pMOS 트랜지스터로 구현되거나 듀얼(dual) 트랜지스터로 구현되는 것을 제외하면, 도 2의 화소(PXA)와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략하기로 한다.
제1 트랜지스터(T1)는 구동 트랜지스터일 수 있다. 일 실시예에서, 제1 트랜지스터(T1)는 제1 노드(N1)에 연결된 게이트 전극, 제1 전원(ELVDD)에 연결된 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다. 제1 트랜지스터(T1)는 nMOS 트랜지스터일 수 있다.
제2 트랜지스터(T2)는 스캔 신호에 응답하여 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 제2 전극을 연결할 수 있다.
일 실시예에서, 도 5에 도시된 바와 같이, 화소(PXB)에 포함된 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는 서로 다른 타입의 MOS(metaloxidesemiconductor) 트랜지스터들일 수 있다. 예를 들어, 제1 트랜지스터(T1)는 nMOS 트랜지스터이고, 제2 트랜지스터(T2)는 pMOS 트랜지스터일 수 있다. 예를 들어, 화소(PXB)의 제2 트랜지스터(T2)는 반전된 스캔 신호(/S[i])에 응답하여 제1 노드(N1) 및 제2 노드(N2)를 연결할 수 있다.
다른 실시예에서, 도 6 및 도 7에 도시된 바와 같이, 화소(PXC, PXD)에 포함된 제2 트랜지스터는 누설 전류를 완화시키기 위해 듀얼 트랜지스터(즉, 직렬로 연결된 2개의 트랜지스터들)로 구현될 수 있다. 예를 들어, 도 6과 같이, 화소(PXC)는 스캔 신호(S[i])에 응답하여 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 제2 전극을 연결하는 직렬로 연결된 제(2-1) 트랜지스터(T2-1) 및 제(2-2) 트랜지스터(T2-2)를 포함할 수 있다. 또한, 도 7과 같이, 화소(PXD)는 스캔 신호(S[i]) 및 반전 스캔 신호(/S[i])에 응답하여 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 제2 전극을 연결하는 직렬로 연결된 제(2-3) 트랜지스터(T2-3) 및 제(2-4) 트랜지스터(T2-4)를 포함할 수 있다.
제1 캐패시터(Cst)는 제3 전원(VINT)에 연결된 제1 전극 및 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다.
제2 커패시터(Cpr)는 제j 데이터 라인으로부터 데이터 신호(D[j])를 수신하는 제1 전극 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다.
유기 발광 소자(OLED)는 제2 노드(N2)에 연결된 제1 전극 및 제2 전원(ELVSS)에 연결된 제2 전극을 포함할 수 있다.
도 5 내지 도 7에 개시된 화소(PXB, PXC, PXD)는 도 2 또는 도 3에 개시된 화소의 구동 방법과 실질적으로 동일한 방법으로 구동될 수 있으므로, 중복되는 설명은 생략하기로 한다.
도 8은 도 1의 표시 장치에 포함된 화소의 다른 예를 나타내는 회로도이다.
도 8을 참조하면, 화소(PXE)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제1 커패시터(Cst), 및 제2 커패시터(Cpr)를 포함할 수 있다. 화소(PXE)는 제i 화소행 및 제j 화소열에 위치할 수 있다.
제1 트랜지스터(T1)는 구동 트랜지스터일 수 있다. 일 실시예에서, 제1 트랜지스터(T1)는 제1 노드(N1)에 연결된 게이트 전극, 제1 전원(ELVDD)에 연결된 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다.
제2 트랜지스터(T2)는 제i 스캔 신호(S[i])에 응답하여 제1 노드(N1) 및 제3 노드(N3)를 연결할 수 있다. 일 실시예에서, 제2 트랜지스터(T2)는 제i 스캔 라인으로부터 제i 스캔 신호(S[i])를 수신하는 게이트 전극, 제1 노드(N1)에 연결된 제1 전극, 및 제3 노드(N3)에 연결된 제2 전극을 포함할 수 있다.
제3 트랜지스터(T3)는 제(i+1) 스캔 신호(S[i+1])에 응답하여 제3 노드(N3) 및 제2 노드(N2)를 연결할 수 있다. 일 실시예에서, 제3 트랜지스터(T3)는 제(i+1) 스캔 라인으로부터 제(i+1) 스캔 신호(S[i+1])를 수신하는 게이트 전극, 제3 노드(N3)에 연결된 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다.
제1 캐패시터(Cst)는 제3 전원(VINT) 및 제1 노드(N1) 사이에 위치할 수 있다. 일 실시예에서, 제1 캐패시터(Cst)는 제3 전원(VINT)에 연결된 제1 전극 및 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다.
제2 커패시터(Cpr)는 제j 데이터 라인 및 제3 노드(N3) 사이에 위치할 수 있다. 일 실시예에서, 제2 커패시터(Cpr)는 제j 데이터 라인으로부터 데이터 신호(D[j])를 수신하는 제1 전극 및 제3 노드(N3)에 연결된 제2 전극을 포함할 수 있다.
유기 발광 소자(OLED)는 제1 트랜지스터(T1)로부터 흐르는 구동 전류에 기초하여 발광할 수 있다. 일 실시예에서, 유기 발광 소자(OLED)는 제2 노드(N2)에 연결된 제1 전극 및 제2 전원(ELVSS)에 연결된 제2 전극을 포함할 수 있다.
즉, 도 8에 개시된 화소(PXE)는 도 2에 개시된 화소(PXA)에서 제2 트랜지스터(T2)의 제2 전극과 유기 발광 소자(OLED)의 제1 전극 사이에 제3 트랜지스터(T3)를 추가적으로 구비할 수 있다. 이에 따라, 화소(PXE)는 제3 트랜지스터(T3)에 의해 제2 노드(N2)와 제3 노드(N3)가 분리될 수 있으므로, 데이터 신호(D[j])가 제1 트랜지스터(T1)의 게이트 전극(즉, 제1 노드(N1))에 기입되는 동안 제1 트랜지스터(T1)를 통해 제1 전원(ELVDD)로부터 제2 노드(N2)로 흐르는 누설 전류가 발생하는 경우에도 제1 트랜지스터(T1)의 게이트 전극에 기입되는 데이터 신호(D[j])가 영향을 받지 않으므로 표시 품질이 향상될 수 있다.
일 실시예에서, 제2 트랜지스터(T2)는 저온 다결정 실리콘(low-temperature poly-silicon; LTPS) 박막 트랜지스터이고, 제3 트랜지스터(T3)는 옥사이드(oxide) 박막 트랜지스터일 수 있다. 저온 다결정 실리콘 박막 트랜지스터는 전자 이동도 및 안정성이 상대적으로 우수한 반면, 누설 전류가 상대적으로 크게 발생할 수 있다. 따라서, 제3 트랜지스터(T3)를 옥사이드(oxide) 박막 트랜지스터로 구현함으로써, 제3 트랜지스터(T3)를 통해 흐르는 누설 전류를 효율적으로 방지할 수 있다.
도 8에 개시된 화소(PXE)는 도 2 또는 도 3에 개시된 화소의 구동 방법과 실질적으로 동일한 방법으로 구동될 수 있으므로, 중복되는 설명은 생략하기로 한다.
도 9는 도 1의 표시 장치에 포함된 화소의 또 다른 예를 나타내는 회로도이다. 도 10은 도 9의 화소가 동시 발광 방식으로 구동되는 일 예를 나타내는 도면이다.
도 9 및 도 10을 참조하면, 화소(PXE')는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제1 커패시터(Cst), 및 제2 커패시터(Cpr)를 포함할 수 있다. 화소(PXE')는 제i 화소행 및 제j 화소열에 위치할 수 있다. 다만, 본 실시예에 따른 화소(PXE')는 제3 트랜지스터(T3)의 게이트 전극에 공통 제어 신호(GC)가 인가되는 것을 제외하면, 도 8의 화소와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략하기로 한다.
제1 트랜지스터(T1)는 제1 노드(N1)에 연결된 게이트 전극, 제1 전원(ELVDD)에 연결된 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다. 제2 트랜지스터(T2)는 제i 스캔 라인으로부터 제i 스캔 신호(S[i])를 수신하는 게이트 전극, 제1 노드(N1)에 연결된 제1 전극, 및 제3 노드(N3)에 연결된 제2 전극을 포함할 수 있다. 제3 트랜지스터(T3)는 공통 제어 신호(GC)를 수신하는 게이트 전극, 제3 노드(N3)에 연결된 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다.
도 10에 도시된 바와 같이, 표시 패널에 포함된 모든 화소행에 동일한 공통 제어 신호(GC)가 제공될 수 있다. 공통 제어 신호(GC)는 제2 초기화 구간(PA2) 및 문턱 전압 보상 구간(PA3)에서 온 레벨을 가질 수 있으며, 제1 초기화 구간(PA1) 및 데이터 기입 구간(PA4)에서 오프 레벨을 가질 수 있다. 도 9에 개시된 화소(PXE')는 도 3에 개시된 화소의 구동 방법과 실질적으로 동일한 방법으로 구동될 수 있으므로, 중복되는 설명은 생략하기로 한다.
제1 캐패시터(Cst)는 제3 전원(VINT) 및 제1 노드(N1) 사이에 위치할 수 있다. 제2 커패시터(Cpr)는 제j 데이터 라인 및 제3 노드(N3) 사이에 위치할 수 있다. 유기 발광 소자(OLED)는 제1 트랜지스터(T1)로부터 흐르는 구동 전류에 기초하여 발광할 수 있다.
일 실시예에서, 제2 트랜지스터(T2)는 저온 다결정 실리콘(low-temperature poly-silicon; LTPS) 박막 트랜지스터이고, 제3 트랜지스터(T3)는 옥사이드(oxide) 박막 트랜지스터일 수 있다. 저온 다결정 실리콘 박막 트랜지스터는 전자 이동도 및 안정성이 상대적으로 우수한 반면, 누설 전류가 상대적으로 크게 발생할 수 있다. 따라서, 제3 트랜지스터(T3)를 옥사이드(oxide) 박막 트랜지스터로 구현함으로써, 제3 트랜지스터(T3)를 통해 흐르는 누설 전류를 효율적으로 방지할 수 있다.
비록, 도 8 내지 도 10에서는 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 pMOS 트랜지스터인 것으로 설명하였으나, 이에 한정되지 않는다. 예를 들어, 제2 트랜지스터(T2) 및/또는 제3 트랜지스터(T3)는 nMOS 트랜지스터로 구현될 수 있다. 이 경우, 반전된 온 레벨 및 오프 레벨을 갖는 스캔 신호들(S[1] 내지 S[n]) 및/또는 공통 제어 신호(GC)가 화소들에 제공될 수 있다.
또한, 도 8 내지 도 10에서는 제2 트랜지스터(T2)는 저온 다결정 실리콘 박막 트랜지스터이고, 제3 트랜지스터(T3)가 옥사이드(oxide) 박막 트랜지스터인 것으로 설명하였으나, 이에 한정되지 않는다. 예를 들어, 제2 트랜지스터(T2) 및/또는 제3 트랜지스터(T3)는 각각 다양한 방법으로 형성된 액티브 층을 가질 수 있다.
도 11은 도 1의 표시 장치에 포함된 화소의 또 다른 예를 나타내는 회로도이다.
도 11을 참조하면, 화소(PXF)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제1 커패시터(Cst), 및 제2 커패시터(Cpr)를 포함할 수 있다. 화소(PXF)는 제i 화소행 및 제j 화소열에 위치할 수 있다. 일 실시예에서, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 각각은 pMOS(P-channel metaloxidesemiconductor) 트랜지스터일 수 있다.
제1 트랜지스터(T1)는 구동 트랜지스터일 수 있다. 일 실시예에서, 제1 트랜지스터(T1)는 제1 노드(N1)에 연결된 게이트 전극, 제1 전원(ELVDD)에 연결된 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다.
제2 트랜지스터(T2)는 스캔 신호(S[i])에 응답하여 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 제2 전극을 연결할 수 있다. 일 실시예에서, 제2 트랜지스터(T2)는 제i 스캔 라인에 연결된 게이트 전극, 제1 노드(N1)에 연결된 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다.
제1 캐패시터(Cst)는 제3 전원(VINT) 및 제1 노드(N1) 사이에 위치할 수 있다. 일 실시예에서, 제1 캐패시터(Cst)는 제3 전원(VINT)에 연결된 제1 전극 및 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다.
제2 커패시터(Cpr)는 제j 데이터 라인 및 제2 노드(N2) 사이에 위치할 수 있다. 일 실시예에서, 제2 커패시터(Cpr)는 제j 데이터 라인으로부터 데이터 신호(D[j])를 수신하는 제1 전극 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다.
유기 발광 소자(OLED)는 제1 트랜지스터(T1)로부터 흐르는 구동 전류에 기초하여 발광할 수 있다. 일 실시예에서, 유기 발광 소자(OLED)는 제2 노드(N2)에 연결된 제1 전극 및 제2 전원(ELVSS)에 연결된 제2 전극을 포함할 수 있다.
도 12 및 도 13은 도 11의 화소가 동시 발광 방식으로 구동되는 예들을 나타내는 도면들이다.
도 12 내지 도 13을 참조하면, 패널 구동부는 화소들이 발광하지 않는 비발광 구간(PB1 내지 PB5) 및 화소들이 동시에 발광하는 발광 구간(PB6)을 포함하는 동시 발광 방식으로 표시 패널을 구동할 수 있다. 비발광 구간은 유기 발광 소자(OLED)의 제1 전극의 전압이 초기화되는 제1 초기화 구간(PB1), 제1 트랜지스터(T1)의 게이트 전극이 초기화되는 제2 초기화 구간(PB2), 제1 트랜지스터(T1)가 다이오드 연결되는 문턱 전압 보상 구간(PB3), 데이터 신호(D[j])가 화소들에 기입되는 데이터 기입 구간(PB4), 및 유기 발광 소자(OLED)의 제1 전극의 전압이 초기화되는 제3 초기화 구간(PB5)을 순차적으로 포함할 수 있다.
화소들은 일 프레임 주기 내에서 변동되는 전압 레벨(즉, AC전압)을 갖는 제1 전원(ELVDD), 제3 전원(VINT), 및 제2 전원(ELVSS)과 연결될 수 있다. 예를 들어, 제1 전원(ELVDD)은 제1 전압 레벨(ELVDD_L), 제1 전압 레벨(ELVDD_L)보다 큰 제2 전압 레벨(ELVDD_M), 및 제2 전압 레벨(ELVDD_M)보다 큰 제3 전압 레벨(ELVDD_H) 중 하나를 가질 수 있다. 제3 전원(VINT)은 제4 전압 레벨(VINT_L) 및 제4 전압 레벨(VINT_L)보다 큰 제5 전압 레벨(VINT_H) 중 하나를 가질 수 있다. 제2 전원(ELVSS)은 제6 전압 레벨(ELVSS_L) 및 제6 전압 레벨(ELVSS_L)보다 큰 제7 전압 레벨(ELVSS_H) 중 하나를 가질 수 있다. 또한, 데이터 기입 구간(PB4) 이외에서 데이터 라인에 기준 전압(VREF)이 인가되고, 데이터 기입 구간(PB4)에서 데이터 라인에는 계조를 표현하기 위한 데이터 신호가 제공될 수 있다.
도 12에 도시된 바와 같이, 제1 초기화 구간(PB1)에서, 제1 전원(ELVDD)은 제1 전압 레벨(ELVDD_L)을 가지고, 제3 전원(VINT)은 제4 전압 레벨(VINT_L)을 가지며, 제2 전원(ELVSS)은 제7 전압 레벨(ELVSS_H)을 가지고, 스캔 신호(S[1] 내지 S[n])는 오프(off) 레벨을 가질 수 있다. 이에 따라, 제2 노드(N2)로부터 제1 트랜지스터(T1)를 통해 제1 전원(ELVDD)으로 전류가 흐르고, 제2 노드의 전압(V_N2)은 제1 전압 레벨(ELVDD_L)로 설정될 수 있다. 즉, 유기 발광 소자(OLED)의 제1 전극의 전압이 초기화될 수 있다.
제2 초기화 구간(PB2)에서, 제1 전원(ELVDD)은 제1 전압 레벨(ELVDD_L)을 가지고, 제3 전원(VINT)은 제4 전압 레벨(VINT_L)을 가지며, 제2 전원(ELVSS)은 제7 전압 레벨(ELVSS_H)을 가지고, 스캔 신호(S[1] 내지 S[n])는 온(on) 레벨을 가질 수 있다. 이에 따라, 제1 노드(N1)와 제2 노드(N2)가 턴-온된 제2 트랜지스터(T2)에 의해 전하 공유(charge sharing)되고, 유기 발광 소자(OLED)의 제1 전극의 전압 및 제1 트랜지스터(T1)의 게이트 전극의 전압이 초기화될 수 있다.
문턱 전압 보상 구간(PB3)에서, 제1 전원(ELVDD)은 제3 전압 레벨(ELVDD_H)을 가지고, 제3 전원(VINT)은 제5 전압 레벨(VINT_H)을 가지며, 제2 전원(ELVSS)은 제7 전압 레벨(ELVSS_H)을 가지고, 스캔 신호(S[1] 내지 S[n])는 온 레벨을 가질 수 있다. 이에 따라, 제1 트랜지스터(T1)는 다이오드 연결되고, 제1 노드의 전압(V_N1) 및 제2 노드의 전압(V_N2)은 제3 전압 레벨(ELVDD_H)에 제1 트랜지스터(T1)의 문턱 전압(Vth)이 적용된 전압으로 설정될 수 있다.
데이터 기입 구간(PB4)에서, 제1 전원(ELVDD)은 제1 전압 레벨(ELVDD_L)을 가지고, 제3 전원(VINT)은 제5 전압 레벨(VINT_H)을 가지며, 제2 전원(ELVSS)은 제7 전압 레벨(ELVSS_H)을 가지고, 패널 구동부는 데이터 신호가 화소들에 기입되도록 온 레벨을 갖는 제1 내지 제n 스캔 신호(S[1] 내지 S[n])를 제1 내지 제n 스캔 라인들에 순차적으로 제공할 수 있다.
제3 초기화 구간(PB5)에서, 제1 전원(ELVDD)은 제1 전압 레벨(ELVDD_L)을 가지고, 제3 전원(VINT)은 제5 전압 레벨(VINT_H)에서 제4 전압 레벨(VINT_L)로 변화하고, 다시 제4 전압 레벨(VINT_L)에서 제5 전압 레벨(VINT_H)로 변화할 수 있다. 즉, 제3 전원(VINT)이 스윙(swing)됨으로써 유기 발광 소자(OLED)의 제1 전극의 전압이 제1 전압 레벨(ELVDD_L)으로 초기화되고, 블랙 계조를 표현하기 위한 마진을 확보하고, 표시 품질을 향상시킬 수 있다.
발광 구간(PB6)에서 제1 전원(ELVDD)은 제3 전압 레벨(ELVDD_H)을 가지고, 제3 전원(VINT)은 제5 전압 레벨(VINT_H)을 가지며, 제2 전원(ELVSS)은 제6 전압 레벨(ELVSS_L)을 가지고, 스캔 신호(S[1] 내지 S[n])는 오프 레벨을 가질 수 있다. 즉, 발광 구간(PB6)에서 제1 트랜지스터(T1)의 게이트 전극과 소스 전극(즉, 제1 전극)의 전압 차이에 따른 구동 전류가 발생하고, 제1 트랜지스터(T1)를 통해 유기 발광 소자(OLED)로 구동 전류가 흐르므로, 화소들이 동시에 발광할 수 있다.
비록, 도 12에서 화소들은 일 프레임 주기 내에서 변동되는 전압 레벨을 갖는 제1 전원(ELVDD), 제3 전원(VINT), 및 제2 전원(ELVSS)을 이용하여 화소가 구동되는 일 예를 도시하였으나, 화소들은 다양한 방법으로 구동될 수 있다. 예를 들어, 도 13에 도시된 바와 같이, 데이터 기입 구간(PB4)에서, 제1 전원(ELVDD)은 제2 전압 레벨(ELVDD_M)을 가지고, 제3 전원(VINT)은 제4 전압 레벨(VINT_L)을 가지며, 패널 구동부는 데이터 신호가 화소들에 기입되도록 온 레벨을 갖는 스캔 신호(S[1] 내지 S[n])를 스캔 라인들에 순차적으로 제공할 수 있다. 즉, 도 12에 개시된 화소의 구동 방법과는 달리, 도 13에 개시된 화소의 구동 방법은 데이터 기입 구간(PB4) 및 제3 초기화 구간(PB5)에서, 제1 전원(ELVDD)을 제2 전압 레벨(ELVDD_M)로 설정함으로써 데이터 기입 구간(PB4) 동안 제1 트랜지스터(T1)를 통해 제1 전원(ELVDD)으로부터 제2 노드(N2)로 흐르는 누설 전류를 방지할 수 있다. 즉, 제1 트랜지스터(T1)의 제1 전극의 전압을 제1 전압 레벨(ELVDD_L)과 제3 제1 전압 레벨(ELVDD_H) 사이의 전압(예를 들어, 제2 전압 레벨(ELVDD_M))로 설정함으로써 누설 전류 경로를 제거할 수 있다. 이에 따라, 누설 전류에 의해 화소에 기입되는 데이터 신호의 변화를 방지하고, 화소들 간 휘도 편차에 의한 표시 품질 저하(예를 들어, 얼룩 시인)를 방지할 수 있다.
도 14 내지 도 16은 도 1의 표시 장치에 포함된 화소의 예들을 나타내는 회로도들이다.
도 14 내지 도 16을 참조하면, 화소(PXG, PXH, PXI)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제1 커패시터(Cst), 및 제2 커패시터(Cpr)를 포함할 수 있다. 다만, 본 실시예에 따른 화소(PXG, PXH, PXI)는 제2 트랜지스터가 nMOS 트랜지스터로 구현되거나 듀얼(dual) 트랜지스터로 구현되는 것을 제외하면, 도 11의 화소와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략하기로 한다.
제1 트랜지스터(T1)는 구동 트랜지스터일 수 있다. 일 실시예에서, 제1 트랜지스터(T1)는 제1 노드(N1)에 연결된 게이트 전극, 제1 전원(ELVDD)에 연결된 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다. 제1 트랜지스터(T1)는 pMOS 트랜지스터일 수 있다.
제2 트랜지스터(T2)는 스캔 신호에 응답하여 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 제2 전극을 연결할 수 있다.
일 실시예에서, 도 14에 도시된 바와 같이, 화소(PXG)에 포함된 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는 서로 다른 타입의 MOS 트랜지스터들일 수 있다. 예를 들어, 제1 트랜지스터(T1)는 pMOS 트랜지스터이고, 제2 트랜지스터(T2)는 nMOS 트랜지스터일 수 있다. 일반적으로, 예를 들어, 화소(PXG)의 제2 트랜지스터(T2)는 반전된 스캔 신호(/S[i])에 응답하여 제1 노드(N1) 및 제2 노드(N2)를 연결할 수 있다. 이 경우, nMOS 트랜지스터가 pMOS 트랜지스터에 비해 누설 전류가 적게 발생할 수 있으므로, 제1 노드(N1)로부터 제2 트랜지스터(T2)를 통해 제2 노드(N2)로 흐르는 누설 전류가 완화될 수 있다.
다른 실시예에서, 도 15 및 도 16에 도시된 바와 같이, 화소(PXH, PXI)에 포함된 제2 트랜지스터는 누설 전류를 완화시키기 위해 듀얼 트랜지스터(즉, 직렬로 연결된 2개의 트랜지스터들)로 구현될 수 있다. 예를 들어, 도 15과 같이, 화소(PXH)는 스캔 신호(S[i])에 응답하여 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 제2 전극을 연결하는 직렬로 연결된 제(2-1) 트랜지스터(T2-1) 및 제(2-2) 트랜지스터(T2-2)를 포함할 수 있다. 또한, 도 16과 같이, 화소(PXI)는 스캔 신호(S[i]) 및 반전 스캔 신호(/S[i])에 응답하여 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 제2 전극을 연결하는 직렬로 연결된 제(2-3) 트랜지스터(T2-3) 및 제(2-4) 트랜지스터(T2-4)를 포함할 수 있다.
제1 캐패시터(Cst)는 제3 전원(VINT)에 연결된 제1 전극 및 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다.
제2 커패시터(Cpr)는 제j 데이터 라인으로부터 데이터 신호(D[j])를 수신하는 제1 전극 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다.
유기 발광 소자(OLED)는 제2 노드(N2)에 연결된 제1 전극 및 제2 전원(ELVSS)에 연결된 제2 전극을 포함할 수 있다.
도 14 내지 도 16에 개시된 화소(PXG, PXH, PXI)는 도 12 또는 도 13에 개시된 화소의 구동 방법과 실질적으로 동일한 방법으로 구동될 수 있으므로, 중복되는 설명은 생략하기로 한다.
이상, 본 발명의 실시예들에 따른 화소 및 화소를 포함하는 표시 장치에 대하여 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다. 예를 들어, 상기에서는 표시 장치가 유기 발광 표시 장치인 것으로 설명하였으나, 표시 장치의 종류는 이에 한정되는 것이 아니다. 화소에 포함된 트랜지스터들은 옥사이드 박막 트랜지스터 및 저온 다결정 실리콘 박막 트랜지스터의 다양한 조합으로 구현될 수 있다. 또한, 화소는 nMOS 트랜지스터 및 pMOS 트랜지스터의 다양한 조합으로 구성된 트랜지스터들을 포함할 수 있다.
본 발명은 표시 장치를 구비한 전자 기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어, 디지털 카메라, 비디오 캠코더 등에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
100: 표시 패널 200: 스캔 구동부
300: 데이터 구동부 400: 전원 공급부
500: 타이밍 제어부 1000: 표시 장치

Claims (20)

  1. 복수의 화소들을 포함하는 표시 패널; 및
    스캔 라인들을 통해 상기 화소들에 스캔 신호를 제공하고, 데이터 라인들을 통해 상기 화소들에 데이터 신호를 제공하는 패널 구동부를 포함하고,
    상기 화소들 각각은
    제1 노드에 연결된 게이트 전극, 제1 전원에 연결된 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터;
    상기 스캔 라인들 중 하나에 연결된 게이트 전극, 상기 제1 노드에 연결된 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터;
    상기 제2 노드에 연결된 제1 전극 및 제2 전원에 연결된 제2 전극을 포함하는 유기 발광 소자;
    제3 전원에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제1 캐패시터; 및
    상기 데이터 라인들 중 하나에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제2 커패시터를 포함하며,
    상기 패널 구동부는 상기 화소들이 발광하지 않는 비발광 구간 및 상기 화소들이 동시에 발광하는 발광 구간을 포함하는 동시 발광 방식으로 상기 표시 패널을 구동하고,
    상기 비발광 구간은 상기 유기 발광 소자의 상기 제1 전극의 전압이 초기화되는 제1 초기화 구간, 상기 제1 트랜지스터의 상기 게이트 전극이 초기화되는 제2 초기화 구간, 상기 제1 트랜지스터가 다이오드 연결되는 문턱 전압 보상 구간, 및 상기 데이터 신호가 상기 화소들에 기입되는 데이터 기입 구간을 포함하는 것을 특징으로 하는 표시 장치.
  2. 삭제
  3. 제1 항에 있어서, 상기 제1 트랜지스터는 nMOS(N-channel metaloxidesemiconductor) 트랜지스터이고,
    상기 제1 전원은 제1 전압 레벨, 상기 제1 전압 레벨보다 큰 제2 전압 레벨, 및 상기 제2 전압 레벨보다 큰 제3 전압 레벨 중 하나를 가지며,
    상기 제3 전원은 제4 전압 레벨 및 상기 제4 전압 레벨보다 큰 제5 전압 레벨 중 하나를 갖는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서, 상기 제1 초기화 구간에서, 상기 제1 전원은 상기 제2 전압 레벨을 가지고, 상기 제3 전원은 상기 제2 전압 레벨보다 큰 상기 제5 전압 레벨을 가지며, 상기 스캔 신호는 오프(off) 레벨을 갖는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서, 상기 제2 초기화 구간에서, 상기 제1 전원은 상기 제2 전압 레벨을 가지고, 상기 제3 전원은 상기 제5 전압 레벨을 가지며, 상기 스캔 신호는 온(on) 레벨을 갖는 것을 특징으로 하는 표시 장치.
  6. 제3 항에 있어서, 상기 문턱 전압 보상 구간에서, 상기 제1 전원은 상기 제1 전압 레벨을 가지고, 상기 제3 전원은 상기 제4 전압 레벨을 가지며, 상기 스캔 신호는 온 레벨을 갖는 것을 특징으로 하는 표시 장치.
  7. 제3 항에 있어서, 상기 데이터 기입 구간에서, 상기 제1 전원은 상기 제2 전압 레벨을 가지고, 상기 제3 전원은 상기 제4 전압 레벨을 가지며, 상기 패널 구동부는 상기 데이터 신호가 상기 화소들에 기입되도록 온 레벨을 갖는 상기 스캔 신호를 상기 스캔 라인들에 순차적으로 제공하는 것을 특징으로 하는 표시 장치.
  8. 제3 항에 있어서, 상기 발광 구간에서 상기 제1 전원은 상기 제3 전압 레벨을 가지고, 상기 제3 전원은 상기 제5 전압 레벨을 가지며, 상기 스캔 신호는 오프 레벨을 갖는 것을 특징으로 하는 표시 장치.
  9. 제1 항에 있어서, 상기 제1 트랜지스터는 pMOS(P-channel metaloxidesemiconductor) 트랜지스터이고,
    상기 제1 전원은 제1 전압 레벨, 상기 제1 전압 레벨보다 큰 제2 전압 레벨, 및 상기 제2 전압 레벨보다 큰 제3 전압 레벨 중 하나를 가지며,
    상기 제3 전원은 제4 전압 레벨 및 상기 제4 전압 레벨보다 큰 제5 전압 레벨 중 하나를 가지고,
    상기 제2 전원은 제6 전압 레벨 및 상기 제6 전압 레벨보다 큰 제7 전압 레벨 중 하나를 갖는 것을 특징으로 하는 표시 장치.
  10. 제9 항에 있어서, 상기 제1 초기화 구간에서, 상기 제1 전원은 상기 제1 전압 레벨을 가지고, 상기 제3 전원은 상기 제4 전압 레벨을 가지며, 상기 제2 전원은 상기 제7 전압 레벨을 가지고, 상기 스캔 신호는 오프 레벨을 갖는 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서, 상기 제2 초기화 구간에서, 상기 제1 전원은 상기 제1 전압 레벨을 가지고, 상기 제3 전원은 상기 제4 전압 레벨을 가지며, 상기 제2 전원은 상기 제7 전압 레벨을 가지고, 상기 스캔 신호는 온 레벨을 갖는 것을 특징으로 하는 표시 장치.
  12. 제9 항에 있어서, 상기 문턱 전압 보상 구간에서, 상기 제1 전원은 상기 제3 전압 레벨을 가지고, 상기 제3 전원은 상기 제5 전압 레벨을 가지며, 상기 제2 전원은 상기 제7 전압 레벨을 가지고, 상기 스캔 신호는 온 레벨을 갖는 것을 특징으로 하는 표시 장치.
  13. 제9 항에 있어서, 상기 데이터 기입 구간에서, 상기 제1 전원은 상기 제2 전압 레벨을 가지고, 상기 제3 전원은 상기 제5 전압 레벨을 가지며, 상기 제2 전원은 상기 제7 전압 레벨을 가지고, 상기 패널 구동부는 상기 데이터 신호가 상기 화소들에 기입되도록 온 레벨을 갖는 상기 스캔 신호를 스캔 라인들에 순차적으로 제공하는 것을 특징으로 하는 표시 장치.
  14. 제9 항에 있어서, 상기 발광 구간에서 상기 제1 전원은 상기 제3 전압 레벨을 가지고, 상기 제3 전원은 상기 제5 전압 레벨을 가지며, 상기 제2 전원은 상기 제6 전압 레벨을 가지고, 상기 스캔 신호는 오프 레벨을 갖는 것을 특징으로 하는 표시 장치.
  15. 제1 항에 있어서, 상기 비발광 구간은 상기 데이터 기입 구간 및 상기 발광 구간 사이에 제3 초기화 구간을 더 포함하고,
    상기 제3 초기화 구간에서, 상기 제3 전원이 스윙(swing)되는 것을 특징으로 하는 표시 장치.
  16. 제1 항에 있어서, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 서로 다른 타입의 MOS(metaloxidesemiconductor) 트랜지스터들인 것을 특징으로 하는 표시 장치.
  17. 제1 노드에 연결된 게이트 전극, 제1 전원에 연결된 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터;
    스캔 라인에 연결된 게이트 전극, 상기 제1 노드에 연결된 제1 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터;
    상기 제2 노드에 연결된 제1 전극 및 제2 전원에 연결된 제2 전극을 포함하는 유기 발광 소자;
    제3 전원에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제1 캐패시터; 및
    데이터 라인에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제2 커패시터를 포함하고,
    상기 유기 발광 소자의 상기 제1 전극의 전압이 초기화되는 제1 초기화 동작, 상기 제1 트랜지스터의 상기 게이트 전극이 초기화되는 제2 초기화 동작, 상기 제1 트랜지스터가 다이오드 연결되는 문턱 전압 보상 동작, 상기 데이터 라인을 통해 데이터 신호가 기입되는 데이터 기입 동작, 및 상기 유기 발광 소자가 발광되는 발광 동작을 수행하는 것을 특징으로 하는 화소.
  18. 제17 항에 있어서, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 서로 다른 타입의 MOS 트랜지스터들인 것을 특징으로 하는 화소.
  19. 제1 노드에 연결된 게이트 전극, 제1 전원에 연결된 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터;
    제1 스캔 라인에 연결된 게이트 전극, 상기 제1 노드에 연결된 제1 전극, 및 제3 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터;
    제2 스캔 라인에 연결된 게이트 전극, 상기 제3 노드에 연결된 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하는 제3 트랜지스터;
    상기 제2 노드에 연결된 제1 전극 및 제2 전원에 연결된 제2 전극을 포함하는 유기 발광 소자;
    제3 전원에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제1 캐패시터; 및
    데이터 라인에 연결된 제1 전극 및 상기 제3 노드에 연결된 제2 전극을 포함하는 제2 커패시터를 포함하는 화소.
  20. 제19 항에 있어서, 상기 제2 트랜지스터는 저온 다결정 실리콘(low-temperature poly-silicon; LTPS) 박막 트랜지스터이고,
    상기 제3 트랜지스터는 옥사이드(oxide) 박막 트랜지스터인 것을 특징으로 하는 화소.
KR1020170017961A 2017-02-09 2017-02-09 화소 및 이를 포함하는 표시 장치 KR102660207B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170017961A KR102660207B1 (ko) 2017-02-09 2017-02-09 화소 및 이를 포함하는 표시 장치
US15/726,472 US10665166B2 (en) 2017-02-09 2017-10-06 Pixel and display device having the same
CN202210321942.4A CN114613334B (zh) 2017-02-09 2018-02-08 一种像素
CN201810127174.2A CN108417182B (zh) 2017-02-09 2018-02-08 像素和具有像素的显示设备
US16/877,816 US10964267B2 (en) 2017-02-09 2020-05-19 Pixel and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170017961A KR102660207B1 (ko) 2017-02-09 2017-02-09 화소 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20180093147A KR20180093147A (ko) 2018-08-21
KR102660207B1 true KR102660207B1 (ko) 2024-04-25

Family

ID=63037868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170017961A KR102660207B1 (ko) 2017-02-09 2017-02-09 화소 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (2) US10665166B2 (ko)
KR (1) KR102660207B1 (ko)
CN (2) CN108417182B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107274830B (zh) * 2017-07-12 2019-07-02 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法及有机电致发光显示面板
KR102440973B1 (ko) * 2018-02-01 2022-09-08 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102528519B1 (ko) * 2018-08-23 2023-05-03 삼성디스플레이 주식회사 표시장치
CN110867160B (zh) * 2018-08-27 2021-05-11 上海和辉光电股份有限公司 一种像素电路及其驱动方法和显示面板
US10839757B2 (en) * 2018-09-17 2020-11-17 Samsung Display Co., Ltd. Display device
KR102662937B1 (ko) * 2018-09-17 2024-05-08 삼성디스플레이 주식회사 표시 장치
CN109473043B (zh) * 2018-11-09 2021-01-26 京东方科技集团股份有限公司 显示基板及其驱动方法、制备方法和显示装置
KR102588103B1 (ko) * 2018-11-16 2023-10-11 엘지디스플레이 주식회사 표시 장치
KR102581375B1 (ko) * 2018-12-31 2023-09-22 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102566281B1 (ko) * 2019-02-18 2023-08-16 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102582618B1 (ko) 2019-02-26 2023-09-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN110289269A (zh) * 2019-06-26 2019-09-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
KR102627150B1 (ko) * 2019-10-14 2024-01-22 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210048657A (ko) 2019-10-23 2021-05-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20210049220A (ko) 2019-10-24 2021-05-06 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
KR20210060692A (ko) 2019-11-18 2021-05-27 삼성디스플레이 주식회사 표시 패널
CN110969986B (zh) * 2019-12-18 2021-01-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置及其驱动方法
KR20210157642A (ko) * 2020-06-22 2021-12-29 엘지디스플레이 주식회사 전계 발광 표시장치
KR20220051087A (ko) * 2020-10-16 2022-04-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20220067651A (ko) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치
KR20230105714A (ko) 2022-01-03 2023-07-12 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044244A1 (en) * 2004-09-01 2006-03-02 Takaji Numao Display device and method for driving the same
US20160203759A1 (en) 2015-01-14 2016-07-14 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of driving the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873076B1 (ko) * 2007-03-14 2008-12-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
KR100911978B1 (ko) * 2008-03-10 2009-08-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP5236324B2 (ja) * 2008-03-19 2013-07-17 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示パネル
KR101015339B1 (ko) * 2009-06-05 2011-02-16 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101152466B1 (ko) * 2010-06-30 2012-06-01 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101860860B1 (ko) * 2011-03-16 2018-07-02 삼성디스플레이 주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR101486538B1 (ko) * 2012-08-17 2015-01-26 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
KR20140123219A (ko) 2013-04-12 2014-10-22 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102141238B1 (ko) * 2013-05-22 2020-08-06 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102051633B1 (ko) * 2013-05-27 2019-12-04 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동 방법
KR102307500B1 (ko) 2015-03-20 2021-10-01 삼성디스플레이 주식회사 표시 장치의 화소회로 및 이를 포함하는 표시 장치
KR102387392B1 (ko) * 2015-06-26 2022-04-19 삼성디스플레이 주식회사 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치
KR20180024817A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102547079B1 (ko) * 2016-12-13 2023-06-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044244A1 (en) * 2004-09-01 2006-03-02 Takaji Numao Display device and method for driving the same
US20160203759A1 (en) 2015-01-14 2016-07-14 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of driving the same

Also Published As

Publication number Publication date
CN114613334B (zh) 2024-03-08
CN108417182B (zh) 2022-04-15
US10665166B2 (en) 2020-05-26
US20200279532A1 (en) 2020-09-03
CN108417182A (zh) 2018-08-17
US10964267B2 (en) 2021-03-30
CN114613334A (zh) 2022-06-10
US20180226028A1 (en) 2018-08-09
KR20180093147A (ko) 2018-08-21

Similar Documents

Publication Publication Date Title
KR102660207B1 (ko) 화소 및 이를 포함하는 표시 장치
KR102176454B1 (ko) Amoled 픽셀 구동 회로 및 구동 방법
US9953583B2 (en) Organic light emitting diode display device including pixel driving circuit
US8913090B2 (en) Pixel circuit, organic electro-luminescent display apparatus, and method of driving the same
JP7060665B2 (ja) 電界発光表示装置
KR102030632B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
US10535299B2 (en) Pixel circuit, array substrate, display device and pixel driving method
WO2018188390A1 (zh) 像素电路及其驱动方法、显示装置
WO2019037499A1 (zh) 像素电路及其驱动方法、显示装置
CN113066428B (zh) 电致发光显示装置
KR101578865B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US9495901B2 (en) Display unit, drive circuit, driving method, and electronic apparatus
KR20180057073A (ko) 표시 장치
JP7284233B2 (ja) 有機発光表示装置
KR102406609B1 (ko) 화소 및 이를 포함하는 유기전계발광 표시장치
KR102653575B1 (ko) 표시 장치
KR102627269B1 (ko) 구동특성 보상회로를 갖는 유기발광 표시장치
KR102663402B1 (ko) 표시 장치
KR20210055146A (ko) 표시장치 및 이의 구동방법
KR20210095278A (ko) 표시 장치 및 그 구동 방법
KR102484380B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
KR102405106B1 (ko) Oled 구동전류 보상회로 및 그를 포함하는 유기발광표시장치
WO2018223799A1 (zh) 像素电路及其驱动方法、显示装置
KR102031683B1 (ko) 유기발광 표시장치
KR102647022B1 (ko) 전계발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right