KR20180057073A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20180057073A
KR20180057073A KR1020160155244A KR20160155244A KR20180057073A KR 20180057073 A KR20180057073 A KR 20180057073A KR 1020160155244 A KR1020160155244 A KR 1020160155244A KR 20160155244 A KR20160155244 A KR 20160155244A KR 20180057073 A KR20180057073 A KR 20180057073A
Authority
KR
South Korea
Prior art keywords
gate
tft
pixel
driving
line
Prior art date
Application number
KR1020160155244A
Other languages
English (en)
Other versions
KR102563968B1 (ko
Inventor
김동익
김준동
신헌기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160155244A priority Critical patent/KR102563968B1/ko
Priority to US15/786,948 priority patent/US10366676B2/en
Priority to CN201710993324.3A priority patent/CN108091302B/zh
Priority to EP17201528.1A priority patent/EP3324394B1/en
Publication of KR20180057073A publication Critical patent/KR20180057073A/ko
Application granted granted Critical
Publication of KR102563968B1 publication Critical patent/KR102563968B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines

Abstract

본 발명에 따른 표시 장치는, 데이터 라인과 게이트 라인에 연결되는 복수 개의 픽셀을 구비하는 표시 패널; 상기 데이터 라인을 통해 상기 픽셀에 데이터 전압을 공급하는 데이터 구동 회로; 및 상기 게이트 라인을 구동하는 게이트 구동 회로를 포함하여 구성되고, 상기 복수 개의 픽셀 중에서 n(n은 자연수)번째 픽셀 라인에 배치된 픽셀은, 발광 다이오드; 상기 발광 다이오드에 소스가 연결되어 상기 발광 다이오드에 흐르는 전류를 제어하는 구동 TFT; 상기 구동 TFT의 소스와 상기 구동 TFT의 게이트를 연결하는 커패시터; 상기 게이트 구동 회로가 생성하고 제1 게이트 라인을 통해 전달되는 제1 게이트 신호에 의해 제어되어 상기 구동 TFT의 게이트를 상기 데이터 라인에 연결하는 제1 TFT; 상기 게이트 구동 회로가 생성하고 제2 게이트 라인을 통해 전달되는 제2 게이트 신호에 의해 제어되어 상기 구동 TFT의 게이트를 초기화 전압에 연결하는 제2 TFT; 및 (n-1)번째 픽셀 라인에 배치된 픽셀에 전달되는 제2 게이트 신호에 의해 제어되어 상기 구동 TFT의 소스를 기준 전압에 연결하는 제3 TFT를 포함하여 구성수 있다. 따라서, 유기 발광 픽셀의 구동 특성을 보상하기 위한 내부 보상 회로에서 제어 라인의 개수를 줄여 픽셀의 개구율을 향상시킬 수 있게 된다..

Description

표시 장치{Display Device}
본 발명은 표시 장치 및 이를 구동하는 방법에 관한 것이다.
액티브 매트릭스 타입의 유기 발광 표시 장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode, OLED)를 포함하며, 응답 속도가 빠르고 발광 효율, 휘도 및 시야각이 큰 장점이 있다.
스스로 발광하는 OLED는 애노드 전극 및 캐소드 전극과, 이들 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 포함한다. 유기 화합물층은 정공 주입층(Hole Injection layer, HIL), 정공 수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자 수송층(Electron transport layer, ETL) 및 전자 주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드 전극과 캐소드 전극에 구동 전압이 인가되면 정공 수송층(HTL)을 통과한 정공과 전자 수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.
유기 발광 표시 장치는 OLED를 각각 포함한 픽셀들을 매트릭스 형태로 배열하고 영상 데이터의 계조에 따라 OLED의 발광량을 제어하여 휘도를 조절한다. 픽셀들 각각은 자신의 게이트 전극과 소스 전극 사이에 걸리는 전압에 따라 OLED에 흐르는 픽셀 전류를 제어하는 구동 소자 즉, 구동 TFT(Thin Film Transistor)를 포함한다. OLED와 구동 TFT의 전기적 특성은 경시적 변화에 따라 열화되어 픽셀들에서 차이가 생길 수 있다. 이러한 픽셀들 간 전기적 특성 편차는 화상 품질을 떨어뜨리는 주요 요인이 된다.
픽셀들 사이 전기적 특성 편차를 보상하기 위해, 픽셀들의 전기적 특성(구동 TFT의 문턱 전압과 구동 TFT의 전자 이동도)을 보상해야 한다. 이를 해결하기 위해 구동 TFT의 문턱 전압 및/또는 전자 이동도를 샘플링 하고 이를 보상하는 내부 보상 방식을 채용한다.
내부 보상 방식으로 구동 TFT의 문턱 전압과 전자 이동도를 보상할 때, 픽셀에 데이터 전압을 충전하기 전에 구동 TFT의 게이트 단자와 소스 단자를 초기화하고 구동 TFT의 문턱 전압을 샘플링 하고, 픽셀에 데이터 전압을 충전하는 동안 구동 TFT의 전자 이동도를 보상한다.
구동 TFT의 게이트 단자와 소스 단자를 초기화하고 구동 TFT의 게이트 단자에 데이터 전압을 인가하기 위해서는 3개의 TFT와 3개의 TFT를 제어하는 3개의 제어 신호가 필요하다. 각 픽셀마다 3개의 제어 라인이 연결되어야 하므로 픽셀의 개구율을 올리기 어려운 문제가 있다.
또한, 게이트 구동 회로를 픽셀 어레이와 함께 표시 패널(표시 장치의 베젤이 표시 패널을 가리는 영역)에 내장하는 형태로 구현할 때, 즉 GIP(Gate In Panel) 회로로 구현할 때, 3개의 제어 신호를 생성해야 하는 GIP 회로 규모가 커지고 이에 따라 베젤의 폭이 커져 베젤 폭을 줄이기 어렵게 된다.
본 발명은 이러한 상황을 감안한 것으로, 본 발명의 목적은, 내부 보상 방식의 구동 회로를 채용하는 유기 발광 픽셀의 개구율을 올리는 데 있다.
또한, 본 발명의 다른 목적은, 내부 보상 방식으로 구동하는 유기 발광 픽셀에서 제어 라인의 개수를 줄이는 데 있다.
본 발명의 일 실시예에 따른 표시 장치는, 데이터 라인과 게이트 라인에 연결되는 복수 개의 픽셀을 구비하는 표시 패널; 데이터 라인을 통해 픽셀에 데이터 전압을 공급하는 데이터 구동 회로; 및 게이트 라인을 구동하는 게이트 구동 회로를 포함하여 구성되고, 복수 개의 픽셀 중에서 n(n은 자연수)번째 픽셀 라인에 배치된 픽셀은, 발광 다이오드; 발광 다이오드에 소스가 연결되어 발광 다이오드에 흐르는 전류를 제어하는 구동 TFT; 구동 TFT의 소스와 구동 TFT의 게이트를 연결하는 커패시터; 게이트 구동 회로가 생성하고 제1 게이트 라인을 통해 전달되는 제1 게이트 신호에 의해 제어되어 구동 TFT의 게이트를 데이터 라인에 연결하는 제1 TFT; 게이트 구동 회로가 생성하고 제2 게이트 라인을 통해 전달되는 제2 게이트 신호에 의해 제어되어 구동 TFT의 게이트를 초기화 전압에 연결하는 제2 TFT; 및 (n-1)번째 픽셀 라인에 배치된 픽셀에 전달되는 제2 게이트 신호에 의해 제어되어 구동 TFT의 소스를 기준 전압에 연결하는 제3 TFT를 포함하여 구성되는 것을 특징으로 한다.
일 실시예에서, (n-1)번째 픽셀에 전달되는 제2 게이트 신호와 n번째 픽셀에 전달되는 제2 게이트 신호는 TFT를 턴-온 시키는 온 레벨의 펄스의 일부가 서로 중첩될 수 있다.
일 실시예에서, 게이트 구동 회로는 제2 게이트 라인에 2 수평 기간인 온 레벨의 펄스를 제2 게이트 신호로 출력할 수 있다.
일 실시예에서, 게이트 구동 회로는 n번째 픽셀의 제2 게이트 라인에 온 레벨의 펄스를 제2 게이트 신호로 출력하고, 소정 기간이 경과한 후 n번째 픽셀의 제1 게이트 라인에 1 수평 기간인 온 레벨의 펄스를 제1 게이트 신호로 출력하고, 데이터 구동 회로는 제1 게이트 신호에 동기하여 데이터 라인에 데이터 전압을 인가할 수 있다.
일 실시예에서, 기준 전압은, 구동 TFT를 턴-온 시킬 만큼 초기화 전압보다 낮고, 발광 다이오드를 턴-온 시키는 전압보다 낮을 수 있다.
본 발명의 다른 실시예에 따른 표시 장치를 구동하는 방법은, 발광 다이오드, 발광 다이오드에 소스가 연결되는 구동 TFT, 구동 TFT의 소스와 구동 TFT의 게이트를 연결하는 커패시터, 구동 TFT의 게이트를 데이터 라인에 연결하는 제1 TFT, 구동 TFT의 게이트를 초기화 전압에 연결하는 제2 TFT 및 구동 TFT의 소스를 기준 전압에 연결하는 제3 TFT를 포함하여 구성되는 복수 개의 픽셀을 포함하는 표시 장치를 구동하되, TFT를 턴-온 시키는 온 레벨의 펄스를 갖는 제1 초기화 신호를 생성하여 (n-1)번째 픽셀 라인에 배치된 제1 픽셀의 제2 TFT의 게이트와 n번째 픽셀 라인에 배치된 제2 픽셀의 제3 TFT의 게이트에 인가하는 단계; 온 레벨의 펄스를 갖는 제2 초기화 신호를 생성하여 제2 픽셀의 제2 TFT의 게이트와 (n+1)번째 픽셀 라인에 배치된 제3 픽셀의 제3 TFT의 게이트에 인가하는 단계; 및 온 레벨의 펄스를 갖는 스캔 신호를 생성하여 제2 픽셀의 제1 TFT의 게이트에 인가하고 제2 픽셀에 대한 데이터 전압을 데이터 라인에 인가하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
일 실시예에서, 제1 초기화 신호와 제2 초기화 신호는 온 레벨의 펄스의 일부가 서로 중첩될 수 있다.
일 실시예에서, 제1 초기화 신호와 제2 초기화 신호는 온 레벨의 펄스가 2 수평 기간일 수 있다.
일 실시예에서, 제2 초기화 신호의 펄스를 생성하고 소정 기간 경과 후에 1 수평 기간의 스캔 신호의 펄스를 생성할 수 있다.
따라서, 유기 발광 픽셀의 구동 특성을 보상하기 위한 내부 보상 회로에서 제어 라인의 개수를 줄이더라도 보상 성능을 충분히 확보하여 디스플레이 품질을 유지할 수 있게 된다.
또한, 픽셀의 구동 특성을 회로 내부적으로 보상하면서 유기 발광 픽셀의 개구율을 향상시킬 수 있게 된다.
또한, 픽셀 라인을 가로질러 제어 신호를 공급하는 제어 라인의 수를 줄일 수 있게 되어, 표시 장치를 제작할 때 수율을 향상시킬 수 있게 된다.
또한, 유기 발광 픽셀의 발광부 간격을 일정하게 하여 표시 품질을 향상시킬 수 있게 된다.
도 1은 4개의 TFT와 하나의 커패시터로 구성되는 유기 발광 픽셀의 구동 회로를 도시한 것이고,
도 2는 도 1의 구동 회로를 동작시키는 제어 신호의 파형과 타이밍을 도시한 것이고,
도 3a 내지 도 3e는 각각 도 2의 타이밍에서 해당 기간에 도 1의 구동 회로의 동작을 도시한 것이고,
도 4는 연속되는 두 픽셀 라인의 구동 회로와 제어 신호를 도시한 것이고,
도 5는 본 발명의 실시예에 따른 표시 장치를 블록으로 도시한 것이고,
도 6은 4개의 TFT와 하나의 커패시터로 구성되는 본 발명에 따른 유기 발광 픽셀의 구동 회로와 제어 신호 라인을 도시한 것이고,
도 7은 도 6의 구동 회로를 동작시키는 제어 신호의 파형과 타이밍을 도시한 것이고,
도 8a 내지 도 8e는 각각 도 7의 타이밍에서 해당 기간에 도 6의 구동 회로의 동작을 도시한 것이고,
도 9는 본 발명의 일 실시예에 따른 연속되는 두 픽셀 라인의 구동 회로와 제어 신호를 도시한 것이고,
도 10은 도 6이 구동 회로에서 제어 신호와 출력 신호의 파형과 타이밍을 도시한 것이고,
도 11은 도 1의 유기 발광 픽셀과 도 6의 본 발명의 실시예에 따른 유기 발광 픽셀의 평면도를 비교한 것이고,
도 12는 픽셀에 인가되는 전류를 소정 범위 이내로 일정하게 제어하기 위해 허용되는 문턱 전압과 전자 이동도의 변동 범위를 도시한 것이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1은 4개의 TFT와 하나의 커패시터로 구성되는 유기 발광 픽셀의 구동 회로를 도시한 것이고, 도 2는 도 1의 구동 회로를 동작시키는 제어 신호의 파형과 타이밍을 도시한 것이고, 도 3a 내지 도 3e는 각각 도 2의 타이밍에서 해당 기간에 도 1의 구동 회로의 동작을 도시한 것이고, 도 4는 연속되는 두 픽셀 라인의 구동 회로와 제어 신호를 도시한 것이다.
도 1에서 구동 TFT의 문턱 전압과 전자 이동도를 보상하기 위한 구동 회로를 포함하는 픽셀은(n번째 픽셀 라인의 픽셀), 발광 다이오드, 구동 TFT(DT), 스토리지 커패시터(Cst), 제1 스위치 TFT(SW1), 제2 스위치 TFT(SW2) 및 제3 스위치 TFT(SW3)를 포함하여 구성된다.
발광 다이오드, 예를 들어 OLED는, 구동 TFT(DT)의 소스 노드에 접속된 애노드 전극, 저전위 구동 전압(EVSS)의 입력 단에 접속된 캐소드 전극, 애노드 전극과 캐소드 전극 사이에 위치하는 유기 화합물층을 포함한다.
구동 TFT(DT)는, 게이트-소스 간 전압(Vgs)에 따라 발광 다이오드에 입력되는 전류량을 제어하는데, 제1 스위치 TFT(SW1)에 접속된 게이트 전극, 고전위 구동 전압(EVDD)의 입력 단에 접속된 드레인 전극 및 발광 다이오드의 애노드 전극에 접속된 소스 전극을 구비한다.
스토리지 커패시터(Cst)는 구동 TFT(DT)의 게이트 노드와 소스 노드 사이에 접속된다.
제1 스위치 TFT(SW1)는 스캔 신호(SCAN(n))의 온 레벨 펄스에 응답하여 데이터 라인(DATA) 상의 데이터 전압을 구동 TFT(DT)의 게이트 노드에 인가한다. 제1 스위치 TFT(SW1)는 스캔 라인(SCAN)에 접속된 게이트 전극, 데이터 라인(DATA)에 접속된 드레인 전극 및 구동 TFT(DT)의 게이트 노드에 접속된 소스 전극을 구비한다.
제2 스위치 TFT(SW2)는 초기화 신호(INI(n))의 온 레벨 펄스에 응답하여 구동 TFT(DT)의 게이트 노드에 초기화 전압(Vini)을 인가한다. 제2 스위치 TFT(SW2)는 초기화 제어 라인(INI)에 접속된 게이트 전극, 초기화 전압(Vini)에 접속된 드레인 전극 및 구동 TFT(DT)의 게이트 노드에 접속된 소스 전극을 구비한다.
제3 스위치 TFT(SW3)는 기준 신호(REF(n))의 온 레벨 펄스에 응답하여 구동 TFT(DT)의 소스 노드에 기준 전압(Vref)을 인가한다. 제3 스위치 TFT(SW3)는 기준 제어 라인(REF)에 접속된 게이트 전극, 기준 전압(Vref)에 접속된 드레인 전극 및 구동 TFT(DT)의 소스 노드에 접속된 소스 전극을 구비한다.
도 3a 내지 도 3e에서 동작하는 TFT는 실선으로 표시하고 동작하지 않는 TFT는 점선으로 표시한다.
초기화 기간(initial)에, 도 3a에 도시한 것과 같이, 스캔 신호(SCAN(n))는 오프 레벨로 제1 스위치 TFT(SW1)는 턴-오프 되고, 초기화 신호(INI(n))와 기준 신호(REF(n))는 온 레벨이 되어 제2 스위치 TFT(SW2)와 제3 스위치 TFT(SW3)가 턴-온 되어, 구동 TFT(DT)의 게이트 노드에 초기화 전압(Vini)이 인가되고 구동 TFT(DT)의 소스 노드에 기준 전압(Vref)이 인가된다. 초기화 기간은 1 수평 기간(1H)일 수 있다.
스토리지 커패시터(Cst)에는 초기화 전압(Vini)과 기준 전압(Vref)의 차이에 해당하는 전압(Vini-Vref)이 충전되어 구동 TFT(DT)의 게이트-소스 사이 전압(Vgs)은 (Vini-Vref)이 된다. 초기화 전압(Vini)은 구동 TFT(DT)를 턴-온 시킬 만큼 기준 전압(Vref)보다 높은데, 예를 들어 초기화 전압(Vini)은 4V이고 기준 전압(Vref)은 1V일 수 있다.
문턱 전압 센싱 기간(Vth sensing) 중 앞쪽 기간에, 도 3b에 도시한 것과 같이, 스캔 신호(SCAN(n))는 오프 레벨을 유지하여 제1 스위치 TFT(SW1)도 턴-오프 되고, 초기화 신호(INI(n))는 온 레벨을 유지하여 제2 스위치 TFT(SW2)는 턴-온 되고 구동 TFT(DT)의 게이트 노드에 초기화 전압(Vini)이 계속 인가되고, 기준 신호(REF(n))는 오프 레벨로 바뀌어 구동 TFT(DT)의 소스 노드는 플로팅(floating) 된다.
초기화 기간에 스토리지 커패시터(Cst)에 충전된 전압에 의해 구동 TFT(DT)가 턴-온 되고, 문턱 전압 센싱 기간(Vth sensing)에, 구동 TFT(DT)를 흐르는 전류에 의해 구동 TFT(DT)의 소스 노드의 전압이 게이트 노드의 전압을 향해 상승하게 되어(소스 팔로잉), 센싱 기간이 충분히 길다면 구동 TFT(DT)의 게이트 노드에 인가되는 초기화 전압(Vini)과 소스 노드의 전압 차이가 구동 TFT(DT)의 문턱 전압(Vth)에 해당할 때까지 구동 TFT(DT)의 소스 노드의 전압이 상승한다. 스토리지 커패시터(Cst)에는 구동 TFT(DT)를 턴-온 시킬 수 있고 구동 TFT(DT)의 문턱 전압에 근접한 전압이 충전된다.
문턱 전압 센싱 기간(Vth sensing) 중 뒤쪽 기간에, 도 3c에 도시한 것과 같이, 스캔 신호(SCAN(n))는 오프 레벨을 유지하여 제1 스위치 TFT(SW1)도 턴-오프 되고, 초기화 신호(INI(n))는 오프 레벨로 바뀌어 제2 스위치 TFT(SW2)가 턴-오프 되어 구동 TFT(DT)의 게이트 노드가 플로팅 되고, 기준 신호(REF(n))도 오프 레벨을 유지하여 구동 TFT(DT)의 소스 노드도 플로팅 된다.
스토리지 커패시터(Cst)에 충전된 전압에 의해 구동 TFT(DT)가 턴-온 상태를 유지하여 구동 TFT(DT)를 흐르는 전류에 의해 구동 TFT(DT)의 소스 노드의 전압이 상승하고, 구동 TFT(DT)의 게이트 노드의 전압도 소스 노드에 연결된 스토리지 커패시터(Cst)에 의해 상승하게 되지만, 소스 노드의 상승보다 적게 상승하여, 시간이 지속된다면 스토리지 커패시터(Cst)에는 구동 TFT(DT)의 문턱 전압(Vth)에 해당하는 전압이 충전될 수 있다.
데이터 기입 및 이동도 센싱 기간(Writing & u sensing)에, 도 3d에 도시한 것과 같이, 스캔 신호(SCAN(n))는 온 레벨로 바뀌어 제1 스위치 TFT(SW1)가 턴-온 되어 데이터 라인에 기입된 데이터 전압이 구동 TFT(DT)의 게이트 노드에 인가되고, 초기화 신호(INI(n))와 기준 신호(REF(n))는 오프 레벨을 유지한다.
구동 TFT(DT)의 게이트 노드의 전압은 데이터 전압으로 수직 상승하고, 구동 TFT(DT)에는 게이트-소스 사이 전위차에 상당하는 전류가 흘러 구동 TFT(DT)의 소스 노드의 전압은 구동 TFT(DT)의 게이트 전극에 인가된 데이터 전압을 향해 상승하여 원하는 계조 레벨에 맞게 구동 TFT(DT)의 게이트-소스 사이 전위차(Vgs)를 프로그래밍 한다.
즉, 구동 TFT(DT)에 흐르는 전류 I=K(Vgs-Vth)2(K는 전자 이동도와 관련된 상수로 전자 이동도에 비례함)로 표현할 때, 구동 TFT(DT)의 전자 이동도가 높은 경우(K가 큰 값인 경우) 구동 TFT(DT)의 소스 노드의 전압이 빨리 상승하여 Vgs가 상대적으로 빨리 작아지고, 구동 TFT(DT)의 전자 이동도가 작은 경우(K가 작은 값인 경우) 구동 TFT(DT)의 소스 노드의 전압이 천천히 상승하여 Vgs가 상대적으로 천천히 작아져, 구동 TFT(DT)에 흐르는 전류가 전자 이동도와 무관하게 되어 전자 이동도를 보상할 수 있게 된다.
발광 기간(Emission)에, 도 3e에 도시한 것과 같이, 스캔 신호(SCAN(n))는 오프 레벨로 바뀌어 제1 스위치 TFT(SW1)가 턴-오프 되고, 초기화 신호(INI(n))와 기준 신호(REF(n))는 오프 레벨을 유지한다.
데이터 기입 기간에 구동 TFT(DT)의 게이트-소스 사이, 즉 스토리지 커패시터(Cst)에 프로그램밍 된 전위차에 상당하는 전류가 흘러, 구동 TFT(DT)의 소스 노드의 전압은 상승하고 이에 맞추어 프로그래밍 된 전위차를 유지하면서 게이트 전압도 상승하여, 소스 노드 전압이 발광 다이오드의 구동 전압보다 높게 되어 발광 다이오드가 발광한다.
도 4에 n번째 픽셀 라인의 픽셀과 (n+1)번째 픽셀 라인의 픽셀의 제어 신호라인의 연결과 게이트 제어 신호의 타이밍을 도시한 것과 같이, 각 픽셀에는 3개의 제어 신호 라인(SCAN, REF, INI)이 접속되어야 한다. 제어 신호 라인은 1 수평 기간(1H)만큼 시간 간격을 두고 n번째 픽셀 라인의 픽셀과 (n+1)번째 픽셀 라인의 픽셀에 제어 신호를 제공한다. 도 4에서 스캔 신호(SCAN)와 기준 제어 신호(REF)는 1 수평 기간이고, 초기화 제어 신호(INI)는 3 수평 기간으로 한다.
본 발명에서는, 픽셀에 접속하는 제어 신호 라인 개수를 줄이기 위하여, 구동 TFT의 소스 노드에 기준 전압을 인가하는 스위치 TFT를 제어하는 기준 제어 신호로, 이전 픽셀 라인의 픽셀의 구동 TFT의 게이트 단자에 초기화 전압을 인가하는 스위치 TFT를 제어하는 초기화 제어 신호를 이용할 수 있다.
초기화 제어 신호가 다음 픽셀 라인의 기준 제어 신호로 사용되고, 구동 TFT의 게이트 노드와 소스 노드의 전위차가 문턱 전압 이상이 되도록, 게이트 노드와 소스 노드의 전위가 각각 같은 시점에 초기화 전압과 기준 전압이 되어야 하므로, 픽셀 라인에 제공되는 초기화 제어 신호는 온 레벨 펄스의 적어도 일부가 서로 중첩되어야 한다. 즉, 이웃하는 픽셀 라인에 각각 제공되는 두 초기화 제어 신호는 서로 1 수평 기간(1H)만큼 시간 차이가 나므로, 초기화 제어 신호는 1 수평 기간보다 길어야 펄스의 일부가 서로 중첩될 수 있다.
도 5는 본 발명의 실시예에 따른 표시 장치를 블록으로 도시한 것이다.
본 발명의 표시 장치는 표시 패널(10), 타이밍 컨트롤러(11), 데이터 구동 회로(12), 게이트 구동 회로(13)를 포함하여 구성된다.
표시 패널(10)에는 다수의 데이터 라인(14) 및 다수의 게이트 라인(15)이 교차하고, 이 교차 영역마다 픽셀들(P)이 매트릭스 형태로 배치되어 픽셀 어레이를 구성한다. 게이트 라인(15)은 스캔 신호(SCAN)가 공급되는 다수의 제1 게이트 라인(15A)과 초기화 제어 신호(INI)가 공급되는 다수의 제2 게이트 라인(15B)을 포함할 수 있다.
픽셀 어레이에서, 픽셀(P)은, 데이터 라인들(14) 중 어느 하나에 연결되고, 제1 게이트 라인들(15A) 중 어느 하나와 제2 게이트 라인들(15B) 중 어느 하나에 접속되어 픽셀 라인을 형성한다. 픽셀(P)은 제1 게이트 라인(15A)을 통해 입력되는 스캔 펄스에 응답하여 데이터 라인(14)과 전기적으로 연결되어 데이터 전압을 입력 받고, 제2 게이트 라인(15B)을 통해 입력되는 초기화 제어 펄스에 응답하여 초기화 전압과 기준 전압을 입력 받을 수 있다. 같은 픽셀 라인에 배치된 픽셀들(P)은 같은 제1 게이트 라인(15A)과 제2 게이트 라인(15B)으로부터 인가되는 스캔 펄스와 초기화 제어 펄스에 따라 동시에 동작한다.
픽셀(P)은, 도시하지 않은 전원 생성부로부터 고전위 구동 전압(EVDD)과 저전위 구동 전압(EVSS)을 공급 받고, OLED, 구동 TFT, 스토리지 커패시터, 제1 스위치 TFT, 제2 스위치 TFT 및 제3 스위치 TFT를 구비할 수 있다. 픽셀(P)을 구성하는 TFT들은 P 타입으로 구현되거나 또는 N 타입으로 구현되거나 또는 P 타입과 N 타입이 혼용된 하이브리드 타입으로 구현될 수 있다. 또한, TFT의 반도체 층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다.
본 발명의 구동 회로나 픽셀에서 스위치 소자들은 n 타입 또는 p 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 트랜지스터(TFT)로 구현될 수 있다. 이하의 실시예에서 N 타입 트랜지스터를 예시하지만, 본 발명은 이에 한정되지 않는다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. N 타입 MOSFET(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. N 타입 MOSFET에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. P 타입 MOSFET(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. P 타입 MOSFET에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예를 들어, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 이하의 실시예에서 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되어서는 안 된다.
본 발명의 표시 장치는 내부 보상 기술을 채용한다. 내부 보상 기술은 초기화 기간, 문턱 전압 센싱 기간, 데이터 기입 및 이동도 센싱 기간 및 발광 기간으로 나누어 픽셀을 구동하여 구동 TFT의 전기적 특성을 센싱 하고 보상하는 기술이다. 구동 TFT의 전기적 특성은 구동 TFT의 문턱 전압과 구동 TFT의 전자 이동도를 포함할 수 있다.
타이밍 컨트롤러(11)는 호스트 시스템으로부터 입력되는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 도트 클럭 신호(DCLK) 및 데이터 인에이블 신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동 회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어 신호(DDC) 및 게이트 구동 회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어 신호(GDC)를 생성한다.
게이트 제어 신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블 신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 스캔 신호를 생성하는 게이트 스테이지에 인가되어 첫 번째 스캔 신호가 발생하도록 그 게이트 스테이지를 제어한다. 게이트 시프트 클럭(GSC)은 게이트 스테이지들에 공통으로 입력되는 클럭 신호로서 게이트 스타트 펄스(GSP)를 시프트 시키기 위한 클럭 신호이다. 게이트 출력 인에이블 신호(GOE)는 게이트 스테이지들의 출력을 제어하는 마스킹 신호이다.
데이터 제어 신호(DDC)는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블 신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동 회로(12)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(12)의 출력 타이밍을 제어한다.
데이터 구동 회로(12)는 표시 패널(10)을 영역 단위로 분할 구동하기 위해 하나 이상의 소스 드라이버 IC들을 포함한다. 각 소스 드라이버 IC는, 데이터 라인들(14A)에 연결된 복수 개 디지털-아날로그 컨버터(DAC)를 포함하고, DAC는 데이터 제어 신호(DDC)에 따라 타이밍 컨트롤러(11)로부터 입력되는 디지털 영상 데이터(RGB)를 디스플레이용 데이터 전압으로 변환하여 데이터 라인들(14A) 공급한다. 디스플레이용 데이터 전압은 입력 영상의 계조에 따라 달라지는 전압이다.
게이트 구동 회로(13)는, 게이트 제어 신호(GDC)를 기반으로 스캔 신호(SCAN)와 초기화 제어 신호(INI)를 생성하고, 스캔 구동부와 초기화 구동부를 별개로 포함할 수 있다. 스캔 구동부는 행 순차 방식으로 스캔 신호(SCAN)를 생성하여 픽셀 라인들에 연결된 제1 게이트 라인들(15A)에 순차적으로 공급하고, 초기화 구동부는 행 순차 방식으로 초기화 제어 신호(INI)를 생성하여 픽셀 라인들에 연결된 제2 게이트 라인들(15B)에 순차적으로 공급한다. 픽셀 라인들은 수평으로 이웃한 픽셀들(P)의 집합을 의미한다.
게이트 신호와 초기화 제어 신호의 펄스는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙 한다. 게이트 하이 전압(VGH)은 TFT의 문턱 전압보다 높은 전압으로 설정되어 TFT를 턴-온(turn-on) 시키고, 게이트 로우 전압(VGL)은 TFT의 문턱 전압보다 낮은 전압이다. 본 발명에서는, 소정 픽셀 라인에 공급되는 초기화 제어 신호(INI)는 해당 픽셀 라인의 픽셀에서 다음 픽셀 라인의 대응되는 위치의 픽셀에 공급되어 기준 전압을 공급하는데 사용된다.
이러한 게이트 구동 회로(13)는 GIP(Gate-driver In Panel) 방식으로 표시 패널(10)의 비표시 영역에 직접 형성될 수 있다.
본 발명이 적용되는 표시 장치로서 OLED 표시 장치를 중심으로 설명하지만 본 발명은 이에 한정되지 않는다. 본 발명의 표시 장치는, 표시 장치의 신뢰성을 높이기 위하여 픽셀들의 구동 특성을 센싱 하여 보상할 필요가 있는 무기 물질을 발광층으로 사용하는 무기 발광 표시 장치 등을 사용하여 구성할 수 있다.
도 6은 4개의 TFT와 하나의 커패시터로 구성되는 본 발명에 따른 유기 발광 픽셀의 구동 회로와 제어 신호 라인을 도시한 것이고, 도 7은 도 6의 구동 회로를 동작시키는 제어 신호의 파형과 타이밍을 도시한 것이고, 도 8a 내지 도 8e는 각각 도 7의 타이밍에서 해당 기간에 도 6의 구동 회로의 동작을 도시한 것이고, 도 9는 본 발명의 일 실시예에 따른 연속되는 두 픽셀 라인의 구동 회로와 제어 신호를 도시한 것이고, 도 10은 도 6이 구동 회로에서 제어 신호와 출력 신호의 파형과 타이밍을 도시한 것이다.
도 6에서 구동 TFT의 문턱 전압과 전자 이동도를 보상하기 위한 구동 회로를 포함하는 픽셀은(n번째 픽셀 라인의 픽셀), 도 1과 동일하게, 발광 다이오드, 구동 TFT(DT), 스토리지 커패시터(Cst), 제1 스위치 TFT(SW1), 제2 스위치 TFT(SW2) 및 제3 스위치 TFT(SW3)를 포함하여 구성된다.
발광 다이오드, 예를 들어 OLED는, 구동 TFT(DT)의 소스 노드에 접속된 애노드 전극, 저전위 구동 전압(EVSS)의 입력 단에 접속된 캐소드 전극, 애노드 전극과 캐소드 전극 사이에 위치하는 유기 화합물층을 포함한다.
구동 TFT(DT)는, 게이트-소스 간 전압(Vgs)에 따라 발광 다이오드에 입력되는 전류량을 제어하는데, 게이트 전극은 제1 스위치 TFT(SW1)에 접속되고 드레인 전극은 고전위 구동 전압(EVDD)의 입력 단에 접속되고 소스 전극은 발광 다이오드의 애노드 전극에 접속된다.
스토리지 커패시터(Cst)는 구동 TFT(DT)의 게이트 노드와 소스 노드 사이에 접속된다.
제1 스위치 TFT(SW1)는, 스캔 신호(SCAN(n))의 온 레벨 펄스에 응답하여 데이터 라인(DATA) 상의 데이터 전압을 구동 TFT(DT)의 게이트 노드에 인가하는데, 게이트 전극은 스캔 라인(SCAN)에 접속되고 드레인 전극은 데이터 라인(DATA)에 접속되고 소스 전극은 구동 TFT(DT)의 게이트 노드에 접속된다.
제2 스위치 TFT(SW2)는 초기화 신호(INI(n))의 온 레벨 펄스에 응답하여 구동 TFT(DT)의 게이트 노드에 초기화 전압(Vini)을 인가하는데, 게이트 전극은 초기화 제어 라인(INI)에 접속되고 드레인 전극은 초기화 전압(Vini)에 접속되고 소스 전극은 구동 TFT(DT)의 게이트 노드에 접속된다.
제3 스위치 TFT(SW3)는 이전 픽셀 라인의 대응되는 픽셀((n-1)번째 픽셀)에 인가되는 초기화 신호(INI(n-1))의 온 레벨 펄스에 응답하여 구동 TFT(DT)의 소스 노드에 기준 전압(Vref)을 인가하는데, 게이트 전극은 (n-1)번째 픽셀에 인가되는 초기화 라인(INI)에 접속되고 드레인 전극은 기준 전압(Vref)에 접속되고 소스 전극은 구동 TFT(DT)의 소스 노드에 접속된다.
도 7에 도시한 것과 같이, 픽셀 구동은 초기화 기간(initial), 문턱 전압 센싱 기간(Vth sensing), 데이터 기입 및 이동도 센싱 기간(Writing & u sensing) 및 발광 기간(Emission)으로 구분된다. 도 7에서, 초기화 신호(INI)의 온 레벨 펄스는 2 수평 기간(2H)으로, 이전 픽셀 라인의 초기화 신호(INI(n-1))와 현재 픽셀 라인의 초기화 신호(INI(n))는 1 수평 기간 동안 온 레벨의 펄스가 중첩되고, 초기화 신호(INI(n))의 펄스가 인가되고 소정 기간 경과 후 스캔 신호(SCAN(n))의 온 레벨 펄스가 제공된다.
도 8a 내지 도 8e에서 동작하는 TFT는 실선으로 표시하고 동작하지 않는 TFT는 점선으로 표시한다.
초기화 기간은, 이전 픽셀 라인의 초기화 신호(INI(n-1))가 온 레벨 펄스를 제공하는 기간으로 현재 픽셀 라인의 초기화 신호(INI(n))이 온 레벨을 유지하고 이전 픽셀 라인의 초기화 신호(INI(n-1))가 온 레벨에서 오프 레벨로 천이할 때까지 기간이다. 문턱 전압 센싱 기간은, 현재 픽셀 라인의 초기화 신호(INI(n))가 온 레벨 펄스를 유지한 상태에서 이전 픽셀 라인의 초기화 신호(INI(n-1))가 오프 레벨로 천이한 때부터 스캔 신호(SCAN(n))가 온 레벨 펄스를 공급하기 직전까지 기간이다. 데이터 기입 및 이동도 센싱 기간은 스캔 신호(SCAN(n))가 온 레벨을 유지하는 기간이다. 발광 기간은 스캔 신호(SCAN(n))가 온 레벨에서 오프 레벨로 천이한 때부터 시작한다.
초기화 기간 중에서, 이전 픽셀 라인의 초기화 신호(INI(n-1))가 온 레벨이고 현재 픽셀 라인의 초기화 신호(INI(n))가 오프 레벨일 때, 구동 TFT(DT)의 소스 노드가 기준 전압(Vref)으로 초기화되고, 구동 TFT(DT)의 게이트 노드는 이전 전압을 유지한다. 스캔 신호(SCAN(n))는 오프 레벨로 제1 스위치 TFT(SW1)는 턴-오프 되고 제2 스위치 TFT(SW2)는 오프 레벨의 초기화 신호(INI(n))에 의해 턴-오프 되고, 제3 스위치 TFT(SW3)가 온 레벨의 초기화 신호(INI(n-1))에 의해 턴-온 된다.
초기화 기간 중에서, 이전 픽셀 라인의 초기화 신호(INI(n-1))와 현재 픽셀 라인의 초기화 신호(INI(n))가 모두 온 레벨일 때, 도 8a에 도시한 것과 같이, 제2 스위치 TFT(SW2)와 제3 스위치 TFT(SW3)가 턴-온 되어, 구동 TFT(DT)의 게이트 노드와 소스 노드가 초기화 전압(Vini)과 기준 전압(Vref)으로 초기화된다.
스토리지 커패시터(Cst)에는 초기화 전압(Vini)과 기준 전압(Vref)의 차이에 해당하는 전압(Vini-Vref)이 충전되어 구동 TFT(DT)의 게이트-소스 사이 전위차(Vgs)는 (Vini-Vref)이 되고, 초기화 전압(Vini)이 구동 TFT(DT)를 턴-온 시킬 만큼 기준 전압(Vref)보다 높기 때문에, 예를 들어 초기화 전압(Vini)은 4V이고 기준 전압(Vref)이 1V이기 때문에, 구동 TFT(DT)가 턴 온 상태가 된다.
문턱 전압 센싱 기간 중에서, 이전 픽셀 라인의 초기화 신호(INI(n-1))가 오프 레벨이 되고 현재 픽셀 라인의 초기화 신호(INI(n))가 온 레벨일 때, 도 8b에 도시한 것과 같이, 제2 스위치 TFT(SW2)는 턴-온 상태를 유지하여 구동 TFT(DT)의 게이트 노드에 초기화 전압(Vini)이 계속 인가되고, 제3 스위치 TFT(SW3)는 턴-오프 되어 구동 TFT(DT)의 소스 노드는 플로팅 된다.
이때, 구동 TFT(DT)의 문턱 전압보다 높은 게이트 노드와 소스 노드의 전위차에 의해 구동 TFT(DT)가 턴 온 되고 구동 TFT(DT)에 전류가 흘러, 소스 노드가 게이트 노드의 초기화 전압을 향해 전압이 상승하는데, 시간이 충분하다면 스토리지 커패시터(Cst)에는 구동 TFT(DT)의 문턱 전압에 근접한 전압이 충전될 수 있다.
하지만, 도 7에서, 문턱 전압 센싱 기간 중에서 이전 픽셀 라인의 초기화 신호(INI(n-1))가 오프 레벨이고 현재 픽셀 라인의 초기화 신호(INI(n))가 온 레벨인 기간은 1 수평 기간(1H)으로 짧아서, 소스 노드의 전압은 게이트 노드의 전압(Vini)에서 문턱 전압(Vth)을 뺀 값인 (Vini Vth)보다 작은 값까지 상승하고, 스토리지 커패시터(Cst)에는 문턱 전압보다 높은 전압이 충전된다.
문턱 전압 센싱 기간 중에서, 이전 픽셀 라인의 초기화 신호(INI(n-1))와 현재 픽셀 라인의 초기화 신호(INI(n))가 모두 오프 레벨일 때, 도 8c에 도시한 것과 같이, 제2 스위치 TFT(SW2)와 제3 스위치 TFT(SW3)가 모두 턴-오프 되어 구동 TFT(DT)의 게이트 노드와 소스 노드가 플로팅 된다.
이때, 스토리지 커패시터(Cst)에 충전된 전압(구동 TFT(DT)의 문턱 전압보다 높음)에 의해 구동 TFT(DT)가 턴 온 상태를 유지하고 구동 TFT(DT)에 전류가 흘러, 소스 노드의 전압이 상승하고 스토리지 커패시터(Cst)에 의해 게이트 노드도 전압이 상승하지만 소스 노드보다 적게 상승하여, 스토리지 커패시터(Cst)에 문턱 전압에 가까운 전압이 충전된다.
데이터 기입 및 이동도 센싱 기간에, 도 8d에 도시한 것과 같이, 스캔 신호(SCAN(N))가 온 레벨이 되어 제1 스위치 TFT(SW1)가 턴-온 되고, 데이터 라인에 기입된 데이터 전압이 구동 TFT(DT)의 게이트 노드에 인가되어 구동 TFT(DT)의 게이트 노드의 전압은 데이터 전압으로 수직 상승한다. 스토리지 커패시터(Cst)에 충전된 전압에 의해 구동 TFT(DT)가 턴 온 상태를 유지하고 구동 TFT(DT)에 전류가 흘러 소스 노드가 게이트 노드의 데이터 전압을 향해 전압이 상승하는데, 구동 TFT(DT)의 전자 이동도에 비례하여 상승한다.
앞서 설명한 대로, 구동 TFT(DT)에 흐르는 전류 I=K(Vgs-Vth)2(K는 전자 이동도와 관련된 상수로 전자 이동도에 비례함)로 표현할 때, 구동 TFT(DT)의 전자 이동도가 높은 경우(K가 큰 값인 경우) 구동 TFT(DT)의 소스 노드의 전압이 빨리 상승하여 Vgs가 상대적으로 빨리 작아지고, 구동 TFT(DT)의 전자 이동도가 작은 경우(K가 작은 값인 경우) 구동 TFT(DT)의 소스 노드의 전압이 천천히 상승하여 Vgs가 상대적으로 천천히 작아져, 즉 K와 (Vgs-Vth)2가 전자 이동도에 따라 K와 (Vgs-Vth)2 값의 변화 속도가 서로 역의 관계가 되므로, 구동 TFT(DT)에 흐르는 전류가 전자 이동도와 무관하게 된다. 이와 같이 데이터 기입 및 이동도 센싱 기간에 구동 TFT(DT)의 전자 이동도 편차를 보상할 수 있게 된다.
발광 기간에, 도 8e에 도시한 것과 같이, 스캔 신호(SCAN(N))가 오프 레벨이 되어 제1 스위치 TFT(SW1)가 턴-오프 되고, 데이터 기입 기간에 스토리지 커패시터(Cst)에 프로그램밍 된 전위차에 상당하는 전류가 구동 TFT(DT)에 흘러 소스 노드의 전압이 상승하고, 이에 따라 프로그래밍 된 전위차를 유지하면서 게이트 노드의 전압도 상승하여, 소스 노드 전압이 발광 다이오드의 동작 전압보다 높아져 발광 다이오드에 전류가 흘러 발광한다.
도 9에 도시한 것과 같이, n번째 픽셀 라인의 픽셀에 인가되는 제어 신호는 (n-1)번째 픽셀 라인의 픽셀에 인가되는 제어 신호보다 1 수평 기간(1H) 늦다. 각 픽셀에는 3개의 제어 신호가 인가되지만, 하나의 제어 신호는 이전 픽셀 라인의 대응되는 픽셀에 인가되는 제어 신호가 사용된다. 도 9에서, (n+1)번째 픽셀 라인의 픽셀에 구비된 구동 TFT(DT)의 소스 노드를 초기화하는 제어 신호는 n번째 픽셀 라인의 대응되는 픽셀에 구비된 구동 TFT(DT)의 게이트 노드를 초기화하는 제어 신호인 초기화 제어 신호(INI(n))를 이용한다.
도 11은 도 1의 유기 발광 픽셀과 도 6의 본 발명의 실시예에 따른 유기 발광 픽셀의 평면도를 비교한 것으로, 왼쪽은 도 1의 유기 발광 픽셀의 평면도이고 오른쪽은 도 6의 유기 발광 픽셀의 평면도이다.
도 11의 왼쪽 평면도에서는 3개의 제어 신호 라인(SCAN, INI, REF)이 각 픽셀 라인에 접속하지만, 오른쪽 평면도에서는 2개의 제어 신호 라인(SCAN, INI)이 각 픽셀 라인에 접속하고, n번째 픽셀 라인의 픽셀이 (n-1)번째 픽셀 라인의 대응되는 위치의 픽셀에 접속되는 초기화 제어 신호 라인(INI(n-1))에서 초기화 제어 신호를 끌어서 이용하는데, 도 11에서 초기화 제어 신호 라인(INI(n-1))을 이용하는 제3 스위치 TFT(SW3)는 이전 픽셀 라인(n-1)의 대응되는 픽셀에 배치될 수 있다.
도 11의 왼쪽 평면도에서 제어 신호 라인 중에서 픽셀 라인의 중앙 부근에 하나의 제어 신호 라인이 가로 방향으로 통과하여 픽셀의 개구율이 낮은 반면, 오른쪽 평면도에서는 이웃하는 픽셀 라인 사이에 제어 신호 라인이 배치되어 개구율을 올릴 수 있다. 도 11에서 왼쪽 평면도에 비해 오른쪽 평면도의 개구율이 4% 정도 높다.
또한, 제어 신호 라인이 일정하게 배치되고 발광부의 간격을 일정하게 할 수 있어서, 픽셀 라인마다 개구부가 불규칙하게 배치되어 발생하는 모아레 현상 등을 억제할 수 있게 된다.
도 12는 픽셀에 인가되는 전류를 소정 범위 이내로 일정하게 제어하기 위해 허용되는 문턱 전압과 전자 이동도의 변동 범위를 도시한 것이다.
픽셀마다 구동 TFT(DT)의 특성이 다르고 시간이 지남에 따라 구동 TFT(DT)의 특성이 달라지는데, 이러한 특성 변화에도 흐르는 전류의 변동양이 소정 범위, 예를 들어 5% 이내가 되도록 해야 한다.
구동 TFT(DT)의 문턱 전압을 변동시키고(-3V ~ 3V 범위) 독립적으로 구동 TFT(DT)의 전자 이동도도 변동시키면서(ㅁ20%, 즉 80% ~ 120% 범위) 본 발명의 픽셀 구동 회로와 구동 방법을 적용하여 구동 TFT(DT)를 흐르는 전류의 변화를 시뮬레이션 하는데, 도 12에 도시한 것과 같이, 문턱 전압이 -2.5V ~ 3.0V이고 전자 이동도는 80%~120%로 변동되더라도 본 발명의 픽셀 구동 회로는 전류의 변동량을 5% 이내로 억제할 수 있다.
따라서, 본 발명의 구동 회로에서, 픽셀 회로를 구성하는 구동 TFT(DT)의 특성이 바뀌더라도 흐르는 전류의 양에 큰 변화를 주지 않고 원하는 전류로 조절할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 표시 패널 11: 타이밍 컨트롤러
12: 데이터 구동 회로 13: 게이트 구동 회로
14: 데이터 라인 15A: 제1 게이트 라인
15B: 제2 게이트 라인

Claims (9)

  1. 데이터 라인과 게이트 라인에 연결되는 복수 개의 픽셀을 구비하는 표시 패널;
    상기 데이터 라인을 통해 상기 픽셀에 데이터 전압을 공급하는 데이터 구동 회로; 및
    상기 게이트 라인을 구동하는 게이트 구동 회로를 포함하여 구성되고,
    상기 복수 개의 픽셀 중에서 n(n은 자연수)번째 픽셀 라인에 배치된 픽셀은,
    발광 다이오드;
    상기 발광 다이오드에 소스가 연결되어 상기 발광 다이오드에 흐르는 전류를 제어하는 구동 TFT;
    상기 구동 TFT의 소스와 상기 구동 TFT의 게이트를 연결하는 커패시터;
    상기 게이트 구동 회로가 생성하고 제1 게이트 라인을 통해 전달되는 제1 게이트 신호에 의해 제어되어 상기 구동 TFT의 게이트를 상기 데이터 라인에 연결하는 제1 TFT;
    상기 게이트 구동 회로가 생성하고 제2 게이트 라인을 통해 전달되는 제2 게이트 신호에 의해 제어되어 상기 구동 TFT의 게이트를 초기화 전압에 연결하는 제2 TFT; 및
    (n-1)번째 픽셀 라인에 배치된 픽셀에 전달되는 제2 게이트 신호에 의해 제어되어 상기 구동 TFT의 소스를 기준 전압에 연결하는 제3 TFT를 포함하여 구성되는 표시 장치.
  2. 제1 항에 있어서,
    상기 (n-1)번째 픽셀에 전달되는 제2 게이트 신호와 상기 n번째 픽셀에 전달되는 제2 게이트 신호는 TFT를 턴-온 시키는 온 레벨의 펄스의 일부가 서로 중첩되는 표시 장치.
  3. 제2 항에 있어서,
    상기 게이트 구동 회로는 상기 제2 게이트 라인에 2 수평 기간인 온 레벨의 펄스를 상기 제2 게이트 신호로 출력하는 표시 장치.
  4. 제2 항에 있어서,
    상기 게이트 구동 회로는 상기 n번째 픽셀의 제2 게이트 라인에 상기 온 레벨의 펄스를 상기 제2 게이트 신호로 출력하고, 소정 기간이 경과한 후 상기 n번째 픽셀의 제1 게이트 라인에 1 수평 기간인 온 레벨의 펄스를 상기 제1 게이트 신호로 출력하고, 상기 데이터 구동 회로는 상기 제1 게이트 신호에 동기하여 상기 데이터 라인에 상기 데이터 전압을 인가하는 표시 장치.
  5. 제1 항에 있어서,
    상기 기준 전압은, 상기 구동 TFT를 턴-온 시킬 만큼 상기 초기화 전압보다 낮고, 상기 발광 다이오드를 턴-온 시키는 전압보다 낮은 표시 장치.
  6. 발광 다이오드, 상기 발광 다이오드에 소스가 연결되는 구동 TFT, 상기 구동 TFT의 소스와 상기 구동 TFT의 게이트를 연결하는 커패시터, 상기 구동 TFT의 게이트를 데이터 라인에 연결하는 제1 TFT, 상기 구동 TFT의 게이트를 초기화 전압에 연결하는 제2 TFT 및 상기 구동 TFT의 소스를 기준 전압에 연결하는 제3 TFT를 포함하여 구성되는 복수 개의 픽셀을 포함하는 표시 장치를 구동하는 방법에서,
    TFT를 턴-온 시키는 온 레벨의 펄스를 갖는 제1 초기화 신호를 생성하여 (n-1)번째 픽셀 라인에 배치된 제1 픽셀의 제2 TFT의 게이트와 n번째 픽셀 라인에 배치된 제2 픽셀의 제3 TFT의 게이트에 인가하는 단계;
    상기 온 레벨의 펄스를 갖는 제2 초기화 신호를 생성하여 상기 제2 픽셀의 제2 TFT의 게이트와 (n+1)번째 픽셀 라인에 배치된 제3 픽셀의 제3 TFT의 게이트에 인가하는 단계; 및
    상기 온 레벨의 펄스를 갖는 스캔 신호를 생성하여 상기 제2 픽셀의 제1 TFT의 게이트에 인가하고 상기 제2 픽셀에 대한 데이터 전압을 상기 데이터 라인에 인가하는 단계를 포함하여 이루어지는 표시 장치를 구동하는 방법.
  7. 제6 항에 있어서,
    상기 제1 초기화 신호와 제2 초기화 신호는 상기 온 레벨의 펄스의 일부가 서로 중첩되는 표시 장치를 구동하는 방법.
  8. 제7 항에 있어서,
    상기 제1 초기화 신호와 제2 초기화 신호는 상기 온 레벨의 펄스가 2 수평 기간인 표시 장치를 구동하는 방법.
  9. 제6 항에 있어서,
    상기 제2 초기화 신호의 펄스를 생성하고 소정 기간 경과 후에 1 수평 기간의 스캔 신호의 펄스를 생성하는 표시 장치를 구동하는 방법.
KR1020160155244A 2016-11-21 2016-11-21 표시 장치 KR102563968B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160155244A KR102563968B1 (ko) 2016-11-21 2016-11-21 표시 장치
US15/786,948 US10366676B2 (en) 2016-11-21 2017-10-18 Display device
CN201710993324.3A CN108091302B (zh) 2016-11-21 2017-10-23 显示装置
EP17201528.1A EP3324394B1 (en) 2016-11-21 2017-11-14 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160155244A KR102563968B1 (ko) 2016-11-21 2016-11-21 표시 장치

Publications (2)

Publication Number Publication Date
KR20180057073A true KR20180057073A (ko) 2018-05-30
KR102563968B1 KR102563968B1 (ko) 2023-08-04

Family

ID=60320769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160155244A KR102563968B1 (ko) 2016-11-21 2016-11-21 표시 장치

Country Status (4)

Country Link
US (1) US10366676B2 (ko)
EP (1) EP3324394B1 (ko)
KR (1) KR102563968B1 (ko)
CN (1) CN108091302B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10713996B2 (en) 2018-10-04 2020-07-14 Samsung Electronics Co., Ltd. Display panel and method for driving the display panel
KR20210040727A (ko) * 2019-10-04 2021-04-14 엘지디스플레이 주식회사 표시장치와 그 구동 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393466B (zh) * 2017-08-14 2019-01-15 深圳市华星光电半导体显示技术有限公司 耗尽型tft的oled外部补偿电路
US10504441B2 (en) * 2017-08-24 2019-12-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel internal compensation circuit and driving method
KR102503156B1 (ko) * 2017-11-28 2023-02-24 삼성디스플레이 주식회사 유기 발광 표시 장치의 구동 방법, 및 유기 발광 표시 장치
CN108806608B (zh) * 2018-06-12 2020-06-02 京东方科技集团股份有限公司 一种驱动晶体管的阈值电压侦测方法及装置、显示装置
US20200035161A1 (en) * 2018-07-26 2020-01-30 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light emitting diode display device and driving circuit thereof
KR102631739B1 (ko) * 2018-11-29 2024-01-30 엘지디스플레이 주식회사 서브화소 구동 회로 및 이를 포함한 전계발광 표시장치
WO2020118658A1 (zh) * 2018-12-14 2020-06-18 深圳市柔宇科技有限公司 显示组件和电子装置
KR20210086135A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함한 유기 발광 표시 장치
US11741906B2 (en) * 2020-12-24 2023-08-29 Lg Display Co., Ltd. Data driving circuit and display device
CN112581900B (zh) * 2020-12-30 2021-12-28 深圳市华星光电半导体显示技术有限公司 显示装置以及驱动方法
US11783779B2 (en) * 2021-09-27 2023-10-10 Lg Display Co., Ltd. Pixel circuit and display device including the same
KR20230060927A (ko) * 2021-10-28 2023-05-08 엘지디스플레이 주식회사 표시장치
KR20230102109A (ko) 2021-12-30 2023-07-07 엘지디스플레이 주식회사 게이트 구동부 및 이를 이용한 표시 장치
KR20230102726A (ko) * 2021-12-30 2023-07-07 엘지디스플레이 주식회사 보상부를 포함하는 유기발광다이오드 표시장치 및 그 구동방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070114638A (ko) * 2006-05-29 2007-12-04 소니 가부시끼 가이샤 화상표시장치
KR101341797B1 (ko) * 2012-08-01 2013-12-16 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100550102C (zh) * 2005-11-14 2009-10-14 索尼株式会社 显示设备及其驱动方法
JP5721736B2 (ja) * 2010-10-21 2015-05-20 シャープ株式会社 表示装置およびその駆動方法
KR20140079685A (ko) * 2012-12-19 2014-06-27 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070114638A (ko) * 2006-05-29 2007-12-04 소니 가부시끼 가이샤 화상표시장치
KR101341797B1 (ko) * 2012-08-01 2013-12-16 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10713996B2 (en) 2018-10-04 2020-07-14 Samsung Electronics Co., Ltd. Display panel and method for driving the display panel
KR20210040727A (ko) * 2019-10-04 2021-04-14 엘지디스플레이 주식회사 표시장치와 그 구동 방법

Also Published As

Publication number Publication date
KR102563968B1 (ko) 2023-08-04
EP3324394B1 (en) 2020-10-07
EP3324394A1 (en) 2018-05-23
CN108091302A (zh) 2018-05-29
CN108091302B (zh) 2020-11-06
US10366676B2 (en) 2019-07-30
US20180144717A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
KR102563968B1 (ko) 표시 장치
KR102458078B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
KR20240040703A (ko) 전계 발광 표시장치
KR101577909B1 (ko) 유기발광 표시장치의 열화 센싱 방법
KR102570824B1 (ko) 게이트 구동부 및 이를 포함한 전계발광 표시장치
US10847090B2 (en) Electroluminescent display device and driving method of the same
KR102650560B1 (ko) 전계 발광 표시장치
CN112992049B (zh) 具有像素驱动电路的电致发光显示装置
KR20200077197A (ko) 게이트 구동부를 포함한 전계발광 표시장치
KR20210085514A (ko) 전계 발광 표시장치
KR102653575B1 (ko) 표시 장치
KR20210007508A (ko) 표시장치와 그 구동 방법
KR20190052822A (ko) 전계 발광 표시장치
US11302266B2 (en) Organic light emitting diode display device
KR102414370B1 (ko) 감마 전압 발생장치와 이를 이용한 표시장치
KR101958744B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR20200011165A (ko) 픽셀 회로와 이를 이용한 전계 발광 표시장치
KR102510567B1 (ko) 유기발광 표시장치와 그 구동방법
KR102603538B1 (ko) 표시장치와 그 구동 방법
KR102577468B1 (ko) 픽셀 회로와 이를 이용한 표시장치
US11436983B2 (en) Gate driving circuit and display device using the same
KR20190057747A (ko) 유기 발광 표시 장치 및 이의 구동 방법
JP2022104556A (ja) 電界発光表示装置
KR102618390B1 (ko) 표시장치와 그 구동 방법
KR102390673B1 (ko) 전계 발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant