JP7284233B2 - 有機発光表示装置 - Google Patents

有機発光表示装置 Download PDF

Info

Publication number
JP7284233B2
JP7284233B2 JP2021151717A JP2021151717A JP7284233B2 JP 7284233 B2 JP7284233 B2 JP 7284233B2 JP 2021151717 A JP2021151717 A JP 2021151717A JP 2021151717 A JP2021151717 A JP 2021151717A JP 7284233 B2 JP7284233 B2 JP 7284233B2
Authority
JP
Japan
Prior art keywords
transistor
node
electrode connected
voltage
scan signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021151717A
Other languages
English (en)
Other versions
JP2022068104A (ja
Inventor
ジェスン キム
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2022068104A publication Critical patent/JP2022068104A/ja
Application granted granted Critical
Publication of JP7284233B2 publication Critical patent/JP7284233B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、有機発光表示装置に関し、より詳細には、駆動周波数が可変する有機発光表示装置に関する。
自発光素子である有機発光素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ；ＯＬＥＤ）は、アノード電極及びカソード電極と、これらの間に形成された有機化合物層を含む。有機化合物層は、正孔輸送層（Ｈｏｌｅ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ、ＨＴＬ）、発光層（Ｅｍｉｓｓｉｏｎ ｌａｙｅｒ、ＥＭＬ）、及び電子輸送層（Ｅｌｅｃｔｒｏｎ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ、ＥＴＬ）からなる。アノード電極とカソード電極に駆動電圧が印加されると、正孔輸送層（ＨＴＬ）を通過した正孔と電子輸送層（ＥＴＬ）を通過した電子が発光層（ＥＭＬ）に移動されて励起子を形成し、その結果、発光層（ＥＭＬ）が可視光を発生することとなる。アクティブマトリックスタイプの有機発光表示装置は、自ら発光する有機発光素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ；ＯＬＥＤ）を含み、応答速度が速く、発光効率、輝度及び視野角が大きい長所によって多様に利用されている。
有機発光表示装置は、有機発光素子をそれぞれ含む画素をマトリックス形態に配列し、ビデオデータの階調によって画素の輝度を調節する。画素それぞれは、有機発光素子、ゲート－ソース間電圧によって有機発光素子に流れる駆動電流を制御する駆動トランジスタ、及び駆動トランジスタのゲート－ソース間電圧をプログラミングする少なくとも一つ以上のスイッチトランジスタを含む。駆動トランジスタのソース電極は、高電位電圧ラインに連結されており、駆動電流は、高電位電圧の変動に影響を受ける。
そこで、有機発光表示装置が大面積化されるにつれ、高電位電圧ラインの抵抗により高電位電圧の降下が起こる。これによって、高電位電圧に影響を受ける駆動電流は不安定になる。従って、従来の有機発光表示装置は、画素の輝度が不均一になる問題点が発生する。
特開２０１８－２０５７０７号公報
本発明の発明者らは、上述したように駆動電流の不安定を最小化するために、画素回路を新たに設計した有機発光表示装置を発明した。
そこで、本発明が解決しようとする課題は、有機発光素子の駆動電流を安定化させることができる有機発光表示装置を提供することである。
本発明が解決しようとする他の課題は、大面積の有機発光表示装置の画素輝度を均一化できる表示装置を提供することである。
本発明の課題は、以上において言及した課題に制限されず、言及されていないまた他の課題は、下記の記載から当業者に明確に理解され得るだろう。
前述したような課題を解決するために、本発明の一実施例に係る有機発光表示装置は、表示パネルに複数の画素が配置され、複数の画素それぞれは、駆動電流により発光する有機発光素子、駆動電流を制御し、第１ノードであるソース電極、第２ノードであるゲート電極、及び第３ノードであるドレイン電極を含む駆動トランジスタ、第２ノード及び第３ノードをダイオードコネクティングさせる第１トランジスタ、第１ノードにデータ電圧を印加する第２トランジスタ、第２ノードに高電位駆動電圧ＶＤＤを印加する第３トランジスタ、駆動トランジスタと有機発光素子間の電流パスを形成する第４トランジスタ、駆動トランジスタに初期化電圧Ｖｉｎｉを印加する第５トランジスタ、有機発光素子のアノード電極である第４ノードにリセット電圧ＶＡＲを印加する第６トランジスタ、第２ノードに連結される一電極及び第５ノードに連結される他の電極を備えるストレージキャパシタ、第５ノードに高電位駆動電圧を印加する第７トランジスタ、及び第５ノードに基準電圧Ｖｒｅｆを印加する第８トランジスタを含み、大面積有機発光表示装置の画素輝度を均一化することができる。
その他の実施例の具体的な事項は、詳細な説明及び図面に含まれている。
本発明は、駆動トランジスタの閾値電圧及び高電位駆動電圧の変化量に関係なく有機発光素子の駆動電流を制御でき、一定の輝度を具現することができる。
本発明は、駆動トランジスタにバイアスストレスを印加して、駆動トランジスタのヒステリシス効果を緩和することができる。
本発明は、別途のオンバイアスストレス電圧を印加するための配線が不要であるので、パネルの解像度が上昇し得るだけではなく、ベゼル領域の減少もまた図ることができる。
本発明は、有機発光素子のアノード電極に一定の電圧レベルを維持でき、有機発光表示装置の輝度変化は最小化されて映像品質が上昇し得る。
本発明に係る効果は、以上において例示された内容により制限されず、さらに多様な効果が本発明内に含まれている。
本発明の一実施例に係る有機発光表示装置のブロック図である。 本発明の一実施例に係る有機発光表示装置の画素を示す回路図である。 リフレッシュフレームの間、本発明の一実施例に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。 リセットフレームの間、本発明の一実施例に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。 オンバイアスストレス期間の間、本発明の一実施例に係る有機発光表示装置の画素の回路図である。 イニシャル期間の間、本発明の一実施例に係る有機発光表示装置の画素の回路図である。 サンプリング期間の間、本発明の一実施例に係る有機発光表示装置の画素の回路図である。 エミッション期間の間、本発明の一実施例に係る有機発光表示装置の画素の回路図である。 従来の有機発光表示装置の領域別の輝度を示す図である。 本発明の一実施例に係る有機発光表示装置の領域別の輝度を示す図である。 本発明の他の実施例に係る有機発光表示装置の画素を示す回路図である。 リフレッシュフレームの間、本発明の他の実施例に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。 リセットフレームの間、本発明の他の実施例に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。 オンバイアスストレス期間の間、本発明の他の実施例に係る有機発光表示装置の画素の回路図である。 イニシャル期間の間、本発明の他の実施例に係る有機発光表示装置の画素の回路図である。 サンプリング期間の間、本発明の他の実施例に係る有機発光表示装置の画素の回路図である。 エミッション期間の間、本発明の他の実施例に係る有機発光表示装置の画素の回路図である。 本発明のまた他の実施例（第３実施例）に係る有機発光表示装置の画素を示す回路図である。 リフレッシュフレームの間、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。 リセットフレームの間、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。 オンバイアスストレス期間の間、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置の画素の回路図である。 イニシャル期間の間、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置の画素の回路図である。 サンプリング期間の間、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置の画素の回路図である。 エミッション期間の間、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置の画素の回路図である。 本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の画素を示す回路図である。 リフレッシュフレームの間、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。 リセットフレームの間、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。 オンバイアスストレス期間の間、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の画素の回路図である。 イニシャル期間の間、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の画素の回路図である。 サンプリング期間の間、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の画素の回路図である。 エミッション期間の間、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の画素の回路図である。 本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の画素を示す回路図である。 本発明のまた他の実施例（第５実施例）に係る有機発光表示装置の画素を示す回路図である。 リフレッシュフレームの間、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。 リセットフレームの間、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。 オンバイアスストレス期間の間、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置の画素の回路図である。 イニシャル期間の間、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置の画素の回路図である。 サンプリング期間の間、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置の画素の回路図である。 エミッション期間の間、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置の画素の回路図である。
本発明の利点及び特徴、そして、それらを達成する方法は、添付の図面と共に詳細に後述されている実施例を参照すると、明確になるだろう。しかし、本発明は、以下において開示される実施例に制限されるものではなく、互いに異なる多様な形状に具現され、単に、本実施例は、本発明の開示が完全なものとなるようにし、本発明の属する技術の分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範疇により定義されるだけである。
本発明の実施例を説明するための図面に開示された形状、大きさ、比率、角度、個数等は、例示的なものであるので、本発明は、図示された事項に制限されるものではない。明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。また、本発明を説明するにあたって、関連した公知技術についての具体的な説明が本発明の要旨を不要に濁す恐れがあると判断される場合、その詳細な説明は省略する。本発明上において言及された「含む」、「有する」、「なされる」等が使用される場合、「～だけ」が使用されない以上、他の部分が加えられ得る。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合を含む。
構成要素を解釈するにあたって、別途の明示的な記載がなくても誤差範囲を含むものと解釈する。
位置関係についての説明である場合、例えば、「～上に」、「～上部に」、「～下部に」、「～隣に」等と二部分の位置関係が説明される場合、「すぐ」または「直接」が使用されない以上、二部分の間に一つ以上の他の部分が位置してもよい。
素子または層が他の素子または層の「上（ｏｎ）」と称されるものは、他の素子のすぐ上または中間に他の層または他の素子を介在した場合をいずれも含む。
また、第１、第２等が多様な構成要素を述べるために使用されるが、これらの構成要素は、これらの用語により制限されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用するものである。従って、以下において言及される第１構成要素は、本発明の技術的思想内で第２構成要素であってもよい。
明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。
図面で示された各構成の大きさ及び厚さは、説明の便宜のために示されたものであり、本発明は、示された構成の大きさ及び厚さに必ずしも限定されるものではない。
本発明の様々な実施例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、技術的に多様な連動及び駆動が可能であり、各実施例が互いに対して独立して実施可能であってもよく、関連関係で共に実施してもよい。
以下においては、図面を参照して本発明について詳細に検討する。
図１は、本発明の一実施例に係る有機発光表示装置のブロック図である。
図１を参照すると、本発明の一実施例に係る有機発光表示装置は、表示パネル１００、タイミング制御回路２００、データドライバ３００、及びゲートドライバ４０１、４０２を含む。
表示パネル１００は、画像を表示する表示領域Ａ／Ａと、表示領域Ａ／Ａの外側に位置し、各種の信号ラインとゲートドライバ４０１、４０２が配置された非表示領域Ｎ／Ａを含む。
表示領域Ａ／Ａには、画像を表示するために、複数個の画素Ｐが配置される。そして、表示領域Ａ／Ａには、第１方向に配置されたｎ個のゲートラインＧＬ１～ＧＬｎと第１方向と異なる方向に配置されたｍ個のデータラインＤＬ１～ＤＬｍが配置される。複数の画素Ｐは、ｎ個のゲートラインＧＬ１～ＧＬｎ及びｍ個のデータラインＤＬ１～ＤＬｍと電気的に連結される。そこで、ゲートラインＧＬ１～ＧＬｎとデータラインＤＬ１～ＤＬｍを通してそれぞれの画素Ｐにゲート電圧及びデータ電圧が印加される。そして、それぞれの画素Ｐは、ゲート電圧及びデータ電圧により階調を具現する。最終的に、それぞれの画素Ｐが表示する階調により、表示領域Ａ／Ａには画像が表示される。
非表示領域Ｎ／Ａには、表示領域Ａ／Ａに配置された画素Ｐの動作を制御する信号を伝達する各種の信号ラインＧＬ１～ＧＬｎ及びＤＬ１～ＤＬｍとゲートドライバ４０１、４０２が配置される。
タイミング制御回路２００は、ホストシステムから受信された入力映像信号ＲＧＢをデータドライバ３００に伝送する。
タイミング制御回路２００は、映像データＲＧＢと共に受信されるクロック信号ＤＣＬＫ、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、及びデータイネーブル信号ＤＥ等のタイミング信号を利用してゲートドライバ４０１、４０２及びデータドライバ３００の動作タイミングを制御するための制御信号ＧＣＳ、ＤＣＳを生成する。ここで、水平同期信号Ｈｓｙｎｃは、画面の一つの水平線を表示するにかかる時間を示す信号であり、垂直同期信号Ｖｓｙｎｃは、一つのフレームの画面を表示するにかかる時間を示す信号であり、データイネーブル信号ＤＥは、表示パネル１００に定義された画素Ｐにデータ電圧を供給する期間を示す信号である。
改めて説明すると、タイミング制御回路２００は、タイミング信号の印加を受けて、ゲートドライバ４０１、４０２にゲート制御信号ＧＣＳを出力し、データドライバ３００にデータ制御信号ＤＣＳを出力する。
データドライバ３００は、データ制御信号ＤＣＳの印加を受けて、データラインＤＬ１～ＤＬｍにデータ電圧を出力する。
具体的に、データドライバ３００は、データ制御信号ＤＣＳによってサンプリング信号を生成し、映像データＲＧＢをサンプリング信号によってラッチしてデータ電圧に変更した後、ソース出力イネーブル（Ｓｏｕｒｃｅ Ｏｕｔｐｕｔ Ｅｎａｂｌｅ；ＳＯＥ）信号に応答してデータ電圧をデータラインＤＬ１～ＤＬｍに供給する。
データドライバ３００は、チップオングラス（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ；ＣＯＧ）方式で表示パネル１００のボンディングパッドに連結されるか、表示パネル１００に直接配置されてもよく、場合によって表示パネル１００に集積化されて配置されてもよい。また、データドライバ３００は、チップオンフィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ；ＣＯＦ）方式で配置され得る。
ゲートドライバ４０１、４０２は、ゲート制御信号ＧＣＳによって順次にゲートラインＧＬ１～ＧＬｎにゲート電圧に該当するスキャン信号、発光信号及びリセット信号を供給する。
一般的なゲートドライバ４０１、４０２は、表示パネル１００と独立して形成され、多様な方式で表示パネルと電気的に連結され得る。ただし、本発明の一実施例に係る有機発光表示装置のゲートドライバ４０１、４０２は、表示パネル１００の基板製造時に薄膜パターン形態に形成され、非表示領域Ｎ／Ａ上にゲートインパネル（Ｇａｔｅ Ｉｎ Ｐａｎｅｌ；ＧＩＰ）方式で内蔵され得る。
そして、ゲートドライバ４０１、４０２は、表示パネル１００の両側に配置される第１ゲートドライバ４０１及び第２ゲートドライバ４０２に分離され得る。
具体的に、第１ゲートドライバ４０１は、複数の画素Ｐにスキャン信号及びリセット信号を供給する。そこで、第１ゲートドライバ４０１は、複数のスキャン駆動ステージ及び複数のリセット駆動ステージを含むことができる。そして、複数のスキャン駆動ステージは、複数の画素Ｐにスキャン信号を供給し、複数のリセット駆動ステージは、複数の画素Ｐにリセット信号を供給する。
そして、第２ゲートドライバ４０２は、複数の画素Ｐにスキャン信号及び発光信号を供給する。そこで、第２ゲートドライバ４０２は、複数のスキャン駆動ステージ及び複数の発光駆動ステージを含むことができる。そして、複数のスキャン駆動ステージは、複数の画素Ｐにスキャン信号を供給し、複数の発光駆動ステージは、複数の画素Ｐに発光信号を供給する。
以下においては、複数の画素Ｐの構成及び駆動方式について具体的に説明する。
複数の画素Ｐそれぞれを構成するスイッチ素子は、ｎタイプまたはｐタイプのＭＯＳＦＥＴ構造のトランジスタに具現され得る。以下の実施例において、ｎタイプのトランジスタを例示したが、本発明は、これに限定されない。
付加的に、トランジスタは、ゲート（ｇａｔｅ）電極、ソース（ｓｏｕｒｃｅ）電極、及びドレイン（ｄｒａｉｎ）電極を含む３電極素子である。ソース電極は、キャリア（ｃａｒｒｉｅｒ）をトランジスタに供給する電極である。トランジスタ内でキャリアはソース電極から流れ始める。ドレイン電極は、トランジスタでキャリアが外部に出る電極である。即ち、ＭＯＳＦＥＴでのキャリアの流れは、ソース電極からドレイン電極に流れる。ｎタイプのＭＯＳＦＥＴ（ＮＭＯＳ）の場合、キャリアが電子（ｅｌｅｃｔｒｏｎ）であるため、ソース電極からドレイン電極に電子が流れることができるようにソース電極の電圧がドレイン電極の電圧より低い。ｎタイプのＭＯＳＦＥＴで電子がソース電極からドレイン電極の方に流れるため、電流の方向は、ドレイン電極からソース電極の方に流れる。ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）の場合、キャリアが正孔（ｈｏｌｅ）であるため、ソース電極からドレイン電極に正孔が流れることができるようにソース電極の電圧がドレイン電極の電圧より高い。ｐタイプのＭＯＳＦＥＴで正孔がソース電極からドレイン電極の方に流れるため、電流がソース電極からドレイン電極の方に流れる。ＭＯＳＦＥＴのソース電極とドレイン電極は、固定されたものではないということに注意すべきである。例えば、ＭＯＳＦＥＴのソース電極とドレイン電極は、印加電圧によって変更され得る。以下の実施例において、トランジスタのソース電極とドレイン電極によって発明が限定されてはならない。
図２は、本発明の一実施例に係る有機発光表示装置の画素を示す回路図である。
画素Ｐそれぞれは、有機発光素子ＯＬＥＤ、駆動トランジスタＤＴ、第１～第９トランジスタＴ１～Ｔ９、及びキャパシタＣｓｔを含む。
有機発光素子ＯＬＥＤは、駆動トランジスタＤＴから供給される駆動電流により発光する。有機発光素子ＯＬＥＤのアノード電極とカソード電極との間には、多層の有機化合物層が形成される。有機化合物層は、少なくとも一つの正孔伝達層及び電子伝達層と、発光層（Ｅｍｉｓｓｉｏｎ ｌａｙｅｒ、ＥＭＬ）を含むことができる。ここで、正孔伝達層は、発光層に正孔を注入するか正孔を伝達する層であり、例えば、正孔注入層（Ｈｏｌｅ ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ、ＨＩＬ）、正孔輸送層（Ｈｏｌｅ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ、ＨＴＬ）、及び電子阻止層（Ｅｌｅｃｔｒｏｎ ｂｌｏｃｋｉｎｇ ｌａｙｅｒ、ＥＢＬ）等であってよい。そして、電子伝達層は、発光層に電子を注入するか電子を伝達する層であり、例えば、電子輸送層（Ｅｌｅｃｔｒｏｎ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ、ＥＴＬ）、電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ、ＥＩＬ）、及び正孔阻止層（Ｈｏｌｅ ｂｌｏｃｋｉｎｇ ｌａｙｅｒ、ＨＢＬ）等であってよい。有機発光素子ＯＬＥＤのアノード電極は、第４ノードＮ４に接続され、有機発光素子のカソード電極は、低電位駆動電圧ＶＳＳの入力端に接続される。
駆動トランジスタＤＴは、自身のソース－ゲート間電圧Ｖｓｇによって有機発光素子ＯＬＥＤに印加される駆動電流を制御する。駆動トランジスタＤＴは、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。そして、駆動トランジスタＤＴのソース電極は、第１ノードＮ１に接続され、ゲート電極は、第２ノードＮ２に接続され、ドレイン電極は、第３ノードＮ３に接続される。
第１トランジスタＴ１は、ゲート電極及びドレイン電極をダイオードコネクティングさせる。第１トランジスタＴ１は、漏れ電流を最小化させるために、ｎタイプのＭＯＳＦＥＴ（ＮＭＯＳ）であってよく、酸化物（Ｏｘｉｄｅ）薄膜トランジスタであってよい。第１トランジスタＴ１は、第３ノードＮ３に接続されるドレイン電極、第２ノードＮ２に接続されるソース電極、及び第１スキャン信号ＳＣ１（ｎ）を伝送する第１スキャン信号ラインに接続するゲート電極を含む。そこで、第１トランジスタＴ１は、ターンオンレベルであるハイレベルの第１スキャン信号ＳＣ１（ｎ）に応答して、駆動トランジスタＤＴのゲート電極及びドレイン電極をダイオードコネクティングさせる。
第２トランジスタＴ２は、データラインから供給を受けるデータ電圧Ｖｄａｔａを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。第２トランジスタＴ２は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第２トランジスタＴ２は、データラインに連結されるソース電極、第１ノードＮ１に連結されるドレイン電極、及び第２スキャン信号ＳＣ２（ｎ）を伝送する第２スキャン信号ラインに連結されるゲート電極を含む。そこで、第２トランジスタＴ２は、ターンオンレベルであるローレベルの第２スキャン信号ＳＣ２（ｎ）に応答して、データラインから供給を受けるデータ電圧Ｖｄａｔａを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。
第３トランジスタＴ３は、高電位駆動電圧ＶＤＤを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。第３トランジスタＴ３は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第３トランジスタＴ３は、高電位駆動電圧ＶＤＤを伝送する高電位駆動電圧ラインに連結されるソース電極、第１ノードＮ１に連結されるドレイン電極、及び発光信号ＥＭ（ｎ）を伝送する発光信号ラインに連結されるゲート電極を含む。そこで、第３トランジスタＴ３は、ターンオンレベルであるローレベルの発光信号ＥＭ（ｎ）に応答して高電位駆動電圧ＶＤＤを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。
第４トランジスタＴ４は、駆動トランジスタＤＴと有機発光素子ＯＬＥＤ間の電流パスを形成する。第４トランジスタＴ４は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第４トランジスタＴ４は、第３ノードＮ３に接続するソース電極、第４ノードＮ４に接続するドレイン電極、及び発光信号ＥＭ（ｎ）を伝送する発光信号ラインに接続するゲート電極を含む。第４トランジスタＴ４は、発光信号ＥＭ（ｎ）に応答して第４トランジスタＴ４のソース電極である第３ノードＮ３と第４トランジスタＴ４のドレイン電極である第４ノードＮ４間の電流パスを形成する。そこで、第４トランジスタＴ４は、ターンオンレベルであるローレベルの発光信号ＥＭ（ｎ）に応答して駆動トランジスタＤＴと有機発光素子ＯＬＥＤ間の電流パスを形成する。
第５トランジスタＴ５は、初期化電圧Ｖｉｎｉを駆動トランジスタＤＴのドレイン電極である第３ノードＮ３に印加する。第５トランジスタＴ５は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第５トランジスタＴ５は、初期化電圧Ｖｉｎｉを伝送する初期化電圧ラインに接続するソース電極、第３ノードＮ３に接続するドレイン電極、及び第４スキャン信号ＳＣ４（ｎ）を伝送する第４スキャン信号ラインに接続するゲート電極を含む。そこで、第５トランジスタＴ５は、ターンオンレベルであるローレベルの第４スキャン信号ＳＣ４（ｎ）に応答して初期化電圧Ｖｉｎｉを駆動トランジスタＤＴのドレイン電極である第３ノードＮ３に印加する。
第６トランジスタＴ６は、リセット電圧ＶＡＲを有機発光素子のアノードである第４ノードＮ４に印加する。第６トランジスタＴ６は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第６トランジスタＴ６は、リセット電圧ＶＡＲを伝送するリセット電圧ラインに接続するソース電極、第４ノードＮ４に接続するドレイン電極、及び第３スキャン信号ＳＣ３（ｎ）を伝送する第３スキャン信号ラインに接続するゲート電極を含む。そこで、第６トランジスタＴ６は、ターンオンレベルであるローレベルの第３スキャン信号ＳＣ３（ｎ）に応答してリセット電圧ＶＡＲを有機発光素子のアノードである第４ノードＮ４に印加する。
第７トランジスタＴ７は、高電位駆動電圧ＶＤＤを第５ノードＮ５に印加する。第７トランジスタＴ７は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第７トランジスタＴ７は、高電位駆動電圧ＶＤＤを伝送する高電位駆動電圧ラインに連結されるソース電極、第５ノードＮ５に連結されるドレイン電極、及び発光信号ＥＭ（ｎ）を伝送する発光信号ラインに連結されるゲート電極を含む。そこで、第７トランジスタＴ７は、ターンオンレベルであるローレベルの発光信号ＥＭ（ｎ）に応答して高電位駆動電圧ＶＤＤを第５ノードＮ５に印加する。
第８トランジスタＴ８は、基準電圧Ｖｒｅｆを第５ノードＮ５に印加する。第８トランジスタＴ８は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第８トランジスタＴ８は、基準電圧Ｖｒｅｆを伝送する基準電圧ラインに連結されるソース電極、第５ノードＮ５に連結されるドレイン電極、及び第５スキャン信号ＳＣ５（ｎ）を伝送する第５スキャン信号ラインに連結されるゲート電極を含む。そこで、第８トランジスタＴ８は、ターンオンレベルであるローレベルの第５スキャン信号ＳＣ５（ｎ）に応答して基準電圧Ｖｒｅｆを第５ノードＮ５に印加する。
第９トランジスタＴ９は、ストレス電圧ＶＯＢＳを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。第９トランジスタＴ９は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。ストレス電圧ＶＯＢＳを伝送するストレス電圧ラインに連結されるソース電極、第１ノードＮ１に連結されるドレイン電極、及び第３スキャン信号ＳＣ３（ｎ）を伝送する第３スキャン信号ラインに連結されるゲート電極を含む。そこで、第９トランジスタＴ９は、ターンオンレベルであるローレベルの第３スキャン信号ＳＣ３（ｎ）に応答して、ストレス電圧ＶＯＢＳを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。
ストレージキャパシタＣｓｔは、第２ノードＮ２に連結される第１電極及び第５ノードＮ５に連結される第２電極を含む。即ち、ストレージキャパシタＣｓｔの一電極は、駆動トランジスタＤＴのゲート電極に連結され、ストレージキャパシタＣｓｔの他の電極は、第７トランジスタＴ７及び第８トランジスタＴ８に連結される。
図３は、リフレッシュフレームの間、本発明の一実施例に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。図４は、リセットフレームの間、本発明の一実施例に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。図５ａは、オンバイアスストレス期間の間、本発明の一実施例に係る有機発光表示装置の画素の回路図である。図５ｂは、イニシャル期間の間、本発明の一実施例に係る有機発光表示装置の画素の回路図である。
図５ｃは、サンプリング期間の間、本発明の一実施例に係る有機発光表示装置の画素の回路図である。図５ｄは、エミッション期間の間、本発明の一実施例に係る有機発光表示装置の画素の回路図である。
図２乃至図５ｄを参照して、本発明の一実施例に係る有機発光表示装置の駆動を検討すると、下記のとおりである。
本発明の一実施例に係る有機発光表示装置は、リフレッシュフレームとリセットフレームとに分離駆動され得る。リフレッシュフレームでは、それぞれの画素Ｐにデータ電圧Ｖｄａｔａをプログラミングし、有機発光素子ＯＬＥＤが発光する。そして、リセットフレームは、垂直ブランクフレームであってよく、リセットフレームの間に有機発光素子ＯＬＥＤのアノードをリセットする。
本発明の一実施例に係る有機発光表示装置において、リフレッシュフレームは、オンバイアスストレス期間（以下、「ストレス期間」と命名する）Ｔｏｂｓ、イニシャル期間Ｔｉ、サンプリング期間Ｔｓ、及びエミッション期間Ｔｅに区分され得る。ストレス期間Ｔｏｂｓは、駆動トランジスタＤＴのソース電極である第１ノードＮ１にバイアスストレスを与える期間である。イニシャル期間Ｔｉは、駆動トランジスタＤＴのドレイン電極である第３ノードＮ３の電圧を初期化する期間である。サンプリング期間Ｔｓは、駆動トランジスタＤＴの閾値電圧Ｖｔｈをサンプリングし、データ電圧Ｖｄａｔａをプログラミングする期間である。エミッション期間Ｔｅは、プログラミングされた駆動トランジスタＤＴのソース－ゲート間電圧による駆動電流によって有機発光素子ＯＬＥＤを発光させる期間である。
具体的に、図３及び図５ａを参照すると、１番目のストレス区間Ｔｏｂｓの間、第３スキャン信号ＳＣ３（ｎ）は、ターンオンレベルであるローレベルであり、第５スキャン信号ＳＣ５（ｎ）は、ターンオンレベルであるローレベルである。そこで、第６トランジスタＴ６はターンオンされ、第４ノードＮ４にリセット電圧を印加する。即ち、有機発光素子ＯＬＥＤのアノード電極は、リセット電圧ＶＡＲにリセットされる。そして、第８トランジスタＴ８はターンオンされ、第５ノードＮ５に基準電圧Ｖｒｅｆを印加する。そして、第９トランジスタＴ９はターンオンされ、第１ノードＮ１にオンバイアスストレス電圧（以下、「ストレス電圧」と命名する）ＶＯＢＳを印加する。ストレス電圧ＶＯＢＳは、有機発光素子ＯＬＥＤの動作電圧より十分に高い電圧範囲内で選択でき、高電位駆動電圧ＶＤＤと同じか低い電圧に設定され得る。即ち、ストレス区間Ｔｏｂｓの間、駆動トランジスタＤＴのソース電極である第１ノードＮ１にバイアスストレスを印加して、駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓを下降させることができる。そこで、ストレス区間Ｔｏｂｓの間、駆動トランジスタＤＴのソースドレイン電流Ｉｄｓを流れるようにすることで、駆動トランジスタＤＴのヒステリシスを緩和することができる。
ただし、１番目のストレス区間Ｔｏｂｓは、これに限定されず、第４スキャン信号ＳＣ４（ｎ）がターンオンレベルであるローレベルに転換される時点まで延び得る。
そして、図３及び図５ｂを参照すると、イニシャル期間Ｔｉの間、第１スキャン信号ＳＣ１（ｎ）は、ターンオンレベルであるハイレベルであり、第４スキャン信号ＳＣ４（ｎ）は、ターンオンレベルであるローレベルであり、第５スキャン信号ＳＣ５（ｎ）は、ターンオンレベルであるローレベルである。そこで、第１トランジスタＴ１及び第５トランジスタＴ５はターンオンされ、第２ノードＮ２に初期化電圧Ｖｉｎｉを印加する。その結果、駆動トランジスタＤＴのゲート電極は、初期化電圧Ｖｉｎｉに初期化される。初期化電圧Ｖｉｎｉは、有機発光素子ＯＬＥＤの動作電圧より十分に低い電圧範囲内で選択でき、低電位駆動電圧ＶＳＳと同じか低い電圧に設定され得る。そして、イニシャル期間Ｔｉで、第８トランジスタＴ８は依然としてターンオンされ、第５ノードＮ５には基準電圧Ｖｒｅｆが維持される。そして、イニシャル期間Ｔｉで、第２スキャン信号ＳＣ２（ｎ）、第３スキャン信号ＳＣ３（ｎ）、及び発光信号ＥＭ（ｎ）は、ターンオフレベルであるハイレベルであるので、第２トランジスタＴ２、第３トランジスタＴ３、及び第９トランジスタＴ９はターンオフされ、第１ノードＮ１は、ストレス電圧ＶＯＢＳが印加されたままでフローティングされ得る。そこで、駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓは、Ｖｉｎｉ－ＶＯＢＳであってよい。
そして、図３及び図５ｃを参照すると、サンプリング期間Ｔｓの間、第１スキャン信号ＳＣ１（ｎ）は、ターンオンレベルであるハイレベルであり、第２スキャン信号ＳＣ２（ｎ）は、ターンオンレベルであるローレベルであり、第５スキャン信号ＳＣ５（ｎ）は、ターンオンレベルであるローレベルである。そして、サンプリング期間Ｔｓの間、第２トランジスタＴ２はターンオンされ、データ電圧Ｖｄａｔａは、第１ノードＮ１に印加される。そして、第１トランジスタＴ１もターンオンされることで、駆動トランジスタＤＴはダイオードコネクション（ｄｉｏｄｅ ｃｏｎｎｅｃｔｉｏｎ）され、駆動トランジスタＤＴゲート電極とドレイン電極がショートされることで、駆動トランジスタＤＴがダイオードのように動作する。
サンプリング期間Ｔｓで、駆動トランジスタＤＴのソース－ドレインの間には電流Ｉｄｓが流れる。駆動トランジスタＤＴのゲート電極とドレイン電極はダイオードコネクションされた状態であるため、ソース電極からドレイン電極に流れる電流によって第２ノードＮ２の電圧は駆動トランジスタＤＴのゲート－ソース間電圧ＶｇｓがＶｔｈである時まで上昇する。サンプリング期間Ｔｓの間に、第２ノードＮ２の電圧は、データ電圧Ｖｄａｔａと駆動トランジスタＤＴの閾値電圧Ｖｔｈの和に該当する電圧（Ｖｄａｔａ＋Ｖｔｈ）に充電される。
そして、図３及び図５ａを参照すると、２番目のストレス区間Ｔｏｂｓの間、第３スキャン信号ＳＣ３（ｎ）は、ターンオンレベルであるローレベルであり、第５スキャン信号ＳＣ５（ｎ）は、ターンオンレベルであるローレベルである。そこで、第６トランジスタＴ６はターンオンされ、第４ノードＮ４にリセット電圧を印加する。即ち、有機発光素子ＯＬＥＤのアノード電極は、リセット電圧ＶＡＲにリセットされる。そして、第９トランジスタＴ９はターンオンされ、第１ノードＮ１にストレス電圧ＶＯＢＳを印加する。即ち、ストレス区間Ｔｏｂｓの間、駆動トランジスタＤＴのソース電極である第１ノードＮ１にバイアスストレスを印加して、駆動トランジスタＤＴのヒステリシス効果を緩和することができる。２番目のストレス区間Ｔｏｂｓの間、第８トランジスタＴ８は依然としてターンオンされ、第５ノードＮ５には、依然として基準電圧Ｖｒｅｆが維持される。
そして、図３及び図５ｄを参照すると、エミッション期間Ｔｅの間、発光信号ＥＭ（ｎ）は、ターンオンレベルであるローレベルである。そこで、第３トランジスタＴ３はターンオンされ、第１ノードＮ１に高電位駆動電圧ＶＤＤを印加する。そして、第７トランジスタＴ７はターンオンされ、第５ノードＮ５に高電位駆動電圧ＶＤＤを印加する。即ち、第５ノードＮ５は、基準電圧Ｖｒｅｆから、高電位駆動電圧ＶＤＤに電圧が上昇する。そして、第２ノードＮ２は、貯蔵キャパシタＣｓｔを通して第５ノードＮ５とカップリングされているので、第２ノードＮ２には、第５ノードＮ５の電圧変化量（ＶＤＤ－Ｖｒｅｆ）が反映される。そこで、駆動トランジスタＤＴのゲート電極である第２ノードＮ２の電圧は、Ｖｄａｔａ＋Ｖｔｈ＋（ＶＤＤ－Ｖｒｅｆ）に変わる。そこで、駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓは、Ｖｄａｔａ＋Ｖｔｈ－Ｖｒｅｆであってよい。そして、第４トランジスタＴ４もターンオンされ、第３ノードＮ３及び第４ノードＮ４の電流パスを形成する。結局、駆動トランジスタＤＴのソース電極とドレイン電極を経由する駆動電流Ｉｏｌｅｄは、有機発光素子ＯＬＥＤに印加される。
エミッション期間Ｔｅの間、有機発光素子ＯＬＥＤに流れる駆動電流Ｉｏｌｅｄに対する関係式は、下記数１のようになる。
Ioled=k(Vgs-Vth)2=k(Vdata+Vth-Vref-Vth)2=k(Vdata-Vref)2 ・・・［数１］
数１において、ｋは、駆動トランジスタＤＴの電子移動度、寄生キャパシタンス、及びチャネル容量等により決定される比例定数を示す。
数１から見られるように、駆動電流Ｉｏｌｅｄの関係式には、駆動トランジスタＤＴの閾値電圧Ｖｔｈ成分及び高電位駆動電圧ＶＤＤ成分が全て消去される。これは、本発明による有機発光表示装置は、閾値電圧Ｖｔｈ及び高電位駆動電圧ＶＤＤが変わるとしても駆動電流Ｉｏｌｅｄは変わらないということを意味する。即ち、本発明の一実施例に係る有機発光表示装置は、閾値電圧Ｖｔｈ及び高電位駆動電圧ＶＤＤの変化量に関係なくデータ電圧をプログラミングすることができる。
そして、図４を参照すると、リセットフレームの間、第１スキャン信号ＳＣ１（ｎ）は、ターンオフレベルであるローレベルに維持され、第２スキャン信号ＳＣ２（ｎ）もターンオフレベルであるハイレベルに維持される。そこで、リセットフレームの間、それぞれの画素Ｐにデータ電圧Ｖｄａｔａをプログラミングせず、有機発光素子ＯＬＥＤが発光しない。
しかし、発光信号ＥＭ（ｎ）、第３スキャン信号ＳＣ３（ｎ）、第４スキャン信号ＳＣ４（ｎ）、及び第５スキャン信号ＳＣ５（ｎ）それぞれは、周期的にスイングする。即ち、第３スキャン信号ＳＣ３（ｎ）が周期的にスイングするので、リセットフレームは、複数のストレス期間Ｔｏｂｓを含むことができる。
即ち、リセットフレームの間、有機発光素子ＯＬＥＤのアノード電極は、リセット電圧ＶＡＲにリセットされるだけではなく、駆動トランジスタＤＴのソース電極である第１ノードＮ１にバイアスストレスを印加することができる。
結局、本発明の一実施例に係る有機発光表示装置において、リフレッシュフレーム及びリセットフレームにわたって有機発光素子ＯＬＥＤのアノード電極は周期的にリセットされ得る。そこで、低い周波数の駆動にも漏れ電流に起因した有機発光素子ＯＬＥＤのアノード電極の電圧の持続的な上昇は防止されるので、有機発光素子ＯＬＥＤのアノード電極は、一定の電圧レベルを維持することができる。従って、駆動周波数の転換にもかかわらず、有機発光表示装置の輝度変化は最小化されて映像品質が上昇し得る。
図６ａは、従来の有機発光表示装置の領域別の輝度を示す図である。図６ｂは、本発明の一実施例に係る有機発光表示装置の領域別の輝度を示す図である。
図６ａに示されたように、従来の有機発光表示装置において、領域別の最大輝度は１７７５ｎｉｔであり、領域別の最小輝度は１２２７ｎｉｔである。即ち、従来の有機発光表示装置においては、大面積化されるにつれ、高電位電圧ラインの抵抗により高電位電圧の降下によって、領域別の最大輝度に対比した領域別の最小輝度は６９％に落ちる。そこで、従来の有機発光表示装置は大面積化されるほど、領域別の輝度が不均一であるという問題点が発生した。
しかし、図６ｂに示されたように、本発明の一実施例に係る有機発光表示装置において、領域別の最大輝度は１３６７ｎｉｔであり、領域別の最小輝度は１２００ｎｉｔである。即ち、本発明の一実施例に係る有機発光表示装置は、領域別の最大輝度に対比した領域別の最小輝度は８８％に落ちる。本発明の一実施例に係る有機発光表示装置は、従来の有機発光表示装置に比して、領域別の最大輝度に対比した領域別の最小輝度の百分率が１９％程度上昇して、領域別の輝度が均一であり得る。
前述したように、本発明の一実施例に係る有機発光表示装置は、閾値電圧Ｖｔｈ及び高電位駆動電圧ＶＤＤの変化量に関係なくデータ電圧をプログラミングすることができる。即ち、有機発光表示装置が大面積化されるにつれ、高電位駆動電圧ＶＤＤが不安定であっても、本発明の一実施例に係る有機発光素子は、一定の輝度を具現することができる。
以下においては、本発明の他の実施例に係る有機発光表示装置について説明する。本発明の一実施例に係る有機発光表示装置のストレス電圧及び初期化電圧は、本発明の他の実施例に係る有機発光表示装置の初期化電圧に統合される点で差があるだけで、他の技術的特徴は同一である。そこで、本発明の他の実施例に係る有機発光表示装置と本発明の一実施例に係る有機発光表示装置の相違点を重点的に説明し、重複した部分についての説明は省略する。
＜本発明の他の実施例－第２実施例＞
図７は、本発明の他の実施例に係る有機発光表示装置の画素を示す回路図である。
本発明の他の実施例に係る有機発光表示装置の画素Ｐそれぞれは、有機発光素子ＯＬＥＤ、駆動トランジスタＤＴ、第１～第８トランジスタＴ１～Ｔ８、及びキャパシタＣｓｔを含む。
駆動トランジスタＤＴは、自身のソース－ゲート間電圧Ｖｓｇによって有機発光素子ＯＬＥＤに印加される駆動電流を制御する。駆動トランジスタＤＴは、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。そして、駆動トランジスタＤＴのソース電極は、第１ノードＮ１に接続され、ゲート電極は、第２ノードＮ２に接続され、ドレイン電極は、第３ノードＮ３に接続される。
第１トランジスタＴ１は、ゲート電極及びドレイン電極をダイオードコネクティングさせる。第１トランジスタＴ１は、漏れ電流を最小化させるために、ｎタイプのＭＯＳＦＥＴ（ＮＭＯＳ）であってよく、酸化物（Ｏｘｉｄｅ）薄膜トランジスタであってよい。第１トランジスタＴ１は、第３ノードＮ３に接続されるドレイン電極、第２ノードＮ２に接続されるソース電極、及び第１スキャン信号ＳＣ１（ｎ）を伝送する第１スキャン信号ラインに接続するゲート電極を含む。そこで、第１トランジスタＴ１は、ターンオンレベルであるハイレベルの第１スキャン信号ＳＣ１（ｎ）に応答して、駆動トランジスタＤＴのゲート電極及びドレイン電極をダイオードコネクティングさせる。
第２トランジスタＴ２は、データラインから供給を受けるデータ電圧Ｖｄａｔａを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。第２トランジスタＴ２は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第２トランジスタＴ２は、データラインに連結されるソース電極、第１ノードＮ１に連結されるドレイン電極、及び第２スキャン信号ＳＣ２（ｎ）を伝送する第２スキャン信号ラインに連結されるゲート電極を含む。そこで、第２トランジスタＴ２は、ターンオンレベルであるローレベルの第２スキャン信号ＳＣ２（ｎ）に応答して、データラインから供給を受けるデータ電圧Ｖｄａｔａを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。
第３トランジスタＴ３は、高電位駆動電圧ＶＤＤを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。第３トランジスタＴ３は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第３トランジスタＴ３は、高電位駆動電圧ＶＤＤを伝送する高電位駆動電圧ラインに連結されるソース電極、第１ノードＮ１に連結されるドレイン電極、及び発光信号ＥＭ（ｎ）を伝送する発光信号ラインに連結されるゲート電極を含む。そこで、第３トランジスタＴ３は、ターンオンレベルであるローレベルの発光信号ＥＭ（ｎ）に応答して高電位駆動電圧ＶＤＤを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。
第４トランジスタＴ４は、駆動トランジスタＤＴと有機発光素子ＯＬＥＤ間の電流パスを形成する。第４トランジスタＴ４は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第４トランジスタＴ４は、第３ノードＮ３に接続するソース電極、第４ノードＮ４に接続するドレイン電極、及び発光信号ＥＭ（ｎ）を伝送する発光信号ラインに接続するゲート電極を含む。第４トランジスタＴ４は、発光信号ＥＭ（ｎ）に応答して第４トランジスタＴ４のソース電極である第３ノードＮ３と第４トランジスタＴ４のドレイン電極である第４ノードＮ４間の電流パスを形成する。そこで、第４トランジスタＴ４は、ターンオンレベルであるローレベルの発光信号ＥＭ（ｎ）に応答して駆動トランジスタＤＴと有機発光素子ＯＬＥＤ間の電流パスを形成する。
第５トランジスタＴ５は、初期化電圧Ｖｉｎｉ（ｎ）を駆動トランジスタＤＴのドレイン電極である第３ノードＮ３に印加する。第５トランジスタＴ５は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第５トランジスタＴ５は、初期化電圧Ｖｉｎｉ（ｎ）を伝送する初期化電圧ラインに接続するソース電極、第３ノードＮ３に接続するドレイン電極、及び第３スキャン信号ＳＣ３（ｎ）を伝送する第３スキャン信号ラインに接続するゲート電極を含む。そこで、第５トランジスタＴ５は、ターンオンレベルであるローレベルの第３スキャン信号ＳＣ３（ｎ）に応答して初期化電圧Ｖｉｎｉ（ｎ）を駆動トランジスタＤＴのドレイン電極である第３ノードＮ３に印加する。本発明の他の実施例に係る有機発光表示装置は、本発明の一実施例に係る有機発光表示装置とは異なり初期化電圧Ｖｉｎｉ（ｎ）が周期的にスイングされる。即ち、本発明の他の実施例に係る有機発光表示装置において、初期化電圧Ｖｉｎｉ（ｎ）は、周期的にハイレベルとローレベルに転換され得る。
第６トランジスタＴ６は、リセット電圧ＶＡＲを有機発光素子のアノードである第４ノードＮ４に印加する。第６トランジスタＴ６は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第６トランジスタＴ６は、リセット電圧ＶＡＲを伝送するリセット電圧ラインに接続するソース電極、第４ノードＮ４に接続するドレイン電極、及び第３スキャン信号ＳＣ３（ｎ）を伝送する第３スキャン信号ラインに接続するゲート電極を含む。そこで、第６トランジスタＴ６は、ターンオンレベルであるローレベルの第３スキャン信号ＳＣ３（ｎ）に応答してリセット電圧ＶＡＲを有機発光素子のアノードである第４ノードＮ４に印加する。
第７トランジスタＴ７は、高電位駆動電圧ＶＤＤを第５ノードＮ５に印加する。第７トランジスタＴ７は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第７トランジスタＴ７は、高電位駆動電圧ＶＤＤを伝送する高電位駆動電圧ラインに連結されるソース電極、第５ノードＮ５に連結されるドレイン電極、及び発光信号ＥＭ（ｎ）を伝送する発光信号ラインに連結されるゲート電極を含む。そこで、第７トランジスタＴ７は、ターンオンレベルであるローレベルの発光信号ＥＭ（ｎ）に応答して高電位駆動電圧ＶＤＤを第５ノードＮ５に印加する。
第８トランジスタＴ８は、基準電圧Ｖｒｅｆを第５ノードＮ５に印加する。第８トランジスタＴ８は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第８トランジスタＴ８は、基準電圧Ｖｒｅｆを伝送する基準電圧ラインに連結されるソース電極、第５ノードＮ５に連結されるドレイン電極、及び第４スキャン信号ＳＣ４（ｎ）を伝送する第４スキャン信号ラインに連結されるゲート電極を含む。そこで、第８トランジスタＴ８は、ターンオンレベルであるローレベルの第４スキャン信号ＳＣ４（ｎ）に応答して基準電圧Ｖｒｅｆを第５ノードＮ５に印加する。
ストレージキャパシタＣｓｔは、第２ノードＮ２に連結される第１電極及び第５ノードＮ５に連結される第２電極を含む。即ち、ストレージキャパシタＣｓｔの一電極は、駆動トランジスタＤＴのゲート電極に連結され、ストレージキャパシタＣｓｔの他の電極は、第７トランジスタＴ７及び第８トランジスタＴ８に連結される。
図８は、リフレッシュフレームの間、本発明の他の実施例に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。図９は、リセットフレームの間、本発明の他の実施例に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。図１０ａは、オンバイアスストレス期間の間、本発明の他の実施例に係る有機発光表示装置の画素の回路図である。図１０ｂは、イニシャル期間の間、本発明の他の実施例に係る有機発光表示装置の画素の回路図である。図１０ｃは、サンプリング期間の間、本発明の他の実施例に係る有機発光表示装置の画素の回路図である。図１０ｄは、エミッション期間の間、本発明の他の実施例に係る有機発光表示装置の画素の回路図である。
図７乃至図１０ｄを参照して、本発明の他の実施例に係る有機発光表示装置の駆動を検討すると、下記のとおりである。
本発明の他の実施例に係る有機発光表示装置は、リフレッシュフレームとリセットフレームとに分離駆動され得る。リフレッシュフレームでは、それぞれの画素にデータ電圧Ｖｄａｔａをプログラミングし、有機発光素子ＯＬＥＤが発光する。そして、リセットフレームは、垂直ブランクフレームであってよく、リセットフレームの間に有機発光素子ＯＬＥＤのアノードをリセットする。
本発明の他の実施例に係る有機発光表示装置において、リフレッシュフレームは、ストレス期間Ｔｏｂｓ、イニシャル期間Ｔｉ、サンプリング期間Ｔｓ、及びエミッション期間Ｔｅに区分され得る。ストレス期間Ｔｏｂｓは、駆動トランジスタＤＴのソース電極である第１ノードＮ１にバイアスストレスを与える期間である。イニシャル期間Ｔｉは、駆動トランジスタＤＴのドレイン電極である第３ノードＮ３の電圧を初期化する期間である。サンプリング期間Ｔｓは、駆動トランジスタＤＴの閾値電圧Ｖｔｈをサンプリングし、データ電圧Ｖｄａｔａをプログラミングする期間である。エミッション期間Ｔｅは、プログラミングされた駆動トランジスタＤＴのソース－ゲート間電圧による駆動電流によって有機発光素子ＯＬＥＤを発光させる期間である。
具体的に、図８及び図１０ａを参照すると、１番目のストレス区間Ｔｏｂｓの間、第３スキャン信号ＳＣ３（ｎ）は、ターンオンレベルであるローレベルであり、第４スキャン信号ＳＣ４（ｎ）は、ターンオンレベルであるローレベルであり、初期化電圧Ｖｉｎｉ（ｎ）は、ハイレベルである。そこで、第６トランジスタＴ６はターンオンされ、第４ノードＮ４にリセット電圧を印加する。即ち、有機発光素子ＯＬＥＤのアノード電極は、リセット電圧ＶＡＲにリセットされる。そして、第８トランジスタＴ８はターンオンされ、第５ノードＮ５に基準電圧Ｖｒｅｆを印加する。そして、第５トランジスタＴ５はターンオンされ、第１ノードＮ１及び第３ノードＮ３にハイレベルの初期化電圧Ｖｉｎｉ（ｎ）を印加する。ハイレベルの初期化電圧Ｖｉｎｉ（ｎ）は、有機発光素子ＯＬＥＤの動作電圧より十分に高い電圧範囲内で選択でき、高電位駆動電圧ＶＤＤと同じか低い電圧に設定され得る。即ち、ストレス区間Ｔｏｂｓの間、駆動トランジスタＤＴのソース電極である第１ノードＮ１にバイアスストレスを印加して、駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓを下降させることができる。そこで、ストレス区間Ｔｏｂｓの間、駆動トランジスタＤＴのソースドレイン電流Ｉｄｓを流れるようにすることで、駆動トランジスタＤＴのヒステリシスを緩和することができる。
ただし、１番目のストレス区間Ｔｏｂｓは、これに限定されず、第３スキャン信号ＳＣ３（ｎ）がターンオフレベルであるハイレベルである区間まで延び得る。
そして、図８及び図１０ｂを参照すると、イニシャル期間Ｔｉの間、第１スキャン信号ＳＣ１（ｎ）は、ターンオンレベルであるハイレベルであり、第３スキャン信号ＳＣ３（ｎ）は、ターンオンレベルであるローレベルであり、第４スキャン信号ＳＣ４（ｎ）は、ターンオンレベルであるローレベルであり、初期化電圧Ｖｉｎｉ（ｎ）は、ローレベルである。そこで、第１トランジスタＴ１及び第５トランジスタＴ５はターンオンされ、第２ノードＮ２にローレベルの初期化電圧Ｖｉｎｉ（ｎ）を印加する。その結果、駆動トランジスタＤＴのゲート電極は、ローレベルの初期化電圧Ｖｉｎｉ（ｎ）に初期化される。ローレベルの初期化電圧Ｖｉｎｉ（ｎ）は、有機発光素子ＯＬＥＤの動作電圧より十分に低い電圧範囲内で選択でき、低電位駆動電圧ＶＳＳと同じか低い電圧に設定され得る。そして、イニシャル期間Ｔｉで、第８トランジスタＴ８は依然としてターンオンされ、第５ノードＮ５には基準電圧Ｖｒｅｆが維持される。そして、イニシャル期間Ｔｉで、第２スキャン信号ＳＣ２（ｎ）及び発光信号ＥＭ（ｎ）は、ターンオフレベルであるハイレベルであるので、第２トランジスタＴ２及び第３トランジスタＴ３はターンオフされ、第１ノードＮ１は、ハイレベルの初期化電圧Ｖｉｎｉ（ｎ）が印加されたままでフローティングされ得る。そこで、駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓは、ローレベルの初期化電圧Ｖｉｎｉ（ｎ）とハイレベルの初期化電圧Ｖｉｎｉ（ｎ）の差であってよい。
そして、図８及び図１０ｃを参照すると、サンプリング期間Ｔｓの間、第１スキャン信号ＳＣ１（ｎ）は、ターンオンレベルであるハイレベルであり、第２スキャン信号ＳＣ２（ｎ）は、ターンオンレベルであるローレベルであり、第４スキャン信号ＳＣ４（ｎ）は、ターンオンレベルであるローレベルである。そして、サンプリング期間Ｔｓの間、第２トランジスタＴ２はターンオンされ、データ電圧Ｖｄａｔａは、第１ノードＮ１に印加される。そして、第１トランジスタＴ１もターンオンされることで、駆動トランジスタＤＴはダイオードコネクション（ｄｉｏｄｅ ｃｏｎｎｅｃｔｉｏｎ）され、駆動トランジスタＤＴゲート電極とドレイン電極がショートされることで、駆動トランジスタＤＴがダイオードのように動作する。
サンプリング期間Ｔｓで、駆動トランジスタＤＴのソース－ドレインの間には電流Ｉｄｓが流れる。駆動トランジスタＤＴのゲート電極とドレイン電極はダイオードコネクションされた状態であるため、ソース電極からドレイン電極に流れる電流によって第２ノードＮ２の電圧は駆動トランジスタＤＴのゲート－ソース間電圧ＶｇｓがＶｔｈである時まで上昇する。サンプリング期間Ｔｓの間に、第２ノードＮ２の電圧は、データ電圧Ｖｄａｔａと駆動トランジスタＤＴの閾値電圧Ｖｔｈの和に該当する電圧（Ｖｄａｔａ＋Ｖｔｈ）に充電される。
そして、図８及び図１０ａを参照すると、２番目のストレス区間Ｔｏｂｓの間、第３スキャン信号ＳＣ３（ｎ）は、ターンオンレベルであるローレベルであり、第４スキャン信号ＳＣ４（ｎ）は、ターンオンレベルであるローレベルであり、初期化電圧Ｖｉｎｉ（ｎ）は、ハイレベルである。そこで、第６トランジスタＴ６はターンオンされ、第４ノードＮ４にリセット電圧を印加する。即ち、有機発光素子ＯＬＥＤのアノード電極は、リセット電圧ＶＡＲにリセットされる。そして、第５トランジスタＴ５はターンオンされ、第１ノードＮ１及び第３ノードＮ３にハイレベルの初期化電圧Ｖｉｎｉ（ｎ）を印加する。即ち、ストレス区間Ｔｏｂｓの間、駆動トランジスタＤＴのソース電極である第１ノードＮ１にバイアスストレスを印加して、駆動トランジスタＤＴのヒステリシス効果を緩和することができる。２番目のストレス区間Ｔｏｂｓの間、第８トランジスタＴ８は依然としてターンオンされ、第５ノードＮ５には、依然として基準電圧Ｖｒｅｆが維持される。
そして、図８及び図１０ｄを参照すると、エミッション期間Ｔｅの間、発光信号ＥＭ（ｎ）は、ターンオンレベルであるローレベルである。そこで、第３トランジスタＴ３はターンオンされ、第１ノードＮ１に高電位駆動電圧ＶＤＤを印加する。そして、第７トランジスタＴ７はターンオンされ、第５ノードＮ５に高電位駆動電圧ＶＤＤを印加する。即ち、第５ノードＮ５は、基準電圧Ｖｒｅｆから、高電位駆動電圧ＶＤＤに電圧が上昇する。そして、第２ノードＮ２は、貯蔵キャパシタＣｓｔを通して第５ノードＮ５とカップリングされているので、第２ノードＮ２には、第５ノードＮ５の電圧変化量（ＶＤＤ－Ｖｒｅｆ）が反映される。そこで、駆動トランジスタＤＴのゲート電極である第２ノードＮ２の電圧は、Ｖｄａｔａ＋Ｖｔｈ＋（ＶＤＤ－Ｖｒｅｆ）に変わる。そこで、駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓは、Ｖｄａｔａ＋Ｖｔｈ－Ｖｒｅｆであってよい。そして、第４トランジスタＴ４もターンオンされ、第３ノードＮ３及び第４ノードＮ４の電流パスを形成する。結局、駆動トランジスタＤＴのソース電極とドレイン電極を経由する駆動電流Ｉｏｌｅｄは、有機発光素子ＯＬＥＤに印加される。
エミッション期間Ｔｅの間、有機発光素子ＯＬＥＤに流れる駆動電流Ｉｏｌｅｄに対する関係式は、下記数１のようになる。
Ioled=k(Vgs-Vth)2=k(Vdata+Vth-Vref-Vth)2=k(Vdata-Vref)2 ・・・［数１］
数１において、ｋは、駆動トランジスタＤＴの電子移動度、寄生キャパシタンス、及びチャネル容量等により決定される比例定数を示す。
数１から見られるように、駆動電流Ｉｏｌｅｄの関係式には、駆動トランジスタＤＴの閾値電圧Ｖｔｈ成分及び高電位駆動電圧ＶＤＤ成分が全て消去される。これは、本発明による有機発光表示装置は、閾値電圧Ｖｔｈ及び高電位駆動電圧ＶＤＤが変わるとしても駆動電流Ｉｏｌｅｄは変わらないということを意味する。即ち、本発明の他の実施例に係る有機発光表示装置は、閾値電圧Ｖｔｈ及び高電位駆動電圧ＶＤＤの変化量に関係なくデータ電圧をプログラミングすることができる。
そして、図９を参照すると、リセットフレームの間、第１スキャン信号ＳＣ１（ｎ）は、ターンオフレベルであるローレベルに維持され、第２スキャン信号ＳＣ２（ｎ）もターンオフレベルであるハイレベルに維持される。そこで、リセットフレームの間、それぞれの画素Ｐにデータ電圧Ｖｄａｔａをプログラミングせず、有機発光素子ＯＬＥＤが発光しない。
しかし、発光信号ＥＭ（ｎ）、第３スキャン信号ＳＣ３（ｎ）、及び第４スキャン信号ＳＣ４（ｎ）それぞれは、周期的にスイングする。即ち、第３スキャン信号ＳＣ３（ｎ）が周期的にスイングするので、リセットフレームは、複数のストレス期間Ｔｏｂｓを含むことができる。
即ち、リセットフレームの間、有機発光素子ＯＬＥＤのアノード電極は、リセット電圧ＶＡＲにリセットされるだけではなく、駆動トランジスタＤＴのソース電極である第１ノードＮ１にバイアスストレスを印加することができる。
結局、本発明の他の実施例に係る有機発光表示装置において、リフレッシュフレーム及びリセットフレームにわたって有機発光素子ＯＬＥＤのアノード電極は周期的にリセットされ得る。そこで、低い周波数の駆動にも漏れ電流に起因した有機発光素子ＯＬＥＤのアノード電極の電圧の持続的な上昇は防止されるので、有機発光素子ＯＬＥＤのアノード電極は、一定の電圧レベルを維持することができる。従って、駆動周波数の転換にもかかわらず、有機発光表示装置の輝度変化は最小化されて映像品質が上昇し得る。
本発明の一実施例に係る有機発光表示装置のストレス電圧及び初期化電圧は、本発明の他の実施例に係る有機発光表示装置の初期化電圧に統合され得る。そこで、本発明の他の実施例に係る有機発光表示装置は、ストレス電圧を除くためのトランジスタが不要である。結局、発明の他の実施例に係る有機発光表示装置の画素構造は単純化され得る。
以下においては、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置について説明する。本発明のまた他の実施例（第３実施例）に係る有機発光表示装置と本発明の他の実施例に係る有機発光表示装置は、トランジスタに印加される信号で相違点があるだけで、他の技術的特徴は同一である。そこで、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置と本発明の他の実施例に係る有機発光表示装置の相違点を重点的に説明し、重複した部分についての説明は省略する。
＜本発明のまた他の実施例－第３実施例＞
図１１は、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置の画素を示す回路図である。
本発明のまた他の実施例（第３実施例）に係る有機発光表示装置の画素Ｐそれぞれは、有機発光素子ＯＬＥＤ、駆動トランジスタＤＴ、第１～第８トランジスタＴ１～Ｔ８、及びキャパシタＣｓｔを含む。
駆動トランジスタＤＴは、自身のソース－ゲート間電圧Ｖｓｇによって有機発光素子ＯＬＥＤに印加される駆動電流を制御する。駆動トランジスタＤＴは、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。そして、駆動トランジスタＤＴのソース電極は、第１ノードＮ１に接続され、ゲート電極は、第２ノードＮ２に接続され、ドレイン電極は、第３ノードＮ３に接続される。
第１トランジスタＴ１は、ゲート電極及びドレイン電極をダイオードコネクティングさせる。第１トランジスタＴ１は、漏れ電流を最小化させるために、ｎタイプのＭＯＳＦＥＴ（ＮＭＯＳ）であってよく、酸化物（Ｏｘｉｄｅ）薄膜トランジスタであってよい。第１トランジスタＴ１は、第３ノードＮ３に接続されるドレイン電極、第２ノードＮ２に接続されるソース電極、及び第１スキャン信号ＳＣ１（ｎ）を伝送する第１スキャン信号ラインに接続するゲート電極を含む。そこで、第１トランジスタＴ１は、ターンオンレベルであるハイレベルの第１スキャン信号ＳＣ１（ｎ）に応答して、駆動トランジスタＤＴのゲート電極及びドレイン電極をダイオードコネクティングさせる。
第２トランジスタＴ２は、データラインから供給を受けるデータ電圧Ｖｄａｔａを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。第２トランジスタＴ２は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第２トランジスタＴ２は、データラインに連結されるソース電極、第１ノードＮ１に連結されるドレイン電極、及び第２スキャン信号ＳＣ２（ｎ）を伝送する第２スキャン信号ラインに連結されるゲート電極を含む。そこで、第２トランジスタＴ２は、ターンオンレベルであるローレベルの第２スキャン信号ＳＣ２（ｎ）に応答して、データラインから供給を受けるデータ電圧Ｖｄａｔａを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。
第３トランジスタＴ３は、高電位駆動電圧ＶＤＤを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。第３トランジスタＴ３は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第３トランジスタＴ３は、高電位駆動電圧ＶＤＤを伝送する高電位駆動電圧ラインに連結されるソース電極、第１ノードＮ１に連結されるドレイン電極、及び第３スキャン信号ＳＣ３（ｎ）を伝送する第３スキャン信号ラインに連結されるゲート電極を含む。そこで、第３トランジスタＴ３は、ターンオンレベルであるローレベルの第３スキャン信号ＳＣ３（ｎ）に応答して高電位駆動電圧ＶＤＤを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。
第４トランジスタＴ４は、駆動トランジスタＤＴと有機発光素子ＯＬＥＤ間の電流パスを形成する。第４トランジスタＴ４は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第４トランジスタＴ４は、第３ノードＮ３に接続するソース電極、第４ノードＮ４に接続するドレイン電極、及び発光信号ＥＭ（ｎ）を伝送する発光信号ラインに接続するゲート電極を含む。第４トランジスタＴ４は、発光信号ＥＭ（ｎ）に応答して第４トランジスタＴ４のソース電極である第３ノードＮ３と第４トランジスタＴ４のドレイン電極である第４ノードＮ４間の電流パスを形成する。そこで、第４トランジスタＴ４は、ターンオンレベルであるローレベルの発光信号ＥＭ（ｎ）に応答して駆動トランジスタＤＴと有機発光素子ＯＬＥＤ間の電流パスを形成する。
第５トランジスタＴ５は、初期化電圧Ｖｉｎｉを駆動トランジスタＤＴのゲート電極である第２ノードＮ２に印加する。第５トランジスタＴ５は、漏れ電流を最小化させるために、ｎタイプのＭＯＳＦＥＴ（ＮＭＯＳ）であってよく、酸化物（Ｏｘｉｄｅ）薄膜トランジスタであってよい。第５トランジスタＴ５は、初期化電圧Ｖｉｎｉを伝送する初期化電圧ラインに接続するソース電極、第２ノードＮ２に接続するドレイン電極、及び前のステージの第１スキャン信号ＳＣ１（ｎ－１）を伝送する前のステージの第１スキャン信号ラインに接続するゲート電極を含む。そこで、第５トランジスタＴ５は、ターンオンレベルであるハイレベルの前のステージの第１スキャン信号ＳＣ１（ｎ－１）に応答して初期化電圧Ｖｉｎｉを駆動トランジスタＤＴのドレイン電極である第２ノードＮ２に印加する。
第６トランジスタＴ６は、リセット電圧ＶＡＲを有機発光素子のアノードである第４ノードＮ４に印加する。第６トランジスタＴ６は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第６トランジスタＴ６は、リセット電圧ＶＡＲを伝送するリセット電圧ラインに接続するソース電極、第４ノードＮ４に接続するドレイン電極、及び第４スキャン信号ＳＣ４（ｎ）を伝送する第４スキャン信号ラインに接続するゲート電極を含む。そこで、第６トランジスタＴ６は、ターンオンレベルであるローレベルの第４スキャン信号ＳＣ４（ｎ）に応答してリセット電圧ＶＡＲを有機発光素子のアノードである第４ノードＮ４に印加する。
第７トランジスタＴ７は、高電位駆動電圧ＶＤＤを第５ノードＮ５に印加する。第７トランジスタＴ７は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第７トランジスタＴ７は、高電位駆動電圧ＶＤＤを伝送する高電位駆動電圧ラインに連結されるソース電極、第５ノードＮ５に連結されるドレイン電極、及び発光信号ＥＭ（ｎ）を伝送する発光信号ラインに連結されるゲート電極を含む。そこで、第７トランジスタＴ７は、ターンオンレベルであるローレベルの発光信号ＥＭ（ｎ）に応答して高電位駆動電圧ＶＤＤを第５ノードＮ５に印加する。
第８トランジスタＴ８は、基準電圧Ｖｒｅｆを第５ノードＮ５に印加する。第８トランジスタＴ８は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第８トランジスタＴ８は、基準電圧Ｖｒｅｆを伝送する基準電圧ラインに連結されるソース電極、第５ノードＮ５に連結されるドレイン電極、及び第４スキャン信号ＳＣ４（ｎ）を伝送する第４スキャン信号ラインに連結されるゲート電極を含む。そこで、第８トランジスタＴ８は、ターンオンレベルであるローレベルの第４スキャン信号ＳＣ４（ｎ）に応答して基準電圧Ｖｒｅｆを第５ノードＮ５に印加する。
ストレージキャパシタＣｓｔは、第２ノードＮ２に連結される第１電極及び第５ノードＮ５に連結される第２電極を含む。即ち、ストレージキャパシタＣｓｔの一電極は、駆動トランジスタＤＴのゲート電極に連結され、ストレージキャパシタＣｓｔの他の電極は、第７トランジスタＴ７及び第８トランジスタＴ８に連結される。
図１２は、リフレッシュフレームの間、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。図１３は、リセットフレームの間、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。図１４ａは、オンバイアスストレス期間の間、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置の画素の回路図である。図１４ｂは、イニシャル期間の間、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置の画素の回路図である。図１４ｃは、サンプリング期間の間、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置の画素の回路図である。図１４ｄは、エミッション期間の間、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置の画素の回路図である。
図１１乃至図１４ｄを参照して、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置の駆動を検討すると、下記のとおりである。
本発明のまた他の実施例（第３実施例）に係る有機発光表示装置は、リフレッシュフレームとリセットフレームとに分離駆動され得る。リフレッシュフレームでは、それぞれの画素にデータ電圧Ｖｄａｔａをプログラミングし、有機発光素子ＯＬＥＤが発光する。そして、リセットフレームは、垂直ブランクフレームであってよく、リセットフレームの間に有機発光素子ＯＬＥＤのアノードをリセットする。
本発明のまた他の実施例（第３実施例）に係る有機発光表示装置において、リフレッシュフレームは、ストレス期間Ｔｏｂｓ、イニシャル期間Ｔｉ、サンプリング期間Ｔｓ、及びエミッション期間Ｔｅに区分され得る。ストレス期間Ｔｏｂｓは、駆動トランジスタＤＴのソース電極である第１ノードＮ１にバイアスストレスを与える期間である。イニシャル期間Ｔｉは、駆動トランジスタＤＴのドレイン電極である第３ノードＮ３の電圧を初期化する期間である。サンプリング期間Ｔｓは、駆動トランジスタＤＴの閾値電圧Ｖｔｈをサンプリングし、データ電圧Ｖｄａｔａをプログラミングする期間である。エミッション期間Ｔｅは、プログラミングされた駆動トランジスタＤＴのソース－ゲート間電圧による駆動電流によって有機発光素子ＯＬＥＤを発光させる期間である。
具体的に、図１２及び図１４ａを参照すると、１番目のストレス区間Ｔｏｂｓの間、第３スキャン信号ＳＣ３（ｎ）は、ターンオンレベルであるローレベルであり、第４スキャン信号ＳＣ４（ｎ）は、ターンオンレベルであるローレベルである。そこで、第６トランジスタＴ６はターンオンされ、第４ノードＮ４にリセット電圧を印加する。即ち、有機発光素子ＯＬＥＤのアノード電極は、リセット電圧ＶＡＲにリセットされる。そして、第８トランジスタＴ８はターンオンされ、第５ノードＮ５に基準電圧Ｖｒｅｆを印加する。そして、第３トランジスタＴ３はターンオンされ、第１ノードＮ１に高電位駆動電圧ＶＤＤを印加する。即ち、ストレス区間Ｔｏｂｓの間、駆動トランジスタＤＴのソース電極である第１ノードＮ１にバイアスストレスを印加して、駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓを下降させることができる。そこで、ストレス区間Ｔｏｂｓの間、駆動トランジスタＤＴのソースドレイン電流Ｉｄｓを流れるようにすることで、駆動トランジスタＤＴのヒステリシスを緩和することができる。
そして、図１２及び図１４ｂを参照すると、イニシャル期間Ｔｉの間、前のステージの第１スキャン信号ＳＣ１（ｎ－１）は、ターンオンレベルであるハイレベルであり、第４スキャン信号ＳＣ４（ｎ）は、ターンオンレベルであるローレベルである。そこで、第５トランジスタＴ５はターンオンされ、第２ノードＮ２に初期化電圧Ｖｉｎｉを印加する。その結果、駆動トランジスタＤＴのゲート電極は、初期化電圧Ｖｉｎｉに初期化される。初期化電圧Ｖｉｎｉは、有機発光素子ＯＬＥＤの動作電圧より十分に低い電圧範囲内で選択でき、低電位駆動電圧ＶＳＳと同じか低い電圧に設定され得る。そして、イニシャル期間Ｔｉで、第６トランジスタ及び第８トランジスタＴ８は依然としてターンオンされ、第４ノードＮ４にはリセット電圧ＶＡＲが維持され、第５ノードＮ５には基準電圧Ｖｒｅｆが維持される。そして、イニシャル期間Ｔｉで、第２スキャン信号ＳＣ２（ｎ）及び第３スキャン信号ＳＣ３（ｎ）は、ターンオフレベルであるハイレベルであるので、第２トランジスタＴ２及び第３トランジスタＴ３はターンオフされ、第１ノードＮ１は、高電位駆動電圧ＶＤＤが印加されたままでフローティングされ得る。そこで、駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓは、Ｖｉｎｉ－ＶＤＤであってよい。
そして、図１２及び図１４ｃを参照すると、サンプリング期間Ｔｓの間、第１スキャン信号ＳＣ１（ｎ）は、ターンオンレベルであるハイレベルであり、第２スキャン信号ＳＣ２（ｎ）は、ターンオンレベルであるローレベルであり、第４スキャン信号ＳＣ４（ｎ）は、ターンオンレベルであるローレベルである。そして、サンプリング期間Ｔｓの間、第２トランジスタＴ２はターンオンされ、データ電圧Ｖｄａｔａは、第１ノードＮ１に印加される。そして、第１トランジスタＴ１もターンオンされることで、駆動トランジスタＤＴはダイオードコネクション（ｄｉｏｄｅ ｃｏｎｎｅｃｔｉｏｎ）され、駆動トランジスタＤＴゲート電極とドレイン電極がショートされることで、駆動トランジスタＤＴがダイオードのように動作する。
サンプリング期間Ｔｓで、駆動トランジスタＤＴのソース－ドレインの間には電流Ｉｄｓが流れる。駆動トランジスタＤＴのゲート電極とドレイン電極はダイオードコネクションされた状態であるため、ソース電極からドレイン電極に流れる電流によって第２ノードＮ２の電圧は駆動トランジスタＤＴのゲート－ソース間電圧ＶｇｓがＶｔｈである時まで上昇する。サンプリング期間Ｔｓの間に、第２ノードＮ２の電圧は、データ電圧Ｖｄａｔａと駆動トランジスタＤＴの閾値電圧Ｖｔｈの和に該当する電圧（Ｖｄａｔａ＋Ｖｔｈ）に充電される。
そして、サンプリング期間Ｔｓで、第６トランジスタ及び第８トランジスタＴ８は依然としてターンオンされ、第４ノードＮ４にはリセット電圧ＶＡＲが維持され、第５ノードＮ５には基準電圧Ｖｒｅｆが維持される。
そして、図１２及び図１４ａを参照すると、２番目のストレス区間Ｔｏｂｓの間、第３スキャン信号ＳＣ３（ｎ）は、ターンオンレベルであるローレベルであり、第４スキャン信号ＳＣ４（ｎ）は、ターンオンレベルであるローレベルである。そこで、第３トランジスタＴ３はターンオンされ、第１ノードＮ１に高電位駆動電圧ＶＤＤを印加する。即ち、ストレス区間Ｔｏｂｓの間、駆動トランジスタＤＴのソース電極である第１ノードＮ１にバイアスストレスを印加して、駆動トランジスタＤＴのヒステリシス効果を緩和することができる。２番目のストレス区間Ｔｏｂｓの間、第６トランジスタ及び第８トランジスタＴ８は依然としてターンオンされ、第４ノードＮ４にはリセット電圧ＶＡＲが維持され、第５ノードＮ５には基準電圧Ｖｒｅｆが維持される。
そして、図１２及び図１４ｄを参照すると、エミッション期間Ｔｅの間、第３スキャン信号ＳＣ３（ｎ）は、ターンオンレベルであるローレベルであり、発光信号ＥＭ（ｎ）は、ターンオンレベルであるローレベルである。そこで、第３トランジスタＴ３はターンオンされ、第１ノードＮ１に高電位駆動電圧ＶＤＤを印加する。そして、第７トランジスタＴ７はターンオンされ、第５ノードＮ５に高電位駆動電圧ＶＤＤを印加する。即ち、第５ノードＮ５は、基準電圧Ｖｒｅｆから、高電位駆動電圧ＶＤＤに電圧が上昇する。そして、第２ノードＮ２は、貯蔵キャパシタＣｓｔを通して第５ノードＮ５とカップリングされているので、第２ノードＮ２には、第５ノードＮ５の電圧変化量（ＶＤＤ－Ｖｒｅｆ）が反映される。そこで、駆動トランジスタＤＴのゲート電極である第２ノードＮ２の電圧は、Ｖｄａｔａ＋Ｖｔｈ＋（ＶＤＤ－Ｖｒｅｆ）に変わる。そこで、駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓは、Ｖｄａｔａ＋Ｖｔｈ－Ｖｒｅｆであってよい。そして、第４トランジスタＴ４もターンオンされ、第３ノードＮ３及び第４ノードＮ４の電流パスを形成する。結局、駆動トランジスタＤＴのソース電極とドレイン電極を経由する駆動電流Ｉｏｌｅｄは、有機発光素子ＯＬＥＤに印加される。
エミッション期間Ｔｅの間、有機発光素子ＯＬＥＤに流れる駆動電流Ｉｏｌｅｄに対する関係式は、下記数１のようになる。
Ioled=k(Vgs-Vth)2=k(Vdata+Vth-Vref-Vth)2=k(Vdata-Vref)2 ・・・［数１］
数１において、ｋは、駆動トランジスタＤＴの電子移動度、寄生キャパシタンス、及びチャネル容量等により決定される比例定数を示す。
数１から見られるように、駆動電流Ｉｏｌｅｄの関係式には、駆動トランジスタＤＴの閾値電圧Ｖｔｈ成分及び高電位駆動電圧ＶＤＤ成分が全て消去される。これは、本発明による有機発光表示装置は、閾値電圧Ｖｔｈ及び高電位駆動電圧ＶＤＤが変わるとしても駆動電流Ｉｏｌｅｄは変わらないということを意味する。即ち、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置は、閾値電圧Ｖｔｈ及び高電位駆動電圧ＶＤＤの変化量に関係なくデータ電圧をプログラミングすることができる。
そして、図１３を参照すると、リセットフレームの間、前のステージの第１スキャン信号ＳＣ１（ｎ－１）及び第１スキャン信号ＳＣ１（ｎ）は、ターンオフレベルであるローレベルに維持され、第２スキャン信号ＳＣ２（ｎ）もターンオフレベルであるハイレベルに維持される。そこで、リセットフレームの間、それぞれの画素Ｐにデータ電圧Ｖｄａｔａをプログラミングせず、有機発光素子ＯＬＥＤが発光しない。
しかし、発光信号ＥＭ（ｎ）、第３スキャン信号ＳＣ３（ｎ）、及び第４スキャン信号ＳＣ４（ｎ）それぞれは、周期的にスイングする。即ち、第３スキャン信号ＳＣ３（ｎ）が周期的にスイングするので、リセットフレームは、複数のストレス期間Ｔｏｂｓを含むことができる。
即ち、リセットフレームの間、駆動トランジスタＤＴのソース電極である第１ノードＮ１にバイアスストレスを印加することができる。
また、リセットフレームの間、第４スキャン信号ＳＣ４（ｎ）が周期的にスイングするので、リセットフレームは、第４スキャン信号ＳＣ４（ｎ）がターンオンレベルであるローレベルを有するアノードリセット期間Ｔａｒを含むことができる。
即ち、リセットフレームの間、有機発光素子ＯＬＥＤのアノード電極は、リセット電圧ＶＡＲに周期的にリセットされ得る。
結局、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置において、リフレッシュフレーム及びリセットフレームにわたって有機発光素子ＯＬＥＤのアノード電極は周期的にリセットされ得る。そこで、低い周波数の駆動にも漏れ電流に起因した有機発光素子ＯＬＥＤのアノード電極の電圧の持続的な上昇は防止されるので、有機発光素子ＯＬＥＤのアノード電極は、一定の電圧レベルを維持することができる。従って、駆動周波数の転換にもかかわらず、有機発光表示装置の輝度変化は最小化されて映像品質が上昇し得る。
前述したように、本発明のまた他の実施例（第３実施例）に係る有機発光表示装置は、別途のオンバイアスストレス電圧を印加する代わりに既存に使用されていた高電位駆動電圧ＶＤＤを印加して、駆動トランジスタＤＴにバイアスストレスを加えることができる。そこで、別途のオンバイアスストレス電圧を印加するための配線が不要であるので、パネルの解像度が上昇し得るだけではなく、ベゼル領域の減少もまた図ることができる。
以下においては、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置について説明する。本発明のまた他の実施例（第４実施例）に係る有機発光表示装置と本発明の他の実施例に係る有機発光表示装置は、トランジスタに印加される信号で相違点があるだけで、他の技術的特徴は同一である。そこで、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置と本発明の他の実施例に係る有機発光表示装置の相違点を重点的に説明し、重複した部分についての説明は省略する。
＜本発明のまた他の実施例－第４実施例＞
図１５は、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の画素を示す回路図である。
本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の画素Ｐそれぞれは、有機発光素子ＯＬＥＤ、駆動トランジスタＤＴ、第１～第８トランジスタＴ１～Ｔ８、及びキャパシタＣｓｔを含む。
駆動トランジスタＤＴは、自身のソース－ゲート間電圧Ｖｓｇによって有機発光素子ＯＬＥＤに印加される駆動電流を制御する。駆動トランジスタＤＴは、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。そして、駆動トランジスタＤＴのソース電極は、第１ノードＮ１に接続され、ゲート電極は、第２ノードＮ２に接続され、ドレイン電極は、第３ノードＮ３に接続される。
第１トランジスタＴ１は、ゲート電極及びドレイン電極をダイオードコネクティングさせる。第１トランジスタＴ１は、漏れ電流を最小化させるために、ｎタイプのＭＯＳＦＥＴ（ＮＭＯＳ）であってよく、酸化物（Ｏｘｉｄｅ）薄膜トランジスタであってよい。第１トランジスタＴ１は、第３ノードＮ３に接続されるドレイン電極、第２ノードＮ２に接続されるソース電極、及び第１スキャン信号ＳＣ１（ｎ）を伝送する第１スキャン信号ラインに接続するゲート電極を含む。そこで、第１トランジスタＴ１は、ターンオンレベルであるハイレベルの第１スキャン信号ＳＣ１（ｎ）に応答して、駆動トランジスタＤＴのゲート電極及びドレイン電極をダイオードコネクティングさせる。
第２トランジスタＴ２は、データラインから供給を受けるデータ電圧Ｖｄａｔａを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。第２トランジスタＴ２は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第２トランジスタＴ２は、データラインに連結されるソース電極、第１ノードＮ１に連結されるドレイン電極、及び第２スキャン信号ＳＣ２（ｎ）を伝送する第２スキャン信号ラインに連結されるゲート電極を含む。そこで、第２トランジスタＴ２は、ターンオンレベルであるローレベルの第２スキャン信号ＳＣ２（ｎ）に応答して、データラインから供給を受けるデータ電圧Ｖｄａｔａを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。
第３トランジスタＴ３は、高電位駆動電圧ＶＤＤを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。第３トランジスタＴ３は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第３トランジスタＴ３は、高電位駆動電圧ＶＤＤを伝送する高電位駆動電圧ラインに連結されるソース電極、第１ノードＮ１に連結されるドレイン電極、及び第１スキャン信号ＳＣ１（ｎ）を伝送する第１スキャン信号ラインに連結されるゲート電極を含む。そこで、第３トランジスタＴ３は、ターンオンレベルであるローレベルの第１スキャン信号ＳＣ１（ｎ）に応答して高電位駆動電圧ＶＤＤを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。
第４トランジスタＴ４は、駆動トランジスタＤＴと有機発光素子ＯＬＥＤ間の電流パスを形成する。第４トランジスタＴ４は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第４トランジスタＴ４は、第３ノードＮ３に接続するソース電極、第４ノードＮ４に接続するドレイン電極、及び発光信号ＥＭ（ｎ）を伝送する発光信号ラインに接続するゲート電極を含む。第４トランジスタＴ４は、発光信号ＥＭ（ｎ）に応答して第４トランジスタＴ４のソース電極である第３ノードＮ３と第４トランジスタＴ４のドレイン電極である第４ノードＮ４間の電流パスを形成する。そこで、第４トランジスタＴ４は、ターンオンレベルであるローレベルの発光信号ＥＭ（ｎ）に応答して駆動トランジスタＤＴと有機発光素子ＯＬＥＤ間の電流パスを形成する。
第５トランジスタＴ５は、初期化電圧Ｖｉｎｉを駆動トランジスタＤＴのドレイン電極である第３ノードＮ３に印加する。第５トランジスタＴ５は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第５トランジスタＴ５は、初期化電圧Ｖｉｎｉを伝送する初期化電圧ラインに接続するソース電極、第３ノードＮ３に接続するドレイン電極、及び第３スキャン信号ＳＣ３（ｎ）を伝送する第３スキャン信号ラインに接続するゲート電極を含む。そこで、第５トランジスタＴ５は、ターンオンレベルであるローレベルの第３スキャン信号ＳＣ３（ｎ）に応答して初期化電圧Ｖｉｎｉを駆動トランジスタＤＴのドレイン電極である第３ノードＮ３に印加する。
第６トランジスタＴ６は、リセット電圧ＶＡＲを有機発光素子のアノードである第４ノードＮ４に印加する。第６トランジスタＴ６は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第６トランジスタＴ６は、リセット電圧ＶＡＲを伝送するリセット電圧ラインに接続するソース電極、第４ノードＮ４に接続するドレイン電極、及び第３スキャン信号ＳＣ３（ｎ）を伝送する第３スキャン信号ラインに接続するゲート電極を含む。そこで、第６トランジスタＴ６は、ターンオンレベルであるローレベルの第３スキャン信号ＳＣ３（ｎ）に応答してリセット電圧ＶＡＲを有機発光素子のアノードである第４ノードＮ４に印加する。
第７トランジスタＴ７は、高電位駆動電圧ＶＤＤを第５ノードＮ５に印加する。第７トランジスタＴ７は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第７トランジスタＴ７は、高電位駆動電圧ＶＤＤを伝送する高電位駆動電圧ラインに連結されるソース電極、第５ノードＮ５に連結されるドレイン電極、及び発光信号ＥＭ（ｎ）を伝送する発光信号ラインに連結されるゲート電極を含む。そこで、第７トランジスタＴ７は、ターンオンレベルであるローレベルの発光信号ＥＭ（ｎ）に応答して高電位駆動電圧ＶＤＤを第５ノードＮ５に印加する。
第８トランジスタＴ８は、基準電圧Ｖｒｅｆを第５ノードＮ５に印加する。第８トランジスタＴ８は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第８トランジスタＴ８は、基準電圧Ｖｒｅｆを伝送する基準電圧ラインに連結されるソース電極、第５ノードＮ５に連結されるドレイン電極、及び第４スキャン信号ＳＣ４（ｎ）を伝送する第４スキャン信号ラインに連結されるゲート電極を含む。そこで、第８トランジスタＴ８は、ターンオンレベルであるローレベルの第４スキャン信号ＳＣ４（ｎ）に応答して基準電圧Ｖｒｅｆを第５ノードＮ５に印加する。
ストレージキャパシタＣｓｔは、第２ノードＮ２に連結される第１電極及び第５ノードＮ５に連結される第２電極を含む。即ち、ストレージキャパシタＣｓｔの一電極は、駆動トランジスタＤＴのゲート電極に連結され、ストレージキャパシタＣｓｔの他の電極は、第７トランジスタＴ７及び第８トランジスタＴ８に連結される。
図１６は、リフレッシュフレームの間、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。図１７は、リセットフレームの間、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。図１８ａは、オンバイアスストレス期間の間、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の画素の回路図である。図１８ｂは、イニシャル期間の間、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の画素の回路図である。図１８ｃは、サンプリング期間の間、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の画素の回路図である。図１８ｄは、エミッション期間の間、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の画素の回路図である。
図１５乃至図１８ｄを参照して、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の駆動を検討すると、下記のとおりである。
本発明のまた他の実施例（第４実施例）に係る有機発光表示装置は、リフレッシュフレームとリセットフレームとに分離駆動され得る。リフレッシュフレームでは、それぞれの画素にデータ電圧Ｖｄａｔａをプログラミングし、有機発光素子ＯＬＥＤが発光する。そして、リセットフレームは、垂直ブランクフレームであってよく、リセットフレームの間に有機発光素子ＯＬＥＤのアノードをリセットする。
本発明のまた他の実施例（第４実施例）に係る有機発光表示装置において、リフレッシュフレームは、ストレス期間Ｔｏｂｓ、イニシャル期間Ｔｉ、サンプリング期間Ｔｓ、及びエミッション期間Ｔｅに区分され得る。ストレス期間Ｔｏｂｓは、駆動トランジスタＤＴのソース電極である第１ノードＮ１にバイアスストレスを与える期間である。イニシャル期間Ｔｉは、駆動トランジスタＤＴのドレイン電極である第３ノードＮ３の電圧を初期化する期間である。サンプリング期間Ｔｓは、駆動トランジスタＤＴの閾値電圧Ｖｔｈをサンプリングし、データ電圧Ｖｄａｔａをプログラミングする期間である。エミッション期間Ｔｅは、プログラミングされた駆動トランジスタＤＴのソース－ゲート間電圧による駆動電流によって有機発光素子ＯＬＥＤを発光させる期間である。
具体的に、図１６及び図１８ａを参照すると、１番目のストレス区間Ｔｏｂｓの間、第１スキャン信号ＳＣ１（ｎ）は、ローレベルであり、第４スキャン信号ＳＣ４（ｎ）は、ターンオンレベルであるローレベルである。そこで、第８トランジスタＴ８はターンオンされ、第５ノードＮ５に基準電圧Ｖｒｅｆを印加する。そして、第３トランジスタＴ３はターンオンされ、第１ノードＮ１に高電位駆動電圧ＶＤＤを印加する。そして、基準電圧Ｖｒｅｆは、高電位駆動電圧ＶＤＤより低いレベルであってよい。そこで、第５ノードＮ５は、高電位駆動電圧ＶＤＤから、基準電圧Ｖｒｅｆに電圧が下降する。そして、第２ノードＮ２は、貯蔵キャパシタＣｓｔを通して第５ノードＮ５とカップリングされているので、第２ノードＮ２には、第５ノードＮ５の電圧変化量（Ｖｒｅｆ－ＶＤＤ）が反映される。そこで、駆動トランジスタＤＴのゲート電極である第２ノードＮ２の電圧は下降して、駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓを下降させることができる。そこで、ストレス区間Ｔｏｂｓの間、駆動トランジスタＤＴのソースドレイン電流Ｉｄｓを流れるようにすることで、駆動トランジスタＤＴのヒステリシスを緩和することができる。
そして、図１６及び図１８ｂを参照すると、イニシャル期間Ｔｉの間、第１スキャン信号ＳＣ１（ｎ）は、ハイレベルであり、第３スキャン信号ＳＣ３（ｎ）は、ターンオンレベルであるローレベルであり、第４スキャン信号ＳＣ４（ｎ）は、ターンオンレベルであるローレベルである。そこで、第１トランジスタＴ１及び第５トランジスタＴ５はターンオンされ、第２ノードＮ２及び第３ノードＮ３に初期化電圧Ｖｉｎｉを印加する。その結果、駆動トランジスタＤＴのゲート電極は、初期化電圧Ｖｉｎｉに初期化される。初期化電圧Ｖｉｎｉは、有機発光素子ＯＬＥＤの動作電圧より十分に低い電圧範囲内で選択でき、低電位駆動電圧ＶＳＳと同じか低い電圧に設定され得る。そして、イニシャル期間Ｔｉで、第８トランジスタＴ８は依然としてターンオンされ、第５ノードＮ５には基準電圧Ｖｒｅｆが維持される。そして、第６トランジスタＴ６はターンオンされ、第４ノードＮ４にリセット電圧を印加する。即ち、イニシャル期間Ｔｉで、有機発光素子ＯＬＥＤのアノード電極は、リセット電圧ＶＡＲにリセットされる。そして、イニシャル期間Ｔｉで、第１スキャン信号ＳＣ１（ｎ）及び第２スキャン信号ＳＣ２（ｎ）は、ターンオフレベルであるハイレベルであるので、第２トランジスタＴ２及び第３トランジスタＴ３はターンオフされ、第１ノードＮ１は、高電位駆動電圧ＶＤＤが印加されたままでフローティングされ得る。そこで、駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓは、Ｖｉｎｉ－ＶＤＤであってよい。
そして、図１６及び図１８ｃを参照すると、サンプリング期間Ｔｓの間、第１スキャン信号ＳＣ１（ｎ）は、ハイレベルであり、第２スキャン信号ＳＣ２（ｎ）は、ターンオンレベルであるローレベルであり、第４スキャン信号ＳＣ４（ｎ）は、ターンオンレベルであるローレベルである。そして、サンプリング期間Ｔｓの間、第２トランジスタＴ２はターンオンされ、データ電圧Ｖｄａｔａは、第１ノードＮ１に印加される。そして、第１トランジスタＴ１もターンオンされることで、駆動トランジスタＤＴはダイオードコネクション（ｄｉｏｄｅ ｃｏｎｎｅｃｔｉｏｎ）され、駆動トランジスタＤＴゲート電極とドレイン電極がショートされることで、駆動トランジスタＤＴがダイオードのように動作する。
サンプリング期間Ｔｓで、駆動トランジスタＤＴのソース－ドレインの間には電流Ｉｄｓが流れる。駆動トランジスタＤＴのゲート電極とドレイン電極はダイオードコネクションされた状態であるため、ソース電極からドレイン電極に流れる電流によって第２ノードＮ２の電圧は駆動トランジスタＤＴのゲート－ソース間電圧ＶｇｓがＶｔｈである時まで上昇する。サンプリング期間Ｔｓの間に、第２ノードＮ２の電圧は、データ電圧Ｖｄａｔａと駆動トランジスタＤＴの閾値電圧Ｖｔｈの和に該当する電圧（Ｖｄａｔａ＋Ｖｔｈ）に充電される。
そして、サンプリング期間Ｔｓで、第８トランジスタＴ８は依然としてターンオンされ、第５ノードＮ５には基準電圧Ｖｒｅｆが維持される。
そして、図１６及び図１８ａを参照すると、２番目のストレス区間Ｔｏｂｓの間、第１スキャン信号ＳＣ１（ｎ）は、ローレベルであり、第４スキャン信号ＳＣ４（ｎ）は、ターンオンレベルであるローレベルである。そこで、第３トランジスタＴ３はターンオンされ、第１ノードＮ１に高電位駆動電圧ＶＤＤを印加する。即ち、ストレス区間Ｔｏｂｓの間、駆動トランジスタＤＴのゲート電極である第２ノードＮ２の電圧は下降して、駆動トランジスタＤＴのヒステリシス効果を緩和することができる。２番目のストレス区間Ｔｏｂｓの間、第８トランジスタＴ８は依然としてターンオンされ、第５ノードＮ５には基準電圧Ｖｒｅｆが維持される。
そして、図１６及び図１８ｄを参照すると、エミッション期間Ｔｅの間、第１スキャン信号ＳＣ１（ｎ）は、ローレベルであり、発光信号ＥＭ（ｎ）は、ターンオンレベルであるローレベルである。そこで、第３トランジスタＴ３はターンオンされ、第１ノードＮ１に高電位駆動電圧ＶＤＤを印加する。そして、第７トランジスタＴ７はターンオンされ、第５ノードＮ５に高電位駆動電圧ＶＤＤを印加する。即ち、第５ノードＮ５は、基準電圧Ｖｒｅｆから、高電位駆動電圧ＶＤＤに電圧が上昇する。そして、第２ノードＮ２は、貯蔵キャパシタＣｓｔを通して第５ノードＮ５とカップリングされているので、第２ノードＮ２には、第５ノードＮ５の電圧変化量（ＶＤＤ－Ｖｒｅｆ）が反映される。そこで、駆動トランジスタＤＴのゲート電極である第２ノードＮ２の電圧は、Ｖｄａｔａ＋Ｖｔｈ＋（ＶＤＤ－Ｖｒｅｆ）に変わる。そこで、駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓは、Ｖｄａｔａ＋Ｖｔｈ－Ｖｒｅｆであってよい。そして、第４トランジスタＴ４もターンオンされ、第３ノードＮ３及び第４ノードＮ４の電流パスを形成する。結局、駆動トランジスタＤＴのソース電極とドレイン電極を経由する駆動電流Ｉｏｌｅｄは、有機発光素子ＯＬＥＤに印加される。
エミッション期間Ｔｅの間、有機発光素子ＯＬＥＤに流れる駆動電流Ｉｏｌｅｄに対する関係式は、下記数１のようになる。
Ioled=k(Vgs-Vth)2=k(Vdata+Vth-Vref-Vth)2=k(Vdata-Vref)2 ・・・［数１］
数１において、ｋは、駆動トランジスタＤＴの電子移動度、寄生キャパシタンス、及びチャネル容量等により決定される比例定数を示す。
数１から見られるように、駆動電流Ｉｏｌｅｄの関係式には、駆動トランジスタＤＴの閾値電圧Ｖｔｈ成分及び高電位駆動電圧ＶＤＤ成分が全て消去される。これは、本発明による有機発光表示装置は、閾値電圧Ｖｔｈ及び高電位駆動電圧ＶＤＤが変わるとしても駆動電流Ｉｏｌｅｄは変わらないということを意味する。即ち、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置は、閾値電圧Ｖｔｈ及び高電位駆動電圧ＶＤＤの変化量に関係なくデータ電圧をプログラミングすることができる。
そして、図１７を参照すると、リセットフレームの間、第１スキャン信号ＳＣ１（ｎ）はローレベルに維持され、第２スキャン信号ＳＣ２（ｎ）もターンオフレベルであるハイレベルに維持される。そこで、リセットフレームの間、それぞれの画素Ｐにデータ電圧Ｖｄａｔａをプログラミングせず、有機発光素子ＯＬＥＤが発光しない。
しかし、第１スキャン信号ＳＣ１（ｎ）はローレベルに維持され、リセットフレームは、ストレス期間Ｔｏｂｓであってよい。
即ち、リセットフレームの間、駆動トランジスタＤＴのゲート電極である第２ノードＮ２の電圧は下降して、駆動トランジスタＤＴのソースドレイン電流Ｉｄｓを流れるようにすることで、駆動トランジスタＤＴのヒステリシスを緩和することができる。
また、リセットフレームの間、第３スキャン信号ＳＣ３（ｎ）が周期的にスイングするので、リセットフレームは、第３スキャン信号ＳＣ３（ｎ）がターンオンレベルであるローレベルを有するアノードリセット期間Ｔａｒを含むことができる。
即ち、リセットフレームの間、有機発光素子ＯＬＥＤのアノード電極は、リセット電圧ＶＡＲに周期的にリセットされ得る。
結局、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置において、リフレッシュフレーム及びリセットフレームにわたって有機発光素子ＯＬＥＤのアノード電極は周期的にリセットされ得る。そこで、低い周波数の駆動にも漏れ電流に起因した有機発光素子ＯＬＥＤのアノード電極の電圧の持続的な上昇は防止されるので、有機発光素子ＯＬＥＤのアノード電極は、一定の電圧レベルを維持することができる。従って、駆動周波数の転換にもかかわらず、有機発光表示装置の輝度変化は最小化されて映像品質が上昇し得る。
前述したように、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置は、別途のオンバイアスストレス電圧を印加する代わりに既存に使用されていた高電位駆動電圧ＶＤＤを印加して、駆動トランジスタＤＴにバイアスストレスを加えることができる。そこで、別途のオンバイアスストレス電圧を印加するための配線が不要であるので、パネルの解像度が上昇し得るだけではなく、ベゼル領域の減少もまた図ることができる。
また、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置は、ｎタイプのＭＯＳＦＥＴ（ＮＭＯＳ）である第１トランジスタＴ１とｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）である第３トランジスタＴ３は、一つのスキャン信号である第１スキャン信号ＳＣ１（ｎ）によって制御され得る。そこで、異なるタイプのトランジスタを一つのスキャン信号で制御することで、画素回路構造は、より簡素化され得る。
図１９は、本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の画素を示す回路図である。
本発明のまた他の実施例（第４実施例）に係る有機発光表示装置において、第７トランジスタＴ７及び第８トランジスタＴ８は、一つの水平ラインに配置された複数の画素に共有され得る。
複数の画素は、赤色画素ＰＸ＿Ｒ、緑色画素ＰＸ＿Ｇ、及び青色画素ＰＸ＿Ｂを含むことができる。そこで、赤色画素ＰＸ＿Ｒの第２トランジスタＴ２のソース電極には、赤色データ電圧Ｖｄａｔａ＿Ｒが印加され得、緑色画素ＰＸ＿Ｇの第２トランジスタＴ２のソース電極には、緑色データ電圧Ｖｄａｔａ＿Ｇが印加され得、青色画素ＰＸ＿Ｂの第２トランジスタＴ２のソース電極には、青色データ電圧Ｖｄａｔａ＿Ｂが印加され得る。
そして、一つの第７トランジスタＴ７は、赤色画素ＰＸ＿Ｒ、緑色画素ＰＸ＿Ｇ、及び青色画素ＰＸ＿Ｂに全て連結され得、一つの第８トランジスタＴ８は、赤色画素ＰＸ＿Ｒ、緑色画素ＰＸ＿Ｇ、及び青色画素ＰＸ＿Ｂに全て連結され得る。
具体的に、第７トランジスタＴ７のドレイン電極は、赤色画素ＰＸ＿Ｒの第５ノードＮ５、緑色画素ＰＸ＿Ｇの第５ノードＮ５、及び青色画素ＰＸ＿Ｂの第５ノードＮ５に全て連結され得る。そして、第８トランジスタＴ８のドレイン電極は、赤色画素ＰＸ＿Ｒの第５ノードＮ５、緑色画素ＰＸ＿Ｇの第５ノードＮ５、及び青色画素ＰＸ＿Ｂの第５ノードＮ５に全て連結され得る。
以下においては、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置について説明する。本発明のまた他の実施例（第５実施例）に係る有機発光表示装置と本発明のまた他の実施例（第４実施例）に係る有機発光表示装置は、第３トランジスタに印加される信号で相違点があるだけで、他の技術的特徴は同一である。そこで、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置と本発明のまた他の実施例（第４実施例）に係る有機発光表示装置の相違点を重点的に説明し、重複した部分についての説明は省略する。
＜本発明のまた他の実施例－第５実施例＞
図２０は、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置の画素を示す回路図である。
本発明のまた他の実施例（第５実施例）に係る有機発光表示装置の画素Ｐそれぞれは、有機発光素子ＯＬＥＤ、駆動トランジスタＤＴ、第１～第８トランジスタＴ１～Ｔ８、及びキャパシタＣｓｔを含む。
駆動トランジスタＤＴは、自身のソース－ゲート間電圧Ｖｓｇによって有機発光素子ＯＬＥＤに印加される駆動電流を制御する。駆動トランジスタＤＴは、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。そして、駆動トランジスタＤＴのソース電極は、第１ノードＮ１に接続され、ゲート電極は、第２ノードＮ２に接続され、ドレイン電極は、第３ノードＮ３に接続される。
第１トランジスタＴ１は、ゲート電極及びドレイン電極をダイオードコネクティングさせる。第１トランジスタＴ１は、漏れ電流を最小化させるために、ｎタイプのＭＯＳＦＥＴ（ＮＭＯＳ）であってよく、酸化物（Ｏｘｉｄｅ）薄膜トランジスタであってよい。第１トランジスタＴ１は、第３ノードＮ３に接続されるドレイン電極、第２ノードＮ２に接続されるソース電極、及び第１スキャン信号ＳＣ１（ｎ）を伝送する第１スキャン信号ラインに接続するゲート電極を含む。そこで、第１トランジスタＴ１は、ターンオンレベルであるハイレベルの第１スキャン信号ＳＣ１（ｎ）に応答して、駆動トランジスタＤＴのゲート電極及びドレイン電極をダイオードコネクティングさせる。
第２トランジスタＴ２は、データラインから供給を受けるデータ電圧Ｖｄａｔａを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。第２トランジスタＴ２は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第２トランジスタＴ２は、データラインに連結されるソース電極、第１ノードＮ１に連結されるドレイン電極、及び第２スキャン信号ＳＣ２（ｎ）を伝送する第２スキャン信号ラインに連結されるゲート電極を含む。そこで、第２トランジスタＴ２は、ターンオンレベルであるローレベルの第２スキャン信号ＳＣ２（ｎ）に応答して、データラインから供給を受けるデータ電圧Ｖｄａｔａを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。
第３トランジスタＴ３は、高電位駆動電圧ＶＤＤを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。第３トランジスタＴ３は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第３トランジスタＴ３は、高電位駆動電圧ＶＤＤを伝送する高電位駆動電圧ラインに連結されるソース電極、第１ノードＮ１に連結されるドレイン電極、及び第５スキャン信号ＳＣ５（ｎ）を伝送する第５スキャン信号ラインに連結されるゲート電極を含む。そこで、第３トランジスタＴ３は、ターンオンレベルであるローレベルの第５スキャン信号ＳＣ５（ｎ）に応答して高電位駆動電圧ＶＤＤを駆動トランジスタＤＴのソース電極である第１ノードＮ１に印加する。
第４トランジスタＴ４は、駆動トランジスタＤＴと有機発光素子ＯＬＥＤ間の電流パスを形成する。第４トランジスタＴ４は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第４トランジスタＴ４は、第３ノードＮ３に接続するソース電極、第４ノードＮ４に接続するドレイン電極、及び発光信号ＥＭ（ｎ）を伝送する発光信号ラインに接続するゲート電極を含む。第４トランジスタＴ４は、発光信号ＥＭ（ｎ）に応答して第４トランジスタＴ４のソース電極である第３ノードＮ３と第４トランジスタＴ４のドレイン電極である第４ノードＮ４間の電流パスを形成する。そこで、第４トランジスタＴ４は、ターンオンレベルであるローレベルの発光信号ＥＭ（ｎ）に応答して駆動トランジスタＤＴと有機発光素子ＯＬＥＤ間の電流パスを形成する。
第５トランジスタＴ５は、初期化電圧Ｖｉｎｉを駆動トランジスタＤＴのドレイン電極である第３ノードＮ３に印加する。第５トランジスタＴ５は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第５トランジスタＴ５は、初期化電圧Ｖｉｎｉを伝送する初期化電圧ラインに接続するソース電極、第３ノードＮ３に接続するドレイン電極、及び第３スキャン信号ＳＣ３（ｎ）を伝送する第３スキャン信号ラインに接続するゲート電極を含む。そこで、第５トランジスタＴ５は、ターンオンレベルであるローレベルの第３スキャン信号ＳＣ３（ｎ）に応答して初期化電圧Ｖｉｎｉを駆動トランジスタＤＴのドレイン電極である第３ノードＮ３に印加する。
第６トランジスタＴ６は、リセット電圧ＶＡＲを有機発光素子のアノードである第４ノードＮ４に印加する。第６トランジスタＴ６は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第６トランジスタＴ６は、リセット電圧ＶＡＲを伝送するリセット電圧ラインに接続するソース電極、第４ノードＮ４に接続するドレイン電極、及び第３スキャン信号ＳＣ３（ｎ）を伝送する第３スキャン信号ラインに接続するゲート電極を含む。そこで、第６トランジスタＴ６は、ターンオンレベルであるローレベルの第３スキャン信号ＳＣ３（ｎ）に応答してリセット電圧ＶＡＲを有機発光素子のアノードである第４ノードＮ４に印加する。
第７トランジスタＴ７は、高電位駆動電圧ＶＤＤを第５ノードＮ５に印加する。第７トランジスタＴ７は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第７トランジスタＴ７は、高電位駆動電圧ＶＤＤを伝送する高電位駆動電圧ラインに連結されるソース電極、第５ノードＮ５に連結されるドレイン電極、及び発光信号ＥＭ（ｎ）を伝送する発光信号ラインに連結されるゲート電極を含む。そこで、第７トランジスタＴ７は、ターンオンレベルであるローレベルの発光信号ＥＭ（ｎ）に応答して高電位駆動電圧ＶＤＤを第５ノードＮ５に印加する。
第８トランジスタＴ８は、基準電圧Ｖｒｅｆを第５ノードＮ５に印加する。第８トランジスタＴ８は、ｐタイプのＭＯＳＦＥＴ（ＰＭＯＳ）であってよく、ＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。第８トランジスタＴ８は、基準電圧Ｖｒｅｆを伝送する基準電圧ラインに連結されるソース電極、第５ノードＮ５に連結されるドレイン電極、及び第４スキャン信号ＳＣ４（ｎ）を伝送する第４スキャン信号ラインに連結されるゲート電極を含む。そこで、第８トランジスタＴ８は、ターンオンレベルであるローレベルの第４スキャン信号ＳＣ４（ｎ）に応答して基準電圧Ｖｒｅｆを第５ノードＮ５に印加する。
図２１は、リフレッシュフレームの間、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。図２２は、リセットフレームの間、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置の発光信号及びスキャン信号を示す波形図である。図２３ａは、オンバイアスストレス期間の間、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置の画素の回路図である。図２３ｂは、イニシャル期間の間、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置の画素の回路図である。図２３ｃは、サンプリング期間の間、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置の画素の回路図である。図２３ｄは、エミッション期間の間、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置の画素の回路図である。
図２０乃至図２３ｄを参照して、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置の駆動を検討すると、下記のとおりである。
本発明のまた他の実施例（第５実施例）に係る有機発光表示装置は、リフレッシュフレームとリセットフレームとに分離駆動され得る。リフレッシュフレームでは、それぞれの画素にデータ電圧Ｖｄａｔａをプログラミングし、有機発光素子ＯＬＥＤが発光する。そして、リセットフレームは、垂直ブランクフレームであってよく、リセットフレームの間に有機発光素子ＯＬＥＤのアノードをリセットする。
本発明のまた他の実施例（第５実施例）に係る有機発光表示装置において、リフレッシュフレームは、ストレス期間Ｔｏｂｓ、イニシャル期間Ｔｉ、サンプリング期間Ｔｓ、及びエミッション期間Ｔｅに区分され得る。ストレス期間Ｔｏｂｓは、駆動トランジスタＤＴのソース電極である第１ノードＮ１にバイアスストレスを与える期間である。イニシャル期間Ｔｉは、駆動トランジスタＤＴのドレイン電極である第３ノードＮ３の電圧を初期化する期間である。サンプリング期間Ｔｓは、駆動トランジスタＤＴの閾値電圧Ｖｔｈをサンプリングし、データ電圧Ｖｄａｔａをプログラミングする期間である。エミッション期間Ｔｅは、プログラミングされた駆動トランジスタＤＴのソース－ゲート間電圧による駆動電流によって有機発光素子ＯＬＥＤを発光させる期間である。
具体的に、図２１及び図２３ａを参照すると、１番目のストレス区間Ｔｏｂｓの間、第５スキャン信号ＳＣ５（ｎ）は、ターンオンレベルであるローレベルであり、第４スキャン信号ＳＣ４（ｎ）は、ターンオンレベルであるローレベルである。そこで、第８トランジスタＴ８はターンオンされ、第５ノードＮ５に基準電圧Ｖｒｅｆを印加する。そして、第３トランジスタＴ３はターンオンされ、第１ノードＮ１に高電位駆動電圧ＶＤＤを印加する。そして、基準電圧Ｖｒｅｆは、高電位駆動電圧ＶＤＤより低いレベルであってよい。そこで、第５ノードＮ５は、高電位駆動電圧ＶＤＤから、基準電圧Ｖｒｅｆに電圧が下降する。そして、第２ノードＮ２は、貯蔵キャパシタＣｓｔを通して第５ノードＮ５とカップリングされているので、第２ノードＮ２には、第５ノードＮ５の電圧変化量（Ｖｒｅｆ－ＶＤＤ）が反映される。そこで、駆動トランジスタＤＴのゲート電極である第２ノードＮ２の電圧は下降して、駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓを下降させることができる。そこで、ストレス区間Ｔｏｂｓの間、駆動トランジスタＤＴのソースドレイン電流Ｉｄｓを流れるようにすることで、駆動トランジスタＤＴのヒステリシスを緩和することができる。
そして、図２１及び図２３ｂを参照すると、イニシャル期間Ｔｉの間、第１スキャン信号ＳＣ１（ｎ）は、ターンオンレベルであるハイレベルであり、第３スキャン信号ＳＣ３（ｎ）は、ターンオンレベルであるローレベルであり、第４スキャン信号ＳＣ４（ｎ）は、ターンオンレベルであるローレベルである。そこで、第１トランジスタＴ１及び第５トランジスタＴ５はターンオンされ、第２ノードＮ２及び第３ノードＮ３に初期化電圧Ｖｉｎｉを印加する。その結果、駆動トランジスタＤＴのゲート電極は、初期化電圧Ｖｉｎｉに初期化される。初期化電圧Ｖｉｎｉは、有機発光素子ＯＬＥＤの動作電圧より十分に低い電圧範囲内で選択でき、低電位駆動電圧ＶＳＳと同じか低い電圧に設定され得る。そして、イニシャル期間Ｔｉで、第８トランジスタＴ８は依然としてターンオンされ、第５ノードＮ５には基準電圧Ｖｒｅｆが維持される。そして、第６トランジスタＴ６はターンオンされ、第４ノードＮ４にリセット電圧を印加する。即ち、イニシャル期間Ｔｉで、有機発光素子ＯＬＥＤのアノード電極は、リセット電圧ＶＡＲにリセットされる。そして、イニシャル期間Ｔｉで、第１スキャン信号ＳＣ１（ｎ）及び第２スキャン信号ＳＣ２（ｎ）は、ターンオフレベルであるハイレベルであるので、第２トランジスタＴ２及び第３トランジスタＴ３はターンオフされ、第１ノードＮ１は、高電位駆動電圧ＶＤＤが印加されたままでフローティングされ得る。そこで、駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓは、Ｖｉｎｉ－ＶＤＤであってよい。
そして、図２１及び図２３ｃを参照すると、サンプリング期間Ｔｓの間、第１スキャン信号ＳＣ１（ｎ）は、ターンオンレベルであるハイレベルであり、第２スキャン信号ＳＣ２（ｎ）は、ターンオンレベルであるローレベルであり、第４スキャン信号ＳＣ４（ｎ）は、ターンオンレベルであるローレベルである。そして、サンプリング期間Ｔｓの間、第２トランジスタＴ２はターンオンされ、データ電圧Ｖｄａｔａは、第１ノードＮ１に印加される。そして、第１トランジスタＴ１もターンオンされることで、駆動トランジスタＤＴはダイオードコネクション（ｄｉｏｄｅ ｃｏｎｎｅｃｔｉｏｎ）され、駆動トランジスタＤＴゲート電極とドレイン電極がショートされることで、駆動トランジスタＤＴがダイオードのように動作する。
サンプリング期間Ｔｓで、駆動トランジスタＤＴのソース－ドレインの間には電流Ｉｄｓが流れる。駆動トランジスタＤＴのゲート電極とドレイン電極はダイオードコネクションされた状態であるため、ソース電極からドレイン電極に流れる電流によって第２ノードＮ２の電圧は駆動トランジスタＤＴのゲート－ソース間電圧ＶｇｓがＶｔｈである時まで上昇する。サンプリング期間Ｔｓの間に、第２ノードＮ２の電圧は、データ電圧Ｖｄａｔａと駆動トランジスタＤＴの閾値電圧Ｖｔｈの和に該当する電圧（Ｖｄａｔａ＋Ｖｔｈ）に充電される。
そして、サンプリング期間Ｔｓで、第８トランジスタＴ８は依然としてターンオンされ、第５ノードＮ５には基準電圧Ｖｒｅｆが維持される。
そして、図２１及び図２３ａを参照すると、２番目のストレス区間Ｔｏｂｓの間、第５スキャン信号ＳＣ５（ｎ）は、ターンオンレベルであるローレベルであり、第４スキャン信号ＳＣ４（ｎ）は、ターンオンレベルであるローレベルである。そこで、第３トランジスタＴ３はターンオンされ、第１ノードＮ１に高電位駆動電圧ＶＤＤを印加する。即ち、ストレス区間Ｔｏｂｓの間、駆動トランジスタＤＴのゲート電極である第２ノードＮ２の電圧は下降して、駆動トランジスタＤＴのヒステリシス効果を緩和することができる。２番目のストレス区間Ｔｏｂｓの間、第８トランジスタＴ８は依然としてターンオンされ、第５ノードＮ５には基準電圧Ｖｒｅｆが維持される。
そして、図２１及び図２３ｄを参照すると、エミッション期間Ｔｅの間、第５スキャン信号ＳＣ５（ｎ）は、ターンオンレベルであるローレベルであり、発光信号ＥＭ（ｎ）は、ターンオンレベルであるローレベルである。そこで、第３トランジスタＴ３はターンオンされ、第１ノードＮ１に高電位駆動電圧ＶＤＤを印加する。そして、第７トランジスタＴ７はターンオンされ、第５ノードＮ５に高電位駆動電圧ＶＤＤを印加する。即ち、第５ノードＮ５は、基準電圧Ｖｒｅｆから、高電位駆動電圧ＶＤＤに電圧が上昇する。そして、第２ノードＮ２は、貯蔵キャパシタＣｓｔを通して第５ノードＮ５とカップリングされているので、第２ノードＮ２には、第５ノードＮ５の電圧変化量（ＶＤＤ－Ｖｒｅｆ）が反映される。そこで、駆動トランジスタＤＴのゲート電極である第２ノードＮ２の電圧は、Ｖｄａｔａ＋Ｖｔｈ＋（ＶＤＤ－Ｖｒｅｆ）に変わる。そこで、駆動トランジスタＤＴのゲート－ソース間電圧Ｖｇｓは、Ｖｄａｔａ＋Ｖｔｈ－Ｖｒｅｆであってよい。そして、第４トランジスタＴ４もターンオンされ、第３ノードＮ３及び第４ノードＮ４の電流パスを形成する。結局、駆動トランジスタＤＴのソース電極とドレイン電極を経由する駆動電流Ｉｏｌｅｄは、有機発光素子ＯＬＥＤに印加される。
エミッション期間Ｔｅの間、有機発光素子ＯＬＥＤに流れる駆動電流Ｉｏｌｅｄに対する関係式は、下記数１のようになる。
Ioled=k(Vgs-Vth)2=k(Vdata+Vth-Vref-Vth)2=k(Vdata-Vref)2 ・・・［数１］
数１において、ｋは、駆動トランジスタＤＴの電子移動度、寄生キャパシタンス、及びチャネル容量等により決定される比例定数を示す。
数１から見られるように、駆動電流Ｉｏｌｅｄの関係式には、駆動トランジスタＤＴの閾値電圧Ｖｔｈ成分及び高電位駆動電圧ＶＤＤ成分が全て消去される。これは、本発明による有機発光表示装置は、閾値電圧Ｖｔｈ及び高電位駆動電圧ＶＤＤが変わるとしても駆動電流Ｉｏｌｅｄは変わらないということを意味する。即ち、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置は、閾値電圧Ｖｔｈ及び高電位駆動電圧ＶＤＤの変化量に関係なくデータ電圧をプログラミングすることができる。
そして、図２２を参照すると、リセットフレームの間、第１スキャン信号ＳＣ１（ｎ）はローレベルに維持され、第２スキャン信号ＳＣ２（ｎ）もターンオフレベルであるハイレベルに維持される。そこで、リセットフレームの間、それぞれの画素Ｐにデータ電圧Ｖｄａｔａをプログラミングせず、有機発光素子ＯＬＥＤが発光しない。
しかし、発光信号ＥＭ（ｎ）、第３スキャン信号ＳＣ３（ｎ）、第４スキャン信号ＳＣ４（ｎ）、及び第５スキャン信号ＳＣ５（ｎ）それぞれは、周期的にスイングする。即ち、第５スキャン信号ＳＣ５（ｎ）が周期的にスイングするので、リセットフレームは、複数のストレス期間Ｔｏｂｓを含むことができる。
即ち、リセットフレームの間、駆動トランジスタＤＴのゲート電極である第２ノードＮ２の電圧は下降して、駆動トランジスタＤＴのソースドレイン電流Ｉｄｓを流れるようにすることで、駆動トランジスタＤＴのヒステリシスを緩和することができる。
また、リセットフレームの間、第３スキャン信号ＳＣ３（ｎ）が周期的にスイングするので、リセットフレームは、第３スキャン信号ＳＣ３（ｎ）がターンオンレベルであるローレベルを有するアノードリセット期間Ｔａｒを含むことができる。
即ち、リセットフレームの間、有機発光素子ＯＬＥＤのアノード電極は、リセット電圧ＶＡＲに周期的にリセットされ得る。
結局、本発明のまた他の実施例（第５実施例）に係る有機発光表示装置において、リフレッシュフレーム及びリセットフレームにわたって有機発光素子ＯＬＥＤのアノード電極は周期的にリセットされ得る。そこで、低い周波数の駆動にも漏れ電流に起因した有機発光素子ＯＬＥＤのアノード電極の電圧の持続的な上昇は防止されるので、有機発光素子ＯＬＥＤのアノード電極は、一定の電圧レベルを維持することができる。従って、駆動周波数の転換にもかかわらず、有機発光表示装置の輝度変化は最小化されて映像品質が上昇し得る。
本発明の実施態様は、下記のように記載することもできる。
本発明の態様によれば、有機発光表示装置は、表示パネルに複数の画素が配置され、複数の画素それぞれは、駆動電流により発光する有機発光素子、駆動電流を制御し、第１ノードであるソース電極、第２ノードであるゲート電極、及び第３ノードであるドレイン電極を含む駆動トランジスタ、第２ノード及び第３ノードをダイオードコネクティングさせる第１トランジスタ、第１ノードにデータ電圧を印加する第２トランジスタ、第２ノードに高電位駆動電圧ＶＤＤを印加する第３トランジスタ、駆動トランジスタと有機発光素子間の電流パスを形成する第４トランジスタ、駆動トランジスタに初期化電圧Ｖｉｎｉを印加する第５トランジスタ、有機発光素子のアノード電極である第４ノードにリセット電圧ＶＡＲを印加する第６トランジスタ、第２ノードに連結される一電極及び第５ノードに連結される他の電極を備えるストレージキャパシタ、第５ノードに高電位駆動電圧を印加する第７トランジスタ、及び第５ノードに基準電圧Ｖｒｅｆを印加する第８トランジスタを含み、大面積有機発光表示装置の画素輝度を均一化することができる。
本発明の他の特徴によれば、第１トランジスタは、ｎタイプの酸化物（Ｏｘｉｄｅ）薄膜トランジスタであり、駆動トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第６トランジスタ、第７トランジスタ、及び第８トランジスタそれぞれは、ｐタイプのＬＴＰＳ（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタであってよい。
本発明のまた他の特徴によれば、画素にデータ電圧をプログラミングするリフレッシュフレームと有機発光素子のアノードをリセットするリセットフレームとに分離駆動され、リフレッシュフレームは、ストレス期間、イニシャル期間、サンプリング期間、及びエミッション期間に区分され、ストレス期間の間、駆動トランジスタにバイアスストレスが印加され、イニシャル期間の間、第２ノードまたは第３ノードは、初期化電圧に初期化され、サンプリング期間の間、第２ノードは、データ電圧と駆動トランジスタの閾値電圧Ｖｔｈの和に該当する電圧に充電され、エミッション期間の間、有機発光素子に駆動電流が印加され、有機発光素子は発光できる。
本発明のまた他の特徴によれば、エミッション期間の間、第２ノードの電圧は、Ｖｄａｔａ＋Ｖｔｈ＋（ＶＤＤ－Ｖｒｅｆ）であり、第１ノードの電圧は、ＶＤＤであり、駆動トランジスタのゲート－ソース間電圧は、Ｖｄａｔａ＋Ｖｔｈ－Ｖｒｅｆであってよい。
本発明のまた他の特徴によれば、駆動電流は、駆動トランジスタの閾値電圧及び高電位駆動電圧と関係がなくてよい。
本発明のまた他の特徴によれば、第７トランジスタ及び第８トランジスタは、一つの水平ラインに配置された複数の画素に共有され得る。
本発明のまた他の特徴によれば、有機発光表示装置は、駆動トランジスタのソース電極にストレス電圧を印加する第９トランジスタをさらに含むことができる。
本発明のまた他の特徴によれば、第１トランジスタは、第３ノードに接続されるドレイン電極、第２ノードに接続されるソース電極、及び第１スキャン信号を伝送する第１スキャン信号ラインに接続するゲート電極を含み、第２トランジスタは、データラインに連結されるソース電極、第１ノードに連結されるドレイン電極、及び第２スキャン信号を伝送する第２スキャン信号ラインに連結されるゲート電極を含み、第３トランジスタは、高電位駆動電圧を伝送する高電位駆動電圧ラインに連結されるソース電極、第１ノードに連結されるドレイン電極、及び発光信号を伝送する発光信号ラインに連結されるゲート電極を含み、第４トランジスタは、第３ノードに接続するソース電極、第４ノードに接続するドレイン電極、及び発光信号ラインに接続するゲート電極を含み、第５トランジスタは、初期化電圧を伝送する初期化電圧ラインに接続するソース電極、第３ノードに接続するドレイン電極、及び第４スキャン信号を伝送する第４スキャン信号ラインに接続するゲート電極を含み、第６トランジスタは、リセット電圧を伝送するリセット電圧ラインに接続するソース電極、第４ノードに接続するドレイン電極、及び第３スキャン信号を伝送する第３スキャン信号ラインに接続するゲート電極を含み、第７トランジスタは、高電位駆動電圧ラインに連結されるソース電極、第５ノードに連結されるドレイン電極、及び発光信号ラインに連結されるゲート電極を含み、第８トランジスタは、基準電圧を伝送する基準電圧ラインに連結されるソース電極、第５ノードに連結されるドレイン電極、及び第５スキャン信号を伝送する第５スキャン信号ラインに連結されるゲート電極を含み、第９トランジスタは、ストレス電圧を伝送するストレス電圧ラインに連結されるソース電極、第１ノードに連結されるドレイン電極、及び第３スキャン信号ラインに連結されるゲート電極を含むことができる。
本発明のまた他の特徴によれば、第１トランジスタは、第３ノードに接続されるドレイン電極、第２ノードに接続されるソース電極、及び第１スキャン信号を伝送する第１スキャン信号ラインに接続するゲート電極を含み、第２トランジスタは、データラインに連結されるソース電極、第１ノードに連結されるドレイン電極、及び第２スキャン信号を伝送する第２スキャン信号ラインに連結されるゲート電極を含み、第３トランジスタは、高電位駆動電圧を伝送する高電位駆動電圧ラインに連結されるソース電極、第１ノードに連結されるドレイン電極、及び発光信号を伝送する発光信号ラインに連結されるゲート電極を含み、第４トランジスタは、第３ノードに接続するソース電極、第４ノードに接続するドレイン電極、及び発光信号ラインに接続するゲート電極を含み、第５トランジスタは、初期化電圧を伝送する初期化電圧ラインに接続するソース電極、第３ノードに接続するドレイン電極、及び第３スキャン信号を伝送する第３スキャン信号ラインに接続するゲート電極を含み、第６トランジスタは、リセット電圧を伝送するリセット電圧ラインに接続するソース電極、第４ノードに接続するドレイン電極、及び第３スキャン信号ラインに接続するゲート電極を含み、第７トランジスタは、高電位駆動電圧ラインに連結されるソース電極、第５ノードに連結されるドレイン電極、及び発光信号ラインに連結されるゲート電極を含み、第８トランジスタは、基準電圧を伝送する基準電圧ラインに連結されるソース電極、第５ノードに連結されるドレイン電極、及び第４スキャン信号を伝送する第４スキャン信号ラインに連結されるゲート電極を含むことができる。
本発明のまた他の特徴によれば、初期化電圧は、周期的にハイレベルとローレベルに転換され得る。
本発明のまた他の特徴によれば、第１トランジスタは、第３ノードに接続されるドレイン電極、第２ノードに接続されるソース電極、及び第１スキャン信号を伝送する第１スキャン信号ラインに接続するゲート電極を含み、第２トランジスタは、データラインに連結されるソース電極、第１ノードに連結されるドレイン電極、及び第２スキャン信号を伝送する第２スキャン信号ラインに連結されるゲート電極を含み、第３トランジスタは、高電位駆動電圧を伝送する高電位駆動電圧ラインに連結されるソース電極、第１ノードに連結されるドレイン電極、及び第３スキャン信号を伝送する第３スキャン信号ラインに連結されるゲート電極を含み、第４トランジスタは、第３ノードに接続するソース電極、第４ノードに接続するドレイン電極、及び発光信号を伝送する発光信号ラインに接続するゲート電極を含み、第５トランジスタは、初期化電圧を伝送する初期化電圧ラインに接続するソース電極、第２ノードに接続するドレイン電極、及び前のステージの第１スキャン信号を伝送する前のステージの第１スキャン信号ラインに接続するゲート電極を含み、第６トランジスタは、リセット電圧を伝送するリセット電圧ラインに接続するソース電極、第４ノードに接続するドレイン電極、及び第４スキャン信号を伝送する第４スキャン信号ラインに接続するゲート電極を含み、第７トランジスタは、高電位駆動電圧ラインに連結されるソース電極、第５ノードに連結されるドレイン電極、及び発光信号ラインに連結されるゲート電極を含み、第８トランジスタは、基準電圧を伝送する基準電圧ラインに連結されるソース電極、第５ノードに連結されるドレイン電極、及び第４スキャン信号ラインに連結されるゲート電極を含むことができる。
本発明のまた他の特徴によれば、第１トランジスタは、第３ノードに接続されるドレイン電極、第２ノードに接続されるソース電極、及び第１スキャン信号を伝送する第１スキャン信号ラインに接続するゲート電極を含み、第２トランジスタは、データラインに連結されるソース電極、第１ノードに連結されるドレイン電極、及び第２スキャン信号を伝送する第２スキャン信号ラインに連結されるゲート電極を含み、第３トランジスタは、高電位駆動電圧を伝送する高電位駆動電圧ラインに連結されるソース電極、第１ノードに連結されるドレイン電極、及び第５スキャン信号を伝送する第５スキャン信号ラインに連結されるゲート電極を含み、第４トランジスタは、第３ノードに接続するソース電極、第４ノードに接続するドレイン電極、及び発光信号を伝送する発光信号ラインに接続するゲート電極を含み、第５トランジスタは、初期化電圧を伝送する初期化電圧ラインに接続するソース電極、第３ノードに接続するドレイン電極、及び第３スキャン信号を伝送する第３スキャン信号ラインに接続するゲート電極を含み、第６トランジスタは、リセット電圧を伝送するリセット電圧ラインに接続するソース電極、第４ノードに接続するドレイン電極、及び第３スキャン信号ラインに接続するゲート電極を含み、第７トランジスタは、高電位駆動電圧ラインに連結されるソース電極、第５ノードに連結されるドレイン電極、及び発光信号ラインに連結されるゲート電極を含み、第８トランジスタは、基準電圧を伝送する基準電圧ラインに連結されるソース電極、第５ノードに連結されるドレイン電極、及び第４スキャン信号を伝送する第４スキャン信号ラインに連結されるゲート電極を含むことができる。
本発明のまた他の特徴によれば、第１トランジスタは、第３ノードに接続されるドレイン電極、第２ノードに接続されるソース電極、及び第１スキャン信号を伝送する第１スキャン信号ラインに接続するゲート電極を含み、第２トランジスタは、データラインに連結されるソース電極、第１ノードに連結されるドレイン電極、及び第２スキャン信号を伝送する第２スキャン信号ラインに連結されるゲート電極を含み、第３トランジスタは、高電位駆動電圧を伝送する高電位駆動電圧ラインに連結されるソース電極、第１ノードに連結されるドレイン電極、及び第１スキャン信号ラインに連結されるゲート電極を含み、第４トランジスタは、第３ノードに接続するソース電極、第４ノードに接続するドレイン電極、及び発光信号を伝送する発光信号ラインに接続するゲート電極を含み、第５トランジスタは、初期化電圧を伝送する初期化電圧ラインに接続するソース電極、第３ノードに接続するドレイン電極、及び第３スキャン信号を伝送する第３スキャン信号ラインに接続するゲート電極を含み、第６トランジスタは、リセット電圧を伝送するリセット電圧ラインに接続するソース電極、第４ノードに接続するドレイン電極、及び第３スキャン信号ラインに接続するゲート電極を含み、第７トランジスタは、高電位駆動電圧ラインに連結されるソース電極、第５ノードに連結されるドレイン電極、及び発光信号ラインに連結されるゲート電極を含み、第８トランジスタは、基準電圧を伝送する基準電圧ラインに連結されるソース電極、第５ノードに連結されるドレイン電極、及び第４スキャン信号を伝送する第４スキャン信号ラインに連結されるゲート電極を含むことができる。
以上、添付の図面を参照して、本発明の実施例をさらに詳細に説明したが、本発明は、必ずしもこのような実施例に限定されるものではなく、本発明の技術思想を外れない範囲内で多様に変形実施され得る。従って、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであり、このような実施例によって本発明の技術思想の範囲が限定されるものではない。それゆえ、以上において記述した実施例は、全ての面で例示的なものであり、限定的ではないものと理解すべきである。本発明の保護範囲は、下記の請求の範囲によって解釈されるべきであり、それと同等な範囲内にある全ての技術思想は、本発明の権利範囲に含まれるものと解釈されるべきである。

Claims (17)

  1. 駆動電流により発光する有機発光素子と、
    前記駆動電流を制御し、第１ノードであるソース電極、第２ノードであるゲート電極、及び第３ノードであるドレイン電極を含む駆動トランジスタと、
    前記第２ノードと前記第３ノードとを接続させる第１トランジスタと、
    前記第１ノードにデータ電圧Ｖｄａｔａを印加する第２トランジスタと、
    前記第１ノードに高電位駆動電圧ＶＤＤを印加する第３トランジスタと、
    前記駆動トランジスタと有機発光素子間の電流パスを形成する第４トランジスタと、
    前記駆動トランジスタの前記ドレイン電極に初期化電圧を印加する第５トランジスタと、
    前記有機発光素子のアノード電極である第４ノードにリセット電圧を印加する第６トランジスタと、
    前記第２ノードに連結される一電極及び第５ノードに連結される他の電極を備えるストレージキャパシタと、
    前記第５ノードに前記高電位駆動電圧を印加する第７トランジスタと、
    前記第５ノードに基準電圧Ｖｒｅｆを印加する第８トランジスタと、
    前記駆動トランジスタの前記ソース電極にバイアスストレスを印加する第９トランジスタとを含み、
    前記初期化電圧は、前記有機発光素子のカソード電極に印加される低電位駆動電圧以下の電圧に設定される、有機発光表示装置のための画素。
  2. 前記第１トランジスタは、ｎタイプの酸化物（Ｏｘｉｄｅ）薄膜トランジスタであり、
    前記駆動トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ、前記第６トランジスタ、前記第７トランジスタ、及び前記第８トランジスタそれぞれは、ｐタイプの低温多結晶シリコン（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）薄膜トランジスタである、請求項１に記載の有機発光表示装置。
  3. 前記駆動電流は、前記駆動トランジスタの閾値電圧及び前記高電位駆動電圧と関係がない、請求項１に記載の画素。
  4. 前記第７トランジスタ及び前記第８トランジスタは、一つの水平ラインに配置された複数の画素に共有される、請求項１に記載の画素。
  5. 前記バイアスストレスは前記高電位駆動電圧以下の電圧に設定される、請求項１に記載の画素。
  6. 前記第１トランジスタは、前記第３ノードに接続されるドレイン電極、前記第２ノードに接続されるソース電極、及び第１スキャン信号を伝送する第１スキャン信号ラインに接続するゲート電極を含み、
    前記第２トランジスタは、データラインに連結されるソース電極、前記第１ノードに連結されるドレイン電極、及び第２スキャン信号を伝送する第２スキャン信号ラインに連結されるゲート電極を含み、
    前記第３トランジスタは、前記高電位駆動電圧を伝送する高電位駆動電圧ラインに連結されるソース電極、前記第１ノードに連結されるドレイン電極、及び発光信号を伝送する発光信号ラインに連結されるゲート電極を含み、
    前記第４トランジスタは、前記第３ノードに接続するソース電極、前記第４ノードに接続するドレイン電極、及び前記発光信号ラインに接続するゲート電極を含み、
    前記第５トランジスタは、前記初期化電圧を伝送する初期化電圧ラインに接続するソース電極、前記第３ノードに接続するドレイン電極、及び第４スキャン信号を伝送する第４スキャン信号ラインに接続するゲート電極を含み、
    前記第６トランジスタは、前記リセット電圧を伝送するリセット電圧ラインに接続するソース電極、前記第４ノードに接続するドレイン電極、及び第３スキャン信号を伝送する第３スキャン信号ラインに接続するゲート電極を含み、
    前記第７トランジスタは、前記高電位駆動電圧ラインに連結されるソース電極、前記第５ノードに連結されるドレイン電極、及び前記発光信号ラインに連結されるゲート電極を含み、
    前記第８トランジスタは、前記基準電圧を伝送する基準電圧ラインに連結されるソース電極、前記第５ノードに連結されるドレイン電極、及び第５スキャン信号を伝送する第５スキャン信号ラインに連結されるゲート電極を含み、
    前記第９トランジスタは、前記バイアスストレスを伝送するバイアスストレス電圧ラインに連結されるソース電極、前記第１ノードに連結されるドレイン電極、及び前記第３スキャン信号ラインに連結されるゲート電極を含む、請求項１に記載の画素。
  7. 前記第１トランジスタは、前記第３ノードに接続されるドレイン電極、前記第２ノードに接続されるソース電極、及び第１スキャン信号を伝送する第１スキャン信号ラインに接続するゲート電極を含み、
    前記第２トランジスタは、データラインに連結されるソース電極、前記第１ノードに連結されるドレイン電極、及び第２スキャン信号を伝送する第２スキャン信号ラインに連結されるゲート電極を含み、
    前記第３トランジスタは、前記高電位駆動電圧を伝送する高電位駆動電圧ラインに連結されるソース電極、前記第１ノードに連結されるドレイン電極、及び発光信号を伝送する発光信号ラインに連結されるゲート電極を含み、
    前記第４トランジスタは、前記第３ノードに接続するソース電極、前記第４ノードに接続するドレイン電極、及び前記発光信号ラインに接続するゲート電極を含み、
    前記第５トランジスタは、前記初期化電圧を伝送する初期化電圧ラインに接続するソース電極、前記第３ノードに接続するドレイン電極、及び第３スキャン信号を伝送する第３スキャン信号ラインに接続するゲート電極を含み、
    前記第６トランジスタは、前記リセット電圧を伝送するリセット電圧ラインに接続するソース電極、前記第４ノードに接続するドレイン電極、及び前記第３スキャン信号ラインに接続するゲート電極を含み、
    前記第７トランジスタは、前記高電位駆動電圧ラインに連結されるソース電極、前記第５ノードに連結されるドレイン電極、及び前記発光信号ラインに連結されるゲート電極を含み、
    前記第８トランジスタは、前記基準電圧を伝送する基準電圧ラインに連結されるソース電極、前記第５ノードに連結されるドレイン電極、及び第４スキャン信号を伝送する第４スキャン信号ラインに連結されるゲート電極を含む、請求項１に記載の画素。
  8. 前記初期化電圧は、周期的にハイレベルとローレベルに転換される、請求項７に記載の画素。
  9. 前記第１トランジスタは、前記第３ノードに接続されるドレイン電極、前記第２ノードに接続されるソース電極、及び第１スキャン信号を伝送する第１スキャン信号ラインに接続するゲート電極を含み、
    前記第２トランジスタは、データラインに連結されるソース電極、前記第１ノードに連結されるドレイン電極、及び第２スキャン信号を伝送する第２スキャン信号ラインに連結されるゲート電極を含み、
    前記第３トランジスタは、前記高電位駆動電圧を伝送する高電位駆動電圧ラインに連結されるソース電極、前記第１ノードに連結されるドレイン電極、及び第３スキャン信号を伝送する第３スキャン信号ラインに連結されるゲート電極を含み、
    前記第４トランジスタは、前記第３ノードに接続するソース電極、前記第４ノードに接続するドレイン電極、及び発光信号を伝送する発光信号ラインに接続するゲート電極を含み、
    前記第５トランジスタは、前記初期化電圧を伝送する初期化電圧ラインに接続するソース電極、前記第２ノードに接続するドレイン電極、及び前のステージの第１スキャン信号を伝送する前のステージの第１スキャン信号ラインに接続するゲート電極を含み、
    前記第６トランジスタは、前記リセット電圧を伝送するリセット電圧ラインに接続するソース電極、前記第４ノードに接続するドレイン電極、及び第４スキャン信号を伝送する第４スキャン信号ラインに接続するゲート電極を含み、
    前記第７トランジスタは、前記高電位駆動電圧ラインに連結されるソース電極、前記第５ノードに連結されるドレイン電極、及び前記発光信号ラインに連結されるゲート電極を含み、
    前記第８トランジスタは、前記基準電圧を伝送する基準電圧ラインに連結されるソース電極、前記第５ノードに連結されるドレイン電極、及び前記第４スキャン信号ラインに連結されるゲート電極を含む、請求項１に記載の画素。
  10. 前記第１トランジスタは、前記第３ノードに接続されるドレイン電極、前記第２ノードに接続されるソース電極、及び第１スキャン信号を伝送する第１スキャン信号ラインに接続するゲート電極を含み、
    前記第２トランジスタは、データラインに連結されるソース電極、前記第１ノードに連結されるドレイン電極、及び第２スキャン信号を伝送する第２スキャン信号ラインに連結されるゲート電極を含み、
    前記第３トランジスタは、前記高電位駆動電圧を伝送する高電位駆動電圧ラインに連結されるソース電極、前記第１ノードに連結されるドレイン電極、及び第５スキャン信号を伝送する第５スキャン信号ラインに連結されるゲート電極を含み、
    前記第４トランジスタは、前記第３ノードに接続するソース電極、前記第４ノードに接続するドレイン電極、及び発光信号を伝送する発光信号ラインに接続するゲート電極を含み、
    前記第５トランジスタは、前記初期化電圧を伝送する初期化電圧ラインに接続するソース電極、前記第３ノードに接続するドレイン電極、及び第３スキャン信号を伝送する第３スキャン信号ラインに接続するゲート電極を含み、
    前記第６トランジスタは、前記リセット電圧を伝送するリセット電圧ラインに接続するソース電極、前記第４ノードに接続するドレイン電極、及び前記第３スキャン信号ラインに接続するゲート電極を含み、
    前記第７トランジスタは、前記高電位駆動電圧ラインに連結されるソース電極、前記第５ノードに連結されるドレイン電極、及び前記発光信号ラインに連結されるゲート電極を含み、
    前記第８トランジスタは、前記基準電圧を伝送する基準電圧ラインに連結されるソース電極、前記第５ノードに連結されるドレイン電極、及び第４スキャン信号を伝送する第４スキャン信号ラインに連結されるゲート電極を含む、請求項１に記載の画素。
  11. 前記第１トランジスタは、前記第３ノードに接続されるドレイン電極、前記第２ノードに接続されるソース電極、及び第１スキャン信号を伝送する第１スキャン信号ラインに接続するゲート電極を含み、
    前記第２トランジスタは、データラインに連結されるソース電極、前記第１ノードに連結されるドレイン電極、及び第２スキャン信号を伝送する第２スキャン信号ラインに連結されるゲート電極を含み、
    前記第３トランジスタは、前記高電位駆動電圧を伝送する高電位駆動電圧ラインに連結されるソース電極、前記第１ノードに連結されるドレイン電極、及び前記第１スキャン信号ラインに連結されるゲート電極を含み、
    前記第４トランジスタは、前記第３ノードに接続するソース電極、前記第４ノードに接続するドレイン電極、及び発光信号を伝送する発光信号ラインに接続するゲート電極を含み、
    前記第５トランジスタは、前記初期化電圧を伝送する初期化電圧ラインに接続するソース電極、前記第３ノードに接続するドレイン電極、及び第３スキャン信号を伝送する第３スキャン信号ラインに接続するゲート電極を含み、
    前記第６トランジスタは、前記リセット電圧を伝送するリセット電圧ラインに接続するソース電極、前記第４ノードに接続するドレイン電極、及び前記第３スキャン信号ラインに接続するゲート電極を含み、
    前記第７トランジスタは、前記高電位駆動電圧ラインに連結されるソース電極、前記第５ノードに連結されるドレイン電極、及び前記発光信号ラインに連結されるゲート電極を含み、
    前記第８トランジスタは、前記基準電圧を伝送する基準電圧ラインに連結されるソース電極、前記第５ノードに連結されるドレイン電極、及び第４スキャン信号を伝送する第４スキャン信号ラインに連結されるゲート電極を含む、請求項１に記載の画素。
  12. 表示パネルに配置され、請求項１～１１のいずれか１項に記載の複数の画素を含む、有機発光表示装置。
  13. 前記画素に前記データ電圧をプログラミングするリフレッシュフレームと前記有機発光素子のアノードをリセットするリセットフレームとに分離駆動され、
    前記リフレッシュフレームは、ストレス期間、イニシャル期間、サンプリング期間、及びエミッション期間の順番に区分され、
    前記ストレス期間の間、前記第６トランジスタと前記第８トランジスタと第９トランジスタとがターンオンされ、前記第１ノードに前記バイアスストレスを印加するよう構成された前記第９トランジスタを介して前記駆動トランジスタに前記バイアスストレスが印加され、
    前記イニシャル期間の間、前記第６トランジスタと前記第８トランジスタと前記第９トランジスタとがターンオンされ、前記第２ノードおよび第３ノードは、前記第９トランジスタを介して前記初期化電圧に初期化され、
    前記サンプリング期間の間、前記第１トランジスタと前記第２トランジスタと前記第８トランジスタとがターンオンされ、前記第２ノードは、前記第１トランジスタがターンオンされることにより前記データ電圧と前記駆動トランジスタの閾値電圧Ｖｔｈの和に該当する電圧に充電され、
    前記エミッション期間の間、前記第３トランジスタがターンオンされ、前記有機発光素子に前記駆動電流が印加され、前記有機発光素子は発光する、請求項１２に記載の有機発光表示装置。
  14. 前記リフレッシュフレームは、前記第８トランジスタをターンオンし第５ノードを基準電圧に維持する前記サンプリング期間と前記エミッション期間との間の別のストレス期間をさらに含む、請求項１３に記載の有機発光表示装置。
  15. リセットフレームの間、前記有機発光素子のアノード電極をリセット電圧にリセットし、前記第１ノードにバイアスストレスを印加する、請求項１３に記載の有機発光表示装置。
  16. 前記リセットフレームは複数のストレス期間を含む、請求項１３に記載の有機発光表示装置。
  17. 前記エミッション期間の間、
    前記第２ノードの電圧は、Ｖｄａｔａ＋Ｖｔｈ＋（ＶＤＤ－Ｖｒｅｆ）であり、
    前記第１ノードの電圧は、ＶＤＤであり、
    前記駆動トランジスタのゲート－ソース間電圧は、Ｖｄａｔａ＋Ｖｔｈ－Ｖｒｅｆである、請求項１３に記載の有機発光表示装置。
JP2021151717A 2020-10-21 2021-09-17 有機発光表示装置 Active JP7284233B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0137040 2020-10-21
KR1020200137040A KR20220052747A (ko) 2020-10-21 2020-10-21 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
JP2022068104A JP2022068104A (ja) 2022-05-09
JP7284233B2 true JP7284233B2 (ja) 2023-05-30

Family

ID=77666200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021151717A Active JP7284233B2 (ja) 2020-10-21 2021-09-17 有機発光表示装置

Country Status (5)

Country Link
US (2) US12020640B2 (ja)
EP (1) EP3989212A1 (ja)
JP (1) JP7284233B2 (ja)
KR (1) KR20220052747A (ja)
TW (1) TWI797683B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220115765A (ko) * 2021-02-10 2022-08-18 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
WO2022187245A1 (en) * 2021-03-04 2022-09-09 Apple Inc. Displays with reduced temperature luminance sensitivity
KR20230098985A (ko) * 2021-12-27 2023-07-04 엘지디스플레이 주식회사 보상부를 포함하는 유기발광다이오드 표시장치 및 그 구동방법
KR20230130193A (ko) 2022-03-02 2023-09-12 삼성디스플레이 주식회사 화소 및 화소를 포함하는 표시 장치
KR20240044698A (ko) 2022-09-29 2024-04-05 엘지디스플레이 주식회사 표시 장치
KR20240070087A (ko) * 2022-11-14 2024-05-21 엘지디스플레이 주식회사 발광표시장치
KR20240081795A (ko) * 2022-12-01 2024-06-10 엘지디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
CN118742942A (zh) * 2023-01-31 2024-10-01 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010156962A (ja) 2008-12-04 2010-07-15 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法並びにそれらを用いた電子機器
JP2010266848A (ja) 2009-04-17 2010-11-25 Toshiba Mobile Display Co Ltd Ｅｌ表示装置及びその駆動方法
JP2014228744A (ja) 2013-05-23 2014-12-08 キヤノン株式会社 発光装置
US20150348462A1 (en) 2014-05-08 2015-12-03 Boe Technology Group Co., Ltd. Compensation pixel circuit and display apparatus
CN108492780A (zh) 2018-03-30 2018-09-04 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9454935B2 (en) * 2013-11-21 2016-09-27 Lg Display Co., Ltd. Organic light emitting diode display device
EP3098805B1 (en) * 2015-05-28 2018-07-25 LG Display Co., Ltd. Organic light emitting display and circuit thereof
CN105405397A (zh) 2015-10-14 2016-03-16 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、一种有机发光显示装置
CN106448565A (zh) * 2016-12-26 2017-02-22 武汉华星光电技术有限公司 有机发光二极管像素补偿电路及有机发光显示装置
CN106981268B (zh) * 2017-05-17 2019-05-10 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
US10872570B2 (en) 2017-08-31 2020-12-22 Lg Display Co., Ltd. Electroluminescent display device for minimizing a voltage drop and improving image quality and driving method thereof
KR102482575B1 (ko) 2017-10-31 2022-12-28 엘지디스플레이 주식회사 유기 발광 표시 장치
TWI634540B (zh) * 2017-12-13 2018-09-01 友達光電股份有限公司 畫素電路
US11250787B2 (en) * 2018-02-02 2022-02-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Signal control apparatus and method, display control apparatus and method, and display apparatus
CN108288456B (zh) * 2018-04-28 2021-03-19 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
CN108735155A (zh) * 2018-06-01 2018-11-02 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示面板、显示装置
KR102564366B1 (ko) 2018-12-31 2023-08-04 엘지디스플레이 주식회사 표시 장치
US10916198B2 (en) 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
CN112102784B (zh) * 2020-09-29 2022-11-04 京东方科技集团股份有限公司 一种像素驱动电路及其制作方法、显示装置
CN112102778B (zh) * 2020-10-10 2022-12-06 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010156962A (ja) 2008-12-04 2010-07-15 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法並びにそれらを用いた電子機器
JP2010266848A (ja) 2009-04-17 2010-11-25 Toshiba Mobile Display Co Ltd Ｅｌ表示装置及びその駆動方法
JP2014228744A (ja) 2013-05-23 2014-12-08 キヤノン株式会社 発光装置
US20150348462A1 (en) 2014-05-08 2015-12-03 Boe Technology Group Co., Ltd. Compensation pixel circuit and display apparatus
CN108492780A (zh) 2018-03-30 2018-09-04 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示装置

Also Published As

Publication number Publication date
TWI797683B (zh) 2023-04-01
CN114387924A (zh) 2022-04-22
JP2022068104A (ja) 2022-05-09
US12020640B2 (en) 2024-06-25
EP3989212A1 (en) 2022-04-27
KR20220052747A (ko) 2022-04-28
US20240304147A1 (en) 2024-09-12
TW202217786A (zh) 2022-05-01
US20220122534A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
JP7284233B2 (ja) 有機発光表示装置
US10665169B2 (en) Gate driver for outputting a variable initialization voltage and electroluminescent display device thereof
US10679562B2 (en) Electroluminescence display
KR102578715B1 (ko) 유기발광 표시장치
KR20170001877A (ko) 유기발광다이오드 표시장치 및 이의 구동방법
KR102653575B1 (ko) 표시 장치
KR102627269B1 (ko) 구동특성 보상회로를 갖는 유기발광 표시장치
KR102663402B1 (ko) 표시 장치
KR102405106B1 (ko) Oled 구동전류 보상회로 및 그를 포함하는 유기발광표시장치
KR102686898B1 (ko) 유기발광 표시장치
CN114648955B (zh) 有机发光显示装置
KR20210085077A (ko) 게이트 구동회로 및 이를 이용한 전계 발광 표시 장치
US11475847B2 (en) Display apparatus
KR102498500B1 (ko) 유기발광 표시장치
KR102672835B1 (ko) 픽셀 회로와 이를 이용한 전계 발광 표시 장치
KR20220067304A (ko) 표시 장치
CN114387924B (en) Pixel and organic light emitting display device including the same
KR102390673B1 (ko) 전계 발광 표시장치
KR20210075431A (ko) 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치
KR20230095243A (ko) 유기 발광 표시 장치
KR102627270B1 (ko) 전계발광 표시장치
KR102486082B1 (ko) 전계 발광 표시장치와 그 픽셀 회로
CN116805476A (zh) 像素电路以及具有该像素电路的显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220825

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230518

R150 Certificate of patent or registration of utility model

Ref document number: 7284233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150