KR20210075431A - 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치 - Google Patents

픽셀 회로 및 이를 포함하는 유기 발광 표시 장치 Download PDF

Info

Publication number
KR20210075431A
KR20210075431A KR1020190166484A KR20190166484A KR20210075431A KR 20210075431 A KR20210075431 A KR 20210075431A KR 1020190166484 A KR1020190166484 A KR 1020190166484A KR 20190166484 A KR20190166484 A KR 20190166484A KR 20210075431 A KR20210075431 A KR 20210075431A
Authority
KR
South Korea
Prior art keywords
node
tft
voltage
driving
turned
Prior art date
Application number
KR1020190166484A
Other languages
English (en)
Inventor
정대성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190166484A priority Critical patent/KR20210075431A/ko
Publication of KR20210075431A publication Critical patent/KR20210075431A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 별도의 초기화 전원을 이용하여 초기화 동작을 수행하거나, 트랜지스터를 추가하여 블랙 전압 레벨을 최소화하고 가로띠 현상을 방지할 수 있는 픽셀 회로 및 이를 포함하는 유깁 발광 표시장치에 관한 것으로, 초기화 구간 동안 OLED 소자의 애노드 전극이 기준 전압보다 낮은 초기화 전압으로 초기화 되도록 복수개의 TFT, 구동 TFT 및 스토리지 커패시터를 구비하여 구성되는 것이다.

Description

픽셀 회로 및 이를 포함하는 유기 발광 표시 장치{PIXEL XIRXUIT AND DRIVING ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE COMPRISING THE SAME}
본 발명은 유기 발광 다이오드 표시 장치에 관한 것으로, 특히 OLED 구동 특성을 보상하는 픽셀 회로 및 이를 포함하는 OLED 표시장치에 관한 것이다.
최근 디지털 데이터를 이용하여 영상을 표시하는 디스플레이 장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display Device; LCD), 유기 발광 다이오드를 이용한 유기 발광 다이오드 표시 장치(Organic Light Emitting Diode Display Device; OLED), 전기영동 입자를 이용한 전기영동 표시 장치(ElectroPhoretic Display Device; EPD) 등이 대표적이다.
이들 중 OLED 표시 장치는 전자와 정공의 재결합으로 유기 발광층을 발광시키는 자발광 소자로 휘도가 높고 구동 전압이 낮으며, 응답속도가 빠르고 발광 효율, 휘도 및 시야각이 큰 장점이 있으며, 초박막화가 가능하여 차세대 표시 장치로 기대되고 있다.
OLED 표시 장치를 구성하는 각 픽셀은 OLED 소자와, OLED 소자를 독립적으로 구동하는 픽셀 회로를 구비한다.
상기 OLED 소자는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 포함한다. 유기 화합물층은 정공주입층(Hole InjecPion layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron InjecPion layer, EIL)을 포함한다. 애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.
상기 픽셀 회로는 게이트-소오스 간 전압(Vgs)에 따라 상기 OLED 소자에 흐르는 구동전류(IOLED)를 제어하는 구동 TFT(Thin Film Transistor), 상기 구동 TFT의 게이트-소오스 간 전압(Vgs)을 한 프레임 동안 일정하게 유지시키는 커패시터, 및 게이트 신호(스캔 펄스)에 응답하여 상기 구동 TFT의 게이트-소오스 간 전압(Vgs)을 설정하는 적어도 하나 이상의 스위칭 TFT를 포함한다. 따라서, 영상 데이터에 상응하는 구동 전압(Vgs)에 따라 구동 TFT가 OLED 소자를 구동하는 전류(Ids)를 조절함으로써 OLED 소자의 밝기를 조절한다.
OLED 표시 장치는 공정 편차, 구동 환경, 구동 시간 등에 따라 달라지는 구동 TFT의 임계 전압(이하 Vth), 이동도 등에 의해 픽셀의 특성이 불균일한 경우 동일 계조의 구동 전압(Vgs) 대비 전류(Ids)가 달라지기 때문에 휘도 불균일 현상이 발생할 수 있다.
이를 해결하기 위하여, OLED 표시 장치는 픽셀의 특성을 센싱하고, 센싱 결과를 기초하여 픽셀의 특성 편차 등을 외부 보상하는 기술을 주로 이용한다.
구동 TFT의 문턱 전압(Vth) 변화를 추출하기 위한 센싱 방법은, 구동 TFT를 소스 팔로워(Source Follower) 방식으로 동작시킨 후 구동 TFT의 소스 전압을 센싱하여 센싱 전압을 토대로 구동 TFT의 문턱 전압 변화량을 검출한다. 구동 TFT의 문턱 전압 변화량은 상기 센싱 전압의 크기에 따라 결정되며, 이를 통해 데이터 보상을 위한 옵셋값이 구해진다.
구동 TFT의 이동도(μ) 변화를 추출하기 위한 센싱 방법은, 구동 TFT의 문턱 전압(Vth)을 제외한 전류능력 특성을 규정하기 위해서 구동 TFT의 게이트에 구동 TFT의 문턱 전압보다 높은 일정 전압(Vdata+X, 여기서, X는 옵셋값 보상에 따른 전압)을 인가하여 구동 TFT를 턴 온 시키고, 이 상태에서 일정 시간 동안 충전된 구동 TFT의 소스 전압(Vs)을 센싱 전압으로 입력 받는다. 구동 TFT의 이동도 변화량은 센싱 전압의 크기에 따라 결정되며, 이를 통해 데이터 보상을 위한 게인값이 구해진다.
이러한 외부 보상 방법 이외에, 픽셀 회로의 내부에서 상기 구동 TFT의 문턱 전압(Vth) 및 이동도(μ) 편차를 보상하기 위한 6T1C 픽셀 회로가 제안되었다.
그러나, 상기 6T1C 픽셀 회로에서는 상기 구동 TFT의 문턱 전압(Vth) 편차를 보상할 수 있으나, 기준 전압을 높일 경우 블랙 전압 레벨(black voltage level)이 상승하고, 기준 전압을 낮출 경우 발광 구간에 블랙 휘도가 상승하며, PWM(Pulse Width Modulation) 구동 시 시간에 따라 발광하는 화소의 위치가 달라지므로 위치에 따라 가로띠가 발생하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 별도의 초기화 전원을 이용하여 초기화 동작을 수행하거나, 트랜지스터를 추가하여 블랙 전압 레벨을 최소화하고 가로띠 현상을 방지할 수 있는 픽셀 회로 및 이를 포함하는 유깁 발광 표시장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 픽셀 회로는, 초기화 구간 동안 OLED 소자의 애노드 전극이 기준 전압보다 낮은 초기화 전압으로 초기화 되도록 복수개의 TFT, 구동 TFT 및 스토리지 커패시터를 구비하여 구성될 수 있다.
상기 픽셀 회로는, 데이터 라인과 제1 노드에 연결되고, 제1 스캔 신호에 따라 스위칭되어 데이터 전압을 상기 제1 노드에 공급하는 제1 TFT; 제2 노드 및 제3 노드에 연결되고, 상기 제2 스캔 신호에 따라 스위칭되어 상기 제2 노드와 상기 제3 노드 사이를 연결하는 제2 TFT; 상기 제1 노드 및 기준 전압 공급 라인에 연결되고, 제1 발광 제어신호에 따라 스위칭되어 상기 제1 노드에 기준 전압을 공급하는 제3 TFT; 상기 제3 노드 및 제4 노드에 연결되고, 상기 제1 발광 제어신호에 따라 스위칭되어 상기 제3 노드와 상기 제4 노드 사이를 연결하는 제4 TFT; 상기 제2 스캔 신호에 따라 스위칭되어 상기 제4 노드에 상기 기준 전압보다 낮은 상기 초기화 전압을 공급하는 제5 TFT; 및 고전위 전압 공급 라인 및 상기 제3 노드에 연결되고, 상기 제2 노드의 전압에 따라 스위칭되어 고전위 전압을 상기 제3 노드에 공급하는 상기 구동 TFT를 포함하고, 상기 스토리지 커패시터는 상기 제1 노드와 상기 제2 노드 사이에 연결되고, 상기 OLED 소자의 애노드는 상기 제4 노드에 연결되고, 상기 OLED 소자의 캐소드는 저전위 전압 공급 라인에 연결될 수 있다.
상기 초기화 구간 동안 상기 제5 TFT는 상기 OLED 소자의 애노드 전극을 상기 초기화 전압으로 초기화 할 수 있다.
샘플링 구간 동안 상기 제2 TFT는 상기 제2 스캔 신호에 의해 상기 제2 노드에 상기 고전위 전압 공급 라인을 통해 인가되는 고전위 전압에 상기 구동 TFT의 문턱전압을 합한 전압을 충전할 수 있다.
상기 제4 노드와 상기 OLED 소자의 애노드 사이에 연결되고, 제2 발광 제어신호에 따라 스위칭되어 상기 제4 노드와 상기 OLED 소자의 애노드 사이를 연결하는 제6 TFT를 더 포함할 수 있다.
한편, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 유기발광표시장치는, 상기와 같이 구성되는 OLED의 픽셀 회로와, 상기 OLED의 픽셀 회로가 구비된 표시패널과, 상기 표시패널의 스캔 라인들과 발광 제어신호 라인들을 구동하는 게이트 구동회로와, 상기 표시패널의 데이터 라인들을 구동하는 데이터 구동회로를 포함할 수 있다.
본 발명의 일 실시예에 따른 OLED의 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치에 있어서는 다음과 같은 효과가 있다.
본 발명의 제1 실시예에 따른 픽셀은, 초기화 구간에 제1 노드(n1)는 기준 전압(Vref)으로 초기화되고, 제4 노드(n4)는 상기 기준 전압(Vref)보다 낮은 초기화 전압(Vinit)로 초기화되므로, 블랙 레벨(Black level)(블랙 휘도)의 상승을 방지할 수 있다.
발광 구간에 픽셀(6T1C)의 전류식 "k(Vdata - Vref)2"에 상기 초기화 전압(Vinit)은 포함되지 않으므로, 발광 구간에 블랙 휘도가 증가되지 않고, PWM 구동 시에도 표시 화면상에 가로 띠 현상이 발생되지 않는다.
또한, 본 발명의 제2 실시예에 따른 픽셀은, 상기 제4 노드와 OLED 소자의 애노드 사이에 제6 TFT를 추가하여, 상기 초기화 구간에 상기 제6 TFT를 턴-오프시켜 상기 OLED 소자에 공급되는 전류를 차단하므로, 상기 초기화 전압(Vinit)을 상기 기준 전압(Vref)보다 더 낮추지 않아도 블랙 휘도가 증가하는 문제를 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 OLED 표시 장치의 구성을 개략적으로 나타낸 블록도
도 2는 본 발명의 픽셀 회로와 비교하기 위한 비교예의 픽셀 회로도
도 3은 도 2의 픽셀 회로에 인가되는 제1 및 제2 스캔펄스(scan1, scan2)와 발광 제어신호(EM)의 타이밍도
도 4는 본 발명의 제1 실시예에 따른 픽셀 회로도
도 5는 도 4의 픽셀 회로에 인가되는 제1 및 제2 스캔펄스(scan1, scan2)와 발광 제어신호(EM)의 타이밍도
도 6은 본 발명의 제2 실시예에 따른 픽셀 회로도
도 7은 도 6의 픽셀 회로에 인가되는 제1 및 제2 스캔펄스(scan1(n), scan2(n))와 제1 및 제2 발광 제어신호(EM(n), EM(n-1))의 타이밍도
도 8은 도 2에 따른 픽셀 구조에서의 기준 전압(Vref) 가변에 따른 OLED에 흐르는 전류의 시뮬레이션(Simulation) 결과를 나타낸 그래프
도 9는 본 발명의 제1 및 제2 실시예에 따른 픽셀 구조에서의 초기화 전압(Vinit) 가변에 따른 OLED에 흐르는 전류의 시뮬레이션 결과를 나타낸 그래프
이하, 상기와 같은 특징을 갖는 본 발명의 바람직한 실시예에 따른 픽셀 회로 및 이를 포함하는 OLED 표시 장치를 첨부 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
이하에서 설명되는 장치는 p 타입 박막 트랜지스터를 포함하는 것을 일례로 설명하지만 이는 n 타입 박막 트랜지스터 또는 n 타입과 p 타입이 함께 존재하는 형태로 구현될 수도 있다. 박막 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 박막 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 박막 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, 박막 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다.
n 타입 박막 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 박막 트랜지스터에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. 이와 달리, p 타입 박막 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 박막 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 그러나 박막 트랜지스터의 소스와 드레인은 인가된 전압에 따라 변경될 수 있다. 이를 반영하여, 이하의 설명에서는 소스와 드레인 중 어느 하나를 제1전극, 소스와 드레인 중 나머지 하나를 제2전극으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 OLED 표시 장치의 구성을 개략적으로 나타낸 블록도이다.
도 1을 참조하면, 일 실시예에 따른 OLED 표시 장치는 내부 보상을 위한 픽셀들(PXL)이 형성된 표시패널(10)과, 데이터 라인들(14)을 구동시키기 위한 데이터 구동회로(12)와, 게이트 라인들(15)을 구동시키기 위한 게이트 구동회로(13)와, 데이터 구동회로(12) 및 게이트 구동회로(13)의 구동 타이밍을 제어하기 위한 타이밍 콘트롤러(11)를 구비한다.
상기 표시패널(10)에는 다수의 데이터 라인들(14)과 다수의 게이트 라인들(15)이 교차되고, 이 교차영역마다 내부 보상을 위한 서브-픽셀(PXL)들이 매트릭스 형태로 배치된다. 동일 수평라인 상에 배치된 서브-픽셀(PXL)들은 하나의 게이트 라인(15)에 접속되며, 상기 하나의 게이트 라인(15)은 적어도 하나 이상의 스캔 라인과 적어도 하나 이상의 발광 제어 라인을 포함할 수 있다.
즉, 각 서브-픽셀(PXL)은 1개의 데이터 라인(14)과, 적어도 하나 이상의 스캔 라인 및 발광 제어 라인에 접속될 수 있다. 상기 서브-픽셀(PXL)들은 도 1에는 도시하지 않았지만, 전원발생부로부터 고전위 전압 및 저전위 전압(VDD, VSS)과 기준 전압(Vref )을 공통으로 공급받을 수 있다. 초기화 구간 및 샘플링 구간에서 OLED의 불필요한 발광이 방지되도록 기준 전압(Vref)은 OLED의 동작 전압보다 충분히 낮은 전압 범위 내에서 선택됨이 바람직하며, 저전위 전압(VSS)과 같거나 그보다 낮게 설정될 수 있다.
상기 서브-픽셀(PXL)을 구성하는 TFT들은 산화물 반도체층을 포함한 산화물 TFT로 구현될 수 있다. 산화물 TFT는 전자 이동도, 공정 편차 등을 모두 고려할 때 표시패널(10)의 대면적화에 유리하다. 다만, 본 발명은 이에 한정되지 않고 TFT의 반도체층을 아몰포스 실리콘 또는, 폴리 실리콘 등으로 형성할 수도 있다.
각 서브-픽셀(PXL)은 구동 TFT의 문턱 전압(Vth) 편차를 보상하기 위해 다수의 TFT들과 스토리지 커패시터를 포함할 수 있다. 상기 각 서브-픽셀(PXL)의 구체적인 구성은 후술한다.
도 1에서, 기본 픽셀은 화이트(W), 레드(R), 그린(G), 블루(B) 서브 픽셀들 중 적어도 3개 서브 픽셀들로 구성될 수 있다. 예를 들면, 기본 픽셀은 R/G/B 조합의 서브 픽셀들, W/R/G 조합의 서브 픽셀들, B/W/R 조합의 서브 픽셀들, G/B/W 조합의 서브 픽셀들로 구성되거나, W/R/G/B 조합의 서브 픽셀들로 구성될 수 있다.
상기 타이밍 콘트롤러(11)는 외부로부터 입력되는 디지털 비디오 데이터(RGB)를 표시패널(10)의 해상도에 맞게 재정렬하여 데이터 구동회로(12)에 공급한다. 또한, 상기 타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 발생한다.
상기 데이터 구동회로(12)는 데이터 제어신호(DDC)를 기반으로 타이밍 콘트롤러(11)로부터 입력되는 디지털 비디오 데이터(RGB)를 아날로그 데이터전압으로 변환하여 다수의 데이터 라인들(14)에 공급한다.
상기 게이트 구동회로(13)는 게이트 제어신호(GDC)를 기반으로 스캔 신호(Scan1, Scan2)와 발광 제어신호(EM)를 생성할 수 있다. 상기 게이트 구동회로(13)는 스캔 구동부와 발광 제어신호 구동부를 포함할 수 있다. 상기 스캔 구동부는 각 픽셀 행마다 연결된 적어도 하나 이상의 스캔 라인을 구동하기 위해 행 순차 방식으로 스캔 신호를 생성하여 스캔 라인들에 공급할 수 있다. 상기 발광 제어신호 구동부는 각 픽셀 행마다 연결된 적어도 하나 이상의 발광 제어신호 라인을 구동하기 위해 행 순차 방식으로 발광 제어신호(EM)를 생성하여 발광 제어신호 라인들에 공급할 수 있다.
이러한 게이트 구동회로(13)는 GIP(Gate-driver In Panel) 방식에 따라 표시패널(10)의 비 표시영역 상에 직접 형성될 수 있다.
이하에서는 서프-픽셀을 픽셀 회로라고 칭한다.
도 2는 본 발명의 픽셀 회로와 비교하기 위한 비교예의 픽셀 회로도이고, 도 3은 도 2의 픽셀 회로에 인가되는 제1 및 제2 스캔펄스(scan1, scan2), 기준 전압(Vref) 및 발광 제어신호(EM)의 타이밍도이다.
도 2에 도시한 바와 같이, 비교예의 픽셀(PXL)는 OLED 소자(OLED), 제1 TFT(T1), 제2 TFT(T2), 제3 TFT(T3), 제4 TFT(T4), 제5 TFT(T5), 구동 TFT(DT) 및 스토리지 커패시터(Cst)를 포함한다 (6T1C).
상기 제1 TFT(T1)의 제1 및 제2 전극은 각각 데이터 라인(Vdata)과 제1 노드(n1)에 연결되고, 게이트 전극은 제1 스캔 라인(Scan1)에 연결된다. 즉, 상기 제1 TFT(T1)는 상기 제1 스캔 라인을 통해 인가되는 제1 스캔 신호(Scan1)에 따라 턴-온 또는 턴-오프되고, 턴-온 시 상기 데이터 라인의 데이터 전압(Vdata)을 제1 노드(n1)에 공급한다.
상기 제2 TFT(T2)의 제1 및 제2 전극은 각각 제2 노드(n2) 및 제3 노드(n3)에 연결되고, 게이트 전극은 제2 스캔 라인(Scan2)에 연결된다. 즉, 상기 제2 TFT(T2)는 상기 제2 스캔 라인을 통해 인가되는 제2 스캔 신호(Scan2)에 따라 턴-온 또는 턴-오프되고 턴-온 시 상기 제2 노드(n2)와 상기 제3 노드(n3) 사이를 연결한다.
상기 제3 TFT(T3)의 제1 및 제2 전극은 각각 제1 노드(n1) 및 기준 전압 공급 라인(Vref)에 연결되고, 게이트 전극은 발광 제어신호 공급 라인(EM)에 연결된다. 즉, 상기 제3 TFT(T3)는 상기 발광 제어신호 공급 라인에 의해 공급되는 발광 제어신호(EM)에 따라 턴-온 또는 턴-오프되고 턴-온 시 상기 제1 노드(n1)에 상기 기준 전압 공급 라인에 의해 공급되는 기준 전압(Vref)을 공급한다.
상기 제4 TFT(T4)의 제1 및 제2 전극은 각각 상기 제3 노드(n3) 및 제4 노드(n4)에 연결되고, 게이트 전극은 상기 발광 제어신호 공급 라인(EM)에 연결된다. 즉, 상기 제4 TFT(T4)는 상기 발광 제어신호 공급 라인에 의해 공급되는 발광 제어신호(EM)에 따라 턴-온 또는 턴-오프되고 턴-온 시 상기 제3 노드(n3)와 상기 제4 노드(n4) 사이를 연결한다.
상기 제5 TFT(T5)의 제1 및 제2 전극은 각각 상기 기준 전압 공급 라인(Vref) 및 상기 제4 노드(n4)에 연결되고, 게이트 전극은 상기 제2 스캔 라인(Scan2)에 연결된다. 즉, 상기 제5 TFT(T5)는 상기 제2 스캔 라인을 통해 인가되는 제2 스캔 신호(Scan2)에 따라 턴-온 또는 턴-오프되고 턴-온 시 상기 제4 노드(n4)에 상기 기준 전압 공급 라인에 의해 공급되는 기준 전압(Vref)을 공급한다.
상기 구동 TFT(DT)의 제1 및 제2 전극은 각각 고전위 전압 공급 라인(Vdd) 및 상기 제3 노드(n3)에 연결되고, 게이트 전극은 상기 제2 노드(n2)에 연결된다. 즉, 상기 구동 TFT(DT)는 상기 제2 노드(n2)의 전압에 따라 턴-온 또는 턴-오프되고 턴-온 시 상기 고전위 전압 공급 라인에 의해 공급되는 고전위 전압(Vdd)을 상기 제3 노드(n3)에 공급한다.
상기 스토리지 커패시터(Cst)는 상기 제1 노드(n1)와 상기 제2 노드(n2) 사이에 연결되어, 상기 제1 TFT(T1)를 통해 공급된 데이터 전압(Vdata)을 한 프레임 동안 일정하게 유지한다. 즉, 상기 스토리지 커패시터(Cst)는 상기 구동 TFT의 게이트-소오스 간 전압(Vgs)을 한 프레임 동안 일정하게 유지한다.
상기 OLED 소자(OLED)의 애노드 전극은 상기 제4 노드(n4)에 연결되고, 캐소드 전극은 저전위 전압 공급 라인(Vss)에 연결된다.
상기와 같이, 구성된 비교예의 픽셀의 동작을, 도 3의 타이밍도를 이용하여, 설명하면 다음과 같다.
비교예의 픽셀의 제1 TFT(T1) 내지 제5 TFT(T5) 및 구동 TFT(DT)는 P형 TFT로 구현되기 때문에, 각 구동신호의 로우 레벨 전압은 TFT들을 턴-온시키는 전압을 의미하고, 각 구동신호의 하이 레벨 전압은 TFT들을 턴-오프시키는 전압을 의미한다.
상기와 같은 6T1C 구조의 서브-픽셀은 구동 TFT(DT)의 문턱 전압(Vth)의 편차에 기인하여 OLED 소자(OLED)에 흐르는 전류차(휘도차)를 개선하기 위하여 구동 TFT(DT)의 문턱전압(Vth) 보상 동작을 수행할 수 있다.
따라서, 한 프레임구간(1 frame period))은, 도 3에 도시한 바와 같이, 초기화 구간(Initial), 샘플링 구간(Sampling), 홀딩 구간(Holding) 및 발광 구간 (Emission)으로 나뉘어질 수 있고, 상기 구동 TFT(DT)의 문턱전압(Vth) 보상 동작은 상기 초기화 구간(Initial) 및 상기 샘플링 구간(Sampling)에 이루어진다.
상기 초기화 구간(Initial)은 데이터 전압을 공급하기 전에 수행된다. 초기화 구간(Initial) 동안에, 제1 스캔신호(Scan1)는 하이 레벨 전압으로 입력되고, 제2 스캔 신호(Scan2) 및 발광 제어신호(EM)는 로우 레벨 전압으로 입력된다. 이에 따라서, 제2 TFT(T2), 제3 TFT(T3), 제4 TFT(T4) 및 제5 TFT(T5)는 상기 발광 제어신호(EM) 및 상기 제2 스캔 신호(Scan2)에 의해 턴-온되어 제1 노드(n1) 및 제4 노드(n4)를 기준 전압(Vref)로 초기화 시킨다.
이 때, 상기 기준 전압(Vref)은 구동 TFT(DT)에 전류를 흘려 문턱 전압(Vth)을 보상하는 동작(sampling)을 위해 구동 TFT(DT)를 턴-온 시킬 수 있는 전압으로 설정한다. 예를들면, 상기 제1 및 제2 스캔신호(Scan1, Scan2)의 하이 레벨 전압은 8V ~ 15V로 설정하고, 상기 제1 및 제2 스캔신호(Scan1, Scan2)의 로우 레벨 전압은 -6V ~ -10V로 설정하며, 상기 기준 전압(Vref)은 2V로 설정할 수 있다.
상기 샘플링 구간(Sampling)은 데이터 전압이 공급되는 구간 동안에 수행된다. 상기 샘플링 구간(Sampling) 동안에, 상기 제1 스캔신호(Scan1) 및 상기 제2 스캔신호(Scan2)는 로우 레벨 전압으로 입력되고, 상기 발광 제어신호(EM)는 하이 레벨 전압으로 입력된다. 이에 따라서, 제1 TFT(T1), 제2 TFT(T2) 및 상기 제5 TFT(T5)는 상기 제1 스캔신호(Scan1) 및 상기 제2 스캔 신호(Scan2)에 의해 턴-온되고, 상기 제3 TFT(T3) 및 제4 TFT(T4)는 상기 발광 제어신호(EM)에 따라 턴-오프된다. 이에 따라 데이터 전압(Vdata)이 스토리지 커패시터(Cst)에 충전된다. 또한, 샘플링 구간(Sampling)동안에, 제2 TFT(T2)에 의해서 고전위 전압(Vdd)과 구동 TFT(DT)의 문턱 전압(Vth)의 합에 해당하는 Vdd+Vth 레벨의 전압이 상기 제2 노드(n2)에 충전된다. 따라서, 상기 구동 TFT(DT)의 문턱 전압이 센싱된다.
상기 홀딩 구간(Holding)은 데이터 전압을 공급한 이후에 수행된다. 상기 홀딩 구간(Holding) 동안에, 상기 제1 스캔신호(Scan1), 상기 제2 스캔 신호(Scan2) 및 상기 발광 제어신호(EM)가 모두 하이 레벨 전압으로 입력된다. 이에 따라, 상기 제1 내지 제5 TFT(T1~T5)가 모두 턴-오프되고 상기 제2 노드(n2)는 Vdd+Vth 레벨의 전압을 유지한다.
상기 발광 구간(Emission)은 홀딩 구간(Holding) 이후부터 그 다음 프레임의 초기화 구간(Initial)까지 연속된다. 상기 발광 구간 Emission) 동안, 상기 제1 스캔신호(Scan1) 및 상기 제2 스캔 신호(Scan2)는 하이 레벨 전압으로 유지되고, 상기 발광 제어신호(EM)는 로우 레벨 전압으로 반전된다. 이 때, 상기 제4 TFT(T4)가 상기 발광 제어신호(EM)에 의해 턴-온되어 상기 스토리지 커패시터(Cst)에 저장된 전압만큼의 OLED 구동전압을 상기 OLED 소자(OLED)로 공급하여 OLED 소자(OLED)가 발광한다.
그러나, 비교예의 서브-픽셀에 있어서는 다음과 같은 단점이 있다.
즉, 상기 초기화 구간(Initial)에 제1 노드(n1), 제4 노드(n4) 및 구동 TFT의 게이트 전극이 기준 전압(Vref)로 초기화된다.
그런데, 상기 초기화 구간(Initial)에 상기 구동 TFT(DT), 제4 TFT(T4) 및 제5 TFT(T5)가 턴-온되므로 상기 고전위 전압(Vdd)과 상기 기준 전압(Vref)이 쇼트(short)된다. 따라서, 상기 제4 노드(n4)의 전압이 상기 기준 전압(Vref)으로 충분히 초기화되지 않고 상기 기준 전압(Vref) 이상의 레벨로 상승하므로 블랙 레벨(Black level)(블랙 휘도)이 상승된다.
또한, 상기 초기화 구간에 상기 제4 노드(n4)의 전압이 상승됨을 방지하기 위하여 상기 기준 전압(Vref)를 감소시키면, 픽셀(6T1C)의 발광 다이오드(OLED)에 흐르는 전류식 "k(Vdata - Vref)2"에 의거하여 발광 구간에 블랙 휘도가 증가하게 된다.
또한, PWM(Pulse Width Modulation) 구동 시, 한 프레임(1 frame) 내에서, 상기에서 언급한 상기 고전위 전압(Vdd)과 상기 기준 전압(Vref)이 쇼트(short)되는 시간(활성화 구간)의 상기 고전위 전압(Vdd) 및 상기 기준 전압(Vref)과, 쇼트가 발생되지 않은 시간(블랭크 구간)의 상기 고전위 전압(Vdd) 및 상기 기준 전압(Vref)은 차이가 있으며, PMW 구동 시 시간에 따라 발광하는 화소의 위치가 달라지고, 위치에 따른 휘도 편차가 발생되므로 표시 화면상에 가로 띠 현상이 발생하게 된다.
따라서, OLED 소자의 애노드 노드인 제4 노드(n4)를 최소화 시킬 필요가 요구되고, 표시 화면에서 가로 띠 현상이 발생됨을 방지하는 방안이 요구된다.
도 4는 본 발명의 제1 실시예에 따른 픽셀 회로도이고, 도 5는 도 4의 픽셀 회로에 인가되는 제1 및 제2 스캔펄스(scan1, scan2)와 발광 제어신호(EM)의 타이밍도이다.
도 4에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 픽셀(PXL)는 OLED 소자(OLED), 제1 TFT(T1), 제2 TFT(T2), 제3 TFT(T3), 제4 TFT(T4), 제5 TFT(T5), 구동 TFT(DT) 및 스토리지 커패시터(Cst)를 포함한다 (6T1C).
상기 제1 TFT(T1)의 제1 및 제2 전극은 각각 데이터 라인(Vdata)과 제1 노드(n1)에 연결되고, 게이트 전극은 제1 스캔 라인(Scan1)에 연결된다. 즉, 상기 제1 TFT(T1)는 상기 제1 스캔 라인을 통해 인가되는 제1 스캔 신호(Scan1)에 따라 턴-온 또는 턴-오프되고, 턴-온 시 상기 데이터 라인의 데이터 전압(Vdata)을 제1 노드(n1)에 공급한다.
상기 제2 TFT(T2)의 제1 및 제2 전극은 각각 제2 노드(n2) 및 제3 노드(n3)에 연결되고, 게이트 전극은 제2 스캔 라인(Scan2)에 연결된다. 즉, 상기 제2 TFT(T2)는 상기 제2 스캔 라인을 통해 인가되는 제2 스캔 신호(Scan2)에 따라 턴-온 또는 턴-오프되고 턴-온 시 상기 제2 노드(n2)와 상기 제3 노드(n3) 사이를 연결한다.
상기 제3 TFT(T3)의 제1 및 제2 전극은 각각 제1 노드(n1) 및 기준 전압 공급 라인(Vref)에 연결되고, 게이트 전극은 발광 제어신호 공급 라인(EM)에 연결된다. 즉, 상기 제3 TFT(T3)는 상기 발광 제어신호 공급 라인에 의해 공급되는 발광 제어신호(EM)에 따라 턴-온 또는 턴-오프되고 턴-온 시 상기 제1 노드(n1)에 상기 기준 전압 공급 라인에 의해 공급되는 기준 전압(Vref)을 공급한다.
상기 제4 TFT(T4)의 제1 및 제2 전극은 각각 상기 제3 노드(n3) 및 제4 노드(n4)에 연결되고, 게이트 전극은 상기 발광 제어신호 공급 라인(EM)에 연결된다. 즉, 상기 제4 TFT(T4)는 상기 발광 제어신호 공급 라인에 의해 공급되는 발광 제어신호(EM)에 따라 턴-온 또는 턴-오프되고 턴-온 시 상기 제3 노드(n3)와 상기 제4 노드(n4) 사이를 연결한다.
상기 제5 TFT(T5)의 제1 및 제2 전극은 각각 가준 전압(Ref)보다 더 낮은 초기화 전압(Vinit)을 공급하는 초기화 전압 공급 라인(Vinit) 및 상기 제4 노드(n4)에 연결되고, 게이트 전극은 상기 제2 스캔 라인(Scan2)에 연결된다. 즉, 상기 제5 TFT(T5)는 상기 제2 스캔 라인을 통해 인가되는 제2 스캔 신호(Scan2)에 따라 턴-온 또는 턴-오프되고 턴-온 시 상기 제4 노드(n4)에 상기 초기화 전압(Vinit)을 공급한다.
여기서, 상기 기준 전압(Vref)이 2V로 설정될 경우, 상기 초기화 전압(Vinit)은 상기 기준 전압(Vref)보다 낮은 0V로 설정될 수 있다.
상기 구동 TFT(DT)의 제1 및 제2 전극은 각각 고전위 전압 공급 라인(Vdd) 및 상기 제3 노드(n3)에 연결되고, 게이트 전극은 상기 제2 노드(n2)에 연결된다. 즉, 상기 구동 TFT(DT)는 상기 제2 노드(n2)의 전압에 따라 턴-온 또는 턴-오프되고 턴-온 시 상기 고전위 전압 공급 라인에 의해 공급되는 고전위 전압(Vdd)을 상기 제3 노드(n3)에 공급한다.
상기 스토리지 커패시터(Cst)는 상기 제1 노드(n1)와 상기 제2 노드(n2) 사이에 연결되어, 상기 제1 TFT(T1)를 통해 공급된 데이터 전압(Vdata)을 한 프레임 동안 일정하게 유지한다. 즉, 상기 스토리지 커패시터(Cst)는 상기 구동 TFT의 게이트-소오스 간 전압(Vgs)을 한 프레임 동안 일정하게 유지한다.
상기 OLED 소자(OLED)의 애노드 전극은 상기 제4 노드(n4)에 연결되고, 캐소드 전극은 저전위 전압 공급 라인(Vss)에 연결된다.
상기와 같이 구성된 본 발명의 제1 실시예에 따른 픽셀의 동작을, 도 5의 타이밍도를 이용하여, 설명하면 다음과 같다.
본 발명의 제1 실시예에 따른 픽셀의 제1 TFT(T1) 내지 제5 TFT(T5) 및 구동 TFT(DT)도 P형 TFT로 구현되기 때문에, 각 구동신호의 로우 레벨 전압은 TFT들을 턴-온시키는 전압을 의미하고, 각 구동신호의 하이 레벨 전압은 TFT들을 턴-오프시키는 전압을 의미한다.
비교예와 마찬가지로, 본 발명의 제1 실시예에 따른 픽셀도 6T1C 구조로 구성되어, 구동 TFT(DT)의 문턱 전압(Vth)의 편차에 기인하여 OLED 소자(OLED)에 흐르는 전류차(휘도차)를 개선하기 위하여 구동 TFT(DT)의 문턱전압(Vth) 보상 동작을 수행할 수 있다.
따라서, 한 프레임구간(1 frame period))은, 도 5에 도시한 바와 같이, 초기화 구간(Initial), 샘플링 구간(Sampling), 홀딩 구간(Holding) 및 발광구간 (Emission)으로 나뉘어질 수 있고, 상기 구동 TFT(DT)의 문턱전압(Vth) 보상 동작은 상기 초기화 구간(Initial) 및 상기 샘플링 구간(Sampling)에 이루어진다.
상기 초기화 구간(Initial)은 데이터 전압을 공급하기 전에 수행된다. 초기화 구간(Initial) 동안에, 제1 스캔신호(Scan1)는 하이 레벨 전압으로 입력되고, 제2 스캔 신호(Scan2) 및 발광 제어신호(EM)는 로우 레벨 전압으로 입력된다. 이에 따라서, 제2 TFT(T2), 제3 TFT(T3), 제4 TFT(T4) 및 제5 TFT(T5)는 상기 발광 제어신호(EM) 및 상기 제2 스캔 신호(Scan2)에 의해 턴-온되어 제1 노드(n1)를 기준 전압(Vref)으로 초기화 시키고, 제4 노드(n4)를 초기화 전압(Vinit)로 초기화 시킨다.
이 때, 상기 기준 전압(Vref)은 구동 TFT(DT)에 전류를 흘려 문턱 전압(Vth)을 보상하는 동작(sampling)을 위해 구동 TFT(DT)를 턴-온 시킬 수 있는 전압으로 설정하지만, 상기 초기화 전압(Vinit)은 상기 기준 전압(Vref)보다 더 낮은 전압으로 설정한다. 예를들면, 상기 제1 및 제2 스캔신호(Scan1, Scan2)의 하이 레벨 전압은 8V ~ 15V로 설정하고, 상기 제1 및 제2 스캔신호(Scan1, Scan2)의 로우 레벨 전압은 -6V ~ -10V로 설정하며, 상기 기준 전압(Vref)은 2V로 설정하고, 상기 초기화 전압(Vinit)은 0V로 설정할 수 있다.
상기 샘플링 구간(Sampling)은 데이터 전압이 공급되는 구간 동안에 수행된다. 상기 샘플링 구간(Sampling) 동안에, 상기 제1 스캔신호(Scan1) 및 상기 제2 스캔신호(Scan2)는 로우 레벨 전압으로 입력되고, 상기 발광 제어신호(EM)는 하이 레벨 전압으로 입력된다. 이에 따라서, 제1 TFT(T1), 제2 TFT(T2) 및 상기 제5 TFT(T5)는 제1 스캔신호(Scan1) 및 상기 제2 스캔 신호(Scan2)에 의해 턴-온되고, 상기 제3 TFT(T3) 및 제4 TFT(T4)는 상기 발광 제어신호(EM)에 따라 턴-오프된다. 이에 따라 데이터 전압(Vdata)이 스토리지 커패시터(Cst)에 충전된다.
또한, 샘플링 구간(Sampling)동안에, 제2 TFT(T2)가 턴-온되므로, 구동 TFT(DT)는 게이트 소오스 간 전압(Vgs)이 문턱 전압(Vth)이 될 때까지 전류가 흐른다(Vgs = Vdd + Vth). 그러므로, 상기 제2 노드(n2)는 상기 고전위 전압(Vdd)과 구동 TFT(DT)의 문턱 전압(Vth)의 합에 해당하는 Vdd+Vth 레벨의 전압이 충전된다.
따라서, 상기 구동 TFT(DT)의 문턱 전압이 센싱된다.
상기 홀딩 구간(Holding)은 데이터 전압을 공급한 구간 이후에 수행된다. 상기 홀딩 구간(Holding) 동안에, 상기 제1 스캔신호(Scan1), 상기 제2 스캔 신호(Scan2) 및 상기 발광 제어신호(EM)가 모두 하이 레벨 전압으로 입력된다. 이에 따라, 상기 제1 내지 제5 TFT(T1~T5)가 모두 턴-오프되고 상기 제2 노드(n2)는 Vdd+Vth 레벨의 전압을 유지한다.
상기 발광 구간(Emission)은 홀딩 구간(Holding) 이후부터 그 다음 프레임의 초기화 구간(Initial)까지 연속된다. 상기 발광 구간 Emission) 동안, 상기 제1 스캔신호(Scan1) 및 상기 제2 스캔 신호(Scan2)는 하이 레벨 전압으로 유지되고, 상기 발광 제어신호(EM)는 로우 레벨 전압으로 반전된다. 이 때, 상기 제4 TFT(T4)가 상기 발광 제어신호(EM)에 의해 턴-온되어 상기 스토리지 커패시터(Cst))에 저장된 전압에 상응하는 만큼의 OLED 구동 전류를 상기 OLED 소자(OLED)로 공급하여 OLED 소자(OLED)를 발광시킨다. 즉, 상기 발광 구간(Emission)에 상기 제2 노드(n2)는 Vdd + Vth + (Vref - Vdata)를 유지한다.
본 발명의 제1 실시예에 따른 픽셀은, 상기에서 설명한 바와 같이, 상기 초기화 구간(Initial)에 상기 제1 노드(n1)는 기준 전압(Vref)으로 초기화되고, 상기 제4 노드(n4)는 상기 기준 전압(Vref)보다 낮은 상기 초기화 전압(Vinit)로 초기화 된다.
상기 초기화 구간(Initial)에 상기 구동 TFT(DT), 제4 TFT(T4) 및 제5 TFT(T5)가 턴-온되므로 상기 고전위 전압(Vdd)과 상기 초기화 전압(Vinit)이 제4 노드(n4)에서 쇼트(short)된다. 그러나, 상기 초기화 전압(Vinit)가 상기 기준 전압(Vref)보다 낮기 때문에 상기 제4 노드(n4)의 전압이 충분히 낮은 전압으로 초기화된다. 따라서, 블랙 레벨(Black level)(블랙 휘도)의 상승을 방지할 수 있다.
또한, 발광 구간에 픽셀(6T1C)의 전류식 "k(Vdata - Vref)2"에 상기 초기화 전압(Vinit)은 포함되지 않으므로, 발광 구간에 블랙 휘도가 증가되지 않고, PWM 구동 시에도 표시 화면상에 가로 띠 현상이 발생되지 않는다.
한편, 도 6은 본 발명의 제2 실시예에 따른 서브-픽셀 회로도이고, 도 7은 도 6의 서브-픽셀 회로에 인가되는 제1 및 제2 스캔펄스(scan1(n), scan2(n))와 제1 및 제2 발광 제어신호(EM(n), EM(n-1))의 타이밍도이다.
도 6에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 서브-픽셀(PXL)는 OLED 소자(OLED), 제1 TFT(T1), 제2 TFT(T2), 제3 TFT(T3), 제4 TFT(T4), 제5 TFT(T5), 제6 TFT(T6), 구동 TFT(DT) 및 스토리지 커패시터(Cst)를 포함한다 (7T1C).
상기 제1 TFT(T1)의 제1 및 제2 전극은 각각 데이터 라인(Vdata)과 제1 노드(n1)에 연결되고, 게이트 전극은 제1 스캔 라인(Scan1(n))에 연결된다. 즉, 상기 제1 TFT(T1)는 상기 제1 스캔 라인을 통해 인가되는 제1 스캔 신호(Scan1(n))에 따라 턴-온 또는 턴-오프되고, 턴-온 시 상기 데이터 라인의 데이터 전압(Vdata)을 제1 노드(n1)에 공급한다.
상기 제2 TFT(T2)의 제1 및 제2 전극은 각각 제2 노드(n2) 및 제3 노드(n3)에 연결되고, 게이트 전극은 제2 스캔 라인(Scan2(n))에 연결된다. 즉, 상기 제2 TFT(T2)는 상기 제2 스캔 라인을 통해 인가되는 제2 스캔 신호(Scan2(n))에 따라 턴-온 또는 턴-오프되고 턴-온 시 상기 제2 노드(n2)와 상기 제3 노드(n3) 사이를 연결한다.
상기 제3 TFT(T3)의 제1 및 제2 전극은 각각 제1 노드(n1) 및 기준 전압 공급 라인(Vref)에 연결되고, 게이트 전극은 제1 발광 제어신호 공급 라인(EM(n))에 연결된다. 즉, 상기 제3 TFT(T3)는 상기 제1 발광 제어신호 공급 라인에 의해 공급되는 제1 발광 제어신호(EM(n))에 따라 턴-온 또는 턴-오프되고 턴-온 시 상기 제1 노드(n1)에 상기 기준 전압 공급 라인에 의해 공급되는 기준 전압(Vref)을 공급한다.
상기 제4 TFT(T4)의 제1 전극은 각각 상기 제3 노드(n3) 및 제4 노드(n4)에 연결되고, 게이트 전극은 상기 제2 발광 제어신호 공급 라인(EM(n))에 연결된다. 즉, 상기 제4 TFT(T4)는 상기 제1 발광 제어신호 공급 라인에 의해 공급되는 제2 발광 제어신호(EM(n))에 따라 턴-온 또는 턴-오프되고 턴-온 시 상기 제3 노드(n3)와 상기 제4 노드(n4) 사이를 연결한다.
상기 제5 TFT(T5)의 제1 및 제2 전극은 각각 가준 전압(Ref)보다 더 낮은 초기화 전압(Vinit)을 공급하는 초기화 전압 공급 라인(Vinit) 및 상기 제4 노드(n4)에 연결되고, 게이트 전극은 상기 제2 스캔 라인(Scan2(n))에 연결된다. 즉, 상기 제5 TFT(T5)는 상기 제2 스캔 라인을 통해 인가되는 제2 스캔 신호(Scan2(n))에 따라 턴-온 또는 턴-오프되고 턴-온 시 상기 제4 노드(n4)에 상기 초기화 전압(Vinit)을 공급한다.
여기서, 상기 기준 전압(Vref)이 2V로 설정될 경우, 상기 초기화 전압(Vinit)은 상기 기준 전압(Vref)보다 낮은 0V로 설정될 수 있다.
상기 제6 TFT(T6)의 제1 및 제2 전극은 각각 상기 제4 노드(n4) 및 제1 스캔 라인(Scan1) 및 상기 OLED 소자(OLED)의 애노드 전극에 연결되고, 게이트 전극은 제1 발광 제어신호 라인(EM(n-1)에 연결된다. 즉, 상기 제6 TFT(T6)는 상기 제2 밸광 제어신호(EN(n-1)(전단에 인가되는 발광 제어신호)에 따라 턴-온 또는 턴-오프되고 턴-온 시 상기 제4 노드(n4)와 상기 OLED 소자(OLED)의 애노드 전극 사이를 연결한다.
상기 구동 TFT(DT)의 제1 및 제2 전극은 각각 고전위 전압 공급 라인(Vdd) 및 상기 제3 노드(n3)에 연결되고, 게이트 전극은 상기 제2 노드(n2)에 연결된다. 즉, 상기 구동 TFT(DT)는 상기 제2 노드(n2)의 전압에 따라 턴-온 또는 턴-오프되고 턴-온 시 상기 고전위 전압 공급 라인에 의해 공급되는 고전위 전압(Vdd)을 상기 제3 노드(n3)에 공급한다.
상기 스토리지 커패시터(Cst)는 상기 제1 노드(n1)와 상기 제2 노드(n2) 사이에 연결되어, 상기 제1 TFT(T1)를 통해 공급된 데이터 전압(Vdata)을 한 프레임 동안 일정하게 유지한다. 즉, 상기 스토리지 커패시터(Cst)는 상기 구동 TFT의 게이트-소오스 간 전압(Vgs)을 한 프레임 동안 일정하게 유지한다.
상기 OLED 소자(OLED)의 애노드 전극은 상기 제6 TFT(T6)을 통해 제4 노드(n4)에 연결되고, 캐소드 전극은 저전위 전압 공급 라인(Vss)에 연결된다.
상기와 같이 구성된 본 발명의 제2 실시예에 따른 서브-픽셀의 동작을, 도 7의 타이밍도를 이용하여, 설명하면 다음과 같다.
본 발명의 제2 실시예에 따른 픽셀의 제1 TFT(T1) 내지 제7 TFT(T7) 및 구동 TFT(DT)도 P형 TFT로 구현되기 때문에, 각 구동신호의 로우 레벨 전압은 TFT들을 턴-온시키는 전압을 의미하고, 각 구동신호의 하이 레벨 전압은 TFT들을 턴-오프시키는 전압을 의미한다.
본 발명의 제2 실시예에 따른 픽셀은 7T1C 구조로 구성되어, 구동 TFT(DT)의 문턱 전압(Vth)의 편차에 기인하여 OLED 소자(OLED)에 흐르는 전류차(휘도차)를 개선하기 위하여 구동 TFT(DT)의 문턱전압(Vth) 보상 동작을 수행할 수 있다.
따라서, 한 프레임구간(1 frame period))은, 도 7에 도시한 바와 같이, 초기화 구간(Initial), 샘플링 구간(Sampling), 홀딩 구간(Holding) 및 발광구간 (Emission)으로 나뉘어질 수 있고, 상기 구동 TFT(DT)의 문턱전압(Vth) 보상 동작은 상기 초기화 구간(Initial) 및 상기 샘플링 구간(Sampling)에 이루어지고, 제4 노드(n4)도 상기 초기화 구간(Initial) 및 상기 샘플링 구간(Sampling)에 걸쳐 초기화된다.
상기 초기화 구간(Initial)은 데이터 전압을 공급하기 전에 수행된다. 초기화 구간(Initial) 동안에, 제1 스캔신호(Scan1) 및 제2 발광 제어신호(EM(n-1))는 하이 레벨 전압으로 입력되고, 제2 스캔 신호(Scan2) 및 제1 발광 제어신호(EM(n))는 로우 레벨 전압으로 입력된다. 이에 따라서, 제2 TFT(T2), 제3 TFT(T3), 제4 TFT(T4) 및 제5 TFT(T5)는 상기 제1 발광 제어신호(EM(n)) 및 상기 제2 스캔 신호(Scan2)에 의해 턴-온되고, 제1 TFT(T1) 및 제6 TFT(T6)는 상기 제1 스캔 신호(Scan1) 및 상기 제2 발광 제어신호(EM(n-1))에 의해 턴-오프되어, 제1 노드(n1)를 기준 전압(Vref)으로 초기화 시키고, 제4 노드(n4)를 초기화 전압(Vinit)로 초기화 시킨다.
이 때, 상기 기준 전압(Vref)은 구동 TFT(DT)에 전류를 흘려 문턱 전압(Vth)을 보상하는 동작(sampling)을 위해 구동 TFT(DT)를 턴-온 시킬 수 있는 전압으로 설정하지만, 상기 초기화 전압(Vinit)은 상기 기준 전압(Vref)보다 더 낮은 전압으로 설정한다.
그러나, 상기 초기화 구간(Initial)에, 상기 제6 TFT(T6)가 상기 제2 발광 제어신호(EM(n-1))에 의해 턴-오프되므로, OLED 소자(OLED)에 공급되는 전류가 차단된다. 따라서, 상기 초기화 전압(Vinit)을 상기 기준 전압(Vref)보다 더 낮추지 않아도 블랙 휘도가 증가하는 문제를 개선할 수 있다.
상기 샘플링 구간(Sampling)은 데이터 전압이 공급되는 구간 동안에 수행된다. 상기 샘플링 구간(Sampling) 동안에, 상기 제1 스캔신호(Scan1), 상기 제2 스캔신호(Scan2) 및 상기 제2 발광 제어신호(EM(n-1))는 로우 레벨 전압으로 입력되고, 상기 제1 발광 제어신호(EM(n))는 하이 레벨 전압으로 입력된다. 이에 따라서, 제1 TFT(T1), 제2 TFT(T2), 제5 TFT(T5) 및 제6 TFT(T6)는 제1 스캔신호(Scan1), 상기 제2 스캔 신호(Scan2) 및 상기 제2 발광 제어신호(EM(n-1))에 의해 턴-온되고, 상기 제3 TFT(T3) 및 제4 TFT(T4)는 상기 제1 발광 제어신호(EM(n))에 따라 턴-오프된다. 이에 따라 데이터 전압(Vdata)이 스토리지 커패시터(Cst)에 충전된다.
또한, 샘플링 구간(Sampling)동안에, 제2 TFT(T2)가 턴-온되므로, 구동 TFT(DT)는 게이트 소오스 간 전압(Vgs)이 문턱 전압(Vth)이 될 때까지 전류가 흐른다(Vgs = Vdd + Vth). 그러므로, 상기 제2 노드(n2)는 상기 고전위 전압(Vdd)과 구동 TFT(DT)의 문턱 전압(Vth)의 합에 해당하는 Vdd+Vth 레벨의 전압이 충전된다.
따라서, 상기 구동 TFT(DT)의 문턱 전압이 센싱된다.
상기 홀딩 구간(Holding)은 데이터 전압을 공급한 이후에 수행된다. 상기 홀딩 구간(Holding) 동안에, 상기 제1 스캔신호(Scan1), 상기 제2 스캔 신호(Scan2) 및 상기 제1 발광 제어신호(EM(n))가 모두 하이 레벨 전압으로 입력되고, 상기 제2 발광 제어신호(EM(n-1))만 로우 레벨 전압으로 입력되고 된다. 이에 따라, 상기 제1 내지 제5 TFT(T1~T5)가 모두 턴-오프되고, 상기 제6 TFT(T6)만 턴-온되어, 상기 제2 노드(n2)는 Vdd+Vth 레벨의 전압을 유지한다.
상기 발광 구간(Emission)은 홀딩 구간(Holding) 이후부터 그 다음 프레임의 초기화 구간(Initial)까지 연속된다. 상기 발광 구간 Emission) 동안, 상기 제1 스캔신호(Scan1) 및 상기 제2 스캔 신호(Scan2)는 하이 레벨 전압으로 유지되고, 상기 제1 및 제2 발광 제어신호(EM(n), EM(n-1))는 로우 레벨 전압으로 반전된다. 이 때, 상기 제4 TFT(T4)가 상기 제1 발광 제어신호(EM(n))에 의해 턴-온되고, 상기 제6 TFT(T6)도 턴-온된다.
따라서, 상기 스토리지 커패시터(Cst))에 저장된 전압에 상응하는 만큼의 OLED 구동 전류를 상기 OLED 소자(OLED)로 공급하여 OLED 소자(OLED)를 발광시킨다. 즉, 상기 발광 구간(Emission)에 상기 제2 노드(n2)는 Vdd + Vth + (Vref - Vdata)를 유지한다.
본 발명의 제2 실시예에 따른 픽셀은, 상기에서 설명한 바와 같이, 상기 초기화 구간(Initial)에 상기 제1 노드(n1)는 기준 전압(Vref)으로 초기화되고, 상기 제4 노드(n4)는 상기 기준 전압(Vref)보다 낮은 상기 초기화 전압(Vinit)로 초기화 된다.
상기 초기화 구간(Initial)에 상기 구동 TFT(DT), 제4 TFT(T4) 및 제5 TFT(T5)가 턴-온되므로 상기 고전위 전압(Vdd)과 상기 초기화 전압(Vinit)이 제4 노드(n4)에서 쇼트(short)된다. 그러나, 상기 초기화 전압(Vinit)가 상기 기준 전압(Vref)보다 낮기 때문에 상기 제4 노드(n4)의 전압이 충분히 낮은 전압으로 초기화된다. 따라서, 블랙 레벨(Black level)(블랙 휘도)의 상승을 방지할 수 있다.
또한, 본 발명의 제2 실시예에 따른 픽셀은, 상기 초기화 구간(Initial)에, 상기 제6 TFT(T6)가 상기 제2 발광 제어신호(EM(n-1))에 의해 턴-오프되므로, OLED 소자(OLED)에 공급되는 전류를 차단하므로, 상기 초기화 전압(Vinit)을 상기 기준 전압(Vref)보다 더 낮추지 않아도 블랙 휘도가 증가하는 문제를 개선할 수 있다.
그리고, 발광 구간에 픽셀의 전류식 "k(Vdata - Vref)2"에 상기 초기화 전압(Vinit)은 포함되지 않으므로, 발광 구간에 블랙 휘도가 증가되지 않고, PWM 구동 시에도 표시 화면상에 가로 띠 현상이 발생되지 않는다.
도 8은 도 2에 따른 픽셀 구조에서의 기준 전압(Vref) 가변에 따른 OLED에 흐르는 전류의 시뮬레이션(Simulation) 결과를 나타낸 그래프이고, 도 9는 본 발명의 제1 및 제2 실시예에 따른 픽셀 구조에서의 초기화 전압(Vinit) 가변에 따른 OLED에 흐르는 전류의 시뮬레이션 결과를 나타낸 그래프이다.
도 8 및 도 9에서 비교한 바와 같이, 도 2와 같이 구성되는 비교예의 픽셀에서는 기준 전압(Vref)를 낮추면, 발광 구간에서 발광 전류가 증가하여 블랙 휘도가 증가하게 된다.
반면, 본 발명의 제1 및 제2 실시예에 따른 픽셀 구조에서는 초기화 전압(Vinit)를 낮추어도 발광 구간에서 발광 전류가 증가하지 않았고 더불어 블랙 휘도가 증가하지 않는다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 표시패널 11: 타이밍 콘트롤러
12: 데이터 구동회로 13: 게이트 구동회로
14: 데이터라인 15: 게이트라인

Claims (6)

  1. 초기화 구간 동안 OLED 소자의 애노드 전극이 기준 전압보다 낮은 초기화 전압으로 초기화 되도록 복수개의 TFT, 구동 TFT 및 스토리지 커패시터를 구비하여 구성되는 OLED의 픽셀 회로.
  2. 청구항 1에 있어서,
    데이터 라인과 제1 노드에 연결되고, 제1 스캔 신호에 따라 스위칭되어 데이터 전압을 상기 제1 노드에 공급하는 제1 TFT;
    제2 노드 및 제3 노드에 연결되고, 상기 제2 스캔 신호에 따라 스위칭되어 상기 제2 노드와 상기 제3 노드 사이를 연결하는 제2 TFT;
    상기 제1 노드 및 기준 전압 공급 라인에 연결되고, 제1 발광 제어신호에 따라 스위칭되어 상기 제1 노드에 기준 전압을 공급하는 제3 TFT;
    상기 제3 노드 및 제4 노드에 연결되고, 상기 제1 발광 제어신호에 따라 스위칭되어 상기 제3 노드와 상기 제4 노드 사이를 연결하는 제4 TFT;
    상기 제2 스캔 신호에 따라 스위칭되어 상기 제4 노드에 상기 기준 전압보다 낮은 상기 초기화 전압을 공급하는 제5 TFT; 및
    고전위 전압 공급 라인 및 상기 제3 노드에 연결되고, 상기 제2 노드의 전압에 따라 스위칭되어 고전위 전압을 상기 제3 노드에 공급하는 상기 구동 TFT를 포함하고,
    상기 스토리지 커패시터는 상기 제1 노드와 상기 제2 노드 사이에 연결되고, 상기 OLED 소자의 애노드는 상기 제4 노드에 연결되고, 상기 OLED 소자의 캐소드는 저전위 전압 공급 라인에 연결되는 OLED의 픽셀 회로.
  3. 제2항에 있어서,
    상기 초기화 구간 동안 상기 제5 TFT는 상기 OLED 소자의 애노드 전극을 상기 초기화 전압으로 초기화 하는 OLED의 픽셀 회로.
  4. 제2항에 있어서,
    샘플링 구간 동안 상기 제2 TFT는 상기 제2 스캔 신호에 의해 상기 제2 노드에 상기 고전위 전압 공급 라인을 통해 인가되는 고전위 전압에 상기 구동 TFT의 문턱전압을 합한 전압을 충전하는 OLED의 픽셀 회로.
  5. 제2항에 있어서,
    상기 제4 노드와 상기 OLED 소자의 애노드 사이에 연결되고, 제2 발광 제어신호에 따라 스위칭되어 상기 제4 노드와 상기 OLED 소자의 애노드 사이를 연결하는 제6 TFT를 더 포함하는 OLED의 픽셀 회로.
  6. 제 1항 내지 제 5항 중 어느 하나의 항에 따른 OLED의 픽셀 회로;
    상기 OLED의 픽셀 회로가 구비된 표시패널;
    상기 표시패널의 스캔 라인들과 발광 제어신호 라인들을 구동하는 게이트 구동회로; 및
    상기 표시패널의 데이터 라인들을 구동하는 데이터 구동회로를 포함하는 유기발광표시장치.
KR1020190166484A 2019-12-13 2019-12-13 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치 KR20210075431A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190166484A KR20210075431A (ko) 2019-12-13 2019-12-13 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190166484A KR20210075431A (ko) 2019-12-13 2019-12-13 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20210075431A true KR20210075431A (ko) 2021-06-23

Family

ID=76599447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190166484A KR20210075431A (ko) 2019-12-13 2019-12-13 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치

Country Status (1)

Country Link
KR (1) KR20210075431A (ko)

Similar Documents

Publication Publication Date Title
US10665169B2 (en) Gate driver for outputting a variable initialization voltage and electroluminescent display device thereof
KR102563968B1 (ko) 표시 장치
US10847090B2 (en) Electroluminescent display device and driving method of the same
US11075257B2 (en) Electroluminescence display and method for driving the same
US11341896B2 (en) Subpixel driving circuit compensating for voltage drop and electroluminescent display device comprising the same
KR102578715B1 (ko) 유기발광 표시장치
KR20180078109A (ko) 전계 발광 표시장치
KR102348765B1 (ko) 유기발광 표시장치의 발광소자에 대한 열화 센싱 방법
US11114034B2 (en) Display device
KR20200077929A (ko) 전계발광 표시장치
KR102405106B1 (ko) Oled 구동전류 보상회로 및 그를 포함하는 유기발광표시장치
KR102462834B1 (ko) 유기발광 다이오드의 열화 센싱 방법
US11302266B2 (en) Organic light emitting diode display device
KR101973752B1 (ko) 유기발광 표시장치
KR102510567B1 (ko) 유기발광 표시장치와 그 구동방법
KR102328983B1 (ko) 유기발광 표시장치
WO2019085119A1 (zh) Oled像素驱动电路、oled显示面板及驱动方法
KR20210069948A (ko) 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치
KR102647022B1 (ko) 전계발광 표시장치
KR20210078785A (ko) 픽셀 회로와 이를 이용한 전계 발광 표시 장치
KR102390673B1 (ko) 전계 발광 표시장치
KR20210075431A (ko) 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치
KR20200075488A (ko) 픽셀 회로와 이를 이용한 전계 발광 표시장치
KR102369366B1 (ko) 유기발광 표시장치 및 그 구동방법
US20230306908A1 (en) Pixel circuit and display apparatus having the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal