JP2014228744A - 発光装置 - Google Patents

Abstract

【課題】 発光素子の駆動回路に供給される制御信号の振幅が電源電圧以上に必要であるため、トランジスタを高耐圧にしなければならず、消費電力も大きくなる。
【解決手段】 発光素子（ＥＬ）、駆動回路（１０）、電源電圧を供給する電源線（１８）、電源電圧より絶対値の小さい電圧を供給する電圧線（１１）、制御信号を供給する制御線（１３−１６）を有し、駆動回路（１０）は、駆動トランジスタ（Ｍ１）、容量（Ｃ１）、ゲートとドレインの間に接続された第１スイッチ（Ｍ４）、ドレインと発光素子の間に接続された第２スイッチ（Ｍ６）、ソースと電圧線（１１）の間に接続された第３スイッチ（Ｍ５）、ソースと電源線（１８）の間に接続された第４スイッチ（Ｍ７）を含み、第１ないし第４スイッチは電界効果トランジスタであり、制御線（１３−１６）を介して供給される制御信号の振幅が電源電圧の絶対値より小さい発光装置。
【選択図】 図１

Description

本発明は、発光装置に関し、詳しくは発光装置に含まれる発光素子の駆動回路に関するものである。

有機ＥＬ素子や無機ＥＬ素子、ＬＥＤ（発光ダイオード）などの自発光素子は、それに流れる電流によって発光する電流駆動型の素子である。表示装置、電子写真プリンタの露光ヘッドなど、複数の発光素子を含む発光装置では、各発光素子に駆動回路が付随しており、駆動回路が輝度情報に応じた電流を発生させて発光素子に供給する。

駆動回路は、電流を生成し発光素子に供給するための、駆動トランジスタと呼ばれる電界効果トランジスタ（ＦＥＴ）を含んでいる。駆動トランジスタは、ゲート−ソース間に与えられる電圧によってドレイン電流が決まる、いわゆる飽和領域で動作する。

駆動回路はまた駆動トランジスタのゲートに一端が接続された容量を含んでおり、ゲート電圧はこの容量に保持される。

駆動トランジスタのドレイン電流は、閾値電圧に依存する。閾値電圧はトランジスタごとにばらつきがあり、そのために均一なドレイン電流が得られない。閾値電圧のばらつきを駆動回路の動作によって吸収し、閾値電圧によらないドレイン電流を生成する駆動回路が、特許文献１に提案されている。

特許文献１の駆動回路は、オートゼロ方式と呼ばれる。オートゼロとは、駆動回路の容量に電圧信号を書き込むに際して、駆動トランジスタのゲート−ドレイン間を短絡し、ドレイン電流をゲートに接続された容量に流す動作のことである。ドレイン電流がゲートを通じて容量に流れることによってゲート電圧が変化し、最終的にゲート−ソース間電圧が閾値電圧になる。

オートゼロが終了した後で、駆動トランジスタのゲートとソースのうち一方の電位を固定して他方の電位を信号電圧分だけ変化させると、ゲート−ソース間は、閾値電圧に信号電圧を上乗せした電圧になる。この電圧を保持して駆動トランジスタから発光素子に電流を流すことによって、閾値電圧に依存しない駆動電流が生成される。

オートゼロ動作に際して駆動トランジスタのゲート−ドレイン間を短絡するスイッチは、閾値電圧のばらつきを補償する動作を行うので、リセットスイッチと呼ばれる。

オートゼロ期間中はドレイン電流を容量に流す必要があるので、駆動トランジスタのドレインと発光素子の間にもスイッチを設け、オートゼロ期間中はこのスイッチをオフにする。このスイッチは、発光素子に流す電流をオン・オフで制御するので、発光制御スイッチと呼ばれる。

リセットスイッチ、発光制御スイッチともＦＥＴで構成される。リセットスイッチは、駆動トランジスタのゲートとドレインの間にソースとドレインの２つの端子をかけ渡し、ゲートに印加する電圧でオンとオフを制御する。発光制御スイッチは、駆動トランジスタのドレインと発光素子の一方の電極の間にソースとドレインをかけ渡し、同じくゲートに印加する電圧でオンとオフを制御する。

特開２００６−３０１１６１号公報

いま、駆動トランジスタがｐチャネル型の電界効果トランジスタ（ＦＥＴ）であり、ドレインから発光素子のアノードにむけて電流が供給されるとする。

駆動トランジスタのゲートとドレインは、オートゼロ動作の開始に先立って、駆動トランジスタをできるだけコンダクタンスの大きい導通状態に保つため、駆動回路の最も低い電位すなわち、発光素子のカソード電位ＶＯＣＯＭに置かれる。オートゼロ期間中に、駆動トランジスタのゲートとドレインの電位は上昇し、オートゼロ動作の終了時にソース電圧（これは通常、電源電圧ＶＯＬＥＤに固定されている）から閾値電圧Ｖｔｈだけ下がった電位になる。

オートゼロ期間中、駆動他ランジスタのゲートとドレインは駆動回路の最低電圧であるＶＯＣＯＭから最高電圧に近いＶＯＬＥＤ−Ｖｔｈまで変化する。この期間、リセットスイッチはオン状態に、発光制御スイッチはオフ状態に保たれなければならない。

発光期間に切り替わると、リセットスイッチはオフ、発光制御スイッチはオンになる。発光素子に電流がほとんど流れない状態では、駆動トランジスタのゲート−ソース間は閾値電圧とほぼ等しく、発光素子に流れる電流がほぼゼロなのでドレインはＶＯＣＯＭ（＝０Ｖ）に近い電圧になる。発光素子に電流が最も多く流れる状態では、駆動トランジスタのゲートはソースに比べて低くなり、ドレインは最大電流が流れたときの発光素子の端子間電圧ＶＥＬになる。駆動トランジスタが飽和領域で動作するので、ゲートはドレインよりも電位が高い。

発光期間中、リセットスイッチのゲート側はＶＯＬＥＤ近くの電圧がかかり、ドレイン側はＶＯＣＯＭに近い電圧になる。発光制御スイッチは、両端電圧がＶＯＣＯＭからＶＯＣＯＭ＋ＶＥＬの間にある。

結局、リセットスイッチは、端子電圧がＶＯＣＯＭからＶＯＬＥＤの範囲にわたってオン状態を保ち、同じ範囲にわたってオフ状態を保たなければならない。したがって、リセットスイッチをｐチャネル型ＦＥＴ、ｎチャネル型ＦＥＴのいずれで構成しても、制御信号は、Ｈ（ｈｉｇｈ）レベルとしてＶＯＬＥＤ近くの電圧、Ｌ（ｌｏｗ）レベルの電圧としてＶＯＣＯＭ近くの電圧が必要である。振幅は駆動回路の電圧範囲いっぱいのＶＯＬＥＤ−ＶＯＣＯＭになる。

発光制御スイッチは、一方の端子がＶＯＣＯＭからＶＯＬＥＤまで変化する間オフ状態を保ち、両端子がＶＯＣＯＭからＶＯＣＯＭ＋ＶＥＬの電圧範囲にある間、オン状態を保つ必要がある。発光制御スイッチがｎチャネル型ＦＥＴであれば、制御信号は，ＬレベルがＶＯＣＯＭ、ＨレベルがＶＯＣＯＭ＋ＶＥＬであるから、ＶＥＬの振幅ですむ。しかし、ｐチャネル型ＦＥＴであれば、制御信号は，ＬレベルがＶＯＣＯＭ、ＨレベルがＶＯＬＥＤでなければならず、駆動回路の電圧範囲いっぱいのＶＯＬＥＤ−ＶＯＣＯＭの振幅になる。

以上は、駆動トランジスタがｐチャネル型ＦＥＴであるとした。駆動トランジスタがｎチャネル型ＦＥＴの場合も、電圧の高低と電流の向きを逆にし、スイッチを構成するＦＥＴの極性も逆にすれば、ｐチャネル型と同じ動作をする。したがって、リセットスイッチの制御信号は、駆動回路の電圧範囲と同じ振幅が必要であり、発光制御スイッチの制御信号は、それをｐチャネル型ＦＥＴで構成したときはＶＥＬの振幅ですむが、ｎチャネル型ＦＥＴで構成したとき、駆動回路の電圧範囲と同じ振幅が必要になる。

駆動トランジスタのチャネル極性がｎ型かｐ型かに関わらず、少なくともリセットスイッチの制御信号は、振幅が電源電圧と同じかそれ以上になるので、電源電圧を大きくすると制御信号の振幅も大きくなる。しかし、スイッチとなるＦＥＴは、過剰な制御電圧をゲートに加えると破損するので、ゲートに与える制御信号の振幅は耐圧以上に大きくすることができない。このように、電源電圧を上げるには限界がある。また、制御信号の切り替えに要する消費電力も振幅とともに増大するから、消費電力の制約からも振幅を大きくすることは困難である。

本発明の目的は、電源電圧を高くしても、スイッチとなるＦＥＴの制御信号の振幅を小さく抑えることができる駆動回路を提供することである。

本発明は、発光素子と、前記発光素子を駆動する駆動回路と、前記駆動回路に電源電圧を供給する電源線と、前記駆動回路に前記電源電圧より絶対値の小さい電圧を供給する電圧線と、前記駆動回路に制御信号を供給する複数の制御線とを有する発光装置である。

前記駆動回路は、駆動トランジスタと、前記駆動トランジスタのゲートに一端が接続された容量と、前記駆動トランジスタのゲートとドレインの間に接続された第１スイッチと、前記駆動トランジスタのドレインと前記発光素子の間に接続された第２スイッチと、前記駆動トランジスタのソースと前記電圧線の間に接続された第３スイッチと、前記駆動トランジスタのソースと前記電源線の間に接続された第４スイッチとを含む。

ここで、前記第１ないし第４スイッチは、ソースとドレインがスイッチの両端子となり、ゲートに前記複数の制御線のいずれか１つから前記制御信号が供給される電界効果トランジスタであり、前記複数の制御線を介して前記第１ないし第４スイッチのゲートに供給される前記制御信号は、振幅が前記電源電圧の絶対値より小さい。

本発明によれば、制御信号の振幅を電源電圧より小さく設定することができ、制御信号の切り替えに伴う消費電力を小さく抑えることができる。

本発明の実施形態に適用される有機ＥＬ素子と駆動回路の図である。 図１の駆動回路の動作を示すタイミング図である。 （ａ）ｐチャネル型ＦＥＴスイッチと（ｂ）ｎチャネル型ＦＥＴスイッチの制御電圧と電流の関係を示す図である。 図１の駆動回路に供給される制御信号の電圧レベルを示す図である。 比較例の駆動回路を示す図である。 駆動回路の第１の変形例を示す図である。 駆動回路の第２の変形例を示す図である。 駆動回路の第３の変形例を示す図である。 本発明の実施例である露光ヘッドの構成を示すブロック図である。 実施例の制御信号の電圧レベルを示す図である。 実施例のレベルシフト回路を示す図である。

オートゼロ方式の駆動回路は、駆動トランジスタ（ｐチャネル型ＦＥＴとする）と、駆動トランジスタのゲートに一端が接続された容量の他、駆動トランジスタのゲートードレイン間を短絡するリセットスイッチ（第１スイッチ）と、オートゼロ期間中、駆動トランジスタから発光素子に流れる電流を遮断する発光制御スイッチ（第２スイッチ）とを少なくとも備えている。

リセットスイッチおよび発光制御スイッチは、電界効果トランジスタ（ＦＥＴ）で構成されている。ソースとドレインがスイッチの両端子になり、ゲートが制御端子となる。制御端子に供給される制御信号は、Ｈ（ｈｉｇｈ）レベルとＬ（ｌｏｗ）レベルの高低２つの電圧レベルを持つ２値信号である。スイッチがｐチャネル型ＦＥＴのとき、Ｈレベルがオフ、Ｌレベルがオンを与える。ｎチャネル型ＦＥＴのときは、Ｌレベルがオフ、Ｈレベルがオンを与える。

このような駆動回路において、上記の第１スイッチおよび第２スイッチとは別に、駆動トランジスタのソースと電源線の間を開閉するスイッチ（第４スイッチ）と、駆動トランジスタのソースと電源電圧より低い電圧を供給する電圧線の間を開閉するスイッチ（第３スイッチ）を設ける。そして、オートゼロ期間中、第４スイッチをオフにして駆動トランジスタのソースを電源から切り離し、第３スイッチをオンにして電源電圧より低い電圧源に接続する。すると、オートゼロ期間中の駆動トランジスタのゲートおよびドレインは、高々、この電源電圧より低い電圧源の電圧までしか上昇しない。したがって、リセットスイッチと発光制御スイッチの制御電圧は、Ｈレベルが高々この電源電圧より低い電圧源の電圧でよい。一方のＬレベルは変わらないから、制御電圧の振幅を小さくすることができる。

以下、本発明の発光装置について、図面を参照して具体的に説明する。

１．駆動回路の構成
図１は本実施例の発光装置に含まれる有機ＥＬ素子と駆動回路の構成を示す回路図である。

駆動回路１０は、駆動トランジスタＭ１，保持容量Ｃ１、およびスイッチＭ２−Ｍ８を含んでいる。駆動回路１０には、電源電圧ＶＯＬＥＤを供給する電源線１８、基準電圧ＶＯＣＯＭを供給する基準電圧線１９の他に、データ信号Ｖｄａｔａを伝えるデータ線１１、参照電圧Ｖｒｅｆに設定されている参照電圧線１２、およびプリチャージ電圧Ｖｉｎｉに設定されているプリチャージ線１７が接続され、駆動回路１０に各電圧を供給する。駆動回路１０には、さらに、スイッチＭ２−Ｍ８を制御する制御線１３−１６が配置されている。

駆動トランジスタＭ１のゲートには、保持容量Ｃ１の一方の端子が接続されている。ゲートはまた、スイッチＭ３を介してプリチャージ線１７に接続され、さらに、スイッチＭ４を介して自身のドレインに接続される。保持容量Ｃ１のもう一方の端子は、スイッチＭ２を介して参照電圧線１２に接続される。

駆動トランジスタＭ１のソースは、スイッチＭ７を介して電源線１８に接続されるか、またはスイッチＭ５を介して参照電圧線１２に接続される。また、スイッチＭ８によって、保持容量Ｃ１のゲートに接続されている端子と反対側の端子に接続される。

駆動トランジスタＭ１のドレインは、スイッチＭ４によってゲートに接続されるほか、スイッチＭ６を介して有機ＥＬ素子ＥＬのアノードに接続される。

スイッチＭ２−Ｍ８はソースとドレインをスイッチの端子とするＦＥＴであり、制御線１３−１６からゲートに印加される制御信号Ｐ１−Ｐ４によってオンとオフが切り替えられる。制御信号Ｐ１はスイッチＭ３を、制御信号Ｐ２はスイッチＭ４を、制御信号Ｐ３はスイッチＭ２、Ｍ５，Ｍ６を、制御信号Ｐ４はスイッチＭ７、Ｍ８を、それぞれ制御する。

実際の表示装置や露光ヘッドにおいては、図１の駆動回路と有機ＥＬ素子が平面にマトリクスをなして配列しているか、または１次元ライン状に配列している。マトリクス配列した駆動回路は、マトリクスの行単位で順次データが書き込まれる。ライン配列している場合は、一斉にデータを書き込むか、またはラインをブロックに分けてブロック単位でデータを書き込む。

２．駆動回路の動作
実際の発光装置は、図１の発光素子と駆動回路の組が複数あり、ライン状、またはマトリクス状に配列している。

図２は、駆動回路と発光素子が複数配列した発光装置の動作を表すタイミング図である。

制御信号Ｐ１−Ｐ４に付けたカッコつきの数字（１）、（２）、・・・（Ｎ）は、それぞれ第１行（または第１ブロック）、第２行（または第２ブロック）、・・・、第Ｎ行（または第Ｎブロック）の制御信号であることを示している。Ｎは行数またはブロック数であり、代表的な表示装置ではＮ＝４８０である。また、Ｍ１＿Ｖｇ（１）は、第１行（または第１ブロック）の駆動回路に含まれる駆動トランジスタＭ１のゲート電圧を意味している。以下、本明細書での電圧はすべて基準電圧線１９の基準電圧ＶＯＣＯＭから測った電圧である。

時刻ｔ０から時刻ｔ２は、１行目の駆動回路が選択されてデータ信号が書き込まれる期間、時刻ｔ２から時刻ｔ４は、２行目の駆動回路が選択されてデータ信号が書き込まれる期間である。以下、順にデータが書き込まれて、時刻ｔ５から時刻ｔ７で、最終Ｎ行目の駆動回路が選択されてデータ信号が書き込まれ、１フレームの走査が完了する。以下、１行目の駆動回路について説明するが、２行目以降も同じ動作が繰り返される。

期間ｔ０−ｔ１は、１行目の駆動トランジスタの状態を初期化するプリチャージ期間である。制御信号Ｐ１（１）、制御信号Ｐ３（１）および制御信号Ｐ４（１）がＨレベル、制御信号Ｐ２（１）がＬレベルになる。２行目以降の制御信号は全てＬレベルである。

スイッチＭ２、Ｍ３，Ｍ４，Ｍ５がオンになり、スイッチＭ６、Ｍ７、Ｍ８はオフになる。

駆動トランジスタＭ１のソースにデータ信号Ｖｄａｔａが印加され、ゲートとドレインにプリチャージ電圧Ｖｉｎｉが設定される。駆動トランジスタＭ１のゲートソース間電圧ＶｇｓはＶｄａｔａ−Ｖｉｎｉとなり、導通状態になる。

有機ＥＬ素子ＥＬへの電流供給は停止されるので、アノードはカソードと等電位になり、ともに基準電圧ＶＯＣＯＭである。

保持容量Ｃ１の一端Ｖｃは参照電圧Ｖｒｅｆになる。

プリチャージ動作により駆動トランジスタＭ１を導通状態にする目的は、オートゼロ動作の初期状態をそろえるためである。次のオートゼロ動作で駆動トランジスタＭ１が十分な電流を流せるように、Ｖｉｎｉをできるだけ低い電位にすることが好ましい。通常、Ｖｉｎｉは駆動回路の最低電位すなわちＶＯＣＯＭに等しい電圧に設定される。

期間ｔ１−ｔ２でオートゼロ動作が実行される。

制御信号Ｐ１（１）がＬレベル、Ｐ２（１），Ｐ３（１），Ｐ４（１）がＨレベルになり、スイッチＭ３がオフ、スイッチＭ４がオンになる。駆動トランジスタＭ１のドレインからスイッチＭ４を通ってゲートに電流が供給され、ゲート電圧Ｖｇが上昇する。ソース電圧ＶｓはＶｄａｔａのままである。有機ＥＬ素子には電流が流れないので、アノードもＧＮＤのままである。

駆動トランジスタＭ１のゲート電圧Ｖｇは、Ｖｄａｔａ−Ｖｔｈになるまで上昇する。この結果、時刻ｔ２で保持容量Ｃ１の両端電圧ｄＶは、
ｄＶ＝Ｖｒｅｆ−（Ｖｄａｔａ−Ｖｔｈ）
になり、駆動トランジスタＭ１の閾値電圧（Ｖｔｈ）にデータ電圧に対応した電圧（Ｖｒｅｆ−Ｖｄａｔａ）が上乗せされて書き込まれたことになる。

期間ｔ２−ｔ７は発光期間である。

時刻ｔ２において制御信号Ｐ２（１）、Ｐ３（１），Ｐ４（１）がＬレベルに変化し、スイッチＭ２、Ｍ４、Ｍ５がオフ、スイッチＭ６、Ｍ７、Ｍ８はオンになる。

保持容量Ｃ１の両端には、オートゼロ終了時のｄＶ＝Ｖｒｅｆ−（Ｖｄａｔａ−Ｖｔｈ）の電圧が保持される。駆動トランジスタＭ１のソース電圧Ｖｓと、スイッチＭ８によってそれに接続される保持容量の一端の電圧Ｖｃは、ともにＶＯＬＥＤになり、ゲート電圧ＶｇはそれよりｄＶだけ低い電位になる。ｄＶは、閾値電圧Ｖｔｈにデータ電圧が（Ｖｒｅｆ−Ｖｄａｔａ）の形で上乗せされた電圧であるから、この上乗せ分に応じた電流が駆動トランジスタＭ１によって生成され、有機ＥＬ素子が発光する。

有機ＥＬ素子のアノード電圧ＶａはカソードよりもＶＥＬだけ高くなる。駆動トランジスタのドレイン電圧Ｖｄは、有機ＥＬのアノード電圧ＶＥＬに等しい。

ＶＥＬは流れる電流の大きさによって変化し、電流ゼロのときはほぼ０Ｖである。実際には、発光が起きる最低の閾値電圧ＶｔｈＥＬがあり、電流を有限の値からゼロにしたときのＶＥＬは厳密には０Ｖではない。

時刻ｔ２以降、第２行に駆動回路に同様の制御信号が印加され、プリチャージ、オートゼロ、発光の各動作が行われる。以下、行ごとに順次同じ動作が繰り返される。

データ電圧Ｖｄａｔａは、駆動トランジスタの生成する電流を、ゼロから最大輝度の電流までの範囲で変化させる信号電圧である。有機ＥＬ素子に電流を流さない黒表示のときのデータ電圧はＶｒｅｆに等しく、最大の電流を流す白表示のときのデータ電圧はＶｒｅｆ−Ｖｐに等しい。ここで、Ｖｐは、駆動トランジスタＭ１が最大電流を供給するときのゲート−ソース間電圧である。Ｖｐ＞０である。

なお、ｐチャネル型ＦＥＴからなるスイッチをオンにするゲート−ソース間電圧も同じＶｐであるとする。また、ｎチャネル型ＦＥＴからなるスイッチをオンにするゲート−ソース間電圧をＶｎ（＞０）とする。図３は、スイッチの両端に一定電圧をかけたときの、制御信号の電圧（横軸）とスイッチを流れる電流（縦軸）の関係を示す図である。（ａ）はｐチャネル型ＦＥＴ、（ｂ）はｎチャネル型ＦＥＴで構成されるスイッチについての図である。制御信号電圧が閾値を超えて大きくなるにつれて、スイッチが導通していく様子が示されている。

スイッチをオンにする制御信号電圧は、それぞれ図のＶｐとＶｎで示されている。

データ電圧Ｖｄａｔａは、参照電圧Ｖｒｅｆを最大として振幅Ｖｐの範囲にある。参照電圧Ｖｒｅｆを変えるとそれにつれてデータ電圧範囲も上下する。参照電圧Ｖｒｅｆを電源電圧ＶＯＬＥＤより低くすることにより、データ電圧範囲を低い電圧範囲にすることができる。ただし、オートゼロ動作が可能であるためには、Ｖｄａｔａ−ＶｔｈがつねにＶｉｎｉより高い電圧でなければならないから、Ｖｒｅｆ−Ｖｐ−Ｖｔｈ＞Ｖｉｎｉ、したがってＶｒｅｆの下限はＶｉｎｉ＋Ｖｐ＋Ｖｔｈである。

参照電圧Ｖｒｅｆを電源電圧ＶＯＬＥＤより低くするとき、各電圧の関係は
Ｖｉｎｉ＜Ｖｄａｔａ≦Ｖｒｅｆ＜ＶＯＬＥＤ
となる。

３．スイッチ両端の電圧
プリチャージ、オートゼロ、発光の各期間における、駆動トランジスタＭ１のゲート電圧Ｖｇ、ドレイン電圧Ｖｄ、ソース電圧Ｖｓ、保持容量のゲートと反対側の一端の電圧Ｖｃ、および有機ＥＬ素子のアノード電圧Ｖａをまとめると、表１のようになる。

各期間におけるＭ４−Ｍ７の各スイッチの両端子の電圧は、表２のようになる。

表２で影をつけたところは、その期間、そのスイッチがオフであることを示し、影をつけないところはオンであることを示している。

４．制御信号の電圧レベル
表２から、各スイッチをオンとオフにする制御信号の電圧レベルを以下のよう決めることができる。

（１）スイッチＭ２はｎチャネル型ＦＥＴで、参照電圧線１２に接続されたほうの端子は常にＶｒｅｆで、他方の端子電圧Ｖｃはそれと同じかあるいはそれより高い。したがって、Ｖｒｅｆより閾値以上高い制御電圧がゲートに加えられたときオンになり、Ｖｒｅｆより低い制御電圧が加えられたときオフになる。したがって制御信号は、ＨレベルとしてＶｒｅｆ＋Ｖｔｈ２（Ｖｔｈ２はスイッチＭ２のＦＥＴの閾値電圧）、またはそれより高い電圧、ＬレベルとしてＶｒｅｆまたはそれより低い電圧に設定する。

（２）スイッチＭ３はｎチャネル型ＦＥＴで、プリチャージ線１７に接続されたほうの端子は常にＶｉｎｉで、他方の端子電圧Ｖｇはそれと同じかあるいはそれより高い。したがって制御信号は、ＨレベルとしてＶｉｎｉ＋Ｖｔｈ２（Ｖｔｈ２はスイッチＭ２のＦＥＴの閾値電圧）またはそれより高い電圧、ＬレベルとしてＶｉｎｉまたはそれより低い電圧が必要である。

（３）スイッチＭ４もｎチャネル型ＦＥＴであるが、スイッチＭ２，Ｍ３と異なり両端電圧が変動する。時刻ｔ０でスイッチＭ３がオンになった後は、ゲートに接続されたほうの端子電圧ＶｇがＶｉｎｉになるので、これに対して閾値以上高いゲート電圧を加えることによりスイッチＭ４がオンになる。それによってドレインに接続されたほうの端子ＶｄもＶｉｎｉになる。しかし、ｔ１−ｔ２の期間では、スイッチＭ４の両端電圧が揃って上昇して、時刻ｔ２では最も高いＶｄａｔａ−Ｖｔｈになる。Ｖｄａｔａは黒表示のとき最も高くＶｒｅｆに等しいので、スイッチＭ４の端子電圧ＶｇおよびＶｄの最高はＶｒｅｆ−Ｖｔｈとなる。スイッチＭ４はこのときにもオン状態を保っていなければならないから、制御信号のＨレベルとしては、Ｖｒｅｆ−Ｖｔｈ＋Ｖｔｈ４（Ｖｔｈ４はスイッチＭ４のＦＥＴの閾値電圧）、またはそれより高い電圧が必要である。

一方、時刻ｔ２でスイッチＭ４がオフになり、その後駆動トランジスタＭ１のドレイン電圧ＶｄがＶＥＬまで下がってもオフを保つためには、制御信号のＬレベルはＶＥＬまたはそれよりも低い電圧でなければならない。有機ＥＬ素子の両端電圧ＶＥＬは、黒表示のときに最も小さくほぼ０Ｖであるから、駆動トランジスタＭ１のドレイン電圧Ｖｄは最も低いとき基準電位ＶＯＣＯＭになる。したがって、スイッチＭ４のＬレベルは基準電位ＶＯＣＯＭ以下でなければならない。

（４）スイッチＭ５もｎチャネル型ＦＥＴで、データ線１１に接続されたほうの端子はＶｄａｔａで、他方の端子電圧Ｖｓはそれと同じかあるいはそれより高い。Ｖｄａｔａの最高電圧はＶｒｅｆ、最低電圧はＶｒｅｆ−Ｖｐであるから、制御信号は、ＨレベルとしてＶｒｅｆ＋Ｖｔｈ５（Ｖｔｈ５はスイッチＭ５のＦＥＴの閾値電圧）またはそれより高い電圧、ＬレベルとしてＶｒｅｆ−Ｖｐまたはそれより低い電圧が必要である。

（５）スイッチＭ６はｐチャネル型ＦＥＴで、時刻ｔ０以前は両端電圧ＶＥＬである。これを時刻ｔ０でオフにする。オフになった後は、ｔ０−ｔ１の期間に、駆動トランジスタＭ１のドレインに接続されたほうの端子電圧ＶｄがＶｉｎｉに、有機ＥＬ素子ＥＬのアノードに接続されたほうの端子電圧ＶａがＶＯＣＯＭに低下し、その後のｔ１−ｔ２の期間には端子電圧Ｖｄ，ＶａがそれぞれＶｄａｔａ−ＶｔｈとＶＯＣＯＭになる。両期間内で最も高い電位は、データ電圧がＶｒｅｆのときで、Ｖｒｅｆ−Ｖｔｈである。この電位に対してスイッチＭ６をオフに保つために、制御信号のＨレベルは、Ｖｒｅｆ−Ｖｔｈ以上の電圧が必要である。一方、ｔ２−ｔ７のオン期間中は両端電圧がＶＥＬで、その最低電圧はＶＯＣＯＭであるから、ＬレベルはＶＯＣＯＭ−Ｖｔｈ６（Ｖｔｈ４はスイッチＭ６のＦＥＴの閾値電圧。閾値電圧はすべて正とする）以下の電圧レベルでなければならない。

（６）スイッチＭ７もｐチャネル型ＦＥＴで、電源線１８に接続された端子は常にＶＯＬＥＤであるから、オフにするためにはＶＯＬＥＤまたはそれより高いＨレベルが必要である。オンにするためには、ＶＯＬＥＤ−Ｖｔｈ７（Ｖｔｈ７はスイッチＭ７のＦＥＴの閾値電圧）またはそれより低いＬレベルが必要である。

（７）スイッチＭ８もｐチャネル型ＦＥＴで、オフのとき、両端電圧Ｖｓ，ＶｃがそれぞれＶｄａｔａとＶｒｅｆになり、ＶｒｅｆのほうがＶｄａｔａより高いから、制御信号のＨレベルとして、Ｖｒｅｆまたはそれより高い電圧が必要である。時刻ｔ２でオンになるが、スイッチＭ７が同時にオンになり、駆動トランジスタＭ１のソースに接続されたほうの端子電圧がＶＯＬＥＤになる。したがって、Ｌレベルは、ＶＯＬＥＤ−Ｖｔｈ８（Ｖｔｈ８はスイッチＭ８のＦＥＴの閾値電圧）またはそれより低い電圧であればよい。

以上、（１）−（７）で述べた各スイッチの制御信号のＨレベルとＬレベルをまとめて表３に示す。

図４は、スイッチＭ２−Ｍ８のＨレベルとＬレベルの例を示した図である。太い実線がオンレベル、細い実線がオフレベルを表している。オフレベルは、Ｍ８を除いて表３の不等式で等号をとった値を採用し、Ｍ８のオフレベルはＶＯＬＥＤにした。オンレベルは、表３の不等式で等号をとった値からオン方向に矢印で示すＶｎ（ｎチャネル型）およびＶｐ（ｐチャネル型）だけ離れた電圧を採用した。駆動トランジスタの閾値電圧Ｖｔｈは０Ｖとした。各スイッチの閾値電圧もＶｎまたはＶｐより小さく、すなわち、Ｖｔｈ２＜オンのときは閾値電圧を超えて十分コンダクタンスの大きい導通状態が実現できているとする。

５．各スイッチの制御信号の比較
表３と図４に示されているとおり、Ｍ２−Ｍ６の各スイッチは、参照電圧Ｖｒｅｆを基準としてＨレベルが決まり、プリチャージ電圧Ｖｉｎｉまたは基準電圧ＶＯＣＯＭを基準としてＬレベルが決まっている。したがって、参照電圧Ｖｒｅｆを基準電圧ＶＯＣＯＭに近づけることによりＨレベルとＬレベルの間隔が狭まり、制御信号の振幅を小さくすることができる。

これに対してスイッチＭ７とＭ８は、電源電圧ＶＯＬＥＤを基準にＨレベルとＬレベルが決まっており、参照電圧Ｖｒｅｆが変化してもレベルは変わらない。

このように、電源電圧ＶＯＬＥＤを高くする必要が生じたときでも、ＶｒｅｆをＶＯＬＥＤより低い電圧にとどめておくことにより、各スイッチの制御信号の振幅を小さく抑えることができる。

スイッチＭ２−Ｍ６の制御信号Ｐ３は、ＨレベルをＶｒｅｆ＋Ｖｎに設定し、ＬレベルをＶＯＣＯＭ−Ｖｐに設定することができる。先に述べたように、ＶｒｅｆはＶＯＬＥＤとは独立に設定することができる。ｎチャネル型ＦＥＴのオンレベルＶｎは大きいほうが望ましいが、電源電圧ＶＯＬＥＤはそれよりも大きいので、Ｖｒｅｆ＋ＶｎがＶＯＬＥＤより低い電位になるようにすることも可能である。これにより、制御信号Ｐ３の振幅Ｖｒｅｆ＋Ｖｎ−（ＶＯＣＯＭ−Ｖｐ）を電源電圧ＶＯＬＥＤより小さくすることができる。

一方、スイッチＭ７とＭ８の制御信号Ｐ４は、ＶＯＬＥＤとそこからＶｐだけ離れた電圧でＨレベルとＬレベルが決定される。振幅はＶｐとなり、これもＶＯＬＥＤより小さい。

このように、いずれの制御信号も振幅を電源電圧より小さくすることができる。

スイッチＭ２−Ｍ６とＭ７−Ｍ８の違いは、後者が、オンのときに両端電圧がＶＯＬＥＤになるのに対し、前者は高々Ｖｒｅｆ（に閾値電圧を上乗せした電圧）にしかならない点にある。

スイッチＭ７，Ｍ８のように、端子電圧がオン時にＶＯＬＥＤになるスイッチは、ｎチャネル型ＦＥＴで構成したときＶＯＬＥＤをＶｎだけ上回る制御電圧を必要とし、ｐチャネル型ＦＥＴで構成したときＶＯＬＥＤからＶｐだけ低い制御電圧を必要とする。いずれにしてもＶＯＬＥＤを基準にした電圧が必要である。

これに対し、スイッチＭ２−Ｍ６は、オン時には端子にＶｒｅｆ以下の電圧しかかからないので、ｎチャネル型で構成する限り，Ｖｒｅｆ＋Ｖｎ以下の制御電圧ですむ。また、Ｍ２のように、オンとオフの両方の制御電圧がＶｒｅｆを基準に決められているスイッチはｐチャネル型ＦＥＴで構成することもできる。

６．制御線の共通化
表３のＭ２からＭ８までのスイッチは、それぞれを独立の制御信号で制御してもよいが、同じタイミングでオンとオフが切り替わるスイッチは、制御信号を共通にすることができる。また同じタイミングで一方がオンのとき他方がオフになる相補スイッチは、一方をｎチャネル型、他方をｐチャネル型のＦＥＴで構成することにより制御信号を共通にすることができる。

図１の回路では、ｎチャネル型のスイッチＭ２、Ｍ５とｐチャネル型のスイッチＭ６を共通の制御信号Ｐ３で制御している。この場合、Ｐ３のＨレベルは、表３のＭ２、Ｍ５、Ｍ６のＨレベルの条件不等式の共通範囲で決定される。Ｖｔｈ２とＶｔｈ５のうちの大きいほうをＶｔｈ２５とすると、Ｈ≧Ｖｒｅｆ＋Ｖｔｈ２５である。また、Ｐ３のＬレベルも、表３のＭ２、Ｍ５、Ｍ６のＬレベルの条件不等式の共通範囲をとって、Ｌ≦ＶＯＣＯＭ−Ｖｔｈ６となる。

また、同じｐチャネル型ＦＥＴのスイッチＭ７とＭ８も共通の制御信号Ｐ４で制御されている。

制御線の本数および異なる制御信号の数は、スイッチの数と同じである必要はなく、上のように共通化して少なくするほうが回路構成を簡単にすることができて好ましい。

図２のタイミングチャートでは、制御信号Ｐ３とＰ４は同じタイミングで切り替わる。しかし、制御信号Ｐ３で制御されるスイッチＭ２，Ｍ５，Ｍ６は、参照電圧Ｖｒｅｆを基準として制御信号レベルが決まるスイッチであるのに対し、制御信号Ｐ４で制御されるスイッチＭ７とＭ８は、電源電圧ＶＯＬＥＤを基準として制御信号レベルが決まるスイッチである。Ｐ３とＰ４を同じ制御信号にすると、信号レベルはＶＯＬＥＤからＶＯＣＯＭに至る全電圧範囲にわたってしまい、振幅を小さくすることができない。本実施例では、Ｐ３とＰ４のように同じタイミングの制御信号であっても、参照電圧を基準とする制御信号と電源電圧を基準とする制御信号を別にして、異なる制御線から電圧レベルの異なる制御信号として駆動回路に供給する。これによって、２つの制御信号の振幅をともに小さくすることが可能となる。

７．比較例
図５は比較例であって、図１の駆動回路のスイッチＭ５とＭ７をなくし、駆動トランジスタＭ１のソースを電源電圧に直結した回路である。データ線１１のデータ信号Ｖｄａｔａは、スイッチＭ２を介して、保持容量Ｃ１のゲートに接続されていない方の端子に入力される。

駆動トランジスタのソースが電源電圧ＶＯＬＥＤに固定されているので、オートゼロ動作期間中に、ゲート電圧とドレイン電圧はＶｉｎｉからＶＯＬＥＤ−Ｖｔｈまで上昇する。したがって、スイッチＭ４のオン（Ｈ）レベルとスイッチＭ６のオフ（Ｈ）レベルは、閾値電圧分は別としてＶＯＬＥＤあるいはそれより高い電圧が必要となる。制御信号の振幅は電源電圧またはそれ以上になり、電源電圧の上昇に応じて振幅も大きくしなければならない。

８．駆動回路の変形例
本発明の駆動回路は図１に示したものに限らない。

図６は図１の回路の第１の変形例である。図１では、保持容量Ｃ１の駆動トランジスタのゲートに接続されていない方の端子は、発光期間にスイッチＭ８によって駆動トランジスタのソースに接続される。しかし、図６のようにソースに変わって別の固定電圧線２０に接続し固定電圧ＶＴを与えてもよい。

図７は図１の回路の第２の変形例である。図１では、プリチャージ期間とオートゼロ期間に、駆動トランジスタのソースがデータ線１１に接続され、ゲートが保持容量Ｃ１を介して参照電圧線１２に接続されているが、逆に、図７のように、駆動トランジスタＭ１のソースがスイッチＭ５によって参照電圧線１２に接続され、ゲートが保持容量Ｃ１とスイッチＭ２を介してデータ線１１に接続されていてもよい。その場合は、参照電圧Ｖｒｅｆは、データ電圧Ｖｄａｔａの変化範囲における最低電圧に一致する。

図８は第３の変形例で、図１の回路の駆動トランジスタＭ１の極性を反転させ、有機ＥＬ素子ＥＬのアノードとカソードを逆転させた回路である。スイッチＭ２−Ｍ８も図１とはすべて逆のチャネル極性のＦＥＴを用い、図２のタイミングチャートで制御信号のＨレベルとＬレベルを入れ替えたものを用いる。電圧の高低と電流の向きが逆になる以外は、図１の回路についての議論がそのまま成り立つ。

図１および上記変形例１−３に示すように、本発明の駆動回路は、駆動トランジスタＭ１のゲートとドレインを接続するスイッチＭ４（第１スイッチ）と、駆動トランジスタのドレインと発光素子を接続するスイッチＭ６（第２スイッチ）を備えている。第１スイッチをオン、第２スイッチをオフさせることによってオートゼロ動作が可能になる。また、駆動トランジスタのゲートには容量の一端が接続されている。容量の他端は、データ電圧または定電圧が与えられる。

駆動回路にはさらに、駆動トランジスタＭ１のソースを電源線１８に接続して電源電圧ＶＯＬＥＤをソースに印加するスイッチＭ７（第３スイッチ）と、駆動トランジスタＭ１のソースをデータ線１１または参照電圧線１２に接続するスイッチＭ５（第４スイッチ）が備えられている。第３スイッチがオフ、第４スイッチがオンになると、駆動トランジスタのソースにデータ電圧ＶＤまたは参照電圧Ｖｒｅｆが供給されるが、これらの電圧は電源電圧ＶＯＬＥＤより低いので、制御信号の振幅を小さくすることができる。

第１スイッチないし第４スイッチは、オンのときに端子に電源電圧がかかるスイッチ（第４スイッチ）と電源電圧より絶対値の小さい電圧がかかるスイッチ（第１、第２、第３スイッチ）に区別される。２種類のスイッチは、制御信号の電圧レベルが異なり、オンのときに電源電圧がかかるスイッチの制御信号は電源電圧を基準にした電圧レベルが設定される。オンのときに電源電圧より絶対値が小さい電圧が印加されるスイッチの制御信号は、電源電圧より絶対値の小さい電圧レベルに設定される。

駆動トランジスタがｎチャネル型ＦＥＴで作られている回路では、電圧の高低と電流の向きを逆転すれば同じ動作になる。また、スイッチのチャネル極性もすべて反転することによって、制御信号の振幅を電源電圧の絶対値より小さくすることができる。

図９は、本発明の実施例であって、発光素子をライン状に配置した電子写真プリンタの露光ヘッドの構成図である。発光素子が発した光が（不図示の）ドラム状の感光体の表面に照射され、感光体が露光される。ドラムが回転して画像に対応した露光が完成する。

基板に、図１の有機ＥＬ素子ＥＬと駆動回路１０を含む画素３がライン状に配置されている。基板としてはガラスや樹脂などが用いられる。各画素の駆動回路１０は、基板上に薄膜トランジスタ、容量、配線などを配置して形成される。駆動回路が形成された基板に、画素ごとに分離され、駆動回路と接続したアノードと、発光材料を含む有機層と、共通のカソードとを積層して、有機ＥＬ素子ＥＬが形成される。

外部の回路から送られてくるディジタル階調信号Ｄ０は、データ処理回路８でｎ本のデータ電圧ＶＤ（１）−ＶＤ（ｎ）に変換され、データ信号線４に出力される。データ処理回路８は、基板上にＣＯＧ法で実装されている集積回路チップである。

画素３はブロックに分けられ、各ブロックは、ｎ個の画素（第１ブロックでは１−１，１−２、・・・１−ｎ）を含んでいる。データ信号線４は、画素３にデータ電圧を供給し、走査回路７は、画素ブロック毎に制御信号（第１ブロックではＰ１（１）、Ｐ２（１）、Ｐ３（１）、Ｐ４（１））を出力する。制御信号Ｐ１、Ｐ２、Ｐ３、Ｐ４は、ブロック単位で画素３を制御する。

このほかに、電源ＶＯＬＥＤ、制御信号を作る電圧Ｖ１／Ｖ３とＶ２／Ｖ４が外部から与えられている。

図１０は４つの制御信号Ｐ１−Ｐ４のＨレベルとＬレベルを示した図である。スイッチＭ２−Ｍ６制御信号Ｐ１はスイッチＭ３を制御し、制御信号Ｐ２はスイッチＭ４を制御し、制御信号Ｐ３はスイッチＭ２、Ｍ５，Ｍ６を制御し、制御信号Ｐ４はスイッチＭ７、Ｍ８を制御する。ここでは、Ｖ１からＶ４の４つの電圧（Ｖ１＞Ｖ２＞Ｖ３＞Ｖ４）を設定し、制御信号Ｐ１−Ｐ３のＨレベルとＬレベルをそれぞれＶ２とＶ４とし、制御信号Ｐ４のＨレベルとＬレベルをそれぞれＶ１とＶ３とした。

各ブロックの走査回路７は、フリップフロップ回路９、４つの論理回路３０ａ−３０ｄ、それらに付随した４つのバッファ回路３１ａ−３１ｄ、ならびにレベルシフト回路６を含み、外部の回路から送られてくるクロック信号ＣＫ、反転クロック信号ＣＫＢ、走査開始信号ＳＴ、制御信号Ｐ１−Ｐ４を生成する４つの論理信号Ｐ（Ｐ１ｉ−Ｐ４ｉ）によって動作する。

走査開始信号ＳＴが入ると、クロック信号ＣＫ、ＣＫＢによって、フリップフロップ回路９が走査開始信号ＳＴを画素ブロック毎に順次シフトしていく。論理回路３０ａ−３０ｄは、走査開始信号ＳＴがシフトされて入ってきたブロックでのみ、論理信号Ｐ１ｉ−Ｐ４ｉを対応するバッファ回路３１ａ−３１ｄに送る。バッファ回路３１ａ−３１ｄは、それぞれ、論理信号Ｐ１ｉ−Ｐ４ｉを与えられた振幅の制御信号Ｐ１−Ｐ４に変換して出力する。

図１１はレベルシフト回路６の構成を示す回路図である。レベルシフト回路６は、Ｖ１とＶ３の電圧レベルを持つ制御信号からＶ２とＶ４の電圧レベルの制御信号を生成する。

バッファ回路３１ａ−３１ｄのうち、１−３番目のバッファ回路３１ａ−３１ｃは、Ｖ２／Ｖ４の電圧線から電圧を受けて、Ｖ２をＨレベル、Ｖ４をＬレベルとする制御信号Ｐ１−Ｐ３を出力する。４番目のバッファ回路３１ｄは、論理回路３０ｄから送られてきた論理信号Ｐ４ｉをレベルシフト回路６を経由して受け取り、Ｖ１／Ｖ３の電圧線から電圧を受けて、Ｖ１をＨレベル、Ｖ３をＬレベルとする制御信号Ｐ４を出力する。

バッファ回路３１ａ−３１ｄは、論理回路３０ａ−３０ｄから来る信号を、立ち上がりや立ち下がり特性を劣化させることなく増幅して出力するために、駆動能力が異なる複数のインバータ回路を縦属接続した回路で構成されている。縦属接続される複数のインバータ回路は、構成するトランジスタのチャネル幅が後段ほど大きくなり、後段になるほど駆動能力が高くなる。

露光ヘッドの幅（画素の並んでいるＸ方向と直角のＹ方向の幅）は、ｎ本のデータ信号線４と画素３と走査回路７によって占められている。装置の小型化と低価格化のために、露光ヘッドの幅はできるだけ小さくすることが好ましい。

１つのブロックを７０画素で構成すると７０本のデータ信号線４が画素の上方に配置される。

１画素あたりのＸ方向の長さはプリンタの解像度で決まっており、６００ｄｐｉ（１インチ当たり６００ドット）のプリンタでは４２ｕｍであるから、１ブロック分の画素配列方向の長さは２．９４ｍｍになる。

この範囲に走査回路７が配置される。走査回路７を構成する各回路のＸ方向の長さを、レベルシフト回路６が０．２ｍｍ、フリップフロップ回路９が１．０ｍｍ、論理回路３０とバッファ回路３１の１組が０．４ｍｍとすると、走査回路の全長は２．８ｍｍとなる。これは１ブロックの長さ以下であるから、これらの回路を縦列配置する、すなわちＸ方向に１列に並べることが可能である。

データ信号線４の本数をｎ＝７０より減らしてデータ信号線４が占める幅を少なくすると、１ブロックあたりの走査回路の長さが短くなり、縦列配置ができなくなる。すると、レベルシフト回路などの走査回路の要素をＹ方向に並べることになり、走査回路の幅が大きくなってしまう。

ブロック内の画素数は、データ信号線４と走査回路７の占める幅が最も小さくなるように決定されることが好ましい。

本発明は、画素がマトリクス状に配置された表示装置にも適用できる。また、表示装置を含む電子機器にも適用可能である。

１０ 駆動回路
１１ データ線
１２ 参照電圧線
１３−１６ 制御線
１７ プリチャージ線
１８ 電源線
１９ 基準電圧線
Ｃ１ 保持容量
Ｍ１ 駆動トランジスタ
Ｍ２−Ｍ８ スイッチ
Ｐ１−Ｐ４ 制御信号
Ｖｄａｔａ データ電圧
Ｖｒｅｆ 参照電圧
Ｖｉｎｉ プリチャージ電圧
ＥＬ 有機ＥＬ素子（発光素子）

Claims (10)

1. 発光素子と、前記発光素子を駆動する駆動回路と、前記駆動回路に電源電圧を供給する電源線と、前記駆動回路に前記電源電圧より絶対値の小さい電圧を供給する電圧線と、前記駆動回路に制御信号を供給する複数の制御線とを有し、
   前記駆動回路は、駆動トランジスタと、前記駆動トランジスタのゲートに一端が接続された容量と、前記駆動トランジスタのゲートとドレインの間に接続された第１スイッチと、前記駆動トランジスタのドレインと前記発光素子の間に接続された第２スイッチと、前記駆動トランジスタのソースと前記電圧線の間に接続された第３スイッチと、前記駆動トランジスタのソースと前記電源線の間に接続された第４スイッチとを含む発光装置であって、
   前記第１ないし第４スイッチは、ソースとドレインがスイッチの両端子となり、ゲートに前記複数の制御線のいずれか１つから前記制御信号が供給される電界効果トランジスタであり、
   前記複数の制御線を介して前記第１ないし第４スイッチのゲートに供給される前記制御信号は、振幅が前記電源電圧の絶対値より小さいことを特徴とする発光装置。
2. 前記第１ないし第３スイッチに供給される前記制御信号は、前記第４スイッチに供給される前記制御信号と、オンの電圧レベルおよびオフの電圧レベルが異なることを特徴とする請求項１に記載の発光装置。
3. 前記第１ないし第３スイッチに供給される前記制御信号の一方の電圧レベルが、前記電源電圧より絶対値の小さい電圧によって決定される電圧であることを特徴とする請求項１または２に記載の発光装置。
4. 前記第４スイッチに供給される前記制御信号の高低２つの電圧レベルが、ともに前記電源電圧によって決定される電圧であることを特徴とする請求項１ないし３のいずれか１項に記載の発光装置。
5. 前記第１ないし第３スイッチは、オンのとき、両端子に、前記電源電圧より絶対値の小さい電圧が印加されるスイッチであることを特徴とする請求項１ないし４のいずれか１項に記載の発光装置。
6. 前記第４スイッチは、オンのとき、両端子に、前記電源電圧が印加されるスイッチであることを特徴とする請求項１ないし５のいずれか１項に記載の発光装置。
7. 前記第３スイッチと前記第４スイッチは、チャネル極性が異なる電界効果トランジスタからなり、異なる前記制御線から、同じタイミングで一方をオン、他方をオフにする前記制御信号が供給されることを特徴とする請求項１ないし６のいずれか１項に記載の発光装置。
8. 前記第２スイッチと前記第３スイッチは、チャネル極性が異なる電界効果トランジスタからなり、共通の前記制御線から前記制御信号が供給されることを特徴とする請求項１ないし７のいずれか１項に記載の発光装置。
9. 前記発光素子と前記駆動回路が、ライン状に複数配列し、前記発光素子から照射される光によってドラム状の感光体を露光することを特徴とする請求項１に記載の発光装置。
10. 前記ライン状に配列した発光素子と駆動回路がブロック単位で駆動され、ブロックごとに前記駆動回路にデータ信号を供給するデータ信号線と、ブロックごとに前記駆動回路に制御信号を供給する走査回路とが、前記前記ライン状に配列した発光素子と駆動回路に沿って配置されていることを特徴とする請求項９に記載の発光装置。

Images