JPWO2011004646A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JPWO2011004646A1
JPWO2011004646A1 JP2011521852A JP2011521852A JPWO2011004646A1 JP WO2011004646 A1 JPWO2011004646 A1 JP WO2011004646A1 JP 2011521852 A JP2011521852 A JP 2011521852A JP 2011521852 A JP2011521852 A JP 2011521852A JP WO2011004646 A1 JPWO2011004646 A1 JP WO2011004646A1
Authority
JP
Japan
Prior art keywords
potential
tft
scanning line
switching
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011521852A
Other languages
English (en)
Other versions
JP5214030B2 (ja
Inventor
孝裕 仙田
孝裕 仙田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011521852A priority Critical patent/JP5214030B2/ja
Publication of JPWO2011004646A1 publication Critical patent/JPWO2011004646A1/ja
Application granted granted Critical
Publication of JP5214030B2 publication Critical patent/JP5214030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

電源線Ｖｐと共通陰極Ｖｃｏｍの間にＴＦＴ１０、１５と有機ＥＬ素子１７を、ＴＦＴ１０のゲートとデータ線Ｓｊの間にコンデンサ１６とＴＦＴ１１を設ける。ＴＦＴ１０のゲート・ドレイン間にＴＦＴ１２を、有機ＥＬ素子１７のアノード端子と共通陰極Ｖｃｏｍの間にＴＦＴ１３を、コンデンサ１６の一方の電極と電源線Ｖｐの間にＴＦＴ１４を設ける。ＴＦＴ１１〜１３のゲートを走査線Ｇｉに、ＴＦＴ１４、１５のゲートを走査線Ｅｉに接続する。書き込み時には、走査線Ｇｉにハイ電位を与え、少し遅れて走査線Ｅｉにロー電位を与える。２本の走査線にハイ電位を与えている間、データ線Ｓｊをハイインピーダンス状態に制御する。これにより、Ｎ型トランジスタで構成した画素回路を２種類の走査線を用いて駆動する。

Description

本発明は、表示装置に関し、より特定的には、有機ＥＬディスプレイなどの電流駆動型表示装置に関する。
近年、薄型、軽量、高速応答可能な表示装置として、有機ＥＬ（Electro Luminescence）ディスプレイが注目されている。従来は主に小型の有機ＥＬディスプレイが開発されてきたが、近年では中型や大型の有機ＥＬディスプレイも開発されている。
小型の有機ＥＬディスプレイのＴＦＴ（Thin Film Transistor）基板は、低温ポリシリコンを用いて製造される。低温ポリシリコンを用いた製造プロセスでは、ＴＦＴ基板上にＰチャネル型ＴＦＴとＮチャネル型ＴＦＴの両方を形成することができる。したがって、有機ＥＬ素子を含む画素回路を２種類のＴＦＴを用いて好適に設計し、ＴＦＴ基板上の配線や電源線を削減することができる。また、ＴＦＴ基板上に有機ＥＬ素子の駆動回路を形成することもできる。
一方、中型や大型の有機ＥＬディスプレイのＴＦＴ基板は、コスト削減のために、アモルファスシリコン、微結晶シリコンあるいはＩＧＺＯ（Indium Gallium Zinc Oxide ：インジウムガリウム亜鉛複合酸化物）などを用いて製造される。ところが、これらの材料を用いた製造プロセスにおいてＴＦＴ基板上にＰチャネル型ＴＦＴを形成することは、これまでのところ実用レベルでは成功していない。このため、中型や大型の有機ＥＬディスプレイでは、Ｎチャネル型ＴＦＴだけを用いて画素回路を構成する必要がある。
また、ＴＦＴ基板上にＰチャネル型ＴＦＴを形成できないので、ＴＦＴ基板上に有機ＥＬ素子の駆動回路を形成することも困難になる。そこで、走査線の端部をそのままＴＦＴ基板の外部へ引き出す場合が多くなる。この場合、走査線の本数が多いほど、製造コストは上昇し、信頼性は低下する。このため、中型や大型の有機ＥＬディスプレイでは、走査線の本数をできるだけ減らす必要がある。
有機ＥＬディスプレイについては、従来から各種の画素回路が知られている。例えば特許文献１には、図９に示すように、Ｎチャネル型ＴＦＴ８０〜８４、コンデンサ８５、８６、および、有機ＥＬ素子８７を含む画素回路が記載されている。特許文献２には、図１０に示すように、Ｐチャネル型ＴＦＴ９０〜９５、コンデンサ９６、および、有機ＥＬ素子９７を含む画素回路が記載されている。
日本国特開２００８−３１００７５号公報 日本国特開２００７−１３３３６９号公報
図９に示す画素回路は、Ｎチャネル型ＴＦＴを用いて構成されているので、中型や大型の有機ＥＬディスプレイに利用することができる。しかしながら、この画素回路は、２個のコンデンサ８５、８６を含み、４種類の走査線Ｇｉ、Ｒｉ、Ｅｉ、Ｍｉを用いて駆動される。このため、図９に示す画素回路には、回路量や走査線の本数が多いという問題がある。
図１０に示す画素回路は、１個のコンデンサ９６を含み、３種類の走査線Ｇ１ｉ、Ｇ２ｉ、Ｅｉを用いて駆動される。この画素回路には、回路量や走査線の本数が少ないという利点がある。しかしながら、この画素回路は、Ｐチャネル型ＴＦＴを用いて構成されている。このため、図１０に示す画素回路には、中型や大型の有機ＥＬディスプレイには利用できないという問題がある。
それ故に、本発明は、Ｎチャネル型トランジスタで構成され、２種類の走査線を用いて駆動できる画素回路を備えた表示装置を提供することを目的とする。
本発明の第１の局面は、電流駆動型の表示装置であって、
Ｎチャネル型トランジスタを用いて構成され、２次元状に配置された複数の画素回路と、
前記画素回路の行ごとに設けられた複数の第１の走査線および複数の第２の走査線と、
前記画素回路の列ごとに設けられた複数のデータ線と、
前記第１および第２の走査線を用いて、前記画素回路を行ごとに選択する走査線駆動回路と、
前記データ線に対して、表示データに応じたデータ電位を与えるデータ線駆動回路とを備え、
前記画素回路は、
第１の電源電位が印加される第１の導電性部材と第２の電源電位が印加される第２の導電性部材との間に設けられた電気光学素子と、
前記第１および第２の導電性部材の間に、前記電気光学素子と直列に設けられた駆動用トランジスタと、
前記駆動用トランジスタのゲート端子に第１の電極が接続されたコンデンサと、
前記コンデンサの第２の電極と前記データ線との間に設けられた第１のスイッチングトランジスタと、
前記駆動用トランジスタのゲート端子とドレイン端子との間に設けられた第２のスイッチングトランジスタと、
一方の導通端子が前記電気光学素子の一方の端子と同じ節点に接続された第３のスイッチングトランジスタと、
前記コンデンサの第２の電極と前記第１の導電性部材との間に設けられた第４のスイッチングトランジスタと、
前記第１および第２の導電性部材の間に、前記電気光学素子および前記駆動用トランジスタと直列に、ソース端子を前記駆動用トランジスタのドレイン端子に接続して設けられた第５のスイッチングトランジスタとを含み、
前記第１、第２および第３のスイッチングトランジスタのゲート端子は前記第１の走査線に接続され、前記第４および第５のスイッチングトランジスタのゲート端子は前記第２の走査線に接続されていることを特徴とする。
本発明の第２の局面は、本発明の第１の局面において、
前記電気光学素子は、前記駆動用トランジスタのソース端子と前記第２の導電性部材との間に設けられ、
前記第５のスイッチングトランジスタのドレイン端子は前記第１の導電性部材に接続されていることを特徴とする。
本発明の第３の局面は、本発明の第２の局面において、
前記第３のスイッチングトランジスタのソース端子は、前記第２の導電性部材に接続されていることを特徴とする。
本発明の第４の局面は、本発明の第１の局面において、
前記電気光学素子は、前記第５のスイッチングトランジスタのドレイン端子と前記第１の導電性部材との間に設けられ、
前記駆動用トランジスタのソース端子は前記第２の導電性部材に接続されていることを特徴とする。
本発明の第５の局面は、本発明の第４の局面において、
前記第３のスイッチングトランジスタのドレイン端子は、前記第１の導電性部材に接続されていることを特徴とする。
本発明の第６の局面は、本発明の第１の局面において、
前記走査線駆動回路は、前記画素回路を選択するときには、前記第１の走査線に所定時間だけハイレベル電位を与えると共に、前記第１の走査線にハイレベル電位を与えた後に前記第２の走査線にローレベル電位を与え、前記第１の走査線にローレベル電位を与えた後に前記第２の走査線にハイレベル電位を与え、
前記データ線駆動回路は、前記第１および第２の走査線にハイレベル電位が与えられている間、前記データ線をハイインピーダンス状態に制御し、前記第１の走査線にハイレベル電位が与えられ、前記第２の走査線にローレベル電位が与えられている間、前記データ線に前記データ電位を与えることを特徴とする。
本発明の第７の局面は、本発明の第１の局面において、
前記電気光学素子は、有機ＥＬ素子で構成されていることを特徴とする。
本発明の第１の局面によれば、第１、第２、第４および第５のスイッチングトランジスタを用いて、データ電位と駆動用トランジスタの閾値電圧に応じて変化する電位を駆動用トランジスタのゲート端子に与えて、駆動用トランジスタの閾値電圧を補償しながら電気光学素子を所望の輝度で発光させることができる。また、第３のスイッチングトランジスタを用いて、データ電位の書き込み中に電気光学素子を消灯させることができる。駆動用トランジスタと第１〜第５のスイッチングトランジスタはＮチャネル型トランジスタを用いて構成され、第１〜第３のスイッチングトランジスタのゲート端子は第１の走査線に接続され、第４および第５のスイッチングトランジスタのゲート端子は第２の走査線に接続される。したがって、Ｎチャネル型トランジスタで構成され、２種類の走査線を用いて駆動でき、駆動用トランジスタの閾値電圧を補償できる画素回路を備えた表示装置を得ることができる。
本発明の第２の局面によれば、第１および第２の導電性部材の間に第１の導電性部材側から順に、第５のスイッチングトランジスタ、駆動用トランジスタ、および、電気光学素子を配置した場合に、Ｎチャネル型トランジスタで構成され、２種類の走査線を用いて駆動でき、駆動用トランジスタの閾値電圧を補償できる画素回路を備えた表示装置を得ることができる。
本発明の第３の局面によれば、第３のスイッチングトランジスタのソース端子を第２の導電性部材に接続することにより、新たな電源線を設けることなく、第２の導電性部材から電気光学素子の一方の端子に所定の電位を印加することができる。
本発明の第４の局面によれば、第１および第２の導電性部材の間に第１の導電性部材側から順に、電気光学素子、第５のスイッチングトランジスタ、および、駆動用トランジスタを配置した場合に、Ｎチャネル型トランジスタで構成され、２種類の走査線を用いて駆動でき、駆動用トランジスタの閾値電圧を補償できる画素回路を備えた表示装置を得ることができる。
本発明の第５の局面によれば、第３のスイッチングトランジスタのドレイン端子を第１の導電性部材に接続することにより、新たな電源線を設けることなく、第１の導電性部材から電気光学素子の一方の端子に所定の電位を印加することができる。
本発明の第６の局面によれば、第１の走査線に所定時間だけハイレベル電位を与え、少し遅れて第２の走査線にローレベル電位を与えることにより、コンデンサの電極間にデータ電位と駆動用トランジスタの閾値電圧に応じて変化する電位差を保持させて、データ電位と駆動用トランジスタの閾値電圧に応じて変化する電位を駆動用トランジスタのゲート端子に与えることができる。これにより、駆動用トランジスタの閾値電圧を補償しながら、電気光学素子を所望の輝度で発光させることができる。また、第１および第２の走査線にハイレベル電位が与えられている間、データ線をハイインピーダンス状態に制御することにより、第１の導電性部材（電源線または電源電極）からデータ線に不要な電流が流れることを防止することができる。
本発明の第７の局面によれば、Ｎチャネル型トランジスタで構成され、２種類の走査線を用いて駆動でき、駆動用トランジスタの閾値電圧を補償できる画素回路を備えた有機ＥＬディスプレイを得ることができる。
本発明の第１および第２の実施形態に係る表示装置の構成を示すブロック図である。 本発明の第１の実施形態に係る表示装置に含まれる画素回路の回路図である。 図２に示す画素回路のタイミングチャートである。 図２に示す画素回路の書き込み前の状態を示す図である。 図２に示す画素回路の初期化時の状態を示す図である。 図２に示す画素回路の書き込み時の状態を示す図である。 図２に示す画素回路の点灯前の状態を示す図である。 図２に示す画素回路の点灯後の状態を示す図である。 本発明の第２の実施形態に係る表示装置に含まれる画素回路の回路図である。 図５に示す画素回路の書き込み前の状態を示す図である。 図５に示す画素回路の初期化時の状態を示す図である。 図５に示す画素回路の書き込み時の状態を示す図である。 図５に示す画素回路の点灯前の状態を示す図である。 図５に示す画素回路の点灯後の状態を示す図である。 本発明の第１の変形例に係る表示装置に含まれる画素回路の回路図である。 本発明の第２の変形例に係る表示装置に含まれる画素回路の回路図である。 従来の表示装置に含まれる画素回路（第１の例）の回路図である。 従来の表示装置に含まれる画素回路（第２の例）の回路図である。
以下、図面を参照して、本発明の第１および第２の実施形態に係る表示装置について説明する。各実施形態に係る表示装置は、電気光学素子、コンデンサ、駆動用トランジスタ、および、複数のスイッチングトランジスタを含む画素回路を備えている。画素回路は、電気光学素子として有機ＥＬ素子を含み、駆動用トランジスタおよびスイッチングトランジスタとしてＴＦＴを含んでいる。画素回路に含まれるＴＦＴは、例えば、アモルファスシリコンや微結晶シリコンやＩＧＺＯや低温ポリシリコンなどで形成される。以下、ｎおよびｍは２以上の整数、ｉは１以上ｎ以下の整数、ｊは１以上ｍ以下の整数とする。
図１は、本発明の第１および第２の実施形態に係る表示装置の構成を示すブロック図である。図１に示す表示装置１は、複数の画素回路Ａｉｊ、表示制御回路２、ゲートドライバ回路３、および、ソースドライバ回路４を備えている。画素回路Ａｉｊは、Ｎチャネル型トランジスタを用いて構成され、行方向にｍ個ずつ、列方向にｎ個ずつ、２次元状に配置される。画素回路Ａｉｊの行ごとに２種類の走査線Ｇｉ、Ｅｉが設けられ、画素回路Ａｉｊの列ごとにデータ線Ｓｊが設けられる。画素回路Ａｉｊは、走査線Ｇｉとデータ線Ｓｊの各交差点に対応して配置される。
走査線Ｇｉ、Ｅｉはゲートドライバ回路３に接続され、データ線Ｓｊはソースドライバ回路４に接続される。走査線Ｇｉ、Ｅｉの電位はゲートドライバ回路３によって制御され、データ線Ｓｊの電位はソースドライバ回路４によって制御される。また、図１では省略されているが、画素回路Ａｉｊの配置領域には、画素回路Ａｉｊに電源電圧を供給するために、電源線Ｖｐと共通陰極Ｖｃｏｍ（または、共通陽極Ｖｐと電源線Ｖｃｏｍ）が配置されている。
表示制御回路２は、ゲートドライバ回路３に対してゲート出力イネーブル信号ＧＯＥ、スタートパルスＹＩ、および、クロックＹＣＫを出力し、ソースドライバ回路４に対してスタートパルスＳＰ、クロックＣＬＫ、表示データＤＡ、ラッチパルスＬＰ、および、ソース出力イネーブル信号ＳＯＥを出力する。
ゲートドライバ回路３は、シフトレジスタ回路、論理演算回路、および、バッファ（いずれも図示せず）を含んでいる。シフトレジスタ回路は、クロックＹＣＫに同期してスタートパルスＹＩを順次転送する。論理演算回路は、シフトレジスタ回路の各段から出力されたパルスとゲート出力イネーブル信号ＧＯＥとの間で論理演算を行う。論理演算回路の出力は、バッファを経由して、対応する走査線Ｇｉ、Ｅｉに与えられる。このようにゲートドライバ回路３は、走査線Ｇｉ、Ｅｉを用いて、画素回路Ａｉｊを行ごとに選択する走査線駆動回路として機能する。
ソースドライバ回路４は、ｍビットのシフトレジスタ５、レジスタ６、ラッチ回路７、ｍ個のＤ／Ａコンバータ８、および、ｍ個のアナログスイッチ９を含んでいる。シフトレジスタ５は、縦続接続されたｍ個の１ビットレジスタを含んでいる。シフトレジスタ５は、クロックＣＬＫに同期してスタートパルスＳＰを順次転送し、各段のレジスタからタイミングパルスＤＬＰを出力する。タイミングパルスＤＬＰの出力タイミングに合わせて、レジスタ６には表示データＤＡが供給される。レジスタ６は、タイミングパルスＤＬＰに従い、表示データＤＡを記憶する。レジスタ６に１行分の表示データＤＡが記憶されると、表示制御回路２はラッチ回路７に対してラッチパルスＬＰを出力する。ラッチ回路７は、ラッチパルスＬＰを受け取ると、レジスタ６に記憶された表示データを保持する。
Ｄ／Ａコンバータ８とアナログスイッチ９は、データ線Ｓｊに対応して設けられる。Ｄ／Ａコンバータ８は、ラッチ回路７に保持された表示データをアナログ信号電圧に変換する。アナログスイッチ９は、Ｄ／Ａコンバータ８の出力とデータ線Ｓｊとの間に設けられる。アナログスイッチ９は、表示制御回路２から出力されたソース出力イネーブル信号ＳＯＥに応じて、オン状態とオフ状態に切り替わる。ソース出力イネーブル信号ＳＯＥがハイレベルのときには、アナログスイッチ９はオン状態になり、データ線ＳｊにはＤ／Ａコンバータ８から出力されたアナログ信号電圧が与えられる。ソース出力イネーブル信号ＳＯＥがローレベルのときには、アナログスイッチ９はオフ状態になり、データ線Ｓｊはハイインピーダンス状態になる。このようにソースドライバ回路４は、データ線Ｓｊに対して、表示データに応じた電位を与えるデータ線駆動回路として機能する。
（第１の実施形態）
図２は、本発明の第１の実施形態に係る表示装置に含まれる画素回路の回路図である。図２に示す画素回路１００は、駆動用ＴＦＴ１０、スイッチ用ＴＦＴ１１〜１５、コンデンサ１６、および、有機ＥＬ素子１７を備えている。画素回路１００は、図１では画素回路Ａｉｊに相当する。駆動用ＴＦＴ１０およびスイッチ用ＴＦＴ１１〜１５は、いずれもＮチャネル型トランジスタである。
画素回路１００は、電源線Ｖｐ、共通陰極Ｖｃｏｍ、走査線Ｇｉ、Ｅｉ、および、データ線Ｓｊに接続されている。電源線Ｖｐと共通陰極Ｖｃｏｍには、それぞれ一定の電源電位ＶＤＤ、ＶＳＳが印加される。共通陰極Ｖｃｏｍは、表示装置内のすべての有機ＥＬ素子１７の共通電極となる。電源線Ｖｐは第１の導電性部材として機能し、共通陰極Ｖｃｏｍは第２の導電性部材として機能する。走査線Ｇｉは第１の走査線として機能し、走査線Ｅｉは第２の走査線として機能する。
画素回路１００では、電源線Ｖｐと共通陰極Ｖｃｏｍとを結ぶ経路上に電源線Ｖｐ側から順に、スイッチ用ＴＦＴ１５、駆動用ＴＦＴ１０、および、有機ＥＬ素子１７が直列に設けられている。より詳細には、スイッチ用ＴＦＴ１５のドレイン端子は電源線Ｖｐに接続され、ソース端子は駆動用ＴＦＴ１０のドレイン端子に接続される。駆動用ＴＦＴ１０のソース端子は有機ＥＬ素子１７のアノード端子に接続され、有機ＥＬ素子１７のカソード端子は共通陰極Ｖｃｏｍに接続される。このように画素回路１００では、有機ＥＬ素子１７は駆動用ＴＦＴ１０のソース端子と共通陰極Ｖｃｏｍとの間に設けられ、スイッチ用ＴＦＴ１５のドレイン端子は電源線Ｖｐに接続される。
コンデンサ１６の一方の電極（図２では右側の電極。以下、第１の電極という）は、駆動用ＴＦＴ１０のゲート端子に接続される。スイッチ用ＴＦＴ１１は、コンデンサ１６の他方の電極（図２では左側の電極。以下、第２の電極という）とデータ線Ｓｊとの間に設けられる。スイッチ用ＴＦＴ１２は、駆動用ＴＦＴ１０のゲート端子とドレイン端子との間に設けられる。スイッチ用ＴＦＴ１３は、有機ＥＬ素子１７のアノード端子と共通陰極Ｖｃｏｍとの間に設けられる。スイッチ用ＴＦＴ１３のドレイン端子は有機ＥＬ素子１７のアノード端子と同じ節点に接続され、スイッチ用ＴＦＴ１３のソース端子は共通陰極Ｖｃｏｍに接続される。このようにスイッチ用ＴＦＴ１３は、電源線Ｖｐと共通陰極Ｖｃｏｍとの間に、有機ＥＬ素子１７と並列に設けられる。スイッチ用ＴＦＴ１４は、コンデンサ１６の第２の電極と電源線Ｖｐとの間に設けられる。スイッチ用ＴＦＴ１１〜１３のゲート端子は走査線Ｇｉに接続され、スイッチ用ＴＦＴ１４、１５のゲート端子は走査線Ｅｉに接続される。
図３は、画素回路１００のタイミングチャートである。図３には、走査線Ｇｉ、Ｅｉおよびデータ線Ｓｊに印加される電位の変化と、駆動用ＴＦＴ１０のゲート電位Ｖｇの変化とが記載されている。図３では、走査線Ｇｉの電位がハイレベルである期間（時刻ｔ１から時刻ｔ３までの期間）が１水平期間となる。以下、図３および図４Ａ〜図４Ｅを参照して、画素回路１００の動作を説明する。
時刻ｔ１より前では、走査線Ｇｉの電位はローレベルに、走査線Ｅｉの電位はハイレベルに制御される。このとき、スイッチ用ＴＦＴ１１〜１３はオフ状態、スイッチ用ＴＦＴ１４、１５はオン状態にある。また、駆動用ＴＦＴ１０もオン状態にある。このため、電源線Ｖｐと共通陰極Ｖｃｏｍの間に、スイッチ用ＴＦＴ１５、駆動用ＴＦＴ１０、および、有機ＥＬ素子１７を経由する電流が流れ、有機ＥＬ素子１７は発光する（図４Ａを参照）。
時刻ｔ１において走査線Ｇｉの電位がハイレベルに変化すると、スイッチ用ＴＦＴ１１〜１３はオン状態になる。また、時刻ｔ１から時刻ｔ２までの間、データ線Ｓｊはハイインピーダンス状態に制御される。スイッチ用ＴＦＴ１２がオン状態になると、電源線Ｖｐからスイッチ用ＴＦＴ１５およびスイッチ用ＴＦＴ１２を経由する電流が流れ、駆動用ＴＦＴ１０のゲート電位Ｖｇは電源線Ｖｐの電位ＶＤＤまで上昇する。また、スイッチ用ＴＦＴ１３の抵抗は、有機ＥＬ素子１７の抵抗よりも十分に小さい。このため、スイッチ用ＴＦＴ１３がオン状態になると、それまで有機ＥＬ素子１７を経由して流れていた電流は、スイッチ用ＴＦＴ１３を経由して共通陰極Ｖｃｏｍに流れるようになり、有機ＥＬ素子１７は消灯する（図４Ｂを参照）。なお、このときデータ線Ｓｊはハイインピーダンス状態に制御されるので、スイッチ用ＴＦＴ１１がオン状態になっても、電源線Ｖｐとデータ線Ｓｊの間に、スイッチ用ＴＦＴ１４およびスイッチ用ＴＦＴ１１を経由する不要な電流は流れない。
時刻ｔ２において走査線Ｅｉの電位がローレベルに変化すると、スイッチ用ＴＦＴ１４、１５はオフ状態になる。また、時刻ｔ２から時刻ｔ３までの間、データ線Ｓｊには表示データに応じた電位（以下、データ電位Ｖｄａという）が印加される。スイッチ用ＴＦＴ１５がオフ状態になると、それまで電源線Ｖｐから流れていた電流は流れなくなり、駆動用ＴＦＴ１０のゲート端子と共通陰極Ｖｃｏｍの間に、スイッチ用ＴＦＴ１２、駆動用ＴＦＴ１０、および、スイッチ用ＴＦＴ１３を経由する電流Ｉａが流れるようになる（図４Ｃを参照）。
電流Ｉａが流れると、駆動用ＴＦＴ１０のゲート電位Ｖｇは下降する。駆動用ＴＦＴ１０のゲート・ソース間の電位差が駆動用ＴＦＴ１０の閾値電圧Ｖｔｈに等しくなると、駆動用ＴＦＴ１０はオフ状態になり、電流Ｉａは流れなくなる。このため、駆動用ＴＦＴ１０のゲート電位Ｖｇは、時刻ｔ２からしばらく経つと（ＶＳＳ＋Ｖｔｈ）に到達し、それよりも下降しなくなる。
また、データ線Ｓｊにデータ電位Ｖｄａが印加されると、データ線Ｓｊからスイッチ用ＴＦＴ１１を経由してコンデンサ１６の第２の電極に電流が流れる。このため、コンデンサ１６の第２の電極の電位は、データ電位Ｖｄａに等しくなる。この結果、時刻ｔ２からしばらく経つと、コンデンサ１６の第１の電極の電位は（ＶＳＳ＋Ｖｔｈ）になり、第２の電極の電位はＶｄａになる。
時刻ｔ３において走査線Ｇｉの電位がローレベルに変化すると、スイッチ用ＴＦＴ１１〜１３はオフ状態になる。このときコンデンサ１６は、電極間の電位差（ＶＳＳ＋Ｖｔｈ−Ｖｄａ）を保持する（図４Ｄを参照）。
時刻ｔ４において走査線Ｅｉの電位がハイレベルに変化すると、スイッチ用ＴＦＴ１４、１５はオン状態になる。スイッチ用ＴＦＴ１４がオン状態になると、電源線Ｖｐからスイッチ用ＴＦＴ１４を経由してコンデンサ１６の第２の電極に電流が流れ、コンデンサ１６の第２の電極の電位は電源線Ｖｐの電位ＶＤＤまで上昇する。コンデンサ１６の電極間の電位差は時刻ｔ４の前後で変化しないので、コンデンサ１６の第２の電極の電位がＶｄａからＶＤＤに変化すると、コンデンサ１６の第１の電極の電位も同じ量（ＶＤＤ−Ｖｄａ）だけ変化する。このため、駆動用ＴＦＴ１０のゲート電位Ｖｇは、（ＶＳＳ＋Ｖｔｈ）から｛ＶＳＳ＋Ｖｔｈ＋（ＶＤＤ−Ｖｄａ）｝に変化する。
また、スイッチ用ＴＦＴ１５がオン状態になるので、電源線Ｖｐと共通陰極Ｖｃｏｍの間に、スイッチ用ＴＦＴ１５、駆動用ＴＦＴ１０および有機ＥＬ素子１７を経由する電流Ｉｂが流れるようになり、有機ＥＬ素子１７は発光する（図４Ｅを参照）。駆動用ＴＦＴ１０のゲート端子をＶｇ、閾値電圧をＶｔｈとしたとき、電流Ｉｂの量は（Ｖｇ−Ｖｔｈ）2 に比例する。また、時刻ｔ４以降、駆動用ＴＦＴ１０のゲート端子Ｖｇは｛ＶＳＳ＋Ｖｔｈ＋（ＶＤＤ−Ｖｄａ）｝である。
したがって、電流Ｉｂの量は、データ電位Ｖｄａに応じて変化し、駆動用ＴＦＴ１０の閾値電圧Ｖｔｈには依存しない。このため、駆動用ＴＦＴ１０の閾値電圧Ｖｔｈにばらつきがある場合でも、時刻ｔ４以降に有機ＥＬ素子１７を流れる電流Ｉｂの量は同じになり、有機ＥＬ素子１７は表示データに応じた輝度で発光する。よって、画素回路１００を図３に示すタイミングで駆動することにより、駆動用ＴＦＴ１０の閾値電圧を補償し、有機ＥＬ素子１７を所望の輝度で発光させることができる。
以上に示すように、本実施形態に係る表示装置によれば、スイッチ用ＴＦＴ１１、１２、１４、１５を用いて、データ電位Ｖｄａと駆動用トランジスタの閾値電圧Ｖｔｈに応じて変化する電位｛ＶＳＳ＋Ｖｔｈ＋（ＶＤＤ−Ｖｄａ）｝を駆動用ＴＦＴ１０のゲート端子に与えて、駆動用ＴＦＴ１０の閾値電圧を補償しながら有機ＥＬ素子１７を所望の輝度で発光させることができる。また、スイッチ用ＴＦＴ１３を用いて、データ電位の書き込み中に有機ＥＬ素子１７を消灯させることができる。駆動用ＴＦＴ１０およびスイッチ用ＴＦＴ１１〜１５はＮチャネル型トランジスタを用いて構成され、スイッチ用ＴＦＴ１１〜１３のゲート端子は走査線Ｇｉに接続され、スイッチ用ＴＦＴ１４、１５のゲート端子は走査線Ｅｉに接続される。したがって、Ｎチャネル型トランジスタで構成され、２種類の走査線Ｇｉ、Ｅｉを用いて駆動でき、駆動用ＴＦＴ１０の閾値電圧を補償できる画素回路１００を備えた有機ＥＬディスプレイを得ることができる。
また、走査線Ｇｉに所定時間だけハイレベル電位を与え、少し遅れて走査線Ｅｉにローレベル電位を与えることにより、コンデンサ１６の電極間にデータ電位Ｖｄと駆動用ＴＦＴ１０の閾値電圧Ｖｔｈに応じて変化する電位差（ＶＳＳ＋Ｖｔｈ−Ｖｄａ）を保持させて、駆動用ＴＦＴ１０のゲート端子に電位｛ＶＳＳ＋Ｖｔｈ＋（ＶＤＤ−Ｖｄａ）｝を与えることができる。これにより、駆動用ＴＦＴ１０の閾値電圧を補償しながら、有機ＥＬ素子１７を所望の輝度で発光させることができる。また、走査線Ｇｉ、Ｅｉにハイレベル電位が与えられている間、データ線Ｓｊをハイインピーダンス状態に制御することにより、電源線Ｖｐからデータ線Ｓｊに不要な電流が流れることを防止することができる。また、スイッチ用ＴＦＴ１３のソース端子を共通陰極Ｖｃｏｍに接続することにより、新たな電源線を設けることなく、共通陰極Ｖｃｏｍから有機ＥＬ素子１７のアノード端子に所定の電位を印加することができる。
（第２の実施形態）
図５は、本発明の第２の実施形態に係る表示装置に含まれる画素回路の回路図である。図５に示す画素回路２００は、駆動用ＴＦＴ２０、スイッチ用ＴＦＴ２１〜２５、コンデンサ２６、および、有機ＥＬ素子２７を備えている。画素回路２００は、図１では画素回路Ａｉｊに相当する。駆動用ＴＦＴ２０およびスイッチ用ＴＦＴ２１〜２５は、いずれもＮチャネル型トランジスタである。
画素回路２００は、共通陽極Ｖｐ、電源線Ｖｃｏｍ、走査線Ｇｉ（第１の走査線）、走査線Ｅｉ（第２の走査線）、および、データ線Ｓｊに接続されている。共通陽極Ｖｐと電源線Ｖｃｏｍには、それぞれ一定の電源電位ＶＤＤ、ＶＳＳが印加される。共通陽極Ｖｐは、表示装置内のすべての有機ＥＬ素子２７の共通電極となる。共通陽極Ｖｐは第１の導電性部材として機能し、電源線Ｖｃｏｍは第２の導電性部材として機能する。
画素回路２００では、共通陽極Ｖｐと電源線Ｖｃｏｍとを結ぶ経路上に共通陽極Ｖｐ側から順に、有機ＥＬ素子２７、スイッチ用ＴＦＴ２５、および、駆動用ＴＦＴ２０が直列に設けられている。より詳細には、有機ＥＬ素子２７のアノード端子は共通陽極Ｖｐに接続され、カソード端子はスイッチ用ＴＦＴ２５のドレイン端子に接続される。スイッチ用ＴＦＴ２５のソース端子は駆動用ＴＦＴ２０のドレイン端子に接続され、駆動用ＴＦＴ２０のソース端子は電源線Ｖｃｏｍに接続される。このように画素回路２００では、有機ＥＬ素子２７はスイッチ用ＴＦＴ２５のドレイン端子と共通陽極Ｖｐとの間に設けられ、駆動用ＴＦＴ２０のソース端子は電源線Ｖｃｏｍに接続される。
コンデンサ２６の一方の電極（図５では右側の電極。以下、第１の電極という）は、駆動用ＴＦＴ２０のゲート端子に接続される。スイッチ用ＴＦＴ２１は、コンデンサ２６の他方の電極（図５では左側の電極。以下、第２の電極という）とデータ線Ｓｊとの間に設けられる。スイッチ用ＴＦＴ２２は、駆動用ＴＦＴ２０のゲート端子とドレイン端子との間に設けられる。スイッチ用ＴＦＴ２３は、有機ＥＬ素子２７のカソード端子と共通陽極Ｖｐとの間に設けられる。スイッチ用ＴＦＴ２３のソース端子は有機ＥＬ素子２７のカソード端子と同じ節点に接続され、スイッチ用ＴＦＴ２３のドレイン端子は共通陽極Ｖｐに接続される。このようにスイッチ用ＴＦＴ２３は、共通陽極Ｖｐと電源線Ｖｃｏｍとの間に、有機ＥＬ素子２７と並列に設けられる。スイッチ用ＴＦＴ２４は、コンデンサ２６の第２の電極と共通陽極Ｖｐとの間に設けられる。スイッチ用ＴＦＴ２１〜２３のゲート端子は走査線Ｇｉに接続され、スイッチ用ＴＦＴ２４、２５のゲート端子は走査線Ｅｉに接続される。
画素回路２００は、第１の実施形態に係る画素回路１００と同じタイミングで動作する（図３を参照）。画素回路２００では、駆動用ＴＦＴ２０のゲート電位をＶｇとする。以下、図３および図６Ａ〜図６Ｅを参照して、画素回路２００の動作を説明する。
時刻ｔ１より前では、走査線Ｇｉの電位はローレベルに、走査線Ｅｉの電位はハイレベルに制御される。このとき、スイッチ用ＴＦＴ２１〜２３はオフ状態、スイッチ用ＴＦＴ２４、２５はオン状態にある。また、駆動用ＴＦＴ２０もオン状態にある。このため、共通陽極Ｖｐと電源線Ｖｃｏｍの間に、有機ＥＬ素子２７、スイッチ用ＴＦＴ２５、および、駆動用ＴＦＴ２０を経由する電流が流れ、有機ＥＬ素子２７は発光する（図６Ａを参照）。
時刻ｔ１において走査線Ｇｉの電位がハイレベルに変化すると、スイッチ用ＴＦＴ２１〜２３はオン状態になる。また、時刻ｔ１から時刻ｔ２までの間、データ線Ｓｊはハイインピーダンス状態に制御される。スイッチ用ＴＦＴ２３の抵抗は、有機ＥＬ素子２７の抵抗よりも十分に小さい。このため、スイッチ用ＴＦＴ２３がオン状態になると、それまで有機ＥＬ素子２７を経由して流れていた電流は、共通陽極Ｖｐからスイッチ用ＴＦＴ２３を経由して流れるようになり、有機ＥＬ素子２７は消灯する（図６Ｂを参照）。また、スイッチ用ＴＦＴ２２がオン状態になると、共通陽極Ｖｐからスイッチ用ＴＦＴ２３、スイッチ用ＴＦＴ２５およびスイッチ用ＴＦＴ２２を経由する電流が流れ、駆動用ＴＦＴ２０のゲート電位Ｖｇは共通陽極Ｖｐの電位ＶＤＤまで上昇する。なお、このときデータ線Ｓｊはハイインピーダンス状態に制御されるので、スイッチ用ＴＦＴ２１がオン状態になっても、共通陽極Ｖｐとデータ線Ｓｊの間に、スイッチ用ＴＦＴ２４およびスイッチ用ＴＦＴ２１を経由する不要な電流は流れない。
時刻ｔ２において走査線Ｅｉの電位がローレベルに変化すると、スイッチ用ＴＦＴ２４、２５はオフ状態になる。また、時刻ｔ２から時刻ｔ３までの間、データ線Ｓｊには表示データに応じたデータ電位Ｖｄａが印加される。スイッチ用ＴＦＴ２５がオフ状態になると、それまで共通陽極Ｖｐから流れていた電流は流れなくなり、駆動用ＴＦＴ２０のゲート端子と電源線Ｖｃｏｍの間に、スイッチ用ＴＦＴ２２および駆動用ＴＦＴ２０を経由する電流Ｉｃが流れるようになる（図６Ｃを参照）。
電流Ｉｃが流れると、駆動用ＴＦＴ２０のゲート電位Ｖｇは下降する。駆動用ＴＦＴ２０のゲート・ソース間の電位差が駆動用ＴＦＴ２０の閾値電圧Ｖｔｈに等しくなると、駆動用ＴＦＴ２０はオフ状態になり、電流Ｉｃは流れなくなる。このため、駆動用ＴＦＴ２０のゲート電位Ｖｇは、時刻ｔ２からしばらく経つと（ＶＳＳ＋Ｖｔｈ）に到達し、それよりも下降しなくなる。
また、データ線Ｓｊにデータ電位Ｖｄａが印加されると、データ線Ｓｊからスイッチ用ＴＦＴ２１を経由してコンデンサ２６の第２の電極に電流が流れる。このため、コンデンサ２６の第２の電極の電位は、データ電位Ｖｄａに等しくなる。この結果、時刻ｔ２からしばらく経つと、コンデンサ２６の第１の電極の電位は（ＶＳＳ＋Ｖｔｈ）になり、第２の電極の電位はＶｄａになる。
時刻ｔ３において走査線Ｇｉの電位がローレベルに変化すると、スイッチ用ＴＦＴ２１〜２３はオフ状態になる。このときコンデンサ２６は、電極間の電位差（ＶＳＳ＋Ｖｔｈ−Ｖｄａ）を保持する（図６Ｄを参照）。
時刻ｔ４において走査線Ｅｉの電位がハイレベルに変化すると、スイッチ用ＴＦＴ２４、２５はオン状態になる。スイッチ用ＴＦＴ２４がオン状態になると、共通陽極Ｖｐからスイッチ用ＴＦＴ２４を経由してコンデンサ２６の第２の電極に電流が流れ、コンデンサ２６の第２の電極の電位は共通陽極Ｖｐの電位ＶＤＤまで上昇する。コンデンサ２６の電極間の電位差は時刻ｔ４の前後で変化しないので、コンデンサ２６の第２の電極の電位がＶｄａからＶＤＤに変化すると、コンデンサ２６の第２の電極の電位も同じ量（ＶＤＤ−Ｖｄａ）だけ変化する。このため、駆動用ＴＦＴ２０のゲート電位Ｖｇは、（ＶＳＳ＋Ｖｔｈ）から｛ＶＳＳ＋Ｖｔｈ＋（ＶＤＤ−Ｖｄａ）｝に変化する。
また、スイッチ用ＴＦＴ２５がオン状態になるので、共通陽極Ｖｐと電源線Ｖｃｏｍの間に、有機ＥＬ素子２７、スイッチ用ＴＦＴ２５および駆動用ＴＦＴ２０を経由する電流Ｉｄが流れるようになり、有機ＥＬ素子２７は発光する（図６Ｅを参照）。駆動用ＴＦＴ２０のゲート端子をＶｇ、閾値電圧をＶｔｈとしたとき、電流Ｉｄの量は（Ｖｇ−Ｖｔｈ）2 に比例する。また、時刻ｔ４以降、駆動用ＴＦＴ２０のゲート端子Ｖｇは｛ＶＳＳ＋Ｖｔｈ＋（ＶＤＤ−Ｖｄａ）｝である。
したがって、電流Ｉｄの量は、データ電位Ｖｄａに応じて変化し、駆動用ＴＦＴ２０の閾値電圧Ｖｔｈには依存しない。このため、駆動用ＴＦＴ２０の閾値電圧Ｖｔｈにばらつきがある場合でも、時刻ｔ４以降に有機ＥＬ素子２７を流れる電流Ｉｄの量は同じになり、有機ＥＬ素子２７は表示データに応じた輝度で発光する。よって、画素回路２００を図３に示すタイミングで駆動することにより、駆動用ＴＦＴ２０の閾値電圧を補償し、有機ＥＬ素子２７を所望の輝度で発光させることができる。
以上に示すように、本実施形態に係る表示装置によれば、第１の実施形態に係る表示装置と同様に、Ｎチャネル型トランジスタで構成され、２種類の走査線Ｇｉ、Ｅｉを用いて駆動でき、駆動用ＴＦＴ２０の閾値電圧を補償できる画素回路２００を備えた有機ＥＬディスプレイを得ることができる。また、スイッチ用ＴＦＴ２３のドレイン端子を共通陽極Ｖｐに接続することにより、新たな電源線を設けることなく、共通陽極Ｖｐから有機ＥＬ素子２７のカソード端子に所定の電位を印加することができる。
なお、第１および第２の実施形態に係る表示装置については、以下の変形例を構成することができる。図７は、本発明の第１の変形例に係る表示装置に含まれる画素回路の回路図である。図７に示す画素回路１１０は、第１の実施形態に係る画素回路１００（図２）に対して、スイッチ用ＴＦＴ１３のソース端子を定電源線Ｖｒｅｆに接続する変形を施したものである。定電源線Ｖｒｅｆには、有機ＥＬ素子１７に対する印加電圧が発光閾値電圧以下となるような任意の電位が印加される。
図２に示す画素回路１００では、スイッチ用ＴＦＴ１３のソース端子を共通陰極Ｖｃｏｍに接続するために、ＴＦＴ基板の上面側に設けられた有機ＥＬ素子１７のＥＬ層を通過して、ＴＦＴ基板の最上面に設けられた有機ＥＬ素子１７のカソード電極に接続するコンタクトが必要となる。このため、画素回路１００を備えた表示装置では、上記コンタクトを設ける分だけ製造プロセスが複雑になる。
これに対して、図７に示す画素回路１１０では、スイッチ用ＴＦＴ１３のソース端子は定電源線Ｖｒｅｆに接続されている。定電源線ＶｒｅｆはＴＦＴ基板上に設けられるので、画素回路１１０には上記コンタクトを設ける必要がない。したがって、画素回路１１０を備えた表示装置によれば、製造プロセスを簡素化することができる。
図８は、本発明の第２の変形例に係る表示装置に含まれる画素回路の回路図である。図８に示す画素回路２１０は、第２の実施形態に係る画素回路２００（図５）に対して、スイッチ用ＴＦＴ２３のドレイン端子を定電源線Ｖｒｅｆに接続する変形を施したものである。画素回路２１０を備えた表示装置は、画素回路１１０を備えた表示装置と同様の効果を奏する。
このように本発明によれば、Ｎチャネル型トランジスタで構成され、２種類の走査線を用いて駆動できる画素回路を備えた表示装置を提供することができる。
本発明の表示装置は、Ｎチャネル型トランジスタで構成した画素回路を２種類の走査線を用いて駆動できるという効果をするので、有機ＥＬディスプレイなどの電流駆動型表示装置に利用することができる。
１…表示装置
２…表示制御回路
３…ゲートドライバ回路
４…ソースドライバ回路
５…シフトレジスタ
６…レジスタ
７…ラッチ回路
８…Ｄ／Ａコンバータ
９…アナログスイッチ
１０、２０…駆動用ＴＦＴ
１１〜１５、２１〜２５…スイッチ用ＴＦＴ
１６、２６…コンデンサ
１７、２７…有機ＥＬ素子
１００、１１０、２００、２１０…画素回路
また、スイッチ用ＴＦＴ１５がオン状態になるので、電源線Ｖｐと共通陰極Ｖｃｏｍの間に、スイッチ用ＴＦＴ１５、駆動用ＴＦＴ１０および有機ＥＬ素子１７を経由する電流Ｉｂが流れるようになり、有機ＥＬ素子１７は発光する（図４Ｅを参照）。駆動用ＴＦＴ１０のゲート電位をＶｇ、閾値電圧をＶｔｈとしたとき、電流Ｉｂの量は（Ｖｇ−Ｖｔｈ）2 に比例する。また、時刻ｔ４以降、駆動用ＴＦＴ１０のゲート電位Ｖｇは｛ＶＳＳ＋Ｖｔｈ＋（ＶＤＤ−Ｖｄａ）｝である。
また、走査線Ｇｉに所定時間だけハイレベル電位を与え、少し遅れて走査線Ｅｉにローレベル電位を与えることにより、コンデンサ１６の電極間にデータ電位Ｖｄａと駆動用ＴＦＴ１０の閾値電圧Ｖｔｈに応じて変化する電位差（ＶＳＳ＋Ｖｔｈ−Ｖｄａ）を保持させて、駆動用ＴＦＴ１０のゲート端子に電位｛ＶＳＳ＋Ｖｔｈ＋（ＶＤＤ−Ｖｄａ）｝を与えることができる。これにより、駆動用ＴＦＴ１０の閾値電圧を補償しながら、有機ＥＬ素子１７を所望の輝度で発光させることができる。また、走査線Ｇｉ、Ｅｉにハイレベル電位が与えられている間、データ線Ｓｊをハイインピーダンス状態に制御することにより、電源線Ｖｐからデータ線Ｓｊに不要な電流が流れることを防止することができる。また、スイッチ用ＴＦＴ１３のソース端子を共通陰極Ｖｃｏｍに接続することにより、新たな電源線を設けることなく、共通陰極Ｖｃｏｍから有機ＥＬ素子１７のアノード端子に所定の電位を印加することができる。
時刻ｔ４において走査線Ｅｉの電位がハイレベルに変化すると、スイッチ用ＴＦＴ２４、２５はオン状態になる。スイッチ用ＴＦＴ２４がオン状態になると、共通陽極Ｖｐからスイッチ用ＴＦＴ２４を経由してコンデンサ２６の第２の電極に電流が流れ、コンデンサ２６の第２の電極の電位は共通陽極Ｖｐの電位ＶＤＤまで上昇する。コンデンサ２６の電極間の電位差は時刻ｔ４の前後で変化しないので、コンデンサ２６の第２の電極の電位がＶｄａからＶＤＤに変化すると、コンデンサ２６の第１の電極の電位も同じ量（ＶＤＤ−Ｖｄａ）だけ変化する。このため、駆動用ＴＦＴ２０のゲート電位Ｖｇは、（ＶＳＳ＋Ｖｔｈ）から｛ＶＳＳ＋Ｖｔｈ＋（ＶＤＤ−Ｖｄａ）｝に変化する。
また、スイッチ用ＴＦＴ２５がオン状態になるので、共通陽極Ｖｐと電源線Ｖｃｏｍの間に、有機ＥＬ素子２７、スイッチ用ＴＦＴ２５および駆動用ＴＦＴ２０を経由する電流Ｉｄが流れるようになり、有機ＥＬ素子２７は発光する（図６Ｅを参照）。駆動用ＴＦＴ２０のゲート電位をＶｇ、閾値電圧をＶｔｈとしたとき、電流Ｉｄの量は（Ｖｇ−Ｖｔｈ）2 に比例する。また、時刻ｔ４以降、駆動用ＴＦＴ２０のゲート電位Ｖｇは｛ＶＳＳ＋Ｖｔｈ＋（ＶＤＤ−Ｖｄａ）｝である。

Claims (7)

  1. 電流駆動型の表示装置であって、
    Ｎチャネル型トランジスタを用いて構成され、２次元状に配置された複数の画素回路と、
    前記画素回路の行ごとに設けられた複数の第１の走査線および複数の第２の走査線と、
    前記画素回路の列ごとに設けられた複数のデータ線と、
    前記第１および第２の走査線を用いて、前記画素回路を行ごとに選択する走査線駆動回路と、
    前記データ線に対して、表示データに応じたデータ電位を与えるデータ線駆動回路とを備え、
    前記画素回路は、
    第１の電源電位が印加される第１の導電性部材と第２の電源電位が印加される第２の導電性部材との間に設けられた電気光学素子と、
    前記第１および第２の導電性部材の間に、前記電気光学素子と直列に設けられた駆動用トランジスタと、
    前記駆動用トランジスタのゲート端子に第１の電極が接続されたコンデンサと、
    前記コンデンサの第２の電極と前記データ線との間に設けられた第１のスイッチングトランジスタと、
    前記駆動用トランジスタのゲート端子とドレイン端子との間に設けられた第２のスイッチングトランジスタと、
    一方の導通端子が前記電気光学素子の一方の端子と同じ節点に接続された第３のスイッチングトランジスタと、
    前記コンデンサの第２の電極と前記第１の導電性部材との間に設けられた第４のスイッチングトランジスタと、
    前記第１および第２の導電性部材の間に、前記電気光学素子および前記駆動用トランジスタと直列に、ソース端子を前記駆動用トランジスタのドレイン端子に接続して設けられた第５のスイッチングトランジスタとを含み、
    前記第１、第２および第３のスイッチングトランジスタのゲート端子は前記第１の走査線に接続され、前記第４および第５のスイッチングトランジスタのゲート端子は前記第２の走査線に接続されていることを特徴とする、表示装置。
  2. 前記電気光学素子は、前記駆動用トランジスタのソース端子と前記第２の導電性部材との間に設けられ、
    前記第５のスイッチングトランジスタのドレイン端子は前記第１の導電性部材に接続されていることを特徴とする、請求項１に記載の表示装置。
  3. 前記第３のスイッチングトランジスタのソース端子は、前記第２の導電性部材に接続されていることを特徴とする、請求項２に記載の表示装置。
  4. 前記電気光学素子は、前記第５のスイッチングトランジスタのドレイン端子と前記第１の導電性部材との間に設けられ、
    前記駆動用トランジスタのソース端子は前記第２の導電性部材に接続されていることを特徴とする、請求項１に記載の表示装置。
  5. 前記第３のスイッチングトランジスタのドレイン端子は、前記第１の導電性部材に接続されていることを特徴とする、請求項４に記載の表示装置。
  6. 前記走査線駆動回路は、前記画素回路を選択するときには、前記第１の走査線に所定時間だけハイレベル電位を与えると共に、前記第１の走査線にハイレベル電位を与えた後に前記第２の走査線にローレベル電位を与え、前記第１の走査線にローレベル電位を与えた後に前記第２の走査線にハイレベル電位を与え、
    前記データ線駆動回路は、前記第１および第２の走査線にハイレベル電位が与えられている間、前記データ線をハイインピーダンス状態に制御し、前記第１の走査線にハイレベル電位が与えられ、前記第２の走査線にローレベル電位が与えられている間、前記データ線に前記データ電位を与えることを特徴とする、請求項１に記載の表示装置。
  7. 前記電気光学素子は、有機ＥＬ素子で構成されていることを特徴とする、請求項１に記載の表示装置。
JP2011521852A 2009-07-10 2010-04-28 表示装置 Active JP5214030B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011521852A JP5214030B2 (ja) 2009-07-10 2010-04-28 表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009163246 2009-07-10
JP2009163246 2009-07-10
JP2011521852A JP5214030B2 (ja) 2009-07-10 2010-04-28 表示装置
PCT/JP2010/057556 WO2011004646A1 (ja) 2009-07-10 2010-04-28 表示装置

Publications (2)

Publication Number Publication Date
JPWO2011004646A1 true JPWO2011004646A1 (ja) 2012-12-20
JP5214030B2 JP5214030B2 (ja) 2013-06-19

Family

ID=43429072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011521852A Active JP5214030B2 (ja) 2009-07-10 2010-04-28 表示装置

Country Status (7)

Country Link
US (1) US8605077B2 (ja)
EP (1) EP2453432B1 (ja)
JP (1) JP5214030B2 (ja)
CN (1) CN102473376B (ja)
BR (1) BR112012000498A2 (ja)
RU (1) RU2494473C1 (ja)
WO (1) WO2011004646A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557711B (zh) * 2011-05-12 2016-11-11 半導體能源研究所股份有限公司 顯示裝置的驅動方法
CN102654976B (zh) * 2012-01-12 2014-12-24 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
KR20140067583A (ko) 2012-11-27 2014-06-05 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
TW201426709A (zh) 2012-12-26 2014-07-01 Sony Corp 顯示裝置、顯示裝置之驅動方法及電子機器
CN103117040B (zh) * 2013-01-25 2016-03-09 北京大学深圳研究生院 像素电路、显示装置及显示驱动方法
CN103761950B (zh) * 2013-12-31 2016-02-24 深圳市华星光电技术有限公司 用于补偿液晶显示器的数据线阻抗的方法
US9490276B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display backplane and method of fabricating the same
CN104517577B (zh) * 2014-12-30 2016-10-12 深圳市华星光电技术有限公司 液晶显示装置及其栅极驱动器
CN104537994B (zh) * 2014-12-30 2017-04-12 深圳市华星光电技术有限公司 一种应用于平板显示器的goa驱动电路及平板显示器
CN104575393B (zh) * 2015-02-03 2017-02-01 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN104751798B (zh) * 2015-04-10 2016-03-30 京东方科技集团股份有限公司 像素驱动电路、显示装置和像素驱动方法
CN104795034B (zh) * 2015-04-17 2018-01-30 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105679250B (zh) * 2016-04-06 2019-01-18 京东方科技集团股份有限公司 一种像素电路及其驱动方法、阵列基板、显示面板和显示装置
JP6733361B2 (ja) * 2016-06-28 2020-07-29 セイコーエプソン株式会社 表示装置及び電子機器
JP2018036290A (ja) * 2016-08-29 2018-03-08 株式会社ジャパンディスプレイ 表示装置
CN106504701B (zh) * 2016-10-17 2019-04-30 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN107230451B (zh) * 2017-07-11 2018-01-16 深圳市华星光电半导体显示技术有限公司 一种amoled像素驱动电路及像素驱动方法
CN107274825B (zh) * 2017-08-18 2020-11-24 上海天马微电子有限公司 显示面板、显示装置、像素驱动电路及其控制方法
CN107492345A (zh) * 2017-08-29 2017-12-19 深圳市华星光电半导体显示技术有限公司 像素驱动电路及有机发光二极管显示器
CN111837173B (zh) * 2018-03-19 2022-07-22 夏普株式会社 显示装置以及其驱动方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426447A (en) * 1992-11-04 1995-06-20 Yuen Foong Yu H.K. Co., Ltd. Data driving circuit for LCD display
KR100502912B1 (ko) * 2003-04-01 2005-07-21 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
JP5078223B2 (ja) * 2003-09-30 2012-11-21 三洋電機株式会社 有機ｅｌ画素回路
TW200540774A (en) * 2004-04-12 2005-12-16 Sanyo Electric Co Organic EL pixel circuit
JP5121124B2 (ja) * 2005-03-28 2013-01-16 三洋電機株式会社 有機ｅｌ画素回路
JP4036209B2 (ja) 2004-04-22 2008-01-23 セイコーエプソン株式会社 電子回路、その駆動方法、電気光学装置および電子機器
KR101142994B1 (ko) * 2004-05-20 2012-05-08 삼성전자주식회사 표시 장치 및 그 구동 방법
KR20060054603A (ko) 2004-11-15 2006-05-23 삼성전자주식회사 표시 장치 및 그 구동 방법
KR100606416B1 (ko) * 2004-11-17 2006-07-31 엘지.필립스 엘시디 주식회사 유기전계발광 다이오드의 구동 장치 및 구동방법
EP1764770A3 (en) * 2005-09-16 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
JP5013697B2 (ja) * 2005-10-19 2012-08-29 三洋電機株式会社 表示装置
KR100732828B1 (ko) * 2005-11-09 2007-06-27 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치
US20090303260A1 (en) 2005-11-29 2009-12-10 Shinji Takasugi Image Display Device
WO2007138729A1 (ja) * 2006-05-30 2007-12-06 Sharp Kabushiki Kaisha 電流駆動型表示装置
WO2007144976A1 (ja) * 2006-06-15 2007-12-21 Sharp Kabushiki Kaisha 電流駆動型の表示装置および画素回路
JP2008310075A (ja) 2007-06-15 2008-12-25 Panasonic Corp 画像表示装置
KR101030003B1 (ko) * 2009-10-07 2011-04-21 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치, 및 그 구동 방법
KR101857808B1 (ko) * 2011-08-29 2018-05-15 엘지디스플레이 주식회사 스캔구동부와 이를 이용한 유기전계발광표시장치

Also Published As

Publication number Publication date
JP5214030B2 (ja) 2013-06-19
WO2011004646A1 (ja) 2011-01-13
RU2494473C1 (ru) 2013-09-27
BR112012000498A2 (pt) 2020-08-11
US20120105427A1 (en) 2012-05-03
US8605077B2 (en) 2013-12-10
EP2453432A1 (en) 2012-05-16
CN102473376B (zh) 2014-08-13
RU2012104629A (ru) 2013-08-20
CN102473376A (zh) 2012-05-23
EP2453432A4 (en) 2012-06-13
EP2453432B1 (en) 2017-02-15

Similar Documents

Publication Publication Date Title
JP5214030B2 (ja) 表示装置
US8674914B2 (en) Display device and method of driving the same
US8933865B2 (en) Display device and drive method therefor
CN105405395B (zh) 一种像素结构、其驱动方法及相关显示装置
CN105575327B (zh) 一种像素电路、其驱动方法及有机电致发光显示面板
WO2018032899A1 (zh) 像素电路及其驱动方法、显示面板和显示装置
KR102575564B1 (ko) 주사 구동부
EP2200010B1 (en) Current-driven display
JP4685100B2 (ja) 表示装置およびその駆動方法
CN104637446B (zh) 像素电路及其驱动方法和一种显示装置
WO2006103797A1 (ja) 表示装置およびその駆動方法
WO2019064487A1 (ja) 表示装置およびその駆動方法
CN103021339B (zh) 像素电路、显示装置及其驱动方法
JP2005196114A (ja) エレクトロルミネセンス表示装置とその駆動方法
JP2014038168A (ja) 表示装置、電子機器、駆動方法および駆動回路
JP2010238323A (ja) シフトレジスタ及び電子機器
JP2011217287A (ja) インバータ回路および表示装置
JP2011217285A (ja) インバータ回路および表示装置
JP5121926B2 (ja) 表示装置、画素回路およびその駆動方法
JP2006138953A (ja) 表示装置およびその駆動方法
JP2014127218A (ja) シフトレジスタ回路および画像表示装置
JP2007133043A (ja) 表示装置
JP2014093100A (ja) シフトレジスタ回路および画像表示装置
JP2009015339A (ja) 表示装置及び表示装置の駆動方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130226

R150 Certificate of patent or registration of utility model

Ref document number: 5214030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3