JP2005196114A - エレクトロルミネセンス表示装置とその駆動方法 - Google Patents

エレクトロルミネセンス表示装置とその駆動方法 Download PDF

Info

Publication number
JP2005196114A
JP2005196114A JP2004191842A JP2004191842A JP2005196114A JP 2005196114 A JP2005196114 A JP 2005196114A JP 2004191842 A JP2004191842 A JP 2004191842A JP 2004191842 A JP2004191842 A JP 2004191842A JP 2005196114 A JP2005196114 A JP 2005196114A
Authority
JP
Japan
Prior art keywords
base voltage
supplied
thin film
film transistor
voltage supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004191842A
Other languages
English (en)
Other versions
JP4210243B2 (ja
Inventor
Han Sang Lee
漢 相 李
Sung Ki Kim
聖 起 金
Hae Yeol Kim
海 烈 金
Juhn Suk Yoo
俊 錫 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2005196114A publication Critical patent/JP2005196114A/ja
Application granted granted Critical
Publication of JP4210243B2 publication Critical patent/JP4210243B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】本発明の目的は薄膜トランジスタの劣化を防止して画質を改善ができるようにしたエレクトロルミネセンス表示装置とその駆動方法を提供することである。
【解決手段】本発明の実施例に係るエレクトロルミネセンス表示装置は駆動電圧供給ライン、Ｎ個の基底電圧供給ライン、複数のデータラインとゲートラインの交差領域ごとにマトリックス状に形成されて前記駆動電圧供給ラインから供給される電流に対応して光を発生するエレクトロルミネセンスセル、前記エレクトロルミネセンスセルと前記基底電圧供給ラインの間に接続されて前記エレクトロルミネセンスセルを経由する電流量を制御する駆動用薄膜トランジスタ、前記Ｎ番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子と前記Ｎ−１番目の基底電圧供給ラインの間に接続されて前記Ｎ−１番目のゲートラインに供給されるスキャンパルスに応答して前記駆動用薄膜トランジスタに逆バイアス電圧が供給されるようにするバイアス用スイッチを具備することを特徴とする。
【選択図】図６

Description

本発明はエレクトロルミネセンス表示装置とその駆動方法に関することで、特に薄膜トランジスタの劣化を防止して画質を改善できるようにしたエレクトロルミネセンス表示装置とその駆動方法に関するものである。
最近、陰極線官（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）の短所である重さと嵩を減らすことができる各種平板表示装置が注目されている。このような平板表示装置では液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）、プラズマ表示パネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）及びエレクトロルミネセンス（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ；以下、“ＥＬ”という）表示装置などがある。
これらの中でＥＬ表示装置は電子と正孔の再結合で螢光体を発光させる自発光素子で、無機化合物として前記蛍光体を使用する無機ＥＬと有機化合物として前記蛍光体を使用する有機ＥＬに大別される。このようなＥＬ表示装置は低電圧駆動、自己発光、薄膜型、広い視野角、早い回答速度、高いコントラストなどの多くの長所を有していて次世代表示装置として期待されている。
有機ＥＬ素子は電子注入層、電子搬送層、発光層、正孔搬送層、正孔注入層から構成される。このような有機ＥＬ素子では陽極と陰極の間に所定の電圧を印加する場合、陰極から発生した電子が電子注入層及び電子搬送層を通じて発光層の方に移動して、陽極から発生した正孔が正孔注入層及び正孔搬送層を通じて発光層の方に移動する。このように、電子搬送層と正孔搬送層から供給された電子と正孔が、発光層で再結合し、光を放出する。
このような有機ＥＬ素子を利用するアクティブマトリックスＥＬ表示装置は図１に図示されたようにゲートラインＧＬとデータラインＤＬの交差で定義された領域にそれぞれ配列された画素２８を具備するＥＬパネル２０、ＥＬパネル２０のゲートラインＧＬを駆動するゲートドライバー２２、ＥＬパネル２０のデータラインＤＬを駆動するデータドライバー２４、データドライバー２４に多数のガンマ電圧を供給するガンマ電圧生成部２６を具備する。
ゲートドライバー２２はゲートラインＧＬにスキャンパルスを供給してゲートラインＧＬを順次に駆動する。
データドライバー２４は外部から入力されたデジタルデータ信号をガンマ電圧生成部２６からのガンマ電圧を利用してアナログデータ信号に変換する。データドライバー２４はアナログデータ信号をスキャンパルスが供給される度にデータラインＤＬに供給する。
画素２８のそれぞれはゲートラインＧＬにスキャンパルスが供給される時、データラインＤＬからのデータ信号を受信して、そのデータ信号に対応する光を発生する。
このために、画素２８のそれぞれは図２に図示されたように供給電圧源ＶＤＤに陽極が接続されたＥＬセルＯＥＬと、ＥＬセルＯＥＬに陰極が接続されることと同時にゲートラインＧＬ、データラインＤＬ及び基底電圧源ＧＮＤに接続されてＥＬセルＯＥＬを駆動するためのセル駆動部３０を具備する。
セル駆動部３０はゲートラインＧＬに接続されたゲート端子、データラインＤＬに接続されたソース端子、第１ノードＮ１に接続されたドレーン端子を有するスイッチング用薄膜トランジスタＴ１、第１ノードＮ１に接続されたゲート端子、基底電圧源ＧＮＤに接続されたドレーン端子が、ＥＬセルＯＥＬに接続されたソース端子を有する駆動用薄膜トランジスタＴ２、基底電圧源ＧＮＤと第１ノードＮ１の間に接続されたストレージキャパシターＣｓｔ、を具備する。
スイッチング用薄膜トランジスタＴ１はゲートラインＧＬにスキャンパルスが印加されればターンオンされてデータラインＤＬから供給されたデータ信号を第１ノードＮ１に供給する。第１ノードＮ１に供給されたデータ信号はストレージキャパシターＣｓｔに充電されることと同時に駆動用薄膜トランジスタＴ２のゲート端子に供給される。駆動用薄膜トランジスタＴ２はゲート端子に供給されるデータ信号に応答してＥＬセルＯＥＬを経由して供給電圧源ＶＤＤから供給される電流量Ｉを制御することでＥＬセルＯＥＬの発光量を調節するようになる。及び、スイッチング用薄膜トランジスタＴ１がターンオフされても駆動用薄膜トランジスタＴ２はストレージキャパシターＣｓｔに充電されたデータ信号によりオン状態を維持して次のフレームのデータ信号が供給されるまでＥＬセルＯＥＬを経由して供給電圧源ＶＤＤから供給される電流量Ｉを制御することができる。
ここで、ＥＬセルＯＥＬへ流れる電流量Ｉは数１のように表示されることができる。
Figure 2005196114
ここで、Ｗは駆動用薄膜トランジスタＴ２の幅を示して、Lは駆動用薄膜トランジスタＴ２の長さを示す。及び、Ｃｏｘは駆動用薄膜トランジスタＴ２を製造する時、一つの層を形成する絶縁膜により形成されるキャパシターの値を示す。同時に、Ｖｇ２は駆動用薄膜トランジスタＴ２のゲート端子に入力されるデータ信号の電圧値を示して、Ｖｔｈは駆動用薄膜トランジスタＴ２のしきい電圧値を示す。
数学式１でＷ、Ｌ、Ｃｏｘ、Ｖｇ２は時間の経過にかかわらず一定に維持することができる。
しかし、駆動用薄膜トランジスタＴ２のゲート端子に持続的な正極性（＋）の電圧が供給されることと同時に電流駆動により駆動用薄膜トランジスタＴ２が劣化される問題点がある。このような、駆動用薄膜トランジスタＴ２の劣化により駆動用薄膜トランジスタＴ２のしきい電圧値は時間の経過に沿って増加するようになる。このように、駆動用薄膜トランジスタＴ２のしきい電圧値が増加するようになればＥＬセルＯＥＬに流れる電流の量を正確に制御（実際的に電流量減少）できないため輝度が減少され、所望の画像が表示されない問題点がある。
これを詳しく説明すれば、駆動用薄膜トランジスタＴ２は水素化された非晶質シリコーンを利用して生成される。このような水素化された非晶質シリコーンは対面的に製作が容易くて、３５０℃以下の低い基板温度で蒸着が可能だという利点がある。したがって、大部分の薄膜トランジスタＴＦＴは水素化された非晶質シリコーンを使用して形成される。
しかし、このような水素化された非晶質シリコーンは原子配列が無秩序であるため図３aのように弱い結合（Ｓｉ−Ｓｉ Ｂｏｎｄ）３２及びデングリングボンド（Ｄａｎｇｌｉｎｇ Ｂｏｎｄ）が存在する。ここで弱い結合３２で結合されたＳｉは時間の経過とともに図３bに示すように原子を離脱し、離脱した位置で電子または正孔が再結合されるか、離脱状態が維持される。このように水素化された非晶質シリコーンの原子配列の変化がエネルギー準位の変化をひきおこすことで図４に図示されたように駆動用薄膜トランジスタＴ２のしきい電圧Ｖｔｈが増加（Ｖｔｈ’、Ｖｔｈ’’、Ｖｔｈ’’’）する。したがって、駆動用薄膜トランジスタＴ２のしきい電圧Ｖｔｈが増加（Ｖｔｈ’、Ｖｔｈ’’、Ｖｔｈ’’’）することによってＥＬパネル２０において所望の輝度の映像を表示することが困難である。さらに、部分的な輝度の減少はＥＬパネル２０に残像を必然的にもたらすから画質に悪影響を及ぼすようになる。
したがって、本発明の目的は薄膜トランジスタの劣化を防止して画質を改善できるようにしたエレクトロルミネセンス表示装置とその駆動方法を提供することである。
前記目的を達成するために、本発明の実施例に係るエレクトロルミネセンス表示装置は駆動電圧供給ライン、Ｎ個の基底電圧供給ライン、複数のデータラインとゲートラインの交差領域ごとにマトリックス状に形成されて前記駆動電圧供給ラインから供給される電流に反応して光を発生するエレクトロルミネセンスセル、前記エレクトロルミネセンスセルと前記基底電圧供給ラインの間に接続されて前記エレクトロルミネセンスセルを経由する電流量を制御する駆動用薄膜トランジスタ、前記Ｎ番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子と前記Ｎ−１番目の基底電圧供給ラインの間に接続されており、前記Ｎ−１番目のゲートラインに印加されるスキャンパルスに応じて前記駆動用薄膜トランジスタに逆バイアス電圧が流れるようなバイアス用スイッチを具備することを特徴とする。
前記エレクトロルミネセンス表示装置において前記画素セルは前記ゲートラインとデータライン及び前記駆動用薄膜トランジスタの制御端子に接続されるスイッチ用薄膜トランジスタ、前記駆動用薄膜トランジスタの制御端子、第２入力端子の間に接続されるストレージキャパシターをさらに具備することを特徴とする。
前記エレクトロルミネセンス表示装置において前記バイアス用スイッチは前記Ｎ−１番目のゲートラインに接続される制御端子、前記Ｎ−１番目の基底電圧供給ラインに接続される第１入力端子、前記駆動用薄膜トランジスタの制御端子であって、前記Ｎ番目の基底電圧供給ラインに接続されている制御端子に接続される第２入力端子を具備することを特徴とする。
前記エレクトロルミネセンス表示装置は前記ハイ状態の基底電圧を発生する基底電圧発生部、前記ハイ状態の基底電圧を順次、シフトさせて前記Ｎ個の基底電圧供給ラインに順次に供給するシフトレジスター部をさらに具備することを特徴とする。
前記エレクトロルミネセンス表示装置において前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合、前記Ｎ番目の基底電圧供給ラインには前記シフトレジスター部からハイ状態の基底電圧が供給されて、前記Ｎ−１番目の基底電圧供給ラインには前記シフトレジスター部からロー状態の基底電圧が供給されることを特徴とする。
前記エレクトロルミネセンス表示装置において前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ−１番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記スイッチング薄膜トランジスタを経由してデータが供給されて、第２入力端子には前記Ｎ−１番目の基底電圧供給ラインから前記ロー状態の基底電圧が供給されることを特徴とする。
前記エレクトロルミネセンス表示装置において前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記バイアス用スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインから前記ロー状態の基底電圧が供給されて、第２入力端子には前記Ｎ番目の基底電圧供給ラインから前記ハイ状態の基底電圧が供給されることを特徴とする。
前記エレクトロルミネセンス表示装置は前記基底電圧を発生する基底電圧発生部と、前記Ｎ個の基底電圧供給ラインに共通に接続されて前記基底電圧発生部から前記基底電圧が供給される基底電圧共通ライン、前記Ｎ個の基底電圧供給ラインのそれぞれと前記基底電圧共通ラインの間に接続されるＮ個の内蔵スイッチをさらに具備することを特徴とする。
前記エレクトロルミネセンス表示装置において前記Ｎ個の内蔵スイッチは前記ゲートラインに前記スキャンパルスが供給される場合にターンオン状態を維持して、前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合にターンオフされることを特徴とする。
前記エレクトロルミネセンス表示装置において前記Ｎ個の内蔵スイッチは前記駆動用薄膜トランジスタ、スイッチ用薄膜トランジスタ及びバイアス用スイッチと異なるタイプの薄膜トランジスタであることを特徴とする。
前記エレクトロルミネセンス表示装置において前記Ｎ個の内蔵スイッチの制御端子と前記Ｎ−１番目のゲートラインの間には前記スキャンパルスを反転させるためのインバーターが接続されることを特徴とする。
前記エレクトロルミネセンス表示装置において前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ−１番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記スイッチング薄膜トランジスタを経由してデータが供給されて、第２入力端子には前記内蔵スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインに供給されるロー状態の基底電圧が供給されることを特徴とする。
前記エレクトロルミネセンス表示装置において前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記バイアス用スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインから前記ロー状態の基底電圧が供給されて、第２入力端子には前記内蔵スイッチのターンオフにより前記Ｎ番目の基底電圧供給ラインに発生されるフローティング電圧が供給されることを特徴とする。
前記エレクトロルミネセンス表示装置は前記基底電圧を発生する基底電圧発生部と、前記Ｎ個の基底電圧供給ラインに共通に接続されて前記基底電圧発生部から前記基底電圧が供給される基底電圧共通ライン、前記Ｎ個の基底電圧供給ラインのそれぞれと前記駆動用薄膜トランジスタの第２入力端子の間に接続されるＮ個の内部スイッチをさらに具備することを特徴とする。
前記エレクトロルミネセンス表示装置において前記Ｎ個の内部スイッチは前記ゲートラインに前記スキャンパルスが供給される場合にターンオン状態を維持して、前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合にターンオフされることを特徴とする。
前記エレクトロルミネセンス表示装置において前記Ｎ個の内部スイッチは前記駆動用薄膜トランジスタ、スイッチング薄膜トランジスタ及びバイアス用スイッチとは異なるタイプの薄膜トランジスタであることを特徴とする。
前記エレクトロルミネセンス表示装置において前記Ｎ個の内部スイッチの制御端子と前記Ｎ−１番目のゲートラインの間には前記スキャンパルスを反転させるためのインバーターが接続されることを特徴とする。
前記エレクトロルミネセンス表示装置において前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される時に、前記Ｎ−１番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記スイッチング薄膜トランジスタを経由してデータが供給されて、第２入力端子には前記内部スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインに供給されるロー状態の基底電圧が供給されることを特徴とする。
前記エレクトロルミネセンス表示装置において前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記バイアス用スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインから前記ロー状態の基底電圧が供給されて、第２入力端子には前記内部スイッチのターンオフにより前記Ｎ番目の基底電圧供給ラインに発生されるフローティング電圧が供給されることを特徴とする。
本発明の実施例に係るエレクトロルミネセンス表示装置の駆動方法は多数のデータラインとゲートラインの交差領域ごとにマトリックス状態に形成されて前記駆動電圧供給ラインから供給される電流に対応して光を発生するエレクトロルミネセンスセル、前記エレクトロルミネセンスセルと前記基底電圧供給ラインの間に接続されて前記エレクトロルミネセンスセルを経由する電流量を制御する駆動用薄膜トランジスタを含むエレクトロルミネセンス表示装置の駆動方法において、前記Ｎ−１番目のゲートラインに供給されるスキャンパルスを供給して前記駆動用薄膜トランジスタを駆動して前記エレクトロルミネセンスセルを発光させる段階、前記Ｎ番目の基底電圧供給ラインに接続される前記駆動用薄膜トランジスタの制御端子と前記Ｎ−１番目の基底電圧供給ラインの間に接続されたバイアス用スイッチを利用して前記スキャンパルスにより前記駆動用薄膜トランジスタに逆バイアス電圧が供給されるようにする段階を含むことを特徴とする。
前記エレクトロルミネセンス表示装置の駆動方法はハイ状態の基底電圧を発生する段階と、前記ハイ状態の基底電圧を順次、シフトさせて前記Ｎ個の基底電圧供給ラインに順次、供給する段階をさらに含むことを特徴とする。
前記エレクトロルミネセンス表示装置の駆動方法において前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合、前記Ｎ−１番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記スイッチング薄膜トランジスタを経由してデータが供給されて、第２入力端子には前記Ｎ−１番目の基底電圧供給ラインから前記ロー状態の基底電圧が供給されることを特徴とする。
前記エレクトロルミネセンス表示装置の駆動方法において前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合、前記Ｎ番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記バイアス用スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインから前記ロー状態の基底電圧が供給されて、第２入力端子には前記Ｎ番目の基底電圧供給ラインから前記ハイ状態の基底電圧が供給されることを特徴とする。
前記エレクトロルミネセンス表示装置の駆動方法は前記基底電圧を発生する段階、前記Ｎ個の基底電圧供給ラインに共通に接続された基底電圧共通ラインに前記基底電圧を供給する段階、前記Ｎ個の基底電圧供給ラインのそれぞれと前記基底電圧共通ラインの間に接続されるＮ個の内蔵スイッチを利用して前記スキャンパルスにより前記Ｎ個の基底電圧供給ラインのそれぞれを選択的にフローティングさせる段階をさらに含むことを特徴とする。
前記エレクトロルミネセンス表示装置の駆動方法において前記Ｎ個の内蔵スイッチは前記ゲートラインに前記スキャンパルスが供給される場合にターンオン状態を維持して、前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合にターンオフされることを特徴とする。
前記エレクトロルミネセンス表示装置の駆動方法において前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合、前記Ｎ−１番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子にはデータが供給されて、第２入力端子には前記内蔵スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインに供給されるロー状態の基底電圧が供給されることを特徴とする。
前記エレクトロルミネセンス表示装置の駆動方法において前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合、前記Ｎ番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記バイアス用スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインから前記ロー状態の基底電圧が供給されて、第２入力端子には前記内蔵スイッチのターンオフにより前記Ｎ番目の基底電圧供給ラインに発生されるフローティング電圧が供給されることを特徴とする。
前記エレクトロルミネセンス表示装置の駆動方法は前記基底電圧を発生する段階、前記基底電圧を前記Ｎ個の基底電圧供給ラインに供給する段階、前記Ｎ個の基底電圧供給ラインのそれぞれと前記駆動用薄膜トランジスタの第２入力端子の間に接続されるＮ個の内部スイッチを利用して前記スキャンパルスにより前記駆動用薄膜トランジスタの第２入力端子を選択的にフローティングさせる段階をさらに含むことを特徴とする。
前記エレクトロルミネセンス表示装置の駆動方法において前記Ｎ個の内部スイッチは前記ゲートラインに前記スキャンパルスが供給される場合にターンオン状態を維持して、前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合にターンオフされることを特徴とする。
前記エレクトロルミネセンス表示装置の駆動方法において前記Ｎ−１番目ゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ−１番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子にはデータが供給されて、第２入力端子には前記内部スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインに供給されるロー状態の基底電圧が供給されることを特徴とする。
前記エレクトロルミネセンス表示装置の駆動方法において前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される時に、前記Ｎ番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記バイアス用スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインから前記ロー状態の基底電圧が供給されて、第２入力端子には前記内部スイッチのターンオフにより前記Ｎ番目の基底電圧供給ラインに発生されるフローティング電圧が供給されることを特徴とする。
上述したように、本発明の実施例に係るエレクトロルミネセンス表示装置とその駆動方法はＮ−１番目の画素とＮ番目の画素の間に接続されるバイアス用スイッチを具備する。これによって、本発明は前段のゲートラインに供給されるスキャンパルスを利用してＮ番目の画素を駆動する駆動用薄膜トランジスタに逆バイアス電圧を供給してしきい電圧を回復させるようになる。したがって本発明は駆動用薄膜トランジスタの劣化を防止して画質を改善することを可能とする。尚、本発明の駆動用薄膜トランジスタのしきい電圧を回復させて輝度の減少を防止することで残像による画質低下を防止することができる。
以下、本発明の実施例を添付した図５乃至図１３を参照して詳しく説明する事にする。
図５を参照すれば、本発明の第１実施例によるエレクトロルミネセンス（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ；以下、“ＥＬ”という）表示装置はゲートラインＧＬとデータラインＤＬの交差に定義された領域にそれぞれ配列されられた画素１２８を具備するＥＬパネル１２０、ＥＬパネル１２０のゲートラインＧＬを駆動するゲートドライバー１２２、ＥＬパネル１２０のデータラインＤＬを駆動するデータドライバー１２４、データドライバー１２４に複数のガンマ電圧を供給するガンマ電圧生成部１２６、基底電圧ＶＳＳを発生する基底電圧発生部１２５、基底電圧発生部１２５からの基底電圧をＥＬパネル１２０に形成された複数の基底電圧供給ラインＶＳＬに順次に供給するシフトレジスター部１２９、上下に接した画素１２８の間に接続されて基底電圧供給ラインＶＳＬからの基底電圧ＶＳＳを次の段の画素１２８に供給する複数のバイアス用スイッチＳＷを具備する。
ゲートドライバー１２２はゲートラインＧＬにスキャンパルスを供給してゲートラインＧＬを順次に駆動する。
データドライバー１２４は外部から入力されたデジタルデータ信号をガンマ電圧生成部１２６からのガンマ電圧を利用してアナログデータ信号に変換する。及び、データドライバー１２４はアナログデータ信号をスキャンパルスが供給される度にデータラインＤＬに供給するようになる。
基底電圧発生部１２５はハイ状態の基底電圧ＶＳＳＨを発生してシフトレジスター部１２９に供給する。この時、基底電圧発生部１２５は数mＡの電流を発生しながら電圧降下が数十mＶ以下になる。
シフトレジスター部１２９は多数のシフトレジスターを利用して基底電圧発生部１２５から供給されるハイ状態の基底電圧ＶＳＳＨを順次にシフトさせて複数の基底電圧供給ラインＶＳＬに順次に供給する。これによって、ＥＬパネル１２０に形成された複数の基底電圧供給ラインＶＳＬはラインごとに独立して駆動される。このような、シフトレジスター部１２９はＥＬパネル１２０の内部、或いは外部に形成されることができる。
画素１２８のそれぞれはゲートラインＧＬにスキャンパルスが供給される時データラインＤＬからのデータ信号を受信して、そのデータ信号に対応する光を発生する。
このために、画素１２８のそれぞれは図６に図示されたところのように供給電圧源ＶＤＤに陽極が接続されたセルＯＥＬと、ＥＬセルＯＥＬに陰極が接続されることと同時に第Ｎ−１番目のゲートラインＧＬｎ−１、データラインＤＬ及び基底電圧供給ラインＶＳＬに接続されてＥＬセルＯＥＬを駆動させるためのセル駆動部１３０を具備する。
セル駆動部１３０はゲートラインＧＬにゲート端子が、データラインＤＬにソース端子が、及び第１ノードＮ１にドレーン端子が接続されたスイッチング用薄膜トランジスタＴ１と、第１ノードＮ１にゲート端子が、基底電圧供給ラインＶＳＬにソース端子が、及びＥＬセルＥＬにドレーン端子が接続された駆動用薄膜トランジスターＴ２と、基底電圧供給ラインＶＳＬと第１ノードＮ１の間に接続されたストレージキャパシターＣｓｔを具備する。
スイッチング用薄膜トランジスタＴ１はゲートラインＧＬにスキャンパルスが供給されればターンオンされてデータラインＤＬに供給されたデータ信号を第１ノードＮ１に供給する。第１ノードＮ１に供給されたデータ信号はストレージキャパシターＣｓｔに充電されることと同時に駆動用薄膜トランジスタＴ２のゲート端子に供給される。駆動用薄膜トランジスタＴ２はゲート端子に供給されるデータ信号に応答してＥＬセルＯＥＬを経由して供給電圧源ＶＤＤから供給される電流量Ｉを制御することでＥＬセルＯＥＬの発光量を調節するようになる。及び、スイッチング用薄膜トランジスタＴ１がターンオフされても駆動用薄膜トランジスタＴ２はストレージキャパシターＣｓｔに充電されたデータ信号によりターンオン状態を維持して次のフレームのデータ信号が供給されるまでＥＬセルＯＥＬを経由して供給電圧源ＶＤＤから供給される電流量Ｉを制御することができる。
多数のバイアス用スイッチＳＷのそれぞれは図６に図示されたように第Ｎ−１番目のゲートラインＧＬｎ−１にゲート端子が、第Ｎ−１番目の基底電圧供給ラインＶＳＬｎ−１にソース端子が、次の段の画素１２８のそれぞれのセル駆動部１３２の第１ノードＮ１にドレーン端子が接続される。
このような、多数のバイアス用スイッチＳＷのそれぞれは第Ｎ−１番目のゲートラインＧＬｎ−１にスキャンパルスが供給されれば第Ｎ−１番目の基底電圧供給ラインＶＳＬｎ−１からのロー状態の基底電圧ＶＳＳＬを第Ｎ番目の画素セル１２８の第１ノードＮ１上に供給する。これに沿って、第Ｎ番目の画素セル１２８の第１ノードＮ１上に供給されるロー状態の基底電圧ＶＳＳＬが駆動用薄膜トランジスタＴ２のゲート端子に供給される。この時、シフトレジスター部１２９から第Ｎ番目の基底電圧供給ラインＶＳＬｎに供給されるハイ状態の基底電圧ＶＳＳＨは駆動用薄膜トランジスタＴ２のソース端子に印加される。これによりＮ番目の画素セル１２８のＥＬセルＯＥＬを駆動する駆動用薄膜トランジスタＴ２のゲート端子Ｇとソース端子Ｓの間の電圧Ｖｇｓは第Ｎ−１番目の基底電圧供給ラインＶＳＬｎ−１からバイアス用スイッチＳＷを経由してゲート端子Ｇに供給されるロー状態の基底電圧ＶＳＳＬと第Ｎ番目の基底電圧供給ラインＶＳＬｎに供給されるハイ状態の基底電圧ＶＳＳＨの差値になる。したがって、バイアス用スイッチＳＷは第Ｎ−１番目の基底電圧供給ラインＶＳＬｎ−１からのロー状態の基底電圧ＶＳＳＬを利用して駆動用薄膜トランジスタＴ２にネガティブバイアス（Ｎｅｇａｔｉｖｅ Ｂｉａｓ）−Ｖｇｓ電圧を供給することで駆動用薄膜トランジスタＴ２のしきい電圧Ｖｔｈの移動を回復させるようになる。
図７は図６に図示されたセル駆動部１３０を駆動させるための駆動信号を示す波形図である。
図７を図６と結付して本発明の第１実施例に係るＥＬ表示装置及びその駆動方法を説明すれば次のようである。
本発明の第１実施例に係るＥＬ表示装置及びその駆動方法は第Ｎ−１番目のゲートラインＧＬｎ−１に供給されるスキャンパルスを利用して第Ｎ−１番目の画素セル１２８に画像を表示することと同時に第Ｎ−１番目のゲートラインＧＬｎ−１に供給されるスキャンパルスを利用して第Ｎ番目の画素セル１２８の駆動用薄膜トランジスタＴ２にネガティブバイアス−Ｖｇｓ電圧を供給して第Ｎ番目の画素セル１２８を駆動する駆動用薄膜トランジスタＴ２のしきい電圧Ｖｔｈの移動を回復させる段階を含む。ここで、第Ｎ−１番目の画素セル１２８は第Ｎ−１番目のゲートラインＧＬｎ−１に接続されて、第Ｎ番目の画素セル１２８は第Ｎ番目のゲートラインＧＬｎ−１に接続される。
具体的に、図７に図示されたＰ１期間のように第Ｎ−１番目のゲートラインＧＬｎ−１にスキャンパルスが供給される。尚、シフトレジスター部１２９から第Ｎ−１番目の画素セル１２８の駆動用薄膜トランジスタＴ２のソース端子に接続された第Ｎ−１番目の基底電圧供給ラインＶＳＬｎ−１にはロー状態の基底電圧ＶＳＳＬが供給されて、第Ｎ番目の画素セル１２８の駆動用薄膜トランジスタＴ２のソース端子に接続された第Ｎ番目の基底電圧供給ラインＶＳＬｎにはハイ状態の基底電圧ＶＳＳＨが供給される。
これによって、図８に図示されたところのように第Ｎ−１番目の画素セル１２８のスイッチング薄膜トランジスタＴ１がターンオンされると同時にバイアス用スイッチＳＷがターンオンされる。データラインＤＬに供給されるデータ電圧ＶＤは第Ｎ−１番目の画素セル１２８のスイッチング薄膜トランジスタＴ１を経由して第１ノードＮ１上に供給される。第１ノードＮ１に供給されたデータ電圧ＶＤはストレージキャパシターＣｓｔに充電されることと同時に第Ｎ−１番目の画素セル１２８の駆動用薄膜トランジスタＴ２のゲート端子に供給されて、第Ｎ−１番目の基底電圧供給ラインＶＳＬｎ−１に供給されるロー状態の基底電圧ＶＳＳＬが駆動用薄膜トランジスタＴ２のソース端子に供給される。これにより、第Ｎ−１番目の画素セル１２８の駆動用薄膜トランジスタＴ２はゲート端子に供給されるデータ信号に回答してＥＬセルＯＥＬを経由して供給電圧源ＶＤＤから供給される電流量Ｉを制御することでＥＬセルＯＥＬの発光量を調節するようになる。これと同時に、第Ｎ−１番目の基底電圧供給ラインＶＳＬｎ−１に供給されるロー状態の基底電圧ＶＳＳＬはバイアス用スイッチＳＷを経由して第Ｎ番目の画素セル１２８の第１ノードＮ１に供給される。これにより、第１ノードＮ１上に供給されるロー状態の基底電圧ＶＳＳＬが第Ｎ番目の画素セル１２８の駆動用薄膜トランジスタＴ２のゲート端子に供給される。これにより、第Ｎ番目の画素セル１２８の駆動用薄膜トランジスタＴ２はバイアス用スイッチＳＷを経由して第Ｎ−１番目の基底電圧供給ラインＶＳＬｎ−１からゲート端子に供給されるロー状態の基底電圧ＶＳＳＬと第Ｎ番目の基底電圧供給ラインＶＳＬｎからソース端子に供給されるハイ状態の基底電圧ＶＳＳＨの差値によりネガティブバイアス電圧−Ｖｇｓが供給される。したがって、第Ｎ番目の画素セル１２８の駆動用薄膜トランジスタＴ２のしきい電圧Ｖｔｈはネガティブバイアス電圧−Ｖｇｓにより回復する。
一方、図８に図示されたＰ２期間のように第Ｎ−１番目のゲートラインＧＬｎ−１に供給されるスキャンパルスがオフされて、第Ｎ番目のゲートラインＧＬｎにスキャンパルスが供給される。これにより、第Ｎ−１番目の画素セル１２８のスイッチング用薄膜トランジスタＴ１がターンオフされても第Ｎ−１番目の画素セル１２８の駆動用薄膜トランジスタＴ２はストレージキャパシターＣｓｔに充電されたデータ信号によりターンオン状態を維持して次のフレームのデータ信号が供給されるまでＥＬセルＯＥＬを経由して供給電圧源ＶＤＤから供給される電流量Ｉを制御するようになる。これと同時に、第Ｎ番目の画素セル１２８の駆動用薄膜トランジスタＴ２は図９に図示されたところのように第Ｎ番目のゲートラインＧＬｎに供給されるスキャンパルスによりターンオンされて第Ｎ番目の画素セル１２８に供給される電流量Ｉを制御するようになる。この時、第Ｎ＋１番目の画素セル１２８の駆動用薄膜トランジスタＴ２のしきい電圧Ｖｔｈは上述したところのようにネガティブバイアス電圧−Ｖｇｓにより供給されて回復する。
一方、図１０及び図１１を参照すれば、本発明の第２実施例に係るＥＬ表示装置はゲートラインＧＬとデータラインＤＬの交差で定義された領域にそれぞれ配列された画素２２８を具備するＥＬパネル２２０、ＥＬパネル２２０のゲートラインＧＬを駆動するゲートドライバー２２２、ＥＬパネル１２０のデータラインＤＬを駆動するデータドライバー２２４、データドライバー２２４に多数のガンマ電圧を供給するガンマ電圧生成部２２６、基底電圧ＶＳＳを発生する基底電圧発生部２２５、上下に接した画素２２８の間に接続されて基底電圧供給ラインＶＳＬからの基底電圧ＶＳＳを次の段の画素２２８に供給する多数のバイアス用スイッチＳＷ、基底電圧供給ラインＶＳＬと基底電圧発生部２２５の間に接続されて前段のゲートラインＧＬに供給されるスキャンパルスにより基底電圧発生部２２５から基底電圧供給ラインＶＳＬに供給される基底電圧ＶＳＳを遮断する多数の内蔵スイッチＰＱを具備する。
このような、本発明の第２実施例に係るＥＬ表示装置でゲートドライバー２２２、データドライバー２２４、ガンマ電圧生成部２２６、画素２２８及び多数のバイアス用スイッチＳＷは本発明の第１実施例によるＥＬ表示装置と同一なので、それに対する説明は本発明の第１実施例によるＥＬ表示装置の説明で代わりとする。
基底電圧発生部２２５は基底電圧ＶＳＳを発生し、ＥＬパネル２２０に形成された基底電圧共通ラインＶＳＣＬを通じて多数の基底電圧供給ラインＶＳＬに供給する。
複数の内蔵スイッチＰＱのそれぞれは前段のゲートラインＧＬに供給されるスキャンパルスによりターンオフされて基底電圧共通ラインＶＳＣＬから基底電圧供給ラインＶＳＬに供給される基底電圧ＶＳＳを遮断するようになる。このために、複数の内蔵スイッチＰＱは、画素２２８のスイッチ用薄膜トランジスタＴ１、駆動用薄膜トランジスタＴ２及び多数のバイアス用スイッチＳＷとは異なるタイプ（Ｐ型）の薄膜トランジスタから構成される。言い換えると、スイッチ用薄膜トランジスタＴ１、駆動用薄膜トランジスタＴ２及び多数のバイアス用スイッチＳＷのそれぞれはＮタイプの薄膜トランジスタで、内蔵スイッチＰＱはＰタイプ薄膜トランジスタである。これにより、多数の内蔵スイッチＰＱのそれぞれは前段のゲートラインＧＬからスキャンパルスが供給される期間にターンオフされて、その以外の期間にはターンオン状態を維持するようになる。したがって、多数の内蔵スイッチＰＱは以前段のゲートラインＧＬからスキャンパルスにより基底電圧共通ラインＶＳＣＬを駆動用薄膜トランジスタＴ２のソース端子に接続させるか基底電圧共通ラインＶＳＣＬをフローティングさせるようになる。
複数の基底電圧供給ラインＶＳＬは複数の内蔵スイッチＰＱのスイッチングにより駆動用薄膜トランジスタＴ２のソース端子に接続されるか或いは、フローティングされる。この時、内蔵スイッチＰＱがターンオフされてフローティングされる基底電圧供給ラインＶＳＬは供給電圧源ＶＤＤから供給される供給電圧ＶＤＤより小さな電圧値を有するようになって、このフローティング電圧はデータ電圧ＶＤと供給電圧ＶＤＤの間の電圧値を有するようになる。
複数の基底電圧供給ラインＶＳＬがフローティング状態になれば駆動用薄膜トランジスタＴ２には逆バイアス電圧が供給されることで駆動用薄膜トランジスタＴ２のしきい電圧Ｖｔｈが回復する。
このような、本発明の第２実施例に係るＥＬ表示装置及びその駆動方法は第Ｎ−１番目のゲートラインＧＬｎ−１に供給されるスキャンパルスを利用して第Ｎ−１番目の画素セル２２８に画像を表示することと同時に第Ｎ−１番目のゲートラインＧＬｎ−１に供給されるスキャンパルスを利用して第Ｎ番目の画素セル２２８の駆動用薄膜トランジスタＴ２にネガティブバイアス−Ｖｇｓ電圧を供給して第Ｎ番目の画素セル２２８を駆動する駆動用薄膜トランジスタＴ２のしきい電圧Ｖｔｈの移動を回復させる段階を含む。ここで、第Ｎ−１番目の画素セル２２８は第Ｎ−１番目のゲートラインＧＬｎ−１に接続されて、第Ｎ番目の画素セル２２８は第Ｎ番目のゲートラインＧＬｎ−１に接続される。
具体的に、第Ｎ−１番目の画素セル２２８の第Ｎ−１番目のゲートラインＧＬｎ−１にスキャンパルスが供給されて第Ｎ−１番目の画素セル２２８のスイッチング薄膜トランジスタＴ１がターンオンされることと同時にバイアス用スイッチＳＷがターンオンされる。この時、第Ｎ−１番目の基底電圧供給ラインＶＳＬｎ−１に接続された内蔵スイッチＰＱは第Ｎ−１番目のゲートラインＧＬｎ−１に供給されるスキャンパルスによりオン状態を維持するようになって、第Ｎ番目の基底電圧供給ラインＶＳＬｎに接続された内蔵スイッチＰＱは第Ｎ−１番目のゲートラインＧＬｎ−１に供給されるスキャンパルスによりターンオフされる。
これによって、第Ｎ−１番目の画素セル２２８のスイッチング薄膜トランジスタＴ１がターンオンされることとしてデータラインＤＬに供給されるデータ電圧ＶＤは第Ｎ−１番目の画素セル２２８のスイッチング薄膜トランジスタＴ１を経由して第１ノードＮ１上に供給される。第１ノードＮ１に供給されたデータ電圧ＶＤはストレージキャパシターＣｓｔに充電されることと同時に第Ｎ−１番目の画素セル２２８の駆動用薄膜トランジスタＴ２のゲート端子に供給される。これによって、第Ｎ−１番目の画素セル２２８の駆動用薄膜トランジスタＴ２はゲート端子に供給されるデータ信号に回答してＥＬセルＯＥＬを経由して供給電圧源ＶＤＤから第Ｎ−１番目の基底電圧供給ラインＶＳＬｎ−１に供給される電流量Ｉを制御することでＥＬセルＯＥＬの発光量を調節するようになる。
これと同時に、第Ｎ−１番目のゲートラインＧＬｎ−１に供給されるスキャンパルスによりバイアス用スイッチＳＷがターンオンされることとして第Ｎ−１番目の基底電圧供給ラインＶＳＬｎ−１に供給される基底電圧ＶＳＳがバイアス用スイッチＳＷを経由して第Ｎ番目の画素セル２２８の第１ノードＮ１に供給される。この時、第Ｎ番目の基底電圧供給ラインＶＳＬｎは第Ｎ−１番目のゲートラインＧＬｎ−１に供給されるスキャンパルスにより内蔵スイッチＰＱがターンオフされることでフローティング状態になる。これによって、第Ｎ番目の画素セル２２８の駆動用薄膜トランジスタＴ２のゲート端子には基底電圧ＶＳＳが供給されて、ソース端子はフローティング状態になる。したがって、第Ｎ−１番目のゲートラインＧＬｎ−１にスキャンパルスが供給される区間に第Ｎ番目の画素セル２２８の駆動用薄膜トランジスタＴ２にはネガティブバイアス電圧−Ｖｇｓが供給される。したがって、第Ｎ番目の画素セル２２８の駆動用薄膜トランジスタＴ２のしきい電圧Ｖｔｈはネガティブバイアス電圧−Ｖｇｓにより回復する。
一方、第Ｎ−１番目のゲートラインＧＬｎ−１に供給されるスキャンパルスがオフされて、第Ｎ番目のゲートラインＧＬｎにスキャンパルスが供給される。これによって、第Ｎ−１番目の画素セル２２８のスイッチング用薄膜トランジスタＴ１がターンオフされてもＮ−１番目の画素セル２２８の駆動用薄膜トランジスタＴ２はストレージキャパシターＣｓｔに充電されたデータ電圧ＶＤによりオン状態を維持して次のフレームのデータ信号が供給されるまでＥＬセルＯＥＬを経由して供給電圧源ＶＤＤから供給される電流量Ｉを制御するようになる。これと同時に、第Ｎ番目の画素セル１２８の駆動用薄膜トランジスタＴ２は第Ｎ番目のゲートラインＧＬｎに供給されるスキャンパルスによりターンオンされて第Ｎ番目の画素セル１２８に供給される電流量Ｉを制御するようになる。この時、第Ｎ＋１番目の画素セル２２８の駆動用薄膜トランジスタＴ２のしきい電圧Ｖｔｈは上述したところのようにネガティブバイアス電圧−Ｖｇｓにより供給されて回復する。
このような、本発明の第２実施例に係るＥＬ表示装置は多数の内蔵スイッチＰＱのそれぞれをＮタイプから形成して、この内蔵スイッチＰＱを制御するために以前段のゲートラインＧＬｎ−１からのスキャンパルスを反転させて供給するインバーターから構成されて上述したように同一な動作を遂行することができる。
図１２及び図１３を参照すれば、本発明の第３実施例に係るＥＬ表示装置はゲートラインＧＬとデータラインＤＬの交差で定義された領域にそれぞれ配列されられた画素３２８を具備するＥＬパネル３２０、ＥＬパネル３２０のゲートラインＧＬを駆動するゲートドライバー３２２、ＥＬパネル３２０のデータラインＤＬを駆動するデータドライバー３２４、データドライバー３２４に複数のガンマ電圧を供給するガンマ電圧生成部３２６、基底電圧ＶＳＳを発生する基底電圧発生部３２５、上下に接した画素３２８の間に接続されて基底電圧供給ラインＶＳＬｎ−１からの基底電圧ＶＳＳを次の段の画素３２８に供給する多数のバイアス用スイッチＳＷ、前段のゲートラインＧＬに供給されるスキャンパルスにより基底電圧供給ラインＶＳＬと画素３２８を接続させる多数の内部スイッチＰＱを具備する。
このような、本発明の第３実施例に係るＥＬ表示装置においてゲートドライバー３２２、データドライバー３２４、ガンマ電圧生成部３２６、画素３２８及び複数のバイアス用スイッチＳＷは本発明の第１実施例に係るＥＬ表示装置と同一なので、それに対する説明は本発明の第１実施例に係るＥＬ表示装置の説明で代わりとする。
基底電圧発生部３２５は基底電圧ＶＳＳを発生してＥＬパネル３２０に形成された基底電圧共通ラインＶＳＣＬを通じて複数の基底電圧供給ラインＶＳＬに供給する。
多数の内部スイッチＰＱのそれぞれはターンオフされて画素３２８の駆動用薄膜トランジスタＴ２のソース端子と基底電圧共通ラインＶＳＣＬの間に接続される。このような、多数の内部スイッチＰＱのそれぞれは前段のゲートラインＧＬに供給されるスキャンパルスにより駆動用薄膜トランジスタＴ２のソース端子と基底電圧共通ラインＶＳＣＬの接続を遮断するようになる。このために、多数の内部スイッチＰＱは画素３２８のスイッチ用薄膜トランジスタＴ１、駆動用薄膜トランジスタＴ２及び多数のバイアス用スイッチＳＷと異なるタイプ（Ｐ型）の薄膜トランジスタから構成される。言い換えれば、スイッチ用薄膜トランジスタＴ１、駆動用薄膜トランジスタＴ２及び多数のバイアス用スイッチＳＷのそれぞれはＮタイプの薄膜トランジスタで、内部スイッチＰＱはＰタイプ薄膜トランジスタである。これによって、多数の内部スイッチＰＱのそれぞれは前段のゲートラインＧＬからスキャンパルスが供給される期間にターンオフされて、それ以外の期間にはターンオン状態を維持するようになる。したがって、複数の内部スイッチＰＱは前段のゲートラインＧＬからスキャンパルスにより基底電圧共通ラインＶＳＣＬを駆動用薄膜トランジスタＴ２のソース端子に接続させるようになる。
多数の基底電圧供給ラインＶＳＬは多数の内部スイッチＰＱのスイッチングにより駆動用薄膜トランジスタＴ２のソース端子に接続される。
この時、多数の内部スイッチＰＱがターンオフされる場合、駆動用薄膜トランジスタＴ２のソース端子はフローティング状態になる。これによって、フローティングされる駆動用薄膜トランジスタＴ２のソース端子は供給電圧源ＶＤＤから供給される供給電圧ＶＤＤより小さな電圧値を有するようになって、このフローティング電圧はデータ電圧ＶＤと供給電圧ＶＤＤの間の電圧値を有するようになる。
駆動用薄膜トランジスタＴ２のソース端子がフローティング状態になれば駆動用薄膜トランジスタＴ２には逆バイアス電圧が供給されて駆動用薄膜トランジスタＴ２のしきい電圧Ｖｔｈが回復する。
このような、本発明の第３実施例に係るＥＬ表示装置及びその駆動方法は第Ｎ−１番目のゲートラインＧＬｎ−１に供給されるスキャンパルスを利用して第Ｎ−１番目の画素セル３２８に画像を表示することと同時に第Ｎ−１番目のゲートラインＧＬｎ−１に供給されるスキャンパルスを利用して第Ｎ番目の画素セル３２８の駆動用薄膜トランジスタＴ２にネガティブバイアス−Ｖｇｓ電圧を供給して第Ｎ番目の画素セル３２８を駆動する駆動用薄膜トランジスタＴ２のしきい電圧Ｖｔｈの移動を回復させる段階を含む。ここで、第Ｎ−１番目の画素セル３２８は第Ｎ−１番目のゲートラインＧＬｎ−１に接続されて、第Ｎ番目の画素セル３２８は第Ｎ番目のゲートラインＧＬｎ−１に接続される。
具体的に、第Ｎ−１番目の画素セル３２８の第Ｎ−１番目のゲートラインＧＬｎ−１にスキャンパルスが供給されて第Ｎ−１番目の画素セル３２８のスイッチング薄膜トランジスタＴ１がターンオンされることと同時にバイアス用スイッチＳＷがターンオンされる。この時、第Ｎ−１番目の基底電圧供給ラインＶＳＬｎ−１に接続された内部スイッチＰＱは第Ｎ−１番目のゲートラインＧＬｎ−１に供給されるスキャンパルスによりオン状態を維持するようになって、第Ｎ番目の基底電圧供給ラインＶＳＬｎに接続された内部スイッチＰＱは第Ｎ−１番目のゲートラインＧＬｎ−１に供給されるスキャンパルスによりターンオフされる。
これによって、第Ｎ−１番目の画素セル３２８のスイッチング薄膜トランジスタＴ１がターンオンされることとしてデータラインＤＬに供給されるデータ電圧ＶＤは第Ｎ−１番目の画素セル３２８のスイッチング薄膜トランジスタＴ１を経由して第１ノードＮ１上に供給される。第１ノードＮ１に供給されたデータ電圧ＶＤはストレージキャパシターＣｓｔに充電されることと同時に第Ｎ−１番目の画素セル３２８の駆動用薄膜トランジスタＴ２のゲート端子に供給される。これによって、第Ｎ−１番目の画素セル３２８の駆動用薄膜トランジスタＴ２はゲート端子に供給されるデータ信号に回答してＥＬセルＯＥＬを経由して供給電圧源ＶＤＤから第Ｎ−１番目の基底電圧供給ラインＶＳＬｎ−１に供給される電流量Ｉを制御することでＥＬセルＯＥＬの発光量を調節するようになる。
これと同時に、第Ｎ−１番目のゲートラインＧＬｎ−１に供給されるスキャンパルスによりバイアス用スイッチＳＷがターンオンされることにより第Ｎ−１番目の基底電圧供給ラインＶＳＬｎ−１に供給される基底電圧ＶＳＳがバイアス用スイッチＳＷを経由して第Ｎ番目の画素セル３２８の第１ノードＮ１に供給される。この時、第Ｎ番目の画素セル３２８の駆動用薄膜トランジスタＴ２のソース端子は第Ｎ−１番目のゲートラインＧＬｎ−１に供給されるスキャンパルスにより内部スイッチＰＱがターンオフされることでフローティング状態になる。これによって、第Ｎ番目の画素セル３２８の駆動用薄膜トランジスタＴ２のゲート端子には基底電圧ＶＳＳが供給されて、ソース端子はフローティング電圧が供給される。したがって、第Ｎ−１番目のゲートラインＧＬｎ−１にスキャンパルスが供給される期間に第Ｎ番目の画素セル３２８の駆動用薄膜トランジスタＴ２にはネガティブバイアス電圧−Ｖｇｓが供給される。したがって、第Ｎ番目の画素セル３２８の駆動用薄膜トランジスタＴ２のしきい電圧Ｖｔｈはネガティブバイアス電圧−Ｖｇｓにより回復する。
一方、第Ｎ−１番目のゲートラインＧＬｎ−１に供給されるスキャンパルスがターンオフされて、第Ｎ番目のゲートラインＧＬｎにスキャンパルスが供給される。これによって、第Ｎ−１番目の画素セル３２８のスイッチング用薄膜トランジスタＴ１がターンオフされても第Ｎ−１番目の画素セル３２８の駆動用薄膜トランジスタＴ２はストレージキャパシターＣｓｔに充電されたデータ電圧ＶＤによりオン状態を維持して次のフレームのデータ信号が供給されるまでＥＬセルＯＥＬを経由して供給電圧源ＶＤＤから供給される電流量Ｉを制御するようになる。これと同時に、第Ｎ番目の画素セル３２８の駆動用薄膜トランジスタＴ２は第Ｎ番目のゲートラインＧＬｎに供給されるスキャンパルスによりターンオンされて第Ｎ番目の画素セル３２８に供給される電流量Ｉを制御するようになる。この時、第Ｎ＋１番目の画素セル３２８の駆動用薄膜トランジスタＴ２のしきい電圧Ｖｔｈは上述したようにネガティブバイアス電圧−Ｖｇｓにより供給されて回復する。
このような、本発明の第３実施例に係るＥＬ表示装置は多数の内部スイッチＰＱのそれぞれをＮタイプから形成して、この内部スイッチＰＱを制御するために以前段のゲートラインＧＬｎ−１からのスキャンパルスを反転させて供給するインバーターから構成されて上述したように同一な動作を遂行することができる。
以上説明した内容を通じて当業者であれば、本発明の技術思想を逸脱しない範囲内で多様な変更及び修正ができる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲により決められなければならない。
従来のエレクトロルミネセンス表示装置を概略的に示す図面である。 図１に図示された画素セルを詳しく示す図面である。 非晶質シリコーンの原子配列を示す図面である。 非晶質シリコーンの原子配列を示す図面である。 図２に図示された駆動用薄膜トランジスタの劣化によるしきい電圧が移動を示す図面である。 本発明の第１実施例に係るエレクトロルミネセンス表示装置を概略的に示す図面である。 図５に図示された画素セルを示す回路図である。 図６に図示された画素セルを駆動させるための駆動波形図である。 図７に図示されたＰ１期間での垂直方向の動作において隣接する画素セルの回路図である。 図７に図示されたＰ２期間での垂直に接した画素セル間の動作で示す回路図である。 本発明の第２実施例に係るエレクトロルミネセンス表示装置を概略的に示す図面である。 図１０に図示された画素セルを示す回路図である。 本発明の第３実施例に係るエレクトロルミネセンス表示装置を概略的に示す図面である。 図１２に図示された画素セルを示す回路図である。
符号の説明
２０、１２０、２２０、３２０・・・ＥＬパネル
２２、１２２、２２２、３２２・・・ゲートドライバー
２４、１２４、２２４、３２４・・・データドライバー
２６、１２６、２２６、３２６・・・ガンマ電圧生成部
２８、１２８、２２８、３２８・・・画素
３０、１３０、１３２・・・セル駆動部
１２９・・・シフトレジスター部

Claims (31)

  1. 複数の駆動電圧供給ライン、Ｎ個の基底電圧供給ライン、複数のデータラインとゲートラインの交差領域ごとにマトリックス状に形成されて前記駆動電圧供給ラインから供給される電流に反応して光を発生するエレクトロルミネセンスセル、前記エレクトロルミネセンスセルと前記基底電圧供給ラインの間に接続されて前記エレクトロルミネセンスセルを経由する電流量を制御する駆動用薄膜トランジスタ、前記Ｎ番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子と前記Ｎ−１番目の基底電圧供給ラインの間に接続されており、前記Ｎ−１番目のゲートラインに供給されるスキャンパルスに応答して前記駆動用薄膜トランジスタに逆バイアス電圧が供給されるようなバイアス用スイッチを具備することを特徴とするエレクトロルミネセンス表示装置。
  2. 前記ゲートライン、データライン及び前記駆動用薄膜トランジスタの制御端子に接続されるスイッチ用薄膜トランジスタ、前記駆動用薄膜トランジスタの制御端子と第２入力端子の間に接続されるストレージキャパシターをさらに具備することを特徴とする請求項１記載のエレクトロルミネセンス表示装置。
  3. 前記バイアス用スイッチは前記Ｎ−１番目のゲートラインに接続される制御端子、前記Ｎ−１番目の基底電圧供給ラインに接続される第１入力端子、前記駆動用薄膜トランジスタの制御端子であって、前記Ｎ番目の基底電圧供給ラインに接続されている制御端子に接続される第２入力端子を具備することを特徴とする請求項２記載のエレクトロルミネセンス表示装置。
  4. 前記ハイ状態の基底電圧を発生する基底電圧発生部、前記ハイ状態の基底電圧を順次、シフトさせて前記Ｎ個の基底電圧供給ラインに順次、供給するシフトレジスター部をさらに具備することを特徴とする請求項２記載のエレクトロルミネセンス表示装置。
  5. 前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合、前記Ｎ番目の基底電圧供給ラインには前記シフトレジスター部からハイ状態の基底電圧が供給されて、前記Ｎ−１番目の基底電圧供給ラインには前記シフトレジスター部からロー状態の基底電圧が供給されることを特徴とする請求項４記載のエレクトロルミネセンス表示装置。
  6. 前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ−１番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記スイッチング薄膜トランジスタを経由してデータが供給されて、第２入力端子には前記Ｎ−１番目の基底電圧供給ラインから前記ロー状態の基底電圧が供給されることを特徴とする請求項５記載のエレクトロルミネセンス表示装置。
  7. 前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記バイアス用スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインから前記ロー状態の基底電圧が供給されて、第２入力端子には前記Ｎ番目の基底電圧供給ラインから前記ハイ状態の基底電圧が供給されることを特徴とする請求項５記載のエレクトロルミネセンス表示装置。
  8. 前記基底電圧を発生する基底電圧発生部、前記Ｎ個の基底電圧供給ラインに共通に接続されて前記基底電圧発生部から前記基底電圧が供給される基底電圧共通ライン、前記Ｎ個の基底電圧供給ラインのそれぞれと前記基底電圧共通ラインの間に接続されるＮ個の内蔵スイッチをさらに具備することを特徴とする請求項３記載のエレクトロルミネセンス表示装置。
  9. 前記Ｎ個の内蔵スイッチは前記ゲートラインに前記スキャンパルスが供給される場合に前状態を維持して、前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合にターンオフされることを特徴とする請求項８記載のエレクトロルミネセンス表示装置。
  10. 前記Ｎ個の内蔵スイッチは前記駆動用薄膜トランジスタ、駆動用薄膜トランジスタ及びバイアス用スイッチと異なるタイプの薄膜トランジスタであることを特徴とする請求項９記載のエレクトロルミネセンス表示装置。
  11. 前記Ｎ個の内蔵スイッチの制御端子と前記Ｎ−１番目のゲートラインの間には前記スキャンパルスを反転させるためのインバーターが接続されることを特徴とする請求項９記載のエレクトロルミネセンス表示装置。
  12. 前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ−１番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記スイッチング薄膜トランジスタを経由してデータが供給されて、第２入力端子には前記内蔵スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインに供給されるロー状態の基底電圧が供給されることを特徴とする請求項９記載のエレクトロルミネセンス表示装置。
  13. 前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記バイアス用スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインから前記ロー状態の基底電圧が供給されて、第２入力端子には前記内蔵スイッチのターンオフにより前記Ｎ番目の基底電圧供給ラインに発生されるフローティング電圧が供給されることを特徴とする請求項９記載のエレクトロルミネセンス表示装置。
  14. 前記基底電圧を発生する基底電圧発生部、前記Ｎ個の基底電圧供給ラインに共通に接続されて前記基底電圧発生部から前記基底電圧が供給される基底電圧共通ライン、前記Ｎ個の基底電圧供給ラインのそれぞれと前記駆動用薄膜トランジスタの第２入力端子の間に接続されるＮ個の内部スイッチをさらに具備することを特徴とする請求項３記載のエレクトロルミネセンス表示装置。
  15. 前記Ｎ個の内部スイッチは前記ゲートラインに前記スキャンパルスが供給される場合に前状態を維持して、前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合にターンオフされることを特徴とする請求項１４記載のエレクトロルミネセンス表示装置。
  16. 前記Ｎ個の内部スイッチは前記駆動用薄膜トランジスタ、駆動用薄膜トランジスタ及びバイアス用スイッチと異なるタイプの薄膜トランジスタであることを特徴とする請求項１５記載のエレクトロルミネセンス表示装置。
  17. 前記Ｎ個の内部スイッチの制御端子と前記Ｎ−１番目のゲートラインの間には前記スキャンパルスを反転させるためのインバーターが接続されることを特徴とする請求項１５記載のエレクトロルミネセンス表示装置。
  18. 前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ−１番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記スイッチング薄膜トランジスタを経由してデータが供給されて、第２入力端子には前記内部スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインに供給されるロー状態の基底電圧が供給されることを特徴とする請求項１５記載のエレクトロルミネセンス表示装置。
  19. 前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記バイアス用スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインから前記ロー状態の基底電圧が供給されて、第２入力端子には前記内部スイッチのターンオフにより前記Ｎ番目の基底電圧供給ラインに発生されるフローティング電圧が供給されることを特徴とする請求項１５記載のエレクトロルミネセンス表示装置。
  20. 多数のデータラインとゲートラインの交差領域ごとにマトリックス状に形成されて前記駆動電圧供給ラインから供給される電流に対応して光を発生するエレクトロルミネセンスセル、前記エレクトロルミネセンスセルと前記基底電圧供給ラインの間に接続されて前記エレクトロルミネセンスセルを経由する電流量を制御する駆動用薄膜トランジスタを含むエレクトロルミネセンス表示装置の駆動方法において、前記Ｎ−１番目のゲートラインに供給されるスキャンパルスを供給して前記駆動用薄膜トランジスタを駆動して前記エレクトロルミネセンスセルを発光させる段階、前記Ｎ番目の基底電圧供給ラインに接続される前記駆動用薄膜トランジスタの制御端子と前記Ｎ−１番目基底電圧供給ラインの間に接続されたバイアス用スイッチを利用して前記スキャンパルスにより前記駆動用薄膜トランジスタに逆バイアス電圧が供給されるようにする段階を含むことを特徴とするエレクトロルミネセンス表示装置の駆動方法。
  21. ハイ状態の基底電圧を発生する段階、前記ハイ状態の基底電圧を順次、シフトさせて前記Ｎ個の基底電圧供給ラインに順次、供給する段階をさらに含むことを特徴とする請求項２０記載のエレクトロルミネセンス表示装置の駆動方法。
  22. 前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ−１番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記スイッチング薄膜トランジスタを経由してデータが供給されて、第２入力端子には前記Ｎ−１番目の基底電圧供給ラインから前記ロー状態の基底電圧が供給されることを特徴とする請求項２１記載のエレクトロルミネセンス表示装置の駆動方法。
  23. 前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記バイアス用スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインから前記ロー状態の基底電圧が供給されて、第２入力端子には前記Ｎ番目の基底電圧供給ラインから前記ハイ状態の基底電圧が供給されることを特徴とする請求項２１記載のエレクトロルミネセンス表示装置の駆動方法。
  24. 前記基底電圧を発生する段階、前記Ｎ個の基底電圧供給ラインに共通に接続された基底電圧共通ラインに前記基底電圧を供給する段階、前記Ｎ個の基底電圧供給ラインのそれぞれと前記基底電圧共通ラインの間に接続されるＮ個の内蔵スイッチを利用して前記スキャンパルスにより前記Ｎ個の基底電圧供給ラインのそれぞれを選択的にフローティングさせる段階をさらに含むことを特徴とする請求項２０記載のエレクトロルミネセンス表示装置の駆動方法。
  25. 前記Ｎ個の内蔵スイッチは前記ゲートラインに前記スキャンパルスが供給される場合にオン状態を維持して、前記Ｎ−１番目のゲートラインにスキャンパルスが供給される場合にターンオフされることを特徴とする請求項２４記載のエレクトロルミネセンス表示装置の駆動方法。
  26. 前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ−１番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子にはデータが供給されて、第２入力端子には前記内蔵スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインに供給されるロー状態の基底電圧が供給されることを特徴とする請求項２４記載のエレクトロルミネセンス表示装置の駆動方法。
  27. 前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記バイアス用スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインから前記ロー状態の基底電圧が供給されて、第２入力端子には前記内蔵スイッチのターンオフによりＮ番目の基底電圧供給ラインに発生されるフローティング電圧が供給されることを特徴とする請求項２４記載のエレクトロルミネセンス表示装置の駆動方法。
  28. 前記基底電圧を発生する段階、前記基底電圧を前記Ｎ個の基底電圧供給ラインに供給する段階、前記Ｎ個の基底電圧供給ラインのそれぞれと前記駆動用薄膜トランジスタの第２入力端子の間に接続されるＮ個の内部スイッチを利用して前記スキャンパルスにより前記駆動用薄膜トランジスタの第２入力端子を選択的にフローティングさせる段階をさらに含むことを特徴とする請求項２０記載のエレクトロルミネセンス表示装置の駆動方法。
  29. 前記Ｎ個の内部スイッチは前記ゲートラインに前記スキャンパルスが供給される場合にオン状態を維持して、前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合にターンオフされることを特徴とする請求項２８記載のエレクトロルミネセンス表示装置の駆動方法。
  30. 前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ−１番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子にはデータが供給されて、第２入力端子には前記内部スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインに供給されるロー状態の基底電圧が供給されることを特徴とする請求項２８記載のエレクトロルミネセンス表示装置の駆動方法。
  31. 前記Ｎ−１番目のゲートラインに前記スキャンパルスが供給される場合において、前記Ｎ番目の基底電圧供給ラインに接続された前記駆動用薄膜トランジスタの制御端子には前記バイアス用スイッチを経由して前記Ｎ−１番目の基底電圧供給ラインから前記ロー状態の基底電圧が供給されて、第２入力端子には前記内部スイッチのターンオフにより前記Ｎ番目の基底電圧供給ラインに発生されるフローティング電圧が供給されることを特徴とする請求項２８記載のエレクトロルミネセンス表示装置の駆動方法。
JP2004191842A 2003-12-30 2004-06-29 エレクトロルミネセンス表示装置とその駆動方法 Expired - Lifetime JP4210243B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030099752A KR100568592B1 (ko) 2003-12-30 2003-12-30 일렉트로-루미네센스 표시장치와 그의 구동방법

Publications (2)

Publication Number Publication Date
JP2005196114A true JP2005196114A (ja) 2005-07-21
JP4210243B2 JP4210243B2 (ja) 2009-01-14

Family

ID=34698713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004191842A Expired - Lifetime JP4210243B2 (ja) 2003-12-30 2004-06-29 エレクトロルミネセンス表示装置とその駆動方法

Country Status (5)

Country Link
US (1) US8068078B2 (ja)
JP (1) JP4210243B2 (ja)
KR (1) KR100568592B1 (ja)
CN (1) CN100394468C (ja)
TW (1) TWI253035B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008530604A (ja) * 2005-02-10 2008-08-07 トムソン ライセンシング 画像表示装置及びこの装置の制御方法
JP2009518671A (ja) * 2005-12-08 2009-05-07 トムソン ライセンシング 発光ディスプレイおよびその制御方法
JPWO2008136229A1 (ja) * 2007-04-27 2010-07-29 京セラ株式会社 画像表示装置およびその駆動方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568596B1 (ko) * 2004-03-25 2006-04-07 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치와 그의 구동방법
US7317433B2 (en) * 2004-07-16 2008-01-08 E.I. Du Pont De Nemours And Company Circuit for driving an electronic component and method of operating an electronic device having the circuit
KR100669739B1 (ko) * 2004-10-20 2007-01-16 삼성에스디아이 주식회사 평판표시장치의 트랩제거방법
KR100681023B1 (ko) * 2005-07-22 2007-02-09 엘지전자 주식회사 유기 전계발광표시장치 및 그 구동방법
KR101171188B1 (ko) 2005-11-22 2012-08-06 삼성전자주식회사 표시 장치 및 그 구동 방법
KR101302619B1 (ko) 2006-06-30 2013-09-03 엘지디스플레이 주식회사 유기전계 발광표시장치
TWI348677B (en) * 2006-09-12 2011-09-11 Ind Tech Res Inst System for increasing circuit reliability and method thereof
KR101322171B1 (ko) * 2006-10-17 2013-10-25 엘지디스플레이 주식회사 유기 발광다이오드 표시장치와 그 구동방법
KR101352168B1 (ko) * 2006-12-28 2014-01-16 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 구동방법
US8004479B2 (en) * 2007-11-28 2011-08-23 Global Oled Technology Llc Electroluminescent display with interleaved 3T1C compensation
KR101396077B1 (ko) * 2007-12-28 2014-05-15 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법
KR101296908B1 (ko) * 2010-08-26 2013-08-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 이를 이용한 입체영상 표시장치
KR101476880B1 (ko) * 2011-09-29 2014-12-29 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102184906B1 (ko) * 2014-10-22 2020-12-02 엘지디스플레이 주식회사 표시장치 및 제어장치
CN112331150A (zh) * 2020-11-05 2021-02-05 Tcl华星光电技术有限公司 显示装置及发光面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2890332A (en) * 1954-08-27 1959-06-09 Bendix Aviat Corp Electronic bias switch
US6486470B2 (en) * 1998-11-02 2002-11-26 1294339 Ontario, Inc. Compensation circuit for use in a high resolution amplified flat panel for radiation imaging
WO2001093346A2 (en) * 2000-05-31 2001-12-06 Board Of Regents, The University Of Texas System High brightness and low voltage operated leds based on inorganic salts as emitters and conductive materials as cathodic contacts
TW518642B (en) * 2000-06-27 2003-01-21 Semiconductor Energy Lab Level shifter
JP4593740B2 (ja) * 2000-07-28 2010-12-08 ルネサスエレクトロニクス株式会社 表示装置
JP2002244617A (ja) * 2001-02-15 2002-08-30 Sanyo Electric Co Ltd 有機ｅｌ画素回路
JPWO2002075709A1 (ja) * 2001-03-21 2004-07-08 キヤノン株式会社 アクティブマトリクス型発光素子の駆動回路
TW554558B (en) * 2001-07-16 2003-09-21 Semiconductor Energy Lab Light emitting device
JP4075505B2 (ja) * 2001-09-10 2008-04-16 セイコーエプソン株式会社 電子回路、電子装置、及び電子機器
WO2003065334A2 (en) * 2002-02-01 2003-08-07 Pioneer Corporation Light emitting circuit for organic electroluminescence element and display device
TWI227006B (en) * 2002-03-27 2005-01-21 Rohm Co Ltd Organic EL element drive circuit and organic EL display device
WO2004040543A2 (en) * 2002-10-31 2004-05-13 Casio Computer Co., Ltd. Display device and method for driving display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008530604A (ja) * 2005-02-10 2008-08-07 トムソン ライセンシング 画像表示装置及びこの装置の制御方法
JP2009518671A (ja) * 2005-12-08 2009-05-07 トムソン ライセンシング 発光ディスプレイおよびその制御方法
JP2014041376A (ja) * 2005-12-08 2014-03-06 Thomson Licensing 発光ディスプレイおよびその制御方法
US8816942B2 (en) 2005-12-08 2014-08-26 Thomson Licensing Luminous display and method for controlling the same
JPWO2008136229A1 (ja) * 2007-04-27 2010-07-29 京セラ株式会社 画像表示装置およびその駆動方法
JP5330232B2 (ja) * 2007-04-27 2013-10-30 エルジー ディスプレイ カンパニー リミテッド 画像表示装置およびその駆動方法
US8842112B2 (en) 2007-04-27 2014-09-23 Lg Display Co., Ltd. Image display device and driving method of the same
US10163387B2 (en) 2007-04-27 2018-12-25 Lg Display Co., Ltd. Image display device and driving method of the same

Also Published As

Publication number Publication date
CN100394468C (zh) 2008-06-11
CN1637814A (zh) 2005-07-13
JP4210243B2 (ja) 2009-01-14
TWI253035B (en) 2006-04-11
KR100568592B1 (ko) 2006-04-07
TW200521910A (en) 2005-07-01
US20050140599A1 (en) 2005-06-30
KR20050070342A (ko) 2005-07-07
US8068078B2 (en) 2011-11-29

Similar Documents

Publication Publication Date Title
JP5236156B2 (ja) 有機発光ダイオード表示装置
US7889160B2 (en) Organic light-emitting diode display device and driving method thereof
KR101194861B1 (ko) 유기발광다이오드 표시소자
US8674914B2 (en) Display device and method of driving the same
KR101285537B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
US20130162507A1 (en) Method and system for programming and driving active matrix light emitting device pixel having a controllable supply voltage
JP4210243B2 (ja) エレクトロルミネセンス表示装置とその駆動方法
US20030142509A1 (en) Intermittently light emitting display apparatus
US20080100609A1 (en) Organic light emitting diode display and driving method thereof
JP2012022330A (ja) エレクトロルミネセンス表示装置とその駆動方法
KR101058107B1 (ko) 화소 회로 및 이를 이용한 유기 발광 표시장치
JP4504803B2 (ja) エレクトロルミネセンス表示装置
KR101213837B1 (ko) 유기 전계발광 표시장치 및 그의 구동방법
KR101288595B1 (ko) 유기 발광다이오드 표시장치와 그 구동방법
KR101288596B1 (ko) 유기 발광다이오드 표시장치와 그 구동방법
KR20090057484A (ko) 유기발광다이오드 표시장치와 그 구동방법
KR101474023B1 (ko) 유기발광다이오드 표시장치
KR20070071524A (ko) 유기발광다이오드 표시소자의 구동방법 및 장치
JP2013047830A (ja) 表示装置および電子機器
KR100555310B1 (ko) 일렉트로-루미네센스 표시장치와 그의 구동방법
US20240233633A1 (en) Display device and method for driving same
WO2022054266A1 (ja) 表示装置およびその駆動方法
KR100923353B1 (ko) 일렉트로-루미네센스 표시장치 및 그 구동방법
KR100511787B1 (ko) 일렉트로-루미네센스 표시패널의 구동 장치 및 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081001

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081024

R150 Certificate of patent or registration of utility model

Ref document number: 4210243

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250