KR20230105714A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230105714A
KR20230105714A KR1020220000468A KR20220000468A KR20230105714A KR 20230105714 A KR20230105714 A KR 20230105714A KR 1020220000468 A KR1020220000468 A KR 1020220000468A KR 20220000468 A KR20220000468 A KR 20220000468A KR 20230105714 A KR20230105714 A KR 20230105714A
Authority
KR
South Korea
Prior art keywords
transistor
initialization
period
reference node
electrode
Prior art date
Application number
KR1020220000468A
Other languages
English (en)
Inventor
배민석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220000468A priority Critical patent/KR20230105714A/ko
Priority to US17/899,373 priority patent/US11922876B2/en
Priority to CN202310002627.XA priority patent/CN116386532A/zh
Publication of KR20230105714A publication Critical patent/KR20230105714A/ko
Priority to US18/368,575 priority patent/US20240005862A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치는 복수 개의 화소들을 포함하는 표시 패널을 포함하고, 화소들 중 하나는 제1 기준 노드에 연결되고 광을 발생하는 발광 소자, 전원 전압을 수신하는 전원 라인과 제1 기준 노드 사이에 접속된 구동 트랜지스터, 데이터 신호를 수신하는 데이터 라인과 구동 트랜지스터 사이에 접속되고, 스캔 신호를 수신하는 스캔 트랜지스터, 제1 기준 노드와 제2 기준 노드 사이에 접속되는 제1 커패시터 및 제1 기준 노드와 제2 기준 노드 사이에 접속되고, 공유 제어 신호를 수신하는 공유 트랜지스터를 포함하고, 상기 제1 커패시터와 상기 공유 트랜지스터는 상기 제1 기준 노드와 상기 제2 기준 노드 사이에서 직렬로 연결되며, 구동 트랜지스터의 제어 전극은, 제2 기준 노드에 연결된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 좀 더 구체적으로는 표시 품질의 신뢰성을 향상하기 위한 표시 장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시 장치들이 개발되고 있다.
이러한 표시 장치들의 사용 분야가 다양해짐에 따라 표시 장치들에 표시되는 영상을 표시하기 위한 표시 패널의 종류도 다양해지고 있다.
최근 들어, 표시 패널은 발광형 표시 패널을 포함하고, 발광형 표시 패널은 유기발광 표시 패널 또는 퀀텀닷 발광 표시 패널 등을 포함할 수 있다.
본 발명은 트랜지스터의 특성 변화와 무관하게 표시 품질의 신뢰성을 유지할 수 있는 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 복수 개의 화소들을 포함하는 표시 패널을 포함한다. 상기 화소들 중 하나는, 제1 기준 노드에 연결되고 광을 발생하는 발광 소자 및 전원 전압을 수신하는 전원 라인과 상기 제1 기준 노드 사이에 접속된 구동 트랜지스터를 포함한다. 상기 화소들 중 하나는 데이터 신호를 수신하는 데이터 라인과 상기 구동 트랜지스터 사이에 접속되고, 스캔 신호를 수신하는 스캔 트랜지스터를 포함한다. 상기 화소들 중 하나는 상기 제1 기준 노드와 제2 기준 노드 사이에 접속되는 제1 커패시터 및 상기 제1 기준 노드와 상기 제2 기준 노드 사이에 접속되고, 공유 제어 신호를 수신하는 공유 트랜지스터를 포함한다. 상기 제1 커패시터와 상기 공유 트랜지스터는 상기 제1 기준 노드와 상기 제2 기준 노드 사이에서 직렬로 연결된다. 상기 구동 트랜지스터의 제어 전극은 상기 제2 기준 노드에 연결된다.
본 발명의 일 실시예로 상기 하나의 화소는, 상기 제2 기준 노드와 기준 전압을 수신하는 기준 전압 라인 사이에 접속된 제2 커패시터를 더 포함한다.
본 발명의 일 실시예로 상기 기준 전압은 그라운드 전압일 수 있다.
본 발명의 일 실시예로 상기 구동 트랜지스터는 상기 전원 라인과 연결된 제1 전극, 상기 제1 기준 노드와 연결된 제2 전극 및 상기 제2 기준 노드와 연결된 제어 전극을 포함한다. 상기 스캔 트랜지스터는 상기 데이터 라인과 연결된 제1 전극, 상기 제1 기준 노드와 연결된 제2 전극 및 상기 스캔 신호를 수신하는 제어 전극을 포함한다. 상기 공유 트랜지스터는 상기 제1 기준 노드와 연결된 제1 전극, 상기 제1 커패시터와 연결된 제2 전극 및 상기 공유 제어 신호를 수신하는 제어 전극을 포함한다.
본 발명의 일 실시예로 상기 제1 커패시터는 상기 공유 트랜지스터의 상기 제2 전극과 연결된 제1 전극 및 상기 제2 기준 노드와 연결된 제2 전극을 포함한다. 상기 제2 커패시터는 상기 제2 기준 노드와 연결된 제1 전극 및 상기 기준 전압 라인과 연결된 제2 전극을 포함한다.
본 발명의 일 실시예로 상기 하나의 화소는, 상기 구동 트랜지스터와 상기 제2 기준 노드 사이에 접속된 보상 트랜지스터를 더 포함한다. 상기 보상 트랜지스터는 상기 구동 트랜지스터와 연결된 제1 전극, 상기 제2 기준 노드에 연결된 제2 전극 및 보상 스캔 신호를 수신하는 제어 전극을 포함한다.
본 발명의 일 실시예로 상기 하나의 화소는, 제1 초기화 전압을 수신하는 제1 초기화 라인과 상기 제1 기준 노드 사이에 접속된 제1 초기화 트랜지스터를 더 포함한다. 상기 제1 초기화 트랜지스터는 상기 제1 기준 노드와 연결된 제1 전극, 상기 제1 초기화 라인과 연결된 제2 전극 및 제1 초기화 스캔 신호를 수신하는 제어 전극을 포함한다.
본 발명의 일 실시예로 상기 하나의 화소는, 제2 초기화 전압을 수신하는 제2 초기화 라인과 상기 제2 기준 노드 사이에 접속된 제2 초기화 트랜지스터를 더 포함한다. 상기 제2 초기화 트랜지스터는 상기 제2 기준 노드와 연결된 제1 전극, 상기 제2 초기화 라인과 연결된 제2 전극 및 제2 초기화 스캔 신호를 수신하는 제어 전극을 포함한다.
본 발명의 일 실시예로 상기 하나의 화소는, 상기 전원 라인과 상기 구동 트랜지스터 사이에 접속된 발광 제어 트랜지스터를 더 포함한다. 상기 발광 제어 트랜지스터는 상기 전원 라인과 연결된 제1 전극, 상기 구동 트랜지스터와 연결된 제2 전극 및 발광 제어 신호를 수신하는 제어 전극을 포함한다.
본 발명의 일 실시예로 상기 스캔 신호는 상기 스캔 트랜지스터를 턴-온시키는 스캔 구간을 포함한다. 상기 보상 스캔 신호는 상기 보상 트랜지스터를 턴-온시키는 보상 구간을 포함한다. 한 프레임 내에서 상기 스캔 구간과 상기 보상 구간은 중첩된다.
본 발명의 일 실시예로 상기 제1 초기화 스캔 신호는 상기 제1 초기화 트랜지스터를 턴-온시키는 제1 초기화 구간을 포함한다. 상기 제2 초기화 스캔 신호는 상기 제2 초기화 트랜지스터를 턴-온시키는 제2 초기화 구간을 포함한다. 상기 한 프레임 내에서, 상기 제2 초기화 구간은 상기 스캔 구간 및 상기 보상 구간보다 앞서고, 상기 제1 초기화 구간은 상기 스캔 구간 및 상기 보상 구간보다 뒤쳐진다.
본 발명의 일 실시예로 상기 제1 초기화 스캔 신호는 상기 제1 초기화 트랜지스터를 턴-온시키는 제3 초기화 구간을 더 포함한다. 상기 한 프레임 내에서, 상기 제3 초기화 구간은 상기 스캔 구간 및 상기 보상 구간보다 앞선다.
본 발명의 일 실시예로 상기 공유 제어 신호는 상기 공유 트랜지스터를 턴-온시키는 공유 구간을 포함한다. 상기 한 프레임 내에서, 상기 공유 구간은 상기 제1 초기화 구간보다 뒤쳐진다.
본 발명의 일 실시예로 상기 발광 제어 신호는 상기 발광 제어 트랜지스터를 턴-온시키는 발광 구간을 포함한다. 상기 한 프레임 내에서, 상기 발광 구간은 상기 제1 초기화 구간보다 뒤쳐진다.
본 발명의 일 실시예로 상기 한 프레임 내에서, 상기 공유 구간과 상기 발광 구간은 중첩된다.
본 발명의 일 실시예에 따른 표시 장치는 복수 개의 화소들을 포함하는 표시 패널을 포함한다. 상기 화소들 중 하나는, 제1 기준 노드에 연결되고 광을 발생하는 발광 소자 및 전원 전압을 수신하는 전원 라인과 상기 제1 기준 노드 사이에 접속된 구동 트랜지스터를 포함한다. 상기 화소들 중 하나는, 데이터 라인과 상기 구동 트랜지스터 사이에 접속되고, 스캔 신호를 수신하는 제어 전극을 포함하는 스캔 트랜지스터를 포함한다. 상기 화소들 중 하나는, 상기 제1 기준 노드와 제2 기준 노드 사이에 연결되는 제1 커패시터 및 상기 제1 기준 노드와 상기 제2 기준 노드 사이에 접속되고, 공유 제어 신호를 수신하는 공유 트랜지스터를 포함한다. 상기 스캔 신호는 상기 스캔 트랜지스터를 각각 턴-온시키는 스캔 구간 및 제1 초기화 구간을 포함한다. 상기 스캔 구간동안 상기 데이터 라인에는 데이터 신호가 인가되고, 상기 제1 초기화 구간동안 상기 데이터 라인에는 제1 초기화 전압이 인가된다. 상기 제1 커패시터와 상기 공유 트랜지스터는 상기 제1 기준 노드와 상기 제2 기준 노드 사이에서 직렬로 연결된다. 상기 구동 트랜지스터의 제어 전극은 상기 제2 기준 노드에 연결된다.
본 발명의 일 실시예로 상기 하나의 화소는, 상기 제2 기준 노드와 기준 전압을 수신하는 기준 전압 라인 사이에 연결된 제2 커패시터를 더 포함한다. 상기 공유 트랜지스터는 상기 제1 기준 노드와 연결된 제1 전극, 상기 제1 커패시터와 연결된 제2 전극 및 상기 제어 전극을 포함한다. 상기 제1 커패시터는 상기 공유 트랜지스터의 상기 제2 전극과 연결된 제1 전극 및 상기 제2 기준 노드와 연결된 제2 전극을 포함한다. 상기 제2 커패시터는 상기 제2 기준 노드와 연결된 제1 전극 및 상기 기준 전압 라인과 연결된 제2 전극을 포함한다.
본 발명의 일 실시예로 상기 하나의 화소는 상기 전원 라인과 상기 구동 트랜지스터 사이에 접속된 발광 제어 트랜지스터를 더 포함한다. 상기 발광 제어 트랜지스터는 상기 전원 라인과 연결된 제1 전극, 상기 구동 트랜지스터와 연결된 제2 전극 및 발광 제어 신호를 수신하는 제어 전극을 포함한다. 상기 공유 제어 신호는 상기 공유 트랜지스터를 턴-온시키는 공유 구간을 포함한다. 상기 발광 제어 신호는 상기 발광 제어 트랜지스터를 턴-온 시키는 발광 구간을 포함한다. 한 프레임 내에서, 상기 스캔 구간은 상기 제1 초기화 구간보다 앞서고, 상기 제1 초기화 구간은 상기 공유 구간 및 상기 발광 구간보다 앞선다. 상기 한 프레임 내에서, 상기 공유 구간과 상기 발광 구간은 중첩된다.
본 발명의 일 실시예로 상기 하나의 화소는 상기 구동 트랜지스터와 상기 제2 기준 노드 사이에 접속된 보상 트랜지스터를 더 포함한다. 상기 보상 트랜지스터는 상기 구동 트랜지스터와 연결된 제1 전극, 상기 제2 기준 노드에 연결된 제2 전극 및 보상 스캔 신호를 수신하는 제어 전극을 포함한다. 상기 보상 스캔 신호는 상기 보상 트랜지스터를 턴-온 시키는 보상 구간을 포함한다. 상기 한 프레임 내에서, 상기 보상 구간은 상기 제1 초기화 구간보다 앞서고, 상기 보상 구간과 상기 스캔 구간은 중첩된다.
본 발명의 일 실시예로 상기 하나의 화소는, 제2 초기화 전압을 수신하는 초기화 라인과 상기 제2 기준 노드 사이에 접속된 초기화 트랜지스터를 더 포함한다. 상기 초기화 트랜지스터는 상기 제2 기준 노드와 연결된 제1 전극, 상기 초기화 라인과 연결된 제2 전극 및 초기화 스캔 신호를 수신하는 제어 전극을 포함한다. 상기 초기화 스캔 신호는, 상기 제1 초기화 트랜지스터를 턴-온 시키는 제2 초기화 구간을 포함한다. 상기 한 프레임 내에서, 상기 제2 초기화 구간은 상기 보상 구간 및 상기 스캔 구간보다 앞선다.
본 발명에 따르면, 발광 소자를 구동하기 위한 트랜지스터의 특성 변화와 무관하게 표시 장치의 표시 품질의 신뢰성을 유지할 수 있다. 구체적으로, 트랜지스터의 모빌리티(mobility)에 대응하여 발광 소자로 흐르는 전류의 크기가 결정되도록 하여 트랜지스터의 모빌리티 변화와 무관하게 발광 소자에서 발광되는 양을 일정하게 유지할 수 있다. 또한, 트랜지스터의 문턱 전압(threshold voltage)와 무관하게 발광 소자로 흐르는 전류의 크기가 결정되도록 하여 트랜지스터의 문턱 전압의 변화와 무관하게 발광 소자에서 발광되는 양을 일정하게 유지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 3은 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 화소의 동작을 설명하기 위한 회로도들이다.
도 5는 도 3에 도시된 화소를 구동하기 위한 구동신호들의 파형도이다.
도 6은 본 발명의 일 실시예에 따른 화소의 회로도들이다.
도 7은 본 발명의 일 실시예에 따른 화소의 회로도들이다.
도 8은 도 7에 도시된 화소를 구동하기 위한 구동신호들의 파형도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1을 참조하면, 표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 도1 에는 표시 장치(DD)가 스마트폰인 것을 예시적으로 도시하였다. 그러나, 본 발명은 이에 제한되지 않으며, 표시 장치(DD)는 텔레비전, 모니터 등과 같은 대형 표시 장치를 비롯하여, 태블릿, 노트북, 자동차 내비게이션, 게임기 등과 같은 중소형 표시 장치일 수 있다. 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 형태의 표시 장치를 포함할 수 있음은 물론이다.
표시 장치(DD)는 제1 방향(DR1)으로 장변을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 단변을 갖으며, 꼭지점들이 둥근 사각 형상을 갖는다. 그러나, 표시 장치(DD)의 형상은 이에 한정되지 않고, 다양한 형상의 표시 장치(DD)가 제공될 수 있다. 표시 장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(IS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(IS)은 표시 장치(DD)의 전면(front surface)과 대응될 수 있다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다.
제3 방향(DR3)에서의 전면과 배면 사이의 이격 거리는 표시 장치(DD)의 제3 방향(DR3)에서의 두께와 대응될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
표시 장치(DD)의 표시면(IS)은 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 투과 영역(TA)은 영상(IM)이 표시되는 영역일 수 있다. 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인한다. 본 실시예에서, 투과 영역(TA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA)에 인접한다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 이에 따라, 투과 영역(TA)의 형상은 실질적으로 베젤 영역(BZA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 표시 장치(DD)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
표시 장치(DD)는 윈도우(WM) 및 외부 케이스(EDC)를 포함한다. 윈도우(WM)는 영상(IM)을 출사할 수 있는 투명한 물질로 이루어질 수 있다. 예를 들어, 유리, 사파이어, 플라스틱 등으로 구성될 수 있다. 외부 케이스(EDC)는 윈도우(WM)와 결합되어 표시 장치(DD)의 외관을 정의할 수 있다. 외부 케이스(EDC)는 외부로부터 표시 장치(DD)로 가해지는 충격을 흡수하며, 표시 장치(DD)로 침투되는 이물질/수분 등을 방지하여 외부 케이스(EDC)에 수용된 구성들을 보호한다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 2를 참조하면, 표시 장치(DD)는 표시 패널(DP), 컨트롤러(CP), 소스 구동 블럭(SDB), 게이트 구동 블럭(GDB) 및 전압 생성 블럭(VGB)을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있다. 그 일 예로 표시 패널(DP)은 유기 발광 표시 패널, 무기 발광 표시 패널 또는 퀀텀닷(quantum dot) 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 무기 발광 표시 패널의 발광층은 무기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 본 실시예에서 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
본 발명의 일 예로, 표시 패널(DP)은 복수 개의 화소들(PX), 복수 개의 스캔 라인들(SSL), 복수 개의 제1 초기화 스캔 라인들(ISL1), 복수 개의 제2 초기화 스캔 라인들(ISL2), 복수 개의 공유 제어 라인들(SCL), 복수 개의 보상 스캔 라인들(CSL), 복수 개의 발광 제어 라인들(ECL) 및 복수 개의 데이터 라인들(DL)을 포함한다.
스캔 라인들(SSL), 제1 초기화 스캔 라인들(ISL1), 제2 초기화 스캔 라인들(ISL2), 공유 제어 라인들(SCL), 보상 스캔 라인들(CSL) 및 발광 제어 라인들(ECL)은 각각 게이트 구동 블럭(GDB)으로부터 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 서로 이격되어 배열된다. 데이터 라인들(DL)은 소스 구동 블럭(SDB)으로부터 제1 방향(DR1)으로 연장되고, 제2 방향(DR2)으로 서로 이격되어 배열된다.
화소들(PX) 각각은 스캔 라인들(SSL) 중 대응되는 하나의 스캔 라인, 제1 초기화 스캔 라인들(ISL1) 중 대응되는 하나의 제1 초기화 스캔 라인, 제2 초기화 스캔 라인들(ISL2) 중 대응되는 하나의 제2 초기화 스캔 라인, 공유 제어 라인들(SCL) 중 대응되는 하나의 공유 제어 라인, 보상 스캔 라인들(CSL) 중 대응되는 하나의 보상 스캔 라인 및 발광 제어 라인들(ECL) 중 대응되는 하나의 발광 제어 라인에 전기적으로 연결된다. 또한, 화소들(PX) 각각은 데이터 라인들(DL) 중 대응되는 하나의 데이터 라인에 전기적으로 연결된다. 다만, 화소들(PX)의 구동회로의 구성에 따라, 화소들(PX)과 스캔 라인들(SSL), 제1 초기화 스캔 라인들(ISL1), 제2 초기화 스캔 라인들(ISL2), 공유 제어 라인들(SCL), 보상 스캔 라인들(CSL), 발광 제어 라인들(ECL) 및 데이터 라인들(DL)과의 연결 관계는 변경될 수 있다.
화소들(PX) 각각은 컬러광을 생성하는 발광 소자(ED, 도 3 참조)를 포함할 수 있다. 예컨대, 화소들(PX)은 레드 컬러광을 생성하는 레드 화소들, 그린 컬러광을 생성하는 그린 화소들, 및 블루 컬러광을 생성하는 블루 화소들을 포함할 수 있다. 레드 화소의 발광 소자, 그린 화소의 발광 소자 및 블루 화소의 발광 소자는 서로 다른 물질의 발광층을 포함할 수 있다. 본 발명의 일 예로, 화소들(PX) 각각은 백색 컬러광을 생성하는 백색 화소들을 포함할 수도 있다.
컨트롤러(CP)는 외부로부터 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 컨트롤러(CP)는 소스 구동 블럭(SDB)과의 인터페이스(interface) 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환하여 영상 데이터(IMD)를 생성한다. 컨트롤러(CP)는 제어 신호(CTRL)에 기초하여 소스 구동 신호(SDS), 게이트 제어 신호(GDS) 및 전압 제어 신호(VCS)를 생성한다. 본 발명의 일 예로, 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호 및 메인 클럭 등을 포함할 수 있다.
컨트롤러(CP)는 영상 데이터(IMD) 및 소스 구동 신호(SDS)를 소스 구동 블럭(SDB)에 송신한다. 소스 구동 신호(SDS)는 소스 구동 블럭(SDB)의 동작을 개시하는 수평 시작 신호를 포함할 수 있다. 소스 구동 블럭(SDB)은 소스 구동 신호(SDS)에 응답하여, 영상 데이터(IMD)에 기초한 데이터 신호(DS)를 생성한다. 소스 구동 블럭(SDB)은 데이터 신호(DS)를 복수 개의 데이터 라인들(DL)에 출력한다. 데이터 신호(DS)는 영상 데이터(IMD)의 계조 값에 대응하는 아날로그 전압일 수 있다.
컨트롤러(CP)는 전압 제어 신호(VCS)를 전압 생성 블럭(VGB)으로 송신한다. 전압 생성 블럭(VGB)은 전압 제어 신호(VCS)를 토대로 표시 패널(DP)의 동작에 필요한 전압들을 생성한다. 본 발명의 일 예로, 전압 생성 블럭(VGB)은 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 제1 초기화 전압(Vinit1) 및 제2 초기화 전압(Vinit2)을 생성한다. 본 발명의 일 예로, 제1 전원 전압(ELVDD)의 전압 레벨은 제2 전원 전압(ELVSS)의 전압 레벨보다 크다. 본 발명의 일 예로, 제1 전원 전압(ELVDD)의 전압 레벨은 대략 4V 내지 7V일 수 있다. 제2 전원 전압(ELVSS)의 전압 레벨은 대략 0V 내지 -3V일 수 있다. 제1 초기화 전압(Vinit1)의 전압 레벨은 대략 -3.5V 내지 -5V일 수 있다. 제2 초기화 전압(Vinit2)의 전압 레벨은 대략 -3.5V 내지 -5V일 수 있다. 본 발명의 일 예로, 제1 초기화 전압(Vinit1)과 제2 초기화 전압(Vinit2)은 동일한 전압 레벨을 가질 수도 있다. 다만, 본 발명은 이에 제한되지 않고, 화소들(PX)의 구동회로의 구성 또는 화소들(PX) 각각에 포함된 발광 소자(ED)의 특성 등에 따라 전압 생성 블럭(VGB)이 생성하는 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 제1 초기화 전압(Vinit1) 및 제2 초기화 전압(Vinit2)의 전압 레벨은 변경될 수 있다.
전압 생성 블럭(VGB)은 표시 패널(DP)에 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 제1 초기화 전압(Vinit1) 및 제2 초기화 전압(Vinit2)을 인가한다.
컨트롤러(CP)는 게이트 제어 신호(GDS)를 게이트 구동 블럭(GDB)으로 송신한다. 게이트 구동 블럭(GDB)은 게이트 제어 신호(GDS)를 토대로 복수의 구동 신호들(SS, ISS1, ISS2, SCS, CSS, ECS)을 생성한다.
구동 신호들(SS, ISS1, ISS2, SCS, CSS, ECS)은 복수의 스캔 신호들(SS), 복수의 제1 초기화 스캔 신호들(ISS1), 복수의 제2 초기화 스캔 신호들(ISS2), 복수의 공유 제어 신호들(SCS), 복수의 보상 스캔 신호들(CSS) 및 복수의 발광 제어 신호들(ECS)을 포함한다.
게이트 구동 블럭(GDB)은 스캔 신호들(SS)을 스캔 라인들(SSL)에 각각 출력한다. 게이트 구동 블럭(GDB)은 제1 초기화 스캔 신호들(ISS1)을 제1 초기화 스캔 라인들(ISL1)에 각각 출력한다. 게이트 구동 블럭(GDB)은 제2 초기화 스캔 신호들(ISS2)을 제2 초기화 스캔 라인들(ISL2)에 각각 출력한다. 게이트 구동 블럭(GDB)은 공유 제어 신호들(SCS)을 공유 제어 라인들(SCL)에 각각 출력한다. 게이트 구동 블럭(GDB)은 보상 스캔 신호들(CSS)을 보상 스캔 라인들(CSL)에 각각 출력한다.
본 발명의 일 예로, 게이트 구동 블럭(GDB)은 표시 패널(DP)에 내장될 수 있다. 즉, 표시 패널(DP)에 화소들(PX)을 형성하는 박막 공정을 통해 게이트 구동 블럭(GDB)은 표시 패널(DP)에 직접 형성될 수 있다.
도 3은 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 2 및 도 3을 참조하면, 도 3에는 표시 패널(DP)에 포함된 복수의 화소들(PX) 중 i번째 스캔 라인(SSLi) 및 j번째 데이터 라인(DLj)에 연결된 화소(PXij)가 예시적으로 도시된다.
도 2 및 도 3을 참조하면, 화소들(PX) 각각은 제1 전원 라인(RL1), 제2 전원 라인(RL2), 제1 초기화 전원 라인(VIL1), 제2 초기화 전원 라인(VIL2) 및 기준 전원 라인(VRL)과 연결된다. 제1 전원 라인(RL1)은 전압 생성 블럭(VGB)으로부터 제1 전원 전압(ELVDD)을 수신한다. 제2 전원 라인(RL2)은 전압 생성 블럭(VGB)으로부터 제2 전원 전압(ELVSS)을 수신한다. 제1 초기화 전원 라인(VIL1)은 전압 생성 블럭(VGB)으로부터 제1 초기화 전압(Vinit1)을 수신한다. 제2 초기화 전원 라인(VIL2)은 전압 생성 블럭(VGB)으로부터 제2 초기화 전압(Vinit2)을 수신한다.
본 발명의 일 예로, 화소(PXij)는 제1 내지 제7 트랜지스터들(T1~T7), 제1 커패시터(Cst1), 제2 커패시터(Cst2) 및 발광 소자(ED)를 포함한다. 본 발명의 일 예로, 제1 내지 제7 트랜지스터들(T1~T7)은 N 타입(n-channel MOSFET)으로 구비될 수 있다. 또한, 본 발명의 일 예로, 제1 내지 제7 트랜지스터들(T1~T7) 중 일부는 N 타입(n-channel MOSFET)으로 구비되고, 나머지는 P 타입(p-channel MOSFET)으로 구비될 수 있다. 구체적으로, 1 내지 제7 트랜지스터들(T1 내지 T7) 중 제3 및 제 4 트랜지스터들(T3, T4)는 N 타입으로 구비되며, 나머지 트랜지스터들(T1, T2, T5, T6)은 P 타입으로 구비될 수 있다. 다만, 본 발명은 이에 제한되지 않고, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 제1, 제3 및 제4 트랜지스터들(T1, T3, T4)은 N 타입으로 구비되고, 나머지 트랜지스터들은 P 타입으로 구비될 수 있다. 본 실시예에서 제1 내지 제7 트랜지스터들(T1~T7) 각각은 N타입의 트랜지스터인 것으로 설명된다.
본 발명의 일 예로, 제1 내지 제7 트랜지스터들(T1~T7)은 산화물 반도체층을 갖는 트랜지스터들일 수 있다. 본 발명의 일 예로, 금속 산화물 반도체는 결정질 또는 비정질 산화물 반도체를 포함할 수 있다. 예를 들어, 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속 산화물 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속과 이들의 산화물의 혼합물을 포함할 수 있다. 산화물 반도체는 인듐-주석 산화물(ITO), 인듐-갈륨-아연 산화물(IGZO), 아연 산화물(ZnO), 인듐-아연 산화물(IZnO), 아연-인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐-아연-주석 산화물(IZTO), 아연-주석 산화물(ZTO) 등을 포함할 수 있다. 본 발명은 이에 제한되지 않고, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나는 저온 폴리 실리콘(low-temperature polycrystalline silicon) 반도체층을 갖는 트랜지스터일 수 있고, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나는 산화물 반도체층을 갖는 트랜지스터일 수 있다. 본 발명의 일 예로, 제1 트랜지스터(T1)는 산화물 반도체층을 갖는 트랜지스터들이고, 제2 내지 7 트랜지스터들(T2, T3, T4, T5, T6, T7)은 저온 폴리 실리콘 반도체층을 갖는 트랜지스터들일 수 있다.
본 명세서에서 “트랜지스터가 신호라인에 접속된다”는 “트랜지스터의 소스 전극, 드레인 전극, 게이트 전극 중 어느 하나의 전극이 신호 라인과 일체의 형상을 갖거나, 연결전극을 통해서 연결된 것”을 의미한다. 또한, “트랜지스터가 다른 트랜지스터와 전기적으로 연결된다”는 것은 “트랜지스터의 소스 전극, 드레인 전극, 게이트 전극 중 어느 하나의 전극이 다른 트랜지스터의 소스 전극, 드레인 전극, 게이트 전극 중 어느 하나의 전극과 일체의 형상을 갖거나, 연결전극을 통해서 연결된 것”을 의미한다.
이하, 제1 내지 제7 트랜지스터들(T1~T7)은 각각 제1 전극, 제2 전극 및 제어 전극을 포함한다.
제1 트랜지스터(T1)는 제1 전원 전압(ELVDD)을 수신하는 제1 전원 라인(RL1)과 제1 기준 노드(RN1) 사이에 접속된다. 제1 트랜지스터(T1)의 제1 전극(EL1_1)은 제1 전원 라인(RL1)과 전기적으로 연결된다. 제1 트랜지스터(T1)의 제2 전극(EL2_1)은 제1 기준 노드(RN1)와 전기적으로 연결된다. 제1 트랜지스터(T1)의 제어 전극(CE1)은 제2 기준 노드(RN2)와 전기적으로 연결된다. 이하, 제1 트랜지스터(T1)는 구동 트랜지스터(T1)로 지칭될 수 있다.
제2 트랜지스터(T2)는 j번째 데이터 라인(DLj)과 구동 트랜지스터(T1) 사이에 접속된다. 제2 트랜지스터(T2)의 제1 전극(EL1_2)은 j번째 데이터 라인(DLj)에 전기적으로 연결된다. 제2 트랜지스터(T2)의 제2 전극(EL2_2)은 구동 트랜지스터(T1)의 제2 전극(EL2_1)에 전기적으로 연결된다. 본 실시예에서 제2 트랜지스터(T2)의 제어 전극(CE2)은 i번째 스캔 라인(SSLi)에 전기적으로 연결된다. 본 발명의 일 예로, i번째 스캔 신호(SSi)는 i번째 스캔 라인(SSLi)을 통해 제2 트랜지스터(T2)의 제어 전극(CE2)으로 전달될 수 있다. 데이터 신호(DSj)는 j번째 데이터 라인(DLj)을 통해 제2 트랜지스터(T2)의 제2 전극(EL2_2)으로 전달될 수 있다. 이하, 제2 트랜지스터(T2)는 스캔 트랜지스터(T2)로 지칭될 수 있다.
제3 트랜지스터(T3)는 제1 기준 노드(RN1)와 제1 커패시터(Cst1) 사이에 접속된다. 제3 트랜지스터(T3)의 제1 전극(EL1_3)은 제1 기준 노드(RN1)에 전기적으로 연결되고, 제3 트랜지스터(T3)의 제2 전극(EL2_3)은 제1 커패시터(Cst1)에 전기적으로 연결된다. 제3 트랜지스터(T3)의 제어 전극(CE3)은 i번째 공유 제어 라인(SCLi)에 전기적으로 연결된다. 본 발명의 일 예로, i번째 공유 제어 신호(SCSi)는 i번째 공유 제어 라인(SCLi)을 통해 제3 트랜지스터(T3)의 제어 전극(CE3)으로 전달될 수 있다. 이하, 제3 트랜지스터(T3)는 공유 제어 트랜지스터(T3)로 지칭될 수 있다.
제1 커패시터(Cst1)는 제1 기준 노드(RN1)와 제2 기준 노드(RN2) 사이에 접속된다. 구체적으로, 제1 커패시터(Cst1)는 공유 제어 트랜지스터(T3)와 제2 기준 노드(RN2) 사이에 접속된다. 제1 커패시터(Cst1)는 공유 제어 트랜지스터(T3)의 제2 전극(EL2_3)과 연결된 제1 전극(Cst1_1) 및 제2 기준 노드(RN2)와 연결된 제2 전극(Cst1_2)을 포함한다.
제2 커패시터(Cst2)는 제2 기준 노드(RN2)와 기준 전압을 수신하는 기준 전압 라인(VRL) 사이에 접속된다. 제2 커패시터(Cst2)는 제2 기준 노드(RN2)와 연결된 제1 전극(Cst2_1) 및 기준 전압 라인(VRL)과 연결된 제2 전극(Cst2_2)을 포함한다. 본 발명의 일 예로, 기준 전압은 그라운드 전압일 수 있다.
제4 트랜지스터(T4)는 구동 트랜지스터(T1)와 제2 기준 노드(RN2) 사이에 접속된다. 제4 트랜지스터(T4)의 제1 전극(EL1_4)은 구동 트랜지스터(T1)의 제1 전극(EL1_1)에 전기적으로 연결된다. 제4 트랜지스터(T4)의 제2 전극(EL2_4)은 제2 기준 노드(RN2)에 전기적으로 연결된다. 제4 트랜지스터(T4)의 제어 전극(CE4)은 i번째 보상 스캔 라인(CSLi)에 전기적으로 연결될 수 있다. 본 발명의 일 예로, i번째 보상 스캔 신호(CSSi)는 i번째 보상 스캔 라인(CSLi)을 통해 제4 트랜지스터(T4)의 제어 전극(CE4)으로 전달될 수 있다. 이하, 제4 트랜지스터(T4)는 보상 트랜지스터(T4)로 지칭될 수 있다. 본 실시예에서, 보상 트랜지스터(T4)는 복수 개의 게이트를 포함할 수 있다. 보상 트랜지스터(T4)는 복수 개의 게이트를 가짐으로써 화소(PXij)의 누설전류를 감소시킬 수 있다.
제5 트랜지스터(T5)는 제1 초기화 전압(Vinit1)을 수신하는 제1 초기화 라인(VIL1)과 제1 기준 노드(RN1) 사이에 접속된다. 제5 트랜지스터(T5)의 제1 전극(EL1_5)은 제1 기준 노드(RN1)에 전기적으로 연결된다. 제5 트랜지스터(T5)의 제2 전극(EL2_5)은 제1 초기화 라인(VIL1)에 전기적으로 연결된다. 제5 트랜지스터(T5)의 제어 전극(CE5)은 i번째 제1 초기화 스캔 라인(ISL1i)에 전기적으로 연결될 수 있다. 본 발명의 일 예로, i번째 제1 초기화 스캔 신호(ISS1i)는 i번째 제1 초기화 스캔 라인(ISL1i)을 통해 제5 트랜지스터(T5)의 제어 전극(CE5)으로 전달될 수 있다. 이하, 제5 트랜지스터(T5)는 제1 초기화 트랜지스터(T5)로 지칭될 수 있다.
제6 트랜지스터(T6)는 제2 기준 노드(RN2)와 제2 초기화 전압(Vinit2)을 수신하는 제2 초기화 라인(VIL2) 사이에 접속된다. 제6 트랜지스터(T6)의 제1 전극(EL1_6)은 제2 기준 노드(RN2)에 전기적으로 연결된다. 제6 트랜지스터(T6)의 제2 전극(EL2_6)은 제2 초기화 라인(VIL2)에 전기적으로 연결된다. 제6 트랜지스터(T6)의 제어 전극(CE6)은 i번째 제2 초기화 스캔 라인(ISL2i)에 전기적으로 연결될 수 있다. 본 발명의 일 예로, i번째 제2 초기화 스캔 신호(ISS2i)는 i번째 제2 초기화 스캔 라인(ISL2i)을 통해 제6 트랜지스터(T6)의 제어 전극(CE6)으로 전달될 수 있다. 이하, 제6 트랜지스터(T6)는 제2 초기화 트랜지스터(T6)로 지칭될 수 있다.
제7 트랜지스터(T7)는 제1 전원 라인(RL1)과 구동 트랜지스터(T1) 사이에 접속된다. 제7 트랜지스터(T7)의 제1 전극(EL1_7)은 제1 전원 라인(RL1)에 전기적으로 연결된다. 제7 트랜지스터(T7)의 제2 전극(EL2_7)은 구동 트랜지스터(T1)의 제1 전극(EL1_1)에 전기적으로 연결된다. 제7 트랜지스터(T7)의 제어 전극(CE7)은 i번째 발광 제어 라인(ECLi)에 전기적으로 연결될 수 있다. i번째 발광 제어 신호(ECSi)는 i번째 발광 제어 라인(ECLi)을 통해 제7 트랜지스터(T7)의 제어 전극(CE7)으로 전달될 수 있다. 이하, 제7 트랜지스터(T7)는 발광 제어 트랜지스터(T7)로 지칭될 수 있다. 본 발명의 일 예로, i번째 발광 제어 라인(ECLi)으로 제공되는 i번째 발광 제어 신호(ECSi)는, i번째 공유 제어 라인(SCLi)으로 제공되는 i번째 공유 제어 신호(SCSi)와 동일한 신호일 수 있다.
발광 소자(ED)는 제1 기준 노드(RN1)와 제2 전원 전압(ELVSS)을 수신하는 제2 전원 라인(RL2) 사이에 접속된다. 발광 소자(ED)는 구동 트랜지스터(T1)를 통해 흐르는 구동 전류(IED)를 받아 발광한다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 화소의 동작을 설명하기 위한 회로도들이다. 도 5는 도 3에 도시된 화소를 구동하기 위한 구동신호들의 파형도이다. 이하, 도 3에서 설명한 구성 및 신호와 동일한 구성 및 신호에 대해서는 동일한 도면 부호를 부여하고, 설명은 생략하기로 한다.
도 2 및 도 5를 참조하면, 게이트 구동 블럭(GDB)은 스캔 신호들(SS), 제1 초기화 스캔 신호들(ISS1), 제2 초기화 스캔 신호들(ISS2), 공유 제어 신호들(SCS), 보상 스캔 신호들(CSS) 및 발광 제어 신호들(ECS)을 순차적으로 표시 패널(DP)으로 송신한다. 스캔 신호들(SS), 제1 초기화 스캔 신호들(ISS1), 제2 초기화 스캔 신호들(ISS2), 공유 제어 신호들(SCS), 보상 스캔 신호들(CSS) 및 발광 제어 신호들(ECS) 각각은 일부 구간 동안에 하이 레벨을 갖고 일부 구간 동안 로우 레벨을 가질 수 있다. 이때, N타입의 트랜지스터들은 대응하는 신호가 하이 레벨을 가질 때 턴-온되고 P타입의 트랜지스터들은 대응하는 신호가 로우 레벨을 가질 때 턴-온된다. 이하, 도 3 내지 도 4d에서는 화소(PXij)에 포함된 트랜지스터들(T1~T7)이 N타입인 경우를 예로 들어 설명한다.
도 4a 및 도 5를 참조하면, 한 프레임(1 frame) 내에서, i번째 제2 초기화 스캔 신호(ISS2i)가 하이 레벨을 갖는 구간을 제2 초기화 구간(ISW2)이라 할 때, 제2 초기화 구간(ISW2)동안 제2 초기화 트랜지스터(T6)는 턴-온 된다. 제2 초기화 트랜지스터(T6)가 턴-온 되면, 제2 초기화 트랜지스터(T6)를 통해 제2 초기화 전압(Vinit2)이 제2 기준 노드(RN2)에 전달된다. 따라서 제2 기준 노드(RN2)가 제2 초기화 전압(Vinit2)으로 초기화 되고, 제2 기준 노드(RN2)와 전기적으로 연결된 구동 트랜지스터(T1)의 제어 전극(CE1)도 제2 초기화 전압(Vinit2)으로 초기화된다.
한 프레임(1 frame) 내에서, i번째 제1 초기화 스캔 신호(ISS1i)는 하이 레벨을 갖는 제1 초기화 구간(ISW1) 및 제3 초기화 구간(ISW3)을 포함한다. 제3 초기화 구간(ISW3)동안 제1 초기화 트랜지스터(T5)는 턴-온 된다. 제1 초기화 트랜지스터(T5)가 턴-온되면, 제1 초기화 트랜지스터(T5)를 통해 제1 초기화 전압(Vinit1)이 제1 기준 노드(RN1)에 전달된다. 따라서 제1 기준 노드(RN1)가 제1 초기화 전압(Vinit1)으로 초기화 되고, 제1 기준 노드(RN1)와 전기적으로 연결된 구동 트랜지스터(T1)의 제2 전극 전극(EL2_1) 및 발광 소자(ED)의 애노드도 제1 초기화 전압(Vinit1)으로 초기화된다.
도 4b 및 도 5를 참조하면, 한 프레임(1 frame) 내에서, i번째 스캔 신호(SSi)는 하이 레벨을 갖는 스캔 구간(SSW)을 포함한다. 스캔 구간(SSW)동안 스캔 트랜지스터(T2)는 턴-온 된다. 스캔 트랜지스터(T2)가 턴-온되면, 스캔 트랜지스터(T2)를 통해 데이터 신호(DSj)가 제1 기준 노드(RN1)에 전달된다. 따라서 제1 기준 노드(RN1)와 전기적으로 연결된 구동 트랜지스터(T1)의 제2 전극 전극(EL2_1)에 데이터 신호(DSj)가 전달된다.
한 프레임(1 frame) 내에서, i번째 보상 스캔 신호(CSSi)는 하이 레벨을 갖는 보상 구간(CSW)을 포함한다. 보상 구간(CSW)동안 보상 트랜지스터(T4)는 턴-온 된다. 보상 트랜지스터(T4)가 턴-온되면, 구동 트랜지스터(T1)는 턴-온 된 보상 트랜지스터(T4)에 의하여 다이오드 연결(diode connected)되고, 순방향으로 바이어스된다.
본 발명의 일 예로, 한 프레임(1 frame) 내에서 스캔 구간(SWW)과 보상 구간(CSW)은 중첩될 수 있다. 이 경우, 구동 트랜지스터(T1)의 제2 전극(EL2_1)에 인가된 데이터 신호(DSj)에 포함된 전위에서 구동 트랜지스터(T1)의 문턱 전압(threshold voltage, Vth)의 크기만큼이 감소한 보상 전압
Figure pat00001
이 보상 트랜지스터(T4)를 통해 구동 트랜지스터(T1)의 제1 전극(EL1_1) 및 제어 전극(CE1)에 인가된다. 이때, 제2 커패시터(Cst2)의 양단에는 보상 전압
Figure pat00002
과 그라운드 전압이 인가되고, 제2 커패시터(Cst2)에는 양단의 전압차
Figure pat00003
에 대응하는 전하가 저장될 수 있다.
본 발명의 일 예로, 한 프레임(1 frame) 내에서 제2 초기화 구간(ISW2) 및 제3 초기화 구간(ISW3)은 스캔 구간(SWW) 및 보상 구간(CSW)보다 앞설 수 있고, 제1 초기화 구간(ISW1)은 스캔 구간(SWW) 및 보상 구간(CSW)보다 뒤쳐질 수 있다.
도 4c 및 도 5를 참조하면, 제1 초기화 구간(ISW1)동안 제1 초기화 트랜지스터(T5)는 턴-온 된다. 제1 초기화 트랜지스터(T5)가 턴-온되면, 제1 초기화 트랜지스터(T5)를 통해 제1 초기화 전압(Vinit1)이 제1 기준 노드(RN1)에 전달된다. 따라서, 스캔 트랜지스터(T2)를 통해 데이터 신호(DSj)가 제공된 제1 기준 노드(RN1)에 제1 초기화 전압(Vinit1)을 제공할 수 있다.
도 4d 및 도 5를 참조하면, 한 프레임(1 frame) 내에서, i번째 발광 제어 신호(ECSi)가 하이 레벨을 갖는 구간을 발광 구간(ECW)이라 할 때, 발광 구간(ECW)동안 발광 제어 트랜지스터(T7)는 턴-온 된다. 발광 제어 트랜지스터(T7)가 턴-온 되면, 발광 제어 트랜지스터(T7)를 통해 제1 전원 전압(ELVDD)이 구동 트랜지스터(T1)의 제1 전극(EL1_1)에 인가된다. 이 경우, 구동 트랜지스터(T1)를 통하여 구동 트랜지스터(T1)의 제1 전극(EL1_1)의 전위와 제어 전극(CE1)의 전위의 차이에 따르는 구동 전류(IED)가 발생한다. 구동 전류(IED)는 구동 트랜지스터(T1)를 통하여 발광 소자(ED)에 전달된다. 발광 소자(ED)는 구동 전류(IED)를 받아 발광한다. 이때, 발광 제어 트랜지스터(T7)가 턴-온된 구간동안, 제2 커패시터(Cst2)에 저장된 전하를 통해 구동 트랜지스터(T1)가 턴-온 상태를 갖도록 하는 구동 트랜지스터(T1)의 제어 전극(CE1)의 전위가 유지될 수 있다. 본 발명의 일 예로, 한 프레임(1 frame) 내에서 발광 구간(ECW)은 제1 초기화 구간(ISW1)보다 뒤쳐질 수 있다.
또한, 한 프레임(1 frame) 내에서, i번째 공유 제어 신호(SCSi)가 하이 레벨을 갖는 구간을 공유 구간(SCW)이라 할 때, 공유 구간(SCW)동안 공유 제어 트랜지스터(T3)는 턴-온 된다. 턴-온된 발광 제어 트랜지스터(T7) 및 구동 트랜지스터(T1)를 통하여 흐르는 구동 전류(IED)에 의하여, 제1 기준 노드(RN1)에 전하가 쌓이게 된다. 구동 전류(IED)에 의해 전하가 쌓인 제1 기준 노드(RN1)의 전위는 발광 전압(VOLED, 미도시)라 지칭한다. 공유 제어 트랜지스터(T3)가 턴-온 되면, 직렬로 연결된 제1 및 제2 커패시터들(Cst1, Cst2)에 의하여 제1 기준 노드(RN1)에 쌓인 전하가 분배되고, 제2 기준 노드(RN2)에는
Figure pat00004
에 해당하는 전하가 분배된다. 따라서 제2 커패시터(Cst2)에는 보상 구간(CSW)에서 저장된 전하와 공유 구간(SCW)에서 분배된 전하가 더해진 합산 전하
Figure pat00005
가 저장된다. 구동 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(IED)는 아래의 수학식 1과 같이 정의된다.
[수학식 1]
Figure pat00006
여기서, α는 구동 트랜지스터(T1)에 포함된 반도체층의 면적 및 길이에 대응하는 상수이고, β는 구동 트랜지스터(T1)의 모빌리티(mobility) 특성을 나타내고, C1은 제1 커패시터(Cst1)의 커패시턴스(capacitance)이며, C2는 제2 커패시터(Cst2)의 커패시턴스이며, VOLED는 발광 전압이며, DSj는 데이터 신호이다. 본 발명의 일 예로, 한 프레임(1 frame) 내에서 공유 구간(SCW)은 제1 초기화 구간(ISW1)보다 뒤쳐질 수 있다. 한 프레임(1 frame) 내에서 공유 구간(SCW)은 발광 구간(ECW)과 중첩될 수 있다.
이때, 구동 트랜지스터(T1)의 모빌리티(β)가 커지면, 구동 트랜지스터(T1)를 통해 흐르는 전류의 크기가 커지고, 이에 따라 제1 기준 노드(RN1)에 쌓이는 전하의 양이 증가하여 발광 전압(VOLED)의 크기도 커진다. 이에 따라 구동 전류(IED)의 크기는 작아진다. 반면, 구동 트랜지스터(T1)의 모빌리티(β)가 작아지면, 구동 트랜지스터(T1)를 통해 흐르는 전류의 크기도 작아지고, 이에 따라 제1 기준 노드(RN1)에 쌓이는 전하의 양이 감소하여 발광 전압(VOLED)의 크기도 작아진다. 이에 따라 구동 전류(IED)의 크기는 커진다. 따라서, 본 발명은, 구동 트랜지스터(T1)의 모빌리티(β)의 크기와 구동 전류(IED)의 크기가 네거티브 피드백(negative feedback)을 통하여 결정되도록 하여, 구동 트랜지스터(T1)의 모빌리티의 변화와 무관하게 표시 패널(DP, 도 2 참조)에서 표시되는 영상(IM, 도 1 참조)의 표시 품질의 신뢰성을 유지할 수 있다.
또한, 본 발명의 구동 전류(IED)는 구동 트랜지스터(T1)의 문턱 전압(Vth)과 무관하게 결정되므로, 구동 트랜지스터(T1)의 문턱 전압(Vth)과 무관하게 표시 패널(DP)에서 표시되는 영상(IM)의 표시 품질의 신뢰성을 유지할 수 있다.
도 6은 본 발명의 일 실시예에 따른 화소의 회로도들이다. 이하, 도 3 내지 도 5를 참조하여 설명한 구성 및 신호와 동일한 구성 및 신호에 대하여는 동일한 도면 부호를 부여하고, 설명은 생략하기로 한다.
도 6을 참조하면, 제1 커패시터(Cst1)는 공유 제어 트랜지스터(T3)와 제2 기준 노드(RN2) 사이에 접속된다. 제1 커패시터(Cst1)는 공유 제어 트랜지스터(T3)의 제2 전극(EL2_3)과 연결된 제1 전극(CSt1_1) 및 제2 기준 노드(RN2)와 연결된 제2 전극(Cst1_2)을 포함한다.
제2 커패시터(Cst2_a)는 제2 기준 노드(RN2)와 기준 전압을 수신하는 기준 전압 라인(VRL_a) 사이에 접속된다. 본 발명의 일 예로, 기준 전압은 제1 전원 전압(ELVDD)일 수 있다. 제2 커패시터(Cst2_a)는 제2 기준 노드(RN2)와 연결된 제1 전극(Cst2_1a) 및 기준 전압 라인(VRL_a)과 연결된 제2 전극(Cst2_2a)을 포함한다.
도 5 및 도 6을 참조하면, 제2 커패시터(Cst2_a)가 제1 전원 전압(ELVDD)을 수신하는 기준 전압 라인(VRL_a)에 연결될 경우, 스캔 구간(SWW) 및 보상 구간(CSW)에서 제2 커패시터(Cst2)에는 양단의 전압차
Figure pat00007
에 대응하는 전하가 저장될 수 있다. 또한, 발광 구간(ECW) 및 공유 구간(SCW)에서 제2 기준 노드(RN2)에는
Figure pat00008
에 해당하는 전하가 분배되고, 제2 커패시터(Cst2_a)는
Figure pat00009
에 해당하는 전하가 저장된다.
이때, 구동 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(IED)는 아래의 수학식 2과 같이 정의된다.
[수학식 2]
Figure pat00010
여기서, α는 구동 트랜지스터(T1)에 포함된 반도체층의 면적 및 길이에 대응하는 상수이고, β는 구동 트랜지스터(T1)의 모빌리티(mobility) 특성을 나타내고, C1은 제1 커패시터(Cst1)의 커패시턴스(capacitance)이며, C2는 제2 커패시터(Cst2_a)의 커패시턴스이며, VOLED는 발광 전압이며, ELVDD는 제1 전원 전압이며 DSj는 데이터 신호이다.
다만, 본 발명은 이에 제한되지 않고, 다만, 본 발명은 이에 제한되지 않고, 기준 전압은 제2 전원 전압(ELVSS), 제1 초기화 전압(Vinit1) 및 제2 초기화 전압(Vinit2) 중 어느 하나의 전압일 수도 있다. 이 경우, 제2 커패시터(Cst2_a)에 저장되는 전하의 크기 및 구동 전류(IED)의 크기는 기준 전압 라인(VRL_a)에 인가되는 기준 전압의 종류 및 해당하는 크기에 대응하여 달라질 수 있다.
도 7은 본 발명의 일 실시예에 따른 화소의 회로도들이다. 도 8은 도 7에 도시된 화소를 구동하기 위한 구동신호들의 파형도이다.
도 7을 참조하면, 화소(PXij)는 제1 내지 제6 트랜지스터들(T1_a~T6_a), 제1 커패시터(Cst1_a), 제2 커패시터(Cst2_a) 및 발광 소자(ED_a)를 포함한다. 본 실시예에서 제1 내지 제6 트랜지스터들(T1_a~T6_a) 각각은 N타입의 트랜지스터인 것으로 설명된다. 이하, 제1 내지 제6 트랜지스터들(T1_a~T6_a)은 각각 제1 전극, 제2 전극 및 제어 전극을 포함한다.
제1 트랜지스터(T1_a)는 제1 전원 전압(ELVDD)을 수신하는 제1 전원 라인(RL1_a)과 제1 기준 노드(RN1_a) 사이에 접속된다. 제1 트랜지스터(T1_a)의 제1 전극(EL1_1a)은 제1 전원 라인(RL1_a)과 전기적으로 연결된다. 제1 트랜지스터(T1_a)의 제2 전극(EL2_1_a)은 제1 기준 노드(RN1_a)와 전기적으로 연결된다. 제1 트랜지스터(T1_a)의 제어 전극(CE1_a)은 제2 기준 노드(RN2_a)와 전기적으로 연결된다. 이하, 제1 트랜지스터(T1_a)는 구동 트랜지스터(T1_a)로 지칭될 수 있다.
제2 트랜지스터(T2_a)는 j번째 데이터 라인(DLj_a)과 구동 트랜지스터(T1_a) 사이에 접속된다. 제2 트랜지스터(T2_a)의 제1 전극(EL1_2a)은 j번째 데이터 라인(DLj_a)에 전기적으로 연결된다. 제2 트랜지스터(T2_a)의 제2 전극(EL2_2a)은 구동 트랜지스터(T1_a)의 제2 전극(EL2_1a)에 전기적으로 연결된다. 본 실시예에서 제2 트랜지스터(T2_a)의 제어 전극(CE2_a)은 i번째 스캔 신호(SSi_a)가 인가되는 i번째 스캔 라인(SSLi_a)에 전기적으로 연결된다. 데이터 신호(DSj)는 j번째 데이터 라인(DLj_a)을 통해 제2 트랜지스터(T2_a)의 제2 전극(EL2_2a)으로 전달될 수 있다. 또한, 제1 초기화 신호(Vinit1)는 j번째 데이터 라인(DLj_a)을 통해 제2 트랜지스터(T2_a)의 제2 전극(EL2_2a)로 전달될 수 있다. 데이터 신호(DSj) 또는 제1 초기화 신호(Vinit1)가 j번째 데이터 라인(DLj_a)을 통해 제2 트랜지스터(T2_a)의 제2 전극(EL2_2a)로 전달되는 동작에 대하여는 도 8에 대한 설명에서 후술한다. 이하, 제2 트랜지스터(T2_a)는 스캔 트랜지스터(T2_a)로 지칭될 수 있다.
제3 트랜지스터(T3_a)는 제1 기준 노드(RN1_a)와 제1 커패시터(Cst1_a) 사이에 접속된다. 제3 트랜지스터(T3_a)의 제1 전극(EL1_3a)은 제1 기준 노드(RN1_a)에 전기적으로 연결되고, 제3 트랜지스터(T3_a)의 제2 전극(EL2_3a)은 제1 커패시터(Cst1_a)에 전기적으로 연결된다. 제3 트랜지스터(T3_a)의 제어 전극(CE3_a)은 i번째 공유 제어 신호(SCSi_a)가 인가되는 i번째 공유 제어 라인(SCLi_a)에 전기적으로 연결된다. 본 발명의 일 예로, i번째 공유 제어 신호(SCSi_a)는 i번째 공유 제어 라인(SCLi_a)을 통해 제3 트랜지스터(T3_a)의 제어 전극(CE3_a)으로 전달될 수 있다. 이하, 제3 트랜지스터(T3_a)는 공유 제어 트랜지스터(T3_a)로 지칭될 수 있다
제1 커패시터(Cst1_a)는 제1 기준 노드(RN1_a)와 제2 기준 노드(RN2_a) 사이에 접속된다. 구체적으로, 제1 커패시터(Cst1_a)는 공유 제어 트랜지스터(T3_a)의 제2 전극(EL2_3a)과 연결된 제1 전극(Cst1_1a) 및 제2 기준 노드(RN2_a)와 연결된 제2 전극(Cst1_2a)을 포함한다.
제2 커패시터(Cst2_b)는 제2 기준 노드(RN2_a)와 기준 전압을 수신하는 기준 전압 라인(VRL_b) 사이에 접속된다. 제2 커패시터(Cst2_b)는 제2 기준 노드(RN2_a)와 연결된 제1 전극(Cst2_1b) 및 기준 전압 라인(VRL_b)과 연결된 제2 전극(Cst2_2b)을 포함한다. 본 발명의 일 예로, 기준 전압은 그라운드 전압일 수 있다.
제4 트랜지스터(T4_a)는 구동 트랜지스터(T1_a)와 제2 기준 노드(RN2_a) 사이에 접속된다. 제4 트랜지스터(T4_a)의 제1 전극(EL1_4a)은 구동 트랜지스터(T1_a)의 제1 전극(EL1_1a)에 전기적으로 연결된다. 제4 트랜지스터(T4_a)의 제2 전극(EL2_4a)은 제2 기준 노드(RN2_a)에 전기적으로 연결된다. 제4 트랜지스터(T4_a)의 제어 전극(CE4_a)은 i번째 보상 스캔 신호(CSSi_a)가 인가되는 i번째 보상 스캔 라인(CSLi_a)에 전기적으로 연결될 수 있다. 이하, 제4 트랜지스터(T4_a)는 보상 트랜지스터(T4_a)로 지칭될 수 있다. 본 실시예에서, 보상 트랜지스터(T4_a)는 복수 개의 게이트를 포함할 수 있다. 보상 트랜지스터(T4_a)는 복수 개의 게이트를 가짐으로써 화소(PXij)의 누설전류를 감소시킬 수 있다.
제5 트랜지스터(T5_a)는 제2 기준 노드(RN2_a)와 제2 초기화 전압(Vinit2)을 수신하는 초기화 라인(VIL_a) 사이에 접속된다. 제5 트랜지스터(T5_a)의 제1 전극(EL1_5a)은 제2 기준 노드(RN2_a)에 전기적으로 연결된다. 제5 트랜지스터(T5_a)의 제2 전극(EL2_5a)은 초기화 라인(VIL_a)에 전기적으로 연결된다. 제5 트랜지스터(T5_a)의 제어 전극(CE5_a)은 i번째 초기화 스캔 신호(ISSi_a)가 인가되는 i번째 초기화 스캔 라인(ISLi_a)에 전기적으로 연결될 수 있다. 이하, 제5 트랜지스터(T5_a)는 초기화 트랜지스터(T5_a)로 지칭될 수 있다.
제6 트랜지스터(T6_a)는 제1 전원 라인(RL1_a)과 구동 트랜지스터(T1_a) 사이에 접속된다. 제6 트랜지스터(T6_a)의 제1 전극(EL1_6a)은 제1 전원 라인(RL1_a)에 전기적으로 연결된다. 제6 트랜지스터(T6_a)의 제2 전극(EL2_6a)은 구동 트랜지스터(T1_a)의 제1 전극(EL1_a1)에 전기적으로 연결된다. 제6 트랜지스터(T6_a)의 제어 전극(CE6_a)은 i번째 발광 제어 신호(ECSi_a)가 인가되는 i번째 발광 제어 라인(ECLi_a)에 전기적으로 연결될 수 있다. 이하, 제6 트랜지스터(T6_a)는 발광 제어 트랜지스터(T6_a)로 지칭될 수 있다. 본 발명의 일 예로, i번째 발광 제어 라인(ECLi_a)으로 제공되는 i번째 발광 제어 신호(ECSi_a)는, i번째 공유 제어 라인(SCLi_a)으로 제공되는 i번째 공유 제어 신호(SCSi_a)와 동일한 신호일 수 있다.
발광 소자(ED_a)는 제1 기준 노드(RN1_a)와 제2 전원 전압(ELVSS)을 수신하는 제2 전원 라인(RL2_a) 사이에 접속된다. 발광 소자(ED_a)는 구동 트랜지스터(T1_a)를 통해 흐르는 구동 전류(IED)를 받아 발광한다.
도 8에는, 도 7에 도시된 화소(PXij)를 구동하기 위한 신호들이 도시되어 있다. 이하, 도 4a 내지 도 5에 기재된 화소(PXij)의 동작과 동일한 동작에 대하여는 구체적인 설명을 생략하도록 한다.
도 8을 참조하면, 한 프레임(1 frame) 내에서 i번째 초기화 스캔 신호(ISSi_a)가 하이 레벨을 갖는 구간을 제2 초기화 구간(ISW2_a)이라 할 때, 제2 초기화 구간(ISW2_a)동안 초기화 트랜지스터(T5_a)는 턴-온 된다.
한 프레임(1 frame) 내에서, i번째 스캔 신호(SSi_a)는 하이 레벨을 갖는 스캔 구간(SSW_a) 및 제1 초기화 구간(ISW1_a)을 포함한다. 스캔 구간(SSW_a)동안 스캔 트랜지스터(T2_a)는 턴-온 된다. 스캔 구간(SSW_a)과 중첩하는 구간동안, j번째 데이터 라인(DLj_a)에는 데이터 신호(DSj)가 인가된다. 스캔 구간(SSW2_a)동안 스캔 트랜지스터(T2_a)를 통해 데이터 신호(DSj)가 제1 기준 노드(RN1_a)에 전달된다. 따라서 제1 기준 노드(RN1_a)와 전기적으로 연결된 구동 트랜지스터(T1_a)의 제2 전극 전극(EL2_1a)에 데이터 신호(DSj)가 전달된다.
본 발명의 일 예로, 스캔 구간(SSW_a)동안 j번째 데이터 라인(DLj_a)에는 데이터 신호(DSj)가 인가된다. 제1 초기화 구간(ISW1_a)동안 스캔 트랜지스터(T2_a)는 턴-온 된다. 제1 초기화 구간(ISW1_a)과 중첩하는 구간동안, j번째 데이터 라인(DLj_a)에는 제1 초기화 전압(Vinit1)이 인가된다. 본 발명의 일 예로, 제1 초기화 구간(ISW1_a)동안 j번째 데이터 라인(DLj_a)에는 제1 초기화 전압(Vinit1)이 인가된다. 제1 초기화 구간(SSW1_a)동안 스캔 트랜지스터(T2_a)를 통해 제1 초기화 전압(Vinit1) 제1 기준 노드(RN1_a)에 전달된다. 따라서 제1 기준 노드(RN1_a)와 전기적으로 연결된 구동 트랜지스터(T1_a)의 제2 전극 전극(EL2_1a) 및 발광 소자(ED_a)에 제1 초기화 전압(Vinit1)이 인가된다.
한 프레임(1 frame) 내에서, i번째 보상 스캔 신호(CSSi_a)는 하이 레벨을 갖는 보상 구간(CSW_a)을 포함한다. 보상 구간(CSW_a)동안 보상 트랜지스터(T4_a)는 턴-온 된다.
한 프레임(1 frame) 내에서, i번째 발광 제어 신호(ECSi_a)는 하이 레벨을 갖는 발광 구간(ECW_a)을 포함한다. 발광 구간(ECW)동안 발광 제어 트랜지스터(T6_a)는 턴-온 된다.
한 프레임(1 frame) 내에서, i번째 공유 제어 신호(SCSi_a)는 하이 레벨을 갖는 공유 구간(SCW_a)을 포함한다. 공유 구간(SCW_a)동안 공유 제어 트랜지스터(T3_a)는 턴-온 된다.
따라서, 도 7에 도시된 구동 회로를 포함하는 화소(PXij_a)는 도 3에 도시된 구동 회로를 포함하는 화소(PXij)와 같이 구동 트랜지스터(T1_a)의 모빌리티 및 문턱 전압(Vth)의 변화와 무관하게 표시 패널(DP, 도 2 참조)에서 표시되는 영상(IM, 도 1 참조)의 표시 품질의 신뢰성을 유지할 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
DD: 표시 장치 DP: 표시 패널
PX: 화소들 ED: 발광 소자
RN1: 제1 기준 노드 RN2: 제2 기준 노드
ELVDD: 전원 전압 RL1: 제1 전원 라인
DL: 데이터 라인 T1~T7: 제1 내지 제7 트랜지스터
Cst1: 제1 커패시터 Cst2: 제2 트랜지스터
ISS1: 제1 초기화 스캔 신호 ISS2: 제2 초기화 스캔 신호
CSS: 보상 스캔 신호 SCS: 공유 제어 신호
ECS: 발광 제어 신호 SS: 스캔 신호

Claims (20)

  1. 복수 개의 화소들을 포함하는 표시 패널을 포함하고,
    상기 화소들 중 하나는,
    제1 기준 노드에 연결되고, 광을 발생하는 발광 소자;
    전원 전압을 수신하는 전원 라인과 상기 제1 기준 노드 사이에 접속된 구동 트랜지스터;
    데이터 신호를 수신하는 데이터 라인과 상기 구동 트랜지스터 사이에 접속되고, 스캔 신호를 수신하는 스캔 트랜지스터;
    상기 제1 기준 노드와 제2 기준 노드 사이에 접속되는 제1 커패시터; 및
    상기 제1 기준 노드와 상기 제2 기준 노드 사이에 접속되고, 공유 제어 신호를 수신하는 공유 트랜지스터를 포함하고,
    상기 제1 커패시터 및 상기 공유 트랜지스터는, 상기 제1 기준 노드와 상기 제2 기준 노드 사이에서 직렬로 연결되며,
    상기 구동 트랜지스터의 제어 전극은, 상기 제2 기준 노드에 연결되는 표시 장치.
  2. 제1 항에 있어서,
    상기 하나의 화소는,
    상기 제2 기준 노드와 기준 전압을 수신하는 기준 전압 라인 사이에 접속된 제2 커패시터를 더 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 기준 전압은, 그라운드 전압인 표시 장치.
  4. 제2 항에 있어서,
    상기 구동 트랜지스터는,
    상기 전원 라인과 연결된 제1 전극, 상기 제1 기준 노드와 연결된 제2 전극 및 상기 제2 기준 노드와 연결된 제어 전극을 포함하고,
    상기 스캔 트랜지스터는,
    상기 데이터 라인과 연결된 제1 전극, 상기 제1 기준 노드와 연결된 제2 전극 및 상기 스캔 신호를 수신하는 제어 전극을 포함하며,
    상기 공유 트랜지스터는,
    상기 제1 기준 노드와 연결된 제1 전극, 상기 제1 커패시터와 연결된 제2 전극 및 상기 공유 제어 신호를 수신하는 제어 전극을 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 커패시터는, 상기 공유 트랜지스터의 상기 제2 전극과 연결된 제1 전극 및 상기 제2 기준 노드와 연결된 제2 전극을 포함하고,
    상기 제2 커패시터는,
    상기 제2 기준 노드와 연결된 제1 전극 및 상기 기준 전압 라인과 연결된 제2 전극을 포함하는 표시 장치.
  6. 제2 항에 있어서,
    상기 하나의 화소는,
    상기 구동 트랜지스터와 상기 제2 기준 노드 사이에 접속된 보상 트랜지스터를 더 포함하고,
    상기 보상 트랜지스터는,
    상기 구동 트랜지스터와 연결된 제1 전극, 상기 제2 기준 노드에 연결된 제2 전극 및 보상 스캔 신호를 수신하는 제어 전극을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 하나의 화소는,
    제1 초기화 전압을 수신하는 제1 초기화 라인과 상기 제1 기준 노드 사이에 접속된 제1 초기화 트랜지스터를 더 포함하고,
    상기 제1 초기화 트랜지스터는,
    상기 제1 기준 노드와 연결된 제1 전극, 상기 제1 초기화 라인과 연결된 제2 전극 및 제1 초기화 스캔 신호를 수신하는 제어 전극을 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 하나의 화소는,
    제2 초기화 전압을 수신하는 제2 초기화 라인과 상기 제2 기준 노드 사이에 접속된 제2 초기화 트랜지스터를 더 포함하고,
    상기 제2 초기화 트랜지스터는,
    상기 제2 기준 노드와 연결된 제1 전극, 상기 제2 초기화 라인과 연결된 제2 전극 및 제2 초기화 스캔 신호를 수신하는 제어 전극을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 전원 라인과 상기 구동 트랜지스터 사이에 접속된 발광 제어 트랜지스터를 더 포함하고,
    상기 발광 제어 트랜지스터는,
    상기 전원 라인과 연결된 제1 전극, 상기 구동 트랜지스터와 연결된 제2 전극 및 발광 제어 신호를 수신하는 제어 전극을 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 스캔 신호는, 상기 스캔 트랜지스터를 턴-온시키는 스캔 구간을 포함하고,
    상기 보상 스캔 신호는, 상기 보상 트랜지스터를 턴-온시키는 보상 구간을 포함하며,
    한 프레임 내에서,
    상기 스캔 구간과 상기 보상 구간은 중첩되는 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 초기화 스캔 신호는, 상기 제1 초기화 트랜지스터를 턴-온시키는 제1 초기화 구간을 포함하고,
    상기 제2 초기화 스캔 신호는, 상기 제2 초기화 트랜지스터를 턴-온시키는 제2 초기화 구간을 포함하며,
    상기 한 프레임 내에서,
    상기 제2 초기화 구간은, 상기 스캔 구간 및 상기 보상 구간보다 앞서고, 상기 제1 초기화 구간은 상기 스캔 구간 및 상기 보상 구간보다 뒤쳐지는 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 초기화 스캔 신호는, 상기 제1 초기화 트랜지스터를 턴-온시키는 제3 초기화 구간을 더 포함하며,
    상기 한 프레임 내에서,
    상기 제3 초기화 구간은 상기 스캔 구간 및 상기 보상 구간보다 앞서는 표시 장치.
  13. 제11 항에 있어서,
    상기 공유 제어 신호는, 상기 공유 트랜지스터를 턴-온시키는 공유 구간을 포함하며,
    상기 한 프레임 내에서,
    상기 공유 구간은 상기 제1 초기화 구간보다 뒤쳐지는 표시 장치.
  14. 제13 항에 있어서,
    상기 발광 제어 신호는, 상기 발광 제어 트랜지스터를 턴-온시키는 발광 구간을 포함하며,
    상기 한 프레임 내에서,
    상기 발광 구간은 상기 제1 초기화 구간보다 뒤쳐지는 표시 장치.
  15. 제14 항에 있어서,
    상기 한 프레임 내에서,
    상기 공유 구간과 상기 발광 구간은 중첩되는 표시 장치.
  16. 복수 개의 화소들을 포함하는 표시 패널을 포함하고,
    상기 화소들 중 하나는,
    제1 기준 노드에 연결되고, 광을 발생하는 발광 소자,
    전원 전압을 수신하는 전원 라인과 상기 제1 기준 노드 사이에 접속된 구동 트랜지스터;
    데이터 라인과 상기 구동 트랜지스터 사이에 접속되고, 스캔 신호를 수신하는 제어 전극을 포함하는 스캔 트랜지스터;
    상기 제1 기준 노드와 제2 기준 노드 사이에 접속되는 제1 커패시터; 및
    상기 제1 기준 노드와 상기 제2 기준 노드 사이에 접속되며, 공유 제어 신호를 수신하는 제어 전극을 포함하는 공유 트랜지스터를 포함하고,
    상기 스캔 신호는, 상기 스캔 트랜지스터를 각각 턴-온시키는 스캔 구간 및 제1 초기화 구간을 포함하고,
    상기 스캔 구간동안, 상기 데이터 라인에는 데이터 신호가 인가되고,
    상기 제1 초기화 구간동안, 상기 데이터 라인에는 제1 초기화 전압이 인가되며,
    상기 제1 커패시터와 상기 공유 트랜지스터는 상기 제1 기준 노드와 상기 제2 기준 노드 사이에서 직렬로 연결되며,
    상기 구동 트랜지스터의 제어 전극은, 상기 제2 기준 노드에 연결되는 표시 장치.
  17. 제16 항에 있어서,
    상기 하나의 화소는,
    상기 제2 기준 노드와 기준 전압을 수신하는 기준 전압 라인 사이에 연결된 제2 커패시터를 더 포함하고,
    상기 공유 트랜지스터는,
    상기 제1 기준 노드와 연결된 제1 전극, 상기 제1 커패시터와 연결된 제2 전극 및 상기 제어 전극을 포함하고,
    상기 제1 커패시터는, 상기 공유 트랜지스터의 상기 제2 전극과 연결된 제1 전극 및 상기 제2 기준 노드와 연결된 제2 전극을 포함하고,
    상기 제2 커패시터는,
    상기 제2 기준 노드와 연결된 제1 전극 및 상기 기준 전압 라인과 연결된 제2 전극을 포함하는 표시 장치.
  18. 제16 항에 있어서,
    상기 하나의 화소는,
    상기 전원 라인과 상기 구동 트랜지스터 사이에 접속된 발광 제어 트랜지스터를 더 포함하고,
    상기 발광 제어 트랜지스터는,
    상기 전원 라인과 연결된 제1 전극, 상기 구동 트랜지스터와 연결된 제2 전극 및 발광 제어 신호를 수신하는 제어 전극을 포함하고,
    상기 공유 제어 신호는, 상기 공유 트랜지스터를 턴-온시키는 공유 구간을 포함하고,
    상기 발광 제어 신호는, 상기 발광 제어 트랜지스터를 턴-온 시키는 발광 구간을 포함하며,
    한 프레임 내에서,
    상기 스캔 구간은 상기 제1 초기화 구간보다 앞서고, 상기 제1 초기화 구간은 상기 공유 구간 및 상기 발광 구간보다 앞서며,
    상기 공유 구간과 상기 발광 구간은 중첩되는 표시 장치.
  19. 제18 항에 있어서,
    상기 하나의 화소는,
    상기 구동 트랜지스터와 상기 제2 기준 노드 사이에 접속된 보상 트랜지스터를 더 포함하고,
    상기 보상 트랜지스터는,
    상기 구동 트랜지스터와 연결된 제1 전극, 상기 제2 기준 노드에 연결된 제2 전극 및 보상 스캔 신호를 수신하는 제어 전극을 포함하고,
    상기 보상 스캔 신호는, 상기 보상 트랜지스터를 턴-온 시키는 보상 구간을 포함하며,
    상기 한 프레임 내에서,
    상기 보상 구간은 상기 제1 초기화 구간보다 앞서고,
    상기 보상 구간과 상기 스캔 구간은 중첩되는 표시 장치.
  20. 제19 항에 있어서,
    상기 하나의 화소는,
    제2 초기화 전압을 수신하는 초기화 라인과 상기 제2 기준 노드 사이에 접속된 초기화 트랜지스터를 더 포함하고,
    상기 초기화 트랜지스터는,
    상기 제2 기준 노드와 연결된 제1 전극, 상기 초기화 라인과 연결된 제2 전극 및 초기화 스캔 신호를 수신하는 제어 전극을 포함하고,
    상기 초기화 스캔 신호는, 상기 초기화 트랜지스터를 턴-온 시키는 제2 초기화 구간을 포함하고,
    상기 한 프레임 내에서, 상기 제2 초기화 구간은 상기 보상 구간 및 상기 스캔 구간보다 앞서는 표시 장치.
KR1020220000468A 2022-01-03 2022-01-03 표시 장치 KR20230105714A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220000468A KR20230105714A (ko) 2022-01-03 2022-01-03 표시 장치
US17/899,373 US11922876B2 (en) 2022-01-03 2022-08-30 Display device
CN202310002627.XA CN116386532A (zh) 2022-01-03 2023-01-03 显示装置
US18/368,575 US20240005862A1 (en) 2022-01-03 2023-09-15 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220000468A KR20230105714A (ko) 2022-01-03 2022-01-03 표시 장치

Publications (1)

Publication Number Publication Date
KR20230105714A true KR20230105714A (ko) 2023-07-12

Family

ID=86968153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220000468A KR20230105714A (ko) 2022-01-03 2022-01-03 표시 장치

Country Status (3)

Country Link
US (2) US11922876B2 (ko)
KR (1) KR20230105714A (ko)
CN (1) CN116386532A (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064452B1 (ko) * 2010-02-17 2011-09-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101296908B1 (ko) * 2010-08-26 2013-08-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 이를 이용한 입체영상 표시장치
TWI415076B (zh) * 2010-11-11 2013-11-11 Au Optronics Corp 有機發光二極體之像素驅動電路
KR20140067583A (ko) * 2012-11-27 2014-06-05 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
US9697767B2 (en) * 2013-07-08 2017-07-04 Boe Technology Group Co., Ltd. LED pixel unit circuit, driving method thereof, and display panel
JP2015045830A (ja) * 2013-08-29 2015-03-12 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 電気光学装置
CN104157238B (zh) * 2014-07-21 2016-08-17 京东方科技集团股份有限公司 像素电路、像素电路的驱动方法和显示装置
KR20160054140A (ko) * 2014-11-05 2016-05-16 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그 구동 방법
CN104465715B (zh) * 2014-12-30 2017-11-07 上海天马有机发光显示技术有限公司 像素电路、驱动方法、显示面板及显示装置
KR102356593B1 (ko) * 2015-01-14 2022-01-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
US10573209B2 (en) 2015-10-09 2020-02-25 Apple Inc. Systems and methods for indirect threshold voltage sensing in an electronic display
KR20170074618A (ko) 2015-12-22 2017-06-30 엘지디스플레이 주식회사 유기 발광 표시 장치의 서브-화소 및 이를 포함하는 유기 발광 표시 장치
CN106531085B (zh) * 2017-01-05 2019-05-24 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN106652908B (zh) * 2017-01-05 2019-03-12 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
KR102660207B1 (ko) 2017-02-09 2024-04-25 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR102486085B1 (ko) 2017-11-30 2023-01-06 엘지디스플레이 주식회사 화소 및 이를 포함하는 발광 표시 장치

Also Published As

Publication number Publication date
US11922876B2 (en) 2024-03-05
US20240005862A1 (en) 2024-01-04
CN116386532A (zh) 2023-07-04
US20230215354A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US11107873B2 (en) Display apparatus
CN104933993B (zh) 像素驱动电路及其驱动方法、显示装置
CN102136250B (zh) 显示装置和电子装置
KR102241704B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US9214506B2 (en) Pixel unit driving circuit, method for driving pixel unit driving circuit and display device
KR102665322B1 (ko) 박막 트랜지스터 기판, 및 표시 장치
US11222603B2 (en) Display device and driving method thereof
CN108597450A (zh) 像素电路及其驱动方法、显示面板
KR102111747B1 (ko) 유기전계발광 표시장치
WO2015188532A1 (zh) 像素驱动电路、驱动方法、阵列基板及显示装置
US8982016B2 (en) Display device, driving method thereof, and electronic device
CN105206221A (zh) 像素驱动电路、驱动方法、阵列基板及显示装置
CN108682392A (zh) 像素电路及其驱动方法、显示面板、制作方法和显示装置
CN110010072A (zh) 像素电路及其驱动方法、显示装置
KR20070059403A (ko) 표시 장치 및 그 구동 방법
US12002426B2 (en) Pixel and organic light-emitting display apparatus
CN109523953A (zh) 有源矩阵有机发光二极管像素驱动电路
TW200926113A (en) Display device, method for driving the same, and electronic apparatus
KR102281851B1 (ko) 유기 발광 표시 장치
KR20220154320A (ko) 표시 장치
KR20230105714A (ko) 표시 장치
CN220691686U (zh) 显示装置
US20240013718A1 (en) Pixel and display device including the same
KR20240027177A (ko) 발광 표시 장치
CN116844423A (zh) 像素电路、像素驱动方法和显示装置