CN110969986B - 像素电路及其驱动方法、显示装置及其驱动方法 - Google Patents

像素电路及其驱动方法、显示装置及其驱动方法 Download PDF

Info

Publication number
CN110969986B
CN110969986B CN201911307672.6A CN201911307672A CN110969986B CN 110969986 B CN110969986 B CN 110969986B CN 201911307672 A CN201911307672 A CN 201911307672A CN 110969986 B CN110969986 B CN 110969986B
Authority
CN
China
Prior art keywords
signal
level signal
loaded
light
leakage current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911307672.6A
Other languages
English (en)
Other versions
CN110969986A (zh
Inventor
胡晟
于子阳
李嵬卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911307672.6A priority Critical patent/CN110969986B/zh
Publication of CN110969986A publication Critical patent/CN110969986A/zh
Application granted granted Critical
Publication of CN110969986B publication Critical patent/CN110969986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明公开了一种像素电路及其驱动方法、显示装置及其驱动方法，通过设置驱动晶体管、发光器件、漏流补偿电路、数据耦合电路、导通控制电路以及发光控制电路，可以通过上述模块的相互配合，采用简单的结构与简单的时序以及较少的信号线来实现驱动发光器件发光，从而可以简化制备工艺、降低生产成本以及减小占用面积，有利于实现较高分辨率的显示装置。并且，还可以在初始化阶段、阈值补偿阶段、数据输入阶段以及发光阶段中，使漏流补偿信号端CS的电压与驱动晶体管的栅极的电压相关，从而可以补偿由于漏电流导致驱动晶体管的栅极的电压损失，进一步提高驱动晶体管的栅极的电压稳定性。

Description

像素电路及其驱动方法、显示装置及其驱动方法
技术领域
本发明涉及显示技术领域，特别涉及像素电路及其驱动方法、显示装置及其驱动方法。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示器是当今平板显示器研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，OLED显示器具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。其中，用于控制发光器件L发光的像素电路是OLED显示器的核心技术内容，具有重要的研究意义。然而，现有的OLED显示器的像素电路包括的晶体管的个数较多，导致工艺难度较大，生产成本增加，以及导致像素补偿电路占用较大面积，从而不利于OLED显示器实现较高分辨率。
发明内容
本发明实施例提供一种像素电路及其驱动方法、显示装置及其驱动方法，用以简化制备工艺、降低生产成本以及减小占用面积，有利于提高分辨率。
本发明实施例提供了一种像素电路，包括：驱动晶体管、发光器件、漏流补偿电路、数据耦合电路、导通控制电路以及发光控制电路；其中，
所述发光控制电路用于将发光控制信号端的信号耦合至所述驱动晶体管的栅极；
所述数据耦合电路用于将数据信号端的信号耦合至所述驱动晶体管的第二极；
所述导通控制电路用于在扫描信号端的信号的控制下，将所述驱动晶体管的栅极和第二极导通；
所述漏流补偿电路的控制端与漏流控制信号端电连接，所述漏流补偿电路的第一端与漏流补偿信号端电连接，所述漏流补偿电路的第二端与所述驱动晶体管的栅极电连接；所述漏流补偿电路用于在所述漏流控制信号端的信号的控制下处于截止状态；
所述驱动晶体管的第一极与第一电源端电连接，所述驱动晶体管的第二极与所述发光器件的第一极电连接，所述发光器件的第二极与第二电源端电连接。
可选地，在本发明实施例中，所述漏流补偿电路包括：第一晶体管；
所述第一晶体管的栅极与所述漏流控制信号端电连接，所述第一晶体管的第一极与所述漏流补偿信号端电连接，所述第一晶体管的第二极与所述驱动晶体管的栅极电连接。
可选地，在本发明实施例中，所述数据耦合电路包括第一电容；
所述第一电容的第一端与所述数据信号端电连接，所述第一电容的第二端与所述驱动晶体管的第二极电连接。
可选地，在本发明实施例中，所述发光控制电路包括第二电容；
所述第二电容的第一端与所述发光控制信号端电连接，所述第二电容的第二端与所述驱动晶体管的栅极电连接。
可选地，在本发明实施例中，所述导通控制电路包括第二晶体管；
所述第二晶体管的栅极与所述扫描信号端电连接，所述第二晶体管的第一极与所述驱动晶体管的栅极电连接，所述第二晶体管的第二极与所述驱动晶体管的第二极电连接。
本发明实施例还提供了一种显示装置，包括：多个子像素；其中，各所述子像素包括上述像素电路。
可选地，在本发明实施例中，所述显示装置还包括：漏流补偿信号线；其中，所有所述像素电路的发光控制信号端均与所述漏流补偿信号线电连接。
可选地，在本发明实施例中，所述显示装置还包括：发光控制信号线；其中，所有所述像素电路的发光控制信号端均与所述发光控制信号线电连接。
本发明实施例还提供了一种上述像素电路的驱动方法，包括：
初始化阶段，对第一电源端加载第二电平信号，对所述发光控制信号端加载第一电平信号，对所述扫描信号端加载第一电平信号，对所述数据信号端加载具有预设固定电压的信号，对所述漏流控制信号端加载第一电平信号，对所述漏流补偿信号端加载第一电平信号；之后，对所述发光控制信号端加载第一电平信号，对所述扫描信号端加载第二电平信号，对所述数据信号端加载具有所述预设固定电压的信号，对所述漏流控制信号端加载第一电平信号，对所述漏流补偿信号端加载第一电平信号；
阈值补偿阶段，对第一电源端加载第一电平信号，对所述发光控制信号端加载第一电平信号，对所述扫描信号端加载第二电平信号，对所述数据信号端加载所述预设固定电压的信号，对所述漏流控制信号端加载第一电平信号，对所述漏流补偿信号端加载第一电平信号；
数据输入阶段，对第一电源端加载第二电平信号，对所述发光控制信号端加载第一电平信号，对所述扫描信号端加载第二电平信号，对所述数据信号端加载具有数据电压的信号，对所述漏流控制信号端加载第一电平信号，对所述漏流补偿信号端加载第一电平信号；
发光阶段，对第一电源端加载第二电平信号，对所述发光控制信号端加载第二电平信号，对所述扫描信号端加载第一电平信号，对所述数据信号端停止加载信号，对所述漏流控制信号端加载第一电平信号，对所述漏流补偿信号端加载第二电平信号。
本发明实施例还提供了一种上述显示装置的驱动方法，包括：
第一阶段，控制所有所述像素电路同时执行初始化阶段的工作过程；之后，控制所有所述像素电路同时执行阈值补偿阶段的工作过程；
第二阶段，逐行控制像素电路执行数据输入阶段的工作过程；
第三阶段，控制所有所述像素电路同时执行发光阶段的工作过程。
本发明有益效果如下：
本发明实施例提供的像素电路及其驱动方法、显示装置及其驱动方法，通过设置驱动晶体管、发光器件、漏流补偿电路、数据耦合电路、导通控制电路以及发光控制电路，可以通过上述模块的相互配合，采用简单的结构与简单的时序以及较少的信号线来实现驱动发光器件发光，从而可以简化制备工艺、降低生产成本以及减小占用面积，有利于实现较高分辨率的显示装置。并且，还可以在初始化阶段、阈值补偿阶段、数据输入阶段以及发光阶段中，使漏流补偿信号端的电压与驱动晶体管的栅极的电压相关，从而可以补偿由于漏电流导致驱动晶体管的栅极的电压损失，进一步提高驱动晶体管的栅极的电压稳定性。
附图说明
图1为本发明实施例提供的像素电路的结构示意图；
图2为本发明实施例提供的像素电路的具体结构示意图；
图3为本发明实施例提供的像素电路的驱动方法流程图；
图4为本发明实施例提供的一种电路时序图；
图5为本发明实施例提供的显示装置的驱动方法流程图；
图6为本发明实施例提供的又一种电路时序图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
本发明实施例提供的一种像素电路，如图1所示，可以包括：驱动晶体管M0、发光器件L、漏流补偿电路10、数据耦合电路20、导通控制电路30以及发光控制电路40；其中，
发光控制电路40用于将发光控制信号端EM的信号耦合至驱动晶体管M0的栅极；
数据耦合电路20用于将数据信号端DATA的信号耦合至驱动晶体管M0的第二极；
导通控制电路30用于在扫描信号端GATE的信号的控制下，将驱动晶体管M0的栅极和第二极导通；
漏流补偿电路10的控制端与漏流控制信号端CT电连接，漏流补偿电路10的第一端与漏流补偿信号端CS电连接，漏流补偿电路10的第二端与驱动晶体管M0的栅极电连接；漏流补偿电路10用于在漏流控制信号端CT的信号的控制下处于截止状态；
驱动晶体管M0的第一极与第一电源端ELVDD电连接，驱动晶体管M0的第二极与发光器件L的第一极电连接，发光器件L的第二极与第二电源端ELVSS电连接。
本发明实施例提供的一种像素电路，通过设置驱动晶体管、发光器件、漏流补偿电路、数据耦合电路、导通控制电路以及发光控制电路，可以通过上述模块的相互配合，采用简单的结构与简单的时序以及较少的信号线来实现驱动发光器件发光，从而可以简化制备工艺、降低生产成本以及减小占用面积，有利于实现较高分辨率的显示装置。并且，还可以在初始化阶段、阈值补偿阶段、数据输入阶段以及发光阶段中，使漏流补偿信号端CS的电压与驱动晶体管的栅极的电压相关，从而可以补偿由于漏电流导致驱动晶体管的栅极的电压损失，进一步提高驱动晶体管的栅极的电压稳定性。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
在具体实施时，在本发明实施例中，如图1和图2所示，驱动晶体管M0可以设置为N型晶体管。当然，驱动晶体管M0也可以设置为P型晶体管，在此不作限定。
在具体实施时，在本发明实施例中，如图2所示，漏流补偿电路10可以包括：第一晶体管M1；其中，第一晶体管M1的栅极与漏流控制信号端CT电连接，第一晶体管M1的第一极与漏流补偿信号端CS电连接，第一晶体管M1的第二极与驱动晶体管M0的栅极电连接。
在具体实施时，在本发明实施例中，第一晶体管M1在漏流控制信号端CT的信号的控制下一直处于截止状态。然而，虽然第一晶体管M1截止，但是由于晶体管的漏电流特性，还会使漏流补偿信号端CS与驱动晶体管M0的栅极之间具有电流流通路径。因此可以通过对漏流补偿信号端CS加载相应电压的信号，可以补偿由于漏电流导致的驱动晶体管M0的栅极的电压损失的部分，进而提高驱动晶体管M0的栅极的电压稳定性。
在具体实施时，在本发明实施例中，如图2所示，数据耦合电路20可以包括第一电容C1；其中，第一电容C1的第一端与数据信号端DATA电连接，第一电容C1的第二端与驱动晶体管M0的第二极电连接。
在具体实施时，在本发明实施例中，第一电容C1可以存储输入其两端的信号，以及在第一电容C1的第二端处于浮接状态时，可以将数据信号端DATA的信号耦合至第一电容C1的第二端。
在具体实施时，在本发明实施例中，如图2所示，发光控制电路40包括第二电容C2；其中，第二电容C2的第一端与发光控制信号端EM电连接，第二电容C2的第二端与驱动晶体管M0的栅极电连接。
在具体实施时，在本发明实施例中，第二电容C2可以存储输入其两端的信号，以及在第二电容C2的第二端处于浮接状态时，可以将发光控制信号端EM的信号耦合至第二电容C2的第二端。
在具体实施时，在本发明实施例中，如图2所示，导通控制电路30包括第二晶体管M2；其中，第二晶体管M2的栅极与扫描信号端GATE电连接，第二晶体管M2的第一极与驱动晶体管M0的栅极电连接，第二晶体管M2的第二极与驱动晶体管M0的第二极电连接。
在具体实施时，在本发明实施例中，第二晶体管M2在扫描信号端GATE的信号的控制下处于导通状态时，可以将驱动晶体管M0的栅极和第二极导通。
在具体实施时，在本发明实施例中，第二电源端ELVSS的电压Vss可以为定值，例如接地。
在具体实施时，在本发明实施例中，发光器件L一般为有机发光二极管，其在驱动晶体管M0处于饱和状态时的电流的作用下实现发光。并且有机发光二极管的阳极为发光器件L的第一端，阴极为发光器件L的第二端。
以上仅是举例说明本发明实施例提供的像素电路中各模块的具体结构，在具体实施时，上述的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
进一步地，为了简化制备工艺，在具体实施时，在本发明实施例中，如图2所示，驱动晶体管M0为N型晶体管，第一晶体管M1和第二晶体管M2也可以设置为N型晶体管。当然，也可以使上述晶体管均设置为P型晶体管，在此不作限定。
在具体实施时，在本发明实施例中，P型晶体管在高电平信号作用下截止，在低电平信号作用下导通；N型晶体管在高电平信号作用下导通，在低电平信号作用下截止。
需要说明的是，在本发明实施例中，上述晶体管可以是薄膜晶体管(TFT，ThinFilm Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideScmiconductor)，在此不作限定。在具体实施时，根据晶体管类型以及信号端的信号的不同将其第一极作为源极或漏极，以及将其第二极作为漏极或源极，在此不作限定。
基于同一发明构思，本发明实施例还提供了一种上述像素电路的驱动方法，如图3所示，可以包括如下步骤：
S01、初始化阶段，对第一电源端加载第二电平信号，对发光控制信号端加载第一电平信号，对扫描信号端加载第一电平信号，对数据信号端加载具有预设固定电压的信号，对漏流控制信号端加载第一电平信号，对漏流补偿信号端加载第一电平信号；之后，对发光控制信号端加载第一电平信号，对扫描信号端加载第二电平信号，对数据信号端加载具有预设固定电压的信号，对漏流控制信号端加载第一电平信号，对漏流补偿信号端加载第一电平信号；
S02、阈值补偿阶段，对第一电源端加载第一电平信号，对发光控制信号端加载第一电平信号，对扫描信号端加载第二电平信号，对数据信号端加载预设固定电压的信号，对漏流控制信号端加载第一电平信号，对漏流补偿信号端加载第一电平信号；
S03、数据输入阶段，对第一电源端加载第二电平信号，对发光控制信号端加载第一电平信号，对扫描信号端加载第二电平信号，对数据信号端加载具有数据电压的信号，对漏流控制信号端加载第一电平信号，对漏流补偿信号端加载第一电平信号；
S04、发光阶段，对第一电源端加载第二电平信号，对发光控制信号端加载第二电平信号，对扫描信号端加载第一电平信号，对数据信号端停止加载信号，对漏流控制信号端加载第一电平信号，对漏流补偿信号端加载第二电平信号。
可选地，在本发明实施例中，如图4所示，可以将第一电平信号可以为低电平信号，对应地，第二电平信号设置为高电平信号；或者反之，第一电平信号也可以为高电平信号，对应地，第二电平信号为低电平信号，具体需要根据晶体管是N型晶体管还是P型晶体管而定，在此不作限定。
下面以图2所示的像素电路为例，结合图4所示的电路时序图对本发明实施例提供的上述像素电路的工作过程作以描述。具体地，选取如图4所示的电路时序图中的初始化阶段t1、阈值补偿阶段t2、数据输入阶段t3以及发光阶段t4四个阶段。其中，em代表发光控制信号端EM的信号，G代表扫描信号端GATE的信号，Da代表数据信号端DATA的信号，Vdd代表第一电源端ELVDD的信号，ct代表漏流控制信号端CT的信号。
在初始化阶段t1，由于信号G为低电平信号，因此第二晶体管M2截止。由于信号em为低电平信号，通过第二电容C2的耦合作用，可以将驱动晶体管M0的栅极的信号拉低。由于信号Da的电压为拉低后的固定电压值的预设固定电压，通过第一电容C1的耦合作用，可以将驱动晶体管M0的第二极的信号拉低。因此可以关闭驱动晶体管M0，并对驱动晶体管M0进行复位。并且，对漏流控制信号端CT加载低电平信号，控制第一晶体管M1截止，以及对漏流补偿信号端CS加载低电平信号，从而在第一晶体管M1截止产生漏电流时，可以通过第一电压对驱动晶体管的栅极的电压进行补偿。
之后，由于信号em为低电平信号，通过第二电容C2的耦合作用，可以将驱动晶体管M0的栅极的信号拉低。由于信号Da的电压为拉低后的固定电压值的预设固定电压，通过第一电容C1的耦合作用，可以将驱动晶体管M0的第二极的信号拉低。由于信号G为高电平信号，因此第二晶体管M2导通，并将驱动晶体管M0的栅极与第一极导通。并且，对漏流控制信号端CT加载低电平信号，控制第一晶体管M1截止，以及对漏流补偿信号端CS加载低电平信号，从而在第一晶体管M1截止产生漏电流时，可以通过第一电压对驱动晶体管的栅极的电压进行补偿。
需要说明的是，第二电容C1的第一端输入的电压也可以为预设固定电压。
在阈值补偿阶段t2，第一电容C1的第一端输入的电压为预设固定电压，第二电容C1的第一端输入的电压也可以为预设固定电压。由于信号G为高电平信号，因此第二晶体管M2导通，并将驱动晶体管M0的栅极与第一极导通。将第一电源端ELVDD的电压拉低，从而可以使驱动晶体管M0在栅源电压差的作用下导通，从而对第一电容C1的第二端充电，以使驱动晶体管M0的第二极的电压变化为vdd_low+Vth时，驱动晶体管M0截止。其中，vdd_low代表第一电源端ELVDD在阈值补偿阶段t2的电压，Vth代表驱动晶体管M0的阈值电压。
并且，对漏流控制信号端CT加载低电平信号，控制第一晶体管M1截止，以及对漏流补偿信号端CS加载低电平信号，从而在第一晶体管M1截止产生漏电流时，可以通过第二电压对驱动晶体管的栅极的电压进行补偿。
在数据输入阶段t3，第二电容C1的第一端输入的电压为预设固定电压。由于信号G为高电平信号，因此第二晶体管M2导通，并将驱动晶体管M0的栅极与第一极导通。由于信号Da的电压为用于显示的数据电压，通过第一电容C1的耦合作用以及第一电容C1和第二电容C2的分压作用，可以使驱动晶体管M0的第二极的电压，也就是驱动晶体管M0的栅极电压V1变为：
Figure BDA0002323602680000101
并且，对漏流控制信号端CT加载低电平信号，控制第一晶体管M1截止，以及对漏流补偿信号端CS加载低电平信号，从而在第一晶体管M1截止产生漏电流时，可以通过第三电压对驱动晶体管的栅极的电压进行补偿。
在发光阶段t4，由于信号G为低电平信号，因此第二晶体管M2截止。由于信号em为高电平信号，通过第二电容C2的耦合作用，可以使驱动晶体管M0的栅极的电压变化为：V1’＝V1+ΔV。ΔV代表信号em的高电平信号与低电平信号的电压幅值。因此，驱动晶体管M0的栅极与第二极之间的电压差Vgs为ΔV。因此，驱动晶体管M0产生的用于驱动发光器件L发光的电流IL为：IL＝K(Vgs-Vth)2＝K(ΔV-Vth)2。从而通过电流IL驱动发光器件L发光。
并且，对漏流控制信号端CT加载低电平信号，控制第一晶体管M1截止，以及对漏流补偿信号端CS加载高电平信号，从而在第一晶体管M1截止产生漏电流时，可以通过第四电压对驱动晶体管的栅极的电压进行补偿。
在实际应用中，可以使发光控制信号端EM在初始化阶段t1、阈值补偿阶段t2以及数据写入阶段t3中输入的电压均为预设固定电压。当然，预设固定电压的具体电压值可以根据实际应用环境来设计确定，在此不作限定。
并且，需要说明的是，上述各信号的具体的电压值可以根据实际应用环境来设计确定，在此不作限定。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括多个子像素；其中，各子像素包括上述像素电路。该显示装置解决问题的原理与前述像素电路相似，因此该显示装置的实施可以参见前述像素电路的实施，重复之处在此不再赘述。
在具体实施时，在本发明实施例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
在具体实施时，在本发明实施例中，显示装置还包括：漏流补偿信号线；其中，所有的像素电路的漏流补偿信号端CS均与该漏流补偿信号线电连接。这样可以减低对漏流补偿信号端CS输入的信号的设计难度，减低驱动芯片的运算量和功耗。
在具体实施时，在本发明实施例中，显示装置还包括：发光控制信号线；其中，所有像素电路的发光控制信号端EM均与发光控制信号线电连接。这样可以减低对发光控制信号端EM输入的信号的设计难度，减低驱动芯片的运算量和功耗。
在具体实施时，在本发明实施例中，显示装置还包括：多条栅线和多条数据线；其中，一行子像素对应一条栅线，一列子像素对应一条数据线。并且，一行子像素中的像素电路的扫描信号端GATE均连接对应的栅线，一列子像素中的像素电路的数据信号端DATA均连接对应的数据线。
基于同一发明构思，本发明实施例还提供了一种上述显示装置的驱动方法，如图5所示，可以包括如下步骤：
S10、第一阶段，控制所有像素电路同时执行初始化阶段的工作过程；之后，控制所有像素电路同时执行阈值补偿阶段的工作过程；
S20、第二阶段，逐行控制像素电路执行数据输入阶段的工作过程；
S30、第三阶段，控制所有像素电路同时执行发光阶段的工作过程。
下面以图2所示的像素电路为例，结合图6所示的电路时序图对本发明实施例提供的上述显示装置的工作过程作以描述。具体地，选取如图6所示的电路时序图中的第一阶段T1、第二阶段T2以及第三阶段T3三个阶段。其中，em代表发光控制信号端EM的信号，G(n-1)代表第n-1行子像素中像素电路的扫描信号端GATE的信号，G(n)代表第n行子像素中像素电路的扫描信号端GATE的信号，G(n+1)代表第n+1行子像素中像素电路的扫描信号端GATE的信号，Da代表第n-1行至第n+1行中一列子像素的数据信号端DATA的信号，Vdd代表第一电源端ELVDD的信号。
第一阶段T1具有：初始化阶段t1和阈值补偿阶段t2。
在初始化阶段t1中，控制所有像素电路同时执行上述初始化阶段t1的工作过程。需要说明的是，第一阶段T1内的像素电路在初始化阶段t1的工作过程可以与图4所示的像素电路在初始化阶段t1的工作过程基本相同，在此不作赘述。
在阈值补偿阶段t2，控制所有像素电路同时执行上述阈值补偿阶段t2的工作过程。需要说明的是，第一阶段T1内的像素电路在阈值补偿阶段t2的工作过程可以与图4所示的像素电路在阈值补偿阶段t2的工作过程基本相同，在此不作赘述。
第二阶段T2，逐行控制像素电路执行数据输入阶段的工作过程。以第n-1行至第n+1行为例，在t3(n-1)阶段内，控制第n-1行子像素中的像素电路执行上述数据输入阶段t3的工作过程。在t3(n)阶段内，控制第n行子像素中的像素电路执行上述数据输入阶段t3的工作过程。在t3(n+1)阶段内，控制第n+1行子像素中的像素电路执行上述数据输入阶段t3的工作过程。
需要说明的是，第二阶段T2内的像素电路在数据输入阶段t3的工作过程可以与图4所示的像素电路在数据输入阶段t3的工作过程基本相同，在此不作赘述。
第三阶段T3，控制所有像素电路同时执行上述发光阶段t4的工作过程。需要说明的是，第三阶段T3内的像素电路在发光阶段t4的工作过程可以与图4所示的像素电路在发光阶段t4的工作过程基本相同，在此不作赘述。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种像素电路，其特征在于，包括：驱动晶体管、发光器件、漏流补偿电路、数据耦合电路、导通控制电路以及发光控制电路；其中，
所述发光控制电路用于将发光控制信号端的信号耦合至所述驱动晶体管的栅极；
所述数据耦合电路用于将数据信号端的信号耦合至所述驱动晶体管的第二极；
所述导通控制电路用于在扫描信号端的信号的控制下，将所述驱动晶体管的栅极和第二极导通；
所述漏流补偿电路的控制端与漏流控制信号端电连接，所述漏流补偿电路的第一端与漏流补偿信号端电连接，所述漏流补偿电路的第二端与所述驱动晶体管的栅极电连接；所述漏流补偿电路用于在所述漏流控制信号端的信号的控制下处于截止状态；
所述驱动晶体管的第一极与第一电源端电连接，所述驱动晶体管的第二极与所述发光器件的第一极电连接，所述发光器件的第二极与第二电源端电连接；
所述像素电路的驱动方法，包括：
初始化阶段，对第一电源端加载第二电平信号，对所述发光控制信号端加载第一电平信号，对所述扫描信号端加载第一电平信号，对所述数据信号端加载具有预设固定电压的信号，对所述漏流控制信号端加载第一电平信号，对所述漏流补偿信号端加载第一电平信号；之后，对所述发光控制信号端加载第一电平信号，对所述扫描信号端加载第二电平信号，对所述数据信号端加载具有所述预设固定电压的信号，对所述漏流控制信号端加载第一电平信号，对所述漏流补偿信号端加载第一电平信号；
阈值补偿阶段，对第一电源端加载第一电平信号，对所述发光控制信号端加载第一电平信号，对所述扫描信号端加载第二电平信号，对所述数据信号端加载所述预设固定电压的信号，对所述漏流控制信号端加载第一电平信号，对所述漏流补偿信号端加载第一电平信号；
数据输入阶段，对第一电源端加载第二电平信号，对所述发光控制信号端加载第一电平信号，对所述扫描信号端加载第二电平信号，对所述数据信号端加载具有数据电压的信号，对所述漏流控制信号端加载第一电平信号，对所述漏流补偿信号端加载第一电平信号；
发光阶段，对第一电源端加载第二电平信号，对所述发光控制信号端加载第二电平信号，对所述扫描信号端加载第一电平信号，对所述数据信号端停止加载信号，对所述漏流控制信号端加载第一电平信号，对所述漏流补偿信号端加载第二电平信号。
2.如权利要求1所述的像素电路，其特征在于，所述漏流补偿电路包括：第一晶体管；
所述第一晶体管的栅极与所述漏流控制信号端电连接，所述第一晶体管的第一极与所述漏流补偿信号端电连接，所述第一晶体管的第二极与所述驱动晶体管的栅极电连接。
3.如权利要求1所述的像素电路，其特征在于，所述数据耦合电路包括第一电容；
所述第一电容的第一端与所述数据信号端电连接，所述第一电容的第二端与所述驱动晶体管的第二极电连接。
4.如权利要求1所述的像素电路，其特征在于，所述发光控制电路包括第二电容；
所述第二电容的第一端与所述发光控制信号端电连接，所述第二电容的第二端与所述驱动晶体管的栅极电连接。
5.如权利要求1所述的像素电路，其特征在于，所述导通控制电路包括第二晶体管；
所述第二晶体管的栅极与所述扫描信号端电连接，所述第二晶体管的第一极与所述驱动晶体管的栅极电连接，所述第二晶体管的第二极与所述驱动晶体管的第二极电连接。
6.一种显示装置，其特征在于，包括：多个子像素；其中，各所述子像素包括如权利要求1-5任一项所述的像素电路。
7.如权利要求6所述的显示装置，其特征在于，所述显示装置还包括：漏流补偿信号线；其中，所有所述像素电路的漏流补偿信号端均与所述漏流补偿信号线电连接。
8.如权利要求7所述的显示装置，其特征在于，所述显示装置还包括：发光控制信号线；其中，所有所述像素电路的发光控制信号端均与所述发光控制信号线电连接。
9.一种如权利要求1-5任一项所述的像素电路的驱动方法，其特征在于，包括：
初始化阶段，对第一电源端加载第二电平信号，对所述发光控制信号端加载第一电平信号，对所述扫描信号端加载第一电平信号，对所述数据信号端加载具有预设固定电压的信号，对所述漏流控制信号端加载第一电平信号，对所述漏流补偿信号端加载第一电平信号；之后，对所述发光控制信号端加载第一电平信号，对所述扫描信号端加载第二电平信号，对所述数据信号端加载具有所述预设固定电压的信号，对所述漏流控制信号端加载第一电平信号，对所述漏流补偿信号端加载第一电平信号；
阈值补偿阶段，对第一电源端加载第一电平信号，对所述发光控制信号端加载第一电平信号，对所述扫描信号端加载第二电平信号，对所述数据信号端加载所述预设固定电压的信号，对所述漏流控制信号端加载第一电平信号，对所述漏流补偿信号端加载第一电平信号；
数据输入阶段，对第一电源端加载第二电平信号，对所述发光控制信号端加载第一电平信号，对所述扫描信号端加载第二电平信号，对所述数据信号端加载具有数据电压的信号，对所述漏流控制信号端加载第一电平信号，对所述漏流补偿信号端加载第一电平信号；
发光阶段，对第一电源端加载第二电平信号，对所述发光控制信号端加载第二电平信号，对所述扫描信号端加载第一电平信号，对所述数据信号端停止加载信号，对所述漏流控制信号端加载第一电平信号，对所述漏流补偿信号端加载第二电平信号。
10.一种如权利要求6-8任一项所述的显示装置的驱动方法，其特征在于，包括：
第一阶段，控制所有所述像素电路同时执行初始化阶段的工作过程；之后，控制所有所述像素电路同时执行阈值补偿阶段的工作过程；
第二阶段，逐行控制像素电路执行数据输入阶段的工作过程；
第三阶段，控制所有所述像素电路同时执行发光阶段的工作过程。
CN201911307672.6A 2019-12-18 2019-12-18 像素电路及其驱动方法、显示装置及其驱动方法 Active CN110969986B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911307672.6A CN110969986B (zh) 2019-12-18 2019-12-18 像素电路及其驱动方法、显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911307672.6A CN110969986B (zh) 2019-12-18 2019-12-18 像素电路及其驱动方法、显示装置及其驱动方法

Publications (2)

Publication Number Publication Date
CN110969986A CN110969986A (zh) 2020-04-07
CN110969986B true CN110969986B (zh) 2021-01-22

Family

ID=70034770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911307672.6A Active CN110969986B (zh) 2019-12-18 2019-12-18 像素电路及其驱动方法、显示装置及其驱动方法

Country Status (1)

Country Link
CN (1) CN110969986B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111402809B (zh) * 2020-05-27 2022-05-17 武汉天马微电子有限公司 一种显示面板和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601191B (zh) * 2016-12-02 2019-01-15 武汉华星光电技术有限公司 Oled驱动电路及oled显示面板
KR102621655B1 (ko) * 2017-01-09 2024-01-09 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102660207B1 (ko) * 2017-02-09 2024-04-25 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN108364610B (zh) * 2018-01-31 2020-03-10 昆山国显光电有限公司 一种像素补偿电路、像素补偿方法及显示装置
CN108320701B (zh) * 2018-03-07 2019-08-30 昆山国显光电有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN110264946A (zh) * 2019-05-21 2019-09-20 合肥维信诺科技有限公司 一种像素电路和显示装置
CN110223636B (zh) * 2019-06-17 2021-01-15 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
CN110969986A (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
CN110268465B (zh) 像素电路、显示面板及像素电路的驱动方法
KR102370381B1 (ko) 픽셀 회로, 픽셀 회로의 구동 방법 및 표시 장치
CN107170408B (zh) 像素电路、驱动方法、有机电致发光显示面板及显示装置
CN107358915B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN107274829B (zh) 一种有机电致发光显示面板及显示设备
CN110176213B (zh) 像素电路及其驱动方法、显示面板
CN107610652B (zh) 像素电路、其驱动方法、显示面板及显示装置
CN106910468B (zh) 显示面板、显示装置及像素电路的驱动方法
CN107452334B (zh) 像素电路及其驱动方法、显示基板及其驱动方法、显示装置
CN109712565B (zh) 一种像素电路、其驱动方法及电致发光显示面板
CN107068057B (zh) 一种像素驱动电路、其驱动方法及显示面板
CN107452338B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
US11205381B2 (en) Display panel, display device and compensation method
US20220335891A1 (en) Pixel circuit and method of driving the same, display panel
US9972249B2 (en) Pixel structure and driving method thereof, organic light emitting display panel and display apparatus
CN109887464B (zh) 像素电路及其驱动方法、显示面板和显示设备
CN111445856B (zh) 驱动电路、驱动方法、显示面板及显示装置
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
CN111179853B (zh) 一种像素电路及其驱动方法、显示装置
CN114270430B (zh) 像素电路、其驱动方法及显示装置
CN114586091A (zh) 像素驱动电路及显示面板
CN115812233A (zh) 一种显示面板及显示装置
GB2620507A (en) Pixel circuit and driving method therefor and display panel
CN111445849A (zh) 一种阵列基板、电致发光显示面板及显示装置
CN110969986B (zh) 像素电路及其驱动方法、显示装置及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant