JP2004341263A - 自発光素子表示方法および装置 - Google Patents
自発光素子表示方法および装置 Download PDFInfo
- Publication number
- JP2004341263A JP2004341263A JP2003138089A JP2003138089A JP2004341263A JP 2004341263 A JP2004341263 A JP 2004341263A JP 2003138089 A JP2003138089 A JP 2003138089A JP 2003138089 A JP2003138089 A JP 2003138089A JP 2004341263 A JP2004341263 A JP 2004341263A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- display
- data
- self
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 8
- 239000011159 matrix material Substances 0.000 claims abstract description 6
- 238000005286 illumination Methods 0.000 abstract 3
- 238000005401 electroluminescence Methods 0.000 description 38
- 238000010586 diagram Methods 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Abstract
【課題】本発明は、自発光素子ディスプレイの画素制御方式において、動画ぼけを解消するとともに入力表示データのタイミングに関係なく、点燈期間の制御を行うことを課題とする。
【解決手段】本発明は、複数の自発行素子がマトリックス状に配置された自発光素子ディスプレイ２０と、自発光素子を駆動するための駆動電圧を生成するための駆動電圧生成手段１０と、該駆動電圧と三角波信号を切替、データ線へ出力するデータ線分割切替手段１２と、駆動すべき自発光素子を選択するための書込み走査線駆動手段１４と、画素の点燈タイミングを制御するための画素点燈制御線駆動手段１８とを、奇数画素、偶数画素別に備える。
【選択図】 図１
【解決手段】本発明は、複数の自発行素子がマトリックス状に配置された自発光素子ディスプレイ２０と、自発光素子を駆動するための駆動電圧を生成するための駆動電圧生成手段１０と、該駆動電圧と三角波信号を切替、データ線へ出力するデータ線分割切替手段１２と、駆動すべき自発光素子を選択するための書込み走査線駆動手段１４と、画素の点燈タイミングを制御するための画素点燈制御線駆動手段１８とを、奇数画素、偶数画素別に備える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、表示素子に印加する電流量、あるいは発光時間に応じて輝度を制御可能な表示装置に係り、特に、表示素子として発光ダイオード（ＬＥＤ）や有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）等に代表される自発光素子を有する表示装置に関する。
【０００２】
【従来の技術】
特開平１１−２１９１４６号公報に、自発光素子である有機ＥＬ素子を駆動する駆動トランジスタの特性ばらつき補償方法が開示されている。
【０００３】
また、表示装置の標準化団体であるＶＥＳＡ（Ｖｉｄｅｏ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｔａｎｄａｒｄｓ Ａｓｓｏｃｉａｔｉｏｎ）における表示データのタイミング仕様、「ＶＥＳＡ ａｎｄ Ｉｎｄｕｓｔｒｙ Ｓｔａｎｄａｒｄｓ ａｎｄ Ｇｕｉｄｅｌｉｎｅｓ ｆｏｒ Ｃｏｍｐｕｔｅｒ Ｄｉｓｐｌａｙ Ｍｏｎｉｔｏｒ Ｔｉｍｉｎｇ Ｖｅｒｓｉｏｎ １．０， Ｒｅｖｉｓｉｏｎ ０．８」によると、表示データが転送される表示有効ライン数に対して、表示データが転送されないライン数、いわゆる「垂直帰線期間」は、解像度に関わらず１フレーム期間内の概ね５％程度となっていることが開示されている。
【０００４】
【特許文献１】
特開平１１−２１９１４６号公報
【０００５】
【発明が解決しようとする課題】
特開平１１−２１９１４６号公報では、有機ＥＬ素子表示装置において、駆動トランジスタの特性ばらつきを補償し、輝度むらの発生を軽減している。しかしながら本従来例では、良好な動画表示特性を実現することに関しては考慮されていない。有機ＥＬ素子の発光は、データの書込みから、次のフレームの書込みまで、ほぼ１フレームの期間継続されることとなる。しかしこのような画像の表示方法に対しては、視覚特性上の残像効果によっていわゆる「動画ぼけ」現象が生じるおそれがある。
【０００６】
また、上記課題の解決のため、本発明に示すように、データ書込み期間と発光期間を切り替えることにより動画ぼけを解消する場合、データ書込み終了まで発光できないこととなり、「ＶＥＳＡ ａｎｄ Ｉｎｄｕｓｔｒｙ Ｓｔａｎｄａｒｄｓ ａｎｄ Ｇｕｉｄｅｌｉｎｅｓ ｆｏｒ Ｃｏｍｐｕｔｅｒ Ｄｉｓｐｌａｙ Ｍｏｎｉｔｏｒ Ｔｉｍｉｎｇ Ｖｅｒｓｉｏｎ １．０， Ｒｅｖｉｓｉｏｎ ０．８」記載のタイミング仕様の場合、発光期間は１フレーム期間の５％程度しか確保できないこととなる。
【０００７】
本発明の目的は、入力データの表示データ有効期間と、垂直帰線期間の比率に関わらず、自発光素子の発光期間を大きくし、発光電流を増加することなく発光輝度を高くする装置及び方法を提供することである。
【０００８】
【課題を解決するための手段】
上記、動画ぼけの課題は、発光手段を有する複数の画素により構成された表示部と、画素領域にアナログ表示信号を入力するための信号線と、信号線を介して該画素に入力されたアナログ表示信号を基に、上記発光手段を駆動するための発光駆動手段を有する画像表示装置において、各画素における発光駆動手段と発光手段との間に、発光手段の点点燈ないし非点燈を制御するための発光制御スイッチ手段を設けることによって解決する。
【０００９】
また、発光期間確保の課題は、表示画面内の画素を奇数カラムの画素と偶数カラムの画素に分割し、奇数カラム画素書込み時、偶数カラム画素は書き込まず、奇数カラム画素書込み後、奇数カラム画素を発光状態としている間、偶数カラム画素に書込みを行うよう、上記発光制御スイッチを制御することによって解決する。あるいは、表示データを１画面分格納する画面格納手段を設け、該画面格納手段の読出し時に、垂直帰線を付加することにより解決する。
【００１０】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態を、図面を用いて詳細に説明する。
【００１１】
図１は本発明の一実施形態である自発光素子表示装置の例である。図１において、１は垂直同期信号、２は水平同期信号、３はデータイネーブル信号、４は表示データ（動画でも静止画でも良い）、５は同期クロックである。垂直同期信号１は表示一画面周期（１フレーム周期）の信号、水平同期信号２は一水平周期の信号、データイネーブル信号３は表示データ４が有効である期間（表示有効期間）を示す信号で、全ての信号が同期クロック５に同期して入力される。本実施形態では、これら表示データが、一画面分が左上端の画素から順次ラスタスキャン形式で転送され、１画素分の情報は６ビットの階調データからなるものとして以下説明する。６は表示制御部、７はデータ線制御信号、８は分割点燈制御信号、９は走査線制御信号である。表示制御部６は垂直同期信号１、水平同期信号２、データイネーブル信号３、表示データ４、同期クロックから、データ線制御信号７、分割点燈制御信号８、走査線制御信号９を生成する。１０はデータ線駆動手段、１１は階調電圧信号、１２はデータ線分割切替手段、１３はデータ線駆動信号、１４は書込み走査線駆動手段、１５は書込み制御信号、１６は駆動電圧生成手段、１７は自発光素子駆動電圧、１８は画素点燈制御線駆動手段、１９は画素点燈制御信号、２０は自発光素子ディスプレイである。自発光素子ディスプレイ２０とは、表示素子として発光ダイオードや有機ＥＬ等を用いたディスプレイをいう。自発光素子ディスプレイ２０は、マトリクス状に配置された複数の自発光素子（画素部）を有する。書込み走査線駆動手段１４は、走査線制御信号８に従って、画素へのデータ書込み走査のタイミングを制御するよう、書込み制御信号１５を出力する。画素点燈制御線駆動手段１８は、走査線制御信号８に従って、画素へのデータ書込み時と、書込み終了後の発光タイミングを制御するよう、画素点燈制御信号１９を出力する。駆動電圧生成手段１６は、自発光素子を駆動する電圧を自発光素子駆動電圧１７として供給する。自発光素子ディスプレイ２０への表示動作は、書込み走査線駆動手段１４から出力される書込み制御信号１５によって選択された画素に、データ線分割切替手段１２から切替出力される階調電圧信号１１が書き込まれた信号電圧と、データ線分割切替手段１２から切替出力される分割発光制御信号８のなかの三角波の印加と、画素点燈制御線駆動手段１８から出力される画素点燈制御信号１９によって動作する。なお、書込み走査線駆動手段１４と画素点燈制御線駆動手段１８は、一つ、あるいは別々のＬＳＩで実現してもよいし、画素部と同一のガラス基板上に形成してもよい。自発光素子ディスプレイ２０は、自発光素子に流れる電流量と、自発光素子の点燈時間によって、自発光素子が発光する輝度を調整することが可能である。自発光素子に流れる電流量が大きいほど自発光素子の輝度が高くなる。自発光素子の点燈時間が長くなるほど自発光素子の輝度が高くなる。本実施形態では、自発光素子ディスプレイ２０は２４０×３２０画素の解像度を持つものとして以下説明する。
【００１２】
図２は図１記載のデータ線分割切替手段１２の内部構成の一実施形態である。図２において、２１は三角波信号、２２は奇数画素データ線切替信号、２３は偶数画素データ線切替信号、２４はデータ線駆動手段第１出力、２５はデータ線駆動手段第２出力、２６はデータ線駆動手段第３出力、２７はデータ線駆動手段第４出力、２８はデータ線駆動手段第５出力、２９はデータ線駆動手段第６出力、３０はデータ線駆動手段第７１９出力、３１はデータ線駆動手段第７２０出力、３２は奇数画素データ線切替スイッチ群、３３は偶数画素データ線切替スイッチ群、３４は第１データ線、３５は第２データ線、３６は第３データ線、３７は第４データ線、３８は第５データ線、３９は第６データ線、４０は第７１９データ線、４１は第７２０データ線であり、データ線駆動手段出力、およびデータ線に関しては、第７から第７１８を図中では省略しているが、水平方向２４０画素解像度に対して、Ｒｅｄ（Ｒ）、Ｇｒｅｅｎ（Ｇ）、Ｂｌｕｅ（Ｂ）によるカラー表示のため、３倍の７２０本のデータ線駆動手段出力、およびデータ線を持つ。奇数画素データ線切替スイッチ群３２は、奇数画素データ線切替信号２２に従って、データ線駆動手段第１出力２４と三角波信号２１、データ線駆動手段第３出力２６と三角波信号２１、データ線駆動手段第５出力２８と三角波信号２１、データ線駆動手段第７１９出力３０と三角波信号２１、を各々切り替えて出力し、偶数画素データ線切替スイッチ群３３は、偶数画素データ線切替信号２３に従って、データ線駆動手段第２出力２５と三角波信号２１、データ線駆動手段第４出力２７と三角波信号２１、データ線駆動手段第６出力２９と三角波信号２１、データ線駆動手段第７２０出力３１と三角波信号２１、を各々切り替えて出力する。
【００１３】
図３は図１記載の自発光素子ディスプレイ２０の画素構成の一実施形態である。図３において、４２が１画素、４３が水平方向画素、４４が垂直方向画素であり、Ｒ、Ｇ、Ｂの３ドットで１画素４２を構成し、水平方向画素４３は２４０×３の７２０ドット、垂直方向画素４４は３２０ドットで構成される。また、前述の奇数画素、偶数画素の定義は、本実施形態では、図中網掛けで示すように、１ドットおきの垂直ラインとして分割することとして以下説明する。
【００１４】
図４は図１記載の自発光素子ディスプレイ２０の内部構成の一実施形態である。自発光素子として、有機ＥＬ素子を用いた場合の例を示す。図４において、４５は奇数画素第１点燈制御線、４６は奇数画素第３２０点燈制御線、４７は偶数画素第１点燈制御線、４８は偶数画素第３２０点燈制御線、４９は奇数画素第１書込み制御線、５０は奇数画素第３２０書込み制御線、５１は偶数画素第１書込み制御線、５２は偶数画素第３２０書込み制御線、５３は第１列有機ＥＬ駆動電圧供給線、５４は第２列有機ＥＬ駆動電圧供給線、５５は第１行第１列画素、５６は第１行第２列画素、５７は第３２０行第１列画素、５８は第３２０行第２列画素である。各々の走査線、および各々の書込み制御線によって選択される行の画素に、各々のデータ線を介して信号電圧、あるいは三角波を供給し、信号電圧と三角波に従って各列有機ＥＬ駆動電圧供給線から供給される有機ＥＬ駆動電圧によって点燈する画素の点燈時間を制御する。ここでは、画素の内部の構成を第１行第１列画素５５と第１行第２列画素５６にのみ示しているが、第３２０行第１列画素５７、第３２０行第２列画素５８についても同様の構成である。５９は第１行第１列画素駆動部、６０は第１行第１列書込み容量、６１は第１行第１列駆動インバータ、６２は第１行第１列書込み制御スイッチ、６３は第１行第１列点燈制御スイッチ、６４は第１行第１列有機ＥＬである。第１行第１列画素駆動部５９は、信号電圧に対応して第１行第１列有機ＥＬ６４の点燈時間を制御するためのものである。第１行第１列書込み制御スイッチ６２を、奇数画素第１書込み制御線４９によってオン状態とし、第１行第１列書込み制御スイッチ６２がオン状態となると、第１行第１列駆動インバータ６１の入出力が短絡されることとなり、インバータを形成するトランジスタの特性に従った基準電圧が設定され、この基準電圧を基準として、第１データ線３４からの信号電圧を、第１行第１列書込み容量６０に蓄積する。第１行第１列駆動インバータ６１は、書き込み後に入力される三角波が、第１行第１列書込み容量６０に蓄積された信号電圧より高いときは第１行第１列有機ＥＬ６４をオフ状態とし、書き込み後に入力される三角波が、第１行第１列書込み容量６０に蓄積された信号電圧より低いときは第１行第１列有機ＥＬ６４をオン状態とするとともに、第１行第１列点燈制御スイッチ６３を、奇数画素第１点燈制御線４５によってオン状態とすることによって、信号電圧に従った第１行第１列有機ＥＬ６４の点燈時間制御を行う。６５は第１行第２列画素駆動部、６６は第１行第２列書込み容量、６７は第１行第２列駆動インバータ、６８は第１行第２列書込み制御スイッチ、６９は第１行第２列点燈制御スイッチ、７０は第１行第２列有機ＥＬである。第１行第２列画素駆動部６５は、第１行第１列画素駆動部５９と同様、信号電圧に対応して第１行第２列有機ＥＬ７０の点燈時間を制御するためのものである。第１行第２列書込み制御スイッチ６８を、偶数画素第１書込み制御線５１によってオン状態とすることと、第１行第２列点燈制御スイッチ６９を、偶数画素第１点燈制御線４７によってオン状態とすること以外は、第１行第１列画素駆動部５９と同様の動作で、信号電圧に従った第１行第２列有機ＥＬ７０の点燈時間制御を行う。また、先に説明したとおり、自発光素子ディスプレイ２０の画素数は、２４０×３２０画素となっているため、奇数画素書込み制御線は、水平方向の線が、垂直方向に奇数画素第１書込み制御線４９から奇数画素第３２０書込み制御線５０まで３２０本、偶数画素書込み制御線は、偶数画素第１書込み制御線５１から偶数画素第３２０書込み制御線５２まで３２０本並び、奇数画素点燈制御線も同様に、水平方向の線が、垂直方向に奇数画素第１点燈制御線４５から奇数画素第３２０点燈制御線４６まで３２０本、偶数画素点燈制御線は、偶数画素第１点燈制御線４７から偶数画素第３２０点燈制御線４８まで３２０本並んでいるものとして、以下説明する。さらに、有機ＥＬ駆動電圧供給線は、自発光素子ディスプレイ２０の下側に配置する。有機ＥＬ駆動電圧供給線には、垂直方向（列方向）の線（例えば、第１列有機ＥＬ駆動電圧供給線５３や第２列有機ＥＬ駆動電圧供給線５４）が、水平方向（行方向）にデータ線と同様の７２０本接続されるものとして、以下説明する。
【００１５】
図５は図４記載の第１行第１列駆動インバータ６１における信号電圧の基準電圧設定を示した図である。図５において、７１は第１行第１列駆動インバータ６１の入出力特性、７２は入出力短絡条件、７３は第１行第１列駆動インバータ６１の信号電圧書込み基準電位である。第１行第１列駆動トランジスタ６１は、データ書き込み時に入出力が短絡されるため、入力、出力の電位が、入出力特性７１とＶｉｎ＝Ｖｏｕｔの直線で示す入出力短絡条件７２の交点である信号電圧書込み基準電位７３となる。信号電圧の書き込みはこの信号電圧書込み基準電圧７３を基準として行われる。第１行第２列駆動インバータ６７、ならびにその他の画素駆動部の駆動インバータに関しても、各々のインバータを構成するトランジスタに従った同様の動作となる。
【００１６】
図６は図４記載の第１行第１列画素駆動部５９における、信号電圧書込みと三角波による点燈時間の制御の動作を示した図である。図６において、７４は書込み制御パルス、７５は画素点燈制御パルス、７６は駆動インバータ入力、７７は駆動インバータ閾値電圧、７８は１ライン分データ書込み期間、７９はデータ書込み期間、８０は三角波期間、８１は非点燈期間、８２は点燈期間、８３は１フレーム期間である。書込み制御パルス７４は、図４における第１行第１列書込み制御スイッチ６２をオン状態とし、図５における信号電圧書込み基準電圧７３を設定する。同時に点燈制御パルス７５が、図４における第１行第１列点燈制御スイッチ６３をオン状態とし、信号電圧書込み基準電圧７３を基準として、信号電圧をデータ線入力３４を介して第１行第１列書込み容量６０に書き込むことにより、書き込まれた電位Ｖｓｉｇが、第１行第１列駆動インバータ６１の閾値電圧である駆動インバータ閾値電圧７７となる。駆動インバータ入力７６は、ここでは第１行第１列駆動インバータ６１の入力波形を示しており、１ライン分データ書込み期間７８の期間内で、同一制御線上の他の駆動インバータにも、その位置の表示データに従った信号電圧が入力されている。データ書込み期間７９の期間内で他の期間は、その他の制御線の信号電圧が書き込まれていることとなる。データ書込み期間７９の終了後、三角波期間８０に、駆動インバータ入力７６を三角波とすることにより、三角波のレベルが駆動インバータ閾値電圧７７を上回る期間では、第１行第１列駆動インバータ６１の出力は“０”、三角波のレベルが駆動インバータ閾値電圧７７を下回る期間では、第１行第１列駆動インバータ６１の出力は“１”となる。したがって、非点燈期間８１では、第１行第１列有機ＥＬ６４への電源供給は“オフ状態”となり、点燈期間５２では、有機ＥＬ４０への電源供給は“オン状態”となると同時に、点燈制御パルス７５が、図４における第１行第１列点燈制御スイッチ６３を、信号電圧の書込み終了後にオン状態としていることにより、信号電圧に従った点燈期間、点燈動作が行われることとなる。また、以上のデータ入力と三角波入力は、一定の周期で行われることとし、本実施形態では、６０［Ｈｚ］の周波数となる１フレーム期間８３の期間内で行われるものとして、以下説明する。
【００１７】
図７は図６記載の点燈時間制御動作を、分割なしで奇数画素、偶数画素の区別なく行った場合の動作を示す図である。図７において、８４は入力データ波形、８５はデータ有効期間、８６は垂直帰線期間であり、入力データ波形８４はデータ有効期間８５内で表示データを入力することを示している。本実施形態では、従来技術で記載した「帰線期間５％」から、２４０×３２０画素の解像度に対する垂直帰線期間８６を垂直方向１６画素分（以下１６ライン分と呼ぶ）として、以下説明する。８７は階調信号波形、８８は第１書込み制御線パルス、８９は第２書込み制御線パルス、９０は第３２０書込み制御線パルスであり、第１書込み制御線パルス８８から第３２０書込み制御線パルス９０は、奇数画素第１書込み制御線４９から奇数画素第３２０書込み制御線５０まで、順次１ラインずつ選択するよう、“１”を出力する。偶数画素第１書込み制御線５１から偶数画素第３２０書込み制御線５２までも同様の動作である。９１は第１点燈制御線パルス、９２は第２点燈制御線パルス、９３は第３２０点燈制御線パルスであり、第１点燈制御線パルス９１から第３２０点燈制御線パルス９３は、データ書込み時に同一ライン上の画素を点燈状態にするよう、書込み制御線パルスと同様に順次１ラインずつ選択するよう“１”を出力するとともに、全ラインの書込み終了後に表示画面上の全画素を点燈状態とするよう、すべての点燈制御パルスを“１”とする。ここでも、奇数画素、偶数画素の制御は同様である。９４は三角波波形、９５はデータ線切替パルス、９６はデータ線駆動信号波形であり、三角波波形９４は、データ有効期間８５で表示データを全ライン分転送した後、垂直帰線期間８６に階調電圧の最大値から最小値へと変化し、再び最大値へと戻る三角波である。データ線駆動信号波形９６は、データ線切替パルス９５に従って、階調信号波形８７と三角波波形９４を切り替えて出力する。ここでは、データ線切替パルス９５は垂直帰線期間８６において“１”となり、データ線駆動信号波形９６はデータ線切替パルス９５が“０”のときに階調信号波形８７を、“１”のとき三角波波形９４を出力するものとして、以下説明する。
【００１８】
図８は図６記載の点燈時間制御動作を、奇数画素、偶数画素で分割して行った場合の、図４記載の自発光ディスプレイ２０の動作を示す図である。図８において、９７は奇数画素第１書込み制御線パルス波形、９８は奇数画素第２書込み制御線パルス波形、９９は奇数画素第３２０書込み制御線パルス波形、１００は偶数画素第１書込み制御線パルス波形、１０１は偶数画素第２書込み制御線パルス波形、１０２は偶数画素第３２０書込み制御線パルス波形である。奇数画素第１書込み制御線パルス波形９７から奇数画素第３２０書込み制御線パルス波形９９は、あるフレームにおいては１ラインずつ順次選択するよう“１”を出力するが、その次のフレームでは奇数画素書込み制御線も選択しないよう“０”を出力し、この動作をフレームごとに繰り返す。偶数画素第１書込み制御線パルス波形１００から偶数画素第３２０書込み制御線パルス波形１０２は、奇数画素書込み制御線パルス波形が出力されているフレームにおいては、どの偶数画素書込み制御線も選択しないよう“０”を出力し、奇数画素書込み制御線パルス波形が出力されていないフレームにおいては、１ラインずつ順次選択するよう“１”を出力し、この動作をフレームごとに繰り返す。１０３は奇数画素第１点燈制御線パルス波形、１０４は奇数画素第２点燈制御線パルス波形、１０５は奇数画素第３２０点燈制御線パルス波形、１０６は偶数画素第１点燈制御線パルス波形、１０７は偶数画素第２点燈制御線パルス波形、１０８は偶数画素第３２０点燈制御線パルス波形である。奇数画素第１点燈制御線パルス波形１０３から奇数画素第３２０点燈制御線パルス波形１０５は、あるフレームにおいては１ラインずつ順次選択するよう“１”を出力するとともに、その次のフレームでは、すべての奇数画素を点燈状態とするよう“１”を出力し、この動作をフレームごとに繰り返す。偶数画素第１点燈制御線パルス波形１０６から偶数画素第３２０点燈制御線パルス波形１０８は、奇数画素書込み制御線パルス波形が出力されているフレームにおいては、すべての偶数画素を点燈状態とするよう“１”を出力するとともに、奇数画素書込み制御線パルス波形がすべての奇数画素を点燈するよう“１”となっているフレームにおいては、１ラインずつ順次選択するよう“１”を出力し、この動作をフレームごとに繰り返す。
【００１９】
図９は図６記載の点燈時間制御動作を、奇数画素、偶数画素で分割して行った場合の、図２記載のデータ線分割切替手段１２の動作を示す図である。図９において、１０９は偶奇分割三角波波形、１１０は奇数画素データ線切替信号波形、１１１は偶数画素データ線切替信号波形、１１２は奇数画素データ線信号波形、１１３は偶数画素データ線信号波形、１１４は奇数画素データ書込み期間、１１５は奇数画素三角波期間、１１６は偶数画素データ書込み期間、１１７は偶数画素三角波期間である。偶奇分割三角波波形１０９は、１フレーム内で、階調信号の最大レベルから最小レベル一旦下がった後、最大レベルに戻る波形であり、本実施例では、各フレームのデータ有効期間８５の間に最大→最小→最大と遷移する三角波である。奇数画素データ線切替信号波形１１０は図８で奇数画素書込み制御線パルス波形９７から９９が出力されている期間で“０”、奇数画素点燈制御線パルス波形１０３から１０５が全画面で“１”となっている期間で“１”とする。偶数画素データ線切替信号波形１１１は図８で偶数画素書込み制御線パルス波形１００から１０２が出力されている期間で“０”、偶数画素点燈制御線パルス波形１０６から１０８が全画面で“１”となっている期間で“１”とする。奇数画素データ線信号波形１１２は、奇数画素データ線切替信号波形１１０に従って、奇数画素データ線切替信号波形１１０が“０”のときは書込みデータ波形８７を、“１”のときは偶奇分割三角波波形１０９を、選択出力する。偶数画素データ線信号波形１１３は、偶数画素データ線切替信号波形１１１に従って、偶数画素データ線切替信号波形１１１が“０”のときは書込みデータ波形８７を、“１”のときは偶奇分割三角波波形１０９を、選択出力する。奇数画素データ書込み期間１１４は入力データ４のデータ有効期間８５と等しい３２０ライン分、奇数画素三角波期間１１５は入力データ４の２フレーム期間中のデータ有効期間８５と垂直帰線期間８６の２回分を合わせた３５２ライン分となる。偶数画素データ書込み期間１１６も、奇数画素と同様に、入力データ４のデータ有効期間８５と等しい３２０ライン分、偶数画素三角波期間１１７は入力データ４の２フレーム期間中のデータ有効期間８５と垂直帰線期間８６の２回分を合わせた３５２ライン分となる。
【００２０】
図１０は図８、９記載の点燈時間制御動作を行った場合の、画素の点燈状態を示す図である。図１０において、１１８は奇数画素点燈状態、１１９は偶数画素点燈状態、１２０は画素点燈輝度レベル、１２１は画素非点燈輝度レベル、１２２は偶数画素白表示時点燈期間、１２３は奇数画素白表示時点燈期間であり、奇数画素点燈状態１１８は、１フレームごとに画素点燈輝度レベル１２０と画素非点燈輝度レベル１２１を繰り返し、偶数画素点燈状態１１９は、奇数画素点燈状態１１８とは異なるフレームで画素点燈輝度レベル１２０と画素非点燈輝度レベル１２１を繰り返している。
【００２１】
以下、図１〜１０を用いて、本実施形態における自発光素子の点燈時間制御について説明する。
【００２２】
まず、図１を用いて、表示データの流れを説明する。
【００２３】
図１で、表示制御部６は、垂直同期信号１、水平同期信号２、データイネーブル信号３、表示データ４、同期クロック５に従って、データ線駆動信号７、分割点燈制御信号８、走査線制御信号９を生成する。データ線駆動手段１０は、従来と同様の動作であり、６ビットの階調情報を含むデータ線駆動信号７を１ライン分（複数ライン分でもよい）ラッチし、自発光素子ディスプレイ２０の画素を表示するための信号電圧に変換する。データ線分割切替手段１２は、分割点燈制御信号８に従って、自発光素子ディスプレイ２０の画素を表示するための信号電圧である階調電圧信号１１と、後に示す三角波波形とを切り替えて、データ線駆動信号１３として、自発光ディスプレイ２０へ出力する。詳細は後で説明する。書込み走査線駆動手段１４は、自発光素子ディスプレイ２０の書込み制御線を順次選択するよう、書込み信号１５を出力する。駆動電圧生成手段１６は、有機ＥＬを点燈するための駆動電圧を生成するための基準となる自発光素子駆動電圧１７を生成する。画素点燈制御線駆動手段１８は、自発光素子ディスプレイ２０の画素内に設けた点燈制御スイッチを、走査線ごとに制御するための画素点燈制御信号１９を生成する。詳細は後で説明する。最後に、自発光素子ディスプレイ２０において、走査線駆動信号１７、データ書込み制御信号２１によって選択された走査線上の画素が、データ線駆動信号１５の信号電圧と三角波信号、および有機ＥＬ駆動電圧１９に従って点燈する。詳細は後で説明する。
【００２４】
図２から６を用いて、図１記載の自発光ディスプレイ２０の点燈動作の詳細について説明する。
【００２５】
図２で、奇数画素データ線切替スイッチ群３２は、奇数画素に接続される第１データ線３４、第３データ線３６、第５データ線３８から、第７１９データ線４０までに接続され、奇数画素データ線切替信号２２に従って、各々データ線駆動手段１０の出力の奇数画素へ出力されるデータ線駆動手段第１出力２４、データ線駆動手段第３出力２６、データ線駆動手段第５出力２８から、データ線駆動手段第７１９出力３０と、三角波信号２１とを、切り替えて出力する。詳細は後で説明する。
【００２６】
図３で、本実施例では、奇数画素は網掛けを施したドットを示している。本実施形態では、Ｒ、Ｇ、Ｂ別々のドット毎に偶数、奇数を分割しているが、Ｒ、Ｇ、Ｂを１画素として考え、奇数、偶数画素をＲＧＢを１画素単位として考えてもよい。
【００２７】
図４で、奇数画素第１書込み制御線４９を介して第１行第１列書込み制御スイッチ６２をオン状態とすると、第１行第１列駆動インバータ６１の入出力が短絡されるため、図５に示す特性に従って、信号電圧書込み基準電位７３が、第１行第１列駆動インバータ６１の入出力電位差の中間電位となる。このとき、奇数画素第１点燈制御線４５を介して、点燈制御線選択電圧が供給されると、第１行第１列点燈制御スイッチ６３がオン状態となり、第１データ線３４を介してデータの信号電圧を、信号電圧書込み基準電位７３を基準として第１行第１列書込み容量６０に蓄積し、図６に示す駆動インバータ閾値電圧７７となる。図４で、第１行第１列駆動インバータ６１は、入力電圧が閾値電圧を上回っている場合は“０”を出力、下回っている場合には“１”を出力する。したがって、第１データ線３４を介して三角波２１を階調電圧信号１１から切り替えて入力することにより、第１行第１列駆動インバータ６１は、図６に示すように、三角波２１の電圧レベルが駆動インバータ閾値電圧７７を上回る非点燈期間８１では“０”を出力し、下回る点燈期間８２では“１”となる。図４で、第１行第１列有機ＥＬ６４は、第１行第１列駆動インバータ６１の出力が“０”のときはオフ状態、“１”で、かつ第１行第１列点燈制御スイッチ６３がオン状態のとき、オン状態となり、有機ＥＬ駆動電圧１７に従って駆動電流が流れることにより点燈する。以上のように、点燈、非点燈を信号電圧に従った時間制御を行うことにより、階調表示行う。ここで、第１行第１列駆動インバータ６１は論理回路記号で記述しているが、一般的にＣＭＯＳトランジスタで構成される。ただし、図５に示す特性を持つインバータであれば、構成は問わない。第１行第２列画素５６の内部回路も同様の動作である。
【００２８】
図７から１０を用いて、本発明の点燈時間制御動作の詳細について説明する。
【００２９】
図７で、階調信号１１は、入力データ４と同様のデータ有効期間８５と、垂直帰線期間８６を持ち、１ライン分のデータを順次出力する。これは、本実施形態が、フレームメモリ等の画面格納手段を持たず、データ線駆動手段１０が、従来と同様に、１ライン分のデータをラッチし、順次出力しているためである。これに対し、書込み制御線信号１５は、データに合わせて１ラインずつ書込み制御線を順次選択するよう選択パルスを出力する。点燈制御信号１９も同様に選択パルスを出力するとともに、データ書込み後に点燈状態とするため、全制御線同時にパルスを出力している。したがって、この書込み終了後のパルス出力時が三角波期間８０となり、本実施形態では垂直帰線期間８６である１６ライン分となる。つまり、従来の入力データタイミング仕様の場合、点燈期間は最長でも１６ライン分ということになる。
【００３０】
図８で、奇数画素書込み制御線パルスは、あるフレームでは図７と同様に、１ラインずつ順次選択パルスを出力するが、次のフレームでは、選択パルスを一切出力しない。逆に、偶数画素書込み制御線パルスは奇数画素書込み制御線パルスが出力されているフレームでは、選択パルスを出力せず、奇数画素書込み制御線パルスが選択パルスを出力しないフレームでは、１ラインずつ順次選択パルスを出力する。したがって、書込み動作としては、奇数画素と、偶数画素をフレーム交互に行っていることとなる。合わせて、奇数画素点燈制御線パルス、偶数画素点燈制御線パルスは、各々、書込み制御線パルスが選択パルスを出力しているフレームでは、同様に１ラインずつ順次選択パルスを出力し、書込み制御線パルスが選択パルスを出力しないフレームでは、全画素点燈制御線にパルスを出力する。
【００３１】
図９で、三角波２１は、データ有効期間８５の間に最大値→最小値→最大値と遷移する三角波であり、奇数画素データ線切替信号２２、偶数画素データ線切替信号２３が“１”のときデータ線信号として出力される。データ切替信号は各々、図８で書き込み制御線パルスが選択パルスを出力しないフレームで“１”となるため、２フレームのうち１フレームを三角波期間とすることが可能となる。したがって、本実施形態では、３５２ライン分を最長の点燈期間とすることができる。
【００３２】
図１０で、本実施形態では、奇数画素点燈状態１１８と、偶数画素点燈状態１１９は、入力データ４の垂直帰線期間８６に比べて長くなっており、かつ、１フレーム交互に点燈、非点燈を繰り返すことを示している。
【００３３】
波信号６６、および三角波切替信号６７を生成する。ここで、本実施形態では、三角波信号をデジタル的にカウンタ出力から生成したが、帰線期間内に増減する信号であれば、生成するための構成は限定するものではない。また、本実施形態では、帰線期間のデータ駆動信号を三角波として説明したが、三角波の代わりに、任意の定電圧レベルを出力することにより、帰線期間においてプリチャージが必要な駆動方法に対しても適用可能である。
【００３４】
以上、本実施形態では、画素の分割方法を、奇数画素と、偶数画素で分割しているが、画面の左右、上下といった２分割でもよいし、さらに分割数は２に限定されるものではなく、ＲＧＢごとに３分割してもよい。また、データ線駆動手段１０を従来と同様の動作としているが、書込み動作が奇数画素と偶数画素に分割されていることから、データ線駆動手段１０の動作をそれに合わせて、データを分割して出力することとしてもよい。
【００３５】
上記本発明の第１の実施形態によれば、書込み期間と点燈期間が分割されることとなり、動画ぼけを防ぐことができるとともに、入力データに垂直帰線期間が従来のように短い場合でも、データ書込み後の点燈期間を長く取ることが可能となり、有機ＥＬ素子に点燈のために流す電流量を抑制することができる。これにより、低消費電力、超寿命化といった効果も奏する。
（第２の実施形態）
以下、本発明の第２の実施形態を、図面を用いて詳細に説明する。
【００３６】
図１１は本発明の第２の実施形態である自発光素子表示装置の例である。
【００３７】
図１１において、１は垂直同期信号、２は水平同期信号、３はデータイネーブル信号、４は表示データ、５は同期クロックであり、全て第１の実施形態と同一のものである。１２４は画面格納対応表示制御部、１２５は格納・読出しコマンド信号、１２６は格納・読出しアドレス、１２７は格納データ、１２８は画面格納手段、１２９は画面読出しデータ、１３０は画面格納対応データ線制御信号、１３１は画面格納対応点燈制御信号、１３２は画面格納対応走査線制御信号、１３３はデータ線切替手段、１３４は画面格納対応データ線駆動信号、１３５は画面格納対応書込み走査線駆動手段、１３６は画面格納対応書込み制御信号、１３７は画面格納対応画素点燈制御線駆動手段、１３８は画面格納対応画素点燈制御信号、１３９は画面格納対応自発光素子ディスプレイである。画面格納対応表示制御部１２４は、表示データを一旦画面格納部１２８に格納するよう、格納・読出しコマンド信号１２５、格納・読出しアドレス１２６を生成し、画面読出しデータ１２９を読み出す。データ線駆動手段１０の動作は第１の実施形態と同様である。データ線切替手段１３３は、画面格納対応点燈制御信号１３１に従って、データ線駆動手段１０からの出力である階調電圧信号１１と後述する三角波とを切り替えて出力する。画面格納対応書込み走査線駆動手段１３５、画面格納対応点燈制御手段１３７は、各々帰線期間を長くした場合に対応して、画面格納対応書込み制御信号１３６、画面格納対応点燈制御信号１３８を生成する。画面格納対応自発光ディスプレイ１３９は、画面格納対応書込み走査線駆動手段１３５から出力される画面格納対応書込み制御信号１３６によって選択された画素に、データ線切替手段１３３から切替出力される階調電圧信号１１が書き込まれた信号電圧と、データ線切替手段１３３から切替出力される画面格納対応点燈制御信号１３１のなかの三角波の印加と、画面格納対応点燈制御線駆動手段１３７から出力される画面格納対応点燈制御信号１３８によって動作する。
【００３８】
図１２は図１１記載のデータ線切替手段１３３の内部構成の一実施形態である。図１２において、１４０は画面格納対応三角波信号、１４１は画面格納対応データ線切替信号、１４２はデータ線切替スイッチ群であり、データ線切替スイッチ群１４２は、画面格納対応データ線切替信号１４１に従って、データ線駆動手段第１出力２４と画面格納対応三角波信号１４０、データ線駆動手段第３出力２６と画面格納対応三角波信号１４０、データ線駆動手段第５出力２８と画面格納対応三角波信号１４０、データ線駆動手段第７１９出力３０と画面格納対応三角波信号１４０、を各々切り替えて出力する。
【００３９】
図１３は図１１記載の画面格納対応自発光素子ディスプレイ１３９の内部構成の一実施形態である。図１３において、１４３は第１点燈制御線、１４４は第３２０点燈制御線、１４５は第１書込み制御線、１４６は第３２０書込み制御線であり、点燈制御線、書き込み制御線が奇数画素、偶数画素で共通となった以外は、第１の実施形態と同様の構成である。
【００４０】
図１４は本実施形態における点燈時間制御動作を示す図である。図１４において、１４７は画面格納対応階調信号波形、１４８は画面格納対応第１書込み制御線パルス、１４９は画面格納対応第２書込み制御線パルス、１５０は画面格納対応第３２０書込み制御線パルスであり、画面格納対応第１書込み制御線パルス１４８から画面格納対応第３２０書込み制御線パルス１５０は、第１書込み制御線１４５から第３２０書込み制御線１４６まで、順次１ラインずつ選択するよう、“１”を出力する。１５１は画面格納対応第１点燈制御線パルス、１５２は画面格納対応第２点燈制御線パルス、１５３は第３２０点燈制御線パルスであり、画面格納対応第１点燈制御線パルス１５１から画面格納対応第３２０点燈制御線パルス１５３は、データ書込み時に同一ライン上の画素を点燈状態にするよう、書込み制御線パルスと同様に順次１ラインずつ選択するよう“１”を出力するとともに、全ラインの書込み終了後に表示画面上の全画素を点燈状態とするよう、すべての点燈制御パルスを“１”とする。１５４は画面格納対応三角波波形、１５５は画面格納対応データ線切替パルス、１５６は画面格納対応データ線駆動信号波形であり、画面格納対応三角波波形１５４は、表示データを全ライン分転送した後、階調電圧の最大値から最小値へと変化し、再び最大値へと戻る三角波である。画面格納対応データ線駆動信号波形１５６は、画面格納対応データ線切替パルス１５５に従って、画面格納対応階調信号波形１４７と画面格納対応三角波波形１５４を切り替えて出力する。ここでも、第１の実施形態と同様に、画面格納対応データ線切替パルス９５は表示データ終了後に“１”となり、画面格納対応データ線駆動信号波形１５６は画面格納対応データ線切替パルス１５５が“０”のときに画面格納対応階調信号波形１４７を、“１”のとき画面格納対応三角波波形１５４を出力するものとして、以下説明する。
【００４１】
以下、図１１〜１４を用いて、本実施形態における自発光素子の点燈時間制御について説明する。
【００４２】
図１１で、画面格納対応表示制御部１２４は、表示データ４を画面格納手段１２８に一旦格納し、図１４に示すように、垂直帰線期間を１フレームの約半分となるよう、画面格納手段１２８からの読出しを制御し、画面格納対応データ線制御信号１３０を出力するとともに、この垂直帰線期間を長くしたタイミングに合わせて、画面格納対応点燈制御信号１３１、画面格納対応書込み制御信号１３２を出力する。
【００４３】
図１２で、データ線切替手段１３３のなかのデータ線切替スイッチ群１４２は、図１４に示すように、画面格納対応データ線切替信号１４１に従って、階調電圧信号１１と画面格納対応三角波信号１４０を切り替えて、画面格納対応データ線駆動信号１３４として出力する。
【００４４】
図１３で、奇数画素、偶数画素の分割がなく、書込み制御線、点燈制御線の本数が異なる以外は、第１の実施形態と同様である。
【００４５】
図１４で、図１１に示す画面格納手段１２８によって垂直帰線期間を長くすることにより、三角波期間を長くすることが可能となることを示している。
【００４６】
以上、本実施形態では、画面格納後の垂直帰線期間を１フレームの約半分としているが、さらに長くすることにより、有機ＥＬ素子に流す電流量をさらに低減させてもよいし、短くすることにより動作速度を低減することも可能である。
【００４７】
上記本発明の第２の実施形態によれば、第１の実施形態と同様に動画ぼけを防ぐことができるとともに、入力データの垂直帰線期間が短い場合でも、データ書込み後の点燈期間を長く取ることが可能となり、第１の実施形態と比較して、書込み制御線、および点燈制御線の本数を減らすことができるという効果を奏する。
【００４８】
【発明の効果】
本発明によれば、入力表示データのタイミング仕様に関係なく、データ書込み後に有機ＥＬ素子を点燈させる駆動方式によって動画ぼけを解消するとともに、点燈期間を長く取ることにより、有機ＥＬ素子に流れる電流量を抑制し、低消費電力化、長寿命化を図れるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態である自発光素子表示装置の例である。
【図２】図１記載のデータ線分割切替手段１２の内部構成の一実施形態である。
【図３】図１記載の自発光素子ディスプレイ２０の画素構成の一実施形態である。
【図４】図１記載の自発光素子ディスプレイ２０の内部構成の一実施形態である。
【図５】図４記載の第１行第１列駆動インバータ６１における信号電圧の基準電圧設定を示した図である。
【図６】図４記載の第１行第１列画素駆動部５９における、信号電圧書込みと三角波による点燈時間の制御の動作を示した図である。
【図７】図６記載の点燈時間制御動作を、分割なしで奇数画素、偶数画素の区別なく行った場合の動作を示す図である。
【図８】図６記載の点燈時間制御動作を、奇数画素、偶数画素で分割して行った場合の、図４記載の自発光ディスプレイ２０の動作を示す図である。
【図９】図６記載の点燈時間制御動作を、奇数画素、偶数画素で分割して行った場合の、図２記載のデータ線分割切替手段１２の動作を示す図である。
【図１０】図８、９記載の点燈時間制御動作を行った場合の、画素の点燈状態を示す図である。
【図１１】本発明の第２の実施形態である自発光素子表示装置の例である。
【図１２】図１１記載のデータ線切替手段１３３の内部構成の一実施形態である。
【図１３】図１１記載の画面格納対応自発光素子ディスプレイ１３９の内部構成の一実施形態である。
【図１４】本実施形態における点燈時間制御動作を示す図である。
【符号の説明】
１…垂直同期信号、２…水平同期信号、３…データイネーブル信号、４…表示データ、５…同期クロック、６…表示制御部、７…データ線制御信号、８…分割点燈制御信号、９…走査線制御信号、１０…データ線駆動手段、１１…階調電圧信号、１２…データ線分割切替手段、１３…データ線駆動信号、１４…書込み走査線駆動手段、１５…書込み制御信号、１６…駆動電圧生成手段、１７…自発光素子駆動電圧、１８…画素点燈制御線駆動手段、１９…画素点燈制御信号、２０…自発光素子ディスプレイ、２１…三角波信号、２２…奇数画素データ線切替信号、２３…偶数画素データ線切替信号、２４…データ線駆動手段第１出力、２５…データ線駆動手段第２出力、２６…データ線駆動手段第３出力、２７…データ線駆動手段第４出力、２８…データ線駆動手段第５出力、２９…データ線駆動手段第６出力、３０…データ線駆動手段第７１９出力、３１…データ線駆動手段第７２０出力、３２…奇数画素データ線切替スイッチ群、３３…偶数画素データ線切替スイッチ群、３４…第１データ線、３５…第２データ線、３６…第３データ線、３７…第４データ線、３８…第５データ線、３９…第６データ線、４０…第７１９データ線、４１…第７２０データ線、４２…１画素、４３…水平方向画素、４４…垂直方向画素、４５…奇数画素第１点燈制御線、４６…奇数画素第３２０点燈制御線、４７…偶数画素第１点燈制御線、４８…偶数画素第３２０点燈制御線、４９…奇数画素第１書込み制御線、５０…奇数画素第３２０書込み制御線、５１…偶数画素第１書込み制御線、５２…偶数画素第３２０書込み制御線、５３…第１列有機ＥＬ駆動電圧供給線、５４…第２列有機ＥＬ駆動電圧供給線、５５…第１行第１列画素、５６…第１行第２列画素、５７…第３２０行第１列画素、５８…第３２０行第２列画素、５９…第１行第１列画素駆動部、６０…第１行第１列書込み容量、６１…第１行第１列駆動インバータ、６２…第１行第１列書込み制御スイッチ、６３…第１行第１列点燈制御スイッチ、６４…第１行第１列有機ＥＬ、６５…第１行第２列画素駆動部、６６…第１行第２列書込み容量、６７…第１行第２列駆動インバータ、６８…第１行第２列書込み制御スイッチ、６９…第１行第２列点燈制御スイッチ、７０…第１行第２列有機ＥＬ、７１…第１行第１列駆動インバータ６１の入出力特性、７２…入出力短絡条件、７３…第１行第１列駆動インバータ６１の信号電圧書込み基準電位、７４…書込み制御パルス、７５…画素点燈制御パルス、７６…駆動インバータ入力、７７…駆動インバータ閾値電圧、７８…１ライン分データ書込み期間、７９…データ書込み期間、８０…三角波期間、８１…非点燈期間、８２…点燈期間、８３…１フレーム期間、８４…入力データ波形、８５…データ有効期間、８６…垂直帰線期間、８７…階調信号波形、８８…第１書込み制御線パルス、８９…第２書込み制御線パルス、９０…第３２０書込み制御線パルス、９１…第１点燈制御線パルス、９２…第２点燈制御線パルス、９３…第３２０点燈制御線パルス、９４…三角波波形、９５…データ線切替パルス、９６…データ線駆動信号波形、９７…奇数画素第１書込み制御線パルス波形、９８…奇数画素第２書込み制御線パルス波形、９９…奇数画素第３２０書込み制御線パルス波形、１００…偶数画素第１書込み制御線パルス波形、１０１…偶数画素第２書込み制御線パルス波形、１０２…偶数画素第３２０書込み制御線パルス波形、１０３…奇数画素第１点燈制御線パルス波形、１０４…奇数画素第２点燈制御線パルス波形、１０５…奇数画素第３２０点燈制御線パルス波形、１０６…偶数画素第１点燈制御線パルス波形、１０７…偶数画素第２点燈制御線パルス波形、１０８…偶数画素第３２０点燈制御線パルス波形、１０９…偶奇分割三角波波形、１１０…奇数画素データ線切替信号波形、１１１…偶数画素データ線切替信号波形、１１２…奇数画素データ線信号波形、１１３…偶数画素データ線信号波形、１１４…奇数画素データ書込み期間、１１５…奇数画素三角波期間、１１６…偶数画素データ書込み期間、１１７…偶数画素三角波期間、１１８…奇数画素点燈状態、１１９…偶数画素点燈状態、１２０…画素点燈輝度レベル、１２１…画素非点燈輝度レベル、１２２…偶数画素白表示時点燈期間、１２３…奇数画素白表示時点燈期間、１２４…画面格納対応表示制御部、１２５…格納・読出しコマンド信号、１２６…格納・読出しアドレス、１２７…格納データ、１２８…画面格納手段、１２９…画面読出しデータ、１３０…画面格納対応データ線制御信号、１３１…画面格納対応点燈制御信号、１３２…画面格納対応走査線制御信号、１３３…データ線切替手段、１３４…画面格納対応データ線駆動信号、１３５…画面格納対応書込み走査線駆動手段、１３６…画面格納対応書込み制御信号、１３７…画面格納対応画素点燈制御線駆動手段、１３８…画面格納対応画素点燈制御信号、１３９…画面格納対応自発光素子ディスプレイ、１４０…画面格納対応三角波信号、１４１…画面格納対応データ線切替信号、１４２…データ線切替スイッチ群、１４３…第１点燈制御線、１４４…第３２０点燈制御線、１４５…第１書込み制御線、１４６…第３２０書込み制御線、１４７…画面格納対応階調信号波形、１４８…画面格納対応第１書込み制御線パルス、１４９…画面格納対応第２書込み制御線パルス、１５０…画面格納対応第３２０書込み制御線パルス、１５１…画面格納対応第１点燈制御線パルス、１５２…画面格納対応第２点燈制御線パルス、１５３…第３２０点燈制御線パルス、１５４…画面格納対応三角波波形、１５５…画面格納対応データ線切替パルス、１５６…画面格納対応データ線駆動信号波形。
【発明の属する技術分野】
本発明は、表示素子に印加する電流量、あるいは発光時間に応じて輝度を制御可能な表示装置に係り、特に、表示素子として発光ダイオード（ＬＥＤ）や有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）等に代表される自発光素子を有する表示装置に関する。
【０００２】
【従来の技術】
特開平１１−２１９１４６号公報に、自発光素子である有機ＥＬ素子を駆動する駆動トランジスタの特性ばらつき補償方法が開示されている。
【０００３】
また、表示装置の標準化団体であるＶＥＳＡ（Ｖｉｄｅｏ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｔａｎｄａｒｄｓ Ａｓｓｏｃｉａｔｉｏｎ）における表示データのタイミング仕様、「ＶＥＳＡ ａｎｄ Ｉｎｄｕｓｔｒｙ Ｓｔａｎｄａｒｄｓ ａｎｄ Ｇｕｉｄｅｌｉｎｅｓ ｆｏｒ Ｃｏｍｐｕｔｅｒ Ｄｉｓｐｌａｙ Ｍｏｎｉｔｏｒ Ｔｉｍｉｎｇ Ｖｅｒｓｉｏｎ １．０， Ｒｅｖｉｓｉｏｎ ０．８」によると、表示データが転送される表示有効ライン数に対して、表示データが転送されないライン数、いわゆる「垂直帰線期間」は、解像度に関わらず１フレーム期間内の概ね５％程度となっていることが開示されている。
【０００４】
【特許文献１】
特開平１１−２１９１４６号公報
【０００５】
【発明が解決しようとする課題】
特開平１１−２１９１４６号公報では、有機ＥＬ素子表示装置において、駆動トランジスタの特性ばらつきを補償し、輝度むらの発生を軽減している。しかしながら本従来例では、良好な動画表示特性を実現することに関しては考慮されていない。有機ＥＬ素子の発光は、データの書込みから、次のフレームの書込みまで、ほぼ１フレームの期間継続されることとなる。しかしこのような画像の表示方法に対しては、視覚特性上の残像効果によっていわゆる「動画ぼけ」現象が生じるおそれがある。
【０００６】
また、上記課題の解決のため、本発明に示すように、データ書込み期間と発光期間を切り替えることにより動画ぼけを解消する場合、データ書込み終了まで発光できないこととなり、「ＶＥＳＡ ａｎｄ Ｉｎｄｕｓｔｒｙ Ｓｔａｎｄａｒｄｓ ａｎｄ Ｇｕｉｄｅｌｉｎｅｓ ｆｏｒ Ｃｏｍｐｕｔｅｒ Ｄｉｓｐｌａｙ Ｍｏｎｉｔｏｒ Ｔｉｍｉｎｇ Ｖｅｒｓｉｏｎ １．０， Ｒｅｖｉｓｉｏｎ ０．８」記載のタイミング仕様の場合、発光期間は１フレーム期間の５％程度しか確保できないこととなる。
【０００７】
本発明の目的は、入力データの表示データ有効期間と、垂直帰線期間の比率に関わらず、自発光素子の発光期間を大きくし、発光電流を増加することなく発光輝度を高くする装置及び方法を提供することである。
【０００８】
【課題を解決するための手段】
上記、動画ぼけの課題は、発光手段を有する複数の画素により構成された表示部と、画素領域にアナログ表示信号を入力するための信号線と、信号線を介して該画素に入力されたアナログ表示信号を基に、上記発光手段を駆動するための発光駆動手段を有する画像表示装置において、各画素における発光駆動手段と発光手段との間に、発光手段の点点燈ないし非点燈を制御するための発光制御スイッチ手段を設けることによって解決する。
【０００９】
また、発光期間確保の課題は、表示画面内の画素を奇数カラムの画素と偶数カラムの画素に分割し、奇数カラム画素書込み時、偶数カラム画素は書き込まず、奇数カラム画素書込み後、奇数カラム画素を発光状態としている間、偶数カラム画素に書込みを行うよう、上記発光制御スイッチを制御することによって解決する。あるいは、表示データを１画面分格納する画面格納手段を設け、該画面格納手段の読出し時に、垂直帰線を付加することにより解決する。
【００１０】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態を、図面を用いて詳細に説明する。
【００１１】
図１は本発明の一実施形態である自発光素子表示装置の例である。図１において、１は垂直同期信号、２は水平同期信号、３はデータイネーブル信号、４は表示データ（動画でも静止画でも良い）、５は同期クロックである。垂直同期信号１は表示一画面周期（１フレーム周期）の信号、水平同期信号２は一水平周期の信号、データイネーブル信号３は表示データ４が有効である期間（表示有効期間）を示す信号で、全ての信号が同期クロック５に同期して入力される。本実施形態では、これら表示データが、一画面分が左上端の画素から順次ラスタスキャン形式で転送され、１画素分の情報は６ビットの階調データからなるものとして以下説明する。６は表示制御部、７はデータ線制御信号、８は分割点燈制御信号、９は走査線制御信号である。表示制御部６は垂直同期信号１、水平同期信号２、データイネーブル信号３、表示データ４、同期クロックから、データ線制御信号７、分割点燈制御信号８、走査線制御信号９を生成する。１０はデータ線駆動手段、１１は階調電圧信号、１２はデータ線分割切替手段、１３はデータ線駆動信号、１４は書込み走査線駆動手段、１５は書込み制御信号、１６は駆動電圧生成手段、１７は自発光素子駆動電圧、１８は画素点燈制御線駆動手段、１９は画素点燈制御信号、２０は自発光素子ディスプレイである。自発光素子ディスプレイ２０とは、表示素子として発光ダイオードや有機ＥＬ等を用いたディスプレイをいう。自発光素子ディスプレイ２０は、マトリクス状に配置された複数の自発光素子（画素部）を有する。書込み走査線駆動手段１４は、走査線制御信号８に従って、画素へのデータ書込み走査のタイミングを制御するよう、書込み制御信号１５を出力する。画素点燈制御線駆動手段１８は、走査線制御信号８に従って、画素へのデータ書込み時と、書込み終了後の発光タイミングを制御するよう、画素点燈制御信号１９を出力する。駆動電圧生成手段１６は、自発光素子を駆動する電圧を自発光素子駆動電圧１７として供給する。自発光素子ディスプレイ２０への表示動作は、書込み走査線駆動手段１４から出力される書込み制御信号１５によって選択された画素に、データ線分割切替手段１２から切替出力される階調電圧信号１１が書き込まれた信号電圧と、データ線分割切替手段１２から切替出力される分割発光制御信号８のなかの三角波の印加と、画素点燈制御線駆動手段１８から出力される画素点燈制御信号１９によって動作する。なお、書込み走査線駆動手段１４と画素点燈制御線駆動手段１８は、一つ、あるいは別々のＬＳＩで実現してもよいし、画素部と同一のガラス基板上に形成してもよい。自発光素子ディスプレイ２０は、自発光素子に流れる電流量と、自発光素子の点燈時間によって、自発光素子が発光する輝度を調整することが可能である。自発光素子に流れる電流量が大きいほど自発光素子の輝度が高くなる。自発光素子の点燈時間が長くなるほど自発光素子の輝度が高くなる。本実施形態では、自発光素子ディスプレイ２０は２４０×３２０画素の解像度を持つものとして以下説明する。
【００１２】
図２は図１記載のデータ線分割切替手段１２の内部構成の一実施形態である。図２において、２１は三角波信号、２２は奇数画素データ線切替信号、２３は偶数画素データ線切替信号、２４はデータ線駆動手段第１出力、２５はデータ線駆動手段第２出力、２６はデータ線駆動手段第３出力、２７はデータ線駆動手段第４出力、２８はデータ線駆動手段第５出力、２９はデータ線駆動手段第６出力、３０はデータ線駆動手段第７１９出力、３１はデータ線駆動手段第７２０出力、３２は奇数画素データ線切替スイッチ群、３３は偶数画素データ線切替スイッチ群、３４は第１データ線、３５は第２データ線、３６は第３データ線、３７は第４データ線、３８は第５データ線、３９は第６データ線、４０は第７１９データ線、４１は第７２０データ線であり、データ線駆動手段出力、およびデータ線に関しては、第７から第７１８を図中では省略しているが、水平方向２４０画素解像度に対して、Ｒｅｄ（Ｒ）、Ｇｒｅｅｎ（Ｇ）、Ｂｌｕｅ（Ｂ）によるカラー表示のため、３倍の７２０本のデータ線駆動手段出力、およびデータ線を持つ。奇数画素データ線切替スイッチ群３２は、奇数画素データ線切替信号２２に従って、データ線駆動手段第１出力２４と三角波信号２１、データ線駆動手段第３出力２６と三角波信号２１、データ線駆動手段第５出力２８と三角波信号２１、データ線駆動手段第７１９出力３０と三角波信号２１、を各々切り替えて出力し、偶数画素データ線切替スイッチ群３３は、偶数画素データ線切替信号２３に従って、データ線駆動手段第２出力２５と三角波信号２１、データ線駆動手段第４出力２７と三角波信号２１、データ線駆動手段第６出力２９と三角波信号２１、データ線駆動手段第７２０出力３１と三角波信号２１、を各々切り替えて出力する。
【００１３】
図３は図１記載の自発光素子ディスプレイ２０の画素構成の一実施形態である。図３において、４２が１画素、４３が水平方向画素、４４が垂直方向画素であり、Ｒ、Ｇ、Ｂの３ドットで１画素４２を構成し、水平方向画素４３は２４０×３の７２０ドット、垂直方向画素４４は３２０ドットで構成される。また、前述の奇数画素、偶数画素の定義は、本実施形態では、図中網掛けで示すように、１ドットおきの垂直ラインとして分割することとして以下説明する。
【００１４】
図４は図１記載の自発光素子ディスプレイ２０の内部構成の一実施形態である。自発光素子として、有機ＥＬ素子を用いた場合の例を示す。図４において、４５は奇数画素第１点燈制御線、４６は奇数画素第３２０点燈制御線、４７は偶数画素第１点燈制御線、４８は偶数画素第３２０点燈制御線、４９は奇数画素第１書込み制御線、５０は奇数画素第３２０書込み制御線、５１は偶数画素第１書込み制御線、５２は偶数画素第３２０書込み制御線、５３は第１列有機ＥＬ駆動電圧供給線、５４は第２列有機ＥＬ駆動電圧供給線、５５は第１行第１列画素、５６は第１行第２列画素、５７は第３２０行第１列画素、５８は第３２０行第２列画素である。各々の走査線、および各々の書込み制御線によって選択される行の画素に、各々のデータ線を介して信号電圧、あるいは三角波を供給し、信号電圧と三角波に従って各列有機ＥＬ駆動電圧供給線から供給される有機ＥＬ駆動電圧によって点燈する画素の点燈時間を制御する。ここでは、画素の内部の構成を第１行第１列画素５５と第１行第２列画素５６にのみ示しているが、第３２０行第１列画素５７、第３２０行第２列画素５８についても同様の構成である。５９は第１行第１列画素駆動部、６０は第１行第１列書込み容量、６１は第１行第１列駆動インバータ、６２は第１行第１列書込み制御スイッチ、６３は第１行第１列点燈制御スイッチ、６４は第１行第１列有機ＥＬである。第１行第１列画素駆動部５９は、信号電圧に対応して第１行第１列有機ＥＬ６４の点燈時間を制御するためのものである。第１行第１列書込み制御スイッチ６２を、奇数画素第１書込み制御線４９によってオン状態とし、第１行第１列書込み制御スイッチ６２がオン状態となると、第１行第１列駆動インバータ６１の入出力が短絡されることとなり、インバータを形成するトランジスタの特性に従った基準電圧が設定され、この基準電圧を基準として、第１データ線３４からの信号電圧を、第１行第１列書込み容量６０に蓄積する。第１行第１列駆動インバータ６１は、書き込み後に入力される三角波が、第１行第１列書込み容量６０に蓄積された信号電圧より高いときは第１行第１列有機ＥＬ６４をオフ状態とし、書き込み後に入力される三角波が、第１行第１列書込み容量６０に蓄積された信号電圧より低いときは第１行第１列有機ＥＬ６４をオン状態とするとともに、第１行第１列点燈制御スイッチ６３を、奇数画素第１点燈制御線４５によってオン状態とすることによって、信号電圧に従った第１行第１列有機ＥＬ６４の点燈時間制御を行う。６５は第１行第２列画素駆動部、６６は第１行第２列書込み容量、６７は第１行第２列駆動インバータ、６８は第１行第２列書込み制御スイッチ、６９は第１行第２列点燈制御スイッチ、７０は第１行第２列有機ＥＬである。第１行第２列画素駆動部６５は、第１行第１列画素駆動部５９と同様、信号電圧に対応して第１行第２列有機ＥＬ７０の点燈時間を制御するためのものである。第１行第２列書込み制御スイッチ６８を、偶数画素第１書込み制御線５１によってオン状態とすることと、第１行第２列点燈制御スイッチ６９を、偶数画素第１点燈制御線４７によってオン状態とすること以外は、第１行第１列画素駆動部５９と同様の動作で、信号電圧に従った第１行第２列有機ＥＬ７０の点燈時間制御を行う。また、先に説明したとおり、自発光素子ディスプレイ２０の画素数は、２４０×３２０画素となっているため、奇数画素書込み制御線は、水平方向の線が、垂直方向に奇数画素第１書込み制御線４９から奇数画素第３２０書込み制御線５０まで３２０本、偶数画素書込み制御線は、偶数画素第１書込み制御線５１から偶数画素第３２０書込み制御線５２まで３２０本並び、奇数画素点燈制御線も同様に、水平方向の線が、垂直方向に奇数画素第１点燈制御線４５から奇数画素第３２０点燈制御線４６まで３２０本、偶数画素点燈制御線は、偶数画素第１点燈制御線４７から偶数画素第３２０点燈制御線４８まで３２０本並んでいるものとして、以下説明する。さらに、有機ＥＬ駆動電圧供給線は、自発光素子ディスプレイ２０の下側に配置する。有機ＥＬ駆動電圧供給線には、垂直方向（列方向）の線（例えば、第１列有機ＥＬ駆動電圧供給線５３や第２列有機ＥＬ駆動電圧供給線５４）が、水平方向（行方向）にデータ線と同様の７２０本接続されるものとして、以下説明する。
【００１５】
図５は図４記載の第１行第１列駆動インバータ６１における信号電圧の基準電圧設定を示した図である。図５において、７１は第１行第１列駆動インバータ６１の入出力特性、７２は入出力短絡条件、７３は第１行第１列駆動インバータ６１の信号電圧書込み基準電位である。第１行第１列駆動トランジスタ６１は、データ書き込み時に入出力が短絡されるため、入力、出力の電位が、入出力特性７１とＶｉｎ＝Ｖｏｕｔの直線で示す入出力短絡条件７２の交点である信号電圧書込み基準電位７３となる。信号電圧の書き込みはこの信号電圧書込み基準電圧７３を基準として行われる。第１行第２列駆動インバータ６７、ならびにその他の画素駆動部の駆動インバータに関しても、各々のインバータを構成するトランジスタに従った同様の動作となる。
【００１６】
図６は図４記載の第１行第１列画素駆動部５９における、信号電圧書込みと三角波による点燈時間の制御の動作を示した図である。図６において、７４は書込み制御パルス、７５は画素点燈制御パルス、７６は駆動インバータ入力、７７は駆動インバータ閾値電圧、７８は１ライン分データ書込み期間、７９はデータ書込み期間、８０は三角波期間、８１は非点燈期間、８２は点燈期間、８３は１フレーム期間である。書込み制御パルス７４は、図４における第１行第１列書込み制御スイッチ６２をオン状態とし、図５における信号電圧書込み基準電圧７３を設定する。同時に点燈制御パルス７５が、図４における第１行第１列点燈制御スイッチ６３をオン状態とし、信号電圧書込み基準電圧７３を基準として、信号電圧をデータ線入力３４を介して第１行第１列書込み容量６０に書き込むことにより、書き込まれた電位Ｖｓｉｇが、第１行第１列駆動インバータ６１の閾値電圧である駆動インバータ閾値電圧７７となる。駆動インバータ入力７６は、ここでは第１行第１列駆動インバータ６１の入力波形を示しており、１ライン分データ書込み期間７８の期間内で、同一制御線上の他の駆動インバータにも、その位置の表示データに従った信号電圧が入力されている。データ書込み期間７９の期間内で他の期間は、その他の制御線の信号電圧が書き込まれていることとなる。データ書込み期間７９の終了後、三角波期間８０に、駆動インバータ入力７６を三角波とすることにより、三角波のレベルが駆動インバータ閾値電圧７７を上回る期間では、第１行第１列駆動インバータ６１の出力は“０”、三角波のレベルが駆動インバータ閾値電圧７７を下回る期間では、第１行第１列駆動インバータ６１の出力は“１”となる。したがって、非点燈期間８１では、第１行第１列有機ＥＬ６４への電源供給は“オフ状態”となり、点燈期間５２では、有機ＥＬ４０への電源供給は“オン状態”となると同時に、点燈制御パルス７５が、図４における第１行第１列点燈制御スイッチ６３を、信号電圧の書込み終了後にオン状態としていることにより、信号電圧に従った点燈期間、点燈動作が行われることとなる。また、以上のデータ入力と三角波入力は、一定の周期で行われることとし、本実施形態では、６０［Ｈｚ］の周波数となる１フレーム期間８３の期間内で行われるものとして、以下説明する。
【００１７】
図７は図６記載の点燈時間制御動作を、分割なしで奇数画素、偶数画素の区別なく行った場合の動作を示す図である。図７において、８４は入力データ波形、８５はデータ有効期間、８６は垂直帰線期間であり、入力データ波形８４はデータ有効期間８５内で表示データを入力することを示している。本実施形態では、従来技術で記載した「帰線期間５％」から、２４０×３２０画素の解像度に対する垂直帰線期間８６を垂直方向１６画素分（以下１６ライン分と呼ぶ）として、以下説明する。８７は階調信号波形、８８は第１書込み制御線パルス、８９は第２書込み制御線パルス、９０は第３２０書込み制御線パルスであり、第１書込み制御線パルス８８から第３２０書込み制御線パルス９０は、奇数画素第１書込み制御線４９から奇数画素第３２０書込み制御線５０まで、順次１ラインずつ選択するよう、“１”を出力する。偶数画素第１書込み制御線５１から偶数画素第３２０書込み制御線５２までも同様の動作である。９１は第１点燈制御線パルス、９２は第２点燈制御線パルス、９３は第３２０点燈制御線パルスであり、第１点燈制御線パルス９１から第３２０点燈制御線パルス９３は、データ書込み時に同一ライン上の画素を点燈状態にするよう、書込み制御線パルスと同様に順次１ラインずつ選択するよう“１”を出力するとともに、全ラインの書込み終了後に表示画面上の全画素を点燈状態とするよう、すべての点燈制御パルスを“１”とする。ここでも、奇数画素、偶数画素の制御は同様である。９４は三角波波形、９５はデータ線切替パルス、９６はデータ線駆動信号波形であり、三角波波形９４は、データ有効期間８５で表示データを全ライン分転送した後、垂直帰線期間８６に階調電圧の最大値から最小値へと変化し、再び最大値へと戻る三角波である。データ線駆動信号波形９６は、データ線切替パルス９５に従って、階調信号波形８７と三角波波形９４を切り替えて出力する。ここでは、データ線切替パルス９５は垂直帰線期間８６において“１”となり、データ線駆動信号波形９６はデータ線切替パルス９５が“０”のときに階調信号波形８７を、“１”のとき三角波波形９４を出力するものとして、以下説明する。
【００１８】
図８は図６記載の点燈時間制御動作を、奇数画素、偶数画素で分割して行った場合の、図４記載の自発光ディスプレイ２０の動作を示す図である。図８において、９７は奇数画素第１書込み制御線パルス波形、９８は奇数画素第２書込み制御線パルス波形、９９は奇数画素第３２０書込み制御線パルス波形、１００は偶数画素第１書込み制御線パルス波形、１０１は偶数画素第２書込み制御線パルス波形、１０２は偶数画素第３２０書込み制御線パルス波形である。奇数画素第１書込み制御線パルス波形９７から奇数画素第３２０書込み制御線パルス波形９９は、あるフレームにおいては１ラインずつ順次選択するよう“１”を出力するが、その次のフレームでは奇数画素書込み制御線も選択しないよう“０”を出力し、この動作をフレームごとに繰り返す。偶数画素第１書込み制御線パルス波形１００から偶数画素第３２０書込み制御線パルス波形１０２は、奇数画素書込み制御線パルス波形が出力されているフレームにおいては、どの偶数画素書込み制御線も選択しないよう“０”を出力し、奇数画素書込み制御線パルス波形が出力されていないフレームにおいては、１ラインずつ順次選択するよう“１”を出力し、この動作をフレームごとに繰り返す。１０３は奇数画素第１点燈制御線パルス波形、１０４は奇数画素第２点燈制御線パルス波形、１０５は奇数画素第３２０点燈制御線パルス波形、１０６は偶数画素第１点燈制御線パルス波形、１０７は偶数画素第２点燈制御線パルス波形、１０８は偶数画素第３２０点燈制御線パルス波形である。奇数画素第１点燈制御線パルス波形１０３から奇数画素第３２０点燈制御線パルス波形１０５は、あるフレームにおいては１ラインずつ順次選択するよう“１”を出力するとともに、その次のフレームでは、すべての奇数画素を点燈状態とするよう“１”を出力し、この動作をフレームごとに繰り返す。偶数画素第１点燈制御線パルス波形１０６から偶数画素第３２０点燈制御線パルス波形１０８は、奇数画素書込み制御線パルス波形が出力されているフレームにおいては、すべての偶数画素を点燈状態とするよう“１”を出力するとともに、奇数画素書込み制御線パルス波形がすべての奇数画素を点燈するよう“１”となっているフレームにおいては、１ラインずつ順次選択するよう“１”を出力し、この動作をフレームごとに繰り返す。
【００１９】
図９は図６記載の点燈時間制御動作を、奇数画素、偶数画素で分割して行った場合の、図２記載のデータ線分割切替手段１２の動作を示す図である。図９において、１０９は偶奇分割三角波波形、１１０は奇数画素データ線切替信号波形、１１１は偶数画素データ線切替信号波形、１１２は奇数画素データ線信号波形、１１３は偶数画素データ線信号波形、１１４は奇数画素データ書込み期間、１１５は奇数画素三角波期間、１１６は偶数画素データ書込み期間、１１７は偶数画素三角波期間である。偶奇分割三角波波形１０９は、１フレーム内で、階調信号の最大レベルから最小レベル一旦下がった後、最大レベルに戻る波形であり、本実施例では、各フレームのデータ有効期間８５の間に最大→最小→最大と遷移する三角波である。奇数画素データ線切替信号波形１１０は図８で奇数画素書込み制御線パルス波形９７から９９が出力されている期間で“０”、奇数画素点燈制御線パルス波形１０３から１０５が全画面で“１”となっている期間で“１”とする。偶数画素データ線切替信号波形１１１は図８で偶数画素書込み制御線パルス波形１００から１０２が出力されている期間で“０”、偶数画素点燈制御線パルス波形１０６から１０８が全画面で“１”となっている期間で“１”とする。奇数画素データ線信号波形１１２は、奇数画素データ線切替信号波形１１０に従って、奇数画素データ線切替信号波形１１０が“０”のときは書込みデータ波形８７を、“１”のときは偶奇分割三角波波形１０９を、選択出力する。偶数画素データ線信号波形１１３は、偶数画素データ線切替信号波形１１１に従って、偶数画素データ線切替信号波形１１１が“０”のときは書込みデータ波形８７を、“１”のときは偶奇分割三角波波形１０９を、選択出力する。奇数画素データ書込み期間１１４は入力データ４のデータ有効期間８５と等しい３２０ライン分、奇数画素三角波期間１１５は入力データ４の２フレーム期間中のデータ有効期間８５と垂直帰線期間８６の２回分を合わせた３５２ライン分となる。偶数画素データ書込み期間１１６も、奇数画素と同様に、入力データ４のデータ有効期間８５と等しい３２０ライン分、偶数画素三角波期間１１７は入力データ４の２フレーム期間中のデータ有効期間８５と垂直帰線期間８６の２回分を合わせた３５２ライン分となる。
【００２０】
図１０は図８、９記載の点燈時間制御動作を行った場合の、画素の点燈状態を示す図である。図１０において、１１８は奇数画素点燈状態、１１９は偶数画素点燈状態、１２０は画素点燈輝度レベル、１２１は画素非点燈輝度レベル、１２２は偶数画素白表示時点燈期間、１２３は奇数画素白表示時点燈期間であり、奇数画素点燈状態１１８は、１フレームごとに画素点燈輝度レベル１２０と画素非点燈輝度レベル１２１を繰り返し、偶数画素点燈状態１１９は、奇数画素点燈状態１１８とは異なるフレームで画素点燈輝度レベル１２０と画素非点燈輝度レベル１２１を繰り返している。
【００２１】
以下、図１〜１０を用いて、本実施形態における自発光素子の点燈時間制御について説明する。
【００２２】
まず、図１を用いて、表示データの流れを説明する。
【００２３】
図１で、表示制御部６は、垂直同期信号１、水平同期信号２、データイネーブル信号３、表示データ４、同期クロック５に従って、データ線駆動信号７、分割点燈制御信号８、走査線制御信号９を生成する。データ線駆動手段１０は、従来と同様の動作であり、６ビットの階調情報を含むデータ線駆動信号７を１ライン分（複数ライン分でもよい）ラッチし、自発光素子ディスプレイ２０の画素を表示するための信号電圧に変換する。データ線分割切替手段１２は、分割点燈制御信号８に従って、自発光素子ディスプレイ２０の画素を表示するための信号電圧である階調電圧信号１１と、後に示す三角波波形とを切り替えて、データ線駆動信号１３として、自発光ディスプレイ２０へ出力する。詳細は後で説明する。書込み走査線駆動手段１４は、自発光素子ディスプレイ２０の書込み制御線を順次選択するよう、書込み信号１５を出力する。駆動電圧生成手段１６は、有機ＥＬを点燈するための駆動電圧を生成するための基準となる自発光素子駆動電圧１７を生成する。画素点燈制御線駆動手段１８は、自発光素子ディスプレイ２０の画素内に設けた点燈制御スイッチを、走査線ごとに制御するための画素点燈制御信号１９を生成する。詳細は後で説明する。最後に、自発光素子ディスプレイ２０において、走査線駆動信号１７、データ書込み制御信号２１によって選択された走査線上の画素が、データ線駆動信号１５の信号電圧と三角波信号、および有機ＥＬ駆動電圧１９に従って点燈する。詳細は後で説明する。
【００２４】
図２から６を用いて、図１記載の自発光ディスプレイ２０の点燈動作の詳細について説明する。
【００２５】
図２で、奇数画素データ線切替スイッチ群３２は、奇数画素に接続される第１データ線３４、第３データ線３６、第５データ線３８から、第７１９データ線４０までに接続され、奇数画素データ線切替信号２２に従って、各々データ線駆動手段１０の出力の奇数画素へ出力されるデータ線駆動手段第１出力２４、データ線駆動手段第３出力２６、データ線駆動手段第５出力２８から、データ線駆動手段第７１９出力３０と、三角波信号２１とを、切り替えて出力する。詳細は後で説明する。
【００２６】
図３で、本実施例では、奇数画素は網掛けを施したドットを示している。本実施形態では、Ｒ、Ｇ、Ｂ別々のドット毎に偶数、奇数を分割しているが、Ｒ、Ｇ、Ｂを１画素として考え、奇数、偶数画素をＲＧＢを１画素単位として考えてもよい。
【００２７】
図４で、奇数画素第１書込み制御線４９を介して第１行第１列書込み制御スイッチ６２をオン状態とすると、第１行第１列駆動インバータ６１の入出力が短絡されるため、図５に示す特性に従って、信号電圧書込み基準電位７３が、第１行第１列駆動インバータ６１の入出力電位差の中間電位となる。このとき、奇数画素第１点燈制御線４５を介して、点燈制御線選択電圧が供給されると、第１行第１列点燈制御スイッチ６３がオン状態となり、第１データ線３４を介してデータの信号電圧を、信号電圧書込み基準電位７３を基準として第１行第１列書込み容量６０に蓄積し、図６に示す駆動インバータ閾値電圧７７となる。図４で、第１行第１列駆動インバータ６１は、入力電圧が閾値電圧を上回っている場合は“０”を出力、下回っている場合には“１”を出力する。したがって、第１データ線３４を介して三角波２１を階調電圧信号１１から切り替えて入力することにより、第１行第１列駆動インバータ６１は、図６に示すように、三角波２１の電圧レベルが駆動インバータ閾値電圧７７を上回る非点燈期間８１では“０”を出力し、下回る点燈期間８２では“１”となる。図４で、第１行第１列有機ＥＬ６４は、第１行第１列駆動インバータ６１の出力が“０”のときはオフ状態、“１”で、かつ第１行第１列点燈制御スイッチ６３がオン状態のとき、オン状態となり、有機ＥＬ駆動電圧１７に従って駆動電流が流れることにより点燈する。以上のように、点燈、非点燈を信号電圧に従った時間制御を行うことにより、階調表示行う。ここで、第１行第１列駆動インバータ６１は論理回路記号で記述しているが、一般的にＣＭＯＳトランジスタで構成される。ただし、図５に示す特性を持つインバータであれば、構成は問わない。第１行第２列画素５６の内部回路も同様の動作である。
【００２８】
図７から１０を用いて、本発明の点燈時間制御動作の詳細について説明する。
【００２９】
図７で、階調信号１１は、入力データ４と同様のデータ有効期間８５と、垂直帰線期間８６を持ち、１ライン分のデータを順次出力する。これは、本実施形態が、フレームメモリ等の画面格納手段を持たず、データ線駆動手段１０が、従来と同様に、１ライン分のデータをラッチし、順次出力しているためである。これに対し、書込み制御線信号１５は、データに合わせて１ラインずつ書込み制御線を順次選択するよう選択パルスを出力する。点燈制御信号１９も同様に選択パルスを出力するとともに、データ書込み後に点燈状態とするため、全制御線同時にパルスを出力している。したがって、この書込み終了後のパルス出力時が三角波期間８０となり、本実施形態では垂直帰線期間８６である１６ライン分となる。つまり、従来の入力データタイミング仕様の場合、点燈期間は最長でも１６ライン分ということになる。
【００３０】
図８で、奇数画素書込み制御線パルスは、あるフレームでは図７と同様に、１ラインずつ順次選択パルスを出力するが、次のフレームでは、選択パルスを一切出力しない。逆に、偶数画素書込み制御線パルスは奇数画素書込み制御線パルスが出力されているフレームでは、選択パルスを出力せず、奇数画素書込み制御線パルスが選択パルスを出力しないフレームでは、１ラインずつ順次選択パルスを出力する。したがって、書込み動作としては、奇数画素と、偶数画素をフレーム交互に行っていることとなる。合わせて、奇数画素点燈制御線パルス、偶数画素点燈制御線パルスは、各々、書込み制御線パルスが選択パルスを出力しているフレームでは、同様に１ラインずつ順次選択パルスを出力し、書込み制御線パルスが選択パルスを出力しないフレームでは、全画素点燈制御線にパルスを出力する。
【００３１】
図９で、三角波２１は、データ有効期間８５の間に最大値→最小値→最大値と遷移する三角波であり、奇数画素データ線切替信号２２、偶数画素データ線切替信号２３が“１”のときデータ線信号として出力される。データ切替信号は各々、図８で書き込み制御線パルスが選択パルスを出力しないフレームで“１”となるため、２フレームのうち１フレームを三角波期間とすることが可能となる。したがって、本実施形態では、３５２ライン分を最長の点燈期間とすることができる。
【００３２】
図１０で、本実施形態では、奇数画素点燈状態１１８と、偶数画素点燈状態１１９は、入力データ４の垂直帰線期間８６に比べて長くなっており、かつ、１フレーム交互に点燈、非点燈を繰り返すことを示している。
【００３３】
波信号６６、および三角波切替信号６７を生成する。ここで、本実施形態では、三角波信号をデジタル的にカウンタ出力から生成したが、帰線期間内に増減する信号であれば、生成するための構成は限定するものではない。また、本実施形態では、帰線期間のデータ駆動信号を三角波として説明したが、三角波の代わりに、任意の定電圧レベルを出力することにより、帰線期間においてプリチャージが必要な駆動方法に対しても適用可能である。
【００３４】
以上、本実施形態では、画素の分割方法を、奇数画素と、偶数画素で分割しているが、画面の左右、上下といった２分割でもよいし、さらに分割数は２に限定されるものではなく、ＲＧＢごとに３分割してもよい。また、データ線駆動手段１０を従来と同様の動作としているが、書込み動作が奇数画素と偶数画素に分割されていることから、データ線駆動手段１０の動作をそれに合わせて、データを分割して出力することとしてもよい。
【００３５】
上記本発明の第１の実施形態によれば、書込み期間と点燈期間が分割されることとなり、動画ぼけを防ぐことができるとともに、入力データに垂直帰線期間が従来のように短い場合でも、データ書込み後の点燈期間を長く取ることが可能となり、有機ＥＬ素子に点燈のために流す電流量を抑制することができる。これにより、低消費電力、超寿命化といった効果も奏する。
（第２の実施形態）
以下、本発明の第２の実施形態を、図面を用いて詳細に説明する。
【００３６】
図１１は本発明の第２の実施形態である自発光素子表示装置の例である。
【００３７】
図１１において、１は垂直同期信号、２は水平同期信号、３はデータイネーブル信号、４は表示データ、５は同期クロックであり、全て第１の実施形態と同一のものである。１２４は画面格納対応表示制御部、１２５は格納・読出しコマンド信号、１２６は格納・読出しアドレス、１２７は格納データ、１２８は画面格納手段、１２９は画面読出しデータ、１３０は画面格納対応データ線制御信号、１３１は画面格納対応点燈制御信号、１３２は画面格納対応走査線制御信号、１３３はデータ線切替手段、１３４は画面格納対応データ線駆動信号、１３５は画面格納対応書込み走査線駆動手段、１３６は画面格納対応書込み制御信号、１３７は画面格納対応画素点燈制御線駆動手段、１３８は画面格納対応画素点燈制御信号、１３９は画面格納対応自発光素子ディスプレイである。画面格納対応表示制御部１２４は、表示データを一旦画面格納部１２８に格納するよう、格納・読出しコマンド信号１２５、格納・読出しアドレス１２６を生成し、画面読出しデータ１２９を読み出す。データ線駆動手段１０の動作は第１の実施形態と同様である。データ線切替手段１３３は、画面格納対応点燈制御信号１３１に従って、データ線駆動手段１０からの出力である階調電圧信号１１と後述する三角波とを切り替えて出力する。画面格納対応書込み走査線駆動手段１３５、画面格納対応点燈制御手段１３７は、各々帰線期間を長くした場合に対応して、画面格納対応書込み制御信号１３６、画面格納対応点燈制御信号１３８を生成する。画面格納対応自発光ディスプレイ１３９は、画面格納対応書込み走査線駆動手段１３５から出力される画面格納対応書込み制御信号１３６によって選択された画素に、データ線切替手段１３３から切替出力される階調電圧信号１１が書き込まれた信号電圧と、データ線切替手段１３３から切替出力される画面格納対応点燈制御信号１３１のなかの三角波の印加と、画面格納対応点燈制御線駆動手段１３７から出力される画面格納対応点燈制御信号１３８によって動作する。
【００３８】
図１２は図１１記載のデータ線切替手段１３３の内部構成の一実施形態である。図１２において、１４０は画面格納対応三角波信号、１４１は画面格納対応データ線切替信号、１４２はデータ線切替スイッチ群であり、データ線切替スイッチ群１４２は、画面格納対応データ線切替信号１４１に従って、データ線駆動手段第１出力２４と画面格納対応三角波信号１４０、データ線駆動手段第３出力２６と画面格納対応三角波信号１４０、データ線駆動手段第５出力２８と画面格納対応三角波信号１４０、データ線駆動手段第７１９出力３０と画面格納対応三角波信号１４０、を各々切り替えて出力する。
【００３９】
図１３は図１１記載の画面格納対応自発光素子ディスプレイ１３９の内部構成の一実施形態である。図１３において、１４３は第１点燈制御線、１４４は第３２０点燈制御線、１４５は第１書込み制御線、１４６は第３２０書込み制御線であり、点燈制御線、書き込み制御線が奇数画素、偶数画素で共通となった以外は、第１の実施形態と同様の構成である。
【００４０】
図１４は本実施形態における点燈時間制御動作を示す図である。図１４において、１４７は画面格納対応階調信号波形、１４８は画面格納対応第１書込み制御線パルス、１４９は画面格納対応第２書込み制御線パルス、１５０は画面格納対応第３２０書込み制御線パルスであり、画面格納対応第１書込み制御線パルス１４８から画面格納対応第３２０書込み制御線パルス１５０は、第１書込み制御線１４５から第３２０書込み制御線１４６まで、順次１ラインずつ選択するよう、“１”を出力する。１５１は画面格納対応第１点燈制御線パルス、１５２は画面格納対応第２点燈制御線パルス、１５３は第３２０点燈制御線パルスであり、画面格納対応第１点燈制御線パルス１５１から画面格納対応第３２０点燈制御線パルス１５３は、データ書込み時に同一ライン上の画素を点燈状態にするよう、書込み制御線パルスと同様に順次１ラインずつ選択するよう“１”を出力するとともに、全ラインの書込み終了後に表示画面上の全画素を点燈状態とするよう、すべての点燈制御パルスを“１”とする。１５４は画面格納対応三角波波形、１５５は画面格納対応データ線切替パルス、１５６は画面格納対応データ線駆動信号波形であり、画面格納対応三角波波形１５４は、表示データを全ライン分転送した後、階調電圧の最大値から最小値へと変化し、再び最大値へと戻る三角波である。画面格納対応データ線駆動信号波形１５６は、画面格納対応データ線切替パルス１５５に従って、画面格納対応階調信号波形１４７と画面格納対応三角波波形１５４を切り替えて出力する。ここでも、第１の実施形態と同様に、画面格納対応データ線切替パルス９５は表示データ終了後に“１”となり、画面格納対応データ線駆動信号波形１５６は画面格納対応データ線切替パルス１５５が“０”のときに画面格納対応階調信号波形１４７を、“１”のとき画面格納対応三角波波形１５４を出力するものとして、以下説明する。
【００４１】
以下、図１１〜１４を用いて、本実施形態における自発光素子の点燈時間制御について説明する。
【００４２】
図１１で、画面格納対応表示制御部１２４は、表示データ４を画面格納手段１２８に一旦格納し、図１４に示すように、垂直帰線期間を１フレームの約半分となるよう、画面格納手段１２８からの読出しを制御し、画面格納対応データ線制御信号１３０を出力するとともに、この垂直帰線期間を長くしたタイミングに合わせて、画面格納対応点燈制御信号１３１、画面格納対応書込み制御信号１３２を出力する。
【００４３】
図１２で、データ線切替手段１３３のなかのデータ線切替スイッチ群１４２は、図１４に示すように、画面格納対応データ線切替信号１４１に従って、階調電圧信号１１と画面格納対応三角波信号１４０を切り替えて、画面格納対応データ線駆動信号１３４として出力する。
【００４４】
図１３で、奇数画素、偶数画素の分割がなく、書込み制御線、点燈制御線の本数が異なる以外は、第１の実施形態と同様である。
【００４５】
図１４で、図１１に示す画面格納手段１２８によって垂直帰線期間を長くすることにより、三角波期間を長くすることが可能となることを示している。
【００４６】
以上、本実施形態では、画面格納後の垂直帰線期間を１フレームの約半分としているが、さらに長くすることにより、有機ＥＬ素子に流す電流量をさらに低減させてもよいし、短くすることにより動作速度を低減することも可能である。
【００４７】
上記本発明の第２の実施形態によれば、第１の実施形態と同様に動画ぼけを防ぐことができるとともに、入力データの垂直帰線期間が短い場合でも、データ書込み後の点燈期間を長く取ることが可能となり、第１の実施形態と比較して、書込み制御線、および点燈制御線の本数を減らすことができるという効果を奏する。
【００４８】
【発明の効果】
本発明によれば、入力表示データのタイミング仕様に関係なく、データ書込み後に有機ＥＬ素子を点燈させる駆動方式によって動画ぼけを解消するとともに、点燈期間を長く取ることにより、有機ＥＬ素子に流れる電流量を抑制し、低消費電力化、長寿命化を図れるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態である自発光素子表示装置の例である。
【図２】図１記載のデータ線分割切替手段１２の内部構成の一実施形態である。
【図３】図１記載の自発光素子ディスプレイ２０の画素構成の一実施形態である。
【図４】図１記載の自発光素子ディスプレイ２０の内部構成の一実施形態である。
【図５】図４記載の第１行第１列駆動インバータ６１における信号電圧の基準電圧設定を示した図である。
【図６】図４記載の第１行第１列画素駆動部５９における、信号電圧書込みと三角波による点燈時間の制御の動作を示した図である。
【図７】図６記載の点燈時間制御動作を、分割なしで奇数画素、偶数画素の区別なく行った場合の動作を示す図である。
【図８】図６記載の点燈時間制御動作を、奇数画素、偶数画素で分割して行った場合の、図４記載の自発光ディスプレイ２０の動作を示す図である。
【図９】図６記載の点燈時間制御動作を、奇数画素、偶数画素で分割して行った場合の、図２記載のデータ線分割切替手段１２の動作を示す図である。
【図１０】図８、９記載の点燈時間制御動作を行った場合の、画素の点燈状態を示す図である。
【図１１】本発明の第２の実施形態である自発光素子表示装置の例である。
【図１２】図１１記載のデータ線切替手段１３３の内部構成の一実施形態である。
【図１３】図１１記載の画面格納対応自発光素子ディスプレイ１３９の内部構成の一実施形態である。
【図１４】本実施形態における点燈時間制御動作を示す図である。
【符号の説明】
１…垂直同期信号、２…水平同期信号、３…データイネーブル信号、４…表示データ、５…同期クロック、６…表示制御部、７…データ線制御信号、８…分割点燈制御信号、９…走査線制御信号、１０…データ線駆動手段、１１…階調電圧信号、１２…データ線分割切替手段、１３…データ線駆動信号、１４…書込み走査線駆動手段、１５…書込み制御信号、１６…駆動電圧生成手段、１７…自発光素子駆動電圧、１８…画素点燈制御線駆動手段、１９…画素点燈制御信号、２０…自発光素子ディスプレイ、２１…三角波信号、２２…奇数画素データ線切替信号、２３…偶数画素データ線切替信号、２４…データ線駆動手段第１出力、２５…データ線駆動手段第２出力、２６…データ線駆動手段第３出力、２７…データ線駆動手段第４出力、２８…データ線駆動手段第５出力、２９…データ線駆動手段第６出力、３０…データ線駆動手段第７１９出力、３１…データ線駆動手段第７２０出力、３２…奇数画素データ線切替スイッチ群、３３…偶数画素データ線切替スイッチ群、３４…第１データ線、３５…第２データ線、３６…第３データ線、３７…第４データ線、３８…第５データ線、３９…第６データ線、４０…第７１９データ線、４１…第７２０データ線、４２…１画素、４３…水平方向画素、４４…垂直方向画素、４５…奇数画素第１点燈制御線、４６…奇数画素第３２０点燈制御線、４７…偶数画素第１点燈制御線、４８…偶数画素第３２０点燈制御線、４９…奇数画素第１書込み制御線、５０…奇数画素第３２０書込み制御線、５１…偶数画素第１書込み制御線、５２…偶数画素第３２０書込み制御線、５３…第１列有機ＥＬ駆動電圧供給線、５４…第２列有機ＥＬ駆動電圧供給線、５５…第１行第１列画素、５６…第１行第２列画素、５７…第３２０行第１列画素、５８…第３２０行第２列画素、５９…第１行第１列画素駆動部、６０…第１行第１列書込み容量、６１…第１行第１列駆動インバータ、６２…第１行第１列書込み制御スイッチ、６３…第１行第１列点燈制御スイッチ、６４…第１行第１列有機ＥＬ、６５…第１行第２列画素駆動部、６６…第１行第２列書込み容量、６７…第１行第２列駆動インバータ、６８…第１行第２列書込み制御スイッチ、６９…第１行第２列点燈制御スイッチ、７０…第１行第２列有機ＥＬ、７１…第１行第１列駆動インバータ６１の入出力特性、７２…入出力短絡条件、７３…第１行第１列駆動インバータ６１の信号電圧書込み基準電位、７４…書込み制御パルス、７５…画素点燈制御パルス、７６…駆動インバータ入力、７７…駆動インバータ閾値電圧、７８…１ライン分データ書込み期間、７９…データ書込み期間、８０…三角波期間、８１…非点燈期間、８２…点燈期間、８３…１フレーム期間、８４…入力データ波形、８５…データ有効期間、８６…垂直帰線期間、８７…階調信号波形、８８…第１書込み制御線パルス、８９…第２書込み制御線パルス、９０…第３２０書込み制御線パルス、９１…第１点燈制御線パルス、９２…第２点燈制御線パルス、９３…第３２０点燈制御線パルス、９４…三角波波形、９５…データ線切替パルス、９６…データ線駆動信号波形、９７…奇数画素第１書込み制御線パルス波形、９８…奇数画素第２書込み制御線パルス波形、９９…奇数画素第３２０書込み制御線パルス波形、１００…偶数画素第１書込み制御線パルス波形、１０１…偶数画素第２書込み制御線パルス波形、１０２…偶数画素第３２０書込み制御線パルス波形、１０３…奇数画素第１点燈制御線パルス波形、１０４…奇数画素第２点燈制御線パルス波形、１０５…奇数画素第３２０点燈制御線パルス波形、１０６…偶数画素第１点燈制御線パルス波形、１０７…偶数画素第２点燈制御線パルス波形、１０８…偶数画素第３２０点燈制御線パルス波形、１０９…偶奇分割三角波波形、１１０…奇数画素データ線切替信号波形、１１１…偶数画素データ線切替信号波形、１１２…奇数画素データ線信号波形、１１３…偶数画素データ線信号波形、１１４…奇数画素データ書込み期間、１１５…奇数画素三角波期間、１１６…偶数画素データ書込み期間、１１７…偶数画素三角波期間、１１８…奇数画素点燈状態、１１９…偶数画素点燈状態、１２０…画素点燈輝度レベル、１２１…画素非点燈輝度レベル、１２２…偶数画素白表示時点燈期間、１２３…奇数画素白表示時点燈期間、１２４…画面格納対応表示制御部、１２５…格納・読出しコマンド信号、１２６…格納・読出しアドレス、１２７…格納データ、１２８…画面格納手段、１２９…画面読出しデータ、１３０…画面格納対応データ線制御信号、１３１…画面格納対応点燈制御信号、１３２…画面格納対応走査線制御信号、１３３…データ線切替手段、１３４…画面格納対応データ線駆動信号、１３５…画面格納対応書込み走査線駆動手段、１３６…画面格納対応書込み制御信号、１３７…画面格納対応画素点燈制御線駆動手段、１３８…画面格納対応画素点燈制御信号、１３９…画面格納対応自発光素子ディスプレイ、１４０…画面格納対応三角波信号、１４１…画面格納対応データ線切替信号、１４２…データ線切替スイッチ群、１４３…第１点燈制御線、１４４…第３２０点燈制御線、１４５…第１書込み制御線、１４６…第３２０書込み制御線、１４７…画面格納対応階調信号波形、１４８…画面格納対応第１書込み制御線パルス、１４９…画面格納対応第２書込み制御線パルス、１５０…画面格納対応第３２０書込み制御線パルス、１５１…画面格納対応第１点燈制御線パルス、１５２…画面格納対応第２点燈制御線パルス、１５３…第３２０点燈制御線パルス、１５４…画面格納対応三角波波形、１５５…画面格納対応データ線切替パルス、１５６…画面格納対応データ線駆動信号波形。
Claims (10)
- マトリクス状に配置された複数の表示素子と、データ線に駆動電圧を与えるためのデータ線駆動回路と、前記駆動電圧を与えるべき前記表示素子を選択するための走査線駆動回路と、点燈すべき前記表示素子を選択するための点燈制御線駆動回路を備えた自発光素子表示装置において、
前記点燈制御線駆動回路が、入力表示データの垂直帰線期間に関係なく、点燈すべき前記表示素子を選択する時間を設定可能である、
ことを特徴とする自発光素子表示装置。 - 前記複数の表示素子を分割し、分割した領域ごとに、前記データ線切替手段、前記走査線駆動回路、前記点燈制御線駆動回路を設ける、
ことを特徴とする、請求項１記載の自発光素子表示装置。 - 前記複数の表示素子の分割を、奇数画素と偶数画素とする、
ことを特徴とする、請求項２記載の自発光素子表示装置。 - 前記複数の表示素子の分割を、奇数ラインと偶数ラインとする、
ことを特徴とする、請求項２記載の自発光素子表示装置。 - マトリクス状に配置された複数の表示素子と、一画面分のデータを格納するための画面格納手段と、データ線に駆動電圧を与えるためのデータ線駆動回路と、前記駆動電圧を与えるべき前記表示素子を選択するための走査線駆動回路と、点燈すべき前記表示素子を選択するための点燈制御線駆動回路を備えた自発光素子表示装置において、
入力表示データの垂直帰線期間に関係なく、前記点燈制御線駆動回路が点燈すべき前記表示素子を選択する時間を設定可能となるよう、前記画面格納手段からの読出しデータの垂直帰線期間を設定可能とする、
ことを特徴とする自発光素子表示装置。 - マトリクス状に配置された複数の表示素子と、データ線に駆動電圧を与えるためのデータ線駆動回路と、前記駆動電圧を与えるべき前記表示素子を選択するための走査線駆動回路と、点燈すべき前記表示素子を選択するための点燈制御線駆動回路を備えた自発光素子表示装置において、
前記表示素子が、入力データの垂直帰線期間に関係なく任意の期間点燈する、ことを特徴とする自発光素子表示装置。 - 前記複数の表示素子を分割し、分割した領域ごとに、任意の期間点燈する、
ことを特徴とする、請求項６記載の自発光素子表示装置。 - 前記複数の表示素子の分割を、奇数画素と偶数画素とする、
ことを特徴とする、請求項７記載の自発光素子表示装置。 - 前記複数の表示素子の分割を、奇数ラインと偶数ラインとする、
ことを特徴とする、請求項７記載の自発光素子表示装置。 - マトリクス状に配置された複数の表示素子と、一画面分のデータを格納するための画面格納手段と、データ線に駆動電圧を与えるためのデータ線駆動回路と、前記駆動電圧を与えるべき前記表示素子を選択するための走査線駆動回路と、点燈すべき前記表示素子を選択するための点燈制御線駆動回路を備えた自発光素子表示装置において、
前記表示素子が、入力表示データの垂直帰線期間に関係なく任意の期間点燈する、
ことを特徴とする自発光素子表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003138089A JP2004341263A (ja) | 2003-05-16 | 2003-05-16 | 自発光素子表示方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003138089A JP2004341263A (ja) | 2003-05-16 | 2003-05-16 | 自発光素子表示方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004341263A true JP2004341263A (ja) | 2004-12-02 |
Family
ID=33527557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003138089A Pending JP2004341263A (ja) | 2003-05-16 | 2003-05-16 | 自発光素子表示方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004341263A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006011058A (ja) * | 2004-06-25 | 2006-01-12 | Seiko Epson Corp | 電気光学装置、その駆動方法および電子機器 |
| JP2006208743A (ja) * | 2005-01-28 | 2006-08-10 | Sony Corp | 画素回路及び表示装置 |
| JP2006227603A (ja) * | 2005-01-21 | 2006-08-31 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及び電子機器 |
| JP2007058186A (ja) * | 2005-07-27 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法並びに電子機器 |
| JP2009134127A (ja) * | 2007-11-30 | 2009-06-18 | Hitachi Displays Ltd | 画像表示装置とその駆動方法 |
| JP2009134125A (ja) * | 2007-11-30 | 2009-06-18 | Hitachi Displays Ltd | 画像表示装置 |
| JP2010060648A (ja) * | 2008-09-01 | 2010-03-18 | Hitachi Displays Ltd | 画像表示装置 |
| US8395604B2 (en) | 2005-01-21 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic apparatus |
| JP2016191940A (ja) * | 2011-03-29 | 2016-11-10 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 表示装置の駆動方法 |
-
2003
- 2003-05-16 JP JP2003138089A patent/JP2004341263A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006011058A (ja) * | 2004-06-25 | 2006-01-12 | Seiko Epson Corp | 電気光学装置、その駆動方法および電子機器 |
| US8395604B2 (en) | 2005-01-21 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic apparatus |
| JP2006227603A (ja) * | 2005-01-21 | 2006-08-31 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及び電子機器 |
| JP2013101357A (ja) * | 2005-01-21 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2006208743A (ja) * | 2005-01-28 | 2006-08-10 | Sony Corp | 画素回路及び表示装置 |
| JP2007058186A (ja) * | 2005-07-27 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法並びに電子機器 |
| US8330755B2 (en) | 2007-11-30 | 2012-12-11 | Hitachi Displays Ltd. | Image display device and driving method for same for collective write in |
| JP2009134125A (ja) * | 2007-11-30 | 2009-06-18 | Hitachi Displays Ltd | 画像表示装置 |
| JP2009134127A (ja) * | 2007-11-30 | 2009-06-18 | Hitachi Displays Ltd | 画像表示装置とその駆動方法 |
| JP2010060648A (ja) * | 2008-09-01 | 2010-03-18 | Hitachi Displays Ltd | 画像表示装置 |
| JP2016191940A (ja) * | 2011-03-29 | 2016-11-10 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 表示装置の駆動方法 |
| CN106652873A (zh) * | 2011-03-29 | 2017-05-10 | 三星显示有限公司 | 显示装置及其驱动方法 |
| CN106652873B (zh) * | 2011-03-29 | 2020-04-24 | 三星显示有限公司 | 显示装置及其驱动方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100636065B1 (ko) | 표시 장치 | |
| KR100858614B1 (ko) | 유기전계발광표시장치 및 그의 구동방법 | |
| JP4256888B2 (ja) | 表示装置 | |
| US11436982B2 (en) | Data driver circuit, controller, display device, and method of driving the same | |
| KR101155899B1 (ko) | 주사 구동 장치 및 그 구동 방법 | |
| WO2018164105A1 (ja) | 駆動装置および表示装置 | |
| KR20180033001A (ko) | 유기발광표시패널, 유기발광표시장치, 데이터 드라이버 및 저전력 구동 방법 | |
| US20210020107A1 (en) | Display apparatus and method of driving display panel using the same | |
| JP2004157250A (ja) | 表示装置 | |
| JP2004341263A (ja) | 自発光素子表示方法および装置 | |
| KR100602358B1 (ko) | 화상 신호 처리 방법 및 그것을 이용한 델타 구조의 표시장치 | |
| JP2011039207A (ja) | 表示装置及びその駆動方法 | |
| JP2012058351A (ja) | 画像表示装置 | |
| JP2007333768A (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
| JP5066432B2 (ja) | 画像表示装置 | |
| TWI401654B (zh) | An image display device and a driving method thereof | |
| JP2010145709A (ja) | 画像表示装置 | |
| KR20180002092A (ko) | 유기발광표시패널, 유기발광표시장치 및 그 구동방법 | |
| KR20170124148A (ko) | 유기발광표시패널, 유기발광표시장치 및 그 구동 방법 | |
| KR101552990B1 (ko) | 유기전계발광표시장치 | |
| KR101009641B1 (ko) | 표시 장치 및 그 구동 방법, 표시 장치의 구동 장치 | |
| JP2010085945A (ja) | 表示装置 | |
| WO2024053105A1 (ja) | 制御装置及び表示装置 | |
| US20240038194A1 (en) | Drive circuit and display device | |
| JP2003131616A (ja) | 表示装置及び表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050310 |