JP2010085945A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2010085945A
JP2010085945A JP2008258038A JP2008258038A JP2010085945A JP 2010085945 A JP2010085945 A JP 2010085945A JP 2008258038 A JP2008258038 A JP 2008258038A JP 2008258038 A JP2008258038 A JP 2008258038A JP 2010085945 A JP2010085945 A JP 2010085945A
Authority
JP
Japan
Prior art keywords
data
display
light emission
line
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2008258038A
Other languages
English (en)
Inventor
Shigehiko Kasai
成彦 笠井
Masahito Ishii
雅人 石井
Toru Kono
亨 河野
Hajime Akimoto
秋元　　肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2008258038A priority Critical patent/JP2010085945A/ja
Priority to US12/571,536 priority patent/US20100085349A1/en
Publication of JP2010085945A publication Critical patent/JP2010085945A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/088—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

【課題】輝度傾斜を解消する自発光表示装置における傾斜の仕方に応じて補正を自由に設定できる表示装置を提供することである。
【解決手段】
マトリクス状に配置された複数の表示素子と、前記表示素子に表示信号電圧を供給する複数本のデータ線と、前記データ線と交差する複数本の走査線と、前記走査線と交差する複数本の電源供給線とを有する表示装置であって、前記表示信号電圧を出力しない帰線期間に、前記表示素子を発光制御する発光制御電圧を出力するデータ線駆動回路と、前記表示素子の集合体である表示領域の外側の少なくとも一辺から、前記電源供給線に前記表示素子の発光用電源を供給する発光電源供給回路とを備え、前記データ線駆動回路は、前記各データ線に異なる発光制御電圧を生成し出力する表示装置である。
【選択図】図６

Description

本発明は、ＥＬ（エレクトロルミネッセンス）素子や有機ＥＬ素子その他の自発光タイプの表示素子である自発光素子を搭載した表示装置に関する。
ＥＬ（エレクトロルミネッセンス）素子や有機ＥＬ素子等に代表される自発光素子をマトリクス状に複数個配置した表示装置において、各々の素子が発光するための電源は、外部から一括して供給されるのが一般的である。
しかし、パネル内で各画素に給電される際、配線の抵抗により電圧降下が生じ、これが給電部から遠い箇所ほど輝度低下が生じる「輝度傾斜」減少として人間の目に認識されてしまう。
この「輝度傾斜」を、自発光素子のアノード電極側の電圧に輝度傾斜とは逆の傾斜を持たせることにより補正する技術が特許文献１に開示されている。
特開２００５−３８３７号公報
特許文献１の技術は、新たに可変の電源を必要とし、また、左右方向のリニアな輝度傾斜には対応可能であるが、中央部分が明るくなる（暗くなる）場合や、傾斜の仕方がリニアではない（例：二次関数）場合は考慮されていない。
本発明はこれらの問題点に鑑みてなされたものであり、「輝度傾斜」を解消する自発光表示装置において、特に上記傾斜の仕方に応じて補正を自由に設定できる駆動手段を提供することを目的とする。
前記課題を解決すべく、マトリクス状に配置された複数の表示素子と、前記表示素子に表示信号電圧を供給する複数本のデータ線と、前記データ線と交差する複数本の走査線と、前記走査線と交差する複数本の電源供給線とを有する表示装置であって、前記表示信号電圧を出力しない帰線期間に、前記表示素子を発光制御する発光制御電圧を出力するデータ線駆動回路と、前記表示素子の集合体である表示領域の外側の少なくとも一辺から、前記電源供給線に前記表示素子の発光用電源を供給する発光電源供給回路とを備え、前記データ線駆動回路は、前記各データ線に異なる発光制御電圧を生成し出力する表示装置である。
前記課題を解決すべく、マトリクス状に配置された複数の表示素子と、前記表示素子に表示信号電圧を供給する複数本のデータ線と、前記データ線と交差する複数本の走査線と、前記走査線と交差する複数本の電源供給線とを有する表示装置であって、前記表示信号電圧を出力しない帰線期間に、前記表示素子を発光制御する発光制御電圧を出力するデータ線駆動回路と、前記表示素子の集合体である表示領域の外側の少なくとも一辺から、前記電源供給線に前記表示素子の発光用電源を供給する発光電源供給回路とを備え、前記データ線駆動回路は、 前記電源供給線の並設方向に対する前記発光素子の輝度傾斜が解消される発光制御電圧であり、前記データ線毎に異なる発光制御電圧を生成し出力する表示装置である。
前記課題を解決すべく、マトリクス状に配置された複数の表示素子と、前記表示素子に表示信号電圧を供給する複数本のデータ線と、前記データ線と交差する複数本の走査線と、前記走査線と交差する複数本の電源供給線とを有する表示装置であって、前記表示信号電圧を出力しない帰線期間に、前記表示素子を発光制御する発光制御電圧を出力するデータ線駆動回路と、前記表示素子の集合体である表示領域の外側の少なくとも一辺から、前記電源供給線に前記表示素子の発光用電源を供給する発光電源供給回路と前記電源供給線の電圧降下による輝度傾斜を認識する輝度傾斜認識手段とを備え、前記データ線駆動回路は、前記輝度傾斜認識手段により認識された前記発光素子の輝度傾斜を解消するよう前記データ線毎に異なる発光制御電圧を生成し出力する表示装置である。
本発明によれば、表示状態に依存する水平方向の輝度傾斜に対して補正ができる。
本発明のその他の効果については、明細書全体の記載から明らかにされる。
以下、本発明が適用された実施形態の例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。
（第一の実施形態）
以下、本発明の第一の実施形態を、図面を用いて詳細に説明する。
図１は本発明の第一の実施形態の表示装置の一例である自発光素子表示装置の概略構成を説明するための図である。図１において、１は水平同期信号、２は垂直同期信号、３はデータイネーブル、４は表示データ、５は同期クロックである。垂直同期信号１は表示一画面周期（１フレーム周期）の信号、水平同期信号２は一水平周期の信号、データイネーブル信号３は表示データ４が有効である期間（表示有効期間）を示す信号で、全ての信号が同期クロック５に同期して入力される。本第一の実施形態では、これら表示データが、一画面分が左上端の画素から順次ラスタスキャン形式で転送され、１画素分の情報は６ビットのデジタルデータからなるものとして以下説明する。６は表示制御部、７はデータ線制御信号、８は走査線制御信号であり、表示制御部６は、垂直同期信号１、水平同期信号２、データイネーブル信号３、表示データ４、同期クロック５から、表示制御のためのデータ線制御信号７と走査線制御信号８を生成する。９は画面格納手段および帰線期間出力制御内蔵データ線駆動手段（データ線駆動回路）、１０はデータ線駆動信号である。画面格納手段および帰線期間出力制御内蔵データ線駆動手段９は、データ線制御信号７に従って自発光素子で構成される画素（詳細は後述する）に書き込む信号電圧（表示信号電圧）、ならびに三角波信号（発光制御電圧）（詳細は後述する）を生成しデータ線駆動信号１０として出力する。１１は走査線駆動手段、１２は走査線選択信号、１３は画素制御手段、１４はデータ書込み制御信号、１５は駆動電圧生成手段（発光電源供給回路）、１６は自発光素子駆動電圧、１７は自発光素子ディスプレイであり、自発光素子ディスプレイ１７とは、表示素子として発光ダイオードや有機ＥＬ等を用いたディスプレイをいう。自発光素子ディスプレイ１７は、マトリクス状に配置された複数の自発光素子（画素部）を有する。また、以下の説明では、表示素子である自発光素子がマトリクス状に形成され、実際の表示に係わる領域を表示領域とする。駆動電圧生成手段１５は、自発光素子（詳細は後述する）を発光させるための電流を供給する電源電圧を生成、自発光素子駆動電圧１６として出力する。自発光素子ディスプレイ１７への表示動作は、走査線駆動手段１１から出力される走査線駆動信号１２によって選択、書込み制御された画素に、画面格納手段および帰線期間出力制御内蔵データ線駆動手段９から出力されるデータ線駆動信号１０に基づく信号電圧に従った画素へのデータ書込み、および三角波信号によって動作する。自発光素子を駆動する電圧は自発光素子駆動電圧１６として供給する。なお、画面格納手段および帰線期間出力制御内蔵データ線駆動手段９、走査線駆動手段１１、画素制御手段１３は、各々ＬＳＩで実現してもよいし、一つのＬＳＩで実現してもよいし、画素部と同一のガラス基板上に形成してもよい。本第一の実施形態では、自発光素子ディスプレイ１７は２４０×３２０ドットの解像度を持ち、１ドットが左からＲ（Ｒｅｄ）Ｇ（Ｇｒｅｅｎ）Ｂ（Ｂｌｕｅ）の３画素で構成されるもの、つまりディスプレイの水平方向は７２０画素で構成されるものとして以下説明する。自発光素子ディスプレイ１７は、自発光素子に流れる電流量と、自発光素子の点燈時間によって、自発光素子が発光する輝度を調整することが可能である。自発光素子に流れる電流量が大きいほど自発光素子の輝度が高くなる。自発光素子の点燈時間が長くなるほど自発光素子の輝度が高くなる。なお、自発光素子ディスプレイ１７の解像度は２４０×３２０ドットに限定されることはなく、他の解像度でもよい。この場合、後述するデータ線数、走査線数、及び書き込み制御線数等も解像度に応じて適宜変更される。
図２は図１記載の自発光素子ディスプレイ１７の内部構成の一実施形態である。自発光素子として、有機ＥＬ素子を用いた場合の例を示す。なお、自発光素子としては、有機ＥＬ素子に限定されることはなく、無機ＥＬ素子や発光ダイオードでもよい。図２において、１８は第１データ線、１９は第２データ線、２０は第１走査線、２１は第３２０走査線、２２は第１書込み制御線、２３は第３２０書込み制御線、２４は第１列有機ＥＬ駆動電圧供給線、２５は第２列有機ＥＬ駆動電圧供給線、２６は第１行第１列画素、２７は第１行第２列画素、２８は第３２０行第１列画素、２９は第３２０行第２列画素である。各々の走査線、および各々の書込み制御線によって選択される行の画素に、各々のデータ線を介して信号電圧と三角波を供給し、信号電圧と三角波に従って各列有機ＥＬ駆動電圧供給線から供給される有機ＥＬ駆動電圧によって点燈する画素の点燈時間を制御する。ここでは、画素の内部の構成を第１行第１列画素２６にのみ示しているが、第１行第２列画素２７、第３２０行第１列画素２８、第３２０行第２列画素２９についても同様の構成である。３０は画素駆動部、３１はスイッチングトランジスタ、３２は書込み容量、３３は駆動インバータ、３４は書込み制御スイッチ、３５は有機ＥＬである。画素駆動部３０は、信号電圧に対応して有機ＥＬ３５の点燈時間を制御するためのものである。画素駆動部３０は、スイッチングトランジスタ３１、書込み容量３２、駆動インバータ３３、書込み制御スイッチ３４を備える。スイッチングトランジスタ３１は、第１走査線２０によってオン状態となり、書込み制御スイッチ３４は、第１書込み制御線２２によってオン状態となる。書込み制御スイッチ３４がオン状態となると、駆動インバータ３３の入出力が短絡されることとなり、各々の画素の駆動インバータ３３を形成するトランジスタの特性に従った基準電圧が設定され、この基準電圧を基準として、第１データ線１８からの信号電圧を、書込み容量３２に蓄積する。駆動インバータ３３は、書き込み後に入力される三角波が、書込み容量３２に蓄積された信号電圧より高いときは有機ＥＬ３５をオフ状態とし、書き込み後に入力される三角波が、書込み容量３２に蓄積された信号電圧より低いときは有機ＥＬ３５をオン状態とすることによって、信号電圧に従った有機ＥＬ３５の点燈時間制御を行う。また、先に説明したとおり、自発光素子ディスプレイ１７の画素数は、２４０×３２０画素となっているため、走査線は、水平方向に延在する線が、垂直方向に第１走査線２０から第３２０走査線２１まで３２０本並び（並設され）、データ線は、垂直方向に延在する線が、水平方向に第１データ線１８、第２データ線１９から、第７２０データ線まで７２０本並んで（並設されて）いるものとして、以下説明する。このように、本第一の実施形態では、複数本の走査線と複数本のデータ線とは交差するように形成され、各走査線とデータ線とで囲まれる領域内に画素が配置される構成となっている。さらには、自発光素子駆動電圧１６は、自発光素子ディスプレイ１７の下側に、水平方向に配線される。各自発光素子に電源を供給するために、垂直方向（列方向）に延在する線（例えば、第１列有機ＥＬ駆動電圧供給線２４や第２列有機ＥＬ駆動電圧供給線２５）が、水平方向（行方向）に並設され、有機ＥＬ駆動電圧供給線に７２０本の各線（駆動電圧供給線）が接続されるものとして、以下説明する。なお、これらの駆動電圧供給線も走査線と交差する構成となっている。
図３は図２記載の駆動インバータ３３における信号電圧の基準電圧設定を示した図である。図３において、３６は駆動インバータ３３の入出力特性、３７は入出力短絡条件、３８は駆動インバータ３３の信号電圧書込み基準電位である。駆動インバータ３３は、データ書き込み時に入出力が短絡されるため、入力、出力の電位が、入出力特性３６とＶｉｎ＝Ｖｏｕｔの直線で示す入出力短絡条件３７の交点である信号電圧書込み基準電位３８となる。信号電圧の書き込みはこの信号電圧書込み基準電圧３８を基準として行われる。
図４は信号電圧書込みと三角波による点燈時間の制御の動作を示した図である。図４において、３９は書込み制御パルス（リセットパルス）、４０は走査線選択パルス、４１は駆動インバータ入力（Ｖｉｎ）、４２は駆動インバータ閾値電圧、４３は１ライン分データ書込み期間、４４はデータ書込み期間、４５は三角波期間、４６は非発光期間、４７は発光期間、４８は１フレーム期間であり、書込み制御パルス３９は、図２における書込み制御スイッチ３４をオン状態とし、図３における信号電圧書込み基準電圧３８を設定する。同時に走査線選択パルス４０が、図２におけるスイッチングトランジスタ３１をオン状態とし、信号電圧書込み基準電圧３８を基準として、信号電圧を駆動インバータ入力４１を介して書込み容量３２に書き込むことにより、書き込まれた電位ＶＳＩＧが、駆動インバータ３３の閾値電圧である駆動インバータ閾値電圧４２となる。駆動インバータ入力４１は、ある一つの駆動インバータの入力波形を示しており、１ライン分データ書込み期間４３の期間内で、同一走査線上の他の駆動インバータにも、その位置の表示データに従った信号電圧が入力されている。データ書込み期間４４の期間内で他の期間は、その他の走査線の信号電圧が書き込まれていることとなる。データ書込み期間４４の終了後、三角波期間４５に、駆動インバータ入力４１を三角波とすることにより、三角波のレベルが駆動インバータ閾値電圧４２を上回る期間では、駆動インバータ３３の出力は“０”、三角波のレベルが駆動インバータ閾値電圧４２を下回る期間では、駆動インバータ３３の出力は“１”となる。したがって、非発光期間４６では、有機ＥＬ３５への電源供給は“オフ状態”となり、発光期間４７では、有機ＥＬ３５への電源供給は“オン状態”となる。以上で、信号電圧に従った発光期間が決定することとなる。また、以上のデータ入力と三角波入力は、一定の周期で行われることとし、本第一の実施形態では、６０［Ｈｚ］の周波数となる１フレーム期間４８の期間内で行われるものとして、以下説明する。
図５は図２記載の自発光ディスプレイ１７の内部構成と、図１記載の周辺回路との接続、特に駆動電圧生成手段１５との接続の一実施形態である。図５において、４９は第７２０データ線、５０は第１行第７２０列画素、５１は第３２０行第７２０列画素、５２は第７２０列有機ＥＬ駆動電圧供給線である。自発光素子駆動電圧１６は、右下端からパネル下側を水平方向に左下端まで配線され、そこから、各々の有機ＥＬ駆動電圧供給線２４、２５、５２へつながっている。本第一の実施形態では、自発光素子駆動電圧１６の配線が比較的高抵抗な配線であり、各々の有機ＥＬ駆動電圧供給線２４、２５、５２は低抵抗な配線で構成されることから、輝度傾斜が水平方向で、右から左に向かって暗くなっていくものとして以下説明する。
図６は図１記載の画面格納手段および帰線期間出力制御内蔵データ線駆動手段９の内部構成の一実施形態である。図６において、５３は画面格納および三角波データラッチ手段、５４はデータスタート信号、５５はデータクロック、５６は表示入力シリアルデータ、５７は三角波スタート信号、５８は三角波クロック、５９は三角波シリアルデータ、６０は水平データ読出しパルス、６１は三角波水平ラッチパルス、６２は１ラインデータである。画面格納および三角波データラッチ手段５３は、データクロック５５に従い、一ライン分の表示入力シリアルデータ５６を、データスタート信号５４を取り込み開始の基準として一水平期間中に取り込み、後述する格納手段に一旦格納し、水平データ読出しパルス６０に従って一水平分をまとめて読み出す。また、三角波クロック５８に従い、一ライン分の三角波シリアルデータ５９を、三角波スタート信号５７を取り込み開始の基準として一水平期間中に取り込み、三角波水平ラッチパルス６１に同期して出力する。水平データ読出しパルス６０に従って一水平分をまとめて読み出される１ライン表示データ（詳細は後述する）と、三角波水平ラッチパルス６１に同期して出力される１ライン三角波データ（詳細は後述する）とを合わせて、１ラインデータ６２として出力する。６３はデータ累積手段（輝度傾斜認識手段）、６４は輝度傾斜情報であり、データ累積手段６３は水平位置ごとの表示輝度を認識し、画面の端からその表示輝度を蓄積する。この画面の端から表示輝度を蓄積することにより、画面の端からの自発光素子駆動電圧１６の水平方向の電圧降下を予測できるため、この情報を輝度傾斜情報６４として出力する。６５は三角波データ生成手段、６６は水平出力タイミングであり、三角波データ生成手段６５は水平出力タイミング６６をカウントすることにより三角波を出力するタイミングを認識し、三角波スタート信号５７、三角波クロック５８、三角波シリアルデータ５９を生成する。このとき、三角波の周期やレベルを、水平位置と輝度傾斜情報６４から、輝度傾斜情報６４とは逆の傾斜となるように三角波を生成する。６７は水平出力制御手段であり、水平出力タイミング６６をカウントすることにより表示データを出力するタイミングか、三角波を出力するタイミングかを認識し、表示データを出力するタイミングでは水平データ読出しパルス６０を、三角波を出力するタイミングでは三角波水平ラッチパルス６１を出力する。６８は階調電圧選択手段であり、１ラインデータ６２に従って６４レベルの階調電圧から１レベルを選択し、データ線駆動信号１０として出力する、つまりデジタル／アナログ変換を行う。この変換は従来と同様の方法である。
図７は図６記載の画面格納および三角波データラッチ手段５３の内部構成の一実施形態である。図７において、６９は画面格納手段、７０は１ライン表示データであり、画面格納手段６９はデータスタート信号５４、データクロック５５に従って表示入力シリアルデータ５６を１ドットずつ格納し、水平読出しパルス６０に従って一水平分をまとめて読み出し、１ライン表示データ７０として出力する。７１は三角波データシフト手段、７２は三角波シフトデータであり、三角波データシフト手段７１は三角波クロック５８に従い、一ライン分の三角波シリアルデータ５９を、三角波スタート信号５７を取り込み開始の基準として一水平期間中に取り込み、三角波シフトデータ７２として出力する。７３は三角波ラインラッチ手段、７４は１ライン三角波データであり、三角波ラインラッチ手段７３は三角波シフトデータ７２を１ライン分ラッチし、三角波水平ラッチパルス６１に同期して１ライン三角波データ７４として出力する。１ライン表示データ７０と１ライン三角波データ７４は出力するデータ線毎に結線され、１ラインデータ６２として出力する。つまり、本第一の実施形態では、表示データを出力する期間と三角波を出力する期間が重ならないものとしている（詳細は後述する）。
図８は図５記載の画面格納手段および帰線期間出力制御内蔵データ線駆動手段９、図７記載の画面格納手段６９、三角波ラインラッチ手段７３の動作を示す図である。図８において、７５はｎライン目データ開始タイミング、７６はｎ＋１ライン目データ開始タイミング、７７はｎライン目表示入力シリアルデータ、７８はｎ＋１ライン目表示入力シリアルデータである。表示入力シリアルデータ５６はデータスタート信号５４が“１”となるタイミングを基準に、データクロック５５で取り込まれ、先述の画面格納手段に一旦格納される。例えば、ｎライン目表示入力シリアルデータ７７は、ｎライン目データ開始タイミング７５の次のデータクロック５５の立ち上がりから取り込まれ、画面格納手段に一旦格納される。図８に時間軸を伸ばしたものを合わせて示す。一旦格納された表示データは、データ書込み期間４４の期間内で、水平読出し信号６０に従って一水平分のデータをまとめて読み出す。本第一の実施形態では、データ書込み期間を少なくし三角波期間４５を多く取るために、読出しタイミングとなる水平データ読出しパルス６０がデータスタート信号５４の周波数よりも高速（ここでは２倍の速度）となるよう、表示データを一画面分、一旦格納するものとして以下説明する。三角波スタート信号５７は最後の水平データ読出しパルス６０と同じタイミングで開始し、１フレーム期間４８からデータ書込み期間４４を除いた期間となる三角波期間４５の間出力される。三角波水平ラッチパルス６１は三角波スタート信号５７が開始された次のラインから出力するため、１ラインデータ６２はデータ書込み期間４４では１ライン表示データ７０、三角波期間４５では１ライン三角波データ７４を出力することを示している。最後に、データ線駆動信号１０は１ラインデータ６２をアナログ変換した信号となる。
図９は図５記載の画面格納手段および帰線期間出力制御内蔵データ線駆動手段９、図７記載の三角波データシフト手段７１の動作を示す図である。図９において、７９は１ライン目三角波データ開始タイミング、８０は２ライン目三角波データ開始タイミング、８１は１ライン目三角波シリアルデータ、８２は２ライン目三角波シリアルデータ、８３は３２０ライン目表示データ、８４は１ライン目三角波データであり、三角波シリアルデータ５９は、表示データと同様、三角波スタート信号５７が“１”となるタイミングを基準に、三角波クロック５８で取り込まれる。１ライン分のデータを全て取り込んだ後、三角波水平ラッチパルス６１の立ち上がりで、１ラインラッチデータ６２に１ライン三角波データ７４が出力されることを示している。例えば、１ライン目三角波シリアルデータ８１は、全データ取り込み終了後の三角波水平ラッチパルス６１の立ち上がりで、１ライン目三角波データ８４として出力される。時間軸を伸ばしたものは図８と同様である。
図１０は信号電圧書込みと三角波による点燈時間の制御における、三角波制御による輝度傾斜補正動作を示した図である。図１０において、８５は第１行第１列画素インバータ入力、８６は第１行第１列画素インバータ出力、８７は第１行第７２０列画素インバータ入力、８８は第１行第７２０列画素インバータ出力、８９は輝度傾斜補正非発光期間、９０は輝度傾斜補正発光期間である。第１行第７２０列画素インバータ出力８８は、パネルの右側にあたり輝度傾斜の高い方となることから、三角波の幅を短くする方向に制御する。これにより、同一の駆動インバータ閾値電圧４２に対する発光期間が、発光期間４７に対して輝度傾斜補正発光期間９０と短くなるため、輝度傾斜が解消されることを示している。
図１１は白表示時の輝度傾斜補正の概念を示す図である。９１は水平位置軸、９２は自発光素子駆動電圧軸、９３は駆動電圧―水平位置特性であり、本第一の実施形態において、駆動電圧−水平位置特性９３が右から左に向かって降下していることを示している。９４は表示輝度軸、９５は表示輝度−水平位置特性であり、本第一の実施形態において、表示輝度−水平位置特性９５が右から左に向かって下降する（輝度傾斜）ことを示している。９６は発光時間軸、９７は発光時間−水平位置特性であり、本第一の実施形態において、発光時間−水平位置特性９７が右から左に向かって長くする方向で補正をすることを示している。９８は補正後表示輝度−水平位置特性であり、本第一の実施形態において、発光時間−水平位置特性９７に従った発光時間補正を行ったときの表示輝度、つまり輝度傾斜が解消されていることを示している。
図１２は輝度傾斜特性が異なる（非直線）場合の、白表示時の輝度傾斜補正の概念を示す図である。９９は非直線表示輝度−水平位置特性であり、本第一の実施形態において、非直線表示輝度−水平位置特性９９が右から左に向かって、直線ではない特性を持って下降する（輝度傾斜）ことを示している。１００は非直線発光時間−水平位置特性であり、本第一の実施形態において、非直線発光時間−水平位置特性１００が右から左に向かって、非直線表示輝度―水平位置特性９９とは逆の特性を持って長くする補正をすることを示している。その結果、補正後表示輝度−水平位置特性９８は、輝度傾斜が解消されていることを示している。
以下、図１〜１２を用いて、本発明の第一の実施形態における輝度傾斜の補正について説明する。
まず、図１を用いて、表示データの流れを説明する。図１で、表示制御部６は、水平同期信号１、垂直同期信号２、データイネーブル３、表示データ４、同期クロック５から、自発光素子ディスプレイ１７の表示タイミングに合わせて、データ線駆動信号７、走査線制御信号８を生成する。画面格納手段および帰線期間出力制御内蔵データ線駆動手段９は、６ビットの階調情報を含むデータ線駆動信号７を１画面分（複数ライン分でもよい）格納し、自発光素子ディスプレイ１７の画素を表示するための信号電圧に変換するとともに、帰線期間に輝度傾斜を補正するように三角波を生成し、データ線駆動信号１０として出力する。詳細は後で説明する。走査線駆動手段１１は、自発光素子ディスプレイ１７の走査線を順次選択するよう、走査線駆動信号１２を出力する。画素制御手段１３は、自発光素子ディスプレイ１７の画素内に設けた書込み制御スイッチを、走査線ごとに制御するためのデータ書込み制御信号１４を生成する。詳細は後で説明する。駆動電圧生成手段１５は、有機ＥＬを点燈するための自発光素子駆動電圧１６を生成する。最後に、自発光素子ディスプレイ１７において、走査線駆動信号１２、データ書込み制御信号１４によって選択された走査線上の画素が、データ線駆動信号１０の信号電圧と三角波信号、および自発光素子駆動電圧１６に従って点燈する。詳細は後で説明する。
図２〜４を用いて、図１記載の自発光素子ディスプレイ１７の点燈動作の詳細について説明する。図２で、第１書込み制御線２２を介して書込み制御スイッチ３４をオン状態とすると、駆動インバータ３３の入出力が短絡されるため、図３に示す特性に従って、信号電圧書込み基準電位３８が、駆動インバータ３３の入出力電位差の中間電位となる。このとき、第１走査線２０を介して、走査線選択電圧が供給されると、スイッチングトランジスタ３１がオン状態となり、第１データ線１８を介してデータの信号電圧を、信号電圧書込み基準電位３８を基準として書込み容量３２に蓄積し、図４に示す駆動インバータ閾値電圧４２となる。図２で、駆動インバータ３３は、入力電圧が閾値電圧を上回っている場合は“０”を出力、下回っている場合には“１”を出力する。したがって、第１データ線１８を介して三角波を入力することにより、駆動インバータ３３は、図４に示すように、三角波の電圧レベルが駆動インバータ閾値電圧４２を上回る非発光期間４６では“０”を出力し、下回る発光期間４７では“１”となる。図２で、有機ＥＬ３５は、駆動インバータ３３の出力が“０”のときはオフ状態、“１”のときはオン状態となり、自発光素子駆動電圧１６に従って駆動電流が流れることにより発光する。以上のように、発光、非発光を信号電圧に従った時間制御を行うことにより、階調表示行う。ここで、駆動インバータ３３は論理回路記号で記述しているが、一般的にＣＭＯＳトランジスタで構成される。ただし、図３に示す特性を持つインバータであれば、構成は問わない。
図５、１１、１２を用いて、輝度傾斜の発生と補正の原理について説明する。図５で、自発光素子駆動電圧１６はパネル右下端から入力され、水平方向の配線抵抗が比較的大きく、先に説明したとおり、自発光素子ディスプレイ１７は有機ＥＬ３５に電流を流すことにより発光することから、白表示時は配線抵抗によりパネルの左側の方が右側に比べて電圧降下することとなる。その様子を図１１（ａ）に示す。この電圧降下により、図１１（ｂ）に示すように水平方向右から左へ輝度傾斜が発生する。したがって、図１１（ｃ）に示すように、発光時間を水平方向右から左に向かって長くすることにより、図１１（ｄ）に示すように輝度傾斜が解消されることとなる。ここで、本第一の実施形態ではパネル右下端から入力されることとしているため、水平方向右から左に向かって輝度が下降する輝度傾斜となっているが、これに限定するものではなく、左側から入力され電圧降下の方向が逆になる場合には、図１１の傾斜の方向、補正の方向を逆方向に読み換えることにより輝度傾斜の補正は可能となる。輝度傾斜の状態が異なる場合を図１２に示す。図１１と同様に、自発光素子ディスプレイ１７は有機ＥＬ３５に電流を流すことにより発光することから、白表示時は配線抵抗によりパネルの左側の方が右側に比べて電圧降下することとなる。その様子を図１２（ａ）に示す。これは図１１（ａ）と同様である。この電圧降下により、図１２（ｂ）に示すように水平方向右から左へ輝度傾斜が発生する。このとき、図１１（ｂ）と異なり、輝度傾斜が非直線となるものとして以下説明する。この場合は、図１２（ｃ）に示すよう発光時間を水平方向右から左に向かって、非直線性を持たせて長くすることにより、図１２（ｄ）に示すように輝度傾斜が解消されることとなる。ここでも、本第一の実施形態ではパネル右下端から入力されることとしているため、水平方向右から左に向かって輝度が下降する輝度傾斜となっているが、これに限定するものではなく、左側から入力され電圧降下の方向が逆になる場合には、図１２の傾斜の方向、補正の方向を逆方向に読み換えることにより輝度傾斜の補正は可能となる。
図６〜１２を用いて、画面格納手段および帰線期間出力制御内蔵データ線駆動手段９が、帰線期間において出力する三角波により輝度傾斜を補正する詳細動作について説明する。図６で、画面格納および三角波データラッチ手段５３は、データスタート信号５４、データクロック５５に従って、入力表示シリアルデータ５６を取り込み、水平データ読出しパルス６０に従って、一水平分のデータをまとめて３２０ライン分読出し、１ラインデータ６２として出力する。また、三角波スタート信号５７、三角波クロック５８に従って、三角波シリアルデータ５９を取り込み、三角波水平ラッチパルス６１に従って、一水平分の三角波信号を連続して出力し、１ラインデータ６２として出力する。詳細は後で説明する。データ累積手段６３は、水平位置ごとの表示輝度を認識し、画面の端からその表示輝度を累積する。この蓄積結果から、自発光素子駆動電圧１６の入力部から水平方向の電圧降下、さらには輝度傾斜を予測できるため、この情報を輝度傾斜情報６４として出力する。例えば白表示の場合、累積結果は右から左に向かって上昇する直線となるため、図１１（ｂ）のような輝度傾斜を予測する。逆に黒表示時には電圧降下は生じないこととなるため、輝度傾斜はないと予測し、輝度傾斜情報６４として出力する。三角波データ生成手段６５は、輝度傾斜情報６４から、この傾斜を解消する方向に発光時間を制御するよう、三角波シリアルデータ５９を生成する。例えば、図１１（ｂ）に示すような輝度傾斜の場合、図１１（ｃ）に示すような発光時間の傾斜をつける、つまり、図１０に示すとおり水平方向右側のデータ線に三角波の周期が短い三角波を生成し、左に向かうほど長くすることにより輝度傾斜を解消する。ここで、本第一の実施形態では三角波の周期を制御することにより輝度を制御しているが、予測した輝度傾斜と逆の傾斜をつけることができる制御であれば（発光強度の制御等）、これに限定するものではない。また、図１２（ｂ）に示すような輝度傾斜の場合、図１２（ｃ）に示すような発光時間の傾斜をつける、つまり、図１０に示すとおり水平方向右側のデータ線に三角波の周期が短い三角波を生成し、左に向かうほど非直線性を持たせて長くすることにより輝度傾斜を解消する。ここでも、本第一の実施形態では三角波の周期を制御することにより輝度を制御しているが、予測した輝度傾斜と逆の傾斜をつけることができる制御であれば（発光強度の制御等）、これに限定するものではない。水平出力制御手段６６は、自発光素子ディスプレイ１７の駆動タイミングを示す水平出力タイミング６７をカウントすることにより、表示データを出力する期間では水平データ読出しパルス６０を、三角波を出力する期間では三角波水平ラッチパルス６１を生成し出力する。詳細は後で説明する。階調電圧選択手段６８は、従来と同様、６ビットの１ラインラッチデータ６２に従って、階調電圧６４レベルのうち１レベルを選択し、１ライン表示データ６４として出力する。
図７〜９を用いて、画面格納および三角波データラッチ手段５３が、表示データと三角波の両方を１ラインデータ６２として出力する詳細動作について説明する。図７で、画面格納手段６９は、データスタート信号５４、データクロック５５に従って、入力表示シリアルデータ５６一画面分を一旦格納し、水平データ読出しパルス６０に従って読み出し、１ライン表示データ７０として出力する。図８で、水平出力タイミング６６は、データを取り込むタイミングとなるデータスタート信号５４の２倍の周波数とし、水平データ読出しパルス６０も同じ周波数で、３２０ライン分のパルスとして出力する。ここで、本第一の実施形態では、入力表示シリアルデータ５６を一画面分格納し、２倍の速度で読み出すこととしているが、複数ライン分格納し、高速（２倍とは限らず）で読み出すことも可能であり、これに限定するものではない。また、画面格納手段６９は、本第一の実施形態では帰線期間を長くするために用いているため、入力タイミングの帰線期間が十分長い場合には省略することも可能である。図７で、三角波データシフト手段７１は、三角波スタート信号５７、三角波クロック５８に従って、三角波シリアルデータ５９をラッチし、三角波シフトデータ７２として出力する。図９に示すように、三角波スタート信号５７を開始基準として、三角波シリアルデータ５９を三角波クロック５８の立ち上がりで取り込む。図７で、三角波ラインラッチ手段７３は、三角波データシフト手段７１で取り込んだ三角波シフトデータ７２を三角波水平ラッチパルス６１に従ってラッチし、１ライン三角波データ７４として出力する。図９に示すように、三角波水平ラッチパルス６１の立ち上がりのタイミングで１ライン三角波データ７４を出力する。図９では、１ライン三角波データ７４は６ビットデータの最大値６３から１ライン毎に下降し、最小値０まで到達した後再び６３まで上昇する、つまり１２７ライン分の期間で出力されることを示している。先に説明した輝度傾斜補正はこの期間をデータ線毎に制御することにより可能としている。最後に、図７で、１ライン表示データ７０と１ライン三角波データ７４を合わせて、図８、９に示すように、１ラインデータ６２として出力する。
以上説明したように、本発明の第一の実施形態の表示装置によれば、帰線期間におけるデータ線駆動信号１０を外部システム等から入力される入力表示データに関係なく制御するデータ線駆動手段９を設ける構成となっているので、帰線期間での電圧（本第一の実施形態では三角波）をデータ線毎に制御できる。これにより、自発光素子駆動電圧１６の配線が比較的高抵抗な配線でありことに起因する水平方向すなわち有機ＥＬ駆動電圧供給線２４、２５の並設方向の輝度傾斜を、データ線毎に発光時間を制御することにより解消する効果を奏する。その結果、輝度傾斜を補正するための電源等の外部回路を追加することなく、表示状態に依存する水平方向の輝度傾斜に対しての補正ができる表示装置を提供することが可能となる。
（第二の実施形態）
以下、本発明の第二の実施形態を、図面を用いて詳細に説明する。
第二の実施形態は、第一の実施形態で説明した三角波による階調制御を矩形波に置き換えたものであり、その他の表示データの書込みに関しては第一の実施形態と同様である。以下、異なる部分を中心に説明する。
図１３は信号電圧書込みと矩形波レベルによる点燈時間の制御の動作を示した図である。１０１は駆動インバータ矩形波入力、１０２は高階調信号電圧、１０３は低階調信号電圧、１０４は矩形波基準レベル、１０５は高階調発光レベル、１０６は低階調発光レベル、１０７は矩形波期間であり、書込み制御パルス３９は、図２における書込み制御スイッチ３４をオン状態とし、図３における信号電圧書込み基準電圧３８を設定する。同時に走査線選択パルス４０が、図２におけるスイッチングトランジスタ３１をオン状態とし、信号電圧書込み基準電圧３８を基準として、信号電圧を駆動インバータ矩形波入力１０１を介して書込み容量３２に書き込むことにより、明るい階調を書き込むときには高階調信号電圧１０２ＶＳＩＧ’、暗い階調を書き込むときには低書込み信号電圧ＶＳＩＧが、駆動インバータ３３の閾値電圧となる。駆動インバータ矩形波入力１０１は、ある一つの駆動インバータの入力波形を示しており、１ライン分データ書込み期間４３の期間内で、同一走査線上の他の駆動インバータにも、その位置の表示データに従った信号電圧が入力されている。データ書込み期間４４の期間内で他の期間は、その他の走査線の信号電圧が書き込まれていることとなる。データ書込み期間４４の終了後、矩形波期間１０７に、駆動インバータ矩形波入力１０１を矩形波基準レベル１０４とすることにより、駆動インバータ３３には、第一の実施形態と異なり、書込み電圧と矩形波基準レベル１０４との差分に応じたＯＮ電流を流すこともできる。したがって、発光時間ではなく、明るい階調では高階調発光レベル１０５、暗い階調では低階調発光レベル１０６で発光することとなる。以上で、信号電圧に従った発光レベル（強度）が決定することとなる。また、以上のデータ入力と矩形波入力は、一定の周期で行われることとし、本第二の実施形態では、６０［Ｈｚ］の周波数となる１フレーム期間４８の期間内で行われるものとして、以下説明する。
図１４は本発明の第二の実施形態の自発光素子表示装置における画面格納手段および帰線期間出力制御内蔵データ線駆動手段９の内部構成の一実施形態である。図１４において、１０８は画面格納および矩形波データラッチ手段、１０９は矩形波スタート信号、１１０は矩形波クロック、１１１は矩形波シリアルデータ、１１２は矩形波水平ラッチパルスである。画面格納および矩形波データラッチ手段１０８は、第一の実施形態と同様に、データクロック５５に従い、一ライン分の表示入力シリアルデータ５６を、データスタート信号５４を取り込み開始の基準として一水平期間中に取り込み、後述する格納手段に一旦格納し、水平データ読出しパルス６０に従って一水平分をまとめて読み出す。また、矩形波クロック１１０に従い、一ライン分の矩形波シリアルデータ１１１を、矩形波スタート信号１０９を取り込み開始の基準として一水平期間中に取り込み、矩形波水平ラッチパルス１１２に同期して出力する。水平データ読出しパルス６０に従って一水平分をまとめて読み出される１ライン表示データ（詳細は後述する）と、矩形波水平ラッチパルス１１２に同期して出力される１ライン矩形波データ（詳細は後述する）とを合わせて、１ラインデータ６２として出力する。データ累積手段１１３の動作は第一の実施形態と同様である。１１３は矩形波データ生成手段であり、水平出力タイミング６６をカウントすることにより矩形波を出力するタイミングを認識し、矩形波スタート信号１０９、矩形波クロック１１０、矩形波シリアルデータ１１１を生成する。このとき、矩形波の基準レベルを、水平位置と輝度傾斜情報６４から、輝度傾斜情報６４とは逆の傾斜となるように生成する。水平出力制御手段６７、階調電圧選択手段６８の動作は、第一の実施形態と同様である。以上の動作は、タイミングは第一の実施形態と同様であるが、第一の実施形態で三角波シリアルデータ５９が三角波を示すデジタルデータであったものが、矩形波を示す矩形波シリアルデータ１１１に置き換わっているものである。したがって、画面格納および矩形波データラッチ手段１０８は、名称は異なるが画面および三角波データラッチ手段５３と全く同一のものとなる。
図１５は図１４記載の画面格納および三角波データラッチ手段１０８の内部構成の一実施形態である。図１５において、画面格納手段６９の動作は第一の実施形態と同様である。１１４は矩形波データシフト手段、１１５は矩形波シフトデータであり、矩形波データシフト手段１１４は矩形波クロック１１０に従い、一ライン分の矩形波シリアルデータ１１１を、矩形波スタート信号１０９を取り込み開始の基準として一水平期間中に取り込み、矩形波シフトデータ１１５として出力する。１１６は矩形波ラインラッチ手段、１１７は１ライン矩形波データであり、矩形波ラインラッチ手段１１６は矩形波シフトデータ１１５を１ライン分ラッチし、矩形波水平ラッチパルス１１２に同期して１ライン矩形波データ１１７として出力する。１ライン表示データ７０と１ライン矩形波データ１１７は出力するデータ線毎に結線され、１ラインデータ６２として出力する。つまり、本第二の実施形態では、表示データを出力する期間と矩形波を出力する期間が重ならないものとしている（詳細は後述する）。
図１６は本発明の第二の実施形態の自発光素子表示装置における画面格納手段、帰線期間出力制御内蔵データ線駆動手段、画面格納手段６９、及び矩形波ラインラッチ手段１１６の動作を示す図である。図１５において、表示入力シリアルデータ５６はデータスタート信号５４が“１”となるタイミングを基準に、データクロック５５で取り込まれ、先述の画面格納手段に一旦格納される。例えば、ｎライン目表示入力シリアルデータ７７は、ｎライン目データ開始タイミング７５の次のデータクロック５５の立ち上がりから取り込まれ、画面格納手段に一旦格納される。図１６に時間軸を伸ばしたものを合わせて示す。一旦格納された表示データは、データ書込み期間４４の期間内で、水平読出し信号６０に従って一水平分のデータをまとめて読み出す。本第二の実施形態では、データ書込み期間を少なくし矩形波期間１０７を多く取るために、読出しタイミングとなる水平データ読出しパルス６０がデータスタート信号５４の周波数よりも高速（ここでは２倍の速度）となるよう、表示データを一画面分、一旦格納するものとして以下説明する。ここまでは第一の実施形態と同様である。矩形波スタート信号１０９は最後の水平データ読出しパルス６０と同じタイミングで開始し、１フレーム期間４８からデータ書込み期間４４を除いた期間となる矩形波期間１０７の間出力される。矩形波水平ラッチパルス１１２は矩形波スタート信号１０９が開始された次のラインから出力するため、１ラインデータ６２はデータ書込み期間４４では１ライン表示データ７０、矩形波期間１０７では１ライン矩形波データ１１７を出力することを示している。最後に、データ線駆動信号１０は１ラインデータ６２をアナログ変換した信号となり、矩形波期間１０７において、三角波ではなく一定のレベルとなる（ここでは“３１”としているがこれに限定するものではない）点が、第一の実施形態と異なる部分であり、それ以外の動作は第一の実施形態と同様である。
図１７は本発明の第二の実施形態の自発光素子表示装置における画面格納手段および帰線期間出力制御内蔵データ線駆動手段、並びに図１５記載の矩形波データシフト手段１１４の動作を示す図である。図１７において、１１８は１ライン目矩形波データ開始タイミング、１１９は２ライン目矩形波データ開始タイミング、１２０は１ライン目矩形波シリアルデータ、１２１は２ライン目矩形波シリアルデータ、１２２は１ライン目矩形波データである。矩形波シリアルデータ１１１は、表示データと同様、矩形波スタート信号１０９が“１”となるタイミングを基準に、矩形波クロック１１０で取り込まれる。１ライン分のデータを全て取り込んだ後、矩形波水平ラッチパルス１１２の立ち上がりで、１ラインラッチデータ６２に１ライン矩形波データ１１７が出力されることを示している。例えば、１ライン目矩形波シリアルデータ１２０は、全データ取り込み終了後の矩形波水平ラッチパルス１１２の立ち上がりで、１ライン目矩形波データ１２２として出力される。時間軸を伸ばしたものは図１６と同様である。
図１８は信号電圧書込みと矩形波による点燈時間の制御における、矩形波制御による輝度傾斜補正動作を示した図である。図１８において、１２３は第１行第１列画素インバータ矩形波入力、１２４は第１列画素矩形波基準レベル、１２５は第１行第１列画素インバータ矩形波出力、１２６は輝度傾斜なし第１行第１列画素インバータ矩形波出力、１２７は第１行第７２０列画素インバータ矩形波入力、１２８は第７２０列画素矩形波基準レベル、１２９は第１行第７２０列画素インバータ矩形波出力である。第１行第１列画素インバータ矩形波出力１２５は、パネルの左側にあたり輝度傾斜の低い方となることから、第１列画素矩形波基準レベル１２４を第７２０列画素矩形波基準レベル１２８より低くする方向に制御する。これにより、同一の高階調信号電圧ＶＳＩＧ’１０２に対する発光強度が、輝度傾斜なし第１行第１列画素インバータ矩形波出力１２６が示すように大きくなるが、輝度傾斜により実際には第１行第１列画素インバータ矩形波出力１２５のように低くなる。結果的に第１行第７２０列画素インバータ矩形波出力１２９が示す発光強度と同じとなり、輝度傾斜が解消される。
以上説明したように、本発明の第二の実施形態の表示装置によれば、帰線期間におけるデータ線駆動信号１０を外部システム等から入力される入力表示データに関係なく制御するデータ線駆動手段９を設ける構成になっているので、帰線期間での電圧（本第二の実施形態では矩形波）をデータ線毎に制御できる。これにより、自発光素子駆動電圧１６の配線が比較的高抵抗な配線でありことに起因する水平方向すなわち有機ＥＬ駆動電圧供給線２４、２５の並設方向の輝度傾斜を、データ線毎に発光強度を制御することにより解消する効果を奏する。その結果、輝度傾斜を補正するための電源等の外部回路を追加することなく、表示状態に依存する水平方向の輝度傾斜に対しての補正ができる表示装置を提供することが可能となる。
以上のように、本発明の実施形態における表示装置では、データ線駆動手段から供給する発光基準信号をデータ線毎に異ならせることにより、データ線の並設方向の発光時間を自由に制御できる（データ線の並設方向に傾斜をつける）。また、発光時間の制御（傾斜の度合い）を、データ線の並設の発光量の累積を検出する手段と、累積の結果から輝度傾斜を予測し、輝度傾斜を打ち消す方向に発光時間の傾斜をつけることが可能となるので、輝度傾斜を補正するための電源等の外部回路を追加することなく表示状態に依存する水平方向の輝度傾斜に対して補正ができる。
本発明の第一の実施形態の表示装置の一例である自発光素子表示装置の概略構成を説明するための図である。 図１に記載の自発光素子ディスプレイの内部構成の一実施形態である。 図２に記載の駆動インバータにおける信号電圧の基準電圧設定を示した図である。 本発明の第一の実施形態の自発光素子表示装置における信号電圧書込みと三角波による点燈時間の制御の動作を示した図である。 図２に記載の自発光ディスプレイの内部構成と、図１に記載の周辺回路との接続、特に駆動電圧生成手段との接続の一実施形態である。 図１に記載の画面格納手段および帰線期間出力制御内蔵データ線駆動手段の内部構成の一実施形態である。 図６に記載の画面格納および三角波データラッチ手段の内部構成の一実施形態である。 図５に記載の画面格納手段および帰線期間出力制御内蔵データ線駆動手段、及び図７に記載の画面格納手段、並びに三角波ラインラッチ手段の動作を示す図である。 図５に記載の画面格納手段および帰線期間出力制御内蔵データ線駆動手段、並びに図７に記載の三角波データシフト手段の動作を示す図である。 本発明の第一の実施形態の自発光素子表示装置での信号電圧書込みと三角波による点燈時間の制御における三角波制御による輝度傾斜補正動作を示した図である。 本発明の第一の実施形態の自発光素子表示装置における白表示時の輝度傾斜補正の概念を示す図である。 本発明の第一の実施形態の自発光素子表示装置における輝度傾斜特性が異なる（非直線）場合の白表示時の輝度傾斜補正の概念を示す図である。 本発明の第二の実施形態の自発光素子表示装置における信号電圧書込みと矩形波レベルによる点燈時間の制御の動作を示した図である。 本発明の第二の実施形態の自発光素子表示装置における画面格納手段および帰線期間出力制御内蔵データ線駆動手段の内部構成の一実施形態である。 図１４に記載の画面格納および三角波データラッチ手段の内部構成の一実施形態である。 本発明の第二の実施形態の自発光素子表示装置における画面格納手段、帰線期間出力制御内蔵データ線駆動手段、画面格納手段、及び矩形波ラインラッチ手段の動作を示す図である。 本発明の第二の実施形態の自発光素子表示装置における画面格納手段および帰線期間出力制御内蔵データ線駆動手段、及び矩形波データシフト手段の動作を示す図である。 本発明の第二の実施形態の自発光素子表示装置での信号電圧書込みと矩形波による点燈時間の制御における、矩形波制御による輝度傾斜補正動作を示した図である。
符号の説明
１・・・水平同期信号、２・・・垂直同期信号、３・・・データイネーブル
４・・・表示データ、５・・・同期クロック、６・・・表示制御部
７・・・データ線制御信号、８・・・走査線制御信号
９・・・画面格納手段および帰線期間出力制御内蔵データ線駆動手段
１０・・・データ線駆動信号、１１・・・走査線駆動手段、１２・・・走査線選択信号
１３・・・画素制御手段、１４・・・データ書込み制御信号
１５・・・駆動電圧生成手段、１６・・・自発光素子駆動電圧
１７・・・自発光素子ディスプレイ、１８・・・第１データ線、１９・・・第２データ線
２０・・・第１走査線、２１・・・第３２０走査線、２２・・・第１書込み制御線
２３・・・第３２０書込み制御線、２４・・・第１列有機ＥＬ駆動電圧供給線
２５・・・第２列有機ＥＬ駆動電圧供給線、２６・・・第１行第１列画素
２７・・・第１行第２列画素、２８・・・第３２０行第１列画素
２９・・・第３２０行第２列画素、３０・・・画素駆動部
３１・・・スイッチングトランジスタ、３２・・・書込み容量
３３・・・駆動インバータ、３４・・・書込み制御スイッチ、３５・・・有機ＥＬ
３６・・・駆動インバータの入出力特性、３７・・・入出力短絡条件
３８・・・駆動インバータの信号電圧書込み基準電位
３９・・・書込み制御パルス（リセットパルス）、４０・・・走査線選択パルス
４１・・・駆動インバータ入力（Ｖｉｎ）、４２・・・駆動インバータ閾値電圧
４３・・・１ライン分データ書込み期間、４４・・・データ書込み期間
４５・・・三角波期間、４６・・・非発光期間、４７・・・発光期間
４８・・・１フレーム期間、４９・・・第７２０データ線
５０・・・第１行第７２０列画素、５１・・・第３２０行第７２０列画素
５２・・・第７２０列有機ＥＬ駆動電圧供給線
５３・・・画面格納および三角波データラッチ手段、５４・・・データスタート信号
５５・・・データクロック、５６・・・表示入力シリアルデータ
５７・・・三角波スタート信号、５８・・・三角波クロック
５９・・・三角波シリアルデータ、６０・・・水平データ読出しパルス
６１・・・三角波水平ラッチパルス、６２・・・１ラインデータ
６３・・・データ累積手段、６４・・・輝度傾斜情報、６５・・・三角波データ生成手段
６６・・・水平出力タイミング、６７・・・水平出力制御手段
６８・・・階調電圧選択手段、６９・・・画面格納手段、７０・・・１ライン表示データ
７１・・・三角波データシフト手段、７２・・・三角波シフトデータ
７３・・・三角波ラインラッチ手段、７４・・・１ライン三角波データ
７５・・・ｎライン目データ開始タイミング
７６・・・ｎ＋１ライン目データ開始タイミング
７７・・・ｎライン目表示入力シリアルデータ
７８・・・ｎ＋１ライン目表示入力シリアルデータ
７９・・・１ライン目三角波データ開始タイミング
８０・・・２ライン目三角波データ開始タイミング
８１・・・１ライン目三角波シリアルデータ
８２・・・２ライン目三角波シリアルデータ、８３・・・３２０ライン目表示データ
８４・・・１ライン目三角波データ、８５・・・第１行第１列画素インバータ入力
８６・・・第１行第１列画素インバータ出力
８７・・・第１行第７２０列画素インバータ入力
８８・・・第１行第７２０列画素インバータ出力、８９・・・輝度傾斜補正非発光期間
９０・・・輝度傾斜補正発光期間、９１・・・水平位置軸
９２・・・自発光素子駆動電圧軸、９３・・・駆動電圧―水平位置特性
９４・・・表示輝度軸、９５・・・表示輝度−水平位置特性、９６・・・発光時間軸
９７・・・発光時間−水平位置特性、９８・・・補正後表示輝度−水平位置特性
９９・・・非直線表示輝度−水平位置特性、１００・・・非直線発光時間−水平位置特性
１０１・・・駆動インバータ矩形波入力、１０２・・・高階調信号電圧
１０３・・・低階調信号電圧、１０４・・・矩形波基準レベル
１０５・・・高階調発光レベル、１０６・・・低階調発光レベル
１０７・・・矩形波期間、１０８・・・画面格納および矩形波データラッチ手段
１０９・・・矩形波スタート信号、１１０・・・矩形波クロック
１１１・・・矩形波シリアルデータ、１１２・・・矩形波水平ラッチパルス
１１３・・・矩形波データ生成手段、１１４・・・矩形波データシフト手段
１１５・・・矩形波シフトデータ、１１６・・・矩形波ラインラッチ手段
１１７・・・１ライン矩形波データ
１１８・・・１ライン目矩形波データ開始タイミング
１１９・・・２ライン目矩形波データ開始タイミング
１２０・・・１ライン目矩形波シリアルデータ
１２１・・・２ライン目矩形波シリアルデータ、１２２・・・１ライン目矩形波データ
１２３・・・第１行第１列画素インバータ矩形波入力
１２４・・・第１列画素矩形波基準レベル
１２５・・・第１行第１列画素インバータ矩形波出力
１２６・・・輝度傾斜なし第１行第１列画素インバータ矩形波出力
１２７・・・第１行第７２０列画素インバータ矩形波入力
１２８・・・第７２０列画素矩形波基準レベル
１２９・・・第１行第７２０列画素インバータ矩形波出力

Claims (14)

  1. マトリクス状に配置された複数の表示素子と、
    前記表示素子に表示信号電圧を供給する複数本のデータ線と、
    前記データ線と交差する複数本の走査線と、
    前記走査線と交差する複数本の電源供給線と
    を有する表示装置であって、
    前記表示信号電圧を出力しない帰線期間に、前記表示素子を発光制御する発光制御電圧を出力するデータ線駆動回路と、
    前記表示素子の集合体である表示領域の外側の少なくとも一辺から、前記電源供給線に前記表示素子の発光用電源を供給する発光電源供給回路と
    を備え、
    前記データ線駆動回路は、前記各データ線に異なる発光制御電圧を生成し出力する
    ことを特徴とする表示装置。
  2. 前記発光制御電圧が三角波であることを特徴とする請求項１記載の表示装置。
  3. 前記データ線駆動回路が生成するデータ線毎の前記発光制御電圧は、前記発光素子の発光輝度が前記電源供給線の並設方向に傾斜を持つように制御されることを特徴とする請求項１記載の表示装置。
  4. 前記データ線駆動回路が生成するデータ線毎の前記発光制御電圧は、前記発光素子の発光輝度が前記電源供給線の並設方向に傾斜を持つように前記三角波の幅が制御されることを特徴とする請求項２記載の表示装置。
  5. 前記発光素子の発光輝度の傾斜が、前記電源供給線の電圧降下を解消する方向であることを特徴とする請求項３又は４記載の表示装置。
  6. 前記データ線駆動回路は、入力される表示データに応じた輝度傾斜を認識する手段を有することを特徴とする請求項１乃至５の内のいずれかに記載の表示装置。
  7. マトリクス状に配置された複数の表示素子と、
    前記表示素子に表示信号電圧を供給する複数本のデータ線と、
    前記データ線と交差する複数本の走査線と、
    前記走査線と交差する複数本の電源供給線と
    を有する表示装置であって、
    前記表示信号電圧を出力しない帰線期間に、前記表示素子を発光制御する発光制御電圧を出力するデータ線駆動回路と、
    前記表示素子の集合体である表示領域の外側の少なくとも一辺から、前記電源供給線に前記表示素子の発光用電源を供給する発光電源供給回路と
    を備え、
    前記データ線駆動回路は、 前記電源供給線の並設方向に対する前記発光素子の輝度傾斜が解消される発光制御電圧であり、前記データ線毎に異なる発光制御電圧を生成し出力する
    ことを特徴とする表示装置。
  8. 前記発光制御電圧が三角波であることを特徴とする請求項７記載の表示装置。
  9. 前記データ線駆動回路が生成するデータ線毎の前記発光制御電圧は、前記発光素子の発光輝度が前記電源供給線の並設方向に傾斜を持つように前記三角波の幅が制御されることを特徴とする請求項８記載の表示装置。
  10. 前記データ線駆動回路は、入力される表示データに応じた輝度傾斜を認識する手段を有することを特徴とする請求項７乃至９の内のいずれかに記載の表示装置。
  11. マトリクス状に配置された複数の表示素子と、
    前記表示素子に表示信号電圧を供給する複数本のデータ線と、
    前記データ線と交差する複数本の走査線と、
    前記走査線と交差する複数本の電源供給線と
    を有する表示装置であって、
    前記表示信号電圧を出力しない帰線期間に、前記表示素子を発光制御する発光制御電圧を出力するデータ線駆動回路と、
    前記表示素子の集合体である表示領域の外側の少なくとも一辺から、前記電源供給線に前記表示素子の発光用電源を供給する発光電源供給回路と
    前記電源供給線の電圧降下による輝度傾斜を認識する輝度傾斜認識手段と
    を備え、
    前記データ線駆動回路は、前記輝度傾斜認識手段により認識された前記発光素子の輝度傾斜を解消するよう前記データ線毎に異なる発光制御電圧を生成し出力する
    ことを特徴とする表示装置。
  12. 前記発光制御電圧が三角波であることを特徴とする請求項１１記載の表示装置。
  13. 前記データ線駆動回路が生成するデータ線毎の前記発光制御電圧は、前記発光素子の発光輝度が前記電源供給線の並設方向に傾斜を持つように前記三角波の幅が制御されることを特徴とする請求項１２記載の表示装置。
  14. 前記輝度傾斜認識手段が、入力される表示データに応じた前記電源供給線の並設方向の輝度傾斜を認識することを特徴とする請求項１１乃至１３の内のいずれかに記載の表示装置。
JP2008258038A 2008-10-03 2008-10-03 表示装置 Abandoned JP2010085945A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008258038A JP2010085945A (ja) 2008-10-03 2008-10-03 表示装置
US12/571,536 US20100085349A1 (en) 2008-10-03 2009-10-01 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008258038A JP2010085945A (ja) 2008-10-03 2008-10-03 表示装置

Publications (1)

Publication Number Publication Date
JP2010085945A true JP2010085945A (ja) 2010-04-15

Family

ID=42075449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008258038A Abandoned JP2010085945A (ja) 2008-10-03 2008-10-03 表示装置

Country Status (2)

Country Link
US (1) US20100085349A1 (ja)
JP (1) JP2010085945A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011027819A (ja) * 2009-07-22 2011-02-10 Hitachi Displays Ltd 自発光表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104731147B (zh) * 2015-03-19 2017-07-25 深圳市华星光电技术有限公司 一种电压输出控制系统及电压输出系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004045674A (ja) * 2002-07-11 2004-02-12 Hitachi Ltd 表示装置
JP2004157250A (ja) * 2002-11-05 2004-06-03 Hitachi Ltd 表示装置
JP2005107194A (ja) * 2003-09-30 2005-04-21 Toshiba Corp 平面表示装置、表示用駆動回路、および表示用駆動方法
JP2006011058A (ja) * 2004-06-25 2006-01-12 Seiko Epson Corp 電気光学装置、その駆動方法および電子機器
JP2009134125A (ja) * 2007-11-30 2009-06-18 Hitachi Displays Ltd 画像表示装置
JP2009139823A (ja) * 2007-12-10 2009-06-25 Hitachi Displays Ltd 有機ｅｌ表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3973471B2 (ja) * 2001-12-14 2007-09-12 三洋電機株式会社 デジタル駆動型表示装置
US7202842B2 (en) * 2003-09-17 2007-04-10 Hitachi Displays, Ltd. Display apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004045674A (ja) * 2002-07-11 2004-02-12 Hitachi Ltd 表示装置
JP2004157250A (ja) * 2002-11-05 2004-06-03 Hitachi Ltd 表示装置
JP2005107194A (ja) * 2003-09-30 2005-04-21 Toshiba Corp 平面表示装置、表示用駆動回路、および表示用駆動方法
JP2006011058A (ja) * 2004-06-25 2006-01-12 Seiko Epson Corp 電気光学装置、その駆動方法および電子機器
JP2009134125A (ja) * 2007-11-30 2009-06-18 Hitachi Displays Ltd 画像表示装置
JP2009139823A (ja) * 2007-12-10 2009-06-25 Hitachi Displays Ltd 有機ｅｌ表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011027819A (ja) * 2009-07-22 2011-02-10 Hitachi Displays Ltd 自発光表示装置

Also Published As

Publication number Publication date
US20100085349A1 (en) 2010-04-08

Similar Documents

Publication Publication Date Title
JP4256888B2 (ja) 表示装置
JP5350111B2 (ja) 自発光表示装置
KR100636065B1 (ko) 표시 장치
KR100858614B1 (ko) 유기전계발광표시장치 및 그의 구동방법
US20090284502A1 (en) Image signal display control apparatus and image signal display control method
JPWO2018164105A1 (ja) 駆動装置および表示装置
JP5675601B2 (ja) 有機ｅｌ表示パネル及びその駆動方法
JP2009003092A (ja) 画像表示装置
US20150138258A1 (en) Organic light-emitting diode (oled) display
JP2003330421A (ja) 表示装置及び表示制御方法
JP2007271840A (ja) 自発光型表示装置
JP2004157250A (ja) 表示装置
US20110032282A1 (en) Display device and driving method thereof
JP2007279718A (ja) 表示装置及びその駆動方法
US7253812B2 (en) El display driver and El display
JP2004341263A (ja) 自発光素子表示方法および装置
JP2010085945A (ja) 表示装置
JP5298284B2 (ja) 画像表示装置とその駆動方法
JP5066432B2 (ja) 画像表示装置
JP6011942B2 (ja) 走査線駆動装置、表示装置、走査線駆動方法
JP3855868B2 (ja) 表示装置
US20110001767A1 (en) Image display device
JP2009294676A (ja) 表示装置
JP2003131616A (ja) 表示装置及び表示制御装置
JP2006243304A (ja) 発光表示パネルの駆動装置および駆動方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20130117