JP2009139823A - 有機el表示装置 - Google Patents

有機el表示装置 Download PDF

Info

Publication number
JP2009139823A
JP2009139823A JP2007318278A JP2007318278A JP2009139823A JP 2009139823 A JP2009139823 A JP 2009139823A JP 2007318278 A JP2007318278 A JP 2007318278A JP 2007318278 A JP2007318278 A JP 2007318278A JP 2009139823 A JP2009139823 A JP 2009139823A
Authority
JP
Japan
Prior art keywords
display device
organic
electrode
drain electrode
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007318278A
Other languages
English (en)
Inventor
Toru Kono
亨 河野
Mitsuhide Miyamoto
光秀 宮本
Hajime Akimoto
秋元  肇
Hiroshi Kageyama
景山  寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2007318278A priority Critical patent/JP2009139823A/ja
Publication of JP2009139823A publication Critical patent/JP2009139823A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】有機EL表示装置において、OLED駆動TFTのVthのバラつきを短時間で補償し、かつ、画面の輝度傾斜を無くす。
【解決手段】図1(a)において、リセットTFTスイッチ5と点灯TFTスイッチ2によるOLED駆動TFT3のVthをリセットする動作をする前に、プリチャージTFTスイッチ7からプリチャージ電圧を供給して、リセット時間を短縮する。電源線51の抵抗による電源電位の変化による影響を補償するように、プリチャージ電圧を場所によって変調する。これによって輝度傾斜を対策する。
【選択図】図1

Description

本発明は有機EL表示装置に係り、特に画素間の階調表示のばらつきが小さく、かつ、輝度の不均一が生じない有機EL表示装置に関する。
有機EL表示装置は、液晶と比較して、自発光型であるのでバックライトが不要である、応答時間が数マイクロ秒と短く、動画特性がすぐれている、発光に必要な電圧が10V以下と低く、消費電力を小さくできる可能性がある等の特徴がある。また、プラズマ表示装置やFED表示装置と比較して、真空構造が不要であり、軽量化、薄型化に適している、等の特徴がある。
薄膜トランジスタ(TFT)をスイッチング素子として用いる有機EL表示装置はコントラスト等、画質の面で優れているが、階調表示をする際は、各TFTの特性のばらつきに影響されて、表示特性にばらつきが出る。これを対策する従来技術の一例として、図18および図19に示す技術がある。なお、本明細書ではTFTを電界効果トランジスタと呼ぶ場合もある。
図18は従来例1の画素部分の駆動回路である。図18において、電源線51からOLED駆動TFT3、点灯TFTスイッチ2、有機EL発光素子(OLED素子1)が直列に接続され、OLED素子1の一端は基準電位に接続されている。ここで、基準電位は表示装置の基準となる電位であり、アース電位を含んだ広い概念である。OLED素子1に流れる電流を制御することによってOLED素子1の発光を制御し、画像が形成される。OLED素子1に電流を流すか否かは点灯TFTスイッチ2によって制御される。
OLED素子1からの発光強度の階調は信号線54からの信号に応じてOLED駆動TFT3によって制御される。すなわち、信号線54からの信号はOLED駆動TFT3のゲートと接続する保持容量4に蓄えられ、この保持容量4の電位に応じてOLED駆動TFT3に流れる電流が制御されることによって階調表示を行う。しかし、OLED駆動TFT3は製造ばらつきによってスレッショルド電圧Vthのばらつきが大きい。このVthのばらつきを補償するために、短期間OLED駆動TFT3に電流を流すとともに、リセットTFTスイッチ5をONする。そうすると、OLED駆動TFT3のゲート電圧V10はOLED駆動TFT3のスレッショルド電圧Vthを加味した値に設定され、OLED素子は画像信号に忠実な発光を行う。
図19は図18の駆動回路を駆動するタイミングチャートである。この駆動回路は図19の上部に示すように、1フレームを前半の書き込み動作期間と後半の発光期間とに分けている。書き込み動作期間は各画素に階調信号を書き込む。図19における書き込み動作位置は、走査線順にデータが書き込まれていく様子を示す。図19の下部は一画素の書き込みのタイミングを示す。図19において、まずリセットTFTスイッチ5をONして図18に示すV10とV12を強制的にショートさせる。次に点灯TFTスイッチ2をONするとOLED駆動TFT3に電流が流れる。点灯TFTスイッチ2とリセットTFTスイッチ5が同時にONする時間は図19に示すtc4である。tc4が十分長ければOLED駆動TFT3のゲート電圧V10はOLED駆動TFT3のゲート電圧V10とドレイン電圧12の特性曲線とV10=V12の直線の交点の値に収束する。
階調表示のばらつきを補償する従来例2として図20および図21について説明する。図20は一画素の駆動回路である。図20において、電源線51からOLED駆動TFT3、点灯TFTスイッチ2とOLED素子1とが直列に接続されている。点灯TFTスイッチ2によって、OLED素子1の発光可否を制御する。OLED駆動TFT3は第1保持容量41に蓄積された電荷によって決まる電圧で階調表示を行う。この場合もOLED駆動TFT3のVthのばらつきによってOLED素子1に発光特性にばらつきが生ずることを抑制するために、リセットTFTスイッチ5を用いている。
図21を用いて図20の駆動回路の動作を説明する。図20で使用しているTFTはP型なので、TFTは負の信号が来たときにONとなる。従来例2では、各画素に階調電圧を書き込むと1フレーム期間、その階調電圧が維持されてOLED素子1を発光させる。図21の初期状態において、点灯TFTスイッチ2はONされた状態となっている。この状態でセレクトスイッチ6をONする。これによって、信号線54からのデータを画素に入力することが可能になる。次にリセットTFTスイッチ5をONすると図20に示すOLED駆動TFT3のドレイン電圧V15とOLED駆動TFT3のゲート電圧V13が強制的にショートされる。続いて点灯TFTスイッチ2をOFFすると図20に示すV13は電源電圧よりOLED駆動TFT3のソース電圧よりもVthだけ低い値に収束する。その後、リセットTFTスイッチ5をOFFして信号線54から信号電圧を書き込むと第2保持容量42および第1保持容量41にはOLED駆動TFT3のVthのばらつきに関係なく、信号電圧を反映した電荷が蓄積され、正確な階調表示が可能になる。
以上のような技術を記載したものとして「特許文献1」、「特許文献2」、および「非特許文献1」があげられる。
特開2003−5709号公報 特開2003−122301号公報 Digest of Technical Papers, SID98 p.p.11-14
以上のような従来技術はいずれもリセットTFTスイッチ5を用いてOLED駆動TFT3のスレッショルド電圧Vthのばらつきをキャンセルするものである。図18の電圧V10を所定の電圧に、または図20のV13を電源電圧からVth引いた値に収束させるためには一定時間OLED駆動TFT3に電流が流れることが必要である。
さらに、図18のV10または図20のV13の初期値は前のフレームの表示状態に依存するため、不定である。すなわち、電源電圧以上の電圧からアース電位までのいずれかの値を取りうる。したがって、十分なリセット動作時間がなければ、OLED駆動TFT3のゲート電位が一定の値に収束しないという現象を生ずる。ここで、リセット動作時間は、図18の回路については図19のtc4を、図20の回路では、図21のtc5をいう。
時間が十分でなくなる場合というのは、低電源電圧で動作させたという条件下で、収束させるために必要な電流量が不足した時や、高精細という条件下で、各画素あたりに割り当てられる書き込み時間が少なくなった時である。このように、従来技術においては、OLED駆動TFT3のゲート電圧を所定の値に集束するための時間、リセット時の電流が十分でなければ、所期の目的は達成することは出来ず、正確な階調表示ができなくなる。
有機EL表示装置の他の問題は、同じ信号を加えても場所によって輝度が異なってくるという問題である。有機EL表示装置では、OLED素子をアノードとカソードでサンドイッチし、電流をOLED素子に流して発光させる。このとき、例えば、OLED素子には電源線を通して電流が流れ込むが、電源線は抵抗を持っているために、電圧降下が生ずる。そうすると、同じ信号を加えても、電源から近い所と遠い所では、OLED素子に印加される電圧は異なったものとなる。この様子を図22に示す。
図22(a)において、有機EL表示装置の表示画面の下側からグランド線GNDが延び、グランド電位が供給される。OLED素子には電流が流れるために、グランド線GNDの電位は画面の下側から上側に向かうにつれて上昇してくる。この状態を図22(b)に示す。図22(b)において、横軸は画面下からの距離Xで、縦軸はグランド線の電位Vである。画面上部に行くにしたがって、グランド線の電位Vは上昇している。
したがって、画面の上部においては、OLED素子に印加される電圧は実質的に小さくなり、同じ信号を加えても、画面下部よりも画面上部において輝度は小さくなる。図22(c)は画面の下側で明るく、上側にいくに従って、暗くなるような輝度傾斜が生じている状態を示している。
本発明の課題は、リセットのための時間、電流が十分でなくとも、OLED駆動TFT3のゲート電圧を所定の値に集束させ、正確な階調表示を行うとともに、画面内の輝度傾斜を小さくすることである。
本発明は以上のべた課題を解決するものであり、プリチャージ信号を加えることにより、OLED駆動TFTのゲート電圧のリセット動作前の初期電位を一定値とし、OLED駆動TFTのリセット動作を短時間でばらつき無く行うものである。さらにプリチャージ信号を画面の場所によって変化させることによって、電源の抵抗による電圧降下を補償するようにして、画面の輝度傾斜を対策する。具体的な手段は次の通りである。
(1)自発光素子を有する複数の画素によって構成される表示部と、前記画素領域に画像データ信号を入力する信号線と、前記信号線を介して前記画素に入力された画像データ信号を基に、前記自発光素子を駆動するための電界効果トランジスタを有する有機EL表示装置であって、前記電界効果トランジスタは、ソース電極、ドレイン電極、ゲート電極を有し、前記電界効果トランジスタの前記ソース電極または前記ドレイン電極の一方には、基準電位または電源電位が印加され、前記ゲート電極には、前記ゲート電極と前記ソース電極または前記ドレイン電極の他方を接続するための第1のスイッチ手段と、容量が接続され、前記ゲート電極と、前記ソース電極または前記ドレイン電極の前記他方には、自発光素子への画像データ信号に基づく電流の供給を制御する第3のスイッチ手段が接続され、前記自発光素子は陽極と陰極を有し、前記陽極または前記陰極には前記第3のスイッチ手段と、外部からの電圧を印加するための第2のスイッチ手段が接続されており、前記外部からの電圧は、前記画素が存在する前記表示部の位置によって変調されていることを特徴とすることを特徴とする有機EL表示装置。
(2)前記電界効果トランジスタはN型であり、前記ソース電極または前記ドレイン電極の前記一方はドレイン電極であり、前記ドレイン電極は基準電位に接続されており、前記自発光素子の陰極が前記第2のスイッチ手段と前記第3のスイッチ手段と接続していることを特徴とする(1)に記載の有機EL表示装置。
(3)前記外部からの電圧は、前記表示装置の電源から遠ざかるにしたがって、増加することを特徴とする(2)に記載の有機EL表示装置。
(4)前記電界効果トランジスタはP型であり、前記ソース電極または前記ドレイン電極の前記一方はソース電極であり、前記ソース電極は前記電源電位に接続されており、前記自発光素子の陽極が前記第2のスイッチ手段と前記第3のスイッチ手段と接続していることを特徴とする(1)に記載の有機EL表示装置。
(5)前記外部からの電圧は、前記表示装置の電源から遠ざかるにしたがって、減少することを特徴とする(4)に記載の有機EL表示装置。
(6)前記第2のスイッチ手段は前記信号線と接続することを特徴とする(1)に記載の有機EL表示装置。
(7)前記第2のスイッチ手段は前記信号線とは別な線に接続することを特徴とする(1)に記載の有機EL表示装置。
(8)自発光素子を有する複数の画素によって構成される表示部と、前記画素領域に画像データ信号を入力する信号線と、前記信号線を介して前記画素に入力された画像データ信号を基に、前記自発光素子を駆動するための電界効果トランジスタを有する有機EL表示装置であって、前記電界効果トランジスタは、ソース電極、ドレイン電極、ゲート電極を有し、前記電界効果トランジスタの前記ソース電極または前記ドレイン電極の一方には、基準電位または電源電位が印加され、前記ゲート電極には、前記ゲート電極と前記ソース電極または前記ドレイン電極の他方を接続するための第1のスイッチ手段と、容量が接続され、前記ソース電極または前記ドレイン電極の前記他方には、外部からの所定の電圧を印加するための第2のスイッチ手段が接続されていることを特徴とする有機EL表示装置。
(9)前記電界効果トランジスタはN型であり、前記ソース電極または前記ドレイン電極の前記一方はドレイン電極であり、前記ドレイン電極は前記基準電位に接続されていることを特徴とする(8)に記載の有機EL表示装置。
(10)前記外部からの電圧は、前記表示装置の電源から遠ざかるにしたがって、増加することを特徴とする(9)に記載の有機EL表示装置。
(11)前記電界効果トランジスタはP型であり、前記ソース電極または前記ドレイン電極の前記一方はソース電極であり、前記ソース電極は前記電源電位に接続されていることを特徴とする(8)に記載の有機EL表示装置。
(12)前記外部からの電圧は、前記表示装置の電源から遠ざかるにしたがって、減少することを特徴とする(11)に記載の有機EL表示装置。
(13)前記第2のスイッチ手段は前記信号線と接続することを特徴とする(8)に記載の有機EL表示装置。
(14)前記第2のスイッチ手段は前記信号線とは別な線に接続することを特徴とする(8)に記載の有機EL表示装置。
(15)自発光素子を有する複数の画素によって構成される表示部と、前記画素領域に画像データ信号を入力する信号線と前記信号線を介して前記画素に入力された画像データ信号を基に、前記自発光素子を駆動するための電界効果トランジスタを有する有機EL表示装置であって、前記電界効果トランジスタは、ソース電極、ドレイン電極、ゲート電極を有し、前記電界効果トランジスタの前記ソース電極または前記ドレイン電極の一方には、基準電位または電源電位が印加され、前記ゲート電極には、ゲート電極と前記ソース電極または前記ドレイン電極の他方を接続するための第1のスイッチ手段と、外部からの所定の電圧を印加するための第2のスイッチ手段と、容量が接続されることを特徴とする有機EL表示装置。
(16)前記電界効果トランジスタはN型であり、前記ソース電極またはドレイン電極の前記一方はドレイン電極であり、前記ドレイン電極は前記基準電位に接続されていることを特徴とする(15)に記載の有機EL表示装置。
(17)前記外部からの電圧は、前記表示装置の電源から遠ざかるにしたがって、増加することを特徴とする(16)に記載の有機EL表示装置。
(18)前記電界効果トランジスタはP型であり、前記ソース電極または前記ドレイン電極の前記一方はソース電極であり、前記ソース電極は前記電源電位に接続されていることを特徴とする(15)に記載の有機EL表示装置。
(19)前記外部からの電圧は、前記表示装置の電源から遠ざかるにしたがって、減少することを特徴とする(18)に記載の有機EL表示装置。
(20)前記第2のスイッチ手段は前記信号線と接続することを特徴とする(15)に記載の有機EL表示装置。
本発明を用いることによってリセット動作の時間が十分でなくとも、OLED駆動TFTのVthのバラつきによる階調表示への影響を小さくすることが出来、動画表示時等においても、残像の発生しない均一な発光が可能となる。さらに、本発明を用いることによって、電源線の抵抗による電源電圧あるいは、基準電圧の変化に起因する画面の輝度傾斜を対策することが出来る。
実施例にしたがって、本発明の詳細な内容を開示する。
図1(a)〜(d)は、本発明の画素構造を示す回路図である。図1(a)〜(d)は、いずれも、背景技術に記載した従来例1に対応する回路の問題点を対策する発明である。なお、図1(a)〜(d)で用いられているOLED駆動TFTはN型である。図1(a)〜(d)は画素回路のバリエーションであり、いずれの回路においても本発明の目的を達成することが出来る。すなわち、従来技術において、リセット時間がOLED駆動TFTのゲート電位が所定の値に集束しない現象を対策するものである。また、図1(a)〜(d)のいずれの回路においても、プリチャージ供給線60の入力を変調することによって、輝度傾斜の問題を対策することが出来る。
先ず、図1(a)について説明する。図1(a)において、電源線51に対してOLED駆動TFT3、点灯TFTスイッチ2、OLED素子1が直列に接続されている。OLED駆動TFT3のスレッショルド電圧Vthのばらつきによる輝度階調特性を改善するためにリセットTFTスイッチ5が設けられている。このリセットTFTスイッチ5を動作させることによってOLED駆動TFT3のVthによるばらつきを補償する。
このリセット動作はリセットTFTスイッチ5と点灯TFTスイッチ2を同時にONして、OLED駆動TFT3に電流を流して行う必要がある。動作時間と電流量には限りがある。リセットTFTスイッチ5と点灯TFTスイッチ2を同時にONしている時間が十分あればOLED駆動TFT3のゲート電圧はOLED駆動TFT3の特性曲線とV1=V3の直線との交点で決まる電圧に収束するが、動作条件によっては十分な電流と時間を確保することが出来ない。
一方、OLED駆動TFT3のゲート電圧のリセット動作前の初期値は、前のフレームの表示状態に依存するため、不定である。すなわち、電源電圧以上の電圧からアース電位までばらつくために、収束すべき電圧の上下にセットされる場合があり、この点でもばらつきが生ずる。以上で説明した図1(a)の動作および解決しようとする課題は図1(b)〜図1(d)についても同様である。
本発明では、図1(a)に示す回路を用いた場合には、プリチャージTFTスイッチ7をとおして、OLED素子1の端子にプリチャージ電圧を供給する。図1(b)に示す回路を用いた場合には、プリチャージTFTスイッチ7をとおして、リセットTFTスイッチ5と点灯TFTスイッチ2の交点に、プリチャージ電圧を供給する。また、図1(c)に示す回路を用いた場合には、プリチャージTFTスイッチ7をとおして、OLED駆動TFT3のゲート3にプリチャージ電圧を供給する。図1(d)に示す回路を用いた場合には、図1(a)と同様に、プリチャージTFTスイッチ7をとおして、OLED素子1の端子にプリチャージ電圧を供給するが、図1(d)においては、プリチャージ電圧はデータ信号線とは別に、プリチャージ供給線60から供給される。
図1(d)のように、プリチャージ電圧を信号線からではなく、プリチャージ供給線60から印加することによって、信号線から映像信号を読み込んでいるときでも、OLED駆動TFTのゲートにプリチャージをすることが出来る。したがって、プリチャージに使える時間が増えるために、プリチャージの動作の収束がより高速になる。なお、図示しないが、図1(b)および図1(c)の回路においても、プリチャージ電圧は、信号線とは別にプリチャージ供給線を設けることによって、供給することが出来る。
このプリチャージ電圧の印加を上記したリセット動作前に行うことによってOLED駆動TFT3および点灯TFTスイッチ2によって構成されるOLEDインバータの点灯TFTスイッチ2側の電位を一定に保つ。こうすると、リセット前のOLED駆動TFT3のゲート電位V1も一定値にセットされる。これによってリセット動作時間が十分で無い場合も、前フレームの表示状態に関係なく、Vthのばらつきを補償することができる。
図2は表示装置全体の構成を示す回路図である。多くの画素によって画面が形成されるが、図2では4個の画素のみ表示している。図2において、画面横方向にはゲート駆動回路200が設置されている。ゲート駆動回路200からはリセット線52と走査出力線151が延在している。リセット線52はリセットTFTスイッチ5のゲートに接続し、走査出力線151は点灯スイッチORゲート150に入力する。点灯スイッチORゲート150には点灯制御線105が入力し、点灯スイッチORゲート150からは走査出力線151からの信号または点灯制御線105からの信号のいずれかによって点灯TFTスイッチ2のゲートに信号が出力される。
画面上方には信号駆動回路100が設置されている。信号駆動回路には外部から信号入力線1001を通して画像信号が供給される。信号駆動回路100と画面の間にはプリチャージ信号となるアース電位を供給するプリチャージ供給線60、三角波入力線101、プリチャージ信号選択線102、三角波選択スイッチ制御線103、信号線選択スイッチ制御線104が延在している。信号駆動回路100から延びる信号線54にはこれらの出力がスイッチングTFTによって時間差で印加される。信号線54には保持容量4の一端とプリチャージTFTスイッチ7のソースが接続される。
図3は、図1(d)の画素回路を駆動させるための回路である。図3が図2と異なるところは、プリチャージ供給線60は、信号線とは分離して、独立している。そして、プリチャージ電圧はプリチャージ供給線60から供給される。その他の回路構成は図2と同様である。
図4は図1(a)および図2、または、図1(d)および図3の動作を示すタイミングチャートである。図5は図1(b)および図2の動作を示すタイミングチャートである。また、図6は図1(c)および図2の動作を示すタイミングチャートである。
図4〜図6の上側に示すように、この回路の動作は1フレームの前半は各画素に信号電圧を書き込み、後半で全画素を点灯させて表示を行う。このように1フレームの前半は実質黒表示であり、後半で画像を表示することになる。書き込みは走査線毎に行なわれる。
図4〜図6の下側は各画素への書き込みのタイミングチャートである。信号線/三角波書き込み動作期間にはデータ信号が入力され、発光期間中には三角波が入力される。本実施例では、OLED駆動TFT3はN型であるため、三角波は正に凸の波形である。ここで、TFTがP型であるとは、TFTのキャリアがホールであることを意味し、TFTがN型であるとは、TFTのキャリアが電子であることを意味する。
図4においては、リセットスイッチ5がONするとともに、点灯スイッチ2がONする。点灯スイッチがONしている間にプリチャージTFTスイッチ7をONする。プリチャージ電位をアース付近に設定した場合、OLEDの陽極側は強制的にアース電位付近にセットされる。さらに点灯TFTスイッチ2もONしているので点灯TFTスイッチ2とリセットスイッチ5の節点電位V3もアース電位近くとなる。また、リセットTFTスイッチ5もONしているのでOLED駆動TFT3のゲート電圧であるV1もアース近くの電位となる。つまり、リセット動作の初期でV1の初期電圧はアース電位近くになる。その後点灯TFTスイッチ2をOFFし、データ信号の書き込みを行い、点灯TFTスイッチ2を再びONしてリセット動作を行う。
図5においては、点灯スイッチ2をOFFしたまま、リセットスイッチ5をONし、プリチャージTFTスイッチ7をONする。プリチャージ電位をアース付近に設定した場合、点灯TFTスイッチ2とリセットスイッチ5とプリチャージTFTスイッチ7の節点電位V3もアース電位付近にセットされる。また、リセットTFTスイッチ5もONしているのでOLED駆動TFT3のゲート電圧であるV1もアース近くの電位となる。つまり、リセット動作の初期でV1の初期電圧はアース電位近くなる。その後点灯TFTスイッチ2をOFFし、データ信号の書き込みを行い、点灯TFTスイッチ2をONしてリセット動作を行う。
図6においては、点灯スイッチ2とリセットスイッチ5をOFFにしたまま、プリチャージTFTスイッチ7をONする。プリチャージ電位をアース付近に設定した場合、OLED駆動TFT3のゲート電圧であるV1もアース近くの電位となる。つまり、リセット動作の初期でV1の初期電圧はアース電位近くなる。その後点灯TFTスイッチ2をOFFし、データ信号の書き込みを行い、点灯TFTスイッチ2をONしてリセット動作を行う。
従来技術でOLED駆動TFT3のVthが補償できずにV1がばらついたのは、V1の初期電圧が、前のフレームの表示状態に依存し、不定となり、電源電圧以上の電圧からアース電位まで取り得るため、初期電圧の値によって収束する電圧値が変化してしまうことが大きな原因である。これに対して本発明ではV1の初期値をアース電位近くにセットするために、たとえTFTのVthにばらつきがあり、また、図3におけるtc1の時間が十分にとれなくとも、Vthの補償残りの差は小さなものとすることが出来る。
図1(a)〜(d)および図4〜図6において、リセット動作の間に信号線54から保持容量4にデータ信号が書き込まれる。その後、リセットTFTスイッチ5、点灯TFTスイッチ2をOFFすると、OLED駆動TFT3のゲート電圧はOLED駆動TFT3の特性曲線とV1=V3の直線の交点に向かう。この交点に向かっている電位を基準に保持容量4を通して信号電圧が書き込まれることとなる。
書き込み期間が終わると、点灯TFTスイッチ2がONとなり、発光期間となる。信号線54には図4〜図6に示すような三角波が加えられる。三角波は保持容量4の保持していた電圧によってOLED駆動TFT3がONになる時期を決める。OLED駆動TFT3のONの期間が長いほど輝度が大きくなる。これによって階調表示が可能となる。
以上説明したように、本発明によって、リセット時間が短い場合でも、OLED駆動TFTのゲート電圧を所定の値に収束させることが出来、正確な階調表示が可能になる。本発明ではさらに、プリチャージ電圧を場所によって変調することによって、場所による輝度傾斜を防止する。
図7はプリチャージ電圧を場所によって変調せず、一定の電圧とした場合の例である。図7(a)における表示画面の番号(1)、(2)、(3)は位置を示す。図7(b)〜図7(d)は、各々、画面(1)、(2)、(3)の位置における動作を示す。図7(b)〜図7(d)において、縦軸はOLED駆動TFTのゲート電圧を、横軸は時間を示す。なお、OLED駆動TFTのゲート電圧は図1に示すV1である。図7(b)〜図7(d)において、左半分は書込み期間で、右半部は発光期間を示す。図7(a)において、書込みのための走査は上から行なわれるので、書込みの時間は、図7(b)〜図7(d)において、右方向に移動している。
図7(b)〜図7(d)において、左側に示す斜線丸は、プリチャージ電圧がそのまま、OLED駆動TFTのゲートに印加された場合を示す。プリチャージ電圧がOLED駆動TFTのゲートに印加されるとともに、OLED駆動TFTのVthをキャンセルするためのリセット動作が始まる。このリセット動作が終わった後のOLED駆動TFTのゲート電位を白丸で示す。
図7(b)〜図7(d)においては、画面の位置によらず、OLED駆動TFTのゲート電圧には一定の電圧が印加されるので、発光の期間は一定である。すなわち、図7(b)〜図7(d)においては、プリチャージ電圧としては一定の電圧が印加されるので、白表示の場合のOLED駆動TFTのゲート電圧も一定となる。
この場合の画面輝度の様子を図8に示す。図8(a)はOLED駆動TFTによる発光期間による輝度分布を示す。図7(b)〜図7(d)においては、場所によらず、発光期間は一定であるので、図8(a)に示すように、発光時間による輝度分布は生じないことを示している。一方、電源線等の抵抗による電圧変化は生ずる。電源は有機EL表示装置の下側に形成されているので、電源線の電圧降下の影響は画面の上に行くにしたがって、大きくなり、画面の上側ほど輝度は低下する。画面の輝度はOLED素子に印加される電圧と発光時間の積であるから、図8(c)に示すように、画面上側が下側に比べて暗くなる。
本発明は、プリチャージ電圧を画面の下側と上側とで変化させることによって、抵抗線の電位の変化による輝度の変化を補償するものである。図9はこの動作を示すグラフである。図9において、縦軸はプリチャージ電圧V2であり、横軸は時間である。プリチャージ電圧は図1(a)〜図1(c)においては、V2であるが、図1(d)においては、V21である。
図9において、左側は書込み期間であり、右側は発光期間である。書込みは画面上側から行なわれる。図9は画面上側から下側に移るにしたがって、プリチャージ電圧を低下させることを示している。プリチャージ電圧が低下すると、OLED駆動TFTのゲートに書き込まれる電圧も小さくなる。したがって、同じ白信号を印加した場合であっても、画面下側のほうが暗くなるように変調される。
図10はこの様子を示したものである。図10(a)は有機EL表示装置の画面の位置を示す。図10(b)〜図10(d)は画面の各位置における書込み動作を示すものである。図10(b)〜図10(d)の縦軸はOLED駆動TFTのゲート電圧V1で、横軸は時間である。
図10(b)〜図10(d)において、左側に示す斜線丸は、プリチャージ電圧がそのまま、OLED駆動TFTのゲートに印加された場合を示す。プリチャージ電圧がOLED駆動TFTのゲートに印加されるとともに、OLED駆動TFTのVthをキャンセルするためのリセット動作が始まる。このリセット動作が終わった後のOLED駆動TFTのゲート電位を白丸で示す。
図10(b)は図10(a)に示す画面(1)付近の動作を、図10(c)は図10(a)に示す画面(2)付近の動作を、図10(d)は画面(3)付近の動作を示す。プリチャージ電圧が変調されているために、OLED駆動TFTのゲートに書き込まれた信号は画面下側ほど小さくなり、したがって、発光期間における発光時間は画面下側ほど小さくなる。
この結果、図11(a)に示すように、発光期間による輝度は、上側ほど明るくなる。一方、電源線の抵抗による電圧降下の影響は画面11(b)に示すように、画面上側の方に行くにしたがって生ずるため、画面の上側で暗くなる。したがって、プリチャージの変調による輝度傾斜の効果と電源線の抵抗による電圧変化による効果が相殺して、図11(c)に示すように、画面全体としては輝度傾斜の無い画像を得ることが出来る。
図12(a)〜(d)に本発明の第2の実施例の画素回路を示す。実施例1の図1(a)〜(d)と異なるところは、OLED素子1がアース側に接続されており、OLED駆動TFT3は電源線と接続している点である。また、本実施例ではOLED駆動TFT3はP型TFTを用いている。OLED素子1を電源線側に設置し、OLED駆動TFT3をアース側に設置することによって、関連する素子を移動したことを除けば、基本的な動作は図1(a)〜(d)の場合と同じである。
すなわち、図12(a)の動作は図1(a)の動作に対応し、図12(b)の動作は図1(b)の動作に対応し、図12(c)の動作は図1(c)の動作に対応し、図12(d)の動作は図1(d)の動作に対応する。ただし、図12の回路においては、OLED駆動TFTはP型であるから、ゲート電圧が負になる場合に、OLED駆動TFTがONになる。
図12(d)に示す回路は基本的には図12(a)と同様であるが、図12(d)の回路では、プリチャージ電圧は、信号線でなう、プリチャージ供給線60を通して印加される点が12(a)の回路と異なっている。図12(b)および図12(c)の回路についても、プリチャージ電圧は、別途設けたプリチャージ供給線60から供給しても良い。
図13は図12の画素回路に対する書込みと発光の動作を示す図である。図13において、縦軸は図12におけるプリチャージ電圧V5である。横軸は時間であり、1フレームの前半は書込みのみ行なわれ、後半は発光のみ行なわれる。図12においては、信号線には電圧V5が印加されている。信号線には、時間によって、映像信号が印加されたり、プリチャージ電圧が印加されたりする。ここでのV5はプリチャージ電圧を言う。なお、図12(d)では、プリチャージ供給線60は別途形成されているので、プリチャージ供給線60におけるプリチャージ電圧はV51としている。
図13において、書込みは画面の上方から行なわれる。走査が画面下側に移動するに従って、プリチャージ電圧は上昇する。OLED駆動TFTはP型であるから、画面下側に行くに従い、発光期間が短くなるように、プリチャージ電圧を変調していくことになる。
後半の発光期間においては、三角波は下に凸の三角波である。OLED駆動TFTがP型であることに対応している。書込み期間において、同じ信号に対しては、画面下側において、発光期間が短くなるように書き込まれているので、電源線の抵抗による電位の変化を補償して、輝度傾斜の無い画面を得ることが出来ることは実施例1と同様である。
図14(a)〜(d)は本発明の第3の実施例の画素回路である。リセット動作に関して、従来例2の問題点はリセットTFTスイッチ5によってリセット動作をおこなっても、リセットの時間が十分でなければOLED駆動TFT3のVthが十分にキャンセルされず、正確な階調表示が行えないということである。この大きな原因は、従来例2で述べたように、電源立上げ時など、キャンセル前のOLED駆動TFT3のゲート電位が不定で、電源電圧以上の値からアース電位のいずれかの電位となっているために、リセット時間が十分でなければリセット後の電位がばらつくということである。
実施例3ではこれを対策するため、図14(a)〜(d)に画素回路の例を示す。図14(a)では、プリチャージTFTスイッチ7を介してプリチャージ電圧をOLED素子1の陽極側に印加し、リセット動作前にOLED陽極に一定電位であるプリチャージ電位を与え、ゲート電位V7のリセット前の初期電位を一定値にセットする。図14(b)では、プリチャージTFTスイッチ7を介してプリチャージ電圧をOLED素子1の陽極側に印加し、リセット動作前にOLED駆動TFTのドレインに一定電位であるプリチャージ電位を与え、ゲート電位V7のリセット前の初期電位を一定値にセットする。
図14(c)では、プリチャージTFTスイッチ7を介してプリチャージ電圧をOLED素子1のゲートに印加し、リセット動作前にOLED駆動TFTのドレインに一定電位であるプリチャージ電位を与え、ゲート電位V7のリセット前の初期電位を一定値にセットする。図14(d)の動作は図14(a)の動作と同様であるが、プリチャージ電圧は、信号線とは別途設けたプリチャージ供給線60を通して印加される。なお、プリチャージ供給線60を信号線と別途設けることは、図14(b)、図14(c)の回路に適用することも出来る。
図15は実施例3の図14(a)〜(c)の画素回路を使用した場合の表示装置全体の構成を示す回路図である。画面は多くの画素によって形成されるが、図15では4個の画素のみ表示している。また、図15で使用する画素回路は図14(a)の回路であるが、図14(b)および(c)に示す回路が使用される場合も同様である。図15において、画面横方向にはゲート駆動回路200が設置されている。ゲート駆動回路200からはセレクトスイッチ線55、点灯スイッチ線53、リセット線52、プリチャージ制御線56が出力している。セレクトスイッチ線55はセレクトスイッチ6のゲートに接続し、点灯スイッチ線53は点灯TFTスイッチ2のゲートに接続し、リセット線52はリセットTFTスイッチ5のゲートに接続し、プリチャージ制御線56はプリチャージTFTスイッチ7のゲートに接続する。
画面上方には信号駆動回路100が設置されている。信号駆動回路100と画面の間にはプリチャージ電位となるアース電位を供給するプリチャージ供給線60、プリチャージ信号選択線102、信号線選択スイッチ制御線104が延在している。アース電位は動作を説明するための例であり、本発明では、後で説明するように、プリチャージ電圧は画面の場所によって異なるように変調して印加される。信号駆動回路100から延びる信号線54にはこれらの出力がスイッチングTFTによって時間差で印加される。信号線54にはセレクトスイッチ6のソースとプリチャージTFTのソースが接続される。
図16は、図14(d)の画素回路が使用された場合の、表示装置全体の構成を示す回路図である。画面は多くの画素によって形成されるが、図16では4個の画素のみ表示している。図16が図15と異なる点は、プリチャージ電圧は、信号線から供給されるのではなく、プリチャージ供給線60から供給される。その他の点は図15と同様である。
図17は、図14、図15、および、図16に示す回路の動作を示すタイミングチャートである。この回路は実施例1および実施例2とは異なり、信号を書き込むとただちにOLED素子1の発光を開始し、その状態が1フレーム期間維持される。図17の上側の図はこの動作を示している。また、図17の上側の図は書き込む動作が走査ごとに行われることを示している。
図17の下側は各画素のリセット動作および書き込み動作のタイミングチャートである。図14、図15、および、図16において、特定のセレクト線が選択されるまで点灯スイッチはONしている。セレクトスイッチ6がONすると、特定のセレクトスイッチ線55が選択される。ここでプリチャージTFTスイッチ7をONするとともに、リセットTFTスイッチ5をONするとOLED素子1に電流が流れ、OLED素子1の陽極はリセット線52の電位であるアース電位近くにセットされる。同時にOLED駆動TFT3のゲート電位V7もアース電位近くにセットされる。その後、点灯スイッチをOFFすると電流は第1保持容量41を充電するように流れ、OLED駆動TFT3にゲート電圧は電源電圧からOLED駆動TFT3のVthを引いた電位にセットされる。この状態で信号線54から信号が書き込まれる。すなわち、OLED駆動TFT3のゲートには電源電圧からOLED駆動TFT3のVthを引いた電位を基準に信号電位が上乗せされるので、Vthのばらつきの影響を補償することが出来る。
従来例では図17に示すtc、すなわち、点灯スイッチがONになる時間とリセットスイッチがONになる時間の重なりが十分でないとリセット動作期間にOLED駆動TFT3のゲート電圧が電源電圧からOLED駆動TFT3のVthを引いた電位に収束しなかった。この原因はリセット動作前にOLED駆動TFT3のゲート電位V7が不定で、電源電位からアース電位まで取りうるからである。本実施例ではリセット動作前に、プリチャージ制御線56によってアース電位をOLED素子1の陽極に供給することによって、OLED駆動TFT3のゲート電位V7もアース電位付近に設定するものである。このプリチャージ動作によって、リセット時間tcが短くともOLED駆動TFT3のゲート電位のバラつきを抑えることが出来る。
以上のようにして、実施例3においては、リセット時間が短いことによって階調表示がばらつくという問題点は解決することが出来る。一方、画面における輝度傾斜については、次のようにして解決する。すなわち、図14(a)〜(c)における、プリチャージ電圧V8、あるいは、図14(d)おけるV81はOLED駆動TFTのゲート電位に反映される。
図14において、信号線には、V8なる電圧が印加されているが、時間によって、映像信号が供給されたり、プリチャージ電圧が印加されたりする。図14(d)では、プリチャージ供給線60が信号線とは別途設けられているので、このプリチャージ電圧はV81として区別している。
以上のようなプリチャージ電圧V8あるいはV81を画面の上部から下部に走査されるに従って上げるように変調する。OLED駆動TFTはP型であるから、OLED駆動TFTのゲートに書き込まれる電圧は、同じ映像信号に対しては、画面の下部程、OLED素子に流す電流を小さくすることになる。これによって、電源線の抵抗による電圧変化に起因する輝度傾斜を図11に示したのと同様な原理によって補償することが出来る。
図23(a)は、モバイル用電子機器301の画像表示部に、本発明による画像表示装置300を用いることによって、低消費で残像のない均一性の高い表示を実現することができる例である。
図23(b)は、テレビジョン303の画像表示部に、本発明による画像表示装置302を用いることによって、低消費で残像のない均一性の高い表示を実現することができる例である。
図24(a)は、デジタル携帯端末PDA305の画像表示部に、本発明による画像表示装置304を用いることによって、低消費で残像のない均一性の高い表示を実現することができる例である。
図24(b)は、ビデオカメラCAMのヴューファインダ307の画像表示部に、本発明による画像表示装置306を用いることによって、低消費で残像のない均一性の高い表示を実現することができる例である。
実施例1の画素部駆動回路である。 実施例1の表示装置駆動回路である。 実施例1の表示装置駆動回路の他の例である。 図1(a)および図1(d)のタイミングチャートである。 図1(b)のタイミングチャートである。 図1(b)のタイミングチャートである。 プリチャージ電圧を変調しない場合の動作である。 プリチャージ電圧を変調しない場合の画面である。 プリチャージ電圧を変調した書込み動作である。 プリチャージ電圧を変調した場合の発光時間の差である。 プリチャージ電圧を変調しない場合の画面である。 実施例2の画素部駆動回路である。 実施例2でプリチャージ電圧を変調した書込み動作である。 実施例3の画素部駆動回路である。 実施例3の表示装置駆動回路である。 実施例3の表示装置駆動回路の他の例である。 実施例3のタイミングチャートである。 Vthのばらつきを対策した従来例による画素回路である。 図18のタイミングチャートである。 Vthのばらつきを対策した他の従来例による画素回路である。 図20のタイミングチャートである。。 輝度傾斜の例である。 本発明が実施される製品の例である。 本発明が実施される製品の他の例である。
符号の説明
1…OLED素子、2…点灯TFTスイッチ、 3…OLED駆動TFT、 4…保持容量、 5…リセットTFTスイッチ、 6…セレクトスイッチ、 7…プリチャージTFTスイッチ、 41…第1保持容量、 42…第2保持容量、 51…電源線、 52…リセット線、 53…点灯スイッチ線、 54…信号線、 55…セレクトスイッチ線、56…プリチャージ制御線、60…プリチャージ供給線、 100…信号駆動回路、 200…ゲート駆動回路。

Claims (20)

  1. 自発光素子を有する複数の画素によって構成される表示部と、前記画素領域に画像データ信号を入力する信号線と、前記信号線を介して前記画素に入力された画像データ信号を基に、前記自発光素子を駆動するための電界効果トランジスタを有する有機EL表示装置であって、
    前記電界効果トランジスタは、ソース電極、ドレイン電極、ゲート電極を有し、
    前記電界効果トランジスタの前記ソース電極または前記ドレイン電極の一方には、基準電位または電源電位が印加され、前記ゲート電極には、前記ゲート電極と前記ソース電極または前記ドレイン電極の他方を接続するための第1のスイッチ手段と、容量が接続され、前記ゲート電極と、前記ソース電極または前記ドレイン電極の前記他方には、自発光素子への画像データ信号に基づく電流の供給を制御する第3のスイッチ手段が接続され、
    前記自発光素子は陽極と陰極を有し、前記陽極または前記陰極には前記第3のスイッチ手段と、外部からの電圧を印加するための第2のスイッチ手段が接続されており、
    前記外部からの電圧は、前記画素が存在する前記表示部の位置によって変調されていることを特徴とする有機EL表示装置。
  2. 前記電界効果トランジスタはN型であり、前記ソース電極または前記ドレイン電極の前記一方はドレイン電極であり、前記ドレイン電極は基準電位に接続されており、
    前記自発光素子の陰極が前記第2のスイッチ手段と前記第3のスイッチ手段と接続していることを特徴とする請求項1に記載の有機EL表示装置。
  3. 前記外部からの電圧は、前記表示装置の電源から遠ざかるにしたがって、増加することを特徴とする請求項2に記載の有機EL表示装置。
  4. 前記電界効果トランジスタはP型であり、前記ソース電極または前記ドレイン電極の前記一方はソース電極であり、前記ソース電極は前記電源電位に接続されており、
    前記自発光素子の陽極が前記第2のスイッチ手段と前記第3のスイッチ手段と接続していることを特徴とする請求項1に記載の有機EL表示装置。
  5. 前記外部からの電圧は、前記表示装置の電源から遠ざかるにしたがって、減少することを特徴とする請求項4に記載の有機EL表示装置。
  6. 前記第2のスイッチ手段は前記信号線と接続することを特徴とする請求項1に記載の有機EL表示装置。
  7. 前記第2のスイッチ手段は前記信号線とは別な線に接続することを特徴とする請求項1に記載の有機EL表示装置。
  8. 自発光素子を有する複数の画素によって構成される表示部と、前記画素領域に画像データ信号を入力する信号線と、前記信号線を介して前記画素に入力された画像データ信号を基に、前記自発光素子を駆動するための電界効果トランジスタを有する有機EL表示装置であって、
    前記電界効果トランジスタは、ソース電極、ドレイン電極、ゲート電極を有し、
    前記電界効果トランジスタの前記ソース電極または前記ドレイン電極の一方には、基準電位または電源電位が印加され、前記ゲート電極には、前記ゲート電極と前記ソース電極または前記ドレイン電極の他方を接続するための第1のスイッチ手段と、容量が接続され、前記ソース電極または前記ドレイン電極の前記他方には、外部からの所定の電圧を印加するための第2のスイッチ手段が接続されていることを特徴とする有機EL表示装置。
  9. 前記電界効果トランジスタはN型であり、前記ソース電極または前記ドレイン電極の前記一方はドレイン電極であり、前記ドレイン電極は前記基準電位に接続されていることを特徴とする請求項8に記載の有機EL表示装置。
  10. 前記外部からの電圧は、前記表示装置の電源から遠ざかるにしたがって、増加することを特徴とする請求項9に記載の有機EL表示装置。
  11. 前記電界効果トランジスタはP型であり、前記ソース電極または前記ドレイン電極の前記一方はソース電極であり、前記ソース電極は前記電源電位に接続されていることを特徴とする請求項8に記載の有機EL表示装置。
  12. 前記外部からの電圧は、前記表示装置の電源から遠ざかるにしたがって、減少することを特徴とする請求項11に記載の有機EL表示装置。
  13. 前記第2のスイッチ手段は前記信号線と接続することを特徴とする請求項8に記載の有機EL表示装置。
  14. 前記第2のスイッチ手段は前記信号線とは別な線に接続することを特徴とする請求項8に記載の有機EL表示装置。
  15. 自発光素子を有する複数の画素によって構成される表示部と、前記画素領域に画像データ信号を入力する信号線と前記信号線を介して前記画素に入力された画像データ信号を基に、前記自発光素子を駆動するための電界効果トランジスタを有する有機EL表示装置であって、
    前記電界効果トランジスタは、ソース電極、ドレイン電極、ゲート電極を有し、
    前記電界効果トランジスタの前記ソース電極または前記ドレイン電極の一方には、基準電位または電源電位が印加され、前記ゲート電極には、ゲート電極と前記ソース電極または前記ドレイン電極の他方を接続するための第1のスイッチ手段と、外部からの所定の電圧を印加するための第2のスイッチ手段と、容量が接続されることを特徴とする有機EL表示装置。
  16. 前記電界効果トランジスタはN型であり、前記ソース電極またはドレイン電極の前記一方はドレイン電極であり、前記ドレイン電極は前記基準電位に接続されていることを特徴とする請求項15に記載の有機EL表示装置。
  17. 前記外部からの電圧は、前記表示装置の電源から遠ざかるにしたがって、増加することを特徴とする請求項16に記載の有機EL表示装置。
  18. 前記電界効果トランジスタはP型であり、前記ソース電極または前記ドレイン電極の前記一方はソース電極であり、前記ソース電極は前記電源電位に接続されていることを特徴とする請求項15に記載の有機EL表示装置。
  19. 前記外部からの電圧は、前記表示装置の電源から遠ざかるにしたがって、減少することを特徴とする請求項18に記載の有機EL表示装置。
  20. 前記第2のスイッチ手段は前記信号線と接続することを特徴とする請求項15に記載の有機EL表示装置。
JP2007318278A 2007-12-10 2007-12-10 有機el表示装置 Pending JP2009139823A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007318278A JP2009139823A (ja) 2007-12-10 2007-12-10 有機el表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007318278A JP2009139823A (ja) 2007-12-10 2007-12-10 有機el表示装置

Publications (1)

Publication Number Publication Date
JP2009139823A true JP2009139823A (ja) 2009-06-25

Family

ID=40870453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007318278A Pending JP2009139823A (ja) 2007-12-10 2007-12-10 有機el表示装置

Country Status (1)

Country Link
JP (1) JP2009139823A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010085945A (ja) * 2008-10-03 2010-04-15 Hitachi Displays Ltd 表示装置
JP2011039207A (ja) * 2009-08-07 2011-02-24 Hitachi Displays Ltd 表示装置及びその駆動方法
JP2011247981A (ja) * 2010-05-25 2011-12-08 Hitachi Displays Ltd 画像表示装置
JP2012098316A (ja) * 2010-10-29 2012-05-24 Hitachi Displays Ltd 画像表示装置および画像表示装置の駆動方法
WO2016023302A1 (zh) * 2014-08-15 2016-02-18 京东方科技集团股份有限公司 像素电路、有机电致发光显示面板及显示装置
JP2016038402A (ja) * 2014-08-05 2016-03-22 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
CN110503910A (zh) * 2018-05-17 2019-11-26 京东方科技集团股份有限公司 一种多路分配器及其控制方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007065539A (ja) * 2005-09-02 2007-03-15 Seiko Epson Corp 電子回路、電子装置、その駆動方法、電気光学装置および電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007065539A (ja) * 2005-09-02 2007-03-15 Seiko Epson Corp 電子回路、電子装置、その駆動方法、電気光学装置および電子機器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010085945A (ja) * 2008-10-03 2010-04-15 Hitachi Displays Ltd 表示装置
JP2011039207A (ja) * 2009-08-07 2011-02-24 Hitachi Displays Ltd 表示装置及びその駆動方法
JP2011247981A (ja) * 2010-05-25 2011-12-08 Hitachi Displays Ltd 画像表示装置
US8766964B2 (en) 2010-05-25 2014-07-01 Japan Display Inc. Image display device
JP2012098316A (ja) * 2010-10-29 2012-05-24 Hitachi Displays Ltd 画像表示装置および画像表示装置の駆動方法
JP2016038402A (ja) * 2014-08-05 2016-03-22 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
WO2016023302A1 (zh) * 2014-08-15 2016-02-18 京东方科技集团股份有限公司 像素电路、有机电致发光显示面板及显示装置
US9741288B2 (en) 2014-08-15 2017-08-22 Boe Technology Group Co., Ltd. Pixel circuit, organic electroluminescent display panel and display apparatus
CN110503910A (zh) * 2018-05-17 2019-11-26 京东方科技集团股份有限公司 一种多路分配器及其控制方法、显示装置

Similar Documents

Publication Publication Date Title
JP6959352B2 (ja) 外部補償及びアノードリセットを備えた有機発光ダイオードディスプレイ
US10269297B2 (en) Pixel circuit and driving method thereof, and display panel
JP2008170788A (ja) 画像表示装置
JP5342111B2 (ja) 有機el表示装置
JP5352101B2 (ja) 表示パネル
JP4715850B2 (ja) 表示装置及びその駆動方法と電子機器
JP7084314B2 (ja) 画素回路に用いる駆動方法
US7459859B2 (en) Organic light emitting display having organic light emitting diode circuit with voltage compensation and technique thereof
TWI473060B (zh) 像素電路,顯示器件,電子裝置,以及驅動像素電路之方法
US8300038B2 (en) Display apparatus, display-apparatus driving method and electronic instrument
US20200342812A1 (en) Pixel driving circuit, driving method thereof, display device
KR101572302B1 (ko) 유기발광 표시장치
CN104751804A (zh) 一种像素电路、其驱动方法及相关装置
KR102637292B1 (ko) 유기 발광 다이오드 표시 장치
US8345032B2 (en) Display apparatus, display-apparatus driving method and eletronic instrument
JP2009139823A (ja) 有機el表示装置
JP2009139820A (ja) 有機el表示装置
JP6914732B2 (ja) 発光装置及び撮像装置
JP2009133913A (ja) 表示装置
KR20150006221A (ko) 디스플레이 장치 및 그 제어 방법
KR20100107395A (ko) 표시 장치 및 전자 기기
JP4984863B2 (ja) 表示装置とその駆動方法
US20230197013A1 (en) Display apparatus and method for operating the same
CN109147670B (zh) 一种像素补偿电路及其驱动方法、显示装置
JP2011069943A (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100921

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140930