JP2007065539A - 電子回路、電子装置、その駆動方法、電気光学装置および電子機器 - Google Patents

電子回路、電子装置、その駆動方法、電気光学装置および電子機器 Download PDF

Info

Publication number
JP2007065539A
JP2007065539A JP2005254496A JP2005254496A JP2007065539A JP 2007065539 A JP2007065539 A JP 2007065539A JP 2005254496 A JP2005254496 A JP 2005254496A JP 2005254496 A JP2005254496 A JP 2005254496A JP 2007065539 A JP2007065539 A JP 2007065539A
Authority
JP
Japan
Prior art keywords
voltage
terminal
period
supply line
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005254496A
Other languages
English (en)
Other versions
JP5011682B2 (ja
Inventor
Takashi Miyazawa
貴士 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005254496A priority Critical patent/JP5011682B2/ja
Priority to US11/456,307 priority patent/US7639211B2/en
Priority to TW095125488A priority patent/TW200717406A/zh
Priority to KR1020060067933A priority patent/KR100799288B1/ko
Priority to US11/466,564 priority patent/US8144081B2/en
Publication of JP2007065539A publication Critical patent/JP2007065539A/ja
Application granted granted Critical
Publication of JP5011682B2 publication Critical patent/JP5011682B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 各単位回路の構成を簡素化する。
【解決手段】 単位回路Uは、電圧供給線17と電気光学素子11との間に介挿された駆動トランジスタTdrと、書込期間Pwrtにて駆動トランジスタTdrをダイオード接続するトランジスタT1とを含む。信号線駆動回路25は、書込期間Pwrtにて各単位回路Uにデータ電圧Vdataを供給する。電圧制御回路27は、書込期間Pwrtにおいて、電圧供給線17の電圧Aを駆動トランジスタTdrのソースよりも低位の電圧値Vssに設定する。これによって駆動トランジスタTdrのゲートからトランジスタT1および駆動トランジスタTdrを経由して電圧供給線17に電流I0が流れ込む。電圧制御回路27は、駆動トランジスタTdrがデータ電圧Vdataに応じた導通状態となる駆動期間Pdrvにおいて、電圧供給線17の電圧Aを電圧値Vssよりも高位の電圧値Vddに設定する。
【選択図】 図3

Description

本発明は、有機発光ダイオード(以下「OLED(Organic Light Emitting Diode)」という)素子、液晶素子、電気泳動素子、エレクトロクロミック(Electrochromic)素子、電子放出素子、抵抗素子など各種の被駆動素子を制御する技術に関する。
この種の被駆動素子を駆動するための様々な技術が従来から提案されている。例えば特許文献1には、被駆動素子たるOLED素子を含む複数の単位回路を面状に配列した構成が開示されている。各単位回路は、OLED素子に供給される電流をゲートの電圧に応じて制御する駆動トランジスタと、この駆動トランジスタをダイオード接続するためのリセットトランジスタと、OLED素子への電流の供給の可否を切り替える発光制御トランジスタとを含む。この構成によれば、各単位回路における駆動トランジスタの閾値電圧の誤差(バラツキ)を補償することが可能である。
特開2003−122301号公報(図1)
ところで、ひとつの単位回路を構成するトランジスタの総数は少ないことが望ましい。トランジスタの総数が多いほど単位回路の構成が複雑化して製造コストが増大するからである。また、単位回路を画素として利用した電気光学装置においてはトランジスタの総数が多いほど開口率が低下するという問題もある。しかしながら、従来の構成のもとで各単位回路のトランジスタの総数を低減するには限界がある。例えば特許文献1の構成においては、単位回路にデータが書き込まれる期間でOLED素子を消灯させるために発光制御トランジスタが不可欠である。本発明のひとつの形態は、例えば各単位回路の構成を簡素化するために有効である。
本発明のひとつの形態に係る電子装置は、信号線と、前記信号線に接続された単位回路と、電圧供給線とを含み、前記単位回路は、制御端子(例えばゲート)と第1端子(ソースおよびドレインの一方)と前記電圧供給線に接続された第2端子(ソースおよびドレインの他方)とを備えるとともに前記制御端子の電圧に応じて前記第1端子と前記第2端子との間の導通状態が設定される駆動トランジスタと、被駆動素子(例えば図3の電気光学素子11)と、前記駆動トランジスタの前記制御端子と前記第1端子および前記第2端子の何れか一方との電気的な接続を制御する第1スイッチング素子(例えば図3のトランジスタT1)と、第1電極(例えば図3の第1電極Ea)と第2電極(例えば図3の第2電極Eb)との間に誘電体を備え、前記第1電極が前記駆動トランジスタの前記制御端子に接続され、前記第2電極が前記信号線に接続された容量素子(例えば図3の容量素子C)とを含み、前記被駆動素子に供給される駆動電流および駆動電圧のうち少なくとも一方のレベルが前記第1端子と前記第2端子との間の導通状態に応じて設定される。
この構成においては、駆動トランジスタの制御端子と第1端子および第2端子の一方とが第1スイッチング素子を介して電気的に接続されることで駆動トランジスタの閾値電圧の誤差が補償される一方、駆動トランジスタのゲートの電圧が容量素子における容量カップリングによって信号線の電圧に応じた電圧値に設定される。したがって、極めて簡素な構成によって、駆動トランジスタの閾値電圧の誤差(ひとつの駆動トランジスタの閾値電圧と設計値との相違、あるいは複数の単位回路を含む構成においては各単位回路における駆動トランジスタの閾値電圧の相違)を補償しながら被駆動素子を駆動することができる。
なお、本態様に係る電子装置においては、信号線と第2電極との間に両者の電気的な接続を制御する(信号線の電圧を第2電極に供給するか否かを切り替える)ためのスイッチング素子を配置してもよいが、単位回路の簡素化を促進するという観点からすると、第2電極は信号線に対して直接に(すなわちスイッチング素子を介在させることなく)接続されていることが望ましい。
本発明の好適な態様においては、第1期間(例えば図2の書込期間Pwrt)に、前記第1端子および前記第2端子の何れか一方が前記駆動トランジスタの前記制御端子に前記第1スイッチング素子を介して電気的に接続され、前記第1期間に、前記第2電極に前記信号線を介してデータ信号(例えば図2のデータ電圧Vdata)が供給され、第2期間(例えば図2の駆動期間Pdrv)に、当該第2期間内にて経時的に変化する制御信号(例えば図2の制御電圧Vctl)が前記第2電極に供給される。
この態様のもとでは、第1期間にデータ信号が第2電極に保持され、第2期間にて第2電極の電圧が経時的に変化する。そして、第1電極の電圧(すなわち駆動トランジスタのゲートの電圧)は、容量素子での容量カップリングによって、データ信号と制御信号とのレベルの差分値に応じた電圧値だけ変動する。したがって、本態様によれば、データ信号に応じた時間長にわたって被駆動素子を駆動することができる。なお、第2期間にて第1電極がフローティング状態となる構成を採用すれば、第1電極に蓄積された電荷のリークが抑制されるから、第1電極の電圧を、高い精度でデータ信号に応じた電圧値に設定することができる。
なお、この態様の駆動回路において、データ信号を単位回路に供給する回路と制御信号を単位回路に供給する回路とは、相互に離間した別個の回路として電子装置に実装されてもよいし、双方が単一の回路(例えばICチップ)に搭載された形態で電子装置に実装されてもよい。また、制御信号を単位回路に供給するための配線として信号線が兼用される構成としてもよいし、信号線とは別個の配線を介して制御信号が単位回路に供給される構成としてもよい。
より具体的な態様に係る電子装置は、前記電圧供給線の電圧を複数の電圧値の何れかに設定する(例えば電圧供給線と所定の電位との電気的な接続を制御する)電圧制御回路をさらに具備する。この態様における前記電圧制御回路は、例えば、前記第1期間の少なくとも一部にて前記電圧供給線の電圧を前記第1端子よりも低位の第1電圧値(例えば電圧値Vss)に設定し、前記第2期間の少なくとも一部にて前記電圧供給線の電圧を前記第1端子よりも高位の第2電圧値(例えば電圧値Vdd)に設定する。
この構成においては、第1期間の少なくとも一部(より具体的には第1端子または第2端子が制御端子に接続される期間の少なくとも一部)においては、電圧供給線の電圧が第1端子よりも低位の第1電圧値に設定される。したがって、この期間においては、電圧供給線の電圧が第2電圧値に設定される構成と比較して、被駆動素子に付与される電気エネルギ(被駆動素子に供給される駆動電流または駆動電圧)が低減される。したがって、被駆動素子に対する電気エネルギの付与の可否を制御するためのスイッチング素子(例えば特許文献1における「発光制御トランジスタ」)が配置されていなくても、原理的には第1期間内における被駆動素子への電気エネルギの供給を抑制(理想的には停止)することができる。ただし、発光制御トランジスタが原理的に不要であるとは言っても、この発光制御トランジスタが配置された構成を本発明の範囲から除外する趣旨ではない。すなわち、本発明の構成にあっても、被駆動素子が駆動される期間をより確実に規定することを目的として、特許文献1の発光制御トランジスタのように、被駆動素子に対する電気エネルギの付与の可否を制御するためのスイッチング素子が配置されてもよい。
ところで、単位回路を構成するトランジスタ(特に駆動トランジスタ)としては、例えば、各種の半導体材料(例えば、多結晶シリコン、微結晶シリコン、単結晶シリコンまたはアモルファスシリコン)からなる半導体層を含むトランジスタ(典型的には薄膜トランジスタ)を採用することができる。半導体層が例えばアモルファスシリコンで形成されたトランジスタは、これに流れる電流の方向が恒常的に固定されていると閾値電圧が経時的に変動していくことが知られている。本形態によれば、第1期間においては電流(例えば図5の電流I0)が第1端子から第2端子を経由して電圧供給線に流れ込む一方、第2期間においては電流が第2端子から第1端子を経由して被駆動素子に供給される。すなわち、駆動トランジスタに流れる電流の方向が第1期間と第2期間とで逆転するから、本形態によれば駆動トランジスタの半導体層がアモルファスシリコンからなる構成であっても、その閾値電圧の変動を抑制することができる。換言すると、駆動トランジスタの半導体層がアモルファスシリコンからなる構成に対して本形態は特に好適に採用されるということができる。
さらに他の態様において、前記第1スイッチング素子は、スイッチングトランジスタであり、前記単位回路に含まれるトランジスタは、前記駆動トランジスタと前記スイッチングトランジスタのみである。この構成によれば、単位回路に含まれるトランジスタを、駆動トランジスタとスイッチングトランジスタという2個のトランジスタに削減しながら、駆動トランジスタの閾値電圧の誤差を補償することができる。なお、この態様の具体例は第1実施形態(図3)として後述される。
さらに具体的な態様において、駆動素子は、第1端子の電圧値が所定の電圧値を上回ると駆動され、第1電圧値は、第1期間における第1端子の電圧値が所定の電圧値よりも低位となるように決定されている。この態様によれば、第1期間における第1端子の電圧値が所定の電圧値よりも低位となるから、発光制御トランジスタが配置されない構成であっても、第1期間における被駆動素子の駆動(例えば発光)を確実に停止することができる。
ところで、駆動トランジスタの第1端子はノイズなど様々な外的な要因によって偶発的に電圧値が変動する可能性がある。そして、この変動後の電圧値によっては(例えば第1端子の電圧値が第2電圧値以下となった場合など)、被駆動素子を駆動する所期の状態に復帰することが阻害される可能性がある。そこで、本発明のさらに好適な態様において、単位回路は、第1端子の電圧を所定の電圧値に設定する第1リセット手段を含む。この態様によれば、たとえ第1端子の電圧値が偶発的に変動した場合であっても、第1端子の電圧は第1リセット手段によって所期の電圧値に設定される。このように被駆動素子に対する所期の駆動が可能となる電圧値に第1電圧の電圧を再設定することで被駆動素子の安定的な駆動が実現される。なお、リセット手段によって第1端子の電圧が所定の電圧値に設定されるタイミングは任意である。例えば、各第1期間の開始前など所定の周期で第1端子の電圧値を設定してもよいし、電源を投入するための操作子など各種の操作子が利用者によって操作された場合に第1端子の電圧値が設定される構成としてもよい。
より具体的には、第1リセット手段は、第1端子と電圧供給線とを初期化期間にて電気的に接続する第2スイッチング素子(例えば図6のトランジスタT2)を含み、電圧制御回路は、初期化期間にて電圧供給線の電圧を第2電圧値に設定する。この態様によれば、第1端子の電圧値をリセットするために電圧供給線を兼用することができるから、電圧供給線とは別個の配線が第1端子の電圧値のリセットに使用される構成と比較して電子装置の構成が簡素化される。なお、この態様の具体例は第2実施形態として後述される。
あるいは、第1リセット手段が、第1端子と定電圧が供給される給電線とを初期化期間にて電気的に接続する第2スイッチング素子(例えば図10のトランジスタT2)を含み、電圧制御回路が、初期化期間にて電圧供給線の電圧を第1電圧値に設定する構成としてもよい。この態様によれば、初期化期間にて電圧供給線の電圧が第1電圧値に設定されるから、初期化期間における被駆動素子の駆動(例えば発光)を確実に停止することができるという利点がある。なお、この態様の具体例は第3実施形態として後述される。
本発明の他の態様において、単位回路は、駆動トランジスタの制御端子の電圧を所定の電圧値に設定する第2リセット手段を含む。この態様によれば、駆動トランジスタの制御端子の電圧が所期の電圧値に設定されるから、その直前における制御端子の状況に拘わらず、駆動トランジスタの制御端子の電圧値を高い精度で所期値に設定することが可能となる。
より具体的には、第2リセット手段は、制御端子と電圧供給線とを初期化期間にて電気的に接続する第3スイッチング素子(例えば図13のトランジスタT3)を含み、電圧制御回路は、初期化期間にて電圧供給線の電圧を第2電圧値に設定する。この態様によれば、初期化期間にて制御端子の電圧が第2電圧値に設定される。そして、制御端子の電圧値をリセットするために電圧供給線が兼用されるから、電圧供給線とは別個の配線が第1端子の電圧値のリセットに使用される構成と比較して電子装置の構成が簡素化される。なお、この態様の具体例は第4実施形態として後述される。
本発明に係る電子装置は各種の電子機器に利用される。この電子機器の典型例は、電子装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電子装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置(露光ヘッド)としても本発明の電子装置を適用することができる。
本発明における被駆動素子は、電気的に駆動される総ての要素を含む。この被駆動素子の典型例は、電気エネルギの付与によって輝度や透過率といった光学的な性状(階調)が変化する電気光学素子である。本発明のひとつの形態に係る電気光学装置は、以上の各形態の電子装置が電気光学素子の駆動に専用される構成となっている。すなわち、この電気光学装置(例えば電気光学素子として発光素子が採用された発光装置)は、信号線と、前記信号線に接続された単位回路と、電圧供給線とを含み、前記単位回路は、制御端子と第1端子と前記電圧供給線に接続された第2端子とを備えるとともに前記制御端子の電圧に応じて前記第1端子と前記第2端子との間の導通状態が設定される駆動トランジスタと、電気光学素子と、前記駆動トランジスタの前記制御端子と前記第1端子および前記第2端子の何れか一方との電気的な接続を制御する第1スイッチング素子と、第1電極と第2電極との間に誘電体を備え、前記第1電極が前記駆動トランジスタの前記制御端子に接続され、前記第2電極が前記信号線に接続された容量素子とを含み、前記電気光学素子に供給される駆動電流および駆動電圧のうち少なくとも一方のレベルが前記第1端子と前記第2端子との間の導通状態に応じて設定される。この構成によっても、以上に説明した電子装置と同様の作用および効果が奏される。また、電子装置について以上に列挙した各態様は、この電気光学装置に対しても同様に適用される。
また、本発明のひとつの形態に係る電子回路は、被駆動素子を駆動するための電子回路であり、信号線と、前記信号線に接続された単位回路と、電圧供給線とを含み、前記単位回路は、制御端子と第1端子と前記電圧供給線に接続された第2端子とを備えるとともに前記制御端子の電圧に応じて前記第1端子と前記第2端子との間の導通状態が設定される駆動トランジスタと、前記駆動トランジスタの前記制御端子と前記第1端子および前記第2端子の何れか一方との電気的な接続を制御する第1スイッチング素子と、第1電極と第2電極との間に誘電体を備え、前記第1電極が前記駆動トランジスタの前記制御端子に接続され、前記第2電極が前記信号線に接続された容量素子とを含み、前記被駆動素子に供給される駆動電流および駆動電圧のうち少なくとも一方のレベルが前記第1端子と前記第2端子との間の導通状態に応じて設定される。この構成によっても、以上に説明した電子装置と同様の作用および効果が奏される。なお、この電子回路において被駆動素子の有無は不問である。また、電子装置について以上に列挙した各態様は、この電子回路に対しても同様に適用される。
また、本発明のひとつの形態は、以上に説明した各形態に係る電子装置を駆動する方法である。この駆動方法は、制御端子と第1端子と前記電圧供給線に接続された第2端子とを備えるとともに前記制御端子の電圧に応じて前記第1端子と前記第2端子との間の導通状態が設定される駆動トランジスタと、被駆動素子とを含む単位回路を備えた電子装置を駆動する方法であって、第1期間に、前記第1端子および前記第2端子の何れか一方と前記駆動トランジスタの前記制御端子とを電気的に接続し、当該第1期間内に、前記信号線を介して前記第2電極にデータ信号を供給し、第2期間に、当該第2期間内にて経時的に変化する制御信号を前記第2電極に供給する。この方法によっても、以上の各形態に係る電子装置と同様の作用および効果が奏される。また、電子装置について以上に列挙した各態様は、この駆動方法に対しても同様に適用される。
<A:第1実施形態>
図1は、本発明の第1実施形態に係る電子装置の構成を示すブロック図である。同図に例示される電子装置Dは、画像を表示するためのデバイスとして様々な電子機器に採用される電気光学装置であり、複数の単位回路Uが面状に配列された素子アレイ部10と、各単位回路Uを駆動するための走査線駆動回路23および信号線駆動回路25と、各単位回路Uに電圧Aを供給するための電圧制御回路27とを含む。なお、走査線駆動回路23と信号線駆動回路25と電圧制御回路27とは、各々が別個の回路として電子装置Dに実装されてもよいし、これらの回路の一部または全部が単一の回路として電子装置Dに実装されてもよい。
図1に示すように、素子アレイ部10には、X方向に延在するm本の走査線13と、X方向に直交するY方向に延在するn本の信号線(データ線)15とが形成される(mおよびnはともに自然数)。各単位回路Uは、走査線13と信号線15との交差に対応する位置に配置される。したがって、これらの単位回路Uは縦m行×横n列のマトリクス状に配列する。
素子アレイ部10には、各走査線13と対をなしてX方向に延在するm本の電圧供給線17が形成される。これらの電圧供給線17は電圧制御回路27の出力端に対して共通に接続される。したがって、電圧制御回路27から出力される電圧Aは、各電圧供給線17を介して複数の単位回路Uに共通に供給される。
図2は、電子装置Dの動作を説明するためのタイミングチャートである。同図に示すように、本実施形態においてはひとつのフレーム(1F)が書込期間Pwrtと駆動期間Pdrvとに区分される。なお、本実施形態においては書込期間Pwrtの時間長と駆動期間Pdrvの時間長とが略一致する場合を例示するが、各期間の時間長の比率は任意に変更される。
図2に示すように、電圧制御回路27は、各電圧供給線17の電圧Aを、書込期間Pwrtにて電圧値Vssに設定し、その直後の駆動期間Pdrvにて電圧値Vddに設定する。本実施形態における電圧値Vssは、各部の電圧の基準となる電位(接地電位)である。電圧値Vddは、電圧値Vssよりも高位の電圧(例えば電源電位の高位側)である。
図1の走査線駆動回路23は、書込期間Pwrt内にm本の走査線13の各々を所定の順番で順次に選択する(複数の単位回路Uを行単位で選択する)ための回路である。さらに詳述すると、走査線駆動回路23は、図2に示すように、書込期間Pwrt内の各水平走査期間(1H)にて順番にハイレベルとなる走査信号S[1]ないしS[m]を生成して各走査線13に出力する。第i行目(iは1≦i≦mを満たす整数)の走査線13に供給される走査信号S[i]は、書込期間Pwrtのうち第i番目の水平走査期間(1H)にてハイレベルとなり、それ以外の期間(駆動期間Pdrvを含む)にてローレベルを維持する信号である。走査信号S[i]のハイレベルへの遷移が第i行の選択を意味する。
一方、図1の信号線駆動回路25は、走査線駆動回路23が選択した走査線13に対応する1行分(n個)の単位回路Uの各々に各信号線15を介して信号D[1]ないしD[n]を供給する。図2に示すように、第j列目(jは1≦j≦nを満たす整数)の信号線15に供給される信号D[j]は、書込期間Pwrtにおいてデータ電圧Vdataとなり、駆動期間Pdrvにおいて制御電圧Vctlとなる電圧信号である。
図2に示すように、データ電圧Vdataは各単位回路Uに指定された階調(輝度)に応じて水平走査期間ごとに順次に変化する。さらに詳述すると、信号D[j]のデータ電圧Vdataは、書込期間Pwrtのうち第i番目の水平走査期間において、第i行に属する第j列目の単位回路Uに指定された階調に対応する電圧値となる。各単位回路Uの階調は、外部から供給される階調データによって指定される。
一方、制御電圧Vctlは、駆動期間Pdrv内にて経時的に電圧値が変化する。本実施形態における制御電圧Vctlは、駆動期間Pdrvの中点tc(すなわち駆動期間Pdrvの始点および終点の双方から同じ時間長の時点)から始点までの波形と中点tcから終点までの波形とが当該中点tcを基準として線対称となる三角波である。すなわち、制御電圧Vctlは、図2に示すように、駆動期間Pdrvの始点から中点tcにかけて電圧値VLからこれよりも高位の電圧値VHまで時間の経過とともに直線的に上昇していき、中点tcから終点にかけて電圧値VHから時間の経過とともに直線的に低下して電圧値VLに到達する。
次に、図3を参照して、各単位回路Uの具体的な構成を説明する。なお、同図においては、第i行の第j列目の位置するひとつの単位回路Uのみが図示されているが、その他の単位回路Uも同様の構成である。
図3に示すように、単位回路Uは、電気光学素子11と駆動トランジスタTdrとトランジスタT1と容量素子Cとを含む。このうち電気光学素子11は、電子装置Dにおいて駆動の対象となる要素(被駆動素子)I1である。本実施形態の電気光学素子11は、これに供給される電流(以下「駆動電流」という)に応じた輝度に発光する電流駆動型の発光素子である。本実施形態では、電気光学素子11として、有機EL(ElectroLuminescent)材料からなる発光層を陽極と陰極との間に介在させたOLED素子を採用している。各単位回路Uにおける電気光学素子11の陰極は共通に接地(電圧値Vss)される。電気光学素子11は、閾値電圧Vth_ELを上回る順方向の電圧の印加によって発光する。
図3の駆動トランジスタTdrは、駆動電流I1の電流値を制御するためのnチャネル型のトランジスタである。より具体的には、駆動トランジスタTdrは、ソースとドレインとの間の電気的な導通状態がゲートの電圧(以下「ゲート電圧」という)Vgに応じて変化することによってゲート電圧Vgに応じた電流レベルを有する駆動電流I1を生成する。したがって、電気光学素子11は、駆動トランジスタTdrの導通状態に応じた輝度(すなわちゲート電圧Vgに応じた輝度)に駆動される。
なお、本実施形態において駆動トランジスタTdrのソースおよびドレインの各々の電圧値の高低は順次に逆転するため、厳密な意味では駆動トランジスタTdrのドレインとソースとは随時に入れ替わる。しかしながら、以下では、電気光学素子11に駆動トランジスタTdrを介して駆動電流I1が供給されるときの駆動トランジスタTdrの各端子の電圧の高低を基準として、説明の便宜のために、駆動トランジスタTdrのうち電気光学素子11側の端子を「ソース(S)」と表記するとともにその反対側の端子を「ドレイン(D)」と表記する。
この駆動トランジスタTdrは電気光学素子11と電圧供給線17との間に介在する。すなわち、駆動トランジスタTdrのドレインは電圧供給線17に接続され、そのソースは電気光学素子11の陽極に接続される。駆動トランジスタTdrのソースは電気光学素子11に対して直接的に接続される。すなわち、駆動トランジスタTdrのソースから電気光学素子11の陽極に至る駆動電流I1の経路上には如何なるスイッチング素子も介在しない。
トランジスタT1は、駆動トランジスタTdrのゲートとソースとの間に介在して両者の電気的な接続を制御するnチャネル型のトランジスタである。このトランジスタT1のゲートは走査線13に接続される。したがって、走査信号S[i]がハイレベルを維持する期間(第i番目の水平走査期間)においてはトランジスタT1がオン状態に遷移して駆動トランジスタTdrがダイオード接続され、走査信号S[i]がローレベルに遷移するとトランジスタT1がオフ状態となって駆動トランジスタTdrのダイオード接続は解除される。
図3に示すように容量素子Cは、相互に対向する第1電極Eaおよび第2電極Ebと、両電極の間隙に介在する誘電体とを含む。第1電極Eaは駆動トランジスタTdrのゲートに接続される。第2電極Ebは信号線15に接続される。この容量素子Cは、第1電極Eaと第2電極Ebとの電位差(すなわち信号線15と駆動トランジスタTdrのゲートとの電位差)に応じた電荷を保持するための手段である。
次に、図4および図5を参照しながら電子装置Dの具体的な動作を説明する。以下では、第i行に属する第j列目の単位回路Uの動作を、書込期間Pwrtと駆動期間Pdrvとに区分して説明する。
(a)書込期間Pwrt(図4)
書込期間Pwrtにおいて走査信号S[i]がハイレベルに遷移すると、トランジスタT1がオン状態となって駆動トランジスタTdrのソースとゲートとが電気的に接続(ダイオード接続)される。一方、書込期間Pwrtにおいて電圧供給線17の電圧Aは電圧値Vssを維持する。すなわち、電圧供給線17の電圧Aが駆動トランジスタTdrのソースやゲートの電圧値よりも低位となるから、書込期間Pwrtにおいては、図4に示すように、電流I0が、駆動トランジスタTdrのゲートからトランジスタT1および駆動トランジスタTdrのソースおよびドレインをこの順番に経由して電圧供給線17に流れ込む。
本実施形態においては電気光学素子11の閾値電圧Vth_ELが駆動トランジスタTdrの閾値電圧Vth_TRよりも大きくなるように電気光学素子11および駆動トランジスタTdrの構造や材料が選定されている。すなわち、書込期間Pwrtにおける駆動トランジスタTdrのソースの電圧(Vss+Vth_TR)は電気光学素子11の閾値電圧Vth_ELを下回る。したがって、書込期間Pwrtにおいて電気光学素子11には電流が流れず、これにより電気光学素子11は消灯する。
以上のように駆動トランジスタTdrに電流I0が流れると、駆動トランジスタTdrのゲート電圧Vg(換言すると第1電極Eaの電圧)は、走査信号S[i]がハイレベルを維持する水平走査期間内に、電圧値Vssと駆動トランジスタTdrの閾値電圧Vth_TRとの加算値(Vss+Vth_TR)に収束する。一方、この水平走査期間において第1電極Eaには信号D[j]のデータ電圧Vdataが供給されている。このような電圧の関係が維持されたまま水平走査期間が経過して走査信号S[i]がローレベルに遷移すると、トランジスタT1がオフ状態となって容量素子Cの第1電極Eaはフローティング状態となる。したがって、走査信号S[i]がローレベルに遷移した時点における第1電極Ea(Vss+Vth_TR)と第2電極Eb(Vdata)との電位差が容量素子Cに保持される。
書込期間Pwrtにおいては、以上のようにデータ電圧Vdataと閾値電圧Vth_TRとに応じた電荷を容量素子Cに蓄積するための動作が第1行目から第n行目の各単位回路Uについて水平走査期間ごとに順番に繰り返される。
(b)駆動期間Pdrv(図5)
駆動期間Pdrvにおいて走査信号S[1]ないしS[m]はローレベルを維持するから、総ての単位回路UのトランジスタT1はオフ状態となって駆動トランジスタTdrのダイオード接続は解除される。したがって、総ての単位回路Uにおける容量素子Cの第1電極Eaはフローティング状態を維持する。一方、駆動期間Pdrvにおいて、電圧制御回路27は、電圧供給線17の電圧Aを電圧値Vddに維持する。
以上の状況において、各単位回路Uの容量素子Cの第2電極Ebには、経時的に変化する制御電圧Vctlが各信号線15を介して供給される。ここで、第1電極Eaはフローティング状態となっているから、駆動トランジスタTdrのゲート電圧Vg(すなわち第1電極Eaの電圧)は、容量素子Cによる容量カップリングによって、第2電極Ebの電圧の変動に応じた電圧値ΔVだけ変化する。この第1電極Eaの電圧の変化と駆動電流I1との関係について詳述すると以下の通りである。
まず、駆動期間Pdrvにて第2電極Ebに印加される制御電圧Vctlが、直前の書込期間Pwrtにて印加されていたデータ電圧Vdataよりも高位になると、駆動トランジスタTdrのゲート電圧Vg(第1電極Eaの電圧)は、書込期間Pwrtにて設定された電圧値(Vss+Vth_TR)から、制御電圧Vctlとデータ電圧Vdataとの差分に相当する電圧値ΔVだけ上昇する。このときに駆動トランジスタTdrはオン状態(導通状態)となるから、図5に示すように、駆動電流I1が電圧供給線17から駆動トランジスタTdrを経由して電気光学素子11に供給される。そして、この駆動電流I1の供給によって電気光学素子11は発光する。
一方、駆動期間Pdrvにて第2電極Ebに印加される制御電圧Vctlが、直前の書込期間Pwrtにて印加されていたデータ電圧Vdataよりも低位になると、駆動トランジスタTdrのゲート電圧Vgは、書込期間Pwrtにて設定された電圧値(Vss+Vth_TR)から、データ電圧Vdataと制御電圧Vctlとの差分に相当する電圧値ΔVだけ下降する。このとき駆動トランジスタTdrはオフ状態(非導通状態)となるから、電圧供給線17から電気光学素子11に至る経路が遮断されて電気光学素子11は消灯する。
このように、駆動期間Pdrvにおける各単位回路Uの駆動トランジスタTdrは、制御電圧Vctlがデータ電圧Vdataよりも高位となる期間にてオン状態となり、制御電圧Vctlがデータ電圧Vdataよりも低位となる期間にてオフ状態となる。すなわち、各単位回路Uの電気光学素子11は、駆動期間Pdrvのうちデータ電圧Vdataの電圧値に応じた時間長の期間にて発光するとともに、その駆動期間Pdrvの残余の期間にて消灯する。したがって、各電気光学素子11は、データ電圧Vdataに応じた階調(駆動期間Pdrvにおける輝度の積分値)に制御される(パルス幅変調による階調制御)。
以上に説明したように、本実施形態においては、書込期間Pwrtにおいて駆動トランジスタTdrのゲート電圧Vgが閾値電圧Vth_TRに応じた電圧値に設定される。換言すると、駆動トランジスタTdrは、閾値電圧Vth_TRの高低に拘わらず、導通状態と非導通状態との境界の状態に強制的に移行させられる。したがって、駆動期間Pdrvのうち駆動トランジスタTdrがオン状態となって電気光学素子11に駆動電流I1が供給される時間長はデータ電圧Vdataに応じて決定され、駆動トランジスタTdrの閾値電圧Vth_TRには依存しない。すなわち、本実施形態によれば、駆動トランジスタTdrの閾値電圧Vth_TRの誤差(設計値との相違)を補償して電気光学素子11を高い精度で所期の階調に制御することができる。
また、本実施形態においては、ひとつの単位回路Uに含まれるトランジスタの総数は「2」である。したがって、駆動トランジスタTdrの閾値電圧のバラツキを補償するためにひとつの単位回路あたり少なくとも3個のトランジスタが不可欠である特許文献1の構成と比較して、電子装置Dの構成の簡素化や製造コストの低減が実現され、さらには各単位回路Uの開口率(単位回路Uが分布する領域のうち電気光学素子11からの放射光が出射する領域の割合)を増加させることができる。
ところで、単位回路Uを構成する各トランジスタ(特に駆動トランジスタTdr)としては、例えば多結晶シリコン・微結晶シリコン・単結晶シリコンまたはアモルファスシリコンを半導体層の材料に採用した薄膜トランジスタや、バルクシリコンから形成されたトランジスタを採用することができる。これらのトランジスタのうち特に半導体層がアモルファスシリコンで形成されたトランジスタは、これに流れる電流の方向が恒常的に固定されていると閾値電圧が経時的に変動していくことが知られている。
本実施形態の構成のもとでは、駆動期間Pdrvにおいては駆動電流I1が駆動トランジスタTdrのドレインからソースに向かって流れるのに対し、書込期間Pwrtにおいては図4のように電流I0がソースからドレインに向かって流れる。すなわち、駆動トランジスタTdrに流れる電流の方向が書込期間Pwrtと駆動期間Pdrvとで逆転する。したがって、本実施形態によれば、半導体層がアモルファスシリコンからなる薄膜トランジスタを駆動トランジスタTdrに採用した構成のもとで、その閾値電圧Vth_TRの経時的な変動を抑制することができる。
<B:第2実施形態>
次に、本発明の第2実施形態について説明する。
第1実施形態においては、書込期間Pwrtにて電圧供給線17の電圧Aを電圧値Vssに低下させることで電流I0を発生させ、これによって駆動トランジスタTdrのゲート電圧Vgを閾値電圧Vth_TRに応じた電圧値(Vss+Vth_TR)に収束させる構成を例示した。しかしながら、ノイズなど何らかの外乱によって駆動トランジスタTdrのソースの電圧が偶発的に電圧値Vss以下に低下すると、電圧Aを電圧値Vssに低下させても電流I0が発生せず、この結果としてゲート電圧Vgが閾値電圧Vth_TRに応じた電圧値に収束しない可能性がある。このような問題を解決するために、本実施形態においては、駆動トランジスタTdrのソースの電圧が、電流I0を発生させ得る電圧値に強制的に設定される構成となっている。なお、本実施形態のうち第1実施形態と同様の要素については、各々に共通の符号を付して説明を適宜に省略する。
図6は、本実施形態における単位回路Uの構成を示す回路図である。同図に示すように、本実施形態の単位回路Uは、図3の各要素に加えてpチャネル型のトランジスタT2を含む。このトランジスタT2は、駆動トランジスタTdrと電気光学素子11との接続点N(駆動トランジスタTdrのソースまたは電気光学素子11の陽極)の電圧Vnを電圧値Vddに設定するための手段であり、接続点Nと電圧供給線17との間に介挿される。トランジスタT2のゲートは、走査線13に対をなしてX方向に延在するリセット信号線141に接続される。各行のリセット信号線141には走査線駆動回路23から共通のリセット信号RSaが供給される。もっとも、リセット信号RSaを生成して各リセット信号線141に出力する回路が走査線駆動回路23とは別個に設置された構成としてもよい。
次に、図7は、本実施形態に係る電子装置Dの動作を示すタイミングチャートである。同図に示すように、ひとつのフレーム(1F)は、書込期間Pwrtおよび駆動期間Pdrvに加えて書込期間Pwrtの直前の初期化期間Prs1を含む。各電圧供給線17の電圧Aは、書込期間Pwrtにて電圧値Vssに設定され、初期化期間Prs1および駆動期間Pdrvにおいては電圧値Vddに設定される。
各リセット信号線141に供給されるリセット信号RSaは、初期化期間Prs1内にてローレベルとなり、それ以外の期間(書込期間Pwrtや駆動期間Pdrv)にてハイレベルを維持する。また、走査線駆動回路23は、初期化期間Prs1内にて総ての走査信号S[1]ないしS[m]を一斉にハイレベルに遷移させる。書込期間Pwrtや駆動期間Pdrvにおける走査信号S[1]ないしS[m]の波形は第1実施形態と同様である。
図8は、初期化期間Prs1におけるひとつの単位回路Uの様子を示す回路図である。同図に示すように、初期化期間Prs1においては、ハイレベルの走査信号S[i]によってトランジスタT1がオン状態を維持するとともにローレベルのリセット信号RSaによってトランジスタT2がオン状態を維持する。すなわち、接続点Nと駆動トランジスタTdrのゲートとはトランジスタT2を介して電圧供給線17に電気的に接続される。このとき電圧供給線17の電圧Aは電圧値Vddに設定されている。したがって、初期化期間Prs1においては、図8に示すように、接続点Nの電圧Vnおよび駆動トランジスタTdrのゲート電圧Vgが強制的に電圧値Vddに設定される。初期化期間Prs1は、トランジスタT1およびトランジスタT2がオン状態となってから接続点Nの電圧Vnが電圧値Vddに到達するのに充分な時間長に設定される。
書込期間Pwrtおよび駆動期間Pdrvにおける動作は第1実施形態と同様である。本実施形態によれば、書込期間Pwrtの直前の初期化期間Prs1において、接続点Nの電圧Vnが、書込期間Pwrtにおける電圧供給線17の電圧値Vssと駆動トランジスタTdrの閾値電圧Vth_TRとの加算値よりも高位である電圧値Vddに設定されるから、仮に初期化期間Prs1に先立って電圧Vnが電圧値Vss以下に低下したとしても、書込期間Pwrtにおいては電流I0を駆動トランジスタTdrから電圧供給線17に向かって適正に流すことができる。したがって、本実施形態によれば、第1実施形態と同様の効果に加えて、ノイズなどの外乱の影響を低減して安定的な動作が実現されるという効果が奏される。
なお、初期化期間Prs1においては、電圧Vnの電圧値(Vdd)が閾値電圧Vth_ELを上回るから電気光学素子11は発光する。しかしながら、初期化期間Prs1の時間長は書込期間Pwrtや駆動期間Pdrvと比較して充分に短くすれば、この初期化期間Prs1での電気光学素子11の発光は実際に観察者が視認する階調に殆ど影響を与えない。また、本実施形態においては初期化期間Prs1が各書込期間Pwrtの直前に設定される場合を例示したが、初期化期間Prs1のタイミングは任意である。例えば、複数のフレームごとに初期化期間Prs1が設けられて電圧Vnが初期化される構成としてもよい。
また、図9に示すように、初期化期間Prs1にてハイレベルに立ち上がる時点から第i番目の水平走査期間の終点にてローレベルに立ち下がる時点まで、走査信号S[i]がハイレベルを維持する構成としてもよい。第i行目の単位回路Uの容量素子Cに保持される電荷量は、走査信号S[i]がローレベルに立ち下がった時点(すなわち第i番目の水平走査期間の終点)で確定する。したがって、図9に示す駆動の方法によっても、第1実施形態や本実施形態と同様に、閾値電圧Vth_TRの誤差を補償しながら電気光学素子11をデータ電圧Vdataに応じた階調に制御することができる。また、図9の方法によれば、図7の方法と比較して、走査信号S[i]のレベルを変動させる回数が削減されるから、走査線駆動回路23で消費される電力を低減することができるという利点がある。一方、図7の方法によれば、初期化期間Prs1および書込期間Pwrtの各々における走査信号S[i]のパルス幅を全行について同一値とすることができるから、走査信号S[i]を生成するための構成が簡素化されるという利点がある。
<C:第3実施形態>
次に、本発明の第3実施形態について説明する。
第2実施形態においては、接続点Nの電圧Vnを電圧値Vddに設定するために電圧供給線17が兼用される構成を例示した。これに対し、本実施形態においては、電圧供給線17とは別個の配線に接続点Nを導通させることで電圧Vnが強制的に所定値に設定される。なお、本実施形態のうち第1実施形態と同様の要素については各々に共通の符号を付して説明を適宜に省略する。
図10は、本実施形態における単位回路Uの構成を示す回路図である。第2実施形態と同様に、本実施形態の単位回路Uは、接続点Nの電圧Vnを所定値(ここではVdd)に設定するためのトランジスタT2を含む。このトランジスタT2は接続点Nと給電線18との間に介挿される。給電線18は走査線13に対をなしてX方向に延在する配線である。各行の給電線18の電圧は電圧制御回路27によって常に電圧値Vddに固定される。なお、給電線18に電圧(Vdd)を供給する回路が電圧制御回路27とは別個に設置された構成としてもよい。トランジスタT2のゲートは、第2実施形態と同様にリセット信号線141に接続される。
図11は、本実施形態の電子装置Dの動作を説明するためのタイミングチャートである。第2実施形態と同様に、本実施形態におけるひとつのフレーム(1F)は、書込期間Pwrtおよび駆動期間Pdrvに加えて書込期間Pwrtの直前の初期化期間Prs1を含む。各電圧供給線17の電圧Aは、駆動期間Pdrvにて電圧値Vddに設定され、初期化期間Prs1および書込期間Pwrtにて電圧値Vssに設定される。一方、走査信号S[i]およびリセット信号RSaの波形は第2実施形態(図7)と同様である。ただし、図9に例示した波形の走査信号S[1]ないしS[m]を採用してもよい。
図12は、初期化期間Prs1におけるひとつの単位回路Uの様子を示す回路図である。同図に示すように、初期化期間Prs1にてトランジスタT1およびトランジスタT2がオン状態に遷移すると、接続点Nと駆動トランジスタTdrのゲートとがトランジスタT2を介して給電線18に電気的に接続される。この給電線18の電圧は電圧値Vddに固定されているから、初期化期間Prs1においては、図12に示すように、接続点Nの電圧Vnおよび駆動トランジスタTdrのゲート電圧Vgが強制的に電圧値Vddに設定される。したがって、本実施形態によっても第2実施形態と同様の効果が奏される。
また、本実施形態においては、初期化期間Prs1における電圧供給線17の電圧Aを電圧値Vssに設定することができる。第2実施形態とは異なり、初期化期間Prs1にて接続点Nを電圧値Vddに設定するための給電線18が電圧供給線17とは別個に形成されているからである。このように本実施形態においては、初期化期間Prs1にて電圧供給線17が電圧値Vssに設定されるから(図12参照)、初期化期間Prs1において電気光学素子11に駆動電流I1は供給されない。換言すると、図11に示すように駆動期間Pdrvの終点で電圧供給線17の電圧Aが電圧値Vssに低下することによって電気光学素子11の発光は停止する。したがって、本実施形態によれば、初期化期間Prs1においても電気光学素子11が発光し得る第2実施形態と比較して、各電気光学素子11が発光する期間を高い精度で規定して各々を所期の階調に制御することができるという利点がある。もっとも、第2実施形態の構成によれば、接続点Nの電圧Vnを電圧値Vddに設定するために電圧供給線17が兼用されるから、電圧Vnの初期化に専用される給電線18は不要である。したがって、単位回路Uの構成が簡素化されるという利点がある。
<D:第4実施形態>
次に、本発明の第4実施形態について説明する。
第1実施形態の構成のもとでは、書込期間Pwrtにて容量素子Cに蓄積された電荷がその次のフレームにおける書込期間Pwrtの始点まで残存する。したがって、あるフレームの書込期間Pwrtで容量素子Cに蓄積される電荷量(あるいはゲート電圧Vg)が、その直前のフレームの書込期間Pwrtにて容量素子Cに保持された電荷量の影響を受ける場合がある。そこで、本実施形態においては、書込期間Pwrtに先立って駆動トランジスタTdrのゲート電圧Vgが強制的に所定値に設定される構成となっている。なお、本実施形態のうち第1実施形態と同様の要素については各々に共通の符号を付して説明を適宜に省略する。
図13は、本実施形態に係る単位回路Uの構成を示す回路図である。同図に示すように、本実施形態の単位回路Uは、図3の各要素に加えてpチャネル型のトランジスタT3を含む。このトランジスタT3は、駆動トランジスタTdrのゲート電圧Vgを電圧値Vddに設定するための手段であり、電圧供給線17と駆動トランジスタTdrのゲートとの間に介挿される。トランジスタT3のゲートはX方向に延在するリセット信号線142に接続される。各行のリセット信号線142には走査線駆動回路23から共通のリセット信号RSbが供給される。なお、リセット信号RSbを生成して各リセット信号線142に出力する回路が走査線駆動回路23とは別個に設置された構成としてもよい。
図14は、本実施形態に係る電子装置Dの動作を説明するためのタイミングチャートである。同図に示すように、各フレームは書込期間Pwrtの直前に初期化期間Prs2を含む。各電圧供給線17の電圧Aは、第2実施形態と同様に、書込期間Pwrtにて電圧値Vssに設定されるとともに初期化期間Prs2および駆動期間Pdrvにて電圧値Vddに設定される。一方、リセット信号RSbは、初期化期間Prs2にてローレベルに遷移するとともにそれ以外の期間にてハイレベルを維持する。なお、走査信号S[1]ないしS[m]の波形は第1実施形態と同様である。
図15は、初期化期間Prs2における単位回路Uの様子を示す回路図である。同図に示すように、初期化期間Prs2においては、リセット信号RSbがローレベルに遷移するから、トランジスタT3がオン状態に遷移して駆動トランジスタTdrのゲートと電圧供給線17とが電気的に接続される。したがって、駆動トランジスタTdrのゲート電圧Vgは、その時点で電圧供給線17に供給されている電圧値Vddに設定される。書込期間Pwrtおよび駆動期間Pdrvの動作は第1実施形態と同様である。
以上のように、本実施形態においては、書込期間Pwrtに先立ってゲート電圧Vgが電圧値Vddに初期化されるから、以前のフレームにて容量素子Cに蓄積された電荷量に拘わらず、各書込期間Pwrtにおいてはデータ電圧Vdataに応じた電荷を正確に容量素子Cに蓄積することができる。したがって、本実施形態によれば、第1実施形態と比較して、各電気光学素子11を高い精度で所期の階調に制御することができる。
<E:変形例>
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
(1)変形例1
駆動期間Pdrvにおける信号D[1]ないしD[n]の波形(制御電圧Vctlの波形)は適宜に変更される。例えば、各実施形態においては駆動期間Pdrvの中点tcを基準として波形が線対称となる三角波を例示したが、本発明において制御電圧Vctlの対称性は必須ではない。例えば、ランプ波や鋸歯波(鋸波)やマルチランプ波(階段波)など様々な波形が制御電圧Vctlとして採用される。また、電圧値が直線的に変化する波形だけでなく正弦波など曲線的に変化する波形を制御電圧Vctlとして採用してもよい。
また、各実施形態においては駆動期間Pdrvにおける制御電圧Vctlが三角波の1周期分の波形となる構成を例示したが、三角波や以上に例示したランプ波や鋸歯波など様々な単位波形の複数を駆動期間Pdrv内にて連続させた波形(すなわち電圧の上昇と下降とを複数回にわたって繰り返す波形)を制御電圧Vctlに適用してもよい。本発明の電子装置Dにおいては、駆動期間Pdrv内にて時間の経過とともに電圧が変動する様々な波形を制御電圧Vctlとして採用することができる。
(2)変形例2
第2実施形態および第3実施形態においては、初期化期間Prs1において接続点Nの電圧Vnが電圧値Vddに設定される構成を例示したが、この初期化期間Prs1で電圧Vnに設定される電圧値は適宜に変更される。ただし、電圧供給線17の電圧Aが電圧値Vssとされる書込期間Pwrtで電流I0を確実に流すという観点からすると、初期化期間Prs1における電圧Vnは、電圧値Vssと駆動トランジスタTdrの閾値電圧Vth_TRとの加算値(Vss+Vth_TR)よりも高位の電圧値に設定されることが望ましい。
また、第4実施形態においては、初期化期間Prs2においてゲート電圧Vgが電圧値Vddに設定される構成を例示したが、この初期化期間Prs2でゲート電圧Vgに設定される電圧値は任意である。例えば、初期化期間Prs2における電圧供給線17の電圧Aを電圧値Vssとし、初期化期間Prs2においてゲート電圧Vgが電圧値Vssに設定される構成としてもよい。
(3)変形例3
各単位回路Uの構成は適宜に変更される。より具体的には、各実施形態の単位回路Uを構成するトランジスタの導電型は任意である。例えば、第1実施形態のトランジスタT1をpチャネル型としてもよいし、第2実施形態および第3実施形態のトランジスタT2や第4実施形態のトランジスタT3をnチャネル型としてもよい。
また、各実施形態においては駆動トランジスタTdrがnチャネル型である構成を例示したが、駆動トランジスタTdrはpチャネル型であってもよい。pチャネル型の駆動トランジスタTdrが採用された構成では、電圧供給線17の電圧Aを書込期間Pwrtと駆動期間Pdrvとで変化させなくても各実施形態と同様の作用および効果が奏される。この構成において、書込期間Pwrt(電圧Aは駆動期間Pdrvと同じく電圧値Vdd)においてトランジスタT1がオン状態に遷移すると、駆動トランジスタTdrのドレインの電圧(すなわち電気光学素子11の陽極)は、電圧値Vddから閾値電圧Vth_TRを減算した数値(Vdd−Vth_TR)に設定される。
(4)変形例4
以上の形態においては電気光学素子11としてOLED素子を例示したが、本発明の電子装置に採用される電気光学素子はこれに限定されない。例えば、OLED素子に代えて、無機EL素子や、フィールド・エミッション(FE)素子、表面導電型エミッション(SE:Surface-conduction Electron-emitter)素子、弾道電子放出(BS:Ballistic electron Surface emitting)素子、LED(Light Emitting Diode)素子といった様々な自発光素子、さらには電気泳動素子やエレクトロ・クロミック素子、液晶素子など様々な電気光学素子を利用することができる。また、本発明は、バイオチップなどのセンシング装置にも適用される。本発明の被駆動素子とは、電気エネルギの付与によって駆動される総ての要素を含む概念であり、発光素子などの電気光学素子は被駆動素子の例示に過ぎない。
<F:応用例>
次に、本発明に係る電子装置を利用した電子機器について説明する。
図16は、以上に説明した何れかの形態に係る電子装置Dを表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、表示装置としての電子装置Dと本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。この電子装置Dは電気光学素子11にOLED素子を利用しているので、視野角が広く見易い画面を表示できる。
図17に、実施形態に係る電子装置Dを適用した携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002、ならびに表示装置としての電子装置Dを備える。スクロールボタン3002を操作することによって、電子装置Dに表示される画面がスクロールされる。
図18に、実施形態に係る電子装置Dを適用した携帯情報端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001および電源スイッチ4002、ならびに表示装置としての電子装置Dを備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が電子装置Dに表示される。
なお、本発明に係る電子装置(電気光学装置)が適用される電子機器としては、図16から図18に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電子装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の電子装置は利用される。本発明にいう単位回路とは、表示装置の画素を構成する回路(いわゆる画素回路)のほか、画像形成装置における露光の単位となる回路をも含む概念である。
本発明の第1実施形態に係る電子装置の構成を示すブロック図である。 電子装置の動作を説明するためのタイミングチャートである。 ひとつの単位回路の構成を示す回路図である。 書込期間における単位回路の様子を示す回路図である。 駆動期間における単位回路の様子を示す回路図である。 本発明の第2実施形態に係る単位回路の構成を示す回路図である。 第2実施形態に係る電子装置の動作を説明するためのタイミングチャートである。 初期化期間における単位回路の様子を示す回路図である。 第2実施形態の変形例における動作を説明するためのタイミングチャートである。 本発明の第3実施形態に係る単位回路の構成を示す回路図である。 第3実施形態に係る電子装置の動作を説明するためのタイミングチャートである。 初期化期間における単位回路の様子を示す回路図である。 本発明の第4実施形態に係る単位回路の構成を示す回路図である。 第4実施形態に係る電子装置の動作を説明するためのタイミングチャートである。 初期化期間における単位回路の様子を示す回路図である。 本発明に係る電子機器の形態(パーソナルコンピュータ)を示す斜視図である。 本発明に係る電子機器の形態(携帯電話機)を示す斜視図である。 本発明に係る電子機器の形態(携帯情報端末)を示す斜視図である。
符号の説明
D……電子装置、U……単位回路、11……電気光学素子、13……走査線、141,142……リセット信号線、15……信号線、17……電圧供給線、18……給電線、23……走査線駆動回路、25……信号線駆動回路、27……電圧制御回路、Tdr……駆動トランジスタ、T1……トランジスタ(第1スイッチング素子)、T2……トランジスタ(第1リセット手段,第2スイッチング素子)、T3……トランジスタ(第2リセット手段,第3スイッチング素子)、C……容量素子、Ea……第1電極、Eb……第2電極、A……電圧供給線の電圧、S[i]……走査信号、D[j]……信号、Vdata……データ電圧、Vctl……制御電圧、RSa,RSb……リセット信号、Pwrt……書込期間、Pdrv……駆動期間、Prs1,Prs2……初期化期間。

Claims (17)

  1. 被駆動素子を駆動するための電子回路であって、
    信号線と、
    前記信号線に接続された単位回路と、
    電圧供給線とを含み、
    前記単位回路は、
    制御端子と第1端子と前記電圧供給線に接続された第2端子とを備えるとともに前記制御端子の電圧に応じて前記第1端子と前記第2端子との間の導通状態が設定される駆動トランジスタと、
    前記駆動トランジスタの前記制御端子と前記第1端子および前記第2端子の何れか一方との電気的な接続を制御する第1スイッチング素子と、
    第1電極と第2電極との間に誘電体を備え、前記第1電極が前記駆動トランジスタの前記制御端子に接続され、前記第2電極が前記信号線に接続された容量素子とを含み、
    前記被駆動素子に供給される駆動電流および駆動電圧のうち少なくとも一方のレベルが前記第1端子と前記第2端子との間の導通状態に応じて設定される
    ことを特徴とする電子回路。
  2. 信号線と、
    前記信号線に接続された単位回路と、
    電圧供給線とを含み、
    前記単位回路は、
    制御端子と第1端子と前記電圧供給線に接続された第2端子とを備えるとともに前記制御端子の電圧に応じて前記第1端子と前記第2端子との間の導通状態が設定される駆動トランジスタと、
    被駆動素子と、
    前記駆動トランジスタの前記制御端子と前記第1端子および前記第2端子の何れか一方との電気的な接続を制御する第1スイッチング素子と、
    第1電極と第2電極との間に誘電体を備え、前記第1電極が前記駆動トランジスタの前記制御端子に接続され、前記第2電極が前記信号線に接続された容量素子とを含み、
    前記被駆動素子に供給される駆動電流および駆動電圧のうち少なくとも一方のレベルが前記第1端子と前記第2端子との間の導通状態に応じて設定される
    ことを特徴とする電子装置。
  3. 前記第2電極は前記信号線に対して直接に接続されている
    ことを特徴とする請求項2に記載の電子装置。
  4. 第1期間に、前記駆動トランジスタの前記制御端子と前記第1端子および前記第2端子の何れか一方とが前記第1スイッチング素子を介して電気的に接続され、
    前記第1期間に、前記第2電極に前記信号線を介してデータ信号が供給され、
    第2期間に、当該第2期間内にて経時的に変化する制御信号が前記第2電極に供給される
    ことを特徴とする請求項2または請求項3に記載の電子装置。
  5. 前記第1電極は、前記第2期間の少なくとも一部にてフローティング状態となる
    ことを特徴とする請求項4に記載の電子装置。
  6. 前記電圧供給線の電圧を複数の電圧値の何れかに設定する電圧制御回路を含む
    ことを特徴とする請求項4または請求項5に記載の電子装置。
  7. 前記電圧制御回路は、前記第1期間の少なくとも一部にて前記電圧供給線の電圧を前記第1端子よりも低位の第1電圧値に設定し、前記第2期間の少なくとも一部にて前記電圧供給線の電圧を前記第1端子よりも高位の第2電圧値に設定する
    ことを特徴とする請求項6に記載の電子装置。
  8. 前記第1スイッチング素子は、スイッチングトランジスタであり、
    前記単位回路に含まれるトランジスタは、前記駆動トランジスタと前記スイッチングトランジスタのみである
    ことを特徴とする請求項2から請求項7の何れかに記載の電子装置。
  9. 前記被駆動素子は、前記第1端子の電圧値が所定の電圧値を上回ると駆動され、
    前記第1電圧値は、前記書込期間における前記第1端子の電圧値が前記所定の電圧値よりも低位となるように決定されている
    請求項7に記載の電子装置。
  10. 前記単位回路は、前記第1端子の電圧を所定の電圧値に設定する第1リセット手段を含む
    請求項7に記載の電子装置。
  11. 前記第1リセット手段は、前記第1端子と前記電圧供給線とを初期化期間にて電気的に接続する第2スイッチング素子を含み、
    前記電圧制御回路は、前記初期化期間にて前記電圧供給線の電圧を前記第2電圧値に設定する
    請求項10に記載の電子装置。
  12. 前記第1リセット手段は、前記第1端子と定電圧が供給される給電線とを初期化期間にて電気的に接続する第2スイッチング素子を含み、
    前記電圧制御回路は、前記初期化期間にて前記電圧供給線の電圧を前記第1電圧値に設定する
    請求項10に記載の電子装置。
  13. 前記単位回路は、前記駆動トランジスタの前記制御端子の電圧を所定の電圧値に設定する第2リセット手段を含む
    請求項7に記載の電子装置。
  14. 前記第2リセット手段は、前記制御端子と前記電圧供給線とを初期化期間にて電気的に接続する第3スイッチング素子を含み、
    前記電圧制御回路は、前記初期化期間にて前記電圧供給線の電圧を前記第2電圧値に設定する
    請求項13に記載の電子装置。
  15. 請求項2から請求項14の何れかに記載の電子装置を具備する電子機器。
  16. 信号線と、
    前記信号線に接続された単位回路と、
    電圧供給線とを含み、
    前記単位回路は、
    制御端子と第1端子と前記電圧供給線に接続された第2端子とを備えるとともに前記制御端子の電圧に応じて前記第1端子と前記第2端子との間の導通状態が設定される駆動トランジスタと、
    電気光学素子と、
    前記駆動トランジスタの前記制御端子と前記第1端子および前記第2端子の何れか一方との電気的な接続を制御する第1スイッチング素子と、
    第1電極と第2電極との間に誘電体を備え、前記第1電極が前記駆動トランジスタの前記制御端子に接続され、前記第2電極が前記信号線に接続された容量素子とを含み、
    前記電気光学素子に供給される駆動電流および駆動電圧のうち少なくとも一方のレベルが前記第1端子と前記第2端子との間の導通状態に応じて設定される
    ことを特徴とする電気光学装置。
  17. 制御端子と第1端子と前記電圧供給線に接続された第2端子とを備えるとともに前記制御端子の電圧に応じて前記第1端子と前記第2端子との間の導通状態が設定される駆動トランジスタと、被駆動素子とを含む単位回路を備えた電子装置を駆動する方法であって、
    第1期間に、前記第1端子および前記第2端子の何れか一方と前記駆動トランジスタの前記制御端子とを電気的に接続し、当該第1期間内に、前記信号線を介して前記第2電極にデータ信号を供給し、
    第2期間に、当該第2期間内にて経時的に変化する制御信号を前記第2電極に供給する
    ことを特徴とする電子装置の駆動方法。


JP2005254496A 2005-07-21 2005-09-02 電子装置および電子機器 Expired - Fee Related JP5011682B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005254496A JP5011682B2 (ja) 2005-09-02 2005-09-02 電子装置および電子機器
US11/456,307 US7639211B2 (en) 2005-07-21 2006-07-10 Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus
TW095125488A TW200717406A (en) 2005-07-21 2006-07-12 Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus
KR1020060067933A KR100799288B1 (ko) 2005-07-21 2006-07-20 전자 회로, 전자 장치, 전자 장치의 구동 방법, 전기 광학장치 및 전자 기기
US11/466,564 US8144081B2 (en) 2005-07-21 2006-08-23 Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005254496A JP5011682B2 (ja) 2005-09-02 2005-09-02 電子装置および電子機器

Publications (2)

Publication Number Publication Date
JP2007065539A true JP2007065539A (ja) 2007-03-15
JP5011682B2 JP5011682B2 (ja) 2012-08-29

Family

ID=37927781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005254496A Expired - Fee Related JP5011682B2 (ja) 2005-07-21 2005-09-02 電子装置および電子機器

Country Status (1)

Country Link
JP (1) JP5011682B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007272224A (ja) * 2006-03-10 2007-10-18 Canon Inc 表示素子の駆動回路及び画像表示装置
JP2008170788A (ja) * 2007-01-12 2008-07-24 Hitachi Displays Ltd 画像表示装置
JP2009139823A (ja) * 2007-12-10 2009-06-25 Hitachi Displays Ltd 有機el表示装置
JP2011022434A (ja) * 2009-07-17 2011-02-03 Hitachi Displays Ltd 画像表示装置
JP2011039207A (ja) * 2009-08-07 2011-02-24 Hitachi Displays Ltd 表示装置及びその駆動方法
JP2011520139A (ja) * 2008-04-18 2011-07-14 イグニス・イノベーション・インコーポレイテッド 発光デバイス・ディスプレイのためのシステムおよび駆動方法
JP2012511183A (ja) * 2008-12-09 2012-05-17 イグニス・イノベーション・インコーポレイテッド 発光型表示装置用の低電力回路及び駆動方法
US9299290B2 (en) 2011-11-24 2016-03-29 Joled Inc. Display device and control method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114629A (ja) * 1991-10-23 1993-05-07 Mitsubishi Electric Corp ワイヤボンデイング方法及び装置
JPH10319908A (ja) * 1997-04-14 1998-12-04 Sarnoff Corp アクティブマトリックス有機発光ダイオード(amoled)の表示ピクセル構造とそのためのデータロード/発光回路
JP2003122301A (ja) * 2001-10-10 2003-04-25 Hitachi Ltd 画像表示装置
JP2004341144A (ja) * 2003-05-15 2004-12-02 Hitachi Ltd 画像表示装置
JP2005173142A (ja) * 2003-12-10 2005-06-30 Chi Mei Electronics Corp 画像表示装置
JP2006293344A (ja) * 2005-03-18 2006-10-26 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及びその駆動方法並びに電子機器
JP2006309104A (ja) * 2004-07-30 2006-11-09 Sanyo Electric Co Ltd アクティブマトリクス駆動型表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114629A (ja) * 1991-10-23 1993-05-07 Mitsubishi Electric Corp ワイヤボンデイング方法及び装置
JPH10319908A (ja) * 1997-04-14 1998-12-04 Sarnoff Corp アクティブマトリックス有機発光ダイオード(amoled)の表示ピクセル構造とそのためのデータロード/発光回路
JP2003122301A (ja) * 2001-10-10 2003-04-25 Hitachi Ltd 画像表示装置
JP2004341144A (ja) * 2003-05-15 2004-12-02 Hitachi Ltd 画像表示装置
JP2005173142A (ja) * 2003-12-10 2005-06-30 Chi Mei Electronics Corp 画像表示装置
JP2006309104A (ja) * 2004-07-30 2006-11-09 Sanyo Electric Co Ltd アクティブマトリクス駆動型表示装置
JP2006293344A (ja) * 2005-03-18 2006-10-26 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及びその駆動方法並びに電子機器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007272224A (ja) * 2006-03-10 2007-10-18 Canon Inc 表示素子の駆動回路及び画像表示装置
JP2008170788A (ja) * 2007-01-12 2008-07-24 Hitachi Displays Ltd 画像表示装置
JP2009139823A (ja) * 2007-12-10 2009-06-25 Hitachi Displays Ltd 有機el表示装置
JP2011520139A (ja) * 2008-04-18 2011-07-14 イグニス・イノベーション・インコーポレイテッド 発光デバイス・ディスプレイのためのシステムおよび駆動方法
US9867257B2 (en) 2008-04-18 2018-01-09 Ignis Innovation Inc. System and driving method for light emitting device display
US10555398B2 (en) 2008-04-18 2020-02-04 Ignis Innovation Inc. System and driving method for light emitting device display
JP2012511183A (ja) * 2008-12-09 2012-05-17 イグニス・イノベーション・インコーポレイテッド 発光型表示装置用の低電力回路及び駆動方法
JP2011022434A (ja) * 2009-07-17 2011-02-03 Hitachi Displays Ltd 画像表示装置
US8674912B2 (en) 2009-07-17 2014-03-18 Japan Displau Inc. Image display device
JP2011039207A (ja) * 2009-08-07 2011-02-24 Hitachi Displays Ltd 表示装置及びその駆動方法
US9299290B2 (en) 2011-11-24 2016-03-29 Joled Inc. Display device and control method thereof

Also Published As

Publication number Publication date
JP5011682B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
JP4655800B2 (ja) 電気光学装置および電子機器
US7639211B2 (en) Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus
KR100724003B1 (ko) 전자 회로, 그 구동 방법, 전기 광학 장치 및 전자 기기
KR100736740B1 (ko) 전자 장치, 그 구동 방법, 전기 광학 장치 및 전자 기기
JP4882536B2 (ja) 電子回路及び電子機器
JP4259592B2 (ja) 電気光学装置および電子機器
JP4293227B2 (ja) 電子回路、電子装置、その駆動方法、電気光学装置および電子機器
JP2007316462A (ja) 単位回路、電気光学装置、及び電子機器
JP2008083680A (ja) 電気光学装置および電子機器
JP5011682B2 (ja) 電子装置および電子機器
KR20080082464A (ko) 화소 회로의 구동 방법, 전기 광학 장치 및 전자기기
JP5392963B2 (ja) 電気光学装置及び電子機器
JP2007025192A (ja) 電子装置、その駆動方法、電気光学装置および電子機器
JP2009222779A (ja) 電気光学装置および電子機器
JP2006349794A (ja) 電子回路、その駆動方法、電気光学装置および電子機器
JP2007225653A (ja) 電気光学装置、その駆動方法、および電子機器
JP4826158B2 (ja) 電気光学装置
JP2007187779A (ja) 電子回路、電子装置、その駆動方法および電子機器
JP2012123399A (ja) 電子回路の駆動方法
JP4984520B2 (ja) 電子回路、電子装置および電子機器
JP2009157148A (ja) 発光装置の駆動方法および駆動方法、電子機器
JP5151198B2 (ja) 画素回路、電気光学装置および電子機器
JP5124955B2 (ja) 電気光学装置、その駆動方法、および電子機器
JP5103737B2 (ja) 電子回路、電子装置および電子機器
JP5494684B2 (ja) 電子回路の駆動方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070405

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees