JPWO2018164105A1 - 駆動装置および表示装置 - Google Patents

Abstract

本開示の一実施形態に係る表示装置は、複数の画素を有する表示パネルと、表示パネルに対して、アクティブＰＷＭ駆動方式で１フレーム期間中に１つの画素に対して多数回発光をさせる駆動信号を出力する駆動装置とを備えている。

Description

本開示は、駆動装置および表示装置に関する。

近年、軽量で薄型のディスプレイとして、微細なＬＥＤ（Light Emitting Diode：発光ダイオード）を表示画素に用いたＬＥＤディスプレイが注目を集めている。ＬＥＤディスプレイでは、見る角度によってコントラストや色合いが変化する視野角依存性が少なく、色を変化させる場合の反応速度が速いといった特徴がある（特許文献１参照）。

特開２０１５−０９２５２９号公報

ところで、ＬＥＤディスプレイをカメラで撮影した場合に、撮影により得られた画像に帯状の輝度ムラが生じてしまうことがある。従って、カメラで撮影した場合に、撮影により得られた画像に帯状の輝度ムラが生じるのを抑制することの可能な駆動装置およびそれを備えた表示装置を提供することが望ましい。

本開示の一実施形態に係る駆動装置は、複数の画素を有する表示パネルに対して、アクティブＰＷＭ駆動方式で１フレーム期間中に１つの画素に対して多数回発光をさせる駆動信号を出力する出力部を備えている。

本開示の一実施形態に係る表示装置は、複数の画素を有する表示パネルと、表示パネルに対して、アクティブＰＷＭ駆動方式で１フレーム期間中に１つの画素に対して多数回発光をさせる駆動信号を出力する駆動装置とを備えている。

本開示の一実施形態に係る駆動装置および表示装置では、表示パネルに対して、アクティブＰＷＭ駆動方式で１フレーム期間中に１つの画素に対して多数回発光をさせる駆動信号が出力される。これにより、アクティブＰＷＭ駆動方式で駆動される表示パネルにおいて、１つの画素が１フレーム期間中に多数回発光するので、当該表示装置をカメラで撮影した場合に、各画素での発光を露光期間中に捕捉することができる。

本開示の一実施形態に係る駆動装置および表示装置によれば、表示装置をカメラで撮影した場合に、各画素での発光を露光期間中に捕捉することができるようにしたので、カメラでの撮影により得られた画像に帯状の輝度ムラが生じるのを抑制することができる。なお、本開示の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。

本開示の一実施形態に係る表示装置の概略構成例を表す図である。 図１の画素の回路構成の一例を表す図である。 図１の各画素へ入力される信号の電圧波形の一例と、図１の各画素で生成される信号の電圧波形および電流波形の一例とを表す図である。 図１の表示パネルでの発光の経時変化の一例を表す図である。 図１の表示パネルでの発光の経時変化の一例を表す図である。 図１の表示パネルでの発光の経時変化の一例と、カメラの露光期間が短いときのカメラの露光の経時変化の一例とを表す図である。 図１の表示パネルでの発光の経時変化の一例と、カメラの露光期間が短いときのカメラの露光の経時変化の一例とを表す図である。 図１の表示パネルでの発光の経時変化の一例と、カメラの露光期間が長いときのカメラの露光の経時変化の一例とを表す図である。 図１の表示パネルでの発光の経時変化の一例と、カメラの露光の経時変化の一例とを表す図である。 比較例に係る表示パネルでの発光の経時変化の一例と、カメラの露光期間が短いときのカメラの露光の経時変化の一例とを表す図である。 比較例に係る表示パネルでの発光の経時変化の一例と、カメラの露光期間が長いときのカメラの露光の経時変化の一例とを表す図である。 図１の各画素へ入力される信号の電圧波形の一変形例と、図１の各画素で生成される信号の電圧波形および電流波形の一変形例とを表す図である。 図１２の鋸信号の波形の一部と、信号電圧の大きさに対応する出力電流とを拡大して表す図である。 図１３の鋸信号が画素回路へ入力されるときのガンマ関数の一例を表す図である。 図１の表示パネルの構成の一変形例を表す図である。 ギザギザの縞が画像に生じている様子を表す図である。 表示パネルの複数の画素の走査手順の一例を表す図である。 表示パネルの複数の画素の走査手順の一例を表す図である。 図１８の走査方法を用いたときの画像の様子を表す図である。 表示パネルの複数の画素の走査手順の一例を表す図である。 表示パネルの複数の画素の走査手順の一例を表す図である。 図２０の走査方法を用いたときの画像の様子を表す図である。 図２１の走査方法を用いたときの画像の様子を表す図である。 図１の画素の回路構成の一変形例を表す図である。 図２の画素を備えた表示パネルでの発光の経時変化の一例を表す図である。 図２３の画素を備えた表示パネルでの発光の経時変化の一例と、メモリ回路に保持される電圧の一例を表す図である。 図２３の画素を備えた表示パネルでの発光の経時変化の一例と、メモリ回路に保持される電圧の一例を表す図である。 図２３の画素を備えた表示パネルでの発光の経時変化の一例と、メモリ回路に保持される電圧の一例を表す図である。 図２３の画素を備えた表示パネルでの発光の経時変化の一例と、メモリ回路に保持される電圧の一例を表す図である。 図２３の画素を備えた表示パネルでの発光の経時変化の一例と、メモリ回路に保持される電圧の一例を表す図である。

以下、本開示を実施するための形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。

＜実施の形態＞
[構成]
図１は、本開示の一実施の形態に係る表示装置１の概略構成の一例を斜視的に表したものである。本実施の形態の表示装置１は、いわゆるＬＥＤディスプレイと呼ばれるものであり、表示画素としてＬＥＤが用いられたものである。この表示装置１は、例えば、図１に示したように、表示パネル１０と、表示パネル１０を駆動するコントローラ２０およびドライバ３０とを備えている。ドライバ３０は、例えば、表示パネル１０の外縁部分に実装されている。ドライバ３０は、ソースドライバ３１およびゲートドライバ３２を有している。コントローラ２０およびドライバ３０は、外部から入力された映像信号Ｄｉｎおよび同期信号Ｔｉｎに基づいて、表示パネル１０を駆動する。コントローラ２０およびドライバ３０が、本開示の「出力部」「駆動装置」の一具体例に相当する。

（表示パネル１０）
表示パネル１０は、複数の画素１１が表示パネル１０の画素領域全面に渡って行列状に配置されたものである。画素領域は、表示パネル１０において映像表示が行われる領域（表示領域）に相当する。表示パネル１０は、コントローラ２０およびドライバ３０によって各画素１１がアクティブＰＷＭ（Pulse Width Modulation）駆動されることにより、外部から入力された映像信号Ｄｉｎおよび同期信号Ｔｉｎに基づく映像を表示領域に表示する。

図２は、各画素１１の回路構成の一例を表したものである。図３は、各画素１１へ入力される信号の電圧波形の一例と、各画素１１で生成される信号の電圧波形および電流波形の一例とを表したものである。表示パネル１０は、例えば、行方向に延在する複数のゲート線Ｇａｔｅおよび複数の鋸電圧線Ｓａｗと、列方向に延在する複数のデータ線Ｓｉｇおよび複数の電源線Ｓｒｃとを有している。データ線Ｓｉｇとゲート線Ｇａｔｅとの交差部分に対応して画素１１が設けられている。各データ線Ｓｉｇは、ソースドライバ３１の出力端に接続されている。各ゲート線Ｇａｔｅは、ゲートドライバ３２の出力端に接続されている。各鋸電圧線Ｓａｗおよび各電源線Ｓｒｃは、コントローラ２０の出力端に接続されている。

各データ線Ｓｉｇは、映像信号Ｄｉｎに応じた電圧値の信号電圧Ｖｓｉｇがソースドライバ３１によって入力される配線である。映像信号Ｄｉｎに応じた電圧値の信号電圧Ｖｓｉｇは、例えば、ＬＥＤ１１Ｂの発光輝度を制御する信号である。複数のデータ線Ｓｉｇは、例えば、表示パネル１０の発光色数に対応した種類の配線からなる。表示パネル１０が３色の発光色を有する場合には、複数のデータ線Ｓｉｇは、例えば、複数のデータ線Ｓｉｇ（ＳｉｇＲ）と、複数のデータ線Ｓｉｇ（ＳｉｇＧ）と、複数のデータ線Ｓｉｇ（ＳｉｇＢ）とを含む。各データ線Ｓｉｇ（ＳｉｇＲ）は、赤色の映像信号Ｄｉｎに応じた電圧値の信号電圧Ｖｓｉｇがソースドライバ３１によって入力される配線である。各データ線Ｓｉｇ（ＳｉｇＧ）は、緑色の映像信号Ｄｉｎに応じた電圧値の信号電圧Ｖｓｉｇがソースドライバ３１によって入力される配線である。各データ線Ｓｉｇ（ＳｉｇＢ）は、青色の映像信号Ｄｉｎに応じた電圧値の信号電圧Ｖｓｉｇがソースドライバ３１によって入力される配線である。表示パネル１０の発光色は、３色に限られず、４色以上であってもよいし、単色であってもよい。

各ゲート線Ｇａｔｅは、ＬＥＤ１１Ｂを選択する選択パルスＰ１がゲートドライバ３２によって入力される配線である。ＬＥＤ１１Ｂを選択する選択パルスＰ１は、例えば、データ線Ｓｉｇに入力された信号電圧Ｖｓｉｇのサンプリングを開始するとともに、サンプリングされた信号の電圧（入力電圧Ｖｉｎ）をコンパレータＣｏｍｐの正入力端子に入力させる信号である。信号電圧Ｖｓｉｇは、映像信号Ｄｉｎの階調に対応する電圧値を有している。複数のゲート線Ｇａｔｅが、例えば、１画素行ごとに１つずつ割り当てられる。信号電圧Ｖｓｉｇがサンプリングされたときには、入力電圧Ｖｉｎは、信号電圧Ｖｓｉｇの波高値（例えば、Ｖｓｉｇ２）となり、次のサンプリング時まで電圧値（例えばＶｓｉｇ２）を維持する。

各鋸電圧線Ｓａｗは、例えば、鋸状の波形を有する信号（鋸電圧Ｖｓａｗ）がコントローラ２０によって入力される配線である。鋸電圧Ｖｓａｗは、入力電圧Ｖｉｎと対比される信号である。鋸電圧Ｖｓａｗは、例えば、鋸電圧Ｖｓａｗの波高値が、入力電圧Ｖｉｎの波高値よりも低くなっている期間だけ、ＬＥＤ１１Ｂに入力させる出力電流パルスＰ３を生成するための信号である。１つの鋸電圧線Ｓａｗが、例えば、１画素行ごとに割り当てられる。鋸電圧Ｖｓａｗは、例えば、１フレーム期間ΔＦ中の発光回数と同じ数の鋸信号Ｓを１フレーム期間ΔＦ中に有している。各鋸信号Ｓは、上凸状の指数関数で表される曲線で立ち下り、上凸状の指数関数で表される曲線で立ち上がる鋸パルスを含んでいる。各鋸信号Ｓにおいて、鋸パルスは、電圧の負側に突出したパルス形状となっている。各鋸信号Ｓにおいて、鋸パルスの下限値は、信号電圧Ｖｓｉｇの下限値よりも大きな値となっており、信号電圧Ｖｓｉｇの上限値よりも小さな値となっている。

各電源線Ｓｒｃは、ＬＥＤ１１Ｂに対して供給する駆動電流がコントローラ２０によって入力される配線である。１つの電源線Ｓｒｃが、例えば、１画素列ごとに割り当てられる。各電源線Ｓｒｃおよび各グラウンド線ＧＮＤは、固定の電圧がコントローラ２０によって入力される配線である。各グラウンド線ＧＮＤには、グラウンド電位が入力される。

各画素１１は、画素回路１１Ａと、ＬＥＤ１１Ｂとを有している。画素回路１１Ａは、ＬＥＤ１１Ｂの発光・消光を制御する。画素回路１１Ａは、後述の信号書き込みによって各画素１１に書き込まれた電圧（入力電圧Ｖｉｎ）を保持する機能を有している。画素回路１１Ａは、さらに、保持した電圧の大きさに応じた幅の出力電流パルスＰ３をＬＥＤ１１Ｂに出力する機能を有している。画素回路１１Ａは、例えば、駆動トランジスタＴｒ１、書込トランジスタＴｒ２、保持容量Ｃｓ、コンパレータＣｏｍｐおよび電流源Ｉを含んで構成されている。

書込トランジスタＴｒ２は、コンパレータＣｏｍｐの正入力端子に対する信号電圧Ｖｓｉｇの印加を制御する。具体的には、書込トランジスタＴｒ２は、データ線Ｓｉｇの電圧（信号電圧Ｖｓｉｇ）をサンプリングするとともに、サンプリングにより得られた電圧（入力電圧Ｖｉｎ）をコンパレータＣｏｍｐの正入力端子に書き込む。保持容量Ｃｓは、コンパレータＣｏｍｐの正入力端子の電圧（入力電圧Ｖｉｎ）を保持するものである。保持容量Ｃｓは、所定の期間中にコンパレータＣｏｍｐの正入力端子の電圧（入力電圧Ｖｉｎ）を一定に保持する役割を有する。

コンパレータＣｏｍｐは、駆動トランジスタＴｒ１のオンオフを制御する。つまり、コンパレータＣｏｍｐは、ＬＥＤ１１Ｂの発光・消光を制御する。コンパレータＣｏｍｐは、正入力端子に印加される電圧（入力電圧Ｖｉｎ）と、負入力端子に印加される電圧（鋸電圧Ｖｓａｗ）との差分（＝Ｖｉｎ−Ｖｓａｗ）が正の値となるときに、正側電源端子に印加されている電圧Ｖｄｄを出力端子に出力する。コンパレータＣｏｍｐは、電圧Ｖｄｄを出力端子に出力する際には、波高値が電圧Ｖｄｄとなるパルス（出力電圧パルスＰ２）を出力端子に出力する。コンパレータＣｏｍｐは、さらに、差分（＝Ｖｉｎ−Ｖｓａｗ）が負の値となるときに、負側電源端子に印加されている電圧Ｖｓｓを出力端子に出力する。つまり、コンパレータＣｏｍｐは、２値（Ｖｄｄ，Ｖｓｓ）の電圧を含む電圧（出力電圧Ｖｇ）を駆動トランジスタＴｒ１のゲートに出力する。電圧Ｖｄｄは、駆動トランジスタＴｒ１の閾値電圧よりも大きな値となっている。電圧Ｖｓｓは、駆動トランジスタＴｒ１の閾値電圧よりも小さな値となっている。なお、画素回路１１Ａは、上述の回路に対して各種容量やトランジスタを付加した回路構成となっていてもよいし、上述の回路構成とは異なる回路構成となっていてもよい。

駆動トランジスタＴｒ１は、電流源ＩおよびＬＥＤ１１Ｂに直列に接続されている。駆動トランジスタＴｒ１は、ＬＥＤ１１Ｂを駆動する。駆動トランジスタＴｒ１は、コンパレータＣｏｍｐの出力（出力電圧Ｖｇ）に応じてＬＥＤ１１Ｂに流れる電流を制御する。駆動トランジスタＴｒ１は、出力電圧Ｖｇとして電圧Ｖｄｄがゲートに入力されるとオンし、電流源Ｉからの電流をＬＥＤ１１Ｂに出力する。駆動トランジスタＴｒ１は、電流源Ｉからの電流をＬＥＤ１１Ｂに出力する際には、波高値が電流源Ｉによって決定される所定の電流値となるパルス（出力電流パルスＰ３）をＬＥＤ１１Ｂに出力する。以下では、駆動トランジスタＴｒ１から出力電流パルスＰ３が出力されている期間を発光期間ΔＴＬと称する。駆動トランジスタＴｒ１は、出力電圧Ｖｇとして電圧Ｖｓｓがゲートに入力されるとオフし、ＬＥＤ１１Ｂへの電流出力を停止する。

書込トランジスタＴｒ２のゲートは、ゲート線Ｇａｔｅに接続されている。書込トランジスタＴｒ２のソースまたはドレインがデータ線Ｓｉｇに接続されている。書込トランジスタＴｒ２のソースおよびドレインのうちデータ線Ｓｉｇに未接続の端子がコンパレータＣｏｍｐの正入力端子および保持容量Ｃｓの一端に接続されている。保持容量Ｃｓの他端は、グラウンド線ＧＮＤに接続されている。コンパレータＣｏｍｐの負入力端子は、鋸電圧線Ｓａｗに接続されている。コンパレータＣｏｍｐの出力端子は、駆動トランジスタＴｒ１のゲートに接続されている。駆動トランジスタＴｒ１のソースまたはドレインが電流源Ｉを介して電源線Ｓｒｃに接続されている。駆動トランジスタＴｒ１のソースおよびドレインのうち電源線Ｓｒｃに未接続の端子がＬＥＤ１１Ｂの一端に接続されている。ＬＥＤ１１Ｂの他端は、グラウンド線ＧＮＤに接続されている。

（ドライバ３０）
次に、ドライバ３０について説明する。

図４、図５は、表示パネル１０での信号書き込みと発光の経時変化の一例を表したものである。図４には、表示パネル１０での信号書き込みが１フレーム期間ΔＦに渡っている様子が例示されている。図５には、表示パネル１０での信号書き込みが１フレーム期間ΔＦの一部の期間（前半）で終了している様子が例示されている。

図４、図５において、Ｉｏｕｔ１〜Ｉｏｕｔｎは、ｎ本の画素行の各々において生成された出力電流Ｉｏｕｔを指している。出力電流Ｉｏｕｔ１〜Ｉｏｕｔｎにおける各出力電流パルスＰ３の期間がＬＥＤ１１Ｂの発光期間ΔＴＬに対応している。図４，図５において、発光期間ΔＴＬの末尾のｍは、１フレーム期間ΔＦ中の発光回数がｍ回であることを指している。図４，図５において、書き込み期間ΔＴＷの末尾のｎは、１フレーム期間ΔＦ中の書き込み回数がｎ回であることを指している。図４，図５において、ΔＴｅは、表示パネル１０の発光周期を指している。発光周期ΔＴｅは、鋸電圧Ｖｓａｗにおける複数の鋸信号Ｓの発生周期に対応している。図４には、表示パネル１０において、複数画素行分の書き込み期間ΔＴＷと、全画素行における発光期間ΔＴＬとが経時的に交互に並んでいる様子が示されている。また、図５には、１フレーム期間の一部の期間（前半）では、表示パネル１０において、複数画素行分の書き込み期間ΔＴＷと、全画素行における発光期間ΔＴＬとが経時的に交互に並んでおり、１フレーム期間の後半では、全画素行における複数の発光期間ΔＴＬが周期的に並んでいる様子が示されている。

ドライバ３０は、上述したように、ソースドライバ３１およびゲートドライバ３２を有している。なお、ドライバ３０が表示パネル１０に出力する信号（信号電圧Ｖｓｉｇ，ゲート電圧Ｖｇａｔｅ，鋸電圧Ｖｓａｗ）が、本開示の「駆動信号」の一具体例に相当する。

ソースドライバ３１は、ゲートドライバ３２によって選択された画素行の各画素１１に対して、選択された各画素１１に対応する信号電圧Ｖｓｉｇを、各データ線Ｓｉｇを介して印加する。ソースドライバ３１は、コントローラ２０から供給される映像制御信号および同期制御信号（後述）に基づいて作動し、信号電圧Ｖｓｉｇを１ライン分ずつ、各データ線Ｓｉｇを介して表示パネル１０にパラレルに出力する。ソースドライバ３１は、各画素行がゲートドライバ３２によって選択されるごとに（つまり、後述の書き込み期間ΔＴＷごとに）、選択された画素行の各画素１１に対して、選択された各画素１１に対応する信号電圧Ｖｓｉｇを印加する。

ゲートドライバ３２は、各画素１１を行単位で順次選択する。具体的には、ゲートドライバ３２は、コントローラ２０から供給される同期制御信号（後述）に基づいて作動し、各画素１１を所定の順番で（例えば線順次に）走査するゲート電圧Ｖｇａｔｅを、各ゲート線Ｇａｔｅを介して表示パネル１０に出力する。ゲートドライバ３２は、例えば、複数のゲート線Ｇａｔｅに対してゲート線Ｇａｔｅごとに、波高値がＶｏｎの選択パルスＰ１を印加する。選択パルスＰ１は、信号電圧Ｖｓｉｇを書き込む対象である画素１１を選択
するためのパルスである。選択パルスＰ１は、波高値がＶｏｎのパルスであり、ゲート電圧Ｖｇａｔｅにおいて、選択パルスＰ１以外の箇所の波高値は、Ｖｏｆｆである。以下では、ゲートドライバ３２からゲート電圧Ｖｇａｔｅが出力されている期間を書き込み期間ΔＴＷと称する。

ゲートドライバ３２は、各選択パルスＰ１を、発光期間ΔＴＬを避けながら、表示パネル１０に出力する。ゲートドライバ３２は、例えば、発光期間ΔＴＬの手前の期間に、複数画素行分の複数の選択パルスＰ１を表示パネル１０に出力し、その後、発光期間ΔＴＬが始まり、そして終了したら、引き続き、続きの複数画素行分の複数の選択パルスＰ１を表示パネル１０に出力する。このように、本実施の形態では、書き込み期間ΔＴＷと発光期間ΔＴＬとが互いに重なり合う期間がない。なお、図５においては、ゲートドライバ３２は、ゲートドライバ３２による選択パルスＰ１の出力を、１フレーム期間ΔＦの一部の期間（前半）に完了させる。

（コントローラ２０）
次に、コントローラ２０について説明する。コントローラ２０は、例えば、外部から入力されたデジタルの映像信号Ｄｉｎに基づいて映像制御信号を生成する。コントローラ２０は、例えば、映像信号Ｄｉｎに基づいて生成した映像制御信号をソースドライバ３１に出力する。コントローラ２０は、例えば、外部から入力された同期信号Ｔｉｎに応じて（同期して）、ソースドライバ３１およびゲートドライバ３２に対して同期制御信号を出力する。

コントローラ２０は、さらに、例えば、各画素１１に対して、鋸電圧Ｖｓａｗを、各鋸電圧線Ｓａｗを介して印加する。コントローラ２０は、例えば、所定の数の鋸信号Ｓを１フレーム期間ΔＦ中に、各画素１１に印加する。コントローラ２０は、例えば、複数の鋸信号Ｓを、各画素１１に時間的に略等間隔で印加する。コントローラ２０は、例えば、各鋸信号Ｓを、各画素１１に一斉に（同時に）印加する。

図６、図７は、表示パネル１０での発光の経時変化の一例と、カメラの露光期間が短いときのカメラの露光の経時変化の一例とを表したものである。図６には、表示パネル１０での信号書き込みが１フレーム期間ΔＦに渡っている様子が例示されている。図７には、表示パネル１０での信号書き込みが１フレーム期間ΔＦの一部の期間（前半）で終了している様子が例示されている。図８は、表示パネル１０での発光の経時変化の一例と、カメラの露光期間が長いときのカメラの露光の経時変化の一例とを表したものである。図６〜図８には、表示パネル１０に映像が表示されているときに、表示されている映像をカメラで撮影したときの、表示パネル１０の発光タイミングと、カメラの露光タイミングとの一例が示されている。

図６〜図８において、カメラの露光は、ローリングシャッター方式となっている。ローリングシャッター方式とは、カメラのセンサ素子において、１画素行ごとに上部から順に露光が開始される方式を指している。ローリングシャッター方式は、通常、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサに用いられる方式である。図６〜図８において、ΔＴＥ１〜ΔＴＥｋは、ＣＭＯＳセンサにおけるｋ本の画素行の各々の露光期間を指している。露光期間ΔＴＥｋの末尾のｋは、ＣＭＯＳセンサにおける画素行の数がｋ本であることを指している。図６〜図８において、ΔＴＥは、ΔＴＥ１〜ΔＴＥｋの総称である。図６〜図８において、ΔＴｄは、ＣＭＯＳセンサにおける最初のラインの露光開始時から最終のラインの露光開始時までの期間である。

コントローラ２０およびドライバ３０は、例えば、図３、図６〜図８に示したように、表示パネル１０に対して、アクティブＰＷＭ駆動方式で１フレーム期間ΔＦ中に１つの画素１１に対して多数回（複数回）発光をさせる駆動信号を出力する。コントローラ２０およびドライバ３０は、例えば、図３、図６〜図８に示したように、駆動信号として、複数画素行分の映像信号Ｄｉｎに対応する信号書き込み（複数画素行分の書き込み期間ΔＴＷ）と、全画素行における発光（発光期間ΔＴＬ）とを交互に行わせる信号を出力する。コントローラ２０およびドライバ３０は、例えば、図３、図６〜図８に示したように、駆動信号として、発光を略等間隔で行わせる信号を出力する。

コントローラ２０およびドライバ３０は、例えば、図６〜図８に示したように、駆動信号として、以下の式（１），式（２）を満たす信号を出力する。
ΔＴＥｍｉｎ＞４×ΔＴｅ…式（１）
ΔＴｄ≦２×ΔＴｅ…式（２）
ΔＴＥｍｉｎ：ＣＭＯＳセンサの最小露光期間
ΔＴｅ：発光周期
ΔＴｄ：ＣＭＯＳセンサにおける最初のラインの露光開始時から最終のラインの露光開始時までの期間

コントローラ２０およびドライバ３０は、例えば、図６〜図８に示したように、駆動信号として、以下の式（３）を満たす信号を出力してもよい。
（ΔＴｄ／ｋ）×（ｋ／１００）＝ΔＴｄ／１００≦ΔＴｅ…式（３）

ＣＭＯＳセンサの最小露光時間ΔＴＥｍｉｎが、表示パネル１０の発光周期ΔＴｅの４倍以上の長さとなっており、かつ露光スライド期間ΔＴｄが発光期間ΔＴｅの２倍以下となっているとする。この場合（つまり、図９に示したように、最初のラインの露光開始から最終のラインの露光終了までの間（ΔＴＥｔｏｔａｌ）に６回以上発光する場合）には、カメラがシャッターを切った時間により、最高のシャッタースピードであっても、各ラインの露光期間に含まれる発光期間ΔＴＬの数の相違がせいぜい１程度となる。ここで、最小露光時間ΔＴＥｍｉｎが発光周期ΔＴｅの５倍程度となっており、かつ露光スライド期間ΔＴｄが発光周期ΔＴｅとほぼ同じ長さとなっている場合には、露光量の変化は、発光回数１回分以下となるので、２０％以下となる。これは、通常のディスプレイのムラ規格程度のムラであり、写真の品位を大きく損ねることのない程度の相違である。

また、露光スライド期間ΔＴｄをＣＭＯＳセンサの読み出しライン数（画素行の数ｋ）で割ることにより得られる値は、おおよそ、ローリングシャッター方式のカメラにおけるラインディレイに相当する。ラインディレイは、おおよそ、１ライン当たりの読み出し時間に相当する。ラインディレイにｋ／１００を掛けることにより得られる値が、ΔＴｅ以下である場合、画像において１００ラインに１回以下の頻度で、縞模様があらわれることになる。縞模様があらわれる頻度が上述程度の頻度である場合、画像を有効視野で見ているとすると、縦角が１０度程度となるので、１度あたりの縞模様の数が１０本となる。このとき、目の感度では、この縞模様をほとんど認識することができない。従って、写真の品位を大きく損ねることがない。

[効果]
次に、本実施の形態の表示装置１の効果について、比較例と対比して説明する。

図１０は、比較例に係る表示パネルでの発光の経時変化の一例と、カメラの露光期間が短いときのカメラの露光の経時変化の一例とを表したものである。図１１は、比較例に表示パネル１０での発光の経時変化の一例と、カメラの露光期間が長いときのカメラの露光の経時変化の一例とを表したものである。比較例に係る表示パネルでは、１フレーム期間ΔＦ中に、書き込み期間ΔＴＷと、発光期間ΔＴＬとが１回ずつ設けられている。このとき、比較例に係る表示パネルを、ローリングシャッター方式のカメラで撮影したとき、一部のラインの露光期間（例えば、図１０の露光期間ΔＴＥ１）において、発光を捉えることができないことがある。このとき、撮像画像において、発光を捉えることができなかったラインに対応する箇所に黒いスジが発生する。仮に、比較例に係る表示パネルにおいて、１フレーム期間ΔＦ中に、書き込み期間ΔＴＷと、発光期間ΔＴＬとが１回ずつ設けられている場合に、一部のラインの露光期間（例えば、図１１の露光期間ΔＴＥ１，ΔＴＥｋ）において、２フレーム期間ΔＦ分の発光（つまり、２回の発光）を捉えることができないことがある。このときであっても、撮像画像において、２フレーム期間ΔＦ分の発光（つまり、２回の発光）を捉えることができなかったラインに対応する箇所に暗いスジが発生する。

一方、本実施の形態では、表示パネル１０に対して、アクティブＰＷＭ駆動方式で１フレーム期間ΔＦ中に１つの画素１１に対して多数回発光をさせる駆動信号が出力される。これにより、アクティブＰＷＭ駆動方式で駆動される表示パネル１０において、１つの画素１１が１フレーム期間ΔＦ中に多数回発光するので、当該表示装置１をカメラで撮影した場合に、各画素１１での発光を露光期間ΔＴＥ中に捕捉することができる。その結果、カメラでの撮影により得られた画像に帯状の輝度ムラが生じるのを抑制することができる。

また、本実施の形態では、駆動信号として、１フレーム期間ΔＦ中の少なくとも一部の期間で、映像信号Ｄｉｎに対応する信号書き込み（複数の書き込み期間ΔＴＷ）と、発光（発光期間ΔＴＬ）とを表示パネル１０に対して交互に行わせる信号が出力される。これにより、書き込み期間ΔＴＷとして、まとまった長い期間を１フレーム期間ΔＦ中に設ける必要がないので、１フレーム期間ΔＦ中の発光期間ΔＴＬの合計期間を長く取ることができる。その結果、帯状の輝度ムラが抑えられた、高輝度の表示装置１を実現することができる。

また、本実施の形態では、駆動信号として、表示パネル１０に対して発光を略等間隔で行わせる信号が出力される。これにより、カメラでの撮影により得られた画像に帯状の輝度ムラが生じた場合であっても、輝度ムラを目立たなくすることができる。

また、本実施の形態において、駆動信号として、上記の式（１），式（２）を満たす信号が出力される場合には、写真の品位を大きく損ねることのない程度の帯ムラに抑えることができる。その結果、帯状の輝度ムラが抑えられた、高輝度の表示装置１を実現することができる。

また、本実施の形態において、駆動信号として、上記の式（３）を満たす信号が出力される場合には、写真の品位を大きく損ねることのない程度の帯ムラに抑えることができる。その結果、帯状の輝度ムラが抑えられた、高輝度の表示装置１を実現することができる。

＜変形例＞
次に、上記実施の形態の表示装置１の変形例について説明する。

[変形例Ａ]
図１２は、各画素１１へ入力される信号の電圧波形の一変形例と、各画素１１で生成される信号の電圧波形および電流波形の一変形例とを表したものである。図１３（ａ）は、図１０の鋸信号Ｓの波形の一部（図１１中で破線で囲んだ箇所）を拡大して表したものである。図１３（ｂ），図１３（ｃ），図１３（ｄ）は、信号電圧Ｖｓｉｇの大きさに応じて生成される出力電流Ｉｏｕｔの波形を拡大して表したものである。

本変形例では、コントローラ２０およびドライバ３０は、各グループに含まれる複数の鋸信号Ｓ（Ｓ０，Ｓ１，Ｓ２，Ｓ３）の下限値を互いに異ならせている。例えば、各グループに含まれる複数の鋸信号Ｓ（Ｓ０，Ｓ１，Ｓ２，Ｓ３）において、各鋸信号Ｓ（Ｓ０，Ｓ１，Ｓ２，Ｓ３）の下限値が、鋸信号Ｓ（Ｓ０）、鋸信号Ｓ（Ｓ１）、鋸信号Ｓ（Ｓ２）、鋸信号Ｓ（Ｓ３）の順に低くなっている。本変形例において、各グループに含まれる複数の鋸信号Ｓ（Ｓ０，Ｓ１，Ｓ２，Ｓ３）の一部（例えば２つ）だけ、鋸信号Ｓの下限値が互いに等しくなっていてもよい。

これにより、コントローラ２０およびドライバ３０は、駆動信号における鋸信号Ｓの下限値を調整することで、相対的に低階調の画素１１における発光回数を、相対的に高階調の画素１１における発光回数より少なくする信号を表示パネル１０に出力することができる。これにより、階調によらず発光回数を一定とした場合と比べて、低階調における発光輝度を低くすることができる。その結果、映像品位を向上させることができる。

本変形例において、例えば、図１２、図１３に示したように、鋸電圧Ｖｓａｗにおいて、１フレーム期間ΔＦ中に含まれる複数の鋸信号Ｓを複数のグループに分けたときに、各グループに含まれる複数の鋸信号Ｓ（Ｓ０，Ｓ１，Ｓ２，Ｓ３）のうち、少なくとも１つの鋸信号Ｓ（Ｓ０）の幅を、他の鋸信号Ｓ（Ｓ１，Ｓ２，Ｓ３）の幅よりも広げてもよい。なお、鋸信号Ｓ（Ｓ０，Ｓ１，Ｓ２，Ｓ３）は、これらが属するグループ内において、鋸信号Ｓ（Ｓ０）、鋸信号Ｓ（Ｓ１）、鋸信号Ｓ（Ｓ２）、鋸信号Ｓ（Ｓ３）の順に並んでいる。

このようにした場合には、コントローラ２０およびドライバ３０は、低階調の画素１１に対して印加される複数の出力電流パルスＰ３において、幅が相対的に広い鋸信号Ｓに対応する１または複数の出力電流パルスＰ３の幅を、幅が相対的に狭い鋸信号Ｓに対応する１または複数の出力電流パルスＰ３の幅（つまり発光期間ΔＴＬの長さ）よりも長くする信号を表示パネル１０に出力することができる。つまり、コントローラ２０およびドライバ３０は、低階調の画素１１における複数の発光期間ΔＴＬにおいて、幅が相対的に広い鋸信号Ｓに対応する１または複数の発光期間ΔＴＬを、幅が相対的に狭い鋸信号Ｓに対応する１または複数の発光期間ΔＴＬよりも長くする信号を表示パネル１０に出力することができる。コントローラ２０およびドライバ３０は、例えば、１フレーム期間ΔＦ中に含まれる複数の発光期間ΔＴＬを複数のグループに分けたときに、各グループに含まれる複数の発光期間ΔＴＬのうち、少なくとも１つを除く１つ以上の発光期間ΔＴＬの幅を、他の発光期間ΔＴＬの幅よりも広げることができる。これにより、階調を変化させる途中で、発光回数が変わったとしても、１フレーム期間ΔＦ中の発光期間ΔＴＬの合計値を、滑らかに変化させることができる。

さらに、コントローラ２０およびドライバ３０は、例えば、各グループに含まれる複数の鋸信号Ｓ（Ｓ０，Ｓ１，Ｓ２，Ｓ３）の下端部分の幅を、目の識別感度比（例えば、その下端部分の階調における、１フレーム期間ΔＦ中の発光期間ΔＴＬの合計値の１％）よりも小さくすることが好ましい。このようにした場合には、階調を変化させる途中で、発光回数が変わったとしても、１階調の変化が目の識別感度比よりも小さくなるので、輝度変化の不連続性をなくすことができる。

本変形例において、コントローラ２０およびドライバ３０は、駆動信号として、１フレーム期間ΔＦ中の１つの画素１１に対する発光期間の合計が階調の大きさに応じて指数関数で変化するような信号を表示パネル１０に出力することが好ましい。各グループに含まれる複数の鋸信号Ｓ（Ｓ０，Ｓ１，Ｓ２，Ｓ３）のガンマ関数が、例えば、図１４に示したように、各グループに含まれる複数の鋸信号Ｓ（Ｓ０，Ｓ１，Ｓ２，Ｓ３）のガンマ関数の合計が指数関数で表されるような特性を有していることが好ましい。このようにした場合には、特に、後述のタイリングディスプレイにおいて、互いに隣接するセル間で輝度差が生じたときに、どの階調でも輝度の変化率を一定にしながら輝度調整を行うことができる。

[変形例Ｂ]
上記実施の形態およびその変形例において、表示パネル１０が、例えば、図１５に示したように、複数のセル１０Ｂで構成されたタイリングディスプレイであってもよい。各セル１０Ｂは、例えば、共通の支持基板１０Ａによって支持されている。各セル１０Ｂは、例えば、上記実施の形態の表示パネルと同一の構成要素を有している。このとき、本変形例では、ドライバ３０はセル１０Ｂごとに１つずつ設けられており、コントローラ２０は、複数のセル１０Ｂがあたかも１つの表示パネルであるものとして、各ドライバ３０を制御する。

このように、本変形例では、表示パネル１０がタイリングディスプレイとなっている。この場合、横スクロールする縦線をカメラで追いながら表示パネル１０を撮影している最中に、コントローラ２０およびドライバ３０が各セル１０Ｂを同時に線順次駆動すると、実像中の縦線が、人間の目には、例えば、図１６に示したようなギザギザの縦線になってしまう。

一方、本変形例では、コントローラ２０およびドライバ３０が、例えば、図１７、図１８に示したように、駆動信号として、偶数列もしくは奇数列の各画素１１を画素行ごとに走査し、その後に、偶数列および奇数列の各画素のうち未走査の各画素１１を画素行ごとに走査する信号を出力する。なお、図１７、図１８において、太い枠は、選択された画素１１を示しており、グレーカラーの箇所は、既に選択のなされた画素１１を指している。

具体的には、コントローラ２０およびドライバ３０が、例えば、図１７に示したように、偶数列もしくは奇数列の各画素１１の画素行ごとの走査を最上ライン側から最下ライン側に向かって順番に行い、その後、偶数列および奇数列の各画素１１のうち未走査の各画素１１の画素行ごとの走査を最上ライン側から最下ライン側に向かって順番に行う。また、コントローラ２０およびドライバ３０が、例えば、図１８に示したように、複数の画素１１を上半分と下半分に分け、上半分において、偶数列もしくは奇数列の各画素１１の画素行ごとの走査を最上ライン側から中央ライン側に向かって順番に行うと同時に、下半分において、偶数列もしくは奇数列の各画素１１の画素行ごとの走査を最下ライン側から中央ライン側に向かって順番に行う。その後、コントローラ２０およびドライバ３０が、例えば、図１８に示したように、上半分において、偶数列および奇数列の各画素１１のうち未走査の各画素１１の画素行ごとの走査を中央ライン側から最上ライン側に向かって順番に行うと同時に、下半分において、偶数列および奇数列の各画素のうち未走査の各画素１１の画素行ごとの走査を中央ライン側から最下ライン側に向かって順番に行う。

この場合、横スクロール動画では、書き込み順が早い領域から後の領域に向かって縦線は動きに遅れが生じるため、偶数列は映像の中心部分が遅れるように歪み、奇数列は映像の上下部分が遅れるように歪む。このとき、人間の目にはこれらが重なったように見え、例えば、図１９に示したように、部分的にボケ幅が異なる動画ボケのように見える。しかし、実像中の縦線が、人間の目には、図１６に示したようなギザギザの縦線にはならない。従って、実像中の縦線が人間の目には図１６に示したようなギザギザの縦線になるのを抑制することができる。

なお、本変形例において、コントローラ２０およびドライバ３０が、例えば、駆動信号として、第１画素列もしくは第２画素列の各画素１１を画素行ごとに走査し、その後に、第１画素列および第２画素列のうち未走査の画素列の各画素１１を画素行ごとに走査する信号を出力してもよい。このようにした場合であっても、実像中の縦線が人間の目には図１６に示したようなギザギザの縦線になるのを抑制することができる。

また、本変形例において、コントローラ２０およびドライバ３０が、例えば、駆動信号として、第１画素列もしくは第２画素列の各画素１１の画素行ごとの走査を最上ライン側から中央ライン側に向かって順番に行うと同時に、第１画素列もしくは第２画素列の各画素１１の画素行ごとの走査を最下ライン側から中央ライン側に向かって順番に行い、その後に、第１画素列および第２画素列のうち未走査の画素列の各画素１１の画素行ごとの走査を中央ライン側から最上ライン側に向かって順番に行うと同時に、第１画素列および第２画素列のうち未走査の画素列の各画素１１の画素行ごとの走査を中央ライン側から最上ライン側に向かって順番に行う信号を出力してもよい。このようにした場合であっても、実像中の縦線が人間の目には図１６に示したようなギザギザの縦線になるのを抑制することができる。

また、本変形例において、コントローラ２０およびドライバ３０が、例えば、駆動信号として、最初の走査対象である画素列（偶数画素列もしくは奇数画素列）をフレームごとに入れ換えた信号を出力してもよい。例えば、図１７、図１８では、最初の走査対象である画素列が奇数画素列であるので、コントローラ２０およびドライバ３０は、例えば、次のフレームにおいて、最初の走査対象である画素列を偶数画素列にした駆動信号を出力してもよい。このようにした場合には、実像中の縦線が人間の目には図１６に示したようなギザギザの縦線になるのをより一層、抑制することができる。

また、本変形例では、コントローラ２０およびドライバ３０が、例えば、図２０、図２１に示したように、駆動信号として、偶数行もしくは奇数行の各画素１１を画素行ごとに走査し、その後に、偶数行および奇数行の各画素１１のうち未走査の各画素１１を画素行ごとに走査する信号を出力する。なお、図２０、図２１において、太い枠は、選択された画素１１を示しており、グレーカラーの箇所は、既に選択のなされた画素１１を指している。

具体的には、コントローラ２０およびドライバ３０が、例えば、図２０に示したように、偶数行もしくは奇数行の各画素１１の画素行ごとの走査を最上ライン側から最下ライン側に向かって順番に行い、その後に、偶数行および奇数行の各画素１１のうち未走査の各画素１１の画素行ごとの走査を最上ライン側から最下ライン側に向かって順番に行う。また、コントローラ２０およびドライバ３０が、例えば、図２１に示したように、複数の画素１１を上半分と下半分に分け、上半分において、偶数行もしくは奇数行の各画素１１の画素行ごとの走査を最上ライン側から中央ライン側に向かって順番に行うと同時に、下半分において、偶数行もしくは奇数行の各画素１１の画素行ごとの走査を最下ライン側から中央ライン側に向かって順番に行う。その後、コントローラ２０およびドライバ３０が、例えば、図２１に示したように、上半分において、偶数行および奇数行の各画素１１のうち未走査の各画素１１の画素行ごとの走査を中央ライン側から最上ライン側まで順番に行うと同時に、下半分において、偶数列および奇数列の各画素のうち未走査の各画素１１の画素行ごとの走査を中央ライン側から最下ライン側まで順番に行う。

図２０に示したような走査を行った場合、横スクロール動画では、例えば、図２２Ａに示したように、ギザギザの振幅の小さな動画ボケのように見える。また、図２１に示したような走査を行った場合、横スクロール動画では、例えば、図２２Ｂに示したように、部分的にボケ幅が異なる動画ボケのように見える。しかし、実像中の縦線が、人間の目には図１６に示したようなギザギザの振幅の大きな縦線にはならない。従って、実像中の縦線が人間の目には図１６に示したようなギザギザの縦線になるのを抑制することができる。

なお、本変形例において、コントローラ２０およびドライバ３０が、例えば、駆動信号として、第１画素行もしくは第２画素行の各画素１１を画素行ごとに走査し、その後に、第１画素行および第２画素行のうち未走査の画素行の各画素１１を画素行ごとに走査する信号を出力してもよい。コントローラ２０およびドライバ３０が、例えば、駆動信号として、１または複数の画素行を飛ばしながら各画素１１を画素行ごとに走査し、未走査の画素行が無くなるまで繰り返し、１または複数の画素行を飛ばしながら各画素１１を画素行ごとに走査する信号を出力してもよい。このようにした場合であっても、実像中の縦線が人間の目には図１６に示したようなギザギザの縦線になるのを抑制することができる。

[変形例Ｃ]
上記実施の形態およびその変形例において、表示パネル１０が、現フレームの画像情報（例えば、映像信号Ｄｉｎに応じた電圧値の信号電圧Ｖｓｉｇ）を各画素１１でサンプリングしながら、前フレームの画像情報（例えば、映像信号Ｄｉｎに応じた電圧値の信号電圧Ｖｓｉｇ）に対応する発光を行えるように構成されていてもよい。

本変形例において、画素回路１１Ａは、例えば、複数のメモリ回路を有していてもよい。このとき、コントローラ２０およびドライバ３０は、例えば、複数のメモリ回路のうち少なくとも１つである１または複数の第１メモリ回路に、現フレームの信号電圧Ｖｓｉｇのサンプリングによって得られた電圧を保持させ、複数のメモリ回路のうち、１または複数の第１メモリ回路とは異なる１または複数の第２メモリ回路に、前フレームの信号電圧Ｖｓｉｇのサンプリングによって得られた電圧を保持させてもよい。

本変形例において、画素回路１１Ａは、例えば、図２３に示したように、２つのメモリ回路１２，１３を有していてもよい。このとき、コントローラ２０およびドライバ３０は、例えば、２つのメモリ回路１２，１３のうち一方のメモリ回路（例えばメモリ回路１２）に、現フレームの信号電圧Ｖｓｉｇをサンプリングさせ、それにより得られた電圧を保持させてもよい。さらに、コントローラ２０およびドライバ３０は、例えば、２つのメモリ回路１２，１３のうち他方のメモリ回路（例えばメモリ回路１３）に、前フレームの信号電圧Ｖｓｉｇのサンプリングによって得られた電圧を保持させるとともに、保持させた電圧をコンパレータＣｏｍｐの正入力端子に出力させてもよい。このようにした場合には、コントローラ２０およびドライバ３０は、例えば、１フレーム期間中に、各画素１１に、現フレームの信号電圧Ｖｓｉｇをサンプリングさせつつ、前フレームの信号電圧Ｖｓｉｇに基づく複数回の発光をさせることができる。

メモリ回路１２は、例えば、保持容量Ｃｓ１と、保持容量Ｃｓ１に並列接続された２つのスイッチングトランジスタＴｒ３，Ｔｒ４とを有している。スイッチングトランジスタＴｒ３は、データ線Ｓｉｇと保持容量Ｃｓ１の一端とに接続されている。スイッチングトランジスタＴｒ４は、コンパレータＣｏｍｐの正入力端子と保持容量Ｃｓ１の一端とに接続されている。

メモリ回路１３は、例えば、保持容量Ｃｓ２と、保持容量Ｃｓ２に並列接続された２つのスイッチングトランジスタＴｒ５，Ｔｒ６とを有している。スイッチングトランジスタＴｒ５は、データ線Ｓｉｇと保持容量Ｃｓ２の一端とに接続されている。スイッチングトランジスタＴｒ６は、コンパレータＣｏｍｐの正入力端子と保持容量Ｃｓ２の一端とに接続されている。

スイッチングトランジスタＴｒ３は、データ線Ｓｉｇの電圧（信号電圧Ｖｓｉｇ）をサンプリングするとともに、サンプリングにより得られた電圧（入力電圧Ｖｉｎ）を保持容量Ｃｓ１に書き込む。スイッチングトランジスタＴｒ４は、コンパレータＣｏｍｐの正入力端子に対する信号電圧Ｖｓｉｇの印加を制御する。具体的には、スイッチングトランジスタＴｒ４は、保持容量Ｃｓ１に保持された電圧（入力電圧Ｖｉｎ）をコンパレータＣｏｍｐの正入力端子に書き込む。

スイッチングトランジスタＴｒ５は、データ線Ｓｉｇの電圧（信号電圧Ｖｓｉｇ）をサンプリングするとともに、サンプリングにより得られた電圧（入力電圧Ｖｉｎ）を保持容量Ｃｓ２に書き込む。スイッチングトランジスタＴｒ６は、コンパレータＣｏｍｐの正入力端子に対する信号電圧Ｖｓｉｇの印加を制御する。具体的には、スイッチングトランジスタＴｒ６は、保持容量Ｃｓ２に保持された電圧（入力電圧Ｖｉｎ）をコンパレータＣｏｍｐの正入力端子に書き込む。

保持容量Ｃｓ１，Ｃｓ２は、コンパレータＣｏｍｐの正入力端子の電圧（入力電圧Ｖｉｎ）を保持するものである。保持容量Ｃｓ１，Ｃｓ２は、所定の期間中にコンパレータＣｏｍｐの正入力端子の電圧（入力電圧Ｖｉｎ）を一定に保持する役割を有する。

図２４は、図２の画素を備えた表示パネル１０での発光の経時変化の一例を表したものである。図２４から、表示パネル１０全体が発光しているときに、表示パネル１０に表示された画像には、Ｎフレーム目の画像の一部と、Ｎ＋１フレーム目の画像の一部とが混在していることがわかる。そのため、表示パネル１０に表示された画像において、Ｎフレーム目の画像の一部と、Ｎ＋１フレーム目の画像の一部との境界が目だってしまう可能性がある。

一方、本変形例では、コントローラ２０およびドライバ３０が、例えば、図２５、図２６に示したように、１フレーム期間中に、２つのメモリ回路１２，１３のうち一方のメモリ回路（例えばメモリ回路１２）に、現フレーム（Ｎフレーム）の信号電圧Ｖｓｉｇのサンプリングをさせつつ、２つのメモリ回路１２，１３のうち他方のメモリ回路（例えばメモリ回路１３）に保持させた電圧（前フレーム（ｎ−１フレーム）の信号電圧Ｖｓｉｇ）に基づく複数回の発光を各画素１１のＬＥＤ１１Ｂにさせる。

図２５には、１フレーム期間に渡ってサンプリングが行われている様子が例示されている。図２６には、１フレーム期間の前半にサンプリングが行われている様子が例示されている。図２５，図２６の上段部分には、本変形例に係る表示パネル１０での発光の経時変化の一例が示されている。図２５、図２６の中段部分には、メモリ回路１２に保持されている信号電圧Ｖｓｉｇの経時変化の一例が示されている。図２５，図２６の下段部分には、メモリ回路１３に保持されている信号電圧Ｖｓｉｇの経時変化の一例が示されている。

図２５、図２６のメモリ回路１２では、Ｎフレーム目のフレーム期間において、スイッチングトランジスタＴｒ３によって、現フレーム（Ｎフレーム）の信号電圧Ｖｓｉｇのサンプリングが行われ、Ｎ＋１フレーム目のフレーム期間において、前フレーム（Ｎフレーム）の信号電圧ＶｓｉｇがスイッチングトランジスタＴｒ４を介してコンパレータＣｏｍｐの正入力端子に出力される。一方、図２５、図２６のメモリ回路１３では、Ｎフレーム目のフレーム期間において、前フレーム（Ｎ−１フレーム）の信号電圧ＶｓｉｇがスイッチングトランジスタＴｒ６を介してコンパレータＣｏｍｐの正入力端子に出力され、Ｎ＋１フレーム目のフレーム期間において、スイッチングトランジスタＴｒ５によって、現フレーム（Ｎ＋１フレーム）の信号電圧Ｖｓｉｇのサンプリングが行われる。

なお、例えば、図２７に示したように、本変形例に係る表示パネル１０において、フレームレートを、図２５、図２６のフレームレート（例えば１２０Ｈｚ）の倍のフレームレート（例えば２４０Ｈｚ）で１フレーム分のサンプリングおよび発光が行われてもよい。

図２７には、１フレーム期間に渡ってサンプリングが行われている様子が例示されている。図２７の上段部分には、本変形例に係る表示パネル１０における発光の経時変化の一例が示されている。図２７の中段部分には、メモリ回路１２に保持されている信号電圧Ｖｓｉｇの経時変化の一例が示されている。図２７の下段部分には、メモリ回路１３に保持されている信号電圧Ｖｓｉｇの経時変化の一例が示されている。

図２７のメモリ回路１２では、Ｎフレーム目のフレーム期間において、スイッチングトランジスタＴｒ３によって、現フレーム（Ｎフレーム）の信号電圧Ｖｓｉｇのサンプリングが行われ、Ｎ＋１フレーム目のフレーム期間において、前フレーム（Ｎフレーム）の信号電圧ＶｓｉｇがスイッチングトランジスタＴｒ４を介してコンパレータＣｏｍｐの正入力端子に出力される。さらに、図２７のメモリ回路１２では、Ｎ＋２フレーム目のフレーム期間において、スイッチングトランジスタＴｒ３によって、現フレーム（Ｎ＋２フレーム）の信号電圧Ｖｓｉｇのサンプリングが行われ、Ｎ＋３フレーム目のフレーム期間において、前フレーム（Ｎ＋２フレーム）の信号電圧ＶｓｉｇがスイッチングトランジスタＴｒ４を介してコンパレータＣｏｍｐの正入力端子に出力される。

一方、図２７のメモリ回路１３では、Ｎフレーム目のフレーム期間において、前フレーム（Ｎ−１フレーム）の信号電圧ＶｓｉｇがスイッチングトランジスタＴｒ６を介してコンパレータＣｏｍｐの正入力端子に出力され、Ｎ＋１フレーム目のフレーム期間において、スイッチングトランジスタＴｒ５によって、現フレーム（Ｎ＋１フレーム）の信号電圧Ｖｓｉｇのサンプリングが行われる。さらに、図２７のメモリ回路１２では、Ｎ＋２フレーム目のフレーム期間において、前フレーム（Ｎ＋１フレーム）の信号電圧ＶｓｉｇがスイッチングトランジスタＴｒ６を介してコンパレータＣｏｍｐの正入力端子に出力され、Ｎ＋３フレーム目のフレーム期間において、スイッチングトランジスタＴｒ５によって、現フレーム（Ｎ＋３フレーム）の信号電圧Ｖｓｉｇのサンプリングが行われる。

このように、本変形例では、１フレーム期間において、現フレームの画像情報（例えば、映像信号Ｄｉｎに応じた電圧値の信号電圧Ｖｓｉｇ）が各画素１１でサンプリングされつつ、各画素１１に保持された前フレームの画像情報（例えば、映像信号Ｄｉｎに応じた電圧値の信号電圧Ｖｓｉｇ）に対応する複数回の発光が行われる。これにより、表示パネル１０全体が発光しているときに、表示パネル１０に表示された画像に、Ｎフレーム目の画像の一部と、Ｎ＋１フレーム目の画像の一部とが混在することがない。従って、表示パネル１０が、例えば、図１５に示したように、複数のセル１０Ｂで構成されたタイリングディスプレイとなっている場合であっても、横スクロール動画に歪みが生じるのを防止することができる。

また、本変形例では、信号電圧Ｖｓｉｇのサンプリングと、表示パネル１０の発光とが互いに異なるメモリ回路１２，１３で行われる。これにより、これらが同じメモリ回路で行われている場合と比べて、サンプリング周期を容易に短くすることができる。従って、フレームレートを２４０Ｈｚなどのハイレートにした場合には、動画特性が大幅に向上し、本変形例に係る表示装置１をＶＲ（バーチャルリアリティ）に完全に対応させることができる。

なお、本変形例において、コントローラ２０およびドライバ３０が、例えば、図２８に示したように、各画素１１に信号電圧Ｖｓｉｇのサンプリングをさせている最中にも、表示パネル１０での発光を行わせてもよい。このとき、例えば、表示パネル１０での発光が行われている時にグラウンド電位が揺れ難くなっていることが望ましい。また、例えば、２つのメモリ回路１２，１３がグラウンドとは異なる固定電圧線であって、かつグラウンド電位よりも揺れ難くなっている電圧線に接続されていてもよい。また、コントローラ２０およびドライバ３０が、例えば、信号電圧Ｖｓｉｇのサンプリング時と、表示パネル１０の発光時に、グラウンドや、固定電圧線に、同程度のノイズを印加して、輝度ずれの発生を抑えるようにしてもよい。

このように、サンプリング時にも表示パネル１０での発光が行われることにより、以下に示したような様々な要求に応えることが可能となる。
（１）フレームレートを倍速（２４０Ｈｚ）にすること（図２８）
（２）信号電圧Ｖｓｉｇのサンプリングレートを落とすこと（図２９）
（３）ＬＥＤ１１Ｂに流す電流を下げて消費電力を下げること
（４）連続発光により表示パネル１０の発光輝度を上げること

以上、実施の形態およびその変形例、ならびにそれらの適用例および応用例を挙げて本開示を説明したが、本開示はこれらの実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。

また、例えば、本開示は以下のような構成を取ることができる。
（１）
複数の画素を有する表示パネルに対して、アクティブＰＷＭ駆動方式で１フレーム期間中に１つの前記画素に対して多数回発光をさせる駆動信号を出力する出力部を備えた
駆動装置。
（２）
前記出力部は、前記駆動信号として、前記表示パネルに対して発光を略等間隔で行わせる信号を出力する
（１）に記載の駆動装置。
（３）
前記出力部は、前記駆動信号として、１フレーム期間中の少なくとも一部の期間で、映像信号に対応する信号書き込みと、発光とを前記表示パネルに対して交互に行わせる信号を出力する
（１）または（２）に記載の駆動装置。
（４）
前記出力部は、前記駆動信号として、以下の式を満たす信号を出力する
（２）に記載の駆動装置。
ΔＴＥｍｉｎ＞４×ΔＴｅ
ΔＴｄ≦２×ΔＴｅ
ΔＴＥｍｉｎ：ＣＭＯＳセンサの最小露光期間
ΔＴｅ：発光周期
ΔＴｄ：ＣＭＯＳセンサにおける最初のラインの露光開始時から最終のラインの露光開始時までの期間
（５）
前記出力部は、前記駆動信号として、以下の式を満たす信号を出力する
（２）に記載の駆動装置。
ΔＴｄ／１００≦ΔＴｅ
ΔＴｄ：ＣＭＯＳセンサにおける最初のラインの露光開始時から最終のラインの露光開始時までの期間
ΔＴｅ：発光周期
（６）
前記出力部は、前記駆動信号として、相対的に低階調の前記画素における発光回数を、 相対的に高階調の前記画素における発光回数より少なくする信号を出力する
（１）ないし（５）のいずれか１つに記載の駆動装置。
（７）
前記出力部は、前記駆動信号として、低階調の前記画素における複数の発光期間において、１または複数の発光期間を、他の１または複数の発光期間より長くする信号を出力する
（１）ないし（６）のいずれか１つに記載の駆動装置。
（８）
前記出力部は、前記駆動信号として、１フレーム期間中の１つの前記画素に対する発光期間の合計が階調の大きさに応じて指数関数で変化するような信号を出力する
（１）ないし（７）のいずれか１つに記載の駆動装置。
（９）
前記出力部は、前記駆動信号として、第１画素列もしくは第２画素列の各前記画素を画素行ごとに走査し、その後に、前記第１画素列および前記第２画素列のうち未走査の画素列の各前記画素を画素行ごとに走査する信号を出力する
（１）ないし（８）のいずれか１つに記載の駆動装置。
（１０）
前記出力部は、前記駆動信号として、第１画素列もしくは第２画素列の各前記画素の画素行ごとの走査を最上ライン側から中央ライン側に向かって順番に行うと同時に、最下ライン側から中央ライン側に向かって順番に行い、その後、前記第１画素列および前記第２画素列のうち未走査の画素列の各前記画素の画素行ごとの走査を中央ライン側から前記最上ライン側に向かって順番に行うと同時に、中央ライン側から前記最上ライン側に向かって順番に行う信号を出力する
（１）ないし（９）のいずれか１つに記載の駆動装置。
（１１）
前記出力部は、前記駆動信号として、最初の走査対象である画素列をフレームごとに入れ換えた信号を出力する
（１０）に記載の駆動装置。
（１２）
前記出力部は、前記駆動信号として、１または複数の画素行を飛ばしながら各前記画素を画素行ごとに走査し、未走査の画素行が無くなるまで繰り返し、１または複数の画素行を飛ばしながら各前記画素を画素行ごとに走査する信号を出力する
（１）に記載の駆動装置。
（１３）
前記出力部は、前記駆動信号として、第１画素行もしくは第２画素行の各前記画素の画素行ごとの走査を最上ライン側から最下ライン側に向かって順番に行い、その後に、前記第１画素行および前記第２画素行の各前記画素のうち未走査の各前記画素の画素行ごとの走査を最上ライン側から最下ライン側に向かって順番に行う信号を出力する
（１２）に記載の駆動装置。
（１４）
前記出力部は、前記駆動信号として、最初の走査対象である画素列をフレームごとに入れ換えた信号を出力する
（１３）に記載の駆動装置。
（１５）
前記出力部は、前記駆動信号として、第１画素行もしくは第２画素行の各前記画素の画素行ごとの走査を最上ライン側から中央ライン側に向かって順番に行うと同時に、最下ライン側から中央ライン側に向かって順番に行い、その後、前記第１画素行および前記第２画素行の各前記画素のうち未走査の各前記画素の画素行ごとの走査を中央ライン側から最上ライン側に向かって順番に行うと同時に、中央ライン側から最下ライン側に向かって順番に行う信号を出力する
（１２）に記載の駆動装置。
（１６）
前記出力部は、前記駆動信号として、最初の走査対象である画素列をフレームごとに入れ換えた信号を出力する
（１５）に記載の駆動装置。
（１７）
複数の画素を有する表示パネルと、
前記表示パネルに対して、アクティブＰＷＭ駆動方式で１フレーム期間中に１つの前記画素に対して多数回発光をさせる駆動信号を出力する駆動装置と
を備えた表示装置。
（１８）
前記表示パネルは、次フレームの画像情報を各前記画素で保持しながら、現フレームの画像情報に対応する発光を行えるように構成されている
（１７）に記載の表示装置。
（１９）
各前記画素は、複数のメモリ回路を有し、
前記駆動装置は、前記複数のメモリ回路のうち少なくとも１つである１または複数の第１メモリ回路に、現フレームの信号電圧のサンプリングによって得られた電圧を保持させ、前記複数のメモリ回路のうち、前記１または複数の第１メモリ回路とは異なる１または複数の第２メモリ回路に、前フレームの信号電圧のサンプリングによって得られた電圧を保持させる
（１８）に記載の表示装置。
（２０）
各前記メモリ回路は、保持容量と、前記保持容量に並列接続された２つのスイッチングトランジスタとを有し、
前記２つのスイッチングトランジスタのうち一方は、前記現フレームの信号電圧のサンプリングを行い、
前記２つのスイッチングトランジスタのうち他方は、保持された前記前フレームの信号電圧の出力を行う
（１８）に記載の表示装置。

本出願は、日本国特許庁において２０１７年３月６日に出願された日本特許出願番号第２０１７−０４１９６５号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。

当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (20)

1. 複数の画素を有する表示パネルに対して、アクティブＰＷＭ駆動方式で１フレーム期間中に１つの前記画素に対して多数回発光をさせる駆動信号を出力する出力部を備えた
   駆動装置。
2. 前記出力部は、前記駆動信号として、前記表示パネルに対して発光を略等間隔で行わせる信号を出力する
   請求項１に記載の駆動装置。
3. 前記出力部は、前記駆動信号として、１フレーム期間中の少なくとも一部の期間で、映像信号に対応する信号書き込みと、発光とを前記表示パネルに対して交互に行わせる信号を出力する
   請求項１に記載の駆動装置。
4. 前記出力部は、前記駆動信号として、以下の式を満たす信号を出力する
   請求項２に記載の駆動装置。
   ΔＴＥｍｉｎ＞４×ΔＴｅ
   ΔＴｄ≦２×ΔＴｅ
   ΔＴＥｍｉｎ：ＣＭＯＳセンサの最小露光期間
   ΔＴｅ：発光周期
   ΔＴｄ：ＣＭＯＳセンサにおける最初のラインの露光開始時から最終のラインの露光開始時までの期間
5. 前記出力部は、前記駆動信号として、以下の式を満たす信号を出力する
   請求項２に記載の駆動装置。
   ΔＴｄ／１００≦ΔＴｅ
   ΔＴｄ：ＣＭＯＳセンサにおける最初のラインの露光開始時から最終のラインの露光開始時までの期間
   ΔＴｅ：発光周期
6. 前記出力部は、前記駆動信号として、相対的に低階調の前記画素における発光回数を、相対的に高階調の前記画素における発光回数より少なくする信号を出力する
   請求項１に記載の駆動装置。
7. 前記出力部は、前記駆動信号として、低階調の前記画素における複数の発光期間において、１または複数の発光期間を、他の１または複数の発光期間より長くする信号を出力する
   請求項１に記載の駆動装置。
8. 前記出力部は、前記駆動信号として、１フレーム期間中の１つの前記画素に対する発光期間の合計が階調の大きさに応じて指数関数で変化するような信号を出力する
   請求項１に記載の駆動装置。
9. 前記出力部は、前記駆動信号として、第１画素列もしくは第２画素列の各前記画素を画素行ごとに走査し、その後に、前記第１画素列および前記第２画素列のうち未走査の画素列の各前記画素を画素行ごとに走査する信号を出力する
   請求項１に記載の駆動装置。
10. 前記出力部は、前記駆動信号として、第１画素列もしくは第２画素列の各前記画素の画素行ごとの走査を最上ライン側から中央ライン側に向かって順番に行うと同時に、最下ライン側から中央ライン側に向かって順番に行い、その後、前記第１画素列および前記第２画素列のうち未走査の画素列の各前記画素の画素行ごとの走査を中央ライン側から最上ライン側に向かって順番に行うと同時に、中央ライン側から最上ライン側に向かって順番に行う信号を出力する
    請求項１に記載の駆動装置。
11. 前記出力部は、前記駆動信号として、最初の走査対象である画素列をフレームごとに入れ換えた信号を出力する
    請求項１０に記載の駆動装置。
12. 前記出力部は、前記駆動信号として、１または複数の画素行を飛ばしながら各前記画素を画素行ごとに走査し、未走査の画素行が無くなるまで繰り返し、１または複数の画素行を飛ばしながら各前記画素を画素行ごとに走査する信号を出力する
    請求項１に記載の駆動装置。
13. 前記出力部は、前記駆動信号として、第１画素行もしくは第２画素行の各前記画素の画素行ごとの走査を最上ライン側から最下ライン側に向かって順番に行い、その後に、前記第１画素行および前記第２画素行の各前記画素のうち未走査の各前記画素の画素行ごとの走査を最上ライン側から最下ライン側に向かって順番に行う信号を出力する
    請求項１２に記載の駆動装置。
14. 前記出力部は、前記駆動信号として、最初の走査対象である画素列をフレームごとに入れ換えた信号を出力する
    請求項１３に記載の駆動装置。
15. 前記出力部は、前記駆動信号として、第１画素行もしくは第２画素行の各前記画素の画素行ごとの走査を最上ライン側から中央ライン側に向かって順番に行うと同時に、最下ライン側から中央ライン側に向かって順番に行い、その後、前記第１画素行および前記第２画素行の各前記画素のうち未走査の各前記画素の画素行ごとの走査を中央ライン側から最上ライン側に向かって順番に行うと同時に、中央ライン側から最下ライン側に向かって順番に行う信号を出力する
    請求項１２に記載の駆動装置。
16. 前記出力部は、前記駆動信号として、最初の走査対象である画素列をフレームごとに入れ換えた信号を出力する
    請求項１５に記載の駆動装置。
17. 複数の画素を有する表示パネルと、
    前記表示パネルに対して、アクティブＰＷＭ駆動方式で１フレーム期間中に１つの前記画素に対して多数回発光をさせる駆動信号を出力する駆動装置と
    を備えた表示装置。
18. 前記表示パネルは、次フレームの画像情報を各前記画素で保持しながら、現フレームの画像情報に対応する発光を行えるように構成されている
    請求項１７に記載の表示装置。
19. 各前記画素は、複数のメモリ回路を有し、
    前記駆動装置は、前記複数のメモリ回路のうち少なくとも１つである１または複数の第１メモリ回路に、現フレームの信号電圧のサンプリングによって得られた電圧を保持させ、前記複数のメモリ回路のうち、前記１または複数の第１メモリ回路とは異なる１または複数の第２メモリ回路に、前フレームの信号電圧のサンプリングによって得られた電圧を保持させる
    請求項１８に記載の表示装置。
20. 各前記メモリ回路は、保持容量と、前記保持容量に並列接続された２つのスイッチングトランジスタとを有し、
    前記２つのスイッチングトランジスタのうち一方は、前記現フレームの信号電圧のサンプリングを行い、
    前記２つのスイッチングトランジスタのうち他方は、保持された前記前フレームの信号電圧の出力を行う
    請求項１８に記載の表示装置。