JPWO2018164105A1 - 駆動装置および表示装置 - Google Patents

駆動装置および表示装置 Download PDF

Info

Publication number
JPWO2018164105A1
JPWO2018164105A1 JP2018008524A JP2019504594A JPWO2018164105A1 JP WO2018164105 A1 JPWO2018164105 A1 JP WO2018164105A1 JP 2018008524 A JP2018008524 A JP 2018008524A JP 2019504594 A JP2019504594 A JP 2019504594A JP WO2018164105 A1 JPWO2018164105 A1 JP WO2018164105A1
Authority
JP
Japan
Prior art keywords
signal
pixel
drive
line
pixel row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018008524A
Other languages
English (en)
Inventor
高明 杉山
高明 杉山
菊地 健
健 菊地
淳 安田
淳 安田
寛和 今井
寛和 今井
宏 飛田
宏 飛田
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2017041965 priority Critical
Priority to JP2017041965 priority
Application filed by ソニーセミコンダクタソリューションズ株式会社, ソニー株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to PCT/JP2018/008524 priority patent/WO2018164105A1/ja
Publication of JPWO2018164105A1 publication Critical patent/JPWO2018164105A1/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2014Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/66Transforming electric information into light information
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0814Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0216Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0259Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0266Reduction of sub-frame artefacts
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of H01L27/00 - H01L49/00 and H01L51/00, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of H01L27/00 - H01L49/00 and H01L51/00, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Abstract

本開示の一実施形態に係る表示装置は、複数の画素を有する表示パネルと、表示パネルに対して、アクティブPWM駆動方式で1フレーム期間中に1つの画素に対して多数回発光をさせる駆動信号を出力する駆動装置とを備えている。

Description

本開示は、駆動装置および表示装置に関する。

近年、軽量で薄型のディスプレイとして、微細なLED(Light Emitting Diode:発光ダイオード)を表示画素に用いたLEDディスプレイが注目を集めている。LEDディスプレイでは、見る角度によってコントラストや色合いが変化する視野角依存性が少なく、色を変化させる場合の反応速度が速いといった特徴がある(特許文献1参照)。

特開2015−092529号公報

ところで、LEDディスプレイをカメラで撮影した場合に、撮影により得られた画像に帯状の輝度ムラが生じてしまうことがある。従って、カメラで撮影した場合に、撮影により得られた画像に帯状の輝度ムラが生じるのを抑制することの可能な駆動装置およびそれを備えた表示装置を提供することが望ましい。

本開示の一実施形態に係る駆動装置は、複数の画素を有する表示パネルに対して、アクティブPWM駆動方式で1フレーム期間中に1つの画素に対して多数回発光をさせる駆動信号を出力する出力部を備えている。

本開示の一実施形態に係る表示装置は、複数の画素を有する表示パネルと、表示パネルに対して、アクティブPWM駆動方式で1フレーム期間中に1つの画素に対して多数回発光をさせる駆動信号を出力する駆動装置とを備えている。

本開示の一実施形態に係る駆動装置および表示装置では、表示パネルに対して、アクティブPWM駆動方式で1フレーム期間中に1つの画素に対して多数回発光をさせる駆動信号が出力される。これにより、アクティブPWM駆動方式で駆動される表示パネルにおいて、1つの画素が1フレーム期間中に多数回発光するので、当該表示装置をカメラで撮影した場合に、各画素での発光を露光期間中に捕捉することができる。

本開示の一実施形態に係る駆動装置および表示装置によれば、表示装置をカメラで撮影した場合に、各画素での発光を露光期間中に捕捉することができるようにしたので、カメラでの撮影により得られた画像に帯状の輝度ムラが生じるのを抑制することができる。なお、本開示の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。

本開示の一実施形態に係る表示装置の概略構成例を表す図である。 図1の画素の回路構成の一例を表す図である。 図1の各画素へ入力される信号の電圧波形の一例と、図1の各画素で生成される信号の電圧波形および電流波形の一例とを表す図である。 図1の表示パネルでの発光の経時変化の一例を表す図である。 図1の表示パネルでの発光の経時変化の一例を表す図である。 図1の表示パネルでの発光の経時変化の一例と、カメラの露光期間が短いときのカメラの露光の経時変化の一例とを表す図である。 図1の表示パネルでの発光の経時変化の一例と、カメラの露光期間が短いときのカメラの露光の経時変化の一例とを表す図である。 図1の表示パネルでの発光の経時変化の一例と、カメラの露光期間が長いときのカメラの露光の経時変化の一例とを表す図である。 図1の表示パネルでの発光の経時変化の一例と、カメラの露光の経時変化の一例とを表す図である。 比較例に係る表示パネルでの発光の経時変化の一例と、カメラの露光期間が短いときのカメラの露光の経時変化の一例とを表す図である。 比較例に係る表示パネルでの発光の経時変化の一例と、カメラの露光期間が長いときのカメラの露光の経時変化の一例とを表す図である。 図1の各画素へ入力される信号の電圧波形の一変形例と、図1の各画素で生成される信号の電圧波形および電流波形の一変形例とを表す図である。 図12の鋸信号の波形の一部と、信号電圧の大きさに対応する出力電流とを拡大して表す図である。 図13の鋸信号が画素回路へ入力されるときのガンマ関数の一例を表す図である。 図1の表示パネルの構成の一変形例を表す図である。 ギザギザの縞が画像に生じている様子を表す図である。 表示パネルの複数の画素の走査手順の一例を表す図である。 表示パネルの複数の画素の走査手順の一例を表す図である。 図18の走査方法を用いたときの画像の様子を表す図である。 表示パネルの複数の画素の走査手順の一例を表す図である。 表示パネルの複数の画素の走査手順の一例を表す図である。 図20の走査方法を用いたときの画像の様子を表す図である。 図21の走査方法を用いたときの画像の様子を表す図である。 図1の画素の回路構成の一変形例を表す図である。 図2の画素を備えた表示パネルでの発光の経時変化の一例を表す図である。 図23の画素を備えた表示パネルでの発光の経時変化の一例と、メモリ回路に保持される電圧の一例を表す図である。 図23の画素を備えた表示パネルでの発光の経時変化の一例と、メモリ回路に保持される電圧の一例を表す図である。 図23の画素を備えた表示パネルでの発光の経時変化の一例と、メモリ回路に保持される電圧の一例を表す図である。 図23の画素を備えた表示パネルでの発光の経時変化の一例と、メモリ回路に保持される電圧の一例を表す図である。 図23の画素を備えた表示パネルでの発光の経時変化の一例と、メモリ回路に保持される電圧の一例を表す図である。

以下、本開示を実施するための形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。

<実施の形態>
[構成]
図1は、本開示の一実施の形態に係る表示装置1の概略構成の一例を斜視的に表したものである。本実施の形態の表示装置1は、いわゆるLEDディスプレイと呼ばれるものであり、表示画素としてLEDが用いられたものである。この表示装置1は、例えば、図1に示したように、表示パネル10と、表示パネル10を駆動するコントローラ20およびドライバ30とを備えている。ドライバ30は、例えば、表示パネル10の外縁部分に実装されている。ドライバ30は、ソースドライバ31およびゲートドライバ32を有している。コントローラ20およびドライバ30は、外部から入力された映像信号Dinおよび同期信号Tinに基づいて、表示パネル10を駆動する。コントローラ20およびドライバ30が、本開示の「出力部」「駆動装置」の一具体例に相当する。

(表示パネル10)
表示パネル10は、複数の画素11が表示パネル10の画素領域全面に渡って行列状に配置されたものである。画素領域は、表示パネル10において映像表示が行われる領域(表示領域)に相当する。表示パネル10は、コントローラ20およびドライバ30によって各画素11がアクティブPWM(Pulse Width Modulation)駆動されることにより、外部から入力された映像信号Dinおよび同期信号Tinに基づく映像を表示領域に表示する。

図2は、各画素11の回路構成の一例を表したものである。図3は、各画素11へ入力される信号の電圧波形の一例と、各画素11で生成される信号の電圧波形および電流波形の一例とを表したものである。表示パネル10は、例えば、行方向に延在する複数のゲート線Gateおよび複数の鋸電圧線Sawと、列方向に延在する複数のデータ線Sigおよび複数の電源線Srcとを有している。データ線Sigとゲート線Gateとの交差部分に対応して画素11が設けられている。各データ線Sigは、ソースドライバ31の出力端に接続されている。各ゲート線Gateは、ゲートドライバ32の出力端に接続されている。各鋸電圧線Sawおよび各電源線Srcは、コントローラ20の出力端に接続されている。

各データ線Sigは、映像信号Dinに応じた電圧値の信号電圧Vsigがソースドライバ31によって入力される配線である。映像信号Dinに応じた電圧値の信号電圧Vsigは、例えば、LED11Bの発光輝度を制御する信号である。複数のデータ線Sigは、例えば、表示パネル10の発光色数に対応した種類の配線からなる。表示パネル10が3色の発光色を有する場合には、複数のデータ線Sigは、例えば、複数のデータ線Sig(SigR)と、複数のデータ線Sig(SigG)と、複数のデータ線Sig(SigB)とを含む。各データ線Sig(SigR)は、赤色の映像信号Dinに応じた電圧値の信号電圧Vsigがソースドライバ31によって入力される配線である。各データ線Sig(SigG)は、緑色の映像信号Dinに応じた電圧値の信号電圧Vsigがソースドライバ31によって入力される配線である。各データ線Sig(SigB)は、青色の映像信号Dinに応じた電圧値の信号電圧Vsigがソースドライバ31によって入力される配線である。表示パネル10の発光色は、3色に限られず、4色以上であってもよいし、単色であってもよい。

各ゲート線Gateは、LED11Bを選択する選択パルスP1がゲートドライバ32によって入力される配線である。LED11Bを選択する選択パルスP1は、例えば、データ線Sigに入力された信号電圧Vsigのサンプリングを開始するとともに、サンプリングされた信号の電圧(入力電圧Vin)をコンパレータCompの正入力端子に入力させる信号である。信号電圧Vsigは、映像信号Dinの階調に対応する電圧値を有している。複数のゲート線Gateが、例えば、1画素行ごとに1つずつ割り当てられる。信号電圧Vsigがサンプリングされたときには、入力電圧Vinは、信号電圧Vsigの波高値(例えば、Vsig2)となり、次のサンプリング時まで電圧値(例えばVsig2)を維持する。

各鋸電圧線Sawは、例えば、鋸状の波形を有する信号(鋸電圧Vsaw)がコントローラ20によって入力される配線である。鋸電圧Vsawは、入力電圧Vinと対比される信号である。鋸電圧Vsawは、例えば、鋸電圧Vsawの波高値が、入力電圧Vinの波高値よりも低くなっている期間だけ、LED11Bに入力させる出力電流パルスP3を生成するための信号である。1つの鋸電圧線Sawが、例えば、1画素行ごとに割り当てられる。鋸電圧Vsawは、例えば、1フレーム期間ΔF中の発光回数と同じ数の鋸信号Sを1フレーム期間ΔF中に有している。各鋸信号Sは、上凸状の指数関数で表される曲線で立ち下り、上凸状の指数関数で表される曲線で立ち上がる鋸パルスを含んでいる。各鋸信号Sにおいて、鋸パルスは、電圧の負側に突出したパルス形状となっている。各鋸信号Sにおいて、鋸パルスの下限値は、信号電圧Vsigの下限値よりも大きな値となっており、信号電圧Vsigの上限値よりも小さな値となっている。

各電源線Srcは、LED11Bに対して供給する駆動電流がコントローラ20によって入力される配線である。1つの電源線Srcが、例えば、1画素列ごとに割り当てられる。各電源線Srcおよび各グラウンド線GNDは、固定の電圧がコントローラ20によって入力される配線である。各グラウンド線GNDには、グラウンド電位が入力される。

各画素11は、画素回路11Aと、LED11Bとを有している。画素回路11Aは、LED11Bの発光・消光を制御する。画素回路11Aは、後述の信号書き込みによって各画素11に書き込まれた電圧(入力電圧Vin)を保持する機能を有している。画素回路11Aは、さらに、保持した電圧の大きさに応じた幅の出力電流パルスP3をLED11Bに出力する機能を有している。画素回路11Aは、例えば、駆動トランジスタTr1、書込トランジスタTr2、保持容量Cs、コンパレータCompおよび電流源Iを含んで構成されている。

書込トランジスタTr2は、コンパレータCompの正入力端子に対する信号電圧Vsigの印加を制御する。具体的には、書込トランジスタTr2は、データ線Sigの電圧(信号電圧Vsig)をサンプリングするとともに、サンプリングにより得られた電圧(入力電圧Vin)をコンパレータCompの正入力端子に書き込む。保持容量Csは、コンパレータCompの正入力端子の電圧(入力電圧Vin)を保持するものである。保持容量Csは、所定の期間中にコンパレータCompの正入力端子の電圧(入力電圧Vin)を一定に保持する役割を有する。

コンパレータCompは、駆動トランジスタTr1のオンオフを制御する。つまり、コンパレータCompは、LED11Bの発光・消光を制御する。コンパレータCompは、正入力端子に印加される電圧(入力電圧Vin)と、負入力端子に印加される電圧(鋸電圧Vsaw)との差分(=Vin−Vsaw)が正の値となるときに、正側電源端子に印加されている電圧Vddを出力端子に出力する。コンパレータCompは、電圧Vddを出力端子に出力する際には、波高値が電圧Vddとなるパルス(出力電圧パルスP2)を出力端子に出力する。コンパレータCompは、さらに、差分(=Vin−Vsaw)が負の値となるときに、負側電源端子に印加されている電圧Vssを出力端子に出力する。つまり、コンパレータCompは、2値(Vdd,Vss)の電圧を含む電圧(出力電圧Vg)を駆動トランジスタTr1のゲートに出力する。電圧Vddは、駆動トランジスタTr1の閾値電圧よりも大きな値となっている。電圧Vssは、駆動トランジスタTr1の閾値電圧よりも小さな値となっている。なお、画素回路11Aは、上述の回路に対して各種容量やトランジスタを付加した回路構成となっていてもよいし、上述の回路構成とは異なる回路構成となっていてもよい。

駆動トランジスタTr1は、電流源IおよびLED11Bに直列に接続されている。駆動トランジスタTr1は、LED11Bを駆動する。駆動トランジスタTr1は、コンパレータCompの出力(出力電圧Vg)に応じてLED11Bに流れる電流を制御する。駆動トランジスタTr1は、出力電圧Vgとして電圧Vddがゲートに入力されるとオンし、電流源Iからの電流をLED11Bに出力する。駆動トランジスタTr1は、電流源Iからの電流をLED11Bに出力する際には、波高値が電流源Iによって決定される所定の電流値となるパルス(出力電流パルスP3)をLED11Bに出力する。以下では、駆動トランジスタTr1から出力電流パルスP3が出力されている期間を発光期間ΔTLと称する。駆動トランジスタTr1は、出力電圧Vgとして電圧Vssがゲートに入力されるとオフし、LED11Bへの電流出力を停止する。

書込トランジスタTr2のゲートは、ゲート線Gateに接続されている。書込トランジスタTr2のソースまたはドレインがデータ線Sigに接続されている。書込トランジスタTr2のソースおよびドレインのうちデータ線Sigに未接続の端子がコンパレータCompの正入力端子および保持容量Csの一端に接続されている。保持容量Csの他端は、グラウンド線GNDに接続されている。コンパレータCompの負入力端子は、鋸電圧線Sawに接続されている。コンパレータCompの出力端子は、駆動トランジスタTr1のゲートに接続されている。駆動トランジスタTr1のソースまたはドレインが電流源Iを介して電源線Srcに接続されている。駆動トランジスタTr1のソースおよびドレインのうち電源線Srcに未接続の端子がLED11Bの一端に接続されている。LED11Bの他端は、グラウンド線GNDに接続されている。

(ドライバ30)
次に、ドライバ30について説明する。

図4、図5は、表示パネル10での信号書き込みと発光の経時変化の一例を表したものである。図4には、表示パネル10での信号書き込みが1フレーム期間ΔFに渡っている様子が例示されている。図5には、表示パネル10での信号書き込みが1フレーム期間ΔFの一部の期間(前半)で終了している様子が例示されている。

図4、図5において、Iout1〜Ioutnは、n本の画素行の各々において生成された出力電流Ioutを指している。出力電流Iout1〜Ioutnにおける各出力電流パルスP3の期間がLED11Bの発光期間ΔTLに対応している。図4,図5において、発光期間ΔTLの末尾のmは、1フレーム期間ΔF中の発光回数がm回であることを指している。図4,図5において、書き込み期間ΔTWの末尾のnは、1フレーム期間ΔF中の書き込み回数がn回であることを指している。図4,図5において、ΔTeは、表示パネル10の発光周期を指している。発光周期ΔTeは、鋸電圧Vsawにおける複数の鋸信号Sの発生周期に対応している。図4には、表示パネル10において、複数画素行分の書き込み期間ΔTWと、全画素行における発光期間ΔTLとが経時的に交互に並んでいる様子が示されている。また、図5には、1フレーム期間の一部の期間(前半)では、表示パネル10において、複数画素行分の書き込み期間ΔTWと、全画素行における発光期間ΔTLとが経時的に交互に並んでおり、1フレーム期間の後半では、全画素行における複数の発光期間ΔTLが周期的に並んでいる様子が示されている。

ドライバ30は、上述したように、ソースドライバ31およびゲートドライバ32を有している。なお、ドライバ30が表示パネル10に出力する信号(信号電圧Vsig,ゲート電圧Vgate,鋸電圧Vsaw)が、本開示の「駆動信号」の一具体例に相当する。

ソースドライバ31は、ゲートドライバ32によって選択された画素行の各画素11に対して、選択された各画素11に対応する信号電圧Vsigを、各データ線Sigを介して印加する。ソースドライバ31は、コントローラ20から供給される映像制御信号および同期制御信号(後述)に基づいて作動し、信号電圧Vsigを1ライン分ずつ、各データ線Sigを介して表示パネル10にパラレルに出力する。ソースドライバ31は、各画素行がゲートドライバ32によって選択されるごとに(つまり、後述の書き込み期間ΔTWごとに)、選択された画素行の各画素11に対して、選択された各画素11に対応する信号電圧Vsigを印加する。

ゲートドライバ32は、各画素11を行単位で順次選択する。具体的には、ゲートドライバ32は、コントローラ20から供給される同期制御信号(後述)に基づいて作動し、各画素11を所定の順番で(例えば線順次に)走査するゲート電圧Vgateを、各ゲート線Gateを介して表示パネル10に出力する。ゲートドライバ32は、例えば、複数のゲート線Gateに対してゲート線Gateごとに、波高値がVonの選択パルスP1を印加する。選択パルスP1は、信号電圧Vsigを書き込む対象である画素11を選択
するためのパルスである。選択パルスP1は、波高値がVonのパルスであり、ゲート電圧Vgateにおいて、選択パルスP1以外の箇所の波高値は、Voffである。以下では、ゲートドライバ32からゲート電圧Vgateが出力されている期間を書き込み期間ΔTWと称する。

ゲートドライバ32は、各選択パルスP1を、発光期間ΔTLを避けながら、表示パネル10に出力する。ゲートドライバ32は、例えば、発光期間ΔTLの手前の期間に、複数画素行分の複数の選択パルスP1を表示パネル10に出力し、その後、発光期間ΔTLが始まり、そして終了したら、引き続き、続きの複数画素行分の複数の選択パルスP1を表示パネル10に出力する。このように、本実施の形態では、書き込み期間ΔTWと発光期間ΔTLとが互いに重なり合う期間がない。なお、図5においては、ゲートドライバ32は、ゲートドライバ32による選択パルスP1の出力を、1フレーム期間ΔFの一部の期間(前半)に完了させる。

(コントローラ20)
次に、コントローラ20について説明する。コントローラ20は、例えば、外部から入力されたデジタルの映像信号Dinに基づいて映像制御信号を生成する。コントローラ20は、例えば、映像信号Dinに基づいて生成した映像制御信号をソースドライバ31に出力する。コントローラ20は、例えば、外部から入力された同期信号Tinに応じて(同期して)、ソースドライバ31およびゲートドライバ32に対して同期制御信号を出力する。

コントローラ20は、さらに、例えば、各画素11に対して、鋸電圧Vsawを、各鋸電圧線Sawを介して印加する。コントローラ20は、例えば、所定の数の鋸信号Sを1フレーム期間ΔF中に、各画素11に印加する。コントローラ20は、例えば、複数の鋸信号Sを、各画素11に時間的に略等間隔で印加する。コントローラ20は、例えば、各鋸信号Sを、各画素11に一斉に(同時に)印加する。

図6、図7は、表示パネル10での発光の経時変化の一例と、カメラの露光期間が短いときのカメラの露光の経時変化の一例とを表したものである。図6には、表示パネル10での信号書き込みが1フレーム期間ΔFに渡っている様子が例示されている。図7には、表示パネル10での信号書き込みが1フレーム期間ΔFの一部の期間(前半)で終了している様子が例示されている。図8は、表示パネル10での発光の経時変化の一例と、カメラの露光期間が長いときのカメラの露光の経時変化の一例とを表したものである。図6〜図8には、表示パネル10に映像が表示されているときに、表示されている映像をカメラで撮影したときの、表示パネル10の発光タイミングと、カメラの露光タイミングとの一例が示されている。

図6〜図8において、カメラの露光は、ローリングシャッター方式となっている。ローリングシャッター方式とは、カメラのセンサ素子において、1画素行ごとに上部から順に露光が開始される方式を指している。ローリングシャッター方式は、通常、CMOS(Complementary Metal Oxide Semiconductor)センサに用いられる方式である。図6〜図8において、ΔTE1〜ΔTEkは、CMOSセンサにおけるk本の画素行の各々の露光期間を指している。露光期間ΔTEkの末尾のkは、CMOSセンサにおける画素行の数がk本であることを指している。図6〜図8において、ΔTEは、ΔTE1〜ΔTEkの総称である。図6〜図8において、ΔTdは、CMOSセンサにおける最初のラインの露光開始時から最終のラインの露光開始時までの期間である。

コントローラ20およびドライバ30は、例えば、図3、図6〜図8に示したように、表示パネル10に対して、アクティブPWM駆動方式で1フレーム期間ΔF中に1つの画素11に対して多数回(複数回)発光をさせる駆動信号を出力する。コントローラ20およびドライバ30は、例えば、図3、図6〜図8に示したように、駆動信号として、複数画素行分の映像信号Dinに対応する信号書き込み(複数画素行分の書き込み期間ΔTW)と、全画素行における発光(発光期間ΔTL)とを交互に行わせる信号を出力する。コントローラ20およびドライバ30は、例えば、図3、図6〜図8に示したように、駆動信号として、発光を略等間隔で行わせる信号を出力する。

コントローラ20およびドライバ30は、例えば、図6〜図8に示したように、駆動信号として、以下の式(1),式(2)を満たす信号を出力する。
ΔTEmin>4×ΔTe…式(1)
ΔTd≦2×ΔTe…式(2)
ΔTEmin:CMOSセンサの最小露光期間
ΔTe:発光周期
ΔTd:CMOSセンサにおける最初のラインの露光開始時から最終のラインの露光開始時までの期間

コントローラ20およびドライバ30は、例えば、図6〜図8に示したように、駆動信号として、以下の式(3)を満たす信号を出力してもよい。
(ΔTd/k)×(k/100)=ΔTd/100≦ΔTe…式(3)

CMOSセンサの最小露光時間ΔTEminが、表示パネル10の発光周期ΔTeの4倍以上の長さとなっており、かつ露光スライド期間ΔTdが発光期間ΔTeの2倍以下となっているとする。この場合(つまり、図9に示したように、最初のラインの露光開始から最終のラインの露光終了までの間(ΔTEtotal)に6回以上発光する場合)には、カメラがシャッターを切った時間により、最高のシャッタースピードであっても、各ラインの露光期間に含まれる発光期間ΔTLの数の相違がせいぜい1程度となる。ここで、最小露光時間ΔTEminが発光周期ΔTeの5倍程度となっており、かつ露光スライド期間ΔTdが発光周期ΔTeとほぼ同じ長さとなっている場合には、露光量の変化は、発光回数1回分以下となるので、20%以下となる。これは、通常のディスプレイのムラ規格程度のムラであり、写真の品位を大きく損ねることのない程度の相違である。

また、露光スライド期間ΔTdをCMOSセンサの読み出しライン数(画素行の数k)で割ることにより得られる値は、おおよそ、ローリングシャッター方式のカメラにおけるラインディレイに相当する。ラインディレイは、おおよそ、1ライン当たりの読み出し時間に相当する。ラインディレイにk/100を掛けることにより得られる値が、ΔTe以下である場合、画像において100ラインに1回以下の頻度で、縞模様があらわれることになる。縞模様があらわれる頻度が上述程度の頻度である場合、画像を有効視野で見ているとすると、縦角が10度程度となるので、1度あたりの縞模様の数が10本となる。このとき、目の感度では、この縞模様をほとんど認識することができない。従って、写真の品位を大きく損ねることがない。

[効果]
次に、本実施の形態の表示装置1の効果について、比較例と対比して説明する。

図10は、比較例に係る表示パネルでの発光の経時変化の一例と、カメラの露光期間が短いときのカメラの露光の経時変化の一例とを表したものである。図11は、比較例に表示パネル10での発光の経時変化の一例と、カメラの露光期間が長いときのカメラの露光の経時変化の一例とを表したものである。比較例に係る表示パネルでは、1フレーム期間ΔF中に、書き込み期間ΔTWと、発光期間ΔTLとが1回ずつ設けられている。このとき、比較例に係る表示パネルを、ローリングシャッター方式のカメラで撮影したとき、一部のラインの露光期間(例えば、図10の露光期間ΔTE1)において、発光を捉えることができないことがある。このとき、撮像画像において、発光を捉えることができなかったラインに対応する箇所に黒いスジが発生する。仮に、比較例に係る表示パネルにおいて、1フレーム期間ΔF中に、書き込み期間ΔTWと、発光期間ΔTLとが1回ずつ設けられている場合に、一部のラインの露光期間(例えば、図11の露光期間ΔTE1,ΔTEk)において、2フレーム期間ΔF分の発光(つまり、2回の発光)を捉えることができないことがある。このときであっても、撮像画像において、2フレーム期間ΔF分の発光(つまり、2回の発光)を捉えることができなかったラインに対応する箇所に暗いスジが発生する。

一方、本実施の形態では、表示パネル10に対して、アクティブPWM駆動方式で1フレーム期間ΔF中に1つの画素11に対して多数回発光をさせる駆動信号が出力される。これにより、アクティブPWM駆動方式で駆動される表示パネル10において、1つの画素11が1フレーム期間ΔF中に多数回発光するので、当該表示装置1をカメラで撮影した場合に、各画素11での発光を露光期間ΔTE中に捕捉することができる。その結果、カメラでの撮影により得られた画像に帯状の輝度ムラが生じるのを抑制することができる。

また、本実施の形態では、駆動信号として、1フレーム期間ΔF中の少なくとも一部の期間で、映像信号Dinに対応する信号書き込み(複数の書き込み期間ΔTW)と、発光(発光期間ΔTL)とを表示パネル10に対して交互に行わせる信号が出力される。これにより、書き込み期間ΔTWとして、まとまった長い期間を1フレーム期間ΔF中に設ける必要がないので、1フレーム期間ΔF中の発光期間ΔTLの合計期間を長く取ることができる。その結果、帯状の輝度ムラが抑えられた、高輝度の表示装置1を実現することができる。

また、本実施の形態では、駆動信号として、表示パネル10に対して発光を略等間隔で行わせる信号が出力される。これにより、カメラでの撮影により得られた画像に帯状の輝度ムラが生じた場合であっても、輝度ムラを目立たなくすることができる。

また、本実施の形態において、駆動信号として、上記の式(1),式(2)を満たす信号が出力される場合には、写真の品位を大きく損ねることのない程度の帯ムラに抑えることができる。その結果、帯状の輝度ムラが抑えられた、高輝度の表示装置1を実現することができる。

また、本実施の形態において、駆動信号として、上記の式(3)を満たす信号が出力される場合には、写真の品位を大きく損ねることのない程度の帯ムラに抑えることができる。その結果、帯状の輝度ムラが抑えられた、高輝度の表示装置1を実現することができる。

<変形例>
次に、上記実施の形態の表示装置1の変形例について説明する。

[変形例A]
図12は、各画素11へ入力される信号の電圧波形の一変形例と、各画素11で生成される信号の電圧波形および電流波形の一変形例とを表したものである。図13(a)は、図10の鋸信号Sの波形の一部(図11中で破線で囲んだ箇所)を拡大して表したものである。図13(b),図13(c),図13(d)は、信号電圧Vsigの大きさに応じて生成される出力電流Ioutの波形を拡大して表したものである。

本変形例では、コントローラ20およびドライバ30は、各グループに含まれる複数の鋸信号S(S0,S1,S2,S3)の下限値を互いに異ならせている。例えば、各グループに含まれる複数の鋸信号S(S0,S1,S2,S3)において、各鋸信号S(S0,S1,S2,S3)の下限値が、鋸信号S(S0)、鋸信号S(S1)、鋸信号S(S2)、鋸信号S(S3)の順に低くなっている。本変形例において、各グループに含まれる複数の鋸信号S(S0,S1,S2,S3)の一部(例えば2つ)だけ、鋸信号Sの下限値が互いに等しくなっていてもよい。

これにより、コントローラ20およびドライバ30は、駆動信号における鋸信号Sの下限値を調整することで、相対的に低階調の画素11における発光回数を、相対的に高階調の画素11における発光回数より少なくする信号を表示パネル10に出力することができる。これにより、階調によらず発光回数を一定とした場合と比べて、低階調における発光輝度を低くすることができる。その結果、映像品位を向上させることができる。

本変形例において、例えば、図12、図13に示したように、鋸電圧Vsawにおいて、1フレーム期間ΔF中に含まれる複数の鋸信号Sを複数のグループに分けたときに、各グループに含まれる複数の鋸信号S(S0,S1,S2,S3)のうち、少なくとも1つの鋸信号S(S0)の幅を、他の鋸信号S(S1,S2,S3)の幅よりも広げてもよい。なお、鋸信号S(S0,S1,S2,S3)は、これらが属するグループ内において、鋸信号S(S0)、鋸信号S(S1)、鋸信号S(S2)、鋸信号S(S3)の順に並んでいる。

このようにした場合には、コントローラ20およびドライバ30は、低階調の画素11に対して印加される複数の出力電流パルスP3において、幅が相対的に広い鋸信号Sに対応する1または複数の出力電流パルスP3の幅を、幅が相対的に狭い鋸信号Sに対応する1または複数の出力電流パルスP3の幅(つまり発光期間ΔTLの長さ)よりも長くする信号を表示パネル10に出力することができる。つまり、コントローラ20およびドライバ30は、低階調の画素11における複数の発光期間ΔTLにおいて、幅が相対的に広い鋸信号Sに対応する1または複数の発光期間ΔTLを、幅が相対的に狭い鋸信号Sに対応する1または複数の発光期間ΔTLよりも長くする信号を表示パネル10に出力することができる。コントローラ20およびドライバ30は、例えば、1フレーム期間ΔF中に含まれる複数の発光期間ΔTLを複数のグループに分けたときに、各グループに含まれる複数の発光期間ΔTLのうち、少なくとも1つを除く1つ以上の発光期間ΔTLの幅を、他の発光期間ΔTLの幅よりも広げることができる。これにより、階調を変化させる途中で、発光回数が変わったとしても、1フレーム期間ΔF中の発光期間ΔTLの合計値を、滑らかに変化させることができる。

さらに、コントローラ20およびドライバ30は、例えば、各グループに含まれる複数の鋸信号S(S0,S1,S2,S3)の下端部分の幅を、目の識別感度比(例えば、その下端部分の階調における、1フレーム期間ΔF中の発光期間ΔTLの合計値の1%)よりも小さくすることが好ましい。このようにした場合には、階調を変化させる途中で、発光回数が変わったとしても、1階調の変化が目の識別感度比よりも小さくなるので、輝度変化の不連続性をなくすことができる。

本変形例において、コントローラ20およびドライバ30は、駆動信号として、1フレーム期間ΔF中の1つの画素11に対する発光期間の合計が階調の大きさに応じて指数関数で変化するような信号を表示パネル10に出力することが好ましい。各グループに含まれる複数の鋸信号S(S0,S1,S2,S3)のガンマ関数が、例えば、図14に示したように、各グループに含まれる複数の鋸信号S(S0,S1,S2,S3)のガンマ関数の合計が指数関数で表されるような特性を有していることが好ましい。このようにした場合には、特に、後述のタイリングディスプレイにおいて、互いに隣接するセル間で輝度差が生じたときに、どの階調でも輝度の変化率を一定にしながら輝度調整を行うことができる。

[変形例B]
上記実施の形態およびその変形例において、表示パネル10が、例えば、図15に示したように、複数のセル10Bで構成されたタイリングディスプレイであってもよい。各セル10Bは、例えば、共通の支持基板10Aによって支持されている。各セル10Bは、例えば、上記実施の形態の表示パネルと同一の構成要素を有している。このとき、本変形例では、ドライバ30はセル10Bごとに1つずつ設けられており、コントローラ20は、複数のセル10Bがあたかも1つの表示パネルであるものとして、各ドライバ30を制御する。

このように、本変形例では、表示パネル10がタイリングディスプレイとなっている。この場合、横スクロールする縦線をカメラで追いながら表示パネル10を撮影している最中に、コントローラ20およびドライバ30が各セル10Bを同時に線順次駆動すると、実像中の縦線が、人間の目には、例えば、図16に示したようなギザギザの縦線になってしまう。

一方、本変形例では、コントローラ20およびドライバ30が、例えば、図17、図18に示したように、駆動信号として、偶数列もしくは奇数列の各画素11を画素行ごとに走査し、その後に、偶数列および奇数列の各画素のうち未走査の各画素11を画素行ごとに走査する信号を出力する。なお、図17、図18において、太い枠は、選択された画素11を示しており、グレーカラーの箇所は、既に選択のなされた画素11を指している。

具体的には、コントローラ20およびドライバ30が、例えば、図17に示したように、偶数列もしくは奇数列の各画素11の画素行ごとの走査を最上ライン側から最下ライン側に向かって順番に行い、その後、偶数列および奇数列の各画素11のうち未走査の各画素11の画素行ごとの走査を最上ライン側から最下ライン側に向かって順番に行う。また、コントローラ20およびドライバ30が、例えば、図18に示したように、複数の画素11を上半分と下半分に分け、上半分において、偶数列もしくは奇数列の各画素11の画素行ごとの走査を最上ライン側から中央ライン側に向かって順番に行うと同時に、下半分において、偶数列もしくは奇数列の各画素11の画素行ごとの走査を最下ライン側から中央ライン側に向かって順番に行う。その後、コントローラ20およびドライバ30が、例えば、図18に示したように、上半分において、偶数列および奇数列の各画素11のうち未走査の各画素11の画素行ごとの走査を中央ライン側から最上ライン側に向かって順番に行うと同時に、下半分において、偶数列および奇数列の各画素のうち未走査の各画素11の画素行ごとの走査を中央ライン側から最下ライン側に向かって順番に行う。

この場合、横スクロール動画では、書き込み順が早い領域から後の領域に向かって縦線は動きに遅れが生じるため、偶数列は映像の中心部分が遅れるように歪み、奇数列は映像の上下部分が遅れるように歪む。このとき、人間の目にはこれらが重なったように見え、例えば、図19に示したように、部分的にボケ幅が異なる動画ボケのように見える。しかし、実像中の縦線が、人間の目には、図16に示したようなギザギザの縦線にはならない。従って、実像中の縦線が人間の目には図16に示したようなギザギザの縦線になるのを抑制することができる。

なお、本変形例において、コントローラ20およびドライバ30が、例えば、駆動信号として、第1画素列もしくは第2画素列の各画素11を画素行ごとに走査し、その後に、第1画素列および第2画素列のうち未走査の画素列の各画素11を画素行ごとに走査する信号を出力してもよい。このようにした場合であっても、実像中の縦線が人間の目には図16に示したようなギザギザの縦線になるのを抑制することができる。

また、本変形例において、コントローラ20およびドライバ30が、例えば、駆動信号として、第1画素列もしくは第2画素列の各画素11の画素行ごとの走査を最上ライン側から中央ライン側に向かって順番に行うと同時に、第1画素列もしくは第2画素列の各画素11の画素行ごとの走査を最下ライン側から中央ライン側に向かって順番に行い、その後に、第1画素列および第2画素列のうち未走査の画素列の各画素11の画素行ごとの走査を中央ライン側から最上ライン側に向かって順番に行うと同時に、第1画素列および第2画素列のうち未走査の画素列の各画素11の画素行ごとの走査を中央ライン側から最上ライン側に向かって順番に行う信号を出力してもよい。このようにした場合であっても、実像中の縦線が人間の目には図16に示したようなギザギザの縦線になるのを抑制することができる。

また、本変形例において、コントローラ20およびドライバ30が、例えば、駆動信号として、最初の走査対象である画素列(偶数画素列もしくは奇数画素列)をフレームごとに入れ換えた信号を出力してもよい。例えば、図17、図18では、最初の走査対象である画素列が奇数画素列であるので、コントローラ20およびドライバ30は、例えば、次のフレームにおいて、最初の走査対象である画素列を偶数画素列にした駆動信号を出力してもよい。このようにした場合には、実像中の縦線が人間の目には図16に示したようなギザギザの縦線になるのをより一層、抑制することができる。

また、本変形例では、コントローラ20およびドライバ30が、例えば、図20、図21に示したように、駆動信号として、偶数行もしくは奇数行の各画素11を画素行ごとに走査し、その後に、偶数行および奇数行の各画素11のうち未走査の各画素11を画素行ごとに走査する信号を出力する。なお、図20、図21において、太い枠は、選択された画素11を示しており、グレーカラーの箇所は、既に選択のなされた画素11を指している。

具体的には、コントローラ20およびドライバ30が、例えば、図20に示したように、偶数行もしくは奇数行の各画素11の画素行ごとの走査を最上ライン側から最下ライン側に向かって順番に行い、その後に、偶数行および奇数行の各画素11のうち未走査の各画素11の画素行ごとの走査を最上ライン側から最下ライン側に向かって順番に行う。また、コントローラ20およびドライバ30が、例えば、図21に示したように、複数の画素11を上半分と下半分に分け、上半分において、偶数行もしくは奇数行の各画素11の画素行ごとの走査を最上ライン側から中央ライン側に向かって順番に行うと同時に、下半分において、偶数行もしくは奇数行の各画素11の画素行ごとの走査を最下ライン側から中央ライン側に向かって順番に行う。その後、コントローラ20およびドライバ30が、例えば、図21に示したように、上半分において、偶数行および奇数行の各画素11のうち未走査の各画素11の画素行ごとの走査を中央ライン側から最上ライン側まで順番に行うと同時に、下半分において、偶数列および奇数列の各画素のうち未走査の各画素11の画素行ごとの走査を中央ライン側から最下ライン側まで順番に行う。

図20に示したような走査を行った場合、横スクロール動画では、例えば、図22Aに示したように、ギザギザの振幅の小さな動画ボケのように見える。また、図21に示したような走査を行った場合、横スクロール動画では、例えば、図22Bに示したように、部分的にボケ幅が異なる動画ボケのように見える。しかし、実像中の縦線が、人間の目には図16に示したようなギザギザの振幅の大きな縦線にはならない。従って、実像中の縦線が人間の目には図16に示したようなギザギザの縦線になるのを抑制することができる。

なお、本変形例において、コントローラ20およびドライバ30が、例えば、駆動信号として、第1画素行もしくは第2画素行の各画素11を画素行ごとに走査し、その後に、第1画素行および第2画素行のうち未走査の画素行の各画素11を画素行ごとに走査する信号を出力してもよい。コントローラ20およびドライバ30が、例えば、駆動信号として、1または複数の画素行を飛ばしながら各画素11を画素行ごとに走査し、未走査の画素行が無くなるまで繰り返し、1または複数の画素行を飛ばしながら各画素11を画素行ごとに走査する信号を出力してもよい。このようにした場合であっても、実像中の縦線が人間の目には図16に示したようなギザギザの縦線になるのを抑制することができる。

[変形例C]
上記実施の形態およびその変形例において、表示パネル10が、現フレームの画像情報(例えば、映像信号Dinに応じた電圧値の信号電圧Vsig)を各画素11でサンプリングしながら、前フレームの画像情報(例えば、映像信号Dinに応じた電圧値の信号電圧Vsig)に対応する発光を行えるように構成されていてもよい。

本変形例において、画素回路11Aは、例えば、複数のメモリ回路を有していてもよい。このとき、コントローラ20およびドライバ30は、例えば、複数のメモリ回路のうち少なくとも1つである1または複数の第1メモリ回路に、現フレームの信号電圧Vsigのサンプリングによって得られた電圧を保持させ、複数のメモリ回路のうち、1または複数の第1メモリ回路とは異なる1または複数の第2メモリ回路に、前フレームの信号電圧Vsigのサンプリングによって得られた電圧を保持させてもよい。

本変形例において、画素回路11Aは、例えば、図23に示したように、2つのメモリ回路12,13を有していてもよい。このとき、コントローラ20およびドライバ30は、例えば、2つのメモリ回路12,13のうち一方のメモリ回路(例えばメモリ回路12)に、現フレームの信号電圧Vsigをサンプリングさせ、それにより得られた電圧を保持させてもよい。さらに、コントローラ20およびドライバ30は、例えば、2つのメモリ回路12,13のうち他方のメモリ回路(例えばメモリ回路13)に、前フレームの信号電圧Vsigのサンプリングによって得られた電圧を保持させるとともに、保持させた電圧をコンパレータCompの正入力端子に出力させてもよい。このようにした場合には、コントローラ20およびドライバ30は、例えば、1フレーム期間中に、各画素11に、現フレームの信号電圧Vsigをサンプリングさせつつ、前フレームの信号電圧Vsigに基づく複数回の発光をさせることができる。

メモリ回路12は、例えば、保持容量Cs1と、保持容量Cs1に並列接続された2つのスイッチングトランジスタTr3,Tr4とを有している。スイッチングトランジスタTr3は、データ線Sigと保持容量Cs1の一端とに接続されている。スイッチングトランジスタTr4は、コンパレータCompの正入力端子と保持容量Cs1の一端とに接続されている。

メモリ回路13は、例えば、保持容量Cs2と、保持容量Cs2に並列接続された2つのスイッチングトランジスタTr5,Tr6とを有している。スイッチングトランジスタTr5は、データ線Sigと保持容量Cs2の一端とに接続されている。スイッチングトランジスタTr6は、コンパレータCompの正入力端子と保持容量Cs2の一端とに接続されている。

スイッチングトランジスタTr3は、データ線Sigの電圧(信号電圧Vsig)をサンプリングするとともに、サンプリングにより得られた電圧(入力電圧Vin)を保持容量Cs1に書き込む。スイッチングトランジスタTr4は、コンパレータCompの正入力端子に対する信号電圧Vsigの印加を制御する。具体的には、スイッチングトランジスタTr4は、保持容量Cs1に保持された電圧(入力電圧Vin)をコンパレータCompの正入力端子に書き込む。

スイッチングトランジスタTr5は、データ線Sigの電圧(信号電圧Vsig)をサンプリングするとともに、サンプリングにより得られた電圧(入力電圧Vin)を保持容量Cs2に書き込む。スイッチングトランジスタTr6は、コンパレータCompの正入力端子に対する信号電圧Vsigの印加を制御する。具体的には、スイッチングトランジスタTr6は、保持容量Cs2に保持された電圧(入力電圧Vin)をコンパレータCompの正入力端子に書き込む。

保持容量Cs1,Cs2は、コンパレータCompの正入力端子の電圧(入力電圧Vin)を保持するものである。保持容量Cs1,Cs2は、所定の期間中にコンパレータCompの正入力端子の電圧(入力電圧Vin)を一定に保持する役割を有する。

図24は、図2の画素を備えた表示パネル10での発光の経時変化の一例を表したものである。図24から、表示パネル10全体が発光しているときに、表示パネル10に表示された画像には、Nフレーム目の画像の一部と、N+1フレーム目の画像の一部とが混在していることがわかる。そのため、表示パネル10に表示された画像において、Nフレーム目の画像の一部と、N+1フレーム目の画像の一部との境界が目だってしまう可能性がある。

一方、本変形例では、コントローラ20およびドライバ30が、例えば、図25、図26に示したように、1フレーム期間中に、2つのメモリ回路12,13のうち一方のメモリ回路(例えばメモリ回路12)に、現フレーム(Nフレーム)の信号電圧Vsigのサンプリングをさせつつ、2つのメモリ回路12,13のうち他方のメモリ回路(例えばメモリ回路13)に保持させた電圧(前フレーム(n−1フレーム)の信号電圧Vsig)に基づく複数回の発光を各画素11のLED11Bにさせる。

図25には、1フレーム期間に渡ってサンプリングが行われている様子が例示されている。図26には、1フレーム期間の前半にサンプリングが行われている様子が例示されている。図25,図26の上段部分には、本変形例に係る表示パネル10での発光の経時変化の一例が示されている。図25、図26の中段部分には、メモリ回路12に保持されている信号電圧Vsigの経時変化の一例が示されている。図25,図26の下段部分には、メモリ回路13に保持されている信号電圧Vsigの経時変化の一例が示されている。

図25、図26のメモリ回路12では、Nフレーム目のフレーム期間において、スイッチングトランジスタTr3によって、現フレーム(Nフレーム)の信号電圧Vsigのサンプリングが行われ、N+1フレーム目のフレーム期間において、前フレーム(Nフレーム)の信号電圧VsigがスイッチングトランジスタTr4を介してコンパレータCompの正入力端子に出力される。一方、図25、図26のメモリ回路13では、Nフレーム目のフレーム期間において、前フレーム(N−1フレーム)の信号電圧VsigがスイッチングトランジスタTr6を介してコンパレータCompの正入力端子に出力され、N+1フレーム目のフレーム期間において、スイッチングトランジスタTr5によって、現フレーム(N+1フレーム)の信号電圧Vsigのサンプリングが行われる。

なお、例えば、図27に示したように、本変形例に係る表示パネル10において、フレームレートを、図25、図26のフレームレート(例えば120Hz)の倍のフレームレート(例えば240Hz)で1フレーム分のサンプリングおよび発光が行われてもよい。

図27には、1フレーム期間に渡ってサンプリングが行われている様子が例示されている。図27の上段部分には、本変形例に係る表示パネル10における発光の経時変化の一例が示されている。図27の中段部分には、メモリ回路12に保持されている信号電圧Vsigの経時変化の一例が示されている。図27の下段部分には、メモリ回路13に保持されている信号電圧Vsigの経時変化の一例が示されている。

図27のメモリ回路12では、Nフレーム目のフレーム期間において、スイッチングトランジスタTr3によって、現フレーム(Nフレーム)の信号電圧Vsigのサンプリングが行われ、N+1フレーム目のフレーム期間において、前フレーム(Nフレーム)の信号電圧VsigがスイッチングトランジスタTr4を介してコンパレータCompの正入力端子に出力される。さらに、図27のメモリ回路12では、N+2フレーム目のフレーム期間において、スイッチングトランジスタTr3によって、現フレーム(N+2フレーム)の信号電圧Vsigのサンプリングが行われ、N+3フレーム目のフレーム期間において、前フレーム(N+2フレーム)の信号電圧VsigがスイッチングトランジスタTr4を介してコンパレータCompの正入力端子に出力される。

一方、図27のメモリ回路13では、Nフレーム目のフレーム期間において、前フレーム(N−1フレーム)の信号電圧VsigがスイッチングトランジスタTr6を介してコンパレータCompの正入力端子に出力され、N+1フレーム目のフレーム期間において、スイッチングトランジスタTr5によって、現フレーム(N+1フレーム)の信号電圧Vsigのサンプリングが行われる。さらに、図27のメモリ回路12では、N+2フレーム目のフレーム期間において、前フレーム(N+1フレーム)の信号電圧VsigがスイッチングトランジスタTr6を介してコンパレータCompの正入力端子に出力され、N+3フレーム目のフレーム期間において、スイッチングトランジスタTr5によって、現フレーム(N+3フレーム)の信号電圧Vsigのサンプリングが行われる。

このように、本変形例では、1フレーム期間において、現フレームの画像情報(例えば、映像信号Dinに応じた電圧値の信号電圧Vsig)が各画素11でサンプリングされつつ、各画素11に保持された前フレームの画像情報(例えば、映像信号Dinに応じた電圧値の信号電圧Vsig)に対応する複数回の発光が行われる。これにより、表示パネル10全体が発光しているときに、表示パネル10に表示された画像に、Nフレーム目の画像の一部と、N+1フレーム目の画像の一部とが混在することがない。従って、表示パネル10が、例えば、図15に示したように、複数のセル10Bで構成されたタイリングディスプレイとなっている場合であっても、横スクロール動画に歪みが生じるのを防止することができる。

また、本変形例では、信号電圧Vsigのサンプリングと、表示パネル10の発光とが互いに異なるメモリ回路12,13で行われる。これにより、これらが同じメモリ回路で行われている場合と比べて、サンプリング周期を容易に短くすることができる。従って、フレームレートを240Hzなどのハイレートにした場合には、動画特性が大幅に向上し、本変形例に係る表示装置1をVR(バーチャルリアリティ)に完全に対応させることができる。

なお、本変形例において、コントローラ20およびドライバ30が、例えば、図28に示したように、各画素11に信号電圧Vsigのサンプリングをさせている最中にも、表示パネル10での発光を行わせてもよい。このとき、例えば、表示パネル10での発光が行われている時にグラウンド電位が揺れ難くなっていることが望ましい。また、例えば、2つのメモリ回路12,13がグラウンドとは異なる固定電圧線であって、かつグラウンド電位よりも揺れ難くなっている電圧線に接続されていてもよい。また、コントローラ20およびドライバ30が、例えば、信号電圧Vsigのサンプリング時と、表示パネル10の発光時に、グラウンドや、固定電圧線に、同程度のノイズを印加して、輝度ずれの発生を抑えるようにしてもよい。

このように、サンプリング時にも表示パネル10での発光が行われることにより、以下に示したような様々な要求に応えることが可能となる。
(1)フレームレートを倍速(240Hz)にすること(図28)
(2)信号電圧Vsigのサンプリングレートを落とすこと(図29)
(3)LED11Bに流す電流を下げて消費電力を下げること
(4)連続発光により表示パネル10の発光輝度を上げること

以上、実施の形態およびその変形例、ならびにそれらの適用例および応用例を挙げて本開示を説明したが、本開示はこれらの実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。

また、例えば、本開示は以下のような構成を取ることができる。
(1)
複数の画素を有する表示パネルに対して、アクティブPWM駆動方式で1フレーム期間中に1つの前記画素に対して多数回発光をさせる駆動信号を出力する出力部を備えた
駆動装置。
(2)
前記出力部は、前記駆動信号として、前記表示パネルに対して発光を略等間隔で行わせる信号を出力する
(1)に記載の駆動装置。
(3)
前記出力部は、前記駆動信号として、1フレーム期間中の少なくとも一部の期間で、映像信号に対応する信号書き込みと、発光とを前記表示パネルに対して交互に行わせる信号を出力する
(1)または(2)に記載の駆動装置。
(4)
前記出力部は、前記駆動信号として、以下の式を満たす信号を出力する
(2)に記載の駆動装置。
ΔTEmin>4×ΔTe
ΔTd≦2×ΔTe
ΔTEmin:CMOSセンサの最小露光期間
ΔTe:発光周期
ΔTd:CMOSセンサにおける最初のラインの露光開始時から最終のラインの露光開始時までの期間
(5)
前記出力部は、前記駆動信号として、以下の式を満たす信号を出力する
(2)に記載の駆動装置。
ΔTd/100≦ΔTe
ΔTd:CMOSセンサにおける最初のラインの露光開始時から最終のラインの露光開始時までの期間
ΔTe:発光周期
(6)
前記出力部は、前記駆動信号として、相対的に低階調の前記画素における発光回数を、 相対的に高階調の前記画素における発光回数より少なくする信号を出力する
(1)ないし(5)のいずれか1つに記載の駆動装置。
(7)
前記出力部は、前記駆動信号として、低階調の前記画素における複数の発光期間において、1または複数の発光期間を、他の1または複数の発光期間より長くする信号を出力する
(1)ないし(6)のいずれか1つに記載の駆動装置。
(8)
前記出力部は、前記駆動信号として、1フレーム期間中の1つの前記画素に対する発光期間の合計が階調の大きさに応じて指数関数で変化するような信号を出力する
(1)ないし(7)のいずれか1つに記載の駆動装置。
(9)
前記出力部は、前記駆動信号として、第1画素列もしくは第2画素列の各前記画素を画素行ごとに走査し、その後に、前記第1画素列および前記第2画素列のうち未走査の画素列の各前記画素を画素行ごとに走査する信号を出力する
(1)ないし(8)のいずれか1つに記載の駆動装置。
(10)
前記出力部は、前記駆動信号として、第1画素列もしくは第2画素列の各前記画素の画素行ごとの走査を最上ライン側から中央ライン側に向かって順番に行うと同時に、最下ライン側から中央ライン側に向かって順番に行い、その後、前記第1画素列および前記第2画素列のうち未走査の画素列の各前記画素の画素行ごとの走査を中央ライン側から前記最上ライン側に向かって順番に行うと同時に、中央ライン側から前記最上ライン側に向かって順番に行う信号を出力する
(1)ないし(9)のいずれか1つに記載の駆動装置。
(11)
前記出力部は、前記駆動信号として、最初の走査対象である画素列をフレームごとに入れ換えた信号を出力する
(10)に記載の駆動装置。
(12)
前記出力部は、前記駆動信号として、1または複数の画素行を飛ばしながら各前記画素を画素行ごとに走査し、未走査の画素行が無くなるまで繰り返し、1または複数の画素行を飛ばしながら各前記画素を画素行ごとに走査する信号を出力する
(1)に記載の駆動装置。
(13)
前記出力部は、前記駆動信号として、第1画素行もしくは第2画素行の各前記画素の画素行ごとの走査を最上ライン側から最下ライン側に向かって順番に行い、その後に、前記第1画素行および前記第2画素行の各前記画素のうち未走査の各前記画素の画素行ごとの走査を最上ライン側から最下ライン側に向かって順番に行う信号を出力する
(12)に記載の駆動装置。
(14)
前記出力部は、前記駆動信号として、最初の走査対象である画素列をフレームごとに入れ換えた信号を出力する
(13)に記載の駆動装置。
(15)
前記出力部は、前記駆動信号として、第1画素行もしくは第2画素行の各前記画素の画素行ごとの走査を最上ライン側から中央ライン側に向かって順番に行うと同時に、最下ライン側から中央ライン側に向かって順番に行い、その後、前記第1画素行および前記第2画素行の各前記画素のうち未走査の各前記画素の画素行ごとの走査を中央ライン側から最上ライン側に向かって順番に行うと同時に、中央ライン側から最下ライン側に向かって順番に行う信号を出力する
(12)に記載の駆動装置。
(16)
前記出力部は、前記駆動信号として、最初の走査対象である画素列をフレームごとに入れ換えた信号を出力する
(15)に記載の駆動装置。
(17)
複数の画素を有する表示パネルと、
前記表示パネルに対して、アクティブPWM駆動方式で1フレーム期間中に1つの前記画素に対して多数回発光をさせる駆動信号を出力する駆動装置と
を備えた表示装置。
(18)
前記表示パネルは、次フレームの画像情報を各前記画素で保持しながら、現フレームの画像情報に対応する発光を行えるように構成されている
(17)に記載の表示装置。
(19)
各前記画素は、複数のメモリ回路を有し、
前記駆動装置は、前記複数のメモリ回路のうち少なくとも1つである1または複数の第1メモリ回路に、現フレームの信号電圧のサンプリングによって得られた電圧を保持させ、前記複数のメモリ回路のうち、前記1または複数の第1メモリ回路とは異なる1または複数の第2メモリ回路に、前フレームの信号電圧のサンプリングによって得られた電圧を保持させる
(18)に記載の表示装置。
(20)
各前記メモリ回路は、保持容量と、前記保持容量に並列接続された2つのスイッチングトランジスタとを有し、
前記2つのスイッチングトランジスタのうち一方は、前記現フレームの信号電圧のサンプリングを行い、
前記2つのスイッチングトランジスタのうち他方は、保持された前記前フレームの信号電圧の出力を行う
(18)に記載の表示装置。

本出願は、日本国特許庁において2017年3月6日に出願された日本特許出願番号第2017−041965号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。

当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (20)

  1. 複数の画素を有する表示パネルに対して、アクティブPWM駆動方式で1フレーム期間中に1つの前記画素に対して多数回発光をさせる駆動信号を出力する出力部を備えた
    駆動装置。
  2. 前記出力部は、前記駆動信号として、前記表示パネルに対して発光を略等間隔で行わせる信号を出力する
    請求項1に記載の駆動装置。
  3. 前記出力部は、前記駆動信号として、1フレーム期間中の少なくとも一部の期間で、映像信号に対応する信号書き込みと、発光とを前記表示パネルに対して交互に行わせる信号を出力する
    請求項1に記載の駆動装置。
  4. 前記出力部は、前記駆動信号として、以下の式を満たす信号を出力する
    請求項2に記載の駆動装置。
    ΔTEmin>4×ΔTe
    ΔTd≦2×ΔTe
    ΔTEmin:CMOSセンサの最小露光期間
    ΔTe:発光周期
    ΔTd:CMOSセンサにおける最初のラインの露光開始時から最終のラインの露光開始時までの期間
  5. 前記出力部は、前記駆動信号として、以下の式を満たす信号を出力する
    請求項2に記載の駆動装置。
    ΔTd/100≦ΔTe
    ΔTd:CMOSセンサにおける最初のラインの露光開始時から最終のラインの露光開始時までの期間
    ΔTe:発光周期
  6. 前記出力部は、前記駆動信号として、相対的に低階調の前記画素における発光回数を、相対的に高階調の前記画素における発光回数より少なくする信号を出力する
    請求項1に記載の駆動装置。
  7. 前記出力部は、前記駆動信号として、低階調の前記画素における複数の発光期間において、1または複数の発光期間を、他の1または複数の発光期間より長くする信号を出力する
    請求項1に記載の駆動装置。
  8. 前記出力部は、前記駆動信号として、1フレーム期間中の1つの前記画素に対する発光期間の合計が階調の大きさに応じて指数関数で変化するような信号を出力する
    請求項1に記載の駆動装置。
  9. 前記出力部は、前記駆動信号として、第1画素列もしくは第2画素列の各前記画素を画素行ごとに走査し、その後に、前記第1画素列および前記第2画素列のうち未走査の画素列の各前記画素を画素行ごとに走査する信号を出力する
    請求項1に記載の駆動装置。
  10. 前記出力部は、前記駆動信号として、第1画素列もしくは第2画素列の各前記画素の画素行ごとの走査を最上ライン側から中央ライン側に向かって順番に行うと同時に、最下ライン側から中央ライン側に向かって順番に行い、その後、前記第1画素列および前記第2画素列のうち未走査の画素列の各前記画素の画素行ごとの走査を中央ライン側から最上ライン側に向かって順番に行うと同時に、中央ライン側から最上ライン側に向かって順番に行う信号を出力する
    請求項1に記載の駆動装置。
  11. 前記出力部は、前記駆動信号として、最初の走査対象である画素列をフレームごとに入れ換えた信号を出力する
    請求項10に記載の駆動装置。
  12. 前記出力部は、前記駆動信号として、1または複数の画素行を飛ばしながら各前記画素を画素行ごとに走査し、未走査の画素行が無くなるまで繰り返し、1または複数の画素行を飛ばしながら各前記画素を画素行ごとに走査する信号を出力する
    請求項1に記載の駆動装置。
  13. 前記出力部は、前記駆動信号として、第1画素行もしくは第2画素行の各前記画素の画素行ごとの走査を最上ライン側から最下ライン側に向かって順番に行い、その後に、前記第1画素行および前記第2画素行の各前記画素のうち未走査の各前記画素の画素行ごとの走査を最上ライン側から最下ライン側に向かって順番に行う信号を出力する
    請求項12に記載の駆動装置。
  14. 前記出力部は、前記駆動信号として、最初の走査対象である画素列をフレームごとに入れ換えた信号を出力する
    請求項13に記載の駆動装置。
  15. 前記出力部は、前記駆動信号として、第1画素行もしくは第2画素行の各前記画素の画素行ごとの走査を最上ライン側から中央ライン側に向かって順番に行うと同時に、最下ライン側から中央ライン側に向かって順番に行い、その後、前記第1画素行および前記第2画素行の各前記画素のうち未走査の各前記画素の画素行ごとの走査を中央ライン側から最上ライン側に向かって順番に行うと同時に、中央ライン側から最下ライン側に向かって順番に行う信号を出力する
    請求項12に記載の駆動装置。
  16. 前記出力部は、前記駆動信号として、最初の走査対象である画素列をフレームごとに入れ換えた信号を出力する
    請求項15に記載の駆動装置。
  17. 複数の画素を有する表示パネルと、
    前記表示パネルに対して、アクティブPWM駆動方式で1フレーム期間中に1つの前記画素に対して多数回発光をさせる駆動信号を出力する駆動装置と
    を備えた表示装置。
  18. 前記表示パネルは、次フレームの画像情報を各前記画素で保持しながら、現フレームの画像情報に対応する発光を行えるように構成されている
    請求項17に記載の表示装置。
  19. 各前記画素は、複数のメモリ回路を有し、
    前記駆動装置は、前記複数のメモリ回路のうち少なくとも1つである1または複数の第1メモリ回路に、現フレームの信号電圧のサンプリングによって得られた電圧を保持させ、前記複数のメモリ回路のうち、前記1または複数の第1メモリ回路とは異なる1または複数の第2メモリ回路に、前フレームの信号電圧のサンプリングによって得られた電圧を保持させる
    請求項18に記載の表示装置。
  20. 各前記メモリ回路は、保持容量と、前記保持容量に並列接続された2つのスイッチングトランジスタとを有し、
    前記2つのスイッチングトランジスタのうち一方は、前記現フレームの信号電圧のサンプリングを行い、
    前記2つのスイッチングトランジスタのうち他方は、保持された前記前フレームの信号電圧の出力を行う
    請求項18に記載の表示装置。
JP2018008524A 2017-03-06 2018-03-06 駆動装置および表示装置 Pending JPWO2018164105A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017041965 2017-03-06
JP2017041965 2017-03-06
PCT/JP2018/008524 WO2018164105A1 (ja) 2017-03-06 2018-03-06 駆動装置および表示装置

Publications (1)

Publication Number Publication Date
JPWO2018164105A1 true JPWO2018164105A1 (ja) 2019-12-26

Family

ID=63448617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018008524A Pending JPWO2018164105A1 (ja) 2017-03-06 2018-03-06 駆動装置および表示装置

Country Status (4)

Country Link
JP (1) JPWO2018164105A1 (ja)
CN (1) CN110447062A (ja)
DE (1) DE112018001162T5 (ja)
WO (1) WO2018164105A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020183998A (ja) * 2019-05-07 2020-11-12 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3234131B2 (ja) * 1995-06-23 2001-12-04 株式会社東芝 液晶表示装置
JP2000267066A (ja) * 1999-03-15 2000-09-29 Canon Inc 液晶素子
JP3973471B2 (ja) * 2001-12-14 2007-09-12 三洋電機株式会社 デジタル駆動型表示装置
CN101449314B (zh) * 2006-05-18 2011-08-24 汤姆森特许公司 控制发光元件尤其是有机发光二极管的电路以及控制该电路的方法
JP5346520B2 (ja) * 2008-08-13 2013-11-20 株式会社ジャパンディスプレイ 画像表示装置
JP2015004945A (ja) * 2013-02-04 2015-01-08 ソニー株式会社 表示装置及びその駆動方法、並びに、制御パルス生成装置
US9928781B2 (en) * 2014-01-27 2018-03-27 Joled Inc. Organic EL display device and driving method
US10621917B2 (en) * 2014-12-22 2020-04-14 Sony Corporation Display device, driver circuit, and driving method

Also Published As

Publication number Publication date
DE112018001162T5 (de) 2019-12-05
CN110447062A (zh) 2019-11-12
WO2018164105A1 (ja) 2018-09-13

Similar Documents

Publication Publication Date Title
US10453394B2 (en) Driving system for active-matrix displays
KR20180002786A (ko) 디스플레이 패널에 대한 방출 제어 장치들 및 방법들
US9672769B2 (en) Display apparatus and method of driving the same
US7358935B2 (en) Display device of digital drive type
US7495646B2 (en) Display device having improved drive circuit and method of driving same
CN102024418B (zh) 用于有源矩阵显示器的驱动系统
KR100518294B1 (ko) 전류 구동형 발광 소자를 갖는 표시 장치 및 그 구동 방법
US9142160B2 (en) Display apparatus
US7391398B2 (en) Method and apparatus for displaying halftone in a liquid crystal display
TWI260577B (en) Image display device and color balance adjustment method thereof
US8643581B2 (en) Image processing device, display system, electronic apparatus, and image processing method
JP3922090B2 (ja) 表示装置及び表示制御方法
US8432352B2 (en) Backlight driving circuit and driving method for driving the same
CN101436392B (zh) 驱动液晶显示设备的装置和方法
JP5351169B2 (ja) 制御回路を有するledディスプレイ
KR101091616B1 (ko) 표시장치 및 그 구동방법
JP2004004789A (ja) 電子装置、電子機器、および電子装置の駆動方法
US20080211749A1 (en) Method for Grayscale Rendition in Am-Oled
US7692618B2 (en) Display device and driving method thereof
JP4274070B2 (ja) 表示装置及びその駆動方法
JP4803069B2 (ja) 光源装置および液晶表示装置
JP5058505B2 (ja) 表示装置
JP2005070426A (ja) 電気光学装置、電気光学装置の駆動方法及び電子機器
US7508363B2 (en) Data driver circuit for display device and drive method thereof
JP2004354635A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210120