KR20210048945A - 스트레쳐블 표시 장치 - Google Patents
스트레쳐블 표시 장치 Download PDFInfo
- Publication number
- KR20210048945A KR20210048945A KR1020190133255A KR20190133255A KR20210048945A KR 20210048945 A KR20210048945 A KR 20210048945A KR 1020190133255 A KR1020190133255 A KR 1020190133255A KR 20190133255 A KR20190133255 A KR 20190133255A KR 20210048945 A KR20210048945 A KR 20210048945A
- Authority
- KR
- South Korea
- Prior art keywords
- substrates
- pixel
- disposed
- scan
- pixel substrates
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 691
- 239000000463 material Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 37
- 239000010936 titanium Substances 0.000 claims description 18
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 239000011733 molybdenum Substances 0.000 claims description 7
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 229910052723 transition metal Inorganic materials 0.000 claims description 4
- 150000003624 transition metals Chemical class 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 170
- 239000003990 capacitor Substances 0.000 description 32
- 238000003860 storage Methods 0.000 description 27
- 239000011229 interlayer Substances 0.000 description 21
- 239000010949 copper Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 15
- 239000012790 adhesive layer Substances 0.000 description 14
- 239000013256 coordination polymer Substances 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 238000002310 reflectometry Methods 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 230000009975 flexible effect Effects 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 8
- -1 polydimethylsiloxane Polymers 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 239000004205 dimethyl polysiloxane Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 6
- 239000004810 polytetrafluoroethylene Substances 0.000 description 6
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 229920001971 elastomer Polymers 0.000 description 3
- 239000000806 elastomer Substances 0.000 description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004814 polyurethane Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229920002379 silicone rubber Polymers 0.000 description 3
- 239000004945 silicone rubber Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002042 Silver nanowire Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/1613—Constructional details or arrangements for portable computers
- G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
- G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
- G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
-
- H01L27/32—
-
- H01L51/0097—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/85—Arrangements for extracting light from the devices
- H10K50/856—Arrangements for extracting light from the devices comprising reflective means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
- H10K77/111—Flexible substrates
-
- H01L2251/5338—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/311—Flexible OLED
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/875—Arrangements for extracting light from the devices
- H10K59/878—Arrangements for extracting light from the devices comprising reflective means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명의 일 실시예에 따른 스트레쳐블 표시 장치는, 하부 기판, 하부 기판 상에서 서로 이격되어 배치된 복수의 화소 기판, 복수의 화소 기판 상에 배치된 복수의 제1 전원 배선, 복수의 화소 기판 상에 배치된 복수의 제2 전원 배선, 복수의 화소 기판 상에 배치되고, 복수의 제2 전원 배선과 전기적으로 연결된 복수의 구동 트랜지스터, 및 복수의 화소 기판 상에 배치되고, 복수의 제1 전원 배선과 전기적으로 연결된 애노드 및 복수의 구동 트랜지스터와 전기적으로 연결된 캐소드를 포함하는 복수의 발광 소자를 포함한다. 따라서, 구동 트랜지스터 대신 발광 소자의 애노드가 제1 전원 배선과 직접적으로 연결된 커먼 애노드 구조를 구현하여, 구동 트랜지스터의 게이트-소스 전압(Vgs) 변동을 최소화할 수 있다.
Description
본 발명은 스트레쳐블 표시 장치에 관한 것으로서, 보다 상세하게는 고전위 전원 신호의 전압 강하에 의한 신호 왜곡을 최소화한 스트레쳐블 표시 장치에 관한 것이다.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD)등이 있다.
표시 장치는 컴퓨터의 모니터 및 TV 뿐만 아니라 개인 휴대 기기까지 그 적용 범위가 다양해지고 있으며, 넓은 표시 면적을 가지면서도 감소된 부피 및 무게를 갖는 표시 장치에 대한 연구가 진행되고 있다.
또한, 최근에는 플렉서블(flexible) 소재인 플라스틱 등과 같이 유연성 있는 기판에 표시부, 배선 등을 형성하여, 특정 방향으로 신축이 가능하고 다양한 형상으로 변화가 가능하게 제조되는 스트레쳐블 표시 장치가 차세대 표시 장치로 주목받고 있다.
본 발명이 해결하고자 하는 과제는 전원 신호의 전압 강하에 따른 구동 트랜지스터의 게이트-소스 전압(Vgs) 변동을 최소화할 수 있는 스트레쳐블 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 전원 배선의 저항을 감소시킬 수 있는 스트레쳐블 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 반복적으로 연신되는 연결 배선의 크랙 및 단선에 의한 불량을 최소화한 스트레쳐블 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 연결 배선이 사용자에게 시인되는 것을 최소화한 스트레쳐블 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 반사율을 향상시켜 거울처럼 사용 가능한 미러 스트레쳐블 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치는, 하부 기판, 하부 기판 상에서 서로 이격되어 배치된 복수의 화소 기판, 복수의 화소 기판 상에 배치된 복수의 제1 전원 배선, 복수의 화소 기판 상에 배치된 복수의 제2 전원 배선, 복수의 화소 기판 상에 배치되고, 복수의 제2 전원 배선과 전기적으로 연결된 복수의 구동 트랜지스터, 및 복수의 화소 기판 상에 배치되고, 복수의 제1 전원 배선과 전기적으로 연결된 애노드 및 복수의 구동 트랜지스터와 전기적으로 연결된 캐소드를 포함하는 복수의 발광 소자를 포함한다. 따라서, 구동 트랜지스터 대신 발광 소자의 애노드가 제1 전원 배선과 직접적으로 연결된 커먼 애노드 구조를 구현하여, 구동 트랜지스터의 게이트-소스 전압(Vgs) 변동을 최소화할 수 있다.
본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치는, 서로 이격된 복수의 제1 하부 패턴 및 제1 하부 패턴을 둘러싸고, 제1 하부 패턴보다 낮은 모듈러스를 갖는 제2 하부 패턴을 포함하는 하부 기판, 복수의 제1 하부 패턴 상에 배치되고, 복수의 서브 화소가 정의된 복수의 화소 기판, 복수의 화소 기판 상에 배치되고, 애노드 및 캐소드를 포함하는 복수의 발광 소자, 복수의 화소 기판 상에 배치되고, 캐소드와 전기적으로 연결된 복수의 구동 트랜지스터, 복수의 화소 기판 상에 배치되고, 애노드와 전기적으로 연결된 복수의 제1 전원 배선, 복수의 화소 기판 상에 배치되고, 복수의 구동 트랜지스터와 전기적으로 연결된 복수의 제2 전원 배선, 및 제2 하부 패턴 상에 배치되고, 복수의 화소 기판을 연결하는 복수의 연결 기판을 포함한다. 따라서, 구동 트랜지스터의 소스 전극과 제1 전원 배선을 분리하여, 고전위 전원 신호의 전압 강하에 따른 구동 트랜지스터의 소스 전극의 전위가 왜곡되는 것을 최소화할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 스트레쳐블 표시 장치의 휘도 균일도를 향상시킬 수 있다.
본 발명은 고전위 전원 신호의 변동과 무관하게 구동 트랜지스터의 소스 전극의 전위를 제어할 수 있다.
본 발명은 커먼 애노드(common anode) 구조를 용이하게 구현할 수 있다.
본 발명은 고전위 전원 신호의 전압 강하에 따른 구동 트랜지스터의 게이트-소스 전압(Vgs) 변동을 최소화할 수 있다.
본 발명은 인접한 스캔 배선을 기준 배선으로 사용하여 회로 구조를 간소화할 수 있다.
본 발명은 고전위 전원 배선 또는 저전위 전원 배선을 메쉬 형태로 구성하여, 저항을 낮추고 전압 강하 현상을 최소화할 수 있다.
본 발명은 스트레쳐블 표시 장치의 연신에 따라 함께 연신되는 연결 배선을 메쉬 형태로 연결하여, 연결 배선의 크랙 및 단선으로 인한 불량을 최소화할 수 있다.
본 발명은 특정 색상을 띠는 연결 배선이 사용자에게 시인되는 것을 최소화할 수 있다.
본 발명은 반사율을 높여 미러 스트레쳐블 표시 장치를 구현할 수 있다.
본 발명은 빈 공간을 활용하여 스트레쳐블 표시 장치의 반사율을 높일 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치의 분해 사시도이다.
도 2는 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치의 복수의 서브 화소의 회로도이다.
도 3은 도 2의 회로도에 따른 타이밍 다이어그램이다.
도 4는 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치의 확대 평면도이다.
도 5은 도 4의 하나의 서브 화소에 대한 개략적인 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치의 복수의 서브 화소의 회로도이다.
도 7은 도 6의 회로도에 따른 타이밍 다이어그램이다.
도 8은 본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치의 확대 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 스트레쳐블 표시 장치에 대한 개략적인 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 스트레쳐블 표시 장치의 확대 평면도이다.
도 11은 도 10의 하나의 서브 화소에 대한 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치의 복수의 서브 화소의 회로도이다.
도 3은 도 2의 회로도에 따른 타이밍 다이어그램이다.
도 4는 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치의 확대 평면도이다.
도 5은 도 4의 하나의 서브 화소에 대한 개략적인 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치의 복수의 서브 화소의 회로도이다.
도 7은 도 6의 회로도에 따른 타이밍 다이어그램이다.
도 8은 본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치의 확대 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 스트레쳐블 표시 장치에 대한 개략적인 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 스트레쳐블 표시 장치의 확대 평면도이다.
도 11은 도 10의 하나의 서브 화소에 대한 개략적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
<스트레쳐블 표시 장치>
스트레쳐블 표시 장치는 휘거나 늘어나도 화상 표시가 가능한 표시 장치로 지칭될 수 있다. 스트레쳐블 표시 장치는 종래의 일반적인 표시 장치와 비교하여 높은 플렉서빌리티를 가질 수 있다. 이에, 사용자가 스트레쳐블 표시 장치를 휘게 하거나 늘어나게 하는 등, 사용자의 조작에 따라 스트레쳐블 표시 장치의 형상이 자유롭게 변경될 수 있다. 예를 들어, 사용자가 스트레쳐블 표시 장치의 끝단을 잡고 잡아당기는 경우 스트레쳐블 표시 장치는 사용자의 힘에 의해 늘어날 수 있다. 또는, 사용자가 스트레쳐블 표시 장치를 평평하지 않은 벽면에 배치시키는 경우, 스트레쳐블 표시 장치는 벽면의 표면의 형상을 따라 휘어지도록 배치될 수 있다. 또한, 사용자에 의해 가해지는 힘이 제거되는 경우, 스트레쳐블 표시 장치는 다시 본래의 형태로 되돌아올 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다. 도 1을 참조하면, 스트레쳐블 표시 장치(100)는 하부 기판(110), 복수의 화소 기판(111), 복수의 연결 기판(120), 복수의 외곽 기판(131), COF(140)(Chip on Film), 인쇄 회로 기판(150) 및 상부 기판(US)을 포함한다.
하부 기판(110)은 스트레쳐블 표시 장치(100)의 여러 구성요소들을 지지하고 보호하기 위한 기판이다. 하부 기판(110)은 연성 기판으로서 휘어지거나 늘어날 수 있는 절연 물질로 구성될 수 있다. 예를 들어, 하부 기판(110)은 폴리 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 폴리 우레탄(polyurethane; PU), PTFE(polytetrafluoroethylene) 등의 탄성 중합체(elastomer)로 이루어질 있으며, 이에, 유연한 성질을 가질 수 있다. 그러나, 하부 기판(110)의 재질은 이에 제한되는 것은 아니다.
하부 기판(110)은 연성 기판으로서, 팽창 및 수축이 가역적으로 가능할 수 있다. 또한, 탄성 하부 기판(110)은 탄성 계수(elastic modulus)가 수 MPa 내지 수 백 MPa일 수 있으며, 예를 들어, 0.5 MPa 내지 1 MPa일 수 있다. 또한, 하부 기판(110)은 연신 파괴율이 100% 이상일 수 있다. 여기서, 연신 파괴율이란 연신되는 객체가 파괴되거나 크랙되는 시점에서의 연신율을 의미한다. 하부 기판(110)의 두께는 10um 내지 1mm일 수 있으나, 이에 제한되는 것은 아니다.
한편, 하부 기판(110)은 표시 영역(AA) 및 표시 영역(AA)을 둘러싸는 비표시 영역(NA)을 가질 수 있다.
표시 영역(AA)은 스트레쳐블 표시 장치(100)에서 영상이 표시되는 영역으로서, 표시 소자 및 표시 소자를 구동하기 위한 다양한 구동 소자들이 배치된다. 표시 영역(AA)은 복수의 서브 화소를 포함하는 복수의 화소를 포함한다. 복수의 화소는 표시 영역(AA)에 배치되며, 복수의 표시 소자를 포함한다. 복수의 서브 화소 각각은 다양한 배선과 연결될 수 있다. 예를 들어, 복수의 서브 화소 각각은 게이트 배선, 데이터 배선, 고전위 전원 배선, 저전위 전원 배선, 기준 배선 등과 같은 다양한 배선과 연결될 수 있다.
비표시 영역(NA)은 표시 영역(AA)에 인접한 영역이다. 비표시 영역(NA)은 표시 영역(AA)에 인접하여 표시 영역(AA)을 둘러싸는 영역이다. 비표시 영역(NA)은 영상이 표시되지 않는 영역이며, 배선 및 회로부 등이 형성될 수 있다. 예를 들어, 비표시 영역(NA)에는 복수의 패드가 배치될 수 있으며, 각각의 패드는 표시 영역(AA)의 복수의 서브 화소 각각과 연결될 수 있다.
하부 기판(110) 상에 복수의 화소 기판(111) 및 복수의 외곽 기판(131)이 배치된다. 복수의 화소 기판(111)은 하부 기판(110)의 표시 영역(AA)에 배치될 수 있고, 복수의 외곽 기판(131)은 하부 기판(110)의 비표시 영역(NA)에 배치될 수 있다. 도 1에서는 복수의 외곽 기판(131)이 X축 방향에서 표시 영역(AA)의 일측의 비표시 영역(NA), Y축 방향에서 표시 영역(AA)의 일측의 비표시 영역(NA)에 배치되는 것으로 도시되었으나, 이에 제한되지 않고 비표시 영역(NA)의 임의의 영역에 배치될 수 있다.
복수의 화소 기판(111) 및 복수의 외곽 기판(131)은 강성 기판으로서, 하부 기판(110) 상에 서로 이격되어 각각 독립적으로 배치된다. 즉, 복수의 화소 기판(111) 및 복수의 외곽 기판(131)은 강성 기판 또는 아일랜드 기판으로도 지칭될 수 있다. 복수의 화소 기판(111) 및 복수의 외곽 기판(131)은 하부 기판(110)과 비교하여 강성일 수 있다. 하부 기판(110)은 복수의 화소 기판(111) 및 복수의 외곽 기판(131)보다 연성 특성을 가질 수 있고, 복수의 화소 기판(111) 및 복수의 외곽 기판(131)은 하부 기판(110)보다 강성 특성을 가질 수 있다.
복수의 강성 기판인 복수의 화소 기판(111) 및 복수의 외곽 기판(131) 각각은 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있고, 예를 들어, 폴리이미드(polyimide; PI), 폴리아크릴레이트(polyacrylate), 폴리아세테이트(polyacetate) 등으로 이루어질 수도 있으나, 이에 제한되는 것은 아니고, 다른 물질로 이루어질 수도 있다. 또한, 복수의 화소 기판(111)과 복수의 외곽 기판(131)은 동일한 물질로 이루어질 수도 있으나, 이에 제한되는 것은 아니고, 서로 다른 물질로 이루어질 수도 있다.
복수의 화소 기판(111) 및 복수의 외곽 기판(131)의 모듈러스는 하부 기판(110)의 모듈러스 보다 높을 수 있다. 모듈러스는 기판에 가해지는 응력에 의해 변형되는 비율을 나타내는 탄성 계수로서 모듈러스가 상대적으로 높을 경우 경도가 상대적으로 높을 수 있다. 따라서, 복수의 화소 기판(111) 및 복수의 외곽 기판(131)은 하부 기판(110)과 비교하여 강성을 갖는 복수의 강성 기판일 수 있다. 복수의 화소 기판(111) 및 복수의 외곽 기판(131)의 모듈러스는 하부 기판(110)의 모듈러스보다 1000배 이상 클 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 화소 기판(111)의 탄성 계수(elastic modulus)는 투명도에 따라, 2 GPa 내지 9 GPa일 수 있다. 보다 구체적으로, 화소 기판(111)이 투명할 경우에 탄성 계수가 2 GPa이고, 화소 기판(111)이 불투명할 경우에는 탄성 계수가 9 GPa일 수 있다.
몇몇 실시예에서, 하부 기판(110)은 복수의 제1 하부 패턴 및 제2 하부 패턴을 포함하는 것으로 정의될 수 있다. 복수의 제1 하부 패턴은 하부 기판(110) 중 복수의 화소 기판(111) 및 복수의 외곽 기판(131)과 중첩하는 영역에 배치되고, 제2 하부 패턴은 복수의 화소 기판(111) 및 복수의 외곽 기판(131)이 배치된 영역을 제외한 영역에 배치되거나 스트레쳐블 표시 장치(100) 전체 영역에 배치될 수도 있다.
이때, 복수의 제1 하부 패턴의 모듈러스는 제2 하부 패턴의 모듈러스보다 클 수 있다. 예를 들어, 복수의 제1 하부 패턴은 복수의 화소 기판(111)과 동일한 물질로 이루어질 수 있으며, 제2 하부 패턴은 복수의 화소 기판(111)보다 작은 모듈러스를 갖는 물질로 이루어질 수 있다.
COF(140)는 연성을 가진 베이스 필름(141)에 각종 부품을 배치한 필름으로, 표시 영역(AA)의 복수의 서브 화소(SPX)로 신호를 공급하기 위한 부품이다. COF(140)는 비표시 영역(NA)에 배치된 복수의 패드에 본딩될 수 있다. COF(140)는 패드를 통하여 데이터 전압 등을 표시 영역(AA)의 복수의 서브 화소(SPX) 각각으로 공급할 수 있다. COF(140)는 베이스 필름(141) 및 구동 IC(142)를 포함하고, 이 이외에도 각종 부품이 배치될 수 있다.
베이스 필름(141)은 COF(140)의 구동 IC(142)를 지지하는 층이다. 베이스 필름(141)은 절연 물질로 이루어질 수 있고, 예를 들어, 플렉서빌리티를 갖는 절연 물질로 이루어질 수 있다.
구동 IC(142)는 영상을 표시하기 위한 데이터와 이를 처리하기 위한 구동 신호를 처리하는 부품이다. 도 1에서는 구동 IC(142)가 COF(140) 방식으로 실장되는 것으로 도시하였으나, 구동 IC(142)는 COG(Chip On Glass), TCP (Tape Carrier Package) 등의 방식으로 실장될 수도 있으며, 이에 제한되지 않는다.
도 1에서는 하나의 외곽 기판(131)이 표시 영역(AA)에 배치된 하나의 열의 화소 기판(111)에 대응하도록 표시 영역(AA) 일측의 비표시 영역(NA)에 배치되고, 하나의 외곽 기판(131)에 하나의 COF(140)가 배치되는 것으로 도시되었으나, 이에 제한되는 것은 아니다. 복수의 열의 화소 기판(111)에 대응하도록 하나의 외곽 기판(131) 및 하나의 COF(140)가 배치될 수도 있다.
인쇄 회로 기판(150)에는 IC 칩, 회로부 등과 같은 제어부가 장착될 수 있다. 또한, 인쇄 회로 기판(150)에는 메모리, 프로세서 등도 장착될 수 있다. 인쇄 회로 기판(150)은 표시 소자를 구동하기 위한 신호를 제어부로부터 표시 소자로 전달하는 구성이다. 도 1에서는 하나의 인쇄 회로 기판(150)이 사용되는 것으로 설명되었으나, 인쇄 회로 기판(150)의 개수는 이에 제한되지 않는다.
이하에서는 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)의 서브 화소에 대한 보다 상세한 설명을 위해 도 2 및 도 3을 함께 참조한다.
<서브 화소(SPX)의 구동 회로>
도 2는 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치의 복수의 서브 화소의 회로도이다. 도 3은 도 2의 회로도에 따른 타이밍 다이어그램이다. 도 2에서는 설명의 편의를 위해, 동일한 열에서 N번째 행(RN) 및 N+1번째 행(RN+1)에 배치된 서브 화소(SPX)의 회로도를 도시하였다. 도 2를 참조하면, 복수의 서브 화소(SPX) 각각의 구동 회로는 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 제3 트랜지스터(TR3) 및 스토리지 커패시터(SC)를 포함하고, 구동 회로에 각종 신호를 공급하는 복수의 배선은 복수의 스캔 배선(SL), 복수의 데이터 배선(DL), 복수의 고전위 전원 배선(VDD), 복수의 저전위 전원 배선(VSS) 및 복수의 기준 배선(RL)을 포함한다.
도 2를 참조하면, 복수의 서브 화소(SPX) 각각의 구동 회로에 포함된 제1 트랜지스터(TR1), 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3) 각각은 게이트 전극, 소스 전극 및 드레인 전극을 포함한다. 제1 트랜지스터(TR1), 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)는 P 타입 박막 트랜지스터 또는 N 타입 박막 트랜지스터일 수 있다. 예를 들어, P 타입 박막 트랜지스터는 소스 전극에서 드레인 전극으로 정공(Hole)이 흐르므로, 소스 전극에서 드레인 전극으로 전류가 흐를 수 있다. N 타입 박막 트랜지스터는 소스 전극에서 드레인 전극으로 전자(Electron)가 흐르므로, 드레인 전극에서 소스 전극으로 전류가 흐를 수 있다. 이하에서는 제1 트랜지스터(TR1), 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)가 소스 전극에서 드레인 전극으로 전류가 흐르는 P 타입 박막 트랜지스터인 것으로 가정하여 설명하기로 하나, 이에 제한되지 않는다.
제1 트랜지스터(TR1)는 제1 액티브층, 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함한다. 제1 게이트 전극은 제1 노드(N1)에 연결되고, 제1 소스 전극은 발광 소자(160)의 제1 전극이자 제2 노드(N2)에 연결되며, 제1 드레인 전극은 저전위 전원 배선(VSS)에 연결된다. 이때, 저전위 전원 배선(VSS)으로부터의 저전위 전원 신호는 접지 전압일 수 있다. 제1 트랜지스터(TR1)는 제1 노드(N1)의 전압이 문턱 전압보다 높은 경우 턴 온(Turn-on)되고, 제1 노드(N1)의 전압이 문턱 전압보다 낮은 경우, 턴 오프(Turn-off)될 수 있다. 제1 트랜지스터(TR1)는 발광 소자(160)로 흐르는 전류를 제어할 수 있다. 제1 트랜지스터(TR1)는 구동 트랜지스터로 지칭될 수도 있다.
제2 트랜지스터(TR2)는 제2 액티브층, 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함한다. 제2 게이트 전극은 복수의 스캔 배선(SL) 중 하나의 스캔 배선(SL)에 연결되고, 제2 소스 전극은 복수의 데이터 배선(DL) 중 하나의 데이터 배선(DL)에 연결되며, 제2 드레인 전극은 제1 노드(N1)에 연결된다. 예를 들어, N번째 행(RN)의 서브 화소(SPX)의 제2 게이트 전극은 복수의 스캔 배선(SL) 중 제N 스캔 배선(SLN)에 연결되고, N+1번째 행(RN+1)의 서브 화소(SPX)의 제2 게이트 전극은 복수의 스캔 배선(SL) 중 제N+1 스캔 배선(SLN+1)에 연결될 수 있다.
이때, N번째 행(RN)의 서브 화소(SPX)와 N+1번째 행(RN+1)의 서브 화소(SPX)는 동일한 열에 배치되어 하나의 데이터 배선(DL)과 전기적으로 연결될 수 있다. 이에, N번째 행(RN)의 서브 화소(SPX)의 제2 트랜지스터(TR2)가 턴 온 되는 경우, 데이터 배선(DL)으로 N번째 행(RN)의 서브 화소(SPX)에 입력될 데이터 신호가 전달되고, N+1번째 행의 서브 화소(SPX)의 제2 트랜지스터(TR2)가 턴 온 되는 경우, 데이터 배선(DL)으로 N+1번째 행(RN+1)의 서브 화소(SPX)에 입력될 데이터 신호가 전달될 수 있다.
제2 트랜지스터(TR2)는 스캔 배선(SL)으로부터의 스캔 신호에 기초하여 턴 온 또는 턴 오프 될 수 있다. 제2 트랜지스터(TR2)가 턴 온 된 경우, 데이터 배선(DL)으로부터의 데이터 신호를 제1 노드(N1)에 충전할 수 있다. 제2 트랜지스터(TR2)는 스위칭 트랜지스터로 지칭될 수도 있다.
제3 트랜지스터(TR3)는 제3 액티브층, 제3 게이트 전극, 제3 소스 전극 및 제3 드레인 전극을 포함한다. 제3 게이트 전극은 제2 게이트 전극과 동일한 스캔 배선(SL)에 연결되고, 제3 소스 전극은 기준 배선(RL)에 연결되며, 제3 드레인 전극은 제2 노드(N2)에 연결된다. 제3 트랜지스터(TR3)는 스캔 배선(SL)으로부터의 스캔 신호에 기초하여 턴 온 또는 턴 오프 될 수 있다. 제3 트랜지스터(TR3)가 턴 온 된 경우, 기준 배선(RL)으로부터 하이 레벨의 기준 전압을 제2 노드(N2)로 전달할 수 있다. 제3 트랜지스터(TR3)는 센싱 트랜지스터로 지칭될 수도 있다.
한편, 도 2에서는 제2 트랜지스터(TR2)의 제2 게이트 전극 및 제3 트랜지스터(TR3)의 제3 게이트 전극이 동일한 스캔 배선(SL)에 연결된 것으로 도시하였으나, 제2 트랜지스터(TR2)의 제2 게이트 전극 및 제3 트랜지스터(TR3)의 제3 게이트 전극은 서로 다른 배선에 연결될 수도 있으며, 이에 제한되지 않는다.
스토리지 커패시터(SC)는 제1 커패시터 전극 및 제2 커패시터 전극을 포함한다. 제1 커패시터 전극은 제1 노드(N1)에 연결되고, 제2 커패시터 전극은 제2 노드(N2)에 연결된다. 스토리지 커패시터(SC)는 발광 소자(160)가 발광하는 동안, 제1 트랜지스터(TR1)의 제1 게이트 전극과 제1 소스 전극 사이의 전위차, 즉, 게이트-소스 전압(Vgs)을 저장하여 발광 소자(160)에 일정한 전류가 공급되도록 할 수 있다.
발광 소자(160)의 캐소드는 제2 노드(N2)와 제1 트랜지스터(TR1) 사이에 연결되고, 발광 소자(160)의 애노드는 고전위 전원 배선(VDD)에 연결된다. 발광 소자(160)는 전류를 공급받아 발광할 수 있다. 복수의 서브 화소(SPX) 각각의 발광 소자(160)의 애노드는 일정한 고전위 전원 신호가 공급되는 고전위 전원 배선(VDD)에 연결되고, 발광 소자(160)의 캐소드는 데이터 신호에 따라 가변되는 신호가 공급되는 제1 트랜지스터(TR1)에 연결된다. 따라서, 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)는 발광 소자(160)의 애노드에 동일한 신호가 공급되는 커먼 애노드(common anode) 구조로 이루어질 수 있다.
한편, 본 명세서에서는 고전위 전원 신호를 전달하는 배선을 고전위 전원 배선(VDD)으로 정의하고, 저전위 전원 신호를 전달하는 배선을 저전위 전원 배선(VSS)으로 정의하였으나, 고전위 전원 배선(VDD)은 제1 전원 배선으로 지칭될 수 있고, 저전위 전원 배선(VSS)은 제2 전원 배선으로 지칭될 수 있으며, 이에 제한되지 않는다.
한편, 도 2에서는 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)의 서브 화소(SPX)의 구동 회로가 3개의 트랜지스터(TR1, TR2, TR3) 및 1개의 스토리지 커패시터(SC)를 포함하는 3T1C 구조인 것으로 설명하였으나, 트랜지스터(TR1, TR2, TR3) 및 스토리지 커패시터(SC)의 개수 및 연결 관계는 설계에 따라 다양하게 변경될 수 있으며, 이에 제한되지 않는다.
이하에서는 도 3을 함께 참조하여 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)의 서브 화소(SPX)의 예시적인 구동 방법을 설명하기로 한다.
도 2 및 도 3을 함께 참조하면, 제1 기간(T1) 동안 제N 스캔 배선(SLN)으로부터 스캔 신호가 공급된다. 제1 기간(T1)은 N번째 행(RN)의 서브 화소(SPX)의 제2 노드(N2)를 초기화하는 동시에 N번째 행(RN)의 서브 화소(SPX)에 데이터 신호를 입력하는 기간이다.
한편, P 타입 트랜지스터에서는 로우(Low) 레벨이 턴 온 전압이 되고, 하이(high) 레벨이 턴 오프 전압이 된다. 이에, 로우 레벨의 스캔 신호가 공급될 때, 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)가 턴 온 될 수 있다.
제1 기간(T1) 동안 제N 스캔 배선(SLN)으로 로우 레벨의 스캔 신호가 공급되는 경우, 제N 스캔 배선(SLN)과 연결된 N번째 행(RN)의 서브 화소(SPX)의 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)가 동시에 턴 온 될 수 있다.
제2 트랜지스터(TR2)가 턴 온 되는 경우, 데이터 배선(DL)으로부터의 데이터 신호는 제2 트랜지스터(TR2)의 제2 소스 전극 및 제2 드레인 전극을 통해 제1 노드(N1)로 공급될 수 있다. 따라서, 제1 기간(T1) 동안 제1 노드(N1)의 전위가 데이터 신호로 충전, 즉, 제1 노드(N1)는 데이터 신호와 동일한 전위를 가질 수 있다.
제3 트랜지스터(TR3)가 턴 온 되는 경우, 기준 배선(RL)으로부터의 기준 신호는 제3 트랜지스터(TR3)의 제3 소스 전극 및 제3 드레인 전극을 통해 제2 노드(N2)로 공급될 수 있다. 따라서, 제1 기간(T1) 동안 제2 노드(N2)의 전위는 기준 신호로 초기화, 즉, 제2 노드(N2)는 기준 신호와 동일한 전위를 가질 수 있다.
한편, 제1 트랜지스터(TR1)의 제1 게이트 전극은 스토리지 커패시터(SC)의 제1 전극과 제1 노드(N1)에서 연결되고, 제1 트랜지스터(TR1)의 제1 소스 전극은 스토리지 커패시터(SC)의 제2 전극과 제2 노드(N2)에서 연결된다. 이에, 데이터 배선(DL)으로부터 제2 트랜지스터(TR2) 및 제1 노드(N1)를 거쳐 전달된 데이터 신호는 제1 트랜지스터(TR1)의 제1 게이트 전극의 전압이 된다. 기준 배선(RL)으로부터 제3 트랜지스터(TR3) 및 제2 노드(N2)를 거쳐 전달된 기준 신호는 제1 트랜지스터(TR1)의 제1 소스 전극의 전압이 된다. 이때, 스토리지 커패시터(SC)는 제1 트랜지스터(TR1)의 제1 게이트 전극과 제1 소스 전극 각각에 연결되어 제1 게이트 전극과 제1 소스 전극 사이의 전압 차를 저장하므로, 스토리지 커패시터(SC)에는 데이터 신호와 기준 신호 간의 전압의 차가 저장될 수 있다.
다음으로, 제2 기간(T2) 동안 제N 스캔 배선(SLN)에는 로우 레벨 대신 하이 레벨의 스캔 신호가 공급되고, 제N+1 스캔 배선(SLN+1)에 로우 레벨의 스캔 신호가 공급된다. 제2 기간(T2)은 N번째 행(RN)의 서브 화소(SPX)의 발광 소자(160)가 발광하는 기간이다. 그리고 제2 기간(T2)은 N+1번째 행(RN+1)의 서브 화소(SPX)의 제2 노드(N2)를 초기화하며, N+1번째 행(RN+1)의 서브 화소(SPX)로 데이터 신호를 입력하는 기간이다.
제2 기간(T2) 동안 제N 스캔 배선(SLN)으로 로우 레벨의 스캔 신호가 공급되지 않으므로, N번째 행(RN)의 서브 화소(SPX)의 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)가 동시에 턴 오프 될 수 있다.
N번째 행(RN)의 서브 화소(SPX)의 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)가 턴 오프 된 이후에도, 제1 노드(N1)와 제2 노드(N2)는 스토리지 커패시터(SC)에 의해 일정 전압을 유지할 수 있다. 따라서, 스토리지 커패시터(SC)에 저장된 용량에 의해 제1 트랜지스터(TR1)의 제1 게이트 전극 및 제1 소스 전극 간의 전압 차가 유지되어 제1 트랜지스터(TR1)를 턴 온 상태로 유지시킬 수 있다.
그리고 N번째 행(RN)의 서브 화소(SPX)의 제1 트랜지스터(TR1)가 턴 온 된 제2 기간(T2) 동안, 발광 소자(160)를 따라 전류가 흐를 수 있다. 따라서, 제2 기간(T2) 동안 N번째 행(RN)의 서브 화소(SPX)의 제1 트랜지스터(TR1)는 턴 온 되고, 발광 소자(160)는 발광할 수 있다.
제2 기간(T2) 동안 제N+1 스캔 배선(SLN+1)으로 로우 레벨의 스캔 신호가 공급된다. 스캔 신호가 공급되는 경우, 제N+1 스캔 배선(SLN+1)과 연결된 N+1번째 행(RN+1)의 서브 화소(SPX)의 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)가 동시에 턴 온 될 수 있다.
N+1번째 행(RN+1)의 서브 화소(SPX)의 제2 트랜지스터(TR2)가 턴 온 되어 데이터 신호가 제1 노드(N1)로 공급될 수 있고, 제3 트랜지스터(TR3)가 턴 온 되어 기준 신호가 제2 노드(N2)로 공급될 수 있다. 따라서, N+1번째 행(RN+1)의 서브 화소(SPX)의 스토리지 커패시터(SC)에는 제1 트랜지스터(TR1)의 제1 게이트 전극과 제1 소스 전극 간의 전압 차, 즉, 데이터 신호와 기준 신호 간의 전압의 차가 저장될 수 있다.
따라서, 제2 기간(T2) 동안, N번째 행(RN)의 서브 화소(SPX)의 발광 소자(160)는 발광하고, N+1번째 행(RN+1)의 서브 화소(SPX)는 제2 노드(N2)를 기준 신호로 초기화하는 동시에 스토리지 커패시터(SC)에 기준 신호와 데이터 신호의 전압 차를 저장할 수 있다.
본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)는 발광 소자(160)의 애노드가 고전위 전원 배선(VDD)에 연결되고, 캐소드가 제1 트랜지스터(TR1)와 연결된다. 즉, 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)에서는 발광 소자(160)의 애노드에 고전위 전원 배선(VDD)으로부터의 일정한 고전위 전원 신호가 공급되고, 캐소드에는 데이터 신호에 따라 프레임마다 상이한 신호가 공급될 수 있다. 따라서, 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)에서 서브 화소(SPX)의 구동 회로는 커먼 애노드(common anode) 구조로 이루어질 수 있다.
종래에 발광 소자로 유기 발광 소자(Organic Light Emitting Diode)를 사용하였던 표시 장치의 경우, 유기 발광 소자의 애노드, 유기발광층 및 캐소드를 순차적으로 적층하는 방식으로 표시 장치를 제조하였다. 이때, 애노드는 각각의 서브 화소(SPX) 별로 패터닝되어 서로 이격되고, 캐소드는 표시 장치의 전면에 공통으로 형성되는 구조로, 캐소드에는 공통적으로 저전위 전원 신호를 입력하고, 복수의 애노드 각각에는 데이터 신호에 따라 서로 다른 신호를 입력하였다. 즉, 종래의 유기 발광 표시 장치의 경우, 커먼 캐소드(common cathode) 구조로 구성될 수 있었다. 다만, 커먼 캐소드 구조에서는 고전위 전원 배선(VDD)이 구동 트랜지스터의 소스 전극 측에 바로 연결되므로, 고전위 전원 신호는 구동 트랜지스터의 소스 전극과 스토리지 커패시터 간의 노드로 전달되었다.
한편, 고전위 전원 배선(VDD)을 따라 전달되는 고전위 전원 신호는 저항 등에 의해 전압 강하가 발생할 수 있고, 복수의 서브 화소(SPX) 각각에 전달되는 고전위 전원 신호의 편차가 발생하였다. 이때, 종래의 고전위 전원 배선과 구동 트랜지스터의 소스 전극 및 스토리지 커패시터가 하나의 노드에 연결된 표시 장치에서는 고전위 전원 신호의 전압 강하로 인해, 스토리지 커패시터에 저장되는 구동 트랜지스터의 게이트-소스 전압(Vgs)의 변동이 발생할 수 있다. 이에, 종래의 커먼 캐소드 구조에서는 고전위 전원 신호의 전압 강하의 영향을 받아 휘도가 불균일해지고 화질이 저하되는 문제점이 있었다.
고전위 전원 신호의 전압 강하에 의한 영향을 제거하기 위해, 종래에는 구동 트랜지스터, 스토리지 커패시터 및 고전위 전원 배선이 연결되는 노드를 특정 전압, 예를 들어 기준 신호 등으로 초기화하였다. 다만, 고전위 전원 배선으로 흐르는 전류가 다른 신호와 비교하여 상대적으로 크기 때문에, 상기 노드를 기준 신호로 초기화하여도 상기 노드의 전위가 다시 고전위 전원 신호에 영향을 받아 변동되는 문제점이 있었다.
이에, 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)에서는 서브 화소(SPX) 각각을 커먼 애노드 구조로 구현하여, 구동 트랜지스터인 제1 트랜지스터(TR1)의 제1 소스 전극과 스토리지 커패시터(SC)가 연결된 제2 노드(N2)의 전위가 고전위 전원 신호를 따라 변동되는 것을 최소화할 수 있다. 구체적으로, 발광 소자(160)의 애노드는 고전위 전원 배선(VDD)과 연결되고, 캐소드는 제1 트랜지스터(TR1)와 연결된다. 이때, 고전위 전원 배선(VDD)으로부터의 고전위 전원 신호는 제2 노드(N2)와 직접적으로 연결되지 않고, 발광 소자(160)를 거쳐 제1 트랜지스터(TR1)와 스토리지 커패시터(SC) 간의 제2 노드(N2)로 전달될 수 있다. 그러므로, 고전위 전원 신호의 전압 강하와 관계없이 제2 노드(N2)의 전위를 용이하게 제어할 수 있다. 따라서, 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)에서는 고전위 전원 신호의 전압 강하에 의해 제1 트랜지스터(TR1)와 스토리지 커패시터(SC) 간의 제2 노드(N2) 전위가 변동되는 것을 최소화할 수 있으므로, 휘도 균일도 및 화질을 향상시킬 수 있다.
한편, 종래의 유기 발광 소자의 경우, 상술한 바와 같이 캐소드를 표시 장치 전면에 형성하였으나, 커먼 애노드 구조를 구현하기 위해 캐소드를 패터닝해야 하므로 공정 상 어려움이 있었다. 반면, 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)는 발광 소자(160)를 LED로 구성하여, 커먼 애노드 구조를 용이하게 구현할 수 있다.
이하에서는 도 4 및 도 5를 참조하여, 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)의 서브 화소(SPX)의 구조에 대해 상세히 설명하기로 한다.
<평면 및 단면 구조>
도 4는 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치의 확대 평면도이다. 도 5은 도 4의 하나의 서브 화소에 대한 개략적인 단면도이다. 설명의 편의를 위하여 도 1 내지 도 3을 함께 참조하여 설명한다.
도 1 및 도 4를 참조하면, 표시 영역(AA)에서 하부 기판(110) 상에 복수의 화소 기판(111)이 배치된다. 복수의 화소 기판(111) 각각에는 화소(PX)를 구성하는 복수의 서브 화소(SPX)가 배치될 수 있다. 복수의 화소 기판(111)은 서로 이격되어 하부 기판(110) 상에 배치된다. 예를 들어, 복수의 화소 기판(111)은 도 1 및 도 4에 도시된 바와 같이, 하부 기판(110) 상에서 복수의 행과 복수의 열을 이루며 매트릭스 형태로 배치될 수 있으나, 이에 제한되는 것은 아니다.
복수의 화소 기판(111)은 제1 화소 기판(111A) 및 제2 화소 기판(111B)을 포함한다. 제1 화소 기판(111A)은 복수의 행 중 N번째 행(RN)에 배치되고, 제2 화소 기판(111B)은 복수의 행 중 N+1번째 행(RN+1)에 배치된다. 그러므로, 하부 기판(110) 상에서 제1 화소 기판(111A) 및 제2 화소 기판(111B)은 행 단위로 교대로 배치될 수 있다.
비표시 영역(NA)에서 하부 기판(110) 상에 복수의 외곽 기판(131)이 배치된다. 복수의 외곽 기판(131)은 게이트 구동부(GD)와 같은 구동 회로, COF(140)가 본딩되는 복수의 패드 등이 배치되는 기판이다. 예를 들어, 복수의 외곽 기판(131) 중 Y축 방향에서 표시 영역(AA)의 일측에 위치한 외곽 기판(131)에는 COF(140)가 본딩되는 복수의 패드가 배치될 수 있다.
예를 들어, 복수의 외곽 기판(131) 중 X축 방향에서 표시 영역(AA)의 일측에 위치한 외곽 기판(131)에는 게이트 구동부(GD)가 실장될 수 있다. 게이트 구동부(GD)는 화소 기판(111) 상의 다양한 구성요소 제조 시 게이트 인 패널(Gate In Panel; GIP) 방식으로 외곽 기판(131)에 형성될 수 있다. 그러므로, 복수의 외곽 기판(131) 상에는 트랜지스터, 커패시터, 배선 등과 같이 게이트 구동부(GD)를 구성하는 다양한 회로 구성이 배치될 수 있다. 다만, 이에 제한되지 않고 게이트 구동부(GD)는 COF(140)(Chip on Film) 방식으로도 실장될 수 있다. 또한, 복수의 외곽 기판(131)이 X축 방향에서 표시 영역(AA)의 양측의 비표시 영역(NA)에 더 배치되어 표시 영역(AA) 양측에 게이트 구동부(GD)가 실장될 수도 있으며, 이에 제한되지 않는다.
도 1을 참조하면, 복수의 외곽 기판(131)의 크기는 복수의 화소 기판(111)의 크기보다 클 수 있다. 구체적으로, 복수의 외곽 기판(131) 각각의 크기는 복수의 화소 기판(111) 각각의 크기보다 클 수 있다. 상술한 바와 같이, 복수의 외곽 기판(131) 각각에는 게이트 구동부(GD)가 배치되고, 예를 들어, 복수의 외곽 기판(131) 각각에는 게이트 구동부(GD)의 하나의 스테이지가 배치될 수 있다. 이에, 게이트 구동부(GD)의 하나의 스테이지를 구성하는 다양한 회로 구성이 차지하는 면적이 화소(PX)가 배치되는 화소 기판(111)의 면적보다 상대적으로 더 크므로, 복수의 외곽 기판(131) 각각의 크기는 복수의 화소 기판(111) 각각의 크기보다 클 수 있다. 다만, 복수의 외곽 기판(131)의 크기는 복수의 화소 기판(111)의 크기와 동일할 수도 있으며, 이에 제한되지 않는다.
도 1 및 도 4를 참조하면, 복수의 화소 기판(111) 사이, 복수의 외곽 기판(131) 사이 또는 복수의 화소 기판(111)과 복수의 외곽 기판(131) 사이에 복수의 연결 기판(120)이 배치된다. 복수의 연결 기판(120)은 서로 인접하는 화소 기판(111), 서로 인접하는 외곽 기판(131) 또는 화소 기판(111)과 외곽 기판(131)을 연결하는 기판이다. 복수의 연결 기판(120)은 화소 기판(111) 또는 외곽 기판(131)과 동일한 물질로 동시에 일체로 형성될 수 있으나, 이에 제한되는 것은 아니다.
도 4를 참조하면, 복수의 연결 기판(120)은 굴곡진 형상을 가진다. 예를 들어, 도 4에 도시된 바와 같이, 복수의 연결 기판(120)은 사인파 형상으로 이루어질 수 있다. 다만, 복수의 연결 기판(120)의 형상은 이에 제한되지 않는다. 예를 들어, 복수의 연결 기판(120)은 지그재그 형상으로 연장될 수도 있고, 복수의 마름모 모양의 기판들이 꼭지점에서 연결되어 연장되는 등의 다양한 형상을 가질 수 있다. 또한, 도 4에 도시된 복수의 연결 기판(120)의 개수 및 형상은 예시적인 것이며, 복수의 연결 기판(120)의 개수 및 형상은 설계에 따라 다양하게 변경될 수 있다.
복수의 연결 기판(120)은 제1 연결 기판(121) 및 제2 연결 기판(122)을 포함한다. 제1 연결 기판(121)은 복수의 화소 기판(111) 사이에서 행 방향, 즉, X축 방향으로 연장되고, 제2 연결 기판(122)은 복수의 화소 기판(111) 사이에서 열 방향, 즉, Y축 방향으로 연장될 수 있다. 제1 연결 기판(121)은 N번째 행(RN)에 배치된 복수의 제1 화소 기판(111A)을 서로 연결하고, N+1번째 행(RN+1)에 배치된 복수의 제2 화소 기판(111B)을 서로 연결한다. 제2 연결 기판(122)은 동일한 열에 배치되어 Y축 방향에서 서로 이웃하는 제1 화소 기판(111A)과 제2 화소 기판(111B)을 서로 연결한다.
도 4 및 도 5를 함께 참조하면, 복수의 화소 기판(111) 상에 복수의 무기 절연층이 배치된다. 예를 들어, 복수의 무기 절연층은 버퍼층(112), 게이트 절연층(113) 및 층간 절연층(114)을 포함할 수 있다. 다만, 복수의 화소 기판(111) 상에는 다양한 무기 절연층이 추가적으로 배치되거나, 버퍼층(112) 게이트 절연층(113) 및 층간 절연층(114) 중 하나 이상이 생략될 수도 있으며, 이에 제한되지 않는다.
도 5를 참조하면, 복수의 화소 기판(111) 상에 버퍼층(112)이 배치된다. 버퍼층(112)은 하부 기판(110) 및 복수의 화소 기판(111)의 외부에서 침투하는 수분 및 산소 등으로부터 스트레쳐블 표시 장치(100)의 다양한 구성요소들을 보호하기 위해 복수의 화소 기판(111) 상에 형성된다. 버퍼층(112)은 절연 물질로 구성될 수 있으며, 예를 들어, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산화질화물(SiON) 등으로 이루어지는 무기층이 단층 또는 복층으로 구성될 수 있다. 다만, 버퍼층(112)은 스트레쳐블 표시 장치(100)의 구조나 특성에 따라 생략될 수도 있다.
한편, 버퍼층(112)은 복수의 화소 기판(111) 및 복수의 외곽 기판(131)과 중첩되는 영역에만 형성될 수 있다. 상술한 바와 같이 버퍼층(112)은 무기물로 이루어질 수 있으므로, 스트레쳐블 표시 장치(100)를 연신하는 과정에서 쉽게 크랙(crack)이 발생되는 등 손상될 수 있다. 이에, 버퍼층(112)은 복수의 화소 기판(111) 및 복수의 외곽 기판(131) 사이의 영역에는 형성되지 않고, 복수의 화소 기판(111) 및 복수의 외곽 기판(131) 상부에만 형성될 수 있다. 이에, 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)는 버퍼층(112)을 강성 기판인 복수의 화소 기판(111) 및 복수의 외곽 기판(131)과 중첩되는 영역에만 형성하여 스트레쳐블 표시 장치(100)가 휘거나 늘어나는 등 변형되는 경우에도 버퍼층(112)의 손상을 방지할 수 있다.
도 5를 참조하면, 버퍼층(112) 상에 제1 액티브층(ACT), 제1 게이트 전극(GE), 제1 소스 전극(SE) 및 제1 드레인 전극(DE)을 포함하는 제1 트랜지스터(TR1)가 배치된다.
버퍼층(112) 상에 제1 액티브층(ACT)이 배치된다. 예를 들어, 제1 액티브층(ACT)은 산화물 반도체로 형성될 수도 있고, 비정질 실리콘(amorphous silicon, a-Si), 다결정 실리콘(polycrystalline silicon, poly-Si), 또는 유기물(organic) 반도체 등으로 형성될 수 있으나, 이에 제한되지 않는다.
제1 액티브층(ACT) 상에 게이트 절연층(113)이 배치된다. 게이트 절연층(113)은 제1 게이트 전극(GE)과 제1 액티브층(ACT)을 전기적으로 절연시키기 위한 층으로, 절연 물질로 이루어질 수 있다. 예를 들어, 게이트 절연층(113)은 비정질 실리콘(amorphous silicon, a-Si), 다결정 실리콘(polycrystalline silicon, poly-Si), 또는 유기물(organic) 반도체 등으로 형성될 수 있다.
게이트 절연층(113) 상에 제1 게이트 전극(GE)이 배치된다. 제1 게이트 전극(GE)은 제1 액티브층(ACT)과 중첩하도록 배치된다. 제1 게이트 전극(GE)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.
제1 게이트 전극(GE) 상에 층간 절연층(114)이 배치된다. 층간 절연층(114)은 제1 소스 전극(SE) 및 제1 드레인 전극(DE)과 제1 게이트 전극(GE)을 절연시키기 위한 층으로, 버퍼층(112)과 동일하게 무기물로 이루어질 수 있다. 예를 들어, 층간 절연층(114)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
층간 절연층(114) 상에는 제1 액티브층(ACT)과 접하는 제1 소스 전극(SE) 및 제1 드레인 전극(DE)이 배치된다. 제1 소스 전극(SE) 및 제1 드레인 전극(DE)은 동일 층에서 서로 이격되어 배치된다. 제1 소스 전극(SE) 및 제1 드레인 전극(DE)은 제1 액티브층(ACT)과 접하는 방식으로 제1 액티브층(ACT)과 전기적으로 연결될 수 있다. 제1 소스 전극(SE) 및 제1 드레인 전극(DE)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.
게이트 절연층(113) 및 층간 절연층(114)은 버퍼층(112)과 마찬가지로 패터닝되어 복수의 화소 기판(111)과 중첩되는 영역에만 형성될 수 있다. 게이트 절연층(113) 및 층간 절연층(114) 또한 버퍼층(112)과 동일하게 무기물로 이루어질 수 있으므로, 스트레쳐블 표시 장치(100)를 연신하는 과정에서 쉽게 크랙이 발생되는 등 손상될 수 있다. 이에, 게이트 절연층(113) 및 층간 절연층(114)은 복수의 화소 기판(111) 사이의 영역에는 형성되지 않고, 복수의 화소 기판(111) 및 복수의 외곽 기판(131) 상부에만 형성될 수 있다.
한편, 도 5에서는 설명의 편의를 위해, 스트레쳐블 표시 장치(100)의 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 제3 트랜지스터(TR3) 및 스토리지 커패시터(SC) 중 제1 트랜지스터(TR1)만을 도시하였다. 또한, 본 명세서에서는 제1 트랜지스터(TR1)가 코플래너(coplanar) 구조인 것으로 설명하였으나, 스태거드(staggered) 구조 등으로 이루어질 수도 있으며, 이에 제한되지 않는다.
도 5를 참조하면, 층간 절연층(114) 상에 복수의 패드(170)가 배치된다. 구체적으로, 층간 절연층(114) 상에 복수의 패드(170) 중 게이트 패드(171)가 배치된다. 게이트 패드(171)는 스캔 신호를 복수의 서브 화소(SPX)에 전달하기 위한 패드이다. 예를 들어, 스캔 신호는 게이트 패드(171)를 통해 화소 기판(111) 상에 형성된 스캔 배선(SL)으로 전달되어 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)를 턴 온 또는 턴 오프 시킬 수 있다. 게이트 패드(171)는 제1 소스 전극(SE) 및 제1 드레인 전극(DE)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
도 5를 참조하면, 층간 절연층(114) 상에 복수의 패드(170) 중 데이터 패드(172)가 배치된다. 데이터 패드(172)는 데이터 신호를 복수의 서브 화소(SPX)에 전달하기 위한 패드이다. 예를 들어, 데이터 신호는 데이터 패드(172)를 통해 화소 기판(111) 상에 형성된 데이터 배선(DL)으로 전달되어 제2 트랜지스터(TR2)의 제2 소스 전극으로 공급될 수 있다. 데이터 패드(172)는 제1 소스 전극(SE) 및 제1 드레인 전극(DE)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
도 5를 참조하면, 제1 트랜지스터(TR1) 및 층간 절연층(114) 상에 평탄화층(115)이 형성된다. 평탄화층(115)은 제1 트랜지스터(TR1) 상부를 평탄화한다. 평탄화층(115)은 단층 또는 복수의 층으로 구성될 수 있으며, 유기 물질로 이루어질 수 있다. 이에, 평탄화층(115)은 유기 절연층으로 지칭될 수도 있다. 예를 들어, 평탄화층(115)은 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
평탄화층(115)은 복수의 화소 기판(111) 상에서 버퍼층(112), 게이트 절연층(113) 및 층간 절연층(114)의 상면 및 측면을 덮도록 배치되어, 복수의 화소 기판(111)과 함께 버퍼층(112), 게이트 절연층(113) 및 층간 절연층(114)을 둘러싼다. 구체적으로, 평탄화층(115)은 층간 절연층(114)의 상면 및 측면, 게이트 절연층(113)의 측면, 버퍼층(112)의 측면 및 복수의 화소 기판(111)의 상면 일부를 덮도록 배치될 수 있다. 이에, 평탄화층(115)은 버퍼층(112), 게이트 절연층(113) 및 층간 절연층(114)의 측면에서 단차를 보완할 수 있고, 평탄화층(115)과 평탄화층(115)의 측면에 배치되는 연결 배선(180)의 접착 강도를 증가시킬 수 있다.
평탄화층(115)의 측면의 경사각은 버퍼층(112), 게이트 절연층(113) 및 층간 절연층(114)의 측면들이 이루는 경사각보다 작을 수 있다. 예를 들어, 평탄화층(115)의 측면은 층간 절연층(114)의 측면, 게이트 절연층(113)의 측면 및 버퍼층(112)의 측면이 이루는 경사보다 완만한 경사를 가질 수 있다. 평탄화층(115)의 측면과 접하게 배치되는 연결 배선(180)이 완만한 경사를 가지고 배치될 수 있다. 따라서, 스트레쳐블 표시 장치(100)의 연신 시, 연결 배선(180)에 발생하는 응력이 저감되고, 연결 배선(180)이 크랙되거나 평탄화층(115)의 측면에서 박리되는 현상을 억제할 수 있다.
몇몇 실시예에서, 제1 트랜지스터(TR1)와 평탄화층(115) 사이에 패시베이션층이 더 형성될 수도 있다. 즉, 제1 트랜지스터(TR1)를 수분 및 산소 등의 침투로부터 보호하기 위해, 제1 트랜지스터(TR1)를 덮는 패시베이션층이 형성될 수 있다. 패시베이션층은 무기물로 이루어질 수 있고, 단층 또는 복층으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
게이트 절연층(113) 상에 고전위 전원 배선(VDD)이 배치된다. 고전위 전원 배선(VDD)은 복수의 서브 화소(SPX)에 고전위 전원 신호를 인가하는 배선이다. 고전위 전원 배선(VDD)은 제1 트랜지스터(TR1)의 제1 게이트 전극(GE)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
도 4 및 도 5를 참조하면, 화소 기판(111) 및 복수의 연결 기판(120) 상에 연결 배선(180)이 배치된다. 연결 배선(180)은 복수의 화소 기판(111) 또는 복수의 외곽 기판(131) 상의 패드를 전기적으로 연결하는 배선을 의미한다.
연결 배선(180)은 제1 연결 배선(181) 및 제2 연결 배선(182)을 포함한다. 제1 연결 배선(181) 및 제2 연결 배선(182)은 복수의 화소 기판(111) 사이에 배치된다. 구체적으로, 제1 연결 배선(181)은 연결 배선(180) 중 복수의 화소 기판(111) 사이에서 X 축 방향으로 연장되는 배선을 의미하고, 제2 연결 배선(182)은 연결 배선(180) 중 복수의 화소 기판(111) 사이에서 Y 축 방향으로 연장되는 배선을 의미한다. 예를 들어, 제1 연결 배선(181)은 복수의 연결 기판(120) 중 제1 연결 기판(121) 상에 배치되고, 제2 연결 배선(182)은 제2 연결 기판(122) 상에 배치될 수 있다.
연결 배선(180)은 구리(Cu), 알루미늄(Al), 티타늄(Ti), 몰리브덴(Mo)과 같은 금속 재질 또는 구리/몰리브덴-티타늄(Cu/Moti), 티타늄/알루미늄/티타늄(Ti/Al/Ti) 등과 같은 금속 재질의 적층 구조로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
일반적인 표시 장치의 경우, 복수의 스캔 배선, 복수의 데이터 배선 등과 같은 다양한 배선은 복수의 서브 화소 사이에서 직선 형상으로 연장되어 배치되며, 하나의 신호 배선에 복수의 서브 화소가 연결된다. 이에, 일반적인 표시 장치의 경우, 스캔 배선, 데이터 배선, 고전위 전원 배선, 저전위 전원 배선, 기준 배선 등과 같은 다양한 배선은 기판 상에서 끊김 없이 유기 발광 표시 장치의 일 측에서 타 측으로 연장되어 배치된다.
이와 달리, 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)의 경우, 일반적인 표시 장치에서 사용되는 것으로 볼 수 있는 직선 형상의 스캔 배선(SL), 데이터 배선(DL), 고전위 전원 배선(VDD), 저전위 전원 배선(VSS), 기준 배선(RL) 등과 같은 다양한 배선은 복수의 화소 기판(111) 및 복수의 외곽 기판(131) 상에만 배치된다. 즉, 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)에서 직선 형상의 배선은 복수의 화소 기판(111) 및 복수의 외곽 기판(131) 상에만 배치된다.
본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)에서는 화소 기판(111) 또는 외곽 기판(131) 상에서의 불연속적인 배선들을 연결하기 위해, 서로 인접하는 2개의 화소 기판(111) 또는 2개의 외곽 기판(131) 상의 패드를 연결 배선(180)으로 연결할 수 있다. 즉, 연결 배선(180)은 서로 인접하는 화소 기판(111), 외곽 기판(131) 및 화소 기판(111)과 외곽 기판(131) 상의 패드를 전기적으로 연결한다. 따라서, 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)는 스캔 배선(SL), 데이터 배선(DL), 고전위 전원 배선(VDD), 저전위 전원 배선(VSS), 기준 배선(RL) 등과 같은 다양한 배선을 복수의 화소 기판(111), 복수의 외곽 기판(131) 및 복수의 화소 기판(111)과 복수의 외곽 기판(131) 사이에서 전기적으로 연결하도록 복수의 연결 배선(180)을 포함할 수 있다. 예를 들면, X축 방향으로 인접하여 배치된 복수의 화소 기판(111) 상에는 스캔 배선(SL)이 배치될 수 있고, 스캔 배선(SL)의 양 끝단에는 게이트 패드(171)가 배치될 수 있다. 이때, X축 방향으로 인접하여 배치된 복수의 화소 기판(111) 상의 복수의 게이트 패드(171) 각각은 스캔 배선(SL)으로 기능하는 제1 연결 배선(181)에 의해 서로 연결될 수 있다. 이에, 복수의 화소 기판(111) 상에 배치된 스캔 배선(SL)과 연결 기판(120) 상에 배치된 제1 연결 배선(181)이 하나의 스캔 배선(SL)으로 기능할 수 있다. 또한, 스트레쳐블 표시 장치(100)에 포함될 수 있는 모든 다양한 배선 중 X축 방향으로 연장하는 배선, 예를 들어, 저전위 전원 배선(VSS), 고전위 전원 배선(VDD) 또한 상술한 바와 같이, 제1 연결 배선(181)에 의해 전기적으로 연결될 수 있다.
도 4 및 도 5를 참조하면, 복수의 제1 연결 배선(181)은 X축 방향으로 인접하여 배치된 복수의 화소 기판(111) 상의 패드 중 나란히 배치된 2개의 화소 기판(111) 상의 패드들을 서로 연결할 수 있다. 예를 들어, 복수의 제1 연결 배선(181)은 동일한 행에 배치되어 X축 방향에서 서로 이웃한 한 쌍의 제1 화소 기판(111A) 상의 패드들을 전기적으로 연결할 수 있다. 그리고 복수의 제1 연결 배선(181)은 동일한 행에 배치되어 X축 방향에서 서로 이웃한 한 쌍의 제2 화소 기판(111B) 상의 패드들을 전기적으로 연결할 수 있다.
복수의 제1 연결 배선(181)은 스캔 배선(SL), 고전위 전원 배선(VDD) 및 저전위 전원 배선(VSS)으로 기능할 수 있으나, 이에 제한되지는 않는다. 예를 들면, 복수의 제1 연결 배선(181) 중 하나의 제1 연결 배선(181)은 스캔 배선(SL)으로 기능할 수 있고, X축 방향으로 나란히 배치된 2개의 화소 기판(111) 상의 게이트 패드(171)를 전기적으로 연결할 수 있다. 이에, 앞서 설명한 바와 같이, 동일한 행에 배치된 복수의 화소 기판(111) 상의 게이트 패드(171)는 스캔 배선(SL)으로 기능하는 하나의 제1 연결 배선(181)에 의해 연결될 수 있고, 하나의 스캔 신호가 전달될 수 있다.
또한, 복수의 제1 연결 배선(181) 중 다른 하나의 제1 연결 배선(181)은 저전위 전원 배선(VSS)으로 기능할 수 있고, X축 방향에서 나란히 배치된 2개의 화소 기판(111) 상의 패드를 전기적으로 연결할 수 있다. 복수의 제1 연결 배선(181) 중 나머지 제1 연결 배선(181)은 고전위 전원 배선(VDD)으로 기능할 수 있고, X축 방향에서 나란히 배치된 2개의 화소 기판(111) 상의 패드를 전기적으로 연결할 수 있다.
도 4를 참조하면, 복수의 제2 연결 배선(182)은 Y축 방향으로 인접하여 배치된 복수의 화소 기판(111) 상의 패드 중 나란히 배치된 2개의 화소 기판(111) 상의 패드들을 서로 연결할 수 있다. 예를 들어, 복수의 제2 연결 배선(182)은 동일한 열에 배치되어 Y축 방향에서 서로 이웃한 제1 화소 기판(111A)과 제2 화소 기판(111B) 상의 패드들을 전기적으로 연결할 수 있다.
복수의 제2 연결 배선(182)은 데이터 배선(DL) 및 기준 배선(RL)으로 기능할 수 있으나, 이에 제한되지 않는다. 예를 들어, 복수의 제2 연결 배선(182) 중 일부의 제2 연결 배선(182)은 적색 데이터 신호, 청색 데이터 신호 및 녹색 데이터 신호 각각을 전달하는 데이터 배선(DL)으로 기능할 수 있고, Y축 방향에서 나란히 배치된 2개의 화소 기판(111) 상의 데이터 배선(DL)을 전기적으로 연결할 수 있다. 이에, 상술한 바와 같이, 복수의 화소 기판(111) 상의 데이터 배선(DL)은 데이터 배선(DL)으로 기능하는 복수의 제2 연결 배선(182)에 의하여 연결될 수 있고, 하나의 데이터 신호가 전달될 수 있다.
또한, 복수의 제2 연결 배선(182) 중 나머지 제2 연결 배선(182)은 기준 배선(RL)으로 기능할 수 있고, Y축 방향으로 나란히 배치된 2개의 화소 기판(111) 상의 패드를 전기적으로 연결할 수 있다.
도 1을 참조하면, 복수의 연결 배선(180)은 복수의 화소 기판(111)과 복수의 외곽 기판(131) 상의 패드들을 서로 연결하거나, Y축 방향으로 인접하여 배치된 복수의 외곽 기판(131) 상의 패드 중 나란히 배치된 2개의 외곽 기판(131) 상의 패드들을 서로 연결하는 배선을 더 포함할 수 있다.
제1 연결 배선(181)은 화소 기판(111) 상에 배치된 평탄화층(115)의 상면 및 측면과 접하며 제1 연결 기판(121)의 상면으로 연장되어 형성될 수 있다. 또한, 제2 연결 배선(182)은 화소 기판(111) 상에 배치된 평탄화층(115)의 상면 및 측면과 접하며 제2 연결 기판(122)의 상면으로 연장되어 형성될 수 있다.
한편, 도 5에서는 연결 배선(180)이 평탄화층(115)에 형성된 컨택홀을 통해 평탄화층(115) 하부의 게이트 패드(171) 및 데이터 패드(172)와 연결된 경우, 즉, 연결 배선(180)이 점핑 방식으로 화소 기판(111) 상의 구성요소와 전기적으로 연결되는 경우를 도시하였다. 다만, 이에 제한되지 않고, 연결 배선(180)은 화소 기판(111) 상의 일 평면 상에서 일직선으로 연장하여 복수의 배선 또는 패드와 같이 기능할 수 있다. 예를 들어, 복수의 연결 배선(180) 중 고전위 전원 신호를 전달하는 제1 연결 배선(181)은 점핑 방식으로 다른 구성요소와 연결되지 않고, 평탄화층(115)의 상면 전체를 가로지르도록 일직선으로 연장될 수 있고, 평탄화층(115) 상면에 배치된 제1 연결 배선(181)의 일부분은 고전위 전원 배선(VDD)으로 기능할 수 있다. 즉, 제1 연결 배선(181)과 고전위 전원 배선(VDD)이 분리되지 않고, 일체로 이루어질 수도 있다.
또한, 도 5에서는 평탄화층(115)과 층간 절연층(114) 아래에 고전위 전원 배선(VDD)이 배치되고, 평탄화층(115) 상에 고전위 전원 배선(VDD)과 연결된 제2 연결 패드(192)가 배치된 것으로 도시하였다. 다만, 이에 제한되지 않고, 상술한 바와 같이 고전위 전원 배선(VDD)으로 기능하는 제1 연결 배선(181)이 평탄화층(115) 상면 전체를 가로질러 배치되는 경우, 고전위 전원 배선(VDD)으로 기능하는 제1 연결 배선(181) 상에 바로 발광 소자(160)의 p전극(165)을 본딩할 수 있다. 이에, 평탄화층(115)의 상면으로 연장되어 고전위 전원 배선(VDD)과 일체로 이루어진 제1 연결 배선(181) 자체가 제2 연결 패드(192)와 같이 기능할 수도 있다. 따라서, 화소 기판(111) 상의 복수의 배선 및 복수의 패드와 연결 배선(180)의 적층 관계는 설계에 따라 다양하게 변경될 수 있으며, 도면에 도시된 바에 제한되지 않는다.
한편, 도면에 도시되지는 않았으나, 제1 연결 패드(191), 제2 연결 패드(192), 연결 배선(180) 및 평탄화층(115) 상에 뱅크가 더 배치될 수 있다. 뱅크는 인접한 서브 화소(SPX)를 구분하기 위한 구성요소로, 화소 기판(111)에서 발광 소자(160)가 배치되는 영역을 제외한 나머지 영역을 덮도록 배치될 수 있다. 뱅크는 절연 물질로 이루어질 수 있으며, 블랙 물질을 더 포함하는 경우, 표시 영역(AA)을 통해 시인될 수 있는 배선들을 가릴 수 있다.
도 5를 참조하면, 제1 연결 패드(191)와 제2 연결 패드(192) 상에 발광 소자(160)가 배치된다. 발광 소자(160)는 n형층(161), 활성층(162), p형층(163), n전극(164) 및 p전극(165)을 포함한다. 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)의 발광 소자(160)는 한쪽 면에 n전극(164)과 p전극(165)이 형성되는 플립 칩(filp-chip)의 구조의 LED로 이루어질 수 있으나, 이에 제한되지 않는다.
n형층(161)은 우수한 결정성을 갖는 질화갈륨(GaN)에 n형 불순물을 주입하여 형성될 수 있다. n형층(161)은 발광될 수 있는 물질로 이루어지는 별도의 베이스 기판 상에 배치될 수도 있다.
n형층(161) 상에는 활성층(162)이 배치된다. 활성층(162)은 발광 소자(160)에서 빛을 발하는 발광층으로, 질화물 반도체, 예를 들어, 인듐질화갈륨(InGaN)으로 이루어질 수 있다. 활성층(162) 상에는 p형층(163)이 배치된다. p형층(163)은 질화갈륨(GaN)에 p형 불순물을 주입하여 형성될 수 있다.
본 발명의 일 실시예에 따른 발광 소자(160)는, 이상에서 설명한 바와 같이, n형층(161), 활성층(162) 및 p형층(163)을 차례대로 적층한 후, 소정 부분을 식각한 후, n전극(164)과 p전극(165)을 형성하는 방식으로 제조된다. 이때, 소정 부분은 n전극(164)과 p전극(165)을 이격시키기 위한 공간으로, n형층(161)의 일부가 노출되도록 소정 부분이 식각된다. 다시 말해, n전극(164)과 p전극(165)이 배치될 발광 소자(160)의 면은 평탄화된 면이 아닌 서로 다른 높이 레벨을 가질 수 있다.
이와 같이, 식각된 영역, 다시 말해, 식각 공정으로 노출된 n형층(161) 상에는 n전극(164)이 배치된다. n전극(164)은 도전성 물질로 이루어질 수 있다. 한편, 식각되지 않은 영역, 다시 말해, p형층(163) 상에는 p전극(165)이 배치된다. p전극(165)도 도전성 물질로 이루어질 수 있고, 예를 들어, n전극(164)과 동일한 물질로 이루어질 수 있다. 한편, n전극(164) 및 p전극(165) 각각은 캐소드 및 애노드로도 정의될 수 있다.
한편, 본 명세서에서는 발광 소자(160)로 LED가 사용되는 것으로 설명되었으나, 퀀텀닷 발광 소자(Quantum dot light-emitting diode; QLED) 또한 발광 소자로 사용될 수도 있으며, 이에 제한되지 않는다.
접착층(AD)은 제1 연결 패드(191) 및 제2 연결 패드(192)의 상면과 제1 연결 패드(191) 및 제2 연결 패드(192) 사이에 배치되어, 발광 소자(160)를 제1 연결 패드(191) 및 제2 연결 패드(192) 상에 접착시킬 수 있다. 이때, n전극(164)은 제1 연결 패드(191) 상에 배치되고, p전극(165)은 제2 연결 패드(192) 상에 배치될 수 있다.
접착층(AD)은 절연성 베이스 부재에 도전볼이 분산된 도전성 접착층(AD)일 수 있다. 이에, 접착층(AD)에 열 또는 압력이 가해지는 경우, 열 또는 압력이 가해진 부분에서 도전볼이 전기적으로 연결되어 도전 특성을 갖고, 가압되지 않은 영역은 절연 특성을 가질 수 있다. 예를 들어, n전극(164)은 접착층(AD)을 통해 제1 연결 패드(191) 및 제1 트랜지스터(TR1)와 전기적으로 연결되고, p전극(165)은 접착층(AD)을 통해 제2 연결 패드(192), 고전위 전원 배선(VDD) 및 제1 연결 배선(181)과 전기적으로 연결될 수 있다. 즉, 접착층(AD)을 제1 연결 패드(191)와 제2 연결 패드(192) 상에 잉크젯 등의 방식으로 도포한 후, 발광 소자(160)를 접착층(AD) 상에 전사하고, 발광 소자(160)를 가압하고 열을 가하는 방식으로 제1 연결 패드(191)와 n전극(164) 및 제2 연결 패드(192)와 p전극(165)을 전기적으로 연결시킬 수 있다. 다만, n전극(164)과 제1 연결 패드(191) 사이에 배치된 접착층(AD)의 부분 및 p전극(165)과 제2 연결 패드(192) 사이에 배치된 접착층(AD)의 부분을 제외한 다른 접착층(AD)의 부분은 절연 특성을 가진다. 한편, 도 5에서는 접착층(AD)이 제1 연결 패드(191) 및 제2 연결 패드(192) 사이에까지 배치된 것으로 도시하였으나, 접착층(AD)은 분리된 형태로 제1 연결 패드(191)와 제2 연결 패드(192) 각각에 배치될 수도 있다.
이와 같이, 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)는 스트레쳐블 표시 장치(100)가 온(on)되면 제1 연결 패드(191)와 제2 연결 패드(192) 각각에 인가되는 서로 상이한 전압 레벨이 각각 n전극(164)과 p전극(165)으로 전달되어 발광 소자(160)가 발광된다.
도 5를 참조하면, 뱅크(116), 발광 소자(160) 및 하부 기판(110) 상에는 상부 기판(US)이 배치된다.
상부 기판(US)은 상부 기판(US)의 아래에 배치되는 다양한 구성요소들을 지지하는 기판이다. 구체적으로, 상부 기판(US)은 상부 기판(US)을 구성하는 물질을 하부 기판(110) 및 화소 기판(111) 상에 코팅한 후 경화시키는 방식으로 형성하여, 하부 기판(110), 화소 기판(111), 연결 기판(120) 및 연결 배선(180)에 접하도록 배치될 수 있다.
상부 기판(US)은 연성 기판으로서 휘어지거나 늘어날 수 있는 절연 물질로 구성될 수 있다. 상부 기판(US)은 연성 기판으로서, 팽창 및 수축이 가역적으로 가능할 수 있다. 또한 탄성 계수(elastic modulus)가 수 MPa 내지 수 백 MPa일 수 있으며, 연신 파괴율이 100% 이상일 수 있다. 상부 기판(US)의 두께는 10um 내지 1mm일 수 있으나, 이에 제한되는 것은 아니다.
상부 기판(US)은 하부 기판(110)과 동일한 물질로 이루어질 수 있다. 예를 들어, 상부 기판(US)은 폴리 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 폴리 우레탄(polyurethane; PU), PTFE(polytetrafluoroethylene) 등의 탄성 중합체(elastomer)로 이루어질 수 있으며, 이에, 유연한 성질을 가질 수 있다. 그러나, 상부 기판(US)의 재질은 이에 제한되는 것은 아니다.
한편, 도 5에는 도시되지 않았으나, 상부 기판(US) 상에는 편광층이 배치될 수도 있다. 편광층은 스트레쳐블 표시 장치(100)의 외부로부터 입사되는 광을 편광시켜, 외광 반사를 감소시키는 기능을 할 수 있다. 또한, 편광층이 아닌 다른 광학 필름 등이 상부 기판(US) 상에 배치될 수 있다.
한편, 도 2 및 도 3을 참조하여 상술한 바와 같이, 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)에서는 발광 소자(160)의 p전극(165), 즉, 애노드가 고전위 전원 배선(VDD)과 연결되고, n전극(164), 즉, 캐소드가 P 타입 박막 트랜지스터로 이루어진 구동 회로와 연결되어, 커먼 애노드 구조로 구성될 수 있다. 예를 들어, 하나의 화소 기판(111) 상의 복수의 발광 소자(160) 각각의 p전극(165)은 하나의 고전위 전원 배선(VDD)과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)에서는 발광 소자(160)로 LED를 사용함으로써, LED의 n전극(164) 및 p전극(165)이 본딩되는 위치를 바꿔 전사하는 방식으로, 커먼 애노드 구조를 용이하게 구현할 수 있다. 예를 들어, 커먼 캐소드 구조를 구현하기 위해서는 LED의 n전극(164) 및 p전극(165)의 본딩 위치만 반대로 하여 LED를 전사할 수 있다. 즉, 종래의 유기 발광 소자를 사용한 표시 장치와 달리, 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)에서는 발광 소자(160)의 본딩 위치만 변경하여 커먼 애노드 구조를 용이하게 구현할 수 있다.
또한, 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)에서는 서브 화소(SPX)가 커먼 애노드 구조로 구성됨에 따라, 고전위 전원 신호의 전압 강하가 제1 트랜지스터(TR1)의 제1 소스 전극(SE)과 스토리지 커패시터(SC)가 연결된 제2 노드(N2)의 전위에 끼치는 영향을 제거할 수 있다. 고전위 전원 배선(VDD)은 제2 노드(N2)와 직접적으로 연결되지 않고, 발광 소자(160)의 애노드인 p전극(165)과 전기적으로 연결된다. 제2 노드(N2)로 고전위 전원 신호가 직접적으로 공급되지 않으므로, 고전위 전원 신호의 전압 강하가 발생하더라도, 제2 노드(N2)의 전위는 안정적으로 유지될 수 있다. 따라서, 제1 트랜지스터(TR1)의 제1 게이트 전극(GE)과 제1 소스 전극(SE) 간의 전압 차(Vgs)가 스토리지 커패시터(SC)에 의해 일정하게 유지될 수 있고, 발광 소자(160)는 일정한 휘도로 발광할 수 있다. 따라서, 본 발명의 일 실시예에 따른 스트레쳐블 표시 장치(100)에서는 제1 트랜지스터(TR1)의 제1 소스 전극(SE)이 연결된 제2 노드(N2)와 고전위 전원 배선(VDD)을 분리하여, 고전위 전원 신호의 전압 강하에 따른 제2 노드(N2)의 변동을 최소화할 수 있다.
<보조 스캔 배선 및 보조 저전위 전원 배선>
도 6은 본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치의 복수의 서브 화소의 회로도이다. 도 7은 도 6의 회로도에 따른 타이밍 다이어그램이다. 도 6에서는 설명의 편의를 위해, 동일한 열에서 N번째 행(RN)에 배치된 서브 화소(SPX) 및 N+1번째 행(RN+1) 배치된 서브 화소(SPX)의 회로도를 도시하였다. 본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치(600)는 도 1 내지 도 5의 스트레쳐블 표시 장치(100)와 비교하여, 기준 배선(RL) 대신 다른 행의 스캔 배선(SL)과 제3 트랜지스터(TR3)가 연결될 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 6을 참조하면, 제3 트랜지스터(TR3)의 제3 소스 전극은 스캔 배선(SL)과 연결된다. 구체적으로, N번째 행(RN)의 서브 화소(SPX)의 제3 트랜지스터(TR3)의 제3 소스 전극은 N+1번째 행(RN+1)의 서브 화소(SPX)의 제2 트랜지스터(TR2)의 제2 게이트 전극과 연결된 제N+1 스캔 배선(SLN+1)과 연결될 수 있다. N+1번째 행(RN+1)의 서브 화소(SPX)의 제3 트랜지스터(TR3)의 제3 소스 전극은 N번째 행(RN)의 서브 화소(SPX)의 제2 트랜지스터(TR2)의 제2 게이트 전극과 연결된 제N 스캔 배선(SLN)과 연결될 수 있다. 즉, N번째 행(RN)과 N+1번째 행(RN+1)의 서브 화소(SPX)는 제N 스캔 배선(SLN) 및 제N+1 스캔 배선(SLN+1)을 공유할 수 있다.
도 7을 참조하면, 제1 기간(T1) 동안 제N 스캔 배선(SLN)으로부터 로우 레벨의 스캔 신호가 공급되고, 제N+1 스캔 배선(SLN+1)으로부터 하이 레벨의 스캔 신호가 공급된다. 제1 기간(T1)은 N번째 행(RN)의 서브 화소(SPX)의 제2 노드(N2)를 초기화하는 동시에 N번째 행(RN)의 서브 화소(SPX)에 데이터 신호를 입력하는 기간이다.
제1 기간(T1) 동안 제N 스캔 배선(SLN)으로 로우 레벨의 스캔 신호가 공급되는 경우, N번째 행(RN)의 서브 화소(SPX)의 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)가 동시에 턴 온 될 수 있다.
N번째 행(RN)의 제2 트랜지스터(TR2)가 턴 온 된 경우, 데이터 배선(DL)으로부터의 데이터 신호는 제2 트랜지스터(TR2)를 통해 제1 노드(N1)로 공급될 수 있다. 따라서, 제1 기간(T1) 동안 제1 노드(N1)의 전위가 데이터 신호로 충전될 수 있다.
N번째 행(RN)의 제3 트랜지스터(TR3)가 턴 온 된 경우, 제N+1 스캔 배선(SLN+1)으로부터의 하이 레벨의 스캔 신호는 제3 트랜지스터(TR3)를 통해 제2 노드(N2)로 공급될 수 있다. 따라서, 제1 기간(T1) 동안 제2 노드(N2)의 전위는 하이 레벨의 스캔 신호로 초기화될 수 있다.
제2 기간(T2) 동안 제N+1 스캔 배선(SLN+1)으로 로우 레벨의 스캔 신호가 공급되고, 제N 스캔 배선(SLN)으로부터 하이 레벨의 스캔 신호가 공급된다. 제2 기간(T2)은 N번째 행(RN)의 서브 화소(SPX)의 발광 소자(160)가 발광하는 기간이다. 그리고 제2 기간(T2)은 N+1번째 행(RN+1)의 서브 화소(SPX)의 제2 노드(N2)를 초기화하는 동시에 N+1번째 행(RN+1)의 서브 화소(SPX)에 데이터 신호를 입력하는 기간이다.
제2 기간(T2) 동안 제N 스캔 배선(SLN)으로 하이 레벨의 스캔 신호가 공급되므로, N번째 행(RN)의 서브 화소(SPX)의 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)가 동시에 턴 오프 될 수 있다.
N번째 행(RN)의 서브 화소(SPX)의 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)가 턴 오프 된 이후에도, 제1 노드(N1)와 제2 노드(N2)는 스토리지 커패시터(SC)에 의해 일정 전압을 유지할 수 있다. 따라서, 스토리지 커패시터(SC)에 의해 제1 트랜지스터(TR1)의 제1 게이트 전극 및 제1 소스 전극 간의 전압 차(Vgs)가 유지되어 제1 트랜지스터(TR1)를 턴 온 상태로 유지시킬 수 있다.
그리고 N번째 행(RN)의 서브 화소(SPX)의 제1 트랜지스터(TR1)가 턴 온 된 제2 기간(T2) 동안, 발광 소자(160)를 따라 전류가 흐를 수 있다. 따라서, 제2 기간(T2) 동안 N번째 행(RN)의 서브 화소(SPX)의 제1 트랜지스터(TR1)는 턴 온 되고, 발광 소자(160)는 발광할 수 있다.
제2 기간(T2) 동안 제N+1 스캔 배선(SLN+1)으로 로우 레벨의 스캔 신호가 공급되어, N+1번째 행(RN+1)의 서브 화소(SPX)의 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)가 동시에 턴 온 되고, 제N 스캔 배선(SLN)으로부터 하이 레벨의 스캔 신호가 공급되어, N+1번째 행(RN+1)의 서브 화소(SPX)의 제2 노드(N2)가 하이 레벨의 스캔 신호로 초기화될 수 있다.
N+1번째 행(RN+1)의 제2 트랜지스터(TR2)가 턴 온 된 경우, 데이터 배선(DL)으로부터의 데이터 신호는 제2 트랜지스터(TR2)를 통해 제1 노드(N1)로 공급될 수 있다. 따라서, 제2 기간(T2) 동안 N+1번째 행(RN+1)의 제1 노드(N1)의 전위가 데이터 신호로 충전될 수 있다.
N+1번째 행(RN+1)의 제3 트랜지스터(TR3)가 턴 온 된 경우, 제N 스캔 배선(SLN)으로부터의 하이 레벨의 스캔 신호는 제3 트랜지스터(TR3)를 통해 제2 노드(N2)로 공급될 수 있다. 따라서, 제2 기간(T2) 동안 제2 노드(N2)의 전위는 하이 레벨의 스캔 신호로 초기화될 수 있다.
본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치(600)에서는 기준 배선(RL) 대신 이웃한 행의 스캔 배선(SL)을 이용하여 제2 노드(N2)를 초기화하므로, 구동 회로의 구조를 간소화할 수 있다.
이때, 기존의 기준 배선(RL)과 연결되던 제2 연결 배선(182) 중 일부를 보조 스캔 배선(SLA)으로 사용하여 화소 기판(111) 상에 도 6의 구동 회로를 용이하게 구현할 수 있다.
또한, 기준 배선(RL)과 연결되던 제2 연결 배선(182) 중 다른 일부를 보조 저전위 전원 배선(VSSA)으로 사용하여 저전위 전원 신호의 전압 강하를 최소화할 수 있다.
이하에서는 보조 스캔 배선 및 보조 저전위 전원 배선을 포함하는 복수의 서브 화소(SPX)의 구조에 대한 보다 상세한 설명을 위해 도 8을 함께 참조한다.
도 8은 본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치의 확대 평면도이다. 도 8에서는 설명의 편의를 위해, 복수의 화소 기판(111) 상의 서브 화소(SPX)의 도시를 생략하고, 복수의 화소 기판(111) 상의 복수의 스캔 배선(SL) 및 저전위 전원 배선(VSS)을 도시하였다. 도 8을 참조하면, 본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치(600)는 복수의 제3 화소 기판(111C), 보조 스캔 배선(SLA) 및 보조 저전위 전원 배선(VSSA)을 더 포함할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
복수의 화소 기판(111)은 제3 화소 기판(111C) 및 제4 화소 기판(111D)을 더 포함한다. 제3 화소 기판(111C)은 복수의 행 중 N+2번째 행(RN+2)에 배치되고, 제4 화소 기판(111D)은 복수의 행 중 N+3번째 행(RN+3)에 배치된다. 제3 화소 기판(111C) 및 제4 화소 기판(111D) 각각에는 제1 화소 기판(111A) 및 제2 화소 기판(111B)과 동일한 복수의 서브 화소(SPX)가 배치될 수 있다. 제3 화소 기판(111C) 및 제4 화소 기판(111D)은 제1 화소 기판(111A) 및 제2 화소 기판(111B)과 함께 하부 기판(110) 상에서 복수의 행과 복수의 열을 이루며 매트릭스 형태로 배치될 수 있다.
제1 화소 기판(111A), 제2 화소 기판(111B), 제3 화소 기판(111C) 및 제4 화소 기판(111D)은 행 단위로 순차적으로 반복 배치될 수 있다. 예를 들어, 첫 번째 행 제1 화소 기판(111A)이 배치되고, 두 번째 행에 제2 화소 기판(111B)이 배치되고, 세 번째 행에 제3 화소 기판(111C)이 배치되며, 네 번째 행에 제4 화소 기판(111D)이 배치될 수 있다. 그리고 다음 행부터 또 다시 제1 화소 기판(111A), 제2 화소 기판(111B), 제3 화소 기판(111C) 및 제4 화소 기판(111D)이 순차적으로 행 단위로 배치될 수 있다.
한편, 제1 화소 기판(111A) 및 제2 화소 기판(111B)은 제3 화소 기판(111C) 및 제4 화소 기판(111D)과 동일한 배선 배치 구조를 가질 수 있다. 예를 들어, 제1 화소 기판(111A)의 배선 배치 구조는 제3 화소 기판(111C)의 배선 배치 구조와 동일할 수 있고, 제2 화소 기판(111B)의 배선 배치 구조는 제4 화소 기판(111D)의 배선 배치 구조와 동일할 수 있다.
복수의 화소 기판(111) 각각에 제1 스캔 배선(SL1) 및 제2 스캔 배선(SL2)이 배치된다. 제1 스캔 배선(SL1)은 도 6 및 도 7에서 상술한 제N 스캔 배선(SLN)에 대응되고, 제2 스캔 배선(SL2)은 제N+1 스캔 배선(SLN+1)에 대응될 수 있다. 상술한 바와 같이, 제1 화소 기판(111A) 및 제2 화소 기판(111B)은 제3 화소 기판(111C) 및 제4 화소 기판(111D)과 동일한 배선 배치 구조를 가질 수 있다. 그러므로, 제1 화소 기판(111A) 및 제2 화소 기판(111B) 각각의 제1 스캔 배선(SL1)은 제N 스캔 배선(SLN)에 대응되고, 제2 스캔 배선(SL2)은 제N+1 스캔 배선(SLN+1)에 대응될 수 있다. 또한, 제3 화소 기판(111C) 및 제4 화소 기판(111D) 각각의 제1 스캔 배선(SL1)은 제N 스캔 배선(SLN)에 대응되고, 제2 스캔 배선(SL2)은 제N+1 스캔 배선(SLN+1)에 대응될 수 있다.
이하에서는 제1 화소 기판(111A) 및 제2 화소 기판(111B) 상의 제1 스캔 배선(SL1)이 제N 스캔 배선(SLN)에 대응되고, 제2 스캔 배선(SL2)이 제N+1 스캔 배선(SLN+1)에 대응되며, 제3 화소 기판(111C) 및 제4 화소 기판(111D) 상의 제1 스캔 배선(SL1)이 제N 스캔 배선(SLN)에 대응되고, 제2 스캔 배선(SL2)이 제N+1 스캔 배선(SLN+1)에 대응되는 것으로 가정하여 설명하기로 한다.
도 8을 참조하면, 복수의 화소 기판(111) 중 N번째 행(RN)의 제1 화소 기판(111A) 상에 배치된 제1 스캔 배선(SL1)은 제1 화소 기판(111A) 상의 제2 트랜지스터(TR2)의 제2 게이트 전극 및 제3 트랜지스터(TR3)의 제3 게이트 전극과 전기적으로 연결될 수 있다. 제1 화소 기판(111A) 상에 배치된 제2 스캔 배선(SL2)은 제1 화소 기판(111A) 상의 제3 트랜지스터(TR3)의 제3 소스 전극과 전기적으로 연결될 수 있다.
복수의 화소 기판(111) 중 N+1번째 행(RN+1)의 제2 화소 기판(111B) 상에 배치된 제1 스캔 배선(SL1)은 제2 화소 기판(111B) 상의 제3 트랜지스터(TR3)의 제3 소스 전극과 전기적으로 연결될 수 있다. 제2 화소 기판(111B) 상에 배치된 제2 스캔 배선(SL2)은 제2 화소 기판(111B) 상의 제2 트랜지스터(TR2)의 제2 게이트 전극 및 제3 트랜지스터(TR3)의 제3 게이트 전극과 전기적으로 연결될 수 있다.
아울러, 제3 화소 기판(111C) 상의 제1 스캔 배선(SL1) 및 제2 스캔 배선(SL2)은 제1 화소 기판(111A) 상의 제1 스캔 배선(SL1) 및 제2 스캔 배선(SL2)과 동일하게 연결되고, 제4 화소 기판(111D) 상의 제1 스캔 배선(SL1) 및 제2 스캔 배선(SL2)은 제2 화소 기판(111B) 상의 제1 스캔 배선(SL1) 및 제2 스캔 배선(SL2)과 동일하게 연결될 수 있다. 예를 들어, N+2번째 행(RN+2)의 제3 화소 기판(111C) 상에 배치된 제1 스캔 배선(SL1)은 제2 게이트 전극 및 제3 게이트 전극과 전기적으로 연결될 수 있다.
복수의 제2 연결 기판(122) 중 일부의 제2 연결 기판(122) 상에 보조 스캔 배선(SLA)이 배치된다. 보조 스캔 배선(SLA)은 N번째 행(RN)과 N+1번째 행(RN+1) 사이에 배치된 제2 연결 기판(122) 상에 배치될 수 있다. 또한, 보조 스캔 배선(SLA)은 N+2번째 행(RN+2)과 N+3번째 행(RN+3) 사이에 배치된 제2 연결 기판(122) 상에 배치될 수 있다. 보조 스캔 배선(SLA)은 서로 이웃한 행의 화소 기판(111) 사이에서 동일한 스캔 신호가 전달되는 스캔 배선(SL)을 전기적으로 연결하는 배선이다.
보조 스캔 배선(SLA)은 Y축 방향으로 연장된 제2 연결 기판(122) 상에 배치되어, 서로 이웃한 화소 기판(111) 상에 배치된 제1 스캔 배선(SL1)을 서로 전기적으로 연결하고, 제2 스캔 배선(SL2)을 서로 전기적으로 연결할 수 있다. 예를 들어, N번째 행(RN)의 제1 화소 기판(111A)의 제1 스캔 배선(SL1)과 N+1번째 행(RN+1)의 제2 화소 기판(111B)의 제1 스캔 배선(SL1)은 보조 스캔 배선(SLA)에 의해 전기적으로 연결될 수 있다. N번째 행(RN)의 제1 화소 기판(111A)의 제2 스캔 배선(SL2)과 N+1번째 행(RN+1)의 제2 화소 기판(111B)의 제2 스캔 배선(SL2)은 보조 스캔 배선(SLA)에 의해 전기적으로 연결될 수 있다.
마찬가지로 N+2번째 행(RN+2)의 제3 화소 기판(111C)의 제1 스캔 배선(SL1) 및 제2 스캔 배선(SL2) 각각은 보조 스캔 배선(SLA)에 의해 N+3번째 행(RN+3)의 제4 화소 기판(111D)의 제1 스캔 배선(SL1) 및 제2 스캔 배선(SL2) 각각과 전기적으로 연결될 수 있다. 따라서, N번째 행(RN)의 제1 스캔 배선(SL1) 및 N+1번째 행(RN+1)의 제1 스캔 배선(SL1)은 보조 스캔 배선(SLA)에 의해 동일한 스캔 신호가 전달될 수 있고, N번째 행(RN)의 제2 스캔 배선(SL2) 및 N+1번째 행(RN+1)의 제2 스캔 배선(SL2) 또한 보조 스캔 배선(SLA)에 의해 동일한 스캔 신호가 전달될 수 있다. 또한, N+2번째 행(RN+2)의 제1 스캔 배선(SL1)은 N+3번째 행(RN+3)의 제1 스캔 배선(SL1)은 보조 스캔 배선(SLA)에 의해 동일한 스캔 신호가 전달될 수 있고, N+2번째 행(RN+2)의 제2 스캔 배선(SL2)은 N+3번째 행(RN+3)의 제2 스캔 배선(SL2)은 보조 스캔 배선(SLA)에 의해 동일한 스캔 신호가 전달될 수 있다.
그리고 보조 스캔 배선(SLA)에 의해, N번째 행(RN)의 제1 화소 기판(111A) 상의 제2 트랜지스터(TR2)의 제2 게이트 전극 및 제3 트랜지스터(TR3)의 제3 게이트 전극과 N+1번째 행(RN+1)의 제2 화소 기판(111B) 상의 제3 트랜지스터(TR3)의 제3 소스 전극이 동일한 스캔 신호가 인가되는 제1 스캔 배선(SL1)에 연결될 수 있다. 또한, 보조 스캔 배선(SLA)에 의해, N번째 행(RN)의 제1 화소 기판(111A) 상의 제3 소스 전극과 N+1번째 행(RN+1)의 제2 화소 기판(111B) 상의 제2 게이트 전극 및 제3 게이트 전극이 동일한 스캔 신호가 인가되는 제2 스캔 배선(SL2)에 연결될 수 있다. 마찬가지로, N+2번째 행(RN+2)의 제3 화소 기판(111C) 상의 제2 게이트 전극 및 제3 게이트 전극과 N+3번째 행(RN+3)의 제4 화소 기판(111D) 상의 제3 소스 전극에 동일한 스캔 신호가 동시에 입력되고, N+2번째 행(RN+2)의 제3 화소 기판(111C) 상의 제3 소스 전극과 N+3번째 행(RN+3)의 제4 화소 기판(111D) 상의 제2 게이트 전극 및 제3 게이트 전극에 동일한 스캔 신호가 동시에 입력될 수 있다. 따라서, 서로 이웃한 행의 스캔 배선(SL)이 보조 스캔 배선(SLA)에 의해 전기적으로 연결됨에 따라, 복수의 화소 기판(111) 상에 도 6의 회로도와 동일한 구동 회로를 구현할 수 있다.
복수의 화소 기판(111) 상의 제1 스캔 배선(SL1)은 X축 방향에서 제1 스캔 배선(SL1)을 연결하는 제1 연결 배선(181), 및 Y축 방향에서 제1 스캔 배선(SL1)을 연결하는 보조 스캔 배선(SLA)과 함께 메쉬 형상, 예를 들어 사다리 형상을 이룰 수 있다. 제2 스캔 배선(SL2) 또한 제1 연결 배선(181) 및 보조 스캔 배선(SLA)과 연결되어 메쉬 형상을 이룰 수 있다. 예를 들어, N번째 행(RN)의 제1 스캔 배선(SL1) 각각은 X축 방향에서 제1 연결 배선(181)에 의해 전기적으로 연결되고, N+1번째 행(RN+1)의 제1 스캔 배선(SL1) 각각은 X축 방향에서 제1 연결 배선(181)에 의해 전기적으로 연결된다. 그리고 N번째 행(RN)의 제1 스캔 배선(SL1)과 N+1번째 행(RN+1)의 제1 스캔 배선(SL1)은 Y축 방향에서 보조 스캔 배선(SLA)에 의해 전기적으로 연결된다. 따라서, N번째 행(RN) 및 N+1번째 행(RN+1)의 제1 스캔 배선(SL1)은 제1 연결 배선(181) 및 보조 스캔 배선(SLA)과 메쉬 형상을 이루며 연결될 수 있고, 제2 스캔 배선(SL2) 또한 제1 연결 배선(181) 및 보조 스캔 배선(SLA)과 메쉬 형상을 이루며 연결될 수 있다.
복수의 화소 기판(111) 각각에 저전위 전원 배선(VSS)이 배치된다. 저전위 전원 배선(VSS)은 복수의 화소 기판(111) 상의 복수의 제1 트랜지스터(TR1)의 제1 드레인 전극(DE)과 전기적으로 연결된다.
복수의 제2 연결 기판(122) 중 일부의 제2 연결 기판(122) 상에 보조 저전위 전원 배선(VSSA)이 배치된다. 보조 저전위 전원 배선(VSSA)은 Y축 방향에서 나란히 배치된 화소 기판(111) 상의 저전위 전원 배선(VSS)을 전기적으로 연결하는 배선이다. 보조 저전위 전원 배선(VSSA)은 N+1번째 행(RN+1)의 제2 화소 기판(111B)과 N+2번째 행(RN+2)의 제3 화소 기판(111C) 사이의 제2 연결 기판(122) 상에 배치될 수 있고, N+3번째 행(RN+3)의 제4 화소 기판(111D)과 N번째 행(RN)의 제1 화소 기판(111A) 사이의 제2 연결 기판(122) 상에 배치될 수 있다. 예를 들어, 보조 저전위 전원 배선(VSSA)은 N+1번째 행(RN+1)의 저전위 전원 배선(VSS)과 N+2번째 행(RN+2)의 저전위 전원 배선(VSS)을 전기적으로 연결할 수 있다.
한편, N+1번째 행(RN+1)과 N+2번째 행(RN+2) 사이의 보조 저전위 전원 배선(VSSA)과 N번째 행(RN)과 N+1번째 행(RN+1) 사이의 보조 스캔 배선(SLA)은 Y축 방향을 따라 교대로 배치될 수 있다. 즉, 보조 저전위 전원 배선(VSSA)이 배치된 제2 연결 기판(122)은 제2 화소 기판(111B) 및 제3 화소 기판(111C)을 연결하는 기판인 반면, 보조 스캔 배선(SLA)이 배치된 제2 연결 기판(122)은 제1 화소 기판(111A) 및 제2 화소 기판(111B)을 연결하는 기판일 수 있다. 그러므로, 보조 저전위 전원 배선(VSSA)이 배치된 제2 연결 기판(122)과 보조 스캔 배선(SLA)이 배치된 제2 연결 기판(122)은 Y축 방향에서 교대로 배치될 수 있다.
복수의 화소 기판(111) 상의 저전위 전원 배선(VSS)은 X축 방향에서 저전위 전원 배선(VSS)을 연결하는 제1 연결 배선(181), 및 Y축 방향에서 저전위 전원 배선(VSS)을 연결하는 보조 저전위 전원 배선(VSSA)과 함께 메쉬 형상, 예를 들어 사다리 형상을 이룰 수 있다. 예를 들어, N+1번째 행(RN+1)의 저전위 전원 배선(VSS) 각각은 X축 방향에서 제1 연결 배선(181)에 의해 전기적으로 연결되고, N+2번째 행(RN+2)의 저전위 전원 배선(VSS) 각각은 X축 방향에서 제1 연결 배선(181)에 의해 전기적으로 연결될 수 있다. 그리고 N+1번째 행(RN+1)의 저전위 전원 배선(VSS) 및 N+2번째 행(RN+2)의 저전위 전원 배선(VSS)은 Y축 방향에서 보조 저전위 전원 배선(VSSA)에 의해 전기적으로 연결된다. 따라서, N+1번째 행(RN+1) 및 N+2번째 행(RN+2)의 저전위 전원 배선(VSS)은 제1 연결 배선(181) 및 보조 저전위 전원 배선(VSSA)과 함께 메쉬 형상을 이루며 연결될 수 있다.
한편, 본 명세서에서는 저전위 전원 배선(VSS)을 전기적으로 연결하는 배선을 보조 저전위 전원 배선(VSSA)이라고 정의하였으나, 보조 저전위 전원 배선(VSSA)은 보조 제2 전원 배선이라고 지칭될 수도 있으며, 이에 제한되지 않는다.
한편, 제1 화소 기판(111A)과 제2 화소 기판(111B)의 배선 연결 구조는 상하 대칭을 이룰 수 있고, 제3 화소 기판(111C) 및 제4 화소 기판(111D)의 배선 연결 구조 또한 상하 대칭을 이룰 수 있다. 예를 들어, 제1 화소 기판(111A)의 제1 스캔 배선(SL1)은 제2 화소 기판(111B)의 제1 스캔 배선(SL1)과 전기적으로 연결된다. 그리고 제1 화소 기판(111A)의 저전위 전원 배선(VSS)은 제4 화소 기판(111D)의 저전위 전원 배선(VSS)과 연결되고, 제2 화소 기판(111B)의 저전위 전원 배선(VSS)은 제3 화소 기판(111C)의 저전위 전원 배선(VSS)과 전기적으로 연결된다. 즉, 제1 화소 기판(111A)과 제2 화소 기판(111B) 사이에서 스캔 배선(SL)이 연결되고, 제1 화소 기판(111A)과 제2 화소 기판(111B)의 저전위 전원 배선(VSS)은 다른 화소 기판(111C, 111D)의 저전위 전원 배선(VSS)과 연결되며, 상하 대칭을 이룰 수 있다. 따라서, 제1 화소 기판(111A) 및 제2 화소 기판(111B)의 배선 연결 구조는 상하 대칭을 이룰 수 있고, 마찬가지로 제1 화소 기판(111A) 및 제2 화소 기판(111B)과 동일한 배선 배치 구조를 갖는 제3 화소 기판(111C) 및 제4 화소 기판(111D)의 배선의 연결 구조 또한 상하 대칭을 이룰 수 있다.
본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치(600)는 서로 다른 행에 배치된 저전위 전원 배선(VSS)을 서로 연결하는 보조 저전위 전원 배선(VSSA)을 배치하여, 저전위 전원 신호의 전압 강하 현상을 저감할 수 있다. 복수의 화소 기판(111) 상에 저전위 전원 배선(VSS)이 X축 방향으로 연장되어 배치되고, 제1 연결 배선(181)에 의해 동일한 행의 화소 기판(111) 상의 저전위 전원 배선(VSS)이 전기적으로 연결된다. 예를 들어, N번째 행(RN)의 제1 화소 기판(111A) 상의 저전위 전원 배선(VSS)은 제1 연결 배선(181)에 의해 X축 방향으로 전기적으로 연결되고, N+1번째 행(RN+1)의 제2 화소 기판(111B) 상의 저전위 전원 배선(VSS)은 제1 연결 배선(181)에 의해 X축 방향으로 전기적으로 연결될 수 있다. 이때, X축 방향으로 연장된 저전위 전원 배선(VSS)을 Y축 방향으로 연결하는 보조 저전위 전원 배선(VSSA)을 배치하여 저전위 전원 배선(VSS)의 저항을 감소시킬 수 있다. 보조 저전위 전원 배선(VSSA)이 서로 다른 행의 저전위 전원 배선(VSS)을 서로 연결함에 따라, 저전위 전원 배선(VSS), 보조 저전위 전원 배선(VSSA) 및 제1 연결 배선(181)은 메쉬 형태로 구성될 수 있고, 저항이 감소하여 저전위 전원 신호의 전압 강하 현상이 저감될 수 있다. 따라서, 본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치(600)에서는 서로 다른 행의 저전위 전원 배선(VSS)을 Y축 방향에서도 연결하여 저전위 전원 신호의 전압 강하를 최소화하고, 휘도 균일도 및 화질을 향상시킬 수 있다.
본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치(600)는 이웃한 행의 스캔 배선(SL)의 신호를 스토리지 커패시터(SC)와 제1 소스 전극(SE) 사이의 제2 노드(N2)를 초기화하기 위한 기준 신호로 사용하여 구동 회로를 간소화할 수 있다. 먼저, 행 단위로 순차적으로 데이터 신호를 입력하여 영상을 표시할 수 있다. 예를 들어, N번째 행(RN)의 제1 화소 기판(111A)의 서브 화소(SPX)에 데이터 신호를 입력하고, 제2 노드(N2)를 초기화하는 기간 동안, 제2 게이트 전극 및 제3 게이트 전극과 연결된 제1 스캔 배선(SL1)에는 로우 레벨의 스캔 신호가 입력될 수 있다. 이때, 다른 행의 화소 기판(111) 상의 스캔 배선(SL)에는 하이 레벨의 신호가 계속해서 입력될 수 있다. 데이터 신호를 입력하는 동안, 제2 노드(N2)를 초기화하기 위한 기준 신호를 별도로 입력하는 대신 이웃한 행의 스캔 배선(SL)의 하이 레벨 스캔 신호를 기준 신호로 사용할 수 있다. 이를 위해, 복수의 화소 기판(111) 상에 제1 스캔 배선(SL1) 및 제2 스캔 배선(SL2)을 배치하고, 서로 이웃한 행의 제1 스캔 배선(SL1) 및 제2 스캔 배선(SL2) 각각을 보조 스캔 배선(SLA)으로 연결할 수 있다. 그러므로, 제1 스캔 배선(SL1)에 로우 레벨의 스캔 신호가 입력되는 동안, 제2 스캔 배선(SL2)에 입력된 하이 레벨의 스캔 신호를 기준 신호로 사용할 수 있고, 제2 스캔 배선(SL2)에 로우 레벨의 스캔 신호가 입력되는 동안, 제1 스캔 배선(SL1)에 입력된 하이 레벨의 스캔 신호를 기준 신호로 사용할 수 있다. 따라서, 본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치(600)에서는 서로 이웃한 행의 스캔 배선(SL)을 보조 스캔 배선(SLA)으로 연결하여, 스캔 배선(SL)으로 인가되는 스캔 신호를 기준 신호로 활용할 수 있고, 회로 구동 방법을 간소화할 수 있다.
본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치(600)는 복수의 스캔 배선(SL)을 메쉬 형태로 연결하는 보조 스캔 배선(SLA)과 복수의 저전위 전원 배선(VSS)을 메쉬 형태로 연결하는 보조 저전위 전원 배선(VSSA)을 배치하여 배선의 크랙 및 단선에 따른 불량을 최소화할 수 있다. 복수의 스캔 배선(SL)은 제1 연결 배선(181)에 의해 X축 방향에서 서로 연결될 수 있다. 복수의 저전위 전원 배선(VSS) 또한 제1 연결 배선(181)에 의해 X축 방향에서 서로 연결될 수 있다. 만약, 제1 화소 기판(111A) 상의 저전위 전원 배선(VSS)과 저전위 전원 배선(VSS)을 서로 연결하는 제1 연결 배선(181) 중 어느 하나에 크랙 또는 단선이 발생하는 경우, N번째 행(RN)의 제1 화소 기판(111A) 전체에 저전위 전원 신호가 제대로 공급되기 어렵다. 이에, 본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치(600)에서는 X축 방향에서 서로 연결된 복수의 스캔 배선(SL) 및 복수의 저전위 전원 배선(VSS)을 Y축 방향에서도 서로 연결하여 연결 배선(180)의 크랙 및 단선이 발생하더라도 스캔 신호 및 저전위 전원 신호가 보조 스캔 배선(SLA) 및 보조 저전위 전원 배선(VSSA)을 따라 우회하여 다른 화소 기판(111)으로 전달될 수 있다. 따라서, 본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치(600)에서는 보조 스캔 배선(SLA) 및 보조 저전위 전원 배선(VSSA)을 배치하여 신호의 우회 경로를 형성할 수 있어, 배선의 크랙 및 단선에 의한 불량 서브 화소(SPX)를 최소화할 수 있다.
<미러 스트레쳐블 표시 장치>
도 9는 본 발명의 또 다른 실시예에 따른 스트레쳐블 표시 장치의 하나의 서브 화소에 대한 개략적인 단면도이다. 도 9의 스트레쳐블 표시 장치(900)는 도 1 내지 도 5의 스트레쳐블 표시 장치(100)와 비교하여 절연층(917), 컨택부(CP) 및 반사 패턴(RP)을 더 포함할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 9를 참조하면, 상부 기판(US)과 하부 기판(110) 사이에 절연층(917)이 배치된다. 구체적으로, 발광 소자(160) 및 하부 기판(110)을 덮도록 절연층(917)이 배치된다. 절연층(917)은 휘어지거나 늘어날 수 있는 절연 물질로 구성될 수 있으며, 하부 기판(110) 및 상부 기판(US)과 동일한 물질로 이루어질 수 있다. 예를 들어, 절연층(917)은 폴리 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 폴리 우레탄(polyurethane; PU), PTFE(polytetrafluoroethylene) 등의 탄성 중합체(elastomer)로 이루어질 수 있으나, 이에 제한되지 않는다.
절연층(917) 상에 반사 패턴(RP)이 배치된다. 반사 패턴(RP)은 복수의 연결 기판(120) 중 적어도 일부의 연결 기판(120)과 중첩하도록 배치될 수 있다. 복수의 연결 기판(120)과 중첩하도록 배치된 반사 패턴(RP)은 복수의 연결 배선(180)과 중첩할 수 있다. 반사 패턴(RP)은 복수의 연결 기판(120) 및 복수의 연결 배선(180)과 동일한 형상으로 이루어질 수 있다. 예를 들어, 반사 패턴(RP)은 복수의 연결 기판(120) 및 복수의 연결 배선(180)과 같이 굴곡진 형상으로 이루어질 수 있다.
반사 패턴(RP)은 복수의 연결 배선(180) 상에 배치되어 복수의 연결 배선(180)이 사용자에게 시인되는 것을 최소화할 수 있다. 반사 패턴(RP)은 복수의 연결 배선(180)과는 상이한 물질로 이루어져, 복수의 연결 배선(180)의 색상이 시인되는 것을 최소화할 수 있다.
구체적으로, 복수의 화소 기판(111) 사이에 배치된 복수의 연결 기판(120) 및 복수의 연결 배선(180) 상에는 투명한 절연층(917) 및 상부 기판(US)만이 배치될 수 있고, 연결 배선(180)이 시인될 수도 있다. 예를 들어, 복수의 연결 배선(180)이 붉은 색의 구리로 이루어진 경우, 사용자에게 붉은 색의 연결 배선(180)이 시인될 수 있다. 이에, 절연층(917)과 상부 기판(US) 사이에서 복수의 연결 배선(180) 중 적어도 일부의 연결 배선(180)에 중첩하도록 반사 패턴(RP)을 배치하여, 복수의 연결 배선(180)이 시인되는 것을 최소화할 수 있다.
한편, 반사 패턴(RP)을 반사성이 우수한 물질로 구성하여 미러 스트레쳐블 표시 장치(900)를 구현할 수 있다. 구체적으로, 스트레쳐블 표시 장치(900)에서 영상을 표시하지 않을 때 반사 패턴(RP)이 외광을 반사하여, 스트레쳐블 표시 장치(900)를 거울처럼 사용할 수 있다.
반사 패턴(RP)은 반사성이 우수한 물질 중 겉껍질이 s껍질로 이루어지고, s껍질과 인접한 d껍질의 에너지와 s껍질의 에너지 차이가 2.7eV 이상인 전이 금속으로 이루어질 수 있다. 만약, 반사 패턴(RP)이 s껍질의 에너지와 d껍질의 에너지 차가 2.7eV 이하인 물질, 예를 들어 구리 또는 금과 같은 물질로 이루어지는 경우, 이러한 물질은 들뜬 상태(excited state)가 될 때, 단파장인 청색 계열의 광은 흡수하고, 장파장인 적색 계열의 광은 반사할 수 있다. 그리고 s껍질과 d껍질의 에너지 차가 2.7eV 이하인 물질이 들뜬 상태에서 표준 상태(normal state)로 전이될 때, 가시 광선 중 장파장인 적색 계열의 광부터 적외선의 광을 방출할 수 있다. 따라서, 반사 패턴(RP)이 s껍질의 에너지와 d껍질의 에너지 차가 2.7eV 이하인 물질, 예를 들어 구리 또는 금으로 이루어지는 경우, 사용자에게 붉은 색 또는 금색의 반사 패턴(RP)이 시인될 수 있다.
이에, 반사 패턴(RP)은 반사성이 우수하면서도 s껍질과 인접한 d껍질의 에너지와 s껍질의 에너지 차이가 2.7eV 이상인 전이 금속으로 이루어질 수 있다. 예를 들어, 반사 패턴(RP)은 d껍질의 에너지와 s껍질의 에너지 차가 4.8eV인 은(Ag)으로 이루어질 수 있다. 또한, 반사 패턴(RP)은 은 외에도 은 합금(Ag-alloy), 알루미늄(Al), 알루미늄 합금(Al-alloy), 몰리브덴(Mo) 또는 티타늄(Ti) 중 어느 하나로 이루어질 수 있으며, 이에 제한되지 않는다. 또한, 반사 패턴(RP)은 은 나노 와이어로 이루어져 스트레쳐블 표시 장치(900)의 연신을 용이하게 할 수도 있으며, 이에 제한되지 않는다.
반사 패턴(RP)은 저항에 따른 저전위 전원 신호 또는 고전위 전원 신호의 왜곡을 최소화할 수 있다. 반사 패턴(RP)은 고전위 전원 배선(VDD) 또는 저전위 전원 배선(VSS)과 전기적으로 연결되어 고전위 전원 배선(VDD) 또는 저전위 전원 배선(VSS)의 저항을 감소시킬 수 있다. 예를 들어, 고전위 전원 배선(VDD)의 저항에 의해 고전위 전원 배선(VDD)을 지나는 고전위 전원 신호의 전압 강하가 발생할 수 있다. 전압 강하가 발생하는 경우, 스트레쳐블 표시 장치(900)의 복수의 서브 화소(SPX)에 일정한 고전위 전원 신호가 공급되지 않으므로, 스트레쳐블 표시 장치(900)의 휘도가 불균일해지고, 화질이 저하되는 문제점이 발생할 수 있다.
이에, 고전위 전원 배선(VDD) 또는 저전위 전원 배선(VSS)과 반사 패턴(RP)을 전기적으로 연결시켜 저항을 낮출 수 있다. 예를 들어, 반사 패턴(RP)은 고전위 전원 배선(VDD) 또는 저전위 전원 배선(VSS)과 전기적으로 연결된 복수의 연결 배선(180)과 전기적으로 연결되어 고전위 전원 배선(VDD) 또는 저전위 전원 배선(VSS)에서의 저항을 낮출 수 있고, 고전위 전원 신호 또는 저전위 전원 신호의 전압 강하를 최소화할 수 있다.
반사 패턴(RP)과 고전위 전원 배선(VDD) 또는 저전위 전원 배선(VSS)을 전기적으로 연결하기 위해, 반사 패턴(RP)과 연결 배선(180) 사이에 컨택부(CP)가 배치된다. 컨택부(CP)는 화소 기판(111) 상에서, 복수의 연결 배선(180) 중 고전위 전원 배선(VDD) 및 저전위 전원 배선(VSS)과 전기적으로 연결된 연결 배선(180) 상면에 접하도록 배치될 수 있다. 컨택부(CP)는 다양한 도전성 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층으로 이루어진 금속 물질로 이루어질 수 있으며, 이에 제한되지 않는다.
한편, 평탄화층(115) 상면으로 연장된 연결 배선(180) 일부분의 상면에 배치된 컨택부(CP)는 발광 소자(160)와 동일한 방식으로 화소 기판(111) 상에 배치될 수 있다. 예를 들어, 임시 기판 상에 컨택부(CP)를 이루는 도전성 물질층을 형성한 후, 이를 패터닝하여 복수의 컨택부(CP)를 형성할 수 있다. 그리고 도너와 같은 이송 기판을 사용하여 임시 기판 상의 복수의 컨택부(CP)를 절연층(917)이 형성되기 전의 화소 기판(111) 상에 전사할 수 있다. 다만, 컨택부(CP)는 전사 방식이 아니라 화소 기판(111) 상에 바로 형성될 수도 있으며, 이에 제한되지 않는다.
본 발명의 또 다른 실시예에 따른 스트레쳐블 표시 장치(900)는 복수의 연결 배선(180) 상에 복수의 연결 배선(180)과 중첩하도록 반사 패턴(RP)을 배치하여 연결 배선(180)이 시인되는 것을 최소화할 수 있다. 복수의 화소 기판(111) 사이의 연결 배선(180) 상에는 절연층(917) 및 상부 기판(US)만이 배치된다. 그리고 연결 배선(180)이 구리와 같은 유색 물질로 이루어진 경우, 투명한 절연층(917) 및 상부 기판(US)만이 상부에 배치된 연결 배선(180)이 사용자에게 시인될 수도 있다. 이에, 절연층(917) 상에 복수의 연결 배선(180) 중 적어도 일부의 연결 배선(180)에 중첩하도록 반사 패턴(RP)을 배치하여, 복수의 연결 배선(180)이 사용자에게 시인되는 것을 최소화할 수 있다. 복수의 연결 배선(180)에 중첩하도록 배치된 반사 패턴(RP)은 연결 배선(180)과는 상이한 물질로 이루어져 유색의 물질, 예를 들어, 붉은 색의 구리로 이루어진 연결 배선(180)이 사용자에게 시인되지 않도록 연결 배선(180)을 가릴 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 스트레쳐블 표시 장치(900)는 복수의 연결 배선(180)과 중첩하는 반사 패턴(RP)을 배치하여 연결 배선(180)이 사용자에게 시인되어 얼룩과 같이 인식되는 것을 최소화할 수 있다.
본 발명의 또 다른 실시예에 따른 스트레쳐블 표시 장치(900)는 복수의 배선 중 적어도 일부의 배선에 반사 패턴(RP)을 전기적으로 연결하여 저항을 감소시킬 수 있다. 예를 들어, 복수의 저전위 전원 배선(VSS) 또는 복수의 고전위 전원 배선(VDD)은 복수의 서브 화소(SPX)에 동일한 저전위 전원 신호와 고전위 전원 신호를 전달할 수 있다. 다만, 배선의 저항 등에 의해 저전위 전원 신호 및 고전위 전원 신호의 전압 강하, 즉, 변동이 발생할 수 있고, 복수의 서브 화소(SPX) 각각에 불균일한 저전위 전원 신호 및 고전위 전원 신호가 전달될 수 있다. 이때, 컨택부(CP)를 이용하여 고전위 전원 배선(VDD) 또는 저전위 전원 배선(VSS)를 반사 패턴(RP)과 전기적으로 연결할 수 있다. 이에, 고전위 전원 배선(VDD) 또는 저전위 전원 배선(VSS)의 저항을 감소시켜 전압 강하를 최소화할 수 있고, 복수의 서브 화소(SPX) 각각으로 균일한 고전위 전원 신호 또는 저전위 전원 신호가 전달될 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 스트레쳐블 표시 장치(900)는 반사 패턴(RP)과 고전위 전원 배선(VDD) 또는 저전위 전원 배선(VSS)을 전기적으로 연결시켜 전압 강하 현상을 최소화하고, 휘도의 균일도 및 화질을 향상시킬 수 있다.
본 발명의 또 다른 실시예에 따른 스트레쳐블 표시 장치(900)는 반사 패턴(RP)을 반사성이 우수한 물질로 구현하여 미러 스트레쳐블 표시 장치(900)를 구현할 수 있다. 반사 패턴(RP)이 반사성이 우수한 물질, 예를 들어, 은과 같은 물질로 이루어지는 경우, 외광의 반사율을 높일 수 있다. 만약, 스트레쳐블 표시 장치(900)가 오프 된 경우, 반사 패턴(RP)에서 반사된 외광에 의해, 스트레쳐블 표시 장치(900)를 거울처럼 사용할 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 스트레쳐블 표시 장치(900)에서는 배선의 저항을 낮추고, 연결 배선(180)이 사용자에게 시인되는 것을 최소화하기 위해 배치된 반사 패턴(RP)을 반사성이 우수한 물질로 형성하여, 미러 스트레쳐블 표시 장치(900)를 구현할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 스트레쳐블 표시 장치의 확대 평면도이다. 도 11은 도 10의 하나의 서브 화소에 대한 개략적인 단면도이다. 도 10 및 도 11의 스트레쳐블 표시 장치(1000)는 도 9의 스트레쳐블 표시 장치(900)와 비교하여 추가 반사 패턴(RPA)을 더 포함할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 10 및 도 11을 참조하면, 본 발명의 또 다른 실시예에 따른 스트레쳐블 표시 장치(1000)는 추가 반사 패턴(RPA)을 포함한다. 추가 반사 패턴(RPA)은 하부 기판(110)과 절연층(917) 사이에서, 복수의 화소 기판(111) 및 복수의 연결 기판(120)과 이격되어 배치된다. 추가 반사 패턴(RPA)은 복수의 화소 기판(111), 복수의 연결 기판(120) 및 복수의 외곽 기판(131)이 배치되지 않은 하부 기판(110)의 일부 영역에 배치될 수 있다.
한편, 도 10 및 도 11에서는 추가 반사 패턴(RPA)이 하부 기판(110)과 절연층(917) 사이에 배치된 것으로 도시하였으나, 추가 반사 패턴(RPA)은 복수의 화소 기판(111) 및 복수의 연결 기판(120)과 이격된다면, 절연층(917)과 상부 기판(US) 사이에도 배치될 수 있으며, 이에 제한되지 않는다.
추가 반사 패턴(RPA)은 반사율이 보다 향상된 미러 스트레쳐블 표시 장치(1000)를 구현할 수 있다. 도 9를 참조하여 상술한 바와 같이, 스트레쳐블 표시 장치(1000)가 오프 되었을 때, 반사성이 우수한 반사 패턴(RP)이 외광을 반사하므로 스트레쳐블 표시 장치(1000)를 거울처럼 사용할 수 있다. 이때, 화소 기판(111), 연결 기판(120) 및 외곽 기판(131)이 배치되지 않은 빈 공간에 추가 반사 패턴(RPA)을 더 배치하여 스트레쳐블 표시 장치(1000)의 반사율을 높일 수 있다. 그리고 반사율이 향상된 스트레쳐블 표시 장치(1000)는 보다 선명한 거울처럼 기능할 수 있다.
본 발명의 또 다른 실시예에 따른 스트레쳐블 표시 장치(1000)는 하부 기판(110)의 빈 영역을 활용하여 스트레쳐블 표시 장치(1000)의 반사율을 향상시킬 수 있다. 하부 기판(110) 상에 복수의 화소 기판(111), 복수의 외곽 기판(131) 및 복수의 연결 기판(120)이 배치된다. 복수의 화소 기판(111) 및 복수의 외곽 기판(131)은 복수의 행과 열을 이루며 매트릭스 형태로 배치될 수 있다. 그리고 복수의 연결 기판(120)은 복수의 화소 기판(111) 및 복수의 외곽 기판(131) 사이에서 X축 방향 및 Y축 방향으로 연장되어 배치될 수 있다. 이때, 하부 기판(110)에는 복수의 화소 기판(111) 및 복수의 외곽 기판(131)이 매트릭스 형태로 배치됨에 따라 복수의 화소 기판(111)의 대각선 방향의 영역, 즉, 복수의 연결 기판(120)으로 네 면이 둘러싸인 빈 영역이 존재할 수 있다. 복수의 화소 기판(111), 복수의 외곽 기판(131) 및 복수의 연결 기판(120)과 이격된 빈 영역에 반사성이 우수한 물질로 이루어진 추가 반사 패턴(RPA)을 더 배치하여 반사율이 향상된 미러 스트레쳐블 표시 장치(1000)를 구현할 수 있다. 그리고 반사율이 향상될수록 미러 스트레쳐블 표시 장치(1000)가 보다 선명한 거울로 기능할 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 스트레쳐블 표시 장치(1000)에서는 하부 기판(110) 상의 빈 영역에 추가 반사 패턴(RPA)을 더 배치하여 반사율이 향상된 미러 스트레쳐블 표시 장치(1000)를 사용할 수 있다.
본 발명의 다양한 실시예들에 따른 스트레쳐블 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 스트레쳐블 표시 장치는, 하부 기판, 하부 기판 상에서 서로 이격되어 배치된 복수의 화소 기판, 복수의 화소 기판 상에 배치된 복수의 제1 전원 배선, 복수의 화소 기판 상에 배치된 복수의 제2 전원 배선, 복수의 화소 기판 상에 배치되고, 복수의 제2 전원 배선과 전기적으로 연결된 복수의 구동 트랜지스터, 및 복수의 화소 기판 상에 배치되고, 복수의 제1 전원 배선과 전기적으로 연결된 애노드 및 복수의 구동 트랜지스터와 전기적으로 연결된 캐소드를 포함하는 복수의 발광 소자를 포함한다.
본 발명의 다른 특징에 따르면, 복수의 화소 기판 중 하나의 화소 기판 상의 복수의 발광 소자 각각의 애노드는 복수의 제1 전원 배선 중 하나의 제1 전원 배선과 전기적으로 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 화소 기판 상에 배치되고, 복수의 구동 트랜지스터 각각과 전기적으로 연결된 스위칭 트랜지스터, 복수의 화소 기판 상에 배치되고, 복수의 구동 트랜지스터 및 복수의 발광 소자 각각과 전기적으로 연결된 센싱 트랜지스터, 및 복수의 화소 기판 상에 배치된 복수의 제N 스캔 배선, 및 복수의 화소 기판 상에 배치된 복수의 제N+1 스캔 배선을 더 포함하고, 복수의 화소 기판 중 하나의 화소 기판 상의 스위칭 트랜지스터의 게이트 전극 및 센싱 트랜지스터의 게이트 전극 각각은 복수의 제N 스캔 배선 중 하나의 제N 스캔 배선과 동시에 전기적으로 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 화소 기판은, N번째 행에 배치된 복수의 제1 화소 기판, 및 N+1번째 행에 배치된 복수의 제2 화소 기판을 포함하고, 복수의 제N 스캔 배선 중 복수의 제1 화소 기판 상에 배치된 제N 스캔 배선은 복수의 제1 화소 기판 상의 스위칭 트랜지스터의 게이트 전극 및 센싱 트랜지스터의 게이트 전극과 전기적으로 연결되고, 복수의 제N 스캔 배선 중 복수의 제2 화소 기판 상에 배치된 제N 스캔 배선은 복수의 제2 화소 기판 상의 센싱 트랜지스터의 소스 전극과 전기적으로 연결되며, 복수의 제N+1 스캔 배선 중 복수의 제1 화소 기판 상에 배치된 제N+1 스캔 배선은 센싱 트랜지스터의 소스 전극과 전기적으로 연결되고, 복수의 제N+1 스캔 배선 중 복수의 제2 화소 기판 상에 배치된 제N+1 스캔 배선은 복수의 제2 화소 기판 상의 스위칭 트랜지스터의 게이트 전극 및 센싱 트랜지스터의 게이트 전극과 전기적으로 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 행 방향에서 복수의 화소 기판을 연결하는 복수의 제1 연결 기판, 열 방향에서 복수의 화소 기판을 연결하는 복수의 제2 연결 기판, 및 복수의 제2 연결 기판 중 일부의 제2 연결 기판 상에 배치되고, 복수의 제N 스캔 배선 중 복수의 제1 화소 기판 상의 제N 스캔 배선과 복수의 제2 화소 기판 상의 제N 스캔 배선을 전기적으로 연결하는 보조 스캔 배선을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 보조 스캔 배선은 복수의 제N+1 스캔 배선 중 복수의 제1 화소 기판 상의 제N+1 스캔 배선과 복수의 제2 화소 기판 상의 제N+1 스캔 배선을 전기적으로 연결할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 화소 기판은, N+2번째 행에 배치된 복수의 제3 화소 기판을 더 포함하고, 복수의 제2 전원 배선 중 복수의 제2 화소 기판 및 복수의 제3 화소 기판 각각에 배치된 제2 전원 배선을 전기적으로 연결하도록, 복수의 제2 연결 기판 중 일부의 제2 연결 기판 상에 배치된 보조 제2 전원 배선을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제N 스캔 배선 및 보조 스캔 배선, 복수의 제N+1 스캔 배선 및 보조 스캔 배선, 제2 전원 배선 및 보조 제2 전원 배선 각각은 메쉬 형상을 이룰 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 발광 소자 상에서 하부 기판을 덮도록 배치된 절연층, 절연층 상에 배치되고, 복수의 제1 연결 기판 및 복수의 제2 연결 기판 중 적어도 일부의 제1 연결 기판 및 제2 연결 기판과 중첩하는 반사 패턴, 및 반사 패턴 및 절연층을 덮도록 배치된 상부 기판을 더 포함하고, 반사 패턴은 복수의 제1 연결 기판 및 복수의 제2 연결 기판과 동일한 형상으로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 반사 패턴은 겉껍질이 s껍질로 이루어지고, s껍질과 인접한 d껍질의 에너지와 s껍질의 에너지 차이가 2.7eV 이상인 전이 금속으로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 반사 패턴은 은(Ag), 은 합금(Ag-alloy), 알루미늄(Al), 알루미늄 합금(Al-alloy), 몰리브덴(Mo) 또는 티타늄(Ti) 중 어느 하나로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 절연층의 컨택홀을 통해 복수의 제1 전원 배선 또는 복수의 제2 전원 배선을 반사 패턴과 연결하는 컨택부를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 절연층과 하부 기판 사이에서, 복수의 화소 기판 및 복수의 연결 기판과 이격되어 배치된 추가 반사 패턴을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 절연층은 상부 기판과 동일한 물질로 이루어질 수 있다.
본 발명의 다른 실시예에 따른 스트레쳐블 표시 장치는, 서로 이격된 복수의 제1 하부 패턴 및 제1 하부 패턴을 둘러싸고, 제1 하부 패턴보다 낮은 모듈러스를 갖는 제2 하부 패턴을 포함하는 하부 기판, 복수의 제1 하부 패턴 상에 배치되고, 복수의 서브 화소가 정의된 복수의 화소 기판, 복수의 화소 기판 상에 배치되고, 애노드 및 캐소드를 포함하는 복수의 발광 소자, 복수의 화소 기판 상에 배치되고, 캐소드와 전기적으로 연결된 복수의 구동 트랜지스터, 복수의 화소 기판 상에 배치되고, 애노드와 전기적으로 연결된 복수의 제1 전원 배선, 복수의 화소 기판 상에 배치되고, 복수의 구동 트랜지스터와 전기적으로 연결된 복수의 제2 전원 배선, 및 제2 하부 패턴 상에 배치되고, 복수의 화소 기판을 연결하는 복수의 연결 기판을 포함한다.
본 발명의 다른 특징에 따르면, 복수의 화소 기판 상에 배치되고, 복수의 구동 트랜지스터의 게이트 전극과 전기적으로 연결된 복수의 스위칭 트랜지스터, 복수의 화소 기판 상에 배치되고, 복수의 구동 트랜지스터와 복수의 발광 소자 사이에 전기적으로 연결된 복수의 센싱 트랜지스터, 및 복수의 화소 기판 상에 배치되고, 복수의 스위칭 트랜지스터의 게이트 전극 및 복수의 센싱 트랜지스터의 게이트 전극과 전기적으로 연결된 복수의 스캔 배선을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 화소 기판은, 복수의 N번째 행에 배치된 복수의 제1 화소 기판, 복수의 N번째 행 각각과 이웃한 행인 복수의 N+1번째 행에 배치된 복수의 제2 화소 기판, 복수의 N+1번째 행 각각과 이웃한 행인 복수의 N+2번째 행에 배치된 복수의 제3 화소 기판, 및 복수의 N+2번째 행과 복수의 N번째 행 사이의 행인 복수의 N+3번째 행에 배치된 복수의 제4 화소 기판을 포함하고, 스캔 배선은, 복수의 화소 기판 상에 배치된 제N 스캔 배선, 및 복수의 화소 기판 상에 배치된 제N+1 스캔 배선을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제N 스캔 배선은 복수의 제1 화소 기판 및 복수의 제3 화소 기판 상의 복수의 스위칭 트랜지스터의 게이트 전극 및 복수의 센싱 트랜지스터의 게이트 전극과 전기적으로 연결되고, 복수의 제2 화소 기판 및 복수의 제4 화소 기판 상의 복수의 센싱 트랜지스터의 소스 전극과 연결되며, 제N+1 스캔 배선은 복수의 제1 화소 기판 및 복수의 제3 화소 기판 상의 복수의 센싱 트랜지스터의 소스 전극과 전기적으로 연결되고, 복수의 제2 화소 기판 및 복수의 제4 화소 기판 상의 복수의 스위칭 트랜지스터의 게이트 전극 및 복수의 센싱 트랜지스터의 게이트 전극과 전기적으로 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 연결 기판 중 복수의 제1 화소 기판과 복수의 제2 화소 기판을 연결하는 일부의 연결 기판과 복수의 제3 화소 기판과 복수의 제4 화소 기판을 연결하는 다른 일부의 연결 기판 상에 배치된 보조 스캔 배선을 더 포함하고, 보조 스캔 배선은 복수의 제1 화소 기판의 제N 스캔 배선과 복수의 제2 화소 기판의 제N 스캔 배선을 전기적으로 연결하고, 복수의 제3 화소 기판의 제N 스캔 배선과 복수의 제4 화소 기판의 제N 스캔 배선을 전기적으로 연결할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 N번째 행 및 복수의 N+1번째 행의 구성요소는 복수의 N+2번째 행 및 복수의 N+3번째 행의 구성요소와 동일한 구조를 이루고, 복수의 N번째 행의 구성요소와 복수의 N+1번째 행의 구성요소는 상하 대칭을 이룰 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 연결 기판 중 복수의 제1 화소 기판과 복수의 제4 화소 기판을 연결하는 일부의 연결 기판과 복수의 제2 화소 기판과 복수의 제3 화소 기판을 연결하는 다른 일부의 연결 기판 상에 배치된 보조 제2 전원 배선을 더 포함하고, 보조 제2 전원 배선은 복수의 제1 화소 기판과 복수의 제4 화소 기판 상의 제2 전원 배선을 전기적으로 연결하고, 복수의 제2 화소 기판과 복수의 제3 화소 기판 상의 제2 전원 배선을 전기적으로 연결할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 발광 소자 및 복수의 연결 기판 상에 배치된 절연층, 절연층 상에 배치되고, 복수의 연결 기판 중 적어도 일부의 연결 기판과 중첩하는 반사 패턴, 및 복수의 연결 기판 상에 배치된 복수의 연결 배선을 더 포함하고, 반사 패턴은 복수의 제1 전원 배선의 적어도 일부 및 복수의 제2 전원 배선의 적어도 일부와 전기적으로 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 반사 패턴은 복수의 연결 배선과 다른 물질로 이루어지고, 반사 패턴은 복수의 연결 배선 및 복수의 연결 기판과 동일한 형상으로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 화소 기판과 절연층 사이에 배치되어 복수의 제1 전원 배선의 적어도 일부 또는 복수의 제2 전원 배선의 적어도 일부와 반사 패턴을 전기적으로 연결하는 컨택부를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 하부 기판과 절연층 사이에서 복수의 화소 기판 및 복수의 연결 기판과 이격되어 배치된 복수의 추가 반사 패턴을 더 포함하고, 추가 반사 패턴은 반사 패턴과 동일한 물질로 이루어질 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 600, 900, 1000: 스트레쳐블 표시 장치
110: 하부 기판
111: 화소 기판
111A: 제1 화소 기판
111B: 제2 화소 기판
111C: 제3 화소 기판
111D: 제4 화소 기판
112: 버퍼층
113: 게이트 절연층
114: 층간 절연층
115: 평탄화층
120: 연결 기판
121: 제1 연결 기판
122: 제2 연결 기판
131: 외곽 기판
140: COF
141: 베이스 필름
142: 구동 IC
150: 인쇄 회로 기판
160: 발광 소자
161: n형층
162: 활성층
163: p형층
164: n전극
165: p전극
170: 패드
171: 게이트 패드
172: 데이터 패드
180: 연결 배선
181: 제1 연결 배선
182: 제2 연결 배선
191: 제1 연결 패드
192: 제2 연결 패드
917: 절연층
AA: 표시 영역
NA: 비표시 영역
PX: 화소
SPX: 서브 화소
RN: N번째 행
RN+1: N+1번째 행
RN+2: N+1번째 행
RN+3: N+2번째 행
TR1: 제1 트랜지스터
TR2: 제2 트랜지스터
TR3: 제3 트랜지스터
SC: 스토리지 커패시터
N1: 제1 노드
N2: 제2 노드
SL: 스캔 배선
SLN: 제N 스캔 배선
SLN+1: 제N+1스캔 배선
SL1: 제1 스캔 배선
SL2: 제2 스캔 배선
SLA: 보조 스캔 배선
DL: 데이터 배선
RL: 기준 배선
VDD: 고전위 전원 배선
VSS: 저전위 전원 배선
VSSA: 보조 저전위 전원 배선
GD: 게이트 구동부
US: 상부 기판
ACT: 제1 액티브층
GE: 제1 게이트 전극
SE: 제1 소스 전극
DE: 제1 드레인 전극
AD: 접착층
RP: 반사 패턴
RPA: 추가 반사 패턴
CP: 컨택부
110: 하부 기판
111: 화소 기판
111A: 제1 화소 기판
111B: 제2 화소 기판
111C: 제3 화소 기판
111D: 제4 화소 기판
112: 버퍼층
113: 게이트 절연층
114: 층간 절연층
115: 평탄화층
120: 연결 기판
121: 제1 연결 기판
122: 제2 연결 기판
131: 외곽 기판
140: COF
141: 베이스 필름
142: 구동 IC
150: 인쇄 회로 기판
160: 발광 소자
161: n형층
162: 활성층
163: p형층
164: n전극
165: p전극
170: 패드
171: 게이트 패드
172: 데이터 패드
180: 연결 배선
181: 제1 연결 배선
182: 제2 연결 배선
191: 제1 연결 패드
192: 제2 연결 패드
917: 절연층
AA: 표시 영역
NA: 비표시 영역
PX: 화소
SPX: 서브 화소
RN: N번째 행
RN+1: N+1번째 행
RN+2: N+1번째 행
RN+3: N+2번째 행
TR1: 제1 트랜지스터
TR2: 제2 트랜지스터
TR3: 제3 트랜지스터
SC: 스토리지 커패시터
N1: 제1 노드
N2: 제2 노드
SL: 스캔 배선
SLN: 제N 스캔 배선
SLN+1: 제N+1스캔 배선
SL1: 제1 스캔 배선
SL2: 제2 스캔 배선
SLA: 보조 스캔 배선
DL: 데이터 배선
RL: 기준 배선
VDD: 고전위 전원 배선
VSS: 저전위 전원 배선
VSSA: 보조 저전위 전원 배선
GD: 게이트 구동부
US: 상부 기판
ACT: 제1 액티브층
GE: 제1 게이트 전극
SE: 제1 소스 전극
DE: 제1 드레인 전극
AD: 접착층
RP: 반사 패턴
RPA: 추가 반사 패턴
CP: 컨택부
Claims (25)
- 하부 기판;
상기 하부 기판 상에서 서로 이격되어 배치된 복수의 화소 기판;
상기 복수의 화소 기판 상에 배치된 복수의 제1 전원 배선;
상기 복수의 화소 기판 상에 배치된 복수의 제2 전원 배선;
상기 복수의 화소 기판 상에 배치되고, 상기 복수의 제2 전원 배선과 전기적으로 연결된 복수의 구동 트랜지스터; 및
상기 복수의 화소 기판 상에 배치되고, 상기 복수의 제1 전원 배선과 전기적으로 연결된 애노드 및 상기 복수의 구동 트랜지스터와 전기적으로 연결된 캐소드를 포함하는 복수의 발광 소자를 포함하는, 스트레쳐블 표시 장치. - 제1항에 있어서,
상기 복수의 화소 기판 중 하나의 화소 기판 상의 상기 복수의 발광 소자 각각의 상기 애노드는 상기 복수의 제1 전원 배선 중 하나의 제1 전원 배선과 전기적으로 연결되는, 스트레쳐블 표시 장치. - 제1항에 있어서,
상기 복수의 화소 기판 상에 배치되고, 상기 복수의 구동 트랜지스터 각각과 전기적으로 연결된 스위칭 트랜지스터;
상기 복수의 화소 기판 상에 배치되고, 상기 복수의 구동 트랜지스터 및 상기 복수의 발광 소자 각각과 전기적으로 연결된 센싱 트랜지스터; 및
상기 복수의 화소 기판 상에 배치된 복수의 제N 스캔 배선; 및
상기 복수의 화소 기판 상에 배치된 복수의 제N+1 스캔 배선을 더 포함하고,
상기 복수의 화소 기판 중 하나의 화소 기판 상의 상기 스위칭 트랜지스터의 게이트 전극 및 상기 센싱 트랜지스터의 게이트 전극 각각은 상기 복수의 제N 스캔 배선 중 하나의 제N 스캔 배선과 동시에 전기적으로 연결되는, 스트레쳐블 표시 장치. - 제3항에 있어서,
상기 복수의 화소 기판은,
N번째 행에 배치된 복수의 제1 화소 기판; 및
N+1번째 행에 배치된 복수의 제2 화소 기판을 포함하고,
상기 복수의 제N 스캔 배선 중 상기 복수의 제1 화소 기판 상에 배치된 제N 스캔 배선은 상기 복수의 제1 화소 기판 상의 상기 스위칭 트랜지스터의 게이트 전극 및 상기 센싱 트랜지스터의 게이트 전극과 전기적으로 연결되고,
상기 복수의 제N 스캔 배선 중 상기 복수의 제2 화소 기판 상에 배치된 제N 스캔 배선은 상기 복수의 제2 화소 기판 상의 상기 센싱 트랜지스터의 소스 전극과 전기적으로 연결되며,
상기 복수의 제N+1 스캔 배선 중 상기 복수의 제1 화소 기판 상에 배치된 제N+1 스캔 배선은 상기 센싱 트랜지스터의 소스 전극과 전기적으로 연결되고,
상기 복수의 제N+1 스캔 배선 중 상기 복수의 제2 화소 기판 상에 배치된 제N+1 스캔 배선은 상기 복수의 제2 화소 기판 상의 상기 스위칭 트랜지스터의 게이트 전극 및 상기 센싱 트랜지스터의 게이트 전극과 전기적으로 연결되는, 스트레쳐블 표시 장치. - 제4항에 있어서,
행 방향에서 상기 복수의 화소 기판을 연결하는 복수의 제1 연결 기판;
열 방향에서 상기 복수의 화소 기판을 연결하는 복수의 제2 연결 기판; 및
상기 복수의 제2 연결 기판 중 일부의 제2 연결 기판 상에 배치되고, 상기 복수의 제N 스캔 배선 중 상기 복수의 제1 화소 기판 상의 제N 스캔 배선과 상기 복수의 제2 화소 기판 상의 제N 스캔 배선을 전기적으로 연결하는 보조 스캔 배선을 더 포함하는, 스트레쳐블 표시 장치. - 제5항에 있어서,
상기 보조 스캔 배선은 상기 복수의 제N+1 스캔 배선 중 상기 복수의 제1 화소 기판 상의 제N+1 스캔 배선과 상기 복수의 제2 화소 기판 상의 제N+1 스캔 배선을 전기적으로 연결하는, 스트레쳐블 표시 장치. - 제6항에 있어서,
상기 복수의 화소 기판은, N+2번째 행에 배치된 복수의 제3 화소 기판을 더 포함하고,
상기 복수의 제2 전원 배선 중 상기 복수의 제2 화소 기판 및 상기 복수의 제3 화소 기판 각각에 배치된 제2 전원 배선을 전기적으로 연결하도록, 상기 복수의 제2 연결 기판 중 일부의 제2 연결 기판 상에 배치된 보조 제2 전원 배선을 더 포함하는, 스트레쳐블 표시 장치. - 제7항에 있어서,
상기 복수의 제N 스캔 배선 및 상기 보조 스캔 배선, 상기 복수의 제N+1 스캔 배선 및 상기 보조 스캔 배선, 상기 제2 전원 배선 및 상기 보조 제2 전원 배선 각각은 메쉬 형상을 이루는, 스트레쳐블 표시 장치. - 제5항에 있어서,
상기 복수의 발광 소자 상에서 상기 하부 기판을 덮도록 배치된 절연층;
상기 절연층 상에 배치되고, 상기 복수의 제1 연결 기판 및 상기 복수의 제2 연결 기판 중 적어도 일부의 제1 연결 기판 및 제2 연결 기판과 중첩하는 반사 패턴; 및
상기 반사 패턴 및 상기 절연층을 덮도록 배치된 상부 기판을 더 포함하고,
상기 반사 패턴은 상기 복수의 제1 연결 기판 및 상기 복수의 제2 연결 기판과 동일한 형상으로 이루어지는, 스트레쳐블 표시 장치. - 제9항에 있어서,
상기 반사 패턴은 겉껍질이 s껍질로 이루어지고, 상기 s껍질과 인접한 d껍질의 에너지와 상기 s껍질의 에너지 차이가 2.7eV 이상인 전이 금속으로 이루어지는, 스트레쳐블 표시 장치. - 제9항에 있어서,
상기 반사 패턴은 은(Ag), 은 합금(Ag-alloy), 알루미늄(Al), 알루미늄 합금(Al-alloy), 몰리브덴(Mo) 또는 티타늄(Ti) 중 어느 하나로 이루어지는, 스트레쳐블 표시 장치. - 제9항에 있어서,
상기 절연층의 컨택홀을 통해 상기 복수의 제1 전원 배선 또는 상기 복수의 제2 전원 배선을 상기 반사 패턴과 연결하는 컨택부를 더 포함하는, 스트레쳐블 표시 장치. - 제9항에 있어서,
상기 절연층과 상기 하부 기판 사이에서, 상기 복수의 화소 기판 및 상기 복수의 연결 기판과 이격되어 배치된 추가 반사 패턴을 더 포함하는, 스트레쳐블 표시 장치. - 제9항에 있어서,
상기 절연층은 상기 상부 기판과 동일한 물질로 이루어지는, 스트레쳐블 표시 장치. - 서로 이격된 복수의 제1 하부 패턴 및 상기 제1 하부 패턴을 둘러싸고, 상기 제1 하부 패턴보다 낮은 모듈러스를 갖는 제2 하부 패턴을 포함하는 하부 기판;
상기 복수의 제1 하부 패턴 상에 배치되고, 복수의 서브 화소가 정의된 복수의 화소 기판;
상기 복수의 화소 기판 상에 배치되고, 애노드 및 캐소드를 포함하는 복수의 발광 소자;
상기 복수의 화소 기판 상에 배치되고, 상기 캐소드와 전기적으로 연결된 복수의 구동 트랜지스터;
상기 복수의 화소 기판 상에 배치되고, 상기 애노드와 전기적으로 연결된 복수의 제1 전원 배선;
상기 복수의 화소 기판 상에 배치되고, 상기 복수의 구동 트랜지스터와 전기적으로 연결된 복수의 제2 전원 배선; 및
상기 제2 하부 패턴 상에 배치되고, 상기 복수의 화소 기판을 연결하는 복수의 연결 기판을 포함하는, 스트레쳐블 표시 장치. - 제15항에 있어서,
상기 복수의 화소 기판 상에 배치되고, 상기 복수의 구동 트랜지스터의 게이트 전극과 전기적으로 연결된 복수의 스위칭 트랜지스터;
상기 복수의 화소 기판 상에 배치되고, 상기 복수의 구동 트랜지스터와 상기 복수의 발광 소자 사이에 전기적으로 연결된 복수의 센싱 트랜지스터; 및
상기 복수의 화소 기판 상에 배치되고, 상기 복수의 스위칭 트랜지스터의 게이트 전극 및 상기 복수의 센싱 트랜지스터의 게이트 전극과 전기적으로 연결된 복수의 스캔 배선을 더 포함하는, 스트레쳐블 표시 장치. - 제16항에 있어서,
상기 복수의 화소 기판은,
복수의 N번째 행에 배치된 복수의 제1 화소 기판;
상기 복수의 N번째 행 각각과 이웃한 행인 복수의 N+1번째 행에 배치된 복수의 제2 화소 기판;
상기 복수의 N+1번째 행 각각과 이웃한 행인 복수의 N+2번째 행에 배치된 복수의 제3 화소 기판; 및
상기 복수의 N+2번째 행과 상기 복수의 N번째 행 사이의 행인 복수의 N+3번째 행에 배치된 복수의 제4 화소 기판을 포함하고,
상기 스캔 배선은,
상기 복수의 화소 기판 상에 배치된 제N 스캔 배선; 및
상기 복수의 화소 기판 상에 배치된 제N+1 스캔 배선을 포함하는, 스트레쳐블 표시 장치. - 제17항에 있어서,
상기 제N 스캔 배선은 상기 복수의 제1 화소 기판 및 상기 복수의 제3 화소 기판 상의 상기 복수의 스위칭 트랜지스터의 게이트 전극 및 상기 복수의 센싱 트랜지스터의 게이트 전극과 전기적으로 연결되고, 상기 복수의 제2 화소 기판 및 상기 복수의 제4 화소 기판 상의 상기 복수의 센싱 트랜지스터의 소스 전극과 연결되며,
상기 제N+1 스캔 배선은 상기 복수의 제1 화소 기판 및 상기 복수의 제3 화소 기판 상의 상기 복수의 센싱 트랜지스터의 소스 전극과 전기적으로 연결되고, 상기 복수의 제2 화소 기판 및 상기 복수의 제4 화소 기판 상의 상기 복수의 스위칭 트랜지스터의 게이트 전극 및 상기 복수의 센싱 트랜지스터의 게이트 전극과 전기적으로 연결되는, 스트레쳐블 표시 장치. - 제18항에 있어서,
상기 복수의 연결 기판 중 상기 복수의 제1 화소 기판과 상기 복수의 제2 화소 기판을 연결하는 일부의 연결 기판과 상기 복수의 제3 화소 기판과 상기 복수의 제4 화소 기판을 연결하는 다른 일부의 연결 기판 상에 배치된 보조 스캔 배선을 더 포함하고,
상기 보조 스캔 배선은 상기 복수의 제1 화소 기판의 상기 제N 스캔 배선과 상기 복수의 제2 화소 기판의 상기 제N 스캔 배선을 전기적으로 연결하고, 상기 복수의 제3 화소 기판의 상기 제N 스캔 배선과 상기 복수의 제4 화소 기판의 상기 제N 스캔 배선을 전기적으로 연결하는, 스트레쳐블 표시 장치. - 제18항에 있어서,
상기 복수의 N번째 행 및 상기 복수의 N+1번째 행의 구성요소는 상기 복수의 N+2번째 행 및 상기 복수의 N+3번째 행의 구성요소와 동일한 구조를 이루고,
상기 복수의 N번째 행의 구성요소와 상기 복수의 N+1번째 행의 구성요소는 상하 대칭을 이루는, 스트레쳐블 표시 장치. - 제17항에 있어서,
상기 복수의 연결 기판 중 상기 복수의 제1 화소 기판과 상기 복수의 제4 화소 기판을 연결하는 일부의 연결 기판과 상기 복수의 제2 화소 기판과 상기 복수의 제3 화소 기판을 연결하는 다른 일부의 연결 기판 상에 배치된 보조 제2 전원 배선을 더 포함하고,
상기 보조 제2 전원 배선은 상기 복수의 제1 화소 기판과 상기 복수의 제4 화소 기판 상의 제2 전원 배선을 전기적으로 연결하고, 상기 복수의 제2 화소 기판과 상기 복수의 제3 화소 기판 상의 제2 전원 배선을 전기적으로 연결하는, 스트레쳐블 표시 장치. - 제15항에 있어서,
상기 복수의 발광 소자 및 상기 복수의 연결 기판 상에 배치된 절연층;
상기 절연층 상에 배치되고, 상기 복수의 연결 기판 중 적어도 일부의 연결 기판과 중첩하는 반사 패턴; 및
상기 복수의 연결 기판 상에 배치된 복수의 연결 배선을 더 포함하고,
상기 반사 패턴은 상기 복수의 제1 전원 배선의 적어도 일부 및 상기 복수의 제2 전원 배선의 적어도 일부와 전기적으로 연결되는, 스트레쳐블 표시 장치. - 제22항에 있어서,
상기 반사 패턴은 상기 복수의 연결 배선과 다른 물질로 이루어지고,
상기 반사 패턴은 상기 복수의 연결 배선 및 상기 복수의 연결 기판과 동일한 형상으로 이루어지는, 스트레쳐블 표시 장치. - 제22항에 있어서,
상기 복수의 화소 기판과 상기 절연층 사이에 배치되어 상기 복수의 제1 전원 배선의 적어도 일부 또는 상기 복수의 제2 전원 배선의 적어도 일부와 상기 반사 패턴을 전기적으로 연결하는 컨택부를 더 포함하는, 스트레쳐블 표시 장치. - 제22항에 있어서,
상기 하부 기판과 상기 절연층 사이에서 상기 복수의 화소 기판 및 복수의 연결 기판과 이격되어 배치된 복수의 추가 반사 패턴을 더 포함하고,
상기 추가 반사 패턴은 상기 반사 패턴과 동일한 물질로 이루어지는, 스트레쳐블 표시 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190133255A KR20210048945A (ko) | 2019-10-24 | 2019-10-24 | 스트레쳐블 표시 장치 |
| CN202010986108.8A CN112713171B (zh) | 2019-10-24 | 2020-09-18 | 可拉伸显示装置 |
| US17/031,597 US11502156B2 (en) | 2019-10-24 | 2020-09-24 | Stretchable display device including common anode structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190133255A KR20210048945A (ko) | 2019-10-24 | 2019-10-24 | 스트레쳐블 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210048945A true KR20210048945A (ko) | 2021-05-04 |
Family
ID=75542379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190133255A KR20210048945A (ko) | 2019-10-24 | 2019-10-24 | 스트레쳐블 표시 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11502156B2 (ko) |
| KR (1) | KR20210048945A (ko) |
| CN (1) | CN112713171B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI788740B (zh) * | 2020-12-09 | 2023-01-01 | 財團法人工業技術研究院 | 可拉伸電路和可拉伸電路佈局方法 |
| KR20220097714A (ko) * | 2020-12-30 | 2022-07-08 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20230011681A (ko) * | 2021-07-14 | 2023-01-25 | 삼성전자주식회사 | 유연 소자 및 전자 장치 |
| KR20230101112A (ko) * | 2021-12-29 | 2023-07-06 | 엘지디스플레이 주식회사 | 표시 장치 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7646367B2 (en) | 2005-01-21 | 2010-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic apparatus |
| US9601557B2 (en) * | 2012-11-16 | 2017-03-21 | Apple Inc. | Flexible display |
| KR102426120B1 (ko) | 2015-12-23 | 2022-07-27 | 엘지디스플레이 주식회사 | 미러 디스플레이 장치 |
| KR101973163B1 (ko) * | 2016-03-22 | 2019-04-29 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR101810050B1 (ko) * | 2016-08-11 | 2017-12-19 | 삼성디스플레이 주식회사 | 스트레처블 디스플레이 장치 및 스트레처블 디스플레이 장치의 제조 방법 |
| KR20190005019A (ko) | 2017-07-05 | 2019-01-15 | 엘지디스플레이 주식회사 | 유기발광표시장치, 구동방법 및 구동회로 |
| KR102032776B1 (ko) | 2017-10-11 | 2019-10-16 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치와 그 구동방법 |
| KR102491653B1 (ko) * | 2018-03-08 | 2023-01-25 | 삼성디스플레이 주식회사 | 스트레처블 표시 장치 |
| CN109308851B (zh) * | 2018-09-29 | 2020-12-22 | 京东方科技集团股份有限公司 | 可拉伸显示基板及其制造方法、显示装置 |
| CN109346504B (zh) * | 2018-09-30 | 2021-06-29 | 云谷（固安）科技有限公司 | 柔性显示面板及显示装置 |
| US11127809B2 (en) * | 2018-12-05 | 2021-09-21 | Boe Technology Group Co., Ltd. | Stretchable display panel, stretchable display apparatus, and method of fabricating stretchable display panel |
| CN109830504A (zh) * | 2019-01-08 | 2019-05-31 | 云谷（固安）科技有限公司 | 可拉伸显示结构及其制造方法以及显示装置 |
| CN109994529B (zh) * | 2019-01-09 | 2021-03-16 | 昆山国显光电有限公司 | 像素限定结构、oled结构以及显示面板 |
| KR20200119452A (ko) * | 2019-04-09 | 2020-10-20 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR102612034B1 (ko) * | 2019-05-02 | 2023-12-12 | 한국전자통신연구원 | 유연 전자 소자 |
-
2019
- 2019-10-24 KR KR1020190133255A patent/KR20210048945A/ko active Search and Examination
-
2020
- 2020-09-18 CN CN202010986108.8A patent/CN112713171B/zh active Active
- 2020-09-24 US US17/031,597 patent/US11502156B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112713171B (zh) | 2024-05-07 |
| US11502156B2 (en) | 2022-11-15 |
| US20210126082A1 (en) | 2021-04-29 |
| CN112713171A (zh) | 2021-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112713171B (zh) | 可拉伸显示装置 | |
| KR102598831B1 (ko) | 스트레처블 표시장치 | |
| US11342520B2 (en) | Stretchable display device | |
| KR20210062457A (ko) | 스트레쳐블 표시 장치 | |
| KR20210054323A (ko) | 스트레쳐블 표시 장치 | |
| KR20210036706A (ko) | 스트레쳐블 표시 장치 | |
| KR20210025417A (ko) | 스트레쳐블 표시 장치 | |
| KR20220069515A (ko) | 표시 장치 | |
| KR20210079850A (ko) | 스트레쳐블 표시 장치 | |
| KR20210048807A (ko) | 스트레쳐블 표시 장치 | |
| US11714504B2 (en) | Display device | |
| KR20230089962A (ko) | 표시 장치 | |
| CN114551514A (zh) | 透明显示装置 | |
| KR20210034335A (ko) | 플렉서블 표시장치 | |
| US11720196B2 (en) | Display device | |
| US11874705B2 (en) | Display device | |
| US20240153969A1 (en) | Display device | |
| US20240047444A1 (en) | Display device | |
| US20240097092A1 (en) | Display device | |
| US20230209792A1 (en) | Display panel | |
| KR20230103584A (ko) | 표시 장치 | |
| KR20230103933A (ko) | 터치 패널 및 이를 포함하는 표시 장치 | |
| KR20230101112A (ko) | 표시 장치 | |
| KR20230100996A (ko) | 표시 장치 | |
| KR20230103669A (ko) | 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |