KR20200119452A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20200119452A
KR20200119452A KR1020190041496A KR20190041496A KR20200119452A KR 20200119452 A KR20200119452 A KR 20200119452A KR 1020190041496 A KR1020190041496 A KR 1020190041496A KR 20190041496 A KR20190041496 A KR 20190041496A KR 20200119452 A KR20200119452 A KR 20200119452A
Authority
KR
South Korea
Prior art keywords
layer
unit
encapsulation layer
organic
disposed
Prior art date
Application number
KR1020190041496A
Other languages
English (en)
Inventor
신호식
박준형
신재민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190041496A priority Critical patent/KR20200119452A/ko
Priority to US16/838,296 priority patent/US11605694B2/en
Priority to CN202010264845.7A priority patent/CN111799308A/zh
Publication of KR20200119452A publication Critical patent/KR20200119452A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L51/5237—
    • H01L27/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2251/10—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Abstract

본 발명의 일 실시예에 따르면, 기판; 상기 기판 상에 위치하고, 적어도 하나의 무기층을 구비한 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결된 표시 요소, 및 상기 박막 트랜지스터와 상기 표시 요소 사이에 위치한 평탄화층을 각각 구비한 복수의 단위 표시부들; 및 상기 복수의 단위 표시부들을 각각 밀봉하는 봉지층;을 포함하고, 상기 평탄화층은, 상기 표시 요소 일측에서 깊이 방향으로 오목한 리세스를 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명은 디스플레이 장치에 관한 것이다.
각종 전기적 신호정보를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전함에 따라, 박형화, 경량화, 저소비 전력화 등의 우수한 특성을 지닌 다양한 평판 디스플레이 장치가 소개되고 있고, 최근에는 디스플레이 관련 기술의 발달과 함께, 접거나 롤(Roll) 형상으로 말 수 있는 플렉서블한 디스플레이 장치들이 연구 및 개발되고 있으며, 한발 더 나아가 다양한 형태로의 변화가 가능한 스트레처블(stretchable) 디스플레이 장치에 대한 연구개발이 활발히 진행되고 있다.
한편, 박형화 및 플렉서블한 특징을 가지는 디스플레이 장치는 외부로부터 수분이나 산소 등의 침투를 차단시키기 위해 박막 형태의 봉지층을 포함할 수 있다. 일반적으로 박막 봉지층은 무기막들과 유기막들이 교번적으로 적층된 구성을 가질 수 있다. 다만, 종래의 박막 봉지층은 디스플레이 장치에 전체적으로 형성됨에 따라, 디스플레이 장치의 가요성을 저하시키고, 디스플레이 장치의 형상 변화시 박막 봉지층에 손상이 발생할 수 있다.
본 발명의 실시예들은, 형상이 변형될 수 있는 디스플레이 장치를 제공한다.
본 발명의 일 실시예는, 기판; 상기 기판 상에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결된 표시 요소, 및 상기 박막 트랜지스터와 상기 표시 요소 사이에 위치한 평탄화층을 각각 구비한 복수의 단위 표시부들; 및 상기 복수의 단위 표시부들을 각각 밀봉하는 봉지층;을 포함하고, 상기 평탄화층은, 상기 표시 요소 일측에서 깊이 방향으로 오목한 리세스를 구비하는, 디스플레이 장치를 제공한다.
일 실시예에 있어서, 상기 리세스는 상기 표시 요소를 적어도 일부 둘러싸도록 구비될 수 있다..
일 실시예에 있어서, 상기 복수의 단위 표시부들 각각은, 복수의 표시 요소들을 포함하며, 상기 리세스는 상기 복수의 표시 요소들을 둘러싸도록 구비될 수 있다.
일 실시예에 있어서, 상기 봉지층은 유기봉지층, 상기 유기봉지층 하부에 배치된 제1무기봉지층, 및 상기 유기봉지층 상부에 배치된 제2무기봉지층을 포함하며, 상기 유기봉지층은 상기 복수의 단위 표시부들과 각각 대응하는 단위 유기봉지층들을 포함하고, 상기 제1무기봉지층과 상기 제2무기봉지층은 상기 단위 유기봉지층들 외곽에서 서로 접할 수 있다.
일 실시예에 있어서, 상기 기판은, 서로 이격된 복수의 아일랜드들, 상기 복수의 아일랜드들을 연결하는 복수의 연결부들, 및 상기 복수의 연결부들 사이에 상기 기판을 관통하는 복수의 관통부들을 포함하고, 상기 복수의 단위 표시부들은 상기 복수의 아일랜드들 상에 각각 배치될 수 있다.
일 실시예에 있어서, 상기 제1무기봉지층과 상기 제2무기봉지층은 상기 복수의 연결부들 상에서 서로 접할 수 있다.
일 실시예에 있어서, 상기 제1무기봉지층과 상기 제2무기봉지층은 상기 복수의 관통부들의 측면에 적어도 일부 배치될 수 있다.
일 실시예에 있어서, 상기 복수의 연결부들 상에는 상기 단위 표시부에 전기적 신호들 전달하는 배선; 및 상기 복수의 연결부들과 상기 배선 사이에 배치되며, 유기물질로 구비된 단차 보상층;을 더 구비할 수 있다.
일 실시예에 있어서, 상기 표시 요소는 화소전극, 중간층, 대향전극을 포함하고, 상기 화소전극은 상기 평탄화층의 상면에 배치되고, 상기 평탄화층 상부에는 상기 화소전극의 가장자리를 덮는 화소정의막이 구비될 수 있다.
일 실시예에 있어서,상기 화소정의막은 상기 리세스를 노출할 수 있다.
일 실시예에 있어서, 상기 평탄화층은, 유기 평탄화층 및 상기 유기 평탄화층 상부에 배치된 무기 평탄화층을 포함하며, 상기 리세스는 상기 무기 평탄화층에 구비될 수 있다.
일 실시예에 있어서, 상기 박막트랜지스터와 상기 평탄화층 사이에 배치되며, 상기 박막트랜지스터의 소스전극 또는 드레인전극을 덮는 무기보호층;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 박막트랜지스터는 적어도 하나의 무기층을 포함하며, 상기 적어도 하나의 무기층의 측면에는 유기물질로 구비된 단차 보상층이 배치될 수 있다.
일 실시예에 있어서, 상기 박막트랜지스터와 상기 평탄화층 사이에 배치된 하부 평탄화층; 및 상기 하부 평탄화층 상에 배치된 연결금속;을 더 포함할 수 있다.
본 발명의 다른 실시예는, 서로 이격된 복수의 아일랜드들, 상기 복수의 아일랜드들을 연결하는 복수의 연결부들, 및 상기 복수의 연결부들 사이에 상기 기판을 관통하는 복수의 관통부들을 포함하는 기판; 상기 복수의 아일랜드들 상에 각각 배치되는 복수의 단위 표시부들; 상기 복수의 단위 표시부들을 각각 밀봉하는 봉지층;을 포함하고, 상기 복수의 단위 표시부들 각각은, 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결된 유기발광다이오드, 및 상기 박막 트랜지스터와 상기 유기발광다이오드 사이에 위치한 평탄화층을 각각 구비하며, 상기 평탄화층은 상기 유기발광다이오드 일측에서 깊이 방향으로 오목한 리세스를 구비하는, 디스플레이 장치를 개시한다.
일 실시예에 있어서, 상기 복수의 단위 표시부들 각각에 포함된 유기발광다이오드는 복수로 구비되며, 상기 리세스는 상기 복수의 유기발광다이오드들 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 봉지층은 유기봉지층, 상기 유기봉지층 하부에 배치된 제1무기봉지층, 및 상기 유기봉지층 상부에 배치된 제2무기봉지층을 포함하며, 상기 유기봉지층은 상기 복수의 단위 표시부들과 각각 대응하는 단위 유기봉지층들을 포함하며, 상기 제1무기봉지층과 상기 제2무기봉지층은 상기 단위 유기봉지층들 외곽에서 서로 접할 수 있다.
일 실시예에 있어서, 상기 제1무기봉지층과 상기 제2무기봉지층은 상기 복수의 연결부들 상에서 서로 접할 수 있다.
일 실시예에 있어서, 상기 제1무기봉지층과 상기 제2무기봉지층은 상기 복수의 관통부들의 측면에 적어도 일부 배치될 수 있다.
일 실시예에 있어서, 상기 유기발광다이오드는 화소전극, 유기발광층을 포함하는 중간층, 대향전극을 포함하고, 상기 화소전극은 상기 평탄화층의 상면에 배치되고, 상기 평탄화층 상부에는 상기 화소전극의 가장자리를 덮는 화소정의막이 구비되되, 상기 화소정의막은 상기 리세스와 비중첩할 수 있다.
일 실시예에 있어서, 상기 복수의 연결부들 상에는 상기 복수의 단위 표시부들에 전기적 신호들 전달하는 배선; 및 상기 복수의 연결부들과 상기 배선 사이에 배치되며, 유기물질로 구비된 단차 보상층;을 더 구비할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 특허청구범위 및 도면으로부터 명확해질 것이다.
본 발명의 실시예들에 의하면, 형상이 변형되는 디스플레이 장치에 있어서, 신뢰성이 높은 봉지층을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 A 부분의 일 예를 확대하여 개략적으로 도시한 평면도이다.
도 3은 도 1의 단위 표시부를 개략적으로 도시한 평면도이다.
도 4는 도 3의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 5는 도 3의 II-II' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
이하, 본 발명의 실시 예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 2는 도 1의 A 부분의 일 예를 확대하여 개략적으로 도시한 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(10)는 기판(100)과 기판(100) 상의 단위 표시부(200)들을 포함할 수 있다.
기판(100)은 다양한 소재를 포함할 수 있다. 구체적으로 기판(100)은 유리, 금속 또는 유기물 기타 재질로 형성할 수 있다.
선택적 실시예로서, 기판(100)은 플렉서블 소재로 형성할 수 있다. 예를 들면, 기판(100)은 휘어지고 구부러지며 접거나 돌돌 말 수 있는 재질로 형성될 수 있다. 기판(100)을 형성하는 플렉서블 소재는 초박형 유리, 금속 또는 플라스틱일 수 있다. 기판(100)이 플라스틱을 포함하는 경우, 기판(100)은 폴리이미드(PI)를 함유할 수 있다. 다른 예로서 기판(100)은 다른 종류의 플라스틱 재질을 함유할 수 있다.
기판(100)은 서로 이격된 복수의 아일랜드(101)들, 복수의 아일랜드(101)들을 연결하는 복수의 연결부(102)들, 및 복수의 연결부(102)들 사이에 기판(100)을 관통하는 복수의 관통부(V)들을 포함할 수 있다.
복수의 아일랜드(101)들은 서로 이격 되어 배치될 수 있다. 예를 들어, 복수의 아일랜드(101)들은 제1 방향(X) 및 제1 방향(X)과 상이한 제2 방향(Y)을 따라 반복 배치되어 평면 격자 패턴을 이룰 수 있다. 일 예로, 제1 방향(X)과 제2 방향(Y)은 서로 직교하는 방향일 수 있다. 다른 예로, 제1 방향(X)과 제2 방향(Y)은 둔각 또는 예각을 이룰 수 있다.
복수의 아일랜드(101)들 상에는 복수의 단위 표시부(200)들이 각각 배치될 수 있다. 단위 표시부(200)는 가시 광선을 구현할 수 있도록 적어도 하나의 표시 요소를 구비할 수 있다.
복수의 연결부(102)들은 복수의 아일랜드(101)들을 서로 연결할 수 있다. 구체적으로, 복수의 아일랜드(101)들 각각에는 네 개의 연결부(102)들이 연결되며, 하나의 아일랜드(101)에 연결된 네 개의 연결부(102)들은 서로 다른 방향으로 연장되어, 상기 하나의 아일랜드(101)와 인접하게 배치됨으로써 상기 하나의 아일랜드(101)를 에워싸는 다른 네 개의 아일랜드(101)들과 각각 연결될 수 있다. 복수의 아일랜드(101)들과 복수의 연결부(102)들은 적어도 일부가 동일한 재질로 연속하여 이루어질 수 있다. 복수의 아일랜드(101)들과 복수의 연결부(102)들은 일체적으로 형성될 수 있다.
관통부(V)들은 기판(100)을 관통하도록 형성된다. 관통부(V)는 복수의 아일랜드(101)들 간에 이격 영역을 제공하며, 기판(100)의 무게를 감소시키고, 기판(100)의 유연성을 향상시킬 수 있다. 또한, 기판(100)에 대한 휨, 구부림, 롤링 등의 발생 시 관통부(V)들의 형상이 변화함으로써, 기판(100) 변형 시의 응력 발생을 용이하게 감소시켜, 기판(100)의 비정상적 변형을 방지하고 내구성을 향상할 수 있다. 이를 통하여 디스플레이 장치(10) 사용 시 사용자의 편의성을 향상할 수 있고, 특히 디스플레이 장치(10)를 웨어러블(wearable) 장치에 용이하게 적용할 수 있다.
관통부(V)는 기판(100)의 일 영역을 식각 등의 방법으로 제거하여 형성된 것일 수 있고, 또 다른 예로서 기판(100)의 제조 시 관통부(V)를 구비하도록 형성된 것일 수 있다. 기판(100)에 관통부(V)가 형성되는 과정의 예는 다양할 수 있고, 그 제조 방법에 제한은 없다.
이하에서는, 기판(100)을 이루는 기본 단위인 단위부(U)를 설정하고, 이를 이용하여 기판(100)의 구조를 보다 상세히 설명하기로 한다.
단위부(U)는 제1 방향(X) 및 제2 방향(Y)을 따라 반복 배치될 수 있다. 즉, 기판(100)은 제1 방향(X) 및 제2 방향(Y)을 따라 반복 배치된 복수의 단위부(U)들이 서로 결합되어 형성된 것으로 이해될 수 있다. 단위부(U)는 아일랜드(101)와 아일랜드(101)에 연결된 적어도 하나의 연결부(102)를 포함할 수 있다. 하나의 아일랜드(101)에는 네 개의 연결부(102)들이 연결될 수 있다.
서로 인접한 두 개의 단위부(U)들의 아일랜드(101)들은 서로 이격 되고, 서로 인접한 두 개의 단위부(U)들의 연결부(102)들은 서로 연결될 수 있다. 여기서, 단위부(U)에 포함된 연결부(102)는 단위부(U)의 영역 내에 위치하는 연결부(102)의 일부 영역을 지칭할 수 있으며, 또는 이웃한 두 개의 아일랜드(101)들 사이에서 두 개의 아일랜드(101)들을 연결하는 연결부(102) 전체를 지칭할 수도 있다.
복수의 단위부(U)들 중 서로 인접한 네 개의 단위부(U)들은 그들 사이에 폐곡선(CL)을 형성하는데, 폐곡선(CL)은 빈 공간인 관통부(V)를 정의할 수 있다. 관통부(V)는, 기판(100)의 일 영역이 제거되어 형성된 영역으로, 기판(100)의 유연성을 향상시키고, 기판(100)에 변형이 일어날 때 발생하는 응력을 감소시킬 수 있다. 한편, 연결부(102)는 아일랜드(101) 보다 작은 폭을 가지고 형성될 수 있으며, 이에 의해 관통부(V)는, 네 개의 단위부(U)들의 아일랜드(101)들과도 접하여 형성될 수 있다.
복수의 단위부(U)들 중, 서로 인접한 두 개의 단위부(U)들은 서로 대칭일 수 있다. 구체적으로 도 1에 도시된 바와 같이, 하나의 단위부(U)는 제1 방향(X)과 나란한 대칭축을 기준으로 제2 방향(Y)을 따라 인접하게 배치된 다른 하나의 단위부(U)와 대칭인 동시에, 제2 방향(Y)과 나란한 대칭축을 기준으로 제1 방향(X)을 따라 인접하게 배치된 또 다른 하나의 단위부(U)와 대칭일 수 있다.
또한, 연결부(102)가 연장된 방향과, 연결부(102)가 연결된 아일랜드(101)의 측면이 이루는 각도(θ)는 예각일 수 있다. 예를 들어, 아일랜드(101)가 사각형의 형상을 가지고, 사각형의 코너부들이 제1 방향(X)과 제2 방향(Y)을 향하도록 배치될 때, 연결부(102)들은 상기 코너부들과 인접한 영역에서 아일랜드(101)와 연결되고, 제2 방향(Y) 또는 제1 방향(X)과 나란한 방향으로 연장될 수 있다. 즉, 제1 방향(X)을 향하는 코너부에 연결된 연결부(102)는 제2 방향(Y) 또는 -제2 방향(-Y)을 향하며, 제2 방향(Y)을 향하는 코너부에 연결된 연결부(102)는 제1 방향(X) 또는 -제1 방향(-X)을 향할 수 있다. 따라서, 하나의 연결부(102)와 연결된 인접한 두 개의 아일랜드(101)들의 측면들과 상기 하나의 연결부(102)가 연장된 방향은 각각 예각을 이룰 수 있으며, 이에 의해, 아일랜드(101)들이 조밀하게 배치되고, 연결부(102)들의 길이를 최소화하여, 이격 영역(V)의 면적을 최대화할 수 있다. 또한, 도 2에 도시된 바와 같이 기판(100)에 연신 특성을 부여할 수 있다.
도 2는 기판(100)이 제1 방향(X) 및 제2 방향(Y)을 따라 신장되었을 때의 형상을 도시하고 있다. 도 2를 참조하면, 기판(100)에 외력이 가해지면, 연결부(102)가 연결된 아일랜드(101)의 측면과 연결부(102)가 이루는 각도는 모두 증가하며(θ<θ′), 이에 의해 이격 영역(V)의 면적이 증가할 수 있다. 따라서, 아일랜드(101)들 간의 간격이 증가하여, 기판(100)은 제1 방향(X) 및 제2 방향(Y)을 따라 신장되어, 2차원 또는 3차원적으로 형상이 변화할 수 있다.
한편, 연결부(102)는 아일랜드(101)보다 작은 폭을 가지고 형성되므로, 기판(100)에 외력의 인가시 상기 각도 증가를 위한 형상 변화는 연결부(102)에 주로 나타나게 되며, 아일랜드(101)는 기판(100)의 연신시에도 형상이 변화하지 않을 수 있다. 따라서, 아일랜드(101) 상에 배치된 단위 표시부(200)는 기판(100)이 신장하더라도 안정적으로 유지될 수 있는바, 디스플레이 장치(10)는 예를 들면 벤딩(bending) 디스플레이 장치, 플렉서블(flexible) 디스플레이 장치 또는 스트레처블(stretchable) 디스플레이 장치 등과 같이 유연성이 필요한 디스플레이 장치에 용이하게 적용할 수 있다.
한편, 기판(100)의 연신시 스트레스는 아일랜드(101)의 측면과 연결된 연결부(102)의 연결부위에 집중하게 되는바, 스트레스의 집중에 의한 연결부(102)의 찢어짐 등을 방지하기 위해 연결부(102)의 연결부위는 곡면을 포함하여 형성될 수 있다.
도 3은 도 1의 단위부를 개략적으로 도시한 평면도, 도 4는 도 3의 I-I'단면의 일 예를 개략적으로 도시한 단면도, 도 5는 도 3의 II-II'단면의 일 예를 개략적으로 도시한 단면도이다.
도 3 내지 도 5를 참조하면, 단위부(U)의 아일랜드(101)에는 단위 표시부(200) 및 단위 표시부(200)를 밀봉하는 봉지층(300)이 위치할 수 있으며, 연결부(102)는 아일랜드(101)를 기준으로 서로 반대측에 위치하고 각각 제1 방향(X)과 나란한 방향으로 연장된 한 쌍의 제1 연결부(102a)들과, 아일랜드(101)를 기준으로 서로 반대측에 위치하고 각각 제2 방향(Y)과 나란한 방향으로 연장된 한 쌍의 제2 연결부(102b)들을 포함할 수 있다.
단위 표시부(200)는 아일랜드(101) 상에 위치하며, 단위 표시부(200)에는 일 예로 적색, 청색, 녹색 또는 백색의 광을 방출하는 적어도 하나의 유기발광다이오드(OLED)가 위치할 수 있으며, 유기발광다이오드(OLED)는 박막 트랜지스터(TFT)와 전기적으로 연결될 수 있다. 본 실시예에서는 표시 요소로서 유기발광다이오드(OLED)를 설명한다. 그러나, 본 발명은 이에 한하지 않으며, 단위 표시부(200)는 무기 EL 소자, 퀀텀 닷 발광소자, 액정소자 등 다양한 종류의 표시 요소를 구비할 수 있다.
단위 표시부(200)들 각각은 서로 다른 광을 방출하는 복수의 유기발광다이오드(OLED)들을 포함할 수도 있다. 예를 들어, 도면에 도시된 바와 같이, 하나의 단위 표시부(200)는 적색(R)의 광을 방출하는 유기발광다이오드(OELD), 녹색(G)의 광을 방출하는 유기발광다이오드(OELD) 및 청색(B)의 광을 방출하는 상기 유기발광다이오드(OELD)를 구비하여 하나의 화소를 이룰 수 있다.
그러나, 본 발명은 이에 한정되지 않는다. 다른 예로, 단위 표시부(200)들 각각은 적색, 청색, 녹색 또는 백색의 광을 방출하는 하나의 유기발광다이오드(OELD)를 포함하여, 단위 표시부(200)들 각각이 서브 화소를 이룰 수 있다. 또 다른 예로, 단위 표시부(200)들은 복수 개의 화소를 포함할 수 있다.
또한, 단위 표시부(200) 내의 유기발광다이오드(OLED)들의 배열은 유기 발광층에 포함된 재료의 효율에 따라 RGB 방식, 펜타일 구조, 벌집 구조 등 다양한 배열을 이루며 배치될 수 있다.
단위 표시부(200) 주변에는 스페이서(S)가 형성될 수 있다. 스페이서(S)는 마스크 찍힘 방지를 위한 부재로, 기판(100)의 상면에서의 높이가 유기발광다이오드(OLED)보다 높게 구비될 수 있다. 한편 도 3에서는, 스페이서(S)가 단위 표시부(200)의 주변인 외곽 코너 영역에 구비된 것으로 도시하였으나, 이에 한정되는 것은 아니다. 일 예로, 단위 표시부(200)의 내부에 배치될 수 있다. 예컨대, 스페이서(S)는 단위 표시부(200)에 형성되는 화소정의막(211)의 상부에 구비될 수 있다.
도 4를 참조하면, 기판(100)의 아일랜드(101) 상에는 단위 표시부(200)가 배치되고, 아일랜드(101)들을 연결하는 연결부(102b) 상에는 배선들이 배치될 수 있다. 그리고, 단위 표시부(200)는 봉지층(300)에 의해서 밀봉될 수 있다.
먼저, 아일랜드(101)에 배치된 단위 표시부(200) 및 봉지층(300)에 대해서 적층 순서대로 살펴보도록 한다.
아일랜드(101) 상에는 불순물이 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하기 위해 형성된 버퍼층(201)이 형성될 수 있다. 버퍼층(201)은 산화실리콘(SiNx) 또는 질화실리콘(SiOx)와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
버퍼층(201) 상에는 화소회로(PC)가 배치될 수 있다. 화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함한다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 드레인전극(DE)을 포함할 수 있다. 본 실시예에서는 게이트전극(GE)이 게이트절연층(203)을 가운데 두고 반도체층(Act) 상에 배치된 탑 게이트 타입을 도시하였으나, 또 다른 실시예에 따르면 박막트랜지스터(TFT)는 바텀 게이트 타입일 수 있다.
반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 아모퍼스 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이의 게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 게이트절연층(203)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
소스전극(SE) 및 드레인전극(DE)은 전도성이 좋은 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(SE) 및 드레인전극(DE)은 Ti/Al/Ti의 다층으로 형성될 수 있다.
스토리지 커패시터(Cst)는 제1층간절연층(205)을 사이에 두고 중첩하는 하부 전극(CE1)과 상부 전극(CE2)을 포함한다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 4에서는 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부 전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제2층간절연층(207)으로 커버될 수 있다.
제1 및 제2층간절연층(205, 207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 제1 및 제2층간절연층(205, 207)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)는 평탄화층(209)으로 커버될 수 있다.
평탄화층(209)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등과 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 평탄화층(209)은 폴리이미드를 포함할 수 있다.
다른 실시예로, 평탄화층(209)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 무기 절연물을 포함할 수 있다. 또 다른 실시예로, 평탄화층(209)는 유기절연층과 무기절연층이 적층된 구조를 구비할 수 있다. 무기 및 유기절연물을 포함할 수 있다.
본 실시예에서, 평탄화층(209)은 상면이 대략 편평한 면을 포함하고, 일부 영역에서 깊이 방향으로 오목한 리세스(R)를 구비할 수 있다. 상기 리세스(R)는 화소전극(221)이 배치되지 않는 영역에 구비될 수 있다. 즉, 평탄화층(209)의 편평한 상면에는 화소전극(221)이 배치되며, 화소전극(221)이 배치되지 않는 영역에는 상기 리세스(R)가 형성될 수 있다. 리세스(R)는 후술할 봉지층(300)의 단위 유기봉지층(320)이 관통부(V)로 흘러내는 것을 방지하기 위해 도입된 구성일 수 있다.
평탄화층(209)을 형성하기 위해서, 액상의 유기물질이 박막트랜지스터(TFT)을 덮도록 도포한 후, 박막트랜지스터(TFT)의 드레인전극(DE)을 노출하는 비아홀(VH)이 형성되도록 마스크 공정 및 현상 공정을 수행할 수 있다. 이와 같이, 평탄화층(209)는 액상의 유기물질을 경화시켜 형성하는 바, 그 상면이 대략 편평하게 형성될 수 있다.
그 다음, 상기 리세스(R)가 형성될 영역이 오픈되도록 포토레지스트를 형성한 후, 에칭 공정을 통해서 상기 리세스(R)를 형성할 수 있다. 일 실시예에 있어서, 상기 에칭 공정은 건식 식각 공정일 수 있다.
그러나, 본 발명은 이에 한정되지 않는다. 상기 리세스(R)는 평탄화층(209)의 비아홀(VH)과 동시에 형성될 수 있다. 예컨대, 평탄화층(209)를 형성할 때, 하프톤 마스크를 이용한 공정으로 비아홀(VH)과 리세스(R)을 동시에 형성할 수도 있다.
상기 리세스(R)의 깊이(d)는 약 1um 이상일 수 있다. 또는, 상기 리세스(R)의 깊이는 상기 평탄화층(209)의 두께(t)에 대해서 약 20%, 또는 30%, 또는 50%일 수 있다. 일부 실시예에서, 평탄화층(209)의 두께(t)는 약 4um 일 수 있으며, 리세스(R)의 깊이(d)는 약 1um 내지 2um일 수 있다. 이 때, 리세스(R)의 깊이(d)는 평탄화층(209)의 편평한 상면으로부터 리세스(R)의 하면까지의 거리를 의미하며, 평탄화층(209)의 두께(t)는 박막트랜지스터(TFT)의 소스전극(SE) 또는 데이터전극(DE)가 배치되는 층(예컨대, 제2층간절연층(207))의 상면에서 평탄화층(209)의 상면까지의 거리 중 가장 긴 거리를 의미할 수 있다.
상기 리세스(R)는 유기발광소자(OLED)를 둘러싸도록 형성되는 바, 단위 표시부(200)에 유기발광소자(OLED)가 복수로 구비되는 경우, 상기 리세스(R)는 도 5와 같이 유기발광소자(OLED)들 사이에도 구비될 수 있다.
화소전극(221)은 평탄화층(209)의 편평한 면 상에 형성될 수 있다. 화소전극(221)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(221)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소전극(221) 상에는 화소정의막(211)이 형성될 수 있다. 화소정의막(211)은 화소전극(221)의 상면을 노출하는 개구를 포함하되, 화소전극(221)의 가장자리를 커버할 수 있다. 이에 따라, 화소정의막(211)은 화소의 발광영역을 정의할 수 있다. 화소정의막(211)은 유기 절연물을 포함할 수 있다. 또는, 화소정의막(211)은 실리콘나이트라이드(SiNx)나 실리콘옥시나이트라이드(SiON), 또는 실리콘옥사이드(SiOx)와 같은 무기 절연물을 포함할 수 있다. 또는, 화소정의막(211)은 유기절연물 및 무기절연물을 포함할 수 있다.
화소정의막(211)의 두께는 상기 평탄화층(209)의 두께에 비해 얇게 형성될 수 있다. 이에 따라, 상기 화소정의막(211)은 상기 평탄화층(209)의 리세스(R)를 채우도록 형성되되, 화소정의막(211)의 상면에는 상기 리세스(R)의 형상에 대응되는 오목부가 형성될 수 있다.
유기발광다이오드(OLED)의 중간층(222)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(222)이 고분자 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(222)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 중간층(222)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(222)은 복수개의 화소전극(221)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극(221)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(223)은 표시영역(DA)뿐만 아니라 제1비표시영역(NDA1) 상에도 형성될 수 있다. 중간층(222) 및 대향전극(223)은 열 증착법에 의해 형성될 수 있다. 대향전극(223)은 기판(100)의 전면에 형성되는 바, 관통부(V)의 측면에도 일부 배치될 수 있다.
대향전극(223) 상부에는 대향전극(223)을 보호하기 위한 캡핑층(미도시)가 더 배치될 수 있다. 캡핑층은 LiF, 무기물, 또는/및 유기물을 포함할 수 있다.
대향전극(223) 상에는 단위 표시부(200)를 밀봉하는 봉지층(300)이 형성된다. 봉지층(300)은 외부의 산소 및 수분을 차단하며 단일 층 또는 복수 층으로 이루어질 수 있다. 봉지층(300)은 유기봉지층 및 무기봉지층 중 적어도 어느 하나를 포함할 수 있다.
도 4 및 도 5에서는 봉지층(300)이 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예에서, 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드와 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
제1무기봉지층(310)은 그 하부의 구조물을 따라 형성되기에, 도 4 및 도 5에 도시된 것과 같이 그 상면이 평탄하지 않게 된다. 유기봉지층(320)은 이러한 제1무기봉지층(310)을 덮는데, 제1무기봉지층(310)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(320)은 표시요소인 유기발광다이오드(OLED)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 또한, 유기봉지층(320)은 무기봉지층(310, 330)들에 발생한 스트레스를 완화시킬 수 있다.
유기봉지층(320)은 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리스티렌(PS), 아크릴계 수지, 에폭시계 수지, 폴리이미드, 폴리에틸렌, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산 등을 포함할 수 있다.
본 실시예에서, 유기봉지층(320)은 단위 표시부(200)들 각각에 대응되도록 단위 유기봉지층(320u)들로 구비될 수 있다. 즉, 단위 유기봉지층(320u)은 기판(100)의 아일랜드(101) 상부에 배치되고, 연결부(102)에는 배치되지 않을 수 있다. 이에 따라, 제1무기봉지층(310)과 제2무기봉지층(330)은 단위 유기봉지층(320u)의 외곽에서 서로 접하게 되어, 단위 표시부(200)들 각각을 개별적으로 캡슐화할 수 있다.
이와 같이 봉지층(300)은 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(300) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(310)과 유기봉지층(320) 사이에서 또는 유기봉지층(320)과 제2무기봉지층(330) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 단위 표시부(200)로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다. 또한, 제2무기봉지층(330)은 단위 유기봉지층(320u) 외측에 위치한 가장자리에서 제1무기봉지층(310)과 컨택함으로써, 단위 유기봉지층(320u)이 외부로 노출되지 않도록 할 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 기판(100)의 전면에 대해서 화학적기상증착법(Chemical vapor depositon, CVD)을 이용하여 형성할 수 있는 바, 제1무기봉지층(310) 및 제2무기봉지층(330)은 관통부(V)의 측면을 덮도록 형성될 수 있다.
단위 유기봉지층(320u)을 형성함에 있어서, 일정한 양의 액상유기물질을 단위 표시부(200)에 대응하도록 도포한 후, 경화하는 과정을 거치게 된다. 이 때, 액상유기물질의 특성상 단위 표시부(200)의 가장자리 방향으로 흐름이 발생하게 된다.
본 실시예에서는, 평탄화층(209) 상면에 깊이 방향으로 오목한 리세스(R)를 형성하고 있는 바, 단위 유기봉지층(320u)을 형성하기 위한 액상유기물질이 단위 표시부(200)의 가장지리로 흐르는 것을 방지할 수 있다.
상기 액상유기물질이 단위 표시부(200)의 가장자리로 흘러 관통부(V)로 흘러 넘치게되는 것을 방지하기 위해서, 단위 표시부(200)의 가장자리에 돌출된 댐구조를 구비하는 것을 상정할 수 있다. 그러나, 댐구조를 구비하게 되는 경우, 관통부(V)를 형성할 때, 댐구조가 손상될 수 있다.
본 실시예에서는, 단위 표시부(200)에 표시요소인 유기발광다이오드(OLED)를 둘러싸도록 평탄화층(209) 상면에 리세스(R)를 형성하여, 단위 유기봉지층(320u)의 에지 테일이 형성되는 것을 방지할 수 있다.
상기 리세스(R) 내부에는 화소정의막(211), 대향전극(223), 및 제1무기봉지층(310)이 채워질 수 있다. 이 경우, 화소정의막(211), 대향전극(223), 및 제1무기봉지층(310)의 두께는 얇게 형성되어, 이들의 상면에도 리세스(R)의 형상에 대응되는 오목부가 형성될 수 있다. 상기 오목부에 의해서 단위 유기봉지층(320)이 아일랜드(101)의 가장자리로 흐르는 것을 방지할 수 있다.
기판(100)의 연결부(102b) 상에는 단차 보상층(202)가 배치될 수 있다. 기판(100)의 연결부(102b)는 아일랜드(101) 보다 작은 폭을 가지고 형성될 수 있는 바, 디스플레이 장치의 형상 변형 발생하는 응력에 취약할 수 있다. 이에 따라, 기판(100)의 연결부(102b) 상부에는 무기절연층으로 형성된 버퍼층(201), 게이트절연층(203), 제1층간절연층(205), 및 제2층간절연층(207) 중 적어도 하나 이상은 배치되지 않을 수 있다.
일 예로, 연결부(102b) 상부에서 버퍼층(201), 게이트절연층(203), 제1층간절연층(205), 및 제2층간절연층(207)은 에칭 등의 공정에 의해서 제거하고, 그 대신 유기물질로 이루어진 단차 보상층(202)을 형성할 수 있다.
단차 보상층(202) 상부에는 화소회로(PC)에 전압 또는 신호를 전달하는 배선(W)이 배치되는 바, 단차 보상층(202)은 상기 배선(W)이 아일랜드(101)로 이어질 때, 그 높이 차이가 발생하지 않도록 하는 동시에 배선에 인가될 수 있는 스트레스를 흡수하는 역할을 할 수 있다.
단차 보상층(202)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로 구비될 수 있다. 단차 보상층(202)는 이와 같은 유기 절연물질의 단층 또는 다층 구조로 구비될 수 있다.
단차 보상층(202) 상부에 배치된 배선(W)은 상기 아일랜드(101)에 배치된 박막트랜지스터(TFT)의 소스전극(SE) 또는 드레인전극(DE)과 동일한 물질로 구비될 수 있다. 또는, 단차 보상층(202) 상부에 배치된 배선(W)은 박막트랜지스터(TFT)의 게이트전극(GE)과 동일한 물질로 구비될 수 있다. 배선(W)은 화소회로(PC)에 전압 또는 신호를 전달하는 배선들로 구비될 수 있다.
상기 배선(W)은 평탄화층(209)으로 덮일 수 있다. 평탄화층(209) 상부에는 대향전극(223), 제1무기봉지층(310), 및 제2무기봉지층(330)이 적층될 수 있다. 대향전극(223), 제1무기봉지층(310), 및 제2무기봉지층(330)은 관통홀(V)이 형성된 이후, 오픈 마스크를 이용하여 형성되는 바, 관통홀(V)의 측면을 감싸면서 형성될 수 있다. 한편, 도면에는 도시되고 있지 않으나, 평탄화층(209)과 대향전극(223) 사이에는 화소정의막(211)이 더 배치될 수 있으며, 대향전극(223)과 제1무기봉지층(310) 사이에는 캡핑층이 더 배치될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 디스플레이 장치를 나타내는 개략적인 단면도이다. 도 6은 도 3의 I-I'선에 대응하는 도면일 수 있다. 도 6에 있어서, 도 3 및 도 4와 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 기판(100), 평탄화층(209)을 구비한 단위 표시부(200), 및 단위 표시부(200) 각각을 밀봉하는 봉지층(300)을 구비한다.
기판(100)은, 도 1 내지 도 3에 도시된 바와 같이, 서로 이격된 복수의 아일랜드(101)들, 상기 복수의 아일랜드(101)들을 연결하는 복수의 연결부(102)들, 및 상기 복수의 연결부(102)들 사이에 상기 기판(100)을 관통하는 복수의 관통부(V)들을 포함할 수 있다.
단위 표시부(200)들은 상기 복수의 아일랜드(101)들 상에 각각 배치된다. 즉, 단위 표시부(200)는 하나의 아일랜드(101)에 배치되는 표시 요소들의 집합을 의미할 수 있다. 일 실시예에서, 단위 표시부(200)는 하나의 표시 요소만을 포함할 수 있다. 다른 실시예에서, 단위 표시부(200)는 적색, 녹색, 청색을 나타내는 복수의 표시 요소들을 포함할 수 있다.
단위 표시부(200)는 평탄화층(209)을 구비하며, 상기 평탄화층(209) 상부에는 표시 요소, 예컨대, 유기발광다이오드(OLED)가 배치될 수 있다. 평탄화층(209)은 표시 요소인 유기발광다이오드(OLED)가 배치되는 영역에는 평편한 상면을 제공하고, 상기 표시 요소의 일측 또는 그 주변에는 깊이 방향으로 오목한 리세스(R)를 구비할 수 있다.
상기 리세스(R)의 깊이(d)는 약 1um 이상일 수 있다. 또는, 상기 리세스(R)의 깊이는 상기 평탄화층(209)의 두께(t)에 대해서 약 20%, 또는 30%, 또는 50%일 수 있다. 일부 실시예에서, 평탄화층(209)의 두께(t)는 약 4um 일 수 있으며, 리세스(R)의 깊이(d)는 약 1um 내지 2um일 수 있다. 이 때, 리세스(R)의 깊이(d)는 평탄화층(209)의 편평한 상면으로부터 리세스(R)의 하면까지의 거리를 의미하며, 평탄화층(209)의 두께(t)는 박막트랜지스터(TFT)의 소스전극(SE) 또는 데이터전극(DE)가 배치되는 층(예컨대, 제2층간절연층(207))의 상면에서 평탄화층(209)의 상면까지의 거리 중 가장 긴 거리를 의미할 수 있다.
본 실시예에 있어서, 화소정의막(211)은 상기 리세스(R) 상에 배치되지 않을 수 있다. 즉, 화소정의막(211)은 상기 리세스(R)을 노출하도록 형성될 수 있다. 화소정의막(211)이 상기 리세스(R) 내부를 채우지 않음에 따라, 제1무기봉지층(310)에 형성되는 오목부의 깊이가 화소정의막(211)이 리세스(R) 내부에 배치되는 경우에 비해서 크게 구비될 수 있다.
오목부가 깊게 형성될수록 유기봉지층(320)가 아일랜드(101)의 가장자리로 흐르는 것을 효과적으로 차단할 수 있다.
즉, 본 실시예에 있어서, 평탄화층(209)에 리세스(R)를 구비하는 바, 봉지층(300)에 포함된 단위 유기봉지층(320u)은 관통부(V)로 흐르지 않고, 단위 표시부(200)에 대응되도록 배치되며, 제1무기봉지층(310) 및 제2무기봉지층(330)은 상기 단위 유기봉지층(320u) 외곽에서 서로 접하도록 구비된다. 이에 따라, 봉지층(300)은 단위 표시부(200)들 각각을 밀봉하게 된다.
도 7은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 나타내는 개략적인 단면도이다. 도 7은 도 3의 I-I'선에 대응하는 도면일 수 있다. 도 7에 있어서, 도 3 및 도 4와 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 기판(100), 평탄화층(209)을 구비한 단위 표시부(200), 및 단위 표시부(200) 각각을 밀봉하는 봉지층(300)을 구비한다.
기판(100)은, 도 1 내지 도 3에 도시된 바와 같이, 서로 이격된 복수의 아일랜드(101)들, 상기 복수의 아일랜드(101)들을 연결하는 복수의 연결부(102)들, 및 상기 복수의 연결부(102)들 사이에 상기 기판(100)을 관통하는 복수의 관통부(V)들을 포함할 수 있다.
단위 표시부(200)들은 상기 복수의 아일랜드(101)들 상에 각각 배치된다. 즉, 단위 표시부(200)는 하나의 아일랜드(101)에 배치되는 표시 요소들의 집합을 의미할 수 있다. 일 실시예에서, 단위 표시부(200)는 하나의 표시 요소만을 포함할 수 있다. 다른 실시예에서, 단위 표시부(200)는 적색, 녹색, 청색을 나타내는 복수의 표시 요소들을 포함할 수 있다.
단위 표시부(200)는 평탄화층(209)을 구비하며, 상기 평탄화층(209) 상부에는 표시 요소, 예컨대, 유기발광다이오드(OLED)가 배치될 수 있다. 평탄화층(209)은 표시 요소인 유기발광다이오드(OLED)가 배치되는 영역에는 평편한 상면을 제공하고, 상기 표시 요소의 일측 또는 그 주변에는 깊이 방향으로 오목한 리세스(R)를 구비할 수 있다.
상기 리세스(R)의 깊이(d)는 약 1um 이상일 수 있다. 또는, 상기 리세스(R)의 깊이는 상기 평탄화층(209)의 두께(t)에 대해서 약 20%, 또는 30%, 또는 50%일 수 있다. 일부 실시예에서, 평탄화층(209)의 두께(t)는 약 4um 일 수 있으며, 리세스(R)의 깊이(d)는 약 1um 내지 2um일 수 있다. 이 때, 리세스(R)의 깊이(d)는 평탄화층(209)의 편평한 상면으로부터 리세스(R)의 하면까지의 거리를 의미하며, 평탄화층(209)의 두께(t)는 박막트랜지스터(TFT)의 소스전극(SE) 또는 데이터전극(DE)가 배치되는 층(예컨대, 제2층간절연층(207))의 상면에서 평탄화층(209)의 상면까지의 거리 중 가장 긴 거리를 의미할 수 있다.
본 실시예에 있어서, 평탄화층(209)는 유기 평탄화층(209a) 및 그 상부에 배치된 무기 평탄화층(209b)를 포함할 수 있다.
유기 평탄화층(209a)은 박막트랜지스터(TFT)의 드레인 전극(DE)을 노출하는 비아홀을 구비하고, 그 상면은 전체적으로 평편하게 구비될 수 있다. 유기 평탄화층(209a)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등과 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 유기 평탄화층(209a)은 폴리이미드를 포함할 수 있다.
무기 평탄화층(209b)에는 리세스(R)가 구비될 수 있다, 상기 리세스(R)는 표시 요소인 유기발광다이오드(OLED) 일측 또는 그 주변에 배치될 수 있다. 무기 평탄화층(209b)은 유기 평탄화층(209a) 상부에 배치되는 바, 유기발광다이오드(OLED)가 배치되는 영역에서, 무기 평탄화층(209b)는 평편한 상면을 구비할 수 있다.
상기 리세스(R)의 깊이(d)는 약 1um 이상일 수 있다. 또는, 상기 리세스(R)의 깊이는 상기 평탄화층(209)의 전체 두께(t)에 대해서 약 20%, 또는 30%, 또는 50%일 수 있다. 일부 실시예에서, 평탄화층(209)의 전체 두께(t)는 약 4um 일 수 있으며, 리세스(R)의 깊이(d)는 약 1um 내지 2um일 수 있다. 이 때, 리세스(R)의 깊이(d)는 평탄화층(209)의 편평한 상면으로부터 리세스(R)의 하면까지의 거리를 의미하며, 평탄화층(209)의 두께(t)는 박막트랜지스터(TFT)의 소스전극(SE) 또는 데이터전극(DE)가 배치되는 층(예컨대, 제2층간절연층(207))의 상면에서 평탄화층(209)의 상면까지의 거리 중 가장 긴 거리를 의미할 수 있다.
무기 평탄화층(209b)은 산화실리콘(SiNx), 질화실리콘(SiOx) 또는 산질화실리콘(SiNO)과 같은 무기 절연물을 포함할 수 있다.
도면에서는 상기 리세스(R)가 무기 평탄화층(209b)을 관통하지 않도록 도시되고 있으나, 본 발명은 이에 한정되지 않는다. 상기 리세스(R)는 무기 평탄화층(209b)을 관통하여, 상기 유기 평탄화층(209a)의 상면이 노출되도록 구비될 수 있다. 또는, 상기 리세스(R)는 무기 평탄화층(209b)이 관통되고, 유기 평탄화층(209a)의 일부가 깊이 방향으로 제거되어 형성할 수 있다. 즉, 상기 리세스(R)는 상기 평탄화층(209) 전체의 깊이 방향으로 오목한 형상으로 구비되는 다양한 형상을 포함할 수 있다.
본 실시예에 있어서, 평탄화층(209)에 리세스(R)를 구비하는 바, 봉지층(300)에 포함된 단위 유기봉지층(320u)은 관통부(V)로 흐르지 않고, 단위 표시부(200)에 대응되도록 배치되며, 제1무기봉지층(310) 및 제2무기봉지층(330)은 상기 단위 유기봉지층(320u) 외곽에서 서로 접하도록 구비된다. 이에 따라, 봉지층(300)은 단위 표시부(200)들 각각을 밀봉하게 된다.
도 8은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 나타내는 개략적인 단면도이다. 도 8은 도 3의 I-I'선에 대응하는 도면일 수 있다. 도 8에 있어서, 도 3 및 도 4와 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 기판(100), 평탄화층(209)을 구비한 단위 표시부(200), 및 단위 표시부(200) 각각을 밀봉하는 봉지층(300)을 구비한다.
기판(100)은, 도 1 내지 도 3에 도시된 바와 같이, 서로 이격된 복수의 아일랜드(101)들, 상기 복수의 아일랜드(101)들을 연결하는 복수의 연결부(102)들, 및 상기 복수의 연결부(102)들 사이에 상기 기판(100)을 관통하는 복수의 관통부(V)들을 포함할 수 있다.
단위 표시부(200)들은 상기 복수의 아일랜드(101)들 상에 각각 배치된다. 즉, 단위 표시부(200)는 하나의 아일랜드(101)에 배치되는 표시 요소들의 집합을 의미할 수 있다. 일 실시예에서, 단위 표시부(200)는 하나의 표시 요소만을 포함할 수 있다. 다른 실시예에서, 단위 표시부(200)는 적색, 녹색, 청색을 나타내는 복수의 표시 요소들을 포함할 수 있다.
단위 표시부(200)는 평탄화층(209)을 구비하며, 상기 평탄화층(209) 상부에는 표시 요소, 예컨대, 유기발광다이오드(OLED)가 배치될 수 있다. 평탄화층(209)은 표시 요소인 유기발광다이오드(OLED)가 배치되는 영역에는 평편한 상면을 제공하고, 상기 표시 요소의 일측 또는 그 주변에는 깊이 방향으로 오목한 리세스(R)를 구비할 수 있다.
본 실시예에 있어서, 박막트랜지스터(TFT)와 평탄화층(209) 사이에는 무기보호층(PVX) 및 하부 평탄화층(208)이 추가적으로 배치될 수 있다. 또한, 기판(100)의 아일랜드(101)의 일부에는 단차 보상층(202)가 배치될 수 있다.
무기보호층(PVX)은 질화실리콘(SiNx)과 산화실리콘(SiOx)의 단일막 또는 다층막일 수 있다. 무기보호층(PVX)은 박막트랜지스터(TFT)의 소스전극(SE) 및 일부 배선들을 커버하여 보호할 수 있다. 기판(100)의 일부 영역에는 소스전극(SE)과 동일한 공정에서 함께 형성된 배선들(미도시)이 노출될 수 있다. 배선들의 노출된 부분은 화소전극(221)의 패터닝시 사용되는 에천트에 의해 손상될 수 있는데, 본 실시예에서와 같이 무기보호층(PVX)이 배선들의 적어도 일부를 커버하므로 배선들이 화소전극(221)의 패터닝 공정에서 손상되는 것을 방지할 수 있다.
무기보호층(PVX)과 평탄화층(209) 사이에는 하부 평탄화층(208)이 배치될 수 있다. 하부 평탄화층(208)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등과 같은 유기 절연물을 포함할 수 있다.
하부 평탄화층(208) 상에는 화소전극(221)과 박막트랜지스터(TFT)를 연결하는 연결금속(CM)이 배치될 수 있다. 또한, 상기 연결금속(CM)과 동일한 층에 배치되는 배선(미도시)을 포함할 수 있다. 연결금속(CM)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 이와 같이, 하부 평탄화층(208)을 구비함에 따라, 하부 평탄화층(208) 상면에도 배선들을 배치할 수 있어, 단위 표시부(200)의 집적도를 향상시킬 수 있다.
기판(100)의 아일랜드(101)의 일부에는 단차 보상층(202)가 배치될 수 있다. 단차 보상층(202)은 버퍼층(201), 게이트절연층(203), 제1층간절연층(205), 및 제2층간절연층(207)의 측면을 덮도록 배치될 수 있다.
연결부(102b) 상부에 배치되는 버퍼층(201), 게이트절연층(203), 제1층간절연층(205), 및 제2층간절연층(207)을 제거하는 과정에서 상기 아일랜드(101)에 배치된 버퍼층(201), 게이트절연층(203), 제1층간절연층(205), 및 제2층간절연층(207)의 일부가 제거되고, 그 부분에 단차 보상층(202)이 채워지게 된다. 그 후, 평탄화층(209) 및 화소정의막(211)이 형성되고 관통홀(V)을 형성할 수 있다.
이에 단차 보상층(202)의 일부가 아일랜드(101) 상부에 배치될 수 있다.
평탄화층(209)에 형성된 리세스(R)의 깊이(d)는 약 1um 이상일 수 있다. 또는, 상기 리세스(R)의 깊이는 상기 무기보호층(PVX), 하부 평탄화층(208), 및 평탄화층(209)의 전체 두께(t)에 대해서 약 20%, 또는 30%, 또는 50%일 수 있다. 일부 실시예에서, 상기 두께(t)는 약 4um 일 수 있으며, 리세스(R)의 깊이(d)는 약 1um 내지 2um일 수 있다. 이 때, 리세스(R)의 깊이(d)는 평탄화층(209)의 편평한 상면으로부터 리세스(R)의 하면까지의 거리를 의미하며, 상기 두께(t)는 박막트랜지스터(TFT)의 소스전극(SE) 또는 데이터전극(DE)가 배치되는 층(예컨대, 제2층간절연층(207))의 상면에서 평탄화층(209)의 상면까지의 거리 중 가장 긴 거리를 의미할 수 있다.
한편, 연결부(102b)에는 무기보호층(PVX)은 배치되지 않을 수 있다. 즉, 연결부(102b)에는 단차 보상층(202), 하부 평탄화층(208), 및 평탄화층(209)가 배치될 수 있으며, 하부 평탄화층(208)과 평탄화층(209) 사이에는 추가 배선(W')이 배치될 수 있다.
본 실시예에 있어서, 평탄화층(209)에 리세스(R)를 구비하는 바, 봉지층(300)에 포함된 단위 유기봉지층(320u)은 관통부(V)로 흐르지 않고, 단위 표시부(200)에 대응되도록 배치되며, 제1무기봉지층(310) 및 제2무기봉지층(330)은 상기 단위 유기봉지층(320u) 외곽에서 서로 접하도록 구비된다. 이에 따라, 봉지층(300)은 단위 표시부(200)들 각각을 밀봉하게 된다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 디스플레이 장치
100: 기판
101: 아일랜드
102: 연결부
200: 단위 표시부
201: 버퍼층
202: 단차 보상층
203: 게이트절연층
205: 제1층간절연층
207: 제2층간절연층
208: 하부 평탄화층
209b: 무기 평탄화층
209a: 유기 평탄화층
209: 평탄화층
211: 화소정의막
221: 화소전극
222: 중간층
223: 대향전극
300: 봉지층
310: 제1무기봉지층
320u: 단위 유기봉지층
320: 유기봉지층
330: 제2무기봉지층

Claims (20)

  1. 기판;
    상기 기판 상에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결된 표시 요소, 및 상기 박막 트랜지스터와 상기 표시 요소 사이에 위치한 평탄화층을 각각 구비한 복수의 단위 표시부들; 및
    상기 복수의 단위 표시부들을 각각 밀봉하는 봉지층;을 포함하고,
    상기 평탄화층은, 상기 표시 요소 일측에서 깊이 방향으로 오목한 리세스를 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 리세스는 상기 표시 요소를 적어도 일부 둘러싸도록 구비된, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 복수의 단위 표시부들 각각은, 복수의 표시 요소들을 포함하며,
    상기 리세스는 상기 복수의 표시 요소들을 둘러싸도록 구비된, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 봉지층은 유기봉지층, 상기 유기봉지층 하부에 배치된 제1무기봉지층, 및 상기 유기봉지층 상부에 배치된 제2무기봉지층을 포함하며,
    상기 유기봉지층은 상기 복수의 단위 표시부들과 각각 대응하는 단위 유기봉지층들을 포함하며,
    상기 제1무기봉지층과 상기 제2무기봉지층은 상기 단위 유기봉지층들 외곽에서 서로 접하는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 기판은, 서로 이격된 복수의 아일랜드들, 상기 복수의 아일랜드들을 연결하는 복수의 연결부들, 및 상기 복수의 연결부들 사이에 상기 기판을 관통하는 복수의 관통부들을 포함하고,
    상기 복수의 단위 표시부들은 상기 복수의 아일랜드들 상에 각각 배치되는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제1무기봉지층과 상기 제2무기봉지층은 상기 복수의 관통부들의 측면에 적어도 일부 배치되는, 디스플레이 장치.
  7. 제5항에 있어서,
    상기 복수의 연결부들 상에는 상기 단위 표시부에 전기적 신호들 전달하는 배선; 및
    상기 복수의 연결부들과 상기 배선 사이에 배치되며, 유기물질로 구비된 단차 보상층;을 더 구비하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 표시 요소는 화소전극, 중간층, 대향전극을 포함하고,
    상기 화소전극은 상기 평탄화층의 상면에 배치되고,
    상기 평탄화층 상부에는 상기 화소전극의 가장자리를 덮는 화소정의막이 구비된, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 화소정의막은 상기 리세스를 노출하는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 평탄화층은, 유기 평탄화층 및 상기 유기 평탄화층 상부에 배치된 무기 평탄화층을 포함하며,
    상기 리세스는 상기 무기 평탄화층에 구비된, 디스플레이 장치.
  11. 제1항에 있어서,
    상기 박막트랜지스터와 상기 평탄화층 사이에 배치되며, 상기 박막트랜지스터의 소스전극 또는 드레인전극을 덮는 무기보호층;을 더 포함하는, 디스플레이 장치.
  12. 제1항에 있어서,
    상기 박막트랜지스터는 적어도 하나의 무기층을 포함하며,
    상기 적어도 하나의 무기층의 측면에는 유기물질로 구비된 단차 보상층이 배치된, 디스플레이 장치.
  13. 제1항에 있어서,
    상기 박막트랜지스터와 상기 평탄화층 사이에 배치된 하부 평탄화층; 및
    상기 하부 평탄화층 상에 배치된 연결금속;을 더 포함하는, 디스플레이 장치.
  14. 서로 이격된 복수의 아일랜드들, 상기 복수의 아일랜드들을 연결하는 복수의 연결부들, 및 상기 복수의 연결부들 사이에 상기 기판을 관통하는 복수의 관통부들을 포함하는 기판;
    상기 복수의 아일랜드들 상에 각각 배치되는 복수의 단위 표시부들;
    상기 복수의 단위 표시부들을 각각 밀봉하는 봉지층;을 포함하고,
    상기 복수의 단위 표시부들 각각은, 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결된 유기발광다이오드, 및 상기 박막 트랜지스터와 상기 유기발광다이오드 사이에 위치한 평탄화층을 각각 구비하며,
    상기 평탄화층은 상기 유기발광다이오드 일측에서 깊이 방향으로 오목한 리세스를 구비하는, 디스플레이 장치.
  15. 제14항에 있어서,
    상기 복수의 단위 표시부들 각각에 포함된 유기발광다이오드는 복수로 구비되며,
    상기 리세스는 상기 복수의 유기발광다이오드들 사이에 배치된, 디스플레이 장치.
  16. 제14항에 있어서,
    상기 봉지층은 유기봉지층, 상기 유기봉지층 하부에 배치된 제1무기봉지층, 및 상기 유기봉지층 상부에 배치된 제2무기봉지층을 포함하며,
    상기 유기봉지층은 상기 복수의 단위 표시부들과 각각 대응하는 단위 유기봉지층들을 포함하며,
    상기 제1무기봉지층과 상기 제2무기봉지층은 상기 단위 유기봉지층들 외곽에서 서로 접하는 디스플레이 장치.
  17. 제16항에 있어서,
    상기 제1무기봉지층과 상기 제2무기봉지층은 상기 복수의 연결부들 상에서 서로 접하는, 디스플레이 장치.
  18. 제16항에 있어서,
    상기 제1무기봉지층과 상기 제2무기봉지층은 상기 복수의 관통부들의 측면에 적어도 일부 배치되는, 디스플레이 장치.
  19. 제14항에 있어서,
    상기 유기발광다이오드는 화소전극, 유기발광층을 포함하는 중간층, 대향전극을 포함하고,
    상기 화소전극은 상기 평탄화층의 상면에 배치되고,
    상기 평탄화층 상부에는 상기 화소전극의 가장자리를 덮는 화소정의막이 구비되되, 상기 화소정의막은 상기 리세스와 비중첩하는, 디스플레이 장치.
  20. 제14항에 있어서,
    상기 복수의 연결부들 상에는 상기 복수의 단위 표시부들에 전기적 신호들 전달하는 배선; 및
    상기 복수의 연결부들과 상기 배선 사이에 배치되며, 유기물질로 구비된 단차 보상층;을 더 구비하는, 디스플레이 장치.
KR1020190041496A 2019-04-09 2019-04-09 디스플레이 장치 KR20200119452A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190041496A KR20200119452A (ko) 2019-04-09 2019-04-09 디스플레이 장치
US16/838,296 US11605694B2 (en) 2019-04-09 2020-04-02 Display apparatus including a planarization layer having a recess around a unit display portion
CN202010264845.7A CN111799308A (zh) 2019-04-09 2020-04-07 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190041496A KR20200119452A (ko) 2019-04-09 2019-04-09 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20200119452A true KR20200119452A (ko) 2020-10-20

Family

ID=72748187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190041496A KR20200119452A (ko) 2019-04-09 2019-04-09 디스플레이 장치

Country Status (3)

Country Link
US (1) US11605694B2 (ko)
KR (1) KR20200119452A (ko)
CN (1) CN111799308A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022145855A1 (ko) * 2020-12-28 2022-07-07 삼성디스플레이 주식회사 표시 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210048945A (ko) * 2019-10-24 2021-05-04 엘지디스플레이 주식회사 스트레쳐블 표시 장치
WO2023100022A1 (ja) * 2021-11-30 2023-06-08 株式会社半導体エネルギー研究所 表示装置、及び表示装置の作製方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6866901B2 (en) 1999-10-25 2005-03-15 Vitex Systems, Inc. Method for edge sealing barrier films
US20030203210A1 (en) 2002-04-30 2003-10-30 Vitex Systems, Inc. Barrier coatings and methods of making same
KR20140070142A (ko) * 2012-11-30 2014-06-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102175991B1 (ko) * 2014-12-26 2020-11-09 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN108336126B (zh) * 2015-02-13 2021-01-26 京东方科技集团股份有限公司 像素结构、显示装置以及像素结构的制作方法
KR101763616B1 (ko) * 2015-07-29 2017-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102544985B1 (ko) 2016-02-25 2023-06-20 삼성디스플레이 주식회사 스트레처블 디스플레이 장치
WO2017158477A1 (en) * 2016-03-18 2017-09-21 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101973163B1 (ko) * 2016-03-22 2019-04-29 삼성디스플레이 주식회사 디스플레이 장치
KR102524535B1 (ko) 2016-03-29 2023-04-24 삼성디스플레이 주식회사 디스플레이 장치
US10439165B2 (en) * 2016-07-29 2019-10-08 Lg Display Co., Ltd. Organic light emitting diode display
KR102597681B1 (ko) * 2016-09-19 2023-11-06 삼성디스플레이 주식회사 표시 장치
KR20180033375A (ko) * 2016-09-23 2018-04-03 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20180066304A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR102325674B1 (ko) * 2017-08-16 2021-11-12 엘지디스플레이 주식회사 유기발광 표시장치, 그를 포함한 헤드 장착형 디스플레이, 및 그의 제조방법
JP6957294B2 (ja) * 2017-09-28 2021-11-02 キヤノン株式会社 表示装置、電子機器、及び表示装置の製造方法
KR102495845B1 (ko) 2017-12-26 2023-02-06 삼성디스플레이 주식회사 디스플레이 장치
TWI673556B (zh) 2018-03-08 2019-10-01 友達光電股份有限公司 顯示面板
CN108832022B (zh) 2018-06-28 2020-11-27 京东方科技集团股份有限公司 一种oled显示面板及显示装置
CN108987444B (zh) 2018-07-06 2021-06-11 云谷（固安）科技有限公司 显示基板及其制作方法、显示面板和显示装置
US10950809B2 (en) * 2018-12-21 2021-03-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display panel having a photoresist supporting element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022145855A1 (ko) * 2020-12-28 2022-07-07 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN111799308A (zh) 2020-10-20
US11605694B2 (en) 2023-03-14
US20200328269A1 (en) 2020-10-15

Similar Documents

Publication Publication Date Title
US7538488B2 (en) Flat panel display
KR100709255B1 (ko) 평판 표시 장치 및 그 제조 방법
KR101901832B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20190031397A (ko) 표시 장치
KR20190064716A (ko) 디스플레이 장치 및 그 제조 방법
US20110204369A1 (en) Organic Light-Emitting Display Device
KR101784468B1 (ko) 유기 발광 디스플레이 장치 및 그 제조방법
KR20140140983A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101810051B1 (ko) 유기 발광 표시 장치 및 그 제조방법
US11605694B2 (en) Display apparatus including a planarization layer having a recess around a unit display portion
US9865662B2 (en) Transparent organic light emitting display apparatus and method of manufacturing the same
US20160218165A1 (en) Organic light-emitting diode display and method of manufacturing the same
US20210005700A1 (en) Display apparatus
US9245905B2 (en) Back plane for flat panel display device and method of manufacturing the same
KR20190118221A (ko) 유기 발광 표시 장치
US11950444B2 (en) Display device and method of manufacturing the same
KR20200145952A (ko) 표시 장치
US7714324B2 (en) Organic thin film transistor and method of manufacturing the same
EP3790067B1 (en) Display apparatus
KR20160027609A (ko) 유기발광 디스플레이 장치
KR100603336B1 (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
KR20220161643A (ko) 표시 장치
KR20230111656A (ko) 디스플레이 장치
KR20230142023A (ko) 디스플레이 장치
KR20110119535A (ko) 유기 발광 디스플레이 장치