KR20220161643A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220161643A
KR20220161643A KR1020210069539A KR20210069539A KR20220161643A KR 20220161643 A KR20220161643 A KR 20220161643A KR 1020210069539 A KR1020210069539 A KR 1020210069539A KR 20210069539 A KR20210069539 A KR 20210069539A KR 20220161643 A KR20220161643 A KR 20220161643A
Authority
KR
South Korea
Prior art keywords
layer
electrode
area
disposed
display element
Prior art date
Application number
KR1020210069539A
Other languages
English (en)
Inventor
이원세
곽원규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210069539A priority Critical patent/KR20220161643A/ko
Priority to US17/695,067 priority patent/US20220384547A1/en
Priority to EP22175945.9A priority patent/EP4095926A3/en
Priority to CN202210597951.6A priority patent/CN115411072A/zh
Priority to CN202221315848.XU priority patent/CN218277721U/zh
Publication of KR20220161643A publication Critical patent/KR20220161643A/ko

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H01L27/3211—
    • H01L27/3234—
    • H01L27/3246—
    • H01L27/3258—
    • H01L27/326—
    • H01L51/5203—
    • H01L51/5284—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/84—Parallel electrical configurations of multiple OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/221—Static displays, e.g. displaying permanent logos
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/86—Series electrical configurations of multiple OLEDs

Abstract

본 발명의 일 실시예는, 제1영역 및 제2영역을 포함하는 기판; 및 제1두께를 가진 제1전극을 포함하고 상기 제1영역에 배치된 제1표시요소와 상기 제1두께보다 작은 제2두께를 가진 제2전극을 포함하고 상기 제2영역에 배치된 제2표시요소를 포함하는 표시요소층;을 포함하고, 상기 제2표시요소는 복수의 제2표시요소들을 포함하며, 상기 복수의 제2표시요소들 중 어느 하나 및 상기 복수의 제2표시요소들 중 다른 하나는 서로 전기적으로 연결된, 표시 장치를 개시한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치 중 화상을 표시하는 영역이 차지하는 면적이 확대되면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 다양한 기능을 추가하기 위한 방안으로, 화상을 표시하면서 다양한 기능을 수행하는 영역을 갖는 표시 장치의 연구가 계속되고 있다.
화상을 표시하면서 다양한 기능을 위한 영역은 그 기능을 수행하기 위해 빛 또는 음향 등에 대한 높은 투과율을 유지할 필요가 있다. 한편, 화상을 표시하면서 다양한 기능을 위한 영역에서 높은 투과율이 유지된다면 해상도가 감소할 수 있다.
본 발명의 실시예들은 높은 투과율을 유지하면서 높은 해상도를 유지할 수 있는 표시 장치를 제공하고자 한다.
본 발명의 일 실시예는, 제1영역 및 제2영역을 포함하는 기판; 및 제1두께를 가진 제1전극을 포함하고 상기 제1영역에 배치된 제1표시요소와 상기 제1두께보다 작은 제2두께를 가진 제2전극을 포함하고 상기 제2영역에 배치된 제2표시요소를 포함하는 표시요소층;을 포함하고, 상기 제2표시요소는 복수의 제2표시요소들을 포함하며, 상기 복수의 제2표시요소들 중 어느 하나 및 상기 복수의 제2표시요소들 중 다른 하나는 서로 전기적으로 연결된, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 제1전극은 인듐(In), 주석(Sn), 및 산소(O) 중 적어도 하나를 포함하는 제1층 및 은(Ag)을 포함하는 제2층을 포함하고, 상기 제2전극은 인듐(In), 주석(Sn), 및 산소(O) 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 표시요소층은 상기 제1전극과 중첩하는 제1전극개구부와 상기 제2영역과 중첩하는 제2영역개구부를 포함하고 상기 제1전극의 가장자리를 덮는 화소정의막을 더 포함할 수 있다.
일 실시예에 있어서, 상기 화소정의막은 광차단물질을 포함할 수 있다.
일 실시예에 있어서, 상기 제1표시요소는 상기 제1전극개구부와 중첩하는 제1발광층을 포함하고, 상기 제2표시요소는 상기 제2전극 상에 배치되며 상기 제2전극의 측면을 덮는 제2발광층을 포함할 수 있다.
일 실시예에 있어서, 상기 기판 및 상기 표시요소층 사이에 배치된 배선;을 더 포함하고, 상기 배선은 상기 복수의 제2표시요소들 중 어느 하나와 상기 복수의 제2표시요소들 중 다른 하나를 전기적으로 연결시킬 수 있다.
일 실시예에 있어서, 상기 기판은 제2영역과 인접한 제3영역을 더 포함하고, 상기 제1표시요소와 전기적으로 연결되며 상기 제1영역에 배치된 제1화소회로; 상기 제2표시요소와 전기적으로 연결되며 상기 제3영역에 배치된 제2화소회로; 및 상기 제3영역으로부터 상기 제2영역으로 연장되고, 상기 제2표시요소 및 상기 제2화소회로를 전기적으로 연결시키는 연결배선;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 기판 및 상기 표시요소층 사이에 배치된 유기절연층;을 더 포함하고, 상기 연결배선은 상기 기판과 상기 유기절연층 사이에 배치된 제1연결배선 및 상기 유기절연층과 상기 표시요소층 사이에 배치된 제2연결배선 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 표시요소층은 제3두께를 가진 제3전극을 포함하고 상기 제3영역에 배치된 제3표시요소를 더 포함하고, 상기 제3표시요소는 복수의 제3표시요소들을 포함하며, 상기 복수의 제3표시요소들 중 어느 하나의 상기 제3전극 및 상기 복수의 제3표시요소들 중 다른 하나의 상기 제3전극은 일체로 구비될 수 있다.
일 실시예에 있어서, 상기 제2영역과 중첩하는 컴포넌트;를 더 포함할 수 있다.
본 발명의 다른 실시예는, 제1영역 및 제2영역을 포함하는 기판; 및 제1전극을 포함하고 제1영역에 배치된 제1표시요소, 제2전극을 포함하고 상기 제2영역에 배치된 제2표시요소, 및 상기 제1전극과 중첩하는 제1전극개구부와 상기 제2영역과 중첩하는 제2영역개구부를 포함하고 상기 제1전극의 가장자리를 덮는 화소정의막을 포함하는 표시요소층;을 포함하는, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 제1전극은 제1두께를 가지며, 상기 제2전극은 상기 제1두께보다 작은 제2두께를 가질 수 있다.
일 실시예에 있어서, 상기 제1전극은 인듐(In), 주석(Sn), 및 산소(O) 중 적어도 하나를 포함하는 제1층 및 은(Ag)을 포함하는 제2층을 포함하고, 상기 제2전극은 인듐(In), 주석(Sn), 및 산소(O) 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 화소정의막은 광차단물질을 포함할 수 있다.
일 실시예에 있어서, 상기 제1표시요소는 상기 제1전극개구부와 중첩하는 제1발광층을 포함하고, 상기 제2표시요소는 상기 제2전극 상에 배치되며 상기 제2전극의 측면을 덮는 제2발광층을 포함할 수 있다.
일 실시예에 있어서, 상기 기판 및 상기 표시요소층 사이에 배치된 배선;을 더 포함하고, 상기 제2표시요소는 복수의 제2표시요소들을 포함하고, 상기 배선은 상기 복수의 제2표시요소들 중 어느 하나는 상기 복수의 제2표시요소들 중 다른 하나와 전기적으로 연결시킬 수 있다.
일 실시예에 있어서, 상기 기판은 제2영역과 인접한 제3영역을 더 포함하고, 상기 제1표시요소와 전기적으로 연결되며 상기 제1영역에 배치된 제1화소회로; 상기 제2표시요소와 전기적으로 연결되며 상기 제3영역에 배치된 제2화소회로; 및 상기 제3영역으로부터 상기 제2영역으로 연장되고, 상기 제2표시요소 및 상기 제2화소회로를 전기적으로 연결시키는 연결배선;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 기판 및 상기 표시요소층 사이에 배치된 유기절연층;을 더 포함하고, 상기 연결배선은 상기 기판과 상기 유기절연층 사이에 배치된 제1연결배선 및 상기 유기절연층과 상기 표시요소층 사이에 배치된 제2연결배선 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 표시요소층은 제3두께를 가진 제3전극을 포함하고 상기 제3영역에 배치된 제3표시요소를 더 포함하고, 상기 제3표시요소는 복수의 제3표시요소들을 포함하며, 상기 복수의 제3표시요소들 중 어느 하나의 상기 제3전극 및 상기 복수의 제3표시요소들 중 다른 하나의 상기 제3전극은 일체로 구비될 수 있다.
일 실시예에 있어서, 상기 제2영역과 중첩하는 컴포넌트;를 더 포함할 수 있다.
상기한 바와 같이 본 발명의 실시예는 제2표시요소가 제1표시요소의 제1전극보다 작은 두께를 가진 제2전극을 포함하여 제2영역에서 표시 장치의 투과율을 높일 수 있다. 또한, 복수의 제2표시요소들 중 어느 하나 및 복수의 제2표시요소들 중 다른 하나는 전기적으로 연결될 수 있으며, 표시 장치는 제2영역에서 높은 해상도를 유지할 수 있다.
본 발명의 실시예는 제2영역과 중첩하는 제2영역개구부를 구비한 화소정의막을 포함할 수 있다. 따라서, 표시 장치는 제2영역에서 높은 투과율을 유지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 2a 및 도 2b는 본 발명의 다양한 실시예에 따른 도 1의 표시 장치를 A-A'선에 따라 개략적으로 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시요소와 전기적으로 연결된 화소회로를 개략적으로 나타낸 등가회로도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 5는 도 4의 표시 패널을 B-B'선에 따라 나타낸 단면도이다.
도 6a 및 도 6b는 본 발명의 다양한 실시예로서 도 4의 표시 패널을 C-C'선에 따라 나타낸 단면도이다.
도 7은 도 4의 표시 패널의 D 부분을 확대하여 나타낸 확대도이다.
도 8은 도 7의 표시 패널의 E-E'선 및 F-F'선을 따라 개략적으로 나타낸 단면도이다.
도 9는 도 7의 표시 패널의 G-G'선을 따라 개략적으로 나타낸 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 패널의 제3영역의 일부를 개략적으로 나타낸 평면도이다.
도 11은 도 10의 표시 패널의 H-H'선에 따라 개략적으로 나타낸 단면도이다.
도 12a 내지 도 12i는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 개략적으로 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라, 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 표시 장치(1)는 화상을 표시할 수 있다. 표시 장치(1)는 화소(PX)를 포함할 수 있다. 화소(PX)는 표시요소가 빛을 방출하는 영역으로 정의될 수 있다. 일 실시예에서, 각 화소(PX)는 복수의 부화소들을 포함할 수 있다. 일 실시예에서, 상기 복수의 부화소들은 제1부화소, 제2부화소, 및 제3부화소를 포함할 수 있다. 상기 제1부화소, 상기 제2부화소, 및 상기 제3부화소는 서로 다른 파장대역의 빛을 방출할 수 있다.
화소(PX)는 표시 장치(1)에서 복수개로 구비될 수 있다. 복수의 화소(PX)들은 각각 빛을 방출할 수 있으며, 복수의 화소(PX)들은 화상을 표시할 수 있다. 일 실시예에서, 화소(PX)는 제1화소(PX1), 제2화소(PX2), 및 제3화소(PX3)를 포함할 수 있다.
표시 장치(1)는 제1영역(AR1), 제2영역(AR2), 제3영역(AR3), 및 제4영역(AR4)을 포함할 수 있다. 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)에는 화소(PX)가 배치될 수 있으며, 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)은 표시영역일 수 있다. 제4영역(AR4)에는 화소(PX)가 배치되지 않을 수 있으며, 제4영역(AR4)은 비표시영역일 수 있다.
제1영역(AR1)은 제2영역(AR2) 및 제3영역(AR3)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 제1영역(AR1)은 제2영역(AR2) 및 제3영역(AR3)을 전체적으로 둘러쌀 수 있다. 다른 실시예에서, 제1영역(AR1)은 제2영역(AR2) 및 제3영역(AR3)을 일부만 둘러쌀 수 있다. 제1영역(AR1)에는 제1화소(PX1)가 배치될 수 있다. 일 실시예에서, 제1영역(AR1)에서 표시 장치(1)의 해상도는 제2영역(AR2)에서 표시 장치(1)의 해상도보다 높거나 같을 수 있다.
제2영역(AR2) 및 제3영역(AR3) 중 적어도 하나는 컴포넌트와 중첩하는 영역인 동시에 화소(PX)가 배치되는 영역일 수 있다. 예를 들어, 제2영역(AR2)은 컴포넌트와 중첩하는 영역인 동시에 화소(PX)가 배치되는 영역일 수 있다. 다른 예로, 제2영역(AR2) 및 제3영역(AR3)은 컴포넌트와 중첩하는 영역인 동시에 화소(PX)가 배치되는 영역일 수 있다. 일 실시예에서, 제2영역(AR2)에는 제2화소(PX2)가 배치될 수 있다. 제3영역(AR3)에는 제3화소(PX3)가 배치될 수 있다. 따라서, 제2영역(AR2) 및 제3영역(AR3)은 화상을 표시하는 영역일 수 있으며, 동시에 컴포넌트가 배치된 영역일 수 있다.
제2영역(AR2) 및 제3영역(AR3) 중 적어도 하나는 컴포넌트와 중첩하는 영역일 수 있으므로, 표시 장치(1)는 제2영역(AR2) 및 제3영역(AR3)에서 광 또는 음향의 높은 투과율을 구비해야할 수 있다. 예를 들어, 제2영역(AR2) 및 제3영역(AR3) 중 적어도 하나에서 표시 장치(1)의 투과율은 약 10% 이상, 보다 바람직하게 25% 이상이거나, 40%이 이상이거나, 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다. 일 실시예에서, 제2영역(AR2)에서 표시 장치(1)의 투과율은 제3영역(AR3)에서 표시 장치(1)의 투과율보다 높거나 같을 수 있다.
표시 장치(1)에서 제2영역(AR2)은 적어도 하나 구비될 수 있다. 예를 들어, 표시 장치(1)는 하나의 제2영역(AR2)을 구비하거나, 복수의 제2영역(AR2)들을 구비할 수 있다.
제3영역(AR3)은 제2영역(AR2)과 인접할 수 있다. 제3영역(AR3)은 제2영역(AR2)의 일측에 배치될 수 있다. 예를 들어, 제2영역(AR2) 및 제3영역(AR3)은 제1방향(예를 들어, x 방향 또는 -x 방향)으로 나란히 배치될 수 있다. 다른 예로, 제2영역(AR2) 및 제3영역(AR3)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 나란히 배치될 수 있다. 일 실시예에서, 제3영역(AR3)은 제2영역(AR2)의 양측에 배치될 수 있다. 일부 실시예에서, 제3영역(AR3)은 생략될 수 있다.
도 1에서, 제2영역(AR2) 및 제3영역(AR3)은 표시 장치(1)에서 상측에 배치된 것을 도시하고 있으나, 다른 실시예에서, 제2영역(AR2) 및 제3영역(AR3)은 표시 장치(1)에서 하측, 우측, 또는 좌측에 배치될 수 있다.
일 실시예에서, 제2영역(AR2) 및 제3영역(AR3) 중 적어도 하나는 평면상(예를 들어, xy 평면)에서 원형, 타원형, 사각형 등의 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상을 가질 수 있다. 도 1에서는 제2영역(AR2) 및 제3영역(AR3)이 각각 사각형 형상인 것을 도시하고 있다.
제4영역(AR4)은 제1영역(AR1)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 제4영역(AR4)은 제1영역(AR1)을 전체적으로 둘러쌀 수 있다. 일 실시예에서, 제4영역(AR4)은 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)을 전체적으로 둘러쌀 수 있다.
도 2a 및 도 2b는 본 발명의 다양한 실시예에 따른 도 1의 표시 장치(1)를 A-A'선에 따라 개략적으로 나타낸 단면도이다.
도 2a 및 도 2b를 참조하면, 표시 장치(1)는 표시 패널(10), 패널 보호 부재(PB), 컴포넌트(20), 및 커버 윈도우(CW)를 포함할 수 있다. 표시 패널(10)은 기판(100), 화소회로(PC)를 포함하는 화소회로층(PCL), 표시요소(DPE)를 포함하는 표시요소층(DEL), 봉지층(ENL), 터치센서층(TSL), 및 광학기능층(OFL)을 포함할 수 있다.
표시 장치(1)는 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)을 포함할 수 있다. 이를 다시 말하면, 기판(100) 및 기판(100) 상의 다층막에는 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)을 정의할 수 있다. 예를 들어, 기판(100)에 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)을 정의할 수 있다. 즉, 기판(100)은 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)을 포함할 수 있다. 이하에서는 기판(100)이 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)을 포함하는 경우를 중심으로 상세히 설명하기로 한다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
화소회로층(PCL)은 기판(100) 상에 배치될 수 있다. 화소회로층(PCL)은 화소회로(PC), 연결배선(CWL), 및 절연층을 포함할 수 있다. 화소회로(PC)는 제1화소회로(PC1), 제2화소회로(PC2), 및 제3화소회로(PC3)를 포함할 수 있다. 제1화소회로(PC1)는 제1영역(AR1)에 배치될 수 있다. 제2화소회로(PC2) 및 제3화소회로(PC3)는 제2영역(AR2)에 배치될 수 있다. 제2영역(AR2)에는 화소회로(PC)가 배치되지 않을 수 있다. 따라서, 제2영역(AR2)에서 표시 패널(10)의 투과율(예를 들어, 광투과율)은 제1영역(AR1) 및 제3영역(AR3)에서 표시 패널(10)의 투과율보다 높을 수 있다.
연결배선(CWL)은 화소회로(PC)와 전기적으로 연결될 수 있다. 일 실시예에서, 연결배선(CWL)은 제2화소회로(PC2)와 전기적으로 연결될 수 있다. 연결배선(CWL)은 제3영역(AR3)으로부터 제2영역(AR2)으로 연장될 수 있으며 제2영역(AR2) 및 제3영역(AR3)과 중첩할 수 있다. 일 실시예에서, 연결배선(CWL)은 투명 전도성 산화물(Transparent Conducting Oxide)을 포함할 수 있다. 예를 들어, 연결배선(CWL)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및/또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
표시요소층(DEL)은 표시요소(DPE)를 포함할 수 있으며 화소회로층(PCL) 상에 배치될 수 있다. 일 실시예에서, 표시요소(DPE)는 유기 발광층을 포함하는 유기발광다이오드(organic light emitting diode)일 수 있다. 또는, 표시요소(DPE)는 발광 다이오드(LED)일 수 있다. 발광 다이오드(LED)의 크기는 마이크로(micro) 스케일 또는 나노(nano) 스케일일 수 있다. 예를 들어, 발광 다이오드는 마이크로(micro) 발광 다이오드일 수 있다. 또는, 발광 다이오드는 나노로드(nanorod) 발광 다이오드일 수 있다. 나노로드 발광 다이오드는 갈륨나이트라이드(GaN)를 포함할 수 있다. 일 실시예에서, 나노로드 발광 다이오드 상에 색변환층을 배치할 수 있다. 상기 색변환층은 양자점을 포함할 수 있다. 또는, 표시요소(DPE)는 양자점 발광층을 포함하는 양자점 발광 다이오드(Quantum dot Light Emitting Diode)일 수 있다. 또는, 표시요소(DPE)는 무기 반도체를 포함하는 무기 발광 다이오드일 수 있다. 이하에서는 표시요소(DPE)가 유기발광다이오드인 경우를 중심으로 상세히 설명하기로 한다.
표시 패널(10)은 복수의 표시요소(DPE)들을 포함할 수 있다. 복수의 표시요소(DPE)들은 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)에 배치될 수 있다. 일 실시예에서, 표시요소(DPE)는 빛을 방출하여 화소(PX)를 구현할 수 있다. 예를 들어, 제1영역(AR1)에 배치된 표시요소(DPE)는 빛을 방출하여 제1화소(PX1)를 구현할 수 있다. 제2영역(AR2)에 배치된 표시요소(DPE)는 빛을 방출하여 제2화소(PX2)를 구현할 수 있다. 제3영역(AR3)에 배치된 표시요소(DPE)는 빛을 방출하여 제3화소(PX3)를 구현할 수 있다. 따라서, 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)에서 표시 장치(1)는 화상을 표시할 수 있다.
표시요소(DPE)는 화소회로(PC)와 연결될 수 있다. 표시요소(DPE)는 화소회로(PC)와 전기적으로 연결될 수 있다. 도 2a를 참조하면, 하나의 화소회로(PC)는 하나의 표시요소(DPE)와 전기적으로 연결될 수 있다. 도 2b를 참조하면, 하나의 화소회로(PC)는 복수의 표시요소(DPE)들과 전기적으로 연결될 수 있다. 이를 다시 말하면, 하나의 화소회로(PC)는 복수의 표시요소(DPE)들 중 어느 하나 및 복수의 표시요소(DPE)들 중 다른 하나와 전기적으로 연결될 수 있다. 예를 들어, 하나의 제2화소회로(PC2)는 제2영역(AR2)에 배치된 복수의 표시요소(DPE)들과 전기적으로 연결될 수 있다. 다른 예로, 하나의 제3화소회로(PC3)는 제3영역(AR3)에 배치된 복수의 표시요소(DPE)들과 전기적으로 연결될 수 있다. 이러한 경우, 적은 수의 화소회로(PC)를 이용하여 복수의 표시요소(DPE)들을 발광시킬 수 있으며, 화소회로(PC)의 숫자를 줄일 수 있다.
제1화소회로(PC1) 및 제1영역(AR1)에 배치된 표시요소(DPE)는 전기적으로 연결될 수 있다. 제3영역(AR3)에 배치된 제2화소회로(PC2) 및 제2영역(AR2)에 배치된 표시요소(DPE)와 전기적으로 연결될 수 있다. 일 실시예에서, 제2화소회로(PC2) 및 제2영역(AR2)에 배치된 표시요소(DPE)는 연결배선(CWL)을 통해 전기적으로 연결될 수 있다. 제3영역(AR3)에 배치된 제3화소회로(PC3) 및 제3영역(AR3)에 배치된 표시요소(DPE)는 전기적으로 연결될 수 있다.
봉지층(ENL)은 표시요소층(DEL) 상에 배치될 수 있다. 봉지층(ENL)은 표시요소(DPE)를 덮을 수 있다. 일 실시예에서, 봉지층(ENL)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 적어도 하나의 무기봉지층은 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 징크산화물(ZnO), 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON) 중 하나 이상의 무기물을 포함할 수 있다. 적어도 하나의 유기봉지층은 폴리머(polymer) 계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 적어도 하나의 유기봉지층은 아크릴레이트(acrylate)를 포함할 수 있다.
일 실시예에서, 봉지층(ENL)은 차례로 적층된 제1무기봉지층(310), 유기봉지층(320), 및 제2무기봉지층(330)을 포함할 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 유기봉지층(320) 및/또는 표시요소(DPE)로 수분 등 이물질에 노출되는 것을 방지 또는 감소시킬 수 있다.
다른 실시예에서, 봉지층(ENL)은 기판(100) 및 투명한 부재인 상부기판이 밀봉부재로 결합되어 기판(100)과 상부기판 사이의 내부공간이 밀봉되는 구조일 수 있다. 이 때 내부공간에는 흡습제나 충진재 등이 위치할 수 있다. 밀봉부재는 실런트 일 수 있으며, 다른 실시예에서, 밀봉부재는 레이저에 의해서 경화되는 물질을 포함할 수 있다. 예를 들어, 밀봉부재는 프릿(frit)일 수 있다. 구체적으로 밀봉부재는 유기 실런트인 우레탄계 수지, 에폭시계 수지, 아크릴계 수지, 또는 무기 실런트인 실리콘(silicone) 등을 포함할 수 있다. 우레탄계 수지로서는, 예를 들어, 우레탄 아크릴레이트 등을 사용할 수 있다. 아크릴계 수지로는, 예를 들어, 부틸아크릴레이트, 에틸헥실아크레이트 등을 사용할 수 있다. 한편, 밀봉부재는 열에 의해서 경화되는 물질을 포함할 수 있다.
터치센서층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치센서층은 터치전극 및 터치전극과 연결된 터치배선들을 포함할 수 있다. 터치센서층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치센서층(TSL)은 봉지층(ENL) 상에 배치될 수 있다. 일 실시예에서, 터치센서층(TSL)은 봉지층(ENL) 바로 위에 배치될 수 있다. 이러한 경우, 터치센서층(TSL) 및 봉지층(ENL) 사이에 광학 투명 접착제와 같은 접착층이 배치되지 않을 수 있다. 다른 실시예에서, 터치센서층(TSL)은 터치기판 상에 별도로 형성된 후, 광학 투명 접착제와 같은 접착층을 통해 봉지층(ENL) 상에 결합될 수 있다.
광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 표시 장치(1)를 향해 입사하는 빛(예를 들어, 외부광)의 반사율을 감소시킬 수 있다. 일부 실시예에서, 광학기능층(OFL)은 편광 필름일 수 있다. 일부 실시예에서, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트로 구비될 수 있다.
커버 윈도우(CW)는 표시 패널(10) 상에 배치될 수 있다. 커버 윈도우(CW)는 표시 패널(10)을 보호할 수 있다. 커버 윈도우(CW)는 유리, 사파이어, 및 플라스틱 중 적어도 하나를 포함할 수 있다. 커버 윈도우(CW)는 예를 들어, 초박형 강화 유리(Ultra Thin Glass, UTG) 또는 투명폴리이미드(Colorless Polyimide, CPI)일 수 있다.
패널 보호 부재(PB)는 기판(100)의 하부에 배치될 수 있다. 패널 보호 부재(PB)는 기판(100)을 지지하고 보호할 수 있다. 일 실시예에서, 패널 보호 부재(PB)는 제2영역(AR2)과 중첩하는 개구(PB_OP)를 구비할 수 있다. 다른 실시예에서, 패널 보호 부재(PB)의 개구(PB_OP)는 제2영역(AR2) 및 제3영역(AR3)과 중첩할 수 있다. 일 실시예에서, 패널 보호 부재(PB)는 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 또는 폴리이미드(polyimide)를 포함할 수 있다.
컴포넌트(20)는 표시 패널(10)의 하부에 배치될 수 있다. 일 실시예에서, 컴포넌트(20)는 표시 패널(10)을 사이에 두고 커버 윈도우(CW)와 반대편에 배치될 수 있다. 일 실시예에서, 컴포넌트(20)는 제2영역(AR2)과 중첩할 수 있다. 일 실시예에서, 컴포넌트(20)는 제2영역(AR2) 및 제3영역(AR3)과 중첩할 수 있다.
컴포넌트(20)는 적외선 또는 가시광선 등을 이용하는 카메라로서, 촬상소자를 구비할 수도 있다. 또는 컴포넌트(20)는 태양전지, 플래시(flash), 조도 센서, 근접 센서, 홍채 센서일 수 있다. 또는 컴포넌트(20)는 음향을 수신하는 기능을 가질 수도 있다. 이러한 컴포넌트(20)의 기능이 제한되는 것을 최소화하기 위해 제2영역(AR2)에 배치된 표시요소(DPE)를 구동하는 제2화소회로(PC2)는 제2영역(AR2)에 배치되지 않고 제3영역(AR3)에 배치될 수 있다. 따라서, 제2영역(AR2)에서 표시 패널(10)의 투과율은 제3영역(AR3)에서 표시 패널(10)의 투과율보다 높을 수 있다. 또한, 제2영역(AR2)에서 표시 패널(10)의 투과율은 제1영역(AR1)에서 표시 패널(10)의 투과율보다 높을 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시요소(DPE)와 전기적으로 연결된 화소회로(PC)를 개략적으로 나타낸 등가회로도이다.
도 3을 참조하면, 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 각각 전기적으로 연결되며, 스캔선(SL)으로부터 입력되는 스캔 신호 또는 스위칭 전압에 기초하여 데이터선(DL)으로부터 입력된 데이터 신호 또는 데이터 전압을 구동 박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2)와 구동전압선(PL)에 전기적으로 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 각각 전기적으로 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 표시요소(DPE)를 흐르는 구동 전류를 제어할 수 있다. 표시요소(DPE)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 표시요소(DPE)의 대향전극은 공통전압(ELVSS)을 공급받을 수 있다.
도 3은 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 도시하고 있으나, 화소회로(PC)는 3개 또는 그 이상의 박막트랜지스터를 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널(10)을 개략적으로 나타낸 평면도이다. 도 4에 있어서, 도 1과 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 4를 참조하면, 표시 패널(10)은 기판(100), 화소회로(PC), 화소(PX), 및 화소정의막(215)을 포함할 수 있다. 일 실시예에서, 기판(100)은 제1영역(AR1), 제2영역(AR2), 제3영역(AR3), 및 제4영역(AR4)을 포함할 수 있다. 제1영역(AR1)은 제2영역(AR2) 및 제3영역(AR3)을 적어도 일부 둘러쌀 수 있다. 제3영역(AR3)은 제2영역(AR2)과 인접할 수 있다. 제3영역(AR3)은 제2영역(AR2)의 일측에 배치될 수 있다. 제4영역(AR4)은 제1영역(AR1)을 적어도 일부 둘러쌀 수 있다. 제4영역(AR4)은 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)을 적어도 일부 둘러쌀 수 있다.
화소회로(PC)는 제1화소회로(PC1), 제2화소회로(PC2), 및 제3화소회로(PC3)를 포함할 수 있다. 일 실시예에서, 제1화소회로(PC1)는 제1영역(AR1)에 배치될 수 있다. 제2화소회로(PC2) 및 제3화소회로(PC3)는 제3영역(AR3)에 배치될 수 있다. 화소회로(PC)는 제2영역(AR2)에 배치되지 않을 수 있다. 일부 실시예에서, 제2화소회로(PC2)는 제4영역(AR4)에 배치될 수 있다. 이러한 경우, 연결배선(CWL)은 제4영역(AR4)으로부터 제2영역(AR2)으로 연장될 수 있으며, 제3영역(AR3)은 생략될 수 있다.
화소(PX)는 유기발광다이오드와 같은 표시요소로 구현될 수 있다. 화소(PX)는 제1화소(PX1), 제2화소(PX2), 및 제3화소(PX3)를 포함할 수 있다. 제1화소(PX1)는 제1영역(AR1)에 배치될 수 있다. 제1화소(PX1)는 제1화소회로(PC1)와 전기적으로 연결될 수 있다. 일 실시예에서, 제1화소(PX1)는 제1화소회로(PC1)와 중첩할 수 있다. 제2화소(PX2)는 제2영역(AR2)에 배치될 수 있다. 제2화소(PX2)는 제2화소회로(PC2)에 전기적으로 연결될 수 있다. 제2화소(PX2)는 연결배선(CWL)을 통해 제2화소회로(PC2)에 전기적으로 연결될 수 있다. 제3화소(PX3)는 제3영역(AR3)에 배치될 수 있다. 제3화소(PX3)는 제3화소회로(PC3)에 전기적으로 연결될 수 있다. 일 실시예에서, 제3화소(PX3)는 제3화소회로(PC3)와 중첩할 수 있다.
화소(PX)는 복수개로 구비될 수 있으며, 복수의 화소(PX)들은 빛을 방출하여 화상을 표시할 수 있다. 일 실시예에서, 제1화소(PX1), 제2화소(PX2), 및 제3화소(PX3)는 각각 복수개로 구비될 수 있다. 복수의 제1화소(PX1)들, 복수의 제2화소(PX2)들, 및 복수의 제3화소(PX3)들은 하나의 화상을 표시하거나, 각각 독립적인 화상을 표시할 수 있다.
일 실시예에서, 제2영역(AR2) 및/또는 제3영역(AR3)에서 표시 패널(10)의 해상도는 제1영역(AR1)에서 표시 패널의 해상도보다 작거나 같을 수 있다. 예를 들어, 제2영역(AR2) 및/또는 제3영역(AR3)에서 표시 패널(10)의 해상도는 제1영역(AR1)에서 표시 패널(10)의 해상도의 약 1/1, 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 또는 1/16 등일 수 있다.
화소정의막(215)은 기판(100) 상에 배치될 수 있다. 화소정의막(215)은 제1화소(PX1)를 정의할 수 있다. 이를 다시 말하면, 화소정의막(215)은 제1화소(PX1)의 발광영역을 정의할 수 있다. 일 실시예에서, 화소정의막(215)은 제3화소(PX3)를 정의할 수 있다. 이를 다시 말하면, 화소정의막(215)은 제3화소(PX3)의 발광영역을 정의할 수 있다.
화소정의막(215)은 제2영역(AR2)과 중첩하는 제2영역개구부(AROP2)를 구비할 수 있다. 일 실시예에서, 제2영역개구부(AROP2)는 제2영역(AR2)과 전체적으로 중첩할 수 있다. 제2영역개구부(AROP2)는 복수의 제2화소(PX2)들과 중첩할 수 있다. 따라서, 제2영역(AR2)에서 표시 패널(10)의 투과율(예를 들어, 광투과율)이 증가할 수 있다.
일 실시예에서, 화소정의막(215)은 유기 절연물을 포함할 수 있다. 다른 실시예에서, 화소정의막(215)은 실리콘질화물(SiNX)나 실리콘산질화물(SiON), 또는 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있다. 또 다른 실시예에서, 화소정의막(215)은 유기절연물 및 무기절연물을 포함할 수 있다. 일부 실시예에서, 화소정의막(215)은 광차단 물질을 포함하며, 블랙으로 구비될 수 있다. 광차단 물질은 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 화소정의막(215)이 광차단 물질을 포함하는 경우, 화소정의막(215)의 하부에 배치된 금속 구조물들에 의한 외광 반사를 줄일 수 있다.
제4영역(AR4)은 화소(PX)가 배치되지 않는 비표시영역일 수 있다. 일 실시예에서, 표시 패널(10)은 제4영역(AR4)에 배치된 제1스캔구동회로(SDRV1), 제2스캔구동회로(SDRV2), 패드(PAD), 구동전압공급선(11), 및 공통전압공급선(13)을 더 포함할 수 있다.
제1스캔구동회로(SDRV1) 및 제2스캔구동회로(SDRV2) 중 어느 하나는 스캔선(SL)을 통해 화소회로(PC)에 스캔 신호를 인가할 수 있다. 일 실시예에서, 제1스캔구동회로(SDRV1) 및 제2스캔구동회로(SDRV2)는 제1영역(AR1)을 사이에 두고 반대편에 위치할 수 있다. 일 실시예에서, 복수의 화소(PX)들 중 어느 하나는 제1스캔구동회로(SDRV1)로부터 스캔 신호를 인가받을 수 있고, 복수의 화소(PX)들 중 다른 하나는 제2스캔구동회로(SDRV2)로부터 스캔 신호를 인가받을 수 있다.
패드(PAD)는 제4영역(AR4)의 일측으로서 패드영역(PADA)에 배치될 수 있다. 패드(PAD)는 절연층에 의해 덮히지 않고 노출되어 표시회로보드(40)와 연결될 수 있다. 표시회로보드(40)에는 표시구동부(41)가 배치될 수 있다.
표시구동부(41)는 제1스캔구동회로(SDRV1) 및 제2스캔구동회로(SDRV2)에 전달하는 신호를 생성할 수 있다. 표시구동부(41)는 데이터 신호를 생성하며, 생성된 데이터 신호는 팬아웃배선(FW) 및 팬아웃배선(FW)과 연결된 데이터선(DL)을 통해 화소회로(PC)로 전달될 수 있다.
표시구동부(41)는 구동전압공급선(11)에 구동전압(ELVDD, 도 3 참조)을 공급할 수 있고, 공통전압공급선(13)에 공통전압(ELVSS, 도 3 참조)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압공급선(11)과 전기적으로 연결된 구동전압선(PL)을 통해 화소회로(PC)로 공급될 수 있고, 공통전압(ELVSS)은 공통전압공급선(13)과 전기적으로 연결된 표시요소의 대향전극에 공급될 수 있다.
도 5는 도 4의 표시 패널(10)을 B-B'선에 따라 나타낸 단면도이다.
도 5를 참조하면, 표시 패널(10)은 기판(100), 화소회로층(PCL), 및 표시요소층(DEL)을 포함할 수 있다.
기판(100)은 글라스이거나 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다. 일 실시예에서, 기판(100)은 전술한 고분자 수지를 포함하는 베이스층 및 배리어층(미도시)을 포함하는 다층 구조일 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블, 벤더블 특성을 가질 수 있다.
화소회로층(PCL)은 기판(100) 상에 배치될 수 있다. 화소회로층(PCL)은 제1화소회로(PC1), 무기절연층(IIL), 제1유기절연층(OIL1), 제1연결전극(CM1), 제2유기절연층(OIL2), 및 제3유기절연층(OIL3)을 포함할 수 있다. 일 실시예에서, 무기절연층(IIL)은 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 제1무기절연층(115), 제2무기절연층(117), 및 층간절연층(119)을 포함할 수 있다.
제1화소회로(PC1)는 제1영역(AR1)에 배치될 수 있다. 제1화소회로(PC1)는 제1박막트랜지스터(TFT1), 제2박막트랜지스터(TFT2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 제1박막트랜지스터(TFT1)는 제1반도체층(Act1), 제1게이트전극(GE1), 제1소스전극(SE1), 및 제1드레인전극(DE1)을 포함할 수 있다. 제2박막트랜지스터(TFT2)는 제2반도체층(Act2), 제2게이트전극(GE2), 제2소스전극(SE2), 및 제2드레인전극(DE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 하부 전극(CE1) 및 상부 전극(CE2)을 포함할 수 있다.
버퍼층(111)은 기판(100) 상에 배치될 수 있다. 버퍼층(111)은 실리콘질화물(SiNX), 실리콘산질화물(SiON) 및 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
제1반도체층(Act1)은 실리콘 반도체를 포함할 수 있다. 제1반도체층(Act1)은 폴리 실리콘을 포함할 수 있다. 또는, 제1반도체층(Act1)은 비정질(amorphous) 실리콘을 포함할 수 있다. 일부 실시예에서, 제1반도체층(Act1)은 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 제1반도체층(Act1)은 채널영역 및 채널영역의 양측에 각각 배치된 드레인영역 및 소스영역을 포함할 수 있다. 제1게이트전극(GE1)은 채널영역과 중첩할 수 있다.
제1게이트전극(GE1)은 제1반도체층(Act1)과 중첩할 수 있다. 제1게이트전극(GE1)은 저저항 금속 물질을 포함할 수 있다. 제1게이트전극(GE1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제1반도체층(Act1)과 제1게이트전극(GE1) 사이에는 제1게이트절연층(112)이 배치될 수 있다. 따라서, 제1반도체층(Act1)은 제1게이트전극(GE1)과 절연될 수 있다. 제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및/또는 징크산화물(ZnO)등과 같은 무기 절연물을 포함할 수 있다.
제2게이트절연층(113)은 제1게이트전극(GE1)을 덮을 수 있다. 제2게이트절연층(113)은 제1게이트전극(GE1) 상에 배치될 수 있다. 제2게이트절연층(113)은 제1게이트절연층(112)과 유사하게 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및/또는 징크산화물(ZnO) 등과 같은 무기 절연물을 포함할 수 있다.
상부 전극(CE2)은 제2게이트절연층(113) 상에 배치될 수 있다. 상부 전극(CE2)은 그 아래의 제1게이트전극(GE1)과 중첩할 수 있다. 이러한 경우, 상부 전극(CE2) 및 제1게이트전극(GE1)은 제2게이트절연층(113)을 사이에 두고 중첩하여 스토리지 커패시터(Cst)를 형성할 수 있다. 즉, 제1박막트랜지스터(TFT1)의 제1게이트전극(GE1)은 스토리지 커패시터(Cst)의 하부 전극(CE1)으로 기능할 수 있다.
이와 같이, 스토리지 커패시터(Cst)와 제1박막트랜지스터(TFT1)가 중첩되어 형성될 수 있다. 일부 실시예에서, 스토리지 커패시터(Cst)는 제1박막트랜지스터(TFT1)와 중첩되지 않도록 형성될 수도 있다.
상부 전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
제1무기절연층(115)은 상부 전극(CE2)을 덮을 수 있다. 일 실시예에서, 제1무기절연층(115)은 제1게이트전극(GE1)을 덮을 수 있다. 제1무기절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnO) 등을 포함할 수 있다. 제1무기절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2반도체층(Act2)은 제1무기절연층(115) 상에 배치될 수 있다. 일 실시예에서, 제2반도체층(Act2)은 채널영역 및 채널영역 양측에 배치된 소스영역 및 드레인영역을 포함할 수 있다. 제2반도체층(Act2)은 산화물 반도체를 포함할 수 있다. 예를 들어, 제2반도체층(Act2)은 Zn 산화물계 물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있다. 또는, 제2반도체층(Act2)은 징크산화물(ZnO)에 인듐(In), 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체로 구비될 수 있다.
제2반도체층(Act2)의 소스영역 및 드레인영역은 산화물 반도체의 캐리어 농도를 조절하여 도전성화하여 형성될 수 있다. 예컨대, 제2반도체층(Act2)의 소스영역 및 드레인영역은 산화물 반도체에 수소 계열 가스, 불소 계열의 가스, 또는 이들의 조합을 이용한 플라즈마 처리를 통해서 캐리어 농도를 증가시킴으로써 형성될 수 있다.
제2무기절연층(117)은 제2반도체층(Act2)을 덮을 수 있다. 제2무기절연층(117)은 제2반도체층(Act2) 및 제2게이트전극(GE2) 사이에 배치될 수 있다. 일 실시예에서, 제2무기절연층(117)은 기판(100) 상에 전체적으로 배치될 수 있다. 다른 실시예에서, 제2무기절연층(117)은 제2게이트전극(GE2)의 형상에 따라 패터닝될 수 있다. 제2무기절연층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnO) 등을 포함할 수 있다. 제2무기절연층(117)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2게이트전극(GE2)은 제2무기절연층(117) 상에 배치될 수 있다. 제2게이트전극(GE2)은 제2반도체층(Act2)과 중첩할 수 있다. 제2게이트전극(GE2)은 제2반도체층(Act2)의 채널영역과 중첩할 수 있다. 제2게이트전극(GE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
층간절연층(119)은 제2게이트전극(GE2)을 덮을 수 있다. 층간절연층(119)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnO) 등을 포함할 수 있다. 층간절연층(119)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1소스전극(SE1) 및 제1드레인전극(DE1)은 층간절연층(119) 상에 배치될 수 있다. 제1소스전극(SE1) 및 제1드레인전극(DE1)은 제1반도체층(Act1)과 연결될 수 있다. 제1소스전극(SE1) 및 제1드레인전극(DE1)은 절연층들의 컨택홀들을 통해 제1반도체층(Act1)과 연결될 수 있다.
제2소스전극(SE2) 및 제2드레인전극(DE2)은 층간절연층(119) 상에 배치될 수 있다. 제2소스전극(SE2) 및 제2드레인전극(DE2)은 제2반도체층(Act2)과 전기적으로 연결될 수 있다. 제2소스전극(SE2) 및 제2드레인전극(DE2)은 절연층들의 컨택홀들을 통해 제2반도체층(Act2)과 전기적으로 연결될 수 있다.
제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)은 전도성이 좋은 재료를 포함할 수 있다. 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
실리콘 반도체를 포함하는 제1반도체층(Act1)을 구비한 제1박막트랜지스터(TFT1)는 높은 신뢰성을 가질 수 있다. 따라서, 제1박막트랜지스터(TFT1)가 구동 박막트랜지스터로 채용되면, 고품질의 표시 패널(10)이 구현될 수 있다.
산화물 반도체는 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않을 수 있다. 즉, 저주파 구동 시에도 전압 강하에 따른 화상의 색상 변화가 크지 않으므로, 저주파 구동이 가능하다. 이와 같이 산화물 반도체의 경우 누설전류가 적은 이점을 갖기에, 구동 박막트랜지스터 이외의 다른 박막트랜지스터 중 적어도 하나에 산화물 반도체를 채용하여 누설 전류를 방지하는 동시에 소비전력을 줄일 수 있다. 예를 들어, 제2박막트랜지스터(TFT2)는 스위칭 박막트랜지스터로 채용할 수 있다.
하부게이트전극(BGE)은 제2반도체층(Act2) 하부에 배치될 수 있다. 일 실시예에서, 하부게이트전극(BGE)은 제2게이트절연층(113) 및 제1무기절연층(115) 사이에 배치될 수 있다. 일 실시예에서, 하부게이트전극(BGE)은 게이트 신호를 전달받을 수 있다. 이러한 경우, 제2박막트랜지스터(TFT2)는 제2반도체층(Act2)의 상부 및 하부에 게이트전극들이 배치되는 이중 게이트 전극 구조를 구비할 수 있다.
일 실시예에서, 게이트배선(GWL)은 제2무기절연층(117) 및 층간절연층(119) 사이에 배치될 수 있다. 일 실시예에서, 게이트배선(GWL)은 제1무기절연층(115) 및 제2무기절연층(117)에 구비된 컨택홀을 통해 하부게이트전극(BGE)과 전기적으로 연결될 수 있다.
일 실시예에서, 기판(100) 및 제1영역(AR1)과 중첩하는 제1화소회로(PC1) 사이에는 하부차단층(BSL)이 배치될 수 있다. 일 실시예에서, 하부차단층(BSL)은 제1박막트랜지스터(TFT1)와 중첩될 수 있다. 하부차단층(BSL)에는 정전압이 인가될 수 있다. 하부차단층(BSL)이 제1박막트랜지스터(TFT1)의 하부에 배치됨에 따라 제1박막트랜지스터(TFT1)는 주변 간섭 신호들의 영향을 적게 받아 신뢰성이 향상될 수 있다.
하부차단층(BSL)은 투명 전도성 물질을 포함할 수 있다. 일 실시예에서, 하부차단층(BSL)은 투명한 전도성 산화물(Transparent Conducting Oxide, TCO)로 구비될 수 있다. 예를 들어, 하부차단층(BSL)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
제1유기절연층(OIL1)은 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)을 덮으며 배치될 수 있다. 제1유기절연층(OIL1)은 유기물질을 포함할 수 있다. 예를 들어, 제1유기절연층(OIL1)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
제1연결전극(CM1)은 제1유기절연층(OIL1) 상에 배치될 수 있다. 이 때, 제1연결전극(CM1)은 제1유기절연층(OIL1)의 컨택홀을 통해 각각 제1드레인전극(DE1) 또는 제1소스전극(SE1)과 연결될 수 있다.
제1연결전극(CM1)은 전도성이 좋은 재료를 포함할 수 있다. 제1연결전극(CM1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 제1연결전극(CM1)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
제2유기절연층(OIL2) 및 제3유기절연층(OIL3)은 제1연결전극(CM1)을 덮으며 배치될 수 있다. 제2유기절연층(OIL2) 및 제3유기절연층(OIL3)은 유기물질을 포함할 수 있다. 예를 들어, 제2유기절연층(OIL2) 및 제3유기절연층(OIL3) 중 적어도 하나는 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
표시요소층(DEL)은 화소회로층(PCL) 상에 배치될 수 있다. 표시요소층(DEL)은 표시요소를 포함할 수 있다. 일 실시예에서, 표시요소층(DEL)은 제1영역(AR1)에 배치된 제1표시요소로서 제1유기발광다이오드(OLED1)를 포함할 수 있다. 제1유기발광다이오드(OLED1)는 제3유기절연층(OIL3) 상에 배치될 수 있다.
제1유기발광다이오드(OLED1)는 제1화소회로(PC1)와 전기적으로 연결될 수 있다. 제1영역(AR1)에서 제1유기발광다이오드(OLED1)는 제1화소회로(PC1)와 전기적으로 연결되어 제1화소(PX1)를 구현할 수 있다. 일 실시예에서, 제1유기발광다이오드(OLED1)는 제1화소회로(PC1)와 중첩할 수 있다. 제1유기발광다이오드(OLED1)는 제1전극(211A), 제1발광층(212A), 및 대향전극(213)을 포함할 수 있다.
제1전극(211A)은 제3유기절연층(OIL3) 상에 배치될 수 있다. 제1전극(211A)은 화소전극일 수 있다. 제1전극(211A)은 제2유기절연층(OIL2) 및 제3유기절연층(OIL3)에 구비된 컨택홀을 통해 제1연결전극(CM1)과 전기적으로 연결될 수 있다.
제1전극(211A)은 제1두께(t1)를 가질 수 있다. 제1두께(t1)는 제1전극(211A)의 하면 및 제1전극(211A)의 상면 사이의 거리일 수 있다. 예를 들어, 제1전극(211A)의 하면은 기판(100)과 마주보는 면일 수 있다. 제1전극(211A)의 상면은 제1전극(211A)의 하면과 반대되는 면으로 제1발광층(212A)을 마주보는 면일 수 있다.
일 실시예에서, 제1전극(211A)은 복수의 층을 포함할 수 있다. 일 실시예에서, 제1전극(211A)은 제1층(L1) 및 제2층(L2)을 포함할 수 있다. 다른 실시예에서, 제1전극(211A)은 제1층(L1), 제2층(L2), 및 제3층(L3)을 포함할 수 있다.
제1층(L1)은 인듐(In), 주석(Sn), 및 산소(O) 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 제1층(L1)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
제2층(L2)은 제1층(L1) 상에 배치될 수 있다. 제2층(L2)은 제1층(L1)을 덮을 수 있다. 일 실시예에서, 제2층(L2)은 제1층(L1)의 상면 및 제1층(L1)의 측면을 덮을 수 있다. 제2층(L2)은 반사막을 포함할 수 있다. 일 실시예에서, 제2층(L2)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함할 수 있다.
제3층(L3)은 제2층(L2) 상에 배치될 수 있다. 제3층(L3)은 인듐(In), 주석(Sn), 및 산소(O) 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 제3층(L3)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
화소정의막(215)은 제1전극(211A)의 중앙부분을 노출하는 제1전극개구부(215OP1)를 포함할 수 있으며 제1전극(211A) 상에 배치될 수 있다. 제1전극개구부(215OP1)는 제1유기발광다이오드(OLED1)에서 방출되는 빛의 발광영역을 정의할 수 있다.
화소정의막(215)은 유기 절연물을 포함할 수 있다. 다른 실시예에서, 화소정의막(215)은 실리콘질화물(SiNX)나 실리콘산질화물(SiON), 또는 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있다. 또 다른 실시예에서, 화소정의막(215)은 유기절연물 및 무기절연물을 포함할 수 있다. 일부 실시예에서, 화소정의막(215)은 광차단 물질을 포함하며, 블랙으로 구비될 수 있다. 광차단 물질은 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 화소정의막(215)이 광차단 물질을 포함하는 경우, 화소정의막(215)의 하부에 배치된 금속 구조물들에 의한 외광 반사를 줄일 수 있다.
제1발광층(212A)은 제1전극(211A) 상에 배치될 수 있다. 제1발광층(212A)은 제1전극개구부(215OP1)와 중첩할 수 있다. 제1발광층(212A)은 저분자 또는 고분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 제1발광층(212A)은 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다.
일부 실시예에서, 제1전극(211A) 및 제1발광층(212A) 사이에는 홀 주입층(HIL: Hole Injection Layer) 및/또는 홀 수송층(HTL: Hole Transport Layer)이 배치될 수 있다. 일 실시예에서, 홀 수송층은 PEDOT을 포함하고, 제1발광층(212A)은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다.
대향전극(213)은 제1발광층(212A) 상에 배치될 수 있다. 대향전극(213)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(213)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(213)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
일부 실시예에서, 제1발광층(212A) 및 대향전극(213) 사이에는 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)이 배치될 수 있다.
도 6a 및 도 6b는 본 발명의 다양한 실시예로서 도 4의 표시 패널(10)을 C-C'선에 따라 나타낸 단면도이다. 도 6a 및 도 6b에 있어서, 도 5와 동일한 참조부호는 동일부재를 나타내므로 중복된 설명은 생략하기로 한다.
도 6a 및 도 6b를 참조하면, 표시 패널(10)은 기판(100), 화소회로층(PCL), 및 표시요소층(DEL)을 포함할 수 있다. 표시요소층(DEL)은 제2표시요소로서 제2유기발광다이오드(OLED2)를 포함할 수 있다. 기판(100)은 제2영역(AR2) 및 제2영역(AR2)과 인접한 제3영역(AR3)을 포함할 수 있다.
화소회로층(PCL)은 기판(100) 상에 배치될 수 있다. 화소회로층(PCL)은 제2화소회로(PC2), 무기절연층(IIL), 연결배선, 제1유기절연층(OIL1), 브릿지배선(BWL), 제2연결전극(CM2), 제2유기절연층(OIL2), 및 제3유기절연층(OIL3)을 포함할 수 있다. 일 실시예에서, 무기절연층(IIL)은 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 제1무기절연층(115), 제2무기절연층(117), 및 층간절연층(119)을 포함할 수 있다.
제2화소회로(PC2)는 제3영역(AR3)에 배치될 수 있다. 이를 다시 말하면, 제2화소회로(PC2)는 제2영역(AR2)에 배치되지 않을 수 있다. 제2화소회로(PC2)는 제1박막트랜지스터(TFT1), 제2박막트랜지스터(TFT2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
일 실시예에서, 무기절연층(IIL)은 제2영역(AR2)과 중첩하는 그루브(Gv) 또는 홀을 구비할 수 있다. 그루브(Gv)는 무기절연층(IIL)의 일부가 제거된 형상일 수 있다. 예를 들어, 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 및 제1무기절연층(115)은 제2영역(AR2) 및 제3영역(AR3)에 연속적으로 배치될 수 있다. 제2무기절연층(117) 및 층간절연층(119)은 각각 제2영역(AR2)과 중첩하는 개구를 구비할 수 있다. 제2무기절연층(117)의 개구 및 층간절연층(119)의 개구는 별도의 공정을 통하여 각각 형성되거나, 동일한 공정을 통해 동시에 형성될 수 있다. 제2무기절연층(117)의 개구 및 층간절연층(119)의 개구가 별도의 공정으로 각각 형성되는 경우, 그루브(Gv)는 계단 형상과 같은 단차 형상을 가질 수 있다.
제1유기절연층(OIL1)은 그루브(Gv)를 채울 수 있다. 제1유기절연층(OIL1)은 제2무기절연층(117) 및/또는 층간절연층(119)보다 투과율(예를 들어, 광투과율)이 높을 수 있다. 따라서, 제2영역(AR2)의 투과율(예를 들어, 광투과율)은 증가할 수 있다.
도 6a 및 도 6b는 무기절연층(IIL)이 그루브(Gv)를 구비하는 것을 도시하고 있으나, 다른 실시예에서, 무기절연층(IIL)은 그루브(Gv)를 구비하지 않을 수 있다. 이러한 경우, 제2무기절연층(117) 및 층간절연층(119)은 제2영역(AR2)에서 연속적으로 배치될 수 있다. 또 다른 실시예에서, 무기절연층(IIL)은 제2영역(AR2)과 중첩하며 기판(100)의 상면을 노출하는 홀을 구비할 수 있다.
연결배선은 제2화소회로(PC2)와 전기적으로 연결될 수 있다. 연결배선은 제2화소회로(PC2) 및 제2표시요소로서 제2유기발광다이오드(OLED2)를 전기적으로 연결시킬 수 있다. 연결배선은 제3영역(AR3)으로부터 제2영역(AR2)으로 연장될 수 있다. 연결배선은 투명 전도성 산화물을 포함할 수 있다.
연결배선은 제1연결배선(CWL1) 및 제2연결배선(CWL2) 중 적어도 하나를 포함할 수 있다. 제1연결배선(CWL1)은 기판(100) 및 유기절연층 사이에 배치될 수 있다. 일 실시예에서, 제1연결배선(CWL1)은 기판(100) 및 제1유기절연층(OIL1) 사이에 배치될 수 있다. 제2연결배선(CWL2)은 유기절연층 및 표시요소층(DEL) 사이에 배치될 수 있다. 일 실시예에서, 제2연결배선(CWL2)은 제1유기절연층(OIL1) 및 표시요소층(DEL) 사이에 배치될 수 있다.
도 6a를 참조하면, 제1연결배선(CWL1)은 제1무기절연층(115) 및 제1유기절연층(OIL1) 사이에 배치될 수 있다. 일 실시예에서, 제1연결배선(CWL1)은 제1유기절연층(OIL1) 및 제2유기절연층(OIL2) 사이에 배치된 브릿지배선(BWL)을 통해 제2화소회로(PC2)와 전기적으로 연결될 수 있다. 일 실시예에서, 브릿지배선(BWL)은 제1유기절연층(OIL1)의 컨택홀을 통해 제2화소회로(PC2)와 전기적으로 연결될 수 있다. 브릿지배선(BWL)은 제1유기절연층(OIL1)의 다른 컨택홀을 통해 제1연결배선(CWL1)과 전기적으로 연결될 수 있다.
제1연결배선(CWL1)은 제1유기절연층(OIL1) 및 제2유기절연층(OIL2) 사이에 배치된 제2연결전극(CM2)과 전기적으로 연결될 수 있다. 제2연결전극(CM2)은 제1유기절연층(OIL1)의 컨택홀을 통해 제1연결배선(CWL1)과 전기적으로 연결될 수 있다.
일 실시예에서, 브릿지배선(BWL) 및 제2연결전극(CM2) 중 적어도 하나는 전도성이 좋은 재료를 포함할 수 있다. 브릿지배선(BWL) 및 제2연결전극(CM2) 중 적어도 하나는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 브릿지배선(BWL) 및 제2연결전극(CM2) 중 적어도 하나는 Ti/Al/Ti의 다층 구조를 가질 수 있다. 일 실시예에서, 브릿지배선(BWL) 및 제2연결전극(CM2)은 동일한 물질을 포함할 수 있다.
브릿지배선(BWL) 및 제2연결전극(CM2) 상에는 제2유기절연층(OIL2) 및 제3유기절연층(OIL3)이 배치될 수 있다. 제2연결전극(CM2)은 제2유기절연층(OIL2)의 컨택홀 및 제3유기절연층(OIL3)의 컨택홀을 통해 제2유기발광다이오드(OLED2)와 전기적으로 연결될 수 있다. 따라서, 제2유기발광다이오드(OLED2)는 제2화소회로(PC2)와 전기적으로 연결될 수 있으며, 제2화소회로(PC2)에 의해 구동될 수 있다.
도 6b를 참조하면, 제2연결배선(CWL2)은 제2유기절연층(OIL2) 및 제3유기절연층(OIL3) 사이에 배치될 수 있다. 일 실시예에서, 제2연결배선(CWL2)은 제1유기절연층(OIL1) 및 제2유기절연층(OIL2) 사이에 배치된 브릿지배선(BWL)을 통해 제2화소회로(PC2)와 전기적으로 연결될 수 있다. 일 실시예에서, 브릿지배선(BWL)은 제1유기절연층(OIL1)의 컨택홀을 통해 제2화소회로(PC2)와 전기적으로 연결될 수 있다. 제2연결배선(CWL2)은 제2유기절연층(OIL2)의 컨택홀을 통해 브릿지배선(BWL)과 전기적으로 연결될 수 있다.
제3유기절연층(OIL3)은 제2연결배선(CWL2) 상에 배치될 수 있다. 제2연결배선(CWL2)은 제3유기절연층(OIL3)의 컨택홀을 통해 제2유기발광다이오드(OLED2)와 전기적으로 연결될 수 있다. 따라서, 제2유기발광다이오드(OLED2)는 제2화소회로(PC2)와 전기적으로 연결될 수 있으며, 제2화소회로(PC2)에 의해 구동될 수 있다.
다시 도 6a 및 도 6b를 참조하면, 표시요소층(DEL)은 화소회로층(PCL) 상에 배치될 수 있다. 표시요소층(DEL)은 화소정의막(215) 및 표시요소를 포함할 수 있다. 일 실시예에서, 표시요소층(DEL)은 제2영역(AR2)에 배치된 제2표시요소로서 제2유기발광다이오드(OLED2)를 포함할 수 있다. 제2유기발광다이오드(OLED2)는 제3유기절연층(OIL3) 상에 배치될 수 있다.
화소정의막(215)은 제2영역(AR2)과 중첩하는 제2영역개구부(AROP2)를 구비할 수 있다. 따라서, 제2유기발광다이오드(OLED2)는 화소정의막(215)과 이격될 수 있으며, 제2영역(AR2)에서 표시 패널(10)은 높은 투과율(예를 들어, 광투과율)을 유지할 수 있다.
제2유기발광다이오드(OLED2)는 화소회로와 전기적으로 연결될 수 있다. 제2영역(AR2)에서 제2유기발광다이오드(OLED2)는 제3영역(AR3)에 배치된 제2화소회로(PC2)와 전기적으로 연결되어 제2화소(PX2)를 구현할 수 있다. 제2유기발광다이오드(OLED2)는 제2전극(211B), 제2발광층(212B), 및 대향전극(213)을 포함할 수 있다.
제2전극(211B)은 제2두께(t2)를 가질 수 있다. 제2두께(t2)는 제2전극(211B)의 하면 및 제2전극(211B)의 상면 사이의 거리일 수 있다. 예를 들어, 제2전극(211B)의 하면은 기판(100)과 마주보는 면일 수 있다. 제2전극(211B)의 상면은 제2전극(211B)의 하면과 반대되는 면으로 제2발광층(212B)을 마주보는 면일 수 있다. 일 실시예에서, 제2두께(t2)는 제1두께(t1, 도 5 참조)보다 작을 수 있다.
제2전극(211B)은 인듐(In), 주석(Sn), 및 산소(O) 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 제2전극(211B)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 따라서, 제2전극(211B)은 투과율(예를 들어, 광투과율)이 높을 수 있다. 또한, 제2전극(211B)은 은(Ag)을 포함하는 반사막을 포함하지 않으므로, 제2전극(211B)의 측면은 화소정의막(215)에 의해 덮힐 필요가 없을 수 있다.
제2발광층(212B)은 제2전극(211B) 상에 배치될 수 있다. 제2발광층(212B)은 제2전극(211B)을 덮을 수 있다. 일 실시예에서, 제2발광층(212B)은 제2전극(211B)의 측면을 덮을 수 있다. 제2발광층(212B)은 저분자 또는 고분자 물질을 포함할 수 있으며, 적색, 녹색, 청색, 또는 백색의 빛을 방출할 수 있다.
대향전극(213)은 제2발광층(212B) 상에 배치될 수 있다. 일 실시예에서, 제2발광층(212B)은 제2전극(211B) 및 대향전극(213)을 서로 분리시킬 수 있다. 따라서, 제2발광층(212B)은 대향전극(213) 및 제2전극(211B)이 접촉하여 쇼트가 발생하는 것을 방지 또는 감소시킬 수 있다.
도 7은 도 4의 표시 패널(10)의 D 부분을 확대하여 나타낸 확대도이다.
도 7을 참조하면, 표시 패널(10)은 기판(100), 표시요소로서 유기발광다이오드, 화소정의막(215), 연결배선(CWL), 배선(WL), 및 제2연결전극(CM2)을 포함할 수 있다. 기판(100)은 제1영역(AR1) 및 제2영역(AR2)을 포함할 수 있다.
표시요소로서 유기발광다이오드는 제1영역(AR1) 및 제2영역(AR2)에 배치될 수 있다. 제1표시요소로서 제1유기발광다이오드(OLED1)는 제1영역(AR1)에 배치될 수 있다. 일 실시예에서, 제1유기발광다이오드(OLED1)는 제1적색유기발광다이오드(ROLED1), 제1녹색유기발광다이오드(GOLED1), 및 제1청색유기발광다이오드(BOLED1)를 포함할 수 있다. 일 실시예에서, 제1적색유기발광다이오드(ROLED1), 제1녹색유기발광다이오드(GOLED1), 및 제1청색유기발광다이오드(BOLED1)는 각각 복수개로 구비될 수 있다.
제1적색유기발광다이오드(ROLED1), 제1녹색유기발광다이오드(GOLED1), 및 제1청색유기발광다이오드(BOLED1)는 각각 제1적색부화소(SPX1-1), 제1녹색부화소(SPX1-2), 및 제1청색부화소(SPX1-3)를 구현할 수 있다. 본 명세서에서 부화소는 이미지를 구현하는 최소 단위로 발광영역을 의미한다. 한편, 제1유기발광다이오드(OLED1)를 제1표시요소로 채용하는 경우, 제1표시요소의 발광영역은 화소정의막(215)의 제1전극개구부(215OP1)로 정의될 수 있다. 일 실시예에서, 화소정의막(215)은 제1전극(211A)의 가장자리를 덮을 수 있다.
일 실시예에서, 제1적색부화소개구부(OPR1)는 제1적색유기발광다이오드(ROLED1)의 발광영역을 정의할 수 있다. 제1녹색부화소개구부(OPG1)는 제1녹색유기발광다이오드(GOLED1)의 발광영역을 정의할 수 있다. 제1청색부화소개구부(OPB1)는 제1청색유기발광다이오드(BOLED1)의 발광영역을 정의할 수 있다.
제1적색부화소(SPX1-1), 제1녹색부화소(SPX1-2), 및 제1청색부화소(SPX1-3)는 펜타일 구조로 배치될 수 있다. 제1행(1N)에는 복수의 제1녹색부화소(SPX1-2)들이 소정 간격으로 이격되도록 배치될 수 있다. 제1행(1N)과 인접한 제2행(2N)에는 복수의 제1적색부화소(SPX1-1)들 및 복수의 제1청색부화소(SPX1-3)들이 교대로 배치될 수 있다. 제2행(2N)과 인접한 제3행(3N)에는 복수의 제1녹색부화소(SPX1-2)들이 소정 간격으로 이격되도록 배치될 수 있다. 제3행(3N)과 인접한 제4행(4N)에는 복수의 제1적색부화소(SPX1-1)들 및 복수의 제1청색부화소(SPX1-3)들이 교대로 배치될 수 있다. 이러한 부화소 배치는 제N행까지 반복될 수 있다. 일 실시예에서, 제1적색부화소(SPX1-1) 및 제1청색부화소(SPX1-3)는 제1녹색부화소(SPX1-2)보다 크게 구비될 수 있다.
제1행(1N)에 배치된 복수의 제1녹색부화소(SPX1-2)들은 제2행(2N)에 배치된 복수의 제1적색부화소(SPX1-1)들 및 복수의 제1청색부화소(SPX1-3)들과 서로 엇갈리게 배치될 수 있다. 따라서, 제1열(1M)에는 복수의 제1녹색부화소(SPX1-2)들이 소정 간격으로 이격되도록 배치될 수 있다. 제1열(1M)과 인접한 제2열(2M)에는 복수의 제1적색부화소(SPX1-1)들 및 복수의 제1청색부화소(SPX1-3)들이 교대로 배치될 수 있다. 제2열(2M)과 인접한 제3열(3M)에는 복수의 제1녹색부화소(SPX1-2)들이 소정 간격으로 이격되도록 배치될 수 있다. 제3열(3M)과 인접한 제4열(4M)에는 복수의 제1적색부화소(SPX1-1)들 및 복수의 제1청색부화소(SPX1-3)들이 교대로 배치될 수 있다. 이러한 부화소 배치는 제M열까지 반복될 수 있다.
이와 같은 부화소 배치 구조를 다르게 표현하면, 제1녹색부화소(SPX1-2)는 가상의 사각형(VS)의 중심에 배치될 수 있다. 일 실시예에서, 제1녹색부화소(SPX1-2)의 중심점은 가상의 사각형(VS)의 중심점일 수 있다. 제1적색부화소(SPX1-1) 및 제1청색부화소(SPX1-3)는 가상의 사각형(VS)의 꼭지점에 각각 배치될 수 있다. 일 실시예에서, 가상의 사각형(VS)의 꼭지점 중 서로 마주보는 제1꼭지점 및 제3꼭지점에는 제1적색부화소(SPX1-1)가 각각 배치될 수 있다. 가상의 사각형(VS)의 꼭지점 중 서로 마주보는 제2꼭지점 및 제4꼭지점에는 제1청색부화소(SPX1-3)가 각각 배치될 수 있다. 가상의 사각형(VS)은 직사각형, 마름모, 정사각형 등 다앙하게 변형될 수 있다.
이러한 부화소 배치 구조를 펜타일 매트릭스(PENTILETM Matrix) 구조, 또는 펜타일 구조라고 하며, 인접한 부화소를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 부화소로 고해상도를 구현할 수 있다.
도 7에서 제1적색부화소(SPX1-1), 제1녹색부화소(SPX1-2), 및 제1청색부화소(SPX1-3)는 펜타일 매트릭스 구조로 배치된 것을 도시하나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예에서, 제1적색부화소(SPX1-1), 제1녹색부화소(SPX1-2), 및 제1청색부화소(SPX1-3)는 스트라이프(stripe) 구조, 모자익(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
제2표시요소로서 제2유기발광다이오드(OLED2)는 제2영역(AR2)에 배치될 수 있다. 제2유기발광다이오드(OLED2)는 제2전극(211B)을 포함할 수 있다. 일 실시예에서, 제2유기발광다이오드(OLED2)는 제2적색유기발광다이오드(ROLED2), 제2녹색유기발광다이오드(GOLED2), 및 제2청색유기발광다이오드(BOLED2)를 포함할 수 있다. 일 실시예에서, 제2적색유기발광다이오드(ROLED2), 제2녹색유기발광다이오드(GOLED2), 및 제2청색유기발광다이오드(BOLED2)는 각각 복수개로 구비될 수 있다.
제2적색유기발광다이오드(ROLED2), 제2녹색유기발광다이오드(GOLED2), 및 제2청색유기발광다이오드(BOLED2)는 각각 제2적색부화소(SPX2-1), 제2녹색부화소(SPX2-2), 및 제2청색부화소(SPX2-3)를 구현할 수 있다. 제2적색부화소(SPX2-1), 제2녹색부화소(SPX2-2), 및 제2청색부화소(SPX2-3)는 제1적색부화소(SPX1-1), 제1녹색부화소(SPX1-2), 및 제1청색부화소(SPX1-3)와 유사하게 펜타일 구조로 배치될 수 있다.
제2유기발광다이오드(OLED2)를 제2표시요소로 채용하는 경우, 제2표시요소의 발광영역은 제2전극(211B)의 면적으로 정의될 수 있다. 제2적색유기발광다이오드(ROLED2)는 제2적색부화소전극(211B1)을 포함할 수 있다. 제2적색부화소전극(211B1)의 면적은 제2적색유기발광다이오드(ROLED2)의 발광영역을 정의할 수 있다. 제2녹색유기발광다이오드(GOLED2)는 제2녹색부화소전극(211B2)을 포함할 수 있다. 제2녹색부화소전극(211B2)의 면적은 제2녹색유기발광다이오드(GOLED2)의 발광영역을 정의할 수 있다. 제2청색유기발광다이오드(BOLED2)는 제2청색부화소전극(211B3)을 포함할 수 있다. 제2청색부화소전극(211B3)의 면적은 제2청색유기발광다이오드(BOLED3)의 발광영역을 정의할 수 있다.
제2유기발광다이오드(OLED2)는 연결배선(CWL)과 전기적으로 연결될 수 있다. 제2유기발광다이오드(OLED2)는 연결배선(CWL)을 통해 제2화소회로와 전기적으로 연결될 수 있다. 따라서, 제2화소회로는 제2영역(AR2)에 배치되지 않을 수 있으며, 제2영역(AR2)에서 표시 패널의 투과율(예를 들어, 광투과율)을 높게 유지될 수 있다.
연결배선(CWL)은 제1연결배선(CWL1) 및 제2연결배선(CWL2) 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 연결배선(CWL)은 제1연결배선(CWL1) 및 제2연결배선(CWL2)을 포함할 수 있다. 일 실시예에서, 제1연결배선(CWL1)은 제2연결전극(CM2)을 통해 제2전극(211B)과 전기적으로 연결될 수 있다.
복수의 제2유기발광다이오드(OLED2)들 중 어느 하나 및 복수의 제2유기발광다이오드(OLED2)들 중 다른 하나는 전기적으로 연결될 수 있다. 일 실시예에서, 복수의 제2유기발광다이오드(OLED2)들 중 어느 하나는 복수의 제2유기발광다이오드(OLED2)들 중 다른 하나와 배선(WL)을 통해 전기적으로 연결될 수 있다. 따라서, 하나의 제2화소회로는 복수의 제2유기발광다이오드(OLED2)들을 구동시킬 수 있으며, 제2영역(AR2)에서 높은 해상도를 유지할 수 있다.
배선(WL)은 투명 전도성 산화물(Transparent Conducting Oxide)을 포함할 수 있다. 예를 들어, 배선(WL)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
배선(WL)은 제1배선(WL1) 및 제2배선(WL2) 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 제1배선(WL1)은 제1연결배선(CWL1)과 동일한 층에 배치될 수 있으며, 동일한 물질을 포함할 수 있다. 일 실시예에서, 제2전극(211B)은 제1배선(WL1)과 제2연결전극(CM2)을 통해 전기적으로 연결될 수 있다. 제2배선(WL2)은 제2연결배선(CWL2)과 동일한 층에 배치될 수 있으며, 동일한 물질을 포함할 수 있다. 일 실시예에서, 연결배선(CWL)은 배선(WL)과 유사하게 복수의 제2유기발광다이오드(OLED2)들 중 어느 하나 및 복수의 제2유기발광다이오드(OLED2)들 중 다른 하나를 전기적으로 연결시킬 수 있다.
제2연결전극(CM2)은 제1연결배선(CWL1) 및 제2유기발광다이오드(OLED2)를 전기적으로 연결시킬 수 있다. 일 실시예에서, 제2연결전극(CM2)은 제1배선(WL1) 및 제2유기발광다이오드(OLED2)를 전기적으로 연결시킬 수 있다. 일 실시예에서, 제2연결전극(CM2)은 연결배선(CWL) 및 배선(WL)을 전기적으로 연결시킬 수 있다. 일부 실시예에서, 제2연결전극(CM2)은 생략될 수 있다.
도 8은 도 7의 표시 패널(10)의 E-E'선 및 F-F'선을 따라 개략적으로 나타낸 단면도이다. 도 8에 있어서, 도 5, 도 6a, 및 도 6b와 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 8을 참조하면, 표시 패널(10)은 기판(100), 화소회로층(PCL), 및 표시요소층(DEL)을 포함할 수 있다. 기판(100)은 제1영역(AR1) 및 제2영역(AR2)을 포함할 수 있다.
화소회로층(PCL)은 기판(100) 상에 배치될 수 있다. 화소회로층(PCL)은 제1화소회로(PC1), 무기절연층(IIL), 제1유기절연층(OIL1), 제1연결전극(CM1), 제2유기절연층(OIL2), 및 제3유기절연층(OIL3)을 포함할 수 있다.
표시요소층(DEL)은 화소회로층(PCL) 상에 배치될 수 있다. 표시요소층(DEL)은 제1영역(AR1)에 배치된 제1표시요소로서 제1유기발광다이오드(OLED1), 제2영역(AR2)에 배치된 제2표시요소로서 제2유기발광다이오드(OLED2), 및 화소정의막(215)을 포함할 수 있다. 일 실시예에서, 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)는 제3유기절연층(OIL3) 상에 배치될 수 있다.
제1유기발광다이오드(OLED1)는 제1화소회로(PC1)와 전기적으로 연결될 수 있다. 제1유기발광다이오드(OLED1)는 제1전극(211A), 제1발광층(212A), 및 대향전극(213)을 포함할 수 있다. 제1전극(211A)은 제1두께(t1)를 가질 수 있다.
일 실시예에서, 제1전극(211A)은 제1층(L1) 및 제2층(L2)을 포함할 수 있다. 다른 실시예에서, 제1전극(211A)은 제1층(L1), 제2층(L2), 및 제3층(L3)을 포함할 수 있다. 제2층(L2) 및 제3층(L3)은 제1층(L1)을 덮을 수 있다. 일 실시예에서, 제2층(L2)은 제1층(L1)의 상면 및 제1층(L1)의 측면을 덮을 수 있다.
제1층(L1) 및 제3층(L3) 중 적어도 하나는 인듐(In), 주석(Sn), 및 산소(O) 중 적어도 하나를 포함할 수 있다. 제2층(L2)은 반사막을 포함할 수 있다. 따라서, 제1유기발광다이오드(OLED1)는 일 방향으로 발광할 수 있다. 예를 들어, 제1유기발광다이오드(OLED1)는 기판(100)에서 멀어지는 방향(예를 들어, z 방향)으로 빛을 출사시킬 수 있다.
제1발광층(212A)은 제1전극(211A) 상에 배치될 수 있다. 제1발광층(212A)은 화소정의막(215)의 제1전극개구부(215OP1)와 중첩할 수 있다.
제2유기발광다이오드(OLED2)는 제2전극(211B), 제2발광층(212B), 및 대향전극(213)을 포함할 수 있다. 제2전극(211B)은 제2두께(t2)를 가질 수 있다. 일 실시예에서, 제2두께(t2)는 제1두께(t1)보다 작을 수 있다. 일 실시예에서, 제2두께(t2) 및 제1두께(t1)의 차이는 제2층(L2)의 두께 및 제3층(L3)의 두께의 합일 수 있다. 제2전극(211B)은 인듐(In), 주석(Sn), 및 산소(O) 중 적어도 하나를 포함할 수 있다. 따라서, 제2전극(211B)은 제1전극(211A)보다 투과율(예를 들어, 광투과율)이 높을 수 있다. 일 실시예에서, 제2전극(211B)은 반사막을 포함하지 않을 수 있다. 따라서, 제2유기발광다이오드(OLED2)는 양면으로 발광할 수 있다. 예를 들어, 제2유기발광다이오드(OLED2)는 기판(100)과 가까워지는 방향(예를 들어, -z 방향) 및 기판(100)과 멀어지는 방향(예를 들어, z 방향)으로 빛을 출사시킬 수 있다.
제2발광층(212B)은 제2전극(211B) 상에 배치될 수 있다. 제2발광층(212B)은 제2전극(211B)의 상면 및 제2전극(211B)의 측면을 덮을 수 있으며, 대향전극(213)은 제2발광층(212B) 상에 배치될 수 있다. 따라서, 제2발광층(212B)은 대향전극(213) 및 제2전극(211B)이 접촉하여 쇼트가 발생하는 것을 방지 또는 감소시킬 수 있다.
화소정의막(215)은 제2유기발광다이오드(OLED2)와 중첩하지 않을 수 있다. 이를 다시 말하면, 화소정의막(215)은 제2영역(AR2)과 중첩하는 제2영역개구부를 포함할 수 있다. 제2전극(211B)은 은(Ag)을 포함하는 반사막을 포함하지 않으므로, 제2전극(211B)의 측면은 화소정의막(215)에 의해 덮힐 필요가 없을 수 있다.
본 실시예와 다르게 화소정의막(215)이 광차단물질을 포함하면서 제2영역(AR2)에 배치되는 경우, 제2영역(AR2)의 투과율(예를 들어, 광투과율)이 감소할 수 있다. 본 실시예에서, 화소정의막(215)이 제2영역개구부를 포함하고 있으므로, 제2영역(AR2)에서 표시 패널(10)은 높은 투과율(예를 들어, 광투과율)을 유지할 수 있다.
도 9는 도 7의 표시 패널(10)의 G-G'선을 따라 개략적으로 나타낸 단면도이다. 도 9에 있어서, 도 6a, 도 6b, 및 도 7과 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 9를 참조하면, 표시 패널(10)은 제2영역(AR2)을 포함하는 기판(100), 화소회로층(PCL), 및 제2표시요소로서 제2유기발광다이오드(OLED2)를 포함하는 표시요소층(DEL)을 포함할 수 있다.
화소회로층(PCL)은 기판(100) 상에 배치될 수 있다. 화소회로층(PCL)은 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 제1무기절연층(115), 제1연결배선(CWL1), 제1유기절연층(OIL1), 제2연결전극(CM2), 제2유기절연층(OIL2), 제2배선(WL2), 및 제3유기절연층(OIL3)을 포함할 수 있다.
제1연결배선(CWL1)은 기판(100) 및 유기절연층 사이에 배치될 수 있다. 일 실시예에서, 제1연결배선(CWL1)은 제1무기절연층(115) 및 제1유기절연층(OIL1) 사이에 배치될 수 있다.
제2연결전극(CM2)은 제1유기절연층(OIL1) 상에 배치될 수 있다. 일 실시예에서, 제2연결전극(CM2)은 제1유기절연층(OIL1) 및 제2유기절연층(OIL2) 사이에 배치될 수 있다.
배선은 기판(100) 및 표시요소층(DEL) 사이에 배치될 수 있다. 일 실시예에서, 배선은 투명 전도성 산화물을 포함할 수 있다.
일 실시예에서, 배선은 제1배선 및 제2배선(WL2) 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 상기 제1배선은 제1연결배선(CWL1)과 동일한 층에 배치될 수 있다. 예를 들어, 제1배선은 제1무기절연층(115) 및 제1유기절연층(OIL1) 사이에 배치될 수 있다. 제2배선(WL2)은 제2연결배선과 동일한 층에 배치될 수 있다. 예를 들어, 제2배선(WL2)은 제2유기절연층(OIL2) 및 제3유기절연층(OIL3) 사이에 배치될 수 있다. 일 실시예에서, 제2배선(WL2)은 제2유기절연층(OIL2)의 컨택홀을 통해 제2연결전극(CM2)과 전기적으로 연결될 수 있다.
표시요소층(DEL)은 화소회로층(PCL) 상에 배치될 수 있다. 일 실시예에서, 표시요소층(DEL)은 제2영역(AR2)에 배치된 제2표시요소로서 제2유기발광다이오드(OLED2)를 포함할 수 있다. 제2유기발광다이오드(OLED2)는 제3유기절연층(OIL3) 상에 배치될 수 있다.
상기 제2표시요소는 복수의 제2표시요소들을 포함할 수 있다. 일 실시예에서, 제2유기발광다이오드(OLED2)는 복수의 제2유기발광다이오드(OLED2)들을 포함할 수 있다. 제2유기발광다이오드(OLED2)는 제2두께(t2)를 가진 제2전극(211B), 제2발광층(212B), 및 대향전극(213)을 포함할 수 있다. 일 실시예에서, 복수의 제2유기발광다이오드(OLED2)들의 제2전극(211B)들은 서로 이격될 수 있다.
복수의 제2표시요소들 중 어느 하나 및 복수의 제2표시요소들 중 다른 하나는 서로 전기적으로 연결될 수 있다. 일 실시예에서, 복수의 제2유기발광다이오드(OLED2) 중 어느 하나 및 복수의 제2유기발광다이오드(OLED2) 중 다른 하나는 서로 전기적으로 연결될 수 있다. 따라서, 복수의 제2유기발광다이오드(OLED2) 중 어느 하나 및 복수의 제2유기발광다이오드(OLED2) 중 다른 하나는 동일하게 빛을 발광할 수 있다.
배선은 복수의 제2표시요소들 중 어느 하나와 복수의 제2표시요소들 중 다른 하나를 전기적으로 연결시킬 수 있다. 일 실시예에서, 배선은 복수의 제2유기발광다이오드(OLED2) 중 어느 하나와 복수의 제2유기발광다이오드(OLED2) 중 다른 하나를 전기적으로 연결시킬 수 있다. 도 9에서는 제2배선(WL2)이 복수의 제2유기발광다이오드(OLED2) 중 어느 하나와 복수의 제2유기발광다이오드(OLED2) 중 다른 하나를 전기적으로 연결시키는 것을 도시하고 있으나, 다른 실시예에서, 상기 제1배선이 복수의 제2유기발광다이오드(OLED2) 중 어느 하나와 복수의 제2유기발광다이오드(OLED2) 중 다른 하나를 전기적으로 연결시킬 수 있다. 상기 배선은 투명 전도성 산화물을 포함하므로, 복수의 제2유기발광다이오드(OLED2) 중 어느 하나와 복수의 제2유기발광다이오드(OLED2) 중 다른 하나를 전기적으로 연결되더라도, 제2영역(AR2)에서 표시 패널(10)의 투과율(예를 들어, 광투과율)이 감소되는 것을 방지 또는 감소할 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 패널(10)의 제3영역(AR3)의 일부를 개략적으로 나타낸 평면도이다.
도 10을 참조하면, 표시 패널(10)은 제3영역(AR3)을 포함하는 기판(100), 표시요소로서 유기발광다이오드, 화소정의막(215), 제2화소회로(PC2), 제3화소회로(PC3), 제3연결전극(CM3), 및 연결배선(CWL)을 포함할 수 있다.
제3표시요소로서 제3유기발광다이오드(OLED3)는 제3영역(AR3)에 배치될 수 있다. 제3표시요소는 복수의 제3표시요소들을 포함할 수 있다. 일 실시예에서, 제3유기발광다이오드(OLED3)는 복수의 제3유기발광다이오드(OLED3)들을 포함할 수 있다. 일 실시예에서, 제3유기발광다이오드(OLED3)는 제3적색유기발광다이오드(ROLED3), 제3녹색유기발광다이오드(GOLED3), 및 제3청색유기발광다이오드(BOLED3)를 포함할 수 있다. 일 실시예에서, 제3적색유기발광다이오드(ROLED3), 제3녹색유기발광다이오드(GOLED3), 및 제3청색유기발광다이오드(BOLED3)는 각각 복수개로 구비될 수 있다.
제3적색유기발광다이오드(ROLED3), 제3녹색유기발광다이오드(GOLED3), 및 제3청색유기발광다이오드(BOLED3)는 각각 제3적색부화소(SPX3-1), 제3녹색부화소(SPX3-2), 및 제3청색부화소(SPX3-3)를 구현할 수 있다. 한편, 제3유기발광다이오드(OLED3)를 제3표시요소로 채용하는 경우, 제3표시요소의 발광영역은 화소정의막(215)의 제3전극개구부(215OP3)로 정의될 수 있다. 일 실시예에서, 제3적색부화소(SPX3-1), 제3녹색부화소(SPX3-2), 및 제3청색부화소(SPX3-3)는 펜타일 구조로 배치될 수 있다.
화소정의막(215)은 제3전극(211C)의 가장자리를 덮을 수 있으며, 제3유기발광다이오드(OLED3)의 발광영역을 정의하는 제3전극개구부(215OP3)를 포함할 수 있다. 일 실시예에서, 제3적색유기발광다이오드(ROLED3)는 제3적색부화소전극(211C1)을 포함할 수 있다. 화소정의막(215)은 제3적색부화소전극(211C1)의 가장자리를 덮을 수 있으며, 제3적색유기발광다이오드(ROLED3)의 발광영역을 정의하는 제1개구부(OP3-1)를 포함할 수 있다. 제3녹색유기발광다이오드(GOLED3)는 제3녹색부화소전극(211C2)을 포함할 수 있다. 화소정의막(215)은 제3녹색부화소전극(211C2)의 가장자리를 덮을 수 있으며, 제3녹색유기발광다이오드(GOLED3)의 발광영역을 정의하는 제2개구부(OP3-2)를 포함할 수 있다. 제3청색유기발광다이오드(BOLED3)는 제3청색부화소전극(211C3)을 포함할 수 있다. 화소정의막(215)은 제3청색부화소전극(211C3)의 가장자리를 덮을 수 있으며, 제3청색유기발광다이오드(BOLED3)의 발광영역을 정의하는 제3개구부(OP3-3)를 포함할 수 있다.
복수의 제3표시요소들 중 어느 하나 및 복수의 제3표시요소들 중 다른 하나는 전기적으로 연결될 수 있다. 일 실시예에서, 복수의 제3유기발광다이오드(OLED3)들 중 어느 하나 및 복수의 제3유기발광다이오드(OLED3) 중 다른 하나는 전기적으로 연결될 수 있다. 따라서, 하나의 제3화소회로(PC3)는 복수의 제3유기발광다이오드(OLED3)들을 구동시킬 수 있다.
복수의 제3표시요소들 중 어느 하나의 제3전극(211C) 및 복수의 제3표시요소들 중 다른 하나의 제3전극(211C)은 일체로 구비될 수 있다. 일 실시예에서, 복수의 제3유기발광다이오드(OLED3)들 중 어느 하나의 제3전극(211C) 및 복수의 제3유기발광다이오드(OLED3)들 중 다른 하나의 제3전극(211C)은 일체로 구비될 수 있다. 따라서, 복수의 제3유기발광다이오드(OLED3)들 중 어느 하나 및 복수의 제3유기발광다이오드(OLED3) 중 다른 하나는 전기적으로 연결될 수 있다.
일 실시예에서, 제2화소회로(PC2) 및 제3화소회로(PC3)는 제3영역(AR3)에 배치될 수 있다.
제3연결전극(CM3)은 제3화소회로(PC3)와 전기적으로 연결될 수 있다. 제3연결전극(CM3)은 제3화소회로(PC3)를 제3표시요소로서 제3유기발광다이오드(OLED3)와 전기적으로 연결시킬 수 있다. 일부 실시예에서, 제3연결전극(CM3)은 생략될 수 있다.
연결배선(CWL)은 제2화소회로(PC2)와 전기적으로 연결될 수 있다. 연결배선(CWL)은 제2화소회로(PC2)를 제2표시요소로서 제2유기발광다이오드와 전기적으로 연결시킬 수 있다. 연결배선(CWL)은 제1연결배선(CWL1) 및 제2연결배선(CWL2) 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 연결배선(CWL)은 제1연결배선(CWL1) 및 제2연결배선(CWL2)을 포함할 수 있다.
도 11은 도 10의 표시 패널(10)의 H-H'선에 따라 개략적으로 나타낸 단면도이다. 도 11에 있어서, 도 10과 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 11을 참조하면, 표시 패널(10)은 제3영역(AR3)을 포함하는 기판(100), 화소회로층(PCL), 및 제3표시요소로서 제3유기발광다이오드(OLED3)를 포함하는 표시요소층(DEL)을 포함할 수 있다.
화소회로층(PCL)은 기판(100) 상에 배치될 수 있다. 화소회로층(PCL)은 무기절연층(IIL), 제3화소회로(PC3), 제1유기절연층(OIL1), 제3연결전극(CM3), 제2유기절연층(OIL2), 및 제3유기절연층(OIL3)을 포함할 수 있다. 무기절연층(IIL)은 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 제1무기절연층(115), 제2무기절연층(117), 및 층간절연층(119)을 포함할 수 있다.
제3화소회로(PC3)는 제3영역(AR3)에 배치될 수 있다. 제3화소회로(PC3)는 제1박막트랜지스터(TFT1), 제2박막트랜지스터(TFT2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제3연결전극(CM3)은 제1유기절연층(OIL1) 상에 배치될 수 있다. 제3연결전극(CM3)은 제1유기절연층(OIL1) 및 제2유기절연층(OIL2) 사이에 배치될 수 있다.
표시요소층(DEL)은 화소회로층(PCL) 상에 배치될 수 있다. 일 실시예에서, 표시요소층(DEL)은 제3영역(AR3)에 배치된 제3표시요소로서 제3유기발광다이오드(OLED3) 및 화소정의막(215)을 포함할 수 있다. 제3유기발광다이오드(OLED3)는 제3유기절연층(OIL3) 상에 배치될 수 있다.
제3유기발광다이오드(OLED3)는 제3화소회로(PC3)와 전기적으로 연결될 수 있다. 제3영역(AR3)에서 제3유기발광다이오드(OLED3)는 제3화소회로(PC3)와 전기적으로 연결되어 제3화소(PX3)를 구현할 수 있다.
상기 제3표시요소는 복수의 제3표시요소들을 포함할 수 있다. 일 실시예에서, 제3유기발광다이오드(OLED3)는 복수의 제3유기발광다이오드(OLED3)들을 포함할 수 있다. 제3유기발광다이오드(OLED3)는 제3전극(211C), 제2발광층(212B), 및 대향전극(213)을 포함할 수 있다.
제3전극(211C)은 제3두께(t3)를 가질 수 있다. 제3두께(t3)는 제3전극(211C)의 하면 및 제3전극(211C)의 상면 사이의 거리일 수 있다. 예를 들어, 제3전극(211C)의 하면은 기판(100)과 마주보는 면일 수 있다. 제3전극(211C)의 상면은 제3전극(211C)의 하면과 반대되는 면으로 제3발광층(212C)을 마주보는 면일 수 있다. 일 실시예에서, 제3두께(t3)는 제2두께(t2, 도 8 참조)보다 클 수 있다.
일 실시예에서, 제3전극(211C)은 복수의 층을 포함할 수 있다. 일 실시예에서, 제3전극(211C)은 제1층(L1) 및 제2층(L2)을 포함할 수 있다. 다른 실시예에서, 제3전극(211C)은 제1층(L1), 제2층(L2), 및 제3층(L3)을 포함할 수 있다. 제2층(L2) 및 제3층(L3)은 제1층(L1)을 덮을 수 있다. 일 실시예에서, 제2층(L2)은 제1층(L1)의 상면 및 제1층(L1)의 측면을 덮을 수 있다. 제1층(L1)은 인듐(In), 주석(Sn), 및 산소(O) 중 적어도 하나를 포함할 수 있다. 제2층(L2)은 반사막을 포함할 수 있다. 제3층(L3)은 인듐(In), 주석(Sn), 및 산소(O) 중 적어도 하나를 포함할 수 있다.
복수의 제3표시요소들 중 어느 하나 및 복수의 제3표시요소들 중 다른 하나는 전기적으로 연결될 수 있다. 일 실시예에서, 복수의 제3유기발광다이오드(OLED3)들 중 어느 하나 및 복수의 제3유기발광다이오드(OLED3) 중 다른 하나는 전기적으로 연결될 수 있다. 따라서, 하나의 제3화소회로(PC3)는 복수의 제3유기발광다이오드(OLED3)들을 구동시킬 수 있다.
복수의 제3표시요소들 중 어느 하나의 제3전극(211C) 및 복수의 제3표시요소들 중 다른 하나의 제3전극(211C)은 일체로 구비될 수 있다. 일 실시예에서, 복수의 제3유기발광다이오드들 중 어느 하나의 제3전극(211C) 및 복수의 제3유기발광다이오드(OLED3)들 중 다른 하나의 제3전극(211C)은 일체로 구비될 수 있다. 따라서, 복수의 제3유기발광다이오드(OLED3)들 중 어느 하나 및 복수의 제3유기발광다이오드(OLED3) 중 다른 하나는 전기적으로 연결될 수 있다.
화소정의막(215)은 제3전극(211C)의 중앙부분을 노출하는 제3전극개구부(215OP3)를 포함할 수 있으며 제3전극(211C) 상에 배치될 수 있다. 제3전극개구부(215OP3)는 제3유기발광다이오드(OLED3)에서 방출되는 빛의 발광영역을 정의할 수 있다.
화소정의막(215)은 제3전극(211C) 및 대향전극(213)을 분리시킬 수 있다. 따라서, 복수의 제3유기발광다이오드들 중 어느 하나의 제3전극(211C) 및 복수의 제3유기발광다이오드(OLED3)들 중 다른 하나의 제3전극(211C)은 일체로 구비될 수 있다.
제3발광층(212C)은 제3전극(211C) 상에 배치될 수 있다. 제3발광층(212C)은 제3전극개구부(215OP3)와 중첩할 수 있다. 제3발광층(212C)은 제1발광층과 유사하게 저분자 또는 고분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 대향전극(213)은 제3발광층(212C) 상에 배치될 수 있다.
도 12a 내지 도 12i는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 개략적으로 나타낸 단면도이다. 도 12a 내지 도 12i에 있어서, 도 8과 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 12a를 참조하면, 기판(100)은 제1영역(AR1) 및 제2영역(AR2)을 포함할 수 있다. 화소회로층(PCL)은 기판(100) 상에 배치될 수 있다. 일 실시예에서, 화소회로층(PCL)은 제1화소회로(PC1), 무기절연층(IIL), 제1유기절연층(OIL1), 제1연결전극(CM1), 제2유기절연층(OIL2), 및 제3유기절연층(OIL3)을 포함할 수 있다. 제1화소회로(PC1)는 제1박막트랜지스터(TFT1), 제2박막트랜지스터(TFT2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 일 실시예에서, 제1연결전극(CM1)은 제2유기절연층(OIL2)의 컨택홀 및 제3유기절연층(OIL3)의 컨택홀을 통해 노출될 수 있다.
도 12b를 참조하면, 제1영역(AR1)에 제1층(L1) 및 제2영역(AR2)에 제2전극(211B)이 형성될 수 있다. 일 실시예에서, 제1층(L1) 및 제2전극(211B)은 서로 이격될 수 있다. 일 실시예에서, 제1층(L1)은 제2유기절연층(OIL2)의 컨택홀 및 제3유기절연층(OIL3)의 컨택홀을 통해 제1연결전극(CM1)과 컨택될 수 있다.
일 실시예에서, 투명 도전성 산화물을 포함하는 도전층이 제1영역(AR1) 및 제2영역(AR2)에 전체적으로 형성될 수 있다. 일 실시예에서, 상기 도전층은 스퍼터링(sputtering) 방법으로 형성될 수 있다. 일 실시예에서, 상기 도전층은 인듐(In), 주석(Sn), 및 산소(O) 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 도전층은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
그 다음, 상기 도전층이 패터닝되어 제1층(L1) 및 제2전극(211B)이 형성될 수 있다. 일 실시예에서, 상기 도전층은 습식 식각(wet etch)될 수 있으며, 경화(curing)시킬 수 있다. 따라서, 상기 도전층이 결정화되어 제1층(L1) 및 제2전극(211B)이 형성될 수 있다.
도 12c를 참조하면, 제2층(L2) 및 제3층(L3)을 형성할 수 있다. 제2층(L2) 및 제3층(L3)은 제1영역(AR1) 및 제2영역(AR2) 상에 전체적으로 형성될 수 있다. 일 실시예에서, 제2층(L2) 및 제3층(L3)은 제1층(L1)을 덮을 수 있다. 제2층(L2) 및 제3층(L3)은 제2전극(211B)을 덮을 수 있다.
일 실시예에서, 제2층(L2)은 반사막을 포함할 수 있다. 제2층(L2)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함할 수 있다.
일 실시예에서, 제3층(L3)은 인듐(In), 주석(Sn), 및 산소(O) 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 제3층(L3)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
도 12d를 참조하면, 포토레지스트패턴(PR)을 형성할 수 있다. 포토레지스트패턴(PR)은 제1영역(AR1)에 형성될 수 있다. 포토레지스트패턴(PR)은 제1층(L1) 상에 형성될 수 있다. 일 실시예에서, 포토레지스트패턴(PR)은 유기절연물을 포함할 수 있다.
도 12e를 참조하면, 제2층(L2) 및 제3층(L3)을 적어도 일부 제거할 수 있다. 포토레지스트패턴(PR)과 중첩하지 않는 제2층(L2) 및 제3층(L3)은 제거될 수 있다. 일 실시예에서, 제2층(L2) 및 제3층(L3)은 습식 식각(wet etch)될 수 있다. 따라서, 제2영역(AR2)에 배치된 제2전극(211B)은 노출될 수 있다. 일 실시예에서, 제2전극(211B)은 전술한 바와 같이 결정화되었기 때문에, 제2층(L2) 및 제3층(L3)을 습식 식각할 때 제거되지 않을 수 있다.
포토레지스트패턴(PR)이 제1영역(AR1)에 배치된 제1층(L1), 제2층(L2), 및 제3층(L3)과 중첩하고 있으므로, 제1층(L1), 제2층(L2), 및 제3층(L3)은 습식 식각으로 제거되지 않을 수 있다. 제2층(L2) 및 제3층(L3)을 적어도 일부 습식 식각하는 공정에서, 포토레지스트패턴(PR)은 제1영역(AR1)에 배치된 제1층(L1)이 기 설정된 형상 또는 크기로 유지될 수 있도록 보호할 수 있다.
도 12f를 참조하면, 포토레지스트패턴(PR)을 제거할 수 있다. 포토레지스트패턴(PR)은 현상 공정으로 제거될 수 있다. 그 다음, 일 실시예에서, 제2층(L2) 및 제3층(L3)을 경화시켜 제1전극(211A)을 형성할 수 있다.
제1전극(211A)은 제1두께(t1)를 가질 수 있다. 제2전극(211B)은 제2두께(t2)를 가질 수 있다. 일 실시예에서, 제2두께(t2)는 제1두께(t1)보다 작을 수 있다. 일 실시예에서, 제2두께(t2) 및 제1두께(t1)의 차이는 제2층(L2)의 두께 및 제3층(L3)의 두께의 합일 수 있다. 제2전극(211B)은 제1전극(211A)보다 투과율(예를 들어, 광투과율)이 높을 수 있다.
도 12g를 참조하면, 화소정의막(215)을 형성할 수 있다. 일 실시예에서, 화소정의막(215)은 제1영역(AR1) 및 제2영역(AR2)에 전체적으로 형성될 수 있다. 화소정의막(215)은 제1전극(211A) 및 제2전극(211B)을 덮을 수 있다. 일 실시예에서, 화소정의막(215)은 제1전극(211A)의 가장자리를 덮을 수 있다.
화소정의막(215)은 유기 절연물을 포함할 수 있다. 다른 실시예에서, 화소정의막(215)은 실리콘질화물(SiNX)나 실리콘산질화물(SiON), 또는 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있다. 또 다른 실시예에서, 화소정의막(215)은 유기절연물 및 무기절연물을 포함할 수 있다. 일부 실시예에서, 화소정의막(215)은 광차단 물질을 포함하며, 블랙으로 구비될 수 있다. 광차단 물질은 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 화소정의막(215)이 광차단 물질을 포함하는 경우, 화소정의막(215)의 하부에 배치된 금속 구조물들에 의한 외광 반사를 줄일 수 있다.
도 12h를 참조하면, 화소정의막(215)의 적어도 일부를 제거할 수 있다. 일 실시예에서, 제1영역(AR1)에 제1전극(211A)과 중첩하는 제1전극개구부(215OP1)를 형성할 수 있다. 제1전극개구부(215OP1)는 제1전극(211A)의 적어도 일부를 노출시킬 수 있다. 또한, 화소정의막(215)은 여전히 제1전극(211A)의 가장자리를 덮을 수 있다.
제2영역(AR2)에 배치된 화소정의막(215)은 제거될 수 있다. 이를 다시 말하면, 제2영역(AR2)과 중첩하는 화소정의막(215)의 제2영역개구부가 형성될 수 있다. 따라서, 제2전극(211B)은 노출될 수 있다. 일 실시예에서, 제2전극(211B)의 상면 및 제2전극(211B)의 측면은 노출될 수 있다. 이러한 경우, 제2영역(AR2)에서 제조된 표시 장치 및/또는 표시 패널의 투과율(예를 들어, 광투과율)을 높일 수 있다. 또한, 제2전극(211B)은 은(Ag)을 포함하는 반사막을 포함하지 않으므로, 제2전극(211B)의 측면은 화소정의막(215)에 의해 덮힐 필요가 없을 수 있다.
도 12i를 참조하면, 제1영역(AR1) 상에 제1발광층(212A)을 형성할 수 있다. 제1발광층(212A)은 제1전극개구부(215OP1)와 중첩할 수 있다. 일 실시예에서, 제1발광층(212A)은 제1전극(211A) 상에 형성될 수 있다.
제2영역(AR2) 상에 제2발광층(212B)을 형성할 수 있다. 제2발광층(212B)은 제2전극(211B) 상에 형성될 수 있다. 제2발광층(212B)은 제2전극(211B)을 덮을 수 있다. 일 실시예에서, 제2발광층(212B)은 제2전극(211B)의 상면 및 제2전극(211B)의 측면을 덮을 수 있다.
대향전극(213)은 제1영역(AR1) 및 제2영역(AR2) 상에 형성될 수 있다. 대향전극(213)은 제1발광층(212A) 및 제2발광층(212B) 상에 형성될 수 있다. 제1영역(AR1)에서 화소정의막(215) 및 제1발광층(212A)이 제1전극(211A) 및 대향전극(213)을 분리시킬 수 있다. 따라서, 제조된 표시 장치 및/또는 표시 패널에서 쇼트가 발생하는 것을 방지 또는 감소될 수 있다. 제2영역(AR2)에서 제2발광층(212B)은 제2전극(211B)의 상면 및 제2전극(211B)의 측면을 덮을 수 있다. 따라서, 제조된 표시 장치 및/또는 표시 패널에서 쇼트가 발생하는 것을 방지 또는 감소될 수 있다.
제1전극(211A), 제1발광층(212A), 및 대향전극(213)은 제1유기발광다이오드(OLED1)를 구성할 수 있다. 제2전극(211B), 제2발광층(212B), 및 대향전극(213)은 제2유기발광다이오드(OLED2)를 구성할 수 있다.
이와 같은 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
100: 기판
20: 컴포넌트
211A, 211B, 211C: 제1전극, 제2전극, 제3전극
212A, 212B, 212C: 제1발광층, 제2발광층, 제3발광층
213: 대향전극
215: 화소정의막
215OP1, 215OP3: 제1전극개구부, 제3전극개구부
AR1, AR2, AR3: 제1영역, 제2영역, 제3영역
AROP2: 제2영역개구부
CWL, CWL1, CWL2: 연결배선, 제1연결배선, 제2연결배선
DEL: 표시요소층
L1, L2, L3: 제1층, 제2층, 제3층
OIL1, OIL2, OIL3: 제1유기절연층, 제2유기절연층, 제3유기절연층
PC, PC1, PC2, PC3: 화소회로, 제1화소회로, 제2화소회로, 제3화소회로
WL, WL1, WL2: 배선, 제1배선, 제2배선
t1, t2, t3: 제1두께, 제2두께, 제3두께

Claims (20)

  1. 제1영역 및 제2영역을 포함하는 기판; 및
    제1두께를 가진 제1전극을 포함하고 상기 제1영역에 배치된 제1표시요소와 상기 제1두께보다 작은 제2두께를 가진 제2전극을 포함하고 상기 제2영역에 배치된 제2표시요소를 포함하는 표시요소층;을 포함하고,
    상기 제2표시요소는 복수의 제2표시요소들을 포함하며,
    상기 복수의 제2표시요소들 중 어느 하나 및 상기 복수의 제2표시요소들 중 다른 하나는 서로 전기적으로 연결된, 표시 장치.
  2. 제1항에 있어서,
    상기 제1전극은 인듐(In), 주석(Sn), 및 산소(O) 중 적어도 하나를 포함하는 제1층 및 은(Ag)을 포함하는 제2층을 포함하고,
    상기 제2전극은 인듐(In), 주석(Sn), 및 산소(O) 중 적어도 하나를 포함하는, 표시 장치.
  3. 제1항에 있어서,
    상기 표시요소층은 상기 제1전극과 중첩하는 제1전극개구부와 상기 제2영역과 중첩하는 제2영역개구부를 포함하고 상기 제1전극의 가장자리를 덮는 화소정의막을 더 포함하는, 표시 장치.
  4. 제3항에 있어서,
    상기 화소정의막은 광차단물질을 포함하는, 표시 장치.
  5. 제3항에 있어서,
    상기 제1표시요소는 상기 제1전극개구부와 중첩하는 제1발광층을 포함하고,
    상기 제2표시요소는 상기 제2전극 상에 배치되며 상기 제2전극의 측면을 덮는 제2발광층을 포함하는, 표시 장치.
  6. 제1항에 있어서,
    상기 기판 및 상기 표시요소층 사이에 배치된 배선;을 더 포함하고,
    상기 배선은 상기 복수의 제2표시요소들 중 어느 하나와 상기 복수의 제2표시요소들 중 다른 하나를 전기적으로 연결시키는, 표시 장치.
  7. 제1항에 있어서,
    상기 기판은 제2영역과 인접한 제3영역을 더 포함하고,
    상기 제1표시요소와 전기적으로 연결되며 상기 제1영역에 배치된 제1화소회로;
    상기 제2표시요소와 전기적으로 연결되며 상기 제3영역에 배치된 제2화소회로; 및
    상기 제3영역으로부터 상기 제2영역으로 연장되고, 상기 제2표시요소 및 상기 제2화소회로를 전기적으로 연결시키는 연결배선;을 더 포함하는, 표시 장치.
  8. 제7항에 있어서,
    상기 기판 및 상기 표시요소층 사이에 배치된 유기절연층;을 더 포함하고,
    상기 연결배선은 상기 기판과 상기 유기절연층 사이에 배치된 제1연결배선 및 상기 유기절연층과 상기 표시요소층 사이에 배치된 제2연결배선 중 적어도 하나를 포함하는, 표시 장치.
  9. 제7항에 있어서,
    상기 표시요소층은 제3두께를 가진 제3전극을 포함하고 상기 제3영역에 배치된 제3표시요소를 더 포함하고,
    상기 제3표시요소는 복수의 제3표시요소들을 포함하며,
    상기 복수의 제3표시요소들 중 어느 하나의 상기 제3전극 및 상기 복수의 제3표시요소들 중 다른 하나의 상기 제3전극은 일체로 구비된, 표시 장치.
  10. 제1항에 있어서,
    상기 제2영역과 중첩하는 컴포넌트;를 더 포함하는, 표시 장치.
  11. 제1영역 및 제2영역을 포함하는 기판; 및
    제1전극을 포함하고 제1영역에 배치된 제1표시요소, 제2전극을 포함하고 상기 제2영역에 배치된 제2표시요소, 및 상기 제1전극과 중첩하는 제1전극개구부와 상기 제2영역과 중첩하는 제2영역개구부를 포함하고 상기 제1전극의 가장자리를 덮는 화소정의막을 포함하는 표시요소층;을 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 제1전극은 제1두께를 가지며,
    상기 제2전극은 상기 제1두께보다 작은 제2두께를 가진, 표시 장치.
  13. 제12항에 있어서,
    상기 제1전극은 인듐(In), 주석(Sn), 및 산소(O) 중 적어도 하나를 포함하는 제1층 및 은(Ag)을 포함하는 제2층을 포함하고,
    상기 제2전극은 인듐(In), 주석(Sn), 및 산소(O) 중 적어도 하나를 포함하는, 표시 장치.
  14. 제11항에 있어서,
    상기 화소정의막은 광차단물질을 포함하는, 표시 장치.
  15. 제11항에 있어서,
    상기 제1표시요소는 상기 제1전극개구부와 중첩하는 제1발광층을 포함하고,
    상기 제2표시요소는 상기 제2전극 상에 배치되며 상기 제2전극의 측면을 덮는 제2발광층을 포함하는, 표시 장치.
  16. 제11항에 있어서,
    상기 기판 및 상기 표시요소층 사이에 배치된 배선;을 더 포함하고,
    상기 제2표시요소는 복수의 제2표시요소들을 포함하고,
    상기 배선은 상기 복수의 제2표시요소들 중 어느 하나는 상기 복수의 제2표시요소들 중 다른 하나와 전기적으로 연결시키는, 표시 장치.
  17. 제11항에 있어서,
    상기 기판은 제2영역과 인접한 제3영역을 더 포함하고,
    상기 제1표시요소와 전기적으로 연결되며 상기 제1영역에 배치된 제1화소회로;
    상기 제2표시요소와 전기적으로 연결되며 상기 제3영역에 배치된 제2화소회로; 및
    상기 제3영역으로부터 상기 제2영역으로 연장되고, 상기 제2표시요소 및 상기 제2화소회로를 전기적으로 연결시키는 연결배선;을 더 포함하는, 표시 장치.
  18. 제17항에 있어서,
    상기 기판 및 상기 표시요소층 사이에 배치된 유기절연층;을 더 포함하고,
    상기 연결배선은 상기 기판과 상기 유기절연층 사이에 배치된 제1연결배선 및 상기 유기절연층과 상기 표시요소층 사이에 배치된 제2연결배선 중 적어도 하나를 포함하는, 표시 장치.
  19. 제17항에 있어서,
    상기 표시요소층은 제3두께를 가진 제3전극을 포함하고 상기 제3영역에 배치된 제3표시요소를 더 포함하고,
    상기 제3표시요소는 복수의 제3표시요소들을 포함하며,
    상기 복수의 제3표시요소들 중 어느 하나의 상기 제3전극 및 상기 복수의 제3표시요소들 중 다른 하나의 상기 제3전극은 일체로 구비된, 표시 장치.
  20. 제11항에 있어서,
    상기 제2영역과 중첩하는 컴포넌트;를 더 포함하는, 표시 장치.
KR1020210069539A 2021-05-28 2021-05-28 표시 장치 KR20220161643A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210069539A KR20220161643A (ko) 2021-05-28 2021-05-28 표시 장치
US17/695,067 US20220384547A1 (en) 2021-05-28 2022-03-15 Display apparatus
EP22175945.9A EP4095926A3 (en) 2021-05-28 2022-05-27 Display apparatus
CN202210597951.6A CN115411072A (zh) 2021-05-28 2022-05-30 显示设备
CN202221315848.XU CN218277721U (zh) 2021-05-28 2022-05-30 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210069539A KR20220161643A (ko) 2021-05-28 2021-05-28 표시 장치

Publications (1)

Publication Number Publication Date
KR20220161643A true KR20220161643A (ko) 2022-12-07

Family

ID=81851612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210069539A KR20220161643A (ko) 2021-05-28 2021-05-28 표시 장치

Country Status (4)

Country Link
US (1) US20220384547A1 (ko)
EP (1) EP4095926A3 (ko)
KR (1) KR20220161643A (ko)
CN (2) CN218277721U (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7414730B2 (ja) * 2018-11-20 2024-01-16 ソニーセミコンダクタソリューションズ株式会社 表示装置および表示装置の製造方法、並びに、電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975067B2 (en) * 2002-12-19 2005-12-13 3M Innovative Properties Company Organic electroluminescent device and encapsulation method
CN1819300B (zh) * 2004-09-17 2010-06-16 株式会社半导体能源研究所 发光器件
CN100495485C (zh) * 2006-01-24 2009-06-03 友达光电股份有限公司 有机发光二极管显示器
KR100796598B1 (ko) * 2006-07-14 2008-01-21 삼성에스디아이 주식회사 유기전계발광소자의 제조방법
KR101954981B1 (ko) * 2010-09-24 2019-03-08 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5820295B2 (ja) * 2011-02-21 2015-11-24 株式会社半導体エネルギー研究所 照明装置
JP6111643B2 (ja) * 2012-12-17 2017-04-12 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、及び電子機器
KR102173041B1 (ko) * 2013-05-23 2020-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102339719B1 (ko) * 2015-02-13 2021-12-15 삼성디스플레이 주식회사 표시 장치
CN109147661B (zh) * 2018-09-30 2021-02-26 武汉天马微电子有限公司 一种显示面板及显示装置
KR20210022818A (ko) * 2019-08-20 2021-03-04 삼성디스플레이 주식회사 표시 장치
CN111725287A (zh) * 2020-06-30 2020-09-29 武汉天马微电子有限公司 显示面板、显示装置及显示面板的制作方法

Also Published As

Publication number Publication date
US20220384547A1 (en) 2022-12-01
CN115411072A (zh) 2022-11-29
EP4095926A2 (en) 2022-11-30
CN218277721U (zh) 2023-01-10
EP4095926A3 (en) 2023-03-15

Similar Documents

Publication Publication Date Title
US11974481B2 (en) Display panel and display apparatus including the same
US11715426B2 (en) Display panel and display apparatus including the same
US20230269983A1 (en) Display device
KR20200029681A (ko) 표시장치
US11889720B2 (en) Display apparatus including a groove disposed in the middle area while surrounding the first hole in the transmission area
CN218277721U (zh) 显示设备
CN217134378U (zh) 显示面板和包括该显示面板的显示装置
KR20220088598A (ko) 표시 장치 및 표시 장치의 제조방법
CN217933800U (zh) 显示装置
KR20210080710A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN219146072U (zh) 显示设备
CN219303667U (zh) 显示装置
CN220342748U (zh) 显示装置
US20230371328A1 (en) Display device
CN219421505U (zh) 显示设备
US20220216287A1 (en) Display apparatus and method of manufacturing the same
US20240074242A1 (en) Display apparatus
EP4355058A1 (en) Display apparatus
KR20230160698A (ko) 표시 장치
KR20220063863A (ko) 디스플레이 장치
KR20240025131A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220092732A (ko) 디스플레이 장치
KR20220036403A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination