KR20210080710A - 디스플레이 패널 및 이를 포함하는 디스플레이 장치 - Google Patents

디스플레이 패널 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20210080710A
KR20210080710A KR1020190172240A KR20190172240A KR20210080710A KR 20210080710 A KR20210080710 A KR 20210080710A KR 1020190172240 A KR1020190172240 A KR 1020190172240A KR 20190172240 A KR20190172240 A KR 20190172240A KR 20210080710 A KR20210080710 A KR 20210080710A
Authority
KR
South Korea
Prior art keywords
auxiliary
area
main
pixel
pixels
Prior art date
Application number
KR1020190172240A
Other languages
English (en)
Other versions
KR102379744B1 (ko
Inventor
김성환
곽원규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190172240A priority Critical patent/KR102379744B1/ko
Priority to US17/006,028 priority patent/US20210193749A1/en
Priority to CN202011443449.7A priority patent/CN113013196A/zh
Publication of KR20210080710A publication Critical patent/KR20210080710A/ko
Priority to KR1020220036204A priority patent/KR102627224B1/ko
Application granted granted Critical
Publication of KR102379744B1 publication Critical patent/KR102379744B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H01L27/3213—
    • H01L27/3216—
    • H01L27/3218—
    • H01L27/3225—
    • H01L27/3244—
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은 신뢰성이 향상된 디스플레이 장치를 위하여, 제1 영역 및 투과부를 구비한 제2 영역을 포함하는, 기판; 상기 제1 영역 상에 배치되고, 제1 메인 화소, 제2 메인 화소 및 제3 메인 화소를 포함하며, RGBG 펜타일 매트릭스 구조로 배열된, 메인 화소들; 및 상기 제2 영역 상에 배치되고, 제1 보조 화소, 제2 보조 화소 및 제3 보조 화소를 포함하며, 상기 메인 화소들의 배열 구조와 다른 RBGB 펜타일 매트릭스 구조로 배열된, 보조 화소들;을 구비하고, 상기 제1 보조 화소는 제1 보조 발광영역을 포함하며, 상기 제1 보조 화소와 동일한 파장의 빛을 방출하는 상기 제1 메인 화소는 제1 메인 발광영역을 포함하고, 상기 제1 보조 발광영역은 제1 면적을 가지며, 상기 제1 메인 발광영역은 상기 제1 면적보다 작은 제2 면적을 갖는, 디스플레이 패널 및 이를 포함하는 디스플레이 장치를 제공한다.

Description

디스플레이 패널 및 이를 포함하는 디스플레이 장치{Display panel and display apparatus including the same}
본 발명은 디스플레이 장치에 관한 것으로서, 더 상세하게는 컴포넌트가 배치되는 영역에서도 이미지 표현이 가능하도록 표시영역이 확장된 디스플레이 패널 및 이를 포함한 디스플레이 장치에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
디스플레이 장치가 다양하게 활용됨에 따라 디스플레이 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 디스플레이 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
디스플레이 장치에 접목 또는 연계할 수 있는 기능을 증가하는 방법으로, 본 발명의 실시예는 표시영역의 내측에 센서나 카메라 등의 컴포넌트가 배치될 수 있는 영역을 구비한 디스플레이 장치를 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1 영역 및 투과부를 구비한 제2 영역을 포함하는, 기판; 상기 제1 영역 상에 배치되고, 제1 메인 화소, 제2 메인 화소 및 제3 메인 화소를 포함하며, RGBG 펜타일 매트릭스 구조로 배열된, 메인 화소들; 및 상기 제2 영역 상에 배치되고, 제1 보조 화소, 제2 보조 화소 및 제3 보조 화소를 포함하며, 상기 메인 화소들의 배열 구조와 다른 RBGB 펜타일 매트릭스 구조로 배열된, 보조 화소들;을 구비하고, 상기 제1 보조 화소는 제1 보조 발광영역을 포함하며, 상기 제1 보조 화소와 동일한 파장의 빛을 방출하는 상기 제1 메인 화소는 제1 메인 발광영역을 포함하고, 상기 제1 보조 발광영역은 제1 면적을 가지며, 상기 제1 메인 발광영역은 상기 제1 면적보다 작은 제2 면적을 갖는, 디스플레이 패널이 제공된다.
본 실시예에 있어서, 상기 제1 면적은 상기 제2 면적의 1.4 배 내지 1.8 배일 수 있다.
본 실시예에 있어서, 상기 제2 보조 화소는 제2 보조 발광영역을 포함하며, 상기 제2 보조 화소와 동일한 파장의 빛을 방출하는 상기 제2 메인 화소는 제2 메인 발광영역을 포함하고, 상기 제2 보조 발광영역은 제3 면적을 가지며, 상기 제2 메인 발광영역은 상기 제3 면적보다 작은 제4 면적을 가질 수 있다.
본 실시예에 있어서, 상기 제3 면적은 상기 제4 면적의 1.4 배 내지 1.8 배일 수 있다.
본 실시예에 있어서, 상기 제3 보조 화소는 제3 보조 발광영역을 포함하며, 상기 제3 보조 화소와 동일한 파장의 빛을 방출하는 상기 제3 메인 화소는 제3 메인 발광영역을 포함하고, 상기 제3 보조 발광영역은 제5 면적을 가지며, 상기 제3 메인 발광영역은 상기 제5 면적보다 작은 제6 면적을 가질 수 있다.
본 실시예에 있어서, 상기 제5 면적은 상기 제6 면적의 1.4 배 내지 1.8 배일 수 있다.
본 실시예에 있어서, 상기 제1 보조 화소와 상기 제1 메인 화소는 청색 파장의 빛을 방출하고, 상기 제2 보조 화소와 상기 제2 메인 화소는 적색 파장의 빛을 방출하며, 상기 제3 보조 화소와 상기 제3 메인 화소는 녹색 파장의 빛을 방출할 수 있다.
본 실시예에 있어서, 상기 RGBG 펜타일 매트릭스 구조는 한 개의 상기 제1 메인 화소, 한 개의 상기 제2 메인 화소 및 두 개의 상기 제3 메인 화소를 포함할 수 있다.
본 실시예에 있어서, 상기 RBGB 펜타일 매트릭스 구조는 두 개의 상기 제1 보조 화소, 한 개의 상기 제2 보조 화소 및 한 개의 상기 제3 보조 화소를 포함할 수 있다.
본 실시예에 있어서, 상기 제2 영역 상에서 상기 보조 화소들과 투과부를 포함하는 기본 유닛이 반복적으로 배치될 수 있다.
본 실시예에 있어서, 상기 기판 상에 배치된 무기절연층을 더 포함하며, 상기 무기절연층은 상기 투과부에 대응하는 개구를 포함할 수 있다.
본 실시예에 있어서, 상기 기판 상에 배치된 유기절연층을 더 포함하며, 상기 유기절연층은 상기 투과부에 대응하는 개구를 포함할 수 있다.
본 실시예에 있어서, 상기 제1 영역과 상기 제2 영역에는 상기 메인 화소들과 상기 보조 화소들에 일체로 구비된 메인 대향전극이 배치되며, 상기 메인 대향전극은 상기 투과부에 대응하는 개구를 포함할 수 있다.
본 실시예에 있어서, 상기 제2 영역은 상기 제1 영역에 의해 적어도 일부가 둘러싸일 수 있다.
본 발명의 다른 관점에 따르면, 제1 영역 및 투과부를 포함하는 제2 영역을 구비한 기판을 포함하는, 디스플레이 패널; 상기 디스플레이 패널의 상기 제2 영역에 대응하여 배치된, 컴포넌트;를 구비하고, 상기 디스플레이 패널은, 상기 제1 영역 상에 배치되고, 제1 메인 화소, 제2 메인 화소 및 제3 메인 화소를 포함하며, RGBG 펜타일 매트릭스 구조로 배열된, 메인 화소들; 및 상기 제2 영역 상에 배치되고, 제1 보조 화소, 제2 보조 화소 및 제3 보조 화소를 포함하며, 상기 메인 화소들의 배열 구조와 다른 RBGB 펜타일 매트릭스 구조로 배열된, 보조 화소들;을 구비하고, 상기 제1 보조 화소는 제1 보조 발광영역을 포함하며, 상기 제1 보조 화소와 동일한 파장의 빛을 방출하는 상기 제1 메인 화소는 제1 메인 발광영역을 포함하고, 상기 제1 보조 발광영역은 제1 면적을 가지며, 상기 제1 메인 발광영역은 상기 제1 면적과 동일하거나 작은 제2 면적을 갖는, 디스플레이 장치가 제공된다.
본 실시예에 있어서, 상기 제1 면적은 상기 제2 면적의 1 배 내지 1.8 배일 수 있다.
본 실시예에 있어서, 상기 제1 보조 화소와 상기 제1 메인 화소는 청색 파장의 빛을 방출하고, 상기 제2 보조 화소와 상기 제2 메인 화소는 적색 파장의 빛을 방출하며, 상기 제3 보조 화소와 상기 제3 메인 화소는 녹색 파장의 빛을 방출할 수 있다.
본 실시예에 있어서, 상기 RGBG 펜타일 매트릭스 구조는 한 개의 상기 제1 메인 화소, 한 개의 상기 제2 메인 화소 및 두 개의 상기 제3 메인 화소를 포함할 수 있다.
본 실시예에 있어서, 상기 RBGB 펜타일 매트릭스 구조는 두 개의 상기 제1 보조 화소, 한 개의 상기 제2 보조 화소 및 한 개의 상기 제3 보조 화소를 포함할 수 있다.
본 실시예에 있어서, 상기 컴포넌트는 촬상소자를 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 제1 영역에 포함된 메인 화소의 배열 구조와 투과부를 구비한 제2 영역에 포함된 보조 화소의 배열 구조를 다르게 채용함으로써, 신뢰성이 향상된 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정된 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 사시도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 도시한 평면도이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 디스플레이 패널에 포함될 수 있는 메인 화소 및/또는 보조 화소의 등가회로도들이다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 디스플레이 장치에 있어서, 제1 영역 및 제2 영역에 배치되는 화소들 및 투과부의 배열을 나타낸 개략적인 평면도이다.
도 8은 도 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 단면도이다.
도 9 및 도 10은 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 단면도이다.
도 11a 및 도 11b는 본 발명의 일 실시예에 따른 제1 영역 및 제2 영역에 배치되는 화소들 및 투과부의 배열을 나타낸 개략적인 평면도이다.
도 12a 및 도 12b는 본 발명의 일 실시예에 따른 제1 영역 및 제2 영역에 배치되는 화소들 및 투과부의 배열을 나타낸 개략적인 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 디스플레이 장치(1)는 이미지를 구현하는 표시영역(DA)과 이미지를 구현하지 않는 비표시영역(NDA)을 포함한다. 표시영역(DA)은 제1 영역(1A)과 투과부(TA)를 구비한 제2 영역(2A)을 포함한다. 디스플레이 장치(1)는 제1 영역(1A)에 배치된 복수의 메인 화소(Pm)들에서 방출되는 빛을 이용하여 메인 이미지를 제공할 수 있고, 제2 영역(2A)에 배치된 복수의 보조 화소(Pa)들에서 방출되는 빛을 이용하여 보조 이미지를 제공할 수 있다.
제2 영역(2A)은 도 2를 참조하여 후술할 바와 같이 그 하부에 촬상 소자 등을 포함하는 컴포넌트가 배치되는 영역일 수 있다. 제2 영역(2A)은 컴포넌트로부터 외부로 출력되거나 외부로부터 컴포넌트를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과부(TA)를 포함할 수 있다. 본 발명의 일 실시예로, 제2 영역(2A)을 통해 적외선이 투과하는 경우, 광 투과율은 약 30% 이상, 보다 바람직하게 50% 이상이거나, 75% 이상이거나 80% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
본 실시예에서, 제2 영역(2A)에는 복수의 보조 화소(Pa)들이 배치될 수 있으며, 복수의 보조 화소(Pa)들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 제2 영역(2A)에서 제공되는 이미지는 보조 이미지로 제1 영역(1A)에서 제공하는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 제2 영역(2A)은 빛 또는/및 음향이 투과할 수 있는 투과부(TA)를 구비하는 바, 단위 면적 당 배치될 수 있는 보조 화소(Pa)들의 수가 제1 영역(1A)에 단위 면적 당 배치되는 메인 화소(Pm)들의 수에 비해 적을 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치(1)로서, 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않는다. 일 실시예로서, 무기 EL 디스플레이(Inorganic Light Emitting Display), 퀀텀 닷 발광 디스플레이(Quantum dot Light Emitting Display) 등과 같이 다양한 방식의 디스플레이 장치가 사용될 수 있다.
도 1에서는 제2 영역(2A)이 사각형인 표시영역(DA)의 상 측에 배치된 것을 도시하고 있으나 본 발명은 이에 한정되지 않는다. 표시영역(DA)의 형상은 원형, 타원 또는 삼각형 등과 같은 다각형일 수 있으며, 제2 영역(2A)의 위치 및 개수도 다양하게 변경될 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 2를 참조하면, 디스플레이 장치(1)는 표시요소를 포함하는 디스플레이 패널(10) 및 디스플레이 패널(10)의 하부에 위치하며 제2 영역(2A)에 대응하여 배치되는 컴포넌트(20)를 포함할 수 있다.
디스플레이 패널(10)은 기판(100), 기판(100) 상에 배치된 표시요소층(200), 표시요소층(200)을 밀봉하는 봉지부재로써 박막봉지층(300)을 포함할 수 있다. 또한, 디스플레이 패널(10)은 기판(100)의 하부에 배치된 하부보호필름(175)을 더 포함할 수 있다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyether imide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
표시요소층(200)은 박막트랜지스터(TFT, TFT')를 포함하는 회로층, 표시요소로서 유기발광다이오드(OLED, OLED') 및 이들 사이의 절연층(IL)을 포함할 수 있다. 제1 영역(1A)에는 메인 박막트랜지스터(TFT) 및 이와 연결된 메인 유기발광다이오드(OLED)를 포함하는 메인 화소(Pm)가 배치될 수 있고, 제2 영역(2A)에는 보조 박막트랜지스터(TFT') 및 이와 연결된 보조 유기발광다이오드(OLED')를 포함하는 보조 화소(Pa)가 배치될 수 있다.
또한, 제2 영역(2A)에는 보조 박막트랜지스터(TFT') 및 표시요소가 배치되지 않는 투과부(TA)가 배치될 수 있다. 투과부(TA)는 컴포넌트(20)로부터 방출되는 빛/신호나 컴포넌트(20)로 입사되는 빛/신호가 투과(transmission)되는 영역으로 이해할 수 있다.
도 2를 참조하면, 표시요소층(200)은 박막봉지층(300)으로 커버될 수 있다. 박막봉지층(300)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 이와 관련하여, 도 2는 제1 무기봉지층(310) 및 제2 무기봉지층(330)과 이들 사이의 유기봉지층(320)을 나타낸다.
제1 무기봉지층(310) 및 제2 무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 타탈륨옥사이드, 하프늄옥사이드, 아연옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다
하부보호필름(175)은 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 하부보호필름(175)은 제2 영역(2A)에 대응하는 개구(175OP)를 구비할 수 있다. 하부보호필름(175)에 개구(175OP)를 구비함으로써, 제2 영역(2A)의 광 투과율을 향상시킬 수 있다. 하부보호필름(175)은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 또는 폴리이미드(polyimide)를 포함하여 구비될 수 있다.
제2 영역(2A)의 면적은 컴포넌트(20)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 하부보호필름(175)에 구비된 개구(175OP)의 면적은 상기 제2 영역(2A)의 면적과 일치하지 않을 수 있다. 예컨대, 개구(175OP)의 면적은 제2 영역(2A)의 면적에 비해 작게 구비될 수 있다.
또한, 제2 영역(2A)에는 복수의 컴포넌트(20)가 배치될 수 있다. 상기 복수의 컴포넌트(20)는 서로 기능을 달리할 수 있다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 도시한 평면도이다.
도 3a를 참조하면, 디스플레이 패널(10)을 이루는 각종 구성 요소들은 기판(100) 상에 배치된다. 기판(100)은 표시영역(DA) 및 표시영역(DA)을 둘러싸는 비표시영역(NDA)을 포함한다. 표시영역(DA)은 제1 영역(1A) 및 투과부(TA)를 구비한 제2 영역(2A)을 포함한다. 표시영역(DA)은 앞서 도 2를 참조하여 설명한 봉지부재로 커버되어 외기 또는 수분 등으로부터 보호될 수 있다.
디스플레이 패널(10)은 제1 영역(1A)에 배치되는, 메인 화소(Pm)들을 포함한다. 메인 화소(Pm)들은 각각 유기발광다이오드와 같은 표시요소를 포함할 수 있다. 각 메인 화소(Pm)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 메인 화소(Pm)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다.
제2 영역(2A)은 제1 영역(1A)의 일측에 배치될 수 있으며, 제2 영역(2A)에는 복수의 보조 화소(Pa)들이 배치된다. 보조 화소(Pa)들은 각각 유기발광다이오드와 같은 표시요소를 포함할 수 있다. 각 보조 화소(Pa)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 보조 화소(Pa)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다. 한편, 제2 영역(2A)에는 보조 화소(Pa)들 사이에 배치되는 투과부(TA)가 구비될 수 있다. 디스플레이 장치(1)의 제2 영역(2A)의 하부 대응하여 적어도 하나의 컴포넌트(20)가 배치될 수 있다.
일 실시예에서, 하나의 메인 화소(Pm)와 하나의 보조 화소(Pa)는 동일한 화소회로를 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 메인 화소(Pm)에 포함되는 화소회로와 보조 화소(Pa)에 포함되는 화소회로는 서로 다를 수도 있다.
각 화소(Pm, Pa)는 비표시영역(NDA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 비표시영역(NDA)에는 제1 스캔 구동회로(110), 제1 발광 구동회로(115), 제2 스캔 구동회로(120), 단자(140), 데이터 구동회로(150), 제1 전원공급배선(160) 및 제2 전원공급배선(170)이 배치될 수 있다.
제1 스캔 구동회로(110)는 스캔라인(SL)을 통해 각 화소(Pm, Pa)에 스캔신호를 제공할 수 있다. 제1 발광 구동회로(115)는 발광제어라인(EL)을 통해 각 화소에 발광제어신호를 제공할 수 있다. 제2 스캔 구동회로(120)는 표시영역(DA)을 사이에 두고 제1 스캔 구동회로(110)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(Pm, Pa)들 중 일부는 제1 스캔 구동회로(110)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(120)에 연결될 수 있다. 일 실시예로, 제2 발광 구동회로(미도시)는 표시영역(DA)을 사이에 두고 제1 발광 구동회로(115)와 나란하게 배치될 수 있다.
제1 발광 구동회로(115)는 제1 스캔 구동회로(110)와 x방향으로 이격되어 비표시영역(NDA) 상에 배치될 수 있다. 일 실시예로, 제1 발광 구동회로(115)는 제1 스캔 구동회로(110)와 y방향으로 교번하여 배치될 수 있다.
단자(140)는 기판(100)의 일 측에 배치될 수 있다. 단자(140)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자(PCB-P)는 디스플레이 장치(1)의 단자(140)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 디스플레이 장치(1)로 전달한다. 제어부에서 생성된 제어신호는 인쇄회로기판(PCB)을 통해 제1, 제2 스캔 구동회로(110, 120) 및 제1 발광 구동회로(115)에 각각 전달될 수 있다. 제어부는 제1 및 제2 연결배선(161, 171)을 통해 제1 및 제2 전원공급배선(160, 170)에 각각 제1 및 제2 전원전압을 제공할 수 있다. 제1 전원전압(ELVDD)은 제1 전원공급배선(160)과 연결된 구동전압라인(PL)을 통해 각 화소(Pm, Pa)에 제공되고, 제2 전원전압(ELVSS)은 제2 전원공급배선(170)과 연결된 각 화소(Pm, Pa)의 대향전극에 제공될 수 있다.
데이터 구동회로(150)는 데이터라인(DL)에 전기적으로 연결된다. 데이터 구동회로(150)의 데이터신호는 단자(140)에 연결된 연결배선(151) 및 연결배선(151)과 연결된 데이터라인(DL)을 통해 각 화소(Pm, Pa)에 제공될 수 있다. 도 3a는 데이터 구동회로(150)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 일 실시예로, 데이터 구동회로(150)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(150)는 단자(140)와 제1 전원공급배선(160) 사이에 배치될 수 있다.
제1 전원공급배선(160)은 표시영역(DA)을 사이에 두고 x방향을 따라 나란하게 연장된 제1 서브배선(162) 및 제2 서브배선(163)을 포함할 수 있다. 제2 전원공급배선(170)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
도 3a를 참조하면, 투과부(TA)를 구비한 제2 영역(2A)은 제1 영역(1A)의 내측에 배치되어, 제1 영역(1A)으로 둘러싸일 수 있고, 도 3b를 참조하면, 제2 영역(2A)은 제1 영역(1A)의 일측에 배치될 수도 있다. 다만, 본 발명은 이에 한정되지 않는다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 디스플레이 패널에 포함될 수 있는 메인 화소 및/또는 보조 화소의 등가회로도들이다.
도 4를 참조하면, 각 화소(Pm, Pa)는 스캔라인(SL) 및 데이터라인(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)을 통해 입력되는 스캔신호(Sn)에 따라 데이터라인(DL)을 통해 입력된 데이터신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압라인(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압라인(PL)에 공급되는 제1 전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압라인(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압라인(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 4에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 도 5에 도시된 바와 같이, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수 있다.
도 5를 참조하면, 각 화소(Pm, Pa)는 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 박막트랜지스터들 및 스토리지 커패시터는 신호라인(SL, SL-1, EL, DL), 초기화전압라인(VL), 및 구동전압라인(PL)에 연결될 수 있다.
도 5에서는 각 화소(Pm, Pa)가 신호라인(SL, SL-1, EL, DL), 초기화전압라인(VL), 및 구동전압라인(PL)에 연결된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 일 실시예로서, 신호라인(SL, SL-1, EL, DL) 중 적어도 어느 하나, 초기화전압라인(VL)과 구동전압라인(PL) 등은 이웃하는 화소들에서 공유될 수 있다.
복수의 박막트랜지스터는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2 초기화 박막트랜지스터(T7)를 포함할 수 있다.
신호라인은 스캔신호(Sn)를 전달하는 스캔라인(SL), 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔라인(SL-1), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광제어라인(EL), 스캔라인(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터라인(DL)을 포함한다. 구동전압라인(PL)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 초기화전압라인(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint)을 전달한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1 스토리지 축전판(Cst1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압라인(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔라인(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터라인(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압라인(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터라인(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔라인(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1 스토리지 축전판(Cst1), 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1 초기화 박막트랜지스터(T4)의 제1 초기화 게이트전극(G4)은 이전 스캔라인(SL-1)에 연결되어 있고, 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4)은 제2 초기화 박막트랜지스터(T7)의 제2 초기화 드레인전극(D7)과 초기화전압라인(VL)에 연결되어 있으며, 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 제1 스토리지 축전판(Cst1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1 초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광제어라인(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 하부 구동전압라인(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광제어라인(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2 초기화 박막트랜지스터(T7)의 제2 초기화 소스전극(S7) 및 유기발광다이오드(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어라인(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되어 유기발광다이오드(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제2 초기화 박막트랜지스터(T7)의 제2 초기화 게이트전극(G7)은 이전 스캔라인(SL-1)에 연결되어 있고, 제2 초기화 박막트랜지스터(T7)의 제2 초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 유기발광다이오드(OLED)의 화소전극에 연결되어 있으며, 제2 초기화 박막트랜지스터(T7)의 제2 초기화 드레인전극(D7)은 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4) 및 초기화전압라인(VL)에 연결되어 있다. 제2 초기화 박막트랜지스터(T7)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 유기발광다이오드(OLED)의 화소전극을 초기화시킨다.
도 5에서는 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)가 이전 스캔라인(SL-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 일 실시예로서, 제1 초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 제2 초기화 박막트랜지스터(T7)는 별도의 신호라인(예컨대, 이후 스캔라인)에 연결되어 상기 신호라인에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 제2 스토리지 축전판(Cst2)은 구동전압라인(PL)에 연결되어 있으며, 유기발광다이오드(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 5에서는 보상 박막트랜지스터(T3)와 제1 초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)와 제1 초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다.
본 실시예에 있어서, 메인 화소(Pm)와 보조 화소(Pa)는 동일한 화소회로(PC)를 구비할 수 있다. 그러나, 이에 한정되지 않는다. 메인 화소(Pm)와 보조 화소(Pa)는 다른 구조의 화소회로(PC)를 구비할 수도 있다. 예컨대, 메인 화소(Pm)는 도 5의 화소회로(PC)를 채용하고, 보조 화소(Pa)는 도 4의 화소회로(PC)를 채용할 수 있는 등 다양한 변형이 가능하다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 디스플레이 장치에 있어서, 제1 영역 및 제2 영역에 배치되는 화소들 및 투과부의 배열을 나타낸 개략적인 평면도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치의 제1 영역(1A)에는 메인 화소(Pm1, Pm2, Pm3)들이 배치되고, 투과부(TA)를 구비한 제2 영역(2A)에는 보조 화소(Pa1, Pa2, Pa3)들이 배치된다.
본 실시예에서, 제1 영역(1A)에 배치된 메인 화소(Pm1, Pm2, Pm3)들과 제2 영역(2A)에 배치된 보조 화소(Pa1, Pa2, Pa3)들은 서로 다른 화소 배열 구조를 가질 수 있다. 본 명세서에서, 화소의 배열 구조는 각 화소의 발광영역을 기준으로 설명하는 것이다. 이 때, 화소의 발광영역은 화소정의막의 개구에 의해서 정의될 수 있으며, 이에 대해서는 후술한다.
도 6과 같이, 제1 영역(1A) 상에 배치된 메인 화소들은 펜타일 구조로 배치될 수 있다. 제1 영역(1A) 상에 배치된 메인 화소들은 제1 메인 화소(Pm1), 제2 메인 화소(Pm2) 및 제3 메인 화소(Pm3)를 포함할 수 있다. 제1 메인 화소(Pm1), 제2 메인 화소(Pm2) 및 제3 메인 화소(Pm3)는 각각 서로 다른 색을 구현할 수 있다. 예컨대, 제1 메인 화소(Pm1)는 청색 파장의 빛을 방출하고, 제2 메인 화소(Pm2)는 적색 파장의 빛을 방출하며, 제3 메인 화소(Pm3)는 녹색 파장의 빛을 방출할 수 있다.
제1 행(1N)에는 복수의 제3 메인 화소(Pm3)가 소정 간격 이격되어 배치되어 있으며, 인접한 제2 행(2N)에는 제2 메인 화소(Pm2)와 제1 메인 화소(Pm1)가 교대로 배치되어 있고, 인접한 제3 행(3N)에는 복수의 제3 메인 화소(Pm3)가 소정 간격 이격되어 배치되어 있으며, 인접한 제4 행(4N)에는 제1 메인 화소(Pm1)와 제2 메인 화소(Pm2)가 교대로 배치되어 있고, 이러한 화소의 배치가 제N 행까지 반복되어 있다. 이 때, 제1 메인 화소(Pm1) 및 제2 메인 화소(Pm2)는 제3 메인 화소(Pm3)보다 크게 구비될 수 있다.
이때, 제1 행(1N)에 배치된 복수의 제3 메인 화소(Pm3) 및 제2 행(2N)에 배치된 제2 메인 화소(Pm2)와 제1 메인 화소(Pm1)는 서로 엇갈려서 배치되어 있다. 따라서, 제1 열(1M)에는 제2 메인 화소(Pm2)와 제1 메인 화소(Pm1)가 교대로 배치되어 있으며, 인접한 제2 열(2M)에는 복수의 제3 메인 화소(Pm3)가 소정 간격 이격되어 배치되어 있고, 인접한 제3 열(3M)에는 제1 메인 화소(Pm1)와 제2 메인 화소(Pm2)가 교대로 배치되어 있으며, 제4 열(4M)에는 복수의 제3 메인 화소(Pm3)가 소정 간격 이격되어 배치되어 있으며, 이러한 화소의 배치가 제M 열까지 반복되어 있다.
이와 같은 화소 배치 구조를 다르게 표현하면, 제3 메인 화소(Pm3)의 중심점을 사각형의 중심점으로 하는 가상의 사각형(VS)의 꼭지점 중에 서로 마주보는 제1, 제3 꼭지점에는 제2 메인 화소(Pm2)가 배치되며, 나머지 꼭지점인 제2, 제4 꼭지점에 제1 메인 화소(Pm1)가 배치되어 있다고 표현할 수 있다. 이때, 가상의 사각형(VS)은 직사각형, 마름모, 정사각형 등 다양하게 변형될 수 있다.
이러한 화소 배치 구조를 펜타일 매트릭스(Pentile Matrix) 구조라고 하며, 인접한 화소를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 화소로 고해상도를 구현할 수 있다.
제2 영역(2A) 상에 배치된 보조 화소들은 펜타일 구조로 배치될 수 있다. 제2 영역(2A) 상에 배치된 보조 화소들은 제1 보조 화소(Pa1), 제2 보조 화소(Pa2) 및 제3 보조 화소(Pa3)를 포함할 수 있다. 제1 보조 화소(Pa1), 제2 보조 화소(Pa2) 및 제3 보조 화소(Pa3)는 각각 서로 다른 색을 구현할 수 있다. 예컨대, 제1 보조 화소(Pa1)는 청색 파장의 빛을 방출하고, 제2 보조 화소(Pa2)는 적색 파장의 빛을 방출하며, 제3 보조 화소(Pa3)는 녹색 파장의 빛을 방출할 수 있다. 일 실시예로, 제1 메인 화소(Pm1)는 제1 보조 화소(Pa1)와 동일한 파장의 빛을 방출하고, 제2 메인 화소(Pm2)는 제2 보조 화소(Pa2)와 동일한 파장의 빛을 방출하며, 제3 메인 화소(Pm3)는 제3 보조 화소(Pa3)와 동일한 파장의 빛을 방출할 수 있다.
제1 행(1N)에는 복수의 제1 보조 화소(Pa1)가 소정 간격 이격되어 배치되어 있으며, 인접한 제2 행(2N)에는 제2 보조 화소(Pa2)와 제3 보조 화소(Pa3)가 교대로 배치되어 있고, 인접한 제3 행(3N)에는 복수의 제1 보조 화소(Pa1)가 소정 간격 이격되어 배치되어 있으며, 인접한 제4 행(4N)에는 제2 보조 화소(Pa2)와 제3 보조 화소(Pa3)가 교대로 배치되어 있고, 이러한 화소의 배치가 제N 행까지 반복되어 있다. 이 때, 제1 보조 화소(Pa1)는 제2 보조 화소(Pa2) 및 제3 보조 화소(Pa3)보다 크게 구비될 수 있다.
이때, 제1 행(1N)에 배치된 복수의 제1 보조 화소(Pa1) 및 제2 행(2N)에 배치된 제2 보조 화소(Pa2)와 제3 보조 화소(Pa3)는 서로 엇갈려서 배치되어 있다. 따라서, 제1 열(1I)에는 제2 보조 화소(Pa2)와 제3 보조 화소(Pa3)가 교대로 배치되어 있으며, 인접한 제2 열(2I)에는 복수의 제1 보조 화소(Pa1)가 소정 간격 이격되어 배치되어 있고, 인접한 제3 열(3I)에는 제2 보조 화소(Pa2)와 제3 보조 화소(Pa3)가 교대로 배치되어 있으며, 제4 열(4I)에는 복수의 제1 보조 화소(Pa1)가 소정 간격 이격되어 배치되어 있으며, 이러한 화소의 배치가 제I 열까지 반복되어 있다.
제1 영역(1A) 상에는 메인 화소(Pm)들이 RGBG 펜타일 매트릭스 구조로 배열되고, 제2 영역(2A) 상에는 보조 화소(Pa)들이 메인 화소(Pm)들의 배열 구조와 다른 RBGB 펜타일 매트릭스 구조로 배열될 수 있다. 예컨대, 제1 영역(1A) 상에는 제2 메인 화소(Pm2), 제3 메인 화소(Pm3), 제1 메인 화소(Pm1), 제3 메인 화소(Pm3)가 펜타일 매트릭스 구조로 배열되는 RGBG 펜타일 매트릭스 구조로 배열될 수 있고, 제2 영역(2A) 상에는 제2 보조 화소(Pa2), 제1 보조 화소(Pa1), 제3 보조 화소(Pa3), 제1 보조 화소(Pa1)가 펜타일 매트릭스 구조로 배열되는 RBGB 펜타일 매트릭스 구조로 배열될 수 있다. 일 실시예로, 제1 영역(1A) 상에는 RGBG/BGRG 펜타일 매트릭스 구조 또는 RGBG/RGBG 펜타일 매트릭스 구조로 배열될 수 있고, 제2 영역(2A) 상에는 RBGB/GBRB 펜타일 매트릭스 구조 또는 RBGB/RBGB 펜타일 매트릭스 구조로 배열될 수 있다.
투과부(TA)는 표시요소가 배치되지 않아 광 투과율이 높은 영역으로, 제2 영역(2A)에 복수로 구비될 수 있다. 투과부(TA)는 x방향 및/또는 y방향을 따라 교번적으로 배치될 수 있다. 또는, 투과부(TA)들은 복수의 보조 화소(Pa)들을 둘러싸도록 배치될 수 있다.
제2 영역(2A)에서는 복수의 보조 화소(Pa)들과 투과부(TA)가 묶여진 기본 유닛(U)의 배치가 x방향 및 y방향으로 반복적으로 배치될 수 있다.
기본 유닛(U)은 복수의 보조 화소(Pa)들과 그 주변의 배치된 투과부(TA)를 사각형 형상으로 묶은 형상일 수 있다. 기본 유닛(U)은 반복적인 형상을 구획한 것으로, 구성의 단절을 의미하지 않는다. 예컨대, 하나의 기본 유닛(U)에 포함된 투과부(TA)는 인접한 기본 유닛(U)의 포함된 투과부(TA)와 일체로 형성될 수 있다.
기본 유닛(U)에 있어서, 복수의 보조 화소(Pa)들이 차지하는 면적은 투과부(TA)가 차지하는 면적보다 작게 구비될 수 있다. 예컨대, 복수의 보조 화소(Pa)들이 차지하는 면적은 투과부(TA)의 1/3 정도일 수 있다. 달리 표현하면, 복수의 보조 화소(Pa)들이 차지하는 면적은 기본 유닛(U)의 약 1/4 정도일 수 있으며, 투과부(TA)가 차지하는 면적은 기본 유닛(U)의 약 3/4일 수 있다.
보조 화소(Pa1, Pa2, Pa3)들은 메인 화소(Pm1, Pm2, Pm3)들과 다른 화소 배치 구조를 가지며, 보조 화소(Pa1, Pa2, Pa3)들의 발광영역은 동일한 색의 파장의 빛을 방출하는 메인 화소(Pm1, Pm2, Pm3)의 발광영역보다 크게 구비될 수 있다.
만일, 보조 화소(Pa1, Pa2, Pa3)들이 메인 화소(Pm1, Pm2, Pm3)들과 동일한 화소 배치 구조를 갖는 경우, 보조 화소(Pa1, Pa2, Pa3)들과 메인 화소(Pm1, Pm2, Pm3)들에 동일한 전류를 인가하게 되면 전체적으로 볼 때, 제2 영역(2A)의 휘도가 저하될 수 있다. 한편, 제2 영역(2A)의 휘도를 보상하기 위해서 보조 화소(Pa1, Pa2, Pa3)들에 더 많은 전류를 인가하는 경우, 보조 화소(Pa1, Pa2, Pa3)들이 쉽게 열화될 수 있다. 이 경우, 특히 청색 파장의 빛을 방출하는 유기발광다이오드가 다른 색을 내는 유기발광다이오드보다 쉽게 열화될 수 있다.
본 실시예에 있어서는 제1 영역 상에 메인 화소들을 RGBG 펜타일 매트릭스 구조로 배열하고, 투과부를 구비하는 제2 영역 상에 보조 화소들을 RBGB 펜타일 매트릭스 구조로 배열함으로써, 열화 속도가 빠른 청색 파장의 빛을 방출하는 보조 화소의 개수를 증가시켜 디스플레이 패널의 수명을 향상시킬 수 있다. 또한, 제1 영역 상에 배치된 메인 화소들의 발광영역에 비해 제2 영역 상에 배치된 보조 화소들의 발광영역을 크게 함으로써, 제2 영역의 해상도를 향상시킬 수 있다.
제1 영역(1A)에 기본 유닛(U)의 면적과 동일한 면적으로 구비된 대응 유닛(U')을 설정할 수 있다. 이 경우, 대응 유닛(U')에 포함된 메인 화소(Pm1, Pm2, Pm3)들의 개수는 기본 유닛(U)에 포함된 보조 화소(Pa1, Pa2, Pa3)들의 개수보다 많게 구비될 수 있다.
제1 영역(1A) 상에 배치된 제1 메인 화소(Pm1)는 제1 메인 발광영역(EA1)을 포함하며, 제2 영역(2A) 상에 배치된 제1 보조 화소(Pa1)는 제1 보조 발광영역(EA1')을 포함할 수 있다. 제1 보조 발광영역(EA1')은 제1 면적(11)을 가질 수 있고, 제1 메인 발광영역(EA1)은 제2 면적(12)을 가질 수 있다. 이때, 제1 보조 발광영역(EA1')의 제1 면적(11)은 제1 메인 발광영역(EA1)의 제2 면적(12)에 비해 크게 구비될 수 있다. 예컨대, 제1 면적(11)은 제2 면적(12)보다 1.4 ~ 1.8배 크게 구비될 수 있다.
제1 영역(1A) 상에 배치된 제2 메인 화소(Pm2)는 제2 메인 발광영역(EA2)을 포함하며, 제2 영역(2A) 상에 배치된 제2 보조 화소(Pa2)는 제2 보조 발광영역(EA2')을 포함할 수 있다. 제2 보조 발광영역(EA2')은 제3 면적(13)을 가질 수 있고, 제2 메인 발광영역(EA2)은 제4 면적(14)을 가질 수 있다. 이때, 제2 보조 발광영역(EA2')의 제3 면적(13)은 제2 메인 발광영역(EA2)의 제4 면적(14)보다 크게 구비될 수 있다. 예컨대, 제3 면적(13)은 제4 면적(14)보다 1.4 ~ 1.8배 크게 구비될 수 있다.
제1 영역(1A) 상에 배치된 제3 메인 화소(Pm3)는 제3 메인 발광영역(EA3)을 포함하며, 제2 영역(2A) 상에 배치된 제3 보조 화소(Pa3)는 제3 보조 발광영역(EA3')을 포함할 수 있다. 제3 보조 발광영역(EA3')은 제5 면적(15)을 가질 수 있고, 제3 메인 발광영역(EA3)은 제6 면적(16)을 가질 수 있다. 이때, 제3 보조 발광영역(EA3')의 제5 면적(15)과 제3 메인 발광영역(EA3)의 제6 면적(16)이 같을 수 있고, 제3 보조 발광영역(EA3')의 제5 면적(15)이 제3 메인 발광영역(EA3)의 제6 면적(16)에 비해 크게 구비될 수 있다. 예컨대, 제5 면적(15)은 제6 면적(16)보다 1.4 ~ 1.8배 크게 구비될 수 있다.
도 7의 실시예는 제2 영역에 배치된 보조 화소들의 발광영역의 면적이 제1 영역에 배치된 메인 화소들의 발광영역의 면적과 동일하게 배치된다는 점에서 도 6의 실시예와 차이가 있다. 도 7의 구성 중 도 6과 동일한 구성에 대해서는 설명을 생략하고, 이하에서는 차이점을 위주로 설명한다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치의 제1 영역(1A)에는 메인 화소(Pm1, Pm2, Pm3)들이 배치되고, 투과부(TA)를 구비한 제2 영역(2A)에는 보조 화소(Pa1, Pa2, Pa3)들이 배치된다. 제1 영역(1A)에 배치된 메인 화소(Pm1, Pm2, Pm3)들과 제2 영역(2A)에 배치된 보조 화소(Pa1, Pa2, Pa3)들은 서로 다른 화소 배열 구조를 가질 수 있다. 제1 영역(1A) 상에 배치된 메인 화소(Pm1, Pm2, Pm3)들은 RGBG 펜타일 매트릭스 구조로 배열되고, 제2 영역(2A) 상에 배치된 보조 화소(Pa1, Pa2, Pa3)들은 RBGB 펜타일 매트릭스 구조로 배열될 수 있다. 일 실시예로, 제1 영역(1A) 상에는 RGBG/BGRG 펜타일 매트릭스 구조 또는 RGBG/RGBG 펜타일 매트릭스 구조로 배열될 수 있고, 제2 영역(2A) 상에는 RBGB/GBRB 펜타일 매트릭스 구조 또는 RBGB/RBGB 펜타일 매트릭스 구조로 배열될 수 있다.
제1 영역(1A) 상에 배치된 제1 메인 화소(Pm1)는 제1 메인 발광영역(EA1)을 포함하며, 제2 영역(2A) 상에 배치된 제1 보조 화소(Pa1)는 제1 보조 발광영역(EA1')을 포함할 수 있다. 제1 보조 발광영역(EA1')은 제1 면적(11)을 가질 수 있고, 제1 메인 발광영역(EA1)은 제2 면적(12)을 가질 수 있다. 이때, 제1 보조 발광영역(EA1')의 제1 면적(11)은 제1 메인 발광영역(EA1)의 제2 면적(12)과 동일하거나 크게 구비될 수 있다.
제1 영역(1A) 상에 배치된 제2 메인 화소(Pm2)는 제2 메인 발광영역(EA2)을 포함하며, 제2 영역(2A) 상에 배치된 제2 보조 화소(Pa2)는 제2 보조 발광영역(EA2')을 포함할 수 있다. 제2 보조 발광영역(EA2')은 제3 면적(13)을 가질 수 있고, 제2 메인 발광영역(EA2)은 제4 면적(14)을 가질 수 있다. 이때, 제2 보조 발광영역(EA2')의 제3 면적(13)은 제2 메인 발광영역(EA2)의 제4 면적(14)과 동일하거나 크게 구비될 수 있다.
제1 영역(1A) 상에 배치된 제3 메인 화소(Pm3)는 제3 메인 발광영역(EA3)을 포함하며, 제2 영역(2A) 상에 배치된 제3 보조 화소(Pa3)는 제3 보조 발광영역(EA3')을 포함할 수 있다. 제3 보조 발광영역(EA3')은 제5 면적(15)을 가질 수 있고, 제3 메인 발광영역(EA3)은 제6 면적(16)을 가질 수 있다. 이때, 제3 보조 발광영역(EA3')의 제5 면적(15)은 제3 메인 발광영역(EA3)의 제6 면적(16)과 동일하거나 크게 구비될 수 있다.
디스플레이 패널에서 투과부(TA)를 구비한 제2 영역(2A) 상의 보조 화소(Pa1, Pa2, Pa3)들의 발광영역을 크게 하는 경우, 제2 영역(2A)의 투과도가 낮아질 수도 있다. 따라서, 제1 영역(1A) 상에 메인 화소(Pm1, Pm2, Pm3)들을 RGBG 펜타일 매트릭스 구조로 배열하고, 투과부(TA)를 구비하는 제2 영역(2A) 상에 보조 화소(Pa1, Pa2, Pa3)들을 RBGB 펜타일 매트릭스 구조로 배열함으로써, 열화 속도가 빠른 청색 파장의 빛을 방출하는 보조 화소의 개수를 증가시켜 디스플레이 패널의 수명을 향상시킬 수 있다.
도 8은 도 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 단면도이다. 보다 구체적으로 도 8은 도 6의 II-II' 선 및 III-III' 선을 따라 취한 단면에 해당한다.
메인 화소(Pm)는 메인 박막트랜지스터(TFT), 메인 스토리지 커패시터(Cst), 및 메인 유기발광다이오드(OLED)를 포함할 수 있다. 보조 화소(Pa)는 보조 박막트랜지스터(TFT'), 보조 스토리지 커패시터(Cst') 및 보조 유기발광다이오드(OLED')를 포함할 수 있다. 투과부(TA)는 상기 투과부(TA)에 대응되도록 개구영역(TAH)을 구비할 수 있다.
제2 영역(2A)의 하부에는 컴포넌트(20)가 배치될 수 있다. 컴포넌트(20)는 이미지를 촬상하는 카메라 또는 적외선을 송/수신하는 IR(Infra Red) 센서일 수 있다. 제2 영역(2A)에는 투과부(TA)가 배치되고 있는 바, 컴포넌트(20)로부터 송/수신되는 광이 투과될 수 있다. 예컨대, 컴포넌트(20)에서 방출되는 빛은 투과부(TA)를 통해 z방향을 따라 진행할 수 있고, 표시 장치 외부에서 발생하여 컴포넌트(20) 입사되는 빛은 투과부(TA)를 통해 -z방향을 따라 진행할 수 있다. 일부 실시예에서, 컴포넌트(20)는 복수의 이미지 센서를 구비하여, 하나의 이미지 센서가 하나의 투과부(TA)에 대응하여 배치될 수 있다.
이하, 본 발명의 일 실시예에 따르는 표시 장치에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다.
도 8을 참조하면, 디스플레이 장치(1)는 기판(100) 상에 배치된 박막트랜지스터(TFT, TFT') 및 유기발광다이오드(OLED, OLED')를 포함할 수 있다. 기판(100)은 SiO2를 주성분으로 하는 글래스재 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyether imide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
버퍼층(101)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(101)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(101) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다.
버퍼층(101) 상부에는 메인 박막트랜지스터(TFT) 및 보조 박막트랜지스터(TFT')가 배치될 수 있다. 메인 박막트랜지스터(TFT)는 메인 반도체층(134), 메인 게이트전극(136), 메인 소스전극(137) 및 메인 드레인전극(138)을 포함하고, 보조 박막트랜지스터(TFT')는 보조 반도체층(134'), 보조 게이트전극(136'), 보조 소스전극(137') 및 보조 드레인전극(138')을 포함한다. 메인 박막트랜지스터(TFT)는 제1 영역(1A)의 메인 유기발광다이오드(OLED)와 연결되어 메인 유기발광다이오드(OLED)를 구동할 수 있다. 보조 박막트랜지스터(TFT')는 제2 영역(2A)의 보조 유기발광다이오드(OLED')와 연결되어 보조 유기발광다이오드(OLED')를 구동할 수 있다.
버퍼층(101) 상에는 제1 절연층(103)이 배치될 수 있다. 제1 절연층(103)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제1 절연층(103)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2 영역(2A)의 제1 절연층(103) 상에는 하부전극층(BSM)이 배치될 수 있다. 하부전극층(BSM)은 보조 박막트랜지스터(TFT') 하부에 대응하도록 배치될 수 있다. 하부전극층(BSM)은 외부 광이 보조 박막트랜지스터(TFT') 등이 포함된 보조 화소(Pa)에 도달하는 것을 차단할 수 있다. 예컨대, 하부전극층(BSM)은 컴포넌트(20)로부터 출사되는 광이 보조 화소(Pa)에 도달하는 것을 차단할 수 있다. 일부 실시예에서, 하부전극층(BSM)에는 정전압 또는 신호가 인가되어, 정전기 방전에 의한 화소회로의 손상을 방지할 수 있다.
메인 반도체층(134)은 제1 영역(1A)의 제1 절연층(103) 상에 배치되며, 메인 게이트전극(136)과 각각 중첩하는 메인 채널영역 및 메인 채널영역의 양측에 배치되되, 메인 채널영역보다 고농도의 불순물을 포함하는 메인 소스영역 및 메인 드레인영역을 포함할 수 있다. 여기서, 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 메인 소스영역과 메인 드레인영역은 각각 메인 박막트랜지스터(TFT)의 메인 소스전극(137) 및 메인 드레인전극(138)과 전기적으로 연결될 수 있다.
보조 반도체층(134')은 제2 영역(2A)의 제1 절연층(103) 상에 배치되며, 보조 게이트전극(136')과 각각 중첩하는 보조 채널영역 및 보조 채널영역의 양측에 배치되되, 보조 채널영역보다 고농도의 불순물을 포함하는 보조 소스영역 및 보조 드레인영역을 포함할 수 있다. 여기서, 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 보조 소스영역과 보조 드레인영역은 각각 보조 박막트랜지스터(TFT')의 보조 소스전극(137') 및 보조 드레인전극(138')과 전기적으로 연결될 수 있다.
메인 반도체층(134) 및 보조 반도체층(134')은 산화물반도체 및/또는 실리콘반도체를 포함할 수 있다. 메인 반도체층(134) 및 보조 반도체층(134')이 산화물반도체로 형성되는 경우, 예컨대 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의　산화물을 포함할 수 있다. 예를 들어, 메인 반도체층(134) 및 보조 반도체층(134')은 ITZO(InSnZnO), IGZO(InGaZnO) 등일 수 있다. 메인 반도체층(134) 및 보조 반도체층(134')이 실리콘반도체로 형성되는 경우, 예컨대 아모퍼스 실리콘(a-Si) 또는 아모퍼스 실리콘(a-Si)을 결정화한 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 포함할 수 있다.
메인 반도체층(134)과 보조 반도체층(134') 상에는 제2 절연층(105)이 배치될 수 있다. 제2 절연층(105)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제2 절연층(105)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2 절연층(105) 상에는 메인 게이트전극(136) 및 보조 게이트전극(136')이 배치될 수 있다. 메인 게이트전극(136) 및 보조 게이트전극(136')은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다. 메인 게이트전극(136) 및 보조 게이트전극(136')은 메인 게이트전극(136) 및 보조 게이트전극(136')에 전기적 신호를 인가하는 게이트라인과 연결될 수 있다.
메인 게이트전극(136) 및 보조 게이트전극(136') 상에는 제3 절연층(107)이 배치될 수 있다. 제3 절연층(107)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제3 절연층(107)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2 절연층(105) 상에는 메인 스토리지 커패시터(Cst) 및 보조 스토리지 커패시터(Cst')가 배치될 수 있다. 메인 스토리지 커패시터(Cst)는 메인 하부전극(144) 및 메인 상부전극(146)을 포함할 수 있으며, 메인 스토리지 커패시터(Cst)는 메인 박막트랜지스터(TFT)와 중첩하며, 메인 스토리지 커패시터(Cst)의 메인 하부전극(144)이 메인 박막트랜지스터(TFT)의 메인 게이트전극(136)과 일체(一體)로서 배치될 수 있다. 일 실시예로, 메인 스토리지 커패시터(Cst)는 메인 박막트랜지스터(TFT)와 중첩하지 않을 수 있으며, 메인 스토리지 커패시터(Cst)의 메인 하부전극(144)은 메인 박막트랜지스터(TFT)의 메인 게이트전극(136)과 별개의 독립된 구성요소일 수 있다.
보조 스토리지 커패시터(Cst')는 보조 하부전극(144') 및 보조 상부전극(146')을 포함할 수 있으며, 보조 스토리지 커패시터(Cst')는 보조 박막트랜지스터(TFT')와 중첩하며, 보조 스토리지 커패시터(Cst')의 보조 하부전극(144')이 보조 박막트랜지스터(TFT')의 보조 게이트전극(136')과 일체(一體)로서 배치될 수 있다. 일 실시예로, 보조 스토리지 커패시터(Cst')는 보조 박막트랜지스터(TFT')와 중첩하지 않을 수 있으며, 보조 하부전극(144')은 보조 박막트랜지스터(TFT')의 보조 게이트전극(136')과 별개의 독립된 구성요소일 수 있다.
메인 상부전극(146) 및 보조 상부전극(146')은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
제4 절연층(109)은 메인 상부전극(146) 및 보조 상부전극(146')을 덮도록 형성될 수 있다. 제4 절연층(109)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)등을 포함할 수 있다.
제1 영역(1A)의 제4 절연층(109) 상에는 메인 소스전극(137) 및 메인 드레인전극(138)이 배치될 수 있다. 메인 소스전극(137) 및 메인 드레인전극(138)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 메인 소스전극(137) 및 메인 드레인전극(138)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제2 영역(2A)의 제4 절연층(109) 상에는 보조 소스전극(137') 및 보조 드레인전극(138')이 배치될 수 있다. 보조 소스전극(137') 및 보조 드레인전극(138')은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 보조 소스전극(137') 및 보조 드레인전극(138')은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제1 영역(1A)의 메인 소스전극(137)과 메인 드레인전극(138) 및 제2 영역(2A)의 보조 소스전극(137') 및 보조 드레인전극(138') 상에는 평탄화층(113)이 배치될 수 있다. 평탄화층(113)은 그 상부에 배치되는 화소전극이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
제1 절연층(103), 제2 절연층(105), 제3 절연층(107) 및 제4 절연층(109)을 통칭하여 무기절연층이라 하면, 기판(100) 상에 무기절연층이 적층된 구조는 적외선 파장에 대해서 약 90% 이상의 투과율을 가질 수 있다. 예컨대, 기판(100) 및 무기절연층을 통과하는 900 nm 내지 1100 nm 의 파장의 광은 약 90% 투과율을 가질 수 있다.
평탄화층(113)은 유기 물질 또는 무기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 이러한, 평탄화층(113)은 벤조시클로부텐(Benzocyclobutene, BCB), 폴리이미드(polyimide, PI), 헥사메틸디실록산(Hexamethyldisiloxane, HMDSO), 폴리메틸 메타크릴레이트(Poly(methy lmethacrylate), PMMA)나, 폴리스타이렌(Polystyrene, PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 한편, 평탄화층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)등을 포함할 수 있다. 평탄화층(113)을 형성한 후, 평탄한 상면을 제공하기 위해서 화학적 기계적 폴리싱이 수행될 수 있다.
평탄화층(113)에는 메인 박막트랜지스터(TFT)의 메인 소스전극(137) 및 메인 드레인전극(138) 중 어느 하나를 노출시키는 개구부가 존재하며, 메인 화소전극(210)은 상기 개구부를 통해 메인 소스전극(137) 또는 메인 드레인전극(138)과 컨택하여 메인 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다.
또한, 평탄화층(113)에는 보조 박막트랜지스터(TFT')의 보조 소스전극(137') 및 보조 드레인전극(138') 중 어느 하나를 노출시키는 개구부를 포함하여, 보조 화소전극(210')은 상기 개구부를 통해 보조 소스전극(137') 또는 보조 드레인전극(138')과 컨택하여 보조 박막트랜지스터(TFT')와 전기적으로 연결될 수 있다.
기판(100)의 제1 영역(1A)에 있어서, 평탄화층(113) 상에는 메인 화소전극(210), 메인 중간층(220) 및 메인 중간층(220)을 사이에 두고 메인 화소전극(210)과 대향하여 배치된 메인 대향전극(230)을 포함하는 메인 유기발광다이오드(OLED)가 위치할 수 있다.
기판(100)의 제2 영역(2A)에 있어서, 평탄화층(113) 상에는 보조 화소전극(210'), 보조 중간층(220') 및 보조 중간층(220')을 사이에 두고 보조 화소전극(210')과 대향하여 배치된 보조 대향전극(230')을 포함하는 보조 유기발광다이오드(OLED')가 위치할 수 있다.
평탄화층(113) 상에는 메인 화소전극(210) 및 보조 화소전극(210')이 배치될 수 있다. 메인 화소전극(210) 및 보조 화소전극(210')은 (반)투광성 전극 또는 반사 전극일 수 있다. 메인 화소전극(210) 및 보조 화소전극(210')은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)을 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 메인 화소전극(210) 및 보조 화소전극(210')은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
평탄화층(113) 상에는 화소정의막(180)이 배치될 수 있으며, 화소정의막(180)은 메인 화소전극(210)의 적어도 일부를 노출시키는 제1 개구(OP1) 및 보조 화소전극(210')의 적어도 일부를 노출시키는 제2 개구(OP2)를 가질 수 있다. 화소정의막(180)은 메인 화소전극(210)의 가장자리와 메인 화소전극(210) 상부의 메인 대향전극(230) 사이의 거리를 증가시킴으로써, 메인 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지할 수 있고, 보조 화소전극(210')의 가장자리와 보조 화소전극(210') 상부의 보조 대향전극(230') 사이의 거리를 증가시킴으로써 보조 화소전극(210') 가장자리에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(180)은 예컨대, 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(180)에 포함된 제1 개구(OP1)에 의해 화소의 발광영역이 정의될 수 있다. 예컨대, 제1 영역(1A)의 제1 개구(OP1)에 의해 제1 메인 화소(Pm1)의 제1 메인 발광영역(EA1)이 정의될 수 있다. 화소정의막(180)에 포함된 제2 개구(OP2)에 의해 화소의 발광영역이 정의될 수 있다. 예컨대, 제2 영역(2A)의 제2 개구(OP2)에 의해 제1 보조 화소(Pa1)의 제1 보조 발광영역(EA1')이 정의될 수 있다.
평탄화층(113) 및 화소정의막(180)을 유기절연층이라 하면, 유기절연층은 적외선 파장에 대해서 약 90% 이상의 투과율을 가질 수 있다. 예컨대, 유기절연층을 통과하는 900 nm 내지 1100 nm 의 파장의 광은 약 90% 투과율을 가질 수 있다.
화소정의막(180)의 제1 개구(OP1) 및 제2 개구(OP2)의 내부에는 메인 화소전극(210) 및 보조 화소전극(210')에 각각 대응되도록 메인 중간층(220) 및 보조 중간층(220')이 배치될 수 있다. 메인 중간층(220) 및 보조 중간층(220')은 발광층(EML, Emission Layer)을 포함할 수 있으며, 발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층을 선택적으로 더 포함할 수 있다.
발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 발광층은 저분자 유기물 또는 고분자 유기물일 수 있다.
발광층이 저분자 유기물을 포함할 경우, 메인 중간층(220) 및 보조 중간층(220')은 홀 주입층, 홀 수송층, 발광층, 전자 수송층, 전자 주입층 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 저분자 유기물로 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N'-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(napthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄((tris-8-hydroxyquinoline aluminum)(Alq3)) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
발광층이 고분자 물질을 포함할 경우에는 메인 중간층(220) 및 보조 중간층(220')은 대개 홀 수송층 및 발광층을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylene vinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 발광층은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
메인 중간층(220) 상에는 메인 대향전극(230)이 배치될 수 있다. 메인 대향전극(230)은 메인 중간층(220) 상에 배치되되, 메인 중간층(220)의 전부를 덮는 형태로 배치될 수 있다. 메인 대향전극(230)은 제1 영역(1A) 상부에 배치되되, 제1 영역(1A)의 전부를 덮는 형태로 배치될 수 있다. 즉, 메인 대향전극(230)은 제1 영역(1A)에 배치된 복수의 메인 화소(Pm)들을 커버하도록 일체(一體)로 형성될 수 있다.
보조 중간층(220') 상에는 보조 대향전극(230')이 배치될 수 있다. 보조 대향전극(230')은 보조 중간층(220') 상에 배치되되, 보조 중간층(220')의 전부 덮는 형태로 배치될 수 있다.
보조 대향전극(230')은 투과부(TA)에 대응하는 개구영역(TAH)을 구비할 수 있다. 즉, 보조 대향전극(230')이 투과부(TA)에 대응하는 개구를 가질 수 있다. 이러한 보조 대향전극(230')의 개구는 레이저(laser)의 직접 조사 방식 또는 희생층을 이용한 레이저 lift-off 방식에 의해서 형성될 수 있다.
이러한 개구영역(TAH)이 투과부(TA)에 대응한다는 것은, 개구영역(TAH)이 투과부(TA)와 중첩함을 의미할 수 있다. 이 때, 개구영역(TAH)의 면적은 무기절연층에 형성된 제1 홀(H1)의 먼적보다 작게 구비될 수 있다. 이를 위해, 도 8에서는 개구영역(TAH)의 폭(Wt)이 제1 홀(H1)의 폭(W1)보다 작은 것으로 도시하고 있다. 여기서, 개구영역(TAH)의 면적 및 제1 홀(H1)의 면적은 가장 좁은 면적의 개구의 면적으로 정의될 수 있다.
무기절연층에 형성된 제1 홀(H1)의 폭(W1)은 평탄화층(113)에 형성된 제2 홀(H2)의 폭(W2)에 비해 작게 구비될 수 있고, 평탄화층(113)에 형성된 제2 홀(H2)의 폭(W2)은 화소정의막에 형성된 제3 홀(H3)의 폭(W3)에 비해 작게 구비될 수 있다.
일부 실시예에서, 제1 홀(H1), 제2 홀(H2), 및 제3 홀(H3)의 측면에는 보조 대향전극(230') 및 제1 무기봉지층(310)이 배치될 수 있다. 제1 홀(H1), 제2 홀(H2) 및 제3 홀(H3) 측면의 기판(100)의 상면에 대한 기울기는 개구영역(TAH) 측면의 기판(100)의 상면에 대한 기울기보다 완만할 수 있다.
개구영역(TAH)이 형성된다는 것은, 투과부(TA)에서 무기절연층 및 유기절연층 등의 부재가 제거되는 것을 의미하는 바, 투과부(TA)에서의 광 투과율은 현저히 증가될 수 있다.
다른 실시예로, 보조 대향전극(230')은 제2 영역(2A) 상부에 배치되되, 제2 영역(2A)의 전부를 덮는 형태로 배치될 수 있다. 즉, 보조 대향전극(230')은 제2 영역(2A)에 배치된 복수의 보조 화소(Pa)들을 커버하도록 일체(一體)로 형성되며, 제2 영역(2A)에 구비된 투과부 상에도 배치될 수 있다.
일 실시예로, 메인 대향전극(230)과 보조 대향전극(230')은 일체(一體)로 형성될 수 있다. 예컨대, 제1 영역(1A) 상에 배치된 메인 대향전극(230)이 제2 영역(2A) 측으로 연장되어 제2 영역(2A) 상에도 배치될 수 있다.
메인 대향전극(230) 및 보조 대향전극(230')은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 메인 대향전극(230) 및 보조 대향전극(230')은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 메인 대향전극(230) 및 보조 대향전극(230')은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
제1 영역(1A)의 메인 유기발광다이오드(OLED) 및 제2 영역(2A)의 보조 유기발광다이오드(OLED')는 박막봉지층(300)으로 커버될 수 있다. 박막봉지층(300)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 박막봉지층(300)은 제1 무기봉지층(310)과 제2 무기봉지층(330) 및 이들 사이의 유기봉지층(320)을 포함할 수 있다.
제1 무기봉지층(310) 및 제2 무기봉지층(330)은 각각 하나 이상의 무기 절연물을 포함할 수 있다. 무기 절연물은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 또는/및 실리콘옥시나이트라이드를 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 예컨대, 유기봉지층(320)은 아크릴계 수지, 예컨대 폴리메틸메타크릴레이트, 폴리아크릴산 등을 포함할 수 있다.
본 실시예에 있어서, 제1 보조 화소(Pa1)의 제1 보조 발광영역(EA1')을 정의하는 제2 개구(OP2)의 크기는 제1 메인 화소(Pm1)의 제1 메인 발광영역(EA1)을 정의하는 제1 개구(OP1)의 크기에 비해서 크게 구비된다. 이에 따라, 동일한 전류를 공급받는 경우, 제1 보조 화소(Pa1)의 휘도가 더 크게 구현될 수 있다.
제2 영역(2A)에서는 기본 유닛(U) 당 보조 화소들의 수가 대응 유닛(U')의 메인 화소들보다 적게 배치되는 바, 전체적으로 볼 때, 제1 영역(1A)의 대응 유닛(U')에서 구현되는 휘도와 제2 영역(2A)의 기본 유닛(U)에서 구현되는 휘도는 동일하게 구현될 수 있다.
도 9 및 도 10은 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 단면도이다. 도 9의 실시예는 제2 영역(2A)에 구비된 투과부(TA) 상에 무기절연층 및 평탄화층이 배치된다는 점에서 도 8의 실시예와 차이가 있고, 도 10의 실시예는 제2 영역(2A)에 구비된 투과부(TA) 상에 무기절연층이 배치된다는 점에서 도 8의 실시예와 차이가 있다. 도 9 및 도 10의 구성 중 도 8의 구성과 동일한 구성에 대해서는 설명을 생략하고, 이하에서는 차이점을 위주로 설명한다.
도 9를 참조하면, 제2 영역(2A)에 구비된 투과부(TA) 상에 제1 절연층(103), 제2 절연층(105), 제3 절연층(107) 및 제4 절연층(109)을 포함하는 무기절연층 및 평탄화층(113)이 배치될 수 있다. 도 10을 참조하면, 제2 영역(2A)에 구비된 투과부(TA) 상에 제1 절연층(103), 제2 절연층(105), 제3 절연층(107) 및 제4 절연층(109)을 포함하는 무기절연층이 배치될 수 있다.
도 11a 및 도 11b는 본 발명의 일 실시예에 따른 제1 영역 및 제2 영역에 배치되는 화소들 및 투과부의 배열을 나타낸 개략적인 평면도이다. 도 11a 및 도 11b의 실시예는 제2 영역(2A)에 더 많은 개수의 보조 화소(Pa)들이 배치된다는 점에서 도 6 및 도 7의 실시예와 차이가 있다. 도 11a 및 도 11b의 구성 중 도 6 및 도 7의 구성과 동일한 구성에 대해서는 설명을 생략하고, 이하에서는 차이점을 위주로 설명한다.
도 11a를 참조하면, 제1 영역(1A) 상에는 메인 화소(Pm)들이 RGBG 펜타일 매트릭스 구조로 배열되고, 제2 영역(2A) 상에는 제1 영역(1A) 상에 배치된 메인 화소(Pm)들보다 크게 구비된 보조 화소(Pa)들이 메인 화소(Pm)들의 배열 구조와 다른 RBGB 펜타일 매트릭스 구조로 배열될 수 있다. 예컨대, 제1 영역(1A) 상에는 제2 메인 화소(Pm2), 제3 메인 화소(Pm3), 제1 메인 화소(Pm1), 제3 메인 화소(Pm3)가 펜타일 매트릭스 구조로 배열되는 RGBG 펜타일 매트릭스 구조로 배열될 수 있고, 제2 영역(2A) 상에는 제2 보조 화소(Pa2), 제1 보조 화소(Pa1), 제3 보조 화소(Pa3), 제1 보조 화소(Pa1)가 펜타일 매트릭스 구조로 배열되는 RBGB 펜타일 매트릭스 구조로 배열될 수 있다. 일 실시예로, 제1 영역(1A) 상에는 RGBG/BGRG 펜타일 매트릭스 구조 또는 RGBG/RGBG 펜타일 매트릭스 구조로 배열될 수 있고, 제2 영역(2A) 상에는 RBGB/GBRB 펜타일 매트릭스 구조 또는 RBGB/RBGB 펜타일 매트릭스 구조로 배열될 수 있다.
기본 유닛(U)에 있어서, 복수의 보조 화소(Pa)들이 차지하는 면적은 투과부(TA)가 차지하는 면적보다 크게 구비될 수 있다. 예컨대, 복수의 보조 화소(Pa)들이 차지하는 면적은 투과부(TA)가 차지하는 면적에 비해 크게 구비될 수 있다. 달리 표현하면, 복수의 보조 화소(Pa)들이 차지하는 면적은 기본 유닛(U)의 절반보다 약간 클 수 있다.
기본 유닛(U)에 있어서, 복수의 보조 화소(Pa)들이 차지하는 면적을 증가시킴으로써, 디스플레이 패널의 수명을 늘리고 제2 영역(2A)의 해상도를 향상시킬 수 있다.
도 11b를 참조하면, 제1 영역(1A) 상에는 메인 화소(Pm)들이 RGBG 펜타일 매트릭스 구조로 배열되고, 제2 영역(2A) 상에는 보조 화소(Pa)들이 메인 화소(Pm)들의 배열 구조와 다른 RBGB 펜타일 매트릭스 구조로 배열될 수 있다. 예컨대, 제1 영역(1A) 상에는 제2 메인 화소(Pm2), 제3 메인 화소(Pm3), 제1 메인 화소(Pm1), 제3 메인 화소(Pm3)가 펜타일 매트릭스 구조로 배열되는 RGBG 펜타일 매트릭스 구조로 배열될 수 있고, 제2 영역(2A) 상에는 제2 보조 화소(Pa2), 제1 보조 화소(Pa1), 제3 보조 화소(Pa3), 제1 보조 화소(Pa1)가 펜타일 매트릭스 구조로 배열되는 RBGB 펜타일 매트릭스 구조로 배열될 수 있다. 일 실시예로, 제1 영역(1A) 상에는 RGBG/BGRG 펜타일 매트릭스 구조 또는 RGBG/RGBG 펜타일 매트릭스 구조로 배열될 수 있고, 제2 영역(2A) 상에는 RBGB/GBRB 펜타일 매트릭스 구조 또는 RBGB/RBGB 펜타일 매트릭스 구조로 배열될 수 있다.
기본 유닛(U)에 있어서, 복수의 보조 화소(Pa)들이 차지하는 면적은 투과부(TA)가 차지하는 면적과 동일하게 구비될 수 있다. 예컨대, 복수의 보조 화소(Pa)들이 차지하는 면적은 투과부(TA)가 차지하는 면적과 같을 수 있다. 달리 표현하면, 복수의 보조 화소(Pa)들이 차지하는 면적은 기본 유닛(U)의 약 1/2 정도일 수 있으며, 투과부(TA)가 차지하는 면적은 기본 유닛(U)의 약 1/2일 수 있다.
기본 유닛(U)에 있어서, 복수의 보조 화소(Pa)들이 차지하는 면적을 증가시킴으로써, 디스플레이 패널의 수명을 늘리고 제2 영역(2A)의 해상도를 향상시킬 수 있다.
도 12a 및 도 12b는 본 발명의 일 실시예에 따른 제1 영역 및 제2 영역에 배치되는 화소들 및 투과부의 배열을 나타낸 개략적인 평면도이다. 도 12a 및 도 12b의 실시예는 제2 영역(2A)에 더 많은 개수의 보조 화소(Pa)들이 배치된다는 점에서 도 6 및 도 7의 실시예와 차이가 있다. 도 12a 및 도 12b의 구성 중 도 6 및 도 7의 구성과 동일한 구성에 대해서는 설명을 생략하고, 이하에서는 차이점을 위주로 설명한다.
도 12a를 참조하면, 제1 영역(1A) 상에는 메인 화소(Pm)들이 RGBG 펜타일 매트릭스 구조로 배열되고, 제2 영역(2A) 상에는 제1 영역(1A) 상에 배치된 메인 화소(Pm)들보다 크게 구비된 보조 화소(Pa)들이 메인 화소(Pm)들의 배열 구조와 다른 RBG 펜타일 매트릭스 구조로 배열될 수 있다. 예컨대, 제1 영역(1A) 상에는 제2 메인 화소(Pm2), 제3 메인 화소(Pm3), 제1 메인 화소(Pm1), 제3 메인 화소(Pm3)가 펜타일 매트릭스 구조로 배열되는 RGBG 펜타일 매트릭스 구조로 배열될 수 있고, 제2 영역(2A) 상에는 제2 보조 화소(Pa2), 제1 보조 화소(Pa1), 제3 보조 화소(Pa3)가 펜타일 매트릭스 구조로 배열되는 RBG 펜타일 매트릭스 구조로 배열될 수 있다. 일 실시예로, 제1 영역(1A) 상에는 RGBG/BGRG 펜타일 매트릭스 구조 또는 RGBG/RGBG 펜타일 매트릭스 구조로 배열될 수 있다.
기본 유닛(U)에 있어서, 복수의 보조 화소(Pa)들이 차지하는 면적은 투과부(TA)가 차지하는 면적보다 작게 구비될 수 있다. 예컨대, 복수의 보조 화소(Pa)들이 차지하는 면적은 기본 유닛(U)의 1/2 보다 작고 3/8 보다 클 수 있다.
기본 유닛(U)에 있어서, 복수의 보조 화소(Pa)들이 차지하는 면적을 증가시킴으로써, 디스플레이 패널의 수명을 늘리고 제2 영역(2A)의 해상도를 향상시킬 수 있다.
도 12b를 참조하면, 제1 영역(1A) 상에는 메인 화소(Pm)들이 RGBG 펜타일 매트릭스 구조로 배열되고, 제2 영역(2A) 상에는 보조 화소(Pa)들이 메인 화소(Pm)들의 배열 구조와 다른 RBG 펜타일 매트릭스 구조로 배열될 수 있다. 예컨대, 제1 영역(1A) 상에는 제2 메인 화소(Pm2), 제3 메인 화소(Pm3), 제1 메인 화소(Pm1), 제3 메인 화소(Pm3)가 펜타일 매트릭스 구조로 배열되는 RGBG 펜타일 매트릭스 구조로 배열될 수 있고, 제2 영역(2A) 상에는 제2 보조 화소(Pa2), 제1 보조 화소(Pa1), 제3 보조 화소(Pa3)가 펜타일 매트릭스 구조로 배열되는 RBG 펜타일 매트릭스 구조로 배열될 수 있다. 일 실시예로, 제1 영역(1A) 상에는 RGBG/BGRG 펜타일 매트릭스 구조 또는 RGBG/RGBG 펜타일 매트릭스 구조로 배열될 수 있다.
기본 유닛(U)에 있어서, 복수의 보조 화소(Pa)들이 차지하는 면적은 투과부(TA)가 차지하는 면적에 비해 작게 구비될 수 있다. 예컨대, 복수의 보조 화소(Pa)들이 차지하는 면적은 기본 유닛(U)의 약 3/8 정도일 수 있으며, 투과부(TA)가 차지하는 면적은 기본 유닛(U)의 약 5/8일 수 있다.
기본 유닛(U)에 있어서, 복수의 보조 화소(Pa)들이 차지하는 면적을 증가시킴으로써, 디스플레이 패널의 수명을 늘리고 제2 영역(2A)의 해상도를 향상시킬 수 있다.
본 발명의 일 실시예에 따르면, 종래의 디스플레이 장치에서, 투과부를 구비한 제2 영역의 유기발광다이오드가 쉽게 열화되는 등의 문제점을 해결하기 위하여, 제1 영역에 포함된 메인 화소의 배열 구조와 투과부를 구비한 제2 영역에 포함된 보조 화소의 배열 구조를 다르게 채용함으로써, 신뢰성이 향상된 디스플레이 장치를 제공할 수 있다.
지금까지는 디스플레이 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 디스플레이 장치를 제조하기 위한 디스플레이 장치 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1A: 제1 영역
2A: 제2 영역
TA: 투과부
Pm1, Pm2, Pm3: 제1 내지 제3 메인 화소
Pa1, Pa2, Pa3: 제1 내지 제3 보조 화소
EA1, EA2, EA3: 제1 내지 제3 메인 발광영역
EA1', EA2', EA3': 제1 내지 제3 보조 발광영역
1: 디스플레이 장치
10: 디스플레이 패널
20: 컴포넌트
100: 기판
200: 표시요소층
300: 박막봉지층

Claims (20)

  1. 제1 영역 및 투과부를 구비한 제2 영역을 포함하는, 기판;
    상기 제1 영역 상에 배치되고, 제1 메인 화소, 제2 메인 화소 및 제3 메인 화소를 포함하며, RGBG 펜타일 매트릭스 구조로 배열된, 메인 화소들; 및
    상기 제2 영역 상에 배치되고, 제1 보조 화소, 제2 보조 화소 및 제3 보조 화소를 포함하며, 상기 메인 화소들의 배열 구조와 다른 RBGB 펜타일 매트릭스 구조로 배열된, 보조 화소들;
    을 구비하고,
    상기 제1 보조 화소는 제1 보조 발광영역을 포함하며, 상기 제1 보조 화소와 동일한 파장의 빛을 방출하는 상기 제1 메인 화소는 제1 메인 발광영역을 포함하고,
    상기 제1 보조 발광영역은 제1 면적을 가지며, 상기 제1 메인 발광영역은 상기 제1 면적보다 작은 제2 면적을 갖는, 디스플레이 패널.
  2. 제1항에 있어서,
    상기 제1 면적은 상기 제2 면적의 1.4 배 내지 1.8 배인, 디스플레이 패널.
  3. 제1항에 있어서,
    상기 제2 보조 화소는 제2 보조 발광영역을 포함하며, 상기 제2 보조 화소와 동일한 파장의 빛을 방출하는 상기 제2 메인 화소는 제2 메인 발광영역을 포함하고,
    상기 제2 보조 발광영역은 제3 면적을 가지며, 상기 제2 메인 발광영역은 상기 제3 면적보다 작은 제4 면적을 갖는, 디스플레이 패널.
  4. 제3항에 있어서,
    상기 제3 면적은 상기 제4 면적의 1.4 배 내지 1.8 배인, 디스플레이 패널.
  5. 제3항에 있어서,
    상기 제3 보조 화소는 제3 보조 발광영역을 포함하며, 상기 제3 보조 화소와 동일한 파장의 빛을 방출하는 상기 제3 메인 화소는 제3 메인 발광영역을 포함하고,
    상기 제3 보조 발광영역은 제5 면적을 가지며, 상기 제3 메인 발광영역은 상기 제5 면적보다 작은 제6 면적을 갖는, 디스플레이 패널.
  6. 제5항에 있어서,
    상기 제5 면적은 상기 제6 면적의 1.4 배 내지 1.8 배인, 디스플레이 패널.
  7. 제5항에 있어서,
    상기 제1 보조 화소와 상기 제1 메인 화소는 청색 파장의 빛을 방출하고, 상기 제2 보조 화소와 상기 제2 메인 화소는 적색 파장의 빛을 방출하며, 상기 제3 보조 화소와 상기 제3 메인 화소는 녹색 파장의 빛을 방출하는, 디스플레이 패널.
  8. 제7항에 있어서,
    상기 RGBG 펜타일 매트릭스 구조는 한 개의 상기 제1 메인 화소, 한 개의 상기 제2 메인 화소 및 두 개의 상기 제3 메인 화소를 포함하는, 디스플레이 패널.
  9. 제7항에 있어서,
    상기 RBGB 펜타일 매트릭스 구조는 두 개의 상기 제1 보조 화소, 한 개의 상기 제2 보조 화소 및 한 개의 상기 제3 보조 화소를 포함하는, 디스플레이 패널.
  10. 제1항에 있어서,
    상기 제2 영역 상에서 상기 보조 화소들과 투과부를 포함하는 기본 유닛이 반복적으로 배치되는, 디스플레이 패널.
  11. 제1항에 있어서,
    상기 기판 상에 배치된 무기절연층을 더 포함하며,
    상기 무기절연층은 상기 투과부에 대응하는 개구를 포함하는, 디스플레이 패널.
  12. 제1항에 있어서,
    상기 기판 상에 배치된 유기절연층을 더 포함하며,
    상기 유기절연층은 상기 투과부에 대응하는 개구를 포함하는, 디스플레이 패널.
  13. 제1항에 있어서,
    상기 제1 영역과 상기 제2 영역에는 상기 메인 화소들과 상기 보조 화소들에 일체로 구비된 대향전극이 배치되며, 상기 대향전극은 상기 투과부에 대응하는 개구를 포함하는, 디스플레이 패널.
  14. 제1항에 있어서,
    상기 제2 영역은 상기 제1 영역에 의해 적어도 일부가 둘러싸인, 디스플레이 패널.
  15. 제1 영역 및 투과부를 포함하는 제2 영역을 구비한 기판을 포함하는, 디스플레이 패널;
    상기 디스플레이 패널의 상기 제2 영역에 대응하여 배치된, 컴포넌트;
    를 구비하고,
    상기 디스플레이 패널은,
    상기 제1 영역 상에 배치되고, 제1 메인 화소, 제2 메인 화소 및 제3 메인 화소를 포함하며, RGBG 펜타일 매트릭스 구조로 배열된, 메인 화소들; 및
    상기 제2 영역 상에 배치되고, 제1 보조 화소, 제2 보조 화소 및 제3 보조 화소를 포함하며, 상기 메인 화소들의 배열 구조와 다른 RBGB 펜타일 매트릭스 구조로 배열된, 보조 화소들;
    을 구비하고,
    상기 제1 보조 화소는 제1 보조 발광영역을 포함하며, 상기 제1 보조 화소와 동일한 파장의 빛을 방출하는 상기 제1 메인 화소는 제1 메인 발광영역을 포함하고,
    상기 제1 보조 발광영역은 제1 면적을 가지며, 상기 제1 메인 발광영역은 상기 제1 면적과 동일하거나 작은 제2 면적을 갖는, 디스플레이 장치.
  16. 제15항에 있어서,
    상기 제1 면적은 상기 제2 면적의 1 배 내지 1.8 배인, 디스플레이 장치.
  17. 제15항에 있어서,
    상기 제1 보조 화소와 상기 제1 메인 화소는 청색 파장의 빛을 방출하고, 상기 제2 보조 화소와 상기 제2 메인 화소는 적색 파장의 빛을 방출하며, 상기 제3 보조 화소와 상기 제3 메인 화소는 녹색 파장의 빛을 방출하는, 디스플레이 장치.
  18. 제17항에 있어서,
    상기 RGBG 펜타일 매트릭스 구조는 한 개의 상기 제1 메인 화소, 한 개의 상기 제2 메인 화소 및 두 개의 상기 제3 메인 화소를 포함하는, 디스플레이 장치.
  19. 제17항에 있어서,
    상기 RBGB 펜타일 매트릭스 구조는 두 개의 상기 제1 보조 화소, 한 개의 상기 제2 보조 화소 및 한 개의 상기 제3 보조 화소를 포함하는, 디스플레이 장치.
  20. 제15항에 있어서,
    상기 컴포넌트는 촬상소자를 포함하는, 디스플레이 장치.
KR1020190172240A 2019-12-20 2019-12-20 디스플레이 패널 및 이를 포함하는 디스플레이 장치 KR102379744B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190172240A KR102379744B1 (ko) 2019-12-20 2019-12-20 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US17/006,028 US20210193749A1 (en) 2019-12-20 2020-08-28 Display panel and display apparatus including the same
CN202011443449.7A CN113013196A (zh) 2019-12-20 2020-12-08 显示面板和包括该显示面板的显示设备
KR1020220036204A KR102627224B1 (ko) 2019-12-20 2022-03-23 디스플레이 패널 및 이를 포함하는 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190172240A KR102379744B1 (ko) 2019-12-20 2019-12-20 디스플레이 패널 및 이를 포함하는 디스플레이 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220036204A Division KR102627224B1 (ko) 2019-12-20 2022-03-23 디스플레이 패널 및 이를 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20210080710A true KR20210080710A (ko) 2021-07-01
KR102379744B1 KR102379744B1 (ko) 2022-03-29

Family

ID=76383381

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190172240A KR102379744B1 (ko) 2019-12-20 2019-12-20 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR1020220036204A KR102627224B1 (ko) 2019-12-20 2022-03-23 디스플레이 패널 및 이를 포함하는 디스플레이 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220036204A KR102627224B1 (ko) 2019-12-20 2022-03-23 디스플레이 패널 및 이를 포함하는 디스플레이 장치

Country Status (3)

Country Link
US (1) US20210193749A1 (ko)
KR (2) KR102379744B1 (ko)
CN (1) CN113013196A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024029683A1 (ko) * 2022-08-01 2024-02-08 삼성전자 주식회사 디스플레이 아래에 카메라가 배치된 구조를 갖는 전자 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170104097A (ko) * 2016-03-04 2017-09-14 삼성디스플레이 주식회사 유기 발광 표시 장치
CN208607570U (zh) * 2018-12-25 2019-03-15 北京小米移动软件有限公司 终端屏幕及终端
CN110444125A (zh) * 2019-06-25 2019-11-12 华为技术有限公司 显示屏、终端

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101958434B1 (ko) * 2011-09-05 2019-03-15 삼성디스플레이 주식회사 유기 발광 표시 장치
US9716134B2 (en) * 2014-01-21 2017-07-25 Apple Inc. Organic light-emitting diode display with bottom shields
JP2016075868A (ja) * 2014-10-09 2016-05-12 Ｎｌｔテクノロジー株式会社 画素アレイ及び電気光学装置並びに電気機器並びに画素レンダリング方法
KR102448611B1 (ko) * 2015-10-30 2022-09-27 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102485707B1 (ko) * 2016-01-29 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치
CN107221547B (zh) * 2016-03-22 2020-04-14 群创光电股份有限公司 显示设备
KR101792236B1 (ko) * 2016-07-22 2017-10-31 주식회사 리딩유아이 터치-표시패널
CN110459563A (zh) * 2019-07-31 2019-11-15 武汉华星光电半导体显示技术有限公司 显示面板及电子设备
CN110570774A (zh) * 2019-08-09 2019-12-13 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170104097A (ko) * 2016-03-04 2017-09-14 삼성디스플레이 주식회사 유기 발광 표시 장치
CN208607570U (zh) * 2018-12-25 2019-03-15 北京小米移动软件有限公司 终端屏幕及终端
CN110444125A (zh) * 2019-06-25 2019-11-12 华为技术有限公司 显示屏、终端

Also Published As

Publication number Publication date
CN113013196A (zh) 2021-06-22
KR102379744B1 (ko) 2022-03-29
KR20220044173A (ko) 2022-04-06
KR102627224B1 (ko) 2024-01-22
US20210193749A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
US11088232B2 (en) Display device
US11653533B2 (en) Display device
US11715426B2 (en) Display panel and display apparatus including the same
KR20210078650A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210052730A (ko) 디스플레이 장치
KR20200115944A (ko) 유기발광표시장치
KR20200133095A (ko) 유기발광표시장치
US12004386B2 (en) Display apparatus
KR20210102558A (ko) 표시 장치
KR20210032600A (ko) 디스플레이 장치
KR20210005455A (ko) 디스플레이 장치 및 그 제조 방법
KR102627224B1 (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN112750867A (zh) 显示装置和制造该显示装置的方法
KR20210090779A (ko) 표시 장치 및 그 제조 방법
KR20210076293A (ko) 디스플레이 장치
KR20210062780A (ko) 디스플레이 장치 및 그 제조방법
KR20210007084A (ko) 표시 패널
KR102531674B1 (ko) 표시 패널
KR20220002792A (ko) 디스플레이 장치와, 이의 제조방법
KR20210052651A (ko) 유기발광표시장치
KR20210055851A (ko) 디스플레이 장치 및 그 제조방법
KR20220143207A (ko) 표시 장치 및 표시 장치의 제조방법
KR20210086792A (ko) 디스플레이 장치
KR20230160698A (ko) 표시 장치
KR20210103632A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant