KR20230103584A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230103584A
KR20230103584A KR1020210194564A KR20210194564A KR20230103584A KR 20230103584 A KR20230103584 A KR 20230103584A KR 1020210194564 A KR1020210194564 A KR 1020210194564A KR 20210194564 A KR20210194564 A KR 20210194564A KR 20230103584 A KR20230103584 A KR 20230103584A
Authority
KR
South Korea
Prior art keywords
connection
disposed
patterns
connection wire
display device
Prior art date
Application number
KR1020210194564A
Other languages
English (en)
Inventor
임명섭
함수진
정해윤
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210194564A priority Critical patent/KR20230103584A/ko
Priority to DE102022124018.5A priority patent/DE102022124018A1/de
Priority to TW111137858A priority patent/TW202329065A/zh
Priority to US17/985,672 priority patent/US20230215873A1/en
Priority to CN202211661141.9A priority patent/CN116390583A/zh
Publication of KR20230103584A publication Critical patent/KR20230103584A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 연신 가능한 하부 기판, 하부 기판 상에 배치되고, 복수의 판 패턴과 복수의 배선 패턴으로 구성되는 패턴층, 복수의 판 패턴 각각의 상부에 배치되는 복수의 화소 및 복수의 화소를 연결하는 복수의 연결 배선을 포함하고, 복수의 배선 패턴 각각의 상부에 복수의 연결 배선이 배치되어, 연신 신뢰성을 향상시킬 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 연신 가능한 표시 장치에 관한 것이다.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD)등이 있다.
표시 장치는 컴퓨터의 모니터 및 TV 뿐만 아니라 개인 휴대 기기까지 그 적용 범위가 다양해지고 있으며, 넓은 표시 면적을 가지면서도 감소된 부피 및 무게를 갖는 표시 장치에 대한 연구가 진행되고 있다.
또한, 최근에는 플렉서블(flexible) 소재인 플라스틱 등과 같이 유연성 있는 기판에 표시부, 배선 등을 형성하여, 특정 방향으로 신축이 가능하고 다양한 형상으로 변화가 가능하게 제조되는 표시 장치가 차세대 표시 장치로 주목받고 있다.
본 발명에서 해결하고자 하는 과제는 연신 배선의 스트레스를 최소화시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명에서 해결하고자 하는 다른 과제는 연신율 향상시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 표시 장치는 연신 가능한 하부 기판, 하부 기판 상에 배치되고, 복수의 판 패턴과 복수의 배선 패턴으로 구성되는 패턴층, 복수의 판 패턴 각각의 상부에 배치되는 복수의 화소 및 복수의 화소를 연결하는 복수의 연결 배선을 포함하고, 복수의 배선 패턴 각각의 상부에 복수의 연결 배선이 배치되어, 연신 신뢰성을 향상시킬 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 하나의 연결 패턴 상에 복수개의 연결 배선을 배치시켜, 표시 장치의 연신율을 향상시킬 수 있다.
본 발명은 버퍼홀 및 충진 부재는 곡선 영역에서 가해지는 연신 응력을 분산시킬 수 있다.
본 발명은 연결 배선을 곡선 영역의 중립면에 배치시켜, 연결 배선의 크랙을 최소화시킬 수 있다..
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 표시 영역에 대한 확대 평면도이다.
도 3은 도 2에 도시된 절단선 Ⅲ-Ⅲ'에 따라 절단한 단면도이다.
도 4는 도 2에 도시된 절단선 Ⅳ-Ⅳ'에 따라 절단한 단면도이다.
도 5는 도 2에 도시된 절단선 Ⅴ-Ⅴ'에 따라 절단한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 서브 화소의 회로도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 연결 배선을 나타내는 도면이다.
도 8은 도 7의 VIII-VIII'에 따른 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 연결 배선을 나타내는 도면이다.
도 10a 및 도 10b는 도 9의 X-X'에 따른 단면도이다.
도 11는 본 발명의 또 다른 실시예에 따른 표시 장치의 연결 배선을 나타내는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
그리고, '접속' 또는 '연결'되는 것으로 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두개의 구성 요소 사이에 위치한 하나 이상의 다른 구성 요소를 통하여 접속' 또는 '연결' 되는 것을 포함할 수 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
본 발명의 일 실시예에 따른 표시 장치는 휘거나 늘어나도 화상 표시가 가능한 표시 장치이며, 표시 장치, 신축성 표시 장치 및 연신가능한 표시 장치으로도 지칭될 수 있다. 표시 장치는 종래의 일반적인 표시 장치와 비교하여 높은 가요성(Flexibility)을 가질 뿐만 아니라, 연신성(Stretchability)를 가질 수 있다. 이에, 사용자가 표시 장치를 휘게 하거나 늘어나게 할 수 있을 뿐만 아니라, 사용자의 조작에 따라 표시 장치의 형상이 자유롭게 변경될 수 있다. 예를 들어, 사용자가 표시 장치의 끝 단을 잡고 잡아당기는 경우 표시 장치는 사용자가 잡아당기는 방향으로 늘어날 수 있다. 또는, 사용자가 표시 장치를 평평하지 않은 외면에 배치시키는 경우, 표시 장치는 벽면의 외면의 형상을 따라 휘어지도록 배치될 수 있다. 또한, 사용자에 의해 가해지는 힘이 제거되는 경우, 표시 장치는 다시 본래의 형태로 복원될 수 있다.
<스트레쳐블 기판 및 패턴층>
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 표시 영역에 대한 확대 평면도이다.
도 3은 도 2에 도시된 절단선 Ⅲ-Ⅲ'에 따라 절단한 단면도이다.
구체적으로, 도 2는 도 1에 도시된 A 영역의 확대 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 하부 기판(111), 패턴층(120), 복수의 화소(PX), 게이트 드라이버(GD), 데이터 드라이버(DD) 및 파워 서플라이(PS)를 포함할 수 있다. 그리고, 도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 충진층(190) 및 상부 기판(112)을 더 포함할 수 있다.
하부 기판(111)은 표시 장치(100)의 여러 구성요소들을 지지하고 보호하기 위한 기판이다. 그리고, 상부 기판(112)은 표시 장치(100)의 여러 구성요소들을 커버하고 보호하기 위한 기판이다. 즉, 하부 기판(111)은 화소(PX), 게이트 드라이버(GD) 및 파워 서플라이(PS)이 형성된 패턴층(120)을 지지하는 기판이다. 그리고, 상부 기판(112)는 화소(PX), 게이트 드라이버(GD) 및 파워 서플라이(PS)를 덮는 기판이다.
하부 기판(111) 및 상부 기판(112) 각각은 연성 기판으로서 휘어지거나 늘어날 수 있는 절연 물질로 구성될 수 있다. 예를 들어, 하부 기판(111) 및 상부 기판(112) 각각은 폴리 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 또는 폴리 우레탄(polyurethane; PU) 및 PTFE(polytetrafluoroethylene) 등의 탄성 중합체(elastomer)로 이루어질 있으며, 이에, 유연한 성질을 가질 수 있다. 그리고, 하부 기판(111) 및 상부 기판(112)의 재질은 동일할 수 있으나 이에 제한되지 않고 다양하게 변형될 수 있다.
하부 기판(111) 및 상부 기판(112) 각각은 연성 기판으로서, 팽창 및 수축이 가역적으로 가능할 수 있다. 이에, 하부 기판(111)은 하부 스트레쳐블 기판, 하부 신축 기판, 하부 연신 기판, 하부 연성 기판, 하부 가요성 기판, 제1 스트레쳐블 기판, 제1 신축 기판, 제1 연신 기판, 제1 연성 기판 또는 제1 가요성 기판으로도 지칭될 수 있고, 상부 기판(112)은 상부 스트레쳐블 기판, 상부 신축 기판, 상부 연신 기판, 상부 연성 기판, 상부 가요성 기판, 제2 스트레쳐블 기판, 제2 신축 기판 제2 연신 기판, 제2 연성 기판 또는 제2 가요성 기판으로도 지칭될 수 있다. 또한 하부 기판(111) 및 상부 기판(112)의 탄성 계수(Modulus of elasticity)가 수 MPa 내지 수 백 MPa일 수 있다. 그리고, 하부 기판(111) 및 상부 기판(112)의 연성 파괴율(ductile breaking rate)이 100% 이상일 수 있다. 여기서, 연성 파괴율이란 연신되는 객체가 파괴되거나 크랙되는 시점에서의 연신율을 의미한다. 하부 기판의 두께는 10um 내지 1mm일 수 있으나, 이에 제한되는 것은 아니다.
하부 기판(111)은 표시 영역(Active Area; AA) 및 표시 영역(AA)을 둘러싸는 비표시 영역(Non-active Area; NA)을 가질 수 있다. 다만, 표시 영역(AA) 및 비표시 영역(Non-active Area; NA)은 하부 기판(111)에만 국한 되어 언급되는 것이 아니라 표시 장치 전반에 걸쳐서 언급될 수 있다.
표시 영역(AA)은 표시 장치(100)에서 영상이 표시되는 영역이다. 표시 영역(AA)에는 복수의 화소(PX)가 배치된다. 그리고, 각각의 화소(PX)는 표시 소자 및 표시 소자를 구동하기 위한 다양한 구동 소자들을 포함할 수 있다. 다양한 구동 소자들은 적어도 하나의 박막 트랜지스터(Thin Film Transistor; TFT) 및 커패시터(Capacitor)를 의미할 수 있으나, 이에 한정되지 않는다. 그리고, 복수의 화소(PX) 각각은 다양한 배선과 연결될 수 있다. 예를 들어, 복수의 화소(PX) 각각은 게이트 배선, 데이터 배선, 고전위 전압 배선, 저전위 전압 배선, 기준 전압 배선 및 초기화 전압 배선 등과 같은 다양한 배선과 연결될 수 있다.
비표시 영역(NA)은 영상이 표시되지 않는 영역이다. 비표시 영역(NA)은 표시 영역(AA)에 인접한 영역일 수 있다. 그리고,비표시 영역(NA)은 표시 영역(AA)에 인접하여 표시 영역(AA)을 둘러싸는 영역일 수 있다. 다만, 이에 한정되지 않고, 비표시 영역(NA)은 하부 기판(111) 중 표시 영역(AA)을 제외한 영역에 해당하고, 이는 다양한 형상으로 변형 및 분리될 수 있다. 비표시 영역(NA)에는 표시 영역(AA)에 배치된 복수의 화소(PX)를 구동하기 위한 구성요소가 배치된다. 비표시 영역(NA)에는 게이트 드라이버(GD) 및 파워 서플라이(PS)가 배치될 수 있다. 그리고, 비표시 영역(NA)에는 게이트 드라이버(GD) 및 데이터 드라이버(DD)와 연결되는 복수의 패드가 배치될 수 있으며, 각각의 패드는 표시 영역(AA)의 복수의 화소(PX) 각각과 연결될 수 있다.
하부 기판(111) 상에는 표시 영역(AA)에 배치되는 복수의 제1 판(plate) 패턴(121) 및 복수의 제1 배선(line) 패턴(122)과 비표시 영역(NA)에 배치되는 복수의 제2 판(plate) 패턴(123) 및 복수의 제2 배선(line) 패턴(124)을 포함하는 패턴층(120)이 배치된다.
복수의 제1 판 패턴(121)은 하부 기판(111)의 표시 영역(AA)에 배치되어, 복수의 제1 판 패턴(121) 상에는 복수의 화소(PX)가 형성된다. 그리고, 복수의 제2 판 패턴(123)은 하부 기판(111)의 비표시 영역(NA)에 배치될 수 있다. 그리고, 복수의 제2 판 패턴(123) 상에는 게이트 드라이버(GD) 및 파워 서플라이(PS)가 형성된다.
상술한, 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)은 서로 이격되는 아일랜드 형태로 배치될 수 있다. 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123) 각각은 개별적으로 분리될 수 있다. 이에, 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)은 제1 아일랜드 패턴(first island pattern) 및 제2 아일랜드 패턴(second island pattern) 혹은 제1 개별 패턴(first individual pattern) 및 제2 개별 패턴(second individual pattern)으로 지칭될 수 있다.
구체적으로, 복수의 제2 판 패턴(123)에는 게이트 드라이버(GD)가 실장될 수 있다. 게이트 드라이버(GD)는 제1 판 패턴(121) 상의 다양한 구성요소 제조 시 게이트 인 패널(Gate In Panel; GIP) 방식으로 제2 판 패턴(123) 상에 형성될 수 있다. 이에, 복수의 제2 판 패턴(123) 상에는 다양한 트랜지스터, 커패시터, 배선 등과 같은 게이트 드라이버(GD)를 구성하는 다양한 회로 구성이 배치될 수 있다. 다만, 이에 제한되지 않고 게이트 드라이버(GD)는 COF(Chip on Film) 방식으로 실장될 수도 있다.
그리고, 복수의 제2 판 패턴(123)에는 파워 서플라이(PS)가 실장될 수 있다. 파워 서플라이(PS)는 제1 판 패턴(121) 상의 다양한 구성요소 제조 시 패터닝되는 복수의 파워 블록으로 제2 판 패턴(123) 상에 형성될 수 있다. 이에, 제2 판 패턴(123)에는 상에는 서로 다른층에 배치되는 파워 블록이 배치될 수 있다. 즉, 제2 판 패턴(123) 상에는 하부 파워 블록 및 상부 파워 블록이 순차적으로 배치될 수 있다. 그리고, 하부 파워 블록에는 저전위 전압이 인가될 수 있고, 상부 파워 블록에는 고전위 전압이 인가될 수 있다. 이에, 하부 파워 블록을 통해 저전위 전압이 복수의 화소(PX)에 공급될 수 있다. 그리고, 상부 파워 블록을 통해 고전위 전압이 복수의 화소(PX)에 공급될 수 있다.
도 1을 참조하면, 복수의 제2 판 패턴(123)의 크기는 복수의 제1 판 패턴(121)의 크기보다 클 수 있다. 구체적으로, 복수의 제2 판 패턴(123) 각각의 크기는 복수의 제1 판 패턴(121) 각각의 크기보다 클 수 있다. 상술한 바와 같이, 복수의 제2 판 패턴(123) 각각에는 게이트 드라이버(GD)가 배치되고, 복수의 제2 판 패턴(123) 각각에는 게이트 드라이버(GD)의 하나의 스테이지가 배치될 수 있다. 이에, 게이트 드라이버(GD)의 하나의 스테이지를 구성하는 다양한 회로 구성이 차지하는 면적이 화소(PX)가 차지 면적보다 상대적으로 더 크므로, 복수의 제2 판 패턴(123) 각각의 크기는 복수의 제1 판 패턴(121) 각각의 크기보다 클 수 있다.
도 1에서는 복수의 제2 판 패턴(123)이 비표시 영역(NA)에서 제1 방향(X)의 양측에 배치되는 것으로 도시되었으나, 이에 제한되지 않고 비표시 영역(NA)의 임의의 영역에 배치될 수 있다. 또한, 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)이 사각형의 형태로 도시되었으나, 이에 제한되지 않고, 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)은 다양한 형태로 변형가능하다.
도 1 및 도 3을 참조하면, 패턴층(120)은 표시 영역(AA)에 배치되는 복수의 제1 배선(line) 패턴(122)과 비표시 영역(NA)에 배치되는 복수의 제2 배선(line) 패턴(124)을 더 포함할 수 있다.
복수의 제1 배선 패턴(122)은 표시 영역(AA)에 배치되고 서로 인접하는 제1 판 패턴(121)을 연결하는 패턴으로, 제1 연결 패턴으로 지칭될 수 있다. 즉, 복수의 제1 판 패턴(121) 사이에는 복수의 제1 배선 패턴(122)이 배치된다.
복수의 제2 배선 패턴(124)은 비표시 영역(NA)에 배치되고, 서로 인접하는 제1 판 패턴(121)과 제2 판 패턴(123)을 연결하거나, 서로 인접하는 복수의 제2 판 패턴(123)을 연결하는 패턴일 수 있다. 따라서, 복수의 제2 배선 패턴(124)은 제2 연결 패턴으로 지칭될 수 있다. 그리고, 복수의 제2 배선 패턴(124)은 서로 인접하는 제1 판 패턴(121)과 제2 판 패턴(123) 사이 및 서로 인접한 복수의 제2 판 패턴(123) 사이에 배치될 수 있다.
도 1을 참조하면, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)은 굴곡진 형상을 가진다. 예를 들면, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)은 사인파 형상을 가질 수 있다. 다만, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)의 형상은 이에 제한되지 않으며, 예를 들어, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)은 지그재그 형상으로 연장될 수도 있다. 또는, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)은 복수의 마름모 모양의 기판들이 꼭지점에서 연결되어 연장되는 등의 다양한 형상을 가질 수 있다. 또한, 도 1에 도시된 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)의 개수 및 형상은 예시적인 것이며, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)의 개수 및 형상은 설계에 따라 다양하게 변경될 수 있다.
그리고, 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)은 강성 패턴이다. 즉, 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)은 하부 기판(111) 및 상부 기판(112)과 비교하여 강성(Rigid)일 수 있다. 따라서, 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)의 탄성 계수(Modulus of elasticity)는 하부 기판(111)의 탄성 계수(Modulus of elasticity) 보다 높을 수 있다. 탄성 계수(Modulus of elasticity)는 기판에 가해지는 응력에 대하여 변형되는 비율을 나타내는 파라미터로서, 탄성 계수가 상대적으로 높을 경우 경도(Hardness)가 상대적으로 높을 수 있다. 이에, 복수의 제1 판 패턴(121) 및 복수의 제1 배선 패턴(122) 및 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124) 각각은 복수의 제1 강성 패턴, 복수의 제2 강성 패턴, 복수의 제3 강성 패턴 및 복수의 제4 강성 패턴으로 지칭될 수 있다. 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)의 탄성 계수는 하부 기판(111) 및 상부 기판(112)의 탄성 계수보다 1000배 이상 높을 수 있으나, 이에 제한되는 것은 아니다.
복수의 강성 기판인 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)은 하부 기판(111) 및 상부 기판(112)보다 낮은 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 예를 들어, 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)은 폴리이미드(polyimide; PI), 폴리아크릴레이트(polyacrylate), 또는 폴리아세테이트(polyacetate) 등으로 이루어질 수도 있다. 이때, 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)은 동일한 물질로 이루어질 수도 있으나, 이에 제한되는 것은 아니고, 서로 다른 물질로 이루어질 수도 있다. 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)이 동일한 물질로 이루어지는 경우, 일체형으로 이루어질 수 있다.
몇몇 실시예에서, 하부 기판(111)은 복수의 제1 하부 패턴 및 제2 하부 패턴을 포함하는 것으로 정의될 수 있다. 복수의 제1 하부 패턴은 하부 기판(111) 중 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)과 중첩하는 영역일 수 있다. 제2 하부 패턴은 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)과 중첩하지 않는 영역일 수 있다.
또한, 상부 기판(112)은 복수의 제1 상부패턴 및 제2 상부패턴을 포함하는 것으로 정의될 수 있다. 복수의 제1 상부패턴은 상부 기판(112) 중 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)과 중첩하는 영역일 수 있으며, 제2 상부패턴은 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)과 중첩하지 않는 영역일 수 있다.
이때, 복수의 제1 하부 패턴 및 제1 상부 패턴의 탄성 계수는 제2 하부 패턴 및 제2 상부 패턴의 탄성 계수보다 클 수 있다. 예를 들어, 복수의 제1 하부 패턴 및 제1 상부 패턴은 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)과 동일한 물질로 이루어질 수 있으며, 제2 하부 패턴 및 제2 상부 패턴은 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)보다 낮은 탄성 계수를 갖는 물질로 이루어질 수 있다.
즉, 제1 하부 패턴 및 제1 상부 패턴은 폴리이미드(polyimide; PI), 폴리아크릴레이트(polyacrylate), 또는 폴리아세테이트(polyacetate) 등으로 이루어질 수도 있다. 그리고, 제2 하부 패턴 및 및 제2 상부 패턴은 폴리 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 또는 폴리 우레탄(polyurethane; PU) 및 PTFE(polytetrafluoroethylene) 등의 탄성 중합체(elastomer)로 이루어질 수 있다.
<비표시 영역 구동 소자>
게이트 드라이버(GD)는 표시 영역(AA)에 배치된 복수의 화소(PX)로 게이트 전압을 공급하는 구성요소이다. 게이트 드라이버(GD)는 복수의 제2 판 패턴(123) 상에 형성된 복수의 스테이지를 포함하고, 게이트 드라이버(GD)의 각각의 스테이지는 복수의 게이트 연결 배선을 통해 서로 전기적으로 연결될 수 있다. 따라서, 어느 하나의 스테이지에서 출력된 게이트 전압을 다른 스테이지에 전달할 수 있다. 그리고, 각각의 스테이지는 각각의 스테이지와 연결된 복수의 화소(PX)에 순차적으로 게이트 전압을 공급할 수 있다.
파워 서플라이(PS)는 게이트 드라이버(GD)에 연결되어, 게이트 구동 전압 및 게이트 클럭 전압을 공급할 수 있다. 그리고, 파워 서플라이(PS)는 복수의 화소(PX)에 연결되어, 복수의 화소(PX) 각각에 화소 구동 전압을 공급할 수 있다. 또한, 파워 서플라이(PS)는 복수의 제2 판 패턴(123) 상에 형성될 수 있다. 즉 파워 서플라이(PS)는 제2 판 패턴(123)상에서 게이트 드라이버(GD)에 인접되게 형성될 수 있다. 그리고, 복수의 제2 판 패턴(123)에 형성된 파워 서플라이(PS) 각각은 게이트 드라이버(GD) 및 복수의 화소(PX)에 전기적으로 연결될 수 있다. 즉, 복수의 제2 판 패턴(123)에 형성된 복수의 파워 서플라이(PS)는 게이트 전원 연결 배선 및 화소 전원 연결 배선에 의해 연결될 수 있다. 이에, 복수의 파워 서플라이(PS) 각각은 게이트 구동 전압, 게이트 클럭 전압 및 화소 구동 전압을 공급할 수 있다.
인쇄 회로 기판(PCB)은 표시 소자를 구동하기 위한 신호 및 전압을 제어부로부터 표시 소자로 전달하는 구성이다. 이에, 인쇄 회로 기판(PCB)은 구동 기판으로도 지칭될 수 있다. 인쇄 회로 기판(PCB)에는 IC 칩, 회로부 등과 같은 제어부가 장착될 수 있다. 또한, 인쇄 회로 기판(PCB)에는 메모리, 프로세서 등도 장착될 수 있다. 그리고, 표시 장치(100)에 구비되는 인쇄 회로 기판(PCB)은 연신성(stretchability)을 확보하기 위하여, 연신 영역과 비연신 영역을 포함할 수 있다. 그리고 비연신 영역에는 IC 칩, 회로부, 메모리, 프로세서 등도 장착될 수 있고, 연신 영역에는 IC 칩, 회로부, 메모리, 프로세서와 전기적으로 연결되는 배선들이 배치될 수 있다.
데이터 드라이버(DD)는 표시 영역(AA)에 배치된 복수의 화소(PX)로 데이터 전압을 공급하는 구성요소이다. 데이터 드라이버(DD)는 IC칩 형태로 구성될 수 있어 데이터 집적 회로(D-IC)로도 지칭될 수 있다. 그리고, 데이터 드라이버(DD)는 인쇄 회로 기판(PCB)의 비연신 영역에 탑재될 수 있다. 즉, 데이터 드라이버(DD)는 COB(Chip On Board)의 형태로 인쇄 회로 기판(PCB)에 실장될 수 있다. 다만, 도 1에서는 데이터 드라이버(DD)가 COF(Chip On Film) 방식으로 실장되는 것으로 도시하였으나, 이에 제한되지 않고, 데이터 드라이버(DD)는 COF(Chip on Board), COG(Chip On Glass), TCP (Tape Carrier Package) 등의 방식으로 실장될 수도 있다.
또한, 도 1에서는 표시 영역(AA)에 배치된 일렬의 제1 판 패턴(121)에 대응하도록 하나의 데이터 드라이버(DD)가 배치되는 것으로 도시되었으나, 이에 제한되는 것은 아니다. 즉, 복수개 열의 제1 판 패턴(121)에 대응하도록 하나의 데이터 드라이버(DD)가 배치될 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(100)의 표시 영역(AA)에 대한 보다 상세한 설명을 위해 도 4, 도 5를 함께 참조한다.
<표시 영역의 평면 및 단면 구조>
도 4는 도 2에 도시된 절단선 Ⅳ-Ⅳ'에 따라 절단한 단면도이다.
도 5는 도 2에 도시된 절단선 Ⅴ-Ⅴ'에 따라 절단한 단면도이다.
설명의 편의를 위하여 도 1 내지 도 3을 함께 참조하여 설명한다.
도 1, 도 2를 참조하면, 표시 영역(AA)에서 하부 기판(111) 상에는 복수의 제1 판 패턴(121)이 배치된다. 복수의 제1 판 패턴(121)은 서로 이격되어 하부 기판(111) 상에 배치된다. 예를 들어, 복수의 제1 판 패턴(121)은 도 1에 도시된 바와 같이, 하부 기판(111) 상에서 매트릭스 형태로 배치될 수 있으나, 이에 제한되는 것은 아니다.
도 2 및 도 3을 참조하면, 제1 판 패턴(121)에는 복수의 서브 화소(SPX)를 포함하는 화소(PX)가 배치된다. 그리고, 서브 화소(SPX) 각각은 표시 소자인 LED(170) 및 LED(170)를 구동하기 위한 구동 트랜지스터(160) 및 스위칭 트랜지스터(150)를 포함할 수 있다. 다만, 서브 화소(SPX)에서 표시 소자는 LED로 제한되는 것이 아니라, 유기 발광 다이오드로 변경될 수 있다. 그리고, 복수의 서브 화소(SPX)는 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소를 포함할 수 있으나, 이에 제한되지 않고, 복수의 서브 화소(SPX)의 색상은 필요에 따라 다양하게 변형될 수 있다.
복수의 서브 화소(SPX)는 복수의 연결 배선(181, 182)과 연결될 수 있다. 즉, 복수의 서브 화소(SPX)는 제1 방향(X)으로 연장되는 제1 연결 배선(181)과 전기적으로 연결될 수 있다. 그리고, 복수의 서브 화소(SPX)는 제2 방향(Y)으로 연장되는 제2 연결 배선(182)과 전기적으로 연결될 수 있다.
이하에서는 도 3을 참조하여, 표시 영역(AA)의 단면 구조에 대해서 구체적으로 설명한다.
도 3을 참조하면, 복수의 제1 판 패턴(121) 상에는 복수의 무기 절연층이 배치된다. 예를 들어, 복수의 무기 절연층은 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)을 포함할 수 있지만, 이에 제한되지 않고, 복수의 제1 판 패턴(121) 상에는 다양한 무기 절연층이 추가적으로 배치되거나 무기 절연층인 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145) 중 하나 이상이 생략될 수도 있다.
구체적으로, 복수의 제1 판 패턴(121) 상에 버퍼층(141)이 배치된다. 버퍼층(141)은 하부 기판(111) 및 복수의 제1 판 패턴(121) 외부로부터의 수분(H2O) 및 산소(O2) 등의 침투로부터 표시 장치(100)의 다양한 구성요소들을 보호하기 위해 복수의 제1 판 패턴(121) 상에 형성된다. 버퍼층(141)은 절연 물질로 구성될 수 있다. 예를 들어, 버퍼층(141)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 및 실리콘 산화질화물(SiON)중 적어도 하나로 이루어지는 단층 또는 복층으로 구성될 수 있다. 다만, 버퍼층(141)은 표시 장치(100)의 구조나 특성에 따라 생략될 수도 있다.
이때, 버퍼층(141)은 하부 기판(111)이 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)과 중첩되는 영역에만 형성될 수 있다. 상술한 바와 같이 버퍼층(141)은 무기물로 이루어질 수 있으므로, 표시 장치(100)를 연신하는 과정에서 쉽게 크랙(crack)이 발생되는 등 손상될 수 있다. 이에, 버퍼층(141)은 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123) 사이의 영역에는 형성되지 않고, 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)의 형상으로 패터닝되어 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123) 상부에만 형성될 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100)는 버퍼층(141)을 강성 패턴인 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)과 중첩되는 영역에만 형성하여 표시 장치(100)가 휘거나 늘어나는 등 변형되는 경우에도 표시 장치(100)의 다양한 구성요소들의 손상을 방지할 수 있다.
도 3을 참조하면, 버퍼층(141) 상에는 게이트 전극(151), 액티브층(152), 소스 전극(153) 및 드레인 전극(154)을 포함하는 스위칭 트랜지스터(150) 및 게이트 전극(161), 액티브층(162), 소스 전극 및 드레인 전극(164)을 포함하는 구동 트랜지스터(160)가 형성된다.
먼저, 도 1을 참조하면, 버퍼층(141) 상에는 스위칭 트랜지스터(150)의 액티브층(152) 및 구동 트랜지스터(160)의 액티브층(162)이 배치된다. 예를 들어, 스위칭 트랜지스터(150)의 액티브층(152) 및 구동 트랜지스터(160)의 액티브층(162) 각각은 산화물 반도체로 형성될 수도 있다. 에를 들어, 액티브층(151)은 인듐-갈륨-아연 산화물 (Indium-Gallium-Zinc Oxide), 인듐-갈륨 산화물 (Indium-Gallium Oxide) 또는 인듐-아연 산화물 (Indium-Zinc Oxide)로 형성될 수 있다. 또는, 스위칭 트랜지스터(150)의 액티브층(152) 및 구동 트랜지스터(160)의 액티브층(162)은 비정질 실리콘(amorpho113 silicon, a-Si), 다결정 실리콘(polycrystalline silicon, poly-Si), 또는 유기물(organic) 반도체 등으로 형성될 수 있다.
스위칭 트랜지스터(150)의 액티브층(152) 및 구동 트랜지스터(160)의 액티브층(162) 상에는 게이트 절연층(142)이 배치된다. 게이트 절연층(142)은 스위칭 트랜지스터(150)의 게이트 전극(151)과 스위칭 트랜지스터(150)의 액티브층(152)을 전기적으로 절연시키고, 구동 트랜지스터(160)의 게이트 전극(161)과 구동 트랜지스터(160)의 액티브층(162)을 전기적으로 절연시키기 위한 층이다. 그리고, 게이트 절연층(142)은 절연 물질로 이루어질 수 있다. 예를 들어, 게이트 절연층(142)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
게이트 절연층(142) 상에는 스위칭 트랜지스터(150)의 게이트 전극(151) 및 구동 트랜지스터(160)의 게이트 전극(161)이 배치된다. 스위칭 트랜지스터(150)의 게이트 전극(151) 및 구동 트랜지스터(160)의 게이트 전극(161)은 게이트 절연층(142) 상에서 서로 이격되도록 배치된다. 그리고, 스위칭 트랜지스터(150)의 게이트 전극(151)은 스위칭 트랜지스터(150)의 액티브층(152)과 중첩하고, 구동 트랜지스터(160)의 게이트 전극(161)은 구동 트랜지스터(160)의 액티브층(162)과 중첩한다.
스위칭 트랜지스터(150)의 게이트 전극(151) 및 구동 트랜지스터(160)의 게이트 전극(161) 각각은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.
스위칭 트랜지스터(150)의 게이트 전극(151) 및 구동 트랜지스터(160)의 게이트 전극(161) 상에는 제1 층간 절연층(143)이 배치된다. 제1 층간 절연층(143)은 구동 트랜지스터(160)의 게이트 전극(161)과 중간 금속층(IM)을 절연시킨다. 제1 층간 절연층(143)은 버퍼층(141)과 동일하게 무기물로 이루어질 수 있다. 예를 들어, 제1 층간 절연층(143)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
제1 층간 절연층(143) 상에는 중간 금속층(IM)이 배치된다. 그리고, 중간 금속층(IM)은 구동 트랜지스터(160)의 게이트 전극(161)과 중첩한다. 이에, 중간 금속층(IM)과 구동 트랜지스터(160)의 게이트 전극(161)의 중첩 영역에서, 스토리지 커패시터가 형성된다. 구체적으로 구동 트랜지스터(160)의 게이트 전극(161), 제1 층간 절연층(143) 및 중간 금속층(IM)은 저장 커패시터를 형성된다. 다만, 중간 금속층(IM)의 배치 영역은 이에 한정되지 않고, 중간 금속층(IM)은 다른 전극과 중첩되어 다양하게 저장 커패시터를 형성할 수 있다.
중간 금속층(IM)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.
중간 금속층(IM) 상에는 제2 층간 절연층(144)이 배치된다. 제2 층간 절연층(144)은 스위칭 트랜지스터(150)의 게이트 전극(151)과 스위칭 트랜지스터(150)의 소스 전극(153) 및 드레인 전극(154)을 절연시킨다. 그리고, 제2 층간 절연층(144)은 중간 금속층(IM)과 구동 트랜지스터(160)의 소스 전극 및 드레인 전극(164)을 절연시킨다. 제2 층간 절연층(144)은 버퍼층(141)과 동일하게 무기물로 이루어질 수 있다. 예를 들어, 제1 층간 절연층(143)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
제2 층간 절연층(144) 상에는 스위칭 트랜지스터(150)의 소스 전극(153) 및 드레인 전극(154)이 배치된다. 그리고, 제2 층간 절연층(144) 상에는 구동 트랜지스터(160)의 소스 전극 및 드레인 전극(164)이 배치된다. 스위칭 트랜지스터(150)의 소스 전극(153) 및 드레인 전극(154)은 동일 층에서 이격되어 배치된다. 그리고, 도 1에서는 구동 트랜지스터(160)의 소스 전극이 생략되었으나, 구동 트랜지스터(160)의 소스 전극 또한 드레인 전극(164)과 동일 층에서 이격되어 배치된다. 스위칭 트랜지스터(150)에서, 소스 전극(153) 및 드레인 전극(154)은 액티브층(152)과 접하는 방식으로 액티브층(152)과 전기적으로 연결될 수 있다. 그리고, 구동 트랜지스터(160)에서, 소스 전극 및 드레인 전극(164)은 액티브층(162)과 접하는 방식으로 액티브층(162)과 전기적으로 연결될 수 있다. 그리고, 스위칭 트랜지스터(150)의 드레인 전극(154)은 구동 트랜지스터(160)의 게이트 전극(161)과 컨택홀을 통해 접하는 방식으로 구동 트랜지스터(160)의 게이트 전극(161)과 전기적으로 연결될 수 있다.
소스 전극(153) 및 드레인 전극(154, 164)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.
또한, 본 명세서에서는 구동 트랜지스터(160)가 코플래너(coplanar) 구조인 것으로 설명하였으나, 스태거드(staggered) 구조 등의 다양한 트랜지스터도 사용될 수 있다. 그리고, 본 명세서에서 트랜지스터는 탑 게이트 구조뿐만 아니라 바텀 게이트 구조로도 형성될 수 있다.
제2 층간 절연층(144) 상에는 게이트 패드(GP) 및 데이터 패드(DP)가 배치될 수 있다.
구체적으로, 도 4를 참조하면, 게이트 패드(GP)는 게이트 전압을 복수의 서브 화소(SPX)에 전달하기 위한 패드이다. 게이트 패드(GP)는 제1 연결 배선(181)과 컨택홀을 통해 연결된다. 그리고, 제1 연결 배선(181)으로부터 공급된 게이트 전압은 게이트 패드(GP)로부터 제1 판 패턴(121) 상에 형성된 배선을 통해 스위칭 트랜지스터(150)의 게이트 전극(151)으로 전달될 수 있다.
그리고, 도 2를 참조하면, 데이터 패드(DP)는 데이터 전압을 복수의 서브 화소(SPX)에 전달하기 위한 패드이다. 데이터 패드(DP)는 제2 연결 배선(182)과 컨택홀을 통해 연결된다. 그리고, 제2 연결 배선(182)으로부터 공급된 데이터 전압은 데이터 패드(DP)로부터 제1 판 패턴(121) 상에 형성된 배선을 통해 스위칭 트랜지스터(150)의 소스 전극(153)으로 전달될 수 있다.
그리고, 도 3을 참조하면, 전압 패드(VP)는 저전위 전압을 복수의 서브 화소(SPX)에 전달하기 위한 패드이다. 전압 패드(VP)는 제1 연결 배선(181)과 컨택홀을 통해 연결된다. 그리고, 제1 연결 배선(181)으로부터 공급된 저전위 전압은 전압 패드(VP)로부터 제1 판 패턴(121) 상에 형성된 제2 컨택 패드(CNT2)를 통해 LED(170)의 n전극(174)으로 전달될 수 있다.
전압 패드(VP), 게이트 패드(GP) 및 데이터 패드(DP)는 소스 전극(153) 및 드레인 전극(154, 164)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
도 1를 참조하면, 스위칭 트랜지스터(150) 및 구동 트랜지스터(160) 상에 패시베이션층(145)이 형성된다. 즉, 패시베이션층(145)는 스위칭 트랜지스터(150) 및 구동 트랜지스터(160)를 수분 및 산소 등의 침투로부터 보호하기 위해, 스위칭 트랜지스터(150) 및 구동 트랜지스터(160)를 덮는다. 패시베이션층(145)은 무기물로 이루어질 수 있고, 단층 또는 복층으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
그리고, 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)은 패터닝되어 복수의 제1 판 패턴(121)과 중첩되는 영역에만 형성될 수 있다. 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145) 또한 버퍼층(141)와 동일하게 무기물로 이루어질 수 있으므로, 표시 장치(100)를 연신하는 과정에서 쉽게 크랙이 발생되는 등 손상될 수 있다. 이에, 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)은 복수의 제1 판 패턴(121) 사이의 영역에는 형성되지 않고, 복수의 제1 판 패턴(121)의 형상으로 패터닝되어 복수의 제1 판 패턴(121) 상부에만 형성될 수 있다.
패시베이션층(145) 상에 평탄화층(146)이 형성된다. 평탄화층(146)은 스위칭 트랜지스터(150) 및 구동 트랜지스터(160) 상부를 평탄화한다. 평탄화층(146)은 단층 또는 복수의 층으로 구성될 수 있으며, 유기 물질로 이루어질 수 있다. 이에, 평탄화층(146)은 유기 절연층으로 지칭될 수도 있다. 예를 들어, 평탄화층(146)은 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
도 3을 참조하면, 평탄화층(146)은 복수의 제1 판 패턴(121) 상에서 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)의 상면 및 측면을 덮도록 배치될 수 있다. 그리고, 평탄화층(146)은 복수의 제1 판 패턴(121)과 함께 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)을 둘러싼다. 구체적으로, 평탄화층(146)은 패시베이션층(145)의 상면 및 측면, 제1 층간 절연층(143)의 측면, 제2 층간 절연층(144)의 측면, 게이트 절연층(142)의 측면, 버퍼층(141)의 측면, 및 복수의 제1 판 패턴(121)의 상면의 일부를 덮도록 배치될 수 있다. 이에, 평탄화층(146)은 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)의 측면에서의 단차를 보완할 수 있고, 평탄화층(146)과 평탄화층(146)의 측면에 배치되는 연결 배선(181, 182)의 접착 강도를 증가시킬 수 있다.
도 3을 참조하면, 평탄화층(146)의 측면의 경사각은 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)의 측면들이 이루는 경사각보다 작을 수 있다. 예를 들어, 평탄화층(146)의 측면은 패시베이션층(145)의 측면, 제1 층간 절연층(143)의 측면, 제2 층간 절연층(144)의 측면, 게이트 절연층(142)의 측면, 및 버퍼층(141)의 측면이 각각 이루는 경사보다 완만한 경사를 가질 수 있다. 이에, 평탄화층(146)의 측면과 접하게 배치되는 연결 배선(181, 182)이 완만한 경사를 가지고 배치되어, 표시 장치(100)의 연신 시, 연결 배선(181, 182)에 발생하는 응력이 저감될 수 있다. 그리고, 평탄화층(146)의 측면이 상대적으로 완만한 경사를 가짐으로써, 연결 배선(181, 182)이 크랙되거나 평탄화층(146)의 측면에서 박리되는 현상을 억제할 수 있다.
도 2 내지 도 4를 참조하면, 연결 배선(181, 182)은 복수의 제1 판 패턴(121) 상의 패드를 전기적으로 연결하는 배선을 의미한다. 복수의 연결 배선(181, 182)은 복수의 제1 배선 패턴(122) 상에 배치된다. 이와 같이, 제1 배선 패턴(122) 상에 배치된 복수의 연결 배선(181, 182)은 복수의 제1 판 패턴(121) 상의 게이트 패드(GP) 및 데이터 패드(DP)에 전기적으로 연결되기 위하여, 복수의 제1 판 패턴(121) 상에도 연장될 수 있다. 그리고 도 1를 참조하면, 복수의 제1 판 패턴(121) 사이의 영역 중 연결 배선(181, 182)이 배치되지 않는 영역에는 제1 배선 패턴(122)이 배치되지 않는다.
연결 배선(181, 182)은 제1 연결 배선(181), 제2 연결 배선(182)을 포함한다. 제1 연결 배선(181) 및 제2 연결 배선(182)은 복수의 제1 판 패턴(121) 사이에 배치된다. 구체적으로, 제1 연결 배선(181)은 연결 배선(181, 182) 중 복수의 제1 판 패턴(121) 사이에서 X 축 방향으로 연장되는 배선을 의미하고, 제2 연결 배선(182)은 연결 배선(181, 182) 중 복수의 제1 판 패턴(121)사이에서 Y 축 방향으로 연장되는 배선을 의미한다.
연결 배선(181, 182)은 구리(Cu), 알루미늄(Al), 티타늄(Ti), 몰리브덴(Mo)과 같은 금속 재질 또는 구리/몰리브덴-티타늄(Cu/Moti), 티타늄/알루미늄/티타늄(Ti/Al/Ti) 등과 같은 금속 재질의 적층 구조로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
일반적인 표시 장치의 표시 패널의 경우, 복수의 게이트 배선, 복수의 데이터 배선 등과 같은 다양한 배선은 복수의 서브 화소 사이에서 직선 형상으로 연장되어 배치되며, 하나의 신호 배선에 복수의 서브 화소가 연결된다. 이에, 일반적인 표시 장치의 표시 패널의 경우, 게이트 배선, 데이터 배선, 고전위 전압 배선, 기준 전압 배선 등과 같은 다양한 배선은 기판 상에서 끊김 없이 유기 발광 표시 장치의 표시 패널의 일 측에서 타 측으로 연장한다.
이와 달리, 본 발명의 일 실시예에 따른 표시 장치(100)의 경우, 일반적인 유기 발광 표시 장치의 표시 패널에서 사용되는 것으로 볼 수 있는 직선 형상의 게이트 배선, 데이터 배선, 고전위 전압 배선, 기준 전압 배선, 초기화 전압 배선 등과 같은 다양한 배선은 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123) 상에만 배치된다. 즉, 본 발명의 일 실시에에 따른 표시 장치(100)에서 직선 형상의 배선은 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)상에만 배치된다.
본 발명의 일 실시예에 따른 표시 장치(100)에서는 서로 인접하는 2개의 제1 판 패턴(121) 상의 패드가 연결 배선(181, 182)에 의해 연결될 수 있다. 따라서, 연결 배선(181, 182)은 인접하는 2개의 제1 판 패턴(121) 상의 게이트 패드(GP) 혹은 데이터 패드(DP)를 전기적으로 연결한다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)는 게이트 배선, 데이터 배선, 고전위 전압 배선, 및 기준 전압 배선 등과 같은 다양한 배선을 복수의 제1 판 패턴(121) 사이에서 전기적으로 연결하도록 복수의 연결 배선(181, 182)을 포함할 수 있다. 예를 들면, 제1 방향(X)으로 인접하여 배치된 복수의 제1 판 패턴(121) 상에는 게이트 배선이 배치될 수 있고, 게이트 배선의 양 끝단에는 게이트 패드(GP)가 배치될 수 있다. 이때, 제1 방향(X)으로 인접하여 배치된 복수의 제1 판 패턴(121) 상의 복수의 게이트 패드(GP) 각각은 게이트 배선으로 기능하는 제1 연결 배선(181)에 의해 서로 연결될 수 있다. 이에, 복수의 제1 판 패턴(121) 상에 배치된 게이트 배선과 제2 판 패턴(123) 상에 배치된 제1 연결 배선(181)이 하나의 게이트 배선으로 기능할 수 있다. 상술한 게이트 배선은 스캔 신호 배선으로 명명될 수 있다. 또한, 표시 장치(100)에 포함될 수 있는 모든 다양한 배선 중 제1 방향(X)으로 연장하는 배선, 예를 들어, 발광 신호 배선, 저전위 전압 배선, 고전위 전압 배선 또한 상술한 바와 같이 제1 연결 배선(181)에 의해 전기적으로 연결될 수 있다.
도 2 및 도 4를 참조하면, 제1 연결 배선(181)은 제1 방향(X)으로 인접하여 배치된 복수의 제1 판 패턴(121) 상의 게이트 패드(GP) 중 나란히 배치된 2개의 제1 판 패턴(121) 상의 게이트 패드(GP)들을 서로 연결할 수 있다. 제1 연결 배선(181)은 게이트 배선, 발광 신호 배선, 고전위 전압 배선 또는 저전위 전압 배선으로 기능할 수 있으나, 이에 제한되지는 않는다. 예를 들면, 제1 연결 배선(181)은 게이트 배선으로 기능할 수 있고, 제1 방향(X)으로 나란히 배치된 2개의 제1 판 패턴(121) 상의 게이트 패드(GP)를 전기적으로 연결할 수 있다. 이에, 앞서 설명한 바와 같이, 제1 방향(X)으로 배치된 복수의 제1 판 패턴(121) 상의 게이트 패드(GP)는 게이트 배선으로 기능하는 제1 연결 배선(181)에 의하여 연결될 수 있고, 하나의 게이트 전압이 전달될 수 있다.
그리고, 도 2를 참조하면, 제2 연결 배선(182)은 제2 방향(Y)으로 인접하여 배치된 복수의 제1 판 패턴(121) 상의 데이터 패드(DP) 중 나란히 배치된 2개의 제1 판 패턴(121) 상의 데이터 패드(DP)들을 서로 연결할 수 있다. 제2 연결 배선(182)은 데이터 배선, 고전위 전압 배선, 저전위 전압 배선 또는 기준 전압 배선으로 기능할 수 있으나, 이에 제한되지는 않는다. 예를 들면, 제2 연결 배선(182)은 데이터 배선으로 기능할 수 있고, 제2 방향(Y)으로 나란히 배치된 2개의 제1 판 패턴(121) 상의 데이터 배선을 전기적으로 연결할 수 있다. 이에, 앞서 설명한 바와 같이, 제2 방향(Y)으로 배치된 복수의 제1 판 패턴(121) 상의 내부 배선은 데이터 배선으로 기능하는 복수의 제2 연결 배선(182)에 의하여 연결될 수 있고, 하나의 데이터 전압이 전달될 수 있다.
도 4에 도시된 바와 같이, 제1 연결 배선(181)은 제1 판 패턴(121) 상에 배치된 평탄화층(146)의 상면 및 측면과 접하며 제1 배선 패턴(122)의 상면으로 연장되어 형성될 수 있다. 또한, 도 1에 도시된 바와 같이, 제2 연결 배선(182)은 제1 판 패턴(121) 상에 배치된 평탄화층(146)의 상면 및 측면 과 접하며 제1 배선 패턴(122)의 상면으로 연장되어 형성될 수 있다.
다만, 도 5에 도시된 바와 같이, 제1 연결 배선(181) 및 제2 연결 배선(182)이 배치되지 않는 영역에는 강성 패턴이 배치될 필요가 없으므로, 제1 연결 배선(181) 및 제2 연결 배선(182)의 하부에 강성 패턴인 제1 배선 패턴이 배치되지 않는다.
한편, 도 3를 참조하면, 제1 연결 패드(CNT1), 연결 배선(181, 182) 및 평탄화층(146) 상에 뱅크(147)가 형성된다. 뱅크(147)는 인접하는 서브 화소(SPX)를 구분하는 구성요소이다. 뱅크(147)는 패드(PD), 연결 배선(181, 182) 및 평탄화층(146)의 적어도 일부를 덮도록 배치된다. 뱅크(147)는 절연 물질로 이루어질 수 있다. 또한, 뱅크(147)는 블랙 물질을 포함하여 이루어질 수 있다. 뱅크(147)는 블랙 물질을 포함함으로써 표시 영역(AA)을 통해 시인될 수 있는 배선들을 가리는 역할을 한다. 뱅크(147)는, 예를 들어, 투명한 카본(carbon) 계열의 혼합물로 이루어질 수 있고, 구체적으로 카본 블랙(carbon black)을 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 뱅크(147)는 투명한 절연 물질로 이루어질 수도 있다. 그리고, 도 1에서 뱅크(147)의 높이는 LED(170)의 높이보다 낮은 것을 도시하였으나, 이에 한정되지 않고, 뱅크(147)의 높이는 LED(170)의 높이와 같을 수 있다.
도 3를 참조하면, 제1 연결 패드(CNT1)과 제2 연결 패드(CNT2) 상에는 LED(170)가 배치된다. LED(170)는 n형층(171), 활성층(172), p형층(173), n전극(174) 및 p전극(175)을 포함한다. 본 발명의 일 실시예에 따른 표시 장치(100)의 LED(170)는 한쪽 면에 n전극(174)과 p전극(175)이 형성되는 플립 칩(filp-chip)의 구조를 가진다.
n형층(171)은 우수한 결정성을 갖는 질화갈륨(GaN)에 n형 불순물을 주입하여 형성될 수 있다. n형층(171)은 발광될 수 있는 물질로 이루어지는 별도의 베이스 기판 상에 배치될 수도 있다.
n형층(171) 상에는 활성층(172)이 배치된다. 활성층(172)은 LED(170)에서 빛을 발하는 발광층으로, 질화물 반도체, 예를 들어, 인듐질화갈륨(InGaN)으로 이루어질 수 있다. 활성층(172) 상에는 p형층(173)이 배치된다. p형층(173)은 질화갈륨(GaN)에 p형 불순물을 주입하여 형성될 수 있다.
본 발명의 일 실시예에 따른 LED(170)는, 이상에서 설명한 바와 같이, n형층(171), 활성층(172) 및 p형층(173)을 차례대로 적층한 후, 소정 부분을 식각한 후, n전극(174)과 p전극(175)을 형성하는 방식으로 제조된다. 이때, 소정 부분은 n전극(174)과 p전극(175)을 이격시키기 위한 공간으로, n형층(171)의 일부가 노출되도록 소정 부분이 식각된다. 다시 말해, n전극(174)과 p전극(175)이 배치될 LED(170)의 면은 평탄화된 면이 아닌 서로 다른 높이 레벨을 가질 수 있다.
이와 같이, 식각된 영역에는 n전극(174)이 배치되며, n전극(174)은 도전성 물질로 이루어질 수 있다. 그리고, 식각되지 않은 영역에는 p전극(175)이 배치되며, p전극(175)도 도전성 물질로 이루어질 수 있다. 예를 들면, 식각 공정으로 노출된 n형층(171) 상에는 n전극(174)이 배치되고, p형층(173) 상에는 p전극(175)이 배치된다.p전극(175)은 n전극(174)과 동일한 물질로 이루어질 수 있다.
접착층(AD)은 제1 연결 패드(CNT1) 및 제2 연결 패드(CNT2)의 상면과 제1 연결 패드(CNT1) 및 제2 연결 패드(CNT2) 사이에 배치되어, LED(170)가 제1 연결 패드(CNT1) 및 제2 연결 패드(CNT2) 상에 접착될 수 있다. 이때, n전극(174)은 제2 연결 패드(CNT2) 상에 배치되고, p전극(175)은 제1 연결 패드(CNT1) 상에 배치될 수 있다.
접착층(AD)은 절연성 베이스 부재에 도전볼이 분산된 도전성 접착층일 수 있다. 이에, 접착층(AD)에 열 또는 압력이 가해지는 경우, 열 또는 압력이 가해진 부분에서 도전볼이 전기적으로 연결되어 도전 특성을 갖고, 가압되지 않은 영역은 절연 특성을 가질 수 있다. 예를 들어, n전극(174)은 접착층(AD)를 통해 제2 연결 패드(CNT2)과 전기적으로 연결되고, p전극(175)은 접착층(AD)를 통해 제1 연결 패드(CNT1)와 전기적으로 연결된다. 접착층(AD)을 제2 연결 패드(CNT2)의 상면과 제1 연결 패드(CNT1) 상에 잉크젯 등의 방식으로 도포한 후, LED(170)를 접착층(AD) 상에 전사하고, LED(170)를 가압하고 열을 가하는 방식으로 제1 연결 패드(CNT1)과 p전극(175) 및 제2 연결 패드(CNT2)과 n전극(174)을 전기적으로 연결시킬 수 있다. 다만, n전극(174)과 제2 연결 패드(CNT2) 사이에 배치된 접착층(AD)의 부분 및 p전극(175)과 제1 연결 패드(CNT1) 사이에 배치된 접착층(AD)의 부분을 제외한 다른 접착층(AD)의 부분은 절연 특성을 가진다. 한편, 접착층(AD)은 분리된 형태로 제1 연결 패드(CNT1) 및 제2 연결 패드(CNT2) 각각에 배치될 수도 있다.
그리고, 제1 연결 패드(CNT1)는 구동 트랜지스터(160)의 드레인 전극(164)에 전기적으로 연결되어, 구동 트랜지스터(160)로부터 LED(170)의 구동을 위한 구동 전압을 인가 받는다. 도 3에서는 제1 연결 패드(CNT1)와 구동 트랜지스터(160)의 드레인 전극(164)이 직접적으로 접촉하지 않고 간접적으로 연결되는 것을 도시하였으나, 이에 한정되지 않고 제1 연결 패드(CNT1)와 구동 트랜지스터(160)의 드레인 전극(164)는 직접적으로 접촉할 수 있다. 그리고, 제2 연결 패드(CNT2)에는 LED(170)의 구동을 위한 저전위 구동 전압이 인가된다. 이에, 표시 장치(100)가 온(on)되면 제1 연결 패드(CNT1) 및 제2 연결 패드(CNT2) 각각에 인가되는 서로 상이한 전압 레벨이 각각 n전극(174)과 p전극(175)으로 전달되어 LED(170)가 발광된다.
상부 기판(112)은 상부 기판(112)의 아래에 배치되는 다양한 구성요소들을 지지하는 기판이다. 구체적으로, 상부 기판(112)은 상부 기판(112)을 구성하는 물질을 하부 기판(111) 및 제1 판 패턴(121) 상에 코팅한 후 경화시키는 방식으로 형성할 수 있다. 상부 기판(112)은 하부 기판(111), 제1 판 패턴(121), 제1 배선 패턴(122) 및 연결 배선(181, 182)에 접하도록 배치될 수 있다.
상부 기판(112)은 하부 기판(111)과 동일한 물질로 이루어질 수 있다. 예를 들어, 상부 기판(112)은 폴리 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 또는 폴리 우레탄(polyurethane; PU) 및 PTFE(polytetrafluoroethylene) 등의 탄성 중합체(elastomer)로 이루어질 수 있으며, 이에, 유연한 성질을 가질 수 있다. 그러나, 상부 기판(112)의 재질은 이에 제한되는 것은 아니다.
한편, 도 3에는 도시되지 않았으나, 상부 기판(112) 상에는 편광층이 배치될 수도 있다. 편광층은 표시 장치(100)의 외부로부터 입사되는 광을 편광시켜, 외광 반사를 감소시키는 기능을 할 수 있다. 또한, 편광층이 아닌 다른 광학 필름 등이 상부 기판(112) 상에 배치될 수 있다.
또한, 하부 기판(111) 전면에 배치되어, 상부 기판(112)과 하부 기판(111) 상에 배치되는 구성요소 사이를 충진시키는 충진층(190)이 배치될 수 있다. 충진층(190)은 경화성 접착제로 구성될 수 있다. 구체적으로, 충진층(190)을 구성하는 물질을 하부 기판(111) 전면에 코팅한 후 경화시키는 방식으로 형성하여, 상부 기판(112)과 하부 기판(111) 상에 배치되는 구성요소 사이에 충진층(190)을 배치시킬 수 있다. 예를 들어, 충진층(190)은 OCA (optically clear adhesive)일 수 있으며, 아크릴계 접착제, 실리콘계 접착제 및 우레탄계 접착제등으로 구성될 수 있다.
<표시 영역의 회로 구조 및 구동 방식>
도 6은 본 발명의 일 실시예에 따른 표시 장치의 서브 화소의 회로도이다.
이하에서는 설명의 편의상, 본 발명의 일 실시예에 따른 표시 장치의 서브 픽셀(SPX)이 2T(Transistor)1C(Capacitor)의 화소 회로일 경우의 구조 및 이의 동작에 대해서 설명하나, 본 발명이 이에 한정되는 것은 아니다.
도 3 및 도 6를 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 서브 픽셀(SPX)은 스위칭(switching) 트랜지스터(150), 구동(driving) 트랜지스터(160) 저장 커패시터(C) 및 LED(170)를 포함하여 구성될 수 있다.
스위칭 트랜지스터(150)는 제1 연결 배선(181)을 통해 공급된 게이트신호(SCAN)에 따라, 제2 연결 배선(182)을 통해 공급되는 데이터신호(DATA)를 구동 트랜지스터(160)와 저장 커패시터(C)에 인가한다.
그리고, 스위칭 트랜지스터(150)의 게이트 전극(151)은 제1 연결 배선(181)에 전기적으로 연결되고, 스위칭 트랜지스터(150)의 소스 전극(153)은 제2 연결 배선(182)에 연결되고, 스위칭 트랜지스터(150)의 드레인 전극(154)은 구동 트랜지스터(160)의 게이트 전극(161)에 연결된다.
구동 트랜지스터(160)는 저장 커패시터(C)에 저장된 데이터 전압(DATA)에 대응하여, 제1 연결 배선(181)을 통해 공급되는 고전위 전원(VDD)과 데이터 전압(DATA)에 따른 구동 전류가 흐르게 동작할 수 있다.
그리고, 구동 트랜지스터(160)의 게이트 전극(161)은 스위칭 트랜지스터(150)의 드레인 전극(154)에 전기적으로 연결되고, 구동 트랜지스터(160)의 소스 전극은 제1 연결 배선(181)에 연결되고, 구동 트랜지스터(160)의 드레인 전극(164)은 LED(170)에 연결된다.
LED(170)는 구동 트랜지스터(160)에 의해 형성된 구동 전류에 따라 발광하도록 동작할 수 있다. 그리고, 전술한 바와 같이, LED(170)의 n전극(174)는 제1 연결 배선(181)에 연결되어 저전위 전원(VSS)이 인가되고, LED(170)의 p전극(174)는 구동 트랜지스터(160)의 드레인 전극(164)에 연결되어 구동 전류에 해당하는 구동 전압이 인가될 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 서브 픽셀(SPX)은 스위칭 트랜지스터(150), 구동 트랜지스터(160), 저장 커패시터(C) 및 LED(170)를 포함하는 2T1C 구조로 구성되지만, 보상회로가 추가된 경우 3T1C, 4T2C, 5T2C, 6T1C, 6T2C, 7T1C, 7T2C 등으로 다양하게 구성될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치는 강성 기판인 제1 기판에 복수의 서브 픽셀을 포함할 수 있고, 복수의 서브 픽셀(SPX) 각각은 스위칭 트랜지스터, 구동 트랜지스터 저장 커패시터 및 LED를 포함하여 구성될 수 있다.
따라서, 본 발명의 일 실시예에 따른 표시 장치는 하부 기판에 의해 연신 될 수 있을 뿐만 아니라, 각각의 제1 기판에 2T1C구조의 화소 회로를 구비하여, 각각의 게이트 타이밍에 맞춰, 데이터 전압에 따른 빛을 발광할 수 있다.
<연결 배선의 형태>
도 7은 본 발명의 일 실시예에 따른 표시 장치의 연결 배선을 나타내는 도면이다. 도 8은 도 7의 VIII-VIII'에 따른 단면도이다.
도 3에 도시된 제1 연결 배선과 제2 연결 배선은 그 배치 방향만 상이할 뿐, 실질적인 형태는 동일하므로, 도 7 및 도 8에서는 제1 연결 배선에 대해서 구체적으로 설명한다.
도 7를 참조하면, 복수의 제1 연결 패턴(122) 및 복수의 제1 연결 배선(181-1, 181-2) 각각은 굴곡진 형상을 가진다. 전술한 바와 같이, 복수의 제1 연결 패턴(122) 및 복수의 제1 연결 배선(181-1, 181-2) 각각은 사인파 형성 및 지그재그 형상 등의 다양한 형상을 가질 수 있다.
이에, 복수의 제1 연결 패턴(122) 및 복수의 제1 연결 배선(181-1, 181-2) 각각은 직선 영역(SA) 및 곡선 영역(CA)을 포함할 수 있다. 즉, 복수의 제1 연결 패턴(122) 및 복수의 제1 연결 배선(181-1, 181-2) 각각이 배치되는 영역은 직선 영역(SA) 및 곡선 영역(CA)으로 구분될 수 있다. 직선 영역(SA)에서, 복수의 제1 연결 패턴(122) 및 복수의 제1 연결 배선(181-1, 181-2) 각각은 휘어지지 않고 일직선으로 연장될 수 있다. 그리고, 곡선 영역(CA)에서 복수의 제1 연결 패턴(122) 및 복수의 제1 연결 배선(181-1, 181-2) 각각은 일직선으로 연장되지 않고, 일정 곡률을 가지며 휘어질 수 있다. 다만, 도 7 에서는, 곡선 영역(CA)에서 복수의 제1 연결 패턴(122) 및 복수의 제1 연결 배선(181-1, 181-2) 각각이 일정한 곡률을 유지하며 휘어지는 것으로 도시하였다. 그러나 이에 한정되지 않고, 설계상의 필요에 따라 곡선 영역(CA)에서 복수의 제1 연결 패턴(122) 및 복수의 제1 연결 배선(181-1, 181-2) 각각이 가변되는 곡률을 유지하며 휘어지거나, 일정 각도로 꺾일 수 있다.
도 7 및 도 8를 참조하면, 그리고, 하나의 제1 연결 패턴(122) 상에는 복수개의 연결 배선이 배치될 수 있다. 구체적으로, 직선 영역(SA) 및 곡선 영역(CA) 각각에서 하나의 제1 연결 패턴(122) 상에는 제1-1 연결 배선(181-1) 및 제1-2 연결 배선(181-2)이 배치될 수 있다. 달리 말하면, 하나의 제1 연결 패턴(122) 상에는 제1-1 연결 배선(181-1)에 해당하는 일측 연결 배선 및 제1-2 연결 배선(181-2)에 해당하는 타측 연결 배선이 배치될 수 있다. 하나의 제1 연결 패턴(122) 상에 배치되는 제1-1 연결 배선(181-1) 및 제1-2 연결 배선(181-2)은 일정한 간격을 이루며, 동일한 형태로 배치될 수 있다.
그리고, 하나의 제1 연결 패턴(122) 상에 배치되는 제1-1 연결 배선(181-1) 및 제1-2 연결 배선(181-2)은 서로 다른 전압을 전달 할 수 있다. 예를 들어, 제1-1 연결 배선(181-1)이 게이트 전압을 전달하는 게이트 배선의 역할을 한다면, 제1-2 연결 배선(181-2)은 고전위 전압을 전달하는 고전위 전압 배선일 수 있다. 다만, 하나의 제1 연결 패턴(122) 상에 배치되는 제1-1 연결 배선(181-1) 및 제1-2 연결 배선(181-2)의 기능은 이에 한정되지 않고, 설계의 필요성에 따라 다양하게 변경될 수 있다.
도 7에서는 제1 연결 배선에 대해서 구체적으로 설명하였고, 제2 연결 배선에 대해서는 구체적으로 도시하지는 않았다. 그러나, 제2 연결 배선 또한 제1 연결 배선과 동일하게, 하나의 제1 연결 패턴 상에 배치되는 제2-1 연결 배선 및 제2-2 연결 배선을 포함할 수 있다. 그리고, 하나의 제1 연결 패턴 상에 배치되는 제2-1 연결 배선 및 제2-2 연결 배선은 일정한 간격을 이루며, 동일한 형태로 배치될 수 있다.
즉, 본 발명의 일 실시예의 표시 장치에서는 하나의 제1 연결 패턴(122) 상에는 동일한 형태의 복수개의 연결 배선(181-1, 181-2)이 배치될 수 있다.
이와 달리, 종래의 표시 장치에서는 하나의 연결 패턴 상에 하나의 연결 배선만 배치하였다. 이로 인해, 종래의 표시 장치를 연신시킬 경우, 곡선 영역에서 복수의 연결 배선에 가해지는 연신 응력은 최대 11.36MPa으로 측정되었다. 결국, 종래의 표시 장치는 복수의 연결 배선에 크랙이 발생할 가능성이 높아, 단선의 문제점이 있었다.
이와 달리, 본 발명의 일 실시예에 따른 표시 장치에서는 하나의 연결 패턴 상에 복수개의 연결 배선을 배치시켜, 하나의 연결 패턴 상에 배치된 복수개의 연결 배선은 곡선 영역에서 가해지는 연신 응력을 분산시킨다. 즉, 하나의 연결 패턴 상에 배치된 복수개의 연결 배선 각각에 가해지는 연신 응력은 저감될 수 있다. 이로 인해, 본 발명의 일 실시예에 따른 표시 장치를 연신시킬 경우, 복수의 연결 배선 각각에 가해지는 연신 응력은 최대 7.5MPa으로 측정되었다. 즉, 같은 연신률에서 복수의 연결 배선 각각에 가해지는 연신 응력이 최대 66%로 감소하였다. 이로 인하여, 본 발명의 일 실시예에 따른 표시 장치는 연결 배선의 단선 문제를 해결할 수 있다. 이는 곧 표시 장치의 연신 신뢰성을 향상시킬 수 있다.
또한, 종래의 표시 장치에서는 하나의 연결 패턴 상에 하나의 연결 배선만 배치하여, 인접한 판 패턴을 연결하기 위해서는 연결 배선의 개수만큼의 연결 패턴의 개수가 필요하였다. 이에 종래의 표시 장치에서 연신 전의 연신 방향에 대한 연결 배선의 길이와 연신 후의 연신 방향에 대한 연결 배선 길이의 비율이 2.16배로 측정되었다.
그러나, 본 발명의 일 실시예에 따른 표시 장치에서는 하나의 연결 패턴 상에 복수개의 연결 배선을 배치시켜, 인접한 판 패턴을 연결하는 연결 패턴의 개수를 감소시킬 수 있다. 이에, 하나의 연결 패턴의 직선 영역의 길이가 증가할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치에서 연신 전의 연신 방향에 대한 연결 배선 길이와 연신 후의 연신 방향에 대한 연결 배선의 길이의 비율이 2.84배로 측정되었다. 즉, 본 발명의 일 실시예에 따른 표시 장치에서 연신율이 향상됨을 확인하였다.
이하에서는 본 발명의 다른 실시예에 따른 표시 장치에 대해서 설명한다. 본 발명의 다른 실시예에 따른 표시 장치와 본 발명의 일 실시예에 따른 표시 장치는 버퍼홀에 대해서만 차이점이 존재하므로, 이에 대해서 구체적으로 설명한다. 그리고, 본 발명의 다른 실시예에 따른 표시 장치와 본 발명의 일 실시예에 따른 표시 장치에서 동일한 구성요소는 동일한 도면 부호를 사용하고, 구체적인 설명은 생략한다.
<본 발명의 다른 실시예>
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 연결 배선을 나타내는 도면이다.
도 10a 및 도 10b는 도 9의 X-X'에 따른 단면도이다.
도 3에 도시된 제1 연결 배선과 제2 연결 배선은 그 배치 방향만 상이할 뿐, 실질적인 형태는 동일하므로, 도 9 및 도 10a 및 도 10b에서는 제1 연결 배선에 대해서 구체적으로 설명한다.
도 9 및 도 10a 및 도 10b을 참조하면, 곡선 영역(CA)에서, 제1 연결 패턴(222)은 적어도 하나의 버퍼홀(222h)을 포함한다. 곡선 영역(CA)에 형성된 적어도 하나의 버퍼홀(222h)은 제1-1 연결 배선(181-1)및 제1-2 연결 배선(181-2)과 중첩되지 않도록 형성된다. 즉, 제1-1 연결 배선(181-1)과 제1-2 연결 배선(181-2)은 적어도 하나의 버퍼홀(222h)이 배치되지 않는 제1 연결 패턴(222)의 일부 영역 상에만 배치된다.
구체적으로, 도 9에 도시된 바와 같이, 적어도 하나의 버퍼홀(222h)은 제1-1 연결 배선(181-1)과 제1-2 연결 배선(181-2) 사이에 배치될 수 있다. 또는 적어도 하나의 버퍼홀(222h)은 제1-1 연결 배선(181-1)과 제1-2 연결 배선(181-2)의 외측에 배치될 수 있다. 다시 말하면, 적어도 하나의 버퍼홀(222h)은 제1-1 연결 배선(181-1)의 일 측과 제1-2 연결 배선(181-2)의 타 측 중 어느 하나 혹은 모두에 배치될 수 있다.
반면, 도 9및 도 10a 및 도 10b에 도시된 바와 같이, 직선 영역(SA)에서, 제1 연결 패턴(222)에 적어도 하나의 버퍼홀(222h)이 형성되지 않는다.
한편, 도 10a에 도시된 바와 같이, 적어도 하나의 버퍼홀(222h)에는 어떠한 충진 부재가 배치되지 않을 수 있다. 다시 말하면, 적어도 하나의 버퍼홀(222h)의 내부는 빈공간일 수 있다.
또는 도 10b에 도시된 바와 같이, 적어도 하나의 버퍼홀(222h) 내부에는 제1 연결 패턴(222)보다 낮은 탄성 계수(Modulus of elasticity)의 충진 부재(FM)가 배치될 수 있다. 즉, 충진 부재(FM)는 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 폴리 우레탄(polyurethane; PU), PTFE(polytetrafluoroethylene) 등의 탄성 중합체(elastomer)로 이루어질 수 있다.
즉, 본 발명의 다른 실시예에 따른 표시 장치에서는 곡선 영역(CA)에서 복수의 연결 배선(181-1, 181-2) 사이에 완충 역할을 하는 충진 부재(FM)를 배치시킬 수 있다.
이에, 본 발명의 다른 실시예에 따른 표시 장치는 버퍼홀 및 충진 부재는 곡선 영역에서 가해지는 연신 응력을 분산시킨다. 구체적으로, 본 발명의 다른 실시예에 따른 표시 장치를 연신시킬 경우, 복수의 연결 배선 각각에 가해지는 연신 응력은 최대 4.7MPa으로 측정되었다. 즉, 같은 연신률에서 복수의 연결 배선 각각에 가해지는 연신 응력이 최대 41%로 감소하였다. 이로 인하여, 본 발명의 다른 실시예에 따른 표시 장치는 연결 배선의 단선 문제를 더욱 효과적으로 해결할 수 있다.
이와 달리, 도 10b에 도시된 바와 같이, 적어도 하나의 버퍼홀(222h) 내부에는 제1 연결 패턴(222)보다 같거나 높은 탄성 계수(Modulus of elasticity)의 충진 부재(FM)가 배치될 수 있다. 즉, 충진 부재(FM)는 폴리이미드(polyimide; PI), 폴리아크릴레이트(polyacrylate), 또는 폴리아세테이트(polyacetate) 등으로 이루어질 수도 있다.
즉, 본 발명의 다른 실시예에 따른 표시 장치에서는 곡선 영역(CA)에서 복수의 연결 배선(181-1, 181-2) 사이에 연신 제한 역할을 하는 충진 부재(FM)를 배치시킬 수 있다.
이에, 본 발명의 다른 실시예에 따른 표시 장치는 버퍼홀 및 충진 부재는 곡선 영역의 연신 정도를 제한할 수 있다. 구체적으로, 본 발명의 다른 실시예에 따른 표시 장치를 연신시킬 경우, 높은 탄성 계수의 충진 부재(FM)의 연신 정도가 상대적으로 낮아지므로, 이에 따라 연결 배선의 연신 정도 또한 제한될 수 있다. 이로 인하여, 본 발명의 다른 실시예에 따른 표시 장치에서 연결 배선의 연신 정도가 감소됨으로써 연결 배선의 단선 문제는 예방될 수 있다.
이하에서는 본 발명의 또 다른 실시예에 따른 표시 장치에 대해서 설명한다. 본 발명의 또 다른 실시예에 따른 표시 장치와 본 발명의 다른 실시예에 따른 표시 장치는 버퍼홀에 대해서만 차이점이 존재하므로, 이에 대해서 구체적으로 설명한다. 그리고, 본 발명의 또 다른 실시예에 따른 표시 장치와 본 발명의 다른 실시예에 따른 표시 장치에서 동일한 구성요소는 동일한 도면 부호를 사용하고, 구체적인 설명은 생략한다.
<본 발명의 또 다른 실시예>
도 11는 본 발명의 또 다른 실시예에 따른 표시 장치의 연결 배선을 나타내는 도면이다.
도 11을 참조하면, 그리고, 하나의 제1 연결 패턴(322) 상에는 복수개의 연결 배선이 배치될 수 있다. 구체적으로, 직선 영역(SA) 및 곡선 영역(CA) 각각에서 하나의 제1 연결 패턴(322) 상에는 순차적으로 제1-1 연결 배선(381-1), 제1-2 연결 배선(381-2) 및 제1-3 연결 배선(381-3)이 배치될 수 있다. 달리 말하면, 하나의 제1 연결 패턴(322) 상에는 제1-1 연결 배선(381-1)에 해당하는 일측 연결 배선, 제1-2 연결 배선(381-2)에 해당하는 중간 연결 배선 및 제1-3 연결 배선(381-3)에 해당하는 타측 연결 배선이 배치될 수 있다. 하나의 제1 연결 패턴(322) 상에 배치되는 제1-1 연결 배선(381-1), 제1-2 연결 배선(381-2) 및 제1-3 연결 배선(381-3)은 일정한 간격을 이루며, 동일한 형태로 배치될 수 있다.
그리고, 하나의 제1 연결 패턴(322) 상에 배치되는 제1-1 연결 배선(381-1), 제1-2 연결 배선(381-2) 및 제1-3 연결 배선(381-3)은 서로 다른 전압을 전달 할 수 있다. 예를 들어, 제1-1 연결 배선(381-1)이 게이트 전압을 전달하는 게이트 배선의 역할을 한다면, 제1-2 연결 배선(381-2)은 고전위 전압을 전달하는 고전위 전압 배선이고, 제1-3 연결 배선(381-3)은 저전위 전압을 전달하는 저전위 전압 배선일 수 있다. 다만, 하나의 제1 연결 패턴(322) 상에 배치되는 제1-1 연결 배선(381-1), 제1-2 연결 배선(381-2) 및 제1-3 연결 배선(381-3)의 기능은 이에 한정되지 않고, 설계의 필요성에 따라 다양하게 변경될 수 있다.
도 11에서는 제1 연결 배선에 대해서 구체적으로 설명하였고, 제2 연결 배선에 대해서는 구체적으로 도시하지는 않았다. 그러나, 제2 연결 배선 또한 제1 연결 배선과 동일하게, 하나의 제1 연결 패턴 상에 배치되는 제2-1 연결 배선, 제2-2 연결 배선 및 제2-3 연결 배선을 포함할 수 있다. 그리고, 하나의 제1 연결 패턴 상에 배치되는 제2-1 연결 배선, 제2-2 연결 배선 및 제2-3 연결 배선은 일정한 간격을 이루며, 동일한 형태로 배치될 수 있다.
또한, 곡선 영역(CA)에서 제1 연결 패턴(322)은 일정한 곡률을 가지고 굴곡되므로, 곡선 영역(CA)에서 제1 연결 패턴(322)은 중립면(Neutral Plane; NP)을 형성할 수 있다.
전술한 바와 같이 중립면(NP)은 제1 연결 패턴(322)이 연신 되는 경우, 제1 연결 패턴(322)에 인가되는 압축력(compressive force)과 인장력 (tensile force)이 서로 상쇄되어 응력을 받지 않는 가상의 면을 의미할 수 있다. 따라서, 제1-1 연결 배선(381-1), 제1-2 연결 배선(381-2) 및 제1-3 연결 배선(381-3)이 받는 압축력과 인장력을 최소화하기 위해서는 제1-2 연결 배선(381-2)을 중립면(NP) 위에 위치시킬 수 있다. 이에, 제1-2 연결 배선(381-2)과 중 중립면(NP)을 중첩시킴으로써, 1-1 연결 배선(381-1), 제1-2 연결 배선(381-2) 및 제1-3 연결 배선(381-3)에 발생하는 크랙을 최소화시킬 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치에서도 곡선 영역(CA)에서, 제1 연결 패턴(322)은 적어도 하나의 버퍼홀(322h-1, 322h-2)을 포함한다. 곡선 영역(CA)에 형성된 적어도 하나의 버퍼홀(322h-1, 322h-2)은 1-1 연결 배선(381-1), 제1-2 연결 배선(381-2) 및 제1-3 연결 배선(381-3)과 중첩되지 않도록 형성된다. 즉, 1-1 연결 배선(381-1), 제1-2 연결 배선(381-2) 및 제1-3 연결 배선(381-3)은 적어도 하나의 버퍼홀(322h-1, 322h-2)이 배치되지 않는 제1 연결 패턴(322)의 일부 영역 상에만 배치된다.
구체적으로, 도 11에 도시된 바와 같이, 적어도 하나의 버퍼홀(322h-1, 322h-2)은 제1 버퍼홀(322h-1) 및 제2 버퍼홀(322h-2)을 포함한다. 제1 버퍼홀(322h-1)은 제 1-1 연결 배선(381-1)과 제1-2 연결 배선(381-2) 사이에 배치되고, 제2 버퍼홀(322h-2)은 제1-2 연결 배선(381-2) 및 제1-3 연결 배선(381-3) 사이에 배치될 수 있다. 또는 적어도 하나의 버퍼홀(322h-1, 322h-2)은 제1-1 연결 배선(381-1), 제1-2 연결 배선(381-2) 및 제1-3 연결 배선(381-3)의 외측에 배치될 수 있다. 다시 말하면, 적어도 하나의 버퍼홀(322h-1, 322h-2)은 제1-1 연결 배선(381-1)의 일 측과 제1-3 연결 배선(381-3)의 타 측 중 어느 하나 혹은 모두에 배치될 수 있다.
그리고, 제1 버퍼홀(322h-1) 및 제2 버퍼홀(322h-2) 각각은 제1-2 연결 배선(381-2)에 인접되도록 형성될 수 있다. 구체적으로, 제1 버퍼홀(322h-1)은 제1-1 연결 배선(381-1)보다 제1-2 연결 배선(381-2)에 가깝에 배치되고, 제2 버퍼홀(322h-2)은 제1-3 연결 배선(381-3)보다 제1-2 연결 배선(381-2)에 가깝에 배치될 수 있다.
보다 상세하게는, 제1 버퍼홀(322h-1)과 제1-1 연결 배선(381-1)의 거리(D1)보다 제1 버퍼홀(322h-1)과 제1-2 연결 배선(381-2)의 거리(D2)가 짧다. 그리고, 제2 버퍼홀(322h-2)과 제1-3 연결 배선(381-3)의 거리(D4)보다 제2 버퍼홀(322h-2)과 제1-2 연결 배선(381-2)의 거리(D3)가 짧다.
상술한 바와 같은 형태로 제1 버퍼홀(322h-1) 및 제2 버퍼홀(322h-2)을 배치함으로써, 제1 연결 패턴(322) 중 제1-1 연결 배선(381-1)이 배치되는 내측 영역 및 제1-3 연결 배선(381-3)이 배치되는 외측 영역의 강도가 상승할 수 있다. 표시 장치의 영역시 제1 연결 패턴의 내측 및 외측 영역에 연신 스트레스가 집중되므로, 상술한 제1 버퍼홀(322h-1) 및 제2 버퍼홀(322h-2)의 배치를 통해, 제1 연결 패턴(322)의 내측 및 외측 영역의 강도를 상승시켜, 표시 장치의 연신 신뢰성을 향상시킬 수 있다.
반면, 도 11에 도시된 바와 같이, 직선 영역(SA)에서, 제1 연결 패턴(322)에 적어도 하나의 버퍼홀(322h-1, 322h-2)이 형성되지 않는다.
한편, 적어도 하나의 버퍼홀(322h-1, 322h-2)에는 어떠한 충진 부재가 배치되지 않을 수 있다. 다시 말하면, 적어도 하나의 버퍼홀(322h-1, 322h-2)의 내부는 빈공간일 수 있다.
또는, 적어도 하나의 버퍼홀(322h-1, 322h-2) 내부에는 제1 연결 패턴(322)보다 낮은 탄성 계수(Modulus of elasticity)의 충진 부재로 충진될 수 있다. 즉, 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 폴리 우레탄(polyurethane; PU), PTFE(polytetrafluoroethylene) 등의 탄성 중합체(elastomer)로 이루어질 수 있다.
즉, 본 발명의 또 다른 실시예에 따른 표시 장치에서는 곡선 영역(CA)에서 복수의 연결 배선(381-1, 181-2) 사이에 완충 역할을 하는 충진 부재를 배치시킬 수 있다.
이에, 본 발명의 또 다른 실시예에 따른 표시 장치는 버퍼홀 및 충진 부재는 곡선 영역에서 가해지는 연신 응력을 분산시킬 수 있다.
이와 달리, 적어도 하나의 버퍼홀(322h-1, 322h-2) 내부에는 제1 연결 패턴(322)보다 같거나 높은 탄성 계수(Modulus of elasticity)의 충진 부재가 배치될 수 있다. 즉, 충진 부재(FM)는 폴리이미드(polyimide; PI), 폴리아크릴레이트(polyacrylate), 또는 폴리아세테이트(polyacetate) 등으로 이루어질 수도 있다.
즉, 본 발명의 또 다른 실시예에 따른 표시 장치에서는 곡선 영역(CA)에서 복수의 연결 배선(381-1, 181-2) 사이에 연신 제한 역할을 하는 충진 부재를 배치시킬 수 있다.
이에, 본 발명의 또 다른 실시예에 따른 표시 장치에서 연결 배선의 연신 정도가 감소됨으로써 연결 배선의 단선 문제는 예방될 수 있다.
본 발명의 다양한 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
전술한 바와 같은 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 표시 장치는 연신 가능한 하부 기판, 하부 기판 상에 배치되고, 복수의 판 패턴과 복수의 배선 패턴으로 구성되는 패턴층, 복수의 판 패턴 각각의 상부에 배치되는 복수의 화소 및 복수의 화소를 연결하는 복수의 연결 배선을 포함하고, 복수의 배선 패턴 각각의 상부에 복수의 연결 배선이 배치될 수 있다.
본 발명의 다른 특징에 따르면, 복수의 배선 패턴 각각의 상부에 배치되는 복수의 연결 배선은 서로 다른 전압을 전달할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 배선 패턴 각각은 직선으로 연장되는 직선 영역 및 곡선으로 연장되는 곡선 영역을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 배선 패턴 각각의 곡선 영역에, 복수의 연결 배선과 중첩하지 않는 버퍼홀이 형성될 수 있다.
본 발명의 또 다른 특징에 따르면, 버퍼홀에 복수의 배선 패턴의 탄성 계수보다 낮은 탄성 계수를 가지는 충진 부재로 충진될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 배선 패턴 각각의 상부에 배치되는 복수의 연결 배선은 일측 연결 배선 및 타측 연결 배선을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 일측 연결 배선과 타측 연결 배선 사이에는 적어도 하나의 버퍼홀이 형성될 수 있다.
본 발명의 또 다른 특징에 따르면, 적어도 하나의 버퍼홀에는 탄성 중합체가 충진될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 배선 패턴 각각의 상부에 배치되는 복수의 연결 배선은 순차적으로 배치되는 일측 연결 배선, 중간 연결 배선 및 타측 연결 배선을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 일측 연결 배선과 중간 연결 배선 사이에는 제1 버퍼홀이 형성되고, 중간 연결 배선과 타측 연결 배선 사이에는 제2 버퍼홀이 형성될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 버퍼홀은 일측 연결 배선보다 중간 연결 배선에 인접하게 배치되고, 제2 버퍼홀은 타측 연결 배선보다 중간 연결 배선에 인접하게 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 버퍼홀 및 제2 버퍼홀 각각에는 복수의 배선 패턴의 탄성 계수보다 낮은 탄성 계수를 가지는 충진 부재로 충진될 수 있다.
본 발명의 또 다른 특징에 따르면, 중간 연결 배선은 복수의 배선 패턴 각각의 곡선 영역의 중립면과 중첩될 수 있다.
본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
111: 하부 기판
112: 상부 기판
120: 패턴층
121: 제1 판 패턴
122, 222, 322: 제1 배선 패턴
123: 제2 판 패턴
124: 제2 배선 패턴
141: 버퍼층
142: 게이트 절연층
143: 제1 층간 절연층
144: 제2 층간 절연층
145: 패시베이션층
146: 평탄화층
147: 뱅크
150: 스위칭 트랜지스터
160: 구동 트랜지스터
151, 161: 게이트 전극
152, 162: 액티브층
153: 소스 전극
154, 164: 드레인 전극
170: LED
171: n형층
172: 활성층
173: p형층
174: p전극
175: n전극
181: 제1 연결 배선
182: 제2 연결 배선
190: 충진층
222h: 버퍼홀
322h-1: 제1 버퍼홀
322h-2: 제2 버퍼홀
PX: 화소
SPX: 서브 화소
GD: 게이트 드라이버
DD: 데이터 드라이버
GP: 게이트 패드
DP: 데이터 패드
PCB: 인쇄 회로 기판
PS: 파워 서플라이
AA: 표시 영역
NA: 비표시 영역
SA: 직선 영역
CA: 곡선 영역
NP: 중립면

Claims (15)

  1. 연신 가능한 하부 기판;
    상기 하부 기판 상에 배치되고, 복수의 판 패턴과 복수의 배선 패턴으로 구성되는 패턴층;
    상기 복수의 판 패턴 각각의 상부에 배치되는 복수의 화소 및
    상기 복수의 화소를 연결하는 복수의 연결 배선을 포함하고,
    상기 복수의 배선 패턴 각각의 상부에 복수의 연결 배선이 배치되는, 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 배선 패턴 각각의 상부에 배치되는 상기 복수의 연결 배선은 서로 다른 전압을 전달하는, 표시 장치.
  3. 제1 항에 있어서,
    상기 복수의 배선 패턴 각각은 직선으로 연장되는 직선 영역 및 곡선으로 연장되는 곡선 영역을 포함하는, 표시 장치.
  4. 제3 항에 있어서,
    상기 복수의 배선 패턴 각각의 상기 곡선 영역에,
    상기 복수의 연결 배선과 중첩하지 않는 버퍼홀이 형성되는, 표시 장치.
  5. 제4 항에 있어서,
    상기 버퍼홀에 상기 복수의 배선 패턴의 탄성 계수보다 낮은 탄성 계수를 가지는 충진 부재로 충진되는, 표시 장치.
  6. 제4 항에 있어서,
    상기 버퍼홀에 상기 복수의 배선 패턴의 탄성 계수보다 높거나 같은 탄성 계수를 가지는 충진 부재로 충진되는, 표시 장치.
  7. 제1 항에 있어서,
    상기 복수의 배선 패턴 각각의 상부에 배치되는 상기 복수의 연결 배선은 일측 연결 배선 및 타측 연결 배선을 포함하는, 표시 장치.
  8. 제7 항에 있어서,
    상기 일측 연결 배선과 상기 타측 연결 배선 사이에는 적어도 하나의 버퍼홀이 형성되는, 표시 장치.
  9. 제8 항에 있어서,
    상기 적어도 하나의 버퍼홀에는 탄성 중합체가 충진되는, 표시 장치.
  10. 제1 항에 있어서,
    상기 복수의 배선 패턴 각각의 상부에 배치되는 상기 복수의 연결 배선은
    순차적으로 배치되는 일측 연결 배선, 중간 연결 배선 및 타측 연결 배선을 포함하는, 표시 장치.
  11. 제10 항에 있어서,
    상기 일측 연결 배선과 상기 중간 연결 배선 사이에는 제1 버퍼홀이 형성되고,
    상기 중간 연결 배선과 상기 타측 연결 배선 사이에는 제2 버퍼홀이 형성되는, 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 버퍼홀은 상기 일측 연결 배선보다 상기 중간 연결 배선에 인접하게 배치되고
    상기 제2 버퍼홀은 상기 타측 연결 배선보다 상기 중간 연결 배선에 인접하게 배치되는, 표시 장치.
  13. 제11 항에 있어서,
    상기 제1 버퍼홀 및 상기 제2 버퍼홀 각각에는 복수의 배선 패턴의 탄성 계수보다 낮은 탄성 계수를 가지는 충진 부재로 충진되는, 표시 장치.
  14. 제11 항에 있어서,
    상기 제1 버퍼홀 및 상기 제2 버퍼홀 각각에는 복수의 배선 패턴의 탄성 계수보다 높거나 같은 탄성 계수를 가지는 충진 부재로 충진되는, 표시 장치.
  15. 제10 항에 있어서,
    상기 중간 연결 배선은 상기 복수의 배선 패턴 각각의 곡선 영역의 중립면과 중첩되는, 표시 장치.



KR1020210194564A 2021-12-31 2021-12-31 표시 장치 KR20230103584A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210194564A KR20230103584A (ko) 2021-12-31 2021-12-31 표시 장치
DE102022124018.5A DE102022124018A1 (de) 2021-12-31 2022-09-20 Anzeigevorrichtung
TW111137858A TW202329065A (zh) 2021-12-31 2022-10-05 顯示裝置
US17/985,672 US20230215873A1 (en) 2021-12-31 2022-11-11 Display device
CN202211661141.9A CN116390583A (zh) 2021-12-31 2022-12-23 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210194564A KR20230103584A (ko) 2021-12-31 2021-12-31 표시 장치

Publications (1)

Publication Number Publication Date
KR20230103584A true KR20230103584A (ko) 2023-07-07

Family

ID=86766405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210194564A KR20230103584A (ko) 2021-12-31 2021-12-31 표시 장치

Country Status (5)

Country Link
US (1) US20230215873A1 (ko)
KR (1) KR20230103584A (ko)
CN (1) CN116390583A (ko)
DE (1) DE102022124018A1 (ko)
TW (1) TW202329065A (ko)

Also Published As

Publication number Publication date
DE102022124018A1 (de) 2023-07-06
TW202329065A (zh) 2023-07-16
US20230215873A1 (en) 2023-07-06
CN116390583A (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
KR20210036706A (ko) 스트레쳐블 표시 장치
KR20220059284A (ko) 표시 장치
KR20210048807A (ko) 스트레쳐블 표시 장치
KR20210079850A (ko) 스트레쳐블 표시 장치
CN114520247A (zh) 可拉伸显示装置
KR20230103584A (ko) 표시 장치
US20230215874A1 (en) Display device
JP7442598B2 (ja) 表示装置
US11720196B2 (en) Display device
US20240097092A1 (en) Display device
CN114373385B (zh) 可伸展显示装置
US20240014365A1 (en) Display device
US20240113134A1 (en) Display device
KR20230102394A (ko) 표시 장치
US20240047444A1 (en) Display device
US20240153969A1 (en) Display device
KR20230103933A (ko) 터치 패널 및 이를 포함하는 표시 장치
KR20230100996A (ko) 표시 장치
KR20220071060A (ko) 표시 장치
KR20230102978A (ko) 표시 장치
KR20230094861A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20220057124A (ko) 표시 장치
KR20220057103A (ko) 표시 장치
KR20240014305A (ko) 표시 장치
KR20230166350A (ko) 표시 장치